WO2023181587A1 - ジャンクションバリアショットキーダイオード - Google Patents

ジャンクションバリアショットキーダイオード Download PDF

Info

Publication number
WO2023181587A1
WO2023181587A1 PCT/JP2023/000365 JP2023000365W WO2023181587A1 WO 2023181587 A1 WO2023181587 A1 WO 2023181587A1 JP 2023000365 W JP2023000365 W JP 2023000365W WO 2023181587 A1 WO2023181587 A1 WO 2023181587A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
semiconductor layer
layer
schottky diode
valence band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/000365
Other languages
English (en)
French (fr)
Inventor
潤 有馬
実 藤田
克己 川崎
潤 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to DE112023001524.4T priority Critical patent/DE112023001524T5/de
Priority to CN202380026950.9A priority patent/CN118872077A/zh
Publication of WO2023181587A1 publication Critical patent/WO2023181587A1/ja
Priority to US18/891,085 priority patent/US20250015201A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO

Definitions

  • the present invention relates to a junction barrier Schottky diode, and particularly to a junction barrier Schottky diode using gallium oxide.
  • a Schottky barrier diode is a rectifying element that utilizes the Schottky barrier created by the junction of a metal and a semiconductor, and has the characteristics of a lower forward voltage and faster switching speed than a normal diode with a PN junction. are doing. For this reason, Schottky barrier diodes are sometimes used as switching elements for power devices.
  • gallium oxide has a very large band gap of 4.8 to 4.9 eV and a large dielectric breakdown field of about 8 MV/cm, so Schottky barrier diodes using gallium oxide are suitable for switching power devices. It is very promising as a device.
  • An example of a Schottky barrier diode using gallium oxide is described in Patent Document 1.
  • Patent Document 1 discloses a junction barrier Schottky diode having a structure in which a p-type semiconductor material is embedded in a plurality of trenches provided in a gallium oxide layer. In this way, if a plurality of trenches are provided in the gallium oxide layer and a p-type semiconductor material is buried in the plurality of trenches, the mesa region located between the trenches becomes a depletion layer when a reverse voltage is applied. The channel region of the drift layer is pinched off. This makes it possible to significantly suppress leakage current when a reverse voltage is applied.
  • the present invention aims to increase the surge resistance of a junction barrier Schottky diode using gallium oxide.
  • a junction barrier Schottky diode includes a semiconductor substrate made of gallium oxide, a drift layer made of gallium oxide provided on the semiconductor substrate, an anode electrode in contact with the drift layer, a cathode electrode in contact with the semiconductor substrate, and an anode.
  • the top level of the valence band of the p-type semiconductor layer is lower than the top level of the valence band of the first p-type semiconductor layer.
  • the difference between the Fermi level and the top level of the valence band of the p-type semiconductor layer can be reduced, and the difference between the Fermi level and the top level of the valence band of the p-type semiconductor layer can be reduced. It becomes possible to reduce the difference between the upper end level of the valence band and the upper end level of the valence band of the drift layer.
  • the second p-type semiconductor layer and the first p-type semiconductor layer may be stacked in this order on the flat upper surface of the drift layer. According to this, it becomes possible to produce with a simple manufacturing process.
  • the drift layer may have a trench, and at least a portion of the p-type semiconductor layer may be buried in the trench. According to this, it becomes possible to expand the contact area between the p-type semiconductor layer and the drift layer.
  • the energy difference between the Fermi level and the valence band top level of the first p-type semiconductor layer is 1 eV or less
  • the energy difference between the valence band top level of the second p-type semiconductor layer and the valence band level of the drift layer is 1 eV or less
  • the energy difference between the band top levels may be 2 eV or less. According to this, it is possible to bring the anode electrode and the first p-type semiconductor layer into ohmic contact, and it is also possible to sufficiently reduce the energy required to inject holes into the drift layer.
  • the p-type semiconductor layer further includes a third p-type semiconductor layer located between the first p-type semiconductor layer and the second p-type semiconductor layer, and the value of the third p-type semiconductor layer is
  • the electron band top level may be lower than the valence band top level of the first p-type semiconductor layer and higher than the valence band top level of the second p-type semiconductor layer. According to this, it becomes possible to further increase surge resistance.
  • FIG. 1(a) is a schematic plan view showing the configuration of a junction barrier Schottky diode 1 according to a first embodiment of the present invention. Further, FIG. 1(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 1(a).
  • FIG. 2 is an energy band diagram of the junction barrier Schottky diode 1, in which (a) shows the energy band in the first current path P1, and (b) shows the energy band in the second current path P2. .
  • FIG. 3 is a graph showing the relationship between forward voltage VF and forward current IF.
  • FIG. 4 is a schematic plan view showing the structure of a junction barrier Schottky diode according to a first modification.
  • FIG. 5 is a schematic plan view showing the configuration of a junction barrier Schottky diode according to a second modification.
  • FIG. 6 is a schematic plan view showing the structure of a junction barrier Schottky diode according to a third modification.
  • FIG. 7 is a schematic plan view showing the configuration of a junction barrier Schottky diode according to a fourth modification.
  • FIG. 8A is a schematic plan view showing the configuration of a junction barrier Schottky diode according to a fifth modification. Further, FIG. 8(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 8(a).
  • FIG. 9A is a schematic plan view showing the configuration of a junction barrier Schottky diode according to a sixth modification. Further, FIG.
  • FIG. 9(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 9(a).
  • FIG. 10A is a schematic plan view showing the configuration of a junction barrier Schottky diode according to a seventh modification.
  • FIG. 10(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 10(a).
  • FIG. 11(a) is a schematic plan view showing the configuration of a junction barrier Schottky diode 2 according to the second embodiment of the present invention.
  • FIG. 11(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 11(a).
  • FIG. 12 is a schematic cross-sectional view showing the structure of a junction barrier Schottky diode according to an eighth modification.
  • FIG. 13 is a schematic cross-sectional view showing the structure of a junction barrier Schottky diode 3 according to the third embodiment of the present invention.
  • FIG. 14 is an energy band diagram of the junction barrier Schottky diode 3, showing the energy band in the second current path P2.
  • FIG. 15 is an energy band diagram according to a first example when the p-type semiconductor layer 60 has an n-layer structure.
  • FIG. 16 is an energy band diagram according to a second example in which the p-type semiconductor layer 60 has an n-layer structure.
  • FIG. 1(a) is a schematic plan view showing the configuration of a junction barrier Schottky diode 1 according to a first embodiment of the present invention. Further, FIG. 1(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 1(a).
  • the junction barrier Schottky diode 1 includes a semiconductor substrate 20 and a drift layer 30, both of which are made of gallium oxide ( ⁇ -Ga 2 O 3 ). Silicon (Si) or tin (Sn) is introduced into the semiconductor substrate 20 and the drift layer 30 as an n-type dopant.
  • the dopant concentration is higher in the semiconductor substrate 20 than in the drift layer 30, so that the semiconductor substrate 20 functions as an n + layer and the drift layer 30 functions as an n ⁇ layer.
  • the impurity concentration of the semiconductor substrate 20 is, for example, about 1 ⁇ 10 18 cm ⁇ 3
  • the impurity concentration of the drift layer 30 is, for example, about 3 ⁇ 10 16 cm ⁇ 3 .
  • the semiconductor substrate 20 is obtained by cutting a bulk crystal formed using a melt growth method or the like, and has a thickness of about 250 ⁇ m.
  • the planar size of the semiconductor substrate 20 is not particularly limited, but it is generally selected depending on the amount of current flowing through the element. If the maximum amount of current in the forward direction is about 20A, the planar size of the semiconductor substrate 20 is 2.4mm ⁇ 2.4mm in plan view. It may be approximately 2.4 mm.
  • the semiconductor substrate 20 has an upper surface 21 located on the upper surface side during mounting, and a back surface 22 opposite to the upper surface 21 and located on the lower surface side during mounting.
  • a drift layer 30 is formed over the entire top surface 21 .
  • the drift layer 30 is a thin film formed by epitaxially growing gallium oxide on the upper surface 21 of the semiconductor substrate 20 using reactive sputtering, PLD, MBE, MOCVD, HVPE, or the like.
  • the film thickness of the drift layer 30 is not particularly limited, it is generally selected depending on the reverse dielectric strength of the element, and in order to ensure a dielectric strength of approximately 600V, it may be set to, for example, approximately 7 ⁇ m.
  • an anode electrode 40 that makes Schottky contact with the drift layer 30 and a p-type semiconductor layer 60 that makes a pn junction with the drift layer 30 are formed.
  • the anode electrode 40 is made of metal such as platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), molybdenum (Mo), and copper (Cu).
  • the anode electrode 40 may have a multilayer structure in which different metal films are laminated, for example, Pt/Au, Pt/Al, Pd/Au, Pd/Al, Pt/Ti/Au, or Pd/Ti/Au.
  • the p-type semiconductor layer 60 includes a first p-type semiconductor layer 61 and a second p-type semiconductor layer 62.
  • the p-type semiconductor layer 60 is formed in a double ring shape in plan view, and a second p-type semiconductor layer 62 and a first p-type semiconductor layer 61 are laminated in this order on the flat upper surface 31 of the drift layer 30. has been done.
  • the first p-type semiconductor layer 61 comes into contact with the anode electrode 40
  • the second p-type semiconductor layer 62 forms a pn junction with the drift layer 30.
  • the side surface of the second p-type semiconductor layer 62 is also in contact with the anode electrode 40.
  • the materials for the first and second p-type semiconductor layers 61 and 62 include Si, GaAs, GaN, SiC, Ge, ZnSe, CdS, InP, SiGe, AlN, BN, AlGaN, NiO, Cu2O , and Ir2.
  • O 3 , Ag 2 O, etc. can be used, but at least as a material for the second p-type semiconductor layer 62, the upper end level of the valence band is equal to the upper end level of the valence band of the first p-type semiconductor layer 61. It is necessary to select a material with a lower temperature.
  • NiO with an impurity concentration of about 1 ⁇ 10 19 cm ⁇ 3 can be selected as the first p-type semiconductor layer 61, and NiO with an impurity concentration of about 1 ⁇ 10 16 as the second p-type semiconductor layer 62.
  • a BN of about cm ⁇ 3 can be selected.
  • a cathode electrode 50 that makes ohmic contact with the semiconductor substrate 20 is provided on the back surface 22 of the semiconductor substrate 20 .
  • the cathode electrode 50 is made of metal such as titanium (Ti), for example.
  • the cathode electrode 50 may have a multilayer structure in which different metal films are laminated, for example, Ti/Au or Ti/Al.
  • the first current path is a path through which current flows directly from the anode electrode 40 to the drift layer 30 without passing through the p-type semiconductor layer 60, as indicated by the symbol P1 in FIG. 1(b).
  • the second current path is a path passing through the p-type semiconductor layer 60, as indicated by the symbol P2 in FIG. 1(b).
  • FIG. 2 is an energy band diagram of the junction barrier Schottky diode 1 according to the present embodiment, in which (a) shows the energy band in the first current path P1, and (b) shows the energy band in the second current path P2. It shows.
  • E F means the Fermi level
  • E C means the lower end level of the conduction band
  • E V means the upper end level of the valence band
  • E g means the energy band gap.
  • the p-type semiconductor layer 60 is interposed between the anode electrode 40 and the drift layer 30. Therefore, after a current flows through the first current path P1, when a higher forward voltage is applied, the second current path P2 is turned on. This significantly reduces on-resistance.
  • FIG. 3 is a graph showing the relationship between forward voltage VF and forward current IF, where symbol A indicates the characteristics of the junction barrier Schottky diode 1 according to this embodiment, and symbol B indicates the characteristic of the general Schottky barrier diode. It shows the characteristics.
  • A indicates the characteristics of the junction barrier Schottky diode 1 according to this embodiment
  • symbol B indicates the characteristic of the general Schottky barrier diode. It shows the characteristics.
  • FIG. 3 shows that in a typical Schottky barrier diode, when a sudden large current (surge current) of, for example, 100 A flows, a voltage of about 50 V is generated, and the diode burns out due to a large amount of heat generated.
  • the second current path P2 is turned on, so the generated voltage is suppressed to about 5V. It will be done.
  • the first p-type semiconductor layer 61 and the second p-type semiconductor layer 62 are arranged in this order between the anode electrode 40 and the drift layer 30.
  • the energy difference between the Fermi level E F and the top level of the valence band of the first p-type semiconductor layer 61 is ⁇ b2
  • the energy difference between the level and the top level of the valence band of the second p-type semiconductor layer 62 is ⁇ E V1
  • the difference between the top level of the valence band of the second p-type semiconductor layer 62 and the top level of the valence band of the drift layer 30 is ⁇ E V1
  • the energy difference between the positions is ⁇ E V2 .
  • the band gap of the first p-type semiconductor layer 61 is E g1
  • the band gap of the second p-type semiconductor layer 62 is E g2
  • the band gap of the drift layer 30 is E g3 .
  • the p-type semiconductor layer 60 The energy differences ⁇ b2 and ⁇ E V2 are reduced compared to the case where a single semiconductor material is used as the material. As a result, the energy required to inject holes into the drift layer 30 is reduced, and the contact resistance between the anode electrode 40 and the p-type semiconductor layer 60 is reduced. The surge resistance is increased compared to the case where the same semiconductor material is used.
  • the materials for the first and second p-type semiconductor layers 61 and 62 it is preferable to select materials such that the energy difference ⁇ b2 is 1 eV or less and the energy difference ⁇ E V2 is 2 eV or less.
  • the band gap E g1 of NiO is about 3.7 eV
  • the band gap of BN is about 3.7 eV
  • E g2 is about 6.2 eV
  • the energy difference ⁇ b2 is 0.5 eV or less.
  • the energy difference ⁇ E V2 is also 2 eV or less, and the energy required to inject holes into the drift layer 30 is sufficiently reduced.
  • NiO is used as the material of the first p-type semiconductor layer 61 and AlN is used as the material of the second p-type semiconductor layer 62.
  • Cu 2 O as the material of the first p-type semiconductor layer 61 and AlN as the material of the second p-type semiconductor layer 62
  • GaN as the material of the first p-type semiconductor layer 61 and BN
  • AlGaN may be used as the material of the first p-type semiconductor layer 61
  • BN may be used as the material of the second p-type semiconductor layer 62
  • BN may be used as the material of the first p-type semiconductor layer 62.
  • CuGaO 2 may be used as the material for the p-type semiconductor layer 61
  • BN may be used as the material for the second p-type semiconductor layer 62.
  • the junction barrier Schottky diode 1 has a p-type semiconductor layer 60 formed of a stacked body of the first and second p-type semiconductor layers 61 and 62. Compared to the case where a single semiconductor material is used as the material of 60, it is possible to obtain a larger surge resistance. Moreover, since the p-type semiconductor layer 60 is formed on the flat upper surface 31 of the drift layer 30, it can be manufactured using a simple manufacturing process.
  • the planar shape of the p-type semiconductor layer 60 is not limited to the shape shown in FIG. It may be dot-like as in the second modification example shown in FIG. 5, it may be a combination of rings and stripes as in the third modification example shown in FIG. It is also possible to use a combination of rings and dots as in the modified example. Further, a part of the p-type semiconductor layer 60 does not need to be covered with the anode electrode 40 as in the fifth modification shown in FIG. 8, or as in the sixth modification shown in FIG. The width of the p-type semiconductor layer 60 may be larger than that of the p-type semiconductor layer 60. Furthermore, as in a seventh modification shown in FIG.
  • a field insulating film 70 may be provided on the upper surface 31 of the drift layer 30, and the end portion of the anode electrode 40 may be disposed on the field insulating film 70.
  • FIG. 11(a) is a schematic plan view showing the configuration of a junction barrier Schottky diode 2 according to the second embodiment of the present invention. Further, FIG. 11(b) is a schematic cross-sectional view taken along the line AA shown in FIG. 11(a).
  • the junction barrier Schottky diode 2 according to the second embodiment has a trench 32 provided in the drift layer 30, and a second p-type semiconductor layer 62 embedded in the trench 32. This is different from the junction barrier Schottky diode 1 according to the first embodiment.
  • Other basic configurations are the same as the junction barrier Schottky diode 1 according to the first embodiment, so the same elements are denoted by the same reference numerals and redundant explanation will be omitted.
  • the trench 32 has a depth that does not reach the semiconductor substrate 20 from the top surface 31 of the drift layer 30, and the second p-type semiconductor layer 62 is buried inside the trench 32.
  • the depth of the trench 32 can be about 3 ⁇ m, and the width of the trench 32 can be about 1.5 ⁇ m.
  • the first p-type semiconductor layer 61 is provided at a position outside the trench 32 and in contact with the second p-type semiconductor layer 62 . Therefore, in this embodiment, the anode electrode 40 and the second p-type semiconductor layer 62 are not in direct contact.
  • the second p-type semiconductor layer 62 is embedded in the trench 32 provided in the drift layer 30, the second p-type semiconductor layer 62 is buried in the trench 32 provided in the drift layer 30.
  • the contact area between the semiconductor layer 62 and the drift layer 30 increases. This makes it possible to further reduce the resistance value of the second current path P2.
  • the entire second p-type semiconductor layer 62 is buried in the trench 32, but a part of the second p-type semiconductor layer 62 is provided outside the trench 32.
  • the entire p-type semiconductor layer 60 including the first p-type semiconductor layer 61 may be buried in the trench 32 as in the modification shown in FIG.
  • FIG. 13 is a schematic cross-sectional view showing the structure of a junction barrier Schottky diode 3 according to the third embodiment of the present invention.
  • the junction barrier Schottky diode 3 according to the third embodiment is different from the junction barrier diode according to the first embodiment in that the p-type semiconductor layer 60 includes a third p-type semiconductor layer 63. This is different from the barrier Schottky diode 1.
  • Other basic configurations are the same as the junction barrier Schottky diode 1 according to the first embodiment, so the same elements are denoted by the same reference numerals and redundant explanation will be omitted.
  • the third p-type semiconductor layer 63 is located between the first p-type semiconductor layer 61 and the second p-type semiconductor layer 62.
  • the material for the third p-type semiconductor layer 63 has a valence band upper level lower than the valence band upper level of the first p-type semiconductor layer 61, and a material for the second p-type semiconductor layer 63.
  • a material having a higher valence band upper level than 62 is selected.
  • FIG. 14 is an energy band diagram of the junction barrier Schottky diode 3 according to this embodiment, and shows the energy band in the second current path P2.
  • the Fermi level E F and the upper valence band level of the first p-type semiconductor layer 61 The energy difference ⁇ b2 and the energy difference ⁇ E V2 between the valence band upper end level of the second p-type semiconductor layer 62 and the valence band upper end level of the drift layer 30 can be further reduced.
  • the energy required to inject holes into the drift layer 30 is further reduced, and the contact resistance between the anode electrode 40 and the p-type semiconductor layer 60 is further reduced, so that surge resistance can be further increased. becomes possible.
  • the p-type semiconductor layer 60 has a three-layer structure, it is possible to further increase the surge resistance. Furthermore, it is also possible to form the p-type semiconductor layer 60 into a layered structure of four or more layers. For example, when the p-type semiconductor layer has an n-layer structure, as shown in FIG. 15, the p-type semiconductor layer located on the anode electrode 40 side (the fourth p-type semiconductor layer in FIG. There may be some combinations in which the top level of the valence band of the layer) is lower than the top level of the valence band of the p-type semiconductor layer (np layer in FIG. 15) located on the drift layer 30 side.
  • the upper end level of the valence band of the p-type semiconductor layer (np layer in FIG. 15) located closest to the drift layer 30 is lower than the upper end level of the valence band of the drift layer 30. I don't mind.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化ガリウムを用いたジャンクションバリアショットキーダイオードのサージ耐量を高める。 【解決手段】ジャンクションバリアショットキーダイオード１は、酸化ガリウムからなる半導体基板２０及びドリフト層３０と、ドリフト層３０と接するアノード電極４０と、半導体基板２０と接するカソード電極５０と、アノード電極４０及びドリフト層３０と接するｐ型半導体層６０とを備える。ｐ型半導体層６０は、アノード電極４０と接する第１のｐ型半導体層６１と、ドリフト層３０と接する第２のｐ型半導体層６２とを含み、第２のｐ型半導体層６２の価電子帯上端準位は、第１のｐ型半導体層６１の価電子帯上端準位よりも低い。このように、エネルギー準位の異なる２つのｐ型半導体層６１，６２を用いていることから、サージ耐量が高められる。

Description

ジャンクションバリアショットキーダイオード
　本発明はジャンクションバリアショットキーダイオードに関し、特に、酸化ガリウムを用いたジャンクションバリアショットキーダイオードに関する。
　ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
　ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８～４．９ｅＶと非常に大きく、絶縁破壊電界も約８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１に記載されている。
　特許文献１には、酸化ガリウム層に設けられた複数のトレンチにｐ型の半導体材料を埋め込んだ構造を有するジャンクションバリアショットキーダイオードが開示されている。このように、酸化ガリウム層に複数のトレンチを設けるとともに、複数のトレンチにｐ型の半導体材料を埋め込めば、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
特開２０１９－０３６５９３号公報
　しかしながら、特許文献１に記載されたジャンクションバリアショットキーダイオードは、ｐ型半導体層の材料として、価電子帯上端準位がフェルミレベルに近い材料を選択すると、ドリフト層の価電子帯上端準位とのエネルギー差が大きくなることから、ドリフト層に正孔を注入するのに必要なエネルギーが大きくなり、サージ耐量が悪化するという問題があった。逆に、ｐ型半導体層の材料として、価電子帯上端準位がドリフト層の価電子帯上端準位に近い材料を選択すると、フェルミレベルとのエネルギー差が大きくなることから、アノード電極とｐ型半導体層の接触抵抗が増加し、この場合もサージ耐量が悪化するという問題があった。
　したがって、本発明は、酸化ガリウムを用いたジャンクションバリアショットキーダイオードのサージ耐量を高めることを目的とする。
　本発明によるジャンクションバリアショットキーダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層と接するアノード電極と、半導体基板と接するカソード電極と、アノード電極及びドリフト層と接するｐ型半導体層とを備え、ｐ型半導体層は、アノード電極と接する第１のｐ型半導体層と、ドリフト層と接する第２のｐ型半導体層とを含み、第２のｐ型半導体層の価電子帯上端準位は、第１のｐ型半導体層の価電子帯上端準位よりも低いことを特徴とする。
　本発明によれば、エネルギー準位の異なる２つのｐ型半導体層を用いていることから、フェルミレベルとｐ型半導体層の価電子帯上端準位の差を低減するとともに、ｐ型半導体層の価電子帯上端準位とドリフト層の価電子帯上端準位の差を低減することが可能となる。
　本発明において、第２のｐ型半導体層と第１のｐ型半導体層は、ドリフト層の平坦な上面にこの順に積層されていても構わない。これによれば、簡単な製造プロセスにて作製することが可能となる。
　本発明において、ドリフト層はトレンチを有し、ｐ型半導体層の少なくとも一部がトレンチに埋め込まれていても構わない。これによれば、ｐ型半導体層とドリフト層の接触面積を拡大することが可能となる。
　本発明において、フェルミレベルと第１のｐ型半導体層の価電子帯上端準位のエネルギー差が１ｅＶ以下であり、第２のｐ型半導体層の価電子帯上端準位とドリフト層の価電子帯上端準位のエネルギー差が２ｅＶ以下であっても構わない。これによれば、アノード電極と第１のｐ型半導体層をオーミック接触させることができるとともに、ドリフト層に正孔を注入するのに必要なエネルギーを十分に低減することが可能となる。
　本発明において、ｐ型半導体層は、第１のｐ型半導体層と第２のｐ型半導体層の間に位置する第３のｐ型半導体層をさらに含み、第３のｐ型半導体層の価電子帯上端準位は、第１のｐ型半導体層の価電子帯上端準位よりも低く、且つ、第２のｐ型半導体層の価電子帯上端準位よりも高くても構わない。これによれば、サージ耐量をより高めることが可能となる。
　このように、本発明によれば、酸化ガリウムを用いたジャンクションバリアショットキーダイオードのサージ耐量を高めることが可能となる。
図１（ａ）は、本発明の第１の実施形態によるジャンクションバリアショットキーダイオード１の構成を示す模式的な平面図である。また、図１（ｂ）は、図１（ａ）に示すＡ－Ａ線に沿った略断面図である。 図２は、ジャンクションバリアショットキーダイオード１のエネルギーバンド図であり、（ａ）は第１の電流パスＰ１におけるエネルギーバンドを示し、（ｂ）は第２の電流パスＰ２におけるエネルギーバンドを示している。 図３は、順方向電圧ＶＦと順方向電流ＩＦの関係を示すグラフである。 図４は、第１の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な平面図である。 図５は、第２の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な平面図である。 図６は、第３の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な平面図である。 図７は、第４の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な平面図である。 図８（ａ）は、第５の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な平面図である。また、図８（ｂ）は、図８（ａ）に示すＡ－Ａ線に沿った略断面図である。 図９（ａ）は、第６の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な平面図である。また、図９（ｂ）は、図９（ａ）に示すＡ－Ａ線に沿った略断面図である。 図１０（ａ）は、第７の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な平面図である。また、図１０（ｂ）は、図１０（ａ）に示すＡ－Ａ線に沿った略断面図である。 図１１（ａ）は、本発明の第２の実施形態によるジャンクションバリアショットキーダイオード２の構成を示す模式的な平面図である。また、図１１（ｂ）は、図１１（ａ）に示すＡ－Ａ線に沿った略断面図である。 図１２は、第８の変形例によるジャンクションバリアショットキーダイオードの構成を示す模式的な断面図である。 図１３は、本発明の第３の実施形態によるジャンクションバリアショットキーダイオード３の構成を示す模式的な断面図である。 図１４は、ジャンクションバリアショットキーダイオード３のエネルギーバンド図であり、第２の電流パスＰ２におけるエネルギーバンドを示している。 図１５は、ｐ型半導体層６０をｎ層構造とした場合の第１の例によるエネルギーバンド図である。 図１６は、ｐ型半導体層６０をｎ層構造とした場合の第２の例によるエネルギーバンド図である。
　以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
　図１（ａ）は、本発明の第１の実施形態によるジャンクションバリアショットキーダイオード１の構成を示す模式的な平面図である。また、図１（ｂ）は、図１（ａ）に示すＡ－Ａ線に沿った略断面図である。
　図１に示すように、第１の実施形態によるジャンクションバリアショットキーダイオード１は、いずれも酸化ガリウム（β－Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ－層として機能する。半導体基板２０の不純物濃度は例えば１×１０１８ｃｍ－３程度であり、ドリフト層３０の不純物濃度は例えば３×１０１６ｃｍ－３程度である。
　半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚みは２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、平面視で２．４ｍｍ×２．４ｍｍ程度とすればよい。
　半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
　ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０と、ドリフト層３０とｐｎ接合するｐ型半導体層６０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。
　ｐ型半導体層６０は、第１のｐ型半導体層６１と第２のｐ型半導体層６２を含んでいる。ｐ型半導体層６０は平面視で二重のリング状に形成されており、ドリフト層３０の平坦な上面３１に第２のｐ型半導体層６２と第１のｐ型半導体層６１がこの順に積層されている。これにより、第１のｐ型半導体層６１はアノード電極４０と接し、第２のｐ型半導体層６２はドリフト層３０とｐｎ接合する。図１に示す例では、第２のｐ型半導体層６２の側面もアノード電極４０と接している。第１及び第２のｐ型半導体層６１，６２の材料としては、Ｓｉ、ＧａＡｓ、ＧａＮ、ＳｉＣ、Ｇｅ、ＺｎＳｅ、ＣｄＳ、ＩｎＰ、ＳｉＧｅ、ＡｌＮ、ＢＮ、ＡｌＧａＮ、ＮｉＯ、Ｃｕ２Ｏ、Ｉｒ２Ｏ３、Ａｇ２Ｏなどを用いることができるが、少なくとも、第２のｐ型半導体層６２の材料としては、価電子帯上端準位が第１のｐ型半導体層６１の価電子帯上端準位よりも低い材料を選択する必要がある。一例として、第１のｐ型半導体層６１としては不純物濃度が１×１０１９ｃｍ－３程度のＮｉＯを選択することができ、第２のｐ型半導体層６２としては不純物濃度が１×１０１６ｃｍ－３程度のＢＮを選択することができる。
　半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
　本実施形態によるジャンクションバリアショットキーダイオード１に順方向電圧を印加すると、アノード電極４０からドリフト層３０へ向けて２つの電流パスが形成される。第１の電流パスは、図１（ｂ）において符号Ｐ１で示すように、ｐ型半導体層６０を経由することなく、アノード電極４０からドリフト層３０へ電流が直接流れるパスである。第２の電流パスは、図１（ｂ）において符号Ｐ２で示すように、ｐ型半導体層６０を経由するパスである。
　図２は、本実施形態によるジャンクションバリアショットキーダイオード１のエネルギーバンド図であり、（ａ）は第１の電流パスＰ１におけるエネルギーバンドを示し、（ｂ）は第２の電流パスＰ２におけるエネルギーバンドを示している。
　図２（ａ）に示すように、第１の電流パスＰ１においては、アノード電極４０とドリフト層３０がショットキー接触していることから、この部分はショットキーバリアダイオードとして機能する。このため、順方向電圧が低く、且つ、スイッチング速度が速いことから、順方向電圧を印加した場合に最初にオンする。アノード電極４０とドリフト層３０の間のショットキー障壁の高さはΦｂ１である。ここで、ＥＦはフェルミレベル、ＥＣは伝導帯下端準位、ＥＶは価電子帯上端準位、Ｅｇはエネルギーバンドギャップを意味する。
　これに対し、図２（ｂ）に示すように、第２の電流パスＰ２においては、アノード電極４０とドリフト層３０の間にｐ型半導体層６０が介在する。このため、第１の電流パスＰ１に電流が流れた後、より高い順方向電圧が印加されると第２の電流パスＰ２がオンする。これにより、オン抵抗が大幅に低減される。
　図３は、順方向電圧ＶＦと順方向電流ＩＦの関係を示すグラフであり、符号Ａは本実施形態によるジャンクションバリアショットキーダイオード１の特性を示し、符号Ｂは一般的なショットキーバリアダイオードの特性を示している。図３に示すように、一般的なショットキーバリアダイオードにおいては、例えば１００Ａといった突発的な大電流（サージ電流）が流れた場合、約５０Ｖの電圧が発生し、大量の発熱によって焼損する。これに対し、本実施形態によるジャンクションバリアショットキーダイオード１では、１００Ａのサージ電流が流れた場合であっても、第２の電流パスＰ２がオンすることから、発生する電圧は約５Ｖ程度に抑えられる。
　しかも、本実施形態においては、アノード電極４０とドリフト層３０の間に第１のｐ型半導体層６１と第２のｐ型半導体層６２がこの順に配置されている。図２（ｂ）に示すように、フェルミレベルＥＦと第１のｐ型半導体層６１の価電子帯上端準位のエネルギー差はΦｂ２、第１のｐ型半導体層６１の価電子帯上端準位と第２のｐ型半導体層６２の価電子帯上端準位のエネルギー差はΔＥＶ１、第２のｐ型半導体層６２の価電子帯上端準位とドリフト層３０の価電子帯上端準位のエネルギー差はΔＥＶ２である。また、第１のｐ型半導体層６１のバンドギャップはＥｇ１、第２のｐ型半導体層６２のバンドギャップはＥｇ２、ドリフト層３０のバンドギャップはＥｇ３である。そして、本実施形態においては、第２のｐ型半導体層６２の価電子帯上端準位が第１のｐ型半導体層６１の価電子帯上端準位よりも低いことから、ｐ型半導体層６０の材料として単一の半導体材料を用いた場合と比べ、エネルギー差Φｂ２及びΔＥＶ２が低減する。これにより、ドリフト層３０に正孔を注入するのに必要なエネルギーが低減されるとともに、アノード電極４０とｐ型半導体層６０の接触抵抗が低減することから、ｐ型半導体層６０の材料として単一の半導体材料を用いた場合と比べてサージ耐量が増加する。
　ここで、第１及び第２のｐ型半導体層６１，６２の材料としては、エネルギー差Φｂ２が１ｅＶ以下となり、エネルギー差ΔＥＶ２が２ｅＶ以下となる材料を選択することが好ましい。例えば、第１のｐ型半導体層６１の材料としてＮｉＯを用い、第２のｐ型半導体層６２の材料としてＢＮを用いた場合、ＮｉＯのバンドギャップＥｇ１は３．７ｅＶ程度、ＢＮのバンドギャップＥｇ２は６．２ｅＶ程度であり、エネルギー差Φｂ２は０．５ｅＶ以下となる。このため、アノード電極４０と第１のｐ型半導体層６１をオーミック接触させることが可能となる。また、エネルギー差はΔＥＶ２についても２ｅＶ以下となり、ドリフト層３０に正孔を注入するのに必要なエネルギーが十分に低減される。その他、エネルギー差Φｂ２を１ｅＶ以下、エネルギー差ΔＥＶ２を２ｅＶ以下とするためには、第１のｐ型半導体層６１の材料としてＮｉＯを用い、第２のｐ型半導体層６２の材料としてＡｌＮを用いても構わないし、第１のｐ型半導体層６１の材料としてＣｕ２Ｏを用い、第２のｐ型半導体層６２の材料としてＢＮを用いても構わないし、第１のｐ型半導体層６１の材料としてＣｕ２Ｏを用い、第２のｐ型半導体層６２の材料としてＡｌＮを用いても構わないし、第１のｐ型半導体層６１の材料としてＧａＮを用い、第２のｐ型半導体層６２の材料としてＢＮを用いても構わないし、第１のｐ型半導体層６１の材料としてＡｌＧａＮを用い、第２のｐ型半導体層６２の材料としてＢＮを用いても構わないし、第１のｐ型半導体層６１の材料としてＣｕＧａＯ２を用い、第２のｐ型半導体層６２の材料としてＢＮを用いても構わない。これに対し、ｐ型半導体層６０の材料として単一の半導体材料を用いた結果、アノード電極４０とｐ型半導体層６０との間でオーミック接触を確保することができない場合には、図３において特性Ｃで示すように、サージ電流によって比較的大きな電圧が発生するおそれがある。
　このように、本実施形態によるジャンクションバリアショットキーダイオード１は、ｐ型半導体層６０が第１及び第２のｐ型半導体層６１，６２の積層体によって構成されていることから、ｐ型半導体層６０の材料として単一の半導体材料を用いた場合と比べて大きなサージ耐量を得ることが可能となる。しかも、ｐ型半導体層６０をドリフト層３０の平坦な上面３１に形成していることから、簡単な製造プロセスにて作製することができる。
　ここで、ｐ型半導体層６０の平面的な形状については図１（ａ）に示す形状に限定されず、図４に示す第１の変形例のようにストライプ状であっても構わないし、図５に示す第２の変形例のようにドット状であっても構わないし、図６に示す第３の変形例のようにリングとストライプの組み合わせであっても構わないし、図７に示す第４の変形例のようにリングとドットの組み合わせであっても構わない。また、図８に示す第５の変形例のようにｐ型半導体層６０の一部がアノード電極４０で覆われていなくても構わないし、図９に示す第６の変形例のようにアノード電極４０の幅がｐ型半導体層６０よりも大きくても構わない。さらに、図１０に示す第７の変形例のように、ドリフト層３０の上面３１にフィールド絶縁膜７０を設け、アノード電極４０の端部をフィールド絶縁膜７０上に配置しても構わない。このようなフィールドプレート構造を採用すれば、ドリフト層３０に印加される電界を緩和することが可能となる。
＜第２の実施形態＞
　図１１（ａ）は、本発明の第２の実施形態によるジャンクションバリアショットキーダイオード２の構成を示す模式的な平面図である。また、図１１（ｂ）は、図１１（ａ）に示すＡ－Ａ線に沿った略断面図である。
　図１１に示すように、第２の実施形態によるジャンクションバリアショットキーダイオード２は、ドリフト層３０にトレンチ３２が設けられており、第２のｐ型半導体層６２がトレンチ３２に埋め込まれている点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は、第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　トレンチ３２は、ドリフト層３０の上面３１から半導体基板２０に達しない深さを有しており、その内部に第２のｐ型半導体層６２が埋め込まれている。一例として、トレンチ３２の深さは３μｍ程度、トレンチ３２の幅は１．５μｍ程度とすることができる。第１のｐ型半導体層６１は、トレンチ３２の外部であって、第２のｐ型半導体層６２と接する位置に設けられている。このため、本実施形態においてはアノード電極４０と第２のｐ型半導体層６２は直接接しない。
　このように、第２の実施形態によるジャンクションバリアショットキーダイオード２においては、第２のｐ型半導体層６２がドリフト層３０に設けられたトレンチ３２に埋め込まれていることから、第２のｐ型半導体層６２とドリフト層３０の接触面積が増大する。これにより、第２の電流パスＰ２の抵抗値をより低減することが可能となる。
　また、図１１に示す例では、第２のｐ型半導体層６２の全体がトレンチ３２に埋め込まれているが、第２のｐ型半導体層６２の一部がトレンチ３２の外部に設けられていても構わないし、図１２に示す変形例のように、第１のｐ型半導体層６１を含むｐ型半導体層６０の全体がトレンチ３２に埋め込まれていても構わない。
＜第３の実施形態＞
　図１３は、本発明の第３の実施形態によるジャンクションバリアショットキーダイオード３の構成を示す模式的な断面図である。
　図１３に示すように、第３の実施形態によるジャンクションバリアショットキーダイオード３は、ｐ型半導体層６０に第３のｐ型半導体層６３が含まれている点において、第１の実施形態によるジャンクションバリアショットキーダイオード１と相違している。その他の基本的な構成は、第１の実施形態によるジャンクションバリアショットキーダイオード１と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
　第３のｐ型半導体層６３は、第１のｐ型半導体層６１と第２のｐ型半導体層６２の間に位置する。そして、第３のｐ型半導体層６３の材料としては、価電子帯上端準位が第１のｐ型半導体層６１の価電子帯上端準位よりも低く、且つ、第２のｐ型半導体層６２の価電子帯上端準位よりも高い材料が選択される。
　図１４は、本実施形態によるジャンクションバリアショットキーダイオード３のエネルギーバンド図であり、第２の電流パスＰ２におけるエネルギーバンドを示している。
　図１４に示すように、本実施形態においては、ｐ型半導体層６０が３層構造を有していることから、フェルミレベルＥＦと第１のｐ型半導体層６１の価電子帯上端準位のエネルギー差Φｂ２や、第２のｐ型半導体層６２の価電子帯上端準位とドリフト層３０の価電子帯上端準位のエネルギー差ΔＥＶ２をより低減することができる。これにより、ドリフト層３０に正孔を注入するのに必要なエネルギーがより低減されるとともに、アノード電極４０とｐ型半導体層６０の接触抵抗がより低減することから、サージ耐量をより増大させることが可能となる。
　本実施形態によるジャンクションバリアショットキーダイオード３が例示するように、ｐ型半導体層６０を３層構造とすれば、サージ耐量をより増大させることが可能となる。さらに、ｐ型半導体層６０を４層以上の層構造とすることも可能である。例えば、ｐ型半導体層をｎ層構造とした場合、図１５に示すように、隣接する２層のｐ型半導体層のうち、アノード電極４０側に位置するｐ型半導体層（図１５では第４ｐ層）の価電子帯上端準位がドリフト層３０側に位置するｐ型半導体層（図１５では第ｎｐ層）の価電子帯上端準位よりも低く組み合わせが一部に存在していても構わない。また、図１６に示すように、最もドリフト層３０側に位置するｐ型半導体層（図１５では第ｎｐ層）の価電子帯上端準位がドリフト層３０の価電子帯上端準位よりも低くても構わない。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
１～３　　ジャンクションバリアショットキーダイオード
２０　　半導体基板
２１　　半導体基板の上面
２２　　半導体基板の裏面
３０　　ドリフト層
３１　　半導体基板の上面
３２　　トレンチ
４０　　アノード電極
５０　　カソード電極
６０　　ｐ型半導体層
６１　　第１のｐ型半導体層
６２　　第２のｐ型半導体層
６３　　第３のｐ型半導体層
７０　　フィールド絶縁膜
Ｐ１　　第１の電流パス
Ｐ２　　第２の電流パス

Claims (5)

  1. 　酸化ガリウムからなる半導体基板と、
    　前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    　前記ドリフト層と接するアノード電極と、
    　前記半導体基板と接するカソード電極と、
    　前記アノード電極及びドリフト層と接するｐ型半導体層と、を備え、
    　前記ｐ型半導体層は、前記アノード電極と接する第１のｐ型半導体層と、前記ドリフト層と接する第２のｐ型半導体層とを含み、
    　前記第２のｐ型半導体層の価電子帯上端準位は、前記第１のｐ型半導体層の価電子帯上端準位よりも低いことを特徴とするジャンクションバリアショットキーダイオード。
  2. 　前記第２のｐ型半導体層と前記第１のｐ型半導体層は、前記ドリフト層の平坦な上面にこの順に積層されていることを特徴とする請求項１に記載のジャンクションバリアショットキーダイオード。
  3. 　前記ドリフト層はトレンチを有し、前記ｐ型半導体層の少なくとも一部が前記トレンチに埋め込まれていることを特徴とする請求項１に記載のジャンクションバリアショットキーダイオード。
  4. 　フェルミレベルと前記第１のｐ型半導体層の価電子帯上端準位のエネルギー差は１ｅＶ以下であり、前記第２のｐ型半導体層の価電子帯上端準位と前記ドリフト層の価電子帯上端準位のエネルギー差が２ｅＶ以下であることを特徴とする請求項１乃至３のいずれか一項に記載のジャンクションバリアショットキーダイオード。
  5. 　前記ｐ型半導体層は、前記第１のｐ型半導体層と前記第２のｐ型半導体層の間に位置する第３のｐ型半導体層をさらに含み、
    　前記第３のｐ型半導体層の価電子帯上端準位は、前記第１のｐ型半導体層の価電子帯上端準位よりも低く、且つ、前記第２のｐ型半導体層の価電子帯上端準位よりも高いことを特徴とする請求項１乃至４のいずれか一項に記載のジャンクションバリアショットキーダイオード。
PCT/JP2023/000365 2022-03-23 2023-01-11 ジャンクションバリアショットキーダイオード Ceased WO2023181587A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112023001524.4T DE112023001524T5 (de) 2022-03-23 2023-01-11 Sperrschichtbarrieren-Schottky-Diode
CN202380026950.9A CN118872077A (zh) 2022-03-23 2023-01-11 结势垒肖特基二极管
US18/891,085 US20250015201A1 (en) 2022-03-23 2024-09-20 Junction barrier schottky diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-047238 2022-03-23
JP2022047238A JP7836205B2 (ja) 2022-03-23 2022-03-23 ジャンクションバリアショットキーダイオード

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/891,085 Continuation US20250015201A1 (en) 2022-03-23 2024-09-20 Junction barrier schottky diode

Publications (1)

Publication Number Publication Date
WO2023181587A1 true WO2023181587A1 (ja) 2023-09-28

Family

ID=88100943

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/000365 Ceased WO2023181587A1 (ja) 2022-03-23 2023-01-11 ジャンクションバリアショットキーダイオード

Country Status (5)

Country Link
US (1) US20250015201A1 (ja)
JP (1) JP7836205B2 (ja)
CN (1) CN118872077A (ja)
DE (1) DE112023001524T5 (ja)
WO (1) WO2023181587A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202549515A (zh) * 2024-05-31 2025-12-16 日商新電元工業股份有限公司 半導體裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201448A (ja) * 2015-04-09 2016-12-01 トヨタ自動車株式会社 ダイオード及びダイオードの製造方法
JP2017135175A (ja) * 2016-01-26 2017-08-03 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
WO2019003861A1 (ja) * 2017-06-29 2019-01-03 三菱電機株式会社 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP2019036593A (ja) * 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
WO2020013242A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP2009224603A (ja) 2008-03-17 2009-10-01 Toyota Central R&D Labs Inc ダイオードの製造方法
EP3823041A4 (en) 2018-07-12 2022-04-20 Flosfia Inc. SEMICONDUCTOR DEVICE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201448A (ja) * 2015-04-09 2016-12-01 トヨタ自動車株式会社 ダイオード及びダイオードの製造方法
JP2017135175A (ja) * 2016-01-26 2017-08-03 豊田合成株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
WO2019003861A1 (ja) * 2017-06-29 2019-01-03 三菱電機株式会社 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP2019036593A (ja) * 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
WO2020013242A1 (ja) * 2018-07-12 2020-01-16 株式会社Flosfia 半導体装置

Also Published As

Publication number Publication date
US20250015201A1 (en) 2025-01-09
CN118872077A (zh) 2024-10-29
JP2023141100A (ja) 2023-10-05
JP7836205B2 (ja) 2026-03-26
DE112023001524T5 (de) 2025-02-27

Similar Documents

Publication Publication Date Title
US11626522B2 (en) Schottky barrier diode
TWI798402B (zh) 肖特基能障二極體
US11621357B2 (en) Schottky barrier diode
US11557681B2 (en) Schottky barrier diode
JP7456220B2 (ja) ショットキーバリアダイオード
WO2019003861A1 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP7770170B2 (ja) ジャンクションバリアショットキーダイオード
US20240313129A1 (en) Schottky barrier diode
US20260006809A1 (en) Junction barrier schottky diode
US20250015201A1 (en) Junction barrier schottky diode
WO2024047965A1 (ja) ショットキーバリアダイオード
JP7836206B2 (ja) ジャンクションバリアショットキーダイオード
US20260013157A1 (en) Schottky barrier diode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23774188

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380026950.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112023001524

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 112023001524

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23774188

Country of ref document: EP

Kind code of ref document: A1