WO2023149032A1

WO2023149032A1 - 直流マイクログリッド、直流マイクログリッドシステム、制御方法、およびプログラム

Info

Publication number: WO2023149032A1
Application number: PCT/JP2022/040424
Authority: WO
Inventors: 亮飯田; 朋彦真田
Original assignee: 三菱重工業株式会社
Priority date: 2022-02-04
Filing date: 2022-10-28
Publication date: 2023-08-10
Also published as: JP2023114249A

Abstract

直流マイクログリッドは、第１端子には別の直流マイクログリッドが接続される母線の正極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される正極配線が接続される第１ヒューズと、第１端子には別の直流マイクログリッドが接続される母線の負極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される負極配線が接続される第２ヒューズと、別の直流マイクログリッドが接続される正極配線に第１端子が接続され、別の直流マイクログリッドが接続される負極配線に第２端子が接続され、第１および第２ヒューズの少なくとも一方を切断可能な静電容量値の第１キャパシタとを備える。

Description

直流マイクログリッド、直流マイクログリッドシステム、制御方法、およびプログラム

　本開示は、直流マイクログリッド、直流マイクログリッドシステム、制御方法、およびプログラムに関する。
　本願は、２０２２年２月４日に日本に出願された特願２０２２－０１６５１６号について優先権を主張し、その内容をここに援用する。

　複数の負荷に電力を供給する１つの形態として直流マイクログリッドどうしが連携する直流マイクログリッドシステムが、さまざまな分野で注目されている。特許文献１、２には、関連する技術として、電力を供給することに関する技術が開示されている。

特開２０１７－０２２９７３号公報特開２００６－１２９５９４号公報

　ところで、船舶などの限られた空間では、直流マイクログリッドどうしの電力融通量が大きいことが望まれる。その一方で、直流マイクログリッドどうしを接続して連携させ、短絡などの不具合が発生した場合に、その不具合が発生した直流マイクログリッドを切り離すためにヒューズが用いられることがある。このヒューズは、直流マイクログリッドどうしを効率的に連携させるという観点からは、大電流にも耐え得る定格のヒューズが望まれる。その一方、短絡などの不具合が発生した場合には、その不具合が発生した直流マイクログリッドを直ちに切り離すという観点からは、小さな電流でも切断（溶断）される定格のヒューズが望まれる。つまり、直流マイクログリッドどうしをヒューズを介して接続することにより連携する場合、直流マイクログリッドどうしを効率的に連携させることと、不具合が発生した場合にその不具合が発生した直流マイクログリッドを直ちに切り離すこととはトレードオフの関係にあり、両立させることは一般的に困難である。そこで、直流マイクログリッドどうしをヒューズを介して接続することにより連携する直流マイクログリッドシステムにおいて、そのヒューズの定格を大きくしても、直流マイクログリッドにおいて短絡が発生した場合にそのヒューズを切断し易くすることのできる技術が求められている。

　本開示は、上記課題を解決するためになされたものであって、直流マイクログリッドどうしをヒューズを介して接続することにより連携する直流マイクログリッドシステムにおいて、そのヒューズの定格を大きくしても、直流マイクログリッドにおいて短絡が発生した場合にそのヒューズを切断し易くすることのできる直流マイクログリッド、直流マイクログリッドシステム、制御方法、およびプログラムを提供することを目的としている。

　上記課題を解決するために、本開示に係る直流マイクログリッドは、第１端子には連携する別の直流マイクログリッドが接続される母線の正極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の正極配線が接続される第１ヒューズと、第１端子には前記別の直流マイクログリッドが接続される前記母線の負極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の負極配線が接続される第２ヒューズと、前記別の直流マイクログリッドが接続される前記母線の正極配線に第１端子が接続され、前記別の直流マイクログリッドが接続される前記母線の負極配線に第２端子が接続され、前記第１ヒューズおよび前記第２ヒューズの少なくとも一方を切断（溶断）可能なキャパシタンスを有する第１キャパシタと、を備える。

　本開示に係る直流マイクログリッドシステムは、前記直流マイクログリッドと、前記直流マイクログリッドと連携する前記別の直流マイクログリッドと、を備える。

　本開示に係る制御方法は、第１端子には連携する別の直流マイクログリッドが接続される母線の正極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の正極配線が接続される第１ヒューズと、第１端子には前記別の直流マイクログリッドが接続される前記母線の負極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の負極配線が接続される第２ヒューズと、前記別の直流マイクログリッドが接続される前記母線の正極配線に第１端子が接続され、前記別の直流マイクログリッドが接続される前記母線の負極配線に第２端子が接続され、前記第１ヒューズおよび前記第２ヒューズの少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタと、を備え、前記複数の電力変換器のそれぞれは、前記複数の電力変換器が接続される前記母線の正極配線と、前記複数の電力変換器が接続される前記母線の負極配線とにより供給される直流電力から交流電力を生成するブリッジ回路と、前記ブリッジ回路の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタと、前記第２キャパシタが前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタから前記母線へ流れる電流を検出する電流センサと、前記電流センサと前記母線との間に設けられる第１スイッチング素子と、を備える直流マイクログリッドが、前記電流センサが検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサが検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子をオフ状態に制御する。

　本開示に係るプログラムは、第１端子には連携する別の直流マイクログリッドが接続される母線の正極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の正極配線が接続される第１ヒューズと、第１端子には前記別の直流マイクログリッドが接続される前記母線の負極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の負極配線が接続される第２ヒューズと、前記別の直流マイクログリッドが接続される前記母線の正極配線に第１端子が接続され、前記別の直流マイクログリッドが接続される前記母線の負極配線に第２端子が接続され、前記第１ヒューズおよび前記第２ヒューズの少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタと、を備え、前記複数の電力変換器のそれぞれは、前記複数の電力変換器が接続される前記母線の正極配線と、前記複数の電力変換器が接続される前記母線の負極配線とにより供給される直流電力から交流電力を生成するブリッジ回路と、前記ブリッジ回路の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタと、前記第２キャパシタが前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタから前記母線へ流れる電流を検出する電流センサと、前記電流センサと前記母線との間に設けられる第１スイッチング素子と、を備える直流マイクログリッドのコンピュータに、前記電流センサが検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサが検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子をオフ状態に制御すること、を実行させる。

　本開示に係る直流マイクログリッド、直流マイクログリッドシステム、制御方法、およびプログラムによれば、直流マイクログリッドどうしをヒューズを介して接続することにより連携する直流マイクログリッドシステムにおいて、そのヒューズの定格を大きくしても、直流マイクログリッドにおいて短絡が発生した場合にそのヒューズを切断し易くすることができる。

本開示の一実施形態による直流マイクログリッドシステムの構成の一例を示す図である。本開示の第１実施形態による電力変換器の構成の具体例を示した直流マイクログリッドシステム１の一例を示す図である。本開示の一実施形態による直流マイクログリッドシステムの第１の処理フローの一例を示す図である。本開示の一実施形態における母線の短絡のイメージの一例を示す図である。本開示の一実施形態によるブリッジ回路における短絡のイメージの一例を示す図である。本開示の一実施形態による直流マイクログリッドどうしの接続部における短絡のイメージの一例を示す図である。本開示の一実施形態による直流マイクログリッドシステムの第２の処理フローの一例を示す図である。本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第１の図である。本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第２の図である。本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第３の図である。本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第４の図である。本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第５の図である。本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第６の図である。本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第７の図である。少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

＜実施形態＞
　以下、図面を参照しながら実施形態について詳しく説明する。本開示の一実施形態による直流マイクログリッドシステムについて説明する。

（直流マイクログリッドシステムの構成）
　図１は、本開示の一実施形態による直流マイクログリッドシステム１の構成の一例を示す図である。直流マイクログリッドシステム１は、図１に示すように、直流マイクログリッド１０ａ、１０ｂ、負荷２０ａ、２０ｂを備える。直流マイクログリッドシステム１は、例えば、船舶において使用されるシステムである。直流マイクログリッドシステム１は、直流マイクログリッド１０ａと１０ｂとが連携する。直流マイクログリッド１０ａと１０ｂとが連携し、直流マイクログリッドシステム１の何れかの箇所（例えば、母線の正極配線Ｐと負極配線Ｎとの間や、複数の電力変換器１０３のうちの何れか）において短絡が発生した場合、直流マイクログリッドシステム１は、その短絡が発生した系統を切り離すことのできるシステムである。

　直流マイクログリッド１０ａは、図１に示すように、バスタイヒューズ１０１ｐ（第１ヒューズの一例）、１０１ｎ（第２ヒューズの一例）、複数のヒューズ１０２ｐ、１０２ｎ、複数の電力変換器１０３、制御装置１０４、初期充電シーケンス１０５、キャパシタ１０６（第１キャパシタの一例）、および電圧センサ１０７を備える（ただし、電圧センサ１０７は後述する図２に図示）。なお、ヒューズ１０２ｐ、１０２ｎそれぞれの数は、電力変換器１０３の数と同数であり、図１に示す例では６つである。

　バスタイヒューズ１０１ｐは、直流マイクログリッドシステム１における母線の正極配線Ｐに設けられるヒューズである。また、バスタイヒューズ１０１ｎは、直流マイクログリッドシステム１における母線の負極配線Ｎに設けられるヒューズである。

　複数のヒューズ１０２ｐそれぞれは、図１に示すように、正極配線Ｐと複数の電力変換器１０３のうちの１つとの間に設けられる。また、複数のヒューズ１０２ｎそれぞれは、図１に示すように、負極配線Ｎと複数の電力変換器１０３のうちの１つとの間に設けられる。

　複数の電力変換器１０３のそれぞれは、図１に示すように、１つのヒューズ１０２ｐを介して正極配線Ｐに接続される。また、複数の電力変換器１０３のそれぞれは、図１に示すように、１つのヒューズ１０２ｎを介して負極配線Ｎに接続される。また、複数の電力変換器１０３のそれぞれは、図１に示すように、負荷２０ａに接続される。

　図２は、本開示の第１実施形態による電力変換器１０３の構成の具体例を示した直流マイクログリッドシステム１の一例を示す図である。なお、図２に示す直流マイクログリッドシステム１では、電圧センサ１０７が示されている。

　複数の電力変換器１０３のそれぞれは、図２に示すように、ブリッジ回路１０３ａ、キャパシタ１０３ｂ（第２キャパシタの一例）、遮断回路１０３ｃ（第１スイッチング素子の一例）、エネルギー吸収回路１０３ｄ、充電回路１０３ｅ、電流センサ１０３ｆ、電圧センサ１０３ｇ、保護ダイオード１０３ｈ、制動回路１０３ｉ、および制御回路１０３ｊを備える（ただし、保護ダイオード１０３ｈ、および制動回路１０３ｉは後述する図８～１４に図示）。

　ブリッジ回路１０３ａは、直流電力から３相交流電力を生成する回路である。ブリッジ回路１０３ａは、例えば、トランジスタなどのスイッチング素子を用いて構成される。トランジスタの例としては、ＳｉＣ　ＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ　Ｃａｒｂｉｄｅ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体素子が挙げられる。

　キャパシタ１０３ｂは、ブリッジ回路１０３ａに入力される直流電圧を平滑化する。遮断回路１０３ｃは、電流センサ１０３ｆが予め定めたしきい値を超える電流を検出した場合に、制御回路１０３ｊによる制御に基づいて、母線から電力変換器１０３を切り離す。遮断回路１０３ｃの例としては、ＳｉＣ　ＭＯＳＦＥＴ、ＩＧＢＴなどのパワー半導体素子、物理スイッチなどが挙げられる。

　エネルギー吸収回路１０３ｄは、電力変換器１０３の負荷において回生電力が発生し、母線または電力変換器１０３の内部で短絡が発生した場合に、負荷から電力変換器１０３へ電流が流れることにより発生するエネルギーを吸収する。エネルギー吸収回路１０３ｄは、図２に示すように、スイッチング素子１０３ｄ１、抵抗１０３ｄ２、およびキャパシタ１０３ｄ３を備える。電力変換器１０３の負荷において回生電力が発生し、母線または電力変換器１０３の内部で短絡が発生した場合、制御回路１０３ｊによる制御に基づいて、スイッチング素子１０３ｄ１がオン状態になり、エネルギー吸収回路１０３ｄは、抵抗１０３ｄ２およびキャパシタ１０３ｄ３によって定まる時定数に応じて電流を流すことにより、電力変換器１０３の負荷における回生電力による電力変換器１０３の直流電圧の上昇（すなわち、過電圧）を防ぐ。スイッチング素子１０３ｄ１の例としては、ＳｉＣ　ＭＯＳＦＥＴ、ＩＧＢＴなどのパワー半導体素子、物理スイッチなどが挙げられる。

　充電回路１０３ｅは、再起動時に発生する可能性のある母線側の電圧（すなわち、正極配線Ｐと負極配線Ｎとの間の電位差）と、ブリッジ回路１０３ａの入力における電圧（すなわち、キャパシタ１０３ｂの両端間の電位差）との差を吸収するとともに、その電位差がゼロになるまでに流れる電流を制限する回路である。充電回路１０３ｅは、例えば、抵抗１０３ｅ１およびスイッチング素子１０３ｅ２（第３スイッチング素子の一例）を備える。

　電流センサ１０３ｆは、ブリッジ回路１０３ａ側から母線側へ流れる電流を検出する。例えば、母線の正極配線Ｐと負極配線Ｎとが短絡した場合、キャパシタ１０３ｂから母線に向かって電流が流れる。電流センサ１０３ｆは、その電流を検出する。

　電圧センサ１０３ｇは、ブリッジ回路１０３ａの入力における電圧、すなわち、キャパシタ１０３ｂの両端間の電位差を検出する。保護ダイオード１０３ｈは、電力変換器１０３の負荷において回生電力が発生し、母線または電力変換器１０３の内部で短絡が発生した場合に、還流電流が流れることを可能にする。

　制動回路１０３ｉは、直流マイクログリッドシステム１を使用している、例えば、船舶にブレーキを掛ける（すなわち、船舶を減速させるまたは航行停止させる）。制動回路１０３ｉは、スイッチング素子１０３ｉ１および抵抗１０３ｉ２を備える。

　スイッチング素子１０３ｉ１の例としては、ＳｉＣ　ＭＯＳＦＥＴ、ＩＧＢＴなどのパワー半導体素子、物理スイッチなどが挙げられる（なお、後述する図８～図１４では、ＩＧＢＴが例示されている）。減速や航行停止を行わない場合、スイッチング素子１０３ｉ１は、オフ状態であり、減速や航行停止を行う場合に、オン状態に制御される。抵抗１０３ｉ２は、抵抗値に応じてブレーキの利き方（すなわち、減速の度合い）を設定する。

　制御回路１０３ｊは、電力変換器１０３を制御する。例えば、制御回路１０３ｊは、電力変換器１０３の負荷が３相交流モータである場合、直流電力からその３相交流モータを駆動するための交流電力を生成するように、ブリッジ回路１０３ａにおけるトランジスタのスイッチングを制御する。また、例えば、制御回路１０３ｊは、スイッチング素子１０３ｃ、１０３ｄ１、１０３ｅ２、および１０３ｉ１のそれぞれをオン状態またはオフ状態に制御する。具体的には、制御回路１０３ｊは、電流センサ１０３ｆが予め定めたしきい値以下の電流を検出している場合、スイッチング素子１０３ｃをオン状態に制御し、電流センサ１０３ｆが予め定めたしきい値を超える電流を検出した場合に、スイッチング素子１０３ｃをオフ状態に制御する。なお、制御回路１０３ｊは、スイッチング素子１０３ｃをオフ状態に制御した場合、短絡が改善されることを確認するまで（例えば、母線の正極配線Ｐと負極配線Ｎとの間の電位差が所望の電位差であり、キャパシタ１０３ｂの両端間の電位差が前記所望の電位差に対して所定のしきい値以内に入るまで）スイッチング素子１０３ｃをオン状態には制御しない。また、例えば、制御回路１０３ｊは、電力変換器１０３の負荷において回生電力が発生し、母線または電力変換器１０３の内部で短絡が発生した場合、スイッチング素子１０３ｃ、１０３ｄ１、１０３ｅ２、および１０３ｉ１のそれぞれをオン状態またはオフ状態に制御する。スイッチング素子１０３ｃ、１０３ｄ１、１０３ｅ２、および１０３ｉ１のそれぞれをオン状態またはオフ状態にする制御回路１０３ｊによる制御の詳細は、後述する。なお、後述する図８～図１４では、制御回路１０３ｊは、省略されている。

　初期充電シーケンス１０５は、負荷２０ａにおける発電機Ｇの初期動作における充電状態を制御する。キャパシタ１０６は、バスタイヒューズ１０１ｐおよび１０１ｎを切断可能な電荷を蓄積する。すなわち、キャパシタ１０６のキャパシタンスとしては、バスタイヒューズ１０１ｐおよび１０１ｎを切断可能な電荷を蓄積可能なキャパシタンスが選択される。例えば、キャパシタンスは、短絡経路のインピーダンスとキャパシタ１０６内部の抵抗値にて決まる短絡電流の二乗時間積がバスタイヒューズ１０１ｐおよび１０１ｎの溶断電流の二乗時間積を超えるように決定する。電圧センサ１０７は、母線の正極配線Ｐと負極配線Ｎとの間の電位差、すなわち、バスタイヒューズ１０１ｐおよび１０１ｎを介してキャパシタ１０６の両端間の電位差を検出する。

　負荷２０ａは、直流マイクログリッド１０ａの電力変換器１０３それぞれに接続される負荷である。負荷の中には、船舶を航行させるモータが含まれ、そのモータにより回生電力が発生する。

　直流マイクログリッド１０ｂは、直流マイクログリッド１０ａと同一の構成である。負荷２０ｂは、直流マイクログリッド１０ｂの電力変換器１０３それぞれに接続される負荷である。なお、図１では、負荷２０ｂは、負荷２０ａと同一の構成である例が示されているが、負荷２０ｂと負荷２０ａの構成は異なるものであってもよい。

（直流マイクログリッドシステムが行う処理）
　次に、図３～図１４を参照して、直流マイクログリッドシステム１が行う処理について説明する。

（母線が短絡した場合の処理）
　まず、母線の正極配線Ｐと負極配線Ｎとが短絡した場合に直流マイクログリッドシステム１が行う処理ついて図３～図４を参照して説明する。図３は、本開示の一実施形態による直流マイクログリッドシステム１の第１の処理フローの一例を示す図である。図４は、本開示の一実施形態における母線の短絡のイメージの一例を示す図である。ここでは、制御回路１０３ｊは、各スイッチング素子１０３ｃをオン状態、各スイッチング素子１０３ｄ１、１０３ｅ２、および１０３ｉ１をオフ状態に制御しているものとする。そして、この状態で、図４に示すように、直流マイクログリッド１０ａの母線で短絡が発生したものとする。

　この場合、図４の（ａ）の部分に示すように、直流マイクログリッド１０ａおよび１０ｂが備える複数の電力変換器１０３それぞれのキャパシタ１０３ｂが蓄えている電荷と、直流マイクログリッド１０ａおよび１０ｂが備えるキャパシタ１０６それぞれが蓄えている電荷とが、電流として短絡点に流れ込む。

　複数の電力変換器１０３それぞれの電流センサ１０３ｆは、キャパシタ１０３ｂから短絡点へ流れる電流を検出する。電流センサ１０３ｆは、検出した電流の値を制御回路１０３ｊに出力する。制御回路１０３ｊは、予め定めたしきい値と、電流センサ１０３ｆが検出した電流値とを比較する。制御回路１０３ｊは、電流センサ１０３ｆが検出した電流値がしきい値を超えたか否かを判定する（ステップＳ１）。具体的には、しきい値としては、キャパシタ１０３ｂが蓄えている電荷が電流として短絡点に流れる電流よりも小さな電流に設定されており、この場合、制御回路１０３ｊは、各電流センサ１０３ｆが検出した電流のすべてがしきい値を超えたと判定する。

　そして、制御回路１０３ｊは、電流センサ１０３ｆが検出した電流がしきい値を超えたと判定した場合、しきい値を超えた電流を検出した電流センサ１０３ｆに接続されているスイッチング素子１０３ｃをオフ状態に制御する（ステップＳ２）。この制御により、すべての電力変換器１０３が母線から切り離される。

　すべての電力変換器１０３が母線から切り離された後も、キャパシタ１０６が蓄えている電荷が放電されるまでキャパシタ１０６から短絡点へ向けて電流が流れる。この電流は、バスタイヒューズ１０１ｐを流れる。キャパシタ１０６は、バスタイヒューズ１０１ｐおよび１０１ｎを切断可能な電荷を蓄積しているため、キャパシタ１０６から短絡点へ向けて流れる電流により、バスタイヒューズ１０１ｐが切断される。これにより、図４の（ｂ）の部分に示すように、短絡が発生した直流マイクログリッド１０ａを正常な直流マイクログリッド１０ｂから切り離すことができる。

（電力変換器で短絡が発生した場合の処理）
　次に、電力変換器１０３のブリッジ回路１０３ａで短絡が発生した場合に直流マイクログリッドシステム１が行う処理ついて図３および図５を参照して説明する。図５は、本開示の一実施形態によるブリッジ回路１０３ａにおける短絡のイメージの一例を示す図である。ここでは、制御回路１０３ｊは、各スイッチング素子１０３ｃをオン状態、各スイッチング素子１０３ｄ１、１０３ｅ２、および１０３ｉ１をオフ状態に制御しているものとする。そして、この状態で、図５に示すように、直流マイクログリッド１０ａのブリッジ回路１０３ａの１つで短絡が発生したものとする。

　この場合、図５の（ａ）の部分に示すように、直流マイクログリッド１０ａおよび１０ｂが備える複数の電力変換器１０３それぞれのキャパシタ１０３ｂが蓄えている電荷と、直流マイクログリッド１０ａおよび１０ｂが備えるキャパシタ１０６それぞれが蓄えている電荷とが、電流として短絡点に流れ込む。

　複数の電力変換器１０３のうち短絡が発生した電力変換器１０３以外の電力変換器１０３それぞれの電流センサ１０３ｆは、キャパシタ１０３ｂから短絡点へ流れる電流を検出する。また、短絡が発生した電力変換器１０３の電流センサ１０３ｆには、母線側からブリッジ回路１０３ａへ向かう電流が流れるため、（実際には、ノイズや測定精度による誤差の範囲内で電流を検出するが無視できるものとした場合）短絡が発生した電力変換器１０３の電流センサ１０３ｆが検出する電流は電力変換器１０３へ流入する電流である。電流センサ１０３ｆが検出する電流が電力変換器１０３へ流入する電流である場合、制御回路１０３ｊは、処理を変更しない。

　各電流センサ１０３ｆは、検出した電流の値を制御回路１０３ｊに出力する。制御回路１０３ｊは、予め定めたしきい値と、電流センサ１０３ｆが検出した電流値とを比較する。制御回路１０３ｊは、電流センサ１０３ｆが検出した電流値がしきい値を超えたか否かを判定する（ステップＳ１）。具体的には、しきい値としては、キャパシタ１０３ｂが蓄えている電荷が電流として短絡点に流れる電流よりも小さな電流に設定されており、この場合、制御回路１０３ｊは、短絡が発生した電力変換器１０３の電流センサ１０３ｆ以外の電流センサ１０３ｆが検出した電流のすべてがしきい値を超えたと判定する。

　そして、制御回路１０３ｊは、電流センサ１０３ｆが検出した電流がしきい値を超えたと判定した場合、しきい値を超えた電流を検出した電流センサ１０３ｆに接続されているスイッチング素子１０３ｃをオフ状態に制御する（ステップＳ２）。この制御により、短絡が発生した電力変換器１０３以外の電力変換器１０３すべてが母線から切り離される。

　短絡が発生した電力変換器１０３以外の電力変換器１０３すべてが母線から切り離された後も、キャパシタ１０６が蓄えている電荷が放電されるまでキャパシタ１０６から短絡点へ向けて電流が流れる。この電流は、バスタイヒューズ１０１ｐと、短絡が発生した電力変換器１０３に接続されているヒューズ１０２ｐおよび１０２ｎとを流れる。ヒューズ１０２ｐおよび１０２ｎは、バスタイヒューズ１０１ｐ（および１０１ｎ）に比べて容量が小さいため、この場合、バスタイヒューズ１０１ｐが切断（溶断）される前に、ヒューズ１０２ｐおよび１０２ｎの少なくとも一方が切断（溶断）される。キャパシタ１０６は、バスタイヒューズ１０１ｐおよび１０１ｎを切断可能な電荷を蓄積しているため、キャパシタ１０６から短絡点へ向けて流れる電流により、バスタイヒューズ１０１ｐおよび１０１ｎの少なくとも一方が切断される。これにより、短絡が発生した直流マイクログリッド１０ａを正常な直流マイクログリッド１０ｂから切り離すことができる。

（直流マイクログリッドどうしの接続部で短絡が発生した場合の処理）
　次に、直流マイクログリッド１０ａと１０ｂの接続部で短絡が発生した場合に直流マイクログリッドシステム１が行う処理ついて図３および図６を参照して説明する。図６は、本開示の一実施形態による直流マイクログリッドどうし（１０ａと１０ｂ）の接続部における短絡のイメージの一例を示す図である。ここでは、制御回路１０３ｊは、各スイッチング素子１０３ｃをオン状態、各スイッチング素子１０３ｄ１、１０３ｅ２、および１０３ｉ１をオフ状態に制御しているものとする。そして、この状態で、図６に示すように、直流マイクログリッド１０ａと１０ｂの接続部で短絡が発生したものとする。

　この場合、図６の（ａ）の部分に示すように、直流マイクログリッド１０ａおよび１０ｂが備える複数の電力変換器１０３それぞれのキャパシタ１０３ｂが蓄えている電荷と、直流マイクログリッド１０ａおよび１０ｂが備えるキャパシタ１０６それぞれが蓄えている電荷とが、電流として短絡点に流れ込む。

　複数の電力変換器１０３それぞれの電流センサ１０３ｆは、キャパシタ１０３ｂから短絡点へ流れる電流を検出する。

　そして、制御回路１０３ｊは、電流センサ１０３ｆが検出した電流がしきい値を超えたと判定した場合、しきい値を超えた電流を検出した電流センサ１０３ｆに接続されているスイッチング素子１０３ｃをオフ状態に制御する（ステップＳ２）。この制御により、電力変換器１０３すべてが母線から切り離される。

　電力変換器１０３すべてが母線から切り離された後も、キャパシタ１０６が蓄えている電荷が放電されるまでキャパシタ１０６から短絡点へ向けて電流が流れる。この電流は、バスタイヒューズ１０１ｎを流れる。この場合、バスタイヒューズ１０１ｎが切断（溶断）される。これにより、直流マイクログリッド１０ａと１０ｂとが切り離される。

（負荷で回生電力が発生し、母線において短絡が発生した場合の処理）
　次に、電力変換器１０３の負荷において回生電力が発生し、母線において短絡が発生した場合に直流マイクログリッドシステム１が行う処理ついて図７～図１４を参照して説明する。この場合の負荷の例としては、３相交流モータなどが挙げられる。図７は、本開示の一実施形態による直流マイクログリッドシステム１の第２の処理フローの一例を示す図である。図８は、本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第１の図である。図９は、本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第２の図である。図１０は、本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第３の図である。図１１は、本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第４の図である。図１２は、本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第５の図である。図１３は、本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第６の図である。図１４は、本開示の一実施形態におけるスイッチング素子の状態の遷移の一例を示す第７の図である。ここでは、制御回路１０３ｊは、回生電力が発生した負荷を駆動する電力変換器１０３におけるスイッチング素子１０３ｃをオン状態、スイッチング素子１０３ｄ１、１０３ｅ２、および１０３ｉ１をオフ状態に制御しているものとする。なお、回生電力が発生した負荷を駆動する電力変換器１０３におけるスイッチング素子１０３ｉ１は、以下の説明において常にオフ状態である。

　制御回路１０３ｊが、回生電力が発生した電力変換器１０３のスイッチング素子１０３ｃをオン状態、スイッチング素子１０３ｄ１、および１０３ｅ２をオフ状態に制御している場合（ステップＳ１１）、図８に示すように、発生した回生電力により流れる電流は、ブリッジ回路１０３ａの内部を出力側から入力側へ流れ、さらに電流センサ１０３ｆ、スイッチング素子１０３ｃ、ヒューズ１０２ｐを介して母線へと流れるとともに、母線からヒューズ１０２ｎ、を介してブリッジ回路１０３ａへリターン電流として戻る。なお、発生した回生電力により流れる電流は、短絡時にキャパシタ１０３ｂから放電される電流よりも小さく、電流センサ１０３ｆが検出した電流がしきい値を超えたか否かを制御回路１０３ｊが判定する際に用いるしきい値よりも十分に小さい値の電流である。

　この状態で、図９に示すように、母線において短絡が発生したものとする。この場合、発生した回生電力により流れる電流は、図９に示すように、短絡点へ向かって流れるとともに、キャパシタ１０３ｂおよび１０６それぞれが蓄積している電荷が、電流として短絡点へ向かって流れる。そして、キャパシタ１０３ｂが蓄積している電荷が、電流として短絡点に流れることにより、制御回路１０３ｊは、電流センサ１０３ｆが検出した電流がしきい値を超えたと判定し、スイッチング素子１０３ｃをオフ状態に制御する（ステップＳ１２）。

　スイッチング素子１０３ｃがオフ状態になると、図１０に示すように、保護ダイオード１０３ｈを介して還流電流が流れる。また、スイッチング素子１０３ｃがオフ状態になるため、ブリッジ回路１０３ａからスイッチング素子１０３ｃおよびヒューズ１０２ｐを介して母線へ流れていた発生した回生電力に起因する電流は、流れなくなる。

　ただし、負荷がモータである場合、モータにおけるインダクタに蓄えられたエネルギーにより、図１１に示すように、キャパシタ１０３ｂを充電する電流が流れる。この電流は、キャパシタ１０３ｂ以外に流れる経路がないため、モータにおけるインダクタに蓄えられたエネルギーが無くなるまで、キャパシタ１０３ｂの充電を継続する。その結果、キャパシタ１０３ｂの電圧が上昇する。すなわち、キャパシタ１０３ｂの両端間の電位差が大きくなる。電圧センサ１０３ｇは、キャパシタ１０３ｂの両端間の電位差を検出し、検出した電位差を制御回路１０３ｊに出力する。制御回路１０３ｊは、予め定めたしきい値と、電圧センサ１０３ｇが検出した電位差とを比較する。制御回路１０３ｊは、電圧センサ１０３ｇが検出した電位差がしきい値を超えたか否かを判定する。例えば、この場合のしきい値としては、ブリッジ回路１０３ａを構成するスイッチング素子の定格電圧を超えないように設定される。制御回路１０３ｊは、電圧センサ１０３ｇがしきい値以下の電位差を検出している場合、スイッチング素子１０３ｄ１をオフ状態に制御し、電圧センサ１０３ｇがしきい値を超える電位差を検出した場合に、スイッチング素子１０３ｄ１をオン状態に制御する。

　電圧センサ１０３ｇがしきい値を超える電位差を検出し、制御回路１０３ｊがスイッチング素子１０３ｄ１をオン状態に制御した場合（ステップＳ１３）、図１２に示すように、キャパシタ１０３ｂに蓄えられていた電荷は、電流としてエネルギー吸収回路１０３ｄを流れる。エネルギー吸収回路１０３ｄに電流が流れることにより、キャパシタ１０３ｂの両端間の電位差は小さくなる。なお、この電流は、抵抗１０３ｄ２の抵抗値によって定まる電流となるため、最大電流は抑制される。また、この状態において、キャパシタ１０３ｂとキャパシタ１０３ｄ３は、並列接続の関係にあるため、キャパシタ１０３ｂのキャパシタンスとキャパシタ１０３ｄ３のキャパシタンスとの比に応じて、キャパシタ１０３ｂからキャパシタ１０３ｄ３へ移動可能が電荷の最大量が定まる。

　電圧センサ１０３ｇおよび１０７のそれぞれは、検出結果を制御回路１０３ｊに出力している。そのため、制御回路１０３ｊは、電圧センサ１０３ｇおよび１０７それぞれの検出結果がわかっている。キャパシタ１０３ｂの両端間の電位差が所定の電位差以下になると、制御回路１０３ｊは、図１３に示すように、スイッチング素子１０３ｄ１をオフ状態に制御する（ステップＳ１４）。なお、ステップＳ１４の処理は、電圧センサ１０３ｇおよび１０７のそれぞれが、検出結果を制御装置１０４に出力し、制御装置１０４が実施するものであってもよい。ステップＳ１４の処理を行ったとき、母線の正極配線Ｐと負極配線Ｎとの間の電位差（つまり、キャパシタ１０６の両端間の電位差）と、キャパシタ１０３ｂの両端間の電位差とが所定のしきい値以上にずれている可能性がある。

　そのため、制御回路１０３ｊは、スイッチング素子１０３ｅ２をオン状態にする（ステップＳ１５）。これにより、キャパシタ１０６とキャパシタ１０３ｂとの間の経路に抵抗１０３ｅ１が設けられ、母線側の電圧（すなわち、正極配線Ｐと負極配線Ｎとの間の電位差）と、ブリッジ回路１０３ａの入力における電圧（すなわち、キャパシタ１０３ｂの両端間の電位差）との差をその抵抗１０３ｅ１が吸収する。

　制御回路１０３ｊは、電圧センサ１０３ｇおよび１０７それぞれの検出結果を比較し、比較結果が示す差が所定のしきい値以内に入っているか否かを判定する（ステップＳ１６）。制御回路１０３ｊは、比較結果が示す差が所定のしきい値以内に入っていないと判定した場合（ステップＳ１６においてＮＯ）、ステップＳ１６の処理に戻す。また、制御回路１０３ｊは、比較結果が示す差が所定のしきい値以内に入っていると判定した場合（ステップＳ１６においてＹＥＳ）、図１４に示すように、スイッチング素子１０３ｃをオン状態にするとともにスイッチング素子１０３ｅ２をオフ状態に制御する（ステップＳ１７）。

　なお、本開示の別の実施形態による直流マイクログリッドシステム１では、ステップＳ１６の処理を行わずに、所定の時間が経過した場合にステップＳ１７の処理を行うものであってもよい。

　また、上述の本開示の一実施形態では、電流センサ１０３ｆを用いて、電流を検出したが、本開示の別の実施形態では、スイッチング素子１０３ｃが半導体素子であり非飽和検出（いわゆる、ＤＥＳＡＴ検出）の技術を用いて電流の増加を検出するものであってもよい。

（作用効果）
　以上、本開示の一実施形態による直流マイクログリッドシステム１について説明した。直流マイクログリッドシステム１において、直流マイクログリッド１０ａは、第１ヒューズ１０１ｐと、第２ヒューズ１０１ｎと、第１キャパシタ１０６と、を備える。第１ヒューズ１０１ｐは、第１端子には連携する別の直流マイクログリッド１０ｂが接続される母線の正極配線Ｐが接続され、第２端子には複数のヒューズ１０２ｐを介して複数の電力変換器１０３が接続される前記母線の正極配線Ｐが接続される。第２ヒューズ１０１ｎは、第１端子には前記別の直流マイクログリッド１０ｂが接続される前記母線の負極配線Ｎが接続され、第２端子には複数のヒューズ１０２ｎを介して複数の電力変換器１０３が接続される前記母線の負極配線Ｎが接続される。第１キャパシタ１０６は、前記別の直流マイクログリッド１０ｂが接続される前記母線の正極配線Ｐに第１端子が接続され、前記別の直流マイクログリッド１０ｂが接続される前記母線の負極配線Ｎに第２端子が接続され、前記第１ヒューズ１０１ｐおよび前記第２ヒューズ１０１ｎの少なくとも一方を切断可能なキャパシタンスを有する。

　これにより、直流マイクログリッドシステム１において、第１キャパシタ１０６に蓄積されている電荷が短絡点に向かって電流として流れた場合、その電流は、前記第１ヒューズ１０１ｐおよび前記第２ヒューズ１０１ｎを経由して第１キャパシタ１０６から短絡点へ流れる。第１キャパシタ１０６は、前記第１ヒューズ１０１ｐおよび前記第２ヒューズ１０１ｎの少なくとも一方を切断可能なキャパシタンスを有する。そのため、前記第１ヒューズ１０１ｐおよび前記第２ヒューズ１０１ｎを経由して第１キャパシタ１０６から短絡点へ電流が流れた場合、第１ヒューズ１０１ｐおよび第２ヒューズ１０１ｎの少なくとも一方を切断することができる。その結果、直流マイクログリッド１０ａを別の直流マイクログリッド１０ｂから切断することができる。

　なお、本開示の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

　本開示の実施形態における記憶部や記憶装置（レジスタ、ラッチを含む）のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部や記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

　本開示の実施形態について説明したが、上述の制御回路１０３ｊ、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。

　図１５は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ５は、図１５に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。例えば、上述の制御回路１０３ｊ、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

　ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｃ　Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、Ｆｌａｓｈメモリのような半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

　また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

　本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。

＜付記＞
　本開示の各実施形態に記載の直流マイクログリッド１０ａ、直流マイクログリッドシステム１、制御方法及びプログラムは、例えば以下のように把握される。

（１）第１の態様に係る直流マイクログリッド（１０ａ）は、
　第１端子には連携する別の直流マイクログリッド（１０ｂ）が接続される母線の正極配線（Ｐ）が接続され、第２端子には複数のヒューズ（１０２ｐ）を介して複数の電力変換器（１０３）が接続される前記母線の正極配線（Ｐ）が接続される第１ヒューズ（１０１ｐ）と、
　第１端子には前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の負極配線（Ｎ）が接続され、第２端子には複数のヒューズ（１０２ｎ）を介して複数の電力変換器（１０３）が接続される前記母線の負極配線（Ｎ）が接続される第２ヒューズ（１０１ｎ）と、
　前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の正極配線（Ｐ）に第１端子が接続され、前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の負極配線（Ｎ）に第２端子が接続され、前記第１ヒューズ（１０１ｐ）および前記第２ヒューズ（１０１ｎ）の少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタ（１０６）と、
　を備える。

　この直流マイクログリッド（１０ａ）は、前記第１ヒューズ（１０１ｐ）および前記第２ヒューズ（１０１ｎ）の少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタ（１０６）と、を備える。これにより、直流マイクログリッド（１０ａ）は、直流マイクログリッド（１０ａ、１０ｂ）どうしをヒューズ（１０１ｐ、１０１ｎ）を介して接続することにより連携する直流マイクログリッドシステムにおいて、そのヒューズ（１０１ｐ、１０１ｎ）の定格を大きくしても、直流マイクログリッド（１０ａ）において短絡が発生した場合にそのヒューズ（１０１ｐ、１０１ｎ）を切断し易くすることができる。

（２）第２の態様に係る直流マイクログリッド（１０ａ）は、（１）の直流マイクログリッド（１０ａ）であって、
　前記第１キャパシタ（１０６）の前記第１端子と前記第２端子は、
　前記第２ヒューズ（１０１ｎ）を介して接続されるものであってもよい。

　これにより、直流マイクログリッド（１０ａ）は、直流マイクログリッドどうし（１０ａと１０ｂ）の接続部における短絡時にヒューズ１０１ｎを切断可能となる。

（３）第３の態様に係る直流マイクログリッド（１０ａ）は、（１）または（２）の直流マイクログリッド（１０ａ）であって、
　前記複数の電力変換器（１０３）のそれぞれは、
　前記複数の電力変換器（１０３）が接続される前記母線の正極配線（Ｐ）と、前記複数の電力変換器（１０３）が接続される前記母線の負極配線（Ｎ）とにより供給される直流電力から交流電力を生成するブリッジ回路（１０３ａ）と、
　前記ブリッジ回路（１０３ａ）の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタ（１０３ｂ）と、
　前記第２キャパシタ（１０３ｂ）が前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタ（１０３ｂ）から前記母線へ流れる電流を検出する電流センサ（１０３ｆ）と、
　前記電流センサ（１０３ｆ）と前記母線との間に設けられる第１スイッチング素子（１０３ｃ）と、
　前記電流センサ（１０３ｆ）が検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサ（１０３ｆ）が検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子（１０３ｃ）をオフ状態に制御する制御装置（１０４）と、
　を備えるものであってもよい。

　これにより、直流マイクログリッド（１０ａ）は、短絡が発生した電力変換器（１０３）を母線から切り離すことができる。

（４）第４の態様に係る直流マイクログリッド（１０ａ）は、（３）の直流マイクログリッド（１０ａ）であって、
　前記第２キャパシタ（１０３ｂ）に並列に設けられ、第２スイッチング素子（１０３ｄ１）を有する第１経路であって、前記第２スイッチング素子（１０３ｄ１）がオン状態になる場合に通電状態となり、前記第２スイッチング素子（１０３ｄ１）がオフ状態になる場合に切断状態になる第１経路、
　を備え、
　前記制御装置（１０４）は、
　前記電力変換器（１０３）の負荷において回生電力が発生し、前記第１スイッチング素子（１０３ｃ）をオフ状態に制御し、前記回生電力が発生したことにより流れる電流の経路が前記第２キャパシタ（１０３ｂ）のみである場合に、前記第２スイッチング素子（１０３ｄ１）をオン状態に制御するものであってもよい。

　これにより、直流マイクログリッド（１０ａ）は、第２キャパシタ（１０３ｂ）の両端間の電位差を低減させることが可能となる。

（５）第５の態様に係る直流マイクログリッド（１０ａ）は、（３）または（４）の直流マイクログリッド（１０ａ）であって、
　前記第１スイッチング素子（１０３ｃ）に並列に設けられ、第３スイッチング素子（１０３ｅ２）と、前記第３スイッチング素子（１０３ｅ２）に直列に接続される抵抗（１０３ｅ１）とを有する第２経路、
　を備え、
　前記制御装置（１０４）は、
　前記第１キャパシタ（１０６）の両端間の電位差と、前記第２キャパシタ（１０３ｂ）の両端間の電位差との比較結果が所定のしきい値の範囲内に入っていると判定した場合、前記第１スイッチング素子（１０３ｃ）をオフ状態に制御し、前記第３スイッチング素子（１０３ｅ２）をオン状態に制御するものであってもよい。

　これにより、直流マイクログリッド（１０ａ）は、母線の正極配線（Ｐ）と負極配線（Ｎ）との間の電位差（つまり、キャパシタ１０６の両端間の電位差）と、キャパシタ（１０３ｂ）の両端間の電位差とが異なる場合であっても、その電位差を抵抗（１０３ｅ１）で吸収することができる。また、直流マイクログリッド（１０ａ）は、第２経路を介して第１キャパシタ（１０６）を充電することができる。その結果、直流マイクログリッド（１０ａ）は、再起動する場合に適切な電位を設定することができる。

（６）第６の態様に係る直流マイクログリッドシステム（１）は、（１）から（５）のいずれか１つの直流マイクログリッド（１０ａ）と、
　前記直流マイクログリッド（１０ａ）と連携する前記別の直流マイクログリッド（１０ｂ）と、
　を備える。

　この直流マイクログリッドシステム（１）は、前記第１ヒューズ（１０１ｐ）および前記第２ヒューズ（１０１ｎ）の少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタ（１０６）と、を備える。これにより、直流マイクログリッドシステム（１）は、直流マイクログリッド（１０ａ、１０ｂ）どうしをヒューズ（１０１ｐ、１０１ｎ）を介して接続することにより連携する直流マイクログリッドシステム（１）において、そのヒューズ（１０１ｐ、１０１ｎ）の定格を大きくしても、直流マイクログリッド（１０ａ）において短絡が発生した場合にそのヒューズ（１０１ｐ、１０１ｎ）を切断し易くすることができる。

（７）第７の態様に係る制御方法は、
　第１端子には連携する別の直流マイクログリッド（１０ｂ）が接続される母線の正極配線（Ｐ）が接続され、第２端子には複数のヒューズ（１０２ｐ）を介して複数の電力変換器（１０３）が接続される前記母線の正極配線（Ｐ）が接続される第１ヒューズ（１０１ｐ）と、
　第１端子には前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の負極配線（Ｎ）が接続され、第２端子には複数のヒューズ（１０２ｎ）を介して複数の電力変換器（１０３）が接続される前記母線の負極配線（Ｎ）が接続される第２ヒューズ（１０１ｎ）と、
　前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の正極配線（Ｐ）に第１端子が接続され、前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の負極配線（Ｎ）に第２端子が接続され、前記第１ヒューズ（１０１ｐ）および前記第２ヒューズ（１０１ｎ）の少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタ（１０６）と、
　を備え、
　前記複数の電力変換器（１０３）のそれぞれは、
　前記複数の電力変換器（１０３）が接続される前記母線の正極配線（Ｐ）と、前記複数の電力変換器（１０３）が接続される前記母線の負極配線（Ｎ）とにより供給される直流電力から交流電力を生成するブリッジ回路（１０３ａ）と、
　前記ブリッジ回路（１０３ａ）の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタ（１０３ｂ）と、
　前記第２キャパシタ（１０３ｂ）が前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタ（１０３ｂ）から前記母線へ流れる電流を検出する電流センサ（１０３ｆ）と、
　前記電流センサ（１０３ｆ）と前記母線との間に設けられる第１スイッチング素子（１０３ｃ）と、
　を備える直流マイクログリッド（１０ａ）が、
　前記電流センサ（１０３ｆ）が検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサ（１０３ｆ）が検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子（１０３ｃ）をオフ状態に制御する。

　この制御方法は、前記第１ヒューズ（１０１ｐ）および前記第２ヒューズ（１０１ｎ）の少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタ（１０６）と、を備える。これにより、制御方法は、直流マイクログリッド（１０ａ、１０ｂ）どうしをヒューズ（１０１ｐ、１０１ｎ）を介して接続することにより連携する直流マイクログリッドシステム（１）において、そのヒューズ（１０１ｐ、１０１ｎ）の定格を大きくしても、直流マイクログリッド（１０ａ）において短絡が発生した場合にそのヒューズ（１０１ｐ、１０１ｎ）を切断し易くすることができる。

（８）第８の態様に係るプログラムは、
　第１端子には連携する別の直流マイクログリッド（１０ｂ）が接続される母線の正極配線（Ｐ）が接続され、第２端子には複数のヒューズ（１０２ｐ）を介して複数の電力変換器（１０３）が接続される前記母線の正極配線（Ｐ）が接続される第１ヒューズ（１０１ｐ）と、
　第１端子には前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の負極配線（Ｎ）が接続され、第２端子には複数のヒューズ（１０２ｎ）を介して複数の電力変換器（１０３）が接続される前記母線の負極配線（Ｎ）が接続される第２ヒューズ（１０１ｎ）と、
　前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の正極配線（Ｐ）に第１端子が接続され、前記別の直流マイクログリッド（１０ｂ）が接続される前記母線の負極配線（Ｎ）に第２端子が接続され、前記第１ヒューズ（１０１ｐ）および前記第２ヒューズ（１０１ｎ）の少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタ（１０６）と、
　を備え、
　前記複数の電力変換器（１０３）のそれぞれは、
　前記複数の電力変換器（１０３）が接続される前記母線の正極配線（Ｐ）と、前記複数の電力変換器（１０３）が接続される前記母線の負極配線（Ｎ）とにより供給される直流電力から交流電力を生成するブリッジ回路（１０３ａ）と、
　前記ブリッジ回路（１０３ａ）の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタ（１０３ｂ）と、
　前記第２キャパシタ（１０３ｂ）が前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタ（１０３ｂ）から前記母線へ流れる電流を検出する電流センサ（１０３ｆ）と、
　前記電流センサ（１０３ｆ）と前記母線との間に設けられる第１スイッチング素子（１０３ｃ）と、
　を備える直流マイクログリッド（１０ａ）のコンピュータ（５）に、
　前記電流センサ（１０３ｆ）が検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサ（１０３ｆ）が検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子（１０３ｃ）をオフ状態に制御すること、
　を実行させる。

　このプログラムは、前記第１ヒューズ（１０１ｐ）および前記第２ヒューズ（１０１ｎ）の少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタ（１０６）と、を備える。これにより、プログラムは、直流マイクログリッド（１０ａ、１０ｂ）どうしをヒューズ（１０１ｐ、１０１ｎ）を介して接続することにより連携する直流マイクログリッドシステム（１）において、そのヒューズ（１０１ｐ、１０１ｎ）の定格を大きくしても、直流マイクログリッド（１０ａ）において短絡が発生した場合にそのヒューズ（１０１ｐ、１０１ｎ）を切断し易くすることができる。

１・・・直流マイクログリッドシステム
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０ａ、１０ｂ・・・直流マイクログリッド
２０ａ、２０ｂ・・・負荷
１０１ｐ、１０１ｎ、１０２ｐ、１０２ｎ・・・ヒューズ
１０３・・・電力変換器
１０３ａ・・・ブリッジ回路
１０３ｂ、１０３ｄ３、１０６・・・キャパシタ
１０３ｃ、１０３ｄ１、１０３ｅ２・・・スイッチング素子
１０３ｄ・・・エネルギー吸収回路
１０３ｄ２、１０３ｅ１・・・抵抗
１０３ｅ・・・充電回路
１０３ｆ・・・電流センサ
１０３ｇ、１０７・・・電圧センサ
１０４・・・制御装置
１０５・・・初期充電シーケンス

Claims

　第１端子には連携する別の直流マイクログリッドが接続される母線の正極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の正極配線が接続される第１ヒューズと、
　第１端子には前記別の直流マイクログリッドが接続される前記母線の負極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の負極配線が接続される第２ヒューズと、
　前記別の直流マイクログリッドが接続される前記母線の正極配線に第１端子が接続され、前記別の直流マイクログリッドが接続される前記母線の負極配線に第２端子が接続され、前記第１ヒューズおよび前記第２ヒューズの少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタと、
　を備える直流マイクログリッド。
　前記第１キャパシタの前記第１端子と前記第２端子は、
　前記第２ヒューズを介して接続される、
　請求項１に記載の直流マイクログリッド。
　前記複数の電力変換器のそれぞれは、
　前記複数の電力変換器が接続される前記母線の正極配線と、前記複数の電力変換器が接続される前記母線の負極配線とにより供給される直流電力から交流電力を生成するブリッジ回路と、
　前記ブリッジ回路の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタと、
　前記第２キャパシタが前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタから前記母線へ流れる電流を検出する電流センサと、
　前記電流センサと前記母線との間に設けられる第１スイッチング素子と、
　前記電流センサが検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサが検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子をオフ状態に制御する制御装置と、
　を備える請求項１または請求項２に記載の直流マイクログリッド。
　前記第２キャパシタに並列に設けられ、第２スイッチング素子を有する第１経路であって、前記第２スイッチング素子がオン状態になる場合に通電状態となり、前記第２スイッチング素子がオフ状態になる場合に切断状態になる第１経路、
　を備え、
　前記制御装置は、
　前記電力変換器の負荷において回生電力が発生し、前記第１スイッチング素子をオフ状態に制御し、前記回生電力が発生したことにより流れる電流の経路が前記第２キャパシタのみである場合に、前記第２スイッチング素子をオン状態に制御する、
　請求項３に記載の直流マイクログリッド。
　前記第１スイッチング素子に並列に設けられ、第３スイッチング素子と、前記第３スイッチング素子に直列に接続される抵抗とを有する第２経路、
　を備え、
　前記制御装置は、
　前記第１キャパシタの両端間の電位差と、前記第２キャパシタの両端間の電位差との比較結果が所定のしきい値の範囲内に入っていると判定した場合、前記第１スイッチング素子をオフ状態に制御し、前記第３スイッチング素子をオン状態に制御する、
　請求項３または請求項４に記載の直流マイクログリッド。
　請求項１から請求項５の何れか一項に記載の直流マイクログリッドと、
　前記直流マイクログリッドと連携する前記別の直流マイクログリッドと、
　を備える直流マイクログリッドシステム。
　第１端子には連携する別の直流マイクログリッドが接続される母線の正極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の正極配線が接続される第１ヒューズと、
　第１端子には前記別の直流マイクログリッドが接続される前記母線の負極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の負極配線が接続される第２ヒューズと、
　前記別の直流マイクログリッドが接続される前記母線の正極配線に第１端子が接続され、前記別の直流マイクログリッドが接続される前記母線の負極配線に第２端子が接続され、前記第１ヒューズおよび前記第２ヒューズの少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタと、
　を備え、
　前記複数の電力変換器のそれぞれは、
　前記複数の電力変換器が接続される前記母線の正極配線と、前記複数の電力変換器が接続される前記母線の負極配線とにより供給される直流電力から交流電力を生成するブリッジ回路と、
　前記ブリッジ回路の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタと、
　前記第２キャパシタが前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタから前記母線へ流れる電流を検出する電流センサと、
　前記電流センサと前記母線との間に設けられる第１スイッチング素子と、
　を備える直流マイクログリッドが、
　前記電流センサが検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサが検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子をオフ状態に制御する、
　制御方法。
　第１端子には連携する別の直流マイクログリッドが接続される母線の正極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の正極配線が接続される第１ヒューズと、
　第１端子には前記別の直流マイクログリッドが接続される前記母線の負極配線が接続され、第２端子には複数のヒューズを介して複数の電力変換器が接続される前記母線の負極配線が接続される第２ヒューズと、
　前記別の直流マイクログリッドが接続される前記母線の正極配線に第１端子が接続され、前記別の直流マイクログリッドが接続される前記母線の負極配線に第２端子が接続され、前記第１ヒューズおよび前記第２ヒューズの少なくとも一方を切断可能なキャパシタンスを有する第１キャパシタと、
　を備え、
　前記複数の電力変換器のそれぞれは、
　前記複数の電力変換器が接続される前記母線の正極配線と、前記複数の電力変換器が接続される前記母線の負極配線とにより供給される直流電力から交流電力を生成するブリッジ回路と、
　前記ブリッジ回路の入力端子に並列に設けられ、前記直流電力を平滑する第２キャパシタと、
　前記第２キャパシタが前記母線に向かって蓄えている電荷を放電する場合に、前記第２キャパシタから前記母線へ流れる電流を検出する電流センサと、
　前記電流センサと前記母線との間に設けられる第１スイッチング素子と、
　を備える直流マイクログリッドのコンピュータに、
　前記電流センサが検出した電流が所定のしきい値を超えているか否かを判定し、前記電流センサが検出した電流が前記所定のしきい値を超えていると判定した場合に、前記第１スイッチング素子をオフ状態に制御すること、
　を実行させるプログラム。