WO2023139963A1 - 半導体装置、電子機器 - Google Patents

半導体装置、電子機器 Download PDF

Info

Publication number
WO2023139963A1
WO2023139963A1 PCT/JP2022/045461 JP2022045461W WO2023139963A1 WO 2023139963 A1 WO2023139963 A1 WO 2023139963A1 JP 2022045461 W JP2022045461 W JP 2022045461W WO 2023139963 A1 WO2023139963 A1 WO 2023139963A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
semiconductor device
output
bit
synchronization bit
Prior art date
Application number
PCT/JP2022/045461
Other languages
English (en)
French (fr)
Inventor
圭 長尾
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023139963A1 publication Critical patent/WO2023139963A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Definitions

  • the invention disclosed in this specification relates to a semiconductor device and an electronic device having the same.
  • Patent Document 1 can be cited as an example of conventional technology related to the above.
  • the invention disclosed in this specification aims to provide a semiconductor device capable of eliminating the accumulation of sampling errors during multi-stage connection and an electronic device equipped with the same, in view of the above-mentioned problem found by the inventor of the present application.
  • the semiconductor device disclosed in this specification is used as one of a plurality of slaves connected in multiple stages to a master, and configured to sequentially transmit a frame signal output from the master from the preceding stage to the succeeding stage, wherein the frame signal includes a synchronization bit and a message string following the synchronization bit, and the semiconductor device includes a logic configured to perform sampling processing of the frame signal at a baud rate corresponding to the synchronization bit, and through-outputs the synchronization bit before sampling processing without passing it through the logic.
  • an output stage configured to:
  • FIG. 1 is a diagram showing a configuration example of an electronic device.
  • FIG. 2 is a diagram showing an example data structure of a frame signal.
  • FIG. 3 is a diagram showing an example of accumulation of sampling errors.
  • FIG. 4 is a diagram showing a through output operation of a sync bit (first embodiment).
  • FIG. 5 is a diagram showing an example of cumulative elimination of sampling errors.
  • FIG. 6 is a diagram showing the main configuration of a semiconductor device (second embodiment).
  • FIG. 7 is a diagram showing how sampling errors accumulate.
  • FIG. 8 is a diagram showing how the accumulation of sampling errors is eliminated.
  • FIG. 1 is a diagram showing a configuration example of an electronic device.
  • a MCU (micro control unit) or the like can be preferably used as the master.
  • the semiconductor device 1 (#1 to #100) conforms to an asynchronous serial communication protocol (for example, UART [universal asynchronous receiver transmitter]) and sequentially serially transmits the frame signal output from the master from the front stage to the rear stage.
  • asynchronous serial communication protocol for example, UART [universal asynchronous receiver transmitter]
  • the semiconductor device 1 (#1) receives the transmission signal TX0 transmitted bit by bit from the master in the previous stage as the reception signal RX1 bit by bit, and transmits the transmission signal TX1 bit by bit toward the semiconductor device 1 (#2) in the subsequent stage.
  • semiconductor device 1 (#2) receives transmission signal TX1 transmitted bit by bit from semiconductor device 1 (#1) in the previous stage as received signal RX2 bit by bit, and transmits transmission signal TX2 bit by bit toward semiconductor device 1 (#3) in the subsequent stage.
  • the slave addresses of the semiconductor devices 1 may be incremented by one (0x00 to 0x63 in this figure).
  • FIG. 2 is a diagram showing an example data structure of the reception signal RX in the semiconductor device 1.
  • the received signal RX in the figure is a multi-bit (for example, 30-bit) frame signal used for asynchronous serial communication such as UART, and includes a start bit SB, a synchronization bit SYNC, a command bit CMD, an address bit ADR, a data bit DAT, and a guard bit GB in order from the top.
  • the start bit SB is a bit signal (for example, 1 bit) for notifying the semiconductor device 1 of the start of asynchronous serial communication.
  • the synchronization bit SYNC is a bit signal (e.g., 8 bits, "10101010b" in this figure) for setting the baud rate in the semiconductor device 1.
  • the baud rate is an index value indicating how many times digital data can be modulated in one second. For example, in serial communication that transmits 1-bit digital data with one modulation, the baud rate can be understood as an index value of communication speed (unit: bps [bit per second]).
  • a command bit CMD is, for example, a bit signal (4 bits, for example) for transmitting a write command and a read command to the semiconductor device 1 .
  • the command bit CMD may be transmitted and received in order from the least significant bit LSB [least-significant bit] as shown in this figure (D0 ⁇ D1 ⁇ D2 ⁇ D3).
  • the address bit ADR is a bit signal (for example, 7 bits) for transmitting the slave address to the semiconductor device 1 .
  • the address bit ADR may be transmitted and received in order from the least significant bit LSB as shown in the figure (A0 ⁇ A1 ⁇ ... ⁇ A5 ⁇ A6).
  • a data bit DAT is a bit signal (for example, 7 bits) for transmitting data to the semiconductor device 1 .
  • the data bits DAT may be transmitted and received in order from the least significant bit LSB as shown in the figure (B0 ⁇ B1 ⁇ ... ⁇ B5 ⁇ B6).
  • a guard bit GB is a dummy bit (for example, 3 bits, "111b" in this figure) for preventing an overrun error.
  • command bit CMD address bit ADR
  • data bit DAT data bit DAT
  • guard bit GB may be understood as a message string MSG following the synchronization bit SYNC.
  • FIG. 3 is a diagram showing an example of accumulation of sampling errors when semiconductor devices 1 (assumed to be semiconductor devices 1 (#1 to #4) in this figure) are connected in multiple stages.
  • transmission signal TX0/reception signal RX1, transmission signal TX1/reception signal RX2, transmission signal TX2/reception signal RX3, transmission signal TX3/reception signal RX4, and transmission signal TX4/reception signal RX5 are depicted in order from the top.
  • the hatched portion in this figure indicates the guard bit GB
  • the white frame portion in this figure indicates the packet elements other than the guard bit GB (start bit SB, synchronization bit SYNC, command bit CMD, and data bit DAT).
  • the transmission signals TX1 to TX4 of the semiconductor devices 1 (#1 to #4) contain sampling errors of the semiconductor devices 1 (#1 to #4).
  • sampling errors in the preceding stages accumulate as the stages progress.
  • the output timings of the transmission signals TX1 to TX4 are common because they all come at the start bit SB. Therefore, as shown in the figure, the guard bit GB becomes shorter as it goes to the later stage, and the possibility of causing an overrun error increases.
  • the baud rate is 100 kbps
  • the operating clock frequency is 1.8 MHz
  • the sampling error is 2 clk/4 bits (that is, 12 clk/1 frame)
  • FIG. 4 is a diagram showing the through output operation of the synchronization bit SYNC in the semiconductor device 1 of the first embodiment, and depicts the reception signal RX, the selection signal SLT, and the transmission signal TX in order from the top.
  • the semiconductor device 1 of the present embodiment passes through the synchronization bit SYNC of the reception signal RX as the transmission signal TX without sampling when the selection signal SLT (details will be described later) is at low level. Further, when the selection signal SLT is at high level, the semiconductor device 1 of the present embodiment samples the message string MSG (command bit CMD, address bit ADR, data bit DAT, and guard bit GB) of the reception signal RX and outputs it as the transmission signal TX.
  • the message string MSG command bit CMD, address bit ADR, data bit DAT, and guard bit GB
  • FIG. 5 is a diagram showing an example of cumulative elimination of sampling errors when the semiconductor device 1 (semiconductor devices 1 (#1 to #4) in this figure) of the first embodiment are connected in multiple stages.
  • transmission signal TX0/reception signal RX1, transmission signal TX1/reception signal RX2, transmission signal TX2/reception signal RX3, transmission signal TX3/reception signal RX4, and transmission signal TX4/reception signal RX5 are depicted in order from the top.
  • the hatched portion in this figure indicates the guard bit GB
  • the white frame portion in this figure indicates the packet elements other than the guard bit GB (start bit SB, synchronization bit SYNC, command bit CMD, and data bit DAT).
  • the semiconductor device 1 (#1 to #4) of this embodiment passes through the synchronization bit SYNC for setting the baud rate to the subsequent stage without sampling. Therefore, sampling errors in the previous stage do not accumulate even in the latter stage. As a result, the guard bit GB is not shortened even if the semiconductor devices 1 (#1 to #4) are connected in multiple stages, so that the overrun error is less likely to occur.
  • the semiconductor devices 1 (#1 to #4) each have sampling errors, and these errors are caused by MCU patterns.
  • the semiconductor device 1 of this embodiment includes a logic 10 and an output stage 20 .
  • the logic 10 performs sampling processing of the reception signal RX at a baud rate corresponding to the synchronization bit SYNC, and also controls the output of the transmission signal TX in the output stage 20 .
  • Logic 10 includes a sync bit detector 11 , a baud rate calculator 12 , a counter 13 , a controller 14 , an input shift register 15 and an output shift register 16 .
  • the sync bit detector 11 detects the sync bit SYNC from the received signal RX.
  • the baud rate calculator 12 obtains the baud rate (and sampling timing, output timing, etc.) from the synchronization bit SYNC detected by the synchronization bit detector 11 .
  • the controller 14 switches the logic level of the selection signal SLT so that during the output period of the synchronization bit SYNC, the received signal RX is output as it is as the transmission signal TX, and during the output period of the message string MSG following the synchronization bit SYNC, the second signal S2 (details will be described later) obtained by the sampling processing in the logic 10 is output as the transmission signal TX.
  • the controller 14 sets the selection signal SLT to low level during the output period of the synchronization bit SYNC, and sets the selection signal SLT to high level during the output period of the message string MSG (see FIG. 4 above).
  • a signal value read from an internal register (not shown) is stored in the output shift register 16 and then output to the output stage 20 as the second signal S2.
  • the output stage 20 selectively outputs the reception signal RX as the transmission signal TX when the selection signal SLT is at low level, and selectively outputs the second signal S2 as the transmission signal TX when the selection signal SLT is at high level.
  • the output stage 20 outputs the received signal RX as it is as the transmission signal TX during the output period of the synchronization bit SYNC, and outputs the second signal S2 obtained by the sampling processing in the logic 10 as the transmission signal TX during the output period of the message string MSG following the synchronization bit SYNC.
  • the output stage 20 through-outputs the synchronization bit SYNC before sampling processing without passing it through the logic 10, and subsequently outputs the message string MSG after sampling processing.
  • FIG. 7 is a diagram showing how sampling errors accumulate in the semiconductor device 1 (assuming the semiconductor device 1 (#1) at the first stage in this figure) if the through output of the synchronization bit SYNC is not performed (comparative example compared with the present embodiment). If the synchronization bit SYNC of the reception signal RX1 is sampled and then output to the subsequent stage, the synchronization bit SYNC of the transmission signal TX1 will contain a sampling error.
  • FIG. 8 is a diagram showing how accumulation of sampling errors is eliminated by the through output of the synchronization bit SYNC in the semiconductor device 1 (assumed to be the semiconductor device 1 (#1 to #7) in this figure) of the second embodiment.
  • transmission signal T0/reception signal RX1, transmission signal TX1/reception signal RX2, transmission signal TX2/reception signal RX3, transmission signal TX3/reception signal RX4, transmission signal TX4/reception signal RX5, transmission signal TX5/reception signal RX6, and transmission signal TX6/reception signal RX7 are depicted.
  • the pulse portion in this figure indicates the synchronization bit SYNC
  • the hatched portion in this figure indicates the guard bit GB.
  • the white-framed portions in the figure indicate packet elements (command bit CMD and data bit DAT) other than the synchronization bit SYNC and guard bit GB.
  • the semiconductor device 1 (#1 to #7) of the second embodiment passes through the synchronization bit SYNC for setting the baud rate to the subsequent stage without sampling. That is, as indicated by the dashed frame in this figure, the synchronization bits SYNC of the received signals RX1 to RX7 all have the same length, and the sampling errors in the previous stage do not accumulate even in the latter stage. Therefore, even if the semiconductor devices 1 (#1 to #7) are connected in multiple stages, the guard bit GB is not shortened, so that the overrun error is less likely to occur.
  • the semiconductor device disclosed in this specification is used as one of a plurality of slaves connected in multiple stages to a master, and configured to sequentially transmit a frame signal output from the master from the preceding stage to the succeeding stage, wherein the frame signal includes a synchronization bit and a message string following the synchronization bit, and the semiconductor device includes a logic configured to perform sampling processing of the frame signal at a baud rate corresponding to the synchronization bit, and through-outputs the synchronization bit before sampling processing without passing it through the logic. and an output stage configured as above (first configuration).
  • the output stage may be configured to output the message string after sampling processing following the synchronization bit before sampling processing (second configuration).
  • the logic includes: a synchronization bit detection unit configured to detect the synchronization bit from the frame signal input as a reception signal; a baud rate calculation unit configured to obtain the baud rate from the synchronization bit; a counter configured to perform timing control according to the baud rate; a controller configured to control the output stage;
  • a configuration (third configuration) including a second register configured to receive an input of a signal and output a second signal may be employed.
  • the output stage may be a multiplexer configured to output either one of the received signal and the second signal as a transmission signal in accordance with an instruction from the controller (fourth configuration).
  • the controller may control the multiplexer so as to output the received signal as the transmission signal during the output period of the synchronization bit and to output the second signal as the transmission signal during the output period of the message string (fifth configuration).
  • the message string may be configured to include command bits, address bits, data bits and guard bits (sixth configuration).
  • the electronic device disclosed in this specification has a configuration (seventh configuration) that includes semiconductor devices according to any one of the above first to sixth configurations as a plurality of slaves connected in multiple stages to a master.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

半導体装置１は、マスタに多段接続される複数のスレーブの一つとして用いられ、マスタから出力されるフレーム信号を前段から後段に順次伝送する。フレーム信号は、同期ビットＳＹＮＣと、同期ビットＳＹＮＣに続くメッセージ列ＭＳＧ（例えばコマンドビットＣＭＤ、アドレスビットＡＤＲ及びガードビットＧＢ）を含む。半導体装置１は、同期ビットＳＹＮＣに応じたボーレートでフレーム信号のサンプリング処理を行うように構成されたロジック１０と、サンプリング処理前の同期ビットＳＹＮＣをロジック１０に通すことなくスルー出力するように構成された出力段２０と、を備える。

Description

半導体装置、電子機器
　本明細書中に開示されている発明は、半導体装置及びこれを備えた電子機器に関する。
　シリアル通信機能を備えた半導体装置が種々のアプリケーションで利用されている。
　なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
特開平０６－１７７９４０号公報
　しかし、従来の半導体装置では、多段接続時におけるサンプリング誤差の累積について改善の余地があった。
　本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、多段接続時におけるサンプリング誤差の累積を解消し得る半導体装置及びこれを備えた電子機器を提供することを目的とする。
　例えば、本明細書中に開示されている半導体装置は、マスタに多段接続される複数のスレーブの一つとして用いられ、前記マスタから出力されるフレーム信号を前段から後段に順次伝送するように構成された半導体装置であって、前記フレーム信号は、同期ビットと、前記同期ビットに続くメッセージ列を含み、前記半導体装置は、前記同期ビットに応じたボーレートで前記フレーム信号のサンプリング処理を行うように構成されたロジックと、サンプリング処理前の前記同期ビットを前記ロジックに通すことなくスルー出力するように構成された出力段と、を備える。
　なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。
　本明細書中に開示されている発明によれば、多段接続時におけるサンプリング誤差の累積を解消し得る半導体装置及びこれを備えた電子機器を提供することが可能となる。
図１は、電子機器の一構成例を示す図である。 図２は、フレーム信号のデータ構造例を示す図である。 図３は、サンプリング誤差の累積例を示す図である。 図４は、同期ビットのスルー出力動作を示す図である（第１実施形態）。 図５は、サンプリング誤差の累積解消例を示す図である。 図６は、半導体装置の要部構成を示す図である（第２実施形態）。 図７は、サンプリング誤差が累積する様子を示す図である。 図８は、サンプリング誤差の累積が解消する様子を示す図である。
＜電子機器＞
　図１は、電子機器の一構成例を示す図である。本構成例の電子機器１００は、不図示のマスタに多段接続（＝カスケード接続）される複数のスレーブとして、複数個の半導体装置１（例えば最大１００個の半導体装置１（＃１～＃１００））を備える。なお、マスタとしては、ＭＣＵ［micro　control　unit］などを好適に用いることができる。
　半導体装置１（＃１～＃１００）は、非同期シリアル通信プロトコル（例えばＵＡＲＴ［universal　asynchronous　receiver　transmitter］）に準拠して、マスタから出力されるフレーム信号を前段から後段に順次シリアルに伝送する。
　本図に則して述べると、半導体装置１（＃１）は、前段のマスタから１ビットずつ送信される送信信号ＴＸ０を受信信号ＲＸ１として１ビットずつ受信するとともに、後段の半導体装置１（＃２）に向けて送信信号ＴＸ１を１ビットずつ送信する。同様に、半導体装置１（＃２）は、前段の半導体装置１（＃１）から１ビットずつ送信される送信信号ＴＸ１を受信信号ＲＸ２として１ビットずつ受信するとともに、後段の半導体装置１（＃３）に向けて送信信号ＴＸ２を１ビットずつ送信する。より一般化すると、半導体装置１（＃ｍ）（ただしｍ＝１，２，…，１００）は、前段から１ビットずつ送信される送信信号ＴＸ（ｍ－１）を受信信号ＲＸｍとして１ビットずつ受信するとともに、後段に向けて送信信号ＴＸｍを１ビットずつ送信する。
　なお、半導体装置１（＃１～＃１００）それぞれのスレーブアドレスは、１つずつインクリメントされていてもよい（本図では０ｘ００～０ｘ６３）。
＜フレーム信号＞
　図２は、半導体装置１における受信信号ＲＸのデータ構造例を示す図である。本図の受信信号ＲＸは、ＵＡＲＴなどの非同期シリアル通信に供される多ビット（例えば３０ビット）のフレーム信号であり、その先頭から順に、スタートビットＳＢ、同期ビットＳＹＮＣ、コマンドビットＣＭＤ、アドレスビットＡＤＲ、データビットＤＡＴ、及び、ガードビットＧＢを含む。
　スタートビットＳＢは、半導体装置１に非同期シリアル通信の開始を通知するためのビット信号（例えば１ビット）である。
　同期ビットＳＹＮＣは、半導体装置１にボーレートを設定するためのビット信号（例えば８ビット、本図では「１０１０１０１０ｂ」）である。なお、ボーレートとは、デジタルデータを１秒間で何回変調することができるかを示す指標値である。例えば、１回の変調で１ビットのデジタルデータを送信するシリアル通信では、ボーレートを通信速度の指標値（単位はｂｐｓ［bit　per　second］）として理解することができる。
　コマンドビットＣＭＤは、例えば、半導体装置１にライトコマンド及びリードコマンドを伝達するためのビット信号（例えば４ビット）である。コマンドビットＣＭＤは、本図で示したように最下位ビットＬＳＢ［least-significant　bit］から順に送受信してもよい（Ｄ０→Ｄ１→Ｄ２→Ｄ３）。
　アドレスビットＡＤＲは、半導体装置１にスレーブアドレスを伝達するためのビット信号（例えば７ビット）である。アドレスビットＡＤＲは、本図で示したように最下位ビットＬＳＢから順に送受信してもよい（Ａ０→Ａ１→…→Ａ５→Ａ６）。
　データビットＤＡＴは、半導体装置１にデータを伝達するためのビット信号（例えば７ビット）である。データビットＤＡＴは、本図で示したように最下位ビットＬＳＢから順に送受信してもよい（Ｂ０→Ｂ１→…→Ｂ５→Ｂ６）。
　ガードビットＧＢは、オーバーランエラーを防止するためのダミービット（例えば３ビット、本図では「１１１ｂ」）である。
　なお、上記したパケット要素のうち、コマンドビットＣＭＤ、アドレスビットＡＤＲ、データビットＤＡＴ及びガードビットＧＢは、同期ビットＳＹＮＣに続くメッセージ列ＭＳＧとして理解してもよい。
＜サンプリング誤差の累積に関する考察＞
　図３は、半導体装置１（本図では半導体装置１（＃１～＃４）を想定）の多段接続時におけるサンプリング誤差の累積例を示す図である。なお、本図では、上から順に、送信信号ＴＸ０／受信信号ＲＸ１、送信信号ＴＸ１／受信信号ＲＸ２、送信信号ＴＸ２／受信信号ＲＸ３、送信信号ＴＸ３／受信信号ＲＸ４、及び、送信信号ＴＸ４／受信信号ＲＸ５が描写されている。また、本図のハッチング部分はガードビットＧＢを示しており、本図の白枠部分はガードビットＧＢ以外のパケット要素（スタートビットＳＢ、同期ビットＳＹＮＣ、コマンドビットＣＭＤ、及び、データビットＤＡＴ）を示している。
　半導体装置１（＃１～＃４）それぞれの送信信号ＴＸ１～ＴＸ４は、半導体装置１（＃１～＃４）それぞれのサンプリング誤差を含む。特に、受信信号ＲＸ１～ＲＸ４それぞれの同期ビットＳＹＮＣを半導体装置１（＃１～＃４）で順次サンプリングして後段に伝達する構成では、後段にいくほど前段のサンプリング誤差が累積していく。
　すなわち、２段目以降における半導体装置１（＃ｉ）（ただしｉ＝２，３，４）の送信信号ＴＸｉには、半導体装置１（＃ｉ）自身のサンプリング誤差のみならず、半導体装置１（＃ｉ）よりも前段に設けられている半導体装置１（＃１～＃（ｉ－１））それぞれのサンプリング誤差が含まれることになる。
　一方、送信信号ＴＸ１～ＴＸ４それぞれの出力タイミングは、いずれもスタートビットＳＢの到来タイミングなので共通である。そのため、本図で示したように、後段にいくほどガードビットＧＢが短くなり、オーバーランエラーを生じるおそれが高まる。
　例えば、ボーレートを１００ｋｂｐｓとし、動作クロック周波数を１．８ＭＨｚとし、サンプリング誤差を２ｃｌｋ／４ビット（つまり１２ｃｌｋ／１フレーム）とした場合、１００段目の半導体装置１（＃１００）におけるサンプリング誤差の累積値が１２００ｃｌｋ（＝１２×１００）となる。従って、３ビット（５４ｃｌｋ）のガードビットＧＢを設けていてもオーバーランエラーが生じ得る。
　なお、ガードビットＧＢをより多ビットとすればオーバーランエラーを回避し得るが、システム全体の通信速度が低下してしまう。
　以下では、上記の考察に鑑み、多段接続時におけるサンプリング誤差の累積を解消することのできる新規な半導体装置を提案する。
＜半導体装置（第１実施形態）＞
　図４は、第１実施形態の半導体装置１における同期ビットＳＹＮＣのスルー出力動作を示す図であり、上から順に、受信信号ＲＸ、選択信号ＳＬＴ、及び、送信信号ＴＸが描写されている。
　本実施形態の半導体装置１は、選択信号ＳＬＴ（詳細は後述）がローレベルであるときに、受信信号ＲＸの同期ビットＳＹＮＣをサンプリングすることなく送信信号ＴＸとしてスルー出力する。また、本実施形態の半導体装置１は、選択信号ＳＬＴがハイレベルであるときに、受信信号ＲＸのメッセージ列ＭＳＧ（コマンドビットＣＭＤ、アドレスビットＡＤＲ、データビットＤＡＴ、及び、ガードビットＧＢ）をサンプリングした上で送信信号ＴＸとして出力する。
　図５は、第１実施形態の半導体装置１（本図では半導体装置１（＃１～＃４））の多段接続時におけるサンプリング誤差の累積解消例を示す図である。なお、本図では、先出の図３と同じく、上から順に、送信信号ＴＸ０／受信信号ＲＸ１、送信信号ＴＸ１／受信信号ＲＸ２、送信信号ＴＸ２／受信信号ＲＸ３、送信信号ＴＸ３／受信信号ＲＸ４、及び、送信信号ＴＸ４／受信信号ＲＸ５が描写されている。また、本図のハッチング部分はガードビットＧＢを示しており、本図の白枠部分はガードビットＧＢ以外のパケット要素（スタートビットＳＢ、同期ビットＳＹＮＣ、コマンドビットＣＭＤ、及び、データビットＤＡＴ）を示している。
　先にも述べたように、本実施形態の半導体装置１（＃１～＃４）は、ボーレートを設定するための同期ビットＳＹＮＣをサンプリングすることなく後段にスルー出力する。従って、後段にいっても前段のサンプリング誤差が累積しない。その結果、半導体装置１（＃１～＃４）を多段接続してもガードビットＧＢが短くならないので、オーバーランエラーを生じにくくなる。なお、半導体装置１（＃１～＃４）は、それぞれサンプリング誤差を持つが、これらの誤差はＭＣＵパターンから生じる。
＜半導体装置（第２実施形態）＞
　図６は、第２実施形態における半導体装置１の要部構成（＝先出の第１実施形態を具現化するための内部構成例）を示す図である。本図で示すように、本実施形態の半導体装置１は、ロジック１０と出力段２０を含む。
　ロジック１０は、同期ビットＳＹＮＣに応じたボーレートで受信信号ＲＸのサンプリング処理を行うとともに、出力段２０における送信信号ＴＸの出力制御を行う。本図に即して述べると、ロジック１０は、同期ビット検出部１１と、ボーレート算出部１２と、カウンタ１３と、コントローラ１４と、入力シフトレジスタ１５と、出力シフトレジスタ１６と、を含む。
　同期ビット検出部１１は、受信信号ＲＸから同期ビットＳＹＮＣを検出する。
　ボーレート算出部１２は、同期ビット検出部１１で検出された同期ビットＳＹＮＣからボーレート（延いてはサンプリングタイミング及び出力タイミングなど）を求める。
　カウンタ１３は、ボーレート算出部１２の出力信号（＝ボーレート）に応じたカウント動作を行うことにより種々のタイミング制御（サンプリングタイミング及び出力タイミングなど）を行う。
　コントローラ１４は、カウンタ１３の出力信号（＝出力タイミング制御信号）に応じて選択信号ＳＬＴの論理レベルを切り替えることにより出力段２０を制御する。
　例えば、コントローラ１４は、同期ビットＳＹＮＣの出力期間には、受信信号ＲＸをそのまま送信信号ＴＸとして出力し、同期ビットＳＹＮＣに続くメッセージ列ＭＳＧの出力期間には、ロジック１０でのサンプリング処理によって得られる第２信号Ｓ２（詳細は後述）を送信信号ＴＸとして出力するように、選択信号ＳＬＴの論理レベルを切り替える。
　より具体的に述べると、コントローラ１４は、同期ビットＳＹＮＣの出力期間に選択信号ＳＬＴをローレベルとし、メッセージ列ＭＳＧの出力期間に選択信号ＳＬＴをハイレベルとする（先出の図４を参照）。
　入力シフトレジスタ１５（＝第１レジスタに相当）は、ボーレート算出部１２の出力信号（＝ボーレート）及びカウンタ１３の出力信号（＝サンプリングタイミング制御信号）に応じて受信信号ＲＸのサンプリング処理を行う。そして、入力シフトレジスタ１５は、サンプリング処理後の受信信号ＲＸを第１信号Ｓ１として出力シフトレジスタ１６に出力する。また、入力シフトレジスタ１５は、サンプリング処理後の受信信号ＲＸのうち、半導体装置１の動作に必要な情報（アドレスビットＡＤＲ及びデータビットＤＡＴなど）を半導体装置１の内部回路（不図示）に出力する。
　出力シフトレジスタ１６（＝第２レジスタに相当）は、ボーレート算出部１２の出力信号（＝ボーレート）及びカウンタ１３の出力信号（＝サンプリングタイミング制御信号）に応じて第１信号Ｓ１のサンプリング処理を行う。そして、出力シフトレジスタ１６は、サンプリング処理後の第１信号Ｓ１を第２信号Ｓ２として出力段２０に出力する。なお、半導体装置１にリードコマンドが与えられた場合には、内部レジスタ（不図示）から読み出された信号値が出力シフトレジスタ１６に格納された後、第２信号Ｓ２として出力段２０に出力される。
　出力段２０は、コントローラ１４からの指示（＝選択信号ＳＬＴ）に応じて受信信号ＲＸと第２信号Ｓ２のうちいずれか一方を送信信号ＴＸとして出力するように構成されたマルチプレクサである。例えば、出力段２０は、選択信号ＳＬＴがローレベルであるときに受信信号ＲＸを送信信号ＴＸとして選択出力する一方、選択信号ＳＬＴがハイレベルであるときに第２信号Ｓ２を送信信号ＴＸとして選択出力する。
　すなわち、出力段２０は、同期ビットＳＹＮＣの出力期間には、受信信号ＲＸをそのまま送信信号ＴＸとして出力し、同期ビットＳＹＮＣに続くメッセージ列ＭＳＧの出力期間には、ロジック１０でのサンプリング処理によって得られる第２信号Ｓ２を送信信号ＴＸとして出力する。
　このように、出力段２０は、ロジック１０で生成される選択信号ＳＬＴに基づいて、サンプリング処理前の同期ビットＳＹＮＣをロジック１０に通すことなくスルー出力すると共に、これに続けてサンプリング処理後のメッセージ列ＭＳＧを出力する。
　図７は、半導体装置１（本図では、初段の半導体装置１（＃１）を想定）において、仮に同期ビットＳＹＮＣのスルー出力を行わない場合にサンプリング誤差が累積する様子を示す図（本実施形態と対比される比較例）である。仮に、受信信号ＲＸ１の同期ビットＳＹＮＣをサンプリングしてから後段に出力する場合、送信信号ＴＸ１の同期ビットＳＹＮＣは、サンプリング誤差を含むことになる。
　例えば、半導体装置１（＃ｍ）（ただしｉ＝１，２，…，１００）のサンプリング誤差により、半導体装置１（＃ｍ＋１）における受信信号ＲＸ（ｍ＋１）の同期ビットＳＹＮＣが半導体装置１（＃ｍ）における受信信号ＲＸｍの同期ビットＳＹＮＣと比べて、１．０１倍の長さになる場合を考える。
　この場合、半導体装置１（＃１００）における受信信号ＲＸ１００の同期ビットＳＹＮＣは、半導体装置１（＃１）における受信信号ＲＸ１の同期ビットＳＹＮＣと比べて、約２．７０倍（＝１．０１１００）の長さになる。そのため、オーバーランエラーを回避するためには、ガードビットＧＢを十分長く設定しなければならず、通信速度の低下を招く。
　図８は、第２実施形態の半導体装置１（本図では半導体装置１（＃１～＃７）を想定）における同期ビットＳＹＮＣのスルー出力によりサンプリング誤差の累積が解消する様子を示す図である。なお、本図では、上から順に、送信信号Ｔ０／受信信号ＲＸ１、送信信号ＴＸ１／受信信号ＲＸ２、送信信号ＴＸ２／受信信号ＲＸ３、送信信号ＴＸ３／受信信号ＲＸ４、送信信号ＴＸ４／受信信号ＲＸ５、送信信号ＴＸ５／受信信号ＲＸ６、及び送信信号ＴＸ６／受信信号ＲＸ７が描写されている。なお、本図のパルス部分は同期ビットＳＹＮＣを示しており、本図のハッチング部分はガードビットＧＢを示している。また、本図の白枠部分は同期ビットＳＹＮＣ及びガードビットＧＢ以外のパケット要素（コマンドビットＣＭＤ及びデータビットＤＡＴ）を示している。
　先にも述べたように、第２実施形態の半導体装置１（＃１～＃７）は、ボーレートを設定するための同期ビットＳＹＮＣをサンプリングすることなく後段にスルー出力する。すなわち、本図の破線枠で示したように、受信信号ＲＸ１～ＲＸ７それぞれの同期ビットＳＹＮＣは、いずれも同一の長さを持っており、後段にいっても前段のサンプリング誤差が累積しない。従って、半導体装置１（＃１～＃７）を多段接続してもガードビットＧＢが短くならないので、オーバーランエラーを生じにくくなる。
＜総括＞
　以下では、上記で説明した種々の実施形態について総括的に述べる。
　例えば、本明細書中に開示されている半導体装置は、マスタに多段接続される複数のスレーブの一つとして用いられ、前記マスタから出力されるフレーム信号を前段から後段に順次伝送するように構成された半導体装置であって、前記フレーム信号は、同期ビットと、前記同期ビットに続くメッセージ列を含み、前記半導体装置は、前記同期ビットに応じたボーレートで前記フレーム信号のサンプリング処理を行うように構成されたロジックと、サンプリング処理前の前記同期ビットを前記ロジックに通すことなくスルー出力するように構成された出力段と、を備える構成（第１の構成）とされている。
　なお、上記第１の構成による半導体装置において、前記出力段は、サンプリング処理前の前記同期ビットに続けてサンプリング処理後の前記メッセージ列を出力する構成（第２の構成）にしてもよい。
　また、上記第２の構成による半導体装置において、前記ロジックは、受信信号として入力される前記フレーム信号から前記同期ビットを検出するように構成された同期ビット検出部と、前記同期ビットから前記ボーレートを求めるように構成されたボーレート算出部と、前記ボーレートに応じてタイミング制御を行うように構成されたカウンタと、前記出力段を制御するように構成されたコントローラと、前記受信信号の入力を受けて第１信号を出力するように構成された第１レジスタと、前記第１信号の入力を受けて第２信号を出力するように構成された第２レジスタとを含む構成（第３の構成）にしてもよい。
　また、上記第３の構成による半導体装置において、前記出力段は、前記コントローラからの指示に応じて前記受信信号と前記第２信号のうちいずれか一方を送信信号として出力するように構成されたマルチプレクサである構成（第４の構成）にしてもよい。
　また、上記第４の構成による半導体装置において、前記コントローラは、前記同期ビットの出力期間には前記受信信号を前記送信信号として出力し、前記メッセージ列の出力期間には前記第２信号を前記送信信号として出力するように、前記マルチプレクサを制御する構成（第５の構成）にしてもよい。
　また、上記した第１～第５いずれかの構成による半導体装置において、前記メッセージ列は、コマンドビット、アドレスビット、データビット及びガードビットを含む構成（第６の構成）にしてもよい。
　また、例えば、本明細書中に開示されている電子機器は、マスタに多段接続される複数のスレーブとして、上記第１～第６いずれかの構成による半導体装置を備える構成（第７の構成）とされている。
＜その他の変形例＞
　なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、特許請求の範囲により規定されるものであって、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　　　１　　半導体装置
　　　１０　　ロジック
　　　１１　　同期ビット検出部
　　　１２　　ボーレート算出部
　　　１３　　カウンタ
　　　１４　　コントローラ
　　　１５　　入力シフトレジスタ
　　　１６　　出力シフトレジスタ
　　　２０　　出力段（マルチプレクサ）
　　　１００　　電子機器
　　　ＡＤＲ　　アドレスビット
　　　ＣＭＤ　　コマンドビット
　　　ＤＡＴ　　データビット
　　　ＧＢ　　ガードビット
　　　ＭＳＧ　　メッセージ列
　　　ＲＸ　　受信信号
　　　Ｓ１　　第１信号
　　　Ｓ２　　第２信号
　　　ＳＢ　　スタートビット
　　　ＳＬＴ　　選択信号
　　　ＳＹＮＣ　　同期ビット
　　　ＴＸ　　送信信号

Claims (7)

  1. 　マスタに多段接続される複数のスレーブの一つとして用いられ、前記マスタから出力されるフレーム信号を前段から後段に順次伝送するように構成された半導体装置であって、
    　前記フレーム信号は、同期ビットと、前記同期ビットに続くメッセージ列を含み、
    　前記半導体装置は、
    　前記同期ビットに応じたボーレートで前記フレーム信号のサンプリング処理を行うように構成されたロジックと、
    　サンプリング処理前の前記同期ビットを前記ロジックに通すことなくスルー出力するように構成された出力段と、
    　を備える、半導体装置。
  2. 　前記出力段は、サンプリング処理前の前記同期ビットに続けてサンプリング処理後の前記メッセージ列を出力する、請求項１に記載の半導体装置。
  3. 　前記ロジックは、
    　受信信号として入力される前記フレーム信号から前記同期ビットを検出するように構成された同期ビット検出部と、
    　前記同期ビットから前記ボーレートを求めるように構成されたボーレート算出部と、
    　前記ボーレートに応じてタイミング制御を行うように構成されたカウンタと、
    　前記出力段を制御するように構成されたコントローラと、
    　前記受信信号の入力を受けて第１信号を出力するように構成された第１レジスタと、
    　前記第１信号の入力を受けて第２信号を出力するように構成された第２レジスタと、
    　を含む、請求項２に記載の半導体装置。
  4. 　前記出力段は、前記コントローラからの指示に応じて前記受信信号と前記第２信号のうちいずれか一方を送信信号として出力するように構成されたマルチプレクサである、請求項３に記載の半導体装置。
  5. 　前記コントローラは、前記同期ビットの出力期間には前記受信信号を前記送信信号として出力し、前記メッセージ列の出力期間には前記第２信号を前記送信信号として出力するように、前記マルチプレクサを制御する、請求項４に記載の半導体装置。
  6. 　前記メッセージ列は、コマンドビット、アドレスビット、データビット及びガードビットを含む、請求項１～５のいずれか一項に記載の半導体装置。
  7. 　マスタに多段接続される複数のスレーブとして、請求項１～６のいずれか一項に記載の半導体装置を備える、電子機器。
PCT/JP2022/045461 2022-01-19 2022-12-09 半導体装置、電子機器 WO2023139963A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022006120 2022-01-19
JP2022-006120 2022-01-19

Publications (1)

Publication Number Publication Date
WO2023139963A1 true WO2023139963A1 (ja) 2023-07-27

Family

ID=87348152

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/045461 WO2023139963A1 (ja) 2022-01-19 2022-12-09 半導体装置、電子機器

Country Status (1)

Country Link
WO (1) WO2023139963A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021652A (ja) * 1980-12-08 1990-01-05 Internatl Business Mach Corp <Ibm> 情報伝送方式
JPH06177940A (ja) * 1992-12-08 1994-06-24 Mitsubishi Electric Corp Ｕａｒｔおよびこれを用いたシステム
JPH08163162A (ja) * 1994-12-08 1996-06-21 Mitsubishi Electric Corp ループ式データ伝送装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021652A (ja) * 1980-12-08 1990-01-05 Internatl Business Mach Corp <Ibm> 情報伝送方式
JPH06177940A (ja) * 1992-12-08 1994-06-24 Mitsubishi Electric Corp Ｕａｒｔおよびこれを用いたシステム
JPH08163162A (ja) * 1994-12-08 1996-06-21 Mitsubishi Electric Corp ループ式データ伝送装置

Similar Documents

Publication Publication Date Title
JP6411480B2 (ja) ＣＣＩｅプロトコルを介したエラー検出能力
US9552325B2 (en) Camera control interface extension bus
KR102445344B1 (ko) 시리얼 버스를 위한 수신 클록 캘리브레이션
US9852104B2 (en) Coexistence of legacy and next generation devices over a shared multi-mode bus
KR20160107247A (ko) 대역-내 인터럽트를 이용한 카메라 제어 인터페이스 확장
WO2016054245A1 (en) Confirming data accuracy in a distributed control system
JP2003304283A5 (ja)
EP3284229B1 (en) Clock and data recovery for pulse based multi-wire link
KR20160125411A (ko) 에러 검출 최적화를 용이하게 하는 공유된 버스를 통한 비트 할당
US10579581B2 (en) Multilane heterogeneous serial bus
US9001954B2 (en) Reception circuit, information processing device, and buffer control method
WO2002054262A2 (en) Low latency synchronization of asynchronous data
US9990330B2 (en) Simultaneous edge toggling immunity circuit for multi-mode bus
JP3780419B2 (ja) データ転送制御装置及び電子機器
WO2023139963A1 (ja) 半導体装置、電子機器
CN111934707B (zh) 数据发射代码和接口
WO2016085600A1 (en) Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period
JP5804930B2 (ja) シリアル通信方法、通信装置、およびシリアル通信システム
JP5439006B2 (ja) 半２重−全２重変換装置
US8082380B2 (en) Method for optimizing of communication signal
KR100869567B1 (ko) 무선 ｕｓｂ 시스템의 데이터 송수신 방법
CN115687188A (zh) 显示接口信号输出转换电路及相关的方法
TW202304155A (zh) 顯示接口訊號輸出轉換電路及相關的方法
CN115696134A (zh) 一种音频信号收发芯片以及相关设备
JPS61239734A (ja) サイクリツク・デイジタルテレメ−タ送信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22922114

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023575118

Country of ref document: JP

Kind code of ref document: A