WO2023117941A1 - Steuerung von halbleiterschaltern einer spannungswandler-schaltungsanordnung - Google Patents

Steuerung von halbleiterschaltern einer spannungswandler-schaltungsanordnung Download PDF

Info

Publication number
WO2023117941A1
WO2023117941A1 PCT/EP2022/086704 EP2022086704W WO2023117941A1 WO 2023117941 A1 WO2023117941 A1 WO 2023117941A1 EP 2022086704 W EP2022086704 W EP 2022086704W WO 2023117941 A1 WO2023117941 A1 WO 2023117941A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor switch
node
wave
switch
current
Prior art date
Application number
PCT/EP2022/086704
Other languages
English (en)
French (fr)
Inventor
Thorsten SCHULTE
Jürgen Sasse
Raphael KNOKE
Benjamin Schacht
Original Assignee
Phoenix Contact Gmbh & Co. Kg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Contact Gmbh & Co. Kg filed Critical Phoenix Contact Gmbh & Co. Kg
Publication of WO2023117941A1 publication Critical patent/WO2023117941A1/de

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Definitions

  • the invention relates to a technique for controlling the semiconductor switches of a circuit arrangement for voltage conversion between a power source and an electrical consumer.
  • a current control method of a two-switch buck converter circuit arrangement with current signal information from only one semiconductor switch path is provided.
  • a step-down converter circuit arrangement 10 with a diode 12 as shown in FIG. 1 is known from the prior art.
  • the buck converter circuit arrangement can be operated on the boundary (also: boundary gap, English: "Boundary Conduction Mode", BCM for short) between non-intermittent operation and intermittent operation of an inductance L (also: choke) in order to achieve low-loss switching of a
  • To achieve semiconductor switch (S) usually a metal-oxide-semiconductor field effect transistor (MOSFET) is used.
  • MOSFET metal-oxide-semiconductor field effect transistor
  • the buck converter circuit arrangement is operated in the vicinity of the gap limit of the inductor current II SO so that both zero current switching (ZCS) and zero voltage switching (ZVS). ) Turning on the semiconductor switch S is made possible.
  • the inductor L of the conventional buck converter circuit arrangement and the output capacitance of the semiconductor switch Coss form a series resonant circuit.
  • This series resonant circuit is reloaded within half the period of its natural frequency, so that when the sign of the inductor current II changes, the output capacitance Coss is reloaded to double the value of the step-down converter input voltage n, minus the step-down converter output voltage Vout .
  • the inductor current of the conventional buck converter circuit arrangement has gaps during each switching period of the semiconductor switch S. The time relationships are made up as follows:
  • the period of a switching cycle T s must not be shorter than:
  • a half-bridge circuit with at least two active semiconductor switches (Si , S2) as shown in FIG. 4 is used instead of a conventional buck converter circuit arrangement with diode 12, as shown in FIG.
  • the diode 12 from FIG. 1 is replaced by the second semiconductor switch S2.
  • the circuit of Fig. 4 can also be referred to as a full-bridge buck converter power factor correction circuit arrangement (abbreviated: "full-bridge buck PFC circuit” with buck converter in English: “buck” and power factor correction in English: “power factor correction”, in short : “PFC”).
  • FIG. 3 shows an idealized time sequence for driving the semiconductor switches S1 and S2 of an idealized lossless circuit according to FIG. 4 for a positive input voltage Vj n .
  • the condition for switching off the first semiconductor switch S1 and switching on the second semiconductor switch S2 is that the inductor current exceeds an upper current threshold lh.
  • the current threshold lh is specified for the respective operating point of the circuit arrangement by a current regulator.
  • the condition for switching off the second semiconductor switch S2 and switching on the first semiconductor switch S1 is that the inductor current falls below a lower current threshold h.
  • the current threshold h is statically specified and ensures that coss-
  • the semiconductor switch S2 remains switched on until Coss has been completely recharged to zero volts (0 V).
  • the first semiconductor S1 is then switched on and the second semiconductor switch S2 is switched off at the same time, so that the current II can commutate from the second semiconductor switch S2 to the first semiconductor switch S1 and the slope of the current becomes positive again.
  • Fig. 6 (a) shows peak current mode control (PCMC for short)
  • Fig. 6 (b) shows idealized valley current mode control
  • Fig. 6 (c) shows an idealized constant on-time control
  • Fig. 6 (d) shows an idealized constant off-time control time control
  • Fig. 6 (e) shows an idealized hysteric control ("hysteric control").
  • the conventional methods for generating the switching signals for step-down converter topologies which are operated with two semiconductor switches, require all the information about the current profile through the inductance L in order to generate the switching signals using comparators.
  • a first conventional switching signal controller the current II is measured directly with a current sense resistor (short: sense resistor; also: "shunt") in the path of II using a circuit that brings the signal to the sense potential.
  • a disadvantage of the first conventional switching signal controller is that the circuit for potential separation is usually very expensive. For example, a Hall measurement is conventionally used.
  • a further disadvantage of the first conventional switching signal controller is that the circuit for potential isolation usually has only a small bandwidth and reproduces the signal in a distorted manner.
  • the current is measured with current transformers in the individual switch paths using additional circuitry to demagnetize the current transformers and additional circuitry to measure the current bidirectionally.
  • the disadvantage of the second conventional switching signal controller is that the circuit is complex and has many components.
  • Another disadvantage of the second conventional switching signal control is that current transformers are usually more expensive than current measuring resistors (also: "shunts").
  • the invention is therefore based on the object of specifying a technique for controlling the semiconductor switches of a circuit arrangement for voltage conversion between a power source and an electrical load, in which a potential for measuring circuits and/or control circuits (in particular control circuits) is reduced to a low-noise potential, for example a negative intermediate circuit voltage , can be laid.
  • a potential for measuring circuits and/or control circuits in particular control circuits
  • a low-noise potential for example a negative intermediate circuit voltage
  • a step-down converter circuit arrangement for the power supply of an electrical load comprises an inductance connected between a first node and a second node, a capacitance connected between the second node and a third node, and a capacitance connected between the second node and the third node in parallel with the Capacitance switched DC voltage output for connecting the consumer.
  • the step-down converter circuit arrangement also comprises an input unit for connecting a current source feeding the step-down converter circuit arrangement, the input unit having a first pole, which acts as a positive pole at least in a positive half-wave, and a second pole, which acts as a negative pole at least in the positive half-wave. having.
  • the buck converter circuit arrangement further comprises a first semiconductor switch arranged to selectively conductively connect the first pole to the first node, and a second semiconductor switch arranged to selectively conductively connect the first node and the third node via a fourth node connect to.
  • the step-down converter circuit arrangement also includes at least one current measuring point, which is arranged downstream of the third node in a current path comprising the first node, the second node and the third node.
  • the step-down converter circuit arrangement also includes a control unit which is designed to conduct the first semiconductor switch during a fixed period of time (ton) of a magnetization phase of the inductance at least in the positive half-wave and during a variable period of time (t O ff) of a demagnetization phase of the inductor at least in to switch the positive half-wave non-conductive, and to switch the second semiconductor switch non-conductive during the fixed period of time (ton) of the magnetization phase of the inductance at least in the positive half-wave and during the changeable period of time (t O ff) to switch the demagnetization phase of the inductance at least in the positive half-wave conductive.
  • a control unit which is designed to conduct the first semiconductor switch during a fixed period of time (ton) of a magnetization phase of the inductance at least in the positive half-wave and during a variable period of time (t O ff) of a demagnetization phase of the inductor at least in to switch the positive half-wave
  • the specified duration (ton) of the magnetization phase of the (for example first) inductance is specified for each circuit arrangement of the first, second and third aspect as a function of a specified maximum current through the inductance.
  • the changeable duration (t O ff) of the demagnetization phase of the (e.g. first) inductance for each circuit arrangement of the first, second and third aspect is measurable as a function of a comparison of a predetermined minimum current through the inductance and one across the at least one current measuring point current changeable.
  • the step-down converter circuit can also be referred to as a step-down converter circuit.
  • the power supply of the electrical load can include a direct current supply and/or a direct voltage supply. At least the positive half-wave can correspond to the supply with direct current and/or direct voltage.
  • the power supply can comprise an AC power supply and/or an AC voltage power supply.
  • the AC power supply and/or the AC power supply may include the positive half cycle and a negative half cycle.
  • the inductor can include a coil and/or a choke.
  • the capacitance can include a capacitor, in particular a smoothing capacitor.
  • the electrical consumer can also be referred to as a load.
  • the current measuring point can include a measuring resistor.
  • the measuring resistor can also be referred to as a current measuring resistor or, more technically, as a "shunt".
  • the current measuring point can include a current transformer (English: “Current Sense Transformer”).
  • the current measuring point can comprise a Hall sensor and/or an inductive current converter.
  • each semiconductor switch can also be referred to as closed and/or closed.
  • the non-conducting state of each semiconductor switch can also be referred to as open.
  • a combination of a period of time, ton, of the magnetization phase of the inductance and the variable period of time, t O ff, immediately following in time, of the demagnetization phase of the inductance can be referred to as a period, T period , of the circuit arrangement.
  • the fourth node may be grounded and/or connected to a ground.
  • Exemplary embodiments of the (for example step-down converter) circuit arrangements can enable low-loss switching of the, in particular first and second, semiconductor switches, in particular at the limit (English: “boundary conduction mode”, abbreviated: BCM) of discontinuous operation (English: “discontinuous conduction mode”) , short: DCM) to a continuous operation (English: “continuous conduction mode", short: CCM).
  • BCM boundary conduction mode
  • DCM discontinuous conduction mode
  • CCM continuous conduction mode
  • the modification of a conventional (e.g. buck converter) circuit arrangement can be kept as simple as possible, in particular by adding one or more current measuring points (e.g. one or more measuring resistors) at suitable (preferably particularly low-interference with regard to a reference potential) points in the circuit.
  • one or a few isolated current measurements at the one or more current measuring points at specific points in time of a period can be sufficient to determine the switching point(s) of the at least two semiconductor switches.
  • the current source feeding the input unit of the step-down converter circuit arrangement can comprise an alternating current source, the first pole acting as a negative pole in a negative half-cycle and the second pole acting as a positive pole in the negative half-cycle.
  • the buck converter circuitry may further comprise a third solid state switch selectively conductively connecting the fourth node to the first pole through a fifth node, and a fourth solid state switch selectively conductively connecting the fourth node to the second pole through the fifth node.
  • the control unit can be designed to switch the third semiconductor switch non-conductive and the fourth semiconductor switch conductive during the positive half-wave.
  • the control unit can also be designed to switch the third semiconductor switch on and the fourth semiconductor switch off during the negative half-wave.
  • the control unit can also be designed to switch the first semiconductor switch non-conductive and the second semiconductor switch conductive during the fixed time period (ton) of the magnetization phase in the negative half-wave.
  • the control unit can also be designed to switch the first semiconductor switch conductive and the second semiconductor switch non-conductive during the variable time duration (t O ff) of the demagnetization phase in the negative half-wave.
  • a step-up converter circuit arrangement for powering an electrical load comprises an inductance connected between a first node and a second node, a capacitance connected between a third node and a fourth node, and a capacitance connected between the third node and the fourth node in parallel with the Capacitance switched DC voltage output for connecting the consumer.
  • the step-up converter circuit arrangement also comprises an input unit for connecting a current source feeding the step-up converter circuit arrangement, the input unit having a first pole, which acts as a positive pole at least in a positive half-wave, and a second pole, which acts as a negative pole at least in the positive half-wave. having.
  • the step-up converter circuit arrangement further comprises a first semiconductor switch which is arranged to selectively conductively connect the first pole to the first node; a second semiconductor switch arranged to selectively conductively connect the first node and the fourth node via a fifth node and a sixth node; a third A semiconductor switch arranged to selectively conductively connect the second node and the third node; and a fourth semiconductor switch arranged to selectively conductively connect the second node and the fifth node.
  • the step-up converter circuit arrangement also comprises at least one current measuring point, which is arranged in a current path comprising the fourth node and the fifth node and/or the current path comprising the fourth semiconductor switch and the fifth node.
  • the step-up converter circuit arrangement also includes a control unit which is designed to conduct the first semiconductor switch during a fixed period of time (ton) of a magnetization phase of the inductance at least in the positive half-wave in a function as step-down converter of the step-up converter circuit arrangement and for a variable period of time (t O ff) a demagnetization phase of the inductance non-conductive at least in the positive half-wave, in the function as step-down converter the second semiconductor switch non-conductive during the defined time duration (ton) of the magnetization phase of the inductance at least in the positive half-wave and during the variable time duration (t O ff) of the demagnetization phase of the inductance to turn on at least in the positive half-wave, and to turn on the third semiconductor switch in the function as step-down converter and to turn the fourth semiconductor switch off.
  • a control unit which is designed to conduct the first semiconductor switch during a fixed period of time (ton) of a magnetization phase of the inductance at least in the positive
  • the control unit is also designed in a function as a step-up converter of the step-up converter circuit arrangement to switch the first semiconductor switch conductive and the second semiconductor switch non-conductive at least in a positive half-wave, wherein the control unit in the function as a step-up converter is also designed to fourth semiconductor switch during the fixed time (ton) of the magnetization phase of the inductance to be conductive at least in the positive half-wave and during the variable time (t O ff) of the demagnetization phase of the inductance to be non-conductive at least in the positive half-wave, and to function as a step-up converter the third semiconductor switch during the specified time period (ton) of Magnetization phase of the inductance at least in the positive half-wave non-conductive and during the variable time period (t O ff) of the demagnetization phase of the inductance at least in the positive half-wave conductive switch.
  • the step-up converter circuit arrangement can also be referred to as a step-up converter (also in English: “buck-boost converter”).
  • the power supply of the step-up converter circuit arrangement can include a direct current source and/or a direct voltage source.
  • the positive half cycle can correspond to a positive direct current source and/or a positive direct voltage source.
  • the power supply of the step-up converter circuit arrangement can comprise an AC source and/or an AC voltage source.
  • the AC source and/or the AC voltage source can be assigned the positive half-cycle and a negative half-cycle.
  • the first pole can correspond to the negative pole and the second pole to the positive pole.
  • the current source feeding the input unit of the step-up converter circuit arrangement can comprise an alternating current source, with the first pole acting as a negative pole in a negative half-cycle, with the second pole acting as a positive pole in the negative half-cycle.
  • the step-up converter circuit arrangement can further comprise a fifth semiconductor switch which selectively conductively connects the sixth node to the first pole, and a sixth semiconductor switch which selectively conductively connects the sixth node to the second pole.
  • the control unit can be designed to switch the fifth semiconductor switch non-conductive and the sixth semiconductor switch conductive during the positive half-wave.
  • the control unit can also be designed to switch the fifth semiconductor switch on and the sixth semiconductor switch off during the negative half-wave.
  • the control unit is designed to function as a step-down converter during the specified period of time (ton) of the magnetization phase in the negative half-wave to switch the first semiconductor switch non-conductive and to switch the second semiconductor switch conductive.
  • the control unit can also be designed to switch the first semiconductor switch conductive and the second semiconductor switch non-conductive in the function as step-down converter during the changeable duration (t O ff) of the demagnetization phase in the negative half-wave.
  • the control unit can also be designed to switch the first semiconductor switch non-conductive and the second semiconductor switch conductive during the defined time period (ton) of the magnetization phase in the negative half-wave in the function as step-up converter.
  • the control unit can also be designed to switch the first semiconductor switch non-conductive and the second semiconductor switch conductive in the function as step-up converter in the negative half-wave.
  • a flyback converter circuit arrangement for powering an electrical load comprises a first inductance and a second inductance, the first inductance and the second inductance being inductively coupled, the first inductance and the second inductance being galvanically isolated, and the second Inductance is connected to a first node.
  • the flyback converter circuit arrangement also includes a capacitor connected between the first node and a second node and a DC voltage output connected in parallel with the capacitor between the first node and the second node for connecting the load.
  • the flyback converter circuit arrangement also comprises an input unit for connecting a current source feeding the flyback converter circuit arrangement, the input unit having a first pole, which acts as a positive pole at least in a positive half-wave, and a second pole, which acts as a negative pole at least in the positive half-wave. having.
  • the flyback converter circuit arrangement also comprises a first semiconductor switch, which is arranged to selectively conductively connect the first inductor to the second pole at least in the positive half-cycle, and a second semiconductor switch, which is arranged between the second node and the second inductor for this purpose the second To connect inductance and capacitance either conductively.
  • the flyback converter circuit arrangement also comprises at least one current measuring point, which is arranged in a current path comprising the first semiconductor switch and the current source and/or in a current path comprising the second node and second semiconductor switch.
  • the flyback converter circuit arrangement also includes a control unit, which is designed to conduct the first semiconductor switch during a fixed period of time (ton) of a magnetization phase of the first inductance and the second inductor and during a variable period of time (t O ff) of a demagnetization phase of the first inductor and to switch the second inductance non-conductive, and to switch the second semiconductor switch non-conductive during the fixed period (ton) of the magnetization phase of the first inductor and the second inductor at least in the positive half-wave and during the variable period (t O ff) of the demagnetization phase to turn on the first inductance and the second inductance at least in the positive half-cycle.
  • the flyback converter circuit arrangement can also be referred to as a "flyback converter”.
  • the power supply of the flyback converter circuit arrangement can comprise a direct current source and/or a direct voltage source.
  • the positive half cycle can correspond to a positive direct current source and/or a positive direct voltage source.
  • the power supply of the flyback converter circuit arrangement can comprise an alternating current source and/or an alternating voltage source.
  • the AC source and/or the AC voltage source can be assigned the positive half-cycle and a negative half-cycle.
  • the first pole can correspond to the negative pole and the second pole to the positive pole.
  • the current source feeding the input unit of the flyback converter circuit arrangement can comprise an alternating current source, with the first pole acting as a negative pole in a negative half-cycle, with the second pole acting as a positive pole in the negative half-cycle.
  • the flyback converter circuit arrangement can also include a third semiconductor switch, a fourth semiconductor switch, a fifth semiconductor switch and a sixth semiconductor switch, the third semiconductor switch being configured to selectively connect the first inductor to the first pole.
  • the fourth semiconductor switch is configured to selectively connect the first inductance to the second pole
  • the fifth semiconductor switch is configured to selectively connect the first semiconductor switch to the second pole
  • the sixth semiconductor switch is arranged to connect the first semiconductor switch optionally to be connected to the first pole.
  • the control unit can be designed to conduct the third semiconductor switch and the fifth semiconductor switch in the positive half-wave during the defined period of time (ton) of the magnetization phase and during the variable period of time (t O ff) of the demagnetization phase to switch the positive half-wave non-conductive, and to switch the third semiconductor switch and the fifth semiconductor switch non-conductive during the negative half-wave.
  • the control unit can also be designed to switch the fourth semiconductor switch and the sixth semiconductor switch non-conductive during the positive half-wave, and to switch the fourth semiconductor switch and the sixth semiconductor switch conductive during the specified time period (ton) of the magnetization phase in the negative half-wave during the variable period of time (t O ff) of the demagnetization phase of the negative half-wave to switch non-conductive.
  • the flyback converter circuit arrangement may further comprise a third inductor and a third semiconductor switch, wherein the third semiconductor switch is configured to selectively connect the third inductor to the first node and the second node.
  • the control unit can be designed to switch the second semiconductor switch off during the negative half cycle.
  • the control unit can also be designed to make the third semiconductor switch non-conductive during the positive half-cycle and during the specified duration (ton) of the magnetization phase of at least the first inductance in the negative half-cycle and during the variable duration (t O ff) of the demagnetization phase of at least the to turn on the first inductance of the negative half-wave.
  • the duration t on of the magnetization phase can be constant for each of the circuit arrangements according to the invention as a function of a maximum current through the inductance, for example for an operating time of the (e.g. buck converter) circuit arrangement, for an electrical load and/or for an operating point of the respective (e.g Step-down converter) circuitry be set.
  • a maximum current through the inductance for example for an operating time of the (e.g. buck converter) circuit arrangement, for an electrical load and/or for an operating point of the respective (e.g Step-down converter) circuitry be set.
  • t off, toffset, t off +toffset and/or a minimal current through the inductances of the circuit arrangements can depend on tolerances of individual components and/or delays in drivers.
  • One or each of the semiconductor switches of one or each circuit arrangement can comprise a MOSFET, in particular an n-channel MOSFET, a bipolar transistor, a thyristor and/or an insulated gate bipolar transistor (IGBT).
  • MOSFET in particular an n-channel MOSFET, a bipolar transistor, a thyristor and/or an insulated gate bipolar transistor (IGBT).
  • IGBT insulated gate bipolar transistor
  • the control unit of one or each circuit arrangement can also be configured to operate the circuit arrangement in continuous operation (CCM), discontinuous operation (DCM), and/or on a boundary between continuous and discontinuous operation (BCM). .
  • the CCM may include average current control.
  • the at least one current measuring point of one or each circuit arrangement can include at least one measuring resistor.
  • the at least one current measuring point of one or each circuit arrangement can be arranged in the current path of the first semiconductor switch; the control unit can also be designed to measure at least one current value during the magnetization phase in the positive half-wave and/or in the negative half-wave across the at least one current measuring point.
  • the at least one current value can include exactly one current value at a specified point in time of the magnetization phase, preferably at the start of the magnetization phase and/or in the vicinity of a switchover point from the non-conductive to the conductive state of the first semiconductor switch.
  • the at least one current measuring point of one or each circuit arrangement can be arranged in the current path of the second semiconductor switch.
  • the control unit can also be designed to measure at least one current value during the demagnetization phase in the positive half-wave and/or in the negative half-wave across the at least one current measuring point.
  • the at least one current measuring point can comprise two current measuring points, one in each case in the current path of the first semiconductor switch (Si) and one in the current path of the second semiconductor switch (S2).
  • the control unit of one or each circuit arrangement can also be designed to turn on at least one or each semiconductor switch in a voltage-free state and/or in a current-free state of the inductance.
  • the de-energized state is also referred to as “zero voltage switching” (ZVS for short). Alternatively or additionally, the de-energized state is also referred to as “zero current switching” (ZCS for short).
  • the control unit of one or each circuit arrangement can comprise a digital signal processor (DSP), a microcontroller with control software, a field programmable gate array (FPGA), and/or an application-specific integrated circuit (ASIC).
  • DSP digital signal processor
  • FPGA field programmable gate array
  • ASIC application-specific integrated circuit
  • ASIC application-specific integrated circuit
  • a method for controlling the semiconductor switches of a circuit arrangement during a magnetization phase and a demagnetization phase of an inductance is provided.
  • the method can be carried out by means of a circuit arrangement according to the first, second and/or third aspect.
  • the method comprises the step of measuring a current value across at least one current measuring point of one of the circuit arrangements of the first, second and/or third aspect, the current value during a specified point in time of a period which has a specified duration (ton) of a magnetization phase and a variable duration ( t O ff) includes a demagnetization phase of an inductance is measured.
  • the specified duration (ton) of the magnetization phase of the inductance is specified as a function of a specified maximum current through the inductance.
  • the method also includes the step of comparing the measured current value with a reference current value specified for the time of measurement.
  • the method also includes the step of changing the changeable duration (t O ff) of the demagnetization phase of the inductance depending on a result of the comparison of the measured current value with the reference current value.
  • Show it: 1 shows a first schematic exemplary embodiment of a conventional buck converter circuit arrangement with a semiconductor switch and a diode;
  • FIG. 2 shows an idealized current profile through the inductance and an idealized voltage profile across the semiconductor switch of the conventional buck converter circuit arrangement of FIG. 1 ;
  • FIG. 3 shows an idealized current curve through the inductance and an idealized voltage curve across a semiconductor switch of the conventional buck converter circuit arrangement of the following FIG. 4;
  • FIG. 4 shows a second schematic exemplary embodiment of a conventional buck converter circuit arrangement with two semiconductor switches
  • FIG. 5 shows a third schematic exemplary embodiment of a conventional buck converter circuit arrangement with two semiconductor switches
  • FIG. 6 idealized current curves through the inductance and idealized voltage curves across a semiconductor switch of the conventional buck converter circuit arrangement of FIG. 5;
  • FIGS. 7A and 7B show a schematic exemplary embodiment of a step-down converter circuit arrangement according to the invention with a direct current source during a magnetization phase or a demagnetization phase, the step-down converter circuit arrangement according to the invention comprising two semiconductor switches and at least one measuring resistor;
  • 8A to 8D show a schematic embodiment of a step-down converter circuit arrangement according to the invention with an alternating current source during a positive half-cycle (FIGS. 8A and 8B) and during a negative half-cycle (FIGS. 8C and 8D) and in each case a magnetization and demagnetization phase, with the step-down converter according to the invention circuit arrangement comprises four semiconductor switches and at least one measuring resistor;
  • FIGS. 9A to 9H show a schematic exemplary embodiment of a step-up converter circuit arrangement according to the invention with an AC source used as a step-up converter (FIGS. 9A to 9D) and as a step-down converter (FIGS. 9E to 9H), the step-up converter circuit arrangement according to the invention comprising six semiconductor switches and at least one measuring resistor ;
  • FIG. 10A and 10B show a schematic first exemplary embodiment of a flyback converter circuit arrangement according to the invention with an alternating current source during a positive half-cycle (Fig. 10A) and during a negative half-cycle (Fig. 10B) and in each case a magnetization and demagnetization phase
  • the flyback converter circuit arrangement according to the invention according to the first exemplary embodiment comprises five semiconductor switches in the circuit of a first inductor and one semiconductor switch in the circuit of a second inductor, and at least one measuring resistor in one of the two circuits;
  • FIG. 11A and 11B show a schematic second exemplary embodiment of a flyback converter circuit arrangement according to the invention with an alternating current source during a positive half-cycle (FIG. 10A) and during a negative half-cycle (FIG. 10B) and in each case a magnetization and demagnetization phase
  • the flyback converter circuit arrangement according to the invention according to the second Embodiment include at least one semiconductor switch in the circuit of a first inductance and one semiconductor switch in the circuit of a second and third inductance and at least one measuring resistor in one of the circuits.
  • FIG. 13 shows an exemplary method for controlling the semiconductor switches of the buck converter circuit arrangement of FIGS. 7A and 7B.
  • At least one measuring resistor is used as at least one current measuring point.
  • each of the exemplary embodiments can also use any other example of a current measuring point (for example a Hall sensor).
  • the step-down converter circuit arrangement 100 comprises a first semiconductor switch (Si) 112, which is conductive during a magnetization phase 140, shown in FIG. 7A, of an inductance 104 and is non-conductive during a demagnetization phase 142, shown in FIG. 7B, of the inductance 104.
  • a second semiconductor switch (S2) 114 can be electrically conductively connected to the inductance 104 via a first node 122 during the demagnetization phase 104.
  • the inductance 104 is electrically conductively connected via a second node 124 to an electrical load 108 and to a capacitance 106 connected in parallel with the electrical load 108 up to a third node 126 .
  • the electrical consumers 108 and the capacitance 106 can be optionally connected to the second semiconductor switch (S2) 114 and the negative pole 102-2 of the direct current source via a fourth node 128.
  • the circuit of the two semiconductor switches 112; 114 is controlled by a control unit 150 depending on a measured current value.
  • the current value is optionally measured via a first measuring resistor 110-1 or a second measuring resistor 110-2.
  • the current value can be optionally measured via the first measuring resistor 110 - 1 during the magnetization phase 140 and the demagnetization phase 142 .
  • the current value can only be measured via the second measuring resistor 110 - 2 during the magnetization phase 140 .
  • the buck converter circuit arrangement 100 of FIGS. 7A and 7B can optionally include only the first measuring resistor 110-1 or the second measuring resistor 110-2.
  • FIGS. 8A, 8B, 8C and 8D show a buck converter circuit arrangement 100 according to the invention which is connected to an alternating current source with a first pole 102-1 and a second pole 102-2.
  • the buck converter circuit arrangement 100 of FIGS. 8A to 8D comprises all elements of the buck converter circuit arrangement 100 of FIGS. 7A and 7B, and the first semiconductor switch (S1) 112 and the second semiconductor switch (S2) 114 can be switched accordingly during a positive half cycle.
  • the buck converter circuit arrangement 100 of FIGS. 8A to 8D includes two further semiconductor switches (S3) 116 and (S 4 ) 118, which function as pole converters, in particular as rectifiers, of the AC power source.
  • FIGS. 8A and 8B show the current paths during the magnetization phase 140 of the inductance 104 and during the demagnetization phase 142 of the inductance 104 during a positive half-wave.
  • FIGS. 8C and 8D show the current paths of the magnetization phase 144 of the inductance 104 and during the demagnetization phase 146 of the inductance 104 during a negative half-wave.
  • Step-down converter AC power source, switch positions
  • the measuring resistor 110-1 leads in each half cycle and each magnetization phase 140; 142; 144; 146 electricity.
  • the measuring resistor 110-2 only leads in the magnetization phase 140; 144 each half-wave current.
  • a third measuring resistor 110-3 of the step-down converter circuit arrangement 100 arranged on the AC source only conducts current when the second semiconductor switch (S2) 114 is switched on, i.e. in the demagnetization phase 142 of the positive half-cycle and in the magnetization phase 144 of the negative half-cycle.
  • the circuitry of the four semiconductor switches 112; 114; 116; 118 is controlled by a control unit (not shown) depending on a measured current value across at least one of the measuring resistors 110-1; 110-2; 110-3 controlled.
  • the buck converter circuit arrangement 100 of FIGS. 8A to 8D can optionally only have the first measuring resistor 110-1, only the second measuring resistor 110-2, only the third measuring resistor 110-3, or a subset of two of the three measuring resistors 110-1; 110-2; 110-3.
  • FIGS. 9A through 9H show a step-up converter circuit arrangement 200 which is connected to a first pole 102-1 and a second pole 102-2 of an AC power source.
  • the step-up converter circuit arrangement 200 comprises six semiconductor switches (Si; S2; S3; S S5; Sß) 112; 114; 116; 118; 202; 204, which has several nodes 122; 124; 126; 128; 130; 132 can be electrically conductively connected either to the inductor 104, the AC source, and the electrical load 108 and parallel capacitance 106.
  • FIGS. 9A to 9D show the current curves for using the step-up converter circuit arrangement 200 as a step-up converter during the magnetization phase 140 and the demagnetization phase 142 in the positive half-wave and during the magnetization phase 144 and the demagnetization phase 146 in the negative half-wave.
  • the third semiconductor switch (S3) 116 and the fourth semiconductor switch (S 4 ) 118 are used for switching between the magnetization phase 140; 144 and demagnetization phase 142; 146.
  • the first, second, fifth and sixth semiconductor switches (S1) 112, (S2) 114, (S5) 202 and (Se) 204 are used as step-up converters in the step-up converter circuit arrangement 200 as pole converters, in particular as rectifiers for switching between positive and negative half-wave.
  • each magnetization phase 140; 144 through the first measuring resistor 110-1 current, and in each demagnetization phase 142; 146 through the second measuring resistor 110-2 current When used as a step-up converter of the step-up converter circuit arrangement 200, in each magnetization phase 140; 144 through the first measuring resistor 110-1 current, and in each demagnetization phase 142; 146 through the second measuring resistor 110-2 current.
  • 9E to 9H show the current curves for using the step-up converter circuit arrangement 200 as a step-down converter during the magnetization phase 140 and the demagnetization phase 142 in the positive half-cycle and during the magnetization phase 144 and the demagnetization phase 146 in the negative half-cycle.
  • the first semiconductor switch (Si) 112 and the second semiconductor switch (S2) 114 are used for switching between the magnetization phase 140; 144 and demagnetization phase 142; 146.
  • the fifth and sixth semiconductor switches (S5) 202 and (Se) 204 when used as step-down converters of the step-up step-down converter circuit arrangement 200 serve as pole rectifiers, in particular as rectifiers for switching between the positive and negative half-wave.
  • each magnetization phase 140; 144 and each demagnetization phase 142; 146 current through the second sense resistor 110-2.
  • the two measuring resistors 110-1; 110-2 are shown by way of example only. Analogous to the step-down converter arrangement 100 of FIGS. 8A to 8D connected to an AC power source, further measuring resistors can be provided at other points in the circuit diagram.
  • the step-up converter circuit arrangement 200 connected to an AC source can be read as a step-up converter circuit arrangement 200 connected to a DC source by limiting it to one (e.g. the positive) half cycle, in which the fifth and sixth semiconductor switches (S5) 202 and (Se) 204 by a galvanic Separation and a conductive connection are substituted for the choice of the positive half-cycle and vice versa for the choice of the negative half-cycle.
  • a step-up converter circuit arrangement 200 connected to a DC source by limiting it to one (e.g. the positive) half cycle, in which the fifth and sixth semiconductor switches (S5) 202 and (Se) 204 by a galvanic Separation and a conductive connection are substituted for the choice of the positive half-cycle and vice versa for the choice of the negative half-cycle.
  • FIGS. 10A and 10B show a first exemplary embodiment of a flyback converter circuit arrangement 300 connected to an AC power source during the positive and negative half-cycle, respectively.
  • the flyback converter circuit arrangement 300 comprises two circuits which are inductively coupled via a first inductor 104 and a second inductor 302 .
  • the first inductance 104 is selectively connected to the poles 102-1; 102-2 of the AC power source.
  • the second inductance 302 is optionally connected via a second semiconductor switch (S2) 114 to an electrical load 108 and a capacitance 106 connected in parallel.
  • S2 second semiconductor switch
  • the first semiconductor switch (S1) 112 and the second semiconductor switch (S2) 114 are used for switching between the magnetization phase 140; 144 (current flow in each case in the left-hand circuit of FIGS. 10A and 10B) and demagnetization phase 142; 146 (current flow in each case in the right-hand circuit of FIGS. 10A and 10B).
  • the four other semiconductor switches (S3) 116, (S4) 118, (S5) 202 and (Se) 204 act in the first exemplary embodiment of the flyback converter circuit arrangement 300 together as a pole converter, in particular as a rectifier.
  • FIG. 11A and 11B show a second exemplary embodiment of a flyback converter circuit arrangement 300 connected to an AC power source during the positive and negative half-cycle, respectively.
  • the flyback converter circuit arrangement 300 comprises two circuits which are inductively coupled via a first inductance 104 and a second inductance 302 or a third inductance 304 .
  • the first inductor 104 is optionally connected to the poles 102-1; 102-2 of the AC power source.
  • the second inductor 302 is optionally connected via a second semiconductor switch (S2) 114 and the third inductor 304 is optionally connected via a third semiconductor switch (S3) 116 in the second exemplary embodiment of the flyback converter circuit arrangement 300 to an electrical load 108 and a parallel-connected capacitance 106.
  • S2 second semiconductor switch
  • S3 third semiconductor switch
  • the first semiconductor switch (Si) 112 is used to switch between the magnetization phase 140; 144 (current flow in each case in the left-hand circuit of FIGS. 11A and 11B in the positive and negative half-wave).
  • the second semiconductor switch (S2) 114 is used to switch between the magnetization phase 140 and the demagnetization phase 142 during the positive half-cycle (current flow in the right-hand circuit of FIG. 11A).
  • the third semiconductor switch (S3) 116 is used to switch between the magnetization phase 144 and the demagnetization phase 146 during the negative half-wave (current flow in the right-hand circuit of FIG. 11B).
  • alternating current flows through the first inductance 104, and the selectively conducting circuit of the second inductance 302 and third inductance 304 acts as a pole rectifier, in particular as a rectifier.
  • a flyback converter circuit arrangement 300 connected to a direct current source can be selected according to the selection of a half-wave of the first or second exemplary embodiment, for example by using the first semiconductor switch (Si) 112 and the second semiconductor switch (S2) 114 to switch between the magnetization phases.
  • the additional semiconductor switch (S3) 116 and, in the first exemplary embodiment, the additional semiconductor switches (S4) 118, (S5) 202 and (Se) 204 can each be replaced by a defined circuit arrangement, for example in accordance with the circuit in the positive half-wave of the tables above .
  • each exemplary embodiment is described with reference to the buck converter circuit arrangements 100 with a direct current source according to FIGS. 7A and 7B and with an alternating current source according to FIGS. 8A to 8D.
  • the buck converter circuit arrangement 100 is operated at the boundary gap (English: “Boundary Conduction Mode”, or “BCM” for short).
  • the time ton for magnetizing the inductance (L) 104 is kept proportional to the power and is specified by a voltage regulator which is intended to keep the output voltage of the circuit, for example across the electrical load 108, constant.
  • the time t O ff for demagnetizing the inductor (L) 104 is set in the exemplary embodiment of the buck converter circuit arrangement 100 .
  • a vanishing current signal (English: “Zero Current Detection”, abbreviated: ZCD) is generated, which is conventionally caused by the charge reversal process of a diode 12 .
  • a buck converter circuit arrangement 100 (also: buck converter topology), in which the function of the diode 12 is implemented by a semiconductor switch 114, ZCD cannot be generated without a controller 150 since the semiconductor switch 114 does not block by itself.
  • the point in time at which the second semiconductor switch 114 is to switch off is determined (for example calculated) in advance (for example before the end of a variable time period t O ff of the demagnetization phase, at the end of which the second semiconductor switch 114 is switched off) and the determination (e.g. calculation) by measuring and/or controlling (in particular regulating) the current, in particular using a measuring resistor 110-1, 110-2 or 110-3 at a specified point in time within a period of one magnetization and demagnetization phase.
  • the duration t off of the demagnetization phase, in which the first semiconductor switch is open and the second is closed, is conventionally determined using formula (2).
  • the conventional determination may result in an actual current value in the inductor (L) 104 deviating from a predetermined current value of an ideal lossless buck converter circuit arrangement 100 due to tolerances and other factors such as delays in drivers. It will thus be checked which actual current value was reached in the inductance (L) 104 at the end of the demagnetization phase.
  • the required information of the current can be taken from the current path of the semiconductor switch (S2) 114 of FIGS. 7A and 7B, for example.
  • a measuring voltage which is proportional to the current through the semiconductor switch 114 can be generated with the aid of the measuring resistor 110 - 1 .
  • a current value during the duration ton of the magnetization phase of the inductor 104 can be measured by means of the measuring resistor (for example referred to as "Shunt R1" in Fig. 7A and 7B) 110-2 in the current path of the first semiconductor switch (S1) 112.
  • the semiconductor switch (S1) 112 is connected to a positive input voltage n with a positive pole 102-1 and a negative pole 102-2 during the period t on of the magnetization phase.
  • the arrangement of the first measuring resistor 110-1 and/or the second measuring resistor 110-2 between the electrical consumer 108 and the negative pole 102-2 and/or close to a ground connected to the node 128 can also be referred to as an arrangement in the "low side path”. .
  • Fig. 12 shows an example of a measured current curve through the inductance 104 of the buck converter circuit arrangement 100 of Figs. 7A and 7B with a positive input voltage V n with a time-regulated curve comprising the fixed time duration (ton) 1202 of the magnetization phase, variable time duration (t O ff) 1204 -1 ; 1204-2; 1204-3 of the demagnetization phase and the resulting period (T period ) 1206-1; 1206-2; 1206-3 and a corresponding change (fset) 1208 (also: settling time, time correction and/or actuator of a current controller for correcting the current limit) of the changeable time durations.
  • the information necessary to be able to correct the lower current threshold 1214 is contained in the current through a measuring resistor, for example measuring resistor 110-2 in the current path of the first semiconductor switch 112 of FIG. 7A.
  • the current 1210 flows through the first semiconductor switch 112 during the magnetization phase (ton) 1202.
  • the current 1214 at the time at the beginning of the magnetization phase is to be kept constant at a (for example negative) reference value ( lp ef) 1218. It is therefore favorable, for example, to measure the current 1210 as close as possible to the switching point in time from the demagnetization phase to the magnetization phase.
  • the solid line h at reference numeral 1210 designates the current through the first semiconductor switch 112, which in the magnetization phase (ton) 1202 corresponds to the current through the inductor (L) 104.
  • the current IL flows at reference numeral 1212 through the inductance (L) 104 and the second semiconductor switch 114.
  • empty (t-1) at reference number 1216-1 indicates the measured current error two switching cycles ago, and lerr at reference number 1216-2 indicates the last measured current error.
  • the measured (also read) current value 1214 is fed into the controller 150, for example a DSP or microcontroller, to determine the duration t off of the demagnetization phase and/or the period duration T period .
  • FIG. 13 shows an embodiment of a method for controlling the semiconductor switches 112; 114 of the buck converter circuit arrangement 100 of FIGS. 7A and 7B during a magnetization phase and a demagnetization phase of an inductor 104.
  • the method can be executed by the control unit 150, for example comprising a DSP and/or microcontroller. Alternatively or in addition, the method can be referred to as a rule structure.
  • control unit 150 e.g -Integral- controller 1318, which sets or determines the duration ton of the magnetization phase, precalculates a period Tperiod (for example at reference number 1316 and/or according to formula (2) added to ton), with which the current II through the inductor 104 has the lower Current threshold should reach 1218.
  • Tperiod for example at reference number 1316 and/or according to formula (2) added to ton
  • both semiconductor switches 112 and 114 are off, and a short time later the first semiconductor switch (Si) 112 is switched on again.
  • the measuring resistor 110-2 also: shunt R1 is live, and the current value 1214 is measured directly after the switching of the first semiconductor switch (S1) 112. If the measured current value 1214 at the reference sign 1314 deviates from the reference current value 1218, a current controller (also: "huik controller” or “h controller” for short) 1320 enters a deviation toffset, which is indicated by reference numbers
  • the duration T pe riode of a period at reference number 1322 and the duration ton of the magnetization phase at reference number 1324 are supplied at reference number 1326 to a pulse wave modulation (English: “pulse width modulation”, short: PWM), which the semiconductor switches (for example 112 and 114 in the exemplary embodiment the step-down converter circuit arrangement of FIGS. 7A and 7B), in particular at high frequency.
  • a pulse wave modulation English: "pulse width modulation", short: PWM
  • PWM pulse width modulation
  • the semiconductor switches for example 112 and 114 in the exemplary embodiment the step-down converter circuit arrangement of FIGS. 7A and 7B
  • the current value 1214 approaches the reference current value 1218 at the measurement time of the next period (also: in the next pulse).
  • the current controller 1320 adjusts the current 1214 in the measuring point to the reference current 1218.
  • the reference current value 1218 is the lower limit value of the (for example triangular) inductor current II 1210; 1212 used.
  • the timing of the measurement of the current value 1214 described above is merely an example.
  • the method may be performed at any other point of a current edge, such as current edge 1210 , by adjusting a determination of reference current value 1218 .
  • a different selection of the reference current value can be used, for example, to regulate an average current.
  • the step-down circuit arrangement 100 can be operated with an average current as the reference current in continuous mode (CCM).
  • CCM continuous mode
  • a current measurement through the second semiconductor switch (S2) 114 can be used, for example as an input value 1214 im, for example using a current transformer and/or by changing over the reference potential, for example the grounding shown at node 128 in Fig. 7A and 7B Method of Fig. 13.
  • the (e.g. triangular) current 1210; 1212 can be measured by the inductance 104. Due to a permanent current flow, in particular both in the magnetization phase and the demagnetization phase in Fig. 7A or 7B, the use of measuring resistor 110-1 can result in higher losses than when using measuring resistor 110-2, which is only active in the magnetizing phase of Fig. 7A is live.
  • FIG. 8A to 8D show a generalization of the buck converter circuit 100 for an AC power source, which can also be referred to as a “buck converter as a bridgeless PFC topology”.
  • current values can be measured either via the measuring resistor 110-2 during the magnetization phase 140 or through the measuring resistor 110-1 during the entire period.
  • one or more current values during the demagnetization phase 142 at a measuring resistor 110-3 in the current path of the second semiconductor switch (S2) 114, or via current transformers (not shown) in the current paths of the first semiconductor switch (S1) 112 and/or the second Semiconductor switch (S2) 114 are measured.
  • the semiconductor switches (S3) 116 and (S4) 118 in FIGS. 8A to 8D serve as pole changers and are switched on alternately depending on the polarity of the input voltage.
  • the fourth semiconductor switch (S4) 118 With a positive input voltage, the fourth semiconductor switch (S4) 118 is switched on, and the regulation and functionality of the semiconductor switches (S1) 112 and (S2) 114 behaves as described for the positive DC source.
  • the fourth semiconductor switch (S4) 118 is turned off and the third semiconductor switch (S3) 116 is turned on.
  • the second semiconductor switch (S2) 114 is now switched on in order to switch the inductance 114 to be able to be magnetized at reference number 144, and the semiconductor switch (Si) 112 is switched on for the demagnetization phase 146.
  • the direction of the current through the measuring resistor 110-2 (also: shunt R1) is reversed when the input voltage is negative compared to the direction of the current when the input voltage is positive. In this case, a specified point in time of the measurement does not have to change (for example compared to a positive direct current source).
  • the current measured by the measuring resistor 110- 2 shows the current through the inductance during the magnetization phase 140 of the positive half-cycle in FIG. 8A and/or the magnetization phase 144 of the negative half-cycle in FIG. 8C.
  • a reference potential (“ground” for short: GND) can be placed on the negative contact to the supply voltage in the buck converter circuit arrangement 100 of FIGS. 8A to 8D, which can describe the neutral conductor, for example.
  • the current information via the measuring resistor 110-1 can also be used.
  • a possible disadvantage of measuring the current across the measuring resistor 110-1 is that the four semiconductor switches (Si, S2, S3 and S4) 112, 114, 116 and 118 all have to be driven in an electrically isolated manner. The circuit complexity is therefore lower for the reference potential shown near the measuring resistor 110-3 (also: shunt R4).
  • the second semiconductor switch (S2) 114 carries the demagnetization current 142 with a positive input voltage and the magnetization current 144 with a negative input voltage.
  • the current direction through the measuring resistor 110-3 (also: shunt R4) is independent of the polarity of the supply voltage.
  • the method for controlling the semiconductor switches of a circuit arrangement during a magnetization phase and a demagnetization phase of an inductance 104 can be used for other circuit arrangements, for example the step-up converter and flyback converter circuit arrangements 200 or 300 of FIGS. 9A to 9H, FIGS. 10A and 10B and FIG. 11A and 11B, can be used.
  • a changeable time duration for example t O ff of the demagnetization phase, can be adjusted (also: corrected) by means of the method.
  • the method is particularly suitable for circuit arrangements (also: topologies) 100; 200; 300, which can be switched quasi-resonantly.
  • the method can be used, for example, in flyback converter circuit arrangements 300, in particular with a pole rectifier (for example a rectifier or synchronous rectifier), in step-up converter circuit arrangements 200 with a second semiconductor switch (S2) 114 instead of a diode, in step-up converter circuit arrangements 100 as described here and in step-up converter Circuit arrangements (English: "Boost Converter” or "Step-up Converter”) are used.
  • step-up converter circuit arrangement 200 as a step-up converter circuit arrangement with a direct current source and/or an alternating current source can also be found on the circuit diagrams of the German patent applications 102020117180.3 “Step-up converter for a power supply of an electrical consumer as well as a power supply and method for step-up conversion of the input voltage in a power supply of an electrical consumer”.
  • 102020 120 530.9 Boost converter circuit arrangement, power supply and method for converting an input voltage outwards
  • 102020126471.2 Boost converter circuit arrangement, power supply and method for converting an input voltage outwards.
  • the switch arrangements according to the invention 100; 200 and 300 low-loss switching of the semiconductor switches can be achieved with a stable, for example negative, current component.
  • a duration of a magnetization phase can be fixed and a duration of a demagnetization phase can be changed as a function of the, for example negative, current component.
  • the current component for example negative, can be measured across a measuring resistor at one or a few predetermined points in time during a period comprising a magnetization and demagnetization phase.
  • Step-up converter circuit arrangement 200 Step-up converter circuit arrangement 200
  • PI controller Proportional integral controller

Abstract

Eine Technik zur Steuerung der Halbleiterschalter (112; 114) einer Schaltungsanordnung, insbesondere als Tiefsetzsteller (100), Hochtiefsetzsteller oder Sperrwandler an einer Gleichstromquelle oder an einer Wechselstromquelle, während einer Periode umfassend eine festgelegte Zeitdauer (ton) einer Aufmagnetisierungsphase (140) und eine veränderbare Zeitdauer (toff) einer Abmagnetisierungsphase (142) einer Induktivität (104) wird bereitgestellt. Die Tiefsetzsteller-Schaltungsanordnung (100) umfasst einen während der Aufmagnetisierungsphase (140) leitenden ersten Halbleiterschalter (112) und einen während der Abmagnetisierungsphase (142) leitenden zweiten Halbleiterschalter (114), die Induktivität (104), eine Kapazität (106) parallel zu einem elektrischen Verbraucher (108) und mindestens eine Strommessstelle (110-1; 110-2) im Strompfad eines der Halbleiterschalter (112; 114). Ein Stromwert wird über der Strommessstelle (110-1; 110-2) während eines festgelegten Zeitpunkts der Periode gemessen und mit einem festgelegten Referenzstromwert verglichen. In Abhängigkeit von dem Vergleichsergebnis wird die Zeitdauer (toff) der Abmagnetisierungsphase (142) verändert.

Description

Steuerung von Halbleiterschaltern einer Spannungswandler- Schaltungsanordnung
Die Erfindung betrifft eine Technik zur Steuerung der Halbleiterschalter einer Schaltungsanordnung zur Spannungswandlung zwischen einer Stromquelle und elektrischem Verbraucher. Insbesondere wird ein Stromregelverfahren einer Zweischalter-Tiefsetzsteller-Schaltungsanordnung mit Stromsignalinformation aus nur einem Halbleiterschalterpfad bereitgestellt.
Aus dem Stand der Technik ist eine Tiefsetzsteller-Schaltungsanordnung 10 mit einer Diode 12 wie in Fig. 1 gezeigt bekannt. Die Tiefsetzsteller- Schaltungsanordnung kann auf der Grenze (auch: Grenzlücke, Englisch: „Boundary Conduction Mode“, kurz BCM) zwischen einem nicht-lückenden Betrieb und einem lückenden Betrieb einer Induktivität L (auch: Drossel) betrieben werden, um ein verlustarmes Schalten eines Halbleiterschalters (S) zu erreichen, wobei üblicherweise ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) eingesetzt wird. Hierbei wird die Tiefsetzsteller-Schaltungsanordnung in der Nähe der Lückgrenze des Drosselstroms II SO betrieben, dass sowohl ein stromloses (Englisch: „zero current switching“, kurz: ZCS) als auch ein spannungsloses (Englisch: „zero voltage switching“, kurz: ZVS) Einschalten des Halbleiterschalters S ermöglicht wird. Die Drossel L der herkömmlichen Tiefsetzsteller-Schaltungsanordnung sowie die Ausgangskapazität des Halbleiterschalters Coss bilden dabei einen Serienresonanzschwingkreis. Dieser Serienresonanzkreis wird innerhalb der halben Periodendauer seiner Eigenfrequenz umgeladen, so dass bei Vorzeichenwechsel des Drosselstroms II die Ausgangskapazität Coss auf den doppelten Wert der Tiefsetzsteller- Eingangsspannung n, abzüglich der Tiefsetzsteller-Ausgangsspannung Vout umgeladen wird. Dadurch wird bei erneutem Einschalten des Halbleiterschalters S die Schaltspannung sowie der Einschaltstrom und somit die Schaltverluste reduziert. Wie in der Fig. 2 gezeigt lückt der Drosselstrom der herkömmlichen Tiefsetzsteller-Schaltungsanordnung während jeder Schaltperiode des Halbleiterschalters S. Dabei setzen sich die zeitlichen Zusammenhänge wie folgt zusammen:
Figure imgf000004_0001
Um ein möglichst verlustfreies Schalten des Halbleiterschalters S zu gewährleisten, darf die Periodendauer eines Schaltzyklus Ts nicht kürzer sein als:
Figure imgf000004_0002
In besonders verlustoptimierten Anwendungen kommt an Stelle einer herkömmlichen Tiefsetzsteller-Schaltungsanordnung mit Diode 12, wie in Fig. 1 gezeigt, eine Halbbrückenschaltung mit mindestens zwei aktiven Halbleiterschaltern (Si , S2) zum Einsatz, wie in Fig. 4 gezeigt. Dabei wird die Diode 12 aus Fig. 1 durch den zweiten Halbleiterschalter S2 ersetzt. Die Schaltung der Fig. 4 kann auch als Vollbrücken-Tiefsetzer- Leistungsfaktorkorrektur-Schaltungsanordnung bezeichnet werden (kurz: „Vollbrücken-Buck-PFC-Schaltung“ mit Tiefsetzsteller auf Englisch: „buck“ und Leistungsfaktorkorrektur auf Englisch: „power factor correction“, kurz: „PFC“).
In Fig. 3 ist eine idealisierte zeitliche Abfolge der Ansteuerung der Halbleiterschalter S1 und S2 einer idealisierten verlustfreien Schaltung gemäß Fig. 4 für eine positive Eingangsspannung Vjn dargestellt.
Die Bedingung für das Abschalten des ersten Halbleiterschalters S1 und das Einschalten des zweiten Halbleiterschalters S2 ist in diesem idealisierten Fall das Überschreiten einer oberen Stromschwelle lh des Drosselstroms Die Stromschwelle lh wird für den jeweiligen Arbeitspunkt der Schaltungsanordnung von einem Stromregler vorgegeben. Die Bedingung für das Abschalten des zweiten Halbleiterschalters S2 und das Einschalten des ersten Halbleiterschalters S1 ist in diesem idealisierten Fall das Unterschreiten einer unteren Stromschwelle h des Drosselstroms Die Stromschwelle h ist statisch vorgegeben und sorgt für ein vollständiges Um laden von Coss-
Dabei bleibt im Gegensatz zur Schaltungsanordnung der Fig. 1 der Halbleiterschalter S2 solange eingeschaltet, bis ein vollständiges Umladen von Coss auf null Volt (0 V) erfolgt ist. Danach wird der erste Halbleiter S1 ein- und der zweite Halbleiterschalter S2 zeitgleich abgeschaltet, so dass der Strom II vom zweiten Halbleiterschalter S2 auf den ersten Halbleiterschalter S1 kommutieren kann und die Steigung des Stromes wieder positiv wird.
In der Dissertation „Current Mode Control structure: Current-Mode Control: Modeling and Digital Application” on Jian Li (14. April 2009, Blacksburg Virginia) ist ein alternatives Verfahren zur idealisierten Generierung von Schaltzeiten (Ton) des ersten Halbleiterschalters S1 und des zweiten Halbleiterschalters S2 für die eine idealisiert verlustfreie in Fig. 5 gezeigte Tiefsetzsteller- Schaltungsanordnung beschrieben. Fig. 6 (a) zeigt eine Spitzenstrom-Steuerung (Englisch: „peak current mode control“, kurz: „PCMC“), Fig. 6 (b) zeigt eine idealisierte Talstrom-Steuerung (Englisch: „valley current mode control“), Fig. 6 (c) zeigt eine idealisierte konstante „On-Zeit“-Steuerung („constant on-time control“), Fig. 6 (d) zeigt eine idealisierte konstante „Off-Zeit”-Steuerung („constant off-time control“) und Fig. 6 (e) zeigt eine idealisierte hysterische Steuerung („hysteric control“).
Die herkömmlichen Verfahren zur Generierung der Schaltsignale für Tiefsetzsteller-Topologien, die mit zwei Halbleiterschaltern betrieben werden, benötigen die gesamte Information des Stromverlaufs durch die Induktivität L, um mit Komparatoren die Schaltsignale zu erzeugen. Es gibt zwei herkömmliche Möglichkeiten, dies jeweils mit erheblichen Nachteilen zu realisieren. Gemäß einer ersten herkömmlichen Schaltsignal-Steuerung wird der Strom II direkt mit einem Strommesswiderstand (kurz: Messwiderstand; auch: „Shunt“) im Pfad von II unter Einsatz eines Schaltkreises gemessen, der das Signal auf das Messpotenzial bringt. Nachteilig an der ersten herkömmlichen Schaltsignal- Steuerung ist, dass der Schaltkreis für eine Potenzialtrennung üblicherweise sehr teuer ist. Beispielsweise wird herkömmlicherweise eine Hall-Messung eingesetzt. Nachteilig an der ersten herkömmlichen Schaltsignal-Steuerung ist ferner, dass der Schaltkreis für die Potenzialtrennung üblicherweise eine nur geringe Bandbreite hat und das Signal verzerrt wiedergibt.
Gemäß einer zweiten herkömmlichen Schaltsignal-Steuerung wird der Strom mit Stromwandlern in den einzelnen Schalterpfaden gemessen unter Einsatz zusätzlicher Beschaltung zur Entmagnetisierung der Stromwandler und zusätzlicher Beschaltung, um den Strom bidirektional zu messen. Nachteilig an der zweiten herkömmlichen Schaltsignal-Steuerung ist, dass die Schaltung aufwändig ist mit vielen Komponenten. Nachteilig an der zweiten herkömmlichen Schaltsignal-Steuerung ist ferner, dass Stromwandler üblicherweise teurer sind als Strommesswiderstände (auch: „Shunts“).
Der Erfindung liegt daher die Aufgabe zu Grunde, eine Technik zur Steuerung der Halbleiterschalter einer Schaltungsanordnung zur Spannungswandlung zwischen einer Stromquelle und elektrischem Verbraucher anzugeben, in der ein Potenzial für Messschaltungen und/oder Steuerungsschaltungen (insbesondere Regelungsschaltungen) auf ein störungsarmes Potenzial, beispielsweise einer negativen Zwischenkreisspannung, gelegt werden kann. Alternativ oder ergänzend besteht die Aufgabe, eine geeignete Strommessung mit nur einem Messwiderstand und/oder nur geringer Zusatzbeschaltung zur Generierung der Halbleiterschaltersignale für die Halbleiterschalter zu erreichen.
Die Aufgabe wird oder die Aufgaben werden mit den Merkmalen der unabhängigen Ansprüche gelöst. Zweckmäßige Ausgestaltungen und vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben. Ausführungsbeispiele der Erfindung sind im Folgenden unter teilweiser Bezugnahme auf die Figuren beschrieben.
Gemäß einem ersten Aspekt umfasst eine Tiefsetzsteller-Schaltungsanordnung zur Stromversorgung eines elektrischen Verbrauchers eine zwischen einem ersten Knotenpunkt und einem zweiten Knotenpunkt geschaltete Induktivität, eine zwischen dem zweiten Knotenpunkt und einem dritten Knotenpunkt geschaltete Kapazität, und einen zwischen dem zweiten Knotenpunkt und dem dritten Knotenpunkt parallel zur Kapazität geschalteten Gleichspannungsausgang zum Anschluss des Verbrauchers. Die Tiefsetzsteller- Schaltungsanordnung umfasst ferner eine Eingangseinheit zum Anschluss einer die Tiefsetzsteller-Schaltungsanordnung speisenden Stromquelle, wobei die Eingangseinheit einen ersten Pol, der zumindest in einer positiven Halbwelle als Pluspol wirkt, und einen zweiten Pol, der zumindest in der positiven Halbwelle als Minuspol wirkt, aufweist. Die Tiefsetzsteller-Schaltungsanordnung umfasst ferner einen ersten Halbleiterschalter, der dazu angeordnet ist, den ersten Pol mit dem ersten Knotenpunkt wahlweise leitend zu verbinden, und einen zweiten Halbleiterschalter, der dazu angeordnet ist, den ersten Knotenpunkt und den dritten Knotenpunkt über einen vierten Knotenpunkt wahlweise leitend zu verbinden. Die Tiefsetzsteller-Schaltungsanordnung umfasst ferner mindestens eine Strommessstelle, die in einem den ersten Knotenpunkt, den zweiten Knotenpunkt und den dritten Knotenpunkt umfassenden Strompfad hinter dem dritten Knotenpunkt angeordnet ist. Die Tiefsetzsteller-Schaltungsanordnung umfasst ferner eine Steuereinheit, die dazu ausgebildet ist, den ersten Halbleiterschalter während einer festgelegten Zeitdauer (ton) einer Aufmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle leitend und während einer veränderbaren Zeitdauer (tOff) einer Abmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle nicht-leitend zu schalten, und den zweiten Halbleiterschalter während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle leitend zu schalten.
Die festgelegte Zeitdauer (ton) der Aufmagnetisierungsphase der (beispielsweise ersten) Induktivität ist für jede Schaltungsanordnung des ersten, zweiten und dritten Aspekts in Abhängigkeit von einem vorgegebenen maximalen Strom durch die Induktivität festgelegt. Alternativ oder ergänzend ist die veränderbare Zeitdauer (tOff) der Abmagnetisierungsphase der (beispielsweise ersten) Induktivität für jede Schaltungsanordnung des ersten, zweiten und dritten Aspekts in Abhängigkeit von einem Vergleich eines vorgegebenen minimalen Stroms durch die Induktivität und eines über der mindestens einen Strommessstelle messbaren Stroms veränderbar.
Die Tiefsetzsteller-Schaltung kann auch als Abwärtswandler-Schaltung (Englisch „buck converter“ und/oder „step-down converter“) bezeichnet werden.
Die Stromversorgung des elektrischen Verbrauchers kann eine Gleichstrom- Versorgung und/oder eine Gleichspannungs-Versorgung umfassen. Zumindest die positive Halbwelle kann der Versorgung mit Gleichstrom und/oder mit Gleichspannung entsprechen.
Alternativ oder ergänzend kann die Stromversorgung eine Wechselstrom- Versorgung und/oder eine Wechselspannungs-Versorgung umfassen. Die Wechselstrom-Versorgung und/oder die Wechselspannungs-Versorgung kann die positive Halbwelle und eine negative Halbwelle umfassen.
Die Induktivität kann eine Spule und/oder Drossel umfassen.
Die Kapazität kann einen Kondensator, insbesondere einen Glättungskondensator, umfassen.
Der elektrische Verbraucher kann auch als Last (Englisch: „load“) bezeichnet werden.
Die Strommessstelle kann einen Messwiderstand umfassen. Der Messwiderstand kann auch als Strommesswiderstand oder fachsprachlich als „Shunt“ bezeichnet werden. Alternativ oder ergänzend kann die Strommessstelle einen Stromwandler (Englisch: „Current Sense Transformer“) umfassen. Weiterhin alternativ oder ergänzend kann die Strommessstelle einen Hall-Sensor und/oder einen induktiven Stromwandler umfassen.
Der leitende Zustand eines jeden Halbleiterschalters kann auch als geschlossen und/oder zu bezeichnet werden. Alternativ oder ergänzend kann der nichtleitende Zustand eines jeden Halbleiterschalters auch als offen bezeichnet werden.
Eine Kombination aus einer Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität und der zeitlich direkt nachfolgenden veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität kann als Periode, Tperiode, der Schaltungsanordnung bezeichnet werden.
Der vierte Knotenpunkt kann geerdet sein und/oder mit einer Masse verbunden sein.
Ausführungsbeispiele der (beispielsweise Tiefsetzsteller-) Schaltungsanordnungen können ein verlustarmes Schalten der, insbesondere ersten und zweiten, Halbleiterschalters ermöglichen, insbesondere auf der Grenze (Englisch: „boundary conduction mode“, kurz: BCM) eines lückenden Betriebs (Englisch: „discontinuous conduction mode“, kurz: DCM) zu einem nicht-lückenden Betrieb (Englisch: „continuous conduction mode“, kurz: CCM). Die Modifizierung einer herkömmlichen (beispielsweise Tiefsetzsteller- )Schaltungsanordnung kann dabei möglichst einfach gehalten sein, insbesondere durch Hinzufügen einer oder mehrerer Strommessstellen (beispielsweise eines oder mehrerer Messwiderstände) an geeigneten (vorzugsweise besonders störungsarmen hinsichtlich eines Bezugspotentials) Stellen im Schaltkreis. Alternativ oder ergänzend können eine oder wenige vereinzelte Strommessungen an der einen oder mehreren Strommessstellen zu bestimmten Zeitpunkten einer Periode zur Bestimmung des/der Umschaltzeitpunkts/e der mindestens zwei Halbleiterschalter ausreichen.
Die die Eingangseinheit der Tiefsetzsteller-Schaltungsanordnung speisende Stromquelle kann eine Wechselstromquelle umfassen, wobei der erste Pol in einer negativen Halbwelle als Minuspol wirkt, und wobei der zweite Pol in der negativen Halbwelle als Pluspol wirkt. Die Tiefsetzsteller-Schaltungsanordnung kann ferner einen dritten Halbleiterschalter, der den vierten Knotenpunkt über einen fünften Knotenpunkt mit dem ersten Pol wahlweise leitend verbindet, und einen vierten Halbleiterschalter, der den vierten Knotenpunkt über den fünften Knotenpunkt mit dem zweiten Pol wahlweise leitend verbindet, umfassen. Die Steuereinheit kann dazu ausgebildet sein, während der positiven Halbwelle den dritten Halbleiterschalter nicht-leitend und den vierten Halbleiterschalter leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, während der negativen Halbwelle den dritten Halbleiterschalter leitend und den vierten Halbleiterschalter nicht-leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter nicht-leitend und den zweiten Halbleiterschalter leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter leitend und den zweiten Halbleiterschalter nicht-leitend zu schalten.
Gemäß einem zweiten Aspekt umfasst eine Hochtiefsetzsteller- Schaltungsanordnung zur Stromversorgung eines elektrischen Verbrauchers eine zwischen einem ersten Knotenpunkt und einem zweiten Knotenpunkt geschaltete Induktivität, eine zwischen einem dritten Knotenpunkt und einem vierten Knotenpunkt geschaltete Kapazität, und einen zwischen dem dritten Knotenpunkt und dem vierten Knotenpunkt parallel zur Kapazität geschalteten Gleichspannungsausgang zum Anschluss des Verbrauchers. Die Hochtiefsetzsteller-Schaltungsanordnung umfasst ferner eine Eingangseinheit zum Anschluss einer die Hochtiefsetzsteller-Schaltungsanordnung speisenden Stromquelle, wobei die Eingangseinheit einen ersten Pol, der zumindest in einer positiven Halbwelle als Pluspol wirkt, und einen zweiten Pol, der zumindest in der positiven Halbwelle als Minuspol wirkt, aufweist. Die Hochtiefsetzsteller- Schaltungsanordnung umfasst ferner einen ersten Halbleiterschalter, der dazu angeordnet ist, den ersten Pol mit dem ersten Knotenpunkt wahlweise leitend zu verbinden; einen zweiten Halbleiterschalter, der dazu angeordnet ist, den ersten Knotenpunkt und den vierten Knotenpunkt über einen fünften Knotenpunkt und einen sechsten Knotenpunkt wahlweise leitend zu verbinden; einen dritten Halbleiterschalter, der dazu angeordnet ist, den zweiten Knotenpunkt und den dritten Knotenpunkt wahlweise leitend zu verbinden; und einen vierten Halbleiterschalter, der dazu angeordnet ist, den zweiten Knotenpunkt und den fünften Knotenpunkt wahlweise leitend zu verbinden. Die Hochtiefsetzsteller- Schaltungsanordnung umfasst ferner mindestens eine Strommessstelle, die in einem den vierten Knotenpunkt und den fünften Knotenpunkt umfassend Strompfad und/oder den vierten Halbleiterschalter und den fünften Knotenpunkt umfassenden Strompfad angeordnet ist. Die Hochtiefsetzsteller- Schaltungsanordnung umfasst ferner eine Steuereinheit, die dazu ausgebildet ist, in einer Funktion als Tiefsetzsteller der Hochtiefsetzsteller- Schaltungsanordnung den ersten Halbleiterschalter während einer festgelegten Zeitdauer (ton) einer Aufmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle leitend und während einer veränderbaren Zeitdauer (tOff) einer Abmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle nicht-leitend zu schalten, in der Funktion als Tiefsetzsteller den zweiten Halbleiterschalter während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle leitend zu schalten, und in der Funktion als Tiefsetzsteller den dritten Halbleiterschalter leitend zu schalten und den vierten Halbleiterschalter nichtleitend zu schalten.
Die Steuereinheit ist ferner in einer Funktion als Hochsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung dazu ausgebildet ist, zumindest in einer positiven Halbwelle den ersten Halbleiterschalter leitend und den zweiten Halbleiterschalter nicht-leitend zu schalten, wobei die Steuereinheit in der Funktion als Hochsetzsteller ferner dazu ausgebildet ist, den vierten Halbleiterschalter während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle nicht-leitend zu schalten, und in der Funktion als Hochsetzsteller den dritten Halbleiterschalter während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der Induktivität zumindest in der positiven Halbwelle leitend zu schalten.
Die Hochtiefsetzsteller-Schaltungsanordnung kann auch als Aufabwärtswandler (Englisch auch: „buck-boost converter“) bezeichnet werden.
Die Stromversorgung der Hochtiefsetzsteller-Schaltungsanordnung kann eine Gleichstromquelle und/oder eine Gleichspannungsquelle umfassen. Die positive Halbwelle kann einer positiven Gleichstromquelle und/oder einer positiven Gleichspannungsquelle entsprechen.
Alternativ oder ergänzend kann die Stromversorgung der Hochtiefsetzsteller- Schaltungsanordnung eine Wechselstromquelle und/oder eine Wechselspannungsquelle umfassen. Der Wechselstromquelle und/oder der Wechselspannungsquelle kann die positive Halbwelle und eine negative Halbwelle zugeordnet sein. In der negativen Halbwelle kann der erste Pol dem Minuspol entsprechend und der zweite Pol dem Pluspol.
Die die Eingangseinheit der Hochtiefsetzsteller-Schaltungsanordnung speisende Stromquelle kann eine Wechselstromquelle umfassen, wobei der erste Pol in einer negativen Halbwelle als Minuspol wirkt, wobei der zweite Pol in der negativen Halbwelle als Pluspol wirkt. Die Hochtiefsetzsteller- Schaltungsanordnung kann ferner einen fünften Halbleiterschalter, der den sechsten Knotenpunkt mit dem ersten Pol wahlweise leitend verbindet, und einen sechsten Halbleiterschalter, der den sechsten Knotenpunkt mit dem zweiten Pol wahlweise leitend verbindet, umfassen. Die Steuereinheit kann dazu ausgebildet sein, während der positiven Halbwelle den fünften Halbleiterschalter nicht-leitend und den sechsten Halbleiterschalter leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, während der negativen Halbwelle den fünften Halbleiterschalter leitend und den sechsten Halbleiterschalter nicht-leitend zu schalten.
Die Steuereinheit dazu ausgebildet ist, in der Funktion als Tiefsetzsteller während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter nicht-leitend und den zweiten Halbleiterschalter leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, in der Funktion als Tiefsetzsteller während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter leitend und den zweiten Halbleiterschalter nicht-leitend zu schalten.
Die Steuereinheit kann ferner dazu ausgebildet sein, in der Funktion als Hochsetzsteller während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter nicht-leitend und den zweiten Halbleiterschalter leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, in der Funktion als Hochsetzsteller in der negativen Halbwelle den ersten Halbleiterschalter nicht-leitend und den zweiten Halbleiterschalter leitend zu schalten.
Gemäß einem dritten Aspekt umfasst eine Sperrwandler-Schaltungsanordnung zur Stromversorgung eines elektrischen Verbrauchers eine erste Induktivität und eine zweite Induktivität, wobei die erste Induktivität und die zweite Induktivität induktiv gekoppelt sind, wobei die erste Induktivität und die zweite Induktivität galvanisch getrennt sind, und wobei die zweite Induktivität an einen ersten Knotenpunkt angeschlossen ist. Die Sperrwandler-Schaltungsanordnung umfasst ferner eine zwischen dem ersten Knotenpunkt und einem zweiten Knotenpunkt geschaltete Kapazität und einen zwischen dem ersten Knotenpunkt und dem zweiten Knotenpunkt parallel zur Kapazität geschalteten Gleichspannungsausgang zum Anschluss des Verbrauchers. Die Sperrwandler- Schaltungsanordnung umfasst ferner eine Eingangseinheit zum Anschluss einer die Sperrwandler-Schaltungsanordnung speisenden Stromquelle, wobei die Eingangseinheit einen ersten Pol, der zumindest in einer positiven Halbwelle als Pluspol wirkt, und einen zweiten Pol, der zumindest in der positiven Halbwelle als Minuspol wirkt, aufweist. Die Sperrwandler-Schaltungsanordnung umfasst ferner einen ersten Halbleiterschalter, der dazu angeordnet ist, zumindest in der positiven Halbwelle die erste Induktivität mit dem zweiten Pol wahlweise leitend zu verbinden, und einen zweiten Halbleiterschalter, der zwischen dem zweiten Knotenpunkt und der zweiten Induktivität dazu angeordnet ist, die zweite Induktivität und die Kapazität wahlweise leitend zu verbinden. Die Sperrwandler- Schaltungsanordnung umfasst ferner mindestens eine Strommessstelle, der in einem den ersten Halbleiterschalter und die Stromquelle umfassenden Strompfad und/oder in einem den zweiten Knotenpunkt und zweiten Halbleiterschalter umfassenden Strompfad angeordnet ist. Die Sperrwandler- Schaltungsanordnung umfasst ferner eine Steuereinheit, die dazu ausgebildet ist, den ersten Halbleiterschalter während einer festgelegten Zeitdauer (ton) einer Aufmagnetisierungsphase der ersten Induktivität und der zweiten Induktivität leitend und während einer veränderbaren Zeitdauer (tOff) einer Abmagnetisierungsphase der ersten Induktivität und der zweiten Induktivität nicht-leitend zu schalten, und den zweiten Halbleiterschalter während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase der ersten Induktivität und der zweiten Induktivität zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der ersten Induktivität und der zweiten Induktivität zumindest in der positiven Halbwelle leitend zu schalten.
Die Sperrwandler-Schaltungsanordnung kann auch als „Flyback converter“ bezeichnet werden.
Die Stromversorgung der Sperrwandler-Schaltungsanordnung kann eine Gleichstromquelle und/oder eine Gleichspannungsquelle umfassen. Die positive Halbwelle kann einer positiven Gleichstromquelle und/oder eine positiven Gleichspannungsquelle entsprechen.
Alternativ oder ergänzend kann die Stromversorgung der Sperrwandler- Schaltungsanordnung eine Wechselstromquelle und/oder eine Wechselspannungsquelle umfassen. Der Wechselstromquelle und/oder der Wechselspannungsquelle kann die positive Halbwelle und eine negative Halbwelle zugeordnet sein. In der negativen Halbwelle kann der erste Pol dem Minuspol entsprechend und der zweite Pol dem Pluspol.
Die die Eingangseinheit der Sperrwandler-Schaltungsanordnung speisende Stromquelle kann eine Wechselstromquelle umfassen, wobei der erste Pol in einer negativen Halbwelle als Minuspol wirkt, wobei der zweite Pol in der negativen Halbwelle als Pluspol wirkt. Gemäß einem ersten Ausführungsbeispiel des dritten Aspekts mit Wechselstromquelle kann die Sperrwandler-Schaltungsanordnung ferner einen dritten Halbleiterschalter, einen vierten Halbleiterschalter, einen fünften Halbleiterschalter und einen sechsten Halbleiterschalter, wobei der dritte Halbleiterschalter dazu ausgebildet ist, die erste Induktivität wahlweise mit dem ersten Pol zu verbinden, wobei der vierte Halbleiterschalter dazu ausgebildet ist, die erste Induktivität wahlweise mit dem zweiten Pol zu verbinden, wobei der fünfte Halbleiterschalter dazu ausgebildet ist, den ersten Halbleiterschalter wahlweise mit dem zweiten Pol zu verbinden, und wobei der sechste Halbleiterschalter dazu angeordnet ist, den ersten Halbleiterschalter wahlweise mit dem ersten Pol zu verbinden.
Gemäß dem ersten Ausführungsbeispiel des dritten Aspekts mit Wechselstromquelle kann die Steuereinheit dazu ausgebildet sein, den dritten Halbleiterschalter und den fünften Halbleiterschalter jeweils während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase in der positiven Halbwelle leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der positiven Halbwelle nicht-leitend zu schalten, und den dritten Halbleiterschalter und den fünften Halbleiterschalter jeweils während der negativen Halbwelle nicht-leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, den vierten Halbleiterschalter und den sechsten Halbleiterschalter während der positiven Halbwelle jeweils nicht-leitend zu schalten, und den vierten Halbleiterschalter und den sechsten Halbleiterschalter während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase in der negativen Halbwelle jeweils leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der negativen Halbwelle jeweils nicht-leitend zu schalten.
Gemäß einem zweiten Ausführungsbeispiel des dritten Aspekts mit Wechselstromquelle kann die Sperrwandler-Schaltungsanordnung ferner eine dritte Induktivität und einen dritten Halbleiterschalter umfassen, wobei der dritte Halbleiterschalter dazu ausgebildet ist, die dritte Induktivität wahlweise mit dem ersten Knotenpunkt und dem zweiten Knotenpunkt zu verbinden. Gemäß dem zweiten Ausführungsbeispiel des dritten Aspekts mit Wechselstromquelle kann die Steuereinheit dazu ausgebildet sein, den zweiten Halbleiterschalter während der negativen Halbwelle nicht-leitend zu schalten. Die Steuereinheit kann ferner dazu ausgebildet sein, den dritten Halbleiterschalter während der positiven Halbwelle und während der festgelegten Zeitdauer (ton) der Aufmagnetisierungsphase zumindest der ersten Induktivität in der negativen Halbwelle nicht-leitend und während der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase zumindest der ersten Induktivität der negativen Halbwelle leitend zu schalten.
Die Zeitdauer ton der Aufmagnetisierungsphase kann für jede der erfindungsgemäßen Schaltungsanordnungen in Abhängigkeit von einem maximalen Strom durch die Induktivität konstant sein, beispielsweise für eine Betriebsdauer der (beispielsweise Tiefsetzsteller-) Schaltungsanordnung, für einen elektrischen Verbraucher und/oder für einen Arbeitspunkt der jeweiligen (beispielsweise Tiefsetzsteller-) Schaltungsanordnung festgelegt sein.
Alternativ oder ergänzend können tOff, toffset, tOff + toffset und/oder ein minimaler Strom durch die Induktivitäten der Schaltungsanordnungen von Toleranzen einzelner Bauteile und/oder Verzögerungen in Treibern abhängen.
Einer oder jeder der Halbleiterschalter einer oder jeder Schaltungsanordnung kann einen MOSFET, insbesondere einen n-Kanal-MOSFET, einen bipolaren Transistor, einen Thyristor und/oder einen Bipolartransistor mit isolierter Gate- Elektrode (IGBT) umfassen.
Die Steuereinheit einer oder jeder Schaltungsanordnung kann ferner dazu ausgebildet sein, die Schaltungsanordnung in einem nicht-lückenden Betrieb (CCM), einem lückenden Betrieb (DCM), und/oder auf einer Grenze zwischen dem nicht-lückenden und lückenden Betrieb (BCM) zu betreiben.
Der CCM kann eine Durchschnittsstrom-Regelung umfassen.
Die mindestens eine Strommessstelle einer oder jeder Schaltungsanordnung kann mindestens einen Messwiderstand umfassen. Die mindestens eine Strommessstelle einer oder jeder Schaltungsanordnung kann im Strompfad des ersten Halbleiterschalters angeordnet sein, die Steuereinheit kann ferner dazu ausgebildet sein, mindestens einen Stromwert während der Aufmagnetisierungsphase in der positiven Halbwelle und/oder in der negativen Halbwelle über der mindestens einen Strommessstelle zu messen.
Der mindestens eine Stromwert kann genau einen Stromwert zu einem festgelegten Zeitpunkt der Aufmagnetisierungsphase umfassen, vorzugsweise zu Beginn der Aufmagnetisierungsphase und/oder in der Nähe eines Umschaltzeitpunkts vom nicht-leitenden zum leitenden Zustand des ersten Halbleiterschalters.
Alternativ oder ergänzend kann die mindestens eine Strommessstelle einer oder jeder Schaltungsanordnung im Strompfad des zweiten Halbleiterschalters angeordnet sein. Die Steuereinheit kann ferner dazu ausgebildet sein, mindestens einen Stromwert während der Abmagnetisierungsphase in der positiven Halbwelle und/oder in der negativen Halbwelle über der mindestens einen Strommessstelle zu messen.
Alternativ oder ergänzend kann die mindestens eine Strommessstelle zwei Strommessstellen, jeweils eine im Strompfad des ersten Halbleiterschalters (Si) und einen im Strompfad des zweiten Halbleiterschalters (S2) beschrieben umfassen.
Die Steuereinheit einer oder jeder Schaltungsanordnung kann ferner dazu ausgebildet sein, mindestens einen oder jeden Halbleiterschalter in einem spannungslosen Zustand und/oder in einem stromlosen Zustand der Induktivität leitend zu schalten.
Der spannungslose Zustand wird auf Englisch auch als „zero voltage switching“ (kurz: ZVS) bezeichnet. Alternativ oder ergänzend wird der stromlose Zustand auf Englisch auch als „zero current switching“ (kurz: ZCS) bezeichnet. Die Steuereinheit einer oder jeder Schaltungsanordnung kann einen Digitalen Signalprozessor (DSP), einen Mikrokontroller mit Steuersoftware, einen Field Programmable Gate Array (FPGA), und/oder eine anwendungsspezifische integrierte Schaltung (ASIC) umfassen. Die Anwendungsspezifische integrierte Schaltung wird auf Englisch auch als „application-specific integrated circuit“ (kurz: ASIC) bezeichnet.
Gemäß einem vierten Aspekt ist ein Verfahren zur Steuerung der Halbleiterschalter einer Schaltungsanordnung während einer Aufmagnetisierungsphase und einer Abmagnetisierungsphase einer Induktivität bereitgestellt. Das Verfahren kann mittels einer Schaltungsanordnung gemäß dem ersten, zweiten und/oder dritten Aspekt ausgeführt werden.
Das Verfahren umfasst den Schritt des Messens eines Stromwerts über mindestens einer Strommessstelle einer der Schaltungsanordnungen des ersten, zweiten und/oder dritten Aspekts, wobei der Stromwert während eines festgelegten Zeitpunkts einer Periode, die eine festgelegte Zeitdauer (ton) einer Aufmagnetisierungsphase und eine veränderbare Zeitdauer (tOff) einer Abmagnetisierungsphase einer Induktivität umfasst, gemessen wird. Die festgelegte Zeitdauer (ton) der Aufmagnetisierungsphase der Induktivität ist in Abhängigkeit von einem vorgegebenen maximalen Strom durch die Induktivität festgelegt. Das Verfahren umfasst ferner den Schritt des Vergleichens des gemessenen Stromwerts mit einem für den Zeitpunkt der Messung festgelegten Referenzstromwert. Das Verfahren umfasst ferner den Schritt des Veränderns der veränderbaren Zeitdauer (tOff) der Abmagnetisierungsphase der Induktivität in Abhängigkeit von einem Ergebnis des Vergleichens des gemessenen Stromwerts mit dem Referenzstromwert.
Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnungen anhand bevorzugter Ausführungsbeispiele näher erläutert.
Es zeigen: Fig. 1 ein erstes schematisches Ausführungsbeispiel einer herkömmlichen Tiefsetzsteller-Schaltungsanordnung mit einem Halbleiterschalter und einer Diode;
Fig. 2 einen idealisierten Stromverlauf durch die Induktivität und einen idealisierten Spannungsverlauf über dem Halbleiterschalter der herkömmlichen Tiefsetzsteller-Schaltungsanordnung der Fig. 1 ;
Fig. 3 einen idealisierten Stromverlauf durch die Induktivität und einen idealisierten Spannungsverlauf über einem Halbleiterschalter der herkömmlichen Tiefsetzsteller-Schaltungsanordnung der nachfolgenden Fig. 4;
Fig. 4 ein zweites schematisches Ausführungsbeispiel einer herkömmlichen Tiefsetzsteller-Schaltungsanordnung mit zwei Halbleiterschaltern;
Fig. 5 ein drittes schematisches Ausführungsbeispiel einer herkömmlichen Tiefsetzsteller-Schaltungsanordnung mit zwei Halbleiterschaltern;
Fig. 6 idealisierte Stromverläufe durch die Induktivität und idealisierte Spannungsverläufe über einem Halbleiterschalter der herkömmlichen Tiefsetzsteller-Schaltungsanordnung der Fig. 5;
Fig. 7A und 7B ein schematisches Ausführungsbeispiel einer erfindungsgemäßen Tiefsetzsteller-Schaltungsanordnung mit Gleichstromquelle während einer Aufmagnetisierungsphase bzw. einer Abmagnetisierungsphase, wobei die erfindungsgemäße Tiefsetzsteller-Schaltungsanordnung zwei Halbleiterschalter und mindestens einem Messwiderstand umfasst; Fig. 8A bis 8D ein schematisches Ausführungsbeispiel einer erfindungsgemäßen Tiefsetzsteller-Schaltungsanordnung mit Wechselstromquelle während einer positiven Halbwelle (Fig. 8A und 8B) und während einer negativen Halbwelle (Fig. 8C und 8D) und jeweils einer Auf- und Abmagnetisierungsphase, wobei die erfindungsgemäße Tiefsetzsteller-Schaltungsanordnung vier Halbleiterschalter und mindestens einen Messwiderstand umfasst;
Fig. 9A bis 9H ein schematisches Ausführungsbeispiel einer erfindungsgemäßen Hochtiefsetzsteller-Schaltungsanordnung mit Wechselstromquelle im Einsatz als Hochsetzsteller (Fig. 9A bis 9D) und als Tiefsetzsteller (Fig. 9E bis 9H), wobei die erfindungsgemäße Hochtiefsetzsteller- Schaltungsanordnung sechs Halbleiterschalter und mindestens einen Messwiderstand umfasst;
Fig. 10A und 10B ein schematisches erstes Ausführungsbeispiel einer erfindungsgemäßen Sperrwandler-Schaltungsanordnung mit Wechselstromquelle während einer positiven Halbwelle (Fig. 10A) und während einer negativen Halbwelle (Fig. 10B) und jeweils einer Auf- und Abmagnetisierungsphase, wobei die erfindungsgemäße Sperrwandler-Schaltungsanordnung gemäß dem ersten Ausführungsbeispiel fünf Halbleiterschalter im Stromkreis einer ersten Induktivität und einen Halbleiterschalter im Stromkreis einer zweiten Induktivität umfasst sowie mindestens einen Messwiderstand in einem der beiden Stromkreise;
Fig. 11A und 11 B ein schematisches zweites Ausführungsbeispiel einer erfindungsgemäßen Sperrwandler-Schaltungsanordnung mit Wechselstromquelle während einer positiven Halbwelle (Fig. 10A) und während einer negativen Halbwelle (Fig. 10B) und jeweils einer Auf- und Abmagnetisierungsphase, wobei die erfindungsgemäße Sperrwandler-Schaltungsanordnung gemäß dem zweiten Ausführungsbeispiel mindestens einen Halbleiterschalter im Stromkreis einer ersten Induktivität und je einen Halbleiterschalter im Stromkreis einer zweiten und dritten Induktivität umfassen sowie mindestens einen Messwiderstand in einem der Stromkreise.
Fig. 12 einen beispielhaften Stromverlauf für die Induktivität und die beiden Halbleiterschalter der Tiefsetzsteller-Schaltungsanordnung der Fig. 7A und 7B, wobei die Zeitdauer (tOff) der Abmagnetisierungsphase aufgrund eines unteren Referenzstroms veränderbar ist; und
Fig. 13 ein beispielhaftes Verfahren zur Steuerung der Halbleiterschalter der Tiefsetzsteller-Schaltungsanordnung der Fig. 7A und 7B.
In den folgenden Ausführungsbeispielen wird als mindestens eine Strommessstelle jeweils mindestens ein Messwiderstand verwendet. Jedes der Ausführungsbeispiele kann alternativ oder ergänzend auch jedes andere Beispiel einer Strommessstelle (beispielsweise einen Hall-Sensor) verwenden.
Die Fig. 7A und 7B zeigen eine erfindungsgemäße Tiefsetzsteller- Schaltungsanordnung 100, die an eine Gleichstromquelle mit Pluspol 102-1 und Minuspol 102-2 angeschlossen ist. Die Tiefsetzsteller-Schaltungsanordnung 100 umfasst einen ersten Halbleiterschalter (Si) 112, der während einer Aufmagnetisierungsphase 140, gezeigt in Fig. 7A, einer Induktivität 104 leitend und während einer Abmagnetisierungsphase 142, gezeigt in Fig. 7B, der Induktivität 104 nicht-leitend ist. Über einen ersten Knotenpunkt 122 ist ein zweiter Halbleiterschalter (S2) 114 mit der Induktivität 104 elektrisch leitend verbindbar während der Abmagnetisierungsphase 104.
Die Steuerung der Halbeiterschalter-Stellungen für die Tiefsetzsteller- Schaltungsanordnung 100 der Fig. 7A und 7B kann wie folgt zusammengefasst werden:
Figure imgf000022_0001
Die Induktivität 104 ist über einen zweiten Knotenpunkt 124 mit einem elektrischen Verbraucher 108 und einer zum elektrischen Verbraucher 108 bis zu einem dritten Knotenpunkt 126 parallel geschalteten Kapazität 106 elektrisch leitend verbunden. Über einem vierten Knotenpunkt 128 sind er elektrische Verbraucher 108 und die Kapazität 106 wahlweise mit dem zweiten Halbleiterschalter (S2) 114 und dem Minuspol 102-2 der Gleichstromquelle verbindbar.
Die Schaltung der beiden Halbleiterschalter 112; 114 wird von einer Steuereinheit 150 in Abhängigkeit von einem gemessenen Stromwert gesteuert. Der Stromwert wird wahlweise über einem ersten Messwiderstand 110-1 oder einem zweiten Messwiderstand 110-2 gemessen. Über dem ersten Messwiderstand 110-1 kann der Stromwert wahlweise während der Aufmagnetisierungsphase 140 und der Abmagnetisierungsphase 142 gemessen werden. Über dem zweiten Messwiderstand 110-2 kann der Stromwert nur während der Aufmagnetisierungsphase 140 gemessen werden.
Die Tiefsetzsteller-Schaltungsanordnung 100 der Fig. 7A und 7B kann wahlweise nur den ersten Messwiderstand 110-1 oder den zweiten Messwiderstand 110-2 umfassen.
Fig. 8A, 8B, 8C und 8D zeigen eine erfindungsgemäße Tiefsetzsteller- Schaltungsanordnung 100, die an eine Wechselstromquelle mit erstem Pol 102- 1 und zweitem Pol 102-2 angeschlossen ist. Die Tiefsetzsteller- Schaltungsanordnung 100 der Fig. 8A bis 8D umfasst alle Elemente der Tiefsetzsteller-Schaltungsanordnung 100 der Fig. 7A und 7B, und der erste Halbleiterschalter (S1) 112 und der zweite Halbleiterschalter (S2) 114 sind während einer positiven Halbwelle entsprechend schaltbar. Die Tiefsetzsteller-Schaltungsanordnung 100 der Fig. 8A bis 8D umfasst zwei weitere Halbleiterschalter (S3) 116 und (S4) 118, die als Polrichter, insbesondere als Gleichrichter, der Wechselstromquelle fungieren.
In Fig. 8A und 8B sind während einer positiven Halbwelle die Strompfade während der Aufmagnetisierungsphase 140 der Induktivität 104 und während der Abmagnetisierungsphase 142 der Induktivität 104 gezeigt.
In Fig. 8C und 8D sind während einer negativen Halbwelle die Strompfade der Aufmagnetisierungsphase 144 der Induktivität 104 und während der Abmagnetisierungsphase 146 der Induktivität 104 gezeigt.
Die Steuerung der Halbeiterschalter-Stellungen für die Tiefsetzsteller- Schaltungsanordnung 100 der Fig. 8A bis 8D kann wie folgt zusammengefasst werden:
Tiefsetzsteller, Wechselstromquelle, Schalterstellungen
Figure imgf000023_0001
Figure imgf000023_0002
Der Messwiderstand 110-1 führt in jeder Halbwelle und jeder Magnetisierungsphase 140; 142; 144; 146 Strom. Der Messwiderstand 110-2 führt jeweils nur in der Aufmagnetisierungsphase 140; 144 jeder Halbwelle Strom. Ein dritter Messwiderstand 110-3 der an die Wechselstromquelle angeordneten Tiefsetzsteller-Schaltungsanordnung 100 führt nur Strom, wenn der zweite Halbleiterschalter (S2) 114 leitend geschaltet ist, also in der Abmagnetisierungsphase 142 der positiven Halbwelle und in der Aufmagnetisierungsphase 144 der negativen Halbwelle. Die Schaltung der vier Halbleiterschalter 112; 114; 116; 118 wird von einer (nicht gezeigten) Steuereinheit in Abhängigkeit von einem gemessenen Stromwert über mindestens einem der Messwiderstände 110-1 ; 110-2; 110-3 gesteuert.
Die Tiefsetzsteller-Schaltungsanordnung 100 der Fig. 8A bis 8D kann wahlweise nur den ersten Messwiderstand 110-1 , nur den zweiten Messwiderstand 110-2, nur den dritten Messwiderstand 110-3, oder eine Teilmenge von zwei der drei Messwiderstände 110-1 ; 110-2; 110-3 umfassen.
Fig. 9A bis 9H zeigen eine Hochtiefsetzsteller-Schaltungsanordnung 200, die an einen ersten Pol 102-1 und einen zweiten Pol 102-2 einer Wechselstromquelle angeschlossen ist. Die Hochtiefsetzsteller-Schaltungsanordnung 200 umfasst sechs Halbleiterschalter (Si; S2; S3; S S5; Sß) 112; 114; 116; 118; 202; 204, die über mehrere Knotenpunkte 122; 124; 126; 128; 130; 132 wahlweise mit der Induktivität 104, der Wechselstromquelle, und dem elektrischen Verbraucher 108 und parallel geschalteter Kapazität 106 elektrisch leitend verbunden werden können.
In Fig. 9A bis 9D sind die Stromverläufe für den Einsatz der Hochtiefsetzsteller- Schaltungsanordnung 200 als Hochsetzsteller während der Aufmagnetisierungsphase 140 und der Abmagnetisierungsphase 142 in der positiven Halbwelle und während der Aufmagnetisierungsphase 144 und der Abmagnetisierungsphase 146 in der negativen Halbwelle gezeigt.
Die Steuerung der Halbeiterschalter-Stellungen für die Hochtiefsetzsteller- Schaltungsanordnung 200 der Fig. 9A bis 9D als Hochsetzsteller kann wie folgt zusammengefasst werden:
Figure imgf000025_0002
Figure imgf000025_0001
Im Einsatz als Hochsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung 200 dienen somit der dritte Halbleiterschalter (S3) 116 und der vierte Halbleiterschalter (S4) 118 zum Umschalten zwischen Aufmagnetisierungsphase 140; 144 und Abmagnetisierungsphase 142; 146. Die ersten, zweiten, fünften und sechsten Hableiterschalter (S1) 112, (S2) 114, (S5) 202 und (Se) 204 dienen beim Einsatz als Hochsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung 200 als Polrichter, insbesondere als Gleichrichter zum Umschalten zwischen positiver und negativer Halbwelle.
Im Einsatz als Hochsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung 200 fließt in jeder Aufmagnetisierungsphase 140; 144 durch den ersten Messwiderstand 110-1 Strom, und in jeder Abmagnetisierungsphase 142; 146 durch den zweiten Messwiderstand 110-2 Strom.
In Fig. 9E bis 9H sind die Stromverläufe für den Einsatz der Hochtiefsetzsteller- Schaltungsanordnung 200 als Tiefsetzsteller während der Aufmagnetisierungsphase 140 und der Abmagnetisierungsphase 142 in der positiven Halbwelle und während der Aufmagnetisierungsphase 144 und der Abmagnetisierungsphase 146 in der negativen Halbwelle gezeigt.
Die Steuerung der Halbeiterschalter-Stellungen für die Hochtiefsetzsteller- Schaltungsanordnung 200 der Fig. 9E bis 9H als Tiefsetzsteller kann wie folgt zusammengefasst werden:
Figure imgf000026_0002
Figure imgf000026_0001
Im Einsatz als Tiefsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung 200 dienen somit der erste Halbleiterschalter (Si) 112 und der zweite Halbleiterschalter (S2) 114 zum Umschalten zwischen Aufmagnetisierungsphase 140; 144 und Abmagnetisierungsphase 142; 146. Die fünften und sechsten Halbleiterschalter (S5) 202 und (Se) 204 dienen beim Einsatz als Tiefsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung 200 als Polrichter, insbesondere als Gleichrichter zum Umschalten zwischen positiver und negativer Halbwelle.
Im Einsatz als Tiefsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung 200 fließt in jeder Aufmagnetisierungsphase 140; 144 und jeder Abmagnetisierungsphase 142; 146 Strom durch den zweiten Messwiderstand 110-2.
Die beiden Messwiderstände 110-1 ; 110-2 sind nur beispielhaft gezeigt. Analog zur an eine Wechselstromquelle angeschlossenen Tiefsetzsteller-Anordnung 100 der Fig. 8A bis 8D können weitere Messwiderstände an anderen Stellen im Schaltbild vorgesehen sein.
Die Hochtiefsetzsteller-Schaltungsanordnung 200 mit Anschluss an eine Wechselstromquelle kann durch Beschränkung auf eine (beispielsweise die positive) Halbwelle als Hochtiefsetzsteller-Schaltungsanordnung 200 mit Anschluss an eine Gleichstromquelle gelesen werden, in der der fünfte und sechste Halbleiterschalter (S5) 202 und (Se) 204 durch eine galvanische Trennung und eine leitende Verbindung ersetzt werden für die Wahl der positiven Halbwelle bzw. andersherum für die Wahl der negativen Halbwelle.
Fig. 10A und 10B zeigen ein erstes Ausführungsbeispiel einer Sperrwandler- Schaltungsanordnung 300 mit Anschluss an eine Wechselstromquelle während der positiven bzw. negativen Halbwelle. Die Sperrwandler-Schaltungsanordnung 300 umfasst zwei Stromkreise, die über eine erste Induktivität 104 und eine zweite Induktivität 302 induktiv gekoppelt sind. Die erste Induktivität 104 ist wahlweise über einen ersten Halbleiterschalter (Si) 112 an die Pole 102-1 ; 102-2 der Wechselstromquelle angeschlossen.
Die zweite Induktivität 302 ist im ersten Ausführungsbeispiel der Sperrwandler- Schaltungsanordnung 300 wahlweise über einen zweiten Halbleiterschalter (S2) 114 an einen elektrischen Verbraucher 108 und eine parallel geschaltete Kapazität 106 angeschlossen.
Die Steuerung der Halbeiterschalter-Stellungen für das erste Ausführungsbeispiel der Sperrwandler-Schaltungsanordnung 300 der Fig. 10A und 10B kann wie folgt zusammengefasst werden:
Figure imgf000027_0002
Figure imgf000027_0001
Im ersten Ausführungsbeispiel dienen somit der erste Halbleiterschalter (S1) 112 und der zweite Halbleiterschalter (S2) 114 zum Umschalten zwischen Aufmagnetisierungsphase 140; 144 (Stromfluss jeweils im linken Stromkreis der Fig. 10A und 10B) und Abmagnetisierungsphase 142; 146 (Stromfluss jeweils im rechten Stromkreis der Fig. 10A und 10B). Die vier weiteren Halbleiterschalter (S3) 116, (S4) 118, (S5) 202 und (Se) 204 wirken im ersten Ausführungsbeispiel der Sperrwandler-Schaltungsanordnung 300 gemeinsam als Polrichter, insbesondere als Gleichrichter.
In dem ersten Ausführungsbeispiel der Fig. 10A und 10B der Sperrwandler- Schaltungsanordnung 300 fließt durch den ersten Messwiderstand 110-1 im Stromkreis der ersten Induktivität 104 und der Wechselstromquelle während jeder Aufmagnetisierungsphase 140; 144 Strom. Während jeder Abmagnetisierungsphase 142; 146 fließt durch den zweiten Messwiderstand 1102-2 im Stromkreis der zweiten Induktivität 302, des elektrischen Verbrauchers 108 und der Kapazität 106 Strom.
Fig. 11 A und 11 B zeigen ein zweites Ausführungsbeispiel einer Sperrwandler- Schaltungsanordnung 300 mit Anschluss an eine Wechselstromquelle während der positiven bzw. negativen Halbwelle. Die Sperrwandler-Schaltungsanordnung 300 umfasst zwei Stromkreise, die über eine erste Induktivität 104 und eine zweite Induktivität 302 bzw. eine dritte Induktivität 304 induktiv gekoppelt sind. Die erste Induktivität 104 ist wahlweise über einen ersten Halbleiterschalter (S1) 112 an die Pole 102-1 ; 102-2 der Wechselstromquelle angeschlossen.
Die zweite Induktivität 302 ist wahlweise über einen zweiten Halbleiterschalter (S2) 114 und die dritte Induktivität 304 ist wahlweise über einen dritten Halbleiterschalter (S3) 116 im zweiten Ausführungsbeispiel der Sperrwandler- Schaltungsanordnung 300 an einen elektrischen Verbraucher 108 und eine parallel geschaltete Kapazität 106 angeschlossen.
Die Steuerung der Halbeiterschalter-Stellungen für das zweite Ausführungsbeispiel der Sperrwandler-Schaltungsanordnung 300 der Fig. 11 A und 11 B kann wie folgt zusammengefasst werden:
Figure imgf000029_0002
Figure imgf000029_0001
Im ersten Ausführungsbeispiel dient somit der erste Halbleiterschalter (Si) 112 zum Umschalten zwischen Aufmagnetisierungsphase 140; 144 (Stromfluss jeweils im linken Stromkreis der Fig. 11 A und 11 B in der positiven bzw. negativen Halbwelle). Der zweite Halbleiterschalter (S2) 114 dient zum Umschalten zwischen Aufmagnetisierungsphase 140 und Abmagnetisierungsphase 142 während der positiven Halbwelle (Stromfluss im rechten Stromkreis der Fig. 11A). Der dritte Halbleiterschalter (S3) 116 dient zum Umschalten zwischen Aufmagnetisierungsphase 144 und Abmagnetisierungsphase 146 während der negativen Halbwelle (Stromfluss im rechten Stromkreis der Fig. 11 B).
Im zweiten Ausführungsbeispiel der Fig. 11 A und 11 B fließt durch die erste Induktivität 104 Wechselstrom, und die wahlweise leitende Schaltung der zweiten Induktivität 302 und dritten Induktivität 304 wirkt als Polrichter, insbesondere als Gleichrichter.
In dem zweiten Ausführungsbeispiel der Fig. 11A und 11 B der Sperrwandler- Schaltungsanordnung 300 fließt durch den ersten Messwiderstand 110-1 im Stromkreis der ersten Induktivität 104 und der Wechselstromquelle während jeder Aufmagnetisierungsphase 140; 144 Strom. Während jeder Abmagnetisierungsphase 142; 146 fließt durch den zweiten Messwiderstand 1102-2 im Stromkreis der zweiten Induktivität 302 während der positiven Halbwelle bzw. der dritten Induktivität 304 während der negativen Halbwelle, des elektrischen Verbrauchers 108 und der Kapazität 106 Strom. Eine Sperrwandler-Schaltungsanordnung 300 mit Anschluss an eine Gleichstromquelle kann entsprechend der Wahl einer Halbwelle des ersten oder zweiten Ausführungsbeispiels gewählt werden, indem beispielsweise jeweils der erste Halbleiterschalter (Si) 112 und der zweite Halbleiterschalter (S2) 114 zum Umschalten zwischen den Magnetisierungsphasen dienen. Der weitere Halbleiterschalter (S3) 116, sowie im ersten Ausführungsbeispiel die weiteren Halbleiterschalter (S4) 118, (S5) 202 und (Se) 204 können jeweils durch eine festgelegte Schaltungsanordnung ersetzt werden, zum Beispiel gemäß der Schaltung in der positiven Halbwelle der obenstehenden Tabellen.
Im Folgenden wird ein je Ausführungsbeispiel anhand der Tiefsetzsteller- Schaltungsanordnungen 100 mit Gleichstromquelle gemäß Fig. 7A und 7B sowie mit Wechselstromquelle gemäß Fig. 8A bis 8D beschrieben.
In dem Ausführungsbeispiel wird die Tiefsetzsteller-Schaltungsanordnung 100 an der Grenzlücke (Englisch: „Boundary Conduction Mode“, kurz: „BCM“) betreiben. Die Zeit ton zum Aufmagnetisieren der Induktivität (L) 104 wird proportional zur Leistung gehalten und wird von einem Spannungsregler vorgegeben, der die Ausgangsspannung der Schaltung, beispielsweise über dem elektrischen Verbraucher 108, konstant halten soll.
Die Zeit tOff zum Abmagnetisieren der Induktivität (L) 104 wird in dem Ausführungsbeispiel der Tiefsetzsteller-Schaltungsanordnung 100 eingestellt. Beispielsweise wird ein verschwindendes Stromsignal (Englisch: „Zero Current Detection“, kurz: ZCD) erzeugt, das herkömmlicherweise durch den Umladevorgang einer Diode 12 hervorgerufen wird.
In einer Tiefsetzsteller-Schaltungsanordnung 100 (auch: Tiefsetzsteller- Topologie), in der die Funktion der Diode 12 durch einen Halbleiterschalter 114 realisiert wird, kann ZCD jedoch nicht ohne eine Steuerung 150 erzeugt werden, da der Halbleiterschalter 114 nicht von selbst sperrt. In einem bevorzugten Ausführungsbeispiel wird der Zeitpunkt, an dem der zweite Halbleiterschalter 114 abschalten soll, im Voraus (beispielsweise vor Ablauf einer veränderbaren Zeitdauer tOff der Abmagnetisierungsphase, an deren Ende der zweite Halbleiterschalter 114 abgeschaltet wird) bestimmt (beispielsweise berechnet) und die Bestimmung (beispielsweise Berechnung) durch ein Messen und/oder Steuern (insbesondere Regeln) des Stroms, insbesondere mittels eines Messwiderstands 110-1 , 110-2 oder 110-3 zu einem festgelegten Zeitpunkt innerhalb einer Periode aus je einer Auf- und Abmagnetisierungsphase, korrigiert.
Die Zeitdauer tOff der Abmagnetisierungsphase, in der der erste Halbleiterschalter geöffnet und der zweite geschlossen ist, wird herkömmlicherweise nach Formel (2) bestimmt.
Die herkömmliche Bestimmung kann durch Toleranzen und anderer Faktoren wie Verzögerungen in Treibern zu einer Abweichung eines tatsächlichen Stromwert in der Induktivität (L) 104 gegenüber einem vorgegebenen Stromwert einer idealen verlustfreien Tiefsetzsteller-Schaltungsanordnung 100 führen. Somit wird geprüft werden, welcher tatsächliche Stromwert in der Induktivität (L) 104 am Ende der Abmagnetisierungsphase erreicht wurde.
Die erforderliche Information des Stroms kann beispielsweise aus dem Strompfad des Halbleiterschalters (S2) 114 der Fig. 7A und 7B herangezogen werden. Mit Hilfe des Messwiderstandes 110-1 lässt sich eine Messspannung erzeugen, die proportional zum Storm durch den Halbleiterschalter 114 ist.
Alternativ oder ergänzend kann mittels des Messwiderstands (beispielsweise als „Shunt R1“ bezeichnet in Fig. 7A und 7B) 110-2 im Strompfad des ersten Halbleiterschalters (S1) 112 ein Stromwert während der Zeitdauer ton der Aufmagnetisierungsphase der Induktivität 104 gemessen werden. Im Ausführungsbeispiel der Fig. 7A ist der Halbleiterschalter (S1) 112 während der Zeitdauer ton der Aufmagnetisierungsphase an eine positive Eingangsspannung n mit Pluspol 102-1 und Minuspol 102-2 angeschlossen. Die Anordnung des ersten Messwiderstands 110-1 und/oder des zweiten Messwiderstands 110-2 zwischen dem elektrischen Verbraucher 108 und dem Minuspol 102-2 und/oder nahe einer am Knotenpunkt 128 angeschlossenen Erdung kann auch als Anordnung im „Low Side Pfad“ bezeichnet werden.
Fig. 12 zeigt beispielhaft einen gemessenen Stromverlauf durch die Induktivität 104 der Tiefsetzsteller-Schaltungsanordnung 100 der Fig. 7A und 7B bei positiver Eingangsspannung Vn mit zeitlichem Regelverlauf umfassend die festgelegte Zeitdauer (ton) 1202 der Aufmagnetisierungsphase, veränderbare Zeitdauer (tOff) 1204-1 ; 1204-2; 1204-3 der Abmagnetisierungsphase und der resultierenden Periode (Tperiode) 1206-1 ; 1206-2; 1206-3 sowie eine entsprechende Änderung ( fset) 1208 (auch: Ausregelzeit, Zeitkorrektur und/oder Stellglied eines Stromreglers zur Korrektur der Stromgrenze) der veränderbaren Zeitdauern.
Die notwendige Information, um die untere Stromschwelle 1214 ausregeln zu können, ist in dem Strom durch einen Messwiderstand enthalten, beispielsweise Messwiderstand 110-2 im Strompfad des ersten Halbleiterschalters 112 der Fig. 7A. Der Strom 1210 fließt während der Aufmagnetisierungsphase (ton) 1202 durch den ersten Halbleiterschalter 112. Der Strom 1214 zum Zeitpunkt am Anfang der Aufmagnetisierungsphase soll konstant auf einem (beispielsweise negativen) Referenzwert (lpef) 1218 gehalten werden. Daher ist es beispielsweise günstig, den Strom 1210 möglichst in der Nähe des Umschaltzeitpunktes von der Abmagnetisierungsphase zur Aufmagnetisierungsphase zu messen.
Die durchgezogene Linie h am Bezugszeichen 1210 bezeichnet den Strom durch den ersten Halbleiterschalter 112, der in der Aufmagnetisierungsphase (ton) 1202 mit dem Strom durch die Induktivität (L) 104 übereinstimmt. Während der Abmagnetisierungsphase 1204-1 ; 1204-2; 1204-3 fließt der Strom IL am Bezugszeichen 1212 durch die Induktivität (L) 104 und den zweiten Halbleiterschalter 114. leer (t-1 ) am Bezugszeichen 1216-1 bezeichnet den gemessenen Stromfehler zwei Schaltzyklen zurückliegend, und lerr am Bezugszeichen 1216-2 den zuletzt gemessenen Stromfehler.
Der gemessene (auch eingelesene) Stromwert 1214 wird in die Steuerung 150, beispielsweise einen DSP oder Mikrokontroller eingespeist zur Bestimmung der Zeitdauer tOff der Abmagnetisierungsphase und/oder der Periodendauer Tperiode.
Fig. 13 zeigt ein Ausführungsbeispiel eines Verfahrens zur Steuerung der Halbleiterschalter 112; 114 der Tiefsetzsteller-Schaltungsanordnung 100 der Fig. 7A und 7B während einer Aufmagnetisierungsphase und einer Abmagnetisierungsphase einer Induktivität 104.
Das Verfahren kann von der Steuereinheit 150, beispielsweise umfassend einen DSP und/oder Mikrokontroller, ausgeführt werden. Alternativ oder ergänzend kann das Verfahren als Regelstruktur bezeichnet werden.
Mit Hilfe der Steuereinheit 150, beispielsweise eines DSPs, wird aus den Informationen zur Eingangsspannung ( n) 1302 und Ausgangsspannung (Vout) 1304, die an Bezugszeichen 1312 mit einer Referenzausgangsspannung (VOut_ref) 1306 verglichen wird, und eines (beispielsweise Proportional-Integral- )Reglers 1318, der die Zeitdauer ton der Aufmagnetisierungsphase stellt oder bestimmt, eine Periode Tperiode vorberechnet (beispielsweise am Bezugszeichen 1316 und/oder gemäß Formel (2) addiert mit ton), mit welcher der Strom II durch die Induktivität 104 die untere Stromschwelle 1218 erreichen müsste.
Nach Beenden der Periode sind beide Halbleiterschalter 112 und 114 aus, und kurze Zeit später wird der erste Halbleiterschalter (Si) 112 wieder eingeschaltet. Der Messwiderstand 110-2 (auch: Shunt R1 ) ist stromführend, und direkt nach dem Schalten des ersten Halbleiterschalters (S1 ) 112 wird der Stromwert 1214 gemessen. Weicht der gemessene Stromwert 1214 am Referenzzeichen 1314 vom Referenzstromwert 1218 ab, so stellt ein Stromregler (auch: „huik-Regler“ oder kurz „h Regler“) 1320 eine Abweichung toffset ein, die bei Bezugszeichen
1322 auf die bisher berechnete Periode addiert wird. Die Zeitdauer Tperiode einer Periode bei Bezugszeichen 1322 und die Zeitdauer ton der Aufmagnetisierungsphase bei Bezugszeichen 1324 werden bei Bezugszeichen 1326 einer Pulswellenmodulation (Englisch: „pulse width modulation“, kurz: PWM) zugeführt, welche die Halbleiterschalter (beispielsweise 112 und 114 im Ausführungsbeispiel der Tiefsetzsteller-Schaltungsanordnung der Fig. 7A und 7B), insbesondere hochfrequent, steuert.
So nähert sich der Stromwert 1214 im Messzeitpunkt der nächsten Periode (auch: im nächsten Puls) dem Referenzstromwert 1218 an. Der Stromregler 1320 gleicht den Strom 1214 im Messpunkt dem Referenzstrom 1218 an. Als Referenzstromwert 1218 wird beispielsweise gemäß Fig. 12 der untere Grenzwert des (beispielsweise dreieckförmigen) Drosselstromes II 1210; 1212 verwendet.
Der vorstehende beschriebene Zeitpunkt der Messung des Stromwerts 1214 ist lediglich beispielhaft. Das Verfahren kann an jedem anderen Punkt einer Stromflanke, beispielsweise der Stromflanke 1210, ausgeführt werden, indem eine Bestimmung des Referenzstromwerts 1218 angepasst wird.
Mittels einer anderen Wahl des Referenzstromwerts kann beispielsweise ein Durchschnittsstrom (Englisch: „Average Current“) geregelt werden.
Beispielsweise kann die Tiefsetzer-Schaltungsanordnung 100 bei einem Durchschnittsstrom als Referenzstrom im nicht-lückenden Betrieb (CCM) betrieben werden.
Alternativ oder ergänzend kann, beispielsweise unter Einsatz eines Stromwandlers und/oder durch Umlegen des Bezugspotenzials, beispielsweise der am Knotenpunkt 128 in Fig. 7A und 7B gezeigten Erdung, eine Strommessung durch den zweiten Halbleiterschalter (S2) 114 verwendet werden, beispielsweise als Eingangswert 1214 im Verfahren der Fig. 13. Beispielsweise kann an dem Messwiderstand 110-1 (auch Shunt R3) der (beispielsweise dreieckförmige) Strom 1210; 1212 durch die Induktivität 104 gemessen werden. Durch eine dauerhafte Stromführung, insbesondere sowohl in der Aufmagnetisierungsphase als auch der Abmagnetisierungsphase in Fig. 7A bzw. 7B, können Verwendung des Messwiderstands 110-1 höhere Verluste eintreten als bei der Verwendung des Messwiderstands 110-2, der nur in der Aufmagnetisierungsphase der Fig. 7A stromführend ist.
Fig. 8A bis 8D zeigen eine Verallgemeinerung der Tiefsetzsteller-Schaltung 100 für eine Wechselstromquelle, die auch als „Buck-Converter als Bridgeless PFC Topologie“ bezeichnet werden kann.
In der in Fig. 8A und 8B gezeigten positiven Halbwelle können entsprechend der Tiefsetzsteller-Schaltung 100 der Fig. 7A und 7B Stromwerte wahlweise über den Messwiderstand 110-2 während der Aufmagnetisierungsphase 140 oder durch den Messwiderstand 110-1 während der ganzen Periode gemessen werden. Alternativ oder ergänzend können ein oder mehrere Stromwerte während der Abmagnetisierungsphase 142 an einem Messwiderstand 110-3 im Strompfad des zweiten Halbleiterschalters (S2) 114, oder über (nicht gezeigte) Stromwandler in den Strompfaden des ersten Halbleiterschalters (S1) 112 und/oder des zweiten Halbleiterschalters (S2) 114, gemessen werden.
Die Halbleiterschalter (S3) 116 und (S4) 118 in Fig. 8A bis 8D dienen als Polwender und werden je nach Polarität der Eingangsspannung im Wechsel voneinander eingeschaltet.
Bei positiver Eingangsspannung wird der vierte Halbleiterschalter (S4) 118 eingeschaltet, und die Regelung und Funktionalität der Halbleiterschalter (S1) 112 und (S2) 114 verhält sich wie für die positive Gleichstromquelle beschrieben.
Bei negativer Eingangsspannung wird der vierte Halbleiterschalter (S4) 118 ausgeschaltet, und der dritte Halbleiterschalter (S3) 116 ist eingeschaltet. Nun wird der zweite Halbleiterschalter (S2) 114 eingeschaltet, um die Induktivität 114 bei Bezugszeichen 144 aufmagnetisieren zu können, und der Halbleiterschalter (Si) 112 wird eingeschaltet für die Abmagnetisierungsphase 146.
Die Stromrichtung durch den Messwiderstand 110-2 (auch: Shunt R1 ) ist bei negativer Eingangsspannung gegenüber der Stromrichtung bei positiver Eingangsspannung umgekehrt. Ein festgelegter Zeitpunkt der Messung muss sich in diesem Fall (beispielsweise im Vergleich zu einer positiven Gleichstromquelle) nicht ändern. Der Strom, der durch den Messwiderstand 110- 2 (auch: Shunt R1 ) gemessen wird, zeigt den Strom durch die Induktivität während der Aufmagnetisierungsphase 140 der positiven Halbwelle in Fig. 8A und/oder der Aufmagnetisierungsphase 144 der negativen Halbwelle in Fig. 8C.
Ein Bezugspotenzial (Englisch: „ground“, kurz: GND) kann in der Tiefsetzsteller- Schaltungsanordnung 100 der Fig. 8A bis 8D auf den negativen Kontakt zur Versorgungsspannung gelegt werden, was beispielsweise den Neutralleiter beschreiben kann.
Um das üblicherweise störungsärmere Potenzial des Messwiderstands 110-1 (auch: Shunt R3) und der Kapazität 106 zu verwenden, kann auch die Strominformation über den Messwiderstand 110-1 (auch: Shunt R3) herangezogen werden. Ein möglicher Nachteil der Strommessung über dem Messwiderstand 110-1 ist, dass die vier Halbleiterschalter (Si, S2, S3 und S4) 112, 114, 116 und 118 alle potenzialgetrennt angesteuert werden müssen. Daher ist der Schaltungsaufwand bei dem dargestellten Bezugspotenzial nahe dem Messwiderstand 110-3 (auch: Shunt R4) geringer.
Im Falle einer Nutzung der Strominformation des Messwiderstands 110-3 (auch Shunt R4) ist der Zeitpunkt der Messung von der Polarität abhängig. Der zweite Halbleiterschalter (S2) 114 führt bei positiver Eingangsspannung den Abmagnetisierungsstrom 142 und bei negativer Eingangsspannung den Aufmagnetisierungsstrom 144. Die Stromrichtung durch den Messwiderstand 110-3 (auch: Shunt R4) ist von der Polarität der Versorgungsspannung unabhängig. Das Verfahren zur Steuerung der Halbleiterschalter einer Schaltungsanordnung während einer Aufmagnetisierungsphase und einer Abmagnetisierungsphase einer Induktivität 104 kann für weitere Schaltungsanordnungen, beispielsweise den Hochtiefsetzsteller- und Sperrwandler-Schaltungsanordnungen 200 bzw. 300 der Fig. 9A bis 9H, Fig. 10A und 10B sowie Fig. 11A und 11 B, eingesetzt werden.
Für jede Schaltungsanordnung 100; 200; 200 kann mittels des Verfahrens eine veränderbare Zeitdauer, beispielsweise tOff der Abmagnetisierungsphase, angepasst (auch: korrigiert) werden. Das Verfahren eignet sich insbesondere für Schaltungsanordnungen (auch: Topologien) 100; 200; 300, die quasiresonant geschaltet werden können. Das Verfahren kann beispielsweise bei Sperrwandler-Schaltungsanordnungen 300, insbesondere mit Polrichter (beispielsweise einem Gleichrichter oder Synchrongleichrichter), bei Hochtiefsetzsteller-Schaltungsanordnungen 200 mit einem zweiten Halbleiterschalter (S2) 114 statt einer Diode, bei Tiefsetzsteller- Schaltungsanordnungen 100 wie hier beschrieben und bei Hochsetzsteller- Schaltungsanordnungen (Englisch: „Boost Converter“ oder „Step-up Converter“) eingesetzt werden.
Die Regelung der Hochtiefsetzsteller-Schaltungsanordnung 200 als Hochsetzsteller-Schaltungsanordnung mit Gleichstromquelle und/oder Wechselstromquelle kann auch auf die Schaltbilder der deutschen Patentanmeldungen 102020117180.3 „Aufwärtswandler für eine Stromversorgung eines elektrischen Verbrauchers sowie Stromversorgung und Verfahren zur Aufwärtswandlung der Eingangsspannung in einer Stromversorgung eines elektrischen Verbrauchers", 102020 120 530.9 „Hochsetzsteller-Schaltungsanordnung, Stromversorgung und Verfahren zur Auswärtswandlung einer Eingangsspannung" und 102020126471 .2 „Hochsetzsteller-Schaltungsanordnung, Stromversorgung und Verfahren zur Auswärtswandlung einer Eingangsspannung" angewendet werden. Wie anhand vorstehender Ausführungsbeispiele ersichtlich, kann durch die erfindungsgemäßen Schalteranordnungen 100; 200 und 300 ein verlustarmes Schalten der Halbleiterschalter bei einem stabilen, beispielsweise negativen, Stromanteil erreicht werden. Insbesondere kann eine Zeitdauer einer Aufmagnetisierungsphase festgelegt sein und eine Zeitdauer einer Abmagnetisierungsphase in Abhängigkeit von dem, beispielsweise negativen, Stromanteil veränderbar sein. Insbesondere kann der, beispielsweise negative, Stromanteil über einem Messwiderstand zu einem oder wenigen vorbestimmten Zeitpunkten während einer Periode umfassend eine Auf- und Abmagnetisierungsphase gemessen werden.
Obwohl die Erfindung in Bezug auf exemplarische Ausführungsbeispiele beschrieben worden ist, ist für Fachkundige ersichtlich, dass verschiedene Änderungen vorgenommen werden können und Äquivalente als Ersatz verwendet werden können. Ferner können viele Modifikationen vorgenommen werden, um eine bestimmte Situation oder ein bestimmtes Material an die Lehre der Erfindung anzupassen. Folglich ist die Erfindung nicht auf die offenbarten Ausführungsbeispiele beschränkt, sondern umfasst alle Ausführungsbeispiele, die in den Bereich der beigefügten Patentansprüche fallen.
Bezugszeichenliste
Herkömmliche Tiefsetzsteller-Schaltungsanordnung 10
Diode 12
Tiefsetzsteller-Schaltungsanordnung 100
Erster Pol der Stromquelle 102-1
Zweiter Pol der Stromquelle 102-2
Induktivität 104
Kapazität 106
Last / elektrischer Verbraucher 108
Strommessstelle, optional Messwiderstand oder Shunt 110-1 ; 110-2; 110-3
Erster Halbleiterschalter (Si) 112
Zweiter Halbleiterschalter (S2) 114
Dritter Halbleiterschalter (S3) 116
Vierter Halbleiterschalter (S4) 118
Erster Knotenpunkt 122
Zweiter Knotenpunkt 124
Dritter Knotenpunkt 126
Vierter Knotenpunkt 128
Fünfter Knotenpunkt 130
Sechster Knotenpunkt 132
Strompfad, positive Halbwelle, Aufmagnetisierungsphase 140
Strompfad, positive Halbwelle, Abmagnetisierungsphase 142
Strompfad, negative Halbwelle, Aufmagnetisierungsphase 144 Strompfad, negative Halbwelle, Abmagnetisierungsphase 146 Steuereinheit 150
Hochtiefsetzsteller-Schaltungsanordnung 200
Fünfter Halbleiterschalter (S5) 202
Sechster Halbleiterschalter (Se) 204
Sperrwandler-Schaltungsanordnung 300
Zweite Induktivität 302
Dritte Induktivität 304
Festgelegte Zeitdauer ton der Aufmagnetisierungsphase 1202 Veränderbare Zeitdauer tOff der Abmagn. -phase 1204-1 ; 1204-2; 1204-3 Periodendauer Tperiode 1206-1 ; 1206-2; 1206-3
Änderung toffset von toff, Tperiode 1208
Strom durch ersten Halbleiterschalter (Si) 1210
Strom durch zweiten Halbleiterschalter (S2) 1212
Gemessener unterer Stromwert 1214
Abweichung des unteren Stromwerts vom Referenzstromwert 1216-1 ; 1216-2
Referenzstromwert 1218
Eingangsspannung (Vin) 1302
Ausgangsspannung (Vout) 1304
Referenzausgangsspannung (Vout_ref) 1306
Vergleich der Spannungswerte 1312
Vergleich der Stromwerte 1314
Gleichung 1316
Proportional-Integral-Regler (PI-Regler) 1318
Stromregler 1320
Timer (bzw. Zeitgeber) der Periode 1322
Timer (bzw. Zeitgeber) der Aufmagnetisierungsphase 1324
PWM-Ausgabe 1326

Claims

39 Patentansprüche
1 . Tiefsetzsteller-Schaltungsanordnung (100) zur Stromversorgung eines elektrischen Verbrauchers (108), umfassend: eine zwischen einem ersten Knotenpunkt (122) und einem zweiten Knotenpunkt (124) geschaltete Induktivität (104); eine zwischen dem zweiten Knotenpunkt (124) und einem dritten Knotenpunkt (126) geschaltete Kapazität (106); einen zwischen dem zweiten Knotenpunkt (124) und dem dritten Knotenpunkt (126) parallel zur Kapazität (106) geschalteten Gleichspannungsausgang zum Anschluss des Verbrauchers (108); eine Eingangseinheit zum Anschluss einer die Tiefsetzsteller- Schaltungsanordnung (100) speisenden Stromquelle (102), wobei die Eingangseinheit einen ersten Pol (102-1 ), der zumindest in einer positiven Halbwelle als Pluspol wirkt, und einen zweiten Pol (102-2), der zumindest in der positiven Halbwelle als Minuspol wirkt, aufweist; einen ersten Halbleiterschalter (112), der dazu angeordnet ist, den ersten Pol (102-1 ) mit dem ersten Knotenpunkt (122) wahlweise leitend zu verbinden; einen zweiten Halbleiterschalter (114), der dazu angeordnet ist, den ersten Knotenpunkt (122) und den dritten Knotenpunkt (126) über einen vierten Knotenpunkt (128) wahlweise leitend zu verbinden; mindestens eine Strommessstelle (110-1 ; 110-2; 110-3), die in einem den ersten Knotenpunkt (122), den zweiten Knotenpunkt (124) und den dritten Knotenpunkt (126) umfassenden Strompfad hinter dem dritten Knotenpunkt (126) angeordnet ist; und eine Steuereinheit (150), die dazu ausgebildet ist, den ersten Halbleiterschalter (112) während einer festgelegten Zeitdauer, ton, einer Aufmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle leitend und während einer veränderbaren Zeitdauer, tOff, einer 40
Abmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle nicht-leitend zu schalten, und den zweiten Halbleiterschalter (114) während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle leitend zu schalten; wobei die festgelegte Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem vorgegebenem maximalem Strom durch die Induktivität (104) festgelegt ist; und wobei die veränderbare Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem Vergleich eines vorgegebenen minimalen Stroms durch die Induktivität (104) und eines über der mindestens einen Strommessstelle (110-1 ; 110-2; 110-3) messbaren Stroms veränderbar ist.
2. Tiefsetzsteller-Schaltungsanordnung (100) nach Anspruch 1 , wobei die die Eingangseinheit speisende Stromquelle (102) eine Wechselstromquelle umfasst, wobei der erste Pol (102-1 ) in einer negativen Halbwelle als Minuspol wirkt, wobei der zweite Pol (102-2) in der negativen Halbwelle als Pluspol wirkt; wobei die Tiefsetzsteller-Schaltungsanordnung (100) ferner einen dritten Halbleiterschalter (116), der den vierten Knotenpunkt (128) über einen fünften Knotenpunkt (130) mit dem ersten Pol (102-1 ) wahlweise leitend verbindet, und einen vierten Halbleiterschalter (118), der den vierten Knotenpunkt (128) über den fünften Knotenpunkt (130) mit dem zweiten Pol (102-2) wahlweise leitend verbindet, umfasst; wobei die Steuereinheit (150) dazu ausgebildet ist, während der positiven Halbwelle den dritten Halbleiterschalter (116) nicht-leitend und den vierten Halbleiterschalter (118) leitend zu schalten; 41 wobei die Steuereinheit (150) dazu ausgebildet ist, während der negativen Halbwelle den dritten Halbleiterschalter (116) leitend und den vierten Halbleiterschalter (118) nicht-leitend zu schalten; wobei die Steuereinheit (150) dazu ausgebildet ist, während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter (112) nicht-leitend und den zweiten Halbleiterschalter (114) leitend zu schalten; und wobei die Steuereinheit (150) dazu ausgebildet ist, während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter (112) leitend und den zweiten Halbleiterschalter (114) nicht-leitend zu schalten. Hochtiefsetzsteller-Schaltungsanordnung (200) zur Stromversorgung eines elektrischen Verbrauchers, umfassend: eine zwischen einem ersten Knotenpunkt (122) und einem zweiten Knotenpunkt (124) geschaltete Induktivität (104); eine zwischen einem dritten Knotenpunkt (126) und einem vierten Knotenpunkt (128) geschaltete Kapazität; einen zwischen dem dritten Knotenpunkt (126) und dem vierten Knotenpunkt (128) parallel zur Kapazität (106) geschalteten Gleichspannungsausgang zum Anschluss des Verbrauchers (108); eine Eingangseinheit zum Anschluss einer die Hochtiefsetzsteller- Schaltungsanordnung (200) speisenden Stromquelle (102), wobei die Eingangseinheit einen ersten Pol (102-1 ), der zumindest in einer positiven Halbwelle als Pluspol wirkt, und einen zweiten Pol (102-2), der zumindest in der positiven Halbwelle als Minuspol wirkt, aufweist; einen ersten Halbleiterschalter (112), der dazu angeordnet ist, den ersten Pol (102-1 ) mit dem ersten Knotenpunkt (122) wahlweise leitend zu verbinden; einen zweiten Halbleiterschalter (114), der dazu angeordnet ist, den ersten Knotenpunkt (122) und den vierten Knotenpunkt (128) über einen fünften Knotenpunkt (130) und einen sechsten Knotenpunkt (132) wahlweise leitend zu verbinden; einen dritten Halbleiterschalter (116), der dazu angeordnet ist, den zweiten Knotenpunkt (124) und den dritten Knotenpunkt (126) wahlweise leitend zu verbinden; einen vierten Halbleiterschalter (118), der dazu angeordnet ist, den zweiten Knotenpunkt (124) und den fünften Knotenpunkt (130) wahlweise leitend zu verbinden; mindestens eine Strommessstelle (110-1 ; 110-2), die in einem den vierten Knotenpunkt (128) und den fünften Knotenpunkt (130) umfassend Strompfad und/oder den vierten Halbleiterschalter (118) und den fünften Knotenpunkt (130) umfassenden Strompfad angeordnet ist; und eine Steuereinheit (150), die dazu ausgebildet ist, in einer Funktion als Tiefsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung (200) den ersten Halbleiterschalter (112) während einer festgelegten Zeitdauer, ton, einer Aufmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle leitend und während einer veränderbaren Zeitdauer, tOff, einer Abmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle nicht-leitend zu schalten, in der Funktion als Tiefsetzsteller den zweiten Halbleiterschalter (114) während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle leitend zu schalten, in der Funktion als Tiefsetzsteller den dritten Halbleiterschalter (116) leitend zu schalten und den vierten Halbleiterschalter (118) nicht-leitend zu schalten; wobei die Steuereinheit (150) in einer Funktion als Hochsetzsteller der Hochtiefsetzsteller-Schaltungsanordnung (200) ferner dazu ausgebildet ist, zumindest in einer positiven Halbwelle den ersten Halbleiterschalter (112) leitend und den zweiten Halbleiterschalter (114) nicht-leitend zu schalten, wobei die Steuereinheit (150) in der Funktion als Hochsetzsteller ferner dazu ausgebildet ist, den vierten Halbleiterschalter (118) während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle nicht-leitend zu schalten, und in der Funktion als Hochsetzsteller den dritten Halbleiterschalter (116) während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) zumindest in der positiven Halbwelle leitend zu schalten; wobei die festgelegte Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem vorgegebenem maximalem Strom durch die Induktivität (104) festgelegt ist; und wobei die veränderbare Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem Vergleich eines vorgegebenen minimalen Stroms durch die Induktivität (104) und eines über der mindestens einen Strommessstelle (110-1 ; 110-2; 110-3) messbaren Stroms veränderbar ist. Hochtiefsetzsteller-Schaltungsanordnung (200) nach Anspruch 3, wobei die die Eingangseinheit speisende Stromquelle (102) eine Wechselstromquelle umfasst, wobei der erste Pol (102-1 ) in einer negativen Halbwelle als Minuspol wirkt, wobei der zweite Pol (102-2) in der negativen Halbwelle als Pluspol wirkt; wobei die Hochtiefsetzsteller-Schaltungsanordnung (200) ferner einen fünften Halbleiterschalter (202), der den sechsten Knotenpunkt (132) mit dem ersten Pol (102-1 ) wahlweise leitend verbindet, und einen sechsten Halbleiterschalter (204), der den sechsten Knotenpunkt (132) mit dem zweiten Pol (102-2) wahlweise leitend verbindet, umfasst; wobei die Steuereinheit (150) dazu ausgebildet ist, während der positiven Halbwelle den fünften Halbleiterschalter (202) nicht-leitend und den sechsten Halbleiterschalter (204) leitend zu schalten; 44 wobei die Steuereinheit (150) dazu ausgebildet ist, während der negativen Halbwelle den fünften Halbleiterschalter (202) leitend und den sechsten Halbleiterschalter (204) nicht-leitend zu schalten; wobei die Steuereinheit (150) dazu ausgebildet ist, in der Funktion als Tiefsetzsteller während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter (112) nicht-leitend und den zweiten Halbleiterschalter (114) leitend zu schalten; wobei die Steuereinheit (150) dazu ausgebildet ist, in der Funktion als Tiefsetzsteller während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter (112) leitend und den zweiten Halbleiterschalter (114) nicht-leitend zu schalten; wobei die Steuereinheit (150) dazu ausgebildet ist, in der Funktion als Hochsetzsteller während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase in der negativen Halbwelle den ersten Halbleiterschalter (112) nicht-leitend und den zweiten Halbleiterschalter (114) leitend zu schalten; und wobei die Steuereinheit (150) dazu ausgebildet ist, in der Funktion als Hochsetzsteller in der negativen Halbwelle den ersten Halbleiterschalter (112) nicht-leitend und den zweiten Halbleiterschalter (114) leitend zu schalten. Sperrwandler-Schaltungsanordnung (300) zur Stromversorgung eines elektrischen Verbrauchers, umfassend: eine erste Induktivität (104) und eine zweite Induktivität (302), wobei die erste Induktivität (104) und die zweite Induktivität (302) induktiv gekoppelt sind, wobei die erste Induktivität (104) und die zweite Induktivität (302) galvanisch getrennt sind, und wobei die zweite Induktivität (302) an einen ersten Knotenpunkt (112) angeschlossen ist; eine zwischen dem ersten Knotenpunkt (122) und einem zweiten Knotenpunkt (124) geschaltete Kapazität (106); 45 einen zwischen dem ersten Knotenpunkt (122) und dem zweiten Knotenpunkt (124) parallel zur Kapazität (106) geschalteten Gleichspannungsausgang zum Anschluss des Verbrauchers (108); eine Eingangseinheit zum Anschluss einer die Sperrwandler- Schaltungsanordnung (300) speisenden Stromquelle (102), wobei die Eingangseinheit einen ersten Pol (102-1 ), der zumindest in einer positiven Halbwelle als Pluspol wirkt, und einen zweiten Pol (102-2), der zumindest in der positiven Halbwelle als Minuspol wirkt, aufweist; einen ersten Halbleiterschalter (112), der dazu angeordnet ist, zumindest in der positiven Halbwelle die erste Induktivität (104) mit dem zweiten Pol (102-2) wahlweise leitend zu verbinden; einen zweiten Halbleiterschalter (114), der zwischen dem zweiten Knotenpunkt (124) und der zweiten Induktivität (302) dazu angeordnet ist, die zweite Induktivität (302) und die Kapazität (106) wahlweise leitend zu verbinden; mindestens eine Strommessstelle (110-1 ; 110-2), der in einem den ersten Halbleiterschalter (112) und die Stromquelle (102) umfassenden Strompfad und/oder in einem den zweiten Knotenpunkt (124) und zweiten Halbleiterschalter (114) umfassenden Strompfad angeordnet ist; und eine Steuereinheit (150), die dazu ausgebildet ist, den ersten Halbleiterschalter (112) während einer festgelegten Zeitdauer, ton, einer Aufmagnetisierungsphase der ersten Induktivität (104) und der zweiten Induktivität (302) leitend und während einer veränderbaren Zeitdauer, tOff, einer Abmagnetisierungsphase der ersten Induktivität (104) und der zweiten Induktivität (302) nicht-leitend zu schalten, und den zweiten Halbleiterschalter (114) während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase der ersten Induktivität (104) und der zweiten Induktivität (302) zumindest in der positiven Halbwelle nicht-leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der ersten Induktivität (104) und der zweiten Induktivität (302) zumindest in der positiven Halbwelle leitend zu schalten; 46 wobei die festgelegte Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem vorgegebenem maximalem Strom durch die Induktivität (104) festgelegt ist; und wobei die veränderbare Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem Vergleich eines vorgegebenen minimalen Stroms durch die Induktivität (104) und eines über der mindestens einen Strommessstelle (110-1 ; 110-2; 110-3) messbaren Stroms veränderbar ist. Sperrwandler-Schaltungsanordnung (300) nach Anspruch 5, wobei die die Eingangseinheit speisende Stromquelle (102) eine Wechselstromquelle umfasst, wobei der erste Pol (102-1 ) in einer negativen Halbwelle als Minuspol wirkt, wobei der zweite Pol (102-2) in der negativen Halbwelle als Pluspol wirkt; wobei die Sperrwandler-Schaltungsanordnung (300) ferner einen dritten Halbleiterschalter (116), einen vierten Halbleiterschalter (118), einen fünften Halbleiterschalter (202) und einen sechsten Halbleiterschalter (204) umfasst, wobei der dritte Halbleiterschalter (126) dazu ausgebildet ist, die erste Induktivität (104) wahlweise mit dem ersten Pol (102-1 ) zu verbinden, wobei der vierte Halbleiterschalter (118) dazu ausgebildet ist, die erste Induktivität (104) wahlweise mit dem zweiten Pol (102-2) zu verbinden, wobei der fünfte Halbleiterschalter (130) dazu ausgebildet ist, den ersten Halbleiterschalter (112) wahlweise mit dem zweiten Pol (102-2) zu verbinden, und wobei der sechste Halbleiterschalter (132) dazu angeordnet ist, den ersten Halbleiterschalter (112) wahlweise mit dem ersten Pol (102-1 ) zu verbinden; wobei die Steuereinheit (150) dazu ausgebildet ist, den dritten Halbleiterschalter (116) und den fünften Halbleiterschalter (202) jeweils während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase in der positiven Halbwelle leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der positiven Halbwelle nicht-leitend zu schalten, und den dritten Halbleiterschalter (116) und den fünften 47
Halbleiterschalter (202) jeweils während der negativen Halbwelle nichtleitend zu schalten, wobei die Steuereinheit (150) ferner dazu ausgebildet ist, den vierten Halbleiterschalter (118) und den sechsten Halbleiterschalter (202) während der positiven Halbwelle jeweils nicht-leitend zu schalten, und den vierten Halbleiterschalter (118) und den sechsten Halbleiterschalter (204) während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase in der negativen Halbwelle jeweils leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der negativen Halbwelle jeweils nicht-leitend zu schalten. Sperrwandler-Schaltungsanordnung (300) nach Anspruch 5, wobei die die Eingangseinheit speisende Stromquelle (102) eine Wechselstromquelle umfasst, wobei der erste Pol (102-1 ) in einer negativen Halbwelle als Minuspol wirkt, wobei der zweite Pol (102-2) in der negativen Halbwelle als Pluspol wirkt; wobei die Sperrwandler-Schaltungsanordnung (300) ferner eine dritte Induktivität (304) und einen dritten Halbleiterschalter (116) umfasst, wobei der dritte Halbleiterschalter (116) dazu ausgebildet ist, die dritte Induktivität (304) wahlweise mit dem ersten Knotenpunkt (122) und dem zweiten Knotenpunkt (124) zu verbinden; wobei die Steuereinheit (150) dazu ausgebildet ist, den zweiten Halbleiterschalter (114) während der negativen Halbwelle nicht-leitend zu schalten; wobei die Steuereinheit (150) dazu ausgebildet ist, den dritten Halbleiterschalter (116) während der positiven Halbwelle und während der festgelegten Zeitdauer, ton, der Aufmagnetisierungsphase zumindest der ersten Induktivität (104) in der negativen Halbwelle nicht-leitend und während der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase zumindest der ersten Induktivität (104) der negativen Halbwelle leitend zu schalten. 48 Schaltungsanordnung (100; 200; 300) nach einem der Ansprüche 1 bis 7, wobei einer oder jeder der Halbleiterschalter (112; 114; 116; 118; 202; 204) einen MOSFET, insbesondere einen n-Kanal-MOSFET; einen bipolaren Transistor; einen Thyristor und/oder einen Bipolartransistor mit isolierter Gate-Elektrode, IGBT, umfassen. Schaltungsanordnung (100; 200; 300) nach einem der Ansprüche 1 bis 8, wobei Steuereinheit (150) ferner dazu ausgebildet ist, die Schaltungsanordnung in mindestens einem von nicht-lückendem Betrieb, CCM; lückendem Betrieb, DCM; und auf einer Grenze zwischen dem nicht- lückenden und lückenden Betrieb, BCM, zu betreiben. Schaltungsanordnung (100; 200; 300) nach einem der Ansprüche 1 bis 9, wobei die mindestens eine Strommessstelle (110-1 ; 110-2; 110-3) mindestens einen Messwiderstand (110-1 ; 110-2; 110-3) oder mindestens einen Hall-Sensor oder mindestens einen induktiven Stromwandler umfasst. Schaltungsanordnung (100; 200; 300) nach einem der Ansprüche 1 bis 10, wobei die mindestens eine Strommessstelle (110-1 ; 110-2; 110-3) im Strompfad des ersten Halbleiterschalters (112) angeordnet ist, und wobei die Steuereinheit (150) ferner dazu ausgebildet ist, mindestens einen Stromwert während der Aufmagnetisierungsphase in der positiven Halbwelle und/oder in der negativen Halbwelle über der mindestens einen Strommessstelle (110- 1 ; 110-2; 110-3) zu messen. Schaltungsanordnung (100; 200; 300) nach Anspruch 11 , wobei der mindestens eine Stromwert genau einen Stromwert zu einem festgelegten Zeitpunkt der Aufmagnetisierungsphase umfasst, vorzugsweise zu Beginn der Aufmagnetisierungsphase und/oder in der Nähe eines Umschaltzeitpunkts vom nicht-leitenden zum leitenden Zustand des ersten Halbleiterschalters (112). 49 Schaltungsanordnung (100; 200; 300) nach einem der Ansprüche 1 bis 12, wobei die mindestens eine Strommessstelle (110-1 ; 110-2; 110-3) im Strompfad des zweiten Halbleiterschalters (114) angeordnet ist, und wobei die Steuereinheit (150) ferner dazu ausgebildet ist, mindestens einen Stromwert während der Abmagnetisierungsphase in der positiven Halbwelle und/oder in der negativen Halbwelle über der mindestens einen Strommessstelle (110-1 ; 110-2; 110-3) zu messen. Schaltungsanordnung (100; 200; 300) nach einem der Ansprüche 1 bis 13, wobei die Steuereinheit (150) ferner dazu ausgebildet ist, mindestens einen oder jeden Halbleiterschalter (112; 114; 116; 118; 202; 204) in einem spannungslosen Zustand und/oder in einem stromlosen Zustand der Induktivität (104) leitend zu schalten. Schaltungsanordnung (100; 200; 300) nach einem der Ansprüche 1 bis 14, wobei die Steuereinheit (150) mindestens eines von einem Digitalen Signalprozessor, DSP; einem Mikrokontroller mit Steuersoftware; einem Field Programmable Gate Array, FPGA; und einer anwendungsspezifischen integrierten Schaltung, ASIC, umfasst. erfahren zur Steuerung der Halbleiterschalter einer Schaltungsanordnung (100; 200; 300) während einer Aufmagnetisierungsphase und einer Abmagnetisierungsphase einer Induktivität (104), umfassend:
Messen eines Stromwerts über mindestens einer Strommessstelle (110-1 ; 110-2; 110-3) einer der Schaltungsanordnungen (100; 200; 300) der Ansprüche 1 bis 14, wobei der Stromwert während eines festgelegten Zeitpunkts einer Periode umfassend eine festgelegte Zeitdauer, ton, einer Aufmagnetisierungsphase und eine veränderbare Zeitdauer, tOff, einer Abmagnetisierungsphase einer Induktivität (104; 302; 304) gemessen wird, wobei die festgelegte Zeitdauer, ton, der Aufmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem vorgegebenem maximalem Strom durch die Induktivität (104) festgelegt ist; 50
Vergleichen des gemessenen Stromwerts mit einem für den Zeitpunkt der Messung festgelegten Referenzstromwert; und
Verändern der veränderbaren Zeitdauer, tOff, der Abmagnetisierungsphase der Induktivität (104) in Abhängigkeit von einem Ergebnis des Vergleichens des gemessenen Stromwerts mit dem Referenzstromwert.
PCT/EP2022/086704 2021-12-21 2022-12-19 Steuerung von halbleiterschaltern einer spannungswandler-schaltungsanordnung WO2023117941A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
LULU501057 2021-12-21
LU501057A LU501057B1 (de) 2021-12-21 2021-12-21 Steuerung von Halbleiterschaltern einer Spannungswandler-Schaltungsanordnung

Publications (1)

Publication Number Publication Date
WO2023117941A1 true WO2023117941A1 (de) 2023-06-29

Family

ID=80449173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/086704 WO2023117941A1 (de) 2021-12-21 2022-12-19 Steuerung von halbleiterschaltern einer spannungswandler-schaltungsanordnung

Country Status (2)

Country Link
LU (1) LU501057B1 (de)
WO (1) WO2023117941A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190356228A1 (en) * 2016-12-15 2019-11-21 3D Plus High frequency dc voltage converter of the quasi-resonant buck type
DE102020120530A1 (de) 2020-08-04 2022-02-10 Phoenix Contact Gmbh & Co. Kg Hochsetzsteller-Schaltungsanordnung, Stromversorgung und Verfahren zur Auswärtswandlung einer Eingangsspannung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190356228A1 (en) * 2016-12-15 2019-11-21 3D Plus High frequency dc voltage converter of the quasi-resonant buck type
DE102020120530A1 (de) 2020-08-04 2022-02-10 Phoenix Contact Gmbh & Co. Kg Hochsetzsteller-Schaltungsanordnung, Stromversorgung und Verfahren zur Auswärtswandlung einer Eingangsspannung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CUI XIAOFAN; AVESTRUZ AL-THADDEUS: "A New Framework for Cycle-by-Cycle Digital Control of Megahertz-Range Variable Frequency Buck Converters", 2018 IEEE 19TH WORKSHOP ON CONTROL AND MODELING FOR POWER ELECTRONICS (COMPEL), 25 June 2018 (2018-06-25), pages 1 - 8, XP033402391, DOI: 10.1109/COMPEL.2018.8460055 *
RAMESH ORUGANTI, MOORTHI PALANIAPAN: "Inductor Voltage Control of Buck-Type Single-Phase AC-DC Converter", IEEE TRANSACTIONS ON POWER ELECTRONICS, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, vol. 15, no. 1, 1 January 2000 (2000-01-01), USA, pages 1 - 7, XP011043416, ISSN: 0885-8993 *
VON JIAN LI, CURRENT MODE CONTROL STRUCTURE: CURRENT-MODE CONTROL: MODELING AND DIGITAL APPLICATION, 14 April 2009 (2009-04-14)

Also Published As

Publication number Publication date
LU501057B1 (de) 2023-06-21

Similar Documents

Publication Publication Date Title
DE4321585C2 (de) Wechselstrom-Gleichstrom-Wandler
DE102015107957A1 (de) Einstufige Gleichrichtung und Regelung für drahtlose Ladesysteme
DE112018004109T5 (de) Digitale steuerung eines verschachtelten leistungswandlers im geschalteten boundary-modus
DE102018112088A1 (de) Pwm-gesteuerter resonanzwandler
DE112015001844T5 (de) Ladevorrichtung für Elektrofahrzeuge
DE102018113117B4 (de) Synchrongleichrichterschaltersteuerung während des Burst-Betriebs eines LLC-Wandlers
DE102015118658A1 (de) Sekundärseitige Steuerung von Resonanz-DC/DC-Wandlern
DE102015116995A1 (de) Schaltung zur Leistungsfaktorkorrektur und Verfahren zum Betrieb
DE112014004505T5 (de) Elektrische Energieumwandlungs-Einrichtung
DE102019214978A1 (de) Hybrid-Mehrpegel-Leistungsumsetzer mit Umgehung durch ein induktives Bauelement
DE102020000348A1 (de) Steuerung zur regelung eines geschlossenen regelkreises eines dcx-wandlers und verfahren hierfür
DE102017222265A1 (de) Gleichspannungswandler
DE102017131163A1 (de) Llc-leistungswandler und dessen schaltverfahren
DE102014204127A1 (de) LED-Treiber
EP3350911B1 (de) Pfc-modul für lückenden betrieb
DE102018124818A1 (de) Leistungswandler, der bidirektionale, aktiv gleichrichtende brücke verwendet
EP2859652A1 (de) Leistungsfaktorkorrekturschaltung, betriebsgerät für ein leuchtmittel und verfahren zum steuern einer leistungsfaktorkorrekturschaltung
DE102020117180A1 (de) Aufwärtswandler für eine Stromversorgung eines elektrischen Verbrauchers sowie Stromversorgung und Verfahren zur Aufwärtswandlung der Eingangsspannung in einer Stromversorgung eines elektrischen Verbrauchers
WO2011009733A1 (de) Verfahren und schaltung zur ansteuerung eines hochsetzsteller in einer schaltung zur leistungsfaktor-korrektur
DE102020120530A1 (de) Hochsetzsteller-Schaltungsanordnung, Stromversorgung und Verfahren zur Auswärtswandlung einer Eingangsspannung
DE112015002351B4 (de) Schaltung einer Energieversorgungseinheit
DE102017118973B4 (de) Leistungswandler
DE102016119523A1 (de) Leistungswandlungsverfahren und Leistungswandler
LU501057B1 (de) Steuerung von Halbleiterschaltern einer Spannungswandler-Schaltungsanordnung
LU101923B1 (de) Aufwärtswandler für eine Stromversorgung eines elektrischen Verbrauchers sowie Stromversorgung und Verfahren zur Aufwärtswandlung der Eingangsspannung in einer Stromversorgung eines elektrischen Verbrauchers

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22836224

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)