WO2023090263A1 - 電力変換装置及びその製造方法 - Google Patents

電力変換装置及びその製造方法 Download PDF

Info

Publication number
WO2023090263A1
WO2023090263A1 PCT/JP2022/042035 JP2022042035W WO2023090263A1 WO 2023090263 A1 WO2023090263 A1 WO 2023090263A1 JP 2022042035 W JP2022042035 W JP 2022042035W WO 2023090263 A1 WO2023090263 A1 WO 2023090263A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode side
impedance
positive
negative
side additional
Prior art date
Application number
PCT/JP2022/042035
Other languages
English (en)
French (fr)
Inventor
康平 ▲高▼田
孝次 小林
徹 松嶋
Original Assignee
サンデン株式会社
国立大学法人九州工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンデン株式会社, 国立大学法人九州工業大学 filed Critical サンデン株式会社
Publication of WO2023090263A1 publication Critical patent/WO2023090263A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the present invention relates to a power conversion device that applies an output converted using a switching element to a load, and a manufacturing method thereof.
  • the present invention has been made to solve such conventional technical problems, and is capable of obtaining an impedance balance (equilibrium) effect in a wide band and effectively suppressing noise caused by common mode currents.
  • An object of the present invention is to provide a power converter and a method for manufacturing the same.
  • the power conversion device of the invention of claim 1 applies the output converted by switching of the switching element to the load, and includes a positive side path from the positive side of the DC power supply to the switching element, and a negative side of the DC power supply.
  • the positive electrode side additional resistance connected between the positive electrode side parasitic capacitance generation point P and the reference potential conductor, and the negative electrode side parasitic capacitance generation point N connected between the reference potential conductor
  • the impedance of the inductance of the positive electrode side path is Zv
  • the impedance of the inductance of the negative electrode side path is Zg
  • the impedance including the capacitance between the parasitic capacitance generation point P on the positive electrode side and the reference potential conductor and the positive electrode side additional resistance is Zv
  • the impedance of the inductance of the negative electrode side path is Zg
  • the impedance including the capacitance between the parasitic capacitance generation point P on the positive electrode side and the reference potential conductor and the positive electrode side additional resistance is provided.
  • impedance Zt is Zt
  • impedance including the capacitance between the parasitic capacitance generation point N on the negative electrode side and the reference potential conductor and the negative electrode side additional resistance is Zb
  • the power conversion device of the invention of claim 3 is characterized in that, in each of the above inventions, any one of the positive electrode side additional capacitance connected in series with the positive electrode side additional resistance and the negative electrode side additional capacitance connected in series with the negative electrode side additional resistance Either one or both of them are provided.
  • any one of the positive electrode side additional inductor connected in series with the positive electrode side additional resistance and the negative electrode side additional inductor connected in series with the negative electrode side additional resistance in each of the above inventions is provided. Either one or both of them are provided.
  • the power converter of the invention of claim 5 is characterized in that a resistor is connected in parallel with the positive side additional inductor and/or the negative side additional inductor in the above invention.
  • a power conversion apparatus according to the fourth or fifth aspect of the invention, wherein the series circuit of the positive electrode side additional resistance and the positive electrode side additional inductor and/or the series circuit of the negative electrode side additional resistance and the negative electrode side additional inductor and a resistor connected in parallel.
  • the power converter of the invention of claim 7 comprises an EMI filter connected between the DC power supply and the switching element in each of the above inventions, and the EMI filter is connected to both the positive side path and the negative side path. It is characterized by having a normal mode coil.
  • the power conversion device of the invention of claim 8 has the switching element of the upper arm and the switching element of the lower arm in each of the above inventions, and the positive electrode side path is the positive electrode side of the DC power supply and the high potential side of the switching element of the upper arm.
  • the negative side path connects the negative side of the DC power supply and the low potential side terminal of the switching element of the lower arm, and the low potential side terminal of the switching element of the upper arm and the switching element of the lower arm. It is characterized by comprising an intermediate additional impedance connected between the intermediate path connecting the high potential side terminal and the load.
  • a power conversion apparatus which has an upper arm switching element and a lower arm switching element for each phase, and applies a three-phase AC output to a motor as a load. .
  • the intermediate additional impedance is any one of a normal mode coil, a three-phase common mode coil, a ferrite core, or any of them It is characterized by being constituted by a combination of two or all of them.
  • a parasitic capacitance generation point P on the positive electrode side of a DC power supply and a reference potential A positive side additional resistance is connected between the conductors, and a negative side additional resistance is connected between the parasitic capacitance generation point N on the negative side of the DC power supply and the reference potential conductor, thereby forming a positive side path from the positive side of the DC power supply to the switching element.
  • Zv is the impedance of the inductance of the DC power supply
  • Zg is the impedance of the inductance of the negative side path from the negative side of the DC power supply to the switching element
  • the impedance including the capacitance between the positive side parasitic capacitance generation point P and the reference potential conductor and the positive side additional resistance is Zt
  • the impedance including the capacitance between the parasitic capacitance generation point N on the negative electrode side and the reference potential conductor and the negative electrode side additional resistance is Zb
  • the balance of the bridge circuit composed of the impedances Zv, Zg, Zt, and Zb The impedances Zt and Zb are set so that the conditions are satisfied or substantially satisfied.
  • the method for manufacturing a power converter according to the thirteenth aspect of the invention is characterized in that in the eleventh or twelfth aspect of the invention, the positive electrode side additional capacitance is connected in series with the positive electrode side additional resistance and/or the negative electrode side additional resistance is connected in series.
  • the positive electrode side additional resistance and the negative electrode side additional resistance are connected so that the balance condition of the bridge circuit composed of the impedances Zv, Zg, Zt, and Zb is established or substantially established. and the positive electrode side additional capacity and/or the negative electrode side additional capacity are selected.
  • a fourteenth aspect of the invention there is provided a method for manufacturing a power converter, in which the positive electrode side additional inductor is connected in series with the positive electrode side additional resistance in the inventions of claims 11 to 13, and/or the positive electrode side additional inductor is connected in series with the negative electrode side additional resistance.
  • the positive electrode side additional resistance and the negative electrode side additional resistance are connected so that the balance condition of the bridge circuit composed of the impedances Zv, Zg, Zt, and Zb is satisfied or substantially satisfied. and the inductance of the positive side additional inductor and/or the negative side additional inductor.
  • a method of manufacturing a power converter according to the invention of claim 15 is characterized in that in the above invention, a resistor is connected in parallel with the positive side additional inductor and/or the negative side additional inductor.
  • a method for manufacturing a power conversion device which is the series circuit of the positive electrode side additional resistance and the positive electrode side additional inductor and/or the negative electrode side additional resistance and the negative electrode side additional inductor in the invention of claim 14 or 15.
  • a resistor is connected in parallel to the series circuit of
  • the positive side is added between the positive side parasitic capacitance generation point P of the DC power supply and the reference potential conductor.
  • a negative-side additional resistor is connected between the negative-side parasitic capacitance generation point N of the DC power supply and the reference potential conductor, and the impedance of the inductance of the positive-side path from the positive side of the DC power supply to the switching element is Zv , Zg is the impedance of the inductance of the negative electrode side path from the negative electrode side of the DC power supply to the switching element, Zt is the impedance including the capacitance between the parasitic capacitance generation point P on the positive electrode side and the reference potential conductor and the positive electrode side additional resistance,
  • the impedance including the capacitance between the parasitic capacitance generation point N and the reference potential conductor and the negative electrode side additional resistance is Zb, the balance condition of the impedance including the capacitance between the parasitic capacitance generation point N and the reference potential conductor and the negative electrode side additional resistance is Zb, the balance
  • the impedance Zv , Zg, Zt, and Zb the resistance values of the positive electrode side additional resistance and the negative electrode side additional resistance, the positive electrode side additional capacitance, and Alternatively, if the capacity of the negative electrode side additional capacity is set, by making the capacity of the positive side additional capacity and the negative side additional capacity sufficiently larger than the parasitic capacity, the impedance balance can be achieved without being affected by the parasitic capacity. be able to take. That is, by selecting the capacities of the positive electrode side additional capacitance and the negative electrode side additional capacitance in consideration of the parasitic capacitance, impedance balance can be achieved more easily without adjusting the parasitic capacitance.
  • the positive side additional inductor is connected in series with the positive side additional resistance and/or the negative side additional inductor is connected in series with the negative side additional resistance, and the impedance Zv , Zg, Zt, and Zb, the resistance values of the positive-side additional resistance and the negative-side additional resistance, the positive-side additional inductor, and
  • the ratio of the impedance Zt and the impedance Zb can be maintained by the ratio of the inductances of the positive side additional inductor and the negative side additional inductor in the high frequency band. become able to. This makes it possible to further widen the band in which the effect of impedance balance can be obtained.
  • This resistor is connected in parallel to the series circuit of the positive side additional resistance and the positive side additional inductor and/or the series circuit of the negative side additional resistance and the negative side additional inductor as in the inventions of claims 6 and 16. may be connected.
  • the normal mode current is It is possible to suppress the inconvenience of flowing out to the reference potential conductor as a common mode current.
  • the impedance on the positive and negative sides can be equalized and the balance can be maintained, maximizing the effect of impedance balance. It is possible to withdraw to
  • an upper arm switching element and a lower arm switching element are provided, and the positive electrode side path is a high potential of the positive electrode side of the DC power supply and the high potential of the upper arm switching element.
  • the negative side terminal of the DC power supply is connected to the low potential side terminal of the switching element of the upper arm and the low potential side terminal of the switching element of the upper arm is connected to the negative side path. If an intermediate additional impedance is connected between the load and the intermediate path connecting the high-potential side terminal of the switching element of the lower arm, the impedance of the path via the parasitic capacitance between the load and the reference potential conductor is increased.
  • the intermediate additional impedance is composed of either a normal mode coil, a three-phase common mode coil, or a ferrite core, or a combination of two of them, or all of them. good.
  • a normal mode coil and a ferrite core as an intermediate additional impedance, it is possible to increase the common mode impedance and reduce the outflow of the common mode current.
  • a normal mode coil as an intermediate additional impedance, it becomes possible to effectively suppress switching surges, and as a result, mode conversion (from normal mode to common mode) between three-phase lines is suppressed. This makes it possible to make the effect of the parasitic capacitance between the load and the reference potential conductor less likely.
  • normal mode coils do not require the coupling of three-phase wires, so they can be placed separately. easy. Furthermore, even if all three phases are not used (for example, only two phases), a noise reduction effect can be obtained, so there is an advantage of good usability.
  • FIG. 1 is an electric circuit diagram of a power converter of one embodiment to which the present invention is applied;
  • FIG. 2 is an electric circuit diagram of an inverter circuit and a control board of the power converter of FIG. 1;
  • FIG. 2 is a diagram for explaining parasitic components of a control board (including a busbar assembly) of the power converter of FIG. 1;
  • FIG. 2 is a diagram showing a modeled bridge circuit of the power converter of FIG. 1;
  • FIG. FIG. 5 is a diagram illustrating an example of impedance Zt in FIGS. 3 and 4;
  • FIG. FIG. 5 is a diagram illustrating an example of impedance Zb in FIGS. 3 and 4;
  • FIG. It is a figure explaining the frequency characteristic of the impedance of a general capacitor.
  • FIG. 1 is an electric circuit diagram of a power converter of one embodiment to which the present invention is applied;
  • FIG. 2 is an electric circuit diagram of an inverter circuit and a control board of the power converter of FIG. 1;
  • FIG. 5 is a diagram for explaining frequency characteristics of impedances Zt and Zb when only a positive electrode side additional capacitance and a negative electrode side additional capacitance are connected;
  • FIG. 9 is a diagram for explaining a balance effect band due to impedances Zt and Zb in the case of FIG. 8; It is a figure explaining the frequency characteristic of the impedance of the series circuit of a capacitor, a resistor, and an inductor.
  • FIG. 12A and 12B are diagrams for explaining a balance effect band due to impedances Zt and Zb in the case of FIG. 11; FIG. It is a figure explaining the noise course of the conventional power converter.
  • FIG. 2 is an electric circuit diagram for explaining a noise path of the power converter of FIG. 1;
  • FIG. 5 is a diagram illustrating still another embodiment of the impedance Zt in FIGS. 3 and 4;
  • FIG. 5 is a diagram illustrating still another embodiment of the impedance Zb in FIGS. 3 and 4;
  • FIG. 1 is an electric circuit diagram of a power converter 1 of one embodiment to which the present invention is applied
  • FIG. 2 is an electric circuit diagram of an inverter circuit 2 and a control board 11. As shown in FIG.
  • the power conversion device 1 of the embodiment includes six switching elements 3 to 8 (FIG. 2) made up of IGBTs (or MOSFETs) constituting the upper and lower arms of each phase of a three-phase inverter circuit 2, and printed wiring for control.
  • a control board 11 (FIG. 2) on which a circuit is mounted, a battery 14 to be described later, the control board 11, switching elements 3 to 8, and a bus bar assembly as a wiring member for wiring between a motor M as a load. 12 and a filter substrate 13, which converts the DC power supplied from the vehicle battery 14 as a DC power source into three-phase AC power and applies it to the stator coil (not shown) of the motor M. .
  • a motor M which is an example of a load in the present invention, is composed of an IPMSM (Interior Permanent Magnet Synchronous Motor), and is mounted in a vehicle and is mounted in a metal (for example, aluminum) housing 15 of an electric compressor (not shown).
  • IPMSM Interior Permanent Magnet Synchronous Motor
  • a compression mechanism (not shown) housed in the compressor is driven to compress the refrigerant and discharge it into a refrigerant circuit of a vehicle air conditioner (not shown). It is assumed that the power converter 1 is provided integrally with the housing 15 of the electric compressor.
  • Reference numeral 16 denotes a positive side path connected to the positive side (+) of the battery 14 via a LISN (pseudo power supply network), and 17 denotes a negative side path connected to the negative side (-) of the battery 14 via a LISN.
  • An EMI filter 18 and a smoothing capacitor 19 are connected to the positive path 16 and the negative path 17 . These EMI filter 18 and smoothing capacitor 19 are connected between the battery 14 and the switching elements 3 to 8 of the inverter circuit 2 .
  • the EMI filter 18 includes an X-capacitor 21 connected between the positive-side path 16 and the negative-side path 17, and a normal-mode EMI filter 21 connected to both the positive-side path 16 and the negative-side path 17 in the subsequent stage of the X-capacitor 21.
  • the EMI filter 18 and smoothing capacitor 19 are arranged on the filter substrate 13 .
  • the X capacitor 21 is a capacitor for reducing normal mode noise
  • the Y capacitors 24 and 26 are capacitors for reducing common mode noise.
  • a smoothing capacitor 19 is a capacitor for smoothing voltage ripples and treating high frequencies as a short circuit as a starting point of impedance balance.
  • the housing 15 is connected to the vehicle body 27 (GND). In this embodiment, the housing 15 serves as the reference potential conductor of the power converter 1 .
  • a shunt resistor 25 is connected to the negative path 17 between the busbar assembly 12 and the smoothing capacitor 19 .
  • the ferrite cores 29 are arranged around the output paths 32U to 32W, which will be described later, and such arrangement is also referred to as connection in the present application. Also, the normal mode coil 35 is assumed to be connected to all of the output paths 32U to 32W in this embodiment.
  • a series circuit of an impedance balancing capacitor 33C, a resistor 33R, and an inductor 33L constituting Zt is connected, and between the negative electrode side path 17 between the inverter circuit 2 and the smoothing capacitor 19 and the housing 15 (reference potential conductor),
  • a series circuit of an impedance balancing capacitor 34C, a resistor 34R, and an inductor 34L, which form an impedance Zb between the negative pole side parasitic capacitance generation point N and the housing 15 in FIG. 3, is connected.
  • the capacitor 33C is the positive electrode side additional capacitance in the present invention
  • the resistor 33R is the positive electrode side additional resistance in the present invention
  • the inductor 33L is the positive electrode side additional inductor in the present invention, and these are included in the impedance Zt
  • the capacitor 34C is the The negative electrode side additional capacitance and the resistor 34R are the negative electrode side additional resistance in the present invention
  • the inductor 34L is the negative electrode side additional inductor in the present invention, and these are included in the impedance Zb.
  • FIG. 1 shows a series circuit of capacitor 33C, resistor 33R, and inductor 33L, and a series circuit of capacitor 34C, resistor 34R, and inductor 34L apart from the parasitic capacitance generation points P and N, but actually As shown in FIG. 3, a series circuit of a capacitor 33C, a resistor 33R, and an inductor 33L is connected to a positive-side parasitic capacitance generation point P (the intersection of the collectors of the upper arm switching elements 3 to 5 and the positive-side path 16).
  • a series circuit of a capacitor 34C, a resistor 34R, and an inductor 34L is connected via a shunt resistor 25 to a negative parasitic capacitance generation point N (of the lower arm switching elements 6 to 8). (intersection of the emitter and negative path 17 ) and the housing 15 .
  • the position of the shunt resistor 25 is also shown separated from the parasitic capacitance generation point N on the negative electrode side in FIG. 1 for the sake of clarity.
  • a series circuit of the capacitor 33C, the resistor 33R, and the inductor 33L, a series circuit of the capacitor 34C, the resistor 34R, and the inductor 34L, the normal mode coil 35, the three-phase common mode coil 28, and the ferrite core 29 are located on the busbar assembly 12 in the preferred embodiment.
  • 1 indicates the parasitic capacitance (parasitic coupling) between the inverter circuit 2 and the housing
  • the capacitance indicated by 37 indicates the parasitic capacitance (parasitic coupling) between the motor M and the housing 15.
  • FIG. 2 shows the electric circuit of the inverter circuit 2 and the control board 11.
  • the inverter circuit 2 has a U-phase inverter 38U, a V-phase inverter 38V, and a W-phase inverter 38W. ) 3 to 5 and switching elements on the lower arm side (referred to as lower arm switching elements) 6 to 8, respectively. Further, a flywheel diode 39 is connected in anti-parallel to each of the switching elements 3-8.
  • High potential side terminals of the upper arm switching elements 3 to 5 of the inverter circuit 2 are connected to the positive path 16, and low potential side terminals of the lower arm switching elements 6 to 8 are connected to the negative path 17.
  • a low potential side terminal of the upper arm switching element 3 and a high potential side terminal of the lower arm switching element 6 of the U-phase inverter 38U are connected by an intermediate path 31U. It is connected to the U-phase stator coil.
  • the low potential side terminal of the upper arm switching element 4 and the high potential side terminal of the lower arm switching element 7 of the V-phase inverter 38V are connected by an intermediate path 31V. ) is connected to the V-phase stator coil. Furthermore, the low potential side terminal of the upper arm switching element 5 of the W-phase inverter 38W and the high potential side terminal of the lower arm switching element 8 are connected by an intermediate path 31W. ) is connected to the W-phase stator coil.
  • the normal mode coil 35, the three-phase common mode coil 28, and the ferrite core 29 described above are provided in the output paths 32U to 32W positioned between the intermediate paths 31U to 31W and the motor M. Incidentally, the ferrite cores 29 may be arranged in all the phases of the output paths 32U to 32W as indicated by the large squares in FIG. can be placed separately.
  • control board 11 On the other hand, the control circuit of the control board 11 is composed of a microcomputer having a processor. , and based on these, the ON/OFF states of the upper and lower arm switching elements 3 to 8 of the inverter circuit 2 are controlled. Specifically, the gate voltage (driving signal) applied to the gate terminal of each of the upper and lower arm switching elements 3 to 8 is controlled, and the voltage of the intermediate paths 31U to 31W connecting the upper and lower arm switching elements 3 to 8 of each phase, respectively. (phase voltage) is used as a three-phase AC output, and is applied to the stator coils of the respective phases of the motor M via the output paths 32U to 32W, thereby driving the motor M.
  • busbar assembly 12 has a configuration in which busbars made of conductive metal are molded with hard resin.
  • Zt is the impedance between the positive-side parasitic capacitance generation point P (FIG. 4) including the busbar assembly 12 and the housing 15 (reference potential conductor), and Zb is the negative-side parasitic capacitance generation point including the busbar assembly 12. N (FIG. 4) and the housing 15 impedance.
  • the impedance Zt of the embodiment includes the parasitic capacitance between the positive electrode side parasitic capacitance generation point P and the housing 15, the capacitance of the aforementioned capacitor 33C (positive electrode side additional capacitance for impedance balance), and the resistor 33R (positive electrode for impedance balance). side additional resistance) and the inductance of the inductor 33L (positive side additional inductor for impedance balance).
  • the impedance Zb of the embodiment includes the parasitic capacitance between the negative-side parasitic capacitance generation point N and the housing 15, the capacitance of the capacitor 34C (negative-side additional capacitance for impedance balance), and the resistor 34R (for impedance balance). ) and the inductance of the inductor 34L (positive side additional inductor for impedance balance).
  • 41 in the figure indicated by broken lines is a noise source composed of switching elements 3 to 8 (indicated by switching symbols), and 42 is the inductance of the positive-side path 16 branched to each phase (this is also dominated by the inductance).
  • 43 is the inductance of the PCB pattern (this also means that the inductance is dominant).
  • 44 is the parasitic capacitance between the collectors of the upper arm switching elements 3 to 5 and the housing 15, and 46 is the parasitic capacitance between the collectors of the lower arm switching elements 6 to 8 and the housing 15 (these are also dominated by parasitic capacitances). meaning to become).
  • 48 is the parasitic capacitance between the emitters of the upper arm switching elements 3 to 5 and the housing 15 + the parasitic capacitance between the bus bar and the housing 15 (meaning that the parasitic capacitance is also dominant).
  • 49 is the parasitic capacitance between the emitters of the lower arm switching elements 6 to 8 and the housing 15 (meaning that the parasitic capacitance is also dominant).
  • 47 is the parasitic inductance of the output paths 32U to 32W (this also means that the inductance is dominant).
  • This intermediate impedance Zm in the figure indicates the intermediate impedance.
  • This intermediate impedance Zm includes intermediate paths 31U through 31U including the collectors and emitters of the upper and lower arm switching elements 3 to 8, the busbars of the busbar assembly 12, the windings of the motor M, the parasitic capacitances 37, 43, 46, 48, and the parasitic inductance 47.
  • 31W (midpoint between upper arm switching elements 3 to 5 and lower arm switching elements 6 to 8) is a parasitic component between housing 15 and common mode current flows out to housing 15 through this intermediate impedance Zm, Common mode noise will occur.
  • FIG. 3 does not show the above-mentioned intermediate additional impedance Zm1, in the present invention, as shown in the embodiment of FIG.
  • An intermediate additional impedance Zm1 consisting of the mode coil 35, the three-phase common mode coil 28, and the ferrite core 29 is additionally connected, and the value of the intermediate impedance Zm is increased accordingly.
  • the bridge circuit in FIG. 4 is a common-mode equivalent circuit (modeled bridge circuit) when the U-phase inverter 38U in FIG. 2 becomes the noise source V1 (when the upper arm switching element 3 becomes the noise source), for example.
  • Zv is the inductance impedance of the positive electrode path 16
  • Zg is the inductance impedance of the negative electrode path 17
  • Zt is the positive electrode including the capacitance of the capacitor 33C, the resistance value of the resistor 33R, and the inductance of the inductor 33L.
  • Zb is the capacitance of the capacitor 34C, the resistance 34R, and the inductance of the inductor 34L.
  • the intermediate impedance, Zm is the intermediate impedance including the intermediate additional impedance Zm1.
  • the positive parasitic capacitance generation point P is the intersection of the collector of the upper arm switching element 3 and the positive electrode path 16 in the case of FIG. 4, and the negative parasitic capacitance generation point N is the lower arm switching This is the intersection of the emitter of element 6 and the negative path 17 .
  • the impedance Zv of the positive path 16 in the present invention is the impedance of the inductance of the positive path 16 up to the intersection with the collector of the upper arm switching element 3, and the impedance Zg of the negative path 17 is , is the impedance of the inductance of the negative path 17 up to the intersection with the emitter of the lower arm switching element 6 .
  • the intersection of the collector of the upper arm switching element 4 and the positive path 16 becomes the positive parasitic capacitance generation point P
  • the emitter of the lower arm switching element 7 The intersection point of the negative electrode path 17 is the negative parasitic capacitance generation point N.
  • the inductance impedance of the positive electrode path 16 up to the intersection with the collector of the upper arm switching element 4 is Zv
  • the inductance impedance of the negative electrode path 17 up to the intersection with the emitter of the lower arm switching element 7 is Zg. becomes.
  • the W-phase inverter 38W is the noise source V1
  • the intersection of the collector of the upper arm switching element 5 and the positive path 16 becomes the positive parasitic capacitance generation point P
  • the emitter of the lower arm switching element 8 and the negative side becomes the positive parasitic capacitance generation point P
  • the crossing point of the path 17 becomes the parasitic capacitance generation point N on the negative electrode side.
  • the inductance impedance of the positive electrode path 16 up to the intersection with the collector of the upper arm switching element 5 is Zv
  • the inductance impedance of the negative electrode path 17 up to the intersection with the emitter of the lower arm switching element 8 is Zg. becomes.
  • Z1 in FIG. 4 represents the internal impedance+inductance 42 of the upper arm of the noise source V1 (FIG. 3), and Z2 represents the internal impedance+inductance 42 of the lower arm of the noise source V1. Since the inductance 42 is very small and the connection position of the series circuit of the capacitor 33C, the resistor 33R, and the inductor 33L and the parasitic capacitance 44 are substantially the same, the parasitic capacitance 44 is included in the impedance Zt instead of Z1.
  • Zr represents the common mode impedance from the intersection of impedance Zv and impedance Zg (starting point on the left side of the bridge circuit in FIG. 4) to housing 15 . The intersection of the impedance Zv and the impedance Zg in FIG. 4 is the starting point on the battery 14 (DC power supply) side and is the high frequency short circuit point.
  • Vc in FIG. 4 is the common mode voltage generated on the LISN side, which is the noise measurement point.
  • a common mode voltage Vc generated by the switching operation inside the circuit causes a common mode current to flow in the connected wiring, generating noise.
  • the common mode voltage Vc can be expressed by the following formula (I).
  • the impedance Z1 is the ON state of the upper arm switching element 3, and is ignored because it has a lower value than the other elements.
  • the capacitance of the capacitor 33C, the resistance value of the resistor 33R, the inductance of the inductor 33L, the capacitance of the capacitor 34C, the resistance value of the resistor 34R, and the inductance of the inductor 34L which are connected to balance the impedance shown in FIG.
  • the impedance Zt between the positive-side parasitic capacitance generation point P and the housing 15 (reference potential conductor) and the impedance Zb between the negative-side parasitic capacitance generation point N and the housing 15 are set by the method of selecting A power conversion device 1 that satisfies or substantially satisfies the formula (III) is manufactured.
  • substantially satisfied means that Zb x Zv is not Zg x Zt, but that it is nearly equal (the difference between the two is within a certain allowable range A, which is extremely small). This makes it possible to effectively reduce noise.
  • the impedance Zt between the parasitic capacitance generation point P on the positive electrode side of the embodiment and the housing 15 is , as shown in (a) of FIG. 5, is composed of a series circuit of a capacitor 33C (additional capacitance on the positive electrode side), a resistor 33R (additional resistance on the positive electrode side), and an inductor 33L (additional inductor on the positive electrode side).
  • the resistance value of the resistor 33R, the inductance of the inductor 33L, and the parasitic capacitance between the parasitic capacitance generation point P on the positive electrode side and the housing 15 are included.
  • the impedance Zb between the parasitic capacitance generation point N on the negative electrode side of the embodiment and the housing 15 is, as shown in FIG. resistor) and an inductor 34L (additional inductor on the negative electrode side). 15 parasitic capacitances are included.
  • the capacitor 33C positive side additional capacitance
  • the capacitor 34C additional capacitance on the negative electrode side
  • the impedance of a capacitor is generally determined by 1/( ⁇ C), it varies depending on the frequency as indicated by Q in FIG. 7, and drops sharply near the resonance point. This is the same even when only the capacitors 33C and 34C are connected, and the impedance Zt changes with frequency as indicated by Q2 in FIG. 8, and the impedance Zb also changes with frequency as indicated by Q1. Therefore, the ratio between the impedances Zt and Zb is maintained in the band before the impedance Zt suddenly drops. At high frequencies it becomes difficult to balance.
  • the sudden drop in impedance in the band near the resonance point of the capacitor as shown in FIGS. 7 and 8 is compensated for by the impedance of the resistor.
  • the impedance ( ⁇ L) of the inductor becomes dominant.
  • the capacitance of the capacitor 34C is smaller than that of the capacitor 33C
  • the resistance of the resistor 34R is larger than that of the resistor 33R
  • the inductance of the inductor 34L is larger than that of the inductor 33L. becomes an element of In that case, the impedance Zt changes as indicated by S1 in FIG. 11, and the impedance Zb changes as indicated by S2.
  • the relationship (ratio) between the impedance Zt and the impedance Zb is determined by the characteristics of the capacitors 33C and 34C in the low frequency band, the ratio of the resistance values of the resistors 33R and 34R in the band near the resonance point of the capacitor, and the higher frequencies.
  • the impedance Zb (broken line S2 in FIG. 11) and the impedance Zt (solid line S1 ) ratio is approximately maintained. Therefore, in the low frequency band, the impedance balance can be achieved by the capacitor characteristics, in the band near the resonance point of the capacitor, the impedance balance can be achieved by the resistance ratio, and in the higher frequency band, the impedance ratio can be achieved by the inductance ratio. (Each band is shown in FIG. 11).
  • FIG. 3 Another example of balancing impedances with impedances Zt and Zb
  • a series circuit of a capacitor 33C (positive additional capacitance), a resistor 33R (positive additional resistance), and an inductor 33L (positive additional inductor) is connected to form an impedance Zt between the conductors 15 (reference potential conductor).
  • a series circuit of only the capacitor 33C and the resistor 33R may be connected, and the inductance may be dealt with by adjusting the parasitic inductance of the wiring.
  • the configuration of the impedance Zt and the impedance Zb includes all possible combinations of any of (a) to (d) in FIG. 5 and any of (a) to (d) in FIG. It is possible to adopt it as an example. However, in the present invention, it is essential to connect the resistors 33R and 34R.
  • FIG. 15(a) is an example in which a resistor 33Rs1 is connected in parallel only to the inductor 33L in the case of FIG. 5(a), and FIG.
  • a resistor 33Rs2 is connected in parallel to a series circuit of 33R (additional resistor on the positive electrode side) and an inductor 33L.
  • FIG. 15(c) is an example in which the resistor 33Rs1 is connected in parallel only to the inductor 33L in the case of FIG. 5(c), and FIG. 15(d) is the case of FIG. 5(c).
  • a resistor 33Rs2 is connected in parallel to a series circuit of a resistor 33R and an inductor 33L.
  • a resistor 33Rs1 may be connected in parallel only to the inductor 33L (indicated by a dashed line in FIG. 15).
  • a resistor may be connected in parallel with the inductor 34L (additional inductor on the positive electrode side).
  • a pattern in this case is shown in FIG. FIG. 16(a) is an example in which a resistor 34Rs1 is connected in parallel only to the inductor 34L in the case of FIG. 6(a), and FIG.
  • a resistor 34Rs2 is connected in parallel to a series circuit of 34R (additional resistor on the positive electrode side) and an inductor 34L.
  • 16(c) is an example in which the resistor 34Rs1 is connected in parallel only to the inductor 34L in the case of FIG. 6(c), and FIG. 16(d) is the case of FIG. 6(c).
  • a resistor 34Rs2 is connected in parallel to a series circuit of a resistor 34R and an inductor 34L.
  • a resistor 34Rs1 may be connected in parallel only to the inductor 34L (indicated by a dashed line in FIG. 16).
  • the resistor 33R (positive additional resistance) is connected between the positive-side parasitic capacitance generation point P and the housing 15 (reference potential conductor), and the negative-side parasitic capacitance generation point N and the housing are connected.
  • a resistor 34R (negative side additional resistance) is connected between the body 15, the inductance impedance of the positive side path 16 is Zv, the inductance impedance of the negative side path 17 is Zg, the positive side parasitic capacitance generation point P and the housing 15
  • Zt is the impedance including the capacitance
  • the resistor 33R between and Zb is the impedance including the capacitance and the resistor 34R between the parasitic capacitance generation point N on the negative electrode side and the housing 15
  • the impedance Zt and the impedance Zb suddenly decrease. and the resistor 34R to maintain the ratio between the impedance Zt and the impedance Zb.
  • a capacitor 33C (additional capacitance on the positive electrode side) is connected in series with the resistor 33R and/or a capacitor 34C (additional capacitance on the negative electrode side) is connected in series with the resistor 34R.
  • the resistance values of the resistors 33R and 34R and the capacitances of the capacitors 33C and/or 34C are set so that the balance condition of the bridge circuit composed of Zg, Zt, and Zb is satisfied or substantially satisfied. is set, the impedance can be balanced without being affected by the parasitic capacitance by making the capacitance of the capacitors 33C and 34C sufficiently larger than the parasitic capacitance. That is, by selecting the capacitances of the capacitors 33C and 34C in consideration of the parasitic capacitance, impedance balance can be more easily achieved without adjusting the parasitic capacitance.
  • the inductor 33L (positive side additional inductor) is connected in series with the resistor 33R and/or the inductor 34L (negative side additional inductor) is connected in series with the resistor 34R, and the impedances Zv, Zg , Zt, and Zb, the resistance values of the resistors 33R and 34R and the inductance of the inductor 33L and/or the inductor 34L are adjusted so that the equilibrium condition of the bridge circuit is satisfied or substantially satisfied.
  • the ratio of the impedance Zt and the impedance Zb can be maintained in the high frequency band by the ratio of the inductances of the inductor 33L and the inductor 34L. This makes it possible to further widen the band in which the effect of impedance balance can be obtained.
  • the resistors Rs1 and Rs2 are connected in parallel to the inductor 33L (additional inductor on the positive electrode side) and/or the inductor 34L (additional inductor on the negative electrode side) as in the embodiment, when resonance occurs in a high frequency region, , the resistors Rs1 and Rs2 can suppress resonance.
  • the resistors Rs1 and Rs2 may be connected in parallel to the series circuit of the resistor 33R and the inductor 33L and/or the series circuit of the resistor 34R and the inductor 34L.
  • the normal mode current flows out to the housing 15 as a common mode current. Inconvenience can be suppressed.
  • the impedance on the positive electrode side and the negative electrode side can be made equal, and the balance can be maintained. It is possible to maximize the effect of
  • the balance can be maintained even if the normal mode coil is not connected to either the positive electrode path 16 or the negative electrode path 17, but in that case the normal mode current flows out as the common mode current. Unable to control inconvenience.
  • the intermediate additional impedance Zm1 (the normal mode coil 35, the three-phase common mode coil 28, the ferrite core 29) is connected between the intermediate paths 31U to 31W and the motor M. ) is connected.
  • the impedance of the path passing through the parasitic capacitance 37 becomes sufficiently large.
  • the value related to the intermediate impedance Zm that is, the second term of the numerator and the second term of the denominator of the formula (I) becomes negligible when the impedance is balanced (balanced), so the parasitic capacitance on the positive electrode side becomes The impedance Zt between the generation point P and the housing 15 (reference potential conductor) and the impedance Zb between the negative parasitic capacitance generation point N and the housing 15 (in the embodiment, the resistance values of the resistors 33R and 34R and the It becomes easier to balance the bridge circuit by selecting the capacitance and the inductance of the inductors 33L and 34L, and noise can be easily and effectively reduced.
  • the parasitic The impedance of the path passing through the capacitor 37 is increased, and the common mode current flowing out of this path can be reduced.
  • the parasitic capacitance 37 between the motor M and the housing 15 is large, the effect of impedance balance can be improved, and noise can be further suppressed without installing a large EMI filter. become.
  • the intermediate additional impedance Zm1 is composed of the normal mode coil 35, the three-phase common mode coil 28, and the ferrite core 29.
  • the three-phase common mode coil 28 and the ferrite core 29 as the intermediate additional impedance Zm1
  • the normal mode coil 35 as the intermediate additional impedance Zm1
  • the normal mode coil 35 does not require coupling of three-phase lines, so it can be arranged separately. There are few restrictions on the above, and it is easier to reduce the size than in the case of a common mode coil. It should be noted that the normal mode coil 35 may not be inserted in all of the output paths 32U to 32W (three phases) as in the embodiment, but may be inserted only in two phases, for example. This also has the advantage of good usability because the noise reduction effect can be obtained.
  • FIG. 13 shows an electric circuit diagram of the power converter 100 without the normal mode coil 35, the three-phase common mode coil 28, the ferrite core 29, and the capacitors 33 and 34. As shown in FIG. In this figure, the same reference numerals as in FIG. 1 have the same or similar functions.
  • the arrow indicated by N1 is the common mode current (noise) that flows out from the motor M to the housing 15 via the parasitic capacitance 37
  • the arrow indicated by N2 is the common mode current (noise) flowing from the inverter circuit 2 to the housing 15 via the parasitic capacitance 36.
  • the common mode current (noise) that flows out, the arrow indicated by N3, is the common mode current (noise) that circulates from the housing 15 through the Y capacitors 24 and 26 to the upper and lower arm switching elements 3 to 8 of the inverter circuit 2, indicated by N9.
  • Arrows indicate common mode currents (noise) flowing into the positive (+) and negative (-) LISNs 16 and 17 through the shielded wire of the HV connector attached to the housing 15, respectively.
  • the arrow indicated by N4 is the common mode current (noise) that flows out from the housing 15 to the vehicle body 27, and the arrows indicated by N5 to N8 are the common mode current that flows from the vehicle body 27 to the EMI filter 18 via the LISN 17 and LISN 16. (noise).
  • the arrows in the figure are shown in only one direction, in reality, the common mode current flow is not simple, and flows in and out of each place in both directions.
  • a capacitor 33C, a resistor 33R, an inductor 33L, a capacitor 34C, a resistor 34R, and an inductor 34L are connected to achieve impedance balance, and the common mode voltage Vc is zero or extremely small. Therefore, it is possible to suppress the common mode current (N1) and eliminate or significantly reduce noise.
  • the intermediate additional impedance Zm1 (normal mode coil 35, three-phase common mode coil 28, ferrite core 29) is connected between the intermediate paths 31U to 31W and the motor M.
  • the impedance of the path to connect is large enough.
  • the value related to the intermediate impedance Zm (the second term in the numerator and the second term in the denominator of formula (I)) becomes negligible when the impedance is balanced (equilibrium), so the parasitic capacitance on the positive electrode side is generated.
  • Selection of the resistance value, the inductance of the inductor 33L, the capacitance of the capacitor 34C, the resistance value of the resistor 34R, and the inductance of the inductor 34L makes it easier to balance the bridge circuit, and reduces noise easily and effectively. will be able to
  • the bus bar assembly 12 is provided closer to the motor M and the upper and lower arm switching elements 3 to 8 of the inverter circuit 2 than the filter substrate 13, the capacitor 33C, the resistor 33R, the inductor 33L, the capacitor 34C, the resistor 34R, and the inductor 34L are connected.
  • the reflux path is shortened, and a filtering effect can be obtained effectively.
  • the normal mode coil 35, the three-phase common mode coil 28 and the ferrite core 29 are arranged in the bus bar assembly 12 between the upper and lower arm switching elements 3 to 8 of the inverter circuit 2 and the motor M, As a result, the common mode current (noise, indicated by arrow N1) flowing out via the parasitic capacitance 37 is reduced. This also eliminates the need to insert a large common-mode coil into the power supply input section, making it possible to effectively suppress noise while reducing the size of the inverter-integrated electric compressor 1 .
  • the adjustment of the parasitic capacitance described above for example, changing the distance between the heat sink that dissipates heat from each of the switching elements 3 to 8 and the heat dissipation sheet, the parasitic coupling between the collector and the heat sink, and the distance between the emitter and the heat sink This can be done by selecting switching elements with different parasitic couplings.
  • a change in the distance between the heat sink and the heat dissipation sheet is an adjustment of the parasitic capacitance, and the value of the parasitic capacitance 44 in FIG. 3 is changed, so the impedance Zt is changed (adjusted).
  • the switching element itself can be changed (adjusted) by the value and position of the internal impedance plus the parasitic capacitance. If the internal impedance changes, Z1 and Z2 in FIG. 4 change, but since Z1 and Z2 are not dominant factors in impedance balance, only the parasitic capacitance 44 changes.
  • the normal mode coil 35, the three-phase common mode coil 28, and the ferrite core 29 are connected as the intermediate additional impedance Zm1.
  • a combination of the normal mode coil 35 and the three-phase common mode coil 28, a combination of the normal mode coil 35 and the ferrite core 29, or a combination of the three-phase common mode coil 28 and the ferrite core 29) is connected to obtain an intermediate additional impedance Zm1.
  • the normal mode coils 22 and 30 are connected to both the positive electrode side path 16 and the negative electrode side path 17, but in the inventions other than claim 7, either one of the positive electrode side path 16 and the negative electrode side path 17 is connected. You may make it connect a normal mode coil (22 or 30) only to .
  • the present invention has been described with a three-phase inverter that drives the motor M of the electric compressor by the power conversion device 1, but the inventions other than claim 9 are not limited to this.
  • the present invention is also effective for a power supply circuit (power conversion device) such as a boost converter that boosts the voltage and applies the boosted DC voltage to a load.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】広帯域でインピーダンスバランス（平衡）の効果が得られ、コモンモード電流によるノイズを効果的に抑制することができるようにした電力変換装置を提供する。 【解決手段】正極側の寄生容量発生ポイントＰと筐体１５間に抵抗３３Ｒを接続し、負極側の寄生容量発生ポイントＮと筐体１５間に抵抗３４Ｒを接続する。正極側経路１６のインダクタンスのインピーダンスをＺｖ、負極側経路１７のインダクタンスのインピーダンスをＺｇ、正極側の寄生容量発生ポイントＰと筐体１５間の容量と抵抗３３Ｒを含むインピーダンスをＺｔ、負極側の寄生容量発生ポイントＮと筐体１５間の容量と抵抗３４Ｒを含むインピーダンスをＺｂとしたとき、Ｚｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件に基づき、Ｚｔ、及び、Ｚｂを設定する。

Description

電力変換装置及びその製造方法
　本発明は、スイッチング素子を用いて変換された出力を負荷に印加する電力変換装置及びその製造方法に関するものである。
　スイッチング素子のスイッチングにより、直流電源から三相交流出力を生成してモータ（負荷）に印加するインバータや、昇圧された直流出力を生成して負荷に印加する昇圧コンバータ等の電力変換装置では、スイッチング動作による急峻な電圧変動により、モータ（負荷）と筐体（基準電位導体）間の寄生容量（寄生結合）を介して筐体に流出するコモンモード電流（ノイズ）が多くなる。そのため、従来より制御基板の電源入力部にコモンモードコイルやＹコンデンサ（コモンモードコンデンサ）から成る大型のＥＭＩフィルタを搭載し、寄生容量を介して筐体に流出するコモンモード電流（ノイズ）をスイッチング素子（ノイズ源）に還流させ、ノイズの低減を図る対策が採られていた（例えば、特許文献１参照）。
　しかしながら、係るノイズ対策ではノイズ対策部品の大型化と制御基板を含む製品自体の大型化が否めなくなるため、ブリッジ回路を用い、ノイズ源であるスイッチング素子に対して周辺のインピーダンスのバランス（平衡）を取り、ノイズ流出源とノイズ測定点の電位差を低減することで、結果としてコモンモード電流（ノイズ）を低減する対策も開発されている（例えば、特許文献２～４参照）。
特許第５０９１５２１号公報 特開２０１０－７３７９２号公報 特開２００９－３８９６１号公報 ＷＯ２０１８／０２１５１０号公報
　しかしながら、従来の対策ではインピーダンスのバランスをとるために付加された容量（コンデンサ）や寄生容量の周波数特性により、共振点近辺ではバランスを取ることが困難となり、結果としてバランスを取ることができる周波数の帯域（インピーダンスバランスの効果が得られる帯域）が狭くなってしまうという問題があった。
　本発明は、係る従来の技術的課題を解決するために成されたものであり、広帯域でインピーダンスバランス（平衡）の効果が得られ、コモンモード電流によるノイズを効果的に抑制することができるようにした電力変換装置及びその製造方法を提供することを目的とする。
　請求項１の発明の電力変換装置は、スイッチング素子のスイッチングにより変換された出力を負荷に印加するものであって、直流電源の正極側からスイッチング素子に至る正極側経路と、直流電源の負極側からスイッチング素子に至る負極側経路と、正極側の寄生容量発生ポイントＰと基準電位導体間に接続された正極側付加抵抗と、負極側の寄生容量発生ポイントＮと基準電位導体間に接続された負極側付加抵抗を備え、正極側経路のインダクタンスのインピーダンスをＺｖ、負極側経路のインダクタンスのインピーダンスをＺｇ、正極側の寄生容量発生ポイントＰと基準電位導体間の容量と正極側付加抵抗を含むインピーダンスをＺｔ、負極側の寄生容量発生ポイントＮと基準電位導体間の容量と負極側付加抵抗を含むインピーダンスをＺｂとしたとき、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件に基づき、インピーダンスＺｔ、及び、Ｚｂが設定されていることを特徴とする。
　請求項２の発明の電力変換装置は、上記発明において平衡条件とは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係が成立し、若しくは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係が略成立することを特徴とする。
　請求項３の発明の電力変換装置は、上記各発明において正極側付加抵抗に直列に接続された正極側付加容量と、負極側付加抵抗に直列に接続された負極側付加容量、のうちの何れか一方、又は、双方を備えたことを特徴とする。
　請求項４の発明の電力変換装置は、上記各発明において正極側付加抵抗に直列に接続された正極側付加インダクタと、負極側付加抵抗に直列に接続された負極側付加インダクタ、のうちの何れか一方、又は、双方を備えたことを特徴とする。
　請求項５の発明の電力変換装置は、上記発明において正極側付加インダクタ、及び／又は、負極側付加インダクタに、並列に抵抗を接続したことを特徴とする。
　請求項６の発明の電力変換装置は、請求項４又は請求項５の発明において正極側付加抵抗と正極側付加インダクタの直列回路、及び／又は、負極側付加抵抗と負極側付加インダクタの直列回路に、並列に抵抗を接続したことを特徴とする。
　請求項７の発明の電力変換装置は、上記各発明において直流電源とスイッチング素子の間に接続されたＥＭＩフィルタを備え、このＥＭＩフィルタは、正極側経路と負極側経路の双方にそれぞれ接続されたノーマルモードコイルを備えたことを特徴とする。
　請求項８の発明の電力変換装置は、上記各発明において上アームのスイッチング素子と、下アームのスイッチング素子を有し、正極側経路は直流電源の正極側と上アームのスイッチング素子の高電位側端子とを接続し、負極側経路は直流電源の負極側と下アームのスイッチング素子の低電位側端子とを接続しており、上アームのスイッチング素子の低電位側端子と下アームのスイッチング素子の高電位側端子とを接続する中間経路と負荷との間に接続された中間付加インピーダンスを備えたことを特徴とする。
　請求項９の発明の電力変換装置は、上記発明において各相の上アームのスイッチング素子と、下アームのスイッチング素子を有して三相交流出力を負荷としてのモータに印加することを特徴とする。
　請求項１０の発明の電力変換装置は、請求項８又は請求項９の発明において中間付加インピーダンスは、ノーマルモードコイル、三相コモンモードコイル、フェライトコアのうちの何れか、又は、それらのうちの二つの組み合わせ、若しくは、それらの全てにより構成されていることを特徴とする。
　請求項１１の発明の電力変換装置の製造方法は、スイッチング素子のスイッチングにより変換された出力を負荷に印加する電力変換装置を製造するにあたり、直流電源の正極側の寄生容量発生ポイントＰと基準電位導体間に正極側付加抵抗を接続すると共に、直流電源の負極側の寄生容量発生ポイントＮと基準電位導体間に負極側付加抵抗を接続し、直流電源の正極側からスイッチング素子に至る正極側経路のインダクタンスのインピーダンスをＺｖ、直流電源の負極側からスイッチング素子に至る負極側経路のインダクタンスのインピーダンスをＺｇ、正極側の寄生容量発生ポイントＰと基準電位導体間の容量と正極側付加抵抗を含むインピーダンスをＺｔ、負極側の寄生容量発生ポイントＮと基準電位導体間の容量と負極側付加抵抗を含むインピーダンスをＺｂとしたとき、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、インピーダンスＺｔ、及び、Ｚｂを設定することを特徴とする。
　請求項１２の発明の電力変換装置の製造方法は、上記発明において平衡条件であるＺｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係を成立させ、若しくは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係を略成立させることを特徴とする。
　請求項１３の発明の電力変換装置の製造方法は、請求項１１又は請求項１２の発明において正極側付加抵抗に直列に正極側付加容量を接続し、及び／又は、負極側付加抵抗に直列に負極側付加容量を接続すると共に、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、正極側付加抵抗、及び、負極側付加抵抗の抵抗値と、正極側付加容量、及び／又は、負極側付加容量の容量を選択することを特徴とする。
　請求項１４の発明の電力変換装置の製造方法は、請求項１１乃至請求項１３の発明において正極側付加抵抗に直列に正極側付加インダクタを接続し、及び／又は、負極側付加抵抗に直列に負極側付加インダクタを接続すると共に、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、正極側付加抵抗、及び、負極側付加抵抗の抵抗値と、正極側付加インダクタ、及び／又は、負極側付加インダクタのインダクタンスを選択することを特徴とする。
　請求項１５の発明の電力変換装置の製造方法は、上記発明において正極側付加インダクタ、及び／又は、負極側付加インダクタに並列に抵抗を接続することを特徴とする。
　請求項１６の発明の電力変換装置の製造方法は、請求項１４又は請求項１５の発明において正極側付加抵抗と正極側付加インダクタの直列回路、及び／又は、負極側付加抵抗と負極側付加インダクタの直列回路に、並列に抵抗を接続することを特徴とする。
　請求項１及び請求項１１の発明では、スイッチング素子のスイッチングにより変換された出力を負荷に印加する電力変換装置において、直流電源の正極側の寄生容量発生ポイントＰと基準電位導体間に正極側付加抵抗を接続すると共に、直流電源の負極側の寄生容量発生ポイントＮと基準電位導体間に負極側付加抵抗を接続し、直流電源の正極側からスイッチング素子に至る正極側経路のインダクタンスのインピーダンスをＺｖ、直流電源の負極側からスイッチング素子に至る負極側経路のインダクタンスのインピーダンスをＺｇ、正極側の寄生容量発生ポイントＰと基準電位導体間の容量と正極側付加抵抗を含むインピーダンスをＺｔ、負極側の寄生容量発生ポイントＮと基準電位導体間の容量と負極側付加抵抗を含むインピーダンスをＺｂとしたとき、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、インピーダンスＺｔ、及び、Ｚｂを設定するようにしたので、正極側の寄生容量発生ポイントＰと基準電位導体間の容量、及び、負極側の寄生容量発生ポイントＮと基準電位導体間の容量における共振点近辺で、インピーダンスＺｔとインピーダンスＺｂが急激に低下してしまう不都合を、正極側付加抵抗と負極側付加抵抗により補い、インピーダンスＺｔとインピーダンスＺｂの比率を維持することができるようになる。
　これにより、インピーダンスバランスの効果が得られる帯域を広げることができるようになり、コモンモード電流によるノイズを広帯域で効果的に抑制することができるようになる。
　上記における平衡条件は、請求項２及び請求項１２の発明の如く、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係が成立し、若しくは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係が略成立することである。
　また、請求項３及び請求項１３の発明の如く正極側付加抵抗に直列に正極側付加容量を接続し、及び／又は、負極側付加抵抗に直列に負極側付加容量を接続して、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、正極側付加抵抗、及び、負極側付加抵抗の抵抗値と、正極側付加容量、及び／又は、負極側付加容量の容量を設定するようにすれば、正極側付加容量や負極側付加容量の容量を寄生容量より十分大きくすることにより、寄生容量の影響を受けること無く、インピーダンスバランスをとることができるようになる。即ち、正極側付加容量や負極側付加容量の容量を、寄生容量を考慮して選定することにより、寄生容量を調整すること無く、一層容易にインピーダンスバランスをとることができるようになる。
　また、請求項４及び請求項１４の発明の如く正極側付加抵抗に直列に正極側付加インダクタを接続し、及び／又は、負極側付加抵抗に直列に負極側付加インダクタを接続すると共に、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、正極側付加抵抗、及び、負極側付加抵抗の抵抗値と、正極側付加インダクタ、及び／又は、負極側付加インダクタのインダクタンスを設定するようにすれば、周波数が高い帯域において、インピーダンスＺｔとインピーダンスＺｂの比率を、正極側付加インダクタと負極側付加インダクタのインダクタンスの比率により維持することができるようになる。これにより、インピーダンスバランスの効果が得られる帯域をより一層広げることができるようになる。
　また、請求項５及び請求項１５の発明の如く正極側付加インダクタ、及び／又は、負極側付加インダクタに、並列に抵抗を接続すれば、高周波領域で共振が起きた場合に、抵抗によって共振を抑制することができるようになる。
　尚、この抵抗は、請求項６及び請求項１６の発明の如く正極側付加抵抗と正極側付加インダクタの直列回路、及び／又は、負極側付加抵抗と負極側付加インダクタの直列回路に、並列に接続してもよい。
　更に、請求項７の発明の如く直流電源とスイッチング素子の間に接続されたＥＭＩフィルタに、正極側経路と負極側経路の双方にそれぞれ接続されたノーマルモードコイルを設けることにより、ノーマルモード電流がコモンモード電流として基準電位導体に流出する不都合を抑制することができる。特に、正極側経路と負極側経路の双方にノーマルモードコイルを接続することで、正極側と負極側のインピーダンスを等しくし、平衡度を保つことができるようになり、インピーダンスバランスの効果を最大限に引き出すことが可能となる。
　また、請求項８の発明の如く、上記各発明に加えて上アームのスイッチング素子と、下アームのスイッチング素子を有し、正極側経路が直流電源の正極側と上アームのスイッチング素子の高電位側端子とを接続し、負極側経路が直流電源の負極側と下アームのスイッチング素子の低電位側端子とを接続している電力変換装置の場合、上アームのスイッチング素子の低電位側端子と下アームのスイッチング素子の高電位側端子とを接続する中間経路と負荷との間に中間付加インピーダンスを接続すれば、負荷と基準電位導体間の寄生容量を経由する経路のインピーダンスを増加させ、この経路から流出するコモンモード電流を低減させることができるようになる。これにより、負荷と基準電位導体間の寄生容量が大きい場合にも、インピーダンスバランスの効果を向上させることが可能となり、大型のＥＭＩフィルタを搭載すること無く、ノイズを一層抑制することができるようになる。
　特に、中間経路と負荷との間に中間付加インピーダンスを接続して、負荷と基準電位導体間の寄生容量を経由する経路のインピーダンスを十分に大きくすることにより、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件に基づき、インピーダンスＺｔ、及び、Ｚｂを設定することで、インピーダンスバランス（平衡）をとる際に、中間インピーダンスが関わる値を無視できる程に小さくすることが可能となり、バランスがとり易くなって効果的にノイズを低減することができるようになる。
　この場合、請求項９の如く各相の上アームのスイッチング素子と、下アームのスイッチング素子を有して三相交流出力を負荷としてのモータに印加する電力変換装置においては、アーム中点と基準電位導体間の寄生容量が大きく、中間インピーダンスが小さいため、バランスをとることが困難となるが、上記の如く中間付加インピーダンスを接続することで、効果的に係る問題を解消することが可能となる。
　また、中間付加インピーダンスは請求項１０の発明の如く、ノーマルモードコイル、三相コモンモードコイル、フェライトコアのうちの何れか、又は、それらのうちの二つの組み合わせ、若しくは、それらの全てにより構成するとよい。中間付加インピーダンスとして三相コモンモードコイルとフェライトコアを設けることにより、コモンモードインピーダンスを増加させてコモンモード電流の流出を減少させることができるようになる。一方、中間付加インピーダンスとしてノーマルモードコイルを設けることにより、スイッチングサージを効果的に抑制することが可能となり、結果として三相線間のモード変換（ノーマルモードからコモンモード）の抑制となるので、これらにより、負荷と基準電位導体間の寄生容量の影響を受け難くすることができるようになる。
　また、ノーマルモードコイルは、コモンモードコイルと異なり、三相線の結合が不要なことから、別々に配置することが可能であり、配置上の制約が少なく、コモンモードコイルの場合よりも小型化し易い。更に、三相全てに入れなくとも（例えば二相のみ）、ノイズ低減効果が得られることから、使い勝手がよいという利点がある。
本発明を適用した一実施例の電力変換装置の電気回路図である。 図１の電力変換装置のインバータ回路と制御基板の電気回路図である。 図１の電力変換装置の制御基板（バスバーアセンブリを含む）の寄生成分を説明する図である。 図１の電力変換装置のモデル化されたブリッジ回路を示す図である。 図３、図４中のインピーダンスＺｔの実施例を説明する図である。 図３、図４中のインピーダンスＺｂの実施例を説明する図である。 一般的なコンデンサのインピーダンスの周波数特性を説明する図である。 正極側付加容量、負極側付加容量のみを接続した場合のインピーダンスＺｔ、Ｚｂの周波数特性を説明する図である。 図８の場合のインピーダンスＺｔ、Ｚｂによるバランス効果帯域を説明する図である。 コンデンサ、抵抗、及び、インダクタの直列回路のインピーダンスの周波数特性を説明する図である。 正極側付加容量、正極側付加抵抗、及び、正極側付加インダクタの直列回路、負極側付加容量、負極側付加抵抗、及び、負極側付加インダクタの直列回路を接続した場合のインピーダンスＺｔ、Ｚｂの周波数特性を説明する図である。 図１１の場合のインピーダンスＺｔ、Ｚｂによるバランス効果帯域を説明する図である。 従来の電力変換装置のノイズ経路を説明する図である。 図１の電力変換装置のノイズ経路を説明するための電気回路図である。 図３、図４中のインピーダンスＺｔの更に他の実施例を説明する図である。 図３、図４中のインピーダンスＺｂの更に他の実施例を説明する図である。
　以下、本発明の一実施形態について、図面に基づき詳細に説明する。図１は本発明を適用した一実施例の電力変換装置１の電気回路図、図２はインバータ回路２と制御基板１１の電気回路図である。
　（１）電力変換装置１
　実施例の電力変換装置１は、三相のインバータ回路２の各相の上下アームを構成するＩＧＢＴ（ＭＯＳＦＥＴでもよい）から成る６個のスイッチング素子３～８と（図２）、プリント配線に制御回路が実装された制御基板１１（図２）と、後述するバッテリ１４、制御基板１１、各スイッチング素子３～８、及び、負荷としてのモータＭ間の配線を行うための配線部材としてのバスバーアセンブリ１２と、フィルタ基板１３を備え、直流電源としての車両の前記バッテリ１４から給電される直流電力を三相交流電力に変換して、モータＭのステータコイル（図示せず）に印加するものである。
　この発明における負荷の実施例であるモータＭは、ＩＰＭＳＭ（Ｉｎｔｅｒｉｏｒ　Ｐｅｒｍａｎｅｎｔ　Ｍａｇｎｅｔ　Ｓｙｎｃｈｒｏｎｏｕｓ　Ｍｏｔｏｒ）から構成されており、車両に搭載された図示しない電動圧縮機の金属製（例えば、アルミニウム）の筐体１５内に収納された図示しない圧縮機構を駆動し、冷媒を圧縮して図示しない車両用空気調和装置の冷媒回路内に吐出するものである。そして、電力変換装置１は電動圧縮機の筐体１５に一体に設けられているものとする。
　（２）電力変換装置１の電気回路
　先ず、図１を用いてこの実施例の電力変換装置１の電気回路を説明する。１６はバッテリ１４の正極側（＋）にＬＩＳＮ（疑似電源回路網）を介して接続された正極側経路、１７はバッテリ１４の負極側（－）にＬＩＳＮを介して接続された負極側経路であり、これら正極側経路１６と負極側経路１７にはＥＭＩフィルタ１８と平滑コンデンサ１９が接続されている。これらＥＭＩフィルタ１８と平滑コンデンサ１９はバッテリ１４とインバータ回路２のスイッチング素子３～８の間に接続されている。
　前記ＥＭＩフィルタ１８は、正極側経路１６と負極側経路１７間に接続されたＸコンデンサ２１と、このＸコンデンサ２１の後段の正極側経路１６と負極側経路１７の双方にそれぞれ接続されたノーマルモードコイル２２及び３０と、これらノーマルモードコイル２２、３０の後段に接続されたコモンモードコイル２３と、このコモンモードコイル２３の後段において、正極側経路１６及び負極側経路１７と筐体１５間にそれぞれ接続されたＹコンデンサ２６及びＹコンデンサ２４から構成されている。
　そして、これらＥＭＩフィルタ１８と平滑コンデンサ１９はフィルタ基板１３に配置されている。上記Ｘコンデンサ２１はノーマルモードノイズを低減するためのコンデンサであり、Ｙコンデンサ２４、２６はコモンモードノイズを低減するためのコンデンサである。また、平滑コンデンサ１９は電圧リプルを平滑すると共に、インピーダンスバランスの起点として高周波を短絡とみなすためのコンデンサである。
　尚、筐体１５は車体２７（ＧＮＤ）に接続されている。そして、実施例ではこの筐体１５が電力変換装置１の基準電位導体となる。また、２５はバスバーアセンブリ１２と平滑コンデンサ１９の間の負極側経路１７に接続されたシャント抵抗である。
　（２－１）中間付加インピーダンスＺｍ１（ノーマルモードコイル３５、三相コモンモードコイル２８及びフェライトコア２９
　また、平滑コンデンサ１９の後段の正極側経路１６、及び、負極側経路１７にはインバータ回路２が接続されており、インバータ回路２の後述する中間経路３１Ｕ～３１ＷとモータＭの間には、実施例の中間付加インピーダンスＺｍ１を構成するノーマルモードコイル３５、三相コモンモードコイル２８、及び、フェライトコア２９が順次接続されている。これらノーマルモードコイル３５や三相コモンモードコイル２８は主に低周波のインピーダンスを増加させ、フェライトコア２９は高周波のインピーダンスを増加させる。フェライトコア２９は後述する出力経路３２Ｕ～３２Ｗの周囲に配置するものであるが、本出願においては係る配置も接続と称する。また、ノーマルモードコイル３５は実施例では出力経路３２Ｕ～３２Ｗの全てにそれぞれ接続されているものとする。
　（２－２）正極側に付加するインピーダンス（コンデンサ３３Ｃ、抵抗３３Ｒ、インダクタ３３Ｌ）、及び、負極側に付加するインピーダンス（コンデンサ３４Ｃ、抵抗３４Ｒ、インダクタ３４Ｌ）
　更に、インバータ回路２と平滑コンデンサ１９の間の正極側経路１６と筐体１５（基準電位導体）間には、実施例では図３の正極側の寄生容量発生ポイントＰと筐体１５間のインピーダンスＺｔを構成するインピーダンスバランス用のコンデンサ３３Ｃ、抵抗３３Ｒ、及びインダクタ３３Ｌの直列回路を接続し、インバータ回路２と平滑コンデンサ１９の間の負極側経路１７と筐体１５（基準電位導体）間には、実施例では図３の負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンスＺｂを構成するインピーダンスバランス用のコンデンサ３４Ｃ、抵抗３４Ｒ、及び、インダクタ３４Ｌの直列回路を接続している。
　上記コンデンサ３３Ｃが本発明における正極側付加容量、抵抗３３Ｒが本発明における正極側付加抵抗、インダクタ３３Ｌが本発明における正極側付加インダクタであり、これらがインピーダンスＺｔに含まれ、コンデンサ３４Ｃが本発明における負極側付加容量、抵抗３４Ｒが本発明における負極側付加抵抗、インダクタ３４Ｌが本発明における負極側付加インダクタであり、これらがインピーダンスＺｂに含まれる。
　尚、図１では寄生容量発生ポイントＰ、Ｎと離れてコンデンサ３３Ｃ、抵抗３３Ｒ、及び、インダクタ３３Ｌの直列回路と、コンデンサ３４Ｃ、抵抗３４Ｒ、及び、インダクタ３４Ｌの直列回路を示しているが、実際には図３に示すように、コンデンサ３３Ｃ、抵抗３３Ｒ、及び、インダクタ３３Ｌの直列回路は、正極側の寄生容量発生ポイントＰ（上アームスイッチング素子３～５のコレクタと正極側経路１６の交点）と筐体１５間に接続され、コンデンサ３４Ｃ、抵抗３４Ｒ、及び、インダクタ３４Ｌの直列回路は、実施例ではシャント抵抗２５を介し、負極側の寄生容量発生ポイントＮ（下アームスイッチング素子６～８のエミッタと負極側経路１７の交点）と筐体１５間に接続されている。また、シャント抵抗２５の位置も、図１では分かりやすくするために負極側の寄生容量発生ポイントＮから離して示している。
　そして、これらコンデンサ３３Ｃ、抵抗３３Ｒ、及び、インダクタ３３Ｌの直列回路、コンデンサ３４Ｃ、抵抗３４Ｒ、及び、インダクタ３４Ｌの直列回路、前述したノーマルモードコイル３５、三相コモンモードコイル２８、及び、フェライトコア２９は、実施例ではバスバーアセンブリ１２に配置されている。尚、図１中３６で示す容量はインバータ回路２と筐体１５間の寄生容量（寄生結合）を示し、３７で示す容量はモータＭと筐体１５間の寄生容量（寄生結合）を示している。
　（２－３）インバータ回路２
　次に、図２にはインバータ回路２の電気回路と制御基板１１を示している。インバータ回路２は、Ｕ相インバータ３８Ｕ、Ｖ相インバータ３８Ｖ、Ｗ相インバータ３８Ｗを有しており、各相のインバータ３８Ｕ～３８Ｗは、それぞれ前述した上アーム側のスイッチング素子（上アームスイッチング素子と称す）３～５と、下アーム側のスイッチング素子（下アームスイッチング素子と称す）６～８を個別に有している。更に、各スイッチング素子３～８には、それぞれフライホイールダイオード３９が逆並列に接続されている。
　そして、インバータ回路２の上アームスイッチング素子３～５の高電位側端子は正極側経路１６に接続されており、下アームスイッチング素子６～８の低電位側端子は負極側経路１７に接続されている。Ｕ相インバータ３８Ｕの上アームスイッチング素子３の低電位側端子と下アームスイッチング素子６の高電位側端子は中間経路３１Ｕにて接続され、この中間経路３１Ｕが出力経路３２ＵによってモータＭ（負荷）のＵ相のステータコイルに接続される。
　また、Ｖ相インバータ３８Ｖの上アームスイッチング素子４の低電位側端子と下アームスイッチング素子７の高電位側端子は中間経路３１Ｖにて接続され、この中間経路３１Ｖが出力経路３２ＶによってモータＭ（負荷）のＶ相のステータコイルに接続される。更に、Ｗ相インバータ３８Ｗの上アームスイッチング素子５の低電位側端子と下アームスイッチング素子８の高電位側端子は中間経路３１Ｗにて接続され、この中間経路３１Ｗが出力経路３２ＷによってモータＭ（負荷）のＷ相のステータコイルに接続される。そして、前述したノーマルモードコイル３５、三相コモンモードコイル２８、及び、フェライトコア２９は中間経路３１Ｕ～３１ＷとモータＭの間に位置する出力経路３２Ｕ～３２Ｗ中に設けられる。尚、フェライトコア２９は、出力経路３２Ｕ～３２Ｗについて、図１に大きな四角で示す如く全相一括で配置してもよく、図１に小さな四角で示す如く各相の出力経路３２Ｕ～３２Ｗの周囲にそれぞれ別個に配置してもよい。
　（２－４）制御基板１１
　一方、制御基板１１の制御回路はプロセッサを有するマイクロコンピュータから構成されており、実施例では車両のＥＣＵから回転数指令値を入力し、シャント抵抗２５を用いてモータＭの相電流を検出、及び、算出し、これらに基づき、インバータ回路２の各上下アームスイッチング素子３～８のＯＮ／ＯＦＦ状態を制御する。具体的には、各上下アームスイッチング素子３～８のゲート端子に印加するゲート電圧（駆動信号）を制御し、各相の上下アームスイッチング素子３～８をそれぞれ接続する中間経路３１Ｕ～３１Ｗの電圧（相電圧）を三相交流出力とし、出力経路３２Ｕ～３２Ｗを介してモータＭの各相のステータコイルに印加することで、当該モータＭを駆動する。
　（２－５）バスバーアセンブリ１２
　また、実施例のバスバーアセンブリ１２は、導電性金属から成るバスバーを硬質樹脂によりモールドした構成とされている。このバスバーアセンブリ１２のバスバーにフィルタ基板１３や制御基板１１、各スイッチング素子３～８、モータＭが接続されることで、バッテリ１４、制御基板１１、各スイッチング素子３～８、モータＭ間の配線が成される。
　（２－６）バスバーアセンブリ１２を含む制御基板１１の寄生成分（インダクタンスや容量）
　次に、図３を用いて、電力変換装置１の制御基板１１（バスバーアセンブリ１２を含む）の寄生成分について説明する。図中Ｚｖはバスバーアセンブリ１２を含む正極側経路１６（配線）のインダクタンスのインピーダンス、Ｚｇはバスバーアセンブリ１２を含む負極側経路１７（配線）のインダクタンスのインピーダンスである。正極側経路１６や負極側経路１７には他の寄生成分も存在するが、配線のインダクタンスが支配的となる。
　また、図中Ｚｔはバスバーアセンブリ１２を含む正極側の寄生容量発生ポイントＰ（図４）と筐体１５（基準電位導体）間のインピーダンス、Ｚｂはバスバーアセンブリ１２を含む負極側の寄生容量発生ポイントＮ（図４）と筐体１５間のインピーダンスである。
　実施例のインピーダンスＺｔには、正極側の寄生容量発生ポイントＰと筐体１５間の寄生容量と前述したコンデンサ３３Ｃ（インピーダンスバランス用の正極側付加容量）の容量、抵抗３３Ｒ（インピーダンスバランス用の正極側付加抵抗）の抵抗値、及び、インダクタ３３Ｌ（インピーダンスバランス用の正極側付加インダクタ）のインダクタンスが含まれる。
　また、実施例のインピーダンスＺｂには、負極側の寄生容量発生ポイントＮと筐体１５間の寄生容量と前述したコンデンサ３４Ｃ（インピーダンスバランス用の負極側付加容量）の容量、抵抗３４Ｒ（インピーダンスバランス用の正極側付加抵抗）の抵抗値、及び、インダクタ３４Ｌ（インピーダンスバランス用の正極側付加インダクタ）のインダクタンスが含まれる。
　図中４１の破線で示した部分は各スイッチング素子３～８（スイッチング記号で示す）により構成されるノイズ源であり、４２は各相に分岐した正極側経路１６のインダクタンス（これもインダクタンスが支配的となるという意味）、４３はＰＣＢパターンのインダクタンス（これもインダクタンスが支配的となるという意味）である。４４は上アームスイッチング素子３～５のコレクタと筐体１５間の寄生容量、４６は下アームスイッチング素子６～８のコレクタと筐体１５間の寄生容量である（これらも寄生容量が支配的となるという意味）。
　４８は上アームスイッチング素子３～５のエミッタと筐体１５間の寄生容量＋バスバーと筐体１５間の寄生容量（これらも寄生容量が支配的となるという意味）である。４９は下アームスイッチング素子６～８のエミッタと筐体１５間の寄生容量である（これらも寄生容量が支配的となるという意味）。更に４７は出力経路３２Ｕ～３２Ｗの寄生インダクタンス（これもインダクタンスが支配的となるという意味）である。
　図中Ｚｍは中間インピーダンスを示している。この中間インピーダンスＺｍは、上下アームスイッチング素子３～８のコレクタやエミッタ、バスバーアセンブリ１２のバスバー、モータＭの巻線と、寄生容量３７、４３、４６、４８、寄生インダクタンス４７を含む中間経路３１Ｕ～３１Ｗ（上アームスイッチング素子３～５と下アームスイッチング素子６～８の中点）と筐体１５間の寄生成分であり、この中間インピーダンスＺｍを介してコモンモード電流が筐体１５に流出し、コモンモードノイズが発生することになる。
　尚、図３では前述した中間付加インピーダンスＺｍ１を示していないが、本発明では、図１の実施例に示すように、中間経路３１Ｕ～３１ＷとモータＭの間の出力経路３２Ｕ～３２Ｗに、ノーマルモードコイル３５、三相コモンモードコイル２８、及び、フェライトコア２９から成る中間付加インピーダンスＺｍ１が追加して接続され、その分、中間インピーダンスＺｍの値は増大している。
　（３）インピーダンスバランス条件（平衡条件）を成立させることによるノイズの低減
　次に、図４を参照しながら、インピーダンスバランス条件（平衡条件）を成立させることによるノイズの低減対策について説明する。図４のブリッジ回路は、例えば図２中のＵ相インバータ３８Ｕがノイズ源Ｖ１となるとき（上アームスイッチング素子３がノイズ源となる際）のコモンモード等価回路（モデル化されたブリッジ回路）であり、図中Ｚｖは前述した正極側経路１６のインダクタンスのインピーダンス、Ｚｇは負極側経路１７のインダクタンスのインピーダンス、Ｚｔはコンデンサ３３Ｃの容量、抵抗３３Ｒの抵抗値、及び、インダクタ３３Ｌのインダクタンスを含む正極側の寄生容量発生ポイントＰと筐体１５（基準電位導体）間のインピーダンス、Ｚｂはコンデンサ３４Ｃの容量、抵抗３４Ｒ、及び、インダクタ３４Ｌのインダクタンスを含む負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンス、Ｚｍは中間付加インピーダンスＺｍ１を含む中間インピーダンスである。ここで、下アームスイッチング素子６がノイズ源となる際は、ノイズ源は中間インピーダンスＺｍとの交点の下側に位置することになる。
　尚、本発明における正極側の寄生容量発生ポイントＰは、図４の場合は上アームスイッチング素子３のコレクタと正極側経路１６の交点であり、負極側の寄生容量発生ポイントＮは、下アームスイッチング素子６のエミッタと負極側経路１７の交点である。また、図４の場合、本発明における正極側経路１６のインピーダンスＺｖは、上アームスイッチング素子３のコレクタとの交点までの正極側経路１６のインダクタンスのインピーダンスであり、負極側経路１７のインピーダンスＺｇは、下アームスイッチング素子６のエミッタとの交点までの負極側経路１７のインダクタンスのインピーダンスである。
　また、Ｖ相インバータ３８Ｖがノイズ源Ｖ１となる場合は、同様に上アームスイッチング素子４のコレクタと正極側経路１６の交点が正極側の寄生容量発生ポイントＰとなり、下アームスイッチング素子７のエミッタと負極側経路１７の交点が負極側の寄生容量発生ポイントＮとなる。その場合は、上アームスイッチング素子４のコレクタとの交点までの正極側経路１６のインダクタンスのインピーダンスがＺｖとなり、下アームスイッチング素子７のエミッタとの交点までの負極側経路１７のインダクタンスのインピーダンスがＺｇとなる。
　更に、Ｗ相インバータ３８Ｗがノイズ源Ｖ１となる場合は、上アームスイッチング素子５のコレクタと正極側経路１６の交点が正極側の寄生容量発生ポイントＰとなり、下アームスイッチング素子８のエミッタと負極側経路１７の交点が負極側の寄生容量発生ポイントＮとなる。その場合は、上アームスイッチング素子５のコレクタとの交点までの正極側経路１６のインダクタンスのインピーダンスがＺｖとなり、下アームスイッチング素子８のエミッタとの交点までの負極側経路１７のインダクタンスのインピーダンスがＺｇとなる。
　また、図４中Ｚ１はノイズ源Ｖ１の上アームの内部インピーダンス＋インダクタンス４２（図３）、Ｚ２はノイズ源Ｖ１の下アームの内部インピーダンス＋インダクタンス４２を表している。インダクタンス４２は微小で、コンデンサ３３Ｃ、抵抗３３Ｒ、及び、インダクタ３３Ｌの直列回路と寄生容量４４の接続位置は略同じなので、寄生容量４４はＺ１ではなく、インピーダンスＺｔに含まれることになる。また、ＺｒはインピーダンスＺｖとインピーダンスＺｇの交点（図４のブリッジ回路の向かって左側の起点）から筐体１５までのコモンモードインピーダンスを表している。図４のインピーダンスＺｖとインピーダンスＺｇの交点は、バッテリ１４（直流電源）側の起点であり、高周波短絡ポイントである。
　そして、図４中Ｖｃはノイズ測定点であるＬＩＳＮ側に生じるコモンモード電圧である。回路内部のスイッチング動作によって生じるコモンモード電圧Ｖｃによって、接続される配線にコモンモード電流が流れ、ノイズが発生する。このコモンモード電圧Ｖｃを零、若しくは、極めて小さくする平衡条件（インピーダンスバランス条件）を成立させることで、スイッチング動作に伴い流出するコモンモード電流によるノイズを解消、若しくは、著しく低減させることが可能となる。
　この回路方程式から計算すると、コモンモード電圧Ｖｃは以下の式（Ｉ）で表すことができる。
Figure JPOXMLDOC01-appb-M000001
　尚、インピーダンスＺ１は上アームスイッチング素子３のＯＮ状態であり、他の素子に対して値が低いため無視している。
　更に、Ｚｍが十分に大きい場合、式（Ｉ）の分子第二項と分母第二項は無視することができるようになり、式（Ｉ）は下記式（ＩＩ）で書き表すことができる。
Figure JPOXMLDOC01-appb-M000002
　ここで、式（ＩＩ）の分子（ＺｇＺｔ－ＺｂＺｖ）を零とする条件、即ち、インピーダンスバランス条件（平衡条件）は、下記式（ＩＩＩ）となる。
　Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔ　　　・・・（ＩＩＩ）
即ち、式（ＩＩＩ）は下記式（ＩＶ）となることを意味している。
　（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）＝１　　　・・・（ＩＶ）
　そこで、実施例では図１に示したインピーダンスバランスをとるために接続するコンデンサ３３Ｃの容量、抵抗３３Ｒの抵抗値、インダクタ３３Ｌのインダクタンス、コンデンサ３４Ｃの容量、抵抗３４Ｒの抵抗値、インダクタ３４Ｌのインダクタンスを選択すると云う方法で、正極側の寄生容量発生ポイントＰと筐体１５（基準電位導体）間のインピーダンスＺｔと、負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンスＺｂを設定し、上記式（ＩＩＩ）を成立させ、若しくは、略成立させる電力変換装置１を製造する。
　尚、略成立とは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔでは無いが、ニアリーイコール（両者の差が極めて小さい一定の許容範囲Ａ以内）であることを意味するものとする。これにより、効果的にノイズを低減することができるようになる。
　（３－１）コンデンサ３３Ｃ、３４Ｃのみでインピーダンスバランスを取る場合の問題点
　尚、前述したように実施例の正極側の寄生容量発生ポイントＰと筐体１５（基準電位導体）間のインピーダンスＺｔは、図５の（ａ）に示されるように、コンデンサ３３Ｃ（正極側付加容量）、抵抗３３Ｒ（正極側付加抵抗）、及び、インダクタ３３Ｌ（正極側付加インダクタ）の直列回路で構成され、コンデンサ３３Ｃの容量、抵抗３３Ｒの抵抗値、及び、インダクタ３３Ｌのインダクタンスと、正極側の寄生容量発生ポイントＰと筐体１５間の寄生容量が含まれる。
　また、実施例の負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンスＺｂは、図６の（ａ）に示されるように、コンデンサ３４Ｃ（負極側付加容量）、抵抗３４Ｒ（負極側付加抵抗）、及び、インダクタ３４Ｌ（負極側付加インダクタ）の直列回路で構成され、コンデンサ３４Ｃの容量、抵抗３４Ｒの抵抗値、及び、インダクタ３４Ｌのインダクタンスと、負極側の寄生容量発生ポイントＮと筐体１５間の寄生容量が含まれる。
　ここで、インピーダンスＺｔの成分として、正極側の寄生容量発生ポイントＰと筐体１５間にコンデンサ３３Ｃ（正極側付加容量）のみを接続し、インピーダンスＺｂの成分として、負極側の寄生容量発生ポイントＮと筐体１５間にコンデンサ３４Ｃ（負極側付加容量）のみを接続してインピーダンスバランスを取る場合の問題点について考察する。
　例えば、インピーダンスＺｖとインピーダンスＺｇの比率が１：α（αは１より大きい値）であった場合、インピーダンスＺｔとインピーダンスＺｂの比率が１：αとなるような容量のコンデンサ３３Ｃ（正極側付加容量）とコンデンサ３４Ｃ（負極側付加容量）を選定して接続すれば、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔ（式（ＩＩＩ））となり、（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）＝１（式（ＩＶ））として、インピーダンスバランスを取ることができる。
　しかしながら、一般的にコンデンサのインピーダンスは１／（ωＣ）で決まるため、図７中にＱで示すように周波数によって変化し、共振点近辺では急激に低下してしまう。これは上記コンデンサ３３Ｃとコンデンサ３４Ｃのみを接続した場合でも同様で、図８にＱ２で示すようにインピーダンスＺｔは周波数で変化し、Ｑ１で示すようにインピーダンスＺｂも周波数で変化する。そのため、インピーダンスＺｔが急激に低下する前の帯域ではインピーダンスＺｔとＺｂの比率は維持され、コンデンサ３３Ｃ、３４Ｃの特性でインピーダンスバランスを取ることが可能であっても、共振点近辺、及び、それより高い帯域ではバランスを取ることが困難となる。
　その結果を図９に示す。図９中のＱ３はＺｂ×Ｚｖ、Ｑ４はＺｇ×Ｚｔ、Ｑ５は前記式（ＩＶ）の（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）をそれぞれ示している。周波数が低い帯域（図９中のＨＺ１）では、上述の如くＺｂ×Ｚｖ＝Ｚｇ×Ｚｔ（式（ＩＩＩ））となるようにコンデンサ３３Ｃ、３４Ｃを選定することで、（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）＝１（式（ＩＶ））とし、インピーダンスバランスを取ることができる。
　しかしながら、図８で示したインピーダンスＺｔ、Ｚｂの周波数特性により、周波数が帯域ＨＺ１より高くなって共振点近辺になると、先ず、Ｚｇ×Ｚｔ（Ｑ４）が急激に低下するため、（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）は急激に上昇する。その後、Ｚｇ×Ｚｔ（Ｑ４）は急激に上昇に転じ、更にその後、今度はＺｂ×Ｚｖ（Ｑ３）が急激に低下するため、（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）は急激に低下するものの、Ｚｇ×Ｚｔ（Ｑ４）よりＺｂ×Ｚｖ（Ｑ３）が小さい関係のまま、周波数の上昇によるインピーダンスＺｖ、Ｚｇのインピーダンス増大に伴ってＺｇ×Ｚｔ（Ｑ４）とＺｂ×Ｚｖ（Ｑ３）が上昇していくために、（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）は１より小さい値となり、インピーダンスバランスを取ることが極めて困難となる。
　（３－２）コンデンサ３３Ｃ、抵抗３３Ｒ、インダクタ３３Ｌの直列回路と、コンデンサ３４Ｃ、抵抗３４Ｒ、インダクタ３４Ｌの直列回路でインピーダンスバランスを取ることによるメリット
　他方、抵抗のインピーダンスは周波数に依存せず、インダクタのインピーダンスはωＬで決まるため、前述した実施例の如く、コンデンサ、抵抗、及び、インダクタの直列回路では、図１０中にＳで示すように、低い周波数の帯域ではコンデンサのインピーダンス（１／（ωＣ））が支配的となる。
　その後、周波数の上昇に伴ってコンデンサのインピーダンスが徐々に低下するため、全体のインピーダンスは徐々に低下していく。そして、コンデンサの共振点近辺の周波数帯域になると、コンデンサのインピーダンスは急激に低下するため、共振点近辺では周波数に依存しない抵抗のインピーダンスが支配的となり、全体のインピーダンスが補われて急激な低下は回避される（図１０）。
　即ち、コンデンサの共振点近辺の帯域での図７や図８の如き急激なインピーダンスの低下は、抵抗のインピーダンスにより補われるようになる。また、それより高い周波数の帯域になると、今度はインダクタのインピーダンス（ωＬ）が支配的となる。
　これは前述したコンデンサ３３Ｃ、抵抗３３Ｒ、及び、インダクタ３３Ｌの直列回路と、コンデンサ３４Ｃ、抵抗３４Ｒ、及び、インダクタ３４Ｌの直列回路の場合でも同様である。例えば、インピーダンスＺｖとインピーダンスＺｇの比率が１：α（αは１より大きい値）であった場合、インピーダンスＺｔとインピーダンスＺｂの比率が１：αとなるようにコンデンサ３３Ｃ（正極側付加容量）の容量、抵抗３３Ｒ（正極側付加抵抗）の抵抗値、インダクタ３３Ｌ（正極側付加インダクタ）のインダクタンスと、コンデンサ３４Ｃ（正極側付加容量）の容量、抵抗３４Ｒ（正極側付加抵抗）の抵抗値、インダクタ３４Ｌ（正極側付加インダクタ）のインダクタンスを設定して、それぞれを満たす素子を選定し、接続すれば、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔ（式（ＩＩＩ））となり、（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）＝１（式（ＩＶ））として、インピーダンスバランスを取ることができる。
　実際には、コンデンサ３４Ｃの容量がコンデンサ３３Ｃより小さく、抵抗３３Ｒと抵抗３４Ｒについては抵抗３４Ｒの抵抗値が抵抗３３Ｒより大きく、インダクタ３３Ｌとインダクタ３４Ｌについてもインダクタ３４Ｌのインダクタンスがインダクタ３３Ｌよりも大きい値の素子となる。その場合は、図１１にＳ１で示すようにインピーダンスＺｔは変化し、Ｓ２で示すようにインピーダンスＺｂは変化するようになる。
　即ち、インピーダンスＺｔとインピーダンスＺｂの関係（比率）は、低い周波数の帯域ではコンデンサ３３Ｃとコンデンサ３４Ｃの特性、コンデンサの共振点近辺の帯域では抵抗３３Ｒと抵抗３４Ｒの抵抗値の比率、それより高い周波数の帯域ではインダクタ３３Ｌとインダクタ３４Ｌのインダクタンスの比率で決まるようになり、低い周波数の帯域から高い周波数の帯域に渡って、インピーダンスＺｂ（図１１の破線Ｓ２）と、インピーダンスＺｔ（図１１の実線Ｓ１）の比率は略保たれるかたちになる。従って、低い周波数の帯域ではコンデンサ特性でインピーダンスバランスを取り、コンデンサの共振点近辺の帯域では抵抗比率でインピーダンスバランスを取り、それより高い周波数の帯域ではインダクタンス比率でインピーダンスバランスを取ることができることになる（図１１中に各帯域を示す）。
　そして、上記の如く各コンデンサ３３Ｃ、３４Ｃの容量、抵抗３３Ｒ、３４Ｒの抵抗値、及び、インダクタ３３Ｌ、３４Ｌのインダクタンスを選定して、インピーダンスＺｔとインピーダンスＺｂを設定し、インピーダンスバランスを取った場合の結果を図１２に示す。図１２中のＳ３はＺｂ×Ｚｖ、Ｓ４はＺｇ×Ｚｔ、Ｓ５は前記式（ＩＶ）の（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）をそれぞれ示している。前述した如くＺｂ×Ｚｖ＝Ｚｇ×Ｚｔ（式（ＩＩＩ））となるように各コンデンサ３３Ｃ、３４Ｃの容量、各抵抗３３Ｒ、３４Ｒの抵抗値、各インダクタ３３Ｌ、３４Ｌのインダクタンスを選定することで、周波数が低い帯域から高い帯域に渡る広い帯域（図１２中のＨＺ２）で、（Ｚｂ×Ｚｖ）／（Ｚｇ×Ｚｔ）＝１（式（ＩＶ））を成立させ、或いは、略成立させて、インピーダンスバランスを取ることができる。
　（３－３）インピーダンスＺｔ、Ｚｂでインピーダンスバランスを取る際の他の例
　尚、これまで説明した実施例では図５の（ａ）で示したように、正極側の寄生容量発生ポイントＰと筐体１５（基準電位導体）間のインピーダンスＺｔを構成するために、コンデンサ３３Ｃ（正極側付加容量）、抵抗３３Ｒ（正極側付加抵抗）、及び、インダクタ３３Ｌ（正極側付加インダクタ）の直列回路を接続したが、図５の（ｂ）で示すように、コンデンサ３３Ｃと抵抗３３Ｒのみの直列回路を接続し、インダクタンスについては、配線の寄生インダクタンスの調整で対応するようにしてもよい。
　また、低電圧の電力変換装置１の場合には、図５の（ｃ）で示すように、抵抗３３Ｒとインダクタ３３Ｌのみの直列回路を接続し、容量については筐体１５間の寄生容量の調整で対応するようにしてもよい。更に、図５の（ｄ）で示すように、抵抗３３Ｒのみを接続して、容量とインダクタンスについては、同じく寄生容量と寄生インダクタンスの調整で対応するようにしてもよい。これらの場合には、寄生容量と抵抗３３Ｒやインダクタ３３Ｌが並列に入り、付加インピーダンスを形成することになる。
　負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンスＺｂについても、実施例では図６の（ａ）で示したように、コンデンサ３４Ｃ（負極側付加容量）、抵抗３４Ｒ（負極側付加抵抗）、及び、インダクタ３４Ｌ（負極側付加インダクタ）の直列回路を接続して構成するようにしたが、これも同様に、図６の（ｂ）で示すように、コンデンサ３４Ｃと抵抗３４Ｒのみの直列回路を接続し、インダクタンスについては、配線の寄生インダクタンスの調整で対応するようにしてもよい。
　また、低電圧の電力変換装置１の場合には、図６の（ｃ）で示すように、抵抗３４Ｒとインダクタ３４Ｌのみの直列回路を接続し、容量については筐体１５間の寄生容量の調整で対応するようにしてもよい。更に、図６の（ｄ）で示すように、抵抗３４Ｒのみを接続して、容量とインダクタンスについては、同じく寄生容量と寄生インダクタンスの調整で対応するようにしてもよい。これらの場合には、寄生容量と抵抗３４Ｒやインダクタ３４Ｌが並列に入り、付加容量を形成することになる。
　即ち、インピーダンスＺｔと、インピーダンスＺｂの構成は、図５の（ａ）～（ｄ）のうちの何れかと、図６の（ａ）～（ｄ）のうちの何れかとで考えられる全ての組み合わせが実施例として採用することが可能である。但し、本発明では抵抗３３Ｒと抵抗３４Ｒを接続することは必須となる。
　（３－４）インピーダンスＺｔ、Ｚｂでインピーダンスバランスを取る際の更に他の例
　更に、図５の（ａ）、（ｃ）については、インダクタ３３Ｌ（正極側付加インダクタ）に並列に抵抗を接続してもよい。この場合の類型を図１５に示す。図１５の（ａ）は、図５の（ａ）の場合のインダクタ３３Ｌのみに並列に抵抗３３Ｒｓ１を接続した例であり、図１５の（ｂ）は、図５の（ａ）の場合の抵抗３３Ｒ（正極側付加抵抗）とインダクタ３３Ｌの直列回路に並列に抵抗３３Ｒｓ２を接続した例である。
　また、図１５の（ｃ）は、図５の（ｃ）の場合のインダクタ３３Ｌのみに並列に抵抗３３Ｒｓ１を接続した例であり、図１５の（ｄ）は、図５の（ｃ）の場合の抵抗３３Ｒとインダクタ３３Ｌの直列回路に並列に抵抗３３Ｒｓ２を接続した例である。尚、図１５の（ｂ）と図１５の（ｄ）では、更にインダクタ３３Ｌのみに並列に抵抗３３Ｒｓ１を接続してもよい（図１５に破線で示す）。
　同様に、図６の（ａ）、（ｃ）についても、インダクタ３４Ｌ（正極側付加インダクタ）に並列に抵抗を接続してもよい。この場合の類型を図１６に示す。図１６の（ａ）は、図６の（ａ）の場合のインダクタ３４Ｌのみに並列に抵抗３４Ｒｓ１を接続した例であり、図１６の（ｂ）は、図６の（ａ）の場合の抵抗３４Ｒ（正極側付加抵抗）とインダクタ３４Ｌの直列回路に並列に抵抗３４Ｒｓ２を接続した例である。
　また、図１６の（ｃ）は、図６の（ｃ）の場合のインダクタ３４Ｌのみに並列に抵抗３４Ｒｓ１を接続した例であり、図１６の（ｄ）は、図６の（ｃ）の場合の抵抗３４Ｒとインダクタ３４Ｌの直列回路に並列に抵抗３４Ｒｓ２を接続した例である。尚、図１６の（ｂ）と図１６の（ｄ）では、更にインダクタ３４Ｌのみに並列に抵抗３４Ｒｓ１を接続してもよい（図１６に破線で示す）。
　このように、インダクタ３３Ｌや３４Ｌ、抵抗３３Ｒとインダクタ３３Ｌの直列回路や抵抗３４Ｒとインダクタ３４Ｌの直列回路に抵抗３３Ｒｓ１や抵抗３３Ｒｓ２、抵抗３４Ｒｓ１や抵抗３４Ｒｓ２を接続することにより、高周波領域で共振が起きた場合に、抵抗３３Ｒｓ１や抵抗３３Ｒｓ２、抵抗３４Ｒｓ１や抵抗３４Ｒｓ２によって共振を抑制することができるようになる。
　以上のように、本発明では正極側の寄生容量発生ポイントＰと筐体１５（基準電位導体）間に抵抗３３Ｒ（正極側付加抵抗）を接続すると共に、負極側の寄生容量発生ポイントＮと筐体１５間に抵抗３４Ｒ（負極側付加抵抗）を接続し、正極側経路１６のインダクタンスのインピーダンスをＺｖ、負極側経路１７のインダクタンスのインピーダンスをＺｇ、正極側の寄生容量発生ポイントＰと筐体１５間の容量と抵抗３３Ｒを含むインピーダンスをＺｔ、負極側の寄生容量発生ポイントＮと筐体１５間の容量と抵抗３４Ｒを含むインピーダンスをＺｂとしたとき、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件であるＺｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係が成立、若しくは、略成立するように、インピーダンスＺｔ、及び、Ｚｂを設定するようにしたので、正極側の寄生容量発生ポイントＰと筐体１５間の容量、及び、負極側の寄生容量発生ポイントＮと筐体１５間の容量における共振点近辺で、インピーダンスＺｔとインピーダンスＺｂが急激に低下してしまう不都合を、抵抗３３Ｒと抵抗３４Ｒにより補い、インピーダンスＺｔとインピーダンスＺｂの比率を維持することができるようになる。
　これにより、インピーダンスバランスの効果が得られる帯域を広げることができるようになり、コモンモード電流によるノイズを広帯域で効果的に抑制することができるようになる。
　この場合、実施例のように抵抗３３Ｒに直列にコンデンサ３３Ｃ（正極側付加容量）を接続し、及び／又は、抵抗３４Ｒに直列にコンデンサ３４Ｃ（負極側付加容量）を接続して、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、抵抗３３Ｒ、及び、抵抗３４Ｒの抵抗値と、コンデンサ３３Ｃ、及び／又は、コンデンサ３４Ｃの容量を設定するようにすれば、コンデンサ３３Ｃやコンデンサ３４Ｃの容量を寄生容量より十分大きくすることにより、寄生容量の影響を受けること無く、インピーダンスバランスをとることができるようになる。即ち、コンデンサ３３Ｃやコンデンサ３４Ｃの容量を、寄生容量を考慮して選定することにより、寄生容量を調整すること無く、一層容易にインピーダンスバランスをとることができるようになる。
　また、実施例のように抵抗３３Ｒに直列にインダクタ３３Ｌ（正極側付加インダクタ）を接続し、及び／又は、抵抗３４Ｒに直列にインダクタ３４Ｌ（負極側付加インダクタ）を接続すると共に、インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、抵抗３３Ｒ、及び、抵抗３４Ｒの抵抗値と、インダクタ３３Ｌ、及び／又は、インダクタ３４Ｌのインダクタンスを設定するようにすれば、周波数が高い帯域において、インピーダンスＺｔとインピーダンスＺｂの比率を、インダクタ３３Ｌとインダクタ３４Ｌ等のインダクタンスの比率により維持することができるようになる。これにより、インピーダンスバランスの効果が得られる帯域をより一層広げることができるようになる。
　また、実施例のようにインダクタ３３Ｌ（正極側付加インダクタ）、及び／又は、インダクタ３４Ｌ（負極側付加インダクタ）に、並列に抵抗Ｒｓ１、Ｒｓ２を接続すれば、高周波領域で共振が起きた場合に、抵抗Ｒｓ１、Ｒｓ２によって共振を抑制することができるようになる。尚、この抵抗Ｒｓ１、Ｒｓ２は、抵抗３３Ｒとインダクタ３３Ｌの直列回路、及び／又は、抵抗３４Ｒとインダクタ３４Ｌの直列回路に並列に接続してもよい。
　更に、実施例のようにＥＭＩフィルタ１８に正極側経路１６と負極側経路１７にそれぞれ接続されたノーマルモードコイル２２及び３０を設けることで、ノーマルモード電流がコモンモード電流として筐体１５に流出する不都合を抑制することができる。特に、正極側経路１６と負極側経路１７の双方にノーマルモードコイル２２及び３０を接続することで、正極側と負極側のインピーダンスを等しくし、平衡度を保つことができるようになり、インピーダンスバランスの効果を最大限に引き出すことが可能となる。
　尚、実施例では正極側経路１６と負極側経路１７の何れにもノーマルモードコイルを接続しない場合にも平衡度を保つことはできるが、その場合にはノーマルモード電流がコモンモード電流として流出する不都合を抑制することができなくなる。
　（４）中間付加インピーダンスＺｍ１を接続したことによる利点
　また、実施例では中間経路３１Ｕ～３１ＷとモータＭとの間に中間付加インピーダンスＺｍ１（ノーマルモードコイル３５、三相コモンモードコイル２８、フェライトコア２９）を接続している。これにより、実施例の如く駆動対象が三相モータＭである場合にも、寄生容量３７を経由する経路のインピーダンスが十分に大きくなる。これにより、インピーダンスバランス（平衡）をとる際に、中間インピーダンスＺｍが関わる値、即ち、式（Ｉ）の分子第二項と分母第二項が無視できる程に小さくなるので、正極側の寄生容量発生ポイントＰと筐体１５（基準電位導体）間のインピーダンスＺｔと負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンスＺｂ（実施例では抵抗３３Ｒ、３４Ｒの抵抗値、コンデンサ３３Ｃ、３４Ｃの容量、インダクタ３３Ｌ、３４Ｌのインダクタンスの選定）によるブリッジ回路の平衡（バランス）がとり易くなり、容易、且つ、効果的にノイズを低減することができるようになる。
　また、実施例のように中間経路３１Ｕ～３１ＷとモータＭとの間に中間付加インピーダンスＺｍ１（ノーマルモードコイル３５、三相コモンモードコイル２８、フェライトコア２９）を追加して接続したことで、寄生容量３７を経由する経路のインピーダンスが増加することになり、この経路から流出するコモンモード電流を低減させることができるようになる。これにより、モータＭと筐体１５間の寄生容量３７が大きい場合にも、インピーダンスバランスの効果を向上させることが可能となり、大型のＥＭＩフィルタを搭載すること無く、ノイズを一層抑制することができるようになる。
　また、実施例では中間付加インピーダンスＺｍ１をノーマルモードコイル３５と、三相コモンモードコイル２８と、フェライトコア２９により構成している。このように中間付加インピーダンスＺｍ１として三相コモンモードコイル２８とフェライトコア２９を設けることにより、コモンモードインピーダンスを増加させてコモンモード電流の流出を減少させることができるようになる。一方、中間付加インピーダンスＺｍ１としてノーマルモードコイル３５を設けることにより、スイッチングサージを効果的に抑制することが可能となり、結果として三相線間のモード変換（ノーマルモードからコモンモード）の抑制となるので、これらにより、モータＭと筐体１５間の寄生容量３７の影響を受け難くすることができるようになる。
　また、ノーマルモードコイル３５は、コモンモードコイルと異なり、三相線の結合が不要なことから、別々に配置することが可能であり、実施例の如くバスバーアセンブリ１２に配置する際にも、配置上の制約が少なく、コモンモードコイルの場合よりも小型化し易い。尚、ノーマルモードコイル３５は、実施例の如く出力経路３２Ｕ～３２Ｗ（三相）の全てに入れなくとも、例えば二相のみに入れてもよい。それによっても、ノイズ低減効果が得られることから、使い勝手がよいという利点がある。
　（４－１）ノイズ低減効果
　次に、図１３、図１４を参照しながら、本発明によるノイズ低減効果について説明する。図１３はノーマルモードコイル３５、三相コモンモードコイル２８、フェライトコア２９、コンデンサ３３、３４を設けない電力変換装置１００の電気回路図を示している。尚、この図において図１と同一符号で示すものは同一若しくは同様の機能を奏するものとする。
　この図中、Ｎ１で示す矢印はモータＭから寄生容量３７を介して筐体１５に流出するコモンモード電流（ノイズ）、Ｎ２で示す矢印はインバータ回路２から寄生容量３６を介して筐体１５に流出するコモンモード電流（ノイズ）、Ｎ３で示す矢印は筐体１５からＹコンデンサ２４、２６を介してインバータ回路２の上下アームスイッチング素子３～８に還流するコモンモード電流（ノイズ）、Ｎ９で示す矢印は筐体１５に取り付けられたＨＶコネクタのシールド線を通って正極側（＋）及び負極側（－）のＬＩＳＮ１６、１７に流入するコモンモード電流（ノイズ）をそれぞれ示している。また、Ｎ４で示す矢印は筐体１５から車体２７に流出するコモンモード電流（ノイズ）、Ｎ５～Ｎ８で示す矢印は、車体２７からＬＩＳＮ１７、ＬＩＳＮ１６を経由してＥＭＩフィルタ１８に流入するコモンモード電流（ノイズ）を示している。尚、図中の矢印は単一方向のみで示しているが、実際にはコモンモード電流の流れは単純ではなく、各場所において双方向で流出／流入している。
　図１３の電力変換装置１００の場合、モータＭから寄生容量３７を介して流出するコモンモード電流（Ｎ１）が大きくなる。また、このコモンモード電流とインバータ回路２から筐体１５に流出するコモンモード電流（Ｎ２）はＹコンデンサ２４、２６を介してノイズ源であるインバータ回路２の上下アームスイッチング素子３～８に還流するが（Ｎ３）、モータＭやインバータ回路２からＹコンデンサ２４、２６は離れているため、還流経路が長くなり、Ｙコンデンサ２４、２６のフィルタ効果（コモンモード電流を還流させる効果）が十分に得られなくなる。
　一方、実施例では図１、図１４に示す如くコンデンサ３３Ｃ、抵抗３３Ｒ、インダクタ３３Ｌ、コンデンサ３４Ｃ、抵抗３４Ｒ、インダクタ３４Ｌを接続してインピーダンスバランスをとり、コモンモード電圧Ｖｃを零、若しくは、極めて小さくしているのでコモンモード電流（Ｎ１）を抑制し、ノイズを解消、若しくは、著しく低減することが可能となる。
　特に、実施例では中間経路３１Ｕ～３１ＷとモータＭとの間に中間付加インピーダンスＺｍ１（ノーマルモードコイル３５、三相コモンモードコイル２８、フェライトコア２９）を接続しているので、寄生容量３７を経由する経路のインピーダンスが十分に大きくなっている。これにより、インピーダンスバランス（平衡）をとる際に、中間インピーダンスＺｍが関わる値（式（Ｉ）の分子第二項と分母第二項）が無視できる程に小さくなるので、正極側の寄生容量発生ポイントＰと筐体１５（基準電位導体）間のインピーダンスＺｔと、負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンスＺｂの調整、即ち、実施例でのコンデンサ３３Ｃの容量、抵抗３３Ｒの抵抗値、インダクタ３３Ｌのインダクタンス、コンデンサ３４Ｃの容量、抵抗３４Ｒの抵抗値、インダクタ３４Ｌのインダクタンスの選定によるブリッジ回路の平衡（バランス）がとり易くなり、容易、且つ、効果的にノイズを低減することができるようになる。
　また、図１、図１４のようにコンデンサ３３Ｃ、抵抗３３Ｒ、インダクタ３３Ｌ、コンデンサ３４Ｃ、抵抗３４Ｒ、インダクタ３４Ｌをバスバーアセンブリ１２に配置することにより、モータＭから寄生容量３７を介して流出するコモンモード電流（Ｎ１）とインバータ回路２から筐体１５に流出するコモンモード電流（Ｎ２）のうちの一部は、図１４に矢印Ｎ１０で示すように、コンデンサ３３Ｃ、抵抗３３Ｒ、インダクタ３３Ｌの直列回路と、コンデンサ３４Ｃ、抵抗３４Ｒ、インダクタ３４Ｌの直列回路を介してノイズ源であるインバータ回路３の上下アームスイッチング素子３～８に還流する効果が得られる。
　バスバーアセンブリ１２はフィルタ基板１３よりもモータＭやインバータ回路２の上下アームスイッチング素子３～８に近い位置に設けられるので、これらコンデンサ３３Ｃ、抵抗３３Ｒ、インダクタ３３Ｌ、コンデンサ３４Ｃ、抵抗３４Ｒ、インダクタ３４Ｌをバスバーアセンブリ１２に配置することで還流経路が短くなり、効果的にフィルタ効果を得ることができるようになる。これにより、従来の如く電源入力部に大型のコモンモードコイルを挿入すること無く、ノイズを抑制することが可能となり、小型化を図りながら、効果的にノイズを抑制することができるようになる。
　また、実施例ではインバータ回路２の上下アームスイッチング素子３～８とモータＭ間のバスバーアセンブリ１２にノーマルモードコイル３５と三相コモンモードコイル２８とフェライトコア２９を配置したので、寄生容量３７を経由する経路のインピーダンスが増加し、寄生容量３７を経由して流出するコモンモード電流（ノイズ。矢印Ｎ１で示す）は小さくなる。これによっても、大型のコモンモードコイルを電源入力部に挿入する必要がなくなり、インバータ一体型電動圧縮機１の小型化を図りながら、効果的にノイズの抑制を図ることが可能となる。
　尚、前述した寄生容量の調整については、例えば、各スイッチング素子３～８を放熱させるヒートシンクと放熱シート間の距離を変更することや、コレクタとヒートシンクの間の寄生結合、エミッタとヒートシンクの間の寄生結合が異なるスイッチング素子を選定することによって行うことができる。
　ヒートシンクと放熱シート間の距離の変更は、寄生容量の調整となり、図３の寄生容量４４の値が変わることになるので、インピーダンスＺｔが変わる（調整）ことになる。スイッチング素子自体は内部インピーダンス＋寄生容量の値及び位置によって変更（調整）することができる。内部インピーダンスが変われば、図４のＺ１、Ｚ２が変わるが、インピーダンスバランスにおいてはＺ１、Ｚ２は支配的な要因ではないため、寄生容量４４が変わるのみとなる。
　また、実施例では中間付加インピーダンスＺｍ１としてノーマルモードコイル３５と三相コモンモードコイル２８とフェライトコア２９を接続したが、それに限らず、何れか一つのみ、或いは、それらのうちの二つの組み合わせ（ノーマルモードコイル３５と三相コモンモードコイル２８の組み合わせ、又は、ノーマルモードコイル３５とフェライトコア２９の組み合わせ、若しくは、三相コモンモードコイル２８とフェライトコア２９の組み合わせ）を接続して中間付加インピーダンスＺｍ１としてもよい。
　また、実施例では正極側経路１６と負極側経路１７の双方にノーマルモードコイル２２及び３０を接続したが、請求項７以外の発明では正極側経路１６と負極側経路１７のうちの何れか一方にのみノーマルモードコイル（２２か３０）を接続するようにしてもよい。
　更に、実施例では電力変換装置１により電動圧縮機のモータＭを駆動する三相インバータで本発明を説明したが、請求項９以外の発明ではそれに限らず、例えば、単一のスイッチング素子をスイッチングすることで昇圧し、昇圧された直流電圧を負荷に印加する昇圧コンバータ等の電源回路（電力変換装置）にも本発明は有効である。
　１　電力変換装置
　２　インバータ回路
　３～８　上下アームスイッチング素子
　１１　制御基板
　１４　バッテリ（直流電源）
　１５　筐体（基準電位導体）
　１６　正極側経路
　１７　負極側経路
　１８　ＥＭＩフィルタ
　２２、３０　ノーマルモードコイル
　２８　三相コモンモードコイル（Ｚｍ１）
　２９　フェライトコア（Ｚｍ１）
　３１Ｕ～３１Ｗ　中間経路
　３２Ｕ～３２Ｗ　出力経路
　３３Ｃ　コンデンサ（正極側付加容量）
　３３Ｌ　インダクタ（正極側付加インダクタ）
　３３Ｒ　抵抗（正極側付加抵抗）
　３３Ｒｓ１、３３Ｒｓ２、３４Ｒｓ１、３４Ｒｓ２　抵抗
　３４Ｃ　コンデンサ（負極側付加容量）
　３４Ｌ　インダクタ（負極側付加インダクタ）
　３４Ｒ　抵抗（負極側付加抵抗）
　３５　ノーマルモードコイル（Ｚｍ１）
　Ｍ　モータ（負荷）
　Ｎ　負極側の寄生容量発生ポイント
　Ｐ　正極側の寄生容量発生ポイント
　Ｚｂ　負極側の寄生容量発生ポイントＮと筐体１５間のインピーダンス
　Ｚｇ　負極側経路のインダクタンスのインピーダンス
　Ｚｍ　中間インピーダンス
　Ｚｍ１　中間付加インピーダンス
　Ｚｔ　正極側の寄生容量発生ポイントＰと筐体１５間のインピーダンス
　Ｚｖ　正極側経路のインダクタンスのインピーダンス

Claims (16)

  1. 　スイッチング素子のスイッチングにより変換された出力を負荷に印加する電力変換装置において、
    　直流電源の正極側から前記スイッチング素子に至る正極側経路と、
    　前記直流電源の負極側から前記スイッチング素子に至る負極側経路と、
    　正極側の寄生容量発生ポイントＰと基準電位導体間に接続された正極側付加抵抗と、
    　負極側の寄生容量発生ポイントＮと前記基準電位導体間に接続された負極側付加抵抗を備え、
    　前記正極側経路のインダクタンスのインピーダンスをＺｖ、
    　前記負極側経路のインダクタンスのインピーダンスをＺｇ、
    　前記正極側の寄生容量発生ポイントＰと前記基準電位導体間の容量と前記正極側付加抵抗を含むインピーダンスをＺｔ、
    　前記負極側の寄生容量発生ポイントＮと前記基準電位導体間の容量と前記負極側付加抵抗を含むインピーダンスをＺｂとしたとき、
    　前記インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件に基づき、前記インピーダンスＺｔ、及び、Ｚｂが設定されていることを特徴とする電力変換装置。
  2. 　前記平衡条件とは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係が成立し、若しくは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係が略成立することを特徴とする請求項１に記載の電力変換装置。
  3. 　前記正極側付加抵抗に直列に接続された正極側付加容量と、前記負極側付加抵抗に直列に接続された負極側付加容量、のうちの何れか一方、又は、双方を備えたことを特徴とする請求項１又は請求項２に記載の電力変換装置。
  4. 　前記正極側付加抵抗に直列に接続された正極側付加インダクタと、前記負極側付加抵抗に直列に接続された負極側付加インダクタ、のうちの何れか一方、又は、双方を備えたことを特徴とする請求項１乃至請求項３のうちの何れかに記載の電力変換装置。
  5. 　前記正極側付加インダクタ、及び／又は、前記負極側付加インダクタに、並列に抵抗を接続したことを特徴とする請求項４に記載の電力変換装置。
  6. 　前記正極側付加抵抗と前記正極側付加インダクタの直列回路、及び／又は、前記負極側付加抵抗と前記負極側付加インダクタの直列回路に、並列に抵抗を接続したことを特徴とする請求項４又は請求項５に記載の電力変換装置。
  7. 　前記直流電源と前記スイッチング素子の間に接続されたＥＭＩフィルタを備え、
    　該ＥＭＩフィルタは、前記正極側経路と前記負極側経路の双方にそれぞれ接続されたノーマルモードコイルを備えたことを特徴とする請求項１乃至請求項６のうちの何れかに記載の電力変換装置。
  8. 　上アームの前記スイッチング素子と、下アームの前記スイッチング素子を有し、
    　前記正極側経路は前記直流電源の正極側と前記上アームのスイッチング素子の高電位側端子とを接続し、前記負極側経路は前記直流電源の負極側と前記下アームのスイッチング素子の低電位側端子とを接続しており、
    　前記上アームのスイッチング素子の低電位側端子と前記下アームのスイッチング素子の高電位側端子とを接続する中間経路と前記負荷との間に接続された中間付加インピーダンスを備えたことを特徴とする請求項１乃至請求項７のうちの何れかに記載の電力変換装置。
  9. 　各相の前記上アームのスイッチング素子と、前記下アームのスイッチング素子を有して三相交流出力を前記負荷としてのモータに印加することを特徴とする請求項８に記載の電力変換装置。
  10. 　前記中間付加インピーダンスは、ノーマルモードコイル、三相コモンモードコイル、フェライトコアのうちの何れか、又は、それらのうちの二つの組み合わせ、若しくは、それらの全てにより構成されていることを特徴とする請求項８又は請求項９に記載の電力変換装置。
  11. 　スイッチング素子のスイッチングにより変換された出力を負荷に印加する電力変換装置の製造方法であって、
    　直流電源の正極側の寄生容量発生ポイントＰと基準電位導体間に正極側付加抵抗を接続すると共に、前記直流電源の負極側の寄生容量発生ポイントＮと前記基準電位導体間に負極側付加抵抗を接続し、
    　前記直流電源の正極側から前記スイッチング素子に至る正極側経路のインダクタンスのインピーダンスをＺｖ、
    　前記直流電源の負極側から前記スイッチング素子に至る負極側経路のインダクタンスのインピーダンスをＺｇ、
    　前記正極側の寄生容量発生ポイントＰと基準電位導体間の容量と前記正極側付加抵抗を含むインピーダンスをＺｔ、
    　前記負極側の寄生容量発生ポイントＮと前記基準電位導体間の容量と前記負極側付加抵抗を含むインピーダンスをＺｂとしたとき、
    　前記インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、前記インピーダンスＺｔ、及び、Ｚｂを設定することを特徴とする電力変換装置の製造方法。
  12. 　前記平衡条件であるＺｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係を成立させ、若しくは、Ｚｂ×Ｚｖ＝Ｚｇ×Ｚｔの関係を略成立させることを特徴とする請求項１１に記載の電力変換装置の製造方法。
  13. 　前記正極側付加抵抗に直列に正極側付加容量を接続し、及び／又は、前記負極側付加抵抗に直列に負極側付加容量を接続すると共に、
    　前記インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、前記正極側付加抵抗、及び、前記負極側付加抵抗の抵抗値と、前記正極側付加容量、及び／又は、前記負極側付加容量の容量を選択することを特徴とする請求項１１又は請求項１２に記載の電力変換装置の製造方法。
  14. 　前記正極側付加抵抗に直列に正極側付加インダクタを接続し、及び／又は、前記負極側付加抵抗に直列に負極側付加インダクタを接続すると共に、
    　前記インピーダンスＺｖ、Ｚｇ、Ｚｔ、及び、Ｚｂで構成されるブリッジ回路の平衡条件が成立、若しくは、略成立するように、前記正極側付加抵抗、及び、前記負極側付加抵抗の抵抗値と、前記正極側付加インダクタ、及び／又は、前記負極側付加インダクタのインダクタンスを選択することを特徴とする請求項１１乃至請求項１３のうちの何れかに記載の電力変換装置の製造方法。
  15. 　前記正極側付加インダクタ、及び／又は、前記負極側付加インダクタに並列に抵抗を接続することを特徴とする請求項１４に記載の電力変換装置の製造方法。
  16. 　前記正極側付加抵抗と前記正極側付加インダクタの直列回路、及び／又は、前記負極側付加抵抗と前記負極側付加インダクタの直列回路に、並列に抵抗を接続することを特徴とする請求項１４又は請求項１５に記載の電力変換装置の製造方法。
PCT/JP2022/042035 2021-11-17 2022-11-11 電力変換装置及びその製造方法 WO2023090263A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-187177 2021-11-17
JP2021187177A JP2023074301A (ja) 2021-11-17 2021-11-17 電力変換装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2023090263A1 true WO2023090263A1 (ja) 2023-05-25

Family

ID=86396938

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/042035 WO2023090263A1 (ja) 2021-11-17 2022-11-11 電力変換装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2023074301A (ja)
WO (1) WO2023090263A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073792A (ja) * 2008-09-17 2010-04-02 Renesas Technology Corp 半導体装置および１チップマイコン
JP2017163709A (ja) * 2016-03-09 2017-09-14 株式会社豊田中央研究所 三相インバータ及び三相インバータ用の半導体モジュール
WO2017217118A1 (ja) * 2016-06-17 2017-12-21 日立オートモティブシステムズ株式会社 電子制御装置、車両および電子制御装置製造方法
JP2020167787A (ja) * 2019-03-28 2020-10-08 株式会社デンソー 電力変換装置
WO2022107809A1 (ja) * 2020-11-19 2022-05-27 サンデン・アドバンストテクノロジー株式会社 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073792A (ja) * 2008-09-17 2010-04-02 Renesas Technology Corp 半導体装置および１チップマイコン
JP2017163709A (ja) * 2016-03-09 2017-09-14 株式会社豊田中央研究所 三相インバータ及び三相インバータ用の半導体モジュール
WO2017217118A1 (ja) * 2016-06-17 2017-12-21 日立オートモティブシステムズ株式会社 電子制御装置、車両および電子制御装置製造方法
JP2020167787A (ja) * 2019-03-28 2020-10-08 株式会社デンソー 電力変換装置
WO2022107809A1 (ja) * 2020-11-19 2022-05-27 サンデン・アドバンストテクノロジー株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2023074301A (ja) 2023-05-29

Similar Documents

Publication Publication Date Title
JP4260110B2 (ja) フィルタ装置
EP2398136B1 (en) Inverter device and inverter-integrated electric compressor
CN107404218B (zh) 电力转换装置
JP3407198B2 (ja) ３レベルインバータ装置
JP2001069762A (ja) インバータ式駆動装置の漏洩電流低減フィルタ
JP6806280B1 (ja) ノイズフィルタ及び電力変換装置
US10700591B2 (en) Voltage converter, electric drive system and method for reducing interference voltages
WO2022107809A1 (ja) 電力変換装置
JP5051227B2 (ja) 電力変換装置用コモンモードフィルタおよび出力フィルタおよび電力変換装置
JP6980630B2 (ja) 高電圧フィルタおよび電力変換装置
JP6797748B2 (ja) 電力変換装置及び電力変換システム
JP5353522B2 (ja) 電力変換装置
JP2013021837A (ja) 電力変換装置
WO2021152888A1 (ja) ノイズフィルタ、ノイズフィルタ装置、および電力変換装置
CN108631630B (zh) 电力转换装置以及电力转换系统
JP5235820B2 (ja) 電力変換装置
JP5385939B2 (ja) 電動機駆動システム
WO2023090263A1 (ja) 電力変換装置及びその製造方法
CN115516762A (zh) 滤波装置及电力变换装置
US11601047B2 (en) Electrical control assembly and electrical device
JP2001211690A (ja) インバータ駆動型交流回転電機装置
WO2019102937A1 (ja) ノイズフィルタ回路、及び、電源回路
WO2022219925A1 (ja) フィルタ装置及び電力変換装置
CN115699550A (zh) 噪声滤波器及使用该噪声滤波器的电力转换装置
WO2021235150A1 (ja) ノイズフィルタ、電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22895545

Country of ref document: EP

Kind code of ref document: A1