WO2023068264A1 - 光半導体素子 - Google Patents

光半導体素子 Download PDF

Info

Publication number
WO2023068264A1
WO2023068264A1 PCT/JP2022/038741 JP2022038741W WO2023068264A1 WO 2023068264 A1 WO2023068264 A1 WO 2023068264A1 JP 2022038741 W JP2022038741 W JP 2022038741W WO 2023068264 A1 WO2023068264 A1 WO 2023068264A1
Authority
WO
WIPO (PCT)
Prior art keywords
cell
layer
electrode
optical
semiconductor layer
Prior art date
Application number
PCT/JP2022/038741
Other languages
English (en)
French (fr)
Inventor
崇秀 柳井
大輔 飯田
飛鳥 三嶋
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Publication of WO2023068264A1 publication Critical patent/WO2023068264A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H01L31/1055—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type the devices comprising amorphous materials of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • One aspect of the present disclosure relates to an optical semiconductor device.
  • Patent Document 1 describes a light-emitting element that emits visible light or ultraviolet light.
  • a plurality of light-emitting cells having active layers are formed on a substrate, and two adjacent light-emitting cells are electrically connected to each other by a bridge electrode.
  • the light-emitting element as described above may be used by being electrically connected to an external member, for example, by soldering.
  • the light emitting element is required to be able to be stably connected to an external member by soldering.
  • the light-emitting element is also required to have improved luminous efficiency.
  • An object of one aspect of the present disclosure is to provide an optical semiconductor element that can be stably connected to an external member by soldering and that can improve light emission/light reception efficiency.
  • An optical semiconductor device includes [1] "a substrate and a plurality of cells formed on the substrate, the electrically connected first cell, second cell, and third cell wherein each of the first cell and the third cell is an optical layer that is an active layer that generates light or an absorption layer that absorbs light; a first semiconductor layer arranged on the opposite side of the substrate; and a second semiconductor layer having a conductivity type different from that of the first semiconductor layer, the second semiconductor layer being arranged on the substrate side with respect to the optical layer. and two semiconductor layers, the second cell having at least a third semiconductor layer disposed on the substrate, and the first semiconductor layer of the first cell on a top surface of the first cell.
  • a first electrode electrically connected to a semiconductor layer is disposed, and a second electrode electrically connected to the second semiconductor layer of the third cell is disposed on the top surface of the second cell. and each of the first electrode and the second electrode has a contact area to be contacted by solder when electrically connected to an external member, and when viewed from the thickness direction of the substrate and (2) an optical semiconductor device, wherein the area of the second electrode on the top surface of the second cell is smaller than the area of the first electrode on the top surface of the first cell.
  • An optical semiconductor element includes [2] "a substrate having light transmittance, and a plurality of cells formed on the substrate, wherein a first cell and a second cell are electrically connected; a plurality of cells comprising cells, wherein each of the first cell and the second cell is an optical layer that is an active layer that generates light or an absorption layer that absorbs light; a first semiconductor layer arranged on the opposite side of the substrate; and a second semiconductor layer having a conductivity type different from that of the first semiconductor layer, the second semiconductor layer being arranged on the substrate side with respect to the optical layer.
  • the optical layer is the active layer, light generated in the optical layer is emitted through the substrate, and when the optical layer is the absorption layer, the substrate light incident through the optical layer is absorbed by the optical layer, and a first electrode electrically connected to the first semiconductor layer of the first cell is disposed on the top surface of the first cell.
  • a second electrode electrically connected to the second semiconductor layer of the second cell is disposed on the top surface of the second cell, and each of the first electrode and the second electrode is , the area of the second electrode on the top surface of the second cell when viewed from the thickness direction of the substrate, having a contact area to be contacted by solder when electrically connecting to an external member; is an optical semiconductor device having an area smaller than the area of the first electrode on the top surface of the first cell.
  • the area of the second electrode on the top surface of the second cell is smaller than the area of the first electrode on the top surface of the first cell when viewed from the thickness direction of the substrate.
  • light emission/light reception efficiency (light emission efficiency or light reception efficiency) can be improved. Furthermore, since the areas of the first electrode and the second electrode are different from each other, the user can visually distinguish between the first electrode and the second electrode when the first electrode and the second electrode are visible from the outside. Cheap. Therefore, according to these optical semiconductor elements, stable connection with an external member by soldering is possible, and light emission/light reception efficiency can be improved.
  • the optical semiconductor device includes [3] "each of the first electrode and the second electrode is opaque to light generated or absorbed in the optical layer, [ 2]. In this case, the emission and incidence of light from the side opposite to the substrate can be suppressed.
  • An optical semiconductor device includes [4] "The top surface of the second cell has a non-formation portion where the second electrode is not formed, and the non-formation portion is formed on the substrate.
  • the optical semiconductor device according to any one of [1] to [3], which is located in the region of the top surface of the second cell on the side of the first electrode when viewed from the thickness direction. may be In this case, it is possible to suppress the occurrence of a short circuit between the first electrode and the second electrode.
  • the optical semiconductor device has [5] "When viewed from the thickness direction of the substrate, the center of the contact planned region of the second electrode is the center of the top surface of the second cell.
  • the optical semiconductor device according to any one of [1] to [4] may be located on the side opposite to the first electrode with respect to the ". In this case, it is possible to suppress the occurrence of a short circuit between the first electrode and the second electrode.
  • the plurality of cells further includes a fourth cell having the optical layer, the first semiconductor layer and the second semiconductor layer, and the second electrode is electrically connected to the second semiconductor layer of the third cell through a first wiring layer, and the first semiconductor layer of the third cell is connected to the second semiconductor layer of the fourth cell through a second wiring layer. It is electrically connected to the semiconductor layer, and the width of the portion between the second cell and the third cell in the first wiring layer is equal to the width of the third cell and the fourth cell in the second wiring layer. It may be the optical semiconductor device according to [1], which is wider than the width of the portion between.
  • Solder may diffuse into the first wiring layer through the second electrode, but since the width of the first wiring layer is wide, the solder diffuses into the first wiring layer and the strength of the first wiring layer decreases. Even in such a case, it is possible to suppress the occurrence of disconnection or the like in the first wiring layer.
  • An optical semiconductor device includes [7] "the third semiconductor layer is disposed directly on the substrate, and the second electrode is disposed on the third semiconductor layer; It may be an optical semiconductor device according to [1]. In this case, the configuration of the second cell can be simplified.
  • the second cell comprises the optical layer, the third semiconductor layer arranged on the side opposite to the substrate with respect to the optical layer, and a fourth semiconductor layer having a conductivity type different from that of the third semiconductor layer, the fourth semiconductor layer being arranged on the substrate side with respect to the optical layer; and an insulating layer, wherein the second electrode is arranged on the insulating layer”.
  • the difference in height between the second cell and the first and third cells can be reduced, making it easier to mount the optical semiconductor element.
  • the optical semiconductor device includes [9] "the plurality of cells further includes an additional cell having the optical layer, the first semiconductor layer, and the second semiconductor layer, and the second cell
  • the first semiconductor layer is electrically connected to the second semiconductor layer of the additional cell through a wiring layer. In this case, the light emission output can be increased.
  • each of the first electrode and the second electrode comprises a first layer and a second electrode disposed on the substrate side with respect to the first layer. It may be an optical semiconductor device according to any one of [1] to [9], which has a layer. In this case, it is possible to further suppress the diffusion of the solder to the second electrode.
  • each of the first layer and the second layer includes a layer made of Ti, a layer made of Pt, and a layer made of Au from the substrate side. It may be an optical semiconductor device according to [10], which includes in order. In this case, it is possible to further suppress the diffusion of the solder to the second electrode.
  • each of the first electrode and the second electrode is formed of a material containing at least Au, any one of [1] to [10] It may be the optical semiconductor element described in one.
  • the solder tends to diffuse to the first electrode or the second electrode. can be suppressed.
  • An optical semiconductor device includes: [13] "An insulating layer is formed on the first electrode and the second electrode except for the intended contact region, [1] to [ 10]. In this case, it is possible to suppress the occurrence of a short circuit between the first electrode and the second electrode.
  • An optical semiconductor device has [14] "each of the plurality of cells has a mesa structure including a side surface inclined with respect to the thickness direction of the substrate, [1] to It may be the optical semiconductor device according to any one of [13]. According to this optical semiconductor device, even when each cell has a mesa structure, stable connection with an external member by soldering is possible.
  • An optical semiconductor device includes [15] "a substrate and a plurality of cells formed on the substrate, the plurality of cells including a first cell and a second cell electrically connected to each other; each of the first cell and the second cell comprises an optical layer that is an active layer that generates light or an absorption layer that absorbs light; and a second semiconductor layer having a conductivity type different from that of the first semiconductor layer, the second semiconductor layer being disposed on the substrate side with respect to the optical layer.
  • a first electrode electrically connected to the first semiconductor layer of the first cell is disposed on the top surface of the first cell, and the first electrode is disposed on the substrate.
  • a second electrode electrically connected to the second semiconductor layer of the two cells is arranged, and each of the first electrode and the second electrode is soldered when electrically connected to an external member.
  • an optical semiconductor having a planned contact region to be contacted, wherein the area of the second electrode is smaller than the area of the first electrode on the top surface of the first cell when viewed from the thickness direction of the substrate; element.
  • this optical semiconductor element can also be connected stably with an external member by soldering, and can improve the efficiency of light emission/light reception.
  • the optical semiconductor device has [16] "the plurality of adjacent cells are separated by a groove formed in the substrate, and the second electrode is arranged on the substrate.
  • the optical semiconductor device according to [15], wherein the arrangement region and the plurality of cells adjacent to the arrangement region are separated by grooves formed in the substrate.
  • the adjacent cells can be spatially separated from each other by the grooves, and the arrangement region in which the second electrodes are arranged and the cells adjacent to the arrangement region can be spatially separated.
  • the optical semiconductor element according to one aspect of the present disclosure has [17] "The arrangement region has a non-formation portion in which the second electrode is not formed, and the non-formation portion extends from the thickness direction of the substrate.
  • the optical semiconductor device according to [16] may be located in a region on the side of the first electrode in the arrangement region when viewed. In this case, it is possible to suppress the occurrence of a short circuit between the first electrode and the second electrode.
  • the center of the planned contact region of the second electrode is the center of the arrangement region.
  • the optical semiconductor element according to [16] or [17] located on the side opposite to the first electrode In this case, it is possible to suppress the occurrence of a short circuit between the first electrode and the second electrode.
  • the plurality of cells further includes a third cell having the optical layer, the first semiconductor layer and the second semiconductor layer, and the second electrode is electrically connected to the second semiconductor layer of the second cell through a first wiring layer, and the first semiconductor layer of the second cell is connected to the second semiconductor layer of the third cell through a second wiring layer. It is electrically connected to the semiconductor layer, and the width of the portion between the second electrode and the second cell in the first wiring layer is equal to that of the second cell and the third cell in the second wiring layer. It may be the optical semiconductor device according to any one of [16] to [18], which is wider than the width of the portion between.
  • Solder may diffuse into the first wiring layer through the second electrode, but since the width of the first wiring layer is wide, the solder diffuses into the first wiring layer and the strength of the first wiring layer decreases. Even in such a case, it is possible to suppress the occurrence of disconnection or the like in the first wiring layer.
  • an optical semiconductor element that enables stable connection with an external member by soldering and that can improve light emission/light reception efficiency.
  • FIG. 1 is a plan view of an optical semiconductor device according to an embodiment
  • FIG. FIG. 2 is a partially enlarged view of FIG. 1
  • FIG. 2 is a partially enlarged view of FIG. 1
  • FIG. 2 is a cross-sectional view along line IV-IV of FIG. 1
  • It is a figure for demonstrating the cross-sectional structure of an optical semiconductor element. It is sectional drawing which shows the state in which the optical semiconductor element was mounted. It is a top view of the optical semiconductor element of a 1st modification. It is sectional drawing of the optical-semiconductor element of a 2nd modification.
  • the optical semiconductor device 1 includes a substrate 2 and a plurality (nine in this example) of cells 3 formed on the substrate 2. As shown in FIGS. Each cell 3 has an optical layer 31 , a first semiconductor layer 32 and a second semiconductor layer 33 .
  • the optical semiconductor element 1 is a light emitting element or a light receiving element. In this example, the optical semiconductor element 1 is configured as a light emitting diode (LED: Light Emitting Diode), and light generated in the optical layer 31 is emitted through the substrate 2 .
  • LED Light Emitting Diode
  • the substrate 2 is a semiconductor having optical transparency, and is formed in a rectangular plate shape from GaAs or semi-insulating GaAs, for example.
  • the substrate 2 has a main surface 2a.
  • the thickness direction of the substrate 2 (the direction perpendicular to the main surface 2a) is the Z direction
  • the length direction of the substrate 2 (the direction perpendicular to the Z direction) is the X direction
  • the width direction of the substrate 2 (the Z direction and The direction perpendicular to the X direction) will be described as the Y direction.
  • the length of the substrate 2 in the X direction (maximum length of the optical semiconductor element 1) is, for example, 2 mm or less.
  • the plurality of cells 3 includes a first terminal cell 3A (first cell), a second terminal cell 3B (second cell), a pair of dummy pad cells 3C, a first terminal cell 3A, a second terminal cell 3B and and a plurality (five in this example) of cells 3D (third cell, fourth cell, additional cell) other than the dummy pad cell 3C.
  • the plurality of cells 3 are arranged in a lattice pattern so that three cells are arranged along each of the X direction and the Y direction. When viewed from the Z direction, the first terminal cell 3A and the second terminal cell 3B are arranged in two corners C1 located diagonally on the substrate 2, respectively, and the pair of dummy pad cells 3C are arranged on the substrate.
  • each cell 3 is configured as a light-emitting cell capable of emitting light.
  • Each cell 3 has at least one semiconductor layer separated from the semiconductor layers of adjacent cells 3 .
  • the cell 3D has the optical layer 31, the first semiconductor layer 32, and the second semiconductor layer 33, as described above.
  • the second semiconductor layer 33, the optical layer 31 and the first semiconductor layer 32 are laminated in this order on the main surface 2a of the substrate 2.
  • the first semiconductor layer 32 is arranged on the side opposite to the substrate 2 with respect to the optical layer 31 (the upper side in FIGS. 2 and 3), and the second semiconductor layer 33 is arranged with respect to the optical layer 31. It is arranged on the substrate 2 side (lower side in FIGS. 2 and 3).
  • the length of the cells 3D in the X direction is, for example, 300 ⁇ m or less.
  • the optical layer 31 is an active layer that generates light in this example, and is configured to generate light with a central wavelength of 3 ⁇ m or more and 10 ⁇ m or less.
  • the optical layer 31 has, for example, a multiple quantum well structure in which barrier layers made of AlInAs and well layers made of InAsSb are alternately laminated.
  • the optical layer 31 is formed in a rectangular shape when viewed from the Z direction, and has four straight sides 31a. In this example, the optical layer 31 is formed in a rectangular shape having long sides along the X direction when viewed from the Z direction.
  • the optical layer 31 may be formed in a square shape. Although the corners of the optical layer 31 and the cells 3D are sharp in this example, the corners of the optical layer 31 and the cells 3D may be rounded to have an R shape.
  • the first semiconductor layer 32 is a semiconductor layer of a first conductivity type (for example, p-type), and is configured by laminating a barrier layer, a buffer layer, and a contact layer on the optical layer 31 in this order, for example.
  • the second semiconductor layer 33 is a semiconductor layer of the second conductivity type (for example, n-type). It is configured. That is, the second semiconductor layer 33 has a conductivity type different from that of the first semiconductor layer 32 .
  • the material of each layer included in the first semiconductor layer 32 and the second semiconductor layer 33 can be appropriately selected according to the material of the optical layer 31 .
  • the barrier layer of the first semiconductor layer 32 is made of Al 0.20 InAs
  • the buffer layer is made of Al 0.05 InAs
  • the contact layer is made of InAs.
  • the buffer layer of the second semiconductor layer 33 is composed of three layers each made of GaAs, GaSb, and InAs
  • the contact layer and current diffusion layer are made of Al 0.05 InAs
  • the barrier layer is made of Al 0.20 . It consists of InAs.
  • the optical layer 31 and the first semiconductor layer 32 constitute a mesa portion 34 formed on the second semiconductor layer 33 . That is, the cell 3D has a mesa structure (pedestal structure).
  • the mesa portion 34 is formed, for example, in a trapezoidal shape in a cross section (FIG. 4) perpendicular to the main surface 2a of the substrate 2 so as to protrude from the second semiconductor layer 33 to the side opposite to the substrate 2 .
  • the cell 3D in this example has a mesa structure with side surfaces that are slanted with respect to the Z direction.
  • the mesa portion 34 is formed by forming the substrate 2 , the optical layer 31 , the first semiconductor layer 32 and the second semiconductor layer 33 . It is formed by removing a part by etching. After forming the mesa portion 34, a groove portion 37, which will be described later, is formed.
  • the second semiconductor layer 33 has an outer portion 35 located outside the mesa portion 34 .
  • “outside” means the side away from the center of the mesa portion 34 in the direction perpendicular to the Z direction.
  • the outer portion 35 is formed, for example, in a rectangular annular shape so as to surround the entire circumference of the mesa portion 34 when viewed from the Z direction.
  • FIGS. 2 and 4 show three cells 3D arranged in the Y direction and electrically connected in series.
  • the three cells 3D will be described as a first cell 3Da, a second cell 3Db, and a third cell 3Dc, respectively.
  • the second semiconductor layer 33 of the first cell 3Da and the second semiconductor layer 33 of the second cell 3Db are separated by a groove 37 and electrically isolated from each other.
  • the second semiconductor layer 33 of the second cell 3Db and the second semiconductor layer 33 of the third cell 3Dc are separated by the groove 37 and electrically isolated from each other.
  • the second semiconductor layers 33 of the adjacent cells 3 are separated by the grooves 37 and electrically isolated from each other.
  • the groove portion 37 is formed in the second semiconductor layer 33 and extends, for example, in a lattice shape so as to pass between adjacent cells 3 when viewed in the Z direction.
  • the groove portion 37 is formed to reach the inside of the substrate 2 in the Z direction, but the groove portion 37 may electrically separate the second semiconductor layers 33 of the adjacent cells 3 from each other. It does not have to be formed to reach the inside of the substrate 2 in the Z direction.
  • the first cell 3Da and the second cell 3Db are electrically connected to each other by the first wiring layer 4A (wiring layer 4) (wiring section).
  • the second cell 3Db and the third cell 3Dc are electrically connected to each other by the second wiring layer 4B (wiring layer 4) (wiring portion).
  • the electrical connection between the cells 3 is realized by the wiring layer 4.
  • FIG. The wiring layer 4 is formed by laminating a first layer made of Ti, a second layer made of Pt, and a third layer made of Au in this order from the substrate 2 side by vapor deposition, for example.
  • the first wiring layer 4A and the second wiring layer 4B will be described below, the other wiring layers 4 (wiring portions) are similarly configured.
  • the first wiring layer 4A is formed on the first cell 3Da and the second cell 3Db with the first insulating layer 5 interposed therebetween. That is, the first insulating layer 5 is formed over the first cell 3Da and the second cell 3Db, and the first wiring layer 4A is formed over the first insulating layer 5. As shown in FIG.
  • the first insulating layer 5 is made of Al 2 O 3 , for example, and is formed over the adjacent cells 3 and the inner surfaces of the grooves 37 between the adjacent cells 3 .
  • a second insulating layer 6 is formed on the first insulating layer 5 and the first wiring layer 4 ⁇ /b>A, and a third insulating layer 7 is formed on the second insulating layer 6 .
  • the second insulating layer 6 and the third insulating layer 7 are made of Al 2 O 3 , for example, and are formed over the entire surface of the substrate 2 .
  • the first insulating layer 5, the second insulating layer 6, and the third insulating layer 7 configured in this way are transparent, and in this example, the first electrode 11 and the second electrode 12, which will be described later, are the second insulating layer 6 and the third insulating layer 7. It is visible from the outside through the third insulating layer 7 .
  • the first wiring layer 4A has a first connection portion 4Aa and a first extension portion 4Ab.
  • the first connection portion 4Aa is electrically connected to the second semiconductor layer 33 of the first cell 3Da and the first semiconductor layer 32 of the second cell 3Db. More specifically, the first connection portion 4Aa is in contact with the outer portion 35 of the second semiconductor layer 33 of the first cell 3Da through the opening 5a, and the surface 32a of the first semiconductor layer 32 of the second cell 3Db. is in contact with through the opening 5b.
  • the openings 5 a and 5 b are openings formed in the first insulating layer 5 .
  • the surface 32 a is the surface of the first semiconductor layer 32 opposite to the optical layer 31 and constitutes the top surface of the mesa portion 34 .
  • the first connecting portion 4Aa includes a rectangular first portion 41 arranged on the surface 32a of the first semiconductor layer 32 of the second cell 3Db, and a portion connecting the first portion 41 to the second semiconductor layer 33 of the first cell 3Da. and a rectangular second portion 42 extending to the outer portion 35 .
  • the first portion 41 is arranged over substantially the entire surface of the surface 32a.
  • the width of the second portion 42 in the X direction is narrower than the width of the first portion 41 in the X direction.
  • the first extending portion 4Ab extends along the first connecting portion 4Aa so as to surround the four side portions 31a of the optical layer 31 of the first cell 3Da when viewed in the Z direction. Extending from the two portions 42 . The first extending portion 4Ab contacts the outer portion 35 of the second semiconductor layer 33 of the first cell 3Da through the opening 5a. 1 to 3 show a state in which the first insulating layer 5, the second insulating layer 6 and the third insulating layer 7 are omitted and the wiring layer 4 is exposed for convenience of explanation. Also, in FIG. 2, the first wiring layer 4A and the second wiring layer 4B are hatched for easy understanding.
  • the first extending portion 4Ab has four portions 43a, 43b, 43c, and 43d extending straight along the four side portions 31a.
  • the portion 43a is connected to the second portion 42 of the first connecting portion 4Aa.
  • a first end of portion 43b is connected to a first end of portion 43a, and portion 43b extends perpendicular to portion 43a.
  • Portion 43c is connected to the second end of portion 43b and extends perpendicular to portion 43b and parallel to portion 43a.
  • Portion 43d is connected to the second end of portion 43a and extends perpendicular to portion 43a and parallel to portion 43b.
  • the portion 43d is not connected to the portion 43c, and a gap is formed between the portions 43c and 43d when viewed from the Z direction. That is, the first extending portion 4Ab partially surrounds the four side portions 31a of the optical layer 31 of the first cell 3Da, but does not surround the entire periphery of the optical layer 31 of the first cell 3Da. The first extending portion 4Ab extends along at least a portion of each of the four side portions 31a when viewed in the Z direction. As will be described later, a connecting portion of another wiring layer 4 is arranged in the gap between the portions 43c and 43d.
  • the second wiring layer 4B is formed on the second cell 3Db and the third cell 3Dc with the first insulating layer 5 interposed therebetween.
  • the second wiring layer 4B has a second connection portion 4Ba and a second extension portion 4Bb.
  • the second connection portion 4Ba is electrically connected to the second semiconductor layer 33 of the second cell 3Db and the first semiconductor layer 32 of the third cell 3Dc. More specifically, the second connection portion 4Ba contacts the outer portion 35 of the second semiconductor layer 33 of the second cell 3Db through the opening 5a, and the surface 32a of the first semiconductor layer 32 of the third cell 3Dc. is in contact with through the opening 5b.
  • the second connection portion 4Ba is formed by a rectangular first portion 41 arranged on the surface 32a of the first semiconductor layer 32 of the third cell 3Dc, and a portion extending from the first portion 41 to the second semiconductor layer 33 of the second cell 3Db. and a rectangular second portion 42 extending to the outer portion 35 .
  • the second extending portion 4Bb extends along the second connecting portion 4Ba so as to surround the four side portions 31a of the optical layer 31 of the second cell 3Db when viewed in the Z direction. Extending from the two portions 42 .
  • the second extending portion 4Bb contacts the outer portion 35 of the second semiconductor layer 33 of the second cell 3Db through the opening 5a.
  • the second extending portion 4Bb has four portions 43a, 43b, 43c, 43d extending straight along the four side portions 31a.
  • the portion 43a is connected to the second portion 42 of the second connection portion 4Ba.
  • a first end of portion 43b is connected to a first end of portion 43a, and portion 43b extends perpendicular to portion 43a.
  • Portion 43c is connected to the second end of portion 43b and extends perpendicular to portion 43b and parallel to portion 43a.
  • Portion 43d is connected to the second end of portion 43a and extends perpendicular to portion 43a and parallel to portion 43b.
  • the portion 43d is not connected to the portion 43c, and a gap is formed between the portions 43c and 43d when viewed from the Z direction. That is, the second extending portion 4Bb partially surrounds the four side portions 31a of the optical layer 31 of the second cell 3Db, but does not surround the entire periphery of the optical layer 31 of the second cell 3Db.
  • the second extending portion 4Bb extends along at least a portion of each of the four side portions 31a when viewed in the Z direction.
  • a first connection portion 4Aa of the first wiring layer 4A is arranged in the gap between the portions 43c and 43d.
  • the first connecting portion 4Aa of the first wiring layer 4A does not overlap the second extending portion 4Bb of the second wiring layer 4B when viewed from the Z direction.
  • the second portion 42 of the first connection portion 4Aa of the first wiring layer 4A is arranged so as to pass through the gap formed between the portions 43c and 43d of the second wiring layer 4B when viewed from the Z direction.
  • FIG. 5 The first terminal cell 3A, the second terminal cell 3B and the dummy pad cell 3C have the same configuration as the cell 3D except for the points described below.
  • FIG. 5 for convenience of explanation, the first terminal cell 3A, the second terminal cell 3B and the dummy pad cell 3C are virtually shown side by side.
  • the first terminal cell 3A is the cell 3 arranged at one terminal of the electrically series connection
  • the second terminal cell 3B is the cell 3 arranged at the other terminal of the electrically serial connection. be.
  • the first terminal cell 3A and the second terminal cell 3B are electrically connected to adjacent cells 3 by wiring layers 4 .
  • a first electrode (anode) 11 is arranged on the top surface of the first terminal cell 3A (the top surface of the mesa portion 34).
  • the first electrode 11 is electrically connected to the first semiconductor layer 32 of the first terminal cell 3A.
  • the first electrode 11 includes a lower portion 11a (second layer) arranged on the surface 32a of the first semiconductor layer 32 and an upper portion 11b (first layer) arranged on the lower portion 11a. have.
  • the lower portion 11a is in contact with the first semiconductor layer 32 of the first terminal cell 3A through the opening 5c formed in the first insulating layer 5. As shown in FIG.
  • the upper portion 11 b is arranged in an opening 6 a formed in the second insulating layer 6 and exposed to the outside of the optical semiconductor element 1 through an opening 7 a formed in the third insulating layer 7 .
  • An exposed portion of the upper portion 11b constitutes a first pad portion P1 for electrical connection with an external member 50, which will be described later.
  • the exposed portion is the expected contact region R with which solder contacts when electrically connecting to the external member 50 .
  • a third insulating layer 7 is formed on the first electrode 11 except for the intended contact region R. As shown in FIG. In FIG. 1, the first pad portion P1 (the intended contact region R) is indicated by a dashed line.
  • the first electrode 11 when viewed from the Z direction, the first electrode 11 is formed in a rectangular shape, and the first pad portion P1 is formed in a circular shape.
  • the first pad portion P1 is not limited to a circular shape, and may be formed in an arbitrary shape such as a rectangular shape.
  • the lower part 11a is constructed by laminating a first layer of Ti, a second layer of Pt, and a third layer of Au on the surface 32a in this order by vapor deposition. That is, the lower portion 11a has a three-layer structure similar to the wiring layer 4 described above.
  • the upper portion 11b has a three-layer structure similar to the lower portion 11a and the wiring layer 4. As shown in FIG. Since the second layer made of Pt is provided, solder flows to the third layer of the lower portion 11a when the external member 50 is connected to the first pad portion P1 by soldering, as will be described later. It is possible to suppress the occurrence of a situation (eating).
  • the lower portion 11 a and the upper portion 11 b (first electrode 11 ) configured as described above are opaque to light generated in the optical layer 31 .
  • the lower portion 11 a and the upper portion 11 b reflect light generated in the optical layer 31 .
  • a second electrode (cathode) 12 is arranged on the top surface of the second terminal cell 3B (the top surface of the mesa portion 34).
  • the second electrode 12 is electrically connected to the second semiconductor layer 33 of the second terminal cell 3B.
  • the second electrode 12 has a first portion 12a, a second portion 12b, and a connecting portion 12c.
  • the first portion 12a is electrically connected to the outer portion 35 of the second semiconductor layer 33 of the second terminal cell 3B through an opening 5d formed in the first insulating layer 5.
  • the second portion 12b is arranged on the second insulating layer 6 so as to overlap the top surface of the mesa portion 34 when viewed in the Z direction.
  • the connecting portion 12c is electrically connected to the first portion 12a and the second portion 12b.
  • the second portion 12 b is exposed to the outside of the optical semiconductor element 1 through an opening 7 b formed in the third insulating layer 7 .
  • the exposed portion of the second portion 12b constitutes a second pad portion P2 for electrical connection with the external member 50.
  • the exposed portion is the expected contact region R with which solder contacts when electrically connecting to the external member 50 .
  • a third insulating layer 7 is formed on the second electrode 12 except for the intended contact region R.
  • the second pad portion P2 (the intended contact region R) is indicated by a dashed line. In this example, when viewed from the Z direction, the second portion 12b and the second pad portion P2 are formed in a circular shape. As shown in FIG.
  • the area of the second electrode 12 (the area of the second portion 12b) on the top surface of the second terminal cell 3B is the same as the top surface of the first terminal cell 3A. It is smaller than the area of the first electrode 11 on the top.
  • the first portion 12a includes a lower portion 12a1 (second layer) arranged on the outer portion 35 of the second semiconductor layer 33 of the second terminal cell 3B and an upper portion 12a2 (second layer) arranged on the lower portion 12a1. 1st layer).
  • the lower portion 12 a 1 has a three-layer structure similar to that of the lower portion 11 a of the first electrode 11 .
  • the upper portion 12a2, the second portion 12b and the connecting portion 12c have a three-layer structure similar to the lower portions 11a and 12a1.
  • the lower portion 12 a 1 and the upper portion 12 a 2 (second electrode 12 ) configured in this manner are opaque to light generated in the optical layer 31 . In this example, the lower portion 12 a 1 and the upper portion 12 a 2 reflect light generated in the optical layer 31 .
  • the first portion 12a has an extension (third extension) 15.
  • the extending portion 15 extends so as to surround the four side portions 31a of the optical layer 31 of the second terminal cell 3B when viewed in the Z direction.
  • the extension portion 15 has four portions 15a, 15b, 15c, and 15d extending straight along the four side portions 31a.
  • the portion 15a is connected to the connecting portion 12c.
  • a first end of portion 15b is connected to a first end of portion 15a, and portion 15b extends perpendicular to portion 15a.
  • Portion 15c is connected to the second end of portion 15b and extends perpendicular to portion 15b and parallel to portion 15a.
  • Portion 15d is connected to the second end of portion 15a and extends perpendicular to portion 15a and parallel to portion 15b.
  • the portion 15d is not connected to the portion 15c, and a gap is formed between the portions 15c and 15d when viewed in the Z direction. That is, the extension 15 partially surrounds the four sides 31a of the optical layer 31 of the second terminal cell 3B, but does not surround the entire circumference of the optical layer 31 of the second terminal cell 3B.
  • the extending portion 15 extends along at least a portion of each of the four side portions 31a when viewed in the Z direction.
  • a connection portion of the wiring layer 4 is arranged in the gap between the portions 15c and 15d. The extending portion 15 does not overlap the connection portion of the wiring layer 4 when viewed in the Z direction.
  • a dummy electrode 13 is arranged on the top surface of the dummy pad cell 3C (the top surface of the mesa portion 34).
  • the dummy electrode 13 is arranged on the second insulating layer 6 so as to overlap the first semiconductor layer 32 in the Z direction.
  • the dummy electrode 13 has, for example, the same layer structure as the lower portion 11a of the first electrode 11 .
  • the dummy electrode 13 is electrically separated (insulated) from the optical layer 31, the first semiconductor layer 32 and the second semiconductor layer 33 of the dummy pad cell 3C by the second insulating layer 6. As shown in FIG.
  • the dummy electrode 13 is exposed to the outside of the optical semiconductor element 1 through an opening 7c formed in the third insulating layer 7. As shown in FIG.
  • the exposed portion of the dummy electrode 13 constitutes the dummy pad portion DP.
  • the dummy pad portions DP are indicated by dashed lines.
  • the dummy pad portion DP is formed in a circular shape when viewed from the Z direction, but may be formed in an arbitrary shape such as a rectangular shape.
  • the external member 50 is connected to the dummy pad portion DP by soldering in the same manner as the first pad portion P1 and the second pad portion P2. , the dummy pad portion DP is electrically insulated from the optical layer 31, the first semiconductor layer 32 and the second semiconductor layer 33 of the dummy pad cell 3C.
  • FIG. 6 is a cross-sectional view showing a state in which the optical semiconductor element 1 is mounted.
  • FIG. 4 shows an example in which the optical semiconductor element 1 is electrically connected to the external member 50 by solder (bump, bonding material) 40 .
  • each of the first pad portion P1 (the intended contact region R of the first electrode 11) and the second pad portion P2 (the intended contact region R of the second electrode 12) is connected to the external member 50 by the solder 40.
  • the dummy pad portion DP is connected to the external member 50 by solder 40 .
  • a voltage is applied via the external member 50 between the first pad portion P1 (first electrode 11) and the second pad portion P2 (second electrode 12).
  • the optical semiconductor element 1 includes a substrate 2 having optical transparency and a plurality of cells 3 formed on the substrate 2.
  • the first terminal cell 3A (first cell) and the second terminal cell 3A are electrically connected to each other. and a plurality of cells 3 including a cell 3B (second cell).
  • Each of the first terminal cell 3A and the second terminal cell 3B includes an optical layer 31, which is an active layer that generates light, and a first semiconductor layer 32 arranged on the opposite side of the optical layer 31 from the substrate 2.
  • a second semiconductor layer 33 having a conductivity type different from that of the first semiconductor layer 32 and arranged on the substrate 2 side with respect to the optical layer 31 . Light generated in the optical layer 31 is emitted through the substrate 2 .
  • a first electrode 11 electrically connected to the first semiconductor layer 32 of the first terminal cell 3A is arranged on the top surface of the first terminal cell 3A.
  • a second electrode 12 electrically connected to the second semiconductor layer 33 of the second terminal cell 3B is arranged on the top surface of the second terminal cell 3B.
  • Each of the first electrode 11 and the second electrode 12 has a contact area R with which the solder 40 contacts when electrically connecting to the external member 50 .
  • the area of the second electrode 12 on the top surface of the second terminal cell 3B is the area of the first electrode 11 on the top surface of the first terminal cell 3A. less than
  • the area of the second electrode 12 on the top surface of the second terminal cell 3B is larger than the area of the first electrode 11 on the top surface of the first terminal cell 3A. small.
  • the area of the second electrode 12 it is possible to suppress the occurrence of a situation in which the solder 40 is diffused (eaten) into the second electrode 12 . That is, when the second electrode 12 is electrically connected to the external member 50 by the solder 40, a phenomenon may occur in which the solder 40 diffuses into the second electrode 12.
  • the area of the second electrode 12 is By reducing the size, diffusion of the solder 40 to the second electrode 12 can be suppressed.
  • the second electrode 12 By suppressing the diffusion of the solder 40 to the second electrode 12, it is possible to suppress the strength of the solder 40 from being lowered. Moreover, it is possible to prevent the height of the solder 40 from being lowered due to the diffusion to the second electrode 12 . Since the second electrode 12 is electrically connected to the adjacent cell 3 via the wiring layer 4, the second electrode 12 is not connected to the first electrode 11 formed only on the top surface of the first terminal cell 3A. The area in which the solder 40 can spread is wider than that. Therefore, reducing the area of the second electrode 12 is effective in suppressing the diffusion of solder. Further, by increasing the area of the first electrode 11, it is possible to favorably diffuse current from the first electrode 11 to the semiconductor layers (the first semiconductor layer 32 and the second semiconductor layer 33).
  • the optical semiconductor device 1 includes a plurality of cells 3 .
  • the area per cell 3 can be reduced, and as a result, the area of the second terminal cell 3B can be reduced. If the area of the second termination cell 3B is small, the area of the second electrode 12 can be made small, and as a result, the area where the solder 40 can spread can be made small.
  • the size (area) of the substrate 2 increases, and the force applied to the solder 40 increases. In this case, diffusion of the solder 40 to the second electrode 12 tends to become a problem.
  • the optical semiconductor element 1 even when a plurality of cells 3 are formed on the substrate 2, stable connection with the external member 50 by the solder 40 is possible. As described above, according to the optical semiconductor element 1, stable connection with the external member 50 by the solder 40 is possible, and luminous efficiency can be improved.
  • Each of the first electrode 11 and the second electrode 12 is opaque to light generated in the optical layer 31 . Thereby, emission of light from the side opposite to the substrate 2 can be suppressed.
  • the first semiconductor layer 32 of the second terminal cell 3B is electrically connected by the wiring layer 4 to the second semiconductor layer 33 of the cell 3D (additional cell). Thereby, the light emission output can be increased.
  • Each of the first electrode 11 and the second electrode 12 includes a first layer (upper part 11b, upper part 12a2) and a second layer (lower part 11a, lower side portion 12a1). Thereby, it is possible to further suppress the solder 40 from diffusing into the second electrode 12 .
  • Each of the first layer and the second layer includes a layer made of Ti, a layer made of Pt, and a layer made of Au in this order from the substrate 2 side. Thereby, it is possible to further suppress the solder 40 from diffusing into the second electrode 12 .
  • Each of the first electrode 11 and the second electrode 12 is made of a material containing at least Au.
  • the solder 40 tends to diffuse into the first electrode 11 or the second electrode 12 . can be suppressed from diffusing.
  • a third insulating layer 7 is formed on the first electrode 11 and the second electrode 12 except for the intended contact region R. Thereby, occurrence of a short circuit between the first electrode 11 and the second electrode 12 can be suppressed.
  • Each of the plurality of cells 3 has a mesa structure. According to the optical semiconductor element 1, stable connection with the external member 50 by the solder 40 is possible even when each cell 3 has a mesa structure. [Modification]
  • the second electrode 12 is not provided in the second terminal cell 3B, and the wiring layer 4 exposed from the openings formed in the second insulating layer 6 and the third insulating layer 7
  • the second pad portion P2 is configured by the connection portion 4a.
  • the second pad portion P2 is indicated by a dashed line.
  • the second terminal cell 3B does not emit light. That is, the second terminal cell 3B is configured as a non-light-emitting cell that does not emit light.
  • the connecting portion 4a of the wiring layer 4 is formed on the first semiconductor layer 32 with the first insulating layer 5 interposed therebetween. That is, in the second terminal cell 3B, the opening 5b is not formed in the first insulating layer 5, and the connecting portion 4a of the wiring layer 4 is not in contact with the surface 32a of the first semiconductor layer 32.
  • the portion of the wiring layer 4 arranged on the top surface of the second termination cell 3B constitutes the second electrode.
  • the portion of the wiring layer 4 disposed on the top surface of the second terminal cell 3B will be referred to as a second electrode 12E
  • the portion of the wiring layer 4 other than this portion will be referred to as a wiring layer 4E. That is, the second electrode 12E is arranged on the top surface of the second terminal cell 3B (the top surface of the mesa portion 34).
  • the second electrode 12E is formed in a rectangular shape having long sides parallel to the Y direction.
  • the second electrode 12E is electrically connected to the second semiconductor layer 33 of the adjacent cell 3D (third cell) through the wiring layer 4E (first wiring layer).
  • the cell 3D in which the second electrode 12E is electrically connected by the wiring layer 4E will be referred to as the cell 3E (third cell).
  • the second terminal cell 3B is adjacent to the cell 3E in the Y direction.
  • the second electrode 12E is disposed on the first insulating layer 5 and electrically insulated from the first semiconductor layer 32 of the second terminal cell 3B, and is formed on the second insulating layer 6 and the third insulating layer 7. exposed through the opening.
  • the exposed portion of the second electrode 12 ⁇ /b>E constitutes a second pad portion P ⁇ b>2 for electrical connection with the external member 50 .
  • the exposed portion is the intended contact region R with which the solder 40 contacts when electrically connecting to the external member 50 .
  • a second insulating layer 6 and a third insulating layer 7 are formed on the second electrode 12 except for the contact area R.
  • the second pad portion P2 is formed in a circular shape.
  • the area of the second electrode 12E on the top surface of the second terminal cell 3B is equal to the area of the first electrode 11 on the top surface of the first terminal cell 3A. less than
  • the second electrode 12E may be formed directly on the first semiconductor layer 32 .
  • an opening may be formed in the first insulating layer 5 and the second electrode 12E may be in contact with the first semiconductor layer 32 through the opening.
  • the top surface of the second terminal cell 3B has a non-formation portion 3Ba where the second electrode 12E is not formed.
  • the non-formation portion 3Ba is an exposed portion of the top surface of the second terminal cell 3B exposed from the second electrode 12E.
  • the non-formation portion 3Ba is covered with the second insulating layer 6 and the third insulating layer 7.
  • the non-formation portion 3Ba is located in a region on the first electrode 11 side (lower left side in FIG. 7 in this example) on the top surface of the second terminal cell 3B when viewed in the Z direction.
  • the non-formation portion 3Ba is positioned between the second electrode 12E and the first electrode 11 when viewed from the Z direction.
  • the non-formation portion 3Ba is formed in a rectangular shape having long sides parallel to the Y direction, and is adjacent to the second electrode 12E in the X direction.
  • the center CN1 of the contact-proposed region R of the second electrode 12E is located on the opposite side of the first electrode 11 with respect to the center CN2 of the top surface of the second terminal cell 3B (in this example, FIG. 7). located in the upper right corner of the center).
  • the center CN1 is located on the side opposite to the first electrode 11 with respect to the center CN2 in both the X direction (perpendicular to the Z direction) and the Y direction (perpendicular to the X and Z directions).
  • the center CN1 may be located at the same position as the center CN2 in one of the X and Y directions.
  • the cell 3E (third cell) is electrically connected to the second semiconductor layer 33 of the adjacent cell 3 (dummy pad cell 3C, fourth cell) by the wiring layer 4 (second wiring layer).
  • the cell 3 in which the cell 3E is electrically connected by the wiring layer 4 is hereinafter referred to as the cell 3F (fourth cell).
  • Cell 3E is adjacent to cell 3F in the Y direction.
  • the width W1 of the wiring layer 4E connecting the second terminal cell 3B and the cell 3E is wider than the width W2 of the wiring layer 4 connecting the cell 3E and the cell 3F.
  • the width W1 of the portion of the wiring layer 4E between the second terminal cell 3B and the cell 3E is wider than the width W2 of the portion of the wiring layer 4 between the cell 3E and the cell 3F.
  • the width of the wiring layer 4 connecting the cells 3 other than the second terminal cell 3B is the width W2 between the cells.
  • the optical semiconductor device 1 of the first modification includes a substrate 2 and a plurality of cells 3 formed on the substrate 2, the first termination cell 3A (first cell) electrically connected to the second termination and a plurality of cells 3 including a cell 3B (second cell) and a cell 3E (third cell).
  • Each of the first terminal cell 3A and the cell 3E includes an optical layer 31 which is an active layer that generates light, a first semiconductor layer 32 disposed on the opposite side of the optical layer 31 from the substrate 2, and a first a second semiconductor layer 33 having a conductivity type different from that of the semiconductor layer 32 and arranged on the substrate 2 side with respect to the optical layer 31 ;
  • the second termination cell 3B has at least a third semiconductor layer (eg, first semiconductor layer 32 or second semiconductor layer 33) arranged on the substrate 2.
  • a first electrode 11 electrically connected to the first semiconductor layer 32 of the first terminal cell 3A is arranged on the top surface of the first terminal cell 3A.
  • a second electrode 12E electrically connected to the second semiconductor layer 33 of the cell 3E is arranged on the top surface of the second terminal cell 3B.
  • Each of the first electrode 11 and the second electrode 12E has a planned contact region R with which the solder 40 contacts when electrically connecting to the external member 50 .
  • the area of the second electrode 12E on the top surface of the second terminal cell 3B is the area of the first electrode 11 on the top surface of the first terminal cell 3A.
  • the top surface of the second terminal cell 3B has a non-formed portion 3Ba in which the second electrode 12E is not formed, and the non-formed portion 3Ba is located on the top surface of the second terminal cell 3B when viewed from the Z direction. It is located in the region on the first electrode 11 side. Thereby, the occurrence of a short circuit between the first electrode 11 and the second electrode 12E can be suppressed.
  • the center CN1 of the intended contact region R of the second electrode 12E is located on the opposite side of the first electrode 11 with respect to the center CN2 of the top surface of the second terminal cell 3B. Thereby, the occurrence of a short circuit between the first electrode 11 and the second electrode 12E can be suppressed.
  • the second electrode 12E is electrically connected to the second semiconductor layer 33 of the cell 3E (third cell) through the wiring layer 4E (first wiring layer), and the first semiconductor layer 32 of the cell 3E is connected to the wiring layer 4 (first wiring layer).
  • the second wiring layer) is electrically connected to the second semiconductor layer 33 of the cell 3F (fourth cell).
  • the width W1 of the portion between the second terminal cell 3B and the cell 3E in the wiring layer 4E is wider than the width W2 of the portion of the wiring layer 4 between the cell 3E and the cell 3F.
  • the second terminating cell 3B comprises an optical layer 31, a first semiconductor layer 32 (third semiconductor layer) arranged on the opposite side of the optical layer 31 from the substrate 2, and a conductive layer different from the first semiconductor layer 32.
  • a second semiconductor layer 33 (fourth semiconductor layer) having a mold and arranged on the substrate 2 side with respect to the optical layer 31; a layer 6 and a third insulating layer 7 , a second electrode 12 ⁇ /b>E being disposed on the first insulating layer 5 .
  • FIG. 8 is a cross-sectional view of the optical semiconductor device 1 of the second modified example.
  • the optical semiconductor element 1 of the second modified example is configured in the same manner as the first modified example except for the points described below.
  • the first terminal cell 3A, the cell 3E and the second terminal cell 3B are virtually shown side by side.
  • the second terminal cell 3B does not have the optical layer 31 and the first semiconductor layer 32, but has only the second semiconductor layer 33.
  • a second semiconductor layer 33 is formed directly on the substrate 2 .
  • a second electrode 12E is formed on the second semiconductor layer 33 .
  • the second electrode 12E is formed on the second semiconductor layer 33 with the first insulating layer 5 interposed therebetween. That is, no opening is formed in the first insulating layer 5 and the second electrode 12E does not contact the second semiconductor layer 33 in the second terminal cell 3B.
  • the second semiconductor layer 33 constitutes a mesa portion 34 formed on the substrate 2 .
  • the second electrode 12 may be arranged directly on the second semiconductor layer 33 .
  • an opening may be formed in the first insulating layer 5 and the second electrode 12 may be in contact with the second semiconductor layer 33 through the opening.
  • the second terminal cell 3B may have only the first semiconductor layer 32 instead of the second semiconductor layer 33 .
  • the second electrode 12E is arranged on the lower portion 12Ea (second layer) arranged on the second semiconductor layer 33 via the first insulating layer 5, and on the lower portion 12Ea. and an upper portion 12Eb (first layer).
  • the lower portion 12 ⁇ /b>Ea is electrically insulated from the second semiconductor layer 33 by the first insulating layer 5 .
  • the upper portion 12Eb is arranged in the opening 6e formed in the second insulating layer 6 and exposed to the outside of the optical semiconductor element 1 through the opening 7e formed in the third insulating layer 7.
  • An exposed portion of the upper portion 12Eb constitutes a second pad portion P2 (to-be-contacted region R) for electrical connection with the external member 50.
  • Each of the lower portion 12Ea and the upper portion 12Eb has a three-layer structure similar to the lower portion 11a of the first electrode 11. As shown in FIG.
  • the optical semiconductor element 1 of the second modified example As in the above embodiment, stable connection with the external member 50 by the solder 40 is possible, and luminous efficiency can be improved.
  • the second terminal cell 3B does not have the optical layer 31 and the first semiconductor layer 32, but only the second semiconductor layer 33, the configuration of the second terminal cell 3B can be simplified. can be done.
  • the present disclosure is not limited to the above embodiments and modifications.
  • the material and shape of each configuration are not limited to the materials and shapes described above, and various materials and shapes can be adopted.
  • the optical layer 31 has a multiple quantum well structure in the above embodiment, the optical layer 31 may be composed of a single layer.
  • the material of the optical layer 31 is not limited to the examples of the above embodiments, and the optical layer 31 may be made of a material containing at least one of InAsSb, AlInSb, and AlInAs.
  • the optical layer 31 may be made of a material containing Sb and In.
  • the optical layer 31 may be made of a material containing Sb.
  • the optical layer 31 can be configured as an active layer that generates light with a central wavelength of 3 ⁇ m or more and 10 ⁇ m or less.
  • the optical layer 31 may be an active layer that generates light with a center wavelength of 3 ⁇ m or more and 8 ⁇ m or less, or an absorption layer that has a maximum sensitivity wavelength of 3 ⁇ m or more and 8 ⁇ m or less.
  • the wiring layer 4, the first electrode 11 and the second electrode 12 may be made of a metal material other than those mentioned above.
  • the wiring layer 4 does not necessarily have to be formed in layers.
  • the second extending portion 4Bb of the second wiring layer 4B partially surrounds the four side portions 31a of the optical layer 31 of the second cell 3Db.
  • 31 may surround the entire perimeter.
  • the second extending portion 4Bb may surround the entire four side portions 31a of the optical layer 31 .
  • the portions 43c and 43d of the second extending portion 4Bb may be connected to each other so that the second extending portion 4Bb is formed in a rectangular ring shape when viewed from the Z direction.
  • the first connection portion 4Aa of the first wiring layer 4A is arranged and the plane on which the second extension portion 4Bb of the second wiring layer 4B is arranged different.
  • the first connection The portion 4Aa and the second extension portion 4Bb are arranged so as to three-dimensionally intersect (straddle) each other.
  • the first connecting portion 4Aa and the second extending portion 4Bb have portions that overlap each other when viewed from the Z direction.
  • the second extending portion 4Bb extends in two different directions starting from the point of intersection with the second portion 42 of the second connecting portion 4Ba (the direction surrounding the optical layer 31 clockwise in FIG. clockwise), but when the second extending portion 4Bb partially surrounds the four side portions 31a of the optical layer 31 of the second cell 3Db, the second extending portion 4Bb extends , and the second portion 42, and may extend in only one direction.
  • the first connecting portion 4Aa and the second extending portion 4Bb have portions that overlap each other when viewed from the Z direction.
  • the second extending portion 4Bb extends in two different directions from the point of intersection with the second portion 42
  • the second extending portion 4Bb extends in only one direction.
  • the length from the intersection with the second portion 42 to the tip of the second extension portion 4Bb can be shortened. Thereby, the injection efficiency of carriers into the optical layer 31 can be increased, and the luminous efficiency can be improved.
  • the optical semiconductor element 1 may be configured as a light receiving element.
  • the optical semiconductor element 1 is configured as a photodiode, for example.
  • the optical layer 31 is an absorption layer that absorbs light, and is configured to have a maximum sensitivity wavelength of, for example, 3 ⁇ m or more and 10 ⁇ m or less.
  • the optical layer 31 is configured, for example, in the same manner as the optical layer 31 of the above embodiment. In each cell 3 , light incident through the substrate 2 is absorbed by the optical layer 31 and carriers are generated in the optical layer 31 . The generated carriers are extracted via the first pad portion P1 (first electrode 11) and the second pad portion P2 (second electrode 12).
  • Each cell 3 may be configured as a photodetector cell capable of detecting light as in the above-described embodiment, or the second terminal cell 3B may detect light as in the first and second modifications. It may be configured as a non-photodetector cell that does not.
  • the optical semiconductor element 1 is a light receiving element, if a plurality of cells 3 are electrically connected in series, the resistance value of the optical semiconductor element 1 is suitable for connection with an amplifier connected in the subsequent stage. can be a value. That is, the optical semiconductor element 1 having the maximum sensitivity wavelength in the mid-infrared region has a small resistance.
  • An amplifier has a resistance value suitable for connection, and in order to increase the resistance to the level of the resistance value, the optical semiconductor element 1 employs a structure in which a plurality of cells 3 are connected in series.
  • the resistance value of the optical semiconductor element 1 is much smaller than the target value, the noise becomes large, and the signal tends to be buried in the noise. Further, when the optical semiconductor element 1 is a light receiving element, thermal noise can be reduced if a plurality of cells 3 are electrically connected in series. As a result, total noise can be reduced. It is particularly important to reduce thermal noise in photodiodes that have sensitivity in the mid-infrared region. More specifically, thermal noise is suppressed as the number of cells 3 connected in series increases. The smaller the size of the optical semiconductor element 1, the more optical semiconductor elements 1 can be connected in series.
  • the mesa portion 34 is formed in a trapezoidal shape in the cross section (FIG. 4) perpendicular to the main surface 2a of the substrate 2, but the mesa portion 34 may be formed in a rectangular shape in the cross section. good.
  • the side surface of the mesa portion 34 may extend along the Z direction.
  • the substrate 2 may be made of Si.
  • the barrier layer of the first semiconductor layer 32 may be made of (AlGa) 0.20 In 0.80 As, and the buffer layer and contact layer of the first semiconductor layer 32 may be made of In 0.87 GaAs.
  • the buffer layer of the second semiconductor layer 33 is composed of three layers of GaAs, low-temperature InAs, and In 0.87 GaAs, and the contact layer and current diffusion layer of the second semiconductor layer 33 are composed of In 0.87 GaAs,
  • the barrier layer of the second semiconductor layer 33 may be made of (AlGa) 0.20 In 0.80 As.
  • the first insulating layer 5 and the second insulating layer 6 may be made of SiO2 .
  • substrate 2 may be made of SI-InP.
  • the barrier layer of the first semiconductor layer 32 may be made of Al 0.15 InAs, and the buffer layer and contact layer of the first semiconductor layer 32 may be made of InAs.
  • the buffer layer of the second semiconductor layer 33 is composed of three layers of GaAs, low-temperature InAs, and InAs, respectively. may be formed from Al 0.15 InAs.
  • the first insulating layer 5 and the second insulating layer 6 may be made of SiN.
  • the buffer layer of the second semiconductor layer 33 may be composed of three layers each made of GaAs, InAs, and In 0.87 GaAs.
  • the substrate 2 may be formed in a square shape, a circular shape, an elliptical shape, or the like when viewed from the Z direction.
  • the optical layer 31, the first semiconductor layer 32, and the second semiconductor layer 33 may be formed in a square shape, a circular shape, an elliptical shape, or the like when viewed from the Z direction.
  • the first electrode 11 and the second electrode 12 may be formed in a square shape, a circular shape, an elliptical shape, or the like when viewed from the Z direction.
  • the first connection portion 4Aa of the first wiring layer 4A is not limited to a rectangular shape, and may be formed in any shape.
  • the first connecting portion 4Aa does not necessarily have to be arranged over substantially the entire surface of the surface 32a, and at least a portion of the first connecting portion 4Aa may be arranged on the surface 32a.
  • the substrate 2 is formed in a rectangular shape when viewed from the Z direction and the cells 3 (optical layer 31) are formed in a rectangular shape when viewed from the Z direction, the cells 3 can be efficiently formed on the substrate 2. can be placed.
  • the first terminal cell 3A and the second terminal cell 3B do not necessarily have to be arranged diagonally on the substrate 2 when viewed from the Z direction, and may be arranged at any position. Dummy pad cells 3C may not be provided.
  • the number of multiple cells 3 is not limited to the above example.
  • the plurality of cells 3 may include only the first terminal cell 3A, the second terminal cell 3B and the cell 3E if the second terminal cell 3B does not emit light.
  • the first terminal cell 3A is electrically connected to the cell 3E.
  • the plurality of cells 3 may include only the first terminal cell 3A and the second terminal cell 3B when the second terminal cell 3B emits light. In this case, the first terminal cell 3A and the second terminal cell 3B are electrically connected to each other.
  • the first cell provided with the first electrode 11 may not be the first terminal cell 3A, and may be provided in a cell 3 other than the first terminal cell 3A. That is, the first cell provided with the first electrode 11 does not necessarily have to be arranged at the end of the electrical series connection.
  • the second cell provided with the second electrodes 12 and 12E may not be the second terminal cell 3B, and may be provided in a cell 3 other than the second terminal cell 3B. That is, the second cells provided with the second electrodes 12 and 12E do not necessarily have to be arranged at the ends of the electrical series connection.
  • the plurality of cells 3 may not be electrically connected in series, and may include, for example, parallel-connected portions.
  • the third semiconductor layer of the second cell in which the second electrodes 12 and 12E are provided may be a p-type semiconductor layer (for example, the first semiconductor layer 32) or an n-type semiconductor layer ( For example, it may be the second semiconductor layer 33).
  • the fourth semiconductor layer of the second cell provided with the second electrodes 12 and 12E may be a semiconductor layer having a conductivity type different from that of the third semiconductor layer, and may be a p-type semiconductor layer (eg, the first semiconductor layer 32). It may be an n-type semiconductor layer (for example, the second semiconductor layer 33).
  • the first electrode 11 may be composed of one metal layer.
  • the second electrodes 12, 12E may be composed of one metal layer.
  • the insulating layer (the second insulating layer 6 and the third insulating layer 7) may not be formed on the first electrode 11, and the first electrode 11 may be exposed to the outside.
  • the insulating layer may not be formed on the second electrodes 12, 12E, and the second electrodes 12, 12E may be exposed to the outside.
  • the intended contact region R means that the first electrode 11 or the second electrode 12 contacts the solder 40 (with the optical semiconductor element 1 electrically connected to the external member 50). area.
  • the top surface of the second terminal cell 3B may not have the non-formation portion 3Ba where the second electrode 12E is not formed. That is, the second electrode 12E may be formed on the entire top surface of the second termination cell 3B.
  • the center CN1 of the intended contact region R of the second electrode 12E may be located on the center CN2 of the top surface of the second terminal cell 3B, or may be located on the center CN2. may be positioned on the first electrode 11 side with respect to
  • the width W1 of the portion of the wiring layer 4E between the second terminal cell 3B and the cell 3E may be equal to the width W2 of the portion of the wiring layer 4 between the cell 3E and the cell 3F. good.
  • the wiring layer 4 may be formed on the main surface 2a of the substrate 2 without providing the second terminal cell 3B in the second modification.
  • the portion of the wiring layer 4 located within the region where the second terminal cell 3B was formed can be used as the second electrode 12E.
  • the optical semiconductor element 1 may include the second electrode 12E arranged on the main surface 2a of the substrate 2 instead of the second terminal cell 3B.
  • the second electrode 12E is electrically connected to the second semiconductor layer 33 of the adjacent cell 3E.
  • the second electrode 12 may be arranged directly on the main surface 2a of the substrate 2, or may be arranged on the main surface 2a via an insulating layer. That is, the second electrode 12 may be arranged on the main surface 2a via a layer other than the semiconductor layer, and it is sufficient that no semiconductor layer is arranged between the second electrode 12 and the main surface 2a.
  • the area where the second electrode 12E is arranged on the substrate 2 can be regarded as the arrangement area.
  • the placement region corresponds to the region where the second terminal cell 3B was formed in the second modified example.
  • the arrangement area and adjacent cells 3 are separated by grooves 37 formed in the substrate 2 .
  • the placement region has a non-formation portion where the second electrode 12E is not formed, and the non-formation portion is a region on the first electrode 11 side in the placement region when viewed from the Z direction. may be located in When viewed from the Z direction, the center CN1 of the intended contact region R of the second electrode 12E may be located on the side opposite to the first electrode 11 with respect to the center of the arrangement region.
  • the optical semiconductor device 1 of the third modification includes a substrate 2 and a plurality of cells 3 formed on the substrate 2, and electrically connected to a first terminal cell 3A (first cell) and a cell and a plurality of cells 3 including 3E (second cell).
  • Each of the first terminal cell 3A and the cell 3E includes an optical layer 31 which is an active layer that generates light, a first semiconductor layer 32 disposed on the opposite side of the optical layer 31 from the substrate 2, and a first a second semiconductor layer 33 having a conductivity type different from that of the semiconductor layer 32 and arranged on the substrate 2 side with respect to the optical layer 31 ;
  • a first electrode 11 electrically connected to the first semiconductor layer 32 of the first terminal cell 3A is arranged on the top surface of the first terminal cell 3A.
  • a second electrode 12E electrically connected to the second semiconductor layer 33 of the cell 3E is arranged on the substrate 2 .
  • Each of the first electrode 11 and the second electrode 12E has a planned contact region R with which the solder 40 contacts when electrically connecting to the external member 50 .
  • the area of the second electrode 12E is smaller than the area of the first electrode 11 on the top surface of the first terminal cell 3A.
  • the plurality of adjacent cells 3 are separated by the grooves 37 formed in the substrate 2, and the arrangement area on the substrate 2 where the second electrodes 12E are arranged. , and the plurality of cells 3 adjacent to the arrangement area are separated by grooves 37 formed in the substrate 2 .
  • the grooves 37 can spatially separate the adjacent cells 3 and the arrangement region where the second electrodes 12E are arranged from the plurality of cells 3 adjacent to the arrangement region.
  • the placement region has a non-formation portion where the second electrode 12E is not formed, and the non-formation portion is the first electrode 12E in the placement region when viewed from the Z direction. It is located in the area on the electrode 11 side. Thereby, the occurrence of a short circuit between the first electrode 11 and the second electrode 12E can be suppressed.
  • the center CN1 of the intended contact region R of the second electrode 12E when viewed from the Z direction (thickness direction of the substrate 2), is located at the center of the placement region. It is located on the side opposite to the 1 electrode 11 . Thereby, the occurrence of a short circuit between the first electrode 11 and the second electrode 12E can be suppressed.
  • the plurality of cells 3 includes a cell 3F (third cell) having an optical layer 31, a first semiconductor layer 32 and a second semiconductor layer 33.
  • the second electrode 12E is electrically connected to the second semiconductor layer 33 of the cell 3E (second cell) through the wiring layer 4E (first wiring layer).
  • the first semiconductor layer 32 of the cell 3E is electrically connected to the second semiconductor layer 33 of the cell 3F by the wiring layer 4 (second wiring layer).
  • a width W1 of a portion between the second electrode 12E and the cell 3E in the wiring layer 4E is wider than a width W2 of a portion between the cells 3E and 3F in the wiring layer 4 connecting the cells 3E and 3F.
  • the solder 40 may diffuse into the wiring layer 4E through the second electrode 12E, but since the width of the wiring layer 4E is wide, the solder 40 diffuses into the wiring layer 4E and the strength of the wiring layer 4E is reduced. Even in this case, it is possible to suppress the occurrence of disconnection or the like in the wiring layer 4E.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

光半導体素子（１）は、基板（２）と、基板（２）上に形成された複数のセル（３）であって、電気的に接続された第１セル（３Ａ）、第２セル（３Ｂ）及び第３セル（３Ｄ）を含む複数のセル（３）と、を備える。第１セル（３Ａ）の頂面上には、第１セル（３Ａ）の第１半導体層と電気的に接続された第１電極（１１）が配置されており、第２セル（３Ｂ）の頂面上には、第３セル（３Ｄ）の第２半導体層と電気的に接続された第２電極（１２）が配置されている。第１電極（１１）及び第２電極（１２）の各々は、外部部材との電気的な接続の際に半田が接触する接触予定領域（Ｒ）を有する。基板（２）の厚さ方向から見た場合に、第２セル（３Ｂ）の頂面上における第２電極（１２）の面積は、第１セル（３Ａ）の頂面上における第１電極（１１）の面積よりも小さい。

Description

光半導体素子
　本開示の一側面は、光半導体素子に関する。
　特許文献１には、可視光又は紫外光を発光する発光素子が記載されている。この発光素子では、活性層を有する発光セルが基板上に複数形成されており、隣接する２つの発光セルがブリッジ電極により互いに電気的に接続されている。
特開２０１５－２３２９３号公報
　上述したような発光素子は、例えば半田により外部部材と電気的に接続されて用いられる場合がある。その場合、発光素子には、半田による外部部材との安定的な接続が可能であることが求められる。また、発光素子には、発光効率の向上が併せて求められる。これらの点は、受光素子についても同様である。すなわち、受光素子においては、半田による外部部材との安定的な接続が可能であることが求められ得ると共に、受光効率の向上が併せて求められる。
　本開示の一側面は、半田による外部部材との安定的な接続が可能であると共に、発光／受光効率を向上することができる光半導体素子を提供することを目的とする。
　本開示の一側面に係る光半導体素子は、［１］「基板と、前記基板上に形成された複数のセルであって、電気的に接続された第１セル、第２セル及び第３セルを含む前記複数のセルと、を備え、前記第１セル及び前記第３セルの各々は、光を発生させる活性層又は光を吸収する吸収層である光学層と、前記光学層に対して前記基板とは反対側に配置された第１半導体層と、前記第１半導体層とは異なる導電型を有する第２半導体層であって、前記光学層に対して前記基板側に配置された前記第２半導体層と、を有し、前記第２セルは、前記基板上に配置された第３半導体層を少なくとも有し、前記第１セルの頂面上には、前記第１セルの前記第１半導体層と電気的に接続された第１電極が配置されており、前記第２セルの頂面上には、前記第３セルの前記第２半導体層と電気的に接続された第２電極が配置されており、前記第１電極及び前記第２電極の各々は、外部部材との電気的な接続の際に半田が接触する接触予定領域を有し、前記基板の厚さ方向から見た場合に、前記第２セルの頂面上における前記第２電極の面積は、前記第１セルの頂面上における前記第１電極の面積よりも小さい、光半導体素子」である。
　本開示の一側面に係る光半導体素子は、［２］「光透過性を有する基板と、前記基板上に形成された複数のセルであって、電気的に接続された第１セル及び第２セルを含む前記複数のセルと、を備え、前記第１セル及び前記第２セルの各々は、光を発生させる活性層又は光を吸収する吸収層である光学層と、前記光学層に対して前記基板とは反対側に配置された第１半導体層と、前記第１半導体層とは異なる導電型を有する第２半導体層であって、前記光学層に対して前記基板側に配置された前記第２半導体層と、を有し、前記光学層が前記活性層である場合、前記光学層において発生した光が前記基板を介して出射され、前記光学層が前記吸収層である場合、前記基板を介して入射した光が前記光学層により吸収され、前記第１セルの頂面上には、前記第１セルの前記第１半導体層と電気的に接続された第１電極が配置されており、前記第２セルの頂面上には、前記第２セルの前記第２半導体層と電気的に接続された第２電極が配置されており、前記第１電極及び前記第２電極の各々は、外部部材との電気的な接続の際に半田が接触する接触予定領域を有し、前記基板の厚さ方向から見た場合に、前記第２セルの頂面上における前記第２電極の面積は、前記第１セルの頂面上における前記第１電極の面積よりも小さい、光半導体素子」である。
　これらの光半導体素子では、基板の厚さ方向から見た場合に、第２セルの頂面上における第２電極の面積が、第１セルの頂面上における第１電極の面積よりも小さい。第２電極の面積を小さくすることで、第２電極に半田が拡散していく事態（食われ）の発生を抑制することができる。すなわち、第２電極が半田により外部部材に電気的に接続されると、第２電極に半田が拡散していく現象が発生するおそれがあるが、第２電極の面積を小さくすることで、第２電極への半田の拡散を抑制することができる。また、第１電極の面積を大きくすることで、第１電極から半導体層に好適に電流を拡散させることができる。その結果、発光／受光効率（発光効率又は受光効率）を向上することができる。さらに、第１電極及び第２電極の面積が互いに異なることで、第１電極及び第２電極が外部から視認可能である場合に、ユーザが第１電極と第２電極とを視覚的に識別しやすい。よって、これらの光半導体素子によれば、半田による外部部材との安定的な接続が可能であると共に、発光／受光効率を向上することができる。
　本開示の一側面に係る光半導体素子は、［３］「前記第１電極及び前記第２電極の各々は、前記光学層において発生する又は吸収される光に対して不透過性を有する、［２］に記載の光半導体素子」であってもよい。この場合、基板とは反対側からの光の出射及び入射を抑制することができる。
　本開示の一側面に係る光半導体素子は、［４］「前記第２セルの頂面は、前記第２電極が形成されていない非形成部を有し、前記非形成部は、前記基板の厚さ方向から見た場合に、前記第２セルの頂面における前記第１電極の側の領域に位置している、［１］～［３］のいずれか１つに記載の光半導体素子」であってもよい。この場合、第１電極と第２電極との間における短絡の発生を抑制することができる。
　本開示の一側面に係る光半導体素子は、［５］「前記基板の厚さ方向から見た場合に、前記第２電極の前記接触予定領域の中心は、前記第２セルの頂面の中心に対して前記第１電極とは反対側に位置している、［１］～［４］のいずれか１つに記載の光半導体素子」であってもよい。この場合、第１電極と第２電極との間における短絡の発生を抑制することができる。
　本開示の一側面に係る光半導体素子は、［６］「前記複数のセルは、前記光学層、前記第１半導体層及び前記第２半導体層を有する第４セルを更に含み、前記第２電極は、第１配線層により前記第３セルの前記第２半導体層と電気的に接続されており、前記第３セルの第１半導体層は、第２配線層により前記第４セルの前記第２半導体層と電気的に接続されており、前記第１配線層における前記第２セルと前記第３セルとの間の部分の幅は、前記第２配線層における前記第３セルと前記第４セルとの間の部分の幅よりも広い、［１］に記載の光半導体素子」であってもよい。第１配線層には第２電極を介して半田が拡散することがあるが、第１配線層の幅が広いことで、第１配線層に半田が拡散して第１配線層の強度が低下した場合でも、第１配線層に断線等が発生することを抑制することができる。
　本開示の一側面に係る光半導体素子は、［７］「前記第３半導体層は、前記基板上に直接に配置されており、前記第２電極は、前記第３半導体層上に配置されている、［１］に記載の光半導体素子」であってもよい。この場合、第２セルの構成を簡易化することができる。
　本開示の一側面に係る光半導体素子は、［８］「前記第２セルは、前記光学層と、前記光学層に対して前記基板とは反対側に配置された前記第３半導体層と、前記第３半導体層とは異なる導電型を有する第４半導体層であって、前記光学層に対して前記基板側に配置された前記第４半導体層と、前記第３半導体層上に配置された絶縁層と、を有し、前記第２電極は、前記絶縁層上に配置されている、［１］に記載の光半導体素子」であってもよい。この場合、第２セルと第１セル及び第３セルとの間の高さの差を小さくすることができ、光半導体素子を実装し易くなる。
　本開示の一側面に係る光半導体素子は、［９］「前記複数のセルは、前記光学層、前記第１半導体層及び前記第２半導体層を有する追加セルを更に含み、前記第２セルの前記第１半導体層は、配線層により前記追加セルの前記第２半導体層に電気的に接続されている、［２］に記載の光半導体素子」であってもよい。この場合、発光出力を高めることができる。
　本開示の一側面に係る光半導体素子は、［１０］「前記第１電極及び前記第２電極の各々は、第１層と、前記第１層に対して前記基板側に配置された第２層と、を有している、［１］～［９］のいずれか１つに記載の光半導体素子」であってもよい。この場合、第２電極に半田が拡散することを一層抑制することができる。
　本開示の一側面に係る光半導体素子は、［１１］「前記第１層及び前記第２層の各々は、Ｔｉからなる層、Ｐｔからなる層、及びＡｕからなる層を前記基板側からこの順に含んでいる、［１０］に記載の光半導体素子」であってもよい。この場合、第２電極に半田が拡散することを一層抑制することができる。
　本開示の一側面に係る光半導体素子は、［１２］「前記第１電極及び前記第２電極の各々は、少なくともＡｕを含む材料により形成されている、［１］～［１０］のいずれか１つに記載の光半導体素子」であってもよい。Ａｕを含む材料により形成されている場合、第１電極又は第２電極に半田が拡散しやすいが、この光半導体素子によれば、そのような場合でも、第２電極に半田が拡散することを抑制することができる。
　本開示の一側面に係る光半導体素子は、［１３］「前記第１電極及び前記第２電極上には、前記接触予定領域を除いて、絶縁層が形成されている、［１］～［１０］のいずれか１つに記載の光半導体素子」であってもよい。この場合、第１電極と第２電極との間における短絡の発生を抑制することができる。
　本開示の一側面に係る光半導体素子は、［１４］「前記複数のセルの各々は、前記基板の厚さ方向に対して傾斜した側面を含むメサ構造を有している、［１］～［１３］のいずれか１つに記載の光半導体素子」であってもよい。この光半導体素子によれば、各セルがメサ構造を有している場合にも、半田による外部部材との安定的な接続が可能となる。
　本開示の一側面に係る光半導体素子は、［１５］「基板と、前記基板上に形成された複数のセルであって、電気的に接続された第１セル及び第２セルを含む前記複数のセルと、を備え、前記第１セル及び前記第２セルの各々は、光を発生させる活性層又は光を吸収する吸収層である光学層と、前記光学層に対して前記基板とは反対側に配置された第１半導体層と、前記第１半導体層とは異なる導電型を有する第２半導体層であって、前記光学層に対して前記基板側に配置された前記第２半導体層と、を有し、前記第１セルの頂面上には、前記第１セルの前記第１半導体層と電気的に接続された第１電極が配置されており、前記基板上には、前記第２セルの前記第２半導体層と電気的に接続された第２電極が配置されており、前記第１電極及び前記第２電極の各々は、外部部材との電気的な接続の際に半田が接触する接触予定領域を有し、前記基板の厚さ方向から見た場合に、前記第２電極の面積は、前記第１セルの頂面上における前記第１電極の面積よりも小さい、光半導体素子」である。この光半導体素子によっても、上述した理由により、半田による外部部材との安定的な接続が可能であると共に、発光／受光効率を向上することができる。
　本開示の一側面に係る光半導体素子は、［１６］「隣り合う前記複数のセルの間は、前記基板に形成された溝部により隔てられており、前記基板上における前記第２電極が配置された配置領域と、前記配置領域と隣り合う前記複数のセルとの間は、前記基板に形成された溝部により隔てられている、［１５］に記載の光半導体素子」であってもよい。この場合、隣り合う複数のセルの間、及び第２電極が配置された配置領域と当該配置領域と隣り合う複数のセルとの間を溝部によって空間的に分離することができる。
　本開示の一側面に係る光半導体素子は、［１７］「前記配置領域は、前記第２電極が形成されていない非形成部を有し、前記非形成部は、前記基板の厚さ方向から見た場合に、前記配置領域における前記第１電極の側の領域に位置している、［１６］に記載の光半導体素子」であってもよい。この場合、第１電極と第２電極との間における短絡の発生を抑制することができる。
　本開示の一側面に係る光半導体素子は、［１８］「前記基板の厚さ方向から見た場合に、前記第２電極の前記接触予定領域の中心は、前記配置領域の中心に対して前記第１電極とは反対側に位置している、［１６］又は［１７］に記載の光半導体素子」であってもよい。この場合、第１電極と第２電極との間における短絡の発生を抑制することができる。
　本開示の一側面に係る光半導体素子は、［１９］「前記複数のセルは、前記光学層、前記第１半導体層及び前記第２半導体層を有する第３セルを更に含み、前記第２電極は、第１配線層により前記第２セルの前記第２半導体層と電気的に接続されており、前記第２セルの第１半導体層は、第２配線層により前記第３セルの前記第２半導体層と電気的に接続されており、前記第１配線層における前記第２電極と前記第２セルと間の部分の幅は、前記第２配線層における前記第２セルと前記第３セルとの間の部分の幅よりも広い、［１６］～［１８］のいずれか１つに記載の光半導体素子」であってもよい。第１配線層には第２電極を介して半田が拡散することがあるが、第１配線層の幅が広いことで、第１配線層に半田が拡散して第１配線層の強度が低下した場合でも、第１配線層に断線等が発生することを抑制することができる。
　本開示の一側面によれば、半田による外部部材との安定的な接続が可能であると共に、発光／受光効率を向上することができる光半導体素子を提供することが可能となる。
実施形態の光半導体素子の平面図である。 図１の一部拡大図である。 図１の一部拡大図である。 図１のＩＶ－ＩＶ線に沿っての断面図である。 光半導体素子の断面構造を説明するための図である。 光半導体素子が実装された状態を示す断面図である。 第１変形例の光半導体素子の平面図である。 第２変形例の光半導体素子の断面図である。
　以下、本開示の実施形態について、図面を参照しつつ詳細に説明する。以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を省略する。
　図１～図５に示されるように、光半導体素子１は、基板２と、基板２上に形成された複数（この例では９つ）のセル３と、を備えている。各セル３は、光学層３１と、第１半導体層３２と、第２半導体層３３と、を有している。光半導体素子１は、発光素子又は受光素子である。この例では、光半導体素子１は、発光ダイオード（ＬＥＤ：Light Emitting Diode）として構成されており、光学層３１において発生した光が基板２を介して出射される。
　基板２は、光透過性を有する半導体であり、例えばＧａＡｓ又は半絶縁性のＧａＡｓにより長方形板状に形成されている。基板２は、主面２ａを有している。以下、基板２の厚さ方向（主面２ａに垂直な方向）をＺ方向とし、基板２の長さ方向（Ｚ方向に垂直な方向）をＸ方向とし、基板２の幅方向（Ｚ方向及びＸ方向に垂直な方向）をＹ方向として説明する。Ｘ方向における基板２の長さ（光半導体素子１の最大長さ）は、例えば２ｍｍ以下である。
　複数のセル３は、第１終端セル３Ａ（第１セル）と、第２終端セル３Ｂ（第２セル）と、一対のダミーパッドセル３Ｃと、第１終端セル３Ａ、第２終端セル３Ｂ及びダミーパッドセル３Ｃ以外の複数（この例では５つ）のセル３Ｄ（第３セル、第４セル、追加セル）と、を含んでいる。複数のセル３は、Ｘ方向及びＹ方向の各々に沿って３つずつ並ぶように、格子状に配置されている。Ｚ方向から見た場合に、第１終端セル３Ａ及び第２終端セル３Ｂは、基板２における対角に位置する２つの隅部Ｃ１にそれぞれ配置されており、一対のダミーパッドセル３Ｃは、基板２における対角に位置する残りの２つの隅部Ｃ２にそれぞれ配置されている。光半導体素子１では、複数のセル３が後述する配線層４を介して電気的に直列に（多段に）接続されており、各セル３から光が出射される。すなわち、各セル３は、発光可能な発光セルとして構成されている。各セル３は、隣接するセル３の半導体層と分離された少なくとも１つの半導体層を有している。
　以下では、まず、セル３Ｄの構成を説明する。上述したとおり、セル３Ｄは、光学層３１と、第１半導体層３２と、第２半導体層３３と、を有している。第２半導体層３３、光学層３１及び第１半導体層３２は、基板２の主面２ａ上にこの順に積層されている。すなわち、第１半導体層３２は、光学層３１に対して基板２とは反対側（図２及び図３中の上側）に配置されており、第２半導体層３３は、光学層３１に対して基板２側（図２及び図３中の下側）に配置されている。Ｘ方向におけるセル３Ｄの長さ（セル３Ｄの最大長さ）は、例えば３００μｍ以下である。
　光学層３１は、この例では、光を発生させる活性層であり、３μｍ以上１０μｍ以下の中心波長の光を発生させるように構成されている。光学層３１は、例えば、ＡｌＩｎＡｓからなる障壁層とＩｎＡｓＳｂからなる井戸層とが交互に積層された多重量子井戸構造を有している。光学層３１は、Ｚ方向から見た場合に、矩形状に形成されており、４つの真っ直ぐな辺部３１ａを有している。この例では、光学層３１は、Ｚ方向から見た場合に、Ｘ方向に沿った長辺を有する長方形状に形成されている。光学層３１は、正方形状に形成れていてもよい。この例では光学層３１及びセル３Ｄの角部が尖っているが、光学層３１及びセル３Ｄの角部は丸められてＲ形状を有していてもよい。
　第１半導体層３２は、第１導電型（例えばｐ型）の半導体層であり、例えば、バリア層、バッファ層及びコンタクト層が光学層３１上にこの順に積層されて構成されている。第２半導体層３３は、第２導電型（例えばｎ型）の半導体層であり、例えば、バッファ層、コンタクト層、電流拡散層及びバリア層が基板２の主面２ａ上にこの順に積層されて構成されている。すなわち、第２半導体層３３は、第１半導体層３２とは異なる導電型を有している。第１半導体層３２及び第２半導体層３３に含まれる各層の材料は、光学層３１の材料に応じて適宜選択され得る。一例として、第１半導体層３２のバリア層はＡｌ０．２０ＩｎＡｓからなり、バッファ層はＡｌ０．０５ＩｎＡｓからなり、コンタクト層はＩｎＡｓからなる。一例として、第２半導体層３３のバッファ層はそれぞれＧａＡｓ，ＧａＳｂ，ＩｎＡｓからなる３層により構成されており、コンタクト層及び電流拡散層はＡｌ０．０５ＩｎＡｓからなり、バリア層はＡｌ０．２０ＩｎＡｓからなる。
　光学層３１及び第１半導体層３２は、第２半導体層３３上に形成されたメサ部３４を構成している。すなわち、セル３Ｄは、メサ構造（台座構造）を有している。メサ部３４は、第２半導体層３３から基板２とは反対側に突出するように、基板２の主面２ａに垂直な断面（図４）において例えば台形状に形成されている。このように、この例のセル３Ｄは、Ｚ方向に対して傾斜した側面を含むメサ構造を有している。メサ部３４は、例えば、基板２上に光学層３１、第１半導体層３２及び第２半導体層３３を積層した後に、基板２、光学層３１、第１半導体層３２及び第２半導体層３３の一部をエッチングにより除去することによって形成される。メサ部３４を形成した後に、後述する溝部３７が形成される。
　第２半導体層３３は、メサ部３４よりも外側に位置する外側部分３５を有している。ここで、「外側」とは、Ｚ方向に垂直な方向において、メサ部３４の中心から遠ざかる側を意味する。外側部分３５は、例えば、Ｚ方向から見た場合に、メサ部３４の全周を囲むように矩形環状に形成されている。
　図２及び図４には、Ｙ方向に並べられて電気的に直列に接続された３つのセル３Ｄが示されている。以下、図２及び図４に示されるように、３つのセル３Ｄをそれぞれ第１セル３Ｄａ、第２セル３Ｄｂ、第３セル３Ｄｃとして説明する。
　第１セル３Ｄａの第２半導体層３３と第２セル３Ｄｂの第２半導体層３３とは、溝部３７により隔てられて互いに電気的に分離されている。同様に、第２セル３Ｄｂの第２半導体層３３と第３セル３Ｄｃの第２半導体層３３とは、溝部３７により隔てられて互いに電気的に分離されている。このように、光半導体素子１においては、隣り合うセル３の第２半導体層３３が溝部３７により隔てられて互いに電気的に分離されている。溝部３７は、第２半導体層３３に形成されており、Ｚ方向から見た場合に、隣り合うセル３の間を通るように、例えば格子状に延在している。溝部３７は、この例ではＺ方向において基板２の内部に至るように形成されているが、溝部３７は、隣り合うセル３の第２半導体層３３を互いに電気的に分離していればよく、Ｚ方向において基板２の内部に至るように形成されていなくてもよい。
　第１セル３Ｄａと第２セル３Ｄｂとは、第１配線層４Ａ（配線層４）（配線部）により互いに電気的に接続されている。同様に、第２セル３Ｄｂと第３セル３Ｄｃとは、第２配線層４Ｂ（配線層４）（配線部）により互いに電気的に接続されている。このように、光半導体素子１においては、配線層４によりセル３間の電気的な接続が実現されている。配線層４は、例えば、Ｔｉからなる第１層、Ｐｔからなる第２層、及びＡｕからなる第３層が基板２側からこの順に蒸着により積層されて構成されている。以下、第１配線層４Ａ及び第２配線層４Ｂについて説明するが、他の配線層４（配線部）についても同様に構成されている。
　第１配線層４Ａは、第１絶縁層５を介して第１セル３Ｄａ及び第２セル３Ｄｂ上に形成されている。すなわち、第１セル３Ｄａ及び第２セル３Ｄｂ上にわたって第１絶縁層５が形成されており、第１絶縁層５上に第１配線層４Ａが形成されている。第１絶縁層５は、例えばＡｌ２Ｏ３からなり、隣り合うセル３上、及び隣り合うセル３間の溝部３７の内面上にわたって形成されている。第１絶縁層５及び第１配線層４Ａ上には、第２絶縁層６が形成されており、第２絶縁層６上には第３絶縁層７が形成されている。第２絶縁層６及び第３絶縁層７は、例えばＡｌ２Ｏ３からなり、基板２上の全面にわたって形成されている。このように構成された第１絶縁層５、第２絶縁層６及び第３絶縁層７は、透明であり、この例では後述する第１電極１１及び第２電極１２が第２絶縁層６及び第３絶縁層７を介して外部から視認可能となっている。
　第１配線層４Ａは、第１接続部４Ａａと、第１延在部４Ａｂと、を有している。第１接続部４Ａａは、第１セル３Ｄａの第２半導体層３３と第２セル３Ｄｂの第１半導体層３２とに電気的に接続されている。より具体的には、第１接続部４Ａａは、第１セル３Ｄａの第２半導体層３３の外側部分３５に開口５ａを介して接触すると共に、第２セル３Ｄｂの第１半導体層３２の表面３２ａに開口５ｂを介して接触している。開口５ａ，５ｂは、第１絶縁層５に形成された開口である。表面３２ａは、第１半導体層３２における光学層３１とは反対側の表面であり、メサ部３４の頂面を構成している。第１接続部４Ａａは、第２セル３Ｄｂの第１半導体層３２の表面３２ａ上に配置された長方形状の第１部分４１と、第１部分４１から第１セル３Ｄａの第２半導体層３３の外側部分３５に至るように延在する長方形状の第２部分４２と、を有している。第１部分４１は、表面３２ａ上の略全面にわたって配置されている。Ｘ方向における第２部分４２の幅は、Ｘ方向における第１部分４１の幅よりも狭い。
　図２に示されるように、第１延在部４Ａｂは、Ｚ方向から見た場合に、第１セル３Ｄａの光学層３１の４つの辺部３１ａを囲むように、第１接続部４Ａａの第２部分４２から延在している。第１延在部４Ａｂは、第１セル３Ｄａの第２半導体層３３の外側部分３５に開口５ａを介して接触している。図１～図３では、説明の便宜上、第１絶縁層５、第２絶縁層６及び第３絶縁層７が省略されて配線層４が露出した状態が示されている。また、図２では、理解の容易化のために第１配線層４Ａ及び第２配線層４Ｂにハッチングが付されている。
　この例では、第１延在部４Ａｂは、４つの辺部３１ａに沿ってそれぞれ真っ直ぐに延在する４つの部分４３ａ，４３ｂ，４３ｃ，４３ｄを有している。部分４３ａは、第１接続部４Ａａの第２部分４２に接続されている。部分４３ｂの第１端は部分４３ａの第１端に接続されており、部分４３ｂは部分４３ａと垂直に延在している。部分４３ｃは部分４３ｂの第２端に接続されており、部分４３ｂと垂直に且つ部分４３ａと平行に延在している。部分４３ｄは部分４３ａの第２端に接続されており、部分４３ａと垂直に且つ部分４３ｂと平行に延在している。この例では、部分４３ｄは部分４３ｃに接続されておらず、Ｚ方向から見た場合に部分４３ｃ，４３ｄの間には隙間が形成されている。すなわち、第１延在部４Ａｂは、第１セル３Ｄａの光学層３１の４つの辺部３１ａを部分的に囲っており、第１セル３Ｄａの光学層３１の全周を囲んではいない。第１延在部４Ａｂは、Ｚ方向から見た場合に、４つの辺部３１ａの各々の少なくとも一部に沿うように延在している。後述するように、部分４３ｃ，４３ｄの間の隙間には、他の配線層４の接続部が配置される。
　第２配線層４Ｂは、第１絶縁層５を介して第２セル３Ｄｂ及び第３セル３Ｄｃ上に形成されている。第２配線層４Ｂは、第２接続部４Ｂａと、第２延在部４Ｂｂと、を有している。第２接続部４Ｂａは、第２セル３Ｄｂの第２半導体層３３と第３セル３Ｄｃの第１半導体層３２とに電気的に接続されている。より具体的には、第２接続部４Ｂａは、第２セル３Ｄｂの第２半導体層３３の外側部分３５に開口５ａを介して接触すると共に、第３セル３Ｄｃの第１半導体層３２の表面３２ａに開口５ｂを介して接触している。第２接続部４Ｂａは、第３セル３Ｄｃの第１半導体層３２の表面３２ａ上に配置された長方形状の第１部分４１と、第１部分４１から第２セル３Ｄｂの第２半導体層３３の外側部分３５に至るように延在する長方形状の第２部分４２と、を有している。
　図２に示されるように、第２延在部４Ｂｂは、Ｚ方向から見た場合に、第２セル３Ｄｂの光学層３１の４つの辺部３１ａを囲むように、第２接続部４Ｂａの第２部分４２から延在している。第２延在部４Ｂｂは、第２セル３Ｄｂの第２半導体層３３の外側部分３５に開口５ａを介して接触している。この例では、第２延在部４Ｂｂは、４つの辺部３１ａに沿ってそれぞれ真っ直ぐに延在する４つの部分４３ａ，４３ｂ，４３ｃ，４３ｄを有している。部分４３ａは、第２接続部４Ｂａの第２部分４２に接続されている。部分４３ｂの第１端は部分４３ａの第１端に接続されており、部分４３ｂは部分４３ａと垂直に延在している。部分４３ｃは部分４３ｂの第２端に接続されており、部分４３ｂと垂直に且つ部分４３ａと平行に延在している。部分４３ｄは部分４３ａの第２端に接続されており、部分４３ａと垂直に且つ部分４３ｂと平行に延在している。この例では、部分４３ｄは部分４３ｃに接続されておらず、Ｚ方向から見た場合に部分４３ｃ，４３ｄの間には隙間が形成されている。すなわち、第２延在部４Ｂｂは、第２セル３Ｄｂの光学層３１の４つの辺部３１ａを部分的に囲っており、第２セル３Ｄｂの光学層３１の全周を囲んではいない。第２延在部４Ｂｂは、Ｚ方向から見た場合に、４つの辺部３１ａの各々の少なくとも一部に沿うように延在している。後述するように、部分４３ｃ，４３ｄの間の隙間には、第１配線層４Ａの第１接続部４Ａａが配置されている。
　本実施形態では、第１配線層４Ａの第１接続部４Ａａは、Ｚ方向から見た場合に、第２配線層４Ｂの第２延在部４Ｂｂと重なっていない。第１配線層４Ａの第１接続部４Ａａの第２部分４２は、Ｚ方向から見た場合に、第２配線層４Ｂの部分４３ｃ，４３ｄの間に形成された隙間を通るように配置されている。
　続いて、図１、図３及び図５を参照しつつ、第１終端セル３Ａ、第２終端セル３Ｂ及びダミーパッドセル３Ｃの構成を説明する。第１終端セル３Ａ、第２終端セル３Ｂ及びダミーパッドセル３Ｃは、以下で説明する点を除いてセル３Ｄと同様の構成を有している。図５では、説明の便宜上、仮想的に、第１終端セル３Ａ、第２終端セル３Ｂ及びダミーパッドセル３Ｃが並んで示されている。
　第１終端セル３Ａは、電気的に直列な接続における一方の終端に配置されたセル３であり、第２終端セル３Ｂは、電気的に直列な接続における他方の終端に配置されたセル３である。第１終端セル３Ａ及び第２終端セル３Ｂは、配線層４により、隣り合うセル３に電気的に接続されている。
　第１終端セル３Ａの頂面（メサ部３４の頂面）には、第１電極（アノード）１１が配置されている。第１電極１１は、第１終端セル３Ａの第１半導体層３２と電気的に接続されている。第１電極１１は、第１半導体層３２の表面３２ａ上に配置された下側部分１１ａ（第２層）と、下側部分１１ａ上に配置された上側部分１１ｂ（第１層）と、を有している。下側部分１１ａは、第１絶縁層５に形成された開口５ｃを介して第１終端セル３Ａの第１半導体層３２に接触している。上側部分１１ｂは、第２絶縁層６に形成された開口６ａ内に配置されており、第３絶縁層７に形成された開口７ａから光半導体素子１の外部に露出している。上側部分１１ｂにおける露出部分は、後述する外部部材５０との電気的な接続のための第１パッド部Ｐ１を構成している。当該露出部分は、外部部材５０との電気的な接続の際に半田が接触する接触予定領域Ｒである。第１電極１１上には、接触予定領域Ｒを除いて、第３絶縁層７が形成されている。図１では、第１パッド部Ｐ１（接触予定領域Ｒ）が破線で示されている。この例では、Ｚ方向から見た場合に、第１電極１１は矩形状に形成されており、第１パッド部Ｐ１は円形状に形成されている。第１パッド部Ｐ１は、円形状に限られず、矩形状等の任意の形状に形成されていてもよい。
　下側部分１１ａは、Ｔｉからなる第１層、Ｐｔからなる第２層、及びＡｕからなる第３層が表面３２ａ上にこの順に蒸着により積層されて構成されている。すなわち、下側部分１１ａは、上述した配線層４と同様の３層構造を有している。上側部分１１ｂは、下側部分１１ａ及び配線層４と同様の３層構造を有している。Ｐｔからなる第２層が設けられていることにより、後述するように半田により外部部材５０が第１パッド部Ｐ１に接続される際に、半田が下側部分１１ａの第３層に流れてしまう事態（食われ）の発生を抑制することができる。すなわち、第２層が設けられていない場合、食われと呼ばれる現象が発生し、半田が下側部分１１ａの第３層に流れてしまうおそれがあるが、Ｐｔからなる第２層が設けられていることで、半田が下側部分１１ａの第３層に流れ込むことを抑制することができ、上側部分１１ｂの第３層に半田の流れを留めることができる。その結果、半田の形状を良好に制御することが可能となる。上記のように構成された下側部分１１ａ及び上側部分１１ｂ（第１電極１１）は、光学層３１において発生する光に対して不透過性を有する。この例では、下側部分１１ａ及び上側部分１１ｂは、光学層３１において発生する光を反射する。
　第２終端セル３Ｂの頂面（メサ部３４の頂面）には、第２電極（カソード）１２が配置されている。第２電極１２は、第２終端セル３Ｂの第２半導体層３３と電気的に接続されている。第２電極１２は、第１部分１２ａと、第２部分１２ｂと、接続部１２ｃと、を有している。第１部分１２ａは、第１絶縁層５に形成された開口５ｄを介して第２終端セル３Ｂの第２半導体層３３の外側部分３５に電気的に接続されている。第２部分１２ｂは、Ｚ方向から見た場合にメサ部３４の頂面と重なるように第２絶縁層６上に配置されている。接続部１２ｃは、第１部分１２ａと第２部分１２ｂとに電気的に接続されている。第２部分１２ｂは、第３絶縁層７に形成された開口７ｂを介して光半導体素子１の外部に露出している。第２部分１２ｂにおける露出部分は、外部部材５０との電気的な接続のための第２パッド部Ｐ２を構成している。当該露出部分は、外部部材５０との電気的な接続の際に半田が接触する接触予定領域Ｒである。第２電極１２上には、接触予定領域Ｒを除いて、第３絶縁層７が形成されている。図１では、第２パッド部Ｐ２（接触予定領域Ｒ）が破線で示されている。この例では、Ｚ方向から見た場合に、第２部分１２ｂ及び第２パッド部Ｐ２は円形状に形成されている。図１に示されるように、Ｚ方向から見た場合に、第２終端セル３Ｂの頂面上における第２電極１２の面積（第２部分１２ｂの面積）は、第１終端セル３Ａの頂面上における第１電極１１の面積よりも小さい。
　第１部分１２ａは、第２終端セル３Ｂの第２半導体層３３の外側部分３５上に配置された下側部分１２ａ１（第２層）と、下側部分１２ａ１上に配置された上側部分１２ａ２（第１層）と、を有している。下側部分１２ａ１は、第１電極１１の下側部分１１ａと同様の３層構造を有している。上側部分１２ａ２、並びに第２部分１２ｂ及び接続部１２ｃは、下側部分１１ａ，１２ａ１と同様の３層構造を有している。このように構成された下側部分１２ａ１及び上側部分１２ａ２（第２電極１２）は、光学層３１において発生する光に対して不透過性を有する。この例では、下側部分１２ａ１及び上側部分１２ａ２は、光学層３１において発生する光を反射する。
　図３に示されるように、第１部分１２ａは、延在部（第３延在部）１５を有している。延在部１５は、Ｚ方向から見た場合に、第２終端セル３Ｂの光学層３１の４つの辺部３１ａを囲むように延在している。この例では、延在部１５は、４つの辺部３１ａに沿ってそれぞれ真っ直ぐに延在する４つの部分１５ａ，１５ｂ，１５ｃ，１５ｄを有している。部分１５ａは、接続部１２ｃに接続されている。部分１５ｂの第１端は部分１５ａの第１端に接続されており、部分１５ｂは部分１５ａと垂直に延在している。部分１５ｃは部分１５ｂの第２端に接続されており、部分１５ｂと垂直に且つ部分１５ａと平行に延在している。部分１５ｄは部分１５ａの第２端に接続されており、部分１５ａと垂直に且つ部分１５ｂと平行に延在している。この例では、部分１５ｄは部分１５ｃに接続されておらず、Ｚ方向から見た場合に部分１５ｃ，１５ｄの間には隙間が形成されている。すなわち、延在部１５は、第２終端セル３Ｂの光学層３１の４つの辺部３１ａを部分的に囲っており、第２終端セル３Ｂの光学層３１の全周を囲んではいない。延在部１５は、Ｚ方向から見た場合に、４つの辺部３１ａの各々の少なくとも一部に沿うように延在している。部分１５ｃ，１５ｄの間の隙間には、配線層４の接続部が配置されている。延在部１５は、Ｚ方向から見た場合に、配線層４の接続部と重なっていない。
　ダミーパッドセル３Ｃの頂面（メサ部３４の頂面）には、ダミー電極１３が配置されている。ダミー電極１３は、Ｚ方向において第１半導体層３２と重なるように第２絶縁層６上に配置されている。ダミー電極１３は、例えば、第１電極１１の下側部分１１ａと同様の層構造を有している。ダミー電極１３は、第２絶縁層６によりダミーパッドセル３Ｃの光学層３１、第１半導体層３２及び第２半導体層３３から電気的に分離（絶縁）されている。ダミー電極１３は、第３絶縁層７に形成された開口７ｃを介して光半導体素子１の外部に露出している。ダミー電極１３における露出部分は、ダミーパッド部ＤＰを構成している。図１では、ダミーパッド部ＤＰが破線で示されている。ダミーパッド部ＤＰは、Ｚ方向から見た場合に円形状に形成されているが、矩形状等の任意の形状に形成されてもよい。
　ダミーパッド部ＤＰには、第１パッド部Ｐ１及び第２パッド部Ｐ２と同様に外部部材５０が半田により接続されるが、上述したとおり、第１パッド部Ｐ１及び第２パッド部Ｐ２とは異なり、ダミーパッド部ＤＰは、ダミーパッドセル３Ｃの光学層３１、第１半導体層３２及び第２半導体層３３から電気的に絶縁されている。
　図６は、光半導体素子１が実装された状態を示す断面図である。図４では、光半導体素子１が外部部材５０に半田（バンプ、接合材）４０により電気的に接続された例が示されている。この例では、第１パッド部Ｐ１（第１電極１１の接触予定領域Ｒ）及び第２パッド部Ｐ２（第２電極１２の接触予定領域Ｒ）の各々が、半田４０により外部部材５０に接続されている。また、図示は省略されているが、ダミーパッド部ＤＰが半田４０により外部部材５０に接続されている。光半導体素子１の動作時には、第１パッド部Ｐ１（第１電極１１）と第２パッド部Ｐ２（第２電極１２）との間に外部部材５０を介して電圧が印加される。これにより、各セル３において、キャリアが光学層３１に注入されて光が発生し、発生した光が基板２を介して出射される。なお、半田４０に代えてＡｕバンプ又はＩｎバンプが接合材として用いられてもよい。
［作用及び効果］
　光半導体素子１は、光透過性を有する基板２と、基板２上に形成された複数のセル３であって、電気的に接続された第１終端セル３Ａ（第１セル）及び第２終端セル３Ｂ（第２セル）を含む複数のセル３と、を備える。第１終端セル３Ａ及び第２終端セル３Ｂの各々は、光を発生させる活性層である光学層３１と、光学層３１に対して基板２とは反対側に配置された第１半導体層３２と、第１半導体層３２とは異なる導電型を有する第２半導体層３３であって、光学層３１に対して基板２側に配置された第２半導体層３３と、を有する。光学層３１において発生した光は、基板２を介して出射される。第１終端セル３Ａの頂面上には、第１終端セル３Ａの第１半導体層３２と電気的に接続された第１電極１１が配置されている。第２終端セル３Ｂの頂面上には、第２終端セル３Ｂの第２半導体層３３と電気的に接続された第２電極１２が配置されている。第１電極１１及び第２電極１２の各々は、外部部材５０との電気的な接続の際に半田４０が接触する接触予定領域Ｒを有する。Ｚ方向（基板２の厚さ方向）から見た場合に、第２終端セル３Ｂの頂面上における第２電極１２の面積は、第１終端セル３Ａの頂面上における第１電極１１の面積よりも小さい。
　光半導体素子１では、Ｚ方向から見た場合に、第２終端セル３Ｂの頂面上における第２電極１２の面積は、第１終端セル３Ａの頂面上における第１電極１１の面積よりも小さい。第２電極１２の面積を小さくすることで、第２電極１２に半田４０が拡散していく事態（食われ）の発生を抑制することができる。すなわち、第２電極１２が半田４０により外部部材５０に電気的に接続されると、第２電極１２に半田４０が拡散していく現象が発生するおそれがあるが、第２電極１２の面積を小さくすることで、第２電極１２への半田４０の拡散を抑制することができる。第２電極１２への半田４０の拡散を抑制することで、半田４０の強度が低下することを抑制することができる。また、第２電極１２への拡散により半田４０の高さが低くなってしまうことを抑制することができる。第２電極１２は配線層４を介して隣り合うセル３に電気的に接続されているため、第２電極１２においては、第１終端セル３Ａの頂面のみに形成された第１電極１１と比べて半田４０の拡散が発生し得る面積が広い。そのため、第２電極１２の面積を小さくすることは、半田の拡散の抑制において効果的である。また、第１電極１１の面積を大きくすることで、第１電極１１から半導体層（第１半導体層３２及び第２半導体層３３）に好適に電流を拡散させることができる。その結果、発光効率を向上することができる。さらに、第１電極１１及び第２電極１２の面積が互いに異なることで、第１電極１１及び第２電極１２が外部から視認可能である場合に、ユーザが第１電極１１と第２電極１２とを視覚的に識別しやすい。また、光半導体素子１は複数のセル３を備えている。複数のセル３の数を増加させることで、１つのセル３当たりの面積を小さくすることができ、結果として第２終端セル３Ｂの面積を小さくすることができる。第２終端セル３Ｂの面積が小さいと、第２電極１２の面積を小さくすることができ、その結果、半田４０の拡散が発生し得る面積を小さくすることができる。また、基板２上に複数のセル３が形成される場合、基板２のサイズ（面積）が大きくなり、半田４０にかかる力が大きくなる。この場合、第２電極１２への半田４０の拡散が問題となり易い。この点、光半導体素子１によれば、基板２上に複数のセル３が形成される場合でも、半田４０による外部部材５０との安定的な接続が可能となる。以上より、光半導体素子１によれば、半田４０による外部部材５０との安定的な接続が可能であると共に、発光効率を向上することができる。
　第１電極１１及び第２電極１２の各々が、光学層３１において発生する光に対して不透過性を有する。これにより、基板２とは反対側からの光の出射を抑制することができる。
　第２終端セル３Ｂの第１半導体層３２が、配線層４によりセル３Ｄ（追加セル）の第２半導体層３３に電気的に接続されている。これにより、発光出力を高めることができる。
　第１電極１１及び第２電極１２の各々が、第１層（上側部分１１ｂ、上側部分１２ａ２）と、第１層に対して基板２側に配置された第２層（下側部分１１ａ、下側部分１２ａ１）と、を有している。これにより、第２電極１２に半田４０が拡散することを一層抑制することができる。
　第１層及び第２層の各々が、Ｔｉからなる層、Ｐｔからなる層、及びＡｕからなる層を基板２側からこの順に含んでいる。これにより、第２電極１２に半田４０が拡散することを一層抑制することができる。
　第１電極１１及び第２電極１２の各々が、少なくともＡｕを含む材料により形成されている。Ａｕを含む材料により形成されている場合、第１電極１１又は第２電極１２に半田４０が拡散しやすいが、光半導体素子１によれば、そのような場合でも、第２電極１２に半田４０が拡散することを抑制することができる。
　第１電極１１及び第２電極１２上には、接触予定領域Ｒを除いて、第３絶縁層７が形成されている。これにより、第１電極１１と第２電極１２との間における短絡の発生を抑制することができる。
　複数のセル３の各々が、メサ構造を有している。光半導体素子１によれば、各セル３がメサ構造を有している場合にも、半田４０による外部部材５０との安定的な接続が可能となる。
［変形例］
　図７に示される第１変形例では、第２終端セル３Ｂに第２電極１２が設けられておらず、第２絶縁層６及び第３絶縁層７に形成された開口から露出した配線層４の接続部４ａにより、第２パッド部Ｐ２が構成されている。図７では、第２パッド部Ｐ２が破線で示されている。第１変形例では、第２終端セル３Ｂは発光しない。すなわち、第２終端セル３Ｂは、発光しない非発光セルとして構成されている。第１変形例では、配線層４の接続部４ａは、第１絶縁層５を介して第１半導体層３２上に形成されている。すなわち、第２終端セル３Ｂにおいては、第１絶縁層５に開口５ｂが形成されておらず、配線層４の接続部４ａが第１半導体層３２の表面３２ａに接触していない。
　第１変形例では、配線層４のうち第２終端セル３Ｂの頂面上に配置された部分が第２電極を構成しているとみなすことができる。以下、配線層４のうち第２終端セル３Ｂの頂面上に配置された部分を第２電極１２Ｅといい、配線層４の当該部分以外の部分を配線層４Ｅという。すなわち、第２電極１２Ｅは、第２終端セル３Ｂの頂面（メサ部３４の頂面）に配置されている。第２電極１２Ｅは、Ｙ方向と平行な長辺を有する長方形状に形成されている。第２電極１２Ｅは、配線層４Ｅ（第１配線層）により、隣り合うセル３Ｄ（第３セル）の第２半導体層３３と電気的に接続されている。以下、第２電極１２Ｅが配線層４Ｅにより電気的に接続されたセル３Ｄをセル３Ｅ（第３セル）という。第２終端セル３Ｂは、Ｙ方向においてセル３Ｅと隣り合っている。第２電極１２Ｅは、第１絶縁層５上に配置されて第２終端セル３Ｂの第１半導体層３２から電気的に絶縁されており、第２絶縁層６及び第３絶縁層７に形成された開口から露出している。第２電極１２Ｅにおける当該露出部分は、外部部材５０との電気的な接続のための第２パッド部Ｐ２を構成している。当該露出部分は、外部部材５０との電気的な接続の際に半田４０が接触する接触予定領域Ｒである。第２電極１２上には、接触予定領域Ｒを除いて、第２絶縁層６及び第３絶縁層７が形成されている。この例では、第２パッド部Ｐ２は円形状に形成されている。図７に示されるように、Ｚ方向から見た場合に、第２終端セル３Ｂの頂面上における第２電極１２Ｅの面積は、第１終端セル３Ａの頂面上における第１電極１１の面積よりも小さい。なお、第２電極１２Ｅは、第１半導体層３２上に直接に形成されていてもよい。例えば、第１絶縁層５に開口が形成され、第２電極１２Ｅが当該開口を介して第１半導体層３２に接触していてもよい。
　図７に示されるように、第２終端セル３Ｂの頂面は、第２電極１２Ｅが形成されていない非形成部３Ｂａを有している。非形成部３Ｂａは、第２終端セル３Ｂの頂面のうち第２電極１２Ｅから露出した露出部である。この例では、非形成部３Ｂａは、第２絶縁層６及び第３絶縁層７により覆われている。非形成部３Ｂａは、Ｚ方向から見た場合に、第２終端セル３Ｂの頂面における第１電極１１側（この例では図７中の左下側）の領域に位置している。非形成部３Ｂａは、Ｚ方向から見た場合に、第２電極１２Ｅと第１電極１１との間に位置している。この例では、非形成部３Ｂａは、Ｙ方向と平行な長辺を有する長方形状に形成されており、Ｘ方向において第２電極１２Ｅと隣り合っている。
　Ｚ方向から見た場合に、第２電極１２Ｅの接触予定領域Ｒの中心ＣＮ１は、第２終端セル３Ｂの頂面の中心ＣＮ２に対して第１電極１１とは反対側（この例では図７中の右上側）に位置している。この例では中心ＣＮ１がＸ方向（Ｚ方向に垂直な方向）及びＹ方向（Ｘ方向及びＺ方向に垂直な方向）の両方において中心ＣＮ２に対して第１電極１１とは反対側に位置しているが、中心ＣＮ１は、Ｘ方向及びＹ方向の一方においては中心ＣＮ２と同じ位置に位置していてもよい。
　セル３Ｅ（第３セル）は、配線層４（第２配線層）により、隣り合うセル３（ダミーパッドセル３Ｃ、第４セル）の第２半導体層３３と電気的に接続されている。以下、セル３Ｅが配線層４により電気的に接続されたセル３をセル３Ｆ（第４セル）という。セル３Ｅは、Ｙ方向においてセル３Ｆと隣り合っている。図７に示されるように、第２終端セル３Ｂとセル３Ｅとを接続する配線層４Ｅの幅Ｗ１は、セル３Ｅとセル３Ｆとを接続する配線層４の幅Ｗ２よりも広い。より具体的には、配線層４Ｅにおける第２終端セル３Ｂとセル３Ｅとの間の部分の幅Ｗ１は、当該配線層４におけるセル３Ｅとセル３Ｆとの間の部分の幅Ｗ２よりも広い。なお、この例では、第２終端セル３Ｂ以外のセル３同士を接続する配線層４の幅は、当該セル同士の間において、いずれも幅Ｗ２となっている。
［第１変形例の作用効果］
　第１変形例の光半導体素子１は、基板２と、基板２上に形成された複数のセル３であって、電気的に接続された第１終端セル３Ａ（第１セル）、第２終端セル３Ｂ（第２セル）及びセル３Ｅ（第３セル）を含む複数のセル３と、を備える。第１終端セル３Ａ及びセル３Ｅの各々は、光を発生させる活性層である光学層３１と、光学層３１に対して基板２とは反対側に配置された第１半導体層３２と、第１半導体層３２とは異なる導電型を有する第２半導体層３３であって、光学層３１に対して基板２側に配置された第２半導体層３３と、を有する。第２終端セル３Ｂは、基板２上に配置された第３半導体層（例えば第１半導体層３２又は第２半導体層３３）を少なくとも有する。第１終端セル３Ａの頂面上には、第１終端セル３Ａの第１半導体層３２と電気的に接続された第１電極１１が配置されている。第２終端セル３Ｂの頂面上には、セル３Ｅの第２半導体層３３と電気的に接続された第２電極１２Ｅが配置されている。第１電極１１及び第２電極１２Ｅの各々は、外部部材５０との電気的な接続の際に半田４０が接触する接触予定領域Ｒを有する。Ｚ方向（基板２の厚さ方向）から見た場合に、第２終端セル３Ｂの頂面上における第２電極１２Ｅの面積は、第１終端セル３Ａの頂面上における第１電極１１の面積よりも小さい。このような第１変形例の光半導体素子１によっても、上述した理由により、上記実施形態と同様に、半田４０による外部部材５０との安定的な接続が可能であると共に、発光効率を向上することができる。
　第２終端セル３Ｂの頂面が、第２電極１２Ｅが形成されていない非形成部３Ｂａを有し、非形成部３Ｂａが、Ｚ方向から見た場合に、第２終端セル３Ｂの頂面における第１電極１１の側の領域に位置している。これにより、第１電極１１と第２電極１２Ｅとの間における短絡の発生を抑制することができる。
　Ｚ方向から見た場合に、第２電極１２Ｅの接触予定領域Ｒの中心ＣＮ１が、第２終端セル３Ｂの頂面の中心ＣＮ２に対して第１電極１１とは反対側に位置している。これにより、第１電極１１と第２電極１２Ｅとの間における短絡の発生を抑制することができる。
　第２電極１２Ｅが配線層４Ｅ（第１配線層）によりセル３Ｅ（第３セル）の第２半導体層３３と電気的に接続されており、セル３Ｅの第１半導体層３２が配線層４（第２配線層）によりセル３Ｆ（第４セル）の第２半導体層３３と電気的に接続されている。配線層４Ｅにおける第２終端セル３Ｂとセル３Ｅとの間の部分の幅Ｗ１が、当該配線層４におけるセル３Ｅとセル３Ｆとの間の部分の幅Ｗ２よりも広い。配線層４Ｅには第２電極１２Ｅを介して半田４０が拡散することがあるが、配線層４Ｅの幅Ｗ１が広いことで、配線層４Ｅに半田４０が拡散して配線層４Ｅの強度が低下した場合でも、配線層４Ｅに断線等が発生することを抑制することができる。
　第２終端セル３Ｂが、光学層３１と、光学層３１に対して基板２とは反対側に配置された第１半導体層３２（第３半導体層）と、第１半導体層３２とは異なる導電型を有し、光学層３１に対して基板２側に配置された第２半導体層３３（第４半導体層）と、第１半導体層３２上に配置された第１絶縁層５、第２絶縁層６及び第３絶縁層７と、を有し、第２電極１２Ｅが、第１絶縁層５上に配置されている。これにより、第２終端セル３Ｂと第１終端セル３Ａ及びセル３Ｅとの間の高さの差を小さくすることができ、光半導体素子１を実装し易くなる。
　図８は、第２変形例の光半導体素子１の断面図である。第２変形例の光半導体素子１は、以下で説明する点を除いて第１変形例と同様に構成されている。図８では、説明の便宜上、仮想的に、第１終端セル３Ａ、セル３Ｅ及び第２終端セル３Ｂが並んで示されている。
　第２変形例では、第２終端セル３Ｂが、光学層３１及び第１半導体層３２を有しておらず、第２半導体層３３のみを有している。第２半導体層３３は、基板２上に直接に形成されている。第２電極１２Ｅは、第２半導体層３３上に形成されている。この例では、第２電極１２Ｅは、第１絶縁層５を介して第２半導体層３３上に形成されている。すなわち、第２終端セル３Ｂにおいては、第１絶縁層５に開口が形成されておらず、第２電極１２Ｅが第２半導体層３３に接触していない。第２半導体層３３により、基板２上に形成されたメサ部３４が構成されている。なお、第２電極１２は、第２半導体層３３上に直接に配置されていてもよい。例えば、第１絶縁層５に開口が形成され、第２電極１２が当該開口を介して第２半導体層３３に接触していてもよい。第２終端セル３Ｂは、第２半導体層３３に代えて第１半導体層３２のみを有していてもよい。
　第２変形例では、第２電極１２Ｅは、第１絶縁層５を介して第２半導体層３３上に配置された下側部分１２Ｅａ（第２層）と、下側部分１２Ｅａ上に配置された上側部分１２Ｅｂ（第１層）と、を有している。下側部分１２Ｅａは、第１絶縁層５により第２半導体層３３から電気的に絶縁されている。上側部分１２Ｅｂは、第２絶縁層６に形成された開口６ｅ内に配置されており、第３絶縁層７に形成された開口７ｅから光半導体素子１の外部に露出している。上側部分１２Ｅｂにおける露出部分は、外部部材５０との電気的な接続のための第２パッド部Ｐ２（接触予定領域Ｒ）を構成している。下側部分１２Ｅａ及び上側部分１２Ｅｂの各々は、第１電極１１の下側部分１１ａと同様の３層構造を有している。
　第２変形例の光半導体素子１によっても、上記実施形態と同様に、半田４０による外部部材５０との安定的な接続が可能であると共に、発光効率を向上することができる。また、第２終端セル３Ｂが、光学層３１及び第１半導体層３２を有しておらず、第２半導体層３３のみを有しているため、第２終端セル３Ｂの構成を簡易化することができる。
　本開示は、上記実施形態及び変形例に限られない。例えば、各構成の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を採用することができる。上記実施形態では光学層３１が多重量子井戸構造を有していたが、光学層３１は、単層により構成されていてもよい。光学層３１の材料は上記実施形態の例に限られず、光学層３１は、ＩｎＡｓＳｂ、ＡｌＩｎＳｂ及びＡｌＩｎＡｓの少なくとも１つを含む材料により形成されていてもよい。光学層３１は、Ｓｂ及びＩｎを含む材料により形成されていてもよい。光学層３１は、Ｓｂを含む材料により形成されていてもよい。これらの場合でも、３μｍ以上１０μｍ以下の中心波長の光を発生させる活性層として光学層３１を構成することができる。光学層３１は、３μｍ以上８μｍ以下の中心波長の光を発生させる活性層、又は３μｍ以上８μｍ以下の最大感度波長を有する吸収層であってもよい。配線層４、第１電極１１及び第２電極１２は、上述した以外の金属材料により形成されていてもよい。配線層４は、必ずしも層状に形成されていなくてもよい。
　上記実施形態では第２配線層４Ｂの第２延在部４Ｂｂが第２セル３Ｄｂの光学層３１の４つの辺部３１ａを部分的に囲っていたが、第２延在部４Ｂｂは、光学層３１の全周を囲んでいてもよい。換言すれば、第２延在部４Ｂｂは、光学層３１の４つの辺部３１ａの全体を囲んでいてもよい。例えば、上記実施形態において、第２延在部４Ｂｂの部分４３ｃ，４３ｄが互いに接続され、Ｚ方向から見た場合に第２延在部４Ｂｂが矩形環状に形成されていてもよい。この場合、例えば、第１配線層４Ａの第１接続部４Ａａが配置される平面と、第２配線層４Ｂの第２延在部４Ｂｂが配置される平面とを異ならせることで、第１接続部４Ａａ及び第２延在部４Ｂｂが互いに立体的に交差するように（跨ぐように）配置される。この場合、第１接続部４Ａａ及び第２延在部４Ｂｂは、Ｚ方向から見た場合に、互いに重なる部分を有する。
　上記実施形態では第２延在部４Ｂｂが第２接続部４Ｂａの第２部分４２との交点を起点として異なる二方向（図２において光学層３１を時計回りに囲む方向、及び光学層３１を反時計周りに囲む方向）に延在していたが、第２延在部４Ｂｂが第２セル３Ｄｂの光学層３１の４つの辺部３１ａを部分的に囲む場合において、第２延在部４Ｂｂは、第２部分４２との交点を起点として一方向のみに延在していてもよい。この場合にも、第１接続部４Ａａ及び第２延在部４Ｂｂは、Ｚ方向から見た場合に、互いに重なる部分を有することとなる。第２延在部４Ｂｂが第２部分４２との交点を起点として異なる二方向に延在している場合、第２延在部４Ｂｂが一方向のみに延在している場合と比べて、第２延在部４Ｂｂにおける第２部分４２との交点から先端までの長さを短くすることができる。これにより、光学層３１に対するキャリアの注入効率を高めることができ、発光効率を向上することができる。
　他の変形例として、光半導体素子１は、受光素子として構成されてもよい。この変形例では、光半導体素子１は、例えばフォトダイオード（Photo Diode）として構成される。光学層３１は、光を吸収する吸収層であり、例えば３μｍ以上１０μｍ以下の最大感度波長を有するように構成される。光学層３１は、例えば上記実施形態の光学層３１と同様に構成される。各セル３において、基板２を介して入射した光が光学層３１により吸収され、光学層３１においてキャリアが発生する。発生したキャリアは、第１パッド部Ｐ１（第１電極１１）及び第２パッド部Ｐ２（第２電極１２）を介して取り出される。上述した実施形態のように各セル３が光を検出可能な光検出セルとして構成されてもよいし、或いは、第１変形例及び第２変形例のように第２終端セル３Ｂが光を検出しない非光検出セルとして構成されてもよい。
　この変形例によれば、上記実施形態と同様の理由により、半田４０による外部部材５０との安定的な接続が可能であると共に、受光効率を向上することができる。。また、光半導体素子１が受光素子である場合において、複数のセル３が電気的に直列に接続されていると、光半導体素子１の抵抗値を後段に接続されるアンプとの接続に適した値とすることができる。すなわち、中赤外領域に最大感度波長を有する光半導体素子１は小さな抵抗を有する。アンプには接続に適した抵抗値があり、当該抵抗値程度に抵抗を高くするために、光半導体素子１では複数のセル３が直列に接続された構造が採用されている。光半導体素子１の抵抗値が目標値よりも小さ過ぎるとノイズが大きくなり、信号がノイズに埋もれやすくなってしまう。また、光半導体素子１が受光素子である場合において、複数のセル３が電気的に直列に接続されていると、熱雑音を低減することができる。その結果、トータルノイズを小さくすることができる。中赤外領域に感度を持つフォトダイオードにおいて、熱雑音を如何に小さくできるかが特に重要である。より具体的には、直列接続されたセル３の数が増加するほど、熱雑音が抑制される。光半導体素子１のサイズが小さいほど、多くの光半導体素子１を直列に接続することが可能となる。
　上記実施形態では、メサ部３４は、基板２の主面２ａに垂直な断面（図４）において台形状に形成されていたが、メサ部３４は、当該断面において矩形状に形成されていてもよい。この場合、メサ部３４の側面は、Ｚ方向に沿って延在していてもよい。
　各構成の材料は上述したものに限定されない。一例として、基板２はＳｉから形成されていてもよい。第１半導体層３２のバリア層は（ＡｌＧａ）０．２０Ｉｎ０．８０Ａｓから形成され、第１半導体層３２のバッファ層及びコンタクト層はＩｎ０．８７ＧａＡｓから形成されていてもよい。第２半導体層３３のバッファ層はそれぞれＧａＡｓ，低温ＩｎＡｓ，Ｉｎ０．８７ＧａＡｓからなる３層により構成され、第２半導体層３３のコンタクト層及び電流拡散層はＩｎ０．８７ＧａＡｓから形成され、第２半導体層３３のバリア層は（ＡｌＧａ）０．２０Ｉｎ０．８０Ａｓから形成されていてもよい。第１絶縁層５及び第２絶縁層６は、ＳｉＯ２から形成されていてもよい。他の例として、基板２はＳＩ－ＩｎＰから形成されていてもよい。第１半導体層３２のバリア層はＡｌ０．１５ＩｎＡｓから形成され、第１半導体層３２のバッファ層及びコンタクト層はＩｎＡｓから形成されていてもよい。第２半導体層３３のバッファ層はそれぞれＧａＡｓ，低温ＩｎＡｓ，ＩｎＡｓからなる３層により構成され、第２半導体層３３のコンタクト層及び電流拡散層はＩｎＡｓから形成され、第２半導体層３３のバリア層はＡｌ０．１５ＩｎＡｓから形成されていてもよい。第１絶縁層５及び第２絶縁層６は、ＳｉＮから形成されていてもよい。他の例として、第２半導体層３３のバッファ層はそれぞれＧａＡｓ，ＩｎＡｓ，Ｉｎ０．８７ＧａＡｓからなる３層により構成されていてもよい。
　基板２は、Ｚ方向から見た場合に、正方形状、円形状又は楕円形状等に形成されていてもよい。光学層３１、第１半導体層３２及び第２半導体層３３は、Ｚ方向から見た場合に、正方形状、円形状又は楕円形状等に形成されていてもよい。第１電極１１及び第２電極１２は、Ｚ方向から見た場合に、正方形状、円形状又は楕円形状等に形成されていてもよい。第１配線層４Ａの第１接続部４Ａａは、長方形状に限られず、任意の形状に形成されていてもよい。第１接続部４Ａａは、必ずしも表面３２ａ上の略全面にわたって配置されていなくてもよく、第１接続部４Ａａの少なくとも一部が表面３２ａ上に配置されていればよい。基板２がＺ方向から見た場合に矩形状に形成され、且つセル３（光学層３１）がＺ方向から見た場合に矩形状に形成されている場合、基板２上にセル３を効率良く配置することができる。
　第１終端セル３Ａ及び第２終端セル３Ｂは、Ｚ方向から見た場合に、必ずしも基板２における対角線上に配置されなくてもよく、任意の位置に配置されてよい。ダミーパッドセル３Ｃは設けられなくてもよい。
　複数のセル３の個数は、上記の例に限られない。例えば、第２終端セル３Ｂが発光しない場合、複数のセル３は、第１終端セル３Ａ、第２終端セル３Ｂ及びセル３Ｅのみを含んでいてもよい。この場合、第１終端セル３Ａはセル３Ｅと電気的に接続される。或いは、第２終端セル３Ｂが発光する場合、複数のセル３は、第１終端セル３Ａ及び第２終端セル３Ｂのみを含んでいてもよい。この場合、第１終端セル３Ａと第２終端セル３Ｂとが互いに電気的に接続される。
　第１電極１１が設けられる第１セルは、第１終端セル３Ａでなくてもよく、第１終端セル３Ａ以外のセル３に設けられてもよい。すなわち、第１電極１１が設けられる第１セルは、必ずしも電気的に直列な接続における終端に配置されていなくてもよい。同様に、第２電極１２，１２Ｅが設けられる第２セルは、第２終端セル３Ｂでなくてもよく、第２終端セル３Ｂ以外のセル３に設けられてもよい。すなわち、第２電極１２，１２Ｅが設けられる第２セルは、必ずしも電気的に直列な接続における終端に配置されていなくてもよい。複数のセル３は、電気的に直列に接続されていなくてもよく、例えば並列に接続された部分を含んでいてもよい。
　上述したとおり、第２電極１２，１２Ｅが設けられる第２セルが有する第３半導体層は、ｐ型の半導体層（例えば第１半導体層３２）であってもよいし、ｎ型の半導体層（例えば第２半導体層３３）であってもよい。第２電極１２，１２Ｅが設けられる第２セルが有する第４半導体層は、第３半導体層と導電型が異なる半導体層であればよく、ｐ型の半導体層（例えば第１半導体層３２）であってもよいし、ｎ型の半導体層（例えば第２半導体層３３）であってもよい。
　第１電極１１は、１つの金属層により構成されていてもよい。第２電極１２，１２Ｅは、１つの金属層により構成されていてもよい。第１電極１１上に絶縁層（第２絶縁層６、第３絶縁層７）が形成されてなくてもよく、第１電極１１は外部に露出していてもよい。第２電極１２，１２Ｅ上に絶縁層が形成されてなくてもよく、第２電極１２，１２Ｅは外部に露出していてもよい。絶縁層が形成されていない場合、接触予定領域Ｒとは、（光半導体素子１が外部部材５０に電気的に接続された状態において）第１電極１１又は第２電極１２が半田４０と接触する領域である。
　第２変形例において、第２終端セル３Ｂの頂面は、第２電極１２Ｅが形成されていない非形成部３Ｂａを有していなくてもよい。すなわち、第２終端セル３Ｂの頂面の全面に第２電極１２Ｅが形成されていてもよい。第２変形例において、Ｚ方向から見た場合に、第２電極１２Ｅの接触予定領域Ｒの中心ＣＮ１は、第２終端セル３Ｂの頂面の中心ＣＮ２上に位置してもよいし、中心ＣＮ２に対して第１電極１１側に位置していてもよい。第２変形例において、配線層４Ｅにおける第２終端セル３Ｂとセル３Ｅとの間の部分の幅Ｗ１は、当該配線層４におけるセル３Ｅとセル３Ｆとの間の部分の幅Ｗ２と等しくてもよい。
　第３変形例として、第２変形例において、第２終端セル３Ｂが設けられずに、基板２の主面２ａ上に配線層４が形成されてもよい。この場合、配線層４のうち第２終端セル３Ｂが形成されていた領域内に位置する部分を第２電極１２Ｅとして用いることができる。すなわち、光半導体素子１は、第２終端セル３Ｂに代えて、基板２の主面２ａ上に配置された第２電極１２Ｅを備えていてもよい。第３変形例においても、第２電極１２Ｅは、隣り合うセル３Ｅの第２半導体層３３と電気的に接続される。第２電極１２は、基板２の主面２ａ上に直接に配置されていてもよいし、絶縁層を介して主面２ａ上に配置されていてもよい。すなわち、第２電極１２は、半導体層以外の層を介して主面２ａ上に配置されていてもよく、第２電極１２と主面２ａとの間に半導体層が配置されていなければよい。
　第３変形例では、基板２上における第２電極１２Ｅが配置された領域を配置領域とみなすことができる。配置領域は、第２変形例において第２終端セル３Ｂが形成されていた領域に対応する。配置領域と隣り合うセル３との間は、基板２に形成された溝部３７により隔てられている。第３変形例において、配置領域は、第２電極１２Ｅが形成されていない非形成部を有し、非形成部は、Ｚ方向から見た場合に、配置領域における第１電極１１の側の領域に位置していてもよい。Ｚ方向から見た場合に、第２電極１２Ｅの接触予定領域Ｒの中心ＣＮ１は、配置領域の中心に対して第１電極１１とは反対側に位置していてもよい。
　すなわち、第３変形例の光半導体素子１は、基板２と、基板２上に形成された複数のセル３であって、電気的に接続された第１終端セル３Ａ（第１セル）及びセル３Ｅ（第２セル）を含む複数のセル３と、を備える。第１終端セル３Ａ及びセル３Ｅの各々は、光を発生させる活性層である光学層３１と、光学層３１に対して基板２とは反対側に配置された第１半導体層３２と、第１半導体層３２とは異なる導電型を有する第２半導体層３３であって、光学層３１に対して基板２側に配置された第２半導体層３３と、を有する。第１終端セル３Ａの頂面上には、第１終端セル３Ａの第１半導体層３２と電気的に接続された第１電極１１が配置されている。基板２上には、セル３Ｅの第２半導体層３３と電気的に接続された第２電極１２Ｅが配置されている。第１電極１１及び第２電極１２Ｅの各々は、外部部材５０との電気的な接続の際に半田４０が接触する接触予定領域Ｒを有する。Ｚ方向（基板２の厚さ方向）から見た場合に、第２電極１２Ｅの面積は、第１終端セル３Ａの頂面上における第１電極１１の面積よりも小さい。このような変形例の光半導体素子１によっても、上述した理由により、上記実施形態と同様に、半田４０による外部部材５０との安定的な接続が可能であると共に、発光効率を向上することができる。
　第３変形例の光半導体素子１においては、隣り合う複数のセル３の間は、基板２に形成された溝部３７により隔てられており、基板２上における第２電極１２Ｅが配置された配置領域と、配置領域と隣り合う複数のセル３との間は、基板２に形成された溝部３７により隔てられている。これにより、隣り合う複数のセル３の間、及び第２電極１２Ｅが配置された配置領域と当該配置領域と隣り合う複数のセル３との間を溝部３７によって空間的に分離することができる。
　第３変形例の光半導体素子１においては、配置領域が、第２電極１２Ｅが形成されていない非形成部を有し、非形成部が、Ｚ方向から見た場合に、配置領域における第１電極１１の側の領域に位置している。これにより、第１電極１１と第２電極１２Ｅとの間における短絡の発生を抑制することができる。
　第３変形例の光半導体素子１においては、Ｚ方向（基板２の厚さ方向）から見た場合に、第２電極１２Ｅの接触予定領域Ｒの中心ＣＮ１が、配置領域の中心に対して第１電極１１とは反対側に位置している。これにより、第１電極１１と第２電極１２Ｅとの間における短絡の発生を抑制することができる。
　第３変形例の光半導体素子１においては、複数のセル３が、光学層３１、第１半導体層３２及び第２半導体層３３を有するセル３Ｆ（第３セル）を含んでいる。第２電極１２Ｅが、配線層４Ｅ（第１配線層）によりセル３Ｅ（第２セル）の第２半導体層３３と電気的に接続されている。セル３Ｅの第１半導体層３２が、配線層４（第２配線層）によりセル３Ｆの第２半導体層３３と電気的に接続されている。配線層４Ｅにおける第２電極１２Ｅとセル３Ｅと間の部分の幅Ｗ１が、セル３Ｅとセル３Ｆとを接続する配線層４におけるセル３Ｅとセル３Ｆとの間の部分の幅Ｗ２よりも広い。配線層４Ｅには第２電極１２Ｅを介して半田４０が拡散することがあるが、配線層４Ｅの幅が広いことで、配線層４Ｅに半田４０が拡散して配線層４Ｅの強度が低下した場合でも、配線層４Ｅに断線等が発生することを抑制することができる。
１…光半導体素子、２…基板、３…セル、３Ａ…第１終端セル（第１セル）、３Ｂ…第２終端セル（第２セル）、３Ｂａ…非形成部、３Ｄ…セル（第３セル、第４セル、追加セル）、３Ｅ…セル（第３セル、第２セル）、３Ｆ…セル（第４セル）、４…配線層、４Ｅ…配線層（第１配線層）、１１…第１電極、１１ａ…下側部分（第２層）、１１ｂ…上側部分（第１層）、１２，１２Ｅ…第２電極、１２ａ１，１２Ｅａ…下側部分（第２層）、１２ａ２，１２Ｅｂ…上側部分（第１層）、１２Ｅ…第２電極、３１…光学層、３２…第１半導体層（第３半導体層、第４半導体層）、３３…第２半導体層（第３半導体層、第４半導体層）、４０…半田、５０…外部部材、ＣＮ１，ＣＮ２…中心、Ｒ…接触予定領域、Ｗ１，Ｗ２…幅。

 

Claims (19)

  1. 　基板と、
    　前記基板上に形成された複数のセルであって、電気的に接続された第１セル、第２セル及び第３セルを含む前記複数のセルと、を備え、
    　前記第１セル及び前記第３セルの各々は、光を発生させる活性層又は光を吸収する吸収層である光学層と、前記光学層に対して前記基板とは反対側に配置された第１半導体層と、前記第１半導体層とは異なる導電型を有する第２半導体層であって、前記光学層に対して前記基板側に配置された前記第２半導体層と、を有し、
    　前記第２セルは、前記基板上に配置された第３半導体層を少なくとも有し、
    　前記第１セルの頂面上には、前記第１セルの前記第１半導体層と電気的に接続された第１電極が配置されており、
    　前記第２セルの頂面上には、前記第３セルの前記第２半導体層と電気的に接続された第２電極が配置されており、
    　前記第１電極及び前記第２電極の各々は、外部部材との電気的な接続の際に半田が接触する接触予定領域を有し、
    　前記基板の厚さ方向から見た場合に、前記第２セルの頂面上における前記第２電極の面積は、前記第１セルの頂面上における前記第１電極の面積よりも小さい、光半導体素子。
  2. 　光透過性を有する基板と、
    　前記基板上に形成された複数のセルであって、電気的に接続された第１セル及び第２セルを含む前記複数のセルと、を備え、
    　前記第１セル及び前記第２セルの各々は、光を発生させる活性層又は光を吸収する吸収層である光学層と、前記光学層に対して前記基板とは反対側に配置された第１半導体層と、前記第１半導体層とは異なる導電型を有する第２半導体層であって、前記光学層に対して前記基板側に配置された前記第２半導体層と、を有し、
    　前記光学層が前記活性層である場合、前記光学層において発生した光が前記基板を介して出射され、前記光学層が前記吸収層である場合、前記基板を介して入射した光が前記光学層により吸収され、
    　前記第１セルの頂面上には、前記第１セルの前記第１半導体層と電気的に接続された第１電極が配置されており、
    　前記第２セルの頂面上には、前記第２セルの前記第２半導体層と電気的に接続された第２電極が配置されており、
    　前記第１電極及び前記第２電極の各々は、外部部材との電気的な接続の際に半田が接触する接触予定領域を有し、
    　前記基板の厚さ方向から見た場合に、前記第２セルの頂面上における前記第２電極の面積は、前記第１セルの頂面上における前記第１電極の面積よりも小さい、光半導体素子。
  3. 　前記第１電極及び前記第２電極の各々は、前記光学層において発生する又は吸収される光に対して不透過性を有する、請求項２に記載の光半導体素子。
  4. 　前記第２セルの頂面は、前記第２電極が形成されていない非形成部を有し、
    　前記非形成部は、前記基板の厚さ方向から見た場合に、前記第２セルの頂面における前記第１電極の側の領域に位置している、請求項１～３のいずれか一項に記載の光半導体素子。
  5. 　前記基板の厚さ方向から見た場合に、前記第２電極の前記接触予定領域の中心は、前記第２セルの頂面の中心に対して前記第１電極とは反対側に位置している、請求項１～４のいずれか一項に記載の光半導体素子。
  6. 　前記複数のセルは、前記光学層、前記第１半導体層及び前記第２半導体層を有する第４セルを更に含み、
    　前記第２電極は、第１配線層により前記第３セルの前記第２半導体層と電気的に接続されており、
    　前記第３セルの第１半導体層は、第２配線層により前記第４セルの前記第２半導体層と電気的に接続されており、
    　前記第１配線層における前記第２セルと前記第３セルとの間の部分の幅は、前記第２配線層における前記第３セルと前記第４セルとの間の部分の幅よりも広い、請求項１に記載の光半導体素子。
  7. 　前記第３半導体層は、前記基板上に直接に配置されており、前記第２電極は、前記第３半導体層上に配置されている、請求項１に記載の光半導体素子。
  8. 　前記第２セルは、前記光学層と、前記光学層に対して前記基板とは反対側に配置された前記第３半導体層と、前記第３半導体層とは異なる導電型を有する第４半導体層であって、前記光学層に対して前記基板側に配置された前記第４半導体層と、前記第３半導体層上に配置された絶縁層と、を有し、
    　前記第２電極は、前記絶縁層上に配置されている、請求項１に記載の光半導体素子。
  9. 　前記複数のセルは、前記光学層、前記第１半導体層及び前記第２半導体層を有する追加セルを更に含み、
    　前記第２セルの前記第１半導体層は、配線層により前記追加セルの前記第２半導体層に電気的に接続されている、請求項２に記載の光半導体素子。
  10. 　前記第１電極及び前記第２電極の各々は、第１層と、前記第１層に対して前記基板側に配置された第２層と、を有している、請求項１～９のいずれか一項に記載の光半導体素子。
  11. 　前記第１層及び前記第２層の各々は、Ｔｉからなる層、Ｐｔからなる層、及びＡｕからなる層を前記基板側からこの順に含んでいる、請求項１０に記載の光半導体素子。
  12. 　前記第１電極及び前記第２電極の各々は、少なくともＡｕを含む材料により形成されている、請求項１～１０のいずれか一項に記載の光半導体素子。
  13. 　前記第１電極及び前記第２電極上には、前記接触予定領域を除いて、絶縁層が形成されている、請求項１～１２のいずれか一項に記載の光半導体素子。
  14. 　前記複数のセルの各々は、前記基板の厚さ方向に対して傾斜した側面を含むメサ構造を有している、請求項１～１３のいずれか一項に記載の光半導体素子。
  15. 　基板と、
    　前記基板上に形成された複数のセルであって、電気的に接続された第１セル及び第２セルを含む前記複数のセルと、を備え、
    　前記第１セル及び前記第２セルの各々は、光を発生させる活性層又は光を吸収する吸収層である光学層と、前記光学層に対して前記基板とは反対側に配置された第１半導体層と、前記第１半導体層とは異なる導電型を有する第２半導体層であって、前記光学層に対して前記基板側に配置された前記第２半導体層と、を有し、
    　前記第１セルの頂面上には、前記第１セルの前記第１半導体層と電気的に接続された第１電極が配置されており、
    　前記基板上には、前記第２セルの前記第２半導体層と電気的に接続された第２電極が配置されており、
    　前記第１電極及び前記第２電極の各々は、外部部材との電気的な接続の際に半田が接触する接触予定領域を有し、
    　前記基板の厚さ方向から見た場合に、前記第２電極の面積は、前記第１セルの頂面上における前記第１電極の面積よりも小さい、光半導体素子。
  16. 　隣り合う前記複数のセルの間は、前記基板に形成された溝部により隔てられており、
    　前記基板上における前記第２電極が配置された配置領域と、前記配置領域と隣り合う前記複数のセルとの間は、前記基板に形成された溝部により隔てられている、請求項１５に記載の光半導体素子。
  17. 　前記配置領域は、前記第２電極が形成されていない非形成部を有し、
    　前記非形成部は、前記基板の厚さ方向から見た場合に、前記配置領域における前記第１電極の側の領域に位置している、請求項１６に記載の光半導体素子。
  18. 　前記基板の厚さ方向から見た場合に、前記第２電極の前記接触予定領域の中心は、前記配置領域の中心に対して前記第１電極とは反対側に位置している、請求項１６又は１７に記載の光半導体素子。
  19. 　前記複数のセルは、前記光学層、前記第１半導体層及び前記第２半導体層を有する第３セルを更に含み、
    　前記第２電極は、第１配線層により前記第２セルの前記第２半導体層と電気的に接続されており、
    　前記第２セルの第１半導体層は、第２配線層により前記第３セルの前記第２半導体層と電気的に接続されており、
    　前記第１配線層における前記第２電極と前記第２セルと間の部分の幅は、前記第２配線層における前記第２セルと前記第３セルとの間の部分の幅よりも広い、請求項１６～１８のいずれか一項に記載の光半導体素子。

     
PCT/JP2022/038741 2021-10-18 2022-10-18 光半導体素子 WO2023068264A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021170201 2021-10-18
JP2021-170201 2021-10-18

Publications (1)

Publication Number Publication Date
WO2023068264A1 true WO2023068264A1 (ja) 2023-04-27

Family

ID=85982695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/038741 WO2023068264A1 (ja) 2021-10-18 2022-10-18 光半導体素子

Country Status (4)

Country Link
US (1) US20230118125A1 (ja)
JP (1) JP2023060843A (ja)
CN (1) CN115995472A (ja)
WO (1) WO2023068264A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116604A (ja) * 2012-12-06 2014-06-26 Lg Innotek Co Ltd 発光素子
JP2014131041A (ja) * 2012-12-27 2014-07-10 Lg Innotek Co Ltd 発光素子
JP2015133386A (ja) * 2014-01-10 2015-07-23 旭化成エレクトロニクス株式会社 発光素子
CN109817781A (zh) * 2019-01-31 2019-05-28 深圳第三代半导体研究院 一种正装集成单元发光二极管
US20200243598A1 (en) * 2019-01-24 2020-07-30 Epistar Corporation Light-emitting device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116604A (ja) * 2012-12-06 2014-06-26 Lg Innotek Co Ltd 発光素子
JP2014131041A (ja) * 2012-12-27 2014-07-10 Lg Innotek Co Ltd 発光素子
JP2015133386A (ja) * 2014-01-10 2015-07-23 旭化成エレクトロニクス株式会社 発光素子
US20200243598A1 (en) * 2019-01-24 2020-07-30 Epistar Corporation Light-emitting device and manufacturing method thereof
CN109817781A (zh) * 2019-01-31 2019-05-28 深圳第三代半导体研究院 一种正装集成单元发光二极管

Also Published As

Publication number Publication date
US20230118125A1 (en) 2023-04-20
JP2023060843A (ja) 2023-04-28
CN115995472A (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US10103305B2 (en) High efficiency light emitting device
TW201108461A (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
JP5731731B2 (ja) 発光装置
KR101060055B1 (ko) 보호 다이오드를 포함하는 발광 반도체 소자
WO2020205166A1 (en) Vcsel array with tight pitch and high efficiency
WO2005013382A1 (en) Semiconductor light emitting device
JP2014022401A (ja) 窒化物半導体発光素子
JP2014022607A (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JPH0846280A (ja) 半導体発光装置
JP5950257B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
US20190355888A1 (en) Light emitting chip and associated package structure
CN114512504A (zh) 防光串扰Micro-LED芯片结构、制备方法以及Micro-LED显示装置
JP4345591B2 (ja) 発光装置
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
WO2023068264A1 (ja) 光半導体素子
TW202218143A (zh) 微型發光二極體顯示器
KR102566499B1 (ko) 발광 소자
JP7382325B2 (ja) 半導体発光装置
JP5390938B2 (ja) 発光装置
US11658259B2 (en) Light emitting device
US20210111310A1 (en) Light emitting chip and associated package structure
KR20160093789A (ko) 반도체 발광소자
US20230120130A1 (en) Optical semiconductor element
KR102447407B1 (ko) 반도체 발광소자
US6552325B1 (en) Photo diode array

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22883568

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023554703

Country of ref document: JP

Kind code of ref document: A