WO2023047599A1 - 光通信器 - Google Patents

光通信器 Download PDF

Info

Publication number
WO2023047599A1
WO2023047599A1 PCT/JP2021/035447 JP2021035447W WO2023047599A1 WO 2023047599 A1 WO2023047599 A1 WO 2023047599A1 JP 2021035447 W JP2021035447 W JP 2021035447W WO 2023047599 A1 WO2023047599 A1 WO 2023047599A1
Authority
WO
WIPO (PCT)
Prior art keywords
pads
chip
straight line
communication device
semiconductor chip
Prior art date
Application number
PCT/JP2021/035447
Other languages
English (en)
French (fr)
Inventor
敏洋 伊藤
雅之 高橋
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to JP2023549313A priority Critical patent/JPWO2023047599A1/ja
Priority to PCT/JP2021/035447 priority patent/WO2023047599A1/ja
Publication of WO2023047599A1 publication Critical patent/WO2023047599A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers

Definitions

  • the present invention relates to an optical communication device.
  • optical communication devices capable of high-speed optical transmission and reception at low cost, capable of high-capacity transmission not only over long distances such as between regions, but also over medium distances and even short distances such as in data centers. It is
  • a digital coherent optical communication device modulates both the phase and intensity of light using an optical modulator, and further performs polarization multiplexing, thereby significantly increasing the transmission capacity.
  • a digital coherent optical communication device enables large-capacity communication for transmitting and receiving data of 400 Gbps or more in one wavelength. Such a technique is described, for example, in Japanese Unexamined Patent Application Publication No. 2002-200013.
  • FIG. 11 is a top view of the optical receiver 100 described in Patent Document 1.
  • the optical receiver 100 is constructed by connecting an optical semiconductor chip 110 and a semiconductor chip 130 to a package substrate 140 .
  • the optical semiconductor chip 110 includes a dual polarization optical hybrid 111 and a dual photodiode 112, and has anodes S1 and S2 and cathodes CA1 and CA2 as terminals.
  • the semiconductor chip 130 includes a transimpedance amplifier 131 and differential input terminals T1 and T2 as terminals.
  • the electrode pads hereinafter also simply referred to as "pads" are denoted by "S1" and the like.
  • the optical receiver 100 has channels C1 to C4 including photodiodes 112 and transimpedance amplifiers 131 .
  • channels C1 to C4 including photodiodes 112 and transimpedance amplifiers 131 .
  • FIG. 11 for simplicity of explanation, only the configuration of channel C1 is shown, and the illustration of channels C2, C3 and C4 is omitted.
  • the semiconductor chip 110 and the semiconductor chip 130 are arranged side by side on the package substrate 140 so that their sides EA and EB are close to each other.
  • the anodes S1 and S2, the cathodes CA1 and CA2, and the differential input terminals T1 and T2 are positioned relatively close to the sides EA and EB . are placed.
  • the semiconductor chips 110 and 130 are inspected using probes before they are chipped, that is, in a wafer state.
  • the inspection device has a plurality of probes so that many pads can be inspected at once.
  • Probes for measuring high-frequency signals such as multi-signal probes and ground probes, are often configured so that the tip of the probe needle is positioned on a straight line when in contact with a pad. Such a configuration is often adopted because it is easy to manufacture with a structure in which the distance between the signal and the ground of the probe is kept constant regardless of the position of the pad and the impedance of the line is maintained at a constant value at each pad.
  • the anodes S1, S2 and the cathodes CA1, CA2 are arranged on the semiconductor chip 110 so as to pass the straight line LA , and the differential input terminals T1, T2 is arranged so as to pass through the straight line LB.
  • the pads formed on the anodes S1 and S2 and the cathodes CA1 and CA2 have their center points on the straight line LA .
  • the center points of the differential input terminals T1 and T2 are located on the straight line LB.
  • the pads when flip-chip connecting a semiconductor chip to a package substrate, the pads must have a size of, for example, about 100 ⁇ m.
  • one receiver 100 has dual photodiodes 112 and transimpedance amplifiers 131 for four channels. As devices become smaller, the spacing between channels C1, C2, etc. becomes narrower and the distance between pads becomes shorter. This point contributes to the problem that parasitic capacitance is likely to be added to the signal line 121, the anodes S1 and S2, and the pads of the differential terminals T1 and T2.
  • the pad interval is 50 ⁇ m.
  • Pads arranged at such intervals have capacitance between them. This inter-pad capacitance is added to the capacitance that the pads have with respect to the substrate and affects the high frequency characteristics. As miniaturization progresses and the channel spacing becomes narrower, the demand for narrower pad spacing increases, and the ratio of pad capacitance increases relatively.
  • flip-chip connections are particularly susceptible to electrostatic capacitance, and when the transmission rate reaches 64 Gbaud or higher, the electrostatic capacitance affects opto-electricity in optical receivers and electro-optical frequency characteristics in optical transmitters. and may degrade signal quality.
  • the present disclosure has been made in view of the above points. Parasitic capacitance is less likely to occur even if a plurality of channels on a semiconductor chip are arranged close to each other, and quality deterioration of high-speed signals can be suppressed.
  • the present invention relates to an optical communication device advantageous for miniaturization.
  • an optical communication device includes an optical waveguide, and a plurality of first electrode pads for outputting electrical signals indicating the intensity of light propagating through the optical waveguide. and a second chip having a plurality of second electrode pads electrically connected to the first electrode pads directly or via another substrate, wherein the first the electrode pads and the second electrode pads include a plurality of signal pads for transmitting the electrical signals, and at least some of the plurality of signal pads have center points on the first chip and the second chip. located on a straight line parallel to the side facing the other chip on at least one of the It is characterized by being positioned on another straight line that is farther from the opposing side than the straight line.
  • FIG. 1A is a top view of the optical communication device of the first embodiment
  • FIG. 1B is a top view of a partial region of a package substrate
  • FIG. (a), (b) is a figure for demonstrating the effect by 1st Embodiment.
  • FIG. 11 is a top view of the optical communication device of the second embodiment
  • (a) is a top view of a partial region of a semiconductor chip according to a second embodiment
  • (b) is a top view of a partial area A4 of the package substrate of the second embodiment.
  • FIG. 1A is a top view of the optical communication device of the first embodiment
  • FIG. 10 is a diagram for explaining a state of on-wafer measurement according to the second embodiment;
  • (a) is a top view of a partial region of a semiconductor chip according to a third embodiment;
  • FIG. (b) is a top view of a partial area of the package substrate.
  • (a) is a top view of a partial region of a semiconductor chip of another example of the third embodiment;
  • FIG. (b) is a top view of a partial area of a package substrate of another example.
  • (a) is a top view of the optical communication device of the fourth embodiment, and
  • (b) is a schematic cross-sectional view taken along arrows IXb and IXb in (a). is.
  • (a) and (b) are top views showing states before two semiconductor chips overlap each other in two cases of the fifth embodiment.
  • 1 is a diagram for explaining a known optical receiver;
  • FIG. 1 is a diagram for explaining a known optical receiver;
  • FIG. 1 is a diagram for explaining
  • this embodiment the first to fifth embodiments of the present invention (hereinafter, the first to fifth embodiments will be collectively referred to as "this embodiment") will be described.
  • the drawings used in the description of the present embodiment are for the purpose of describing the function, configuration, arrangement and concept of each part of the present disclosure, and do not limit specific shapes and designs. Therefore, at least a part of the drawing is a schematic diagram, and does not necessarily represent the aspect ratio, thickness, etc. of the configuration accurately.
  • optical communication device described below refers to having at least one function of transmitting optical signals or receiving optical signals.
  • FIGS. 1(a), 1(b), 2(a), and 2(b) are diagrams for explaining the optical communication device 101 according to the first embodiment of the present disclosure.
  • FIG. 1(a) is a top view of the optical communication device 101
  • FIG. 1(b) is a schematic cross-sectional view taken along arrows Ib and Ib in FIG. It shows the end face.
  • FIG. 2(a) is a top view of a partial area A2 of the semiconductor chip 2 and a partial area A3 of the semiconductor chip 3 shown in FIG. 1(a)
  • FIG. 2(b) is a package substrate.
  • 4 is a top view of a region A4 that is a part of 4.
  • the package substrate 4 is used as a reference, and the semiconductor chips 2 and 3 are positioned above the package substrate 4 .
  • the semiconductor chips 2 and 3 side is the upper side
  • the package substrate 4 side is the lower side.
  • the main surface of the package substrate 4 facing the semiconductor chips 2 and 3 is the top surface of the package substrate 4, and the back surface thereof is the bottom surface.
  • the main surface facing the package substrate 4 is the bottom surface, and the back surface thereof is the top surface.
  • the “main surface” refers to a surface of the semiconductor chips 2 and 3 and the package substrate 4 that has a clearly larger area than other surfaces.
  • the G pads and the like formed on the lower surfaces of the semiconductor chips 2 and 3 are indicated by broken lines, and in FIG. is shown.
  • the optical communication device 101 of the first embodiment is configured as an optical receiver.
  • the optical communication device 101 connects a plurality of pad electrodes formed on the semiconductor chip 2 as a first chip and a plurality of pad electrodes formed in the semiconductor chip 3 as a second chip to each other. Configured.
  • the semiconductor chips 2 and 3 of the first embodiment are connected by forming a metal between the pads of the two chips on one surface of the package substrate 4 by a flip-chip method.
  • the semiconductor chip 2 has an optical waveguide 8 formed in the chip and a plurality of first electrode pads for outputting electrical signals indicating the intensity of light propagating through the optical waveguide 8 .
  • the first electrode pads of the first embodiment include ground pads (hereinafter referred to as "G pads") 22, 26, signal (hereinafter referred to as “S ) pads 23 and 25 and a power supply pad (hereinafter referred to as 'P pad') 24 for supplying driving power to the dual photodiode 21 .
  • the semiconductor chip 2 comprises a dual photodiode 21 having photodiodes 21a and 21b.
  • the dual photodiode 21 has a function of converting light input through the optical waveguide 8 into an electrical signal.
  • the G pads 22 and 26, the S pads 23 and 25, and the P pad 24 described above work together to output electrical signals.
  • the package substrate 4 which is a substrate, includes electric signal lines 41, 42, 43, 44, which are connected to the G pads 22, 26, the S pads 23, 25, and the P pad 24. 45.
  • the lines 41 to 45 are formed on or inside the package substrate 40 .
  • lines 41 and 45 connected to the G pads 22 and 26 are provided inside the package substrate 4, and other lines 42 and 44 are provided on the upper surface of the package substrate 4. be provided.
  • a line 43 connected to the P-pad 24 is partly provided on the upper surface of the package substrate 4 and partly provided inside. 2B, on the upper surface of the package substrate 4, G pads 12a, 12b, 16a, 16b, S pads 13a, 13b, 15a, 15b and P pads 16a, 16b on the side of the package substrate 4 are provided. is provided.
  • the G pads 12 a , 12 b , 16 a , 16 b are in contact with metal or the like exposed on the upper surface of the package substrate 4 .
  • the semiconductor chip 3 which is the second chip has a plurality of pads electrically connected to the G pads 22 and 26 and the S pads 23 and 25 of the semiconductor chip 2 . , G pads 32, 36 and S pads 33, 35, which are second electrode pads. Further, the semiconductor chip 3 has a core circuit 7 on its lower surface, as shown in FIGS. 1(a) and 2(a).
  • the core circuit 7 is a circuit including an element that processes the signal generated by the dual photodiode 21, and may be any circuit according to the functions and specifications of the optical communication device 101.
  • FIG. An example of the core circuit 7 is, for example, a circuit with a transimpedance amplifier for amplifying signals.
  • the semiconductor chip 3 is connected to the lines 41 of the package substrate 4 together with the semiconductor chip 2 via the G pads 32 and the like.
  • the semiconductor chips 2 and 3 are connected to the package substrate 4 so that the bottom surfaces of the regions A2 and A3 shown in FIG. 2(a) overlap the top surface of the region A4 shown in FIG. 2(b).
  • an electrical path of G pads 22, 12a, line 41, and G pads 12b, 32 is formed.
  • the S pads 23, 13a, the line 42, the path of the S pads 13b, 33, the path of the P pads 24, 14a, the line 43, the P pad 14b, the S pads 25, 15a, the line 44, the path of the S pads 15b, 35 Paths of G pads 26 and 16a, line 45, and G pads 16b and 36 are formed respectively.
  • the optical communication device 101 has the configuration described above as one unit (channel) and has a plurality of channels.
  • the center points of the signal pads 23 and 25 of the electrode pads of the semiconductor chip 2 face the semiconductor chip 3 of the semiconductor chip 2. It is located on a straight line L2 parallel to side E1 .
  • the center points of the G pads 22 and 26 and the P pad 24, which are other first electrode pads, are located on the straight line L1 , which is farther from the side E1 than the straight line L2 .
  • the straight line parallel to side E1 in the present embodiment may be parallel as long as it is visually observed.
  • Two semiconductor chips connected to one package substrate often have parallel sides facing each other in order to shorten the signal line or to downsize the device.
  • the straight lines L 1 to L 4 are straight lines parallel to the side E 1 facing the other chip and the side E 2 of the semiconductor chip 3 .
  • the straight lines L1 to L4 are straight lines on at least one of the semiconductor chips 2 and 3.
  • the center points of the signal pads 33 and 35 among the electrode pads are positioned on the straight line L3 parallel to the side E1 . are doing.
  • the center points of the G pads 32 and 36, which are other second electrode pads, are located on the straight line L4 , which is farther from the side E1 than the straight line L3 . That is, in the first embodiment, in both the semiconductor chips 2 and 3, the S pads are arranged closer to the side E1 than the other electrode pads.
  • the first embodiment is not limited to such a configuration, and in either the semiconductor chip 2 or the semiconductor chip 3, the S pad is arranged closer to the side E1 than the other electrode pads.
  • the center points of all the S pads of the semiconductor chips 2 and 3 are located on a straight line closer to the side E1 than other G pads and the like.
  • the center points of some of the S pads may be positioned on a straight line closer to the side E1 than the G pads and the like.
  • FIG. 3A is a diagram for explaining the effect of the above configuration, showing pads P 1 , P 2 and P 3 .
  • Pad P1 is arranged such that center point O1 is positioned on straight line L1 .
  • Pad P3 like pad P1 , is a virtual electrode pad arranged such that center point O3 is positioned on straight line L1 .
  • the pad P2 is an electrode pad arranged such that the center point O2 is located on a straight line L2 different from the straight line L1.
  • Dotted lines e 1 and e 2 are lines collinear with the opposing sides of pads P 1 and P 2 , and distance d 1 between dotted lines e 1 and e 2 is the shortest distance between pads P 1 and P 3 . indicates The effects of arranging the virtual pad P3 so as to slide in the direction orthogonal to the straight lines L1 and L2 will be described below.
  • the shortest distance d2 between the vertices v1 and v2 where the pads P1 and P2 are closest is the straight dotted line e1 that obliquely intersects the dotted lines e1 and e2 . , e2 . Therefore, it is clear that the shortest distance d2 is longer than the shortest distance d1 , which is equal to the distance between the points of intersection of the dotted lines e1 , e2 and the straight line perpendicular to the dotted lines e1, e2 .
  • the first embodiment is not limited to such an arrangement, and by arranging the center points of the electrode pads on two or more different straight lines parallel to the side E1 , the length of the arrangement direction of the channel can be relaxed, and the interval between electrode pads whose center points are arranged on one straight line can be increased. According to the first embodiment as described above, the distance between the electrode pads is increased without changing the number or size of the electrode pads arranged on the semiconductor chips 2 and 3, and the parasitic capacitance applied to the electrode pads is reduced. It is possible to realize an optical communication device that is advantageous for miniaturization because it can reduce quality deterioration of high-speed signals.
  • the first embodiment in addition to the above configuration, in the first embodiment, as shown in FIGS. It is made into an octagon, which is a large even-numbered polygon. With such a configuration, the first embodiment can further increase the shortest distance between the electrode pads.
  • the first embodiment does not limit the shape of the electrode pad to an octagon, and the shape of the electrode pad may be a polygon having more vertices.
  • FIG. 3(b) is a diagram for explaining the above configuration, showing upper surfaces of an octagonal electrode pad P4 and an electrode pad P5 whose center point is located on a straight line different from that of the electrode pad P4 . is shown.
  • Vertices v 3 and v 4 in FIG. 3(b) are virtual vertices when pads P 4 and P 5 are quadrangular, respectively.
  • the electrode pads P 4 and P 5 are rectangular in top view, the shortest distance between the electrode pads P 4 and P 5 is the distance d 3 between the opposing vertices v 3 and v 4 .
  • the shortest distance between the electrode pads P 4 and P 5 is closer to the center point of the electrode pads P 4 and P 5 than to the vertices v 3 and v 4 .
  • the distance between the straight lines is d4 . That is, the electrode pads that are on straight lines with different center points and that have an octagonal shape when viewed from above do not change the number of electrode pads arranged on the semiconductor chips 2 and 3.
  • the interval between the electrode pads can be increased without reducing the substantial area connected to the terminals of the . Therefore, according to the first embodiment, the parasitic capacitance attached to the electrode pads can be reduced, and quality deterioration of high-speed signals can be suppressed, so that an optical communication device that is advantageous for miniaturization can be realized.
  • ultra-high-speed modulation technologies such as 100 Gbaud and 128 Gbaud are being considered for the next generation of 64 Gbaud and 16 QAM systems that achieve 400 Gbps.
  • impedance disturbances are more likely to adversely affect signal quality. Therefore, especially in the vicinity of the pad, which is larger than the signal line, the distance between the signal and the ground becomes narrow, and parasitic capacitance tends to occur.
  • the first embodiment described above is applied to such ultra-high-speed modulation technology, and can reduce the influence of parasitic capacitance.
  • the S pads 23, 33 and the S pads 25, 35 for transmitting and receiving electrical signals are located closer to the sides than the G pads 22, 32, 26, 36 and the P pad 24. It is arranged at a position close to E 1 and E 2 . Such a configuration can shorten the signal line and increase the speed of communication.
  • the G pad 22 or the like or the P pad 24 be arranged at positions separated from the side E1 by 50 ⁇ m or more.
  • the optical communication device 201 of the second embodiment aims at securing the ease of on-wafer high-frequency measurement in addition to the effect of reducing the parasitic capacitance of the first embodiment.
  • FIG. 4 and 5(a) and (b) are diagrams for explaining the optical communication device of the second embodiment.
  • FIG. 4 is a top view of the optical communication device 201 of the second embodiment.
  • FIG. 5A is a top view of a partial area A5 of the semiconductor chip 5 and a partial area A6 of the semiconductor chip 6 of the second embodiment, and FIG. It is the figure which looked at partial area
  • the semiconductor chip 5 differs from the semiconductor chip 2 only in the shape of the S pad, and the semiconductor chip 6 differs from the semiconductor chip 3 only in the shape of the S pad. As shown in FIGS.
  • S pads 73a and 75a which are part of the electrode pads of the semiconductor chip 5, are configured as convexes for measurement. It has portions 73b and 75b.
  • the convex portion 73b for measurement and the S pad 73a are collectively referred to as an S pad 73 with a convex.
  • S pads having convex portions for measurement are referred to as S pads 75, 83, and 85 with convexes.
  • the convex S pad 83 which is a part of the electrode pad, includes the S pad 83a and the measurement convex portion 83b, and the convex S pad 85 has an S pad 85a and a measuring projection 85b.
  • the second embodiment is not limited to providing electrode pads having measurement projections on both of the semiconductor chips 5 and 6, and one of the semiconductor chips 5 and 6 is provided with electrode pads having measurement projections. You may have
  • the second embodiment is not limited to using electrode pads having measurement projections only in the S pads, as in the semiconductor chips 5 and 6, and all electrode pads or electrode pads related to power supply are used. An electrode pad having a convex portion for measurement only may be used. The use of the electrode pads having the projections for measurement can be arbitrarily determined according to the specifications for on-wafer inspection of semiconductor chips.
  • FIG. 6 is a diagram for explaining the state of on-wafer measurement, taking the semiconductor chip 6 as an example.
  • a straight line LP shown in FIG. 6 is a straight line connecting the tips (points) of a plurality of probe needles in contact with the electrode pads of the semiconductor chip 6 .
  • the straight line L P coincides with straight lines parallel to the sides E 1 and E 2 .
  • the G pads 32, 36 and the S pads 83a, 85a are arranged so that their centers are located on different straight lines L3 , L4, respectively.
  • the measuring device abuts the probe needles at equally spaced points on the straight line LP .
  • the measuring convex portions 83b, 85b of the convex S pads 83, 85 extend on the straight line LP passing through the G pads 32, 36, the G pads 32, 36 and the measuring convex portions 83b, 85b will overlap with the straight line LP .
  • a plurality of probe needles whose tips are arranged in a straight line are lowered to the semiconductor chip 6 to obtain electric signals from all of the G pads 32, 36 and the convex S pads 83, 85. be able to.
  • the center points of all the electrode pads are arranged in a straight line, which is easy to design and manufacture with a constant impedance, while reducing the parasitic capacitance by avoiding aligning the center points of all the electrode pads.
  • a very high frequency probe can be used.
  • the above configuration can also be realized in the semiconductor chip 5 in the same manner. That is, as shown in FIG. 4, in the semiconductor chip 5, the G pads 22, 26, the P pad 24 and the convex S pads 73, 75 are on different straight lines L1 , L2 , and the S pads Measuring projections 73b and 75b protrude from 73a and 75a toward the straight line L1 side. For this reason, the probe which lowers the probe needle in a straight line can contact the G pads 22 and 26, the P pad 24, and the measuring projections 73b and 75b at once.
  • the optical transmitter of the third embodiment is constructed by connecting both semiconductor chips 2 and 3 to a package substrate 4, as in the first embodiment.
  • the S pads 23 and 25 of the semiconductor chip 2 have different signal path lengths, or the S pads 33 and 35 of the semiconductor chip 3 have different signal path lengths.
  • the purpose is to match the delay time of the signal line.
  • the third embodiment provides that the semiconductor chip 2 has two photodiodes 21a, 21b for converting the light propagating in the optical waveguide 8 into electrical signals, the semiconductor chip 3 supplying the electrical signals. It has a core circuit 7 which is a supplied circuit for receiving.
  • the length of the signal path from one of the photodiodes (eg, photodiode 21a) to the core circuit 7 via line 42 is changed from the other one of the photodiodes (eg, photodiode 21b) to the other. is equal to the length of the signal path reaching the core circuit 7 via the line 44 of .
  • FIG. 7A and 7(b) are diagrams for explaining the optical communication device of the third embodiment.
  • FIG. 7A is a top view of a partial area A2 of the semiconductor chip 2 and a partial area A3 of the semiconductor chip 3 of the third embodiment, and FIG. It is the figure which looked at the one part area
  • P pads are provided outside the area A2.
  • the S pads 23 and 25 are not on one straight line, and the S pad 23 is located closer to the photodiode 21a and further away from the semiconductor chip 3 than the S pad 25 is.
  • the S pad 33 is arranged closer to the core circuit 7 than the S pad 35 is.
  • the third embodiment makes the length of the signal path from the photodiode 21a to the core circuit 7 equal to that of the signal path from the photodiode 21b to the core circuit 7 .
  • 7A and 7B the length of the signal path between the S pads 23 and 33 and between the S pad 33 and the core circuit 77 and the length of the signal path between the S pads 25 and 35 and the S pad 35 , the length of the signal path between the core circuits 77 is made equal, and the equal length design is performed so that the delay times of both signals are equal.
  • both lines 42 and 44 have a linear shape.
  • the third embodiment if the line needs to be extended, the line may be bent, for example. Also, when a line is bent, the third embodiment may take into account the reflection and induction of electrical signals that occur at the bent portion. In this way, the timings at which the two electrical signals generated by the photodiodes 21a and 21b are input to the core circuit 7 can be matched, and the operating accuracy of the optical communication device can be improved.
  • FIGS. 8(a) and 8(b) are diagrams for explaining another example of the optical communication device of the third embodiment.
  • FIG. 8A is a top view of a partial area A2 of the semiconductor chip 2 and a partial area A3 of the semiconductor chip 3 of the third embodiment, and FIG. It is the figure which looked at the one part area
  • the lines 41, 42, 43, 44 formed on the package substrate 4 are all made equal in length, and the S pads 23 on the semiconductor chips 2, 3 side have the same length. , 25, 33, and 35 are adjusted to equalize the lengths of the two signal lines, and the delay times of both signals are equalized.
  • the delay times of the signals on the lines 42 and 43 are made equal by making the lengths of the lines 42 and 43 equal. Therefore, in the third embodiment, the S pad 23 is arranged closer to the photodiode than the S pad 25 in the semiconductor chip 2 . In the third embodiment, the S pad 33 is arranged farther from the core circuit 7 than the S pad 35 in the semiconductor chip 3 .
  • An electrical signal generated by the photodiode 21 a is input to the core circuit 7 via the S pad 23 and the S pad 33 .
  • the electrical signal generated by the photodiode 21b is input to the core circuit 7 via the S pad 25 and the S pad 35 .
  • the electrical reflection characteristics of photodiodes and transimpedance amplifiers, or optical modulators and open-collector modulator drivers have not low reflection but total reflection characteristics. Therefore, the wiring connected to these elements is likely to be affected by multiple reflections of electrical high frequencies, and therefore it is necessary to appropriately design the impedance and length.
  • the third embodiment described above can also be applied to fields where such highly accurate design is required.
  • FIG. 9(a) is a top view of the optical communication device 301 of the fourth embodiment
  • FIG. 9(b) is a cross-sectional view taken along arrows IXb and IXb.
  • the optical communication device 301 of the fourth embodiment functions as a receiver in all of the optical communication devices of the first to third embodiments
  • the optical communication device 301 of the fourth embodiment includes a Mach-Zehnder optical modulator 91 and a modulator driver chip. and functions as a transmitter.
  • core circuit 7 functions as a modulator driver.
  • the optical communication device 301 is configured by connecting the semiconductor chip 9 having the Mach-Zehnder optical modulator 91 and the semiconductor chip 3 to the package substrate 4 .
  • convex S pads 73, 75, 83, and 85 having convex portions for measurement are used.
  • the G pads 22 and 26 are arranged so that their center points are located on the straight line L1 .
  • the G pads 32 and 36 are arranged so that their center points are located on the straight line L4 .
  • the semiconductor chip 2 and the semiconductor chip 3 are overlapped and directly connected, whereas the electrode pads are connected using lines in the first to fourth embodiments. It has a configuration that
  • FIGS. 10A and 10B are diagrams for explaining the fifth embodiment.
  • FIGS. 10(a) and 10(b) show the state before the area 2A of the semiconductor chip 2 and the area 3A of the semiconductor chip 3 overlap with each other from above.
  • 10A shows an example of semiconductor chips 2 and 3 configured in the same manner as in the first embodiment
  • FIG. 10B shows an S pad 23 in the semiconductor chip 2 as in the third embodiment.
  • 25 have different signal path lengths
  • the S pads 33 and 35 of the semiconductor chip 3 have different signal path lengths.
  • one of the semiconductor chips 2 and 3 in the states shown in FIGS. Invert it in the center and arrange it so that it overlaps with the other and connects. At this time, in the fifth embodiment shown in FIG.
  • the G pads, S pads, and P pads are arranged line-symmetrically with respect to the rotation axis R.
  • the electrode pads are disposed between the surfaces of the semiconductor chips 2 and 3 on which the electrode pads are formed, or between the back surfaces of these surfaces.
  • the example shown in FIG. 10B requires equal-length design of wiring, as in the third embodiment.
  • one of the semiconductor chips 2 and 3 is rotated around the rotation axis R, and the front and back of the semiconductor chips are reversed to be connected to the other.
  • the semiconductor chips 2, 3 are arranged in this manner as a result in a configuration in which the semiconductor chips 2, 3 are directly connected.
  • the present disclosure may be a differential optical receiver even if the number of channels is small. It can also be applied to an optical reception system such as a Differential Quadrature Phase Shift Keying system.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

半導体チップ（２）に形成された光導波路（８）と、光導波路（８）を伝搬する光の強度を示す電気信号を出力するためのＧパッド（２２、２６）、Ｐパッド（２４）、Ｓパッド（２３、２５）を有する半導体チップ（２）と、Ｇパッド（２２、２６）、Ｐパッド（２４）、Ｓパッド（２３、２５）と電気的に接続されるＧパッド（３２、３６）、Ｓパッド（３３、３５）を有し、半導体チップ（２）と接続される半導体チップ（３）と、を備え、少なくとも一部のＳパッド（２３、２５、３３、３５）の中心点がチップ（２）とチップ（３）のうち少なくとも１つの上の、他方のチップと対向する辺（Ｅ１、Ｅ２）と平行な直線（Ｌ２、Ｌ３）上に位置し、他の電極パッドの中心点は直線（Ｌ２、Ｌ３）よりも辺（Ｅ１、Ｅ２）から遠い他の直線（Ｌ１、Ｌ４）上に位置する。

Description

光通信器
　本発明は、光通信器に関する。
　ソーシャルメディアや動画配信等様々なアプリケーションの発達、データセンタや５Ｇインフラの敷設等に伴い、世界のインターネットは拡大の一途を続け、基幹回線を担う光通信容量も増加の一途を辿っている。これに伴い、地方間等の長距離ばかりでなく中距離、さらにデータセンタ内等の短距離通信でも大容量の伝送が可能で、かつ低価格に高速光送受信が可能な光通信器が必要とされている。
　短距離通信においては、簡便な強度直接変調方式の光通信器ばかりでなく、次第にディジタルコヒーレント光通信器も用いられるようになっている。ディジタルコヒーレント光通信器は、光変調器を用いて光の位相と強度を共に変調し、さらに偏波多重も行うことで伝送容量を大幅に上げることができる。ディジタルコヒーレント光通信器によれば、一波長で４００Ｇｂｐｓ以上ものデータを送受信する大容量通信が可能になる。このような技術は、例えば、特許文献１に記載されている。
特許６７４０２０６号
　図１１は、特許文献１に記載の光受信器１００の上面を示す図である。図１１に示すように、光受信器１００は、光半導体チップ１１０と半導体チップ１３０とをパッケージ基板１４０に接続して構成されている。光半導体チップ１１０は、二重偏波光ハイブリッド１１１及びデュアルフォトダイオード１１２を備え、端子としてアノードＳ１、Ｓ２、カソードＣＡ１、ＣＡ２を備えている。半導体チップ１３０は、トランスインピーダンスアンプ１３１を備え、端子として差動入力端子Ｔ１、Ｔ２を備えている。図１１は、電極パッド（以下、単に「パッド」とも記す）を「Ｓ１」等と表記して示している。なお、光受信器１００は、フォトダイオード１１２、トランスインピーダンスアンプ１３１を含むチャネルＣ１からＣ４を備えている。図１１においては、説明の簡単のため、このうちのチャネルＣ１のみの構成を示し、チャネルＣ２、Ｃ３、Ｃ４の図示を略している。
　図１１に示すように、半導体チップ１１０と半導体チップ１３０は、互いの辺ＥA、ＥBが近接するようにパッケージ基板１４０上に並んで配置されている。半導体チップ１１０、半導体チップ１３０間での高周波信号の劣化を防ぐため、アノードＳ１、Ｓ２、カソードＣＡ１、ＣＡ２、差動入力端子Ｔ１、Ｔ２、は、辺ＥA、ＥBに比較的近い位置に配置されている。
　ところで、半導体チップ１１０、１３０に対しては、チップ化される以前、即ちウエハの状態でプローブを用いた検査が行われる。検査装置は、一度に多数のパッドを検査できるように複数のプローブを備えている。高周波信号を測定する複数信号、グランド等のプローブは、パッドに接触したときにプローブニードルの先端が一直線上に位置するように構成されている場合が多い。このような構成は、プローブの信号・グランド間の距離をパッドの位置によらず一定にし、各パッドにおいて線路のインピーダンスを一定値に保った構造で製造しやすいために多く採用されている。
　以上のことから、光受信器１００においては、図１１に示すように、アノードＳ１、Ｓ２及びカソードＣＡ１、ＣＡ２が直線ＬＡを通るように半導体チップ１１０上に配置され、差動入力端子Ｔ１、Ｔ２が直線ＬＢを通るように配置されている。ここで、アノードＳ１、Ｓ２及びカソードＣＡ１、ＣＡ２に形成されるパッドは、その中心点が直線ＬＡ上に位置している。また、差動入力端子Ｔ１、Ｔ２は、その中心点が直線ＬＢ上に位置している。
　しかしながら、フリップチップで半導体チップをパッケージ基板に接続する場合、パッドには、例えば１００μｍ程度の大きさが必要である。またコヒーレント光受信器の場合、図１１に示すように、一つの受信器１００に４チャネル分のデュアルフォトダイオード１１２と、トランスインピーダンスアンプ１３１とがある。機器が小型化すると、チャネルＣ１、Ｃ２等の間隔が狭くなり、パッド間の距離が短くなる。この点は、信号線１２１及びアノードＳ１、Ｓ２及び差動端子Ｔ１、Ｔ２のパッドに寄生容量が付加し易くなるという不具合の一因となる。例えば、信号、グランドのピッチ（中心の間隔）が１５０μｍであるチップに大きさが１００μｍのパッドを設けた場合、パッド間隔は５０μｍになる。このような間隔で配置されるパッドは、パッド間に静電容量を有するようになる。このパッド間静電容量は、パッドが基板に対して有する静電容量に追加され、高周波特性に影響を与える。小型化が進み、チャネル間隔が狭くなるにつれてパッド間隔を狭くする要求が大きくなり、パッド容量の割合が相対的に増加する。
　さらに、フリップチップで接続を行う場合、図１１に示すパッケージ基板１４０は、半導体チップ１１０、１３０と上方で主面同士を合わせて接続され、半導体チップ１１０、１３０との間に例えば比誘電率４のアンダーフィルが充填される。このため、フリップチップ接続は、特に静電容量が生じやすく、伝送レートが６４Ｇｂａｕｄ、あるいはそれ以上になった場合、静電容量が光受信器では光電気、光送信器では電気光周波数特性に影響し、信号品質を低下させる虞がある。
　本開示は、以上の点に鑑みてなされたものであり、半導体チップ上の複数のチャネル同士を近接して配置しても寄生容量が生じ難く、高速信号の品質劣化を抑えることができるために小型化に有利な光通信器に関する。
　上記目的を達成するために本開示の一態様の光通信器は、光導波路と、前記光導波路を伝搬する光の強度を示す電気信号を出力するための複数の第１の電極パッドと、を有する第１のチップと、前記第１の電極パッドと直接、または他の基板を介して電気的に接続される複数の第２の電極パッドを有する第２のチップと、を備え、前記第１の電極パッド及び前記第２の電極パッドは、前記電気信号を伝える複数の信号パッドを含み、複数のうちの少なくとも一部の前記信号パッドの中心点が前記第１のチップと前記第２のチップのうち少なくとも1つの上の、他方のチップと対向する辺に平行な線である直線上に位置し、他の前記第１の電極パッド及び他の前記第２の電極パッドの中心点は、前記直線よりも前記対向する辺から遠い他の前記直線上に位置することを特徴とする。
　以上の態様によれば、半導体チップ上の複数のチャネル同士を近接して配置しても寄生容量が生じ難く、高速信号の品質劣化を抑えることができるために小型化に有利な光通信器を提供することができる。
（ａ）は第１の実施形態の光通信器の上面図、（ｂ）は（ａ）の矢線Ｉｂ、Ｉｂに沿う模式的な断面図である。 （ａ）は図１（ａ）に示す半導体チップの一部の領域をそれぞれ上面から見た図、（ｂ）はパッケージ基板の一部の領域を上面から見た図である。 （ａ）、（ｂ）は第１の実施形態による効果を説明するための図である。 第２の実施形態の光通信器の上面図である。 （ａ）は第２の実施形態の半導体チップの一部の領域を上面から見た図である。（ｂ）は第２の実施形態のパッケージ基板の一部の領域Ａ４を上面から見た図である。 第２の実施形態のオンウエハによる測定の状態を説明するための図である。 （ａ）は第３の実施形態の半導体チップの一部の領域を上面から見た図である。（ｂ）はパッケージ基板の一部の領域を上面から見た図である。 （ａ）は第３の実施形態の他の例の半導体チップの一部の領域を上面から見た図である。（ｂ）は他の例のパッケージ基板の一部の領域を上面から見た図である。 （ａ）は第４の実施形態の光通信器の上面図、（ｂ）は（ａ）の矢線ＩＸｂ、ＩＸｂに沿う模式的な断面図である。である。 （ａ）、（ｂ）は、第５の実施形態のうちの二つの場合について２つの半導体チップが重なる前の状態を上面から示す図である。 公知の光受信器を説明するための図である。
　以下、本発明の第１の実施形態から第５の実施形態（以下、第１の実施形態から第５の実施形態を総称して「本実施形態」とも記す）を説明する。本実施形態の説明で用いる図面は、本開示の機能、構成、各部の配置及び思想を説明することを目的とし、具体的な形状や設計を限定するものではない。このため、図面の少なくとも一部は模式図であって、構成の縦横比や厚み等を正確に表しているとは限らない。さらに、以下に説明する「光通信器」の文言は、光信号の送信または光信号の受信の少なくとも一方の機能を持つことを指す。
［第１の実施形態］
　図１（ａ）、図１（ｂ）及び図２（ａ）、図２（ｂ）は、本開示の第１の実施形態の光通信器１０１を説明するための図である。図１（ａ）は、光通信器１０１の上面図であり、図１（ｂ）は、図１（ａ）の矢線Ｉｂ、Ｉｂに沿う模式的な断面図であって、断面と一部端面を示している。図２（ａ）は、図１（ａ）に示す半導体チップ２の一部の領域Ａ２、半導体チップ３の一部の領域Ａ３をそれぞれ上面から見た図、図２（ｂ）は、パッケージ基板４の一部の領域Ａ４を上面から見た図である。本実施形態では、パッケージ基板４を基準にし、半導体チップ２、３の位置をパッケージ基板４より上とする。そして、光通信器１０１においては、半導体チップ２、３の側を上、パッケージ基板４の側を下とする。
　また、本実施形態は、パッケージ基板４の半導体チップ２、３に向かう主面をパッケージ基板４の上面、この裏面を下面とする。また、半導体チップ２、３の主面のうち、パッケージ基板４に向かう主面を下面、この裏面を上面とする。このような上下の取り決めは、光通信器１０１の取付方向に依存しない。また、「主面」は、半導体チップ２、３及びパッケージ基板４において、他の面より明らかに面積が大きい面を指す。図２（ａ）においては、半導体チップ２、３の下面に形成されているＧパッド等を破線で示し、図２（ｂ）においてはパッケージ基板４の内部に形成されている線路の部分を破線で示している。
　第１の実施形態の光通信器１０１は、光受信器として構成されている。光通信器１０１は、第１のチップとなる半導体チップ２に形成されている複数のパッド電極と、第２のチップとなる半導体チップ３に形成されている複数のパッド電極とを互いに接続して構成される。第１の実施形態の半導体チップ２、３は、パッケージ基板４の一方の面にフリップチップの方式により二つのチップのパッドの間に金属を形成して接続される。
　半導体チップ２は、チップ内に形成された光導波路８と、光導波路８を伝搬する光の強度を示す電気信号を出力するための複数の第１の電極パッドを備えている。図１（ａ）、図２（ａ）に示すように、第１実施形態の第１の電極パッドは、グランドパッド（以下、「Ｇパッド」と記す）２２、２６、信号（以下、「Ｓパッド」と記す）パッド２３、２５及びデュアルフォトダイオード２１に駆動電力を供給する電力供給パッド（以下、「Ｐパッド」と記す）２４を含む。さらに、半導体チップ２は、フォトダイオード２１ａ、２１ｂを有するデュアルフォトダイオード２１を備えている。デュアルフォトダイオード２１は、光導波路８を介して入力される光を電気信号に変換する機能を有している。以上のＧパッド２２、２６、Ｓパッド２３、２５、Ｐパッド２４は、協働して電気信号を出力するために機能する。
　また、図２（ｂ）に示すように、基板であるパッケージ基板４は、Ｇパッド２２、２６、Ｓパッド２３、２５及びＰパッド２４と接続する電気信号の線路４１、４２、４３、４４、４５を備えている。線路４１から線路４５は、パッケージ基板４０の表面または内部に形成されている。図２（ｂ）に示すように、線路のうち、Ｇパッド２２、２６に接続される線路４１、４５はパッケージ基板４の内部に設けられ、他の線路４２、４４はパッケージ基板４の上面に設けられる。Ｐパッド２４に接続される線路４３は、一部がパッケージ基板４の上面に、他の一部が内部に設けられる。また、図２（ｂ）に示すように、パッケージ基板４の上面にはパッケージ基板４の側のＧパッド１２ａ、１２ｂ、１６ａ、１６ｂ、Ｓパッド１３ａ、１３ｂ、１５ａ、１５ｂ及びＰパッド１６ａ、１６ｂが設けられる。
　線路４２、４３、４４及び、図２（ｂ）に示すＧパッド１２ａ、１２ｂ、１６ａ、１６ｂ、Ｓパッド１３ａ、１３ｂ、１５ａ、１５ｂ、Ｐパッド１４ａ、１４ｂがパッケージ基板４の上面に形成される。Ｇパッド１２ａ、１２ｂ、１６ａ、１６ｂは、パッケージ基板４の上面に露出した金属等と接触する。
　図１（ａ）、図２（ａ）に示すように、第２のチップである半導体チップ３は、半導体チップ２のＧパッド２２、２６、Ｓパッド２３、２５と電気的に接続される複数の第２の電極パッドであるＧパッド３２、３６、Ｓパッド３３、３５を備えている。さらに、半導体チップ３は、図１（ａ）、図２（ａ）に示すように、下面にコア回路７を備えている。コア回路７は、デュアルフォトダイオード２１によって生成された信号を処理する素子を含む回路であって、光通信器１０１の機能や仕様に応じた任意の回路であってもよい。コア回路７の例としては、例えば、信号を増幅するトランスインピーダンスアンプを備える回路が考えられる。
　図１（ａ）に示すように、半導体チップ３は、上記のＧパッド３２等を介して、半導体チップ２と共にパッケージ基板４の線路４１等と接続される。このとき、半導体チップ２、３は、図２（ａ）に示す領域Ａ２、領域Ａ３の下面が、図２（ｂ）に示す領域Ａ４の上面と重なるようにパッケージ基板４と接続される。この結果、Ｇパッド２２、１２ａ、線路４１、Ｇパッド１２ｂ、３２の電気的な経路が形成される。同様に、Ｓパッド２３、１３ａ、線路４２、Ｓパッド１３ｂ、３３の経路、Ｐパッド２４、１４ａ、線路４３、Ｐパッド１４ｂの経路、Ｓパッド２５、１５ａ、線路４４、Ｓパッド１５ｂ、３５の経路、Ｇパッド２６、１６ａ、線路４５、Ｇパッド１６ｂ、３６の経路がそれぞれ形成される。
　光通信器１０１は、以上説明した構成を１つの単位（チャネル）とし、複数のチャネルを備えている。
　以上の構成において、第１の実施形態は、図１（ａ）に示すように、半導体チップ２の電極パッドのうちの信号パッド２３、２５の中心点が半導体チップ２の半導体チップ３と対向する辺Ｅ１に平行な直線Ｌ２上に位置している。そして、他の第１の電極パッドであるＧパッド２２、２６、Ｐパッド２４の中心点は、直線Ｌ２よりも辺Ｅ１から遠い直線Ｌ１上に位置している。
　本実施形態でいう辺Ｅ１に平行な直線は、目視にて観測する限り平行であればよい。１つのパッケージ基板に接続される２つの半導体チップは、多くの場合、信号の線路を短くする、あるいは機器の小型化のため互いに対向する辺が平行な形状を有している。第１の実施形態において、直線Ｌ１から直線Ｌ４は、他方のチップと対向する辺Ｅ１、半導体チップ３の辺Ｅ２に平行な直線である。また、直線Ｌ１からＬ４は、半導体チップ２、３のうち少なくとも1つの上にある直線である。
　また、第１の実施形態では、半導体チップ３においても、同様に、半導体チップ３においては、電極パッドのうちの信号パッド３３、３５の中心点が辺Ｅ１に平行な直線Ｌ３上に位置している。そして、他の第２の電極パッドであるＧパッド３２、３６の中心点は、直線Ｌ３よりも辺Ｅ１から遠い直線Ｌ４上に位置している。つまり、第１の実施形態においては、半導体チップ２、半導体チップ３の両方において、Ｓパッドが他の電極パッドよりも辺Ｅ１に近接して配置されている。ただし、第１の実施形態は、このような構成に限定されるものでなく、半導体チップ２または半導体チップ３のいずれか一方において、Ｓパッドが他の電極パッドよりも辺Ｅ１に近接するように配置されてもよい。また、第１の実施形態は、半導体チップ２、３の全てのＳパッドの中心点が他のＧパッド等よりも辺Ｅ１に近い直線上に位置している。ただし、第１の実施形態は、一部のＳパッドの中心点がＧパッド等よりも辺Ｅ１に近い直線に位置するようにしてもよい。
　図３（ａ）は、上記の構成による効果を説明するための図であって、パッドＰ１、Ｐ２及びパッドＰ３を示している。パッドＰ１は、中心点Ｏ１が直線Ｌ１上に位置するように配置されている。パッドＰ３は、パッドＰ１と同様に、中心点Ｏ３が直線Ｌ１上に位置するように配置された場合の仮想的な電極パッドである。パッドＰ２は、中心点Ｏ２が、直線Ｌ１と異なる直線Ｌ２上に位置するように配置された電極パッドである。点線ｅ１、ｅ２は、パッドＰ１、Ｐ２の対向する辺と同一線上にある線であり、点線ｅ１、ｅ２間の距離ｄ１は、パッドＰ１、Ｐ３間の最短距離を示す。以下、仮想的なパッドＰ３を直線Ｌ１、Ｌ２と直交する方向にスライドするように移動させて配置した場合の効果を説明する。
　図３（ａ）に示すように、パッドＰ１とパッドＰ２とが最も近接する頂点ｖ１とｖ２との最短距離ｄ２は、点線ｅ１、ｅ２と斜めに交差する直線の点線ｅ１、ｅ２との交点の間隔となる。このため、最短距離ｄ２は、点線ｅ１、ｅ２と垂直に交差する直線と点線ｅ１、ｅ２との交点の間隔に等しい最短距離ｄ１よりも長いことが明らかである。さらに、第１の実施形態は、このような配置に限定されず、電極パッドの中心点を辺Ｅ１に平行な異なる２つ以上の直線上に配置することにより、チャネルの配置方向の長さの制限を緩和し、１つの直線上に中心点が配置される電極パッド間の間隔を大きくすることができる。このような第１の実施形態によれば、半導体チップ２、３に配置される電極パッドの数やサイズを変更することなく電極パッド間の間隔を大きくし、電極パッドに付される寄生容量を低減して、高速信号の品質劣化を抑えることができるために小型化に有利な光通信器を実現できる。
　上記の構成に加え、第１の実施形態は、図１（ａ）、図２（ａ）、図２（ｂ）に示すように、電極パッドの上面視の形状を、四角形より頂点の数が大きい偶数の多角形である八角形にしている。このような構成により、第１の実施形態は、電極パッド同士の最短距離をいっそう長くすることができる。ただし、第１の実施形態は、電極パッドの形状を八角形に限定せず、電極パッドの形状は、さらに多数の頂角を有する多角形であってもよい。
　図３（ｂ）は、上記構成を説明するための図であって、八角形の電極パッドＰ４と、電極パッドＰ４と異なる直線上に中心点が位置する電極パッドＰ５と、の上面を示している。図３（ｂ）中の頂点ｖ３、ｖ４は、パッドＰ４、Ｐ５がそれぞれ四角形である場合の仮想的な頂点である。電極パッドＰ４、Ｐ５の上面視が四角形である場合、電極パッドＰ４、Ｐ５の最短距離は対向する頂点ｖ３、ｖ４間の距離ｄ３になる。しかし、電極パッドＰ４、Ｐ５の上面視を八角形とすると、電極パッドＰ４、Ｐ５の最短距離は、頂点ｖ３、ｖ４よりも電極パッドＰ４、Ｐ５の中心点に近い直線同士の間の距離ｄ４となる。すなわち、中心点が異なる直線上にあり、かつ上面視の形状が八角形の電極パッドは、半導体チップ２、３に配置される電極パッドの数を変更することがなく、また、電極パッドのうちの端子と接続する実質的な面積を低減することなく電極パッド間の間隔を大きくすることができる。このため、第１の実施形態は、電極パッドに付される寄生容量を低減して、高速信号の品質劣化を抑えることができるために小型化に有利な光通信器を実現できる。
　特に、４００Ｇｂｐｓを実現する６４Ｇｂａｕｄ、１６ＱＡＭ方式の次の世代では、１００Ｇｂａｕｄ、１２８Ｇｂａｕｄ等の超高速変調技術が検討されている。このような高い伝送レートになってくると、インピーダンスの乱れがさらに信号品質に悪影響を及ぼしやすくなる。このため、特に信号線よりもサイズが大きくなるパッド付近では、信号とグランドの間隔が狭くなり、寄生容量を持ちやすい。以上説明した第１の実施形態は、このような超高速変調技術に適用され、寄生容量の影響を低減することができる。
　また、図１に示すように、第１の実施形態は、電気信号を授受するＳパッド２３、３３及びＳパッド２５、３５が、Ｇパッド２２、３２、２６、３６及びＰパッド２４よりも辺Ｅ１、Ｅ２に近い位置に配置される。このような構成は、信号線を短くし、通信の高速化を図ることができる。一般的には第１の実施形態において、Ｇパッド２２等、あるいはＰパッド２４は、辺Ｅ１からそれぞれ５０μm以上離れた位置に配置されることが好ましい。
［第２の実施形態］
　次に、本開示の第２の実施形態を説明する。第２の実施形態の光通信器２０１は、第１の実施形態の寄生容量を低減する効果に加え、オンウエハの高周波測定容易性確保を目的にしている。
　図４及び図５（ａ）、（ｂ）は、第２の実施形態の光通信器を説明するための図である。図４は、第２の実施形態の光通信器２０１の上面図である。図５（ａ）は、第２の実施形態の半導体チップ５の一部の領域Ａ５、半導体チップ６の一部の領域Ａ６をそれぞれ上面から見た図、図５（ｂ）は、第２の実施形態のパッケージ基板４の一部の領域Ａ４を上面から見た図である。半導体チップ５は、Ｓパッドの形状のみが半導体チップ２と相違し、半導体チップ６は、Ｓパッドの形状のみが半導体チップ３と相違している。図４、図５（ａ）、図５（ｂ）に示すように、第２の実施形態は、半導体チップ５の電極パッドのうちの一部である、Ｓパッド７３ａ、７５ａが、測定用凸部７３ｂ、７５ｂを備えている。第２の実施形態は、測定用凸部７３ｂとＳパッド７３ａとを併せて凸付きＳパッド７３と記す。同様に、測定用凸部を有するＳパッドを凸付きＳパッド７５、８３、８５と記す。
　また、第２の実施形態は、半導体チップ６においても同様に、電極パッドの一部である凸付きＳパッド８３がＳパッド８３ａと、測定用凸部８３ｂと、を備え、凸付きＳパッド８５がＳパッド８５ａと、測定用凸部８５ｂとを備えている。ただし、第２の実施形態は、このように、半導体チップ５、６の両方に測定用凸部を有する電極パッドを設けることに限定されず、いずれか一方が測定用凸部を備える電極パッドを有するようにしてもよい。また、第２の実施形態は、半導体チップ５、６のように、Ｓパッドにのみ測定用凸部を有する電極パッドを用いることに限定されず、全ての電極パッド、あるいは電源供給に係る電極パッドにのみ測定用凸部を有する電極パッドを用いてもよい。測定用凸部を有する電極パッドの使用は、半導体チップをオンウエハで検査する際の仕様により、任意に決定することができる。
　図６は、半導体チップ６を例にして、オンウエハによる測定の状態を説明するための図である。図６中に示す直線ＬＰは、半導体チップ６の電極パッドに当接した状態の複数のプローブニードルの先端（点）をつなぐ直線である。第２の実施形態において、直線ＬＰは、辺Ｅ１、Ｅ２に平行な直線と一致する。図４に示すように、Ｇパッド３２、３６と、Ｓパッド８３ａ、８５ａは、それぞれ異なる直線Ｌ３、Ｌ４上に中心が位置するように配置されている。測定装置は、直線ＬＰ上の等間隔の点にプローブニードルを当接する。この際、凸付きＳパッド８３、８５の測定用凸部８３ｂ、８５ｂがＧパッド３２、３６を通る直線ＬＰ上に延出しているため、Ｇパッド３２、３６及び測定用凸部８３ｂ、８５ｂが直線ＬＰと重なることになる。このため、第２の実施形態は、先端が一直線上に配置された複数のプローブニードルを半導体チップ６に下し、Ｇパッド３２、３６、凸付きＳパッド８３、８５の全てから電気信号を得ることができる。これにより、第２の実施形態では、全ての電極パッドの中心点が一直線上に位置することを回避して寄生容量を低減しながら、インピーダンス一定の設計、製造が容易である一直線上に並んだ超高周波プローブを使用することができる。
　以上の構成は、半導体チップ５においても同様にして実現することができる。すなわち、図４に示すように、半導体チップ５においては、Ｇパッド２２、２６、Ｐパッド２４と、凸付きＳパッド７３、７５とが異なる直線Ｌ１、Ｌ２上にあり、かつ、Ｓパッド７３ａ、７５ａから直線Ｌ１の側に向けて測定用凸部７３ｂ、７５ｂが突出している。このため、一直線上にプローブニードルを下すプローブは、Ｇパッド２２、２６、Ｐパッド２４、測定用凸部７３ｂ、７５ｂに対して一度にプローブニードルを当接させることができる。
［第３の実施形態］
　次に第３の実施形態を説明する。第３の実施形態の光送信器は、第１の実施形態と同様に、半導体チップ２、３を共にパッケージ基板４に接続して構成されている。ただし、第３の実施形態は、半導体チップ２のＳパッド２３、２５の間で信号経路の長さが異なる、あるいは半導体チップ３のＳパッド３３、３５の間で信号経路の長さが異なる場合に、信号線路の遅延時間を整合させることを目的とする。この目的のため、第３の実施形態は、半導体チップ２が光導波路８を伝搬する光を電気信号に変換する２つのフォトダイオード２１ａ、２１ｂを有し、半導体チップ３は、電気信号の供給を受ける被供給回路であるコア回路７を備えている。そして、フォトダイオードのうちの１つ（例えばフォトダイオード２１ａ）から線路４２を介してコア回路７に達する信号経路の長さを、フォトダイオードのうちの他の１つ（例えばフォトダイオード２１ｂ）から他の線路４４を介してコア回路７に達する信号経路の長さと等しくする。
　図７（ａ）及び図７（ｂ）は、第３の実施形態の光通信器を説明するための図である。図７（ａ）は、第３の実施形態の半導体チップ２の一部の領域Ａ２、半導体チップ３の一部の領域Ａ３をそれぞれ上面から見た図、図７（ｂ）は、パッケージ基板４の一部の領域Ａ４を上面から見た図である。第３の実施形態は、Ｐパッドが領域Ａ２の外部に設けられている。そして、Ｓパッド２３、２５が１つの直線上になく、Ｓパッド２３は、フォトダイオード２１ａに近接し、Ｓパッド２５よりも半導体チップ３から離れて配置されている。一方、半導体チップ３において、Ｓパッド３３は、Ｓパッド３５よりもコア回路７に近い位置に配置されている。このような場合、第３の実施形態は、フォトダイオード２１ａからコア回路７に達する信号経路と、フォトダイオード２１ｂからコア回路７に達する信号経路とで信号経路の長さが等しくなるようにする。つまり、図７（ａ）、図７（ｂ）に示す例では、Ｓパッド２３、３３間及びＳパッド３３、コア回路７７間の信号経路の長さと、Ｓパッド２５、３５間及びＳパッド３５、コア回路７７間の信号経路の長さを等しくし、両者の信号の遅延時間が等しくなるように等長設計が行われる。
　図７（ｂ）に示す例は、半導体チップ２、３におけるＳパッド２３、２５、３３、３５の位置に基づき、信号経路の一部である線路４２、４４の長さを変更して等長設計を行っている。図７（ｂ）に示す例では、線路４２、４４はいずれも直線形状を有している。しかし、第３の実施形態は、線路の延長が必要な場合、例えば線路を曲げる等してもよい。また、線路を曲げる場合、第３の実施形態は、曲げ部分で生じる電気信号の反射や誘導を考慮してもよい。このようにすれば、フォトダイオード２１ａ、２１ｂで生じた２つの電気信号がコア回路７に入力するタイミングを整合させ、光通信器の動作精度を高めることができる。
　図８（ａ）及び図８（ｂ）は、第３の実施形態の光通信器の他の例を説明するための図である。図８（ａ）は、第３の実施形態の半導体チップ２の一部の領域Ａ２、半導体チップ３の一部の領域Ａ３をそれぞれ上面から見た図、図８（ｂ）は、パッケージ基板４の一部の領域Ａ４を上面から見た図である。図８（ａ）、図８（ｂ）に示す例は、パッケージ基板４に形成される線路４１、４２、４３、４４の長さを全て等しくし、半導体チップ２、３の側のＳパッド２３、２５、３３、３５の位置を調整して２つの信号線路の長さを等しくし、両者の信号の遅延時間を等しくしている。
　すなわち、図８（ａ）、図８（ｂ）に示す第３の実施形態は、線路４２、４３の長さを等しくすることによって線路４２、４３における信号の遅延時間を等しくする。このため、第３の実施形態では、半導体チップ２において、Ｓパッド２３をＳパッド２５よりもフォトダイオード近くに配置する。そして、第３の実施形態は、半導体チップ３において、Ｓパッド３３をＳパッド３５よりもコア回路７から遠くに配置する。フォトダイオード２１ａで生成された電気信号は、Ｓパッド２３からＳパッド３３を経由してコア回路７に入力する。また、フォトダイオード２１ｂで生成された電気信号は、Ｓパッド２５からＳパッド３５を経由してコア回路７に入力する。このため、上記の構成によれば、フォトダイオード２１ａからコア回路７までの信号経路の長さと、フォトダイオード２１ｂからコア回路７までの信号経路の長さとが等しくなるように等長設計することができる。
　特に、フォトダイオードとトランスインピーダンスアンプ、あるいは光変調器とオープンコレクタ型の変調器ドライバの電気反射特性は低反射でなく全反射の特性を有する。このため、これらの素子に接続する配線は、電気的な高周波の多重反射による周波数特性への影響が起きやすく、インピーダンスや長さを適切に設計する必要がある。以上説明した第３の実施形態は、このような高精度な設計が要求される分野においても適用可能である。
［第４の実施形態］
　次に、第４の実施形態を説明する。図９（ａ）は、第４の実施形態の光通信器３０１の上面図、図９（ｂ）は矢線ＩＸｂ、ＩＸｂに沿う断面図である。第４の実施形態の光通信器３０１は、第１実施形態から第３の実施形態の光通信器がいずれも受信器として機能するのに対し、マッハツェンダ光変調器９１と変調器ドライバのチップとを含むチャネルを複数備え、送信器として機能する。第４の実施形態では、コア回路７が変調器ドライバとして機能する。光通信器３０１は、マッハツェンダ光変調器９１を備える半導体チップ９と、半導体チップ３とをパッケージ基板４と接続して構成される。
　図９（ａ）に示す光通信器３０１の例では、第２の実施形態と同様に、測定用凸部を備える凸付きＳパッド７３、７５、８３、８５を用いている。Ｇパッド２２、２６は、直線Ｌ１上に中心点が位置するように配置されている。また、Ｇパッド３２、３６は、直線Ｌ４上に中心点が位置するように配置されている。
［第５の実施形態］
　次に、第５の実施形態を説明する。第５の実施形態は、第１の実施形態から第４の実施形態が、いずれも線路を用いて電極パッドを接続していたのに対し、半導体チップ２と半導体チップ３とが重なって直接接続される構成を有している。
　図１０（ａ）、図１０（ｂ）は、第５の実施形態を説明するための図である。図１０（ａ）、図１０（ｂ）は、半導体チップ２の領域２Ａ、半導体チップ３の領域３Ａのそれぞれが重なる前の状態を上面から示している。図１０（ａ）は、第１の実施形態と同様に構成された半導体チップ２、３を例にし、図１０（ｂ）は、第３の実施形態のように、半導体チップ２においてＳパッド２３、２５の信号経路の長さが異なり、半導体チップ３においてＳパッド３３、３５の信号経路の長さが異なる例を示している。第５の実施形態は、図１０（ａ）、図１０（ｂ）に示す状態の半導体チップ２、３の一方を、図１等に示した直線Ｌ１等の直線と平行な回転軸Ｒを中心に反転させて他方と重ねて接続するように配置する。このとき、図１０（ａ）に示す第５の実施形態では、Ｇパッド２２、３２が直接（線路を介さずに）接続され、凸付きＳパッド７３、８３が直接接続され、Ｐパッド２４、１４ｂが線路３４を介して接続され、凸付きＳパッド７５、８５が直接接続され、Ｇパッド２６、３６が直接接続される。また、図１０（ｂ）第５の実施形態では、Ｇパッド２２、３２が直接接続され、Ｓパッド２３、３３が直接接続され、Ｓパッド２５、３５が直接接続され、Ｇパッド２６、３６が直接接続される。
　上記構成は、図１０（ａ）、図１０（ｂ）のように、半導体チップ２、３において、回転軸Ｒを中心にしてＧパッド、Ｓパッド、Ｐパッド同士をそれぞれ線対称に配置することによって実現できる。なお、各電極パッドのこのような配置は、図１０（ａ）、（ｂ）に示すように、半導体チップ２、３の電極パッドが形成されている面同士、または、この面の裏面同士において成立する。なお、第５の実施形態のうち、図１０（ｂ）に示す例は、第３の実施形態と同様に、配線の等長設計が必要になる。
　なお、第５の実施形態は、半導体チップ２、３の接続工程において、半導体チップ２、３の一方を回転軸Ｒを中心に回転させ、その表裏を反転して他方と接続することを規定するものではなく、半導体チップ２、３を直接接続した構成において、結果として半導体チップ２、３がこのように配置されていることを規定する。
　以上説明した第１の実施形態から第５の実施形態は、ディジタルコヒーレント光受信機を想定してチャネル数が４つの場合を例として説明した。しかし、本開示はチャネル数が少なくても差動方式の光受信機であればよく、例えばＤＰＳＫ（差動位相偏移変調：Differential Phase Shift Keying）やＤＱＰＳＫ（差動四相位相偏移変調：Differential Quadrature Phase Shift Keying）方式等の光受信方式にも適用することができる。
２，３，５，６，９　半導体チップ
４　パッケージ基板
７　コア回路
８　光導波路
２１　デュアルフォトダイオード
２１ａ，２１ｂ　フォトダイオード
１２ａ，１２ｂ，１６ａ，１６ｂ，２２，２６，３２，３６　Ｇパッド
１３ａ，１３ｂ，１５ａ，１５ｂ，２３，２５，３３，３５，７３ａ，７５ａ，８３ａ，８５ａ　Ｓパッド
１４ａ，１４ｂ，２４，３４　Ｐパッド
４１，４２，４３，４４，４５　線路
５６　ビア
７３，７５，８３，８５　凸付きＳパッド
７３ｂ，７５ｂ，８３ｂ，８５ｂ　測定用凸部
９１　マッハツェンダ光変調器
１０１，２０１，３０１　光通信器

Claims (7)

  1. 　光導波路と、前記光導波路を伝搬する光の強度を示す電気信号を出力するための複数の第１の電極パッドと、を有する第１のチップと、
    　前記第１の電極パッドと直接、または他の基板を介して電気的に接続される複数の第２の電極パッドを有する第２のチップと、を備え、
    　前記第１の電極パッド及び前記第２の電極パッドは、前記電気信号を伝える複数の信号パッドを含み、
    　複数のうちの少なくとも一部の前記信号パッドの中心点が前記第１のチップと前記第２のチップのうち少なくとも1つの上の、他方のチップと対向する辺に平行な線である直線上に位置し、他の前記第１の電極パッド及び他の前記第２の電極パッドの中心点は、前記直線よりも前記対向する辺から遠い他の前記直線上に位置することを特徴とする、光通信器。
  2. 　前記第１の電極パッドの少なくとも一部は前記第１の電極パッドに連接された測定用凸部を有し、前記測定用凸部は、前記直線上に配置されることを特徴とする、請求項１に記載の光通信器。
  3. 　前記第２の電極パッドの少なくとも一部は前記第２の電極パッドに連接された測定用凸部を有し、前記測定用凸部は、前記直線上に配置されることを特徴とする、請求項１または２に記載の光通信器。
  4. 　前記第１の電極パッドまたは前記第２の電極パッドのうちの少なくとも一部は、上面視の形状が四角形より多数の偶数の頂点を有する多角形であることを特徴とする、請求項１から３のいずれか一項に記載の光通信器。
  5. 　前記第１のチップは、前記光導波路を伝搬する光を前記電気信号に変換する少なくとも２つのフォトダイオードを有し、前記第２のチップは、前記電気信号の供給を受ける被供給回路を備え、
    　前記フォトダイオードのうちの１つから前記被供給回路に達する信号経路の遅延時間が、前記フォトダイオードのうちの他の１つから前記被供給回路に達する信号経路の遅延時間と等しいことを特徴とする、請求項１から４のいずれか一項に記載の光通信器。
  6. 　フォトダイオード及びトランスインピーダンスアンプを含むチャネルを複数備え、光受信器として機能する、または変調器ドライバ及びマッハツェンダ光変調器を含むチャネルを複数備え、光送信器として機能することを特徴とする、請求項１から５のいずれか一項に記載の光通信器。
  7. 　前記第１のチップ及び前記第２のチップの一方は、前記直線を軸に回転して表裏反転し、他方に重ねられるように配置されることを特徴とする、請求項１から６のいずれか一項に記載の光通信器。
PCT/JP2021/035447 2021-09-27 2021-09-27 光通信器 WO2023047599A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023549313A JPWO2023047599A1 (ja) 2021-09-27 2021-09-27
PCT/JP2021/035447 WO2023047599A1 (ja) 2021-09-27 2021-09-27 光通信器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/035447 WO2023047599A1 (ja) 2021-09-27 2021-09-27 光通信器

Publications (1)

Publication Number Publication Date
WO2023047599A1 true WO2023047599A1 (ja) 2023-03-30

Family

ID=85720319

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/035447 WO2023047599A1 (ja) 2021-09-27 2021-09-27 光通信器

Country Status (2)

Country Link
JP (1) JPWO2023047599A1 (ja)
WO (1) WO2023047599A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197720A (ja) * 1997-07-25 1999-04-09 Oki Electric Ind Co Ltd 光伝送モジュール
JP2001119093A (ja) * 1999-10-19 2001-04-27 Oki Electric Ind Co Ltd 光モジュール
JP2002151732A (ja) * 2000-11-10 2002-05-24 Hamamatsu Photonics Kk 半導体光検出器の作製方法
JP2009537988A (ja) * 2006-05-16 2009-10-29 フリースケール セミコンダクター インコーポレイテッド パッド及び入力／出力（ｉ／ｏ）セルを有する集積回路
JP2014170823A (ja) * 2013-03-04 2014-09-18 Sumitomo Electric Ind Ltd 半導体集積受光デバイス
US20170194308A1 (en) * 2016-01-04 2017-07-06 Infinera Corporation Photonic integrated circuit package
JP2018148210A (ja) * 2017-03-03 2018-09-20 住友電工デバイス・イノベーション株式会社 コヒーレント光通信用受光デバイス
JP2019205014A (ja) * 2018-05-21 2019-11-28 日本電信電話株式会社 光通信機
WO2019239683A1 (ja) * 2018-06-14 2019-12-19 三菱電機株式会社 光変調器及び光送信モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197720A (ja) * 1997-07-25 1999-04-09 Oki Electric Ind Co Ltd 光伝送モジュール
JP2001119093A (ja) * 1999-10-19 2001-04-27 Oki Electric Ind Co Ltd 光モジュール
JP2002151732A (ja) * 2000-11-10 2002-05-24 Hamamatsu Photonics Kk 半導体光検出器の作製方法
JP2009537988A (ja) * 2006-05-16 2009-10-29 フリースケール セミコンダクター インコーポレイテッド パッド及び入力／出力（ｉ／ｏ）セルを有する集積回路
JP2014170823A (ja) * 2013-03-04 2014-09-18 Sumitomo Electric Ind Ltd 半導体集積受光デバイス
US20170194308A1 (en) * 2016-01-04 2017-07-06 Infinera Corporation Photonic integrated circuit package
JP2018148210A (ja) * 2017-03-03 2018-09-20 住友電工デバイス・イノベーション株式会社 コヒーレント光通信用受光デバイス
JP2019205014A (ja) * 2018-05-21 2019-11-28 日本電信電話株式会社 光通信機
WO2019239683A1 (ja) * 2018-06-14 2019-12-19 三菱電機株式会社 光変調器及び光送信モジュール

Also Published As

Publication number Publication date
JPWO2023047599A1 (ja) 2023-03-30

Similar Documents

Publication Publication Date Title
US9817294B2 (en) Optical modulation device
CN111123447B (zh) 光收发器、使用其的光收发器模块及光收发器的测试方法
US7536066B2 (en) Semiconductor chip module
US10175553B2 (en) Optical module
US11573476B2 (en) High frequency optical modulator with laterally displaced conduction plane relative to modulating electrodes
US20160161771A1 (en) Optical module
JP5082894B2 (ja) 光電伝送用コネクタ、光電伝送デバイスおよび電子機器
WO2018174083A1 (ja) Ｉｑ光変調器
US20070280578A1 (en) Optical interconnect apparatuses and electro-optic modulators for processing systems
JP6221263B2 (ja) 光変調器モジュール
JPWO2010021193A1 (ja) 光変調器
WO2020121928A1 (ja) 光送信機
JP2014197054A (ja) 光変調器
JP2016191871A (ja) 光デバイス
US8422834B2 (en) Semiconductor integrated circuits including optoelectronic device for changing optical phase
JP2012156947A (ja) 高周波接続配線基板、およびこれを備えた光変調器モジュール
WO2023047599A1 (ja) 光通信器
US20060024067A1 (en) Optical I/O chip for use with distinct electronic chip
JP2015102686A (ja) 光変調器
JP7087360B2 (ja) 光変調器及びそれを用いた光送信装置
JP3269654B2 (ja) 光電子送受信装置
JP7388021B2 (ja) 光デバイス
WO2023089774A1 (ja) ドライバ集積ｉｑ光変調器
US12019350B2 (en) Multi-segment electro-optic devices with low loss RF delay lines
WO2021060087A1 (ja) 光変調器及びそれを用いた光送信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21958471

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023549313

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 18691757

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE