WO2023031352A1 - Anordnung zur durchführung einer diskreten fouriertransformation - Google Patents

Anordnung zur durchführung einer diskreten fouriertransformation Download PDF

Info

Publication number
WO2023031352A1
WO2023031352A1 PCT/EP2022/074376 EP2022074376W WO2023031352A1 WO 2023031352 A1 WO2023031352 A1 WO 2023031352A1 EP 2022074376 W EP2022074376 W EP 2022074376W WO 2023031352 A1 WO2023031352 A1 WO 2023031352A1
Authority
WO
WIPO (PCT)
Prior art keywords
matrix
imaginary
real
phase
series
Prior art date
Application number
PCT/EP2022/074376
Other languages
English (en)
French (fr)
Inventor
Kai-Uwe Demasius
Original Assignee
Semron Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semron Gmbh filed Critical Semron Gmbh
Priority to CN202280059406.XA priority Critical patent/CN117916709A/zh
Publication of WO2023031352A1 publication Critical patent/WO2023031352A1/de

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron

Definitions

  • the present invention relates to a matrix arrangement with a matrix of resistive components (5) whose resistance values represent the coefficients of a discrete Fourier matrix and values representing a first set of input values (1) can be applied to word lines (2) of the matrix and to the bit lines ( 4) the matrix, values representing a second set of output values (3) that can be applied, and the input values (1) are defined by phase or amplitude, and with a current amplifier that sums the output values (3) and can be connected to the bit lines (4). is.
  • a discrete Fourier transformation has a wide range of applications, for example in audio and image processing or to simplify convolutions in artificial neural networks.
  • An example is the determination of a spectrogram in speech recognition using artificial neural networks.
  • Other applications are solving differential equations.
  • the discrete Fourier matrix thus has complex entries.
  • memristive matrix arrangements have already been proposed, which can carry out vector matrix multiplications very efficiently (WO2017131711A1).
  • the coefficients of the discrete Fourier matrix are realized here by means of adjustable resistance values in the matrix, for example with memristors in this case.
  • a total of 4 vector matrix multiplications are necessary to carry out a complex vector matrix multiplication, since both the input values and the coefficients of the matrix can be complex:
  • Possible delay filters which can contain capacitive elements, are mainly used to compensate for delays in the speed of sound or the circuit board. Phase switches are also primarily used to adapt the filter coefficients and not for the discrete Fourier transformation itself.
  • the object of this invention was therefore to enable an implementation which reduces the number of matrices in a discrete Fourier transformation.
  • this object is achieved according to an arrangement according to claim 1.
  • Embodiments of this are presented in the dependent claims 2-9.
  • An arrangement of the type mentioned at the outset is designed according to the invention in that the matrix arrangement also contains capacitive elements, in particular memcapacitive elements, which are designed so that a capacitive value can be stored.
  • the input values can also be defined by a number of periods.
  • the output values are integrated with each period and the output value increases the more periods there are in the input value.
  • Phase-sensitive amplifiers are required to split the output values into imaginary and real parts. This is able to extract the real and imaginary parts of the output values, even if, in contrast to the prior art, the real and imaginary parts are present on the same bit line.
  • the use of a phase-sensitive amplifier is explained in a favorable embodiment.
  • the phase-sensitive amplifiers contain two on the input side Switches which switch in opposite directions and the switching state is determined by a clock signal and the clock signals for the real part are phase-shifted by 0° and the clock signals for the imaginary part are phase-shifted by 90°, so that half periods of the output signal are always connected to the non-inverting and inverting input of the phase-sensitive amplifier are.
  • the output signals of the bit line are ultimately switched in such a way that the real part of the output signal in the amplifier provided for the real part, always whole positive and negative parts, are switched to the non-inverting and inverting input of the amplifier. Overall, this results in a DC component in the output of the amplifier, which can be integrated by a capacitor, for example.
  • partially positive and partially negative components are always switched to the amplifier so that both parts balance each other out.
  • the imaginary part of the output signal the situation is exactly the opposite, since the clock signal is phase-shifted by 90° between the real part of the amplifier and the imaginary part of the amplifier.
  • the amplifier can be a transconductance amplifier, for example, where the input voltage (output signal from the matrix) can be determined by the voltage drop across the parasitic bit line capacitance, and the output current is integrated via an integration capacitor.
  • This integration means that, for example, the number of periods in the input signal can also determine its level.
  • the resistance of the resistive elements represents the real part of the matrix coefficients and the capacitance of the capacitive elements represents the imaginary part of the matrix coefficients.
  • the matrix consists exclusively of capacitive elements, which are divided per matrix coefficient into positive real and negative real, and positive imaginary and negative imaginary capacitive elements, and a series capacitance is connected in series to the ground connection on the real bit lines and the imaginary Bit lines, a series resistance is arranged in series with the ground connection and the voltage drops across the series capacitance and the series resistance of phase-sensitive amplifiers can be measured.
  • V s R s *j ⁇ C Im *V in
  • the capacitance C Im introduces an imaginary shift and represents the imaginary part.
  • the coefficients of the matrix can have a real and an imaginary part even if the memory cells are only capacitive and not made up of resistive and capacitive elements.
  • the matrix consists exclusively of resistive elements, which per matrix coefficient are divided into positive real and negative real, as well as positive imaginary and negative imaginary resistances, and there is a series resistance for the ground connection on the real bit lines and the imaginary bit lines, a series capacitance is arranged for the ground connection and the voltage drops across the series resistances and the series capacitances can be measured by the phase-sensitive amplifiers.
  • a disadvantage of this and the previous embodiment is that four amplifiers are required in each case, since the real and imaginary parts are only affected by the series capacitances and -resistance arises.
  • each series capacitance and series resistance has both a real and an imaginary part due to the phase shift of the input signal, which necessitates the extra number of amplifiers.
  • a further embodiment is characterized in that the matrix consists of capacitive elements which, per matrix coefficient, are divided into positive real and negative real, and positive imaginary and negative imaginary capacitances, the real and imaginary capacitances having the same sign, respectively are connected to their own bit line and a 90° phase-shifted input signal can be applied to the imaginary capacitances and two phase-sensitive amplifiers for the real and imaginary output values are connected to the bit lines.
  • the phase shift of the matrix was achieved by series capacitances and series resistances.
  • the phase shift is achieved by a 90° phase shift in the input signal.
  • the array has a second set of word lines to which the quadrature input signal for the imaginary elements of the array is applied. Only the imaginary elements are connected to these word lines. The imaginary and real components of the same sign (positive and negative) each flow together onto a bit line. The advantage of this arrangement is that again only two amplifiers are required.
  • the matrix consists of resistive elements divided, per matrix coefficient, into positive real (20) and negative real (21), and positive imaginary (22) and negative imaginary (23) resistance, the real and imaginary Resistors of the same sign are each connected to a separate bit line (4) and a 90° phase-shifted input signal (24) is applied to the imaginary resistors (23) and two phase-sensitive in each case
  • Amplifiers (8) for the real and imaginary output values are connected to the bit lines (4).
  • This embodiment is identical to the previous one with the difference that the matrix consists of resistive elements.
  • 5 shows a capacitive matrix arrangement with a 90° phase-shifted input signal for the imaginary part
  • 6 shows a resistive matrix arrangement with a 90° phase-shifted input signal for the imaginary part
  • a matrix can be used in which the coefficients are represented by capacitive and resistive elements to represent the real and imaginary parts.
  • the horizontal lines are the word lines (2) to which the input values (1) are applied.
  • the output values (3) come from the bit lines
  • the mixed capacitive-resistive elements (7) can be divided into capacitive (6) and resistive elements (5) and represent the imaginary and real parts respectively. In this figure, a differential approach is used, so that each matrix coefficient consists of four elements. There are two phase-sensitive amplifiers (8) on each bit line to determine the real and imaginary output value.
  • Fig. 2 an embodiment for the phase-sensitive amplifier (8) is shown.
  • the positive and negative bit lines (4) are subtracted from each other by connecting two switches (9) upstream of the differential amplifier, which work in opposite directions and the connection between the bit lines (4) and the non-inverting (11) and inverting input (12) of the amplifier steer.
  • the switches are controlled by a clock signal
  • the 90° phase shift always covers the positive and negative part of the signal equally, so that this signal only has an alternating part and is filtered out.
  • the left-hand side in FIG. 2 is responsible for the imaginary component of the bit line signal, and the clock signal (10) is phase-shifted by 90°, so that the switching conditions are again identical to the right-hand side.
  • phase-sensitive amplifiers (8) shows a matrix with purely capacitive elements (6).
  • the phase shift of the elements is achieved by series capacitances (17) and series resistors (19) on the bit line, which are connected to ground (18). The voltage drop across this is detected by the phase-sensitive amplifiers (8).
  • capacitive elements (6) are used again, with the 90° phase shift of the imaginary part now being generated by a 90° phase shift of the input signal.
  • Fig. 6 shows the same arrangement as in Fig. 5 with resistive elements (5).

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Networks Using Active Elements (AREA)

Abstract

Der Erfindung, die eine Matrixanordnung mit einer Matrix von resistiven Bauelementen (5) betrifft, deren Widerstandswerte die Koeffizienten einer diskreten Fouriermatrix repräsentieren und an Wortleitungen (2) der Matrix einen ersten Satz von Eingangswerten (1), repräsentierende Werte anlegbar sind und an die Bitleitungen (4) der Matrix einen zweiten Satz von Ausgangswerten (3) repräsentierende Werte, anlegbar sind, und die Eingangswerte (1) durch Phase oder Amplitude definiert sind, und mit einem die Ausgangswerte (3) summierenden Stromverstärker, der an den Bitleitungen (4) anschließbar ist, liegt die Aufgabe zugrunde, eine Realisierung zu ermöglichen, welche die Anzahl der Matrizen bei einer diskreten Fouriertransformation reduziert. Dies wird dadurch gelöst, dass die Matrixanordnung auch kapazitive Elemente, insbesondere memkapazitive Elemente enthält, welche einen kapazitiven Wert speicherbar ausgebildet sind.

Description

Anordnung zur Durchführung einer diskreten
Fouriertransformation
Die vorliegende Erfindung betrifft eine Matrixanordnung mit einer Matrix von resistiven Bauelementen (5), deren Widerstandswerte die Koeffizienten einer diskreten Fouriermatrix repräsentieren und an Wortleitungen (2) der Matrix einen ersten Satz von Eingangswerten (1), repräsentierende Werte anlegbar sind und an die Bitleitungen (4) der Matrix einen zweiten Satz von Ausgangswerten (3) repräsentierende Werte, anlegbar sind, und die Eingangswerte (1) durch Phase oder Amplitude definiert sind, und mit einem die Ausgangswerte (3) summierenden Stromverstärker, der an den Bitleitungen (4) anschließbar ist.
Eine diskrete Fouriertransformation hat vielfältige Anwendungen, beispielsweise in der Audio- und Bildverarbeitung oder um Faltungen in künstlichen neuronalen Netzen zu vereinfachen. Ein Beispiel ist die Bestimmung eines Spektrogramms bei der Spracherkennung mittels künstlicher neuronaler Netze. Andere Anwendungen sind das Lösen von Differentialgleichungen.
Allerdings ist die Berechnung einer diskreten Fouriertransformation rechenaufwendig, weswegen das Verfahren der schnellen Fouriertransformation entwickelt wurde. Allerdings ist der Rechenaufwand nach wie vor groß.
Generell wird eine diskrete Fouriertransformation mit einer Vektor-Matrix Multiplikation durchgeführt, wobei die diskrete Fouriermatrix eingesetzt wird:
Figure imgf000004_0001
mit:
Figure imgf000004_0002
Diese Matrix wird mit dem diskreten Zeitvektor (x) multipliziert, um den diskreten Frequenzvektor (X) zu erhalten:
X = Wx
Die diskrete Fouriermatrix hat damit komplexe Einträge. Um diese Vektor-Matrixmultiplikation effizient durchzuführen wurden bereits memristive Matrixanordnungen vorgeschlagen, welche sehr effizient Vektor-Matrixmultiplikationen ausführen können (WO2017131711A1). Die Koeffizienten der diskreten Fouriermatrix werden hierbei mittels einstellbarer Widerstandswerten in der Matrix realisiert, beispielsweise mit Memristoren in dem Fall. Jedoch sind zur Durchführung einer komplexen Vektor-Matrix-Multiplikation insgesamt 4 Vektor-Matrix Multiplikationen notwendig, da sowohl die Eingangswerte, als auch die Koeffizienten der Matrix komplex sein können:
X = (Re(W) +j·Im(W)) ·(Re(x)+j·lm(x))
Dies ergibt aufgelöst:
Re(X)= Re(W) ·Re(x)- lm(W )·lm(x) Im(X)= Re(W) ·Im(x)+ Im(W) ·Re(x)
Somit wären insgesamt 4 Vektor Matrixmultiplikationen notwendig, was mit einem großen Flächenbedarf für die 4 Matrizen einhergeht. Weiterhin werden die Elemente häufig in positive und negative Werte aufgespalten, sodass 8 Vektor- Matrixmultiplikationen nötig wären. Durch die Ausnutzung einer Phaseninformation der Eingangswerte, ist eine komplexe Darstellung des Eingangswertes möglich, wodurch die Anzahl an Multiplikationen reduziert wird (WO2017131711A1).
In der Anmeldung CN113241053 wird eine Methode zur aktiven Kontrolle von Audiosignalen vorgestellt. Diese Anmeldung gehört jedoch zu einem anderen technischen Feld und wird vor allem zur Rauschunterdrückung in Audiosignalen verwendet. Zwar kommt eine Diskrete Fouriertransformation zum Einsatz jedoch wird diese vor allem eingesetzt um Frequenzbänder zu ermitteln und selber in der Anmeldung nicht optimiert.
Mögliche Verzögerungsfilter, welche kapazitive Elemente enthalten können, werden vor allem zum Ausgleich von Verzögerungen in der Schallgeschwindigkeit oder der Platine eingesetzt. Auch Phasenschalter werden vor allem zur Anpassung der Filterkoeffizienten eingesetzt und nicht zur Diskreten Fouriertransformation selber.
Aufgabe dieser Erfindung war es deswegen eine Realisierung zu ermöglichen, welche die Anzahl der Matrizen reduziert bei einer diskreten Fouriertransformation.
Erfindungsgemäß wird diese Aufgabe gemäß einer Anordnung, nach Anspruch 1 gelöst. Ausführungsformen hierzu sind in den abhängigen Ansprüchen 2 bis 9 dargestellt. Eine Anordnung der eingangs genannten Art wird erfindungsgemäß dadurch gestaltet, dass die Matrixanordnung auch kapazitive Elemente, insbesondere memkapazitive Elemente enthält, welche einen kapazitiven Wert speicherbar ausgebildet sind.
Das Hinzufügen von kapazitiven Elementen ermöglicht eine komplexe Darstellung der Matrix und durch memkapazitive Elemente kann die Kapazität der kapazitiven Elemente verändert werden: A = G +jωC
Mit der Admittanz A, dem Leitwert G und der Kapazität C.
In einer zweiten günstigen Ausführungsform können die Eingangswerte zusätzlich durch eine Periodenanzahl definiert sein.
Somit werden die Ausgangswerte mit jeder Periode integriert und der Ausgangswert wird höher, je mehr Perioden im Eingangswert vorliegen.
Um die Ausgangswerte in imaginär und real teil aufzuspalten sind phasenempfindliche Verstärker nötig. Dieser ist in der Lage den real- und imaginärteil der Ausgangswerte heraus zu extrahieren, selbst wenn im Gegensatz zum Stand der Technik, real- und imaginärteil an derselben Bitleitung vorliegen. Der Einsatz eines phasenempfindlichen Verstärkers, wird in einer günstigen Ausführungsform erläutert.
In einer weiteren günstigen Ausführungsform enthalten die phasenempfindlichen Verstärker zwei eingangsseitige Schalter, welche gegenläufig schalten und der Schaltzustand durch ein Taktsignal determiniert ist und die Taktsignale für den Realteil 0° phasenverschoben sind und die Taktsignale für den Imaginärteil 90° phasenverschoben sind, sodass immer halbe Perioden des Ausgangssignals mit dem nichtinvertierenden und invertierenden Eingang des phasenempfindlichen Verstärkers verbunden sind.
Die Ausgangssignale der Bitleitung werden letztlich so geschalten, dass der reale Anteil des Ausgangssignales im für den Realteil vorgesehenen Verstärker, immer ganze positive und negative Anteile auf den nichtinvertierenden und invertierenden Eingang des Verstärkers geschalten werden. Insgesamt ergibt sich damit ein Gleichanteil im Ausgang des Verstärkers, welcher beispielsweise von einem Kondensator auf integriert werden kann. Bei dem für den Imaginärteil vorgesehenen Verstärker werden immer teilpositive und teilnegative Anteile auf den Verstärker geschalten, sodass sich beide Teile ausgleichen. Für den imaginären Anteil des Ausgangssignals verhält es sich genau umgekehrt, da das Taktsignal 90° phasenverschoben ist, zwischen dem Realteil Verstärker und Imaginärteil Verstärker. Der Verstärker kann beispielsweise ein Transkonduktanzverstärker sein, wobei die Eingangsspannung (Ausgangssignal aus der Matrix) durch den Spannungsabfall über die parasitäre Bitleitungskapazität determiniert sein kann, und der Ausgangsstrom über einen Integrationskondensator integriert wird. Diese Integration führt dazu, dass beispielsweise die Periodenanzahl im Eingangssignal ebenfalls dessen Höhe determinieren kann. In einer fünften Ausführungsform repräsentiertder Widerstandswert der resistiven Elemente den Realteil der Koeffizienten der Matrix und der Kapazitätswert der kapazitiven Elemente den Imaginärteil der Koeffizienten der Matrix.
Nachteil dieser Anordnung ist, dass ebenfalls resistive Anteile nötig sind, welche einen statischen Stromverbrauch haben.
In einer weiteren Ausführungsform besteht die Matrix ausschließlich aus kapazitiven Elementen, welche pro Matrixkoeffizient, in positive reale und negative reale, sowie positive imaginäre und negative imaginäre kapazitive Elemente geteilt sind, und an den realen Bitleitungen eine Serienkapazität in Reihe zur Masseverbindung angeschlossen ist und den imaginären Bitleitungen ein Serienwiderstand in Reihe zur Masseverbindung angeordnet ist und die Spannungsabfälle über der Serienkapazität und dem Serienwiderstand von phasenempfindlichen Verstärkern messbar sind.
Wenn sich in Serie zu einer Kapazität (CRe) eine weitere Serienkapazität (Cs) befindet und das Eingangssignal in Form einer Spannung vorliegt, so gilt für den Stromfluss (unter der Voraussetzung CRe « Cs):
I= jωCRe ·Vin
Dieser Stromfluss führt zu folgendem Spannungsabfall über der Serienkapazität:
Figure imgf000008_0001
Somit führt die Kapazität CRe zu einer reellen Verschiebung und stellt den Realteil dar. Im Falle eines Serienwiderstandes (Rs) ergibt sich:
Vs = Rs·jωCIm ·Vin
Somit führt die Kapazität CIm zu einer imaginären Verschiebung und stellt den Imaginärteil dar. Auf diese Weise können die Koeffizienten der Matrix einen Real- und Imaginärteil besitzen, auch wenn die Speicherzellen nur kapazitiv sind und nicht aus resistiven und kapazitiven Elementen bestehen.
Ebenso denkbar ist in einer weiteren Ausführungsform, die Matrix ausschließlich aus resistiven Elementen besteht, welche pro Matrixkoeffizient, in positiv reale und negative reale, sowie positiv imaginäre und negativ imaginäre Widerstände geteilt sind, und sich an den realen Bitleitungen ein Serienwiderstand zur Masseverbindung befindet und den imaginären Bitleitungen eine Serienkapazität zur Masseverbindung angeordnet ist und die Spannungsabfälle über den Serienwiderständen und den Serienkapazitäten von den phasenempfindlichen Verstärkern messbar sind.
Das heißt im Falle von einer rein-resistiven Matrix vertauschen sich die Rollen der Serienkapazität und dem Serienwiderstand.
Ein Nachteil dieser und der vorhergehenden Ausführungsform ist, dass jeweils vier Verstärker notwendig sind, da die Real- und Imaginärteile erst durch die Serienkapazitäten und -widerstände entstehen. Man muss bedenken, dass jede Serienkapazität und Serienwiderstand jeweils sowohl einen Real- und Imaginärteil besitzt durch die Phasenverschiebung des Eingangssignals, was die extra Anzahl an Verstärkern notwendig macht.
Eine weitere Ausführungsform, ist dadurch gekennzeichnet, dadurch gekennzeichnet, dass die Matrix aus kapazitiven Elementen besteht, welche pro Matrixkoeffizient, in positive reale und negative reale, sowie positive imaginäre und negative imaginäre Kapazitäten geteilt sind, wobei die realen und imaginären Kapazitäten desselben Vorzeichens jeweils mit einer eigenen Bitleitung verbunden sind und an die imaginären Kapazitäten ein 90° phasenverschobenes Eingangssignal anlegbar sind und jeweils zwei phasenempfindliche Verstärker für den realen und imaginären Ausgangswert an die Bitleitungen angeschlossen sind.
In den letzten beiden Ausführungsformen wurde die Phasenverschiebung der Matrix durch Serienkapazitäten und Serienwiderständen erzielt. In dieser Ausführungsform wird die Phasenverschiebung durch eine 90° Phasenverschiebung im Eingangssignal erzielt. Die Matrix hat einen zweiten Satz an Wortleitungen, an denen das 90° phasenverschobene Eingangssignal für die imaginären Elemente der Matrix angelegt wird. An diese Wortleitungen sind ausschließlich die imaginären Elemente verbunden. Die imaginären und realen Komponenten gleichen Vorzeichens (positiv und negativ) fließen jeweils zusammen auf eine Bitleitung. Vorteil dieser Anordnung ist, dass wieder nur zwei Verstärker notwendig sind. In einer letzten Ausführungsform besteht die Matrix aus resistiven Elementen, welche pro Matrixkoeffizient, in einen positiven realen (20) und negativen realen (21), sowie positiven imaginären (22) und negativen imaginären (23) Widerstand geteilt sind, wobei die realen und imaginären Widerständen desselben Vorzeichens jeweils mit einer eigenen Bitleitung (4) verbunden sind und an die imaginären Widerständen (23) ein 90° phasenverschobenes Eingangssignal (24) angelegt wird und jeweils zwei phasenempfindliche
Verstärker (8) für den realen und imaginären Ausgangswert an die Bitleitungen (4) angeschlossen sind.
Diese Ausführungsform ist identisch zu der vorhergehenden mit dem Unterschied, dass die Matrix aus resistiven Elementen besteht.
Die Erfindung soll nachfolgend anhand mehrerer Ausführungsbeispiele näher erläutert werden. In den zugehörigen Zeichnungen zeigt
Fig. 1 eine Matrixanordnung mit resistiven und kapazitiven Elementen zur Darstellung der Matrixkoeffizienten
Fig. 2 eine Anordnung für den phasenempfindlichen Verstärker,
Fig. 3 eine Kapazitive Matrixanordnung mit Serienkapazitäten und Serienwiderständen,
Fig. 4 eine Resistive Matrixanordnung mit Serienkapazitäten und Serienwiderständen,
Fig. 5 eine Kapazitive Matrixanordnung mit 90° phasenverschobenen Eingangssignal für den Imaginärteil und Fig. 6 eine Resistive Matrixanordnung mit 90° phasenverschobenen Eingangssignal für den Imaginärteil
Wie in Fig. 1 dargestellt kann eine Matrix zum Einsatz kommen, bei der die Koeffizienten durch kapazitive und resistive Elemente repräsentiert werden, um den Real- und Imaginärteil darzustellen. Die waagerechten Linien sind die Wortleitungen (2), an denen die Eingangswerte (1) angelegt werden. Die Ausgangswerte (3) kommen aus den Bitleitungen
(4) heraus. Die gemischt kapazitiv-resistiven Elemente (7) können in kapazitive (6) und resistive Elemente (5) unterteilt werden und stellen jeweils den Imaginär und Realteil dar. In dieser Abbildung kommt ein differentieller Ansatz zum Einsatz, sodass jeder Matrixkoeffizient aus vier Elementen besteht. An den Bitleitungen befinden sich jeweils zwei phasenempfindliche Verstärker (8), um den realen und imaginären Ausgangswert zu bestimmen.
In Fig. 2 ist eine Ausführungsform für den phasenempfindlichen Verstärker (8) dargestellt. Die positive und negative Bitleitungen (4) werden voneinander subtrahiert, indem dem Differenzverstärker jeweils zwei Schalter (9) vorgeschaltet sind, welche gegenläufig arbeiten und die Verbindung zwischen den Bitleitungen (4) und dem nichtinvertierenden (11) und invertierenden Eingang (12) des Verstärkers steuern. Die Schalter werden über ein Taktsignal
(10) gesteuert. Für den Realteil des Ausgangssignals gilt an dem Verstärker zur Detektion des realen Anteils des Ausgangswertes (3) folgendes (rechte Seite von Fig. 2):
Generell ist das Taktsignal (10) so in Phase zu dem Realteil des Ausgangssignals, dass immer die positive und negative Hälfte des Sinussignals geschalten wird. Das heißt in Fig. 2 wird zunächst (Taktsignal=1) die positive Hälfte des Signals der positiven Bitleitung (4) (BL+) mit dem nichtinvertierenden Eingang (11) verbunden, während die negative Hälfte des Signals der negativen Bitleitung (BL-) mit dem invertierenden Eingang (12) verbunden ist. Während das Taktsignal (10) Null ist, drehen sich die Verhältnisse um, und die negative Hälfte des positiven Bitleitungssignals wird mit dem invertierenden Eingang (12) verbunden, während die positive Hälfte des negativen Bitleitungssignals mit dem nichtinvertierenden Eingang (11) verbunden ist. Auf diese Weise entsteht am Ausgang des Verstärkers ein gleichgerichtetes Sinussignal mit einem großen Gleichanteil, der aufintegriert werden kann oder gefiltert werden kann.
Für den imaginären Anteil des Bitleitungssignals am Verstärker für den Realteil, wird durch die 90° Phasenverschiebung immer der positive und negative Anteil des Signals gleichermaßen abgedeckt, sodass dieses Signal nur einen Wechselanteil besitzt und herausgefiltert wird.
Für den imaginären Anteil des Bitleitungssignals ist die linke Seite in Fig. 2 zuständig und das Taktsignal (10) ist 90° phasenverschoben, sodass die Schaltverhältnisse wieder identisch zu der rechten Seite sind.
In Fig. 3 ist eine Matrix mit rein kapazitiven Elementen (6) gezeigt. Die Phasenverschiebung der Elemente wird durch Serienkapazitäten (17) und Serienwiderstände (19) an der Bitleitung erzielt, welche mit Masse (18) verbunden sind. Dabei wird der Spannungsabfall über diesen von den phasenempfindlichen Verstärkern (8) detektiert.
In Fig. 4 ist selbige Matrix mit rein resistiven Elementen (5) gezeigt, wobei die Funktion der Serienwiderstände (19) und Serienkapazitäten (17) nun vertauscht ist.
In Fig. 5 kommen wieder kapazitive Elemente (6) zum Einsatz, wobei die 90° Phasenverschiebung des Imaginärteils nun durch eine 90° Phasenverschiebung des Eingangssignal erzieht wird.
Dieses liegt an einer zweiten Wortleitung (2) an, welches nur mit den imaginären Kapazitäten verbunden ist. Dabei fließt der reale und imaginäre Teil gleichen Vorzeichens auf jeweils eine eigene Bitleitung (4). Es sind nur zwei Verstärker (8) notwendig, was ein Vorteil gegenüber der Ausführung von Fig. 3 und 4 ist.
Fig. 6 zeigt dieselbe Anordnung wie in Fig. 5 mit resistiven Elementen (5).
Anordnung zur Durchführung einer diskreten
Fouriertransformation
Bezugszeichenliste
1 Eingangswerte
2 Wortleitungen
3 Ausgangswerte
4 Bitleitungen
5 resistive Bauelemente
6 kapazitive Bauelemente
7 gemischt resistive-kapazitive Bauelemente
8 phasenempfindlicher Verstärker
9 eingangsseitige Schalter
10 Taktsignal
11 nichtinvertierender Eingang
12 invertierender Eingang
13 positive reale Kapazitäten
14 negativ reale Kapazitäten
15 positiv imaginäre Kapazitäten
16 negativ imaginäre Kapazitäten
17 Serienkapazität
18 Masseverbindung
19 Serienwiderstand
20 positive reale Widerstände
21 negativ reale Widerstände
22 positiv imaginäre Widerstände
23 negativ imaginäre Widerstände
24 90 ° phasenverschobenes Eingangs signal

Claims

Anordnung zur Durchführung einer diskretenFouriertransformation Ansprüche
1. Matrixanordnung mit einer Matrix von resistiven
Bauelementen (5) , deren Widerstandswerte die
Koeffizienten einer diskreten Fouriermatrix repräsentieren und an Wortleitungen (2) der Matrix einen ersten Satz von Eingangswerten (1) , repräsentierende Werte anlegbar sind und an die
Bitleitungen (4) der Matrix einen zweiten Satz von
Ausgangswerten (3) repräsentierende Werte, anlegbar sind, und die Eingangswerte (1) durch Phase oder
Amplitude definiert sind, und mit einem die
Ausgangswerte (3) summierenden Stromverstärker, der an den Bitleitungen (4) anschließbar ist, d a d u r c h g e k e n n z e i c h n e t , dass die Matrixanordnung auch kapazitive Elemente (6) , insbesondere memkapazitive
Elemente enthält, welche einen kapazitiven Wert speicherbar ausgebildet sind.
2. Matrixanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass die Eingangswerte zusätzlich durch eine Periodenanzahl (1) definiert sind.
3. Matrixanordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , dass der summierende
Stromverstärker als phasenempfindlicher Verstärker ausgebildet ist.
4. Matrixanordnung nach Anspruch 3, dadurch gekennzeichnet, dass der phasenempfindliche Verstärker (8) zwei eingangsseitige Schalter (9) enthält, welche gegenläufig schalten und der Schaltzustand durch ein Taktsignal (10) determiniert ist und die Taktsignale für den Realteil 0° phasenverschoben sind und die Taktsignale für den Imaginärteil 90° phasenverschoben sind, sodass immer halbe Perioden des Ausgangssignals mit dem nichtinvertierenden (11) und invertierenden Eingang (12) des phasenempfindlichen Verstärkers (8) verbunden sind.
5. Matrixanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Widerstandswert der resistiven Elemente (5) den Realteil der Koeffizienten der Matrix und der Kapazitätswert der kapazitiven Elemente (6) den Imaginärteil der Koeffizienten der Matrix repräsentieren.
6. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Matrix ausschließlich aus kapazitiven Elementen (6) besteht, welche pro Matrixkoeffizient, in positive reale (13) und negative reale (14), sowie positive imaginäre (15) und negative imaginäre (16) kapazitive Elemente (6) geteilt sind, und an den realen Bitleitungen (4) eine Serienkapazität (17) in Reihe zur Masseverbindung (18) angeschlossen ist und den imaginären Bitleitungen ein Serienwiderstand (19) in Reihe zur Masseverbindung (18) angeordnet ist und die Spannungsabfälle über der Serienkapazität (17) und dem Serienwiderstand (19) von phasenempfindlichen Verstärkern (8) messbar sind.
7. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Matrix ausschließlich aus resistiven Elementen (5) besteht, welche pro
Matrixkoeffizient, in positiv reale (20) und negative reale (21) , sowie positiv imaginäre (22) und negativ imaginäre (23) Widerstände geteilt sind, und sich an den realen Bitleitungen (4) ein Serienwiderstand (19) zur Masseverbindung (18) befindet und den imaginären
Bitleitungen eine Serienkapazität (17) zur
Masseverbindung (18) angeordnet ist und die
Spannungsabfälle über den Serienwiderständen (19) und den Serienkapazitäten (17) von den phasenempfindlichen
Verstärkern (8) messbar sind.
8. Matrixanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Matrix aus kapazitiven
Elementen (6) besteht, welche pro Matrixkoef f izient , in positive reale (13) und negative reale (14) , sowie positive imaginäre (15) und negative imaginäre (16)
Kapazitäten geteilt sind, wobei die realen und imaginären Kapazitäten desselben Vorzeichens jeweils mit einer eigenen Bitleitung (4) verbunden sind und an die imaginären Kapazitäten (15, 16) ein 90° phasenverschobenes Eingangssignal (24) anlegbar sind und jeweils zwei phasenempfindliche Verstärker (8) für den realen und imaginären Ausgangswert an die
Bitleitungen (4) angeschlossen sind.
9. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Matrix aus resistiven Elementen besteht, welche pro Matrixkoeffizient, in einen positiven realen (20) und negativen realen (21), sowie positiven imaginären (22) und negativen imaginären (23) Widerstand geteilt sind, wobei die realen und imaginären Widerständen desselben Vorzeichens jeweils mit einer eigenen Bitleitung (4) verbunden sind und an die imaginären Widerständen (23) ein 90° phasenverschobenes Eingangssignal (24) angelegt wird und jeweils zwei phasenempfindliche Verstärker (8) für den realen und imaginären Ausgangswert an die Bitleitungen (4) angeschlossen sind.
PCT/EP2022/074376 2021-09-01 2022-09-01 Anordnung zur durchführung einer diskreten fouriertransformation WO2023031352A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280059406.XA CN117916709A (zh) 2021-09-01 2022-09-01 用于执行离散傅里叶变换的组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021004453.3 2021-09-01
DE102021004453.3A DE102021004453A1 (de) 2021-09-01 2021-09-01 Anordnung zur Durchführung einer diskreten Fouriertransformation

Publications (1)

Publication Number Publication Date
WO2023031352A1 true WO2023031352A1 (de) 2023-03-09

Family

ID=83438335

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/074376 WO2023031352A1 (de) 2021-09-01 2022-09-01 Anordnung zur durchführung einer diskreten fouriertransformation

Country Status (3)

Country Link
CN (1) CN117916709A (de)
DE (1) DE102021004453A1 (de)
WO (1) WO2023031352A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131711A1 (en) 2016-01-28 2017-08-03 Hewlett Packard Enterprise Development Lp Memristor crossbar array for performing a fourier transformation
US20190080230A1 (en) * 2017-09-11 2019-03-14 Samsung Electronics Co., Ltd. Method and system for performing analog complex vector-matrix multiplication
CN113241053A (zh) 2021-04-08 2021-08-10 中国计量大学 简化窄带无次级路径建模有源控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017131711A1 (en) 2016-01-28 2017-08-03 Hewlett Packard Enterprise Development Lp Memristor crossbar array for performing a fourier transformation
US20190080230A1 (en) * 2017-09-11 2019-03-14 Samsung Electronics Co., Ltd. Method and system for performing analog complex vector-matrix multiplication
CN113241053A (zh) 2021-04-08 2021-08-10 中国计量大学 简化窄带无次级路径建模有源控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CAI RUIZHE ET AL: "Memristor-Based Discrete Fourier Transform for Improving Performance and Energy Efficiency", 2016 IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI (ISVLSI), IEEE, 11 July 2016 (2016-07-11), pages 643 - 648, XP032958261, DOI: 10.1109/ISVLSI.2016.124 *

Also Published As

Publication number Publication date
DE102021004453A1 (de) 2023-03-02
CN117916709A (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
DE2450917C3 (de) Übertragungsfunktions-Steuernetzwerk
WO2023031352A1 (de) Anordnung zur durchführung einer diskreten fouriertransformation
DE4406300C2 (de) Lineares Interpolationsverfahren
DE2647981A1 (de) Aktives nebenschlussfilter
DE3922469C2 (de)
DE3602585A1 (de) Filter
DE3026741C2 (de) Spannungsteilerschaltung
DE3329665A1 (de) Schaltungsanordnung zur verstaerkung elektrischer signale
DE2655735C2 (de) Diskrete Amplitudenwerte verarbeitendes Transversalfilter
DE3109375C2 (de)
DE2012642A1 (de) Baustein für aktive RC-Filter
DE10047396C1 (de) Schaltungsanordnung zur umschaltbaren Verstärkung von Analogsignalen
DE3416536A1 (de) Recheneinrichtung zur schnellen fourier-transformation
DE2808581C2 (de) Filterschaltung mit einer Bandpaß- Übertragungsfunktion vierten Grades
DE2613199C2 (de) Automatische Verstärkungsregelschaltung
DE3711320C1 (en) Two-terminal network with controllable impedance
DE19701068A1 (de) Verfahren und Schaltungsanordnung zur Erzeugung von Sinus-/Cosinusschwingungen
DE3517338C2 (de) Anordnung zur Ermittlung des Betrags eines Vektors
DE2302283C3 (de) Schaltung mit einem Operationsverstärker als Stellverstarker in Pilotregelkreisen
DE19701067A1 (de) Verfahren und Schaltungsanordnung zur Frequenzvervielfachung
DE2142636B2 (de) Rechenwerk für die Durchführung digitaler Multiplikationen
WO2021233985A1 (de) Lock-in-verstärker mit optimaler rauschunterdrückung
DE3436214C2 (de)
EP0532781A1 (de) Integrierte Schaltungsanordnung mit einem analogen Netzwerk
DE3109375C3 (de)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22776878

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280059406.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022776878

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022776878

Country of ref document: EP

Effective date: 20240402