WO2022270317A1 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
WO2022270317A1
WO2022270317A1 PCT/JP2022/023167 JP2022023167W WO2022270317A1 WO 2022270317 A1 WO2022270317 A1 WO 2022270317A1 JP 2022023167 W JP2022023167 W JP 2022023167W WO 2022270317 A1 WO2022270317 A1 WO 2022270317A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
substrate
processing
gas
metal
Prior art date
Application number
PCT/JP2022/023167
Other languages
English (en)
French (fr)
Inventor
忠大 石坂
國弘 多田
隆 佐久間
良幸 花田
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020247000793A priority Critical patent/KR20240018637A/ko
Publication of WO2022270317A1 publication Critical patent/WO2022270317A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Abstract

第１の金属膜及びシリコン含有膜が設けられた基板に第１の処理ガスを供給して、前記第１の金属膜の表面における金属酸化物を除去する第１の酸化物除去工程と、前記基板に第２の処理ガスを供給して、前記シリコン含有膜の表面をシリサイドにするシリサイド形成工程と、前記第１の酸化物除去工程及び前記シリサイド形成工程の後に、前記基板に成膜ガスを供給して前記第１の金属膜及びシリサイド上に第２の金属膜を積層する成膜工程と、を実施する。

Description

基板処理方法及び基板処理装置
　本開示は、基板処理方法及び基板処理装置に関する。
　半導体装置を製造するにあたり、基板である半導体ウエハ（以下、ウエハと記載する）上に金属配線が形成される。この配線の形成工程においては金属膜の表面における酸化物の除去処理が行われる場合が有る。例えば特許文献１では、タングステン膜における当該酸化物を除去する手法について記載されている。
特開２０２０-５９９１６号公報
　本開示は、抵抗値が低い配線を基板に形成することができる技術を提供することを目的とする。
　本開示の基板処理方法は、第１の金属膜及びシリコン含有膜が設けられた基板に第１の処理ガスを供給して、前記第１の金属膜の表面における金属酸化物を除去する第１の酸化物除去工程と、
前記基板に第２の処理ガスを供給して、前記シリコン含有膜の表面をシリサイドにするシリサイド形成工程と、
前記第１の酸化物除去工程及び前記シリサイド形成工程の後に、前記基板に成膜ガスを供給して前記第１の金属膜及びシリサイド上に第２の金属膜を積層する成膜工程と、
を備える。
　本開示によれば、抵抗値が低い配線を基板に形成することができる。
本開示の一実施形態に係る処理がなされるウエハの縦断側面図である。 前記ウエハの縦断側面図である。 前記ウエハの縦断側面図である。 前記ウエハの縦断側面図である。 前記ウエハの縦断側面図である。 前記ウエハの縦断側面図である。 前記ウエハＡに対して行う処理フローを示すチャート図である。 前記処理を行うための基板処理装置の一実施形態を示す平面図である。 前記基板処理装置に設けられる処理モジュールの一例を示す縦断側面図である。
　本開示の基板処理方法の一実施形態について説明するにあたり、処理を行う前の基板であるウエハＡの構成について説明する。図１Ａは、処理前のウエハＡの表層を示す縦断側面図である。当該ウエハＡは例えばＳｉ（シリコン）により構成されているが、当該Ｓｉからなる層（Ｓｉ層）の表示は省略している。
上記のＳｉ層の上側にＳｉＯｘ（酸化シリコン）層１１が形成されており、このＳｉＯｘ層１１には縦長の孔が形成されており、当該孔内の下部側にはＷ（タングステン）膜２１が設けられている。なお、このＷ膜２１の下部側はＳｉ層に陥入するように形成されており、Buried Power Rail(BPR)と呼ばれる、当該ウエハＡから製造される半導体装置の微細化を目的とした配線構造となっている。
上記のＳｉＯｘ層１１及びＷ膜２１によって、上方に開口した凹部１２が形成されている。当該凹部１２の側壁はＳｉＯｘ層１１により構成されているが、この凹部１２の側壁については下側に比べて上側の開口幅が大きくなるように段１３を備えた構成とされている。上記のＳｉＯｘ層１１からなる段１３には縦方向（ウエハＡの厚さ方向）に沿った孔が設けられており、当該孔にはＳｉ膜２２が埋設されている。このＳｉ膜２２の上部は、段１３の上面から若干突出している。当該Ｓｉ膜２２は例えば、ウエハＡから製造される半導体装置のソースまたはドレインとして構成され、その下端は上記のＳｉ層に接続されている。
以上のように各膜及び各層が構成されるため、凹部１２の底部としてはＷ膜２１と、段１３をなすＳｉＯｘ層１１と、Ｓｉ膜２２と、によって構成されている。また、この凹部１２内に臨むＷ膜２１の表面及びＳｉ膜２２の表面については夫々自然酸化されることにより、ＷＯｘ膜（タングステン酸化膜）２３、ＳｉＯｘ膜２４とされている。
上記のウエハＡへの処理の概略を述べると、凹部１２内に金属配線としてＲｕ（ルテニウム）膜２７を成膜し、Ｗ膜２１及びＳｉ膜２２に対して積層させることで電気的にコンタクトさせる。このコンタクトの形成にあたり、Ｓｉ膜２２の表層についてはＴｉ（チタン）による金属シリサイド化を行う。さらにこの金属シリサイド化及びＲｕ膜の成膜の前に、ＷＯｘ膜２３及びＳｉＯｘ膜２４については除去する。
以下、ウエハＡの表面の変化の様子を示す図１Ｂ、図１Ｃ及び図２Ａ～図２Ｃも参照して、ウエハＡに対して行う一連の処理について説明する。また、図３の処理のフローチャートも適宜参照する。このフローチャートに示す一連の処理中、ウエハＡの周囲の環境は真空雰囲気とされる。即ちこの一連の処理中にウエハＡは大気曝露されない。なお、各処理はウエハＡを処理容器内に格納した状態で行われる。
先ず、ウエハＡに第３の処理ガスであるＮＨ３ガス及びＨＦガスを供給する。これらのガスとＳｉＯｘ膜２４とが反応し、当該ＳｉＯｘ膜２４はフルオロケイ酸アンモニウム（ＡＦＳ）膜２４Ａに変化（変質）する（図１Ｂ、ステップＳ１）。続いて、ウエハＡに不活性ガス、例えばＮ２ガスが供給されると共にステップＳ１実行時よりもウエハＡが高い温度に加熱される。それにより、ＡＦＳ膜２４Ａが昇華してウエハＡの表面から除去され、凹部１２内にＳｉ膜２２が露出する（図１Ｃ、ステップＳ２）。
続いて、ウエハＡが例えば４００℃程度の温度とされた状態で、当該ウエハＡに第１の処理ガスとしてＴｉＣｌ４（四塩化チタン）ガスが供給される。金属酸化膜であるＷＯｘ膜２３が当該ＴｉＣｌ４ガスと反応してエッチングされ、凹部１２内にＷ膜２１が露出する（図２Ａ、ステップＳ３）。続いて、例えばウエハＡがステップＳ３の実行時と同じ温度とされた状態で、第２の処理ガスとして、ＴｉＣｌ４ガスと、ＴｉＣｌ４に対する還元ガスであるＨ２ガスとが、ウエハＡに供給されると共に、これらのガスがプラズマ化されてプラズマＣＶＤが行われる。この処理中にＴｉＣｌ４が還元されてＴｉが生じ、ＳｉＯｘ層１１を被覆するように、配線バリア膜となるＴｉ膜２５が形成される。つまり凹部１２の側壁を被覆するように第３の金属膜であるＴｉ膜２５が成膜される。また、ＴｉはＳｉ膜２２上にも堆積し、プラズマのエネルギーによって当該ＴｉとＳｉ膜２２の表面とが反応して、金属シリサイド膜としてＴｉＳｉｘ（チタンシリサイド）膜２６が形成される。つまり、Ｓｉ膜２２を被覆するようにＴｉＳｉｘ膜２６が形成される（図２Ｂ、ステップＳ４）。なおＴｉはＷ膜２１に対する吸着性が比較的低いため、このステップＳ４においてＷ膜２１上へのＴｉ膜２５の成膜は抑制される。
その後、ウエハＡの温度が上記のステップＳ３、Ｓ４実行時よりも低い温度、例えば２００℃以下の温度とされる。そして、当該ウエハＡに成膜ガスとして例えばＲｕ３（ＣＯ）１２ガスが供給されてＣＶＤが行われる。それにより、凹部１２内に埋め込まれるようにＲｕ膜２７が形成される（図２Ｃ、ステップＳ５）。従って、上記したようにＲｕ膜２７とＷ膜２１との間にコンタクトが形成されると共に、Ｒｕ膜２７とＳｉ膜２２との間にＴｉＳｉｘ膜２６を介したコンタクトが形成される。なお、ステップＳ１、Ｓ２は第２の酸化膜除去工程、ステップＳ３は第１の酸化膜除去工程、ステップＳ４は金属シリサイド形成工程、ステップＳ５は成膜工程に相当する。
仮にＲｕ膜２７とＷ膜２１との間にＷＯｘが介在すると、これらのＲｕ膜２７とＷ膜２１との間の配線抵抗が大きくなってしまう。しかし上記のステップＳ３においてＷＯｘ膜２３が除去されているので、当該配線抵抗を小さくすることができる。また、仮にＲｕ膜２７とＳｉ膜２２との間にＳｉＯｘが介在すると、これらのＲｕ膜２７とＳｉ膜２２との間の配線抵抗が大きくなってしまう。しかし上記のようにステップＳ１、Ｓ２よりＳｉＯｘ膜２４が除去されているので、当該配線抵抗についても低くすることができる。さらにステップＳ４において、Ｓｉ膜２２の表面が金属シリサイド化され、ステップＳ５にてＴｉＳｉｘ膜２６を介してＳｉ膜２２とＲｕ膜２７とが接続されるため、Ｓｉ膜２２とＲｕ膜２７との間の配線抵抗について、より確実に低い値とすることができる。従って、既述のステップＳ１～Ｓ５を実施したウエハＡから製造される半導体装置について、配線抵抗を低くすることができる。
続いて、ステップＳ１～Ｓ５を実施することができる基板処理装置の一実施形態である基板処理装置３について、図４の平面図を参照して説明する。基板処理装置３は、ローダーモジュール３１、ロードロックモジュール３５、第１の真空搬送モジュール４１、第２の真空搬送モジュール４２、接続モジュール４３、第１の処理モジュール５１、第２の処理モジュール５２、第３の処理モジュール５３及び第４の処理モジュール５４を備えている。なお、以下の説明では、第１の真空搬送モジュール４１及び第２の真空搬送モジュール４２は、まとめて真空搬送モジュール４１、４２と記載する場合が有る。また、第１～第４の処理モジュール５１～５４については、単に処理モジュール５１～５４として記載する場合が有る。
ローダーモジュール３１、ロードロックモジュール３５、第１の真空搬送モジュール４１、接続モジュール４３、第２の真空搬送モジュール４２は、この順に直線状に横方向に並んで設けられている。以下の基板処理装置３に関する説明では、ローダーモジュール３１が位置する側を前方側、第２の真空搬送モジュール４２が位置する側を後方側とする。
　ローダーモジュール３１は、内部が大気圧である筐体と、筐体内に設けられるウエハＡの搬送機構３２と、ロードポート３３と、を備えている。ロードポート３３は本例では４つ、上記の筐体の前方側に左右に並んで設けられている。各ロードポート３３にはＦＯＵＰ（Front Opening Unified Pod）と呼ばれる、ウエハＡを格納する搬送容器３４が載置される。上記の搬送機構３２は例えば左右に移動可能な多関節アームによって構成されており、各ロードポート３３上の搬送容器３４と、各ロードロックモジュール３５との間でウエハＡを搬送可能である。
ロードロックモジュール３５については、本例では３つ左右に並んで設けられている。ロードロックモジュール３５は筐体を備えており、当該筐体は、その前方側、後方側に夫々設けられたゲートバルブＧを介してローダーモジュール３１、第１の真空搬送モジュール４１に接続されている。そして、筐体の前方側及び後方側のゲートバルブＧが閉じた状態で、当該筐体内の圧力を大気圧と真空圧力との間で変更自在である。また、上記の筐体内には当該ウエハＡが載置される不図示のステージが設けられており、当該ステージは、当該ロードロックモジュール３５に各々アクセスする上記の搬送機構３２及び後述の真空搬送機構４４に対して、ウエハＡを受け渡し可能に構成されている。
第１の真空搬送モジュール４１及び第２の真空搬送モジュール４２は互いに同様に構成されており、夫々筐体４１Ａ、４２Ａを備えている。筐体４１Ａ、４２Ａには排気口４５が各々開口しており、当該排気口４５には排気管の一端が接続されている。排気管の他端は、ターボ分子ポンプにより構成される排気機構４６に接続されており、排気機構４６による排気口４５からの排気により、筐体４１Ａ内及び筐体４２Ａ内が各々真空雰囲気に保たれる。
また、上記の接続モジュール４３は本例では２つ左右に並んで設けられている。接続モジュール４３は筐体４３Ａを備え、当該筐体４３Ａは真空搬送モジュール４１、４２の各筐体４１Ａ、４２Ａに接続されている。上記の排気機構４６による排気によって、接続モジュール４３の筐体４３Ａ内も筐体４１Ａ、４２Ａ内と同じ圧力の真空雰囲気とされる。筐体４３Ａ内にはウエハＷが載置されると共に、後述の真空搬送機構４４との間で当該ウエハＷを受け渡し可能に構成された不図示のステージが設けられている。
以降、排気機構４６によって真空雰囲気とされる筐体４１Ａ内、筐体４２Ａ内、筐体４３Ａ内をまとめて、ウエハＡの真空搬送路４０として記載する。筐体４１Ａ、４２Ａについて補足して説明すると、これらの筐体４１Ａ、４２Ａは、図示しないＮ２（窒素）ガスの供給部を各々備えており、当該Ｎ２ガスが筐体４１Ａ、４２Ａ内に夫々供給される。それによって真空搬送路４０の圧力は、処理モジュール５１～５４を各々構成する処理容器内の圧力よりも高い所定の圧力に保たれ、真空搬送路４０へのガスの流入が防止される。このＮ２ガス供給部によるＮ２ガスの供給が行われない状態で、上記の排気機構４６は真空搬送路４０を１×１０-７Ｔｏｒｒ（１．３３３×１０－５Ｐａ）よりも低い圧力にすることができるように構成されている。そのような構成とする理由は後述する。
第１の真空搬送モジュール４１の筐体４１Ａの左右の一方には、第１の処理モジュール５１及び第３の処理モジュール５３がゲートバルブＧ１を介して接続されており、これらの処理モジュール５１、５３は前後に並んで配置される。そして、筐体４１Ａの左右の他方には第２の処理モジュール５２及び第３の処理モジュール５３がゲートバルブＧ１を介して接続されており、これらの処理モジュール５２、５３は前後に並んで配置される。第２の真空搬送モジュール４２の筐体４２Ａの左右の一方、他方には２つずつ第４の処理モジュール５４がゲートバルブＧ１を介して接続されている。筐体４２Ａの左側、右側の各々で、２つの第３の処理モジュール５３は前後に並んで配置されている。なお、処理モジュール５１～５４では、互いに並行してウエハＡを処理可能である。第４の処理モジュール５４による処理が、他の処理モジュール５１～５３による処理よりも時間を要するため、本例では処理モジュール５１～５４の中のうち、第４の処理モジュール５４の数を最も多く設けることで、スループットの向上が図られている。
筐体４１Ａ内、４２Ａ内には真空搬送機構４４が設けられており、真空搬送機構４４は例えば前後に移動可能な多関節アームによって構成されている。筐体４１Ａ内の真空搬送機構４４は、ロードロックモジュール３５と、接続モジュール４３と、第１の処理モジュール５１と、第２の処理モジュール５２と、第３の処理モジュール５３との間でウエハＡを受け渡す。筐体４２Ａ内の真空搬送機構４４は、接続モジュール４３と第４の処理モジュール５４との間でウエハＡを受け渡す。
処理モジュール５１～５４の各々で行われる処理と、図３のフローで述べた各ステップＳとの対応を示す。第１の処理モジュール５１ではステップＳ１が行われ、第２の処理モジュール５２ではステップＳ２が行われ、第３の処理モジュール５３ではステップＳ３、Ｓ４が行われ、第４の処理モジュール５４ではステップＳ５が行われる。各処理モジュール５１～５４は各々、内部が真空雰囲気となるように排気される処理容器６１を備えており、各ステップＳは処理容器６１内で行われる。従って上記したステップＳ２、Ｓ３は、同一の処理容器６１内のウエハＡに対して行われる。なお、第３の処理モジュール５４は、第１の処理ガス供給部及び第２の処理ガス供給部を構成し、当該第３の処理モジュール５４の処理容器６１は第１の処理容器に相当する。そして、成膜ガス供給部を構成する第４の処理モジュール５４の処理容器６１は、第２の処理容器に相当する。
　基板処理装置３はコンピュータである制御部３０を備えており、この制御部３０は、プログラムを備えている。プログラムには、既述したウエハＡの処理及びウエハＡの搬送が行われるように命令（各ステップ）が組み込まれており、このプログラムは、記憶媒体、例えばコンパクトディスク、ハードディスク、ＤＶＤ等に格納され、制御部３０にインストールされる。制御部３０は当該プログラムにより基板処理装置３の各部に制御信号を出力し、各部の動作を制御する。具体的には処理モジュール５１～５４の動作、ゲートバルブＧ、Ｇ１の開閉、搬送機構３２の動作、各真空搬送機構４４の動作、排気機構４６の動作、ロードロックモジュール３５内の圧力の切替えなどの動作が制御される。上記の処理モジュール５１～５４の動作の制御とは、具体的には例えば後述するヒーター６６への電力供給によるウエハＡの温度制御、各ガスの処理容器６１内への給断の制御、処理モジュール５３については高周波電源７３のオンオフによるプラズマの形成の制御などである。
　基板処理装置３におけるウエハＡの搬送経路を述べると、ウエハＡは先ず、搬送容器３４→ローダーモジュール３１→ロードロックモジュール３５→第１の真空搬送モジュール４１の順で搬送される。そして、ウエハＡは第１の処理モジュール５１→第１の真空搬送モジュール４１→第２の処理モジュール５２→第１の真空搬送モジュール４１→第３の処理モジュール５３→第１の真空搬送モジュール４１→接続モジュール４３→第２の真空搬送モジュール４２→第４の処理モジュール５４の順で搬送される。その後、ウエハＡは第２の真空搬送モジュール４２→接続モジュール４３→第１の真空搬送モジュール４１→ロードロックモジュール３５→ローダーモジュール３１の順で搬送されて、搬送容器３４に戻される。
なお、ロードロックモジュール３５の筐体内の圧力は、第１の真空搬送モジュール４１へのウエハＡの搬送時には大気圧から真空に、ローダーモジュール３１へのウエハＡへの搬送時には真空から大気圧に切り替えられる。そして、このように第１の真空搬送モジュール４１に搬入されてから当該第１の真空搬送モジュール４１から搬出されるまで、ウエハＡは真空搬送路４０を介して各処理モジュール５１～５４の処理容器６１間を搬送されるので、上記したようにステップＳ１～Ｓ５の一連の処理が行われる間、ウエハＡは大気雰囲気に曝されない。
続いて処理モジュール５１～５４のうち、代表してステップＳ３、Ｓ４を行う第３の処理モジュール５３についての一例を、図５の縦断側面図を用いて説明する。上記したように第３の処理モジュール５３は処理容器６１を備えており、処理容器６１の側壁に形成されたウエハＡの搬送口が、上記のゲートバルブＧ１により開閉される。また、この第３の処理モジュール５３における処理容器６１は接地されている。そして、処理容器６１の壁面には排気管６２の一端が開口し、排気管６２の他端に設けられる排気機構６３により、処理容器６１内が所望の圧力の真空雰囲気となるように排気される。
処理容器６１内にはウエハＡを載置するステージ６４が設けられており、当該ステージ６４上にて突没自在に構成された昇降ピン６５により、当該ステージ６４と真空搬送機構４４との間でウエハＡが受け渡される。ステージ６４にはヒーター６６が埋設されており、処理中にウエハＡを既述した温度に加熱する。また、ステージ６４にはプラズマ形成用の電極６７が埋設されており、当該電極６７は接地されている。
処理容器６１の天井部には、絶縁部材６８を介してガスシャワーヘッド７１が設けられている。ガスシャワーヘッド７１には整合器７２を介して高周波電源７３が接続されている。ガスシャワーヘッド７１と、ステージ６４の電極６７とは平行平板電極として構成されており、高周波電源７３からの高周波の供給により、ガスシャワーヘッド７１と、ステージ６４との間にプラズマを形成することができる。
ガスシャワーヘッド７１には、ガス供給路７４の下流端が接続されている。このガス供給路７４の上流側は分岐して、ガス流路７５、７６、７７を構成している。ガス流路７５の上流端はＴｉＣｌ４ガス供給源７５Ａに接続されており、ガス流路７６の上流端はＨ２ガス供給源７６Ａに接続されており、ガス流路７７の上流端はＡｒガス供給源７７Ａに接続されている。なお、Ａｒ（アルゴン）ガスはプラズマ形成用ガスであり、且つＴｉＣｌ４ガス及びＨ２ガスに対するキャリアガスでもある。
ガス流路７５～７７にはバルブ及びマスフローコントローラを含むガス供給機器７８が介設されており、上記の制御部３０からの制御信号に従って下流側への各ガスの給断を行う。このような構成によりＴｉＣｌ４ガス、Ａｒガス、Ｈ２ガスを独立して処理容器６１内に供給することができる。ステップＳ３ではＴｉＣｌ４ガス及びＡｒガスが処理容器６１内に供給される。その際に高周波電源７３はオフとされ、既述したように処理容器６１内にプラズマは形成されずに、ＷＯｘ膜２３がエッチングされる。そして、ステップＳ４ではＴｉＣｌ４ガス、Ａｒガス、Ｈ２ガスが処理容器６１内に供給される。その際に高周波電源７３はオンとなり、既述したように処理容器６１内にプラズマが形成されて、Ｔｉ膜２５及びＴｉＳｉｘ膜２６が成膜される。
第３の処理モジュール５３以外の処理モジュール５１、５２、５４についても、第３の処理モジュール５３との差異点を中心に、簡単に説明しておく。これら処理モジュール５１、５２、５４については、高周波電源７３やステージ６４の電極６７が設けられておらず、処理容器６１内にプラズマが形成されない構成となっている。また、処理容器６１内にガスを供給するガス供給源としては、各々の処理モジュールで行う処理に応じたガスが貯留される。これらの差異点を除いて処理モジュール５１、５２、５４については、第３の処理モジュール５３と概ね同様の構成であり、従って、各処理容器６１内においてステージ６４上のウエハＡを例示した温度に加熱しつつ、例示した各ガスをウエハＡに供給して処理を行うことができる。
ところで、これまでに述べたようにステップＳ３、Ｓ４は第３の処理モジュール５３にて行われ、ステップＳ５は第４の処理モジュール５４にて行われる。つまりステップＳ３、Ｓ４と、ステップＳ５とは異なる処理容器６１にウエハＡを格納して行われる。これは、既述したようにステップＳ３、Ｓ４におけるウエハＡの処理温度と、ステップＳ５におけるウエハＡの処理温度とが異なるためである。つまり、このように別々の処理容器６１で処理を行うようにすることで、各処理容器６１内のステージ６４の温度を変化させる必要を無くして、スループットの向上が図られるように装置が構成されている。なお、このようにステップＳ３、Ｓ４と、Ｓ５と、を異なる処理容器内で行うのは、処理にＴｉを用いるステップＳ３、Ｓ４と、処理にＲｕを用いるステップＳ５とで、処理容器６１内の清浄化（クリーニング）の手法が異なることもその理由として挙げられる。
従って基板処理装置３の搬送経路の説明で示したように、ウエハＡは第３の処理モジュール５３の処理容器６１から、真空搬送路４０を通過して第４の処理モジュール５４の処理容器６１に搬送する搬送工程が行われる。その搬送工程の際に仮に真空搬送路４０に水分子が残留していると、その水分子に由来する酸素によりＷ膜２１の表面が再度酸化されてしまう。つまり、ステップＳ３にてＷＯｘ膜２３を除去しているが、当該ＷＯｘ膜２３がＲｕ膜２７の成膜前に再度形成されてしまうことになる。
そこで基板処理装置３について、メンテナンス等により真空搬送路４０が大気に開放された後は、排気機構４６の排気によって真空搬送路４０の圧力を１×１０-７Ｔｏｒｒよりも低い圧力とすることで、真空搬送路４０から水分子を略完全に除去する。真空搬送路４０に残留する水分子の除去について述べたが、真空搬送路４０にリークする各成分もこの排気によって除去される。従って、当該成分に含まれる酸素分子などのＷＯｘ膜２３を形成する要因となる各分子も同時に除去されることになる。なお、この際に真空搬送路４０へのＮ２ガスの供給は行わない。
その後、排気機構４６による排気状態を維持したまま（真空搬送路４０へのガス供給が無いとした場合に１×１０-７Ｔｏｒｒよりも低い圧力となる排気状態としたまま）、真空搬送路４０へのＮ２ガスの供給を行い、真空搬送路４０の圧力を上昇させる。それによって、既述したように処理容器６１から真空搬送路４０へのガスの流入が防止される状態とする。そして、そのように排気とＮ２ガスの供給とが行われた状態で、真空搬送路４０にウエハＡが搬送され、既述した順番で処理モジュール５１～５４間を受け渡されて処理される。以上のように、真空搬送路４０が１×１０-７Ｔｏｒｒより低い圧力とされた後にウエハＡの搬送及び処理が行われ、そのウエハＡの処理が終了するまでの間は、真空搬送路４０は大気曝露されない運用とされる。
上記したようにウエハＡは水分子が略無い状態の真空搬送路４０を通過して、第３の処理モジュール５３から第４の処理モジュール５４へ搬送される。そのため、この搬送中におけるＷＯｘ膜２３の再度の形成が防止される。ＷＯｘ膜２３の再形成の防止について述べてきたが、このように真空搬送路４０の水分子が除去されているため、ステップＳ１，Ｓ２でＳｉＯｘ膜２４が除去された後、Ｒｕ膜２７が成膜されるまでの間における当該ＳｉＯｘ膜２４の再形成についても防止される。
なお、上記の１×１０-７Ｔｏｒｒより低い圧力とは、処理容器６１間のウエハＡの搬送に要する時間が２０秒以下であるとした場合に、酸素原子が膜に１層付着しないとされる圧力である。従って、上記した搬送経路でウエハＡを搬送するにあたり、一つの処理モジュールから次の処理モジュールへの搬送に要する時間が２０秒以下であればウエハＷ表面の酸化を回避でき、当該表面を清浄に保ことができる。そのように真空搬送機構４４の搬送動作を制御してもよい。
ところでステップＳ３について、プラズマエッチングを行うことでＷＯｘ膜２３を除去することも考えられる。しかし上記のようにハロゲン化物であるＴｉＣｌ４からなるガスを用いてプラズマを形成せずにエッチングを行うことで、ＳｉＯｘ層１１がダメージを受けることが防止される。その結果として、半導体装置の配線の信頼性を高いものとすることができる。
そしてステップＳ３、Ｓ４については、同じ第３の処理モジュール５３の処理容器６１内、つまり同一の処理容器６１内で行われる。従って、ステップＳ３の終了後、ステップＳ４の開始までの時間の短縮化を図ることができるので、基板処理装置３のスループットの向上を図ることができる。また、そのように処理容器６１を共通化することで、基板処理装置３の構成の簡素化を図ることができるという利点も有る。
さらに共通の処理容器６１でステップＳ３、Ｓ４を行うにあたり、ステップＳ３、Ｓ４で各々ＴｉＣｌ４ガスが用いられ、プラズマ形成の有無及びＨ２ガスの供給の有無によって、ウエハＡに対して異なる処理がなされるようにしている。そのようにステップＳ３、Ｓ４で共通してＴｉＣｌ４ガスが用いられるため、処理容器６１に接続される配管系について簡素なものとすることができるので、装置の製造コストや運用コストの低減を図ることができる利点が有る。
なお、ステップＳ３のＷＯｘ膜２３の除去は、ＴｉＣｌ４以外のハロゲン化物からなるガスを用いてもよい。具体例を挙げると、ＢＣｌ３ガス、ＷＦ６ガス、ＷＣｌ５ガス、ＷＣｌ６ガスやなどを用いることができる。その他にＭｏのハロゲン化物や、ＴｉＣｌ４以外のＴｉのハロゲン化物を用いてもよい。ただし、上記したようにステップＳ３、Ｓ４では共通のガスを用いることが好ましいため、ステップＳ３ではハロゲン化金属であるＴｉＣｌ４ガスを用いることが好ましい。なお上記のＢＣｌ３ガスのように、ステップＳ４で用いるＴｉＣｌ４ガスとは異なるハロゲン化物からなるガスをステップＳ３で用いるとしても、これらステップＳ３、Ｓ４は同じ処理容器６１内におけるウエハＡに対して行うことができる。なお、このステップＳ３ではハロゲン含有ガスと共に、不活性ガスとしてＡｒガスを共に供給するように述べたが、当該不活性ガスとしてはＡｒガスに限られず例えばＮ２ガスを供給するようにしてもよい。
凹部１２内へのＲｕ膜２７の成膜についてはＲｕ３（ＣＯ）１２からなる成膜ガスを用いることには限られない。例えば、（2,4-dimethylpentadienyl）(ethylcyclopentadienyl)ruthenium［(Ru(DMPD)(EtCp)］、bis（2，4-dimethylpentadienyl）Ruthenium［Ru(DMPD)2］、(4- dimethylpentadienyl)(methylcyclopentadienyl) Ruthenium［(Ru(DMPD)(MeCp)］、Bis(Cyclopentadienyl)Ruthenium［(Ru(C5H5)2］、Cis-dicarbonyl bis(5-methylhexane-2,4-dionate)ruthenium(II)、bis(ethylcyclopentadienyl)Ruthenium(II)［Ru(EtCp)2］、Ru（chd）(ipmb)、Ru(EtBz)(EtCHD)等を含むガスをＲｕ３（ＣＯ）１２の代りに用いてＲｕ膜２７の成膜を行うことができる。
凹部１２内に形成する第２の金属膜としては配線抵抗値を小さくするために、Ｒｕ膜２７とすることが好ましいが、当該Ｒｕ膜２７を形成することには限られない。例えば、成膜ガスを供給することで、Ｒｕ膜２７の代わりにＭｏ（モリブデン）膜や、Ｗ膜を形成しても比較的小さい配線抵抗値とすることができるため好ましい。なお、第１の金属膜であるＷ膜２１上にＲｕ膜２７を積層する例を示したが、この第１の金属膜についてもＷ膜であることには限られず、第２の金属膜として例示されるＲｕ膜やＭｏ膜であってもよい。
上記の例では金属シリサイド化されるシリコン含有膜としてはＳｉ膜２２であるが、当該Ｓｉ膜２２であることには限られない。具体的には例えばＳｉＧｅ（シリコンゲルマニウム）膜であってもよい。なおここでいうシリコン含有膜とは、シリコン自体により構成される膜（即ち、Ｓｉ膜）か、あるいは上記のＳｉＧｅ膜のように複数の構成成分からなり、その構成成分のうちの一つがシリコンである膜の意味であり、不純物としてシリコンを含む膜の意味では無い。
上記の基板処理装置３については例えば第１の処理モジュール５１及び第２の処理モジュール５２が設けられず、ステップＳ１、Ｓ２が行われない構成であってもよい。具体的には例えばＳｉＯｘ膜２２については基板処理装置３の外部でウエットエッチングによって除去し、その後にウエハＡを基板処理装置３に搬送してもよい。このように基板処理装置３ではステップＳ３以降のＷＯｘ膜２３の除去以降の処理のみが行われる場合が有る。上記の真空搬送路４０を１×１０-７Ｔｏｒｒよりも低い圧力にすることについて補足すると、このステップＳ３以降の処理のみ行われる装置構成である場合、ＷＯｘ膜２３の除去を終えて真空搬送路４０にウエハＷが搬送される前に、当該真空搬送路４０が上記の範囲の真空度に到達していればよい。それによってＷＯｘ膜２３の除去後、Ｒｕ膜２７の形成までの各段階におけるＷＯｘ膜２３の再形成を防止する。基板処理装置３でＳｉＯｘ膜２４の除去も行う場合は、例えばＳｉＯｘ膜２４の除去を終えて第２の処理モジュール５２から真空搬送路４０にウエハＷが搬送される前に、そのような真空度とされればよい。その他に、上記したようにロードロックモジュール３５から真空搬送路４０にウエハＷが搬送される前のタイミングで、真空搬送路４０が上記の範囲の真空度に到達するようにしてもよい。
また、上記の図３のフローで示した例では、ステップＳ３のＷＯｘ膜２３の除去を先に、ステップＳ４のシリサイドの形成及びＴｉ膜２５の成膜を後に行っている。しかし、ステップＳ４を先に行い、ステップＳ３を後に行ってもよい。ただし、その場合はステップＳ４でＷＯｘ膜２３上にＴｉ膜が形成されることになる。そのために後のステップＳ３で、ＷＯｘ膜２３の除去を完了するまでに比較的長い時間を要するおそれが有るため、図３で述べたようにステップＳ３、Ｓ４の順で行うことが好ましい。
なお、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更、組み合わせがなされてもよい。
Ａ　　　　　　ウエハ
２１　　　　　Ｗ膜
２２　　　　　Ｓｉ膜
２３　　　　　ＷＯｘ膜
２６　　　　　ＴｉＳｉｘ膜
２７　　　　　Ｒｕ膜

 

Claims (11)

  1. 第１の金属膜及びシリコン含有膜が設けられた基板に第１の処理ガスを供給して、前記第１の金属膜の表面における金属酸化膜を除去する第１の酸化膜除去工程と、
    前記基板に第２の処理ガスを供給して、前記シリコン含有膜の表面に金属シリサイド膜を形成する金属シリサイド形成工程と、
    前記第１の酸化物除去工程及び前記金属シリサイド形成工程の後に、前記基板に成膜ガスを供給して前記第１の金属膜及び前記金属シリサイド膜上に第２の金属膜を積層する成膜工程と、
    を備える基板処理方法。
  2. 前記金属シリサイド形成工程は、前記第１の酸化膜除去工程の後に行われる請求項１記載の基板処理方法。
  3. 前記金属シリサイド形成工程を行う前に、前記基板に第３の処理ガスを供給して前記シリコン含有膜の表面におけるシリコン酸化膜を変質させ、当該基板を加熱して変質した前記シリコン酸化膜を昇華させて除去する第２の酸化膜除去工程が行われる請求項１記載の基板処理方法。
  4. 前記第１の処理ガスはハロゲン化物を含むガスであり、
    前記第１の酸化膜除去工程は、当該第１の処理ガスをプラズマ化させずに行う請求項１記載の基板処理方法。
  5. 前記第１の処理ガス及び前記第２の処理ガスは互いに同じハロゲン化金属を含むガスであり、
    前記金属シリサイド形成工程は、前記第２の処理ガスをプラズマ化させて行う請求項４記載の基板処理方法。
  6. 前記ハロゲン化金属は、四塩化チタンである請求項５記載の基板処理方法。
  7. 前記第１の金属膜及び前記シリコン含有膜は、酸化シリコンにより側壁が形成される凹部の底部を構成し、
    前記金属シリサイド形成工程は、前記凹部の側壁を被覆するように第３の金属膜を形成する工程を含み、
    前記成膜工程は、前記第３の金属膜が形成された凹部内に当該第２の金属膜を埋め込む工程である請求項１記載の基板処理方法。
  8. 前記第２の金属膜は、ルテニウム膜、タングステン膜またはモリブデン膜である請求項１記載の基板処理方法。
  9. 前記第１の酸化膜除去工程及び前記金属シリサイド形成工程は同一の処理容器内の前記基板に対して行われる請求項１記載の基板処理方法。
  10. 前記第１の酸化膜除去工程は内部が真空雰囲気とされる第１の処理容器内の前記基板に対して行われ、
    前記成膜工程は内部が真空雰囲気とされ、前記第１の処理容器とは異なる第２の処理容器内の前記基板に対して行われ、
    前記第１の酸化膜除去工程を行った後、前記基板を前記第１の処理容器から前記第２の処理容器へ真空雰囲気とされる搬送路を介して搬送する搬送工程と、
    前記搬送工程において前記搬送路に前記基板が搬送される前に当該搬送路の圧力を１．３３３×１０－５Ｐａより低い圧力にする工程と、
    を備える請求項１記載の基板処理方法
  11. 前記第１の金属膜の表面における金属酸化物を除去するための第１の処理ガスを、第１の金属膜及びシリコン含有膜が設けられた基板に供給する第１の処理ガス供給部と、
    前記シリコン含有膜の表面に金属シリサイド膜を形成するための第２の処理ガスを、前記基板に供給する第２の処理ガス供給部と、
    前記第１の処理ガス及び第２の処理ガスが供給された前記基板に成膜ガスを供給し、前記第１の金属膜及び金属シリサイド膜上に第２の金属膜を積層するための成膜ガス供給部と、
    を備える基板処理装置。
PCT/JP2022/023167 2021-06-22 2022-06-08 基板処理方法及び基板処理装置 WO2022270317A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247000793A KR20240018637A (ko) 2021-06-22 2022-06-08 기판 처리 방법 및 기판 처리 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021103472A JP2023002305A (ja) 2021-06-22 2021-06-22 基板処理方法及び基板処理装置
JP2021-103472 2021-06-22

Publications (1)

Publication Number Publication Date
WO2022270317A1 true WO2022270317A1 (ja) 2022-12-29

Family

ID=84543879

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/023167 WO2022270317A1 (ja) 2021-06-22 2022-06-08 基板処理方法及び基板処理装置

Country Status (4)

Country Link
JP (1) JP2023002305A (ja)
KR (1) KR20240018637A (ja)
TW (1) TW202316518A (ja)
WO (1) WO2022270317A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115797A (ja) * 2005-10-19 2007-05-10 Tokyo Electron Ltd 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2008118088A (ja) * 2006-10-11 2008-05-22 Fujitsu Ltd 半導体装置の製造方法
JP2020059916A (ja) * 2018-10-04 2020-04-16 東京エレクトロン株式会社 表面処理方法及び処理システム
US20200135578A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated Circuits with Buried Interconnect Conductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115797A (ja) * 2005-10-19 2007-05-10 Tokyo Electron Ltd 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2008118088A (ja) * 2006-10-11 2008-05-22 Fujitsu Ltd 半導体装置の製造方法
JP2020059916A (ja) * 2018-10-04 2020-04-16 東京エレクトロン株式会社 表面処理方法及び処理システム
US20200135578A1 (en) * 2018-10-31 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated Circuits with Buried Interconnect Conductors

Also Published As

Publication number Publication date
KR20240018637A (ko) 2024-02-13
JP2023002305A (ja) 2023-01-10
TW202316518A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
JP5048352B2 (ja) 基板処理方法及び基板処理装置
JP5207615B2 (ja) 成膜方法および基板処理装置
US5709757A (en) Film forming and dry cleaning apparatus and method
TW202117931A (zh) 間隙填充沉積製程
JP2008192643A (ja) 基板処理装置
JP6559107B2 (ja) 成膜方法および成膜システム
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
JPH10340857A (ja) 半導体装置の製造方法及び半導体製造装置
KR20170128123A (ko) 코발트에 대한 망간 배리어 층 및 접착 층
JP3381774B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
US20180061657A1 (en) Substrate Processing Method
US6197674B1 (en) CVD-Ti film forming method
WO2021060115A1 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP4517595B2 (ja) 被処理体の搬送方法
WO2022270317A1 (ja) 基板処理方法及び基板処理装置
JP3020567B2 (ja) 真空処理方法
JP2008192835A (ja) 成膜方法，基板処理装置，および半導体装置
TWI821661B (zh) 金屬阻障層之摻雜
TW202122618A (zh) 銅表面上之選擇性鈷沉積
US20230090881A1 (en) Film-forming method and film-forming system
US20230093323A1 (en) Film forming apparatus, film forming method, and film forming system
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
JP2023058373A (ja) 成膜方法及び基板処理装置
JP2001127005A (ja) 半導体装置の製造方法、その製造装置及び半導体装置
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22828234

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20247000793

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247000793

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE