WO2022259645A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2022259645A1
WO2022259645A1 PCT/JP2022/008480 JP2022008480W WO2022259645A1 WO 2022259645 A1 WO2022259645 A1 WO 2022259645A1 JP 2022008480 W JP2022008480 W JP 2022008480W WO 2022259645 A1 WO2022259645 A1 WO 2022259645A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
signal
photodetector
circuit
diode
Prior art date
Application number
PCT/JP2022/008480
Other languages
English (en)
French (fr)
Inventor
秀和 菊池
挙文 高塚
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US18/561,786 priority Critical patent/US20240240984A1/en
Publication of WO2022259645A1 publication Critical patent/WO2022259645A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4413—Type
    • G01J2001/442—Single-photon detection or photon counting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G01J2001/4466—Avalanche

Definitions

  • the present disclosure relates to a photodetector.
  • SPAD Single Photon Avalanche Diode
  • the SPAD generates avalanche amplification when a single photon is received at the PN junction with a voltage higher than the breakdown voltage applied (Geiger mode).
  • a SPAD is used, for example, as a photoelectric conversion unit for each pixel of a distance measuring device.
  • FIG. 15A is a circuit diagram showing the configuration of a photodetector.
  • This photodetection device includes a plurality of photodetection units 1, an inter-pixel average acquisition section 2, a time average acquisition section 3, and an ADC (analog-to-digital converter) 4.
  • Each photodetection unit 1 comprises a timing detection circuit 1a, a buffer 1b, a sample-and-hold circuit 1c, a monitoring SPAD 11, and a recharge transistor 12.
  • This photodetector can control the SPAD bias of the monitoring SPAD 11 by measuring the quench voltage of the monitoring SPAD 11 .
  • the cathode of the monitoring SPAD 11 is intermittently recharged by the recharge transistor 12 to wait for incident photons.
  • the cathode voltage Vk of the monitoring SPAD 11 drops sharply, reaches the quench voltage, and stops.
  • timing detection circuit 1a This sudden voltage drop is detected by the timing detection circuit 1a.
  • the timing detection circuit 1a generates a trigger pulse (trigger signal) TRG after an appropriate delay, and the trigger pulse TRG lasts for an appropriate time.
  • the sample hold circuit 1c takes in the quench voltage via the buffer 1b.
  • the quench voltage varies depending on the individual monitoring SPAD11. Also, even for the same individual monitoring SPAD 11, the quench voltage changes each time an avalanche breakdown occurs. In order to control the bias applied to the monitoring SPAD 11, it is necessary to cause a large number of avalanche breakdowns with a large number of monitoring SPADs 11 and obtain the average value of the large number of resulting quench voltages.
  • the photodetector in FIG. 15A includes an inter-pixel average acquisition unit 2, a time average acquisition unit 3, and an ADC 4. These quench voltages are averaged between pixels (between the photodetection units 1) by the inter-pixel average acquisition unit 2, averaged within a certain period of time by the time average acquisition unit 3, and converted into digital values by the ADC 4.
  • FIG. 15B is a timing chart showing the operation of the photodetector of FIG. 15A.
  • FIG. 15B shows the timing at which photons are incident on a certain monitoring SPAD 11, the cathode voltage Vk from the monitoring SPAD 11, the trigger signal TRG from the timing detection circuit 1a, the control signal XRCG to the gate of the recharge transistor 12, and the output from the sample hold circuit 1c.
  • the output signal Vsh is shown.
  • the time interval between photons incident on each monitoring SPAD 11 is random. Also, when the incident light has a low illuminance, the probability that this time interval will be long increases. If photons do not enter the monitoring SPAD 11 and no avalanche breakdown occurs, no trigger pulse TRG is generated, and the sample-and-hold circuit 1c continues to hold the quench voltage that was last captured.
  • the voltage information stored in the capacitor of the sample-and-hold circuit 1c has a life span, and the stored voltage held for a long time diverges from the captured quench voltage. Therefore, when the incident light has a low illuminance, the quench voltage cannot be measured accurately, and the SPAD bias cannot be controlled based on the quench voltage information.
  • the present disclosure provides a photodetector capable of accurately measuring the signal voltage from the diode that detects light.
  • a photodetector includes a first diode that receives light and outputs a signal voltage, a digital-to-analog converter that outputs a reference voltage in synchronization with a clock signal, the signal voltage and the a comparison circuit for comparing with a reference voltage; a trigger circuit for outputting a trigger signal according to the signal voltage; a flip-flop for capturing the output signal from the comparison circuit according to the trigger signal; and a first counter that counts the value of the output signal from the flip-flop and outputs a digital value that changes according to the average voltage of the characteristic point of the signal voltage. Accordingly, for example, by maintaining the measurement result for calculating the average voltage as a digital value for a long period of time, it is possible to accurately measure the average voltage.
  • the first counter increments the count value when the value of the output signal from the flip-flop is 1 at the edge of the clock signal, so that the characteristic point of the signal voltage is may output the digital value that varies according to the average voltage of Thereby, for example, it is possible to operate the first counter so as to output a value that changes according to the average voltage as a digital value.
  • the characteristic point of the signal voltage is the avalanche quench of the signal voltage
  • the first counter is the digital value that changes according to the average value of the quench voltage of the signal voltage. may be output. This makes it possible to accurately measure the average value of the quench voltage when, for example, avalanche is to be detected.
  • the first diode may be a SPAD (Single Photon Avalanche Diode). This allows, for example, an accurate measurement of the average voltage for SPADs where long time intervals between photons cause problems.
  • SPAD Single Photon Avalanche Diode
  • the digital-to-analog converter may sweep the reference voltage by increasing the reference voltage stepwise. As a result, for example, even if the voltage at the characteristic point of the signal voltage fluctuates greatly, it is possible to accurately measure the average voltage.
  • the trigger circuit includes a pulse detection circuit including an inverter that receives the signal voltage, and a delay circuit that delays an output signal from the pulse detection circuit to generate the trigger signal. may be provided. This makes it possible, for example, to accurately measure the average voltage with a suitable trigger signal.
  • the photodetector of the first aspect includes a recharge transistor electrically connected to the first diode, the comparison circuit, and the trigger circuit, and the digital-to-analog converter in synchronization with the clock signal.
  • a second counter to control may be further provided. This makes it possible, for example, to recharge and control the diodes appropriately.
  • the photodetector according to the first aspect includes a third counter that counts the number of clock cycles in which the characteristic point of the signal voltage is detected, and the signal voltage using the digital value and the clock cycle number.
  • An arithmetic circuit for calculating the average voltage of the feature points may also be provided.
  • the count value (the number of clock cycles) of the third counter to calculate the average voltage, it is possible to accurately calculate the average voltage.
  • the comparison circuit includes a first source follower that receives the signal voltage, a second source follower that receives the reference voltage, an output voltage from the first source follower and the first source follower. and a comparator for comparing the output voltages from the two source followers. This makes it possible to accurately measure the average voltage by reducing the shift of the signal voltage due to kickback, for example.
  • the photodetector according to the first aspect may further include a feedback circuit that feeds back a signal generated according to the digital value to the first diode.
  • a feedback circuit that feeds back a signal generated according to the digital value to the first diode.
  • the photodetector of the first aspect may further include a correction circuit that performs PDE (Photon Detection Efficiency) correction according to the digital value.
  • PDE Photon Detection Efficiency
  • the digital-to-analog converter may sweep the reference voltage by stepwise increasing the reference voltage once in a plurality of clock cycles. This makes it possible, for example, to accurately measure the average voltage even when using a digital-analog converter with a small number of gradations.
  • the digital-to-analog converter may sweep the reference voltage by increasing and decreasing the reference voltage in steps. This makes it possible, for example, to improve the robustness of measuring the average voltage.
  • the digital-to-analog converter may update the value of the reference voltage using a pseudo-random number that changes in synchronization with the clock signal. This makes it possible, for example, to improve the robustness of measuring the average voltage.
  • the photodetector device of the first side surface may further include a second diode provided in the semiconductor substrate including the first diode and used for imaging. This makes it possible, for example, to manufacture the first and second diodes in the same process.
  • the first diode may be arranged at a position separated by one pixel pitch or more from the pixel array including the second diode. This makes it possible, for example, to easily arrange a light shielding wall between the first diode and the second diode.
  • the photodetector on the first side may further include a first substrate including the first diode, and a second substrate bonded to the first substrate. Accordingly, for example, by forming the first diode and the circuit for the first diode on separate substrates, it is possible to improve the performance of the photodetector.
  • the signal voltage may be generated by a plurality of first diodes connected in parallel with each other. This allows, for example, the average voltage to be measured more accurately.
  • the active area of the first diode may be larger than the active area of the second diode used for imaging. This enables, for example, accurate signal voltage measurement even at low illuminance.
  • the photodetector of this first aspect may further include a second diode that has a dark count rate different from that of the first diode and is used for imaging. This makes it possible, for example, to accurately measure the average voltage even in no-light conditions or near-light conditions.
  • the photodetector on the first side surface may further include a light shielding section for shielding the first diode from light directed toward the first diode. This makes it possible, for example, to accurately measure the average voltage even when using a second diode with a different dark count rate than the first diode.
  • the reciprocal of the dark count rate of the first diode may be set shorter than the delay until the output signal from the comparison circuit is captured in response to the trigger signal. This enables, for example, effective measurement for controlling the diode bias so that the worst signal voltage does not exceed the element withstand voltage of the pixel circuit.
  • a photodetector includes a first diode that receives light and outputs a signal voltage, a digital-to-analog converter that outputs a reference voltage, and compares the signal voltage and the reference voltage. a comparison circuit, a trigger circuit that outputs a trigger signal according to the signal voltage, a flip-flop that takes in the output signal from the comparison circuit according to the trigger signal, and causes the digital-to-analog converter to update the reference voltage. a state machine that outputs a signal and outputs an average voltage of characteristic points of the signal voltage according to the output signal from the flip-flop. This allows, for example, an average voltage to be measured accurately by a state machine in a short period of time.
  • FIG. 1 is a circuit diagram showing the configuration of a photodetector according to a first embodiment
  • FIG. 4 is a timing chart showing the operation of the photodetector of the first embodiment
  • 4 is another timing chart showing the operation of the photodetector of the first embodiment
  • 4 is a graph for explaining the operation of the photodetector of the first embodiment
  • FIG. 5 is a circuit diagram showing the configuration of a photodetector according to a second embodiment
  • 9 is a timing chart showing the operation of the photodetector of the second embodiment
  • FIG. 11 is a circuit diagram showing the configuration of a comparison circuit according to a third embodiment
  • FIG. 11 is a circuit diagram showing the configuration of a comparison circuit of a comparative example of the third embodiment; 9 is a timing chart showing the operation of a comparison circuit of a comparative example of the third embodiment; 9 is a timing chart showing the operation of the comparison circuit of the third embodiment; 9 is a graph for explaining the operation of the comparison circuit of the third embodiment; FIG. It is a circuit diagram which shows the structure of the photodetector of 4th Embodiment.
  • FIG. 11 is a circuit diagram showing the configuration of a photodetector according to a fifth embodiment;
  • FIG. 12 is a graph for explaining the operation of the photodetector of the fifth embodiment;
  • FIG. FIG. 14 is a timing chart showing the operation of the photodetector of the sixth embodiment;
  • FIG. 11 is a circuit diagram showing the configuration of a photodetector according to a sixth embodiment;
  • FIG. 14 is a timing chart showing the operation of the photodetector of the seventh embodiment;
  • FIG. FIG. 14 is a circuit diagram showing the configuration of a lamp counter according to a seventh embodiment;
  • FIG. 14 is a graph for explaining the operation of the photodetector of the seventh embodiment;
  • FIG. 11 is a circuit diagram showing the configuration of a photodetector according to an eighth embodiment;
  • FIG. 14 is a timing chart showing the operation of the photodetector of the eighth embodiment;
  • FIG. FIG. 16 is a flow chart showing the operation of the photodetector of the eighth embodiment;
  • FIG. 20 is a circuit diagram showing the configuration of a photodetector according to a modification of the eighth embodiment
  • FIG. 16 is a timing chart showing the operation of the photodetector of the modified example of the eighth embodiment
  • FIG. FIG. 11 is a circuit diagram showing the configuration of a photodetector according to a ninth embodiment
  • FIG. 11 is a circuit diagram showing the configuration of a photodetector according to a tenth embodiment
  • FIG. 21 is a plan view showing the configuration of a photodetector according to a modification of the tenth embodiment
  • FIG. 21 is a plan view showing the configuration of a photodetector according to another modification of the tenth embodiment
  • FIG. 21 is a perspective view showing the configuration of a photodetector according to an eleventh embodiment
  • FIG. 14 is a circuit diagram showing the configuration of a photodetector according to a twelfth embodiment
  • FIG. 22 is a plan view showing the configuration of a photodetector according to a modification of the twelfth embodiment
  • FIG. 22 is a circuit diagram showing the configuration of a photodetector according to a thirteenth embodiment
  • FIG. 22 is a timing chart showing the operation of the photodetector of the thirteenth embodiment
  • FIG. FIG. 21 is a cross-sectional view showing the structure of a monitoring SPAD of a thirteenth embodiment
  • FIG. 20 is a cross-sectional view schematically showing the configuration of a photodetector according to a fourteenth embodiment
  • FIG. 14 is a timing chart showing the operation of the photodetector of the fourteenth embodiment
  • FIG. FIG. 22 is another timing chart showing the operation of the photodetector of the fourteenth embodiment
  • FIG. 1 is a circuit diagram showing the configuration of a photodetector
  • FIG. 15B is a timing chart showing the operation of the photodetector of FIG. 15A
  • FIG. It is a block diagram which shows the structural example of an electronic device.
  • 1 is a block diagram showing a configuration example of a mobile body control system
  • FIG. FIG. 18 is a plan view showing a specific example of setting positions of the imaging unit in FIG. 17
  • 1 is a diagram showing an example of a schematic configuration of an endoscopic surgery system
  • FIG. 3 is a block diagram showing an example of functional configurations of a camera head and a CCU;
  • FIG. 1A is a circuit diagram showing the configuration of the photodetector according to the first embodiment.
  • the photodetector of this embodiment includes a monitoring SPAD 11, a recharge transistor 12, a pulse detection circuit 13, a comparison circuit 14, a DAC (digital-to-analog converter) 15, a ramp counter 16, a delay circuit 17, a D -FF (flip-flop) 18 and comparison result counter 19 are provided.
  • Monitoring SPAD 11 is an example of the first diode of the present disclosure.
  • Pulse detection circuit 13 and delay circuit 17 are examples of trigger circuits of the present disclosure.
  • the comparison result counter 19 is an example of the first counter of the present disclosure.
  • Ramp counter 16 is an example of the second counter of the present disclosure.
  • the photodetector of this embodiment functions, for example, as quench voltage measuring means in a solid-state imaging device or a distance measuring device.
  • the monitoring SPAD 11 has an anode electrically connected to the negative power supply and a cathode electrically connected to the positive power supply via the recharge transistor 12 .
  • the monitoring SPAD 11 receives light and outputs a cathode voltage Vk.
  • Cathode voltage Vk is an example of a signal voltage in this disclosure.
  • the recharge transistor 12 has a gate to which the control signal XRCG is supplied.
  • One of the source and drain of recharge transistor 12 is electrically connected to a positive power supply, and the other of the source and drain of recharge transistor 12 is electrically connected to a negative power supply via monitoring SPAD 11 .
  • a monitoring SPAD 11 and a recharging transistor 12 are connected in series between a positive power supply and a negative power supply. The cathode of monitoring SPAD 11 is intermittently recharged by recharge transistor 12 .
  • Pulse detection circuit 13 includes an inverter having an input terminal electrically connected to monitoring SPAD 11 and recharge transistor 12 and an output terminal electrically connected to delay circuit 17 . .
  • the pulse detection circuit 13 receives the cathode voltage Vk at its input terminal and outputs an output signal corresponding to the cathode voltage Vk from its output terminal.
  • Comparison circuit 14 has a positive input terminal electrically connected to monitoring SPAD 11 and recharge transistor 12, a negative input terminal electrically connected to DAC 15, and an output terminal electrically connected to D-FF 18. have.
  • a comparison circuit 14 receives the cathode voltage Vk at its positive input terminal and the reference voltage Vref from the DAC 15 at its negative input terminal, compares the cathode voltage Vk with the reference voltage Vref, and produces a comparison result signal indicative of the result of this comparison. Output Vcm from the output pin.
  • the comparison circuit 14 may include only comparators, or may include comparators and other circuit elements (for example, source follower transistors).
  • the DAC 15 outputs the reference voltage Vref having any value from the maximum voltage Vtop to the minimum voltage Vbot to the comparison circuit 14 (Vbot ⁇ Vref ⁇ Vtop).
  • the DAC 15 can sweep the reference voltage Vref between a maximum voltage Vtop and a minimum voltage Vbot.
  • the ramp counter 16 operates in synchronization with the clock signal CLK, and outputs an output signal to the DAC 15 in accordance with the clock signal CLK. Therefore, the DAC 15 outputs the reference voltage Vref in synchronization with the clock signal CLK.
  • the DAC 15 also converts the output signal from the ramp counter 16 into an analog signal by DA conversion to generate the reference voltage Vref. As will be described later, the DAC 15 sweeps the reference voltage Vref by stepwise increasing the reference voltage Vref. DAC 15 is thus controlled by ramp counter 16 .
  • the delay circuit 17 delays the output signal from the pulse detection circuit 13 to generate the trigger signal TRG.
  • the trigger signal TRG is input to the D-FF18.
  • the D-FF 18 has a D terminal to which the comparison result signal Vcm is input, a CLK terminal to which the trigger signal TRG is input, and a Q terminal to output the FF output signal UP.
  • the D-FF 18 takes in the comparison result signal Vcm according to the trigger signal TRG and outputs the FF output signal UP according to the comparison result signal Vcm.
  • the FF output signal UP signal is a binary signal indicating value 0 (logic 0) or value 1 (logic 1).
  • the comparison result counter 19 counts the value of the FF output signal UP in synchronization with the clock signal CLK, thereby outputting a digital value that varies according to the average voltage of the characteristic point of the cathode voltage Vk. Specifically, the comparison result counter 19 increments the count value when the value of the FF output signal UP is 1 at the edge of the clock signal CLK, thereby changing according to the average voltage of the characteristic point of the cathode voltage Vk. outputs a digital value that The comparison result counter 19 outputs a digital signal D indicating this digital value. The digital signal D can be used to calculate the mean voltage of the characteristic point of the cathode voltage Vk from this digital value.
  • the comparison result counter 19 functions as an ADC (analog-to-digital converter) that converts a value that changes according to the average voltage into a digital value by AD conversion.
  • a feature of the cathode voltage Vk of this embodiment is, for example, quenching of the avalanche of the cathode voltage Vk.
  • the comparison result counter 19 of this embodiment counts the value of the FF output signal UP in synchronization with the clock signal CLK, thereby outputting a digital value that varies according to the average value of the avalanche quench voltage of the cathode voltage Vk. . Further details of the processing will be described later.
  • FIG. 1B is a timing chart showing the operation of the photodetector of the first embodiment.
  • a recharge pulse (control signal) XRCG is intermittently supplied to the gate of the recharge transistor 12 .
  • a recharge pulse XRCG (for example, recharge 1) raises the cathode voltage Vk to the positive power supply voltage.
  • the cathode voltage Vk stands by in a surplus bias state in which a voltage greater than the breakdown voltage is applied between the anode and cathode of the monitoring SPAD 11 .
  • the monitoring SPAD 11 causes an avalanche breakdown and the cathode voltage Vk drops sharply.
  • a quench occurs when the monitoring SPAD 11 loses the excess bias, and the cathode voltage Vk stops at the quench voltage.
  • a pulse is detected by the pulse detection circuit 13 when the cathode voltage Vk falls below the threshold of the pulse detection circuit 13 during the fall of the cathode voltage Vk.
  • the output signal from the pulse detection circuit 13 is delayed by the delay circuit 17 to generate the trigger signal TRG.
  • the comparison circuit 14 successively compares the cathode voltage Vk and the reference voltage Vref, and outputs a comparison result signal Vcm indicating the comparison result.
  • the delay amount DLY of the trigger signal TRG is adjusted so that the timing of the edge of the trigger signal TRG is adjusted to the timing at which the comparison result between the quench voltage and the reference voltage Vref after the occurrence of the quench is reflected in the comparison result signal Vcm.
  • both the monitoring SPAD 11 and the recharge transistor 12 are in a Hi-Z state, and if a long period of time elapses, the cathode voltage Vk will diverge from the quench voltage due to drift due to leakage current, so the delay amount DLY is set more than necessary. It is advisable not to make it too long.
  • the comparison result signal Vcm is captured by the D-FF 18 at the edge of the trigger signal TRG.
  • the quench voltage generated by photon A was higher than the reference voltage Vref at that time, so the comparison result A is 1, and the FF output signal UP that incorporates it is also 1.
  • the value of the digital signal D is incremented or held based on the FF output signal UP, and the reference voltage Vref is updated. For example, since the FF output signal UP is 1 at clock 1, the value of the digital signal D is incremented. After the update of the reference voltage Vref is finished, recharging is performed again, and the operations up to this point are repeated.
  • FIG. 1C is another timing chart showing the operation of the photodetector of the first embodiment.
  • FIG. 1C is a timing chart of a span longer than that of FIG. 1B.
  • the cathode voltage Vk of FIG. 1B is compared to the reference voltage Vref twice, while the cathode voltage Vk of FIG. 1C is compared to the reference voltage Vref 15 times.
  • the changes in the cathode voltage Vk in FIG. 1C are drawn in a simplified manner compared to the changes in the cathode voltage Vk in FIG. 1B for easier viewing of the drawing.
  • the reference voltage Vref is updated 14 times, resulting in a stepwise increase in the reference voltage Vref.
  • the reference voltage Vref of this embodiment is an increasing function with respect to time.
  • the cathode voltage Vk (quench voltage) is greater than the reference voltage Vref during the 1st to 8th, 10th, and 12th comparisons, and is less than the reference voltage Vref during the 9th, 11th, 13th to 15th comparisons. ing. Therefore, the cathode voltage Vk (quench voltage) is greater than the reference voltage Vref only 10 times out of 15 times, and the final value of the digital signal D is 10. At this time, the average value of the quench voltage (average voltage) Vave is estimated by the following equation (1).
  • Vave (5/15) Vbot + (10/15) Vtop (1)
  • the reference voltage Vref for the first comparison is the lowest voltage Vbot, and the reference voltage Vref for the 15th comparison is the maximum voltage Vtop. Further, the reference voltage Vref at the time of the N-th comparison in this embodiment is ((15 ⁇ N)/14)Vbot+((N ⁇ 1)/14)Vtop (N is an integer satisfying 1 ⁇ N ⁇ 15). ).
  • FIG. 1D is a graph for explaining the operation of the photodetector of the first embodiment. A method of estimating the average value Vave of the quench voltage from the digital value of the digital signal D will be described with reference to FIG. 1D.
  • the upper graph in FIG. 1D shows the distribution of the cathode voltage Vk sampled according to the trigger signal TRG, that is, the distribution of the quench voltage.
  • the quench voltage fluctuates each time the avalanche breakdown and quench are repeated even with the same monitoring SPAD 11 .
  • the distribution of the quench voltage typically approaches a normal distribution with a standard deviation of 50-100 mV.
  • the middle graph in FIG. 1D shows the distribution of the reference voltage Vref.
  • the reference voltage Vref of the present embodiment is uniformly swept from a voltage Vbot definitely lower than the quench voltage to a voltage Vtop definitely higher than the quench voltage.
  • the difference voltage Vk-Vref between the positive and negative input terminals of the comparison circuit 14 changes from the negative side (Vave-Vtop to 0) to the positive side as shown in the lower graph of FIG. 1D. It is almost evenly distributed to the side (0 to Vave-Vbot).
  • the following equation (2) is obtained as follows: To establish.
  • the final value q of the digital value of the digital signal D is the value that determines the average value of the quench voltage. That is, if q is measured by the photodetector of this embodiment, the average value of the quench voltage can be calculated from q. Therefore, q can be said to be a value corresponding to the average value of the quench voltage.
  • the photodetector of this embodiment may include a circuit for calculating the average value of the quench voltage from the values of Vbot, Vtop, p, and q based on Equation (3), and this circuit calculates the average value may be output as a digital value.
  • the value of q in this embodiment is generated by taking the comparison result signal Vcm immediately after quenching into the D-FF18. Therefore, even if the illuminance of the light striking the monitoring SPAD 11 is low and the pulses are sparse, a correct average quench voltage (average value of quench voltages) can be measured and output as a digital value. On the other hand, even when the illuminance of the light striking the monitoring SPAD 11 is high and the photons arrive close to each other in terms of time, the value of q is determined only by the avalanche breakdown that occurs first after recharging, so the correct average quench voltage can be measured. can.
  • the photodetector of this embodiment includes the comparison circuit 14 that compares the cathode voltage Vk and the reference voltage Vref, and by counting the value of the FF output signal UP in synchronization with the clock signal CLK. and a comparison result counter 19 that outputs a digital value that varies according to the average voltage of the characteristic points of the voltage Vk. Therefore, according to the present embodiment, it is possible to accurately measure the average voltage by maintaining the measurement result for calculating the average voltage as a digital value for a long time.
  • the characteristic point is the avalanche quench in this embodiment, it may be another point (for example, the peak or bottom of the cathode voltage Vk).
  • FIG. 2A is a circuit diagram showing the configuration of the photodetector according to the second embodiment.
  • the photodetector of this embodiment includes an RS-FF 21, a pulse counter 22, an AND gate 23, an arithmetic circuit 24, and an inverter 25 in addition to the components of the photodetector of the first embodiment.
  • Pulse counter 22 is an example of the third counter of the present disclosure.
  • the RS-FF 21 has an R (reset) terminal to which a recharge pulse (control signal) XRCG is input via an inverter 25, an S (set) terminal to which a cathode voltage Vk is input via a pulse detection circuit 13, an FF and a Q terminal for outputting the output signal PFLAG to the pulse counter 22 .
  • the pulse counter 22 counts the value of the FF output signal PFLAG in synchronization with the clock signal CLK, and outputs a digital signal P indicating the count result. For example, if the value of the FF output signal PFLAG is 1 at the clock edge of the clock signal CLK, the pulse counter 22 increments the count value in the digital signal P. On the other hand, if the value of the FF output signal PFLAG is 0 at the clock edge of the clock signal CLK, the count value in the digital signal P is held as it is. The value of the digital signal P indicates the result of counting the number of clock cycles in which the characteristic point of the cathode voltage Vk is detected.
  • the AND gate 23 has a first input terminal to which the FF output signal PFLAG from the Q terminal of the RS-FF 21 is input, a second input terminal to which the FF output signal QFLAG from the Q terminal of the D-FF 18 is input, and an FF It has an output terminal for outputting a gate output signal UP indicating the AND of the output signal PFLAG and the FF output signal QFLAG.
  • the FF output signal QFLAG of this embodiment corresponds to the FF output signal UP of the first embodiment.
  • the comparison result counter 19 of this embodiment counts the value of the gate output signal UP in synchronization with the clock signal CLK, thereby outputting a digital value that changes according to the average voltage of the characteristic point of the cathode voltage Vk.
  • the comparison result counter 19 of this embodiment outputs a digital signal Q indicating this digital value.
  • the digital signal Q of this embodiment corresponds to the digital signal D of the first embodiment.
  • the arithmetic circuit 24 uses the digital signal P and the digital signal Q to calculate and output the average voltage Vave of the characteristic points of the cathode voltage Vk.
  • the average voltage Vave in this embodiment represents the average quench voltage.
  • the average voltage Vave is calculated using the digital signal P and the digital signal Q by the following equation (4).
  • Vave ((P-Q)/Q)Vbot + (Q/P)Vtop (4)
  • P represents the value of digital signal P
  • Q represents the value of digital signal Q.
  • the pulse counter 22 counts the number of cycles in which an avalanche breakdown occurs during the period from one clock to the next clock.
  • the number of cycles is counted using the FF output signal PFLAG from the RS-FF 21 , and a digital signal P indicating the number of cycles is input from the pulse counter 22 to the arithmetic circuit 24 .
  • the FF output signal PFLAG is also input to the AND gate 23 together with the FF output signal QFLAG.
  • the AND gate 23 is provided to prevent the comparison result counter 19 from being incremented in cycles in which breakdown has not occurred. Specifically, the AND gate 23 prevents such an increment by inputting the gate output signal UP to the comparison result counter 19 instead of the FF output signal QFLAG. That is, the AND gate 23 corrects the FF output signal QFLAG to the gate output signal UP. Thereby, the arithmetic circuit 24 can calculate the average voltage Vave taking into consideration the effect of cycles in which no breakdown occurred.
  • FIG. 2B is a timing chart showing the operation of the photodetector of the second embodiment.
  • Photons strike the monitoring SPAD 11 at random intervals, called Poisson arrivals, and whether or not an incident photon undergoes an avalanche breakdown is also a stochastic event. Therefore, a period in which no avalanche breakdown occurs occurs stochastically and sporadically, such as clocks 1 and 2 in FIG. 2B.
  • the components added to the present embodiment are provided to process periods in which the comparison results are invalid and periods in which the comparison results are valid. That is, the RS-FF 21 stores the occurrence of an avalanche breakdown, and increments the pulse counter 22 if a new avalanche breakdown occurs. Clock 0-1 cycles, clock 3-4 cycles, and clock 4-5 cycles of FIG. 2B are examples. If a new avalanche breakdown does not occur like clocks 1 and 2 in FIG. 2B, the pulse counter 22 holds the count value as it is, and sets the value of the gate output signal UP to 0 regardless of the value of the FF output signal QFLAG. Also, the count value of the comparison result counter 19 is held as it is.
  • a pulse count value determined by measurement is used as the value P in equation (4). This makes it possible to reduce the above error.
  • the average value of the quench voltage can be calculated from the values of Vbot, Vtop, P, and Q.
  • Reducing the influence of cycles in which avalanche breakdown does not occur can also be achieved by sufficiently lengthening the clock cycle time in the first embodiment to reduce the occurrence probability of invalid cycles to a negligible level.
  • the average photon arrival interval is long at low illuminance, it means that the AD conversion time of the average voltage becomes extremely long.
  • counting by the pulse counter 22 and correction by the AND gate 23 make it possible to measure the average quench voltage with high precision in a short time even at low illuminance.
  • FIG. 3A is a circuit diagram showing the configuration of the comparison circuit 14 of the third embodiment.
  • the photodetector of this embodiment has the same components as the photodetector of the first embodiment, and the comparison circuit 14 of the photodetector of this embodiment has the configuration shown in FIG. 3A. there is In the following description, please refer to FIG. 1A for the configuration of the photodetector of this embodiment.
  • the photodetector of this embodiment may have the same components as those of the photodetector of the second embodiment.
  • the comparison circuit 14 of this embodiment includes a source follower transistor 31, a clamp transistor 32, a constant current source 33, a clamp transistor 34, a source follower transistor 35, a constant current source 36, and a differential comparator.
  • a vessel 37 is provided.
  • Source follower transistor 31 is an example of the first source follower of the present disclosure.
  • Source follower transistor 35 is an example of a second source follower of the present disclosure.
  • the source follower transistor 31 has a gate to which the cathode voltage Vk is input, and the clamp transistor 32, clamp transistor 34, and source follower transistor 35 have gates to which the reference voltage Vref is input.
  • the source or drain of source follower transistor 31 and the source or drain of clamp transistor 32 are electrically connected to constant current source 33 and to the positive input terminal of comparator 37 .
  • the source or drain of clamp transistor 34 and the source or drain of source follower transistor 35 are electrically connected to constant current source 36 and to the negative input terminal of comparator 37 .
  • the comparator 37 has a positive input terminal to which the voltage Vkout is input, a negative input terminal to which the voltage Vrefout is input, and an output terminal which outputs the comparison result signal Vcm.
  • the comparison circuit 14 of this embodiment includes a source follower transistor 31 that receives the cathode voltage Vk at the stage preceding the positive input terminal of the comparator 37 .
  • the source follower transistor 31 is, for example, PMOS.
  • the comparison circuit 14 of this embodiment also includes a reference voltage before the negative input terminal of the comparator 37 to compensate for the voltage shift by the source follower transistor 31 and accurately compare the cathode voltage Vk and the reference voltage Vref. It has a source follower transistor 35 to which the voltage Vref is input.
  • the source follower transistor 35 is, for example, PMOS.
  • the source follower transistor 35 of this embodiment is congruent with the source follower transistor 31 .
  • the comparison circuit 14 of this embodiment further includes a clamp transistor 32 electrically connected to the source follower transistor 31 and a clamp transistor 34 electrically connected to the source follower transistor 35 .
  • the source follower transistor 31 and the clamp transistor 32 are connected with a common source, and the source follower transistor 35 and the clamp transistor 34 are also connected with a common source.
  • the clamp follower transistors 32, 34 are PMOS, for example.
  • the source follower output (voltage Vkout) of the source follower transistor 31 is input to the positive input terminal of the comparator 37, and the source follower output (voltage Vrefout) of the source follower transistor 35 is input to the negative input of the comparator 37. input to the terminal.
  • FIG. 3B is a circuit diagram showing the configuration of the comparison circuit 14 of the comparative example of the third embodiment.
  • the comparison circuit 14 of this comparative example has a configuration in which the clamp transistor 32 and the source follower transistor 35 are removed from the comparison circuit 14 of the third embodiment.
  • FIG. 3B further shows the parasitic capacitance with respect to the positive input terminal of the comparison circuit 14 of this comparative example.
  • FIG. 3C is a timing chart showing the operation of the comparison circuit 14 of the comparative example of the third embodiment.
  • the cathode voltage Vk stays at the positive power supply voltage until the avalanche breakdown occurs after the monitoring SPAD 11 is recharged, and the source follower output Vkout is also saturated at the positive power supply voltage. When the avalanche breakdown occurs and the cathode voltage Vk drops sharply, the source follower output Vkout also drops accordingly.
  • the gate-source voltage of the source follower transistor 31 has a potential difference larger than the static constant voltage Vf by the overdrive voltage OD, and the source current Is of the source follower transistor 31 is takes a value equal to or greater than the bias current Io.
  • the above gate-source voltage stabilizes at the static voltage Vf, and the source current Is returns to the bias current Io.
  • the decrease of the source current Is to the bias current Io continues even after the monitoring SPAD 11 is quenched into the Hi-Z state.
  • a decrease in the source current Is is also a decrease in the channel charge of the source follower transistor 31, and the decrease in channel charge causes current to flow through the gate capacitance of the source follower transistor 31 to the cathode of the monitoring SPAD 11 facing the channel.
  • This gate current is hereinafter referred to as kickback from the source follower transistor 31.
  • kickback In order to reduce kickback, it is also effective to reduce the size of the source follower transistor 31 to slowly discharge the parasitic capacitance. However, it increases the delay time of comparator 37 . Since the comparison result signal Vcm must be determined before the trigger signal TRG generated by the delay circuit 17 is turned on, an increase in delay time is undesirable.
  • FIG. 3D is a timing chart showing the operation of the comparison circuit 14 of the third embodiment.
  • the output of the source follower transistor 31 with the clamp transistor 32 added functions like a minimum value circuit of the gate input of the source follower transistor 31 and the gate input of the clamp transistor 32 .
  • the amount of parasitic capacitive charge to be discharged becomes smaller until the source follower output Vkout follows the cathode voltage Vk that has decreased due to avalanche breakdown and quench. Therefore, the change in the source current Is is small, and the kickback can be kept small.
  • FIG. 3E is a graph for explaining the operation of the comparison circuit 14 of the third embodiment.
  • the input/output relationship of the source follower transistor 31 with the clamp transistor 32 is not linear, it does not have a strong bend like the ideal minimum value circuit, but has a slowly saturated monotonically increasing characteristic as shown in FIG. 3E.
  • the source follower output Vrefout obtained by applying the reference voltage Vref to the gates of both the source follower transistor 35 and the clamp transistor 34 is input to the negative input terminal of the comparator 37 . This enables the comparator 37 to output the comparison result signal Vcm that accurately reflects the magnitude relationship between the cathode voltage Vk and the reference voltage Vref.
  • the effect of kickback becomes noticeable when the monitoring SPAD 11 is downsized and speeded up to reduce the cathode capacity.
  • the generation has a cathode capacitance of 1 to 2 fF and a 3V withstand voltage PMOS transistor is used as the source follower transistor 31, the shift of the cathode voltage Vk due to kickback will be several tens of millivolts in the comparison circuit 14 of FIG. 3B.
  • the comparison circuit 14 of FIG. 3A the shift is within several millivolts, making it possible to determine the quench voltage more accurately.
  • FIG. 4 is a circuit diagram showing the configuration of the photodetector of the fourth embodiment.
  • the photodetection device of this embodiment includes a plurality of photodetection units 41 .
  • Each photodetection unit 41 includes a monitoring SPAD 11, a recharge transistor 12, a pulse detection circuit 13, a comparison circuit 14, a delay circuit 17, a D-FF 18, a comparison It has a result counter 19 , an RS-FF 21 , a pulse counter 22 , an AND gate 23 , an arithmetic circuit 24 and an inverter 25 .
  • the photodetector of this embodiment further includes, as components common to these photodetection units 41, a DAC 15, a lamp counter 16, a median search circuit 42, a digital filter 43, a target voltage value register 44, It has a power IC 45 and a plurality of imaging pixels 46 .
  • Each imaging pixel 46 has an imaging SPAD 46a.
  • Imaging SPAD 46a is an example of the second diode of this disclosure.
  • the DAC 15 and lamp counter 16 of this embodiment have the same configurations as those of the second embodiment.
  • a reference voltage Vref from the DAC 15 is input to the negative input terminal of the comparison circuit 14 of each photodetection unit 41 .
  • a median search circuit 42 receives a plurality of average quench voltages Vave from a plurality of photodetection units 41, searches for and outputs the median value Vmed of these average quench voltages Vave.
  • the photodetector of this embodiment may include an average value calculation circuit that calculates and outputs the average value of these average quench voltages Vave.
  • the median value tends to be a value that more accurately reflects the properties of the average quench voltage Vave than the average value.
  • the digital filter 43 receives the median value Vmed from the median search circuit 42 and reads out the quench voltage target value stored in the target voltage value register 44 .
  • the digital filter 43 further compares the median value Vmed with the quench voltage target value, and performs PID (proportional-integral-derivative) operation on the difference between the median value Vmed and the quench voltage target value.
  • the digital filter 43 further generates and outputs an NFB control signal for bringing the median value Vmed closer to the quench voltage target value based on the result of PID (proportional-integral-derivative) calculation.
  • the power IC 45 generates a VSPAD voltage according to the NFB control signal from the digital filter circuit 43 and supplies the SPAD voltage to the anode of the monitoring SPAD 11 of each photodetection unit 41 .
  • the median value Vmed of the average quench voltage Vave asymptotically approaches and is held at the quench voltage target value.
  • the VSPAD voltage is also supplied to the anode of the imaging SPAD 46a of each imaging pixel 46. Therefore, the median value of the average quench voltages of the imaging SPADs 46a of the plurality of imaging pixels 46 also asymptotically approaches and is held at the quench voltage target value.
  • Each photodetection unit 41 of the present embodiment outputs digital signals P and Q, and outputs an average quench voltage Vave according to the digital signals P and Q.
  • the median value search circuit 42, the digital filter 43, the target voltage value register 44, and the power IC 45 of this embodiment generate an NFB control signal according to the average quench voltage Vave, and the NFB control signal is monitored by each photodetector unit 41.
  • a feedback circuit that feeds back to the SPAD 11 is formed. This allows the median value Vmed of the average quench voltage Vave to approach the quench voltage target value.
  • the present embodiment it is possible to continuously keep the average Vave of the quench voltage constant by compensating for variations in the SPAD breakdown voltage due to temperature characteristics and variations between production lots. Since quenching occurs when the monitoring SPAD 11 loses the surplus voltage, the surplus voltage is the voltage difference between the quench voltage and the positive power supply, and keeping the quench voltage constant also makes the surplus voltage constant. The probability that photons incident on the monitoring SPAD 11 cause an avalanche breakdown, ie, PDE (Photon Detection Efficiency), is strongly governed by the excess voltage. Therefore, controlling the quench voltage to stabilize the surplus voltage stabilizes the sensitivity of imaging due to SPAD photon counting, thereby stabilizing the image quality.
  • PDE Photon Detection Efficiency
  • FIG. 5A is a circuit diagram showing the configuration of the photodetector of the fifth embodiment.
  • the photodetector of this embodiment has the same components as the photodetector of the fourth embodiment, but instead of the digital filter 43, the target voltage value register 44, and the power IC 45, the PDE correction table 47, the temperature A total 48 and a fixed power supply 49 are provided.
  • FIG. 5A further shows imaging SPAD 46a, correction factor multiplier 46b, imaging counter 46c, and inverter 46d within each imaging pixel 46.
  • the photodetection device of this embodiment applies a fixed voltage VSPAD from a fixed power supply 49 to the anode of the monitoring SPAD 11 of each photodetection unit 41 .
  • the fixed voltage VSPAD from the fixed power supply 49 is also applied to the anode of the imaging SPAD 46 a of each imaging pixel 46 .
  • the photodetection device of this embodiment measures the quench voltage of the monitoring SPAD 11 of each photodetection unit 41, and corrects the photon count data obtained from the imaging SPAD 46a of each imaging pixel 46.
  • the median search circuit 42 of the present embodiment receives multiple average quench voltages Vave from multiple photodetection units 41 and outputs the median value Vmed of these average quench voltages Vave to the PDE correction table 47 .
  • the PDE correction table 47 determines the correction coefficient GAIN based on the median value Vmed from the median value search circuit 42 and the junction temperature Tj from the thermometer 48 .
  • FIG. 5B is a graph for explaining the operation of the photodetector of the fifth embodiment.
  • the correction coefficient GAIN is the reciprocal of PDE determined as a function of the median value Vmed and the junction temperature Tj, as shown in FIG. 5B.
  • the imaging counter 46c outputs the photon count ICOUNT according to the cathode voltage received from the imaging SPAD 46a via the inverter 46d, and the correction coefficient multiplier 46b outputs the corrected imaging data IDATA according to the photon count ICOUNT. to generate At this time, the correction coefficient multiplier 46b multiplies the photon count ICOUNT by the correction coefficient GAIN to generate corrected imaging data IDATA.
  • the correction coefficient multiplier 46b may perform numerical multiplication, or may make the period during which photon counting is performed, that is, the exposure time proportional to the correction coefficient GAIN.
  • Each photodetection unit 41 of the present embodiment outputs digital signals P and Q, and outputs an average quench voltage Vave according to the digital signals P and Q.
  • the median search circuit 42, the plurality of imaging pixels 46, the PDE correction table 47, the thermometer 48, and the fixed power supply 49 of this embodiment form a correction circuit that performs PDE correction according to the average quench voltage Vave. This makes it possible to stabilize the sensitivity of imaging by correcting PDE fluctuations caused by changes in the quench voltage and surplus voltage due to individual differences and drift fluctuations in the fixed voltage VSAPD.
  • FIG. 6A is a timing chart showing the operation of the photodetector of the sixth embodiment.
  • the photodetector of the present embodiment sweeps the reference voltage Vref by stepwise increasing the reference voltage Vref once in a plurality of clock cycles.
  • the reference voltage Vref in this embodiment increases once every four clock cycles, but may increase once every K clock cycles (K is an integer other than 4).
  • FIG. 6B is a circuit diagram showing the configuration of the photodetector of the sixth embodiment.
  • the photodetector of this embodiment includes a frequency divider 51 in addition to the constituent elements of the photodetector of the second embodiment.
  • the frequency divider 51 frequency-divides the clock signal CLK and outputs the frequency-divided clock signal CLK to the ramp counter 16 .
  • the DAC 15 controlled by the ramp counter 16 outputs the reference voltage Vref as shown in FIG. 6A.
  • the DAC 15 sweeps the reference voltage Vref from Vbot to Vtop, and the comparison circuit 14 compares the cathode voltage Vk (quench voltage) and the reference voltage Vref 1024 times.
  • the DAC 15 of the second embodiment increases the reference voltage Vref by 1/1024 of the voltage difference between Vtop and Vbot for each cycle of the clock signal CLK.
  • the DAC 15 of this embodiment increases the reference voltage Vref by 1/256 of the voltage difference between Vtop and Vbot every four cycles of the clock signal CLK.
  • the incremental voltage of the reference voltage Vref of this embodiment is four times the incremental voltage of the reference voltage Vref of the second embodiment.
  • the probability distribution of the input difference voltage of the comparison circuit 14 is approximated as shown in FIG. can be measured to
  • the comparison between the cathode voltage Vk and the reference voltage Vref can be executed many times, and highly accurate AD conversion with less statistical fluctuations can be performed with respect to the average quench voltage Vave. becomes possible.
  • FIG. 7A is a timing chart showing the operation of the photodetector of the seventh embodiment.
  • the photodetector of this embodiment sweeps the reference voltage Vref by stepwise increasing and decreasing the reference voltage Vref as shown in FIG. 7A.
  • the reference voltage Vref shown in FIG. 7A randomly increases and decreases in synchronization with the clock signal CLK.
  • the photodetector of this embodiment updates the value of the reference voltage Vref by a pseudo-random number that changes in synchronization with the clock signal CLK. This makes it possible to generate the reference voltage Vref that randomly increases and decreases.
  • the reference voltage Vref in this embodiment is updated every one clock cycle, it may be updated every multiple clock cycles as in the sixth embodiment.
  • FIG. 7B is a circuit diagram showing the configuration of the lamp counter 16 of the seventh embodiment.
  • the photodetector of this embodiment has the same components as the photodetector of the first embodiment, but the lamp counter 16 of this embodiment has the configuration shown in FIG. 7B, for example.
  • the ramp counter 16 of this embodiment includes a plurality (here, four) full adders 52, a plurality (here, nine) half adders 53, and a plurality (here, nine) of D-FFs .
  • the 9-bit output Q ⁇ 8:0> of the ramp counter 16 of this embodiment is updated by the linear congruential calculation shown in equation (5).
  • FIG. 7C is a graph for explaining the operation of the photodetector of the seventh embodiment.
  • FIG. 7C plots the number of updates after the reset on the horizontal axis, and shows the value of Q each time, the average value of the sequence of Q up to the update, and the standard deviation of the sequence of Q up to the update.
  • the update of Q by Equation (5) is repeated 512 times, and FIG. 7C shows that the average value and the standard deviation become substantially constant values when the number of updates exceeds 100 times.
  • the reference voltage Vref sweeps substantially uniformly between Vbot and Vtop early in the sweep period.
  • FIG. 8A is a circuit diagram showing the configuration of the photodetector of the eighth embodiment.
  • the photodetector of this embodiment has the same components as those of the photodetector of the second embodiment, but DAC 15, ramp counter 16, comparison result counter 19, pulse counter 22, AND gate 23, and arithmetic circuit. 24, a state machine 61 and a DAC 62 are provided.
  • the state machine 61 outputs a RECHARGE signal.
  • the RECHARGE signal is input to the gate of recharge transistor 12 via inverter 25 .
  • the photodetector of this embodiment supplies the RECHARGE signal to the recharge transistor 12 instead of the control signal XRCG.
  • the recharge transistor 12 of this embodiment is a PMOS.
  • a pulse caused by the cathode voltage Vk is input from the pulse detection circuit 13 to the S terminal of the RS-FF 21 .
  • the RECHARGE signal from the state machine 61 is input to the R terminal of the RS-FF21.
  • the RS-FF 21 outputs an FF output signal PFLAG from the Q terminal according to the input signals to the S terminal and R terminal.
  • the DAC 62 outputs a Vref signal according to the DAC input signal M output from the state machine 61 .
  • the Vref signal is input to the negative input terminal of the comparison circuit 14 via the DAC62.
  • the comparison circuit 14 compares the cathode voltage Vk and the reference voltage Vref and outputs a comparison result signal Vcm indicating the comparison result.
  • the D-FF 18 has a D terminal for receiving the comparison result signal Vcm, a CLK terminal for receiving the trigger signal TRG, an R terminal for receiving the RECHARGE signal, and a Q terminal for outputting the FF output signal QFLAG. is doing.
  • State machine 61 receives STRB (strobe) signal, FF output signal PFLAG, and FF output signal QFLAG, and outputs RECHARGE signal, DAC input signal (DAC bus signal) M, and average quench voltage (quench bus signal) Vave. do. Specifically, the state machine 61 outputs the average quench voltage Vave according to the FF output signal PFLAG and the FF output signal QFLAG. This allows the state machine 61 to accurately measure the average quench voltage Vave in a short period of time.
  • STRB strobe
  • FIG. 8B is a timing chart showing the operation of the photodetector of the eighth embodiment.
  • FIG. 8B shows the operation of the photodetector during one period of the STRB signal (STRB period).
  • State machine 61 takes in the values of PFLAG and QFLAG at the rising edge of the STRB signal and updates the value of DAC input signal M.
  • the DAC 62 updates the value of the reference voltage Vref according to the update of the value of M.
  • the state machine 61 outputs, as a RECHARGE signal, a pulse with a width sufficient to completely charge the cathode voltage Vk to the positive power supply potential.
  • a RECHARGE signal pulse is input to the R terminal of RS-FF 21 of D-FF 18 to reset the values of PFLAG and QFLAG.
  • the charged cathode voltage Vk drops sharply when a photon is incident on the monitoring SPAD 11 and an avalanche breakdown occurs, and stops at the quench voltage.
  • PFLAG is set again.
  • the delay circuit 17 responds with a delay, and the trigger signal TRG is taken into the D-FF 18 .
  • the operation of the D-FF 18 is triggered by the trigger signal TRG.
  • the value of the comparison result signal Vcm at the trigger time is 1 because Vk>Vref.
  • the comparison result signal Vcm at the time of triggering is taken into the D-FF 18, and its influence appears in QFLAG.
  • the values of PFLAG and QFLAG determined along with this avalanche breakdown are taken into the state machine 61 at the next rise of the STRB signal, and the same cycle is repeated.
  • FIG. 8C is a flowchart showing the operation of the photodetector of the eighth embodiment.
  • FIG. 8C shows the operation of state machine 61 .
  • the state machine 61 updates the reference voltage Vref with the DAC input signal M if an avalanche breakdown occurs in the STRB period (see step S19). On the other hand, if an avalanche breakdown does not occur in the STRB period, the state machine 61 repeats the strobe period with the same voltage Vref up to the allowable maximum number of times Nmax (see step S16). When the STRB cycle ends for all updatable values of the reference voltage Vref, the state machine 61 calculates the average quench voltage Vave based on the count of results obtained in the STRB cycle at each value of the reference voltage Vref ( See step S5).
  • the activated state machine 61 waits for the first rise of the STRB signal (step S1).
  • the state machine 61 detects the first rise of the STRB signal, the state machine 61 first clears the N counter to 0, sets the initial value of the M counter, clears the Ptot counter to 0, and clears the Qtot counter to 0 as initialization work. (step S2).
  • the state machine 61 then sends a RECHARGE signal pulse (step S3). After that, the flow of FIG. 8C enters the main flow.
  • the state machine 61 waits for the STRB signal to rise (step S11).
  • State machine 61 reads PFLAG and QFLAG from RS-FF 21 and D-FF 18 upon detecting the rise of the STRB signal.
  • the state machine 61 increments the value of the Ptot counter if the read PFLAG value is 1, and holds the value of the Ptot counter if the read PFLAG value is 0 (step S12).
  • the state machine 61 increments the Qtot counter value if the read QFLAG value is 1, and holds the Qtot counter value if the read QFLAG value is 0 (step S13).
  • the state machine 61 further unconditionally increments the value of the N counter (step S14).
  • a branch of the flow is selected by conditional branching based on the values of PFLAG, N count, and M count (steps S15-S19).
  • the state machine 61 clears the N counter to 0 and determines whether the M counter is the final value Mfinal (steps S15, S17, S18). If the determination is affirmative, it means that all the values of the DAC input signal M have been swept, so the state machine 61 exits the main flow, calculates the average quench voltage Vave, and ends the operation (step S5). ). On the other hand, if the determination is negative, the value of the M counter is updated, the main flow is exited, and the process returns to step S3 (step S19). Updating the value of the M counter may be forward calculation, reverse calculation, or calculation using a pseudo-random number generation formula.
  • step S15, S16 the state machine 61 determines whether the value of the N counter has reached the maximum allowable value Nmax (steps S15, S16). If the determination is negative, the process exits the main flow and returns to step S3 (step S16). This is because an avalanche breakdown has not occurred in this STRB cycle and the number of repetitions N is less than the maximum allowable value Nmax, so the value of the M counter is not updated, and pulse detection and quench voltage determination are performed again with the same reference voltage Vref. means to repeat
  • step S16 and S17 the branch is joined when PFLAG is 1, and the N counter is cleared to 0 (steps S16 and S17). This means that although an avalanche breakdown did not occur in the STRB period, the number of repetitions N has reached the maximum allowable value Nmax, so the value of the M counter is updated, and from now on pulse detection and It means to perform quench voltage determination.
  • the reference voltage Vref when the illuminance is low and the avalanche breakdown frequency is small, the reference voltage Vref is kept at the same value, and the avalanche breakdown detection and the quench voltage determination are repeated.
  • the comparison using the reference voltage Vref is immediately canceled if no avalanche breakdown occurs in the clock period, and the comparison using the reference voltage Vref is restarted. It means that it can be done. That is, in the present embodiment, even if the STRB cycle is shortened, the detection/comparison time is adjusted in accordance with the occurrence of avalanche breakdown.
  • FIG. 8D is a circuit diagram showing the configuration of a photodetector according to a modification of the eighth embodiment.
  • the photodetector of this modification includes a rise detection circuit 63, a delay circuit 64, a timer 65, and an OR gate 66 in addition to the constituent elements of the photodetector of the eighth embodiment.
  • the photodetector of this modified example inputs a STRB signal generated based on PFLAG to the state machine 61 instead of inputting the STRB signal of a constant cycle to the state machine 61 .
  • FIG. 8E is a timing chart showing the operation of the photodetector of the modified example of the eighth embodiment.
  • the rise detection circuit 63 detects the rise of PFLAG and generates a pulse.
  • a delay circuit 64 delays this pulse by the time allowed for the state machine 61 to capture the QFLAG.
  • FIG. 8E designates the pulse output from the delay circuit 64 as B.
  • This pulse is supplied to state machine 61 via OR gate 66 as the STRB pulse. This causes the state machine 61 not to update the reference voltage Vref until an avalanche breakdown is detected.
  • the photodetector of this modification combines the initial STRB signal and the signal from the timer 65 with the OR gate 66 . are entering in The OR gate 66 supplies the logical sum of the signal from the delay circuit 64, the signal from the timer 65, and the initial STRB signal to the state machine 61 as the STRB signal.
  • FIG. 8E shows the signal (pulse) output from the timer 65 by symbol A.
  • FIG. 9 is a circuit diagram showing the configuration of the photodetector of the ninth embodiment.
  • the photodetector of this embodiment includes two MUX (multiplexing circuits) 71 in addition to the components of the photodetector of the fourth embodiment.
  • Each monitoring SPAD 11 of the first to eighth embodiments is biased with an anode common, and the quench voltage generated at the cathode due to avalanche breakdown is measured.
  • each monitoring SPAD 11 of this embodiment is biased with a common cathode and measures the quench voltage generated at the anode due to avalanche breakdown.
  • each photodetection unit 41 the anode of the monitoring SPAD 11 is electrically connected to the recharge transistor 12, the pulse detection circuit 13, and the comparison circuit 14. Also, the cathode of the monitoring SPAD 11 is electrically connected to the cathodes of the power IC 45 and each imaging SPAD 46 .
  • the anode voltage of each monitoring SPAD 11 in this embodiment is an example of the signal voltage in this disclosure.
  • the photodetection device of this embodiment includes a plurality of photodetection units 41, similar to the photodetection device of the fourth embodiment, and these photodetection units 41 share the arithmetic circuit 24.
  • the MUX 71 When the sweep of the reference voltage Vref is finished and the values of P and Q of these photodetection units 41 are determined, the values of P and Q of these photodetection units 41 are sequentially read into the arithmetic circuit 24 by the MUX 71. , is converted into the average quench value Vave of each photodetection unit 41 .
  • a median search circuit 42 receives a plurality of average quench voltages Vave from a plurality of photodetection units 41, searches for a median value Vmed of these average quench voltages Vave, and outputs the median value Vmed.
  • FIG. 10A is a circuit diagram showing the configuration of the photodetector according to the tenth embodiment.
  • the photodetector of this embodiment includes a semiconductor substrate 72 and a quench voltage measuring circuit 73.
  • the quench voltage measurement circuit 73 has a plurality of photodetection units 41 .
  • Each photodetection unit 41 includes a monitoring SPAD 11, a recharge transistor 12, a pulse detection circuit 13, a comparison circuit 14, a delay circuit 17, a D-FF 18, a comparison result counter 19, an RS-FF 21, and a pulse counter. 22 , an AND gate 23 , an inverter 25 and two tristate buffers 75 .
  • the quench voltage measurement circuit 73 further includes a DAC 15, a lamp counter 16, an arithmetic circuit 24, a median search circuit 42, a selector 74, and two drivers 76 as components common to these photodetection units 41.
  • the photodetector of the present embodiment further includes a plurality of imaging pixels 46 as common components for these photodetection units 41 .
  • Each imaging pixel 46 includes an imaging SPAD 46a and an imaging circuit 46e.
  • the imaging circuit 46 e is a circuit other than the imaging SPAD 46 a in each imaging pixel 46 .
  • the components shown in FIG. 10A are provided inside or on the surface of the same semiconductor substrate 72 .
  • the monitoring SPAD 11 of each photodetection unit 41 and the imaging SPAD 46a of each imaging pixel 46 are both provided within this semiconductor substrate 72 .
  • the monitoring SPAD 11 and the imaging SPAD 46a can be formed in the same manufacturing process with the same structure and shape, and the monitoring SPAD 11 and the imaging SPAD 46a can share the SPAD bias.
  • the monitoring SPAD 11 and the imaging SPAD 46a have substantially the same characteristic distribution, and it can be expected that the quench voltage measured by the monitoring SPAD 11 is substantially the same as the quench voltage generated in the imaging SPAD 46a.
  • the arithmetic circuit 24 of this embodiment is provided as a component common to the plurality of photodetection units 41 described above. Therefore, the photodetection device of this embodiment includes a selector 74 outside these photodetection units 41 and two tri-state buffers 75 in each photodetection unit 41 .
  • the plurality of imaging pixels 46 are arranged in a two-dimensional array.
  • the photodetection device of this embodiment includes a row of photodetection units 41 on the right side of these imaging pixels 46 .
  • the photodetection device of this embodiment may include a plurality of columns of photodetection units 41 on the right side of these imaging pixels 46 .
  • FIG. 10B is a plan view showing the configuration of a photodetector according to a modification of the tenth embodiment.
  • the photodetector of this modification includes a plurality of imaging pixels 46 arranged in a two-dimensional array, like the photodetector of the tenth embodiment.
  • the photodetection device of this modification further includes one row of photodetection units 41 on each of the right, left, upper and lower sides of these imaging pixels 46, and four sides of the array of these imaging pixels 46 are It is surrounded by four rows of photodetection units 41 .
  • the photodetection unit 41 can be arranged in various layouts adjacent to the imaging pixels 46 .
  • the photodetector of this modification includes various components other than the photodetector unit 41 and the imaging pixel 46, as in the photodetector of the tenth embodiment, but FIG. is omitted. This also applies to each of the following figures.
  • FIG. 10C is a plan view showing the configuration of a photodetector according to another modification of the tenth embodiment.
  • the photodetector of this modification includes a plurality of imaging pixels 46 arranged in a two-dimensional array, like the photodetector of the tenth embodiment.
  • the photodetection device of this modification further includes a row of photodetection units 41 above these imaging pixels 46 , and the row of photodetection units 41 is arranged in an island shape at a position away from the array of imaging pixels 46 . are placed.
  • each monitoring SPAD 11 is positioned one or more pixel pitches away from the array of imaging pixels 46 .
  • FIG. 10C further shows a light source 77 and a light shielding wall 78 in the photodetector of this modified example.
  • the light shielding wall 78 is provided between the array of the imaging pixels 46 and the row of the photodetection units 41 and surrounds the four sides of the row of the photodetection units 41 .
  • the light source 77 is located inside the light shielding wall 78 together with these light detection units 41 . This allows the light from the light source 77 to illuminate only the photodetection unit 41 of the photodetection unit 41 and the imaging pixels 46 . This light can cause an avalanche breakdown in the monitoring SPAD 11 even when there is no illuminance on the imaging object, which makes it possible to measure the quench voltage in this modification.
  • FIG. 11 is a perspective view showing the configuration of the photodetector according to the eleventh embodiment.
  • the photodetector of this embodiment includes a quench voltage measurement circuit 73 (see FIG. 10A), a plurality of photodetection units 41 in the quench voltage measurement circuit 73, and a quench voltage measurement circuit.
  • a plurality of imaging pixels 46 outside the circuit 73 are provided.
  • the photodetector of this embodiment further includes a first substrate 81 , a second substrate 82 , a plurality of connection electrodes 83 , a plurality of connection electrodes 84 and a common circuit 85 .
  • a common circuit 85 is a circuit other than the photodetection unit 41 in the quench voltage measurement circuit 73 .
  • the photodetector of this embodiment is manufactured by bonding the first substrate 81 and the second substrate 82 together.
  • the first substrate 81 includes, for example, a semiconductor substrate and one or more layers formed on the semiconductor substrate.
  • second substrate 82 includes, for example, a semiconductor substrate and one or more layers formed on the semiconductor substrate.
  • the connection electrodes 83 in the first substrate 81 are attached to the connection electrodes 84 in the second substrate 82, thereby electrically connecting the first substrate 81 to the second substrate 82.
  • each photodetection unit 41 the monitoring SPAD 11 is provided inside the first substrate 81 and the photodetection circuit 41 a is provided inside the second substrate 82 .
  • the photodetection circuit 41 a is a circuit other than the monitoring SPAD 11 in each photodetection unit 41 .
  • an imaging SPAD 46 a is provided in the first substrate 81 and an imaging circuit 46 e is provided in the second substrate 82 .
  • the photodetection unit 41 and the imaging element 46 of this embodiment are arranged three-dimensionally within the first substrate 81 and the second substrate 82 .
  • the common circuit 85 of the present embodiment is arranged entirely within the second substrate 82, but includes a portion arranged within the second substrate 82 and a portion arranged within the first substrate 81. You can stay.
  • FIG. 12A is a circuit diagram showing the configuration of the photodetector according to the twelfth embodiment.
  • the photodetector of this embodiment like the photodetectors of the tenth and eleventh embodiments, includes a quench voltage measurement circuit 73 (see FIG. 10A), a plurality of photodetection units 41 in the quench voltage measurement circuit 73, A plurality of imaging pixels 46 and the like are provided outside the quench voltage measurement circuit 73 .
  • Each photodetection unit 41 of this embodiment includes a plurality of monitoring SPADs 11 connected in parallel, and a photodetection circuit 41a electrically connected to the cathodes of these monitoring SPADs 11. Therefore, each photodetection unit 41 of this embodiment measures the cathode voltage Vk generated by these monitoring SPADs 11 . This increases the probability that photons will enter each photodetector unit 41 and cause an avalanche breakdown, making it possible to accurately measure the quench voltage even at low illuminance.
  • FIG. 12B is a plan view showing the configuration of a photodetector according to a modification of the twelfth embodiment.
  • the photodetector of this modification also includes a quench voltage measurement circuit 73 (not shown), a plurality of photodetection units 41 in the quench voltage measurement circuit 73, a plurality of imaging pixels 46 outside the quench voltage measurement circuit 73, and the like. .
  • each photodetection unit 41 has one monitoring SPAD 11, and each imaging pixel 46 has one imaging SPAD 46a.
  • FIG. 12B shows the opening of the monitoring SPAD 11 in each photodetection unit 41 with an oval, and the opening of the imaging SPAD 46a in each imaging pixel 46 with a circle.
  • the diameter of the opening of the monitoring SPAD 11 is different from the diameter of the opening of the imaging SPAD 46a, and specifically, is larger than the diameter of the opening of the imaging SPAD 46a.
  • the active area of monitoring SPAD 11 is larger than the active area of imaging SPAD 46a. This increases the probability that photons will enter each photodetector unit 41 and cause an avalanche breakdown, making it possible to accurately measure the quench voltage even at low illuminance.
  • FIG. 13A is a circuit diagram showing the configuration of the photodetector of the thirteenth embodiment.
  • a quench voltage measurement circuit 73 (see FIG. 10A), a plurality of photodetection units 41 in the quench voltage measurement circuit 73, A plurality of imaging pixels 46 and the like are provided outside the quench voltage measurement circuit 73 .
  • Each photodetection unit 41 of this embodiment includes a monitoring SPAD 91 instead of the monitoring SPAD 11.
  • the monitoring SPAD 91 has a different dark count rate than the imaging SPAD 46a, specifically a higher dark count rate than the imaging SPAD 46a.
  • Monitoring SPAD 91 like monitoring SPAD 11, is an example of the first diode of the present disclosure.
  • FIG. 13B is a timing chart showing the operation of the photodetector of the thirteenth embodiment.
  • FIG. 13B shows the timing at which photons enter the imaging SPAD 46a, changes in the cathode voltage of the imaging SPAD 46a, timing at which photons enter the monitoring SPAD 91, and changes in the cathode voltage Vk of the monitoring SPAD 91.
  • the dark count rate is the rate at which avalanche breakdown occurs even if no photons enter the SPAD.
  • the imaging SPAD 46a of this embodiment has a small dark count rate (for example, several tens of Hz) in order to obtain a good image. Therefore, when the object to be imaged has no illuminance, almost no avalanche breakdown occurs in the imaging SPAD 46a.
  • the monitoring SPAD 91 of this embodiment has a higher dark count rate than the imaging SPAD 46a.
  • many avalanche breakdowns occur in the monitoring SPAD 91 even when there is no or very little illumination of the imaged object. This allows the quench voltage of the monitoring SPAD 91 to be measured in a significant amount of time, allowing the SPAD bias to be properly controlled.
  • the dark count rate of the monitoring SPAD 91 may not be very high (eg several tens of kHz).
  • the measurement of the quench voltage in this embodiment is performed using the digital signals P and Q, it is possible to accurately measure the quench voltage even at such a low dark count rate.
  • FIG. 13C is a cross-sectional view showing the structure of the monitoring SPAD 91 of the thirteenth embodiment.
  • the monitoring SPAD 91 of this embodiment is formed in a semiconductor substrate 91a.
  • the monitoring SPAD 91 of the present embodiment includes an epitaxial layer 91b, a semiconductor layer 91c, a semiconductor layer 91d, a semiconductor layer 91e, two semiconductor layers 91f, a contact layer 91g, an electrode 91h, and two contacts in the semiconductor substrate 91a. It is formed by a layer 91i and the like.
  • semiconductor substrate 91a is a P-type substrate
  • epitaxial layer 91b, semiconductor layer 91c, semiconductor layer 91e, and semiconductor layer 91f are P-type regions
  • semiconductor layer 91d is an N-type region.
  • the epitaxial layer 91b is formed in the vicinity of the upper surface of the semiconductor substrate 91a within the semiconductor substrate 91a.
  • the semiconductor layer 91c is formed on the epitaxial layer 91b.
  • the semiconductor layer 91d is formed on the semiconductor layer 91c.
  • the semiconductor layer 91e is formed on the semiconductor layer 91d.
  • the two semiconductor layers 91f are formed so as to sandwich the semiconductor layers 91c, 91d, and 91e.
  • the semiconductor layer 91e of this embodiment is formed so as to overlap as much as possible with the avalanche amplification region (active region) R between the semiconductor layers 91d and 91c.
  • the contact layer 91g is formed on the semiconductor layer 91d.
  • the electrode 91h is formed on the semiconductor layer 91e.
  • Each contact layer 91i is formed on the corresponding semiconductor layer 91f.
  • a plurality of electrodes 91h may be formed on the semiconductor layer 91e.
  • the peak value of the dopant concentration in the semiconductor layer 91e is set higher than the peak value of the dopant concentration in the semiconductor layer 91d. Also, the semiconductor layer 91e is thinly formed on the semiconductor layer 91d.
  • a silicon oxide film (not shown) is formed on the semiconductor layer 91e.
  • a segregation effect forms an electrostatic potential field in the depth direction that depends on the type of implanted impurity.
  • N-type impurities such as arsenic and phosphorous create electric fields that induce carrier drift in the downward direction.
  • carrier generation/recombination centers exist at high density at the interface between the semiconductor layer 91e and the silicon oxide film, unnecessary thermally generated carriers are transferred to the avalanche amplification region R of the monitoring SPAD 91. can reach and cause an increase in dark counts.
  • the function of the semiconductor layer 91e is to separate the SPAD avalanche amplification region R from such surface-generated carriers and improve the noise performance of the photodetector.
  • the bias voltage applied to semiconductor layer 91e via electrode 91h is preferably equal to the bias of semiconductor layer 91d, for example by shorting contact layer 91g and electrode 91h.
  • the relative bias between semiconductor layers 91e and 91d can be statically or dynamically modulated to intentionally control the shape and thickness of the depletion layer formed between these layers. . For example, this bias increases or decreases the ability to collect minority carriers.
  • the dark count rate of the monitoring SPAD 91 can be made higher than that of the imaging SPAD 46a.
  • the photodetection device of the present embodiment includes the photodetection unit 41 including the monitoring SPAD 91 and the photodetection unit 41 including the monitoring SPAD 11, these photodetection units 41 should be placed far from each other. is desirable. For example, these photodetection units 41 are desirably separated by a distance equal to or greater than the width of one photodetection unit 41 . This makes it possible to reduce the influence of the electrons flowing out. In addition, it is desirable to employ a parallel arrangement as in the twelfth embodiment or a light shielding structure as in the fourteenth embodiment described later for the monitoring SPAD 91 of the present embodiment.
  • the present embodiment it is possible to AD-convert the quench voltage by the avalanche breakdown of the dark count even in a no-light state or a state close to this, where there is no image plane illuminance. Further, according to the present embodiment, by adopting a feedback configuration similar to that of the fourth embodiment, it is possible to appropriately control the SPAD bias in preparation for recovering the image plane illuminance and capturing a significant image. becomes.
  • FIG. 14A is a cross-sectional view schematically showing the configuration of the photodetector of the fourteenth embodiment.
  • the photodetection device of this embodiment includes a monitoring SPAD 91 in each photodetection unit 41 and an imaging SPAD 46a in each imaging pixel 46, similarly to the photodetection device of the thirteenth embodiment.
  • FIG. 14A shows, as an example, one monitoring SPAD 91 and two imaging SPADs 46a.
  • the monitoring SPAD 91 has a different dark count rate than the imaging SPAD 46a, specifically a higher dark count rate than the imaging SPAD 46a.
  • the photodetector of this embodiment includes an optical component layer 92 and a semiconductor layer 93, as shown in FIG. 14A.
  • the semiconductor layer 93 is, for example, a semiconductor substrate.
  • the optical component layer 92 is, for example, a layer formed on a semiconductor substrate.
  • the optical component layer 92 includes a plurality of on-chip lenses 94 , a plurality of color filters 95 , a light blocking plate 96 and dummy SPADs 97 .
  • the light shielding plate 96 is an example of the light shielding part of the present disclosure.
  • FIG. 14A shows the light traveling toward the imaging SPAD 46a, the dummy SPAD 97, and the monitoring SPAD 91 with arrows.
  • the light directed toward the imaging SPAD 46 a enters the imaging SPAD 46 a via the on-chip lens 94 and the color filter 95 .
  • the light directed toward the dummy SPAD 97 and the monitoring SPAD 91 is reflected by the light blocking plate 96 and does not enter the dummy SPAD 97 and the monitoring SPAD 91 .
  • the light shielding plate 96 of this embodiment shields the dummy SPAD 97 and the monitoring SPAD 91 from the light directed toward the dummy SPAD 97 and the monitoring SPAD 91 . This makes it possible to properly measure the average quench voltage Vave using the monitoring SPAD 91 using dark counts.
  • the dummy SPAD 97 of this embodiment is provided between the imaging SPAD 46 a and the monitoring SPAD 91 .
  • Dummy SPAD 97 is a dummy SPAD that is not used as imaging SPAD 46 or monitoring SPAD 91 .
  • the dummy SPAD 97 can be used like the light shielding plate 96 .
  • the quench voltage of this embodiment is measured based on the avalanche breakdown that occurs as the average frequency of the inherent dark count rate of the monitoring SPAD 91, regardless of the illuminance of the imaging surface. Unlike the photon count rate, which depends on unknown illuminance, the dark count rate can be narrowed down to a certain range by controlling the manufacturing process of the monitoring SPAD91. In this embodiment, by setting the recharge period sufficiently longer than the reciprocal of the dark count rate, it is possible to cause one or more avalanche breakdowns with a high probability in the recharge period. As a result, the comparison result signal Vcm between the cathode voltage Vk (quench voltage) and the reference voltage Vref can be appropriately taken into the D-FF 18 .
  • 14B and 14C are timing charts showing the operation of the photodetector of the fourteenth embodiment.
  • Avalanche breakdown may occur again in the monitoring SPAD 91 that has once quenched and lost excess voltage.
  • comparing the quench voltage that has further decreased in subsequent avalanches with the reference voltage Vref corresponds to selecting and extracting only the lowest quench voltage among avalanches that have occurred multiple times. Therefore, it becomes impossible to measure the average value of randomly distributed quench voltages.
  • FIG. 14B is a timing chart when the delay time from the detection of the occurrence of avalanche breakdown until the comparison result signal Vcm is taken into the D-FF 18 is sufficiently shorter than the reciprocal of the dark count rate.
  • the quench voltage produced at the first avalanche breakdown after recharging is compared with the reference voltage Vref. By repeating such comparisons, it becomes possible to measure an accurate average quench voltage Vave.
  • FIG. 14C is a timing chart when the delay time from detection of the occurrence of avalanche breakdown to loading of the comparison result signal Vcm into the D-FF 18 is sufficiently longer than the reciprocal of the dark count rate.
  • multiple avalanches occur within the delay time, and the lowest quench voltage among the multiple quench voltages is compared with the reference voltage Vref. This results in a rarely occurring very low quench voltage compared to the reference voltage Vref.
  • effective measurement can be performed for controlling the SPAD bias so that the worst quench voltage does not exceed the element withstand voltage of the pixel circuit.
  • FIG. 16 is a block diagram illustrating a configuration example of an electronic device;
  • the electrical device shown in FIG. 16 is a camera 100. As shown in FIG.
  • the camera 100 includes an optical unit 101 including a lens group and the like, an imaging device 102 that is a photodetector according to any one of the first to fourteenth embodiments, and a DSP (Digital Signal Processor) circuit 103 that is a camera signal processing circuit. , a frame memory 104 , a display unit 105 , a recording unit 106 , an operation unit 107 and a power supply unit 108 . DSP circuit 103 , frame memory 104 , display section 105 , recording section 106 , operation section 107 and power supply section 108 are interconnected via bus line 109 .
  • DSP Digital Signal Processor
  • the optical unit 101 captures incident light (image light) from a subject and forms an image on the imaging surface of the imaging device 102 .
  • the imaging device 102 converts the amount of incident light imaged on the imaging surface by the optical unit 101 into an electric signal on a pixel-by-pixel basis, and outputs the electric signal as a pixel signal.
  • the DSP circuit 103 performs signal processing on pixel signals output by the imaging device 102 .
  • a frame memory 104 is a memory for storing one screen of a moving image or a still image captured by the imaging device 102 .
  • the display unit 105 includes a panel-type display device such as a liquid crystal panel or an organic EL panel, and displays moving images or still images captured by the imaging device 102 .
  • a recording unit 106 records a moving image or still image captured by the imaging device 102 in a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 107 issues operation commands for various functions of the camera 100 under the user's operation.
  • the power supply unit 108 appropriately supplies various power supplies as operating power supplies for the DSP circuit 103, the frame memory 104, the display unit 105, the recording unit 106, and the operation unit 107 to these supply targets.
  • Acquisition of good images can be expected by using the photodetector according to any one of the first to fourteenth embodiments as the imaging device 102 .
  • the solid-state imaging device can be applied to various other products.
  • the solid-state imaging device may be mounted on various moving bodies such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots.
  • FIG. 17 is a block diagram showing a configuration example of a mobile body control system.
  • the mobile body control system shown in FIG. 17 is a vehicle control system 200 .
  • a vehicle control system 200 includes a plurality of electronic control units connected via a communication network 201 .
  • the vehicle control system 200 includes a drive system control unit 210, a body system control unit 220, an exterior information detection unit 230, an interior information detection unit 240, and an integrated control unit 250.
  • FIG. 17 further shows a microcomputer 251 , an audio/image output section 252 , and an in-vehicle network I/F (Interface) 253 as components of the integrated control unit 250 .
  • the drive system control unit 210 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 210 includes a driving force generating device for generating driving force of the vehicle, such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a rudder of the vehicle. It functions as a control device such as a steering mechanism that adjusts the angle and a braking device that generates the braking force of the vehicle.
  • the body system control unit 220 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 220 functions as a control device for smart key systems, keyless entry systems, power window devices, various lamps (eg, headlamps, back lamps, brake lamps, winkers, fog lamps).
  • the body system control unit 220 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • Body system control unit 220 receives such radio wave or signal input and controls the door lock device, power window device, lamps, and the like of the vehicle.
  • the vehicle external information detection unit 230 detects information external to the vehicle in which the vehicle control system 200 is installed.
  • an imaging section 231 is connected to the vehicle exterior information detection unit 230 .
  • the vehicle exterior information detection unit 230 causes the imaging section 231 to capture an image outside the vehicle, and receives the captured image from the imaging section 231 .
  • the vehicle exterior information detection unit 230 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, and characters on the road surface based on the received image.
  • the imaging unit 231 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 231 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 231 may be visible light or non-visible light such as infrared rays.
  • the imaging unit 231 includes the photodetector according to any one of the first to fourteenth embodiments.
  • the in-vehicle information detection unit 240 detects information inside the vehicle in which the vehicle control system 200 is installed.
  • the in-vehicle information detection unit 240 is connected to, for example, a driver state detection section 241 that detects the state of the driver.
  • the driver state detection unit 241 includes a camera that captures an image of the driver, and the in-vehicle information detection unit 240 detects the degree of fatigue or the degree of concentration of the driver based on the detection information input from the driver state detection unit 241. may be calculated, and it may be determined whether the driver is dozing off.
  • This camera may include the photodetector of any one of the first to fourteenth embodiments, and may be the camera 100 shown in FIG. 16, for example.
  • the microcomputer 251 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 230 or the vehicle interior information detection unit 240, and controls the drive system.
  • a control command can be output to the unit 210 .
  • the microcomputer 251 performs coordinated control aimed at realizing ADAS (Advanced Driver Assistance System) functions such as vehicle collision avoidance, shock mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, collision warning, and lane departure warning. It can be performed.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 251 controls the driving force generator, the steering mechanism, or the braking device based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 230 or the vehicle interior information detection unit 240, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, which does not depend on operation.
  • the microcomputer 251 can output a control command to the body system control unit 220 based on the information outside the vehicle acquired by the information detection unit 230 outside the vehicle.
  • the microcomputer 251 controls the headlights according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 230, and performs coordinated control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 252 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 261, a display section 262, and an instrument panel 263 are shown as such output devices.
  • Display 262 may include, for example, an on-board display or a heads-up display.
  • FIG. 18 is a plan view showing a specific example of the setting positions of the imaging unit 231 in FIG.
  • the imaging units 301 , 302 , 303 , 304 , and 305 are provided at positions such as the front nose of the vehicle 300 , the side mirrors, the rear bumper, the back door, and the upper part of the windshield inside the vehicle.
  • An imaging unit 301 provided in the front nose mainly acquires an image in front of the vehicle 300 .
  • An imaging unit 302 provided in the left side mirror and an imaging unit 303 provided in the right side mirror mainly acquire side images of the vehicle 300 .
  • An imaging unit 304 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 300 .
  • An imaging unit 305 provided above the windshield in the vehicle compartment mainly acquires an image in front of the vehicle 300 .
  • the imaging unit 305 is used, for example, to detect preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 18 shows an example of the imaging range of the imaging units 301, 302, 303, and 304 (hereinafter referred to as "imaging units 301 to 304").
  • An imaging range 311 indicates the imaging range of the imaging unit 301 provided in the front nose.
  • An imaging range 312 indicates the imaging range of the imaging unit 302 provided on the left side mirror.
  • An imaging range 313 indicates the imaging range of the imaging unit 303 provided on the right side mirror.
  • An imaging range 314 indicates the imaging range of the imaging unit 304 provided on the rear bumper or the back door. For example, by superimposing the image data captured by the imaging units 301 to 304, a bird's-eye view image of the vehicle 300 viewed from above can be obtained.
  • the imaging ranges 311, 312, 313, and 314 are hereinafter referred to as "imaging ranges 311 to 314".
  • At least one of the imaging units 301 to 304 may have a function of acquiring distance information.
  • at least one of the imaging units 301 to 304 may be a stereo camera including a plurality of imaging devices, or may be an imaging device having pixels for phase difference detection.
  • the microcomputer 251 (FIG. 17), based on the distance information obtained from the imaging units 301 to 304, determines the distance to each three-dimensional object within the imaging ranges 311 to 314 and changes in this distance over time (vehicle 300 relative velocity) is calculated. Based on these calculation results, the microcomputer 251 selects the closest three-dimensional object on the course of the vehicle 300 and traveling in substantially the same direction as the vehicle 300 at a predetermined speed (for example, 0 km/h or more). , can be extracted as the preceding vehicle. Furthermore, the microcomputer 251 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and can perform automatic braking control (including following stop control) and automatic acceleration control (including following start control). Thus, according to this example, it is possible to perform cooperative control for the purpose of automatic driving or the like in which the vehicle autonomously travels without depending on the operation of the driver.
  • automatic braking control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 251 classifies three-dimensional object data on three-dimensional objects into three-dimensional objects such as two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, etc., based on the distance information obtained from the imaging units 301 to 304. can be used for automatic avoidance of obstacles.
  • the microcomputer 251 distinguishes obstacles around the vehicle 300 into those that are visible to the driver of the vehicle 300 and those that are difficult to see. Then, the microcomputer 251 judges the collision risk indicating the degree of danger of collision with each obstacle. By outputting an alarm to the driver via the drive system control unit 210 and performing forced deceleration and avoidance steering via the drive system control unit 210, driving assistance for collision avoidance can be performed.
  • At least one of the imaging units 301 to 304 may be an infrared camera that detects infrared rays.
  • the microcomputer 251 can recognize a pedestrian by determining whether or not the pedestrian is present in the captured images of the imaging units 301 to 304 .
  • pedestrian recognition includes, for example, a procedure for extracting feature points in images captured by the imaging units 301 to 304 as infrared cameras, and a pattern matching process for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 252 outputs a rectangular contour line for emphasis to the recognized pedestrian. is superimposed on the display unit 262 . Also, the audio/image output unit 252 may control the display unit 262 to display an icon or the like indicating a pedestrian at a desired position.
  • FIG. 19 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technology (this technology) according to the present disclosure can be applied.
  • FIG. 19 illustrates how an operator (physician) 531 is performing surgery on a patient 532 on a patient bed 533 using the endoscopic surgery system 400 .
  • the endoscopic surgery system 400 includes an endoscope 500, other surgical instruments 510 such as a pneumoperitoneum tube 511 and an energy treatment instrument 512, and a support arm device 520 that supports the endoscope 500. , and a cart 600 loaded with various devices for endoscopic surgery.
  • the endoscope 500 is composed of a lens barrel 501 having a predetermined length from the distal end to be inserted into the body cavity of a patient 532 and a camera head 502 connected to the proximal end of the lens barrel 501 .
  • the endoscope 500 configured as a so-called rigid scope having a rigid barrel 501 is illustrated, but the endoscope 500 may be configured as a so-called flexible scope having a flexible barrel. good.
  • the tip of the lens barrel 501 is provided with an opening into which the objective lens is fitted.
  • a light source device 603 is connected to the endoscope 500, and light generated by the light source device 603 is guided to the tip of the lens barrel 501 by a light guide extending inside the lens barrel 501, where it reaches the objective. Through the lens, the light is irradiated toward the observation object inside the body cavity of the patient 532 .
  • the endoscope 500 may be a straight scope, a perspective scope, or a side scope.
  • An optical system and an imaging element are provided inside the camera head 502, and the reflected light (observation light) from the observation target is focused on the imaging element by the optical system.
  • the imaging element photoelectrically converts the observation light to generate an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image.
  • the image signal is transmitted to a camera control unit (CCU: Camera Control Unit) 601 as RAW data.
  • CCU Camera Control Unit
  • the CCU 601 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), etc., and controls the operations of the endoscope 500 and the display device 602 in an integrated manner. Further, the CCU 601 receives an image signal from the camera head 502 and performs various image processing such as development processing (demosaicing) for displaying an image based on the image signal.
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 602 displays an image based on an image signal subjected to image processing by the CCU 601 under the control of the CCU 601 .
  • the light source device 603 is composed of a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 500 with irradiation light for photographing a surgical site or the like.
  • a light source such as an LED (Light Emitting Diode), for example, and supplies the endoscope 500 with irradiation light for photographing a surgical site or the like.
  • the input device 604 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and instructions to the endoscopic surgery system 400 via the input device 604 .
  • the user inputs an instruction or the like to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 500 .
  • the treatment instrument control device 605 controls driving of the energy treatment instrument 512 for tissue cauterization, incision, blood vessel sealing, or the like.
  • the pneumoperitoneum device 606 inflates the body cavity of the patient 532 for the purpose of securing the visual field of the endoscope 500 and securing the operator's working space. send in.
  • a recorder 607 is a device capable of recording various types of information regarding surgery.
  • a printer 608 is a device capable of printing various types of information about surgery in various formats such as text, images, and graphs.
  • the light source device 603 that supplies the endoscope 500 with irradiation light for photographing the surgical site can be composed of, for example, a white light source composed of an LED, a laser light source, or a combination thereof.
  • a white light source is configured by a combination of RGB laser light sources
  • the output intensity and output timing of each color (each wavelength) can be controlled with high precision. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation object in a time division manner, and by controlling the driving of the imaging device of the camera head 502 in synchronization with the irradiation timing, each of the RGB can be handled. It is also possible to pick up images by time division. According to this method, a color image can be obtained without providing a color filter in the imaging device.
  • the driving of the light source device 603 may be controlled so as to change the intensity of the output light every predetermined time.
  • the drive of the imaging device of the camera head 502 in synchronism with the timing of the change in the intensity of the light to acquire images in a time-division manner and synthesizing the images, a high dynamic A range of images can be generated.
  • the light source device 603 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, the wavelength dependence of light absorption in body tissues is used to irradiate a narrower band of light than the irradiation light (i.e., white light) used during normal observation, thereby observing the mucosal surface layer.
  • narrow band imaging in which a predetermined tissue such as a blood vessel is imaged with high contrast, is performed.
  • fluorescence observation may be performed in which an image is obtained from fluorescence generated by irradiation with excitation light.
  • the body tissue is irradiated with excitation light and the fluorescence from the body tissue is observed (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is A fluorescence image can be obtained by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 603 can be configured to supply narrowband light and/or excitation light corresponding to such special light observation.
  • FIG. 20 is a block diagram showing an example of functional configurations of the camera head 502 and CCU 601 shown in FIG.
  • the camera head 502 has a lens unit 701 , an imaging section 702 , a drive section 703 , a communication section 704 and a camera head control section 705 .
  • CCU 601 has communication unit 711 , image processing unit 712 , and control unit 713 .
  • the camera head 502 and the CCU 601 are communicably connected to each other via a transmission cable 700 .
  • a lens unit 701 is an optical system provided at a connection with the lens barrel 501 . Observation light captured from the tip of the lens barrel 501 is guided to the camera head 502 and enters the lens unit 701 .
  • a lens unit 701 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the imaging unit 702 is composed of an imaging device.
  • the number of imaging elements constituting the imaging unit 702 may be one (so-called single-plate type) or plural (so-called multi-plate type).
  • image signals corresponding to RGB may be generated by each imaging element, and a color image may be obtained by synthesizing the signals.
  • the imaging unit 702 may be configured to have a pair of imaging elements for respectively acquiring right-eye and left-eye image signals corresponding to 3D (Dimensional) display.
  • the 3D display enables the operator 531 to more accurately grasp the depth of the living tissue in the surgical site.
  • the imaging unit 702 is configured as a multi-plate type, a plurality of systems of lens units 701 may be provided corresponding to each imaging element.
  • the imaging unit 702 is, for example, the photodetector according to any one of the first to fourteenth embodiments.
  • the imaging unit 702 does not necessarily have to be provided in the camera head 502 .
  • the imaging unit 702 may be provided inside the lens barrel 501 immediately after the objective lens.
  • the drive unit 703 is configured by an actuator, and moves the zoom lens and focus lens of the lens unit 701 by a predetermined distance along the optical axis under the control of the camera head control unit 705 . Thereby, the magnification and focus of the image captured by the imaging unit 702 can be appropriately adjusted.
  • a communication unit 704 is configured by a communication device for transmitting and receiving various information to and from the CCU 601 .
  • the communication unit 704 transmits the image signal obtained from the imaging unit 702 to the CCU 601 via the transmission cable 700 as RAW data.
  • the communication unit 704 receives a control signal for controlling driving of the camera head 502 from the CCU 601 and supplies it to the camera head control unit 705 .
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and/or information to specify the magnification and focus of the captured image. Contains information about conditions.
  • the imaging conditions such as the frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 713 of the CCU 601 based on the acquired image signal. good.
  • the endoscope 500 is equipped with so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function.
  • a camera head control unit 705 controls driving of the camera head 502 based on the control signal from the CCU 601 received via the communication unit 704 .
  • a communication unit 711 is configured by a communication device for transmitting and receiving various information to and from the camera head 502 .
  • the communication unit 711 receives image signals transmitted from the camera head 502 via the transmission cable 700 .
  • the communication unit 711 also transmits a control signal for controlling driving of the camera head 502 to the camera head 502 .
  • Image signals and control signals can be transmitted by electric communication, optical communication, or the like.
  • the image processing unit 712 performs various types of image processing on the image signal, which is RAW data transmitted from the camera head 502 .
  • the control unit 713 performs various controls related to the imaging of the surgical site and the like by the endoscope 500 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 713 generates control signals for controlling driving of the camera head 502 .
  • control unit 713 causes the display device 602 to display a captured image showing the surgical site and the like based on the image signal subjected to image processing by the image processing unit 712 .
  • the control unit 713 may recognize various objects in the captured image using various image recognition techniques. For example, the control unit 713 detects the shape, color, and the like of the edges of objects included in the captured image, thereby detecting surgical tools such as forceps, specific body parts, bleeding, mist during use of the energy treatment tool 512, and the like. can recognize.
  • the control unit 713 may use the recognition result to display various types of surgical assistance information superimposed on the image of the surgical site. By superimposing and displaying the surgery support information and presenting it to the operator 531, it becomes possible for the operator 531 to reduce the burden on the operator 531 and to proceed with the surgery reliably.
  • a transmission cable 700 connecting the camera head 502 and the CCU 601 is an electrical signal cable compatible with electrical signal communication, an optical fiber compatible with optical communication, or a composite cable of these.
  • wired communication is performed using the transmission cable 700, but communication between the camera head 502 and the CCU 601 may be performed wirelessly.
  • this disclosure can also take the following configurations.
  • a first diode that receives light and outputs a signal voltage; a digital-to-analog converter that outputs a reference voltage in synchronization with a clock signal; a comparison circuit that compares the signal voltage and the reference voltage; a trigger circuit that outputs a trigger signal according to the signal voltage; a flip-flop that takes in an output signal from the comparison circuit in response to the trigger signal; a first counter that counts the value of the output signal from the flip-flop in synchronization with the clock signal to output a digital value that changes according to the average voltage of the characteristic point of the signal voltage;
  • a photodetector comprising:
  • the first counter increments the count value when the value of the output signal from the flip-flop is 1 at the edge of the clock signal, thereby changing according to the average voltage of the characteristic points of the signal voltage.
  • the photodetector according to (1) which outputs a digital value.
  • the characteristic point of the signal voltage is the avalanche quench of the signal voltage;
  • the trigger circuit includes a pulse detection circuit including an inverter that receives the signal voltage, and a delay circuit that delays an output signal from the pulse detection circuit to generate the trigger signal. detection device.
  • (7) (1) further comprising: a recharge transistor electrically connected to the first diode, the comparison circuit, and the trigger circuit; and a second counter that controls the digital-to-analog converter in synchronization with the clock signal.
  • the photodetector according to (1) comprising:
  • the comparison circuit includes a first source follower that receives the signal voltage, a second source follower that receives the reference voltage, and an output voltage from the first source follower and an output voltage from the second source follower.
  • the photodetector according to (1) comprising a comparator for comparison.
  • the photodetector according to (1) further comprising a correction circuit that performs PDE (Photon Detection Efficiency) correction according to the digital value.
  • PDE Photon Detection Efficiency
  • the photodetector according to (1) further comprising a second diode provided in the semiconductor substrate including the first diode and used for imaging.
  • the photodetector according to (1) further comprising: a first substrate including the first diode; and a second substrate bonded to the first substrate.
  • the photodetector according to (1) further comprising a second diode used for imaging, which has a dark count rate different from that of the first diode.
  • (23) a first diode that receives light and outputs a signal voltage; a digital-to-analog converter that outputs a reference voltage; a comparison circuit that compares the signal voltage and the reference voltage; a trigger circuit that outputs a trigger signal according to the signal voltage; a flip-flop that takes in an output signal from the comparison circuit in response to the trigger signal; a state machine that outputs a signal for causing the digital-to-analog converter to update the reference voltage, and outputs an average voltage of characteristic points of the signal voltage according to the output signal from the flip-flop;
  • a photodetector comprising:

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

［課題］光を検出するダイオードからの信号電圧を正確に測定することが可能な光検出装置を提供する。 ［解決手段］本開示の光検出装置は、光を受光して信号電圧を出力する第１ダイオードと、クロック信号に同期して参照電圧を出力するデジタルアナログ変換器と、前記信号電圧と前記参照電圧とを比較する比較回路と、前記信号電圧に応じてトリガ信号を出力するトリガ回路と、前記トリガ信号に応じて前記比較回路からの出力信号を取り込むフリップフロップと、前記クロック信号に同期して前記フリップフロップからの出力信号の値をカウントすることで、前記信号電圧の特徴点の平均電圧に応じて変化するデジタル値を出力する第１カウンタとを備える。

Description

光検出装置
　本開示は、光検出装置に関する。
　光検出用のダイオードとして、ＳＰＡＤ（Single Photon Avalanche Diode）が注目されている。ＳＰＡＤは、降伏電圧より高い電圧が印加された状態（ガイガーモード）でＰＮ接合部に１個のフォトンを受光すると、アバランシェ増幅を発生させる。その結果、ＳＰＡＤに瞬間的に電流が流れることで、光（フォトン）を検出することができる。ＳＰＡＤは例えば、測距装置の各画素の光電変換部として使用される。
特開２０２１－５６０１６号公報 特開２０１５－４１７４６号公報
　図１５Ａは、ある光検出装置の構成を示す回路図である。
　この光検出装置は、複数の光検出ユニット１と、画素間平均取得部２と、時間平均取得部３と、ＡＤＣ（アナログデジタル変換器）４とを備えている。各光検出ユニット１は、タイミング検出回路１ａと、バッファ１ｂと、サンプルホールド回路１ｃと、モニタリングＳＰＡＤ１１と、リチャージトランジスタ１２とを備えている。この光検出装置は、モニタリングＳＰＡＤ１１のクエンチ電圧を測定することで、モニタリングＳＰＡＤ１１のＳＰＡＤバイアスを制御することができる。
　各光検出ユニット１では、モニタリングＳＰＡＤ１１のカソードが、リチャージトランジスタ１２により間欠的にリチャージされて、フォトンの入射を待機する。モニタリングＳＰＡＤ１１にフォトンが入射してアバランシェブレイクダウンが生じると、モニタリングＳＰＡＤ１１のカソード電圧Vkは急降下し、クエンチ電圧に至って静止する。
　この電圧急降下は、タイミング検出回路１ａにより検出される。その結果、適切な遅延を経てタイミング検出回路１ａからトリガパルス（トリガ信号）TRGが発生し、トリガパルスTRGが適切な時間持続する。トリガパルスTRGが持続している時間内に、サンプルホールド回路１ｃは、バッファ１ｂを介してクエンチ電圧を取り込む。
　クエンチ電圧は、モニタリングＳＰＡＤ１１の個体によってばらつきがある。また、モニタリングＳＰＡＤ１１の同じ個体でも、アバランシェブレイクダウンのたびにクエンチ電圧が変化する。モニタリングＳＰＡＤ１１に与えるバイアスを制御するためには、多数のモニタリングＳＰＡＤ１１で多数回のアバランシェブレイクダウンを生じさせて、これにより生じた多数のクエンチ電圧の平均値を求める必要がある。
　そのため、図１５Ａの光検出装置は、画素間平均取得部２、時間平均取得部３、およびＡＤＣ４を備えている。これらのクエンチ電圧は、画素間平均取得部２により画素間（光検出ユニット１間）で平均され、時間平均取得部３により一定時間内で平均され、ＡＤＣ４によりデジタル値に変換される。
　図１５Ｂは、図１５Ａの光検出装置の動作を示すタイミングチャートである。
　図１５Ｂは、あるモニタリングＳＰＡＤ１１にフォトンが入射するタイミングや、モニタリングＳＰＡＤ１１からのカソード電圧Vk、タイミング検出回路１ａからのトリガ信号TRG、リチャージトランジスタ１２のゲートへの制御信号XRCG、サンプルホールド回路１ｃからの出力信号Vshを示している。
　各モニタリングＳＰＡＤ１１に入射するフォトン間の時間間隔は、ランダムである。また、入射光が低照度の場合には、この時間間隔が長くなる確率が高くなる。モニタリングＳＰＡＤ１１にフォトンが入射せずアバランシェブレイクダウンが生じなければ、トリガパルスTRGも発生せず、サンプルホールド回路１ｃは最後に取り込んだクエンチ電圧を保持し続ける。
　しかしながら、サンプルホールド回路１ｃの容量に記憶した電圧情報には寿命があり、長時間保持した記憶電圧は取り込んだクエンチ電圧とは乖離してゆく。従って、入射光が低照度の場合にはクエンチ電圧を正確に測定することができなくなり、クエンチ電圧情報によるＳＰＡＤバイアスの制御もできなくなるという問題がある。
　そこで、本開示は、光を検出するダイオードからの信号電圧を正確に測定することが可能な光検出装置を提供する。
　本開示の第１の側面の光検出装置は、光を受光して信号電圧を出力する第１ダイオードと、クロック信号に同期して参照電圧を出力するデジタルアナログ変換器と、前記信号電圧と前記参照電圧とを比較する比較回路と、前記信号電圧に応じてトリガ信号を出力するトリガ回路と、前記トリガ信号に応じて前記比較回路からの出力信号を取り込むフリップフロップと、前記クロック信号に同期して前記フリップフロップからの出力信号の値をカウントすることで、前記信号電圧の特徴点の平均電圧に応じて変化するデジタル値を出力する第１カウンタとを備える。これにより例えば、平均電圧を算出するための測定結果をデジタル値として長時間維持することで、平均電圧を正確に測定することが可能となる。
　また、この第１の側面において、前記第１カウンタは、前記フリップフロップからの出力信号の値が前記クロック信号のエッジにおいて１である場合にカウント値をインクリメントすることで、前記信号電圧の特徴点の平均電圧に応じて変化する前記デジタル値を出力してもよい。これにより例えば、平均電圧に応じて変化する値をデジタル値として出力するよう第１カウンタを動作させることが可能となる。
　また、この第１の側面において、前記信号電圧の特徴点は、前記信号電圧のアバランシェのクエンチであり、前記第１カウンタは、前記信号電圧のクエンチ電圧の平均値に応じて変化する前記デジタル値を出力してもよい。これにより例えば、アバランシェを検出対象とする場合にクエンチ電圧の平均値を正確に測定することが可能となる。
　また、この第１の側面において、前記第１ダイオードは、ＳＰＡＤ（Single Photon Avalanche Diode）でもよい。これにより例えば、フォトン間の時間間隔が長いと問題が生じるＳＰＡＤについて、平均電圧を正確に測定することが可能となる。
　また、この第１の側面において、前記デジタルアナログ変換器は、前記参照電圧をステップ状に増加させることで、前記参照電圧を掃引してもよい。これにより例えば、信号電圧の特徴点の電圧が大きく変動しても、平均電圧を正確に測定することが可能となる。
　また、この第１の側面において、前記トリガ回路は、前記信号電圧を受信するインバータを含むパルス検出回路と、前記パルス検出回路からの出力信号を遅延させて前記トリガ信号を生成する遅延回路とを備えていてもよい。これにより例えば、適切なトリガ信号により平均電圧を正確に測定することが可能となる。
　また、この第１の側面の光検出装置は、前記第１ダイオード、前記比較回路、および前記トリガ回路と電気的に接続されたリチャージトランジスタと、前記クロック信号に同期して前記デジタルアナログ変換器を制御する第２カウンタとをさらに備えていてもよい。これにより例えば、適切にダイオードをリチャージすることや制御することが可能となる。
　また、この第１の側面の光検出装置は、前記信号電圧の特徴点が検出されたクロックサイクル数をカウントする第３カウンタと、前記デジタル値と前記クロックサイクル数とを用いて前記信号電圧の特徴点の平均電圧を算出する演算回路とをさらに備えていてもよい。これにより例えば、第３カウンタのカウント値（クロックサイクル数）を平均電圧の算出に用いることで、平均電圧を正確に算出することが可能となる。
　また、この第１の側面において、前記比較回路は、前記信号電圧を受信する第１ソースフォロワと、前記参照電圧を受信する第２ソースフォロワと、前記第１ソースフォロワからの出力電圧と前記第２ソースフォロワからの出力電圧とを比較する比較器とを備えていてもよい。これにより例えば、キックバックによる信号電圧のシフトを低減することで、平均電圧を正確に測定することが可能となる。
　また、この第１の側面の光検出装置は、前記デジタル値に応じて生成された信号を前記第１ダイオードにフィードバックするフィードバック回路をさらに備えていてもよい。これにより例えば、光検出装置を撮像用に用いる場合において、画質を向上させることが可能となる。
　また、この第１の側面の光検出装置は、前記デジタル値に応じてＰＤＥ（Photon Detection Efficiency）補正を行う補正回路をさらに備えていてもよい。これにより例えば、光検出装置を撮像用に用いる場合において、画質を向上させることが可能となる。
　また、この第１の側面において、前記デジタルアナログ変換器は、複数のクロック周期に１回の割合で前記参照電圧をステップ状に増加させることで、前記参照電圧を掃引してもよい。これにより例えば、諧調数が小さいデジタルアナログ変換器を使用する場合でも、平均電圧を正確に測定することが可能となる。
　また、この第１の側面において、前記デジタルアナログ変換器は、前記参照電圧をステップ状に増加および減少させることで、前記参照電圧を掃引してもよい。これにより例えば、平均電圧の測定に関するロバスト性を向上させることが可能となる。
　また、この第１の側面において、前記デジタルアナログ変換器は、前記クロック信号に同期して変化する疑似乱数により前記参照電圧の値を更新してもよい。これにより例えば、平均電圧の測定に関するロバスト性を向上させることが可能となる。
　また、この第１の側面の光検出装置は、前記第１ダイオードを含む半導体基板内に設けられ、撮像用に用いられる第２ダイオードをさらに備えていてもよい。これにより例えば、第１および第２ダイオードを同じ工程で製造することが可能となる。
　また、この第１の側面において、前記第１ダイオードは、前記第２ダイオードを含む画素アレイから１画素ピッチ以上離れた位置に配置されていてもよい。これにより例えば、第１ダイオードと第２ダイオードとの間に遮光壁を容易に配置することが可能となる。
　また、この第１の側面の光検出装置は、前記第１ダイオードを含む第１基板と、前記第１基板と貼り合わされた第２基板とをさらに備えていてもよい。これにより例えば、第１ダイオードと第１ダイオード用の回路とを別々の基板に形成することで、光検出装置の性能を向上させることが可能となる。
　また、この第１の側面において、前記信号電圧は、互いに並列に接続された複数の第１ダイオードにより生成されてもよい。これにより例えば、平均電圧をより正確に測定することが可能となる。
　また、この第１の側面において、前記第１ダイオードの活性領域は、撮像用に用いられる第２ダイオードの活性領域より大きくてもよい。これにより例えば、低照度でも正確な信号電圧の測定が可能となる。
　また、この第１の側面の光検出装置は、前記第１ダイオードと異なるダークカウントレートを有し、撮像用に用いられる第２ダイオードをさらに備えていてもよい。これにより例えば、無光状態やそれに近い状態でも平均電圧を正確に測定することが可能となる。
　また、この第１の側面の光検出装置は、前記第１ダイオードに向かう光から前記第１ダイオードを遮光する遮光部をさらに備えていてもよい。これにより例えば、第１ダイオードと異なるダークカウントレートを有する第２ダイオードを用いる場合でも、平均電圧を正確に測定することが可能となる。
　また、この第１の側面において、前記第１ダイオードのダークカウントレートの逆数は、前記トリガ信号に応じて前記比較回路からの出力信号を取り込むまでの遅延より短く設定されていてもよい。これにより例えば、最悪の信号電圧が画素回路の素子耐圧を超えないようにダイオードのバイアスを制御するのに有効な測定を行うことが可能となる。
　本開示の第２の側面の光検出装置は、光を受光して信号電圧を出力する第１ダイオードと、参照電圧を出力するデジタルアナログ変換器と、前記信号電圧と前記参照電圧とを比較する比較回路と、前記信号電圧に応じてトリガ信号を出力するトリガ回路と、前記トリガ信号に応じて前記比較回路からの出力信号を取り込むフリップフロップと、前記デジタルアナログ変換器に前記参照電圧を更新させる信号を出力し、かつ、前記フリップフロップからの出力信号に応じて、前記信号電圧の特徴点の平均電圧を出力するステートマシンとを備える。これにより例えば、平均電圧をステートマシンにより短時間で正確に測定することが可能となる。
第１実施形態の光検出装置の構成を示す回路図である。 第１実施形態の光検出装置の動作を示すタイミングチャートである。 第１実施形態の光検出装置の動作を示す別のタイミングチャートである。 第１実施形態の光検出装置の動作を説明するためのグラフである。 第２実施形態の光検出装置の構成を示す回路図である。 第２実施形態の光検出装置の動作を示すタイミングチャートである。 第３実施形態の比較回路の構成を示す回路図である。 第３実施形態の比較例の比較回路の構成を示す回路図である。 第３実施形態の比較例の比較回路の動作を示すタイミングチャートである。 第３実施形態の比較回路の動作を示すタイミングチャートである。 第３実施形態の比較回路の動作を説明するためのグラフである。 第４実施形態の光検出装置の構成を示す回路図である。 第５実施形態の光検出装置の構成を示す回路図である。 第５実施形態の光検出装置の動作を説明するためのグラフである。 第６実施形態の光検出装置の動作を示すタイミングチャートである。 第６実施形態の光検出装置の構成を示す回路図である。 第７実施形態の光検出装置の動作を示すタイミングチャートである。 第７実施形態のランプカウンタの構成を示す回路図である。 第７実施形態の光検出装置の動作を説明するためのグラフである。 第８実施形態の光検出装置の構成を示す回路図である。 第８実施形態の光検出装置の動作を示すタイミングチャートである。 第８実施形態の光検出装置の動作を示すフローチャートである。 第８実施形態の変形例の光検出装置の構成を示す回路図である。 第８実施形態の変形例の光検出装置の動作を示すタイミングチャートである。 第９実施形態の光検出装置の構成を示す回路図である。 第１０実施形態の光検出装置の構成を示す回路図である。 第１０実施形態の変形例の光検出装置の構成を示す平面図である。 第１０実施形態の別の変形例の光検出装置の構成を示す平面図である。 第１１実施形態の光検出装置の構成を示す斜視図である。 第１２実施形態の光検出装置の構成を示す回路図である。 第１２実施形態の変形例の光検出装置の構成を示す平面図である。 第１３実施形態の光検出装置の構成を示す回路図である。 第１３実施形態の光検出装置の動作を示すタイミングチャートである。 第１３実施形態のモニタリングＳＰＡＤの構造を示す断面図である。 第１４実施形態の光検出装置の構成を模式的に示す断面図である。 第１４実施形態の光検出装置の動作を示すタイミングチャートである。 第１４実施形態の光検出装置の動作を示す別のタイミングチャートである。 ある光検出装置の構成を示す回路図である。 図１５Ａの光検出装置の動作を示すタイミングチャートである。 電子機器の構成例を示すブロック図である。 移動体制御システムの構成例を示すブロック図である。 図１７の撮像部の設定位置の具体例を示す平面図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下、本開示の実施形態を、図面を参照して説明する。
　（第１実施形態）
　図１Ａは、第１実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、モニタリングＳＰＡＤ１１と、リチャージトランジスタ１２と、パルス検出回路１３と、比較回路１４と、ＤＡＣ（デジタルアナログ変換器）１５と、ランプカウンタ１６と、遅延回路１７と、Ｄ－ＦＦ（フリップフロップ）１８と、比較結果カウンタ１９とを備えている。モニタリングＳＰＡＤ１１は、本開示の第１ダイオードの例である。パルス検出回路１３および遅延回路１７は、本開示のトリガ回路の例である。比較結果カウンタ１９は、本開示の第１カウンタの例である。ランプカウンタ１６は、本開示の第２カウンタの例である。本実施形態の光検出装置は例えば、固体撮像装置または測距装置におけるクエンチ電圧測定手段として機能する。
　モニタリングＳＰＡＤ１１は、負電源に電気的に接続されたアノードと、正電源にリチャージトランジスタ１２を介して電気的に接続されたカソードとを有している。モニタリングＳＰＡＤ１１は、光を受光してカソード電圧Vkを出力する。カソード電圧Vkは、本開示の信号電圧の例である。
　リチャージトランジスタ１２は、制御信号XRCGが供給されるゲートを有している。リチャージトランジスタ１２のソースおよびドレインの一方は、正電源に電気的に接続されており、リチャージトランジスタ１２のソースおよびドレインの他方は、負電源にモニタリングＳＰＡＤ１１を介して電気的に接続されている。モニタリングＳＰＡＤ１１とリチャージトランジスタ１２は、正電源と負電源との間で直列に接続されている。モニタリングＳＰＡＤ１１のカソードは、リチャージトランジスタ１２により間欠的にリチャージされる。
　パルス検出回路１３はインバータを含んでおり、このインバータは、モニタリングＳＰＡＤ１１およびリチャージトランジスタ１２に電気的に接続された入力端子と、遅延回路１７に電気的に接続された出力端子とを有している。パルス検出回路１３は、カソード電圧Vkを入力端子に受信し、カソード電圧Vkに応じた出力信号を出力端子から出力する。
　比較回路１４は、モニタリングＳＰＡＤ１１およびリチャージトランジスタ１２に電気的に接続された正入力端子と、ＤＡＣ１５に電気的に接続された負入力端子と、Ｄ－ＦＦ１８に電気的に接続された出力端子とを有している。比較回路１４は、カソード電圧Vkを正入力端子に受信し、ＤＡＣ１５からの参照電圧Vrefを負入力端子に受信し、カソード電圧Vkと参照電圧Vrefとを比較し、この比較結果を示す比較結果信号Vcmを出力端子から出力する。比較回路１４は、比較器のみを含んでいてもよいし、比較器とその他の回路素子（例えばソースフォロワトランジスタ）とを含んでいてもよい。
　ＤＡＣ１５は、最大電圧Vtopから最低電圧Vbotまでのいずれかの値を有する参照電圧Vrefを比較回路１４に出力する（Vbot≦Vref≦Vtop）。ＤＡＣ１５は、最大電圧Vtopと最低電圧Vbotとの間で参照電圧Vrefを掃引することができる。
　ランプカウンタ１６は、クロック信号CLKに同期して動作し、クロック信号CLKに応じた出力信号をＤＡＣ１５に出力する。よって、ＤＡＣ１５は、クロック信号CLKに同期して参照電圧Vrefを出力する。また、ＤＡＣ１５は、ランプカウンタ１６からの出力信号をＤＡ変換によりアナログ信号に変換することで、参照電圧Vrefを生成する。後述するように、ＤＡＣ１５は、参照電圧Vrefをステップ状に増加させることで、参照電圧Vrefを掃引する。このようにして、ＤＡＣ１５はランプカウンタ１６により制御される。
　遅延回路１７は、パルス検出回路１３からの出力信号を遅延させてトリガ信号TRGを生成する。トリガ信号TRGは、Ｄ－ＦＦ１８に入力される。
　Ｄ－ＦＦ１８は、比較結果信号Vcmが入力されるＤ端子と、トリガ信号TRGが入力されるＣＬＫ端子と、ＦＦ出力信号UPを出力するＱ端子とを有している。Ｄ－ＦＦ１８は、トリガ信号TRGに応じて比較結果信号Vcmを取り込み、比較結果信号Vcmに応じたＦＦ出力信号UPを出力する。ＦＦ出力信号UP信号は、値０（論理０）か値１（論理１）かを示す２値信号である。
　比較結果カウンタ１９は、クロック信号CLKに同期してＦＦ出力信号UPの値をカウントすることで、カソード電圧Vkの特徴点の平均電圧に応じて変化するデジタル値を出力する。具体的には、比較結果カウンタ１９は、ＦＦ出力信号UPの値がクロック信号CLKのエッジにおいて１である場合にカウント値をインクリメントすることで、カソード電圧Vkの特徴点の平均電圧に応じて変化するデジタル値を出力する。比較結果カウンタ１９は、このデジタル値を示すデジタル信号Dを出力する。デジタル信号Dは、このデジタル値からカソード電圧Vkの特徴点の平均電圧を算出するために利用可能である。このように、比較結果カウンタ１９は、当該平均電圧に応じて変化する値をＡＤ変換によりデジタル値に変換するＡＤＣ（アナログデジタル変換器）として機能する。
　本実施形態のカソード電圧Vkの特徴点は例えば、カソード電圧Vkのアバランシェのクエンチである。本実施形態の比較結果カウンタ１９は、クロック信号CLKに同期してＦＦ出力信号UPの値をカウントすることで、カソード電圧Vkのアバランシェのクエンチ電圧の平均値に応じて変化するデジタル値を出力する。その処理のさらなる詳細は、後述する。
　図１Ｂは、第１実施形態の光検出装置の動作を示すタイミングチャートである。
　リチャージトランジスタ１２のゲートには、間欠的にリチャージパルス（制御信号）XRCGが供給される。リチャージパルスXRCG（例えばリチャージ１）によってカソード電圧Vkは正電源電圧まで上昇する。カソード電圧Vkは、モニタリングＳＰＡＤ１１のアノードとカソードとの間にブレイクダウン電圧以上の電圧がかかった余剰バイアス状態で待機する。
　リチャージ後の最初のフォトン（例えばフォトンＡ）で、モニタリングＳＰＡＤ１１はアバランシェブレイクダウンを生じ、カソード電圧Vkは急激に下降する。そしてモニタリングＳＰＡＤ１１が余剰バイアスを失った時点でクエンチを生じて、カソード電圧Vkはクエンチ電圧で静止する。
　カソード電圧Vkの下降の途中で、カソード電圧Vkがパルス検出回路１３の閾値を下回った時点で、パルス検出回路１３によりパルスが検出される。パルス検出回路１３からの出力信号は、遅延回路１７により遅延されて、トリガ信号TRGが生成される。
　比較回路１４は、カソード電圧Vkと参照電圧Vrefとを逐次比較し、その比較結果を示す比較結果信号Vcmを出力する。トリガ信号TRGの遅延量DLYは、トリガ信号TRGのエッジの時刻を、クエンチ発生後のクエンチ電圧と参照電圧Vrefとの比較結果が比較結果信号Vcmに反映される時刻にするように調整される。ただし、クエンチ後はモニタリングＳＰＡＤ１１もリチャージトランジスタ１２もHi-Z状態であり、長時間が経過すればカソード電圧Vkはリーク電流によるドリフトでクエンチ電圧と乖離してしまうから、遅延量DLYは必要以上に長くしないことが望ましい。
　比較結果信号Vcmは、トリガ信号TRGのエッジでＤ－ＦＦ１８に取り込まれる。例えば、フォトンＡで生じたクエンチ電圧は、その時点での参照電圧Vrefより高かったので、比較結果Ａは１であり、それを取り込んだＦＦ出力信号UPも１になる。
　クロック信号CLKのクロックエッジ（例えばクロック１）では、ＦＦ出力信号UPに基づいてデジタル信号Dの値をインクリメントまたは保持し、参照電圧Vrefを更新する。例えば、クロック１ではＦＦ出力信号UPが１なので、デジタル信号Dの値がインクリメントされる。参照電圧Vrefの更新が終わると、再度リチャージが行われ、これまでの動作を繰り返す。
　図１Ｃは、第１実施形態の光検出装置の動作を示す別のタイミングチャートである。
　図１Ｃは、図１Ｂより長いスパンのタイミングチャートである。図１Ｂのカソード電圧Vkは、参照電圧Vrefと２回比較されているのに対し、図１Ｃのカソード電圧Vkは、参照電圧Vrefと１５回比較されている。図１Ｃのカソード電圧Vkの変化は、図面を見やすくするために、図１Ｂのカソード電圧Vkの変化に比べて簡略化して描かれている。
　図１Ｃでは、参照電圧Vrefが１４回更新されており、その結果、参照電圧Vrefがステップ状（階段状）に増加している。本実施形態の参照電圧Vrefは、時間に対する増加関数となっている。
　図１Ｃでは、カソード電圧Vk（クエンチ電圧）が、１～８、１０、１２回目の比較時に参照電圧Vrefより大きくなっており、９、１１、１３～１５回目の比較時に参照電圧Vrefより小さくなっている。よって、カソード電圧Vk（クエンチ電圧）は、１５回中の１０回だけ参照電圧Vrefより大きくなっており、最終的なデジタル信号Dの値は10になる。このとき、クエンチ電圧の平均値（平均電圧）Vaveは、次の式（１）で推定される。
　　　Vave ＝ (5/15)Vbot ＋ (10/15)Vtop　・・・（１）
　なお、１回目の比較時の参照電圧Vrefは、最低電圧Vbotであり、１５回目の比較時の参照電圧Vrefは、最大電圧Vtopである。また、本実施形態のN回目の比較時の参照電圧Vrefは、((15－N)/14)Vbot＋((N－1)/14)Vtopである（Nは1≦N≦15を満たす整数）。
　図１Ｄは、第１実施形態の光検出装置の動作を説明するためのグラフである。図１Ｄを参照して、デジタル信号Dのデジタル値から、クエンチ電圧の平均値Vaveを推定する手法について説明する。
　図１Ｄの上段のグラフは、トリガ信号TRGに応じてサンプリングされたカソード電圧Vkの分布、すなわち、クエンチ電圧の分布を示している。クエンチ電圧は、同一のモニタリングＳＰＡＤ１１でも、アバランシェブレイクダウンとクエンチとを繰り返すたびに揺らぐ。クエンチ電圧の分布は、典型的には標準偏差が５０～１００ｍＶの正規分布に近くなる。
　図１Ｄの中段のグラフは、参照電圧Vrefの分布を示している。本実施形態の参照電圧Vrefは、クエンチ電圧より確実に低い電圧Vbotから、クエンチ電圧より確実に高い電圧Vtopまで均一に掃引される。
　従って、クエンチ電圧の平均値をVaveとすると、比較回路１４の正負入力端子間の差電圧Vk－Vrefは、図１Ｄの下段のグラフに示すように、負側（Vave－Vtop～０）から正側（０～Vave－Vbot）まで概ね均一に分布することになる。比較回路１４が比較を行う回数を「p」とし、その場合に比較回路１４が差電圧Vk－Vrefを正と判定する回数の期待値を「q」とする場合、次の式（２）が成立する。
　　　(p－q)/(Vtop－Vave) ＝ q/(Vave－Vbot)　・・・（２）
　式（２）を変形すると、次の式（３）が得られる。
　　　Vave ＝ ((p－q)/p)Vbot ＋ (q/p)Vtop　・・・（３）
　式（３）は、式（１）を一般化したものである。式（３）にp＝１５およびq＝１０を代入すると、式（１）が得られる。
　pは固定値であるから、デジタル信号Dのデジタル値の最終値qが、クエンチ電圧の平均値を決定する値となる。すなわち、本実施形態の光検出装置によりqを測定すれば、qからクエンチ電圧の平均値を算出することができる。よって、qは、クエンチ電圧の平均値に相当する値ということができる。本実施形態の光検出装置は、式（３）に基づいてVbot、Vtop、p、qの値からクエンチ電圧の平均値を算出する回路を備えていてもよいし、この回路は、この平均値をデジタル値として出力してもよい。
　本実施形態のqの値は、クエンチ直後の比較結果信号VcmをＤ－ＦＦ１８に取り込むことで生成される。よって、モニタリングＳＰＡＤ１１に当たる光の照度が低くパルスが疎であっても、正しい平均クエンチ電圧（クエンチ電圧の平均値）を計測しデジタル値として出力することができる。一方、モニタリングＳＰＡＤ１１に当たる光の照度が高くフォトンが時間的に近接して到来する場合でも、リチャージ後に最初に生じたアバランシェブレイクダウンだけでqの値が決まるから、正しい平均クエンチ電圧を計測することができる。
　以上のように、本実施形態の光検出装置は、カソード電圧Vkと参照電圧Vrefとを比較する比較回路１４と、クロック信号CLKに同期してＦＦ出力信号UPの値をカウントすることで、カソード電圧Vkの特徴点の平均電圧に応じて変化するデジタル値を出力する比較結果カウンタ１９とを備えている。よって、本実施形態によれば、平均電圧を算出するための測定結果をデジタル値として長時間維持することで、平均電圧を正確に測定することが可能となる。なお、上記特徴点は、本実施形態ではアバランシェのクエンチであるが、その他の点（例えばカソード電圧Vkのピークやボトム）であってもよい。
　（第２実施形態）
　図２Ａは、第２実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、第１実施形態の光検出装置の構成要素に加え、ＲＳ－ＦＦ２１と、パルスカウンタ２２と、ＡＮＤゲート２３と、演算回路２４と、インバータ２５とを備えている。パルスカウンタ２２は、本開示の第３カウンタの例である。
　ＲＳ－ＦＦ２１は、リチャージパルス（制御信号）XRCGがインバータ２５を介して入力されるＲ（リセット）端子と、カソード電圧Vkがパルス検出回路１３を介して入力されるＳ（セット）端子と、ＦＦ出力信号PFLAGをパルスカウンタ２２に出力するＱ端子とを有している。
　パルスカウンタ２２は、クロック信号CLKに同期してＦＦ出力信号PFLAGの値をカウントし、そのカウント結果を示すデジタル信号Pを出力する。例えば、クロック信号CLKのクロックエッジにおいてＦＦ出力信号PFLAGの値が１であれば、パルスカウンタ２２は、デジタル信号Pにおけるカウント値をインクリメントする。一方、クロック信号CLKのクロックエッジにおいてＦＦ出力信号PFLAGの値が０であれば、デジタル信号Pにおけるカウント値をそのまま保持する。デジタル信号Pの値は、カソード電圧Vkの特徴点が検出されたクロックサイクル数のカウント結果を示している。
　ＡＮＤゲート２３は、ＲＳ－ＦＦ２１のＱ端子からのＦＦ出力信号PFLAGが入力される第１入力端子と、Ｄ－ＦＦ１８のＱ端子からのＦＦ出力信号QFLAGが入力される第２入力端子と、ＦＦ出力信号PFLAGとＦＦ出力信号QFLAGとの論理積を示すゲート出力信号UPを出力する出力端子とを有している。本実施形態のＦＦ出力信号QFLAGは、第１実施形態のＦＦ出力信号UPに対応している。
　本実施形態の比較結果カウンタ１９は、クロック信号CLKに同期してゲート出力信号UPの値をカウントすることで、カソード電圧Vkの特徴点の平均電圧に応じて変化するデジタル値を出力する。本実施形態の比較結果カウンタ１９は、このデジタル値を示すデジタル信号Qを出力する。本実施形態のデジタル信号Qは、第１実施形態のデジタル信号Dに対応している。
　演算回路２４は、デジタル信号Pとデジタル信号Qとを用いて、カソード電圧Vkの特徴点の平均電圧Vaveを算出し出力する。本実施形態の平均電圧Vaveは、平均クエンチ電圧を表している。平均電圧Vaveは、デジタル信号Pとデジタル信号Qとを用いて、次の式（４）により算出される。
　　　Vave ＝ ((P－Q)/Q)Vbot ＋ (Q/P)Vtop　・・・（４）
　式（４）において、Pはデジタル信号Pの値を表し、Qはデジタル信号Qの値を表している。
　パルスカウンタ２２は、あるクロックから次のクロックまでの期間内に、アバランシェブレイクダウンが生じたサイクル数をカウントする。このサイクル数は、ＲＳ－ＦＦ２１からのＦＦ出力信号PFLAGを用いてカウントされ、このサイクル数を示すデジタル信号Pがパルスカウンタ２２から演算回路２４に入力される。
　ＦＦ出力信号PFLAGは、ＦＦ出力信号QFLAGと共に、ＡＮＤゲート２３にも入力される。ＡＮＤゲート２３は、ブレイクダウンが生じなかったサイクルで比較結果カウンタ１９がインクリメントを行うことを防止するために設けられている。具体的には、ＡＮＤゲート２３は、ＦＦ出力信号QFLAGの代わりにゲート出力信号UPを比較結果カウンタ１９に入力することで、このようなインクリメントを防止する。すなわち、ＡＮＤゲート２３は、ＦＦ出力信号QFLAGをゲート出力信号UPに補正している。これにより、演算回路２４は、ブレイクダウンが生じなかったサイクルの効果を加味して平均電圧Vaveを算出することができる。
　図２Ｂは、第２実施形態の光検出装置の動作を示すタイミングチャートである。
　図２Ｂのクロック０～クロック１の周期では、比較結果信号Vcmの値「１」がＤ－ＦＦ１８に取り込まれ、クロック１で比較結果カウンタ１９はカウント値をインクリメントする。これは、図１Ｂにおけるクロック０～クロック１の周期と等価である。
　また、図２Ｂのクロック３～クロック４の周期では、比較結果信号Vcmの値「０」がＤ－ＦＦ１８に取り込まれ、クロック４で比較結果カウンタ１９はカウント値をそのまま保持する。これは、図１Ｂにおけるクロック１～クロック２の周期と等価である。
　ここで、フォトンの性質について考察する。フォトンはポアソン到着と呼ばれるランダムな間隔でモニタリングＳＰＡＤ１１に入射し、入射したフォトンでアバランシェブレイクダウンが生じるか否かも確率事象である。そのため、図２Ｂのクロック１~クロック２までのように１回もアバランシェブレイクダウンが生じない周期が、確率的散発的に発生する。
　本実施形態に追加された構成要素は、比較結果が無効な周期を比較結果が有効な周期と区別して処理するために設けられている。すなわち、ＲＳ－ＦＦ２１は、アバランシェブレイクダウンの発生を記憶し、新たなアバランシェブレイクダウンの発生があればパルスカウンタ２２にインクリメントをさせる。図２Ｂのクロック０～１周期、クロック３～４周期、クロック４～５周期が、その例である。図２Ｂのクロック１～２のように新たなアバランシェブレイクダウンの発生がなければ、パルスカウンタ２２はカウント値をそのまま保持し、ＦＦ出力信号QFLAGの値によらずゲート出力信号UPの値を０にして比較結果カウンタ１９のカウント値もそのまま保持する。
　第１実施形態では、アバランシェブレイクダウンはすべての周期で生じると想定し、式（３）の値pは定数となっている。しかしながら、アバランシェブレイクダウンが生じない周期が増えれば、式（３）が表す平均電圧Vaveと実際の平均電圧Vaveの誤差は大きくなる。
　そこで、本実施形態では、式（４）の値Pとして測定により定まるパルスカウント値を用いている。これにより、上記の誤差を小さくすることができる。本実施形態によれば、Vbot、Vtop、P、Qの値からクエンチ電圧の平均値を算出することができる。
　アバランシェブレイクダウンが生じない周期の影響を減らすことは、第１実施形態でクロック周期時間を十分長くして無効周期の発生確率を無視できるくらい下げることでも達成できる。しかし、低照度でフォトン到着平均間隔が長い場合には、それは平均電圧のＡＤ変換時間が極端に長くなることを意味する。本実施形態によれば、パルスカウンタ２２によるカウントやＡＮＤゲート２３による補正により、低照度であっても短時間で精度の高い平均クエンチ電圧を測定することが可能となる。
　（第３実施形態）
　図３Ａは、第３実施形態の比較回路１４の構成を示す回路図である。
　本実施形態の光検出装置は、第１実施形態の光検出装置と同じ構成要素を備えており、かつ、本実施形態の光検出装置の比較回路１４は、図３Ａに示す構成を有している。以下の説明において、本実施形態の光検出装置の構成については、図１Ａを参照されたい。なお、本実施形態の光検出装置は、第２実施形態の光検出装置と同じ構成要素を備えていてもよい。
　本実施形態の比較回路１４は、ソースフォロワトランジスタ３１と、クランプトランジスタ３２と、定電流源３３と、クランプトランジスタ３４と、ソースフォロワトランジスタ３５と、定電流源３６と、差動比較器である比較器３７とを備えている。ソースフォロワトランジスタ３１は、本開示の第１ソースフォロワの例である。ソースフォロワトランジスタ３５は、本開示の第２ソースフォロワの例である。
　ソースフォロワトランジスタ３１は、カソード電圧Vkが入力されるゲートを有し、クランプトランジスタ３２、クランプトランジスタ３４、およびソースフォロワトランジスタ３５は、参照電圧Vrefが入力されるゲートを有している。ソースフォロワトランジスタ３１のソースまたはドレインと、クランプトランジスタ３２のソースまたはドレインは、定電流源３３と電気的に接続されており、かつ、比較器３７の正入力端子に電気的に接続されている。クランプトランジスタ３４のソースまたはドレインと、ソースフォロワトランジスタ３５のソースまたはドレインは、定電流源３６と電気的に接続されており、かつ、比較器３７の負入力端子に電気的に接続されている。比較器３７は、電圧Vkoutが入力される正入力端子と、電圧Vrefoutが入力される負入力端子と、比較結果信号Vcmを出力する出力端子とを有している。
　モニタリングＳＰＡＤ１１のカソードは、信号源として高いインピーダンスを有している。そこで、本実施形態の比較回路１４は、比較器３７の正入力端子の前段に、カソード電圧Vkを入力とするソースフォロワトランジスタ３１を備えている。ソースフォロワトランジスタ３１は例えばＰＭＯＳである。本実施形態の比較回路１４はさらに、ソースフォロワトランジスタ３１による電圧シフトを補償してカソード電圧Vkと参照電圧Vrefとを正確に比較するために、比較器３７の負入力端子の前段にも、参照電圧Vrefを入力とするソースフォロワトランジスタ３５を備えている。ソースフォロワトランジスタ３５は例えばＰＭＯＳである。また、本実施形態のソースフォロワトランジスタ３５はソースフォロワトランジスタ３１と合同である。
　本実施形態の比較回路１４はさらに、ソースフォロワトランジスタ３１に電気的に接続されたクランプトランジスタ３２と、ソースフォロワトランジスタ３５に電気的に接続されたクランプトランジスタ３４とを備えている。本実施形態では、ソースフォロワトランジスタ３１とクランプトランジスタ３２がソースコモンで接続されており、ソースフォロワトランジスタ３５とクランプトランジスタ３４もソースコモンで接続されている。クランプフォロワトランジスタ３２、３４は例えばＰＭＯＳである。
　本実施形態では、ソースフォロワトランジスタ３１のソースフォロワ出力（電圧Vkout）が、比較器３７の正入力端子に入力され、ソースフォロワトランジスタ３５のソースフォロワ出力（電圧Vrefout）が、比較器３７の負入力端子に入力される。
　図３Ｂは、第３実施形態の比較例の比較回路１４の構成を示す回路図である。
　本比較例の比較回路１４は、第３実施形態の比較回路１４からクランプトランジスタ３２およびソースフォロワトランジスタ３５を除いた構成を有している。図３Ｂはさらに、本比較例の比較回路１４の正入力端子に対する寄生容量を示している。
　図３Ｃは、第３実施形態の比較例の比較回路１４の動作を示すタイミングチャートである。
　カソード電圧Vkは、モニタリングＳＰＡＤ１１がリチャージされてからアバランシェブレイクダウンが生じるまでは正電源電圧に張り付いており、ソースフォロア出力Vkoutも正電源電圧で飽和している。アバランシェブレイクダウンが生じてカソード電圧Vkが急激に降下すると、ソースフォロア出力Vkoutも追従して降下する。この際、図３Ｂの寄生容量を放電するために、ソースフォロワトランジスタ３１のゲート－ソース間電圧は、静定時電圧Vfよりもオーバードライブ電圧ODだけ大きな電位差を持ち、ソースフォロワトランジスタ３１のソース電流Isは、バイアス電流Io以上の値を取る。
　ソースフォロア出力Vkoutが追従を終えると、上記ゲート－ソース間電圧は静定時電圧Vfに静定し、ソース電流Isはバイアス電流Ioに戻る。ソース電流Isのバイアス電流Ioへの減少は、モニタリングＳＰＡＤ１１がクエンチしてHi-Z状態になった後も継続する。ソース電流Isの減少は、ソースフォロワトランジスタ３１のチャネル電荷の減少でもあり、チャネル電荷の減少は、ソースフォロワトランジスタ３１のゲート容量を介してチャネルと対向するモニタリングＳＰＡＤ１１のカソードへ電流を流す。
　以下、このゲート電流を、ソースフォロワトランジスタ３１からのキックバックと呼ぶことにする。キックバックを減らすには、ソースフォロアトランジスタ３１を小さくして寄生容量を緩慢に放電することも有効である。しかしそれは比較器３７の遅延時間を増大させる。比較結果信号Vcmは、遅延回路１７で生成されたトリガ信号TRGオンになるまでに確定する必要があるので、遅延時間の増大は望ましくない。
　図３Ｄは、第３実施形態の比較回路１４の動作を示すタイミングチャートである。
　クランプトランジスタ３２を付加したソースフォロアトランジスタ３１の出力部は、ソースフォロアトランジスタ３１のゲート入力とクランプトランジスタ３２のゲート入力の最小値回路のように機能する。ソースフォロアトランジスタ３１のゲート入力電圧（＝Vk）がクランプトランジスタ３２のゲート入力電圧（＝Vref）より十分高いときは、ソースフォロア出力Vkoutが、クランプトランジスタ３２のゲート入力電圧で決まる電圧に固定される。従って、ソースフォロア出力Vkoutは、図３Ｄに示すように、アバランシェブレイクダウン前も正電源より低い電圧で待機している。その結果、ソースフォロア出力Vkoutがアバランシェブレイクダウンとクエンチで低下したカソード電圧Vkに追従するまでに放電すべき寄生容量電荷が小さくなる。このため、ソース電流Isの変化も小さく、キックバックを小さく抑える事ができる。
　図３Ｅは、第３実施形態の比較回路１４の動作を説明するためのグラフである。
　クランプトランジスタ３２をもつソースフォロアトランジスタ３１の入出力関係は線形ではないが、理想の最小値回路の様な強い屈曲ではなく、図３Ｅのような緩く飽和する単調増加特性をもつ。本実施形態の比較回路１４は、比較器３７の負入力端子に、ソースフォロアトランジスタ３５とクランプトランジスタ３４の両方のゲートに参照電圧Vrefを与えて得られるソースフォロア出力Vrefoutを入力している。これにより、比較器３７は、カソード電圧Vkと参照電圧Vrefの大小関係を正確に反映した比較結果信号Vcmを出力することが可能となる。
　キックバックの影響は、モニタリングＳＰＡＤ１１を小型化・高速化してカソード容量を小さくしたときに顕著になる。カソード容量が１～２ｆＦの世代であり、ソースフォロアトランジスタ３１に３Ｖ耐圧ＰＭＯＳトランジスタを用いた場合、図３Ｂの比較回路１４では、キックバックによるカソード電圧Vkのシフトは数十ｍＶにもなる。一方、図３Ａの比較回路１４では、当該シフトが数ｍＶに収まり、より正確なクエンチ電圧の判定が可能になる。
　（第４実施形態）
　図４は、第４実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、複数の光検出ユニット４１を備えている。各光検出ユニット４１は、第２実施形態の光検出装置と同様に、モニタリングＳＰＡＤ１１と、リチャージトランジスタ１２と、パルス検出回路１３と、比較回路１４と、遅延回路１７と、Ｄ－ＦＦ１８と、比較結果カウンタ１９と、ＲＳ－ＦＦ２１と、パルスカウンタ２２と、ＡＮＤゲート２３と、演算回路２４と、インバータ２５とを備えている。
　本実施形態の光検出装置はさらに、これらの光検出ユニット４１に共通の構成要素として、ＤＡＣ１５と、ランプカウンタ１６と、中央値探索回路４２と、デジタルフィルタ４３と、目標電圧値レジスタ４４と、パワーＩＣ４５と、複数の撮像画素４６とを備えている。各撮像画素４６は、撮像ＳＰＡＤ４６ａを備えている。撮像ＳＰＡＤ４６ａは、本開示の第２ダイオードの例である。
　本実施形態のＤＡＣ１５およびランプカウンタ１６は、第２実施形態と同様の構成を有している。ＤＡＣ１５からの参照電圧Vrefは、各光検出ユニット４１の比較回路１４の負入力端子に入力される。
　中央値探索回路４２は、複数の光検出ユニット４１から複数の平均クエンチ電圧Vaveを受信し、これらの平均クエンチ電圧Vaveの中央値Vmedを探索し出力する。本実施形態の光検出装置は、中央値探索回路４２の代わりに、これらの平均クエンチ電圧Vaveの平均値を算出し出力する平均値算出回路を備えていてもよい。ただし、光検出ユニット４１の個数があまり多くない場合には、平均値よりも中央値の方が平均クエンチ電圧Vaveの性質を正確に反映した値となる傾向がある。
　デジタルフィルタ４３は、中央値探索回路４２から中央値Vmedを受信し、かつ、目標電圧値レジスタ４４に格納されたクエンチ電圧目標値を読み出す。デジタルフィルタ４３はさらに、中央値Vmedとクエンチ電圧目標値とを比較し、中央値Vmedとクエンチ電圧目標値とを差に応じてＰＩＤ（比例－積分－微分）演算を行う。デジタルフィルタ４３はさらに、ＰＩＤ（比例－積分－微分）演算の結果に基づいて、中央値Vmedをクエンチ電圧目標値に近付けるためのＮＦＢ制御信号を生成し出力する。
　パワーＩＣ４５は、デジタルフィルタ回路４３からのＮＦＢ制御信号に応じて、VSPAD電圧を生成し、SPAD電圧を各光検出ユニット４１のモニタリングＳＰＡＤ１１のアノードに供給する。このＮＦＢ制御の結果、平均クエンチ電圧Vaveの中央値Vmedはクエンチ電圧目標値に漸近し保持される。
　VSPAD電圧は、各撮像画素４６の撮像ＳＰＡＤ４６ａのアノードにも供給される。そのため、上記複数の撮像画素４６の撮像ＳＰＡＤ４６ａの平均クエンチ電圧の中央値も、上記クエンチ電圧目標値に漸近し保持される。
　本実施形態の各光検出ユニット４１は、デジタル信号P、Qを出力し、デジタル信号P、Qに応じて平均クエンチ電圧Vaveを出力する。本実施形態の中央値探索回路４２、デジタルフィルタ４３、目標電圧値レジスタ４４、およびパワーＩＣ４５は、平均クエンチ電圧Vaveに応じてＮＦＢ制御信号を生成し、ＮＦＢ制御信号を各光検出ユニット４１のモニタリングＳＰＡＤ１１にフィードバックするフィードバック回路を形成している。これにより、平均クエンチ電圧Vaveの中央値Vmedをクエンチ電圧目標値に近付けることができる。
　本実施形態によれば、温度特性や製造ロット間バラツキによるＳＰＡＤブレイクダウン電圧のバラツキを補償して、クエンチ電圧の平均Vaveを継続的に一定に保つことができる。クエンチはモニタリングＳＰＡＤ１１が余剰電圧を失う事で生じるから、クエンチ電圧と正電源の電圧差が余剰電圧であり、クエンチ電圧を一定に保つことは余剰電圧を一定にすることでもある。モニタリングＳＰＡＤ１１に入射したフォトンがアバランシェブレイクダウンを発生する確率すなわちＰＤＥ（Photon Detection Efficiency）は、余剰電圧に強く支配されている。そのため、クエンチ電圧を制御して余剰電圧を安定化することは、ＳＰＡＤフォトンカウンティングに因る撮像の感度を安定化することになり、画質の安定が図れる。
　（第５実施形態）
　図５Ａは、第５実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、第４実施形態の光検出装置と同様の構成要素を備えているが、デジタルフィルタ４３、目標電圧値レジスタ４４、およびパワーＩＣ４５の代わりにＰＤＥ補正テーブル４７、温度計４８、および固定電源４９を備えている。図５Ａはさらに、各撮像画素４６内の撮像ＳＰＡＤ４６ａ、補正係数乗算器４６ｂ、撮像カウンタ４６ｃ、およびインバータ４６ｄを示している。
　本実施形態の光検出装置は、各光検出ユニット４１のモニタリングＳＰＡＤ１１のアノードに、固定電源４９からの固定電圧VSPADを印加する。固定電源４９からの固定電圧VSPADは、各撮像画素４６の撮像ＳＰＡＤ４６ａのアノードにも印加される。本実施形態の光検出装置は、各光検出ユニット４１のモニタリングＳＰＡＤ１１のクエンチ電圧を測定し、各撮像画素４６の撮像ＳＰＡＤ４６ａから得たフォトンカウントデータに補正をかける。
　本実施形態の中央値探索回路４２は、複数の光検出ユニット４１から複数の平均クエンチ電圧Vaveを受信し、これらの平均クエンチ電圧Vaveの中央値VmedをＰＤＥ補正テーブル４７に出力する。ＰＤＥ補正テーブル４７は、中央値探索回路４２からの中央値Vmedと、温度計４８からの接合温度Tjとに基づいて、補正係数GAINを決定する。
　図５Ｂは、第５実施形態の光検出装置の動作を説明するためのグラフである。
　補正係数GAINは、図５Ｂに示すように、中央値Vmedと接合温度Tjの関数として決まるＰＤＥの逆数である。各撮像画素４６では、撮像カウンタ４６ｃが、撮像ＳＰＡＤ４６ａからインバータ４６ｄを介して受信したカソード電圧に応じてフォトンカウントICOUNTを出力し、補正係数乗算器４６ｂが、フォトンカウントICOUNTに応じて補正撮像データIDATAを生成する。この際、補正係数乗算器４６ｂは、フォトンカウントICOUNTに補正係数GAINを乗じることで補正撮像データIDATAを生成する。補正係数乗算器４６ｂは、数値乗算を行ってもよいし、フォトンカウントを実行する期間すなわち露光時間を補正係数GAINに比例させてもよい。
　本実施形態の各光検出ユニット４１は、デジタル信号P、Qを出力し、デジタル信号P、Qに応じて平均クエンチ電圧Vaveを出力する。本実施形態の中央値探索回路４２、複数の撮像画素４６、ＰＤＥ補正テーブル４７、温度計４８、および固定電源４９は、平均クエンチ電圧Vaveに応じてＰＤＥ補正を行う補正回路を形成している。これにより、固定電圧VSAPDの個体差やドリフト変動によりクエンチ電圧と余剰電圧が変化することで生じるＰＤＥの変動を補正して、撮像の感度を安定化することができる。
　（第６実施形態）
　図６Ａは、第６実施形態の光検出装置の動作を示すタイミングチャートである。
　本実施形態の光検出装置は、図６Ａに示すように、複数のクロック周期に１回の割合で参照電圧Vrefをステップ状に増加させることで、参照電圧Vrefを掃引する。本実施形態の参照電圧Vrefは、４つのクロック周期に１回の割合で増加しているが、Ｋ個のクロック周期に１回の割合で増加してもよい（Ｋは４以外の整数）。
　図６Ｂは、第６実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、第２実施形態の光検出装置の構成要素に加え、分周器５１を備えている。分周器５１は、クロック信号CLKを分周し、分周されたクロック信号CLKをランプカウンタ１６に出力する。その結果、ランプカウンタ１６により制御されるＤＡＣ１５は、図６Ａに示すような参照電圧Vrefを出力する。
　例えば、ＤＡＣ１５が、参照電圧VrefをVbotからVtopまで掃引して、比較回路１４が、カソード電圧Vk（クエンチ電圧）と参照電圧Vrefとを１０２４回比較する場合を想定する。この場合、第２実施形態のＤＡＣ１５は、クロック信号CLKの１周期毎に、参照電圧VrefをVtopとVbotとの差電圧の１／１０２４ずつ増加させる。一方、本実施形態のＤＡＣ１５は、クロック信号CLKの４周期毎に、参照電圧VrefをVtopとVbotとの差電圧の１／２５６ずつ増加させる。その結果、本実施形態の参照電圧Vrefの増分電圧は、第２実施形態の参照電圧Vrefの増分電圧の４倍に拡大する。しかしながら、本実施形態の増分電圧がクエンチ電圧の揺らぎの幅より十分小さければ、図１Ｄに示したように比較回路１４の入力差電圧の確率分布が近似されるので、クエンチ電圧の平均値を正確に測定することができる。
　本実施形態によれば、ＤＡＣ１５の諧調数が小さくてもカソード電圧Vkと参照電圧Vrefとの比較を多数回実行でき、平均クエンチ電圧Vaveに対して統計的揺らぎの少ない高精度なＡＤ変換を行うことが可能となる。
　（第７実施形態）
　図７Ａは、第７実施形態の光検出装置の動作を示すタイミングチャートである。
　本実施形態の光検出装置は、図７Ａに示すように、参照電圧Vrefをステップ状に増加および減少させることで、参照電圧Vrefを掃引する。図７Ａに示す参照電圧Vrefは、クロック信号CLKに同期してランダムに増減している。本実施形態の光検出装置は、クロック信号CLKに同期して変化する疑似乱数により参照電圧Vrefの値を更新する。これにより、ランダムに増減する参照電圧Vrefを生成することができる。本実施形態の参照電圧Vrefは、１つのクロック周期ごとに更新されているが、第６実施形態のように複数のクロック周期ごとに更新されてもよい。
　図７Ｂは、第７実施形態のランプカウンタ１６の構成を示す回路図である。
　本実施形態の光検出装置は、第１実施形態の光検出装置と同様の構成要素を備えているが、本実施形態のランプカウンタ１６は、例えば図７Ｂに示す構成を有している。本実施形態のランプカウンタ１６は、複数（ここでは４つ）のフルアダー５２と、複数（ここでは９つ）のハーフアダー５３と、複数（ここでは９つ）のＤ－ＦＦ５４とを備えている。本実施形態のランプカウンタ１６の９ビット出力Q<8:0>は、式（５）に示す線形合同法演算により更新される。
　　Qn+1 ← (33*Qn+257)%512　・・・ （５）
　図７Ｃは、第７実施形態の光検出装置の動作を説明するためのグラフである。
　図７Ｃは、リセット後の更新回数を横軸にして、毎回のQの値と、その更新までのQの数列の平均値と、その更新までのQの数列の標準偏差とを示している。式（５）によるQの更新は、５１２回で一巡して繰り返されるが、図７Ｃは、更新回数が１００回を超えると平均値も標準偏差もほぼ一定値となることを示している。このようなQがランプカウンタ１６からＤＡＣ１５に入力されると、参照電圧Vrefは、掃引期間の早い段階でVbotとVtopとの間を概ね一様に掃引する。
　これは、本実施形態のランダム掃引が、昇順や降順で行われる掃引に対し、大きく異なる性質である。昇順や降順で行われる掃引では、一般にVbotとVtopとの間を掃引し終わるまで、正確なＡＤ変換結果は得られない。一方、本実施形態のランダム掃引によれば、掃引の早い段階で概ね正確なＡＤ変換結果が得られ、掃引が進むにつれて統計揺らぎのより少ないＡＤ変換結果が得られる。
　本実施形態によれば、平均クエンチ電圧VaveのＡＤ変換が何らかの事情で突発的に打ち切られるような異常事態に対してロバストな光検出を行うことができる。
　（第８実施形態）
　図８Ａは、第８実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、第２実施形態の光検出装置と同様の構成要素を備えているが、ＤＡＣ１５、ランプカウンタ１６、比較結果カウンタ１９、パルスカウンタ２２、ＡＮＤゲート２３、および演算回路２４の代わりに、ステートマシン６１およびＤＡＣ６２を備えている。
　ステートマシン６１は、RECHARGE信号を出力する。RECHARGE信号は、インバータ２５を介してリチャージトランジスタ１２のゲートに入力される。このように、本実施形態の光検出装置は、制御信号XRCGの代わりにRECHARGE信号をリチャージトランジスタ１２に供給する。本実施形態のリチャージトランジスタ１２は、ＰＭＯＳである。
　本実施形態では、カソード電圧Vkの値が閾値よりも小さい場合に、カソード電圧Vkに起因するパルスが、パルス検出回路１３からＲＳ－ＦＦ２１のＳ端子に入力される。一方、ステートマシン６１からのRECHARGE信号が、ＲＳ－ＦＦ２１のＲ端子に入力される。ＲＳ－ＦＦ２１は、Ｓ端子およびＲ端子の入力信号に応じてＱ端子からＦＦ出力信号PFLAGを出力する。
　ＤＡＣ６２は、ステートマシン６１から出力されたＤＡＣ入力信号Mに応じて、Vref信号を出力する。Vref信号は、ＤＡＣ６２を介して比較回路１４の負入力端子に入力される。比較回路１４は、カソード電圧Vkと参照電圧Vrefとを比較し、この比較結果を示す比較結果信号Vcmを出力する。Ｄ－ＦＦ１８は、比較結果信号Vcmが入力されるＤ端子と、トリガ信号TRGが入力されるＣＬＫ端子と、RECHARGE信号が入力されるＲ端子と、ＦＦ出力信号QFLAGを出力するＱ端子とを有している。
　ステートマシン６１は、STRB（ストローブ）信号、ＦＦ出力信号PFLAG、およびＦＦ出力信号QFLAGを受信し、RECHARGE信号、ＤＡＣ入力信号（ＤＡＣバス信号）M、および平均クエンチ電圧（クエンチバス信号）Vaveを出力する。具体的には、ステートマシン６１は、ＦＦ出力信号PFLAGおよびＦＦ出力信号QFLAGに応じて、平均クエンチ電圧Vaveを出力する。これにより、平均クエンチ電圧Vaveをステートマシン６１により短時間で正確に測定することが可能となる。
　図８Ｂは、第８実施形態の光検出装置の動作を示すタイミングチャートである。
　図８Ｂは、STRB信号の１周期（STRB周期）の間の光検出装置の動作を示している。ステートマシン６１は、STRB信号の立ち上がりにおけるPFLAGおよびQFLAGの値を取りこむとともに、ＤＡＣ入力信号Mの値を更新する。ＤＡＣ６２は、Mの値の更新に応じて参照電圧Vrefの値を更新する。
　また、ステートマシン６１は、RECHARGE信号として、カソード電圧Vkを完全に正電源電位まで充電するだけの幅のパルスを出力する。同時に、RECHARGE信号のパルスは、Ｄ－ＦＦ１８のＲＳ－ＦＦ２１のＲ端子に入力され、PFLAGおよびQFLAGの値をリセットする。
　充電されたカソード電圧Vkは、モニタリングＳＰＡＤ１１にフォトンが入射しアバランシェブレイクダウンが生じると急降下し、クエンチ電圧で静止する。この降下をパルス検出回路１３が検出すると、PFLAGが再びセットされる。また、遅延回路１７が遅れて応答し、トリガ信号TRGがＤ－ＦＦ１８に取り込まれる。その結果、Ｄ－ＦＦ１８の動作がトリガ信号TRGによりトリガされる。
　図８Ｂでは、トリガ時点の比較結果信号Vcmの値は、Vk＞Vrefなので１である。トリガ時点での比較結果信号VcmがＤ－ＦＦ１８に取り込まれ、その影響がQFLAGに現れる。このアバランシェブレイクダウンに伴って決定されたPFLAGとQFLAGの値は、次のSTRB信号の立ち上がりでステートマシン６１に取り込まれ、同様のサイクルが繰り返される。
　図８Ｃは、第８実施形態の光検出装置の動作を示すフローチャートである。図８Ｃは、ステートマシン６１の動作を示している。
　図８Ｃのフローによれば、ステートマシン６１は、STRB周期にアバランシェブレイクダウンが生じれば、ＤＡＣ入力信号Mにより参照電圧Vrefを更新する（ステップＳ１９を参照）。一方、ステートマシン６１は、STRB周期にアバランシェブレイクダウンが生じていなければ、許容最大回数Nmaxまで同じ電圧のVrefでストローブ周期を繰り返す（ステップＳ１６を参照）。更新可能な参照電圧Vrefの値すべてでSTRB周期が終了すると、ステートマシン６１は、参照電圧Vrefの各値でのSTRB周期で得られた結果のカウントに基づいて、平均クエンチ電圧Vaveを算出する（ステップＳ５を参照）。
　起動されたステートマシン６１は、STRB信号の最初の立ち上がりを待機する（ステップＳ１）。ステートマシン６１は、STRB信号の最初の立ち上がりを検知すると、まず初期化作業として、Nカウンタの０クリアと、Mカウンタの初期値設定と、Ptotカウンタの０クリアと、Qtotカウンタの０クリアとを行う（ステップＳ２）。次に、ステートマシン６１は、RECHARGE信号のパルスを送出する（ステップＳ３）。その後、図８Ｃのフローは、メインフローに入る。
　メインフローにて、ステートマシン６１は、STRB信号の立ち上がりを待機する（ステップＳ１１）。ステートマシン６１は、STRB信号の立ち上がりを検知すると、ＲＳ－ＦＦ２１およびＤ－ＦＦ１８からPFLAGおよびQFLAGを読み取る。ステートマシン６１は、読み取ったPFLAGの値が１であればPtotカウンタの値をインクリメントし、読み取ったPFLAGの値が０であればPtotカウンタの値を保持する（ステップＳ１２）。同様に、ステートマシン６１は、読み取ったQFLAGの値が１であればQtotカウンタの値をインクリメントし、読み取ったQFLAGの値が０であればQtotカウンタの値を保持する（ステップＳ１３）。ステートマシン６１はさらに、無条件にNカウンタの値をインクリメントする（ステップＳ１４）。
　メインフローでは、PFLAG、Nカウント、およびMカウントの値に基づいた条件分岐で、フローのブランチが選ばれる（ステップＳ１５～Ｓ１９）。
　もしPFLAGが１であれば、ステートマシン６１は、Nカウンタを０クリアし、Mカウンタが最終値Mfinalであるか否かを判定する（ステップＳ１５、Ｓ１７、Ｓ１８）。判定が是であれば、すべてのＤＡＣ入力信号Mの値を掃引し終わったことになるので、ステートマシン６１は、メインフローを抜けて平均クエンチ電圧Vaveの算出し、動作を終了する（ステップＳ５）。一方、判定が否であれば、Mカウンタの値を更新してメインフローを抜け、ステップＳ３に戻る（ステップＳ１９）。Mカウンタの値を更新は、順算でも逆算でも疑似乱数発生式による計算でもよい。
　もしPFLAGが０であれば、ステートマシン６１は、Nカウンタの値が最大許容値Nmaxに達したか否かを判定する（ステップＳ１５、Ｓ１６）。判定が否であれば、メインフローを抜けて、ステップＳ３に戻る（ステップＳ１６）。これは、このSTRB周期にアバランシェブレイクダウンが発生しておらず、繰り返し数Nが最大許容値Nmax未満なのでMカウンタの値を更新せず、同じ値の参照電圧Vrefで再度パルス検出およびクエンチ電圧判定を繰り返すことを意味する。一方、判定が是であれば、PFLAGが１であったときのブランチに合流してNカウンタを０クリアする（ステップＳ１６、Ｓ１７）。これは、STRB周期にアバランシェブレイクダウンが発生しなかったが、繰り返し回数Nが最大許容値Nmaxに達しているのでMカウンタの値を更新し、今後は別の値の参照電圧Vrefでパルス検出およびクエンチ電圧判定を行うことを意味する。
　本実施形態では、照度が低くアバランシェブレイクダウンの頻度が小さい場合には、参照電圧Vrefを同じ値に保って、アバランシェブレイクダウンの検出とクエンチ電圧の判定が繰り返される。これは、第２実施形態でクロック周期にアバランシェブレイクダウンが生じなかった場合には、その参照電圧Vrefを用いた比較が直ちにキャンセルされるのとは異なり、その参照電圧Vrefを用いた比較が再び行われる可能性があることを意味する。つまり、本実施形態では、STRB周期を短縮してもアバランシェブレイクダウンの発生に適応して検出・比較時間が調整される。本実施形態によれば、STRB周期とNmax値とを適切に設定することにより、参照電圧Vrefのすべての値とクエンチ電圧との比較を短時間に完結することが可能となり、低照度においても短時間で統計揺らぎの少ない平均クエンチ電圧Vaveを求めることが可能となる。
　図８Ｄは、第８実施形態の変形例の光検出装置の構成を示す回路図である。
　本変形例の光検出装置は、第８実施形態の光検出装置の構成要素に加え、立ち上がり検出回路６３と、遅延回路６４と、タイマー６５と、ＯＲゲート６６とを備えている。本変形例の光検出装置は、一定周期のSTRB信号をステートマシン６１に入力する代わりに、PFLAGに基づいて生成されたSTRB信号をステートマシン６１に入力する。
　図８Ｅは、第８実施形態の変形例の光検出装置の動作を示すタイミングチャートである。
　本変形例では、モニタリングＳＰＡＤ１１にてアバランシェブレイクダウンが発生すると、立ち上がり検出回路６３が、PFLAGの立ち上がりを検出してパルスを発生させる。遅延回路６４は、ステートマシン６１がQFLAGを取り込むための猶予時間だけ、このパルスを遅延させる。図８Ｅは、遅延回路６４から出力されるパルスを、符号Bで示している。このパルスは、STRBパルスとして、ＯＲゲート６６を介してステートマシン６１に供給される。これにより、ステートマシン６１は、アバランシェブレイクダウンが検出されるまでは参照電圧Vrefを更新しなくなる。
　ただし、本変形例の光検出装置は、ステートマシン６１の起動時や全くアバランシェブレイクダウンが生じない場合のハングアップを回避するため、イニシャルSTRB信号と、タイマー６５からの信号とを、ＯＲゲート６６に入力している。ＯＲゲート６６は、STRB信号として、遅延回路６４からの信号と、タイマー６５からの信号と、イニシャルSTRB信号との論理和をステートマシン６１に供給する。図８Ｅは、タイマー６５から出力される信号（パルス）を、符号Aで示している。
　（第９実施形態）
　図９は、第９実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、第４実施形態の光検出装置の構成要素に加え、２つのＭＵＸ（多重化回路）７１を備えている。第１～第８実施形態の各モニタリングＳＰＡＤ１１は、アノードコモンでバイアスされ、アバランシェブレイクダウンによりカソードに生じるクエンチ電圧が測定される。一方、本実施形態の各モニタリングＳＰＡＤ１１は、カソードコモンでバイアスされ、アバランシェブレイクダウンによりアノードに生じるクエンチ電圧を測定される。
　よって、各光検出ユニット４１では、モニタリングＳＰＡＤ１１のアノードが、リチャージトランジスタ１２、パルス検出回路１３、および比較回路１４と電気的に接続されている。また、モニタリングＳＰＡＤ１１のカソードが、パワーＩＣ４５や各撮像ＳＰＡＤ４６のカソードと電気的に接続されている。本実施形態の各モニタリングＳＰＡＤ１１のアノード電圧は、本開示の信号電圧の例である。
　本実施形態の光検出装置は、第４実施形態の光検出装置と同様に複数の光検出ユニット４１を備えており、これらの光検出ユニット４１が、演算回路２４を共有している。参照電圧Vrefの掃引が終わって、これらの光検出ユニット４１のPおよびQの値が確定すると、これらの光検出ユニット４１のPおよびQの値は、ＭＵＸ７１により順次、演算回路２４に読み込まれて、各光検出ユニット４１の平均クエンチ値Vaveに変換される。上記２つのＭＵＸ７１では、一方のＭＵＸ７１がPの値を順次読み込み、他方のＭＵＸ７１がQの値を順次読み込む。中央値探索回路４２は、複数の光検出ユニット４１から複数の平均クエンチ電圧Vaveを受信し、これらの平均クエンチ電圧Vaveの中央値Vmedを探索し出力する。
　（第１０実施形態）
　図１０Ａは、第１０実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、半導体基板７２と、クエンチ電圧測定回路７３とを備えている。クエンチ電圧測定回路７３は、複数の光検出ユニット４１を備えている。各光検出ユニット４１は、モニタリングＳＰＡＤ１１と、リチャージトランジスタ１２と、パルス検出回路１３と、比較回路１４と、遅延回路１７と、Ｄ－ＦＦ１８と、比較結果カウンタ１９と、ＲＳ－ＦＦ２１と、パルスカウンタ２２と、ＡＮＤゲート２３と、インバータ２５と、２つのトライステートバッファ７５とを備えている。
　クエンチ電圧測定回路７３はさらに、これらの光検出ユニット４１に共通の構成要素として、ＤＡＣ１５、ランプカウンタ１６、演算回路２４、中央値探索回路４２、セレクタ７４、および２つのドライバ７６を備えている。本実施形態の光検出装置はさらに、これらの光検出ユニット４１に共通の構成要素として、複数の撮像画素４６を備えている。各撮像画素４６は、撮像ＳＰＡＤ４６ａと、撮像回路４６ｅとを備えている。撮像回路４６ｅは、各撮像画素４６内の撮像ＳＰＡＤ４６ａ以外の回路である。
　本実施形態の光検出装置では、図１０Ａに示す構成要素が同じ半導体基板７２の内部または表面に設けられている。例えば、各光検出ユニット４１のモニタリングＳＰＡＤ１１や、各撮像画素４６の撮像ＳＰＡＤ４６ａは、いずれもこの半導体基板７２内に設けられている。これにより、モニタリングＳＰＡＤ１１と撮像ＳＰＡＤ４６ａとを同じ製造工程で同じ構造かつ同じ形状に形成することが可能となり、モニタリングＳＰＡＤ１１と撮像ＳＰＡＤ４６ａとでＳＰＡＤバイアスを共有することが可能となる。この場合、モニタリングＳＰＡＤ１１と撮像ＳＰＡＤ４６ａは、ほぼ同じ特性分布を持ち、モニタリングＳＰＡＤ１１で測定されたクエンチ電圧が、撮像ＳＰＡＤ４６ａに生じるクエンチ電圧とほぼ同じ電圧であることが期待できる。
　本実施形態の演算回路２４は、上記複数の光検出ユニット４１に共通の構成要素として設けられている。そのため、本実施形態の光検出装置は、これらの光検出ユニット４１外にセレクタ７４を備え、かつ、各光検出ユニット４１内に２つのトライステートバッファ７５を備えている。
　図１０Ａでは、上記複数の撮像画素４６が２次元アレイ状に配置されている。本実施形態の光検出装置は、これらの撮像画素４６の右側に１列の光検出ユニット４１を備えている。本実施形態の光検出装置は、これらの撮像画素４６の右側に複数列の光検出ユニット４１を備えていてもよい。
　図１０Ｂは、第１０実施形態の変形例の光検出装置の構成を示す平面図である。
　本変形例の光検出装置は、第１０実施形態の光検出装置と同様に、２次元アレイ状に配置された複数の撮像画素４６を備えている。本変形例の光検出装置はさらに、これらの撮像画素４６の右側、左側、上側、下側の各々に１列の光検出ユニット４１を備えており、これらの撮像画素４６のアレイの４辺を４列の光検出ユニット４１で囲んでいる。
　このように、光検出ユニット４１は、撮像画素４６に隣接して様々なレイアウトで配置可能である。なお、本変形例の光検出装置は、第１０実施形態の光検出装置と同様に、光検出ユニット４１や撮像画素４６以外の様々な構成要素を備えているが、図１０Ｂでは、それらの図示が省略されている。これは、以下の各図でも同様である。
　図１０Ｃは、第１０実施形態の別の変形例の光検出装置の構成を示す平面図である。
　本変形例の光検出装置は、第１０実施形態の光検出装置と同様に、２次元アレイ状に配置された複数の撮像画素４６を備えている。本変形例の光検出装置はさらに、これらの撮像画素４６の上側に１列の光検出ユニット４１を備えており、撮像画素４６のアレイから離れた位置に光検出ユニット４１の列が島状に配置されている。図１０Ｃでは、各モニタリングＳＰＡＤ１１が、撮像画素４６のアレイから１画素ピッチ以上離れた位置に配置されている。
　図１０Ｃはさらに、本変形例の光検出装置における光源７７および遮光壁７８を示している。遮光壁７８は、撮像画素４６のアレイと光検出ユニット４１の列との間に設けられており、光検出ユニット４１の列の４辺を囲んでいる。光源７７は、これらの光検出ユニット４１と共に遮光壁７８内に位置している。これにより、光源７７からの光を、光検出ユニット４１および撮像画素４６のうちの光検出ユニット４１のみに当てることが可能となる。この光は、撮像対象に全く照度が無いときにもモニタリングＳＰＡＤ１１にアバランシェブレイクダウンを生じさせることができ、これにより本変形例ではクエンチ電圧を測定することが可能となる。
　（第１１実施形態）
　図１１は、第１１実施形態の光検出装置の構成を示す斜視図である。
　本実施形態の光検出装置は、第１０実施形態の光検出装置と同様に、クエンチ電圧測定回路７３（図１０Ａを参照）、クエンチ電圧測定回路７３内の複数の光検出ユニット４１、クエンチ電圧測定回路７３外の複数の撮像画素４６などを備えている。本実施形態の光検出装置はさらに、第１基板８１と、第２基板８２と、複数の接続電極８３と、複数の接続電極８４と、共通回路８５とを備えている。共通回路８５は、クエンチ電圧測定回路７３内の光検出ユニット４１以外の回路である。
　本実施形態の光検出装置は、第１基板８１と第２基板８２とを貼り合わせることで製造される。第１基板８１は例えば、半導体基板と、この半導体基板上に形成された１つ以上の層とを含んでいる。同様に、第２基板８２は例えば、半導体基板と、この半導体基板上に形成された１つ以上の層とを含んでいる。本実施形態では、第１基板８１内の接続電極８３が、第２基板８２内の接続電極８４と貼り合わされており、これにより第１基板８１が第２基板８２と電気的に接続されている。
　各光検出ユニット４１では、モニタリングＳＰＡＤ１１が第１基板８１内に設けられており、光検出回路４１ａが第２基板８２内に設けられている。光検出回路４１ａは、各光検出ユニット４１内のモニタリングＳＰＡＤ１１以外の回路である。同様に、各撮像画素４６では、撮像ＳＰＡＤ４６ａが第１基板８１内に設けられており、撮像回路４６ｅが第２基板８２内に設けられている。
　このように、本実施形態の光検出ユニット４１や撮像素子４６は、第１基板８１および第２基板８２内に立体的に配置されている。これにより、モニタリングＳＰＡＤ１１の平均クエンチ電圧Vaveを正しく測定することや、撮像ＳＰＡＤ４６ａの集光率を高めることが可能となる。なお、本実施形態の共通回路８５は、全体的に第２基板８２内に配置されているが、第２基板８２内に配置された部分と第１基板８１内に配置された部分とを含んでいてもよい。
　（第１２実施形態）
　図１２Ａは、第１２実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、第１０および第１１実施形態の光検出装置と同様に、クエンチ電圧測定回路７３（図１０Ａを参照）、クエンチ電圧測定回路７３内の複数の光検出ユニット４１、クエンチ電圧測定回路７３外の複数の撮像画素４６などを備えている。
　本実施形態の各光検出ユニット４１は、互いに並列に接続された複数のモニタリングＳＰＡＤ１１と、これらのモニタリングＳＰＡＤ１１のカソードに電気的に接続された光検出回路４１ａとを備えている。よって、本実施形態の各光検出ユニット４１は、これらのモニタリングＳＰＡＤ１１により生成されたカソード電圧Vkを測定する。これにより、各光検出ユニット４１にフォトンが入射してアバランシェブレイクダウンが起きる確率が高くなり、低照度でも正確なクエンチ電圧の測定が可能になる。
　図１２Ｂは、第１２実施形態の変形例の光検出装置の構成を示す平面図である。
　本変形例の光検出装置も、クエンチ電圧測定回路７３（不図示）、クエンチ電圧測定回路７３内の複数の光検出ユニット４１、クエンチ電圧測定回路７３外の複数の撮像画素４６などを備えている。
　本変形例では、各光検出ユニット４１は１つのモニタリングＳＰＡＤ１１を備え、各撮像画素４６は１つの撮像ＳＰＡＤ４６ａを備えている。図１２Ｂは、各光検出ユニット４１内のモニタリングＳＰＡＤ１１の開口部を楕円形で示し、各撮像画素４６内の撮像ＳＰＡＤ４６ａの開口部を円形で示している。本変形例では、モニタリングＳＰＡＤ１１の開口部の口径が、撮像ＳＰＡＤ４６ａの開口部の口径と異なっており、具体的には、撮像ＳＰＡＤ４６ａの開口部の口径より大きくなっている。よって、モニタリングＳＰＡＤ１１の活性領域は、撮像ＳＰＡＤ４６ａの活性領域より大きくなっている。これにより、各光検出ユニット４１にフォトンが入射してアバランシェブレイクダウンが起きる確率が高くなり、低照度でも正確なクエンチ電圧の測定が可能になる。
　（第１３実施形態）
　図１３Ａは、第１３実施形態の光検出装置の構成を示す回路図である。
　本実施形態の光検出装置は、第１０～第１２実施形態の光検出装置と同様に、クエンチ電圧測定回路７３（図１０Ａを参照）、クエンチ電圧測定回路７３内の複数の光検出ユニット４１、クエンチ電圧測定回路７３外の複数の撮像画素４６などを備えている。
　本実施形態の各光検出ユニット４１は、モニタリングＳＰＡＤ１１の代わりにモニタリングＳＰＡＤ９１を備えている。モニタリングＳＰＡＤ９１は、撮像ＳＰＡＤ４６ａと異なるダークカウントレートを有しており、具体的には、撮像ＳＰＡＤ４６ａよりも高いダークカウントレートを有している。モニタリングＳＰＡＤ９１は、モニタリングＳＰＡＤ１１と同様に、本開示の第１ダイオードの例である。
　図１３Ｂは、第１３実施形態の光検出装置の動作を示すタイミングチャートである。
　図１３Ｂは、撮像ＳＰＡＤ４６ａにフォトンが入射するタイミングと、撮像ＳＰＡＤ４６ａのカソード電圧の変化と、モニタリングＳＰＡＤ９１にフォトンが入射するタイミングと、モニタリングＳＰＡＤ９１のカソード電圧Vkの変化とを示している。
　ダークカウントレートは、ＳＰＡＤにフォトンが入射しなくてもアバランシェブレイクダウンが生じるレートである。本実施形態の撮像ＳＰＡＤ４６ａは、良好な映像を取得するために、小さなダークカウントレート（例えば数十Ｈｚ）を有している。よって、撮像対象に全く照度が無いとき、撮像ＳＰＡＤ４６ａにはほとんどアバランシェブレイクダウンが生じない。
　一方、本実施形態のモニタリングＳＰＡＤ９１は、撮像ＳＰＡＤ４６ａよりも高いダークカウントレートを有している。よって、撮像対象の照度が全く無いまたは非常に小さいときでも、モニタリングＳＰＡＤ９１には多くのアバランシェブレイクダウンが生じる。これにより、モニタリングＳＰＡＤ９１のクエンチ電圧が有意の時間のうちにクエンチ電圧を測定することが可能となり、ＳＰＡＤバイアスを適切に制御することが可能となる。
　ＳＰＡＤバイアスを共有するモニタリングＳＰＡＤ９１と撮像ＳＰＡＤ４６ａでクエンチ電圧を揃えるためには、両者のブレイクダウン電圧を等しくする必要がある。従って、モニタリングＳＰＡＤ９１のダークカウントレートを高くする場合であっても、モニタリングＳＰＡＤ９１と撮像ＳＰＡＤ４６ａの構造や形状の差異は小さくする必要がある。そのため、モニタリングＳＰＡＤ９１のダークカウントレートはさほど高くできない場合がある（たとえば数十ｋＨｚ）。しかしながら、本実施形態のクエンチ電圧の測定は、デジタル信号P，Qを用いて行われるため、そのような低いダークカウントレートでもクエンチ電圧を正確に測定することが可能となる。
　図１３Ｃは、第１３実施形態のモニタリングＳＰＡＤ９１の構造を示す断面図である。
　本実施形態のモニタリングＳＰＡＤ９１は、半導体基板９１ａ内に形成されている。具体的には、本実施形態のモニタリングＳＰＡＤ９１は、半導体基板９１ａ内のエピタキシャル層９１ｂ、半導体層９１ｃ、半導体層９１ｄ、半導体層９１ｅ、２つの半導体層９１ｆ、コンタクト層９１ｇ、電極９１ｈ、２つのコンタクト層９１ｉなどにより形成されている。例えば、半導体基板９１ａはＰ型基板であり、エピタキシャル層９１ｂ、半導体層９１ｃ、半導体層９１ｅ、および半導体層９１ｆはＰ型領域であり、半導体層９１ｄはＮ型領域である。
　エピタキシャル層９１ｂは、半導体基板９１ａ内で半導体基板９１ａの上面付近に形成されている。半導体層９１ｃは、エピタキシャル層９１ｂ上に形成されている。半導体層９１ｄは、半導体層９１ｃ上に形成されている。半導体層９１ｅは、半導体層９１ｄ上に形成されている。上記２つの半導体層９１ｆは、半導体層９１ｃ、９１ｄ、９１ｅを挟むように形成されている。本実施形態の半導体層９１ｅは、半導体層９１ｄと半導体層９１ｃとの間のアバランシェ増幅領域（活性領域）Ｒとできるだけオーバーラップするように形成されている。
　コンタクト層９１ｇは、半導体層９１ｄ上に形成されている。電極９１ｈは、半導体層９１ｅ上に形成されている。各コンタクト層９１ｉは、対応する半導体層９１ｆ上に形成されている。図１３Ｃでは、半導体層９１ｅ上に複数の電極９１ｈが形成されていてもよい。
　本実施形態では、半導体層９１ｅ内のドーパント濃度のピーク値が、半導体層９１ｄ内のドーパント濃度のピーク値よりも高く設定される。また、半導体層９１ｅは、半導体層９１ｄ上に薄く形成される。
　本実施形態では、半導体層９１ｅ上に不図示の酸化シリコン膜が形成される。半導体層９１ｅと酸化シリコン膜との界面では、偏析効果によって、注入される不純物の種類に依存する深さ方向への静電ポテンシャル場が形成される。ヒ素やリンなどのｎ型不純物は、下方向に向かってキャリアのドリフトを引き起こす電界を生成する。一方で、半導体層９１ｅと酸化シリコン膜との界面には、キャリアの生成／再結合中心が高密度に存在するため、熱的に生成された不要のキャリアが、モニタリングＳＰＡＤ９１のアバランシェ増幅領域Ｒに達することがあり、ダークカウントを増大させる原因となり得る。
　半導体層９１ｅの機能は、このような表面生成キャリアからＳＰＡＤアバランシェ増幅領域Ｒを分離し、光検出装置のノイズ性能を向上させることである。電極９１ｈを介して半導体層９１ｅに印加されるバイアス電圧は、例えばコンタクト層９１ｇと電極９１ｈとを短絡することにより、好ましくは半導体層９１ｄのバイアスと等しくする。また、半導体層９１ｅと半導体層９１ｄとの間の相対的なバイアスは、静的または動的に変調され、これらの層の間に形成される空乏層の形状と厚さを意図的に制御する。例えば、このバイアスにより、少数キャリアの収集能力を増減させる。バイアス電位の調整や半導体層９１ｅの形状によって、モニタリングＳＰＡＤ９１のダークカウントレートを撮像ＳＰＡＤ４６ａより高くすることができる。
　なお、本実施形態の光検出装置が、モニタリングＳＰＡＤ９１を含む光検出ユニット４１と、モニタリングＳＰＡＤ１１を含む光検出ユニット４１とを備える場合には、これらの光検出ユニット４１は、互いに遠くに配置することが望ましい。例えば、これらの光検出ユニット４１は、１個分の光検出ユニット４１の幅以上の距離だけ離して配置することが望ましい。これにより、電子の湧き出しの影響を低減することが可能となる。また、本実施形態のモニタリングＳＰＡＤ９１について、第１２実施形態のような並列配置や、後述する第１４実施形態のような遮光構造を採用することが望ましい。
　本実施形態によれば、像面照度が全くない無光状態やこれに近い状態でも、ダークカウントのアバランシェブレイクダウンによってクエンチ電圧をＡＤ変換することが可能となる。また、本実施形態によれば、第４実施形態と同様のフィードバック構成を採用することで、像面照度が回復して有意の画像を取り込むのに備えてＳＰＡＤバイアスを適切に制御することが可能となる。
　（第１４実施形態）
　図１４Ａは、第１４実施形態の光検出装置の構成を模式的に示す断面図である。
　本実施形態の光検出装置は、第１３実施形態の光検出装置と同様に、各光検出ユニット４１内のモニタリングＳＰＡＤ９１と、各撮像画素４６内の撮像ＳＰＡＤ４６ａとを備えている。図１４Ａは、一例として、１つのモニタリングＳＰＡＤ９１と、２つの撮像ＳＰＡＤ４６ａとを示している。モニタリングＳＰＡＤ９１は、撮像ＳＰＡＤ４６ａと異なるダークカウントレートを有しており、具体的には、撮像ＳＰＡＤ４６ａよりも高いダークカウントレートを有している。
　本実施形態の光検出装置は、図１４Ａに示すように、光学部品層９２と半導体層９３とを備えている。半導体層９３は例えば、半導体基板である。光学部品層９２は例えば、半導体基板上に形成された層である。光学部品層９２は、複数のオンチップレンズ９４と、複数のカラーフィルタ９５と、遮光板９６と、ダミーＳＰＡＤ９７とを備えている。遮光板９６は、本開示の遮光部の例である。
　図１４Ａは、撮像ＳＰＡＤ４６ａ、ダミーＳＰＡＤ９７、およびモニタリングＳＰＡＤ９１に向かって進む光を、矢印で示している。撮像ＳＰＡＤ４６ａに向かう光は、オンチップレンズ９４とカラーフィルタ９５とを介して撮像ＳＰＡＤ４６ａに入射する。一方、ダミーＳＰＡＤ９７やモニタリングＳＰＡＤ９１に向かう光は、遮光板９６で反射し、ダミーＳＰＡＤ９７やモニタリングＳＰＡＤ９１には入射しない。このように、本実施形態の遮光板９６は、ダミーＳＰＡＤ９７やモニタリングＳＰＡＤ９１に向かう光からダミーＳＰＡＤ９７やモニタリングＳＰＡＤ９１を遮光する。これにより、モニタリングＳＰＡＤ９１を用いた平均クエンチ電圧Vaveの測定を、ダークカウントを用いて適切に行うことが可能となる。
　また、本実施形態のダミーＳＰＡＤ９７は、撮像ＳＰＡＤ４６ａとモニタリングＳＰＡＤ９１との間に設けられている。ダミーＳＰＡＤ９７は、撮像ＳＰＡＤ４６やモニタリングＳＰＡＤ９１として使用されないダミーのＳＰＡＤである。本実施形態によれば、撮像ＳＰＡＤ４６ａとモニタリングＳＰＡＤ９１との間にダミーＳＰＡＤ９７を設けることにより、例えばダミーＳＰＡＤ９７を遮光板９６のように用いることが可能となる。
　本実施形態のクエンチ電圧は、撮像面の照度と無関係に、モニタリングＳＰＡＤ９１がもつ固有のダークカウントレートを平均周波数として生じるアバランシェブレイクダウンをもとに測定される。未知の照度に左右されるフォトンカウントレートと異なり、ダークカウントレートは、モニタリングＳＰＡＤ９１の製造工程の管理によってある程度の範囲に絞り込む事ができる。本実施形態では、リチャージ周期をダークカウントレートの逆数より十分長く設定することで、リチャージ周期において高い確率で１回以上のアバランシェブレイクダウンを発生させることができる。これにより、カソード電圧Vk（クエンチ電圧）と参照電圧Vrefとの比較結果信号Vcmを、Ｄ－ＦＦ１８に適切に取り込むことが可能となる。
　図１４Ｂおよび図１４Ｃは、第１４実施形態の光検出装置の動作を示すタイミングチャートである。
　一度クエンチを生じて余剰電圧を失ったモニタリングＳＰＡＤ９１に、再度アバランシェブレイクダウンが生じることがある。この場合、後続のアバランシェでさらに低下したクエンチ電圧を参照電圧Vrefと比較することは、複数回生じたアバランシェの中で最も低いクエンチ電圧だけを選別して抽出することに相当する。そのため、ランダムに分布するクエンチ電圧の平均値を測定することができなくなる。
　図１４Ｂは、アバランシェブレイクダウンの発生を検出してから、比較結果信号VcmをＤ－ＦＦ１８に取り込むまでの遅延時間を、ダークカウントレートの逆数よりも十分短くとった場合のタイミングチャートである。この場合、リチャージ後の最初のアバランシェブレイクダウンで生じたクエンチ電圧を参照電圧Vrefと比較することになる。このような比較を繰り返すことで、正確な平均クエンチ電圧Vaveの測定が可能になる。
　図１４Ｃは、アバランシェブレイクダウンの発生を検出してから、比較結果信号VcmをＤ－ＦＦ１８に取り込むまでの遅延時間を、ダークカウントレートの逆数よりも十分長くとった場合のタイミングチャートである。この場合、遅延時間内に複数回のアバランシェが生じ、複数のクエンチ電圧のうちの最低のクエンチ電圧が参照電圧Vrefと比較されることになる。これにより、稀に生じる非常に低いクエンチ電圧を参照電圧Vrefと比較することになる。その結果、最悪のクエンチ電圧が画素回路の素子耐圧を超えないようにＳＰＡＤバイアスを制御するのに有効な測定を行うことが可能となる。
　（応用例）
　図１６は、電子機器の構成例を示すブロック図である。図１６に示す電気機器は、カメラ１００である。
　カメラ１００は、レンズ群などを含む光学部１０１と、第１から第１４実施形態のいずれかの光検出装置である撮像装置１０２と、カメラ信号処理回路であるＤＳＰ（Digital Signal Processor）回路１０３と、フレームメモリ１０４と、表示部１０５と、記録部１０６と、操作部１０７と、電源部１０８とを備えている。また、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８は、バスライン１０９を介して相互に接続されている。
　光学部１０１は、被写体からの入射光（像光）を取り込んで、撮像装置１０２の撮像面上に結像する。撮像装置１０２は、光学部１０１により撮像面上に結像された入射光の光量を画素単位で電気信号に変換して、画素信号として出力する。
　ＤＳＰ回路１０３は、撮像装置１０２により出力された画素信号について信号処理を行う。フレームメモリ１０４は、撮像装置１０２で撮像された動画または静止画の１画面を記憶しておくためのメモリである。
　表示部１０５は、例えば液晶パネルや有機ＥＬパネルなどのパネル型表示装置を含んでおり、撮像装置１０２で撮像された動画または静止画を表示する。記録部１０６は、撮像装置１０２で撮像された動画または静止画を、ハードディスクや半導体メモリなどの記録媒体に記録する。
　操作部１０７は、ユーザによる操作の下に、カメラ１００が持つ様々な機能について操作指令を発する。電源部１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、および操作部１０７の動作電源となる各種の電源を、これらの供給対象に対して適宜供給する。
　撮像装置１０２として、第１から第１４実施形態のいずれかの光検出装置を使用することで、良好な画像の取得が期待できる。
　当該固体撮像装置は、その他の様々な製品に応用することができる。例えば、当該固体撮像装置は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボットなどの種々の移動体に搭載されてもよい。
　図１７は、移動体制御システムの構成例を示すブロック図である。図１７に示す移動体制御システムは、車両制御システム２００である。
　車両制御システム２００は、通信ネットワーク２０１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム２００は、駆動系制御ユニット２１０と、ボディ系制御ユニット２２０と、車外情報検出ユニット２３０と、車内情報検出ユニット２４０と、統合制御ユニット２５０とを備えている。図１７はさらに、統合制御ユニット２５０の構成部として、マイクロコンピュータ２５１と、音声画像出力部２５２と、車載ネットワークＩ／Ｆ（Interface）２５３とを示している。
　駆動系制御ユニット２１０は、各種プログラムに従って、車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット２１０は、内燃機関や駆動用モータなどの車両の駆動力を発生させるための駆動力発生装置や、駆動力を車輪に伝達するための駆動力伝達機構や、車両の舵角を調節するステアリング機構や、車両の制動力を発生させる制動装置などの制御装置として機能する。
　ボディ系制御ユニット２２０は、各種プログラムに従って、車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット２２０は、スマートキーシステム、キーレスエントリシステム、パワーウィンドウ装置、各種ランプ（例えば、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー、フォグランプ）などの制御装置として機能する。この場合、ボディ系制御ユニット２２０には、鍵を代替する携帯機から発信される電波または各種スイッチの信号が入力され得る。ボディ系制御ユニット２２０は、このような電波または信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプなどを制御する。
　車外情報検出ユニット２３０は、車両制御システム２００を搭載した車両の外部の情報を検出する。車外情報検出ユニット２３０には、例えば撮像部２３１が接続される。車外情報検出ユニット２３０は、撮像部２３１に車外の画像を撮像させると共に、撮像された画像を撮像部２３１から受信する。車外情報検出ユニット２３０は、受信した画像に基づいて、人、車、障害物、標識、路面上の文字などの物体検出処理または距離検出処理を行ってもよい。
　撮像部２３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部２３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。撮像部２３１が受光する光は、可視光であってもよいし、赤外線などの非可視光であってもよい。撮像部２３１は、第１から第１４実施形態のいずれかの光検出装置を含んでいる。
　車内情報検出ユニット２４０は、車両制御システム２００を搭載した車両の内部の情報を検出する。車内情報検出ユニット２４０には例えば、運転者の状態を検出する運転者状態検出部２４１が接続される。例えば、運転者状態検出部２４１は、運転者を撮像するカメラを含み、車内情報検出ユニット２４０は、運転者状態検出部２４１から入力される検出情報に基づいて、運転者の疲労度合いまたは集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。このカメラは、第１から第１４実施形態のいずれかの光検出装置を含んでいてもよく、例えば、図１６に示すカメラ１００でもよい。
　マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構、または制動装置の制御目標値を演算し、駆動系制御ユニット２１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車両の衝突回避、衝撃緩和、車間距離に基づく追従走行、車速維持走行、衝突警告、レーン逸脱警告などのＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０または車内情報検出ユニット２４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構、または制動装置を制御することにより、運転者の操作によらずに自律的に走行する自動運転などを目的とした協調制御を行うことができる。
　また、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で取得される車外の情報に基づいて、ボディ系制御ユニット２２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ２５１は、車外情報検出ユニット２３０で検知した先行車または対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替えるなどの防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部２５２は、車両の搭乗者または車外に対して視覚的または聴覚的に情報を通知することが可能な出力装置に、音声および画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、このような出力装置として、オーディオスピーカ２６１、表示部２６２、およびインストルメントパネル２６３が示されている。表示部２６２は例えば、オンボードディスプレイまたはヘッドアップディスプレイを含んでいてもよい。
　図１８は、図１７の撮像部２３１の設定位置の具体例を示す平面図である。
　図１８に示す車両３００は、撮像部２３１として、撮像部３０１、３０２、３０３、３０４、３０５を備えている。撮像部３０１、３０２、３０３、３０４、３０５は例えば、車両３００のフロントノーズ、サイドミラー、リアバンパ、バックドア、車室内のフロントガラスの上部などの位置に設けられる。
　フロントノーズに備えられる撮像部３０１は、主として車両３００の前方の画像を取得する。左のサイドミラーに備えられる撮像部３０２と、右のサイドミラーに備えられる撮像部３０３は、主として車両３００の側方の画像を取得する。リアバンパまたはバックドアに備えられる撮像部３０４は、主として車両３００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部３０５は、主として車両３００の前方の画像を取得する。撮像部３０５は例えば、先行車両、歩行者、障害物、信号機、交通標識、車線などの検出に用いられる。
　図１８は、撮像部３０１、３０２、３０３、３０４（以下「撮像部３０１～３０４」と表記する）の撮像範囲の例を示している。撮像範囲３１１は、フロントノーズに設けられた撮像部３０１の撮像範囲を示す。撮像範囲３１２は、左のサイドミラーに設けられた撮像部３０２の撮像範囲を示す。撮像範囲３１３は、右のサイドミラーに設けられた撮像部３０３の撮像範囲を示す。撮像範囲３１４は、リアバンパまたはバックドアに設けられた撮像部３０４の撮像範囲を示す。例えば、撮像部３０１～３０４で撮像された画像データが重ね合わせられることにより、車両３００を上方から見た俯瞰画像が得られる。以下、撮像範囲３１１、３１２、３１３、３１４を「撮像範囲３１１～３１４」と表記する。
　撮像部３０１～３０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部３０１～３０４の少なくとも１つは、複数の撮像装置を含むステレオカメラであってもよいし、位相差検出用の画素を有する撮像装置であってもよい。
　例えば、マイクロコンピュータ２５１（図１７）は、撮像部３０１～３０４から得られた距離情報を基に、撮像範囲３１１～３１４内における各立体物までの距離と、この距離の時間的変化（車両３００に対する相対速度）を算出する。マイクロコンピュータ２５１は、これらの算出結果に基づいて、車両３００の進行路上にある最も近い立体物で、車両３００とほぼ同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を、先行車として抽出することができる。さらに、マイクロコンピュータ２５１は、先行車の手前にあらかじめ確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように、この例によれば、運転者の操作によらずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４から得られた距離情報を基に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ２５１は、車両３００の周辺の障害物を、車両３００のドライバが視認可能な障害物と、視認困難な障害物とに識別する。そして、マイクロコンピュータ２５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ２６１や表示部２６２を介してドライバに警報を出力することや、駆動系制御ユニット２１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部３０１～３０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ２５１は、撮像部３０１～３０４の撮像画像中に歩行者が存在するか否かを判定することで、歩行者を認識することができる。かかる歩行者の認識は例えば、赤外線カメラとしての撮像部３０１～３０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順により行われる。マイクロコンピュータ２５１が、撮像部３０１～３０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部２５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部２６２を制御する。また、音声画像出力部２５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部２６２を制御してもよい。
　図１９は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図１９では、術者（医師）５３１が、内視鏡手術システム４００を用いて、患者ベッド５３３上の患者５３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム４００は、内視鏡５００と、気腹チューブ５１１やエネルギー処置具５１２等の、その他の術具５１０と、内視鏡５００を支持する支持アーム装置５２０と、内視鏡下手術のための各種の装置が搭載されたカート６００と、から構成される。
　内視鏡５００は、先端から所定の長さの領域が患者５３２の体腔内に挿入される鏡筒５０１と、鏡筒５０１の基端に接続されるカメラヘッド５０２と、から構成される。図示する例では、硬性の鏡筒５０１を有するいわゆる硬性鏡として構成される内視鏡５００を図示しているが、内視鏡５００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒５０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡５００には光源装置６０３が接続されており、当該光源装置６０３によって生成された光が、鏡筒５０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者５３２の体腔内の観察対象に向かって照射される。なお、内視鏡５００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド５０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）６０１に送信される。
　ＣＣＵ６０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡５００及び表示装置６０２の動作を統括的に制御する。さらに、ＣＣＵ６０１は、カメラヘッド５０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置６０２は、ＣＣＵ６０１からの制御により、当該ＣＣＵ６０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置６０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡５００に供給する。
　入力装置６０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置６０４を介して、内視鏡手術システム４００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡５００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置６０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具５１２の駆動を制御する。気腹装置６０６は、内視鏡５００による視野の確保及び術者の作業空間の確保の目的で、患者５３２の体腔を膨らめるために、気腹チューブ５１１を介して当該体腔内にガスを送り込む。レコーダ６０７は、手術に関する各種の情報を記録可能な装置である。プリンタ６０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡５００に術部を撮影する際の照射光を供給する光源装置６０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置６０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置６０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド５０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置６０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置６０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２０は、図１９に示すカメラヘッド５０２及びＣＣＵ６０１の機能構成の一例を示すブロック図である。
　カメラヘッド５０２は、レンズユニット７０１と、撮像部７０２と、駆動部７０３と、通信部７０４と、カメラヘッド制御部７０５と、を有する。ＣＣＵ６０１は、通信部７１１と、画像処理部７１２と、制御部７１３と、を有する。カメラヘッド５０２とＣＣＵ６０１とは、伝送ケーブル７００によって互いに通信可能に接続されている。
　レンズユニット７０１は、鏡筒５０１との接続部に設けられる光学系である。鏡筒５０１の先端から取り込まれた観察光は、カメラヘッド５０２まで導光され、当該レンズユニット７０１に入射する。レンズユニット７０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部７０２は、撮像素子で構成される。撮像部７０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部７０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部７０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者５３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部７０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット７０１も複数系統設けられ得る。撮像部７０２は、例えば第１から第１４実施形態のいずれかの光検出装置である。
　また、撮像部７０２は、必ずしもカメラヘッド５０２に設けられなくてもよい。例えば、撮像部７０２は、鏡筒５０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部７０３は、アクチュエータによって構成され、カメラヘッド制御部７０５からの制御により、レンズユニット７０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部７０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部７０４は、ＣＣＵ６０１との間で各種の情報を送受信するための通信装置によって構成される。通信部７０４は、撮像部７０２から得た画像信号をＲＡＷデータとして伝送ケーブル７００を介してＣＣＵ６０１に送信する。
　また、通信部７０４は、ＣＣＵ６０１から、カメラヘッド５０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部７０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ６０１の制御部７１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡５００に搭載されていることになる。
　カメラヘッド制御部７０５は、通信部７０４を介して受信したＣＣＵ６０１からの制御信号に基づいて、カメラヘッド５０２の駆動を制御する。
　通信部７１１は、カメラヘッド５０２との間で各種の情報を送受信するための通信装置によって構成される。通信部７１１は、カメラヘッド５０２から、伝送ケーブル７００を介して送信される画像信号を受信する。
　また、通信部７１１は、カメラヘッド５０２に対して、カメラヘッド５０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部７１２は、カメラヘッド５０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部７１３は、内視鏡５００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部７１３は、カメラヘッド５０２の駆動を制御するための制御信号を生成する。
　また、制御部７１３は、画像処理部７１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置６０２に表示させる。この際、制御部７１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部７１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具５１２の使用時のミスト等を認識することができる。制御部７１３は、表示装置６０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者５３１に提示されることにより、術者５３１の負担を軽減することや、術者５３１が確実に手術を進めることが可能になる。
　カメラヘッド５０２及びＣＣＵ６０１を接続する伝送ケーブル７００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル７００を用いて有線で通信が行われていたが、カメラヘッド５０２とＣＣＵ６０１との間の通信は無線で行われてもよい。
　以上、本開示の実施形態について説明したが、これらの実施形態は、本開示の要旨を逸脱しない範囲内で、種々の変更を加えて実施してもよい。例えば、２つ以上の実施形態を組み合わせて実施してもよい。
　なお、本開示は、以下のような構成を取ることもできる。 
　（１）
　光を受光して信号電圧を出力する第１ダイオードと、
　クロック信号に同期して参照電圧を出力するデジタルアナログ変換器と、
　前記信号電圧と前記参照電圧とを比較する比較回路と、
　前記信号電圧に応じてトリガ信号を出力するトリガ回路と、
　前記トリガ信号に応じて前記比較回路からの出力信号を取り込むフリップフロップと、
　前記クロック信号に同期して前記フリップフロップからの出力信号の値をカウントすることで、前記信号電圧の特徴点の平均電圧に応じて変化するデジタル値を出力する第１カウンタと、
　を備える光検出装置。
　（２）
　前記第１カウンタは、前記フリップフロップからの出力信号の値が前記クロック信号のエッジにおいて１である場合にカウント値をインクリメントすることで、前記信号電圧の特徴点の平均電圧に応じて変化する前記デジタル値を出力する、（１）に記載の光検出装置。
　（３）
　前記信号電圧の特徴点は、前記信号電圧のアバランシェのクエンチであり、
　前記第１カウンタは、前記信号電圧のクエンチ電圧の平均値に応じて変化する前記デジタル値を出力する、（１）に記載の光検出装置。
　（４）
　前記第１ダイオードは、ＳＰＡＤ（Single Photon Avalanche Diode）である、（１）に記載の光検出装置。
　（５）
　前記デジタルアナログ変換器は、前記参照電圧をステップ状に増加させることで、前記参照電圧を掃引する、（１）に記載の光検出装置。
　（６）
　前記トリガ回路は、前記信号電圧を受信するインバータを含むパルス検出回路と、前記パルス検出回路からの出力信号を遅延させて前記トリガ信号を生成する遅延回路とを備える、（１）に記載の光検出装置。
　（７）
　前記第１ダイオード、前記比較回路、および前記トリガ回路と電気的に接続されたリチャージトランジスタと、前記クロック信号に同期して前記デジタルアナログ変換器を制御する第２カウンタとをさらに備える、（１）に記載の光検出装置。
　（８）
　前記信号電圧の特徴点が検出されたクロックサイクル数をカウントする第３カウンタと、前記デジタル値と前記クロックサイクル数とを用いて前記信号電圧の特徴点の平均電圧を算出する演算回路とをさらに備える、（１）に記載の光検出装置。
　（９）
　前記比較回路は、前記信号電圧を受信する第１ソースフォロワと、前記参照電圧を受信する第２ソースフォロワと、前記第１ソースフォロワからの出力電圧と前記第２ソースフォロワからの出力電圧とを比較する比較器とを備える、（１）に記載の光検出装置。
　（１０）
　前記デジタル値に応じて生成された信号を前記第１ダイオードにフィードバックするフィードバック回路をさらに備える、（１）に記載の光検出装置。
　（１１）
　前記デジタル値に応じてＰＤＥ（Photon Detection Efficiency）補正を行う補正回路をさらに備える、（１）に記載の光検出装置。
　（１２）
　前記デジタルアナログ変換器は、複数のクロック周期に１回の割合で前記参照電圧をステップ状に増加させることで、前記参照電圧を掃引する、（１）に記載の光検出装置。
　（１３）
　前記デジタルアナログ変換器は、前記参照電圧をステップ状に増加および減少させることで、前記参照電圧を掃引する、（１）に記載の光検出装置。
　（１４）
　前記デジタルアナログ変換器は、前記クロック信号に同期して変化する疑似乱数により前記参照電圧の値を更新する、（１）に記載の光検出装置。
　（１５）
　前記第１ダイオードを含む半導体基板内に設けられ、撮像用に用いられる第２ダイオードをさらに備える、（１）に記載の光検出装置。
　（１６）
　前記第１ダイオードは、前記第２ダイオードを含む画素アレイから１画素ピッチ以上離れた位置に配置されている、（１５）に記載の光検出装置。
　（１７）
　前記第１ダイオードを含む第１基板と、前記第１基板と貼り合わされた第２基板とをさらに備える、（１）に記載の光検出装置。
　（１８）
　前記信号電圧は、互いに並列に接続された複数の第１ダイオードにより生成される、（１）に記載の光検出装置。
　（１９）
　前記第１ダイオードの活性領域は、撮像用に用いられる第２ダイオードの活性領域より大きい、（１）に記載の光検出装置。
　（２０）
　前記第１ダイオードと異なるダークカウントレートを有し、撮像用に用いられる第２ダイオードをさらに備える、（１）に記載の光検出装置。
　（２１）
　前記第１ダイオードに向かう光から前記第１ダイオードを遮光する遮光部をさらに備える、（２０）に記載の光検出装置。
　（２２）
　前記第１ダイオードのダークカウントレートの逆数は、前記トリガ信号に応じて前記比較回路からの出力信号を取り込むまでの遅延より短く設定されている、（２１）に記載の光検出装置。
　（２３）
　光を受光して信号電圧を出力する第１ダイオードと、
　参照電圧を出力するデジタルアナログ変換器と、
　前記信号電圧と前記参照電圧とを比較する比較回路と、
　前記信号電圧に応じてトリガ信号を出力するトリガ回路と、
　前記トリガ信号に応じて前記比較回路からの出力信号を取り込むフリップフロップと、
　前記デジタルアナログ変換器に前記参照電圧を更新させる信号を出力し、かつ、前記フリップフロップからの出力信号に応じて、前記信号電圧の特徴点の平均電圧を出力するステートマシンと、
　を備える光検出装置。
　１：光検出ユニット、１ａ：タイミング検出回路、
　１ｂ：バッファ、１ｃ：サンプルホールド回路、
　２：画素間平均取得部、３：時間平均取得部、４：ＡＤＣ、
　１１：モニタリングＳＰＡＤ、１２：リチャージトランジスタ、
　１３：パルス検出回路、１４：比較回路、１５：ＤＡＣ、１６：ランプカウンタ、
　１７：遅延回路、１８：Ｄ－ＦＦ、１９：比較結果カウンタ、
　２１：ＲＳ－ＦＦ、２２：パルスカウンタ、
　２３：ＡＮＤゲート、２４：演算回路、２５：インバータ、
　３１：ソースフォロワトランジスタ、３２：クランプトランジスタ、
　３３：定電流源、３４：クランプトランジスタ、
　３５：ソースフォロワトランジスタ、３６：定電流源、３７：比較器、
　４１：光検出ユニット、４１ａ：光検出回路、４２：中央値探索回路、
　４３：デジタルフィルタ、４４：目標電圧値レジスタ、４５：パワーＩＣ、
　４６：撮像画素、４６ａ：撮像ＳＰＡＤ、４６ｂ：補正係数乗算器、
　４６ｃ：撮像カウンタ、４６ｄ：インバータ、４６ｅ：撮像回路、
　４７：ＰＤＥ補正テーブル、４８：温度計、４９：固定電源、
　５１：分周器、５２：フルアダー、５３：ハーフアダー、５４：Ｄ－ＦＦ、
　６１：ステートマシン、６２：ＤＡＣ、６３：立ち上がり検出回路、
　６４：遅延回路、６５：タイマー、６６：ＯＲゲート、
　７１：ＭＵＸ、７２：半導体基板、７３：クエンチ電圧測定回路、
　７４：セレクタ、７５：トライステートバッファ、
　７６：ドライバ、７７：光源、７８：遮光壁、
　８１：第１基板、８２：第２基板、
　８３：接続電極、８４：接続電極、８５：共通回路、
　９１：モニタリングＳＰＡＤ、９１ａ：半導体基板、
　９１ｂ：エピタキシャル層、９１ｃ：半導体層、９１ｄ：半導体層、
　９１ｅ：半導体層、９１ｆ：半導体層、９１ｇ：コンタクト層、
　９１ｈ：電極、９１ｉ：コンタクト層、９２：光学部品層、
　９３：半導体層、９４：オンチップレンズ、９５：カラーフィルタ、
　９６：遮光板、９７：ダミーＳＰＡＤ

Claims (23)

  1. 　光を受光して信号電圧を出力する第１ダイオードと、
    　クロック信号に同期して参照電圧を出力するデジタルアナログ変換器と、
    　前記信号電圧と前記参照電圧とを比較する比較回路と、
    　前記信号電圧に応じてトリガ信号を出力するトリガ回路と、
    　前記トリガ信号に応じて前記比較回路からの出力信号を取り込むフリップフロップと、
    　前記クロック信号に同期して前記フリップフロップからの出力信号の値をカウントすることで、前記信号電圧の特徴点の平均電圧に応じて変化するデジタル値を出力する第１カウンタと、
    　を備える光検出装置。
  2. 　前記第１カウンタは、前記フリップフロップからの出力信号の値が前記クロック信号のエッジにおいて１である場合にカウント値をインクリメントすることで、前記信号電圧の特徴点の平均電圧に応じて変化する前記デジタル値を出力する、請求項１に記載の光検出装置。
  3. 　前記信号電圧の特徴点は、前記信号電圧のアバランシェのクエンチであり、
    　前記第１カウンタは、前記信号電圧のクエンチ電圧の平均値に応じて変化する前記デジタル値を出力する、請求項１に記載の光検出装置。
  4. 　前記第１ダイオードは、ＳＰＡＤ（Single Photon Avalanche Diode）である、請求項１に記載の光検出装置。
  5. 　前記デジタルアナログ変換器は、前記参照電圧をステップ状に増加させることで、前記参照電圧を掃引する、請求項１に記載の光検出装置。
  6. 　前記トリガ回路は、前記信号電圧を受信するインバータを含むパルス検出回路と、前記パルス検出回路からの出力信号を遅延させて前記トリガ信号を生成する遅延回路とを備える、請求項１に記載の光検出装置。
  7. 　前記第１ダイオード、前記比較回路、および前記トリガ回路と電気的に接続されたリチャージトランジスタと、前記クロック信号に同期して前記デジタルアナログ変換器を制御する第２カウンタとをさらに備える、請求項１に記載の光検出装置。
  8. 　前記信号電圧の特徴点が検出されたクロックサイクル数をカウントする第３カウンタと、前記デジタル値と前記クロックサイクル数とを用いて前記信号電圧の特徴点の平均電圧を算出する演算回路とをさらに備える、請求項１に記載の光検出装置。
  9. 　前記比較回路は、前記信号電圧を受信する第１ソースフォロワと、前記参照電圧を受信する第２ソースフォロワと、前記第１ソースフォロワからの出力電圧と前記第２ソースフォロワからの出力電圧とを比較する比較器とを備える、請求項１に記載の光検出装置。
  10. 　前記デジタル値に応じて生成された信号を前記第１ダイオードにフィードバックするフィードバック回路をさらに備える、請求項１に記載の光検出装置。
  11. 　前記デジタル値に応じてＰＤＥ（Photon Detection Efficiency）補正を行う補正回路をさらに備える、請求項１に記載の光検出装置。
  12. 　前記デジタルアナログ変換器は、複数のクロック周期に１回の割合で前記参照電圧をステップ状に増加させることで、前記参照電圧を掃引する、請求項１に記載の光検出装置。
  13. 　前記デジタルアナログ変換器は、前記参照電圧をステップ状に増加および減少させることで、前記参照電圧を掃引する、請求項１に記載の光検出装置。
  14. 　前記デジタルアナログ変換器は、前記クロック信号に同期して変化する疑似乱数により前記参照電圧の値を更新する、請求項１に記載の光検出装置。
  15. 　前記第１ダイオードを含む半導体基板内に設けられ、撮像用に用いられる第２ダイオードをさらに備える、請求項１に記載の光検出装置。
  16. 　前記第１ダイオードは、前記第２ダイオードを含む画素アレイから１画素ピッチ以上離れた位置に配置されている、請求項１５に記載の光検出装置。
  17. 　前記第１ダイオードを含む第１基板と、前記第１基板と貼り合わされた第２基板とをさらに備える、請求項１に記載の光検出装置。
  18. 　前記信号電圧は、互いに並列に接続された複数の第１ダイオードにより生成される、請求項１に記載の光検出装置。
  19. 　前記第１ダイオードの活性領域は、撮像用に用いられる第２ダイオードの活性領域より大きい、請求項１に記載の光検出装置。
  20. 　前記第１ダイオードと異なるダークカウントレートを有し、撮像用に用いられる第２ダイオードをさらに備える、請求項１に記載の光検出装置。
  21. 　前記第１ダイオードに向かう光から前記第１ダイオードを遮光する遮光部をさらに備える、請求項２０に記載の光検出装置。
  22. 　前記第１ダイオードのダークカウントレートの逆数は、前記トリガ信号に応じて前記比較回路からの出力信号を取り込むまでの遅延より短く設定されている、請求項２１に記載の光検出装置。
  23. 　光を受光して信号電圧を出力する第１ダイオードと、
    　参照電圧を出力するデジタルアナログ変換器と、
    　前記信号電圧と前記参照電圧とを比較する比較回路と、
    　前記信号電圧に応じてトリガ信号を出力するトリガ回路と、
    　前記トリガ信号に応じて前記比較回路からの出力信号を取り込むフリップフロップと、
    　前記デジタルアナログ変換器に前記参照電圧を更新させる信号を出力し、かつ、前記フリップフロップからの出力信号に応じて、前記信号電圧の特徴点の平均電圧を出力するステートマシンと、
    　を備える光検出装置。
PCT/JP2022/008480 2021-06-08 2022-03-01 光検出装置 WO2022259645A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/561,786 US20240240984A1 (en) 2021-06-08 2022-03-01 Light detection device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021096157 2021-06-08
JP2021-096157 2021-06-08

Publications (1)

Publication Number Publication Date
WO2022259645A1 true WO2022259645A1 (ja) 2022-12-15

Family

ID=84425143

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/008480 WO2022259645A1 (ja) 2021-06-08 2022-03-01 光検出装置

Country Status (2)

Country Link
US (1) US20240240984A1 (ja)
WO (1) WO2022259645A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022054553A (ja) * 2020-09-28 2022-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198601A (ja) * 2019-06-05 2020-12-10 キヤノン株式会社 撮像装置及びその制御方法
JP2021056016A (ja) * 2019-09-27 2021-04-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、測距システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020198601A (ja) * 2019-06-05 2020-12-10 キヤノン株式会社 撮像装置及びその制御方法
JP2021056016A (ja) * 2019-09-27 2021-04-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、測距システム

Also Published As

Publication number Publication date
US20240240984A1 (en) 2024-07-18

Similar Documents

Publication Publication Date Title
CN110050459B (zh) 固态成像元件和电子设备
CN112219280B (zh) 光接收元件、测距模块和电子设备
US11482550B2 (en) Imaging device and electronic apparatus
JP7513588B2 (ja) 受光装置および測距装置
US20220291347A1 (en) Imaging element and distance measuring apparatus
US11756971B2 (en) Solid-state imaging element and imaging apparatus
US20220150437A1 (en) Photodetection device and electronic apparatus
WO2022259645A1 (ja) 光検出装置
US20240155103A1 (en) Row driver assembly and solid-state imaging device
WO2022085476A1 (ja) 固体撮像装置および信号処理方法
JP7543236B2 (ja) 光電変換装置
US20230254604A1 (en) Photodetection device and electronic apparatus
WO2018051819A1 (ja) 撮像素子および駆動方法、並びに電子機器
US11252355B2 (en) Image pickup device and electronic device
US11252357B2 (en) Image-capturing device and electronic apparatus for suppressing noise
US20230046614A1 (en) Observation apparatus, observation method, and distance measurement system
WO2023171146A1 (ja) 光検出装置
EP4246958A1 (en) Image capture device
US20230412943A1 (en) Imaging device and imaging method
WO2022269837A1 (ja) 固体撮像装置
US20240113148A1 (en) Imaging element and imaging device
US10777611B1 (en) Image sensor
JP2019022020A (ja) 固体撮像素子、固体撮像素子の駆動方法および電子機器
JP2023136919A (ja) 信号生成回路および光検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22819835

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18561786

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22819835

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP