WO2022244387A1 - 負荷駆動装置及び負荷駆動装置の制御方法 - Google Patents

負荷駆動装置及び負荷駆動装置の制御方法 Download PDF

Info

Publication number
WO2022244387A1
WO2022244387A1 PCT/JP2022/009519 JP2022009519W WO2022244387A1 WO 2022244387 A1 WO2022244387 A1 WO 2022244387A1 JP 2022009519 W JP2022009519 W JP 2022009519W WO 2022244387 A1 WO2022244387 A1 WO 2022244387A1
Authority
WO
WIPO (PCT)
Prior art keywords
current source
driving device
load driving
switch
circuit
Prior art date
Application number
PCT/JP2022/009519
Other languages
English (en)
French (fr)
Inventor
巧 増渕
Original Assignee
日立Astemo株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立Astemo株式会社 filed Critical 日立Astemo株式会社
Priority to JP2023522250A priority Critical patent/JPWO2022244387A1/ja
Publication of WO2022244387A1 publication Critical patent/WO2022244387A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/12Shaping pulses by steepening leading or trailing edges

Definitions

  • the present invention relates to the configuration and control of a load drive device, and in particular to a technique effectively applied to an in-vehicle ECU that requires high reliability and high responsiveness.
  • the drivers are operated according to command signals sent from a microcomputer or the like, but noise countermeasures are essential to improve reliability.
  • noise countermeasures for example, a technique of reducing noise by limiting the rate of change in output voltage (slew rate) during driving, ie, slew rate control, has been proposed.
  • Patent Document 1 As a background technology in this technical field, there is a technology such as Patent Document 1, for example.
  • the switching regulator described in Patent Document 1 the slew rate of the control signal that drives the power transistor is variable, and the slew rate is lowered to reduce noise when devices that are susceptible to noise are in operation. It describes how to do it.
  • the slew rate is set to be low as in Patent Document 1, the time required for the level transition of the control signal increases, and the full ON and OFF periods of the transistor are sufficiently ensured when the circuit operation is speeded up. not be possible, and the responsiveness of the driver may be degraded. Also, by fixing the slew rate, the frequency of noise caused by EMI (Electro Magnetic Interference) is concentrated at a specific frequency.
  • EMI Electro Magnetic Interference
  • the switching control circuit described in Patent Document 2 is configured to vary the current supplied to the gate at the edge of the output voltage of the switching element.
  • Patent Document 2 only delay elements are used as a variable mechanism, and the delay amount may vary greatly depending on the environment and temperature in which the switching elements are used, and there is a problem in controlling the delay time.
  • an object of the present invention is to provide a highly reliable and responsive load driving device capable of changing the setting of the output voltage change rate (slew rate) according to the output voltage without being affected by the operating environment and temperature, and a load driving device thereof. It is to provide a control method.
  • the present invention provides a voltage-driven transistor having an output terminal connected to a load, a first current source, a second current source, the first current source and the voltage-driven transistor. a first switch connected between the gate terminal of the voltage-driven transistor; a second switch connected between the second current source and the gate terminal of the voltage-driven transistor; a comparison circuit that compares the output terminal voltage of the transistor with a reference voltage, wherein current values applied to the gate terminal of the voltage-driven transistor by the first current source and the second current source are each variable. It is characterized by
  • the present invention includes (a) the step of detecting the output voltage of the load driving device, (b) the step of comparing the output voltage detected in step (a) with a predetermined threshold voltage, (c) the step of (b).
  • a control method for a load driving device comprising: changing a current value of each of a plurality of current sources based on a comparison result of the step to control an output voltage change rate (slew rate) of the load driving device.
  • a highly reliable and responsive load driving device capable of changing the setting of the output voltage change rate (slew rate) in accordance with the output voltage without being affected by the usage environment and temperature, and its control method. can be realized.
  • FIG. 1 is a block diagram showing a schematic configuration of a load driving device according to Example 1 of the present invention
  • FIG. 2 is a timing chart showing an example of the operation of the load driving device of FIG. 1
  • 1 is a diagram conceptually showing EMI noise according to the prior art
  • FIG. 2 is a diagram conceptually showing EMI noise caused by the load driving device of FIG. 1
  • FIG. 2 is a block diagram showing a schematic configuration of a load driving device according to Example 2 of the present invention
  • FIG. 5 is a timing chart showing an example of the operation of the load driving device of FIG. 4
  • 3 is a block diagram showing a schematic configuration of a load driving device according to Example 3 of the present invention
  • FIG. 7 is a diagram showing a configuration example of a logic circuit in FIG.
  • FIG. 7 is a timing chart showing an example of the operation of the load driving device of FIG. 6; 7 is a timing chart showing an example of another operation of the load driving device of FIG. 6;
  • FIG. 5 is a block diagram showing a schematic configuration of a load driving device according to Example 4 of the present invention;
  • FIG. 10 is a timing chart showing an example of the operation of the load driving device of FIG. 9;
  • FIG. It is a figure which shows the modification of Example 1 (FIG. 1).
  • Example 1 of the present invention A load driving device and a control method thereof according to Example 1 of the present invention will be described with reference to FIGS. 1 to 3b.
  • FIG. 1 is a block diagram showing a schematic configuration of the load driving device 100 of this embodiment.
  • FIG. 2 is a timing chart showing an example of the operation of the load driving device 100 of FIG. 3a and 3b are diagrams conceptually showing EMI noise, showing EMI noise caused by a conventional load driving device and EMI noise caused by the load driving device 100 of FIG. 1, respectively.
  • the load driving device 100 of this embodiment includes current source circuits 1 and 2, a driver 3, a comparison circuit 4, and switches 10 and 20, as shown in FIG.
  • the current source circuit 1 is a parallel circuit composed of a circuit in which a constant current source Ion1 and a switch 11 are connected in series, and a constant current source Ion0.
  • the current source circuit 2 is a parallel circuit composed of a circuit in which a constant current source Ioff1 and a switch 21 are connected in series, and a constant current source Ioff0.
  • the current values of the current source circuits 1 and 2 are variable depending on whether the switches 11 and 21, which will be described later, are conducting or non-conducting.
  • the switches 10, 11, 20 and 21 are, for example, three-terminal switch elements having first to third terminals, and the voltage level of the signal applied to the first terminal is a logical high level (H level). It controls the state of electrical conduction or non-conduction between the second terminal and the third terminal in accordance with which state of logic low level (L level) it is.
  • H level logical high level
  • the switches 10 and 11 are controlled to be conductive when the signal applied to the first terminal is at H level, and to be non-conductive when it is at L level.
  • the switches 20 and 21 are controlled to be in a non-conducting state when the signal applied to the first terminal is at H level, and to be in a conducting state when it is at L level.
  • the high potential end will be referred to as the second terminal, and the low potential end will be referred to as the third terminal for convenience of explanation.
  • An N-channel field effect transistor is used as the driver 3 in this embodiment.
  • the source of driver 3 is connected to the ground potential.
  • the drain of driver 3 is connected to supply voltage VB through load 200 to produce output voltage Vout.
  • the gate of the driver 3 is connected to the third terminal of the switch 10 and the second terminal of the switch 20 .
  • the drive command signal Vdrv is supplied to the first terminal of switch 10 and the first terminal of switch 20 .
  • the switch 10 when the drive command signal Vdrv is in the H level voltage state, the switch 10 is controlled to be in a conductive state and the switch 20 is controlled to be in a non-conductive state.
  • a current is supplied to the gate to turn on the driver 3 .
  • the switch 20 When the drive command signal Vdrv is in the L level voltage state, the switch 20 is controlled to be conductive and the switch 10 is controlled to be non-conductive. The driver 3 is turned off.
  • the comparison circuit 4 receives the output voltage Vout of the driver 3 and the threshold voltage Vth as inputs, and outputs a comparison output Vcomp from the output terminal.
  • a comparison output Vcomp of the comparison circuit 4 is connected to the first terminal of the switch 11 and the first terminal of the switch 21 .
  • the comparison output Vcomp is at H level, the switch 11 is controlled to be conductive and the switch 21 is controlled to be non-conductive.
  • the comparison output Vcomp is L level, the switch 11 is controlled to be non-conducting and the switch 21 is controlled to be conducting.
  • FIG. 2 shows a timing chart for explaining the operation of the load driving device 100 configured in FIG.
  • the drive command signal Vdrv periodically and repeatedly transitions between the H level and the L level, and the timing chart of FIG. , the period from time T2 to time T3 is shown as L level. Also, the threshold voltage Vth input to the comparison circuit 4 is higher than the ground (GND) potential and lower than the power supply voltage VB.
  • the names of the constant current sources Ion0, Ion1, Ioff0 and Ioff1 may also indicate the current value itself. That is, the current value applied by the constant current source Ion0 is described as Ion0.
  • the output voltage Vout of the driver 3 is at substantially the same level as the power supply voltage VB at time T1
  • the comparison output Vcomp of the comparison circuit 4 is at the L level. output
  • the switch 11 is in a non-conducting state.
  • the current value supplied to the gate of the driver 3 through the current source circuit 1 and the switch 10 is Igate
  • the drain terminal of the driver 3 that is, the output voltage Vout decreases at a slew rate proportional to Igate.
  • the output voltage Vout becomes lower than the threshold voltage Vth after time t1.
  • the absolute value of the slew rate when the output voltage Vout decreases becomes larger than the absolute value of the slew rate after time T1 and before time t1.
  • a state in which the driver 3 is turned on according to the drive command signal Vdrv and the output voltage Vout reaches substantially the same level as the GND potential is called a full-on state.
  • the reason for the negative sign is that the current supplied to the gate is defined as positive as described above.
  • the output voltage Vout of the driver 3 increases at a slew rate proportional to Igate.
  • the absolute value of the slew rate when the output voltage Vout increases is greater than the absolute value of the slew rate from time T2 to before time t3.
  • the slew rate during driver driving is selected and fixed at a low value for noise suppression as in Patent Document 1.
  • the output voltage Vout after time t1 has a waveform indicated by a dashed line extrapolated from the waveform before time t1.
  • the time t2' at which the output voltage Vout shown by the dashed line becomes substantially the same level as the GND potential is different from the time t2, and as is clear from FIG. 2, the time t2' is later than the time t2.
  • the output voltage Vout after time t3 has a waveform indicated by a broken line extrapolated from the waveform before time t3.
  • the time t4' at which the output voltage Vout indicated by the dashed line becomes substantially the same level as the power supply voltage VB is different from the time t4, and as is clear from FIG. 2, the time t4' is later than the time t4.
  • FIGS. 3a and 3b are diagrams conceptually showing EMI noise caused by the slew rate of the driver.
  • the fundamental frequency of the EMI noise is fixed at the slew rate dependent frequency f1, as shown in FIG. 3a.
  • the peak intensity at this time is PK0.
  • the fundamental frequency of EMI noise can be dispersed to frequencies f1 and f2 corresponding to the slew rates switched in two steps, respectively, as shown in FIG. 3b. .
  • both the noise peak intensities PK1 and PK2 at the respective frequencies can be made smaller than PK0.
  • the load driving device 100 of this embodiment includes a voltage-driven transistor (driver 3) whose output terminal is connected to the load 200, a first current source (current source circuit 1), and a second current source (current source circuit 1). and a first switch (switch 10) connected between the first current source (current source circuit 1) and the gate terminal of the voltage-driven transistor (driver 3); , a second switch (switch 20) connected between the second current source (current source circuit 2) and the gate terminal of the voltage-driven transistor (driver 3);
  • a comparison circuit 4 for comparing an output terminal voltage and a reference voltage (threshold voltage Vth) is provided.
  • the current values applied to the gate terminals of the transistors (drivers 3) are configured to be variable.
  • first switch (switch 10) and the second switch (switch 20) are complementarily turned on/off according to the binary pulse signal (drive command signal Vdrv).
  • the first current source (current source circuit 1) has a circuit in which the first constant current source Ion1 and the third switch (switch 11) are connected in series, and the second constant current source Ion0.
  • a second current source (current source circuit 2) is a parallel circuit, and includes a circuit in which a third constant current source Ioff1 and a fourth switch (switch 21) are connected in series, and a fourth constant current source Ioff0.
  • the load driving device 100 of the present embodiment by switching the slew rate of the driver 3 during turn-on and turn-off operations, a decrease in the responsiveness of the driver 3 is suppressed and the peak value of noise generated when the driver is driven is reduced. can be made
  • the injector controllability such as the half-lift state of the injector can be quickly ended and the injector can be fully opened. can be improved.
  • FIG. 4 A load driving device and a control method thereof according to Example 2 of the present invention will be described with reference to FIGS. 4 and 5.
  • FIG. 4 A load driving device and a control method thereof according to Example 2 of the present invention will be described with reference to FIGS. 4 and 5.
  • FIG. 4 A load driving device and a control method thereof according to Example 2 of the present invention will be described with reference to FIGS. 4 and 5.
  • FIG. 4 A load driving device and a control method thereof according to Example 2 of the present invention will be described with reference to FIGS. 4 and 5.
  • FIG. 4 is a block diagram showing a schematic configuration of the load driving device 100 of this embodiment.
  • FIG. 5 is a timing chart showing an example of the operation of the load driving device 100 of FIG.
  • the difference in configuration from the load driving device 100 of the first embodiment is that the polarity of the signal applied to the first terminal is reversed from that of the first embodiment when controlling the conductive states of the switches 11 and 21. It is a point defined as That is, the switch 11 in this embodiment becomes conductive when the signal applied to the first terminal is at the L level. Similarly, the switch 21 becomes conductive when the signal applied to the first terminal is at the H level. state.
  • FIG. 5 is an example of a timing chart for explaining the operation of the load driving device 100 with the configuration of FIG.
  • the drive command signal Vdrv is cyclically and repeatedly transitioned between the H level and the L level. The period is illustrated as L level. It is also assumed that the threshold voltage Vth input to the comparison circuit 4 is higher than the ground (GND) potential and lower than the power supply voltage VB.
  • the output voltage Vout of the driver 3 is at substantially the same level as the power supply voltage VB, the comparison output Vcomp of the comparison circuit 4 outputs the L level, and the switch 11 is conductive.
  • the drain terminal of the driver 3, that is, the output voltage Vout decreases at a slew rate proportional to Igate.
  • the output voltage Vout of the driver 3 decreases and the time at which it becomes equal to the threshold voltage Vth is t5, the output voltage Vout becomes lower than the threshold voltage Vth after time t5.
  • the absolute value of the slew rate when the output voltage Vout decreases becomes smaller than the absolute value of the slew rate after time T1 and before time t5.
  • the output voltage Vout of the driver 3 is at substantially the same level as the GND potential, the output Vcomp of the comparison circuit 4 outputs the H level, Switch 21 is in a conducting state.
  • the output voltage Vout of the driver 3 increases at a slew rate proportional to Igate.
  • the output voltage Vout of the driver 3 increases and the time at which it becomes equal to the threshold voltage Vth is t7, the output voltage Vout becomes higher than the threshold voltage Vth after time t7.
  • the absolute value of the slew rate when the output voltage Vout increases becomes smaller than the absolute value of the slew rate from time T2 to before time t7.
  • the driver 3 is turned off at time t8.
  • the slew rate of the output voltage Vout when turning on the driver according to the prior art is the same as the slew rate after time t5 in this embodiment, and has the waveform indicated by the dashed line.
  • the time t6' at which the output voltage Vout indicated by the dashed line becomes substantially the same level as the GND potential is different from the time t6, and as is clear from FIG. 5, the time t6' is later than the time t6.
  • the slew rate of the output voltage Vout when the driver is turned off according to the prior art is equal to the slew rate after time t7 in the present embodiment, and has the waveform of the dashed line.
  • the time t8' at which the output voltage Vout indicated by the dashed line becomes substantially the same level as the power supply voltage VB is different from the time t8, and as is clear from FIG. 5, the time t8' is later than the time t8.
  • EMI noise generated when driving the driver 3 is dispersed to frequencies depending on each slew rate setting. Also, peak noise can be reduced. Since the content is qualitatively the same as that of FIGS. 3a and 3b described in Example 1, detailed description is omitted.
  • the load driving device 100 of the present embodiment by switching the slew rate of the driver 3 during the turn-on and turn-off operations, noise generated when the driver is driven can be suppressed while suppressing the deterioration of the responsiveness of the driver 3. can reduce the peak value of
  • control of the current source circuits 1 and 2 in this embodiment is realized by changing the switches 11 and 21.
  • operation of the load driving device 100 according to this embodiment can also be realized by a method of switching the connections of the input terminals of the comparison circuit 4 without changing the switches 11 and 21 from the first embodiment.
  • configuration in which the slew rate is varied from a relatively high state to a low state can be realized by methods other than the method described in this embodiment.
  • FIG. 6 is a block diagram showing a schematic configuration of the load driving device 100 of this embodiment.
  • FIG. 7 is a diagram showing a configuration example of the logic circuit (logic element) 40 of FIG. 8a and 8b are timing charts showing an example of the operation of the load driving device 100 of FIG. 6, respectively.
  • the load driving device 100 of this embodiment further includes a delay element 30 and a logic circuit 40 in addition to the configuration of the first embodiment (FIG. 1).
  • Other configurations are the same as those of the first embodiment, and detailed description thereof will be omitted.
  • the delay element 30 in the present embodiment receives the drive command signal Vdrv as an input, delays the edge portion where the logic level of Vdrv changes by a predetermined time ⁇ td, and outputs it as a delayed drive command signal Vdrv_d.
  • the delay element 30 for example, a configuration in which an even number of logical NOT elements (NOT elements) for inverting the H level and L level of an input signal and outputting them are connected in series can be considered.
  • the predetermined time ⁇ td is variable depending on the number of .
  • the logic circuit 40 receives the drive command signal Vdrv, the delayed drive command signal Vdrv_d, and the comparison output Vcomp of the comparison circuit 4, and outputs the control signal Vctrl.
  • the control signal Vctrl is characterized in that after the level of the drive command signal Vdrv is switched, the Vctrl level is switched at substantially the same timing as the edge portion of the signal whose level switches first among the delayed drive command signal Vdrv_d and the comparison output Vcomp. , which can be realized by a combinational logic circuit shown in FIG. 7 as an example.
  • FIGS. 8a and 8b An example of a timing chart for explaining the operation of the load driving device 100 configured in FIG. 6 is shown in FIGS. 8a and 8b.
  • the drive command signal Vdrv periodically and repeatedly transitions between the H level and the L level, and the timing charts of FIGS. is H level, and the period from time T2 to T3 is L level. It is also assumed that the threshold voltage Vth input to the comparison circuit 4 is higher than the ground (GND) potential and lower than the power supply voltage VB.
  • the delay time of the delayed drive command signal Vdrv_d with respect to the drive command signal Vdrv, that is, ⁇ td, differs between FIGS. 8a and 8b. More specifically, the level switching edge generation timing of Vdrv_d is temporally later than the edge generation timing of the comparison output Vcomp in FIG. 8a, and temporally earlier in FIG. 8b. different.
  • the output voltage Vout of the driver 3 decreases and becomes equal to the threshold voltage Vth is t9
  • the output voltage Vout becomes lower than the threshold voltage Vth after time t9.
  • the output Vcomp changes from L level to H level.
  • the level switching edge generation timing of Vdrv_d is temporally later than the edge generation timing of the comparison output Vcomp, and therefore the level switching of the control signal Vctrl is performed at time t9. This switches the switch 11 from the non-conducting state to the conducting state.
  • the on-resistance of the driver 3 is minimized at time t10, and the current flowing through the load 200 is maximized.
  • the output voltage Vout of the driver 3 is at substantially the same level as the GND potential, the output Vcomp of the comparison circuit 4 outputs the H level, Switch 21 is in a conducting state.
  • the output voltage Vout of the driver 3 increases at a slew rate proportional to Igate.
  • the output voltage Vout of the driver 3 becomes higher than the threshold voltage Vth after time t11.
  • Vcomp changes from H level to L level.
  • the level switching of the control signal Vctrl is performed at time t11, and the switch 21 switches from the non-conducting state to the conducting state.
  • the driver 3 is turned off at time t12.
  • the output voltage Vout of the driver 3 decreases after time T1, but becomes equal to the threshold voltage Vth, and the level switching edge of Vdrv_d occurs before the level switching edge of Vcomp occurs. do. Assuming that this time is t13, the level of the control signal Vctrl is switched at time t13.
  • the switch 11 switches from the non-conducting state to the conducting state.
  • Igate Ion0+Ion1
  • the absolute value of the slew rate when the output voltage Vout decreases becomes larger than the absolute value of the slew rate after time T1 and before time t13.
  • the switch 21 switches from the non-conducting state to the conducting state.
  • Igate -(Ioff0+Ioff1), and the absolute value of the slew rate when the output voltage Vout increases becomes larger than the absolute value of the slew rate from time T2 to before time t15.
  • the driver 3 is turned off at time t16.
  • the waveform of the output voltage Vout when the driver is turned on and off according to the prior art is indicated by a broken line. Since ton' and toff>toff', the load driving device 100 according to the present embodiment can also take a long full-on period and an off-period as compared with the prior art.
  • EMI noise generated when driving the driver 3 is dispersed to frequencies depending on each slew rate setting. Also, peak noise can be reduced. Since the content is qualitatively the same as that of FIGS. 3a and 3b described in Example 1, detailed description is omitted.
  • the delay circuit receives the pulse signal (drive command signal Vdrv) as an input signal and delays the pulse signal (drive command signal Vdrv).
  • a delay signal (delayed drive command signal Vdrv_d) is output, and a logic circuit (logic element) 40 receives the pulse signal (drive command signal Vdrv), the delayed signal (delayed drive command signal Vdrv_d), and the output of the comparison circuit 4.
  • the level of the output signal is determined based on the timing of the signal whose level is switched first among the delay signal (delayed drive command signal Vdrv_d) and the output of the comparison circuit 4. switch.
  • the load driving device 100 of the present embodiment by switching the slew rate of the driver 3 during the turn-on and turn-off operations, noise generated when the driver is driven can be suppressed while suppressing the deterioration of the responsiveness of the driver 3 due to the low slew rate setting. can reduce the peak value of
  • FIG. 9 A load driving device and its control method according to Example 4 of the present invention will be described with reference to FIGS. 9 and 10.
  • FIG. 9 A load driving device and its control method according to Example 4 of the present invention will be described with reference to FIGS. 9 and 10.
  • FIG. 9 is a block diagram showing a schematic configuration of the load driving device 100 of this embodiment.
  • FIG. 10 is a timing chart showing an example of the operation of the load driving device 100 of FIG.
  • the load driving device 100 of this embodiment further includes a frequency determination circuit 50 in addition to the configuration of the first embodiment (FIG. 1).
  • the frequency determination circuit 50 receives frequency information for driving the driver 3 separately from the drive command signal Vdrv. It outputs the signal HF at the H level, otherwise at the L level.
  • the current source circuit 1 in this embodiment has a circuit in which a constant current source Ion2 and a switch 12 are connected in series as a circuit connected in parallel in addition to the structure of the current source circuit 1 in the first embodiment. have.
  • the current source circuit 2 of the present embodiment has a circuit in which a constant current source Ioff2 and a switch 22 are connected in series as a circuit connected in parallel. is doing.
  • Both the switches 12 and 22 operate similarly to the switches 11 and 21. That is, when the signal applied to the first terminal is at the H level, the second terminal and the third terminal are controlled to be in an electrically conductive state, and when the signal is at the L level, they are not conductive. to control the state.
  • a high frequency detection signal HF is applied to the first terminals of the switches 12 and 22 .
  • the switches 12 and 22 are controlled to be in a conductive state, and Ion2 is superimposed on the current value of the current source circuit 1 for charging and discharging the gate of the driver 3 .
  • Ioff2 is superimposed on the current value of the current source circuit 2 for extracting current from the gate of the driver 3 .
  • FIG. 10 shows a timing chart for explaining the operation of the load driving device 100 configured in FIG.
  • each period of H level and L level taken by the drive command signal Vdrv is set to be shorter than that in the first embodiment. Assume that it is driven at a frequency relatively higher than unity. Also, in FIG. 10, the high frequency detection signal HF is assumed to be at H level.
  • the threshold voltage Vth input to the comparison circuit 4 is higher than the GND potential and lower than the power supply voltage VB.
  • FIG. 10 in order to explain the difference from the present embodiment, the waveform when the driver is driven by the load driving device 100 of the first embodiment is illustrated by a broken line.
  • the output voltage Vout of the driver 3 is at substantially the same level as the power supply voltage VB, the comparison output Vcomp of the comparison circuit 4 outputs the L level, and the switch 11 is in a non-conducting state.
  • the output voltage Vout of driver 3 decreases at a slew rate proportional to Igate.
  • the comparison output Vcomp of the comparison circuit 4 is It changes from the L level to the H level, thereby switching the switch 11 from the non-conducting state to the conducting state.
  • the output voltage Vout of the driver 3 increases at a slew rate proportional to Igate.
  • the comparison output Vcomp of the comparison circuit 4 is It changes from the H level to the L level, thereby switching the switch 21 from the conducting state to the non-conducting state.
  • the high-frequency detection signal HF is described as being at the H level.
  • the output voltage Vout has the waveform indicated by the dashed line, and the waveform of the output voltage Vout according to the first embodiment. becomes approximately equal to
  • the high-frequency detection signal HF is output at H level before either ton' or toff' according to the first embodiment becomes zero, and the full-on time and the off-time are set. It is preferable to ensure that
  • EMI noise generated when driving the driver 3 is dispersed to frequencies depending on each slew rate setting, Also, peak noise can be reduced. Since the content is qualitatively the same as that of FIGS. 3a and 3b described in Example 1, detailed description is omitted.
  • the frequency determination circuit 50 receives as input information about the frequency at which the pulse signal (drive command signal Vdrv) is driven, and the pulse signal (drive command signal Vdrv) Further current is added to each current value of the first current source (current source circuit 1) and the second current source (current source circuit 2) according to the frequency at which is driven.
  • a frequency determination circuit 50 for detecting the frequency at which the pulse signal (drive command signal Vdrv) is driven is provided, and the first current source (current source circuit 1) consists of the first constant current source Ion1 and the third constant current source Ion1. are connected in series, a second constant current source Ion0, and a circuit in which a fifth constant current source Ion2 and a fifth switch (switch 12) are connected in series.
  • a second current source includes a circuit in which a third constant current source Ioff1 and a fourth switch (switch 21) are connected in series, and a fourth constant current source It is a parallel circuit having Ioff0 and a circuit in which a sixth constant current source Ioff2 and a sixth switch (switch 22) are connected in series. and the fourth switch (switch 21), and based on the output of the frequency determination circuit 50, by controlling the fifth switch (switch 12) and the sixth switch (switch 22), the first current The current value of each of the source (current source circuit 1) and the second current source (current source circuit 2) is changed.
  • the slew rate of the driver 3 is switched during turn-on and turn-off operations, and the slew rate is increased by receiving information that the driver 3 is driven at a frequency higher than a predetermined frequency. , it is possible to reduce the peak value of noise generated when the driver is driven while suppressing the deterioration of the responsiveness of the driver 3 .
  • control lines and information lines indicate those that are considered necessary for explanation, and do not necessarily indicate all the control lines and information lines on the product.
  • the present invention is not limited to the above examples, and includes various modifications.
  • the above embodiments have been described in detail to facilitate understanding of the present invention, and are not necessarily limited to those having all the described configurations.
  • it is possible to replace part of the configuration of one embodiment with the configuration of another embodiment and it is also possible to add the configuration of another embodiment to the configuration of one embodiment.
  • FIG. 11 shows a modification of the first embodiment (FIG. 1).
  • a circuit in which a constant current source Ion3 and a switch 13 are connected in series is further connected in parallel in the configuration of the current source circuit 1, and a constant current source Ioff3 and a switch 23 are connected in series in the current source circuit 2.
  • a comparison circuit 5 is connected in parallel with the comparison circuit 4 and outputs the result of comparing the output voltage Vout and the threshold voltage Vth2 as Vcomp2. It is also possible to make the current values of the current source circuits 1 and 2 variable in three stages.
  • n is an arbitrary natural number
  • n comparison circuits and n threshold voltages are provided, and circuits in which constant current sources and switches are connected in series are connected in parallel in the current source circuits 1 and 2 (n+1). It is also possible to adopt a configuration in which the number is connected and make it variable in (n+1) stages.
  • the number of adjustable gradations is not necessarily the same, and even if they are variable in different gradations, the effects of the present invention are not impaired.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

使用環境や温度の影響を受けることなく、出力電圧に応じて出力電圧変化率(スルーレート)の設定を変更可能な信頼性及び応答性の高い負荷駆動装置を提供する。出力端子に負荷が接続される電圧駆動型トランジスタと、第1の電流源と、第2の電流源と、前記第1の電流源と前記電圧駆動型トランジスタのゲート端子との間に接続される第1のスイッチと、前記第2の電流源と前記電圧駆動型トランジスタのゲート端子との間に接続される第2のスイッチと、前記電圧駆動型トランジスタの出力端子電圧とリファレンス電圧とを比較する比較回路と、を備え、前記第1の電流源および前記第2の電流源により前記電圧駆動型トランジスタのゲート端子に印加される電流値が各々可変であることを特徴とする。

Description

負荷駆動装置及び負荷駆動装置の制御方法
 本発明は、負荷駆動装置の構成とその制御に係り、特に、高信頼性及び高応答性が要求される車載ECUに適用して有効な技術に関する。
 近年は車両に搭載される各種機器の電子制御化が進んでおり、これに伴って電気信号を機械的運動や油圧に変換するために、モータやソレノイドなどを駆動する電動アクチュエータが広く用いられるようになっている。これらの電動アクチュエータを駆動するためには、各種ドライバ回路や電源回路等、負荷を駆動する駆動回路が必須である。
 これらの駆動回路では、マイコン等から送信される指令信号に従ってドライバを動作させるが、信頼性向上を目的としたノイズ対策が必須となっている。ノイズ対策の方法としては、例えば駆動時の出力電圧変化率(スルーレート)を制限することでノイズを低減する技術、すなわちスルーレート制御が提案されている。
 本技術分野の背景技術として、例えば、特許文献1のような技術がある。特許文献1に記載のスイッチング・レギュレータでは、パワートランジスタを駆動する制御信号のスルーレートを可変としており、ノイズの影響を受け易い機器が稼働している場合にはスルーレートを低くしてノイズを低減する方法が記載されている。
特開2006-129593号公報 特開2020-99136号公報
 しかしながら、上記特許文献1のように、スルーレートを低く設定した場合においては、制御信号のレベル遷移に要する時間が増加し、回路動作の高速化の際にトランジスタのフルオン及びオフ期間が十分に確保できず、ドライバの応答性が低下する恐れがある。また、スルーレートが固定されることにより、EMI(Electro Magnetic Interference:電磁波妨害)によるノイズの周波数は特定の周波数に集中する。
 上記の問題を解決するために、例えば、上記特許文献2に記載のスイッチング制御回路では、スイッチング素子の出力電圧のエッジにおいてゲートに供給する電流を可変する構成としている。
 しかしながら、特許文献2では、可変の仕組みとして遅延素子のみを用いており、当該スイッチング素子を使用する環境や温度により遅延量のばらつきが大きくなる可能性があり、遅延時間の制御に課題がある。
 そこで、本発明の目的は、使用環境や温度の影響を受けることなく、出力電圧に応じて出力電圧変化率(スルーレート)の設定を変更可能な信頼性及び応答性の高い負荷駆動装置及びその制御方法を提供することにある。
 上記課題を解決するために、本発明は、出力端子に負荷が接続される電圧駆動型トランジスタと、第1の電流源と、第2の電流源と、前記第1の電流源と前記電圧駆動型トランジスタのゲート端子との間に接続される第1のスイッチと、前記第2の電流源と前記電圧駆動型トランジスタのゲート端子との間に接続される第2のスイッチと、前記電圧駆動型トランジスタの出力端子電圧とリファレンス電圧とを比較する比較回路と、を備え、前記第1の電流源および前記第2の電流源により前記電圧駆動型トランジスタのゲート端子に印加される電流値が各々可変であることを特徴とする。
 また、本発明は、(a)負荷駆動装置の出力電圧を検出するステップ、(b)前記(a)ステップにおいて検出した出力電圧を所定の閾値電圧と比較するステップ、(c)前記(b)ステップの比較結果に基づいて複数の電流源の各々の電流値を変更し、前記負荷駆動装置の出力電圧の変化率(スルーレート)を制御するステップ、を含む負荷駆動装置の制御方法である。
 本発明によれば、使用環境や温度の影響を受けることなく、出力電圧に応じて出力電圧変化率(スルーレート)の設定を変更可能な信頼性及び応答性の高い負荷駆動装置及びその制御方法を実現することができる。
 上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例1に係る負荷駆動装置の概略構成を示すブロック図である。 図1の負荷駆動装置の動作の一例を示すタイミングチャートである。 従来技術によるEMIノイズを概念的に示す図である。 図1の負荷駆動装置によるEMIノイズを概念的に示す図である。 本発明の実施例2に係る負荷駆動装置の概略構成を示すブロック図である。 図4の負荷駆動装置の動作の一例を示すタイミングチャートである。 本発明の実施例3に係る負荷駆動装置の概略構成を示すブロック図である。 図6の論理回路の構成例を示す図である。 図6の負荷駆動装置の動作の一例を示すタイミングチャートである。 図6の負荷駆動装置の別の動作の一例を示すタイミングチャートである。 本発明の実施例4に係る負荷駆動装置の概略構成を示すブロック図である。 図9の負荷駆動装置の動作の一例を示すタイミングチャートである。 実施例1(図1)の変形例を示す図である。
 以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
 以下の各実施例では、ドライバの駆動時におけるスルーレートを可変とすることにより、従来技術と比較してドライバの応答性低下を抑えつつノイズを低減可能な負荷駆動装置の構成及び動作の一例について説明する。
 図1から図3bを参照して、本発明の実施例1の負荷駆動装置とその制御方法について説明する。
 図1は、本実施例の負荷駆動装置100の概略構成を示すブロック図である。図2は、図1の負荷駆動装置100の動作の一例を示すタイミングチャートである。図3a及び図3bは、EMIノイズを概念的に示す図であり、それぞれ従来の負荷駆動装置によるEMIノイズ、図1の負荷駆動装置100によるEMIノイズを示している。
 本実施例の負荷駆動装置100は、図1に示すように、電流源回路1及び2と、ドライバ3と、比較回路4と、スイッチ10及び20と、を備えている。
 電流源回路1は、定電流源Ion1とスイッチ11が直列に接続された回路と、定電流源Ion0とによる並列回路である。また、電流源回路2は、定電流源Ioff1とスイッチ21が直列に接続された回路と、定電流源Ioff0とによる並列回路である。後述するスイッチ11及び21の導通状態または非導通状態により、電流源回路1及び2の電流値は可変である。
 スイッチ10,11,20及び21は、例えば、第1~第3の端子を有する三端子スイッチ素子であり、第1の端子に印加される信号の電圧レベルが論理的ハイレベル(Hレベル)か論理的ローレベル(Lレベル)のいずれの状態にあるかに対応し、第2の端子と第3の端子との間を電気的な導通状態、または非導通状態のいずれかに制御する。
 スイッチ10及びスイッチ11は、第1の端子に印加される信号がHレベルである場合に導通状態、Lレベルである場合には非導通状態に制御される。また、スイッチ20及びスイッチ21は、第1の端子に印加される信号がHレベルである場合に非導通状態、Lレベルである場合には導通状態に制御される。
 なお、以降においては、説明を容易にするための便宜上、高電位端を第2の端子、低電位端を第3の端子として記載する。
 本実施例では、ドライバ3としてNチャネル型電界効果トランジスタが用いられている。ドライバ3のソースはグランド電位に接続される。ドライバ3のドレインは負荷200を介して電源電圧VBへ接続され、出力電圧Voutを生成する。ドライバ3のゲートにはスイッチ10の第3の端子及びスイッチ20の第2の端子が接続される。
 駆動指令信号Vdrvは、スイッチ10の第1の端子と、スイッチ20の第1の端子に供給される。本実施形態においては、駆動指令信号VdrvがHレベルの電圧状態である場合にはスイッチ10が導通状態、スイッチ20が非導通状態に制御され、スイッチ10を介して電流源回路1からドライバ3のゲートに対して電流を供給し、ドライバ3をオン状態にする。
 駆動指令信号VdrvがLレベルの電圧状態である場合にはスイッチ20が導通状態、スイッチ10が非導通状態に制御され、スイッチ20を介して電流源回路2がドライバ3のゲートより電流を引き抜き、ドライバ3をオフ状態にする。
 比較回路4は、ドライバ3の出力電圧Voutと閾値電圧Vthとをそれぞれ入力とし、出力端より比較出力Vcompを出力する。
 本実施例においては、ドライバ3の出力電圧Voutが閾値電圧Vthより低い場合はVcompにはHレベルが出力され、ドライバ3の出力電圧Voutが閾値電圧Vthより高い場合はVcompにはLレベルが出力される。
 比較回路4の比較出力Vcompは、スイッチ11の第1の端子と、スイッチ21の第1の端子に接続される。比較出力VcompがHレベルの場合、スイッチ11は導通状態、スイッチ21は非導通状態に制御される。また、比較出力VcompがLレベルの場合、スイッチ11は非導通状態、スイッチ21は導通状態に制御される。
 図1の構成による負荷駆動装置100の動作を説明するためのタイミングチャートを図2に示す。
 駆動指令信号Vdrvは周期的にHレベルとLレベルとの間を繰り返し遷移するものとし、図2のタイミングチャートにおいては、その時間的な一例のみを示し、時刻T1からT2までの期間をHレベル、時刻T2からT3までの期間をLレベルとして図示する。また、比較回路4に入力される閾値電圧Vthはグラウンド(GND)電位よりも高く、電源電圧VBよりも低い電圧である。
 定電流源Ion0,Ion1,Ioff0及びIoff1の各名称は電流値そのものも示すものとして差し支えない。すなわち、定電流源Ion0により印加される電流値はIon0として記載する。
 なお、図2においては、本発明による効果を説明するために、本発明を適用しない場合の、固定のスルーレートでドライバを駆動した場合における出力電圧Voutの波形も破線で図示している。
 駆動指令信号VdrvがLレベルからHレベルに切り替わった時刻をT1とすると、時刻T1においてドライバ3の出力電圧Voutは電源電圧VBと略同一レベルであり、比較回路4の比較出力VcompはLレベルを出力し、スイッチ11は非導通状態である。電流源回路1及びスイッチ10を介してドライバ3のゲートに供給される電流値をIgateとすると、ゲートに供給される向きの電流を正としてIgate=Ion0である。時刻T1以降、ドライバ3のドレイン端、すなわち出力電圧VoutはIgateに比例したスルーレートで減少する。
 次に、ドライバ3の出力電圧Voutが減少していき、閾値電圧Vthと等しくなった時刻をt1とすると、時刻t1以降は出力電圧Voutが閾値電圧Vthよりも低くなるため、比較回路4の比較出力VcompはLレベルからHレベルに転じ、これによりスイッチ11は非導通状態から導通状態に切り替わる。すなわち、時刻t1以降においてはIgate=Ion0+Ion1となり、電流源回路1よりドライバ3のゲートに供給される電流値は、時刻t1以前のIgate(=Ion0)よりも相対的に大きくなる。
 従って、出力電圧Voutが減少する際のスルーレートの絶対値は、時刻T1以降から時刻t1以前におけるスルーレートの絶対値よりも大きくなる。
 時刻t1以降において出力電圧VoutがGND電位と略同一レベルとなった時刻をt2とすると、時刻t2においてドライバ3のオン抵抗は最小となり、負荷200に通電される電流は最大となる。
 ドライバ3が駆動指令信号Vdrvに従ってオンし、出力電圧VoutがGND電位と略同一レベルに至った状態をフルオン状態と呼称し、ドライバ3がフルオン状態にある期間をフルオン期間tonとすると、本実施例におけるフルオン期間tonは、後述の時刻T2において駆動指令信号VdrvがHレベルからLレベルに切り替わるまで持続し、すなわちton=T2-t2となる。
 次に、駆動指令信号VdrvがHレベルからLレベルに切り替わった時刻をT2とすると、時刻T2においてはドライバ3の出力電圧VoutはGND電位と略同一レベルであり、比較回路4の出力VcompはHレベルを出力し、スイッチ21は非導通状態である。
 電流源回路2及びスイッチ20を介してドライバ3のゲートより引き抜かれる電流値はIgate=-Ioff0となる。負の符号を付している理由は、前述の通りゲートに供給される向きの電流を正と定めているためである。ドライバ3の出力電圧VoutはIgateに比例したスルーレートで増大する。
 さらに、ドライバ3の出力電圧Voutが増大していき、閾値電圧Vthと等しくなった時刻をt3とすると、時刻t3以降は出力電圧Voutが閾値電圧Vthよりも高くなるため、比較回路4の比較出力VcompはHレベルからLレベルに転じ、これによりスイッチ21は非導通状態から導通状態に切り替わる。すなわち、時刻t3以降においてはIgate=-(Ioff0+Ioff1)となり、ドライバ3のゲートより引き抜かれる電流値は時刻t3以前の-Ioff0よりも相対的に絶対値が大きくなる。
 従って、出力電圧Voutが増加する際のスルーレートの絶対値は、時刻T2から時刻t3以前におけるスルーレートの絶対値よりも大きくなる。
 時刻t3以降において出力電圧Voutが電源電圧VBと略同一レベルとなった時刻をt4とすると、時刻t4においてドライバ3のオン抵抗は最大となり、ドライバ3はオフ状態となる。時刻t4以降において、駆動指令信号Vdrvが再度LレベルからHレベルに切り替わる時刻をT3とし、ドライバ3がオフ状態にある期間をオフ期間toffとすると、本実施例におけるオフ期間はtoff=T3-t4となる。
 ここで、図2において破線で記載した波形について説明し、本実施例におけるドライバ3のフルオン期間及びオフ期間が、従来技術と比較して長く取られることを説明する。
 従来技術においては、ドライバ駆動時のスルーレートは、特許文献1のようにノイズ抑制のために低い値が選択され、かつ固定されているものとする。従来技術によりドライバをオンする際、時刻t1以降における出力電圧Voutは、時刻t1以前の波形から外挿した破線部の波形となる。破線で示す出力電圧VoutがGND電位と略同一レベルになる時刻t2’は時刻t2とは異なり、図2からも明らかなように時刻t2’は時刻t2よりも後の時刻となる。
 また、従来技術によりドライバをオフする際、時刻t3以降における出力電圧Voutは、時刻t3以前の波形から外挿した破線部の波形となる。破線で示す出力電圧Voutが電源電圧VBと略同一レベルになる時刻t4’は時刻t4とは異なり、図2からも明らかなように時刻t4’は時刻t4よりも後の時刻となる。
 以上から、従来技術によりスルーレートを固定した状態でドライバを駆動した場合におけるフルオン期間をton’、オフ期間をtoff’とすると、それぞれton’=T2-t2’、toff’=T3-t4’となる。時刻t2’は時刻t2よりも後の時刻であること、また、時刻t4’は時刻t4よりも後の時刻であることを考慮すると、それぞれton>ton’、toff>toff’となり、本実施例による負荷駆動装置100においてはフルオン期間ton、オフ期間toffが従来技術と比較して長く取られることが明らかとなった。
 次に、図3a及び図3bは、ドライバのスルーレートに起因するEMIノイズを概念的に示した図である。従来技術により、スルーレートが固定された状態でドライバを駆動した場合、EMIノイズの基本周波数は図3aに示すように、スルーレートに依存した周波数f1に固定されたものになる。この時のピーク強度はPK0とする。
 一方、本実施例によりスルーレートを可変とする負荷駆動装置100においては、EMIノイズの基本周波数は図3bに示すように、2段階に切り替わるスルーレートの夫々に対応した周波数f1及びf2に分散できる。その際、夫々の周波数におけるノイズのピーク強度PK1及びPK2はいずれもPK0よりも小さくすることができる。
 以上説明したように、本実施例の負荷駆動装置100は、出力端子に負荷200が接続される電圧駆動型トランジスタ(ドライバ3)と、第1の電流源(電流源回路1)と、第2の電流源(電流源回路2)と、第1の電流源(電流源回路1)と電圧駆動型トランジスタ(ドライバ3)のゲート端子との間に接続される第1のスイッチ(スイッチ10)と、第2の電流源(電流源回路2)と電圧駆動型トランジスタ(ドライバ3)のゲート端子との間に接続される第2のスイッチ(スイッチ20)と、電圧駆動型トランジスタ(ドライバ3)の出力端子電圧とリファレンス電圧(閾値電圧Vth)とを比較する比較回路4を備えており、第1の電流源(電流源回路1)および第2の電流源(電流源回路2)により電圧駆動型トランジスタ(ドライバ3)のゲート端子に印加される電流値が各々可変であるように構成されている。
 また、第1のスイッチ(スイッチ10)および第2のスイッチ(スイッチ20)は、二値のパルス信号(駆動指令信号Vdrv)に応じて相補的にオン/オフする。
 また、第1の電流源(電流源回路1)は、第1の定電流源Ion1と第3のスイッチ(スイッチ11)が直列に接続された回路と、第2の定電流源Ion0とを有する並列回路であり、第2の電流源(電流源回路2)は、第3の定電流源Ioff1と第4のスイッチ(スイッチ21)が直列に接続された回路と、第4の定電流源Ioff0とを有する並列回路であり、比較回路4の出力に基づき第3のスイッチ(スイッチ11)および第4のスイッチ(スイッチ21)を制御することにより、第1の電流源(電流源回路1)および第2の電流源(電流源回路2)の各々の電流値を変更する。
 本実施例の負荷駆動装置100によれば、ドライバ3のスルーレートをターンオン及びターンオフ動作中に切り替えることにより、ドライバ3の応答性の低下を抑えつつ、ドライバ駆動時に発生するノイズのピーク値を低下させることができる。
 例えば、本実施例の負荷駆動装置100を自動車の内燃機関の燃料噴射装置(インジェクタ)の駆動制御に用いることで、インジェクタのハーフリフト状態を早く終了させて全開状態にできる等、インジェクタの制御性を向上することができる。
 図4及び図5を参照して、本発明の実施例2の負荷駆動装置とその制御方法について説明する。
 図4は、本実施例の負荷駆動装置100の概略構成を示すブロック図である。図5は、図4の負荷駆動装置100の動作の一例を示すタイミングチャートである。
 実施例1(図1)の負荷駆動装置100との構成の差分は、スイッチ11及び21の導通状態を制御する際に、第1の端子に印加する信号の極性を、実施例1と逆極性として規定する点である。すなわち、本実施例におけるスイッチ11は、第1の端子に印加される信号がLレベルである場合に導通状態となり、同様にスイッチ21においては第1の端子にHレベルが入力された場合に導通状態となる。
 図5は、図4の構成による負荷駆動装置100の動作を説明するためのタイミングチャートの一例である。実施例1の図2と同様に、駆動指令信号Vdrvは周期的にHレベルとLレベルとの間を繰り返し遷移するものとし、時刻T1からT2までの期間をHレベル、時刻T2からT3までの期間をLレベルとして図示する。また、比較回路4に入力される閾値電圧Vthはグラウンド(GND)電位よりも高く、電源電圧VBよりも低い電圧であるとする。
 なお、図5においては、本発明による効果を説明するために、本発明を適用しない場合の、固定のスルーレートでドライバを駆動した場合における出力電圧Voutの波形も破線で図示している。
 時刻T1において駆動指令信号VdrvはLレベルからHレベルに切り替わった時、ドライバ3の出力電圧Voutは電源電圧VBと略同一レベルであり、比較回路4の比較出力VcompはLレベルを出力し、スイッチ11は導通状態である。この時、電流源回路1及びスイッチ10を介してドライバ3のゲートに供給される電流値はIgate=Ion0+Ion1である。時刻T1以降、ドライバ3のドレイン端、すなわち出力電圧VoutはIgateに比例したスルーレートで減少する。
 次に、ドライバ3の出力電圧Voutが減少していき、閾値電圧Vthと等しくなった時刻をt5とすると、時刻t5以降は出力電圧Voutが閾値電圧Vthよりも低くなるため、比較回路4の比較出力VcompはLレベルからHレベルに転じ、これによりスイッチ11は導通状態から非導通状態に切り替わる。すなわち、時刻t5以降においてはIgate=Ion0となり、電流源回路1よりドライバ3のゲートに供給される電流値は、時刻t5以前のIgateよりも相対的に小さくなる。
 従って、出力電圧Voutが減少する際のスルーレートの絶対値は、時刻T1以降から時刻t5以前におけるスルーレートの絶対値よりも小さくなる。
 時刻t5以降において出力電圧VoutがGND電位と略同一レベルとなった時刻をt6とすると、時刻t6においてドライバ3のオン抵抗は最小となり、負荷200に通電される電流は最大となる。
 本実施例におけるフルオン期間tonは、後述の時刻T2において駆動指令信号VdrvがHレベルからLレベルに切り替わるまで持続し、すなわちton=T2-t6となる。
 次に、駆動指令信号VdrvがHレベルからLレベルに切り替わった時刻T2においては、ドライバ3の出力電圧VoutはGND電位と略同一レベルであり、比較回路4の出力VcompはHレベルを出力し、スイッチ21は導通状態である。この時、電流源回路2及びスイッチ20を介してドライバ3のゲートより引き抜かれる電流値はIgate=-(Ioff0+Ioff1)となる。ドライバ3の出力電圧VoutはIgateに比例したスルーレートで増大する。
 さらに、ドライバ3の出力電圧Voutが増大していき、閾値電圧Vthと等しくなった時刻をt7とすると、時刻t7以降は出力電圧Voutが閾値電圧Vthよりも高くなるため、比較回路4の比較出力VcompはHレベルからLレベルに転じ、これによりスイッチ21は導通状態から非導通状態に切り替わる。すなわち、時刻t7以降においてはIgate=-Ioff0となり、ドライバ3のゲートより引き抜かれる電流値は時刻t7以前のIgateよりも相対的に絶対値が小さくなる。
 従って、出力電圧Voutが増加する際のスルーレートの絶対値は時刻T2から時刻t7以前におけるスルーレートの絶対値よりも小さくなる。
 時刻t7以降において出力電圧Voutが電源電圧VBと略同一レベルとなった時刻をt8とすると、時刻t8においてドライバ3はオフ状態となる。時刻t8以降において、ドライバ3のオフ期間はtoff=T3-t8となる。
 ここで、図5において破線で記載した波形について説明し、本実施例におけるドライバ3のフルオン期間及びオフ期間が、従来技術と比較して長く取られることを説明する。
 従来技術においては、ドライバ駆動時のスルーレートは、特許文献1のようにノイズ抑制のために低い値が選択され、かつ固定されているものとする。従来技術によりドライバをオンする際の出力電圧Voutのスルーレートは、本実施例における時刻t5以降のスルーレートと等しく、破線部の波形となる。破線で示す出力電圧VoutがGND電位と略同一レベルになる時刻t6’は時刻t6とは異なり、図5からも明らかなように時刻t6’は時刻t6よりも後の時刻となる。
 また、従来技術によりドライバをオフする際の出力電圧Voutのスルーレートは、本実施例における時刻t7以降のスルーレートと等しく、破線部の波形となる。破線で示す出力電圧Voutが電源電圧VBと略同一レベルになる時刻t8’は時刻t8とは異なり、図5からも明らかなように時刻t8’は時刻t8よりも後の時刻となる。
 以上から、従来技術によりスルーレートを固定した状態でドライバを駆動した場合におけるフルオン期間をton’、オフ期間をtoff’とすると、それぞれton’=T2-t6’、toff’=T3-t8’となる。時刻t6’は時刻t6よりも後の時刻であること、また、時刻t8’は時刻t8よりも後の時刻であることを考慮すると、それぞれton>ton’、toff>toff’となり、本実施例による負荷駆動装置100においてもフルオン期間ton、オフ期間toffが従来技術と比較して長く取られることが明らかとなった。
 また、本実施例の負荷駆動装置100においても、実施例1の負荷駆動装置100と同様に、ドライバ3を駆動する際に発生するEMIノイズを、各スルーレート設定に依存した周波数に分散させ、且つピークノイズを低減させることができる。実施例1において説明した図3a及び図3bと定性的に同様な内容であるため、詳細な説明は省略する。
 以上のように、本実施例の負荷駆動装置100によれば、ドライバ3のスルーレートをターンオン及びターンオフ動作中に切り替えることにより、ドライバ3の応答性の低下を抑えつつ、ドライバ駆動時に発生するノイズのピーク値を低下させることができる。
 本実施例における電流源回路1及び2の制御はスイッチ11及び21の変更によって実現することを示した。しかし、実施例1からスイッチ11及びスイッチ21を変更せず、比較回路4の入力端子の接続を入れ替える方法によっても本実施例による負荷駆動装置100の動作を実現できる。すなわち、相対的にスルーレートの高い状態から低い状態へ可変とする構成は本実施例に記載した方法以外にも実現できることは明らかである。
 図6から図8bを参照して、本発明の実施例3の負荷駆動装置とその制御方法について説明する。
 図6は、本実施例の負荷駆動装置100の概略構成を示すブロック図である。図7は、図6の論理回路(論理素子)40の構成例を示す図である。図8a及び図8bは、それぞれ図6の負荷駆動装置100の動作の一例を示すタイミングチャートである。
 本実施例の負荷駆動装置100は、図6に示すように、実施例1(図1)の構成に対してさらに、遅延素子30と、論理回路40と、を備えている。その他の構成は、実施例1と同様であり、詳細な説明は省略する。
 本実施例における遅延素子30は、駆動指令信号Vdrvを入力とし、Vdrvの論理レベルが切り替わるエッジ部を所定時間Δtdだけ遅延させ、遅延駆動指令信号Vdrv_dとして出力する。
 遅延素子30には、例えば、入力される信号のHレベルとLレベルを反転して出力する論理否定素子(NOT素子)を直列に偶数個接続した構成が考えられ、直列に接続する論理否定素子の個数により所定時間Δtdは可変である。
 論理回路40は、駆動指令信号Vdrvと、遅延駆動指令信号Vdrv_dと、比較回路4の比較出力Vcompと、を入力とし、制御信号Vctrlを出力する。
 制御信号Vctrlは、駆動指令信号Vdrvのレベルが切り替わった後において、遅延駆動指令信号Vdrv_dと比較出力Vcompのうちで最初にレベルが切り替わる信号のエッジ部と略同じタイミングでVctrlレベルが切り替わることを特徴とし、一例として図7に示す組み合わせ論理回路によって実現できる。
 図6の構成による負荷駆動装置100の動作を説明するためのタイミングチャートの一例を図8a及び図8bに示す。
 駆動指令信号Vdrvは周期的にHレベルとLレベルとの間を繰り返し遷移するものとし、図8a及び図8bのタイミングチャートにおいては、その時間的な一例のみを示し、時刻T1からT2までの期間をHレベル、時刻T2からT3までの期間をLレベルとして図示する。また、比較回路4に入力される閾値電圧Vthはグラウンド(GND)電位よりも高く、電源電圧VBよりも低い電圧であるとする。
 図8aと図8bとでは、駆動指令信号Vdrvに対する遅延駆動指令信号Vdrv_dの遅延時間、すなわちΔtdが異なる。より具体的には、Vdrv_dのレベル切り替わりエッジの発生タイミングが、図8aにおいては比較出力Vcompのエッジ発生タイミングよりも時間的に後であり、図8bにおいては時間的に先である、という点において異なる。
 図8aにおいては、時刻T1において駆動指令信号VdrvはLレベルからHレベルに切り替わった時、ドライバ3の出力電圧Voutは電源電圧VBと略同一レベルであり、比較回路4の比較出力VcompはLレベルを出力し、スイッチ11は非導通状態である。この時、電流源回路1及びスイッチ10を介してドライバ3のゲートに供給される電流値はIgate=Ion0である。時刻T1以降、ドライバ3のドレイン端、すなわち出力電圧VoutはIgateに比例したスルーレートで減少する。
 次に、ドライバ3の出力電圧Voutが減少していき、閾値電圧Vthと等しくなった時刻をt9とすると、時刻t9以降は出力電圧Voutが閾値電圧Vthよりも低くなるため、比較回路4の比較出力VcompはLレベルからHレベルに転じる。
 ここで、先に述べたようにVdrv_dのレベル切り替わりエッジの発生タイミングは比較出力Vcompのエッジ発生タイミングよりも時間的に後であり、そのため制御信号Vctrlのレベル切り替わりは時刻t9において行われる。これによりスイッチ11は非導通状態から導通状態に切り替わる。
 時刻t9以降においてはIgate=Ion0+Ion1となり、出力電圧Voutが減少する際のスルーレートの絶対値は、時刻T1以降から時刻t9以前におけるスルーレートの絶対値よりも大きくなる。
 時刻t9以降において出力電圧VoutがGND電位と略同一レベルとなった時刻をt10とすると、時刻t10においてドライバ3のオン抵抗は最小となり、負荷200に通電される電流は最大となる。
 本実施例の図8aにおけるフルオン期間tonは、後述の時刻T2において駆動指令信号VdrvがHレベルからLレベルに切り替わるまで持続し、すなわちton=T2-t10となる。
 次に、駆動指令信号VdrvがHレベルからLレベルに切り替わった時刻T2においては、ドライバ3の出力電圧VoutはGND電位と略同一レベルであり、比較回路4の出力VcompはHレベルを出力し、スイッチ21は導通状態である。この時、電流源回路2及びスイッチ20を介してドライバ3のゲートより引き抜かれる電流値はIgate=-Ioff0となる。ドライバ3の出力電圧VoutはIgateに比例したスルーレートで増大する。
 さらに、ドライバ3の出力電圧Voutが増大していき、閾値電圧Vthと等しくなった時刻をt11とすると、時刻t11以降は出力電圧Voutが閾値電圧Vthよりも高くなるため、比較回路4の比較出力VcompはHレベルからLレベルに転じる。時刻t9における説明と同様の理由で、制御信号Vctrlのレベル切り替わりは時刻t11において行われ、スイッチ21は非導通状態から導通状態に切り替わる。この時、電流源回路2及びスイッチ20を介してドライバ3のゲートより引き抜かれる電流値はIgate=-(Ioff0+Ioff1)となり、出力電圧Voutが増加する際のスルーレートの絶対値は時刻T2から時刻t11以前におけるスルーレートの絶対値よりも大きくなる。
 時刻t11以降において出力電圧Voutが電源電圧VBと略同一レベルとなった時刻をt12とすると、時刻t12においてドライバ3はオフ状態となる。時刻t12以降における、ドライバ3のオフ期間はtoff=T3-t12となる。
 一方、図8bにおいては、時刻T1以降においてドライバ3の出力電圧Voutが減少していくが、閾値電圧Vthと等しくなり、Vcompのレベル切り替わりエッジが発生するよりも先にVdrv_dのレベル切り替わりエッジが発生する。この時刻をt13とすると、時刻t13において制御信号Vctrlのレベル切り替わりが行われる。
 これにより、スイッチ11は非導通状態から導通状態に切り替わる。時刻t13以降においてはIgate=Ion0+Ion1となり、出力電圧Voutが減少する際のスルーレートの絶対値は、時刻T1以降から時刻t13以前におけるスルーレートの絶対値よりも大きくなる。
 時刻t13以降において出力電圧VoutがGND電位と略同一レベルとなった時刻をt14とすると、時刻t14においてドライバ3のオン抵抗は最小となり、負荷200に通電される電流は最大となる。
 本実施例の図8bにおけるフルオン期間tonは、後述の時刻T2において駆動指令信号VdrvがHレベルからLレベルに切り替わるまで持続し、すなわちton=T2-t14となる。
 次に、時刻T2以降においてドライバ3の出力電圧Voutが増大していくが、閾値電圧Vthと等しくなるより先に、時刻t15においてVdrv_dのレベル切り替わりエッジが発生し、制御信号Vctrlのレベル切り替わりが行われる。
 これにより、スイッチ21は非導通状態から導通状態に切り替わる。時刻t15以降においてはIgate=-(Ioff0+Ioff1)となり、出力電圧Voutが増加する際のスルーレートの絶対値は時刻T2から時刻t15以前におけるスルーレートの絶対値よりも大きくなる。
 時刻t15以降において出力電圧Voutが電源電圧VBと略同一レベルとなった時刻をt16とすると、時刻t16においてドライバ3はオフ状態となる。時刻t16以降における、ドライバ3のオフ期間はtoff=T3-t16となる。
 ここで、図8a及び図8bのそれぞれにおいて、従来技術によりドライバをオン及びオフする際の出力電圧Voutの波形を破線で記載しているが、いずれの図においても実施例1と同様にton>ton’、toff>toff’であり、本実施例による負荷駆動装置100においてもフルオン期間、オフ期間が従来技術と比較して長く取ることができる。
 また、本実施例の負荷駆動装置100においても、実施例1の負荷駆動装置100と同様に、ドライバ3を駆動する際に発生するEMIノイズを、各スルーレート設定に依存した周波数に分散させ、且つピークノイズを低減させることができる。実施例1において説明した図3a及び図3bと定性的に同様な内容であるため、詳細な説明は省略する。
 以上説明したように、本実施例の負荷駆動装置100では、遅延回路(遅延素子30)は、パルス信号(駆動指令信号Vdrv)を入力信号として、パルス信号(駆動指令信号Vdrv)を遅延させた遅延信号(遅延駆動指令信号Vdrv_d)を出力し、論理回路(論理素子)40は、パルス信号(駆動指令信号Vdrv)と、遅延信号(遅延駆動指令信号Vdrv_d)と、比較回路4の出力を入力信号とし、パルス信号(駆動指令信号Vdrv)のレベル切り替わり後において、遅延信号(遅延駆動指令信号Vdrv_d)と比較回路4の出力のうち先にレベルが切り替わった信号のタイミングに基づき、出力信号のレベル切り替えを行う。
 本実施例の負荷駆動装置100によれば、ドライバ3のスルーレートをターンオン及びターンオフ動作中に切り替えることにより、低スルーレート設定によるドライバ3の応答性の低下を抑えつつ、ドライバ駆動時に発生するノイズのピーク値を低下させることができる。
 図9及び図10を参照して、本発明の実施例4の負荷駆動装置とその制御方法について説明する。
 図9は、本実施例の負荷駆動装置100の概略構成を示すブロック図である。図10は、図9の負荷駆動装置100の動作の一例を示すタイミングチャートである。
 本実施例の負荷駆動装置100は、図9に示すように、実施例1(図1)の構成に対してさらに、周波数判定回路50を備えている。
 周波数判定回路50は、駆動指令信号Vdrvとは別に、ドライバ3を駆動する際の周波数情報を入力とし、所定の周波数よりも高い周波数でドライバ3が駆動されることを検知した場合に、高周波検出信号HFにHレベルを、それ以外の場合はLレベルを出力する。
 また、本実施例における電流源回路1は、実施例1の電流源回路1の構成に加えてさらに並列に接続される回路として、定電流源Ion2とスイッチ12とが直列に接続された回路を有している。また、本実施例における電流源回路2は、実施例1の電流源回路2の構成に加えてさらに並列に接続される回路として、定電流源Ioff2とスイッチ22が直列に接続された回路を有している。
 スイッチ12及び22はいずれも、スイッチ11及び21と同様の動作を行う。すなわち、第1の端子に印加される信号がHレベルである場合は、第2の端子と第3の端子との間を電気的な導通状態に制御し、Lレベルである場合には非導通状態に制御する。
 スイッチ12及び22の第1の端子には、高周波検出信号HFが印加される。高周波検出信号HFがHレベルである場合はスイッチ12及び22が導通状態に制御され、ドライバ3のゲートを充放電するための電流源回路1の電流値にIon2を重畳させる。また、ドライバ3のゲートから電流を引き抜くための電流源回路2の電流値にはIoff2を重畳させる。
 図9の構成による負荷駆動装置100の動作を説明するためのタイミングチャートを図10に示す。
 駆動指令信号Vdrvは周期的にHレベルとLレベルとの間を繰り返し遷移するものとし、図10のタイミングチャートにおいては、その時間的な一例のみを示し、時刻T1からT2’までの期間をHレベル、時刻T2’からT3’までの期間をLレベルとして図示する。
 本実施例においては、実施例1との比較のために、駆動指令信号Vdrvが採るHレベル、Lレベルの各期間は実施例1におけるそれよりも短い期間とし、すなわち駆動指令信号Vdrvは実施例1よりも相対的に高い周波数で駆動されているものとする。また、図10において高周波検出信号HFはHレベルであるものとする。
 比較回路4に入力される閾値電圧VthはGND電位よりも高く、電源電圧VBよりも低い電圧である。なお、図10においては、本実施例との差異を説明するために、実施例1の負荷駆動装置100によりドライバを駆動した際の波形を破線で図示している。
 時刻T1において駆動指令信号VdrvがLレベルからHレベルに切り替わった時、ドライバ3の出力電圧Voutは電源電圧VBと略同一レベルであり、比較回路4の比較出力VcompはLレベルを出力し、スイッチ11は非導通状態である。
 この時、電流源回路1及びスイッチ10を介してドライバ3のゲートに供給される電流値は、高周波検出信号HFがHレベルであることによりIgate=Ion0+Ion2となる。ドライバ3の出力電圧VoutはIgateに比例したスルーレートで減少する。
 ドライバ3の出力電圧Voutが減少していき、閾値電圧Vthと等しくなった時刻をt17とすると、時刻t17以降は出力電圧Voutが閾値電圧Vthよりも低くなるため、比較回路4の比較出力VcompはLレベルからHレベルに転じ、これによりスイッチ11は非導通状態から導通状態に切り替わる。時刻t17以降におけるIgateは、高周波検出信号HFがHレベルであるためIgate=Ion0+Ion1+Ion2となる。
 時刻t17以降において出力電圧VoutがGND電位と略同一レベルとなった時刻をt18とすると、時刻t18においてドライバ3のオン抵抗は最小となり、負荷200に通電される電流は最大となる。
 本実施例におけるフルオン期間tonは、後述の時刻T2’において駆動指令信号VdrvがHレベルからLレベルに切り替わるまで持続し、すなわちton=T2’-t18となる。
 駆動指令信号VdrvがHレベルからLレベルに切り替わった時刻T2’においては、ドライバ3の出力電圧VoutはGND電位と略同一レベルであり、比較回路4の出力VcompはHレベルを出力し、スイッチ21は導通状態である。
 この時、電流源回路2及びスイッチ20を介してドライバ3のゲートより引き抜かれる電流値は、高周波検出信号HFがHレベルであることにより、Igate=-(Ioff0+Ioff2)となる。ドライバ3の出力電圧VoutはIgateに比例したスルーレートで増大する。
 ドライバ3の出力電圧Voutが増大していき、閾値電圧Vthと等しくなった時刻をt19とすると、時刻t19以降は出力電圧Voutが閾値電圧Vthよりも高くなるため、比較回路4の比較出力VcompはHレベルからLレベルに転じ、これによりスイッチ21は導通状態から非導通状態に切り替わる。時刻t19以降におけるIgateは、高周波検出信号HFがHレベルであるためIgate=-(Ioff0+Ioff1+Ioff2)となる。
 時刻t19以降において出力電圧Voutが電源電圧VBと略同一レベルとなった時刻をt20とすると、時刻t20においてドライバ3のオン抵抗は最大となり、ドライバ3はオフ状態となる。時刻t20以降において、駆動指令信号Vdrvが再度LレベルからHレベルに切り替わる時刻をT3’とし、ドライバ3がオフ状態にある期間をオフ期間toffとすると、本実施例におけるオフ期間はtoff=T3’-t20となる。
 以上の本実施例による負荷駆動回路100について、高周波検出信号HFがHレベルであることにより、Igateに対しIon2またはIoff2が重畳された動作となることを説明した。これにより、出力電圧Voutのスルーレートの絶対値はIon2またはIoff2が重畳されない場合と比較して大きくなり、フルオン時間、オフ時間を相対的に長く確保することが可能である。
 なお、図10においては、高周波検出信号HFがHレベルであるものとして記載したが、一方でLレベルである場合には出力電圧Voutは破線に示す波形となり、実施例1による出力電圧Voutの波形と略等しくなる。
 ドライバ3の動作周波数が増大していった際に、実施例1によるton’またはtoff’のいずれかがゼロとなる以前において高周波検出信号HFにHレベルを出力し、フルオン時間、オフ時間をそれぞれ確保できるようにすることが好ましい。
 また、本実施例による負荷駆動装置100においても、実施例1による負荷駆動装置100と同様に、ドライバ3を駆動する際に発生するEMIノイズを、各スルーレート設定に依存した周波数に分散させ、且つピークノイズを低減させることができる。実施例1において説明した図3a及び図3bと定性的に同様な内容であるため、詳細な説明は省略する。
 以上説明したように、本実施例の負荷駆動装置100では、周波数判定回路50は、パルス信号(駆動指令信号Vdrv)が駆動される周波数に係る情報を入力とし、パルス信号(駆動指令信号Vdrv)が駆動される周波数に応じて第1の電流源(電流源回路1)および第2の電流源(電流源回路2)の各々の電流値に対し、さらに電流を加算する。
 また、パルス信号(駆動指令信号Vdrv)が駆動される周波数を検知する周波数判定回路50を備えており、第1の電流源(電流源回路1)は、第1の定電流源Ion1と第3のスイッチ(スイッチ11)が直列に接続された回路と、第2の定電流源Ion0と、第5の定電流源Ion2と第5のスイッチ(スイッチ12)が直列に接続された回路と、を有する並列回路であり、第2の電流源(電流源回路2)は、第3の定電流源Ioff1と第4のスイッチ(スイッチ21)が直列に接続された回路と、第4の定電流源Ioff0と、第6の定電流源Ioff2と第6のスイッチ(スイッチ22)が直列に接続された回路と、を有する並列回路であり、比較回路4の出力に基づき第3のスイッチ(スイッチ11)および第4のスイッチ(スイッチ21)を制御し、かつ、周波数判定回路50の出力に基づき第5のスイッチ(スイッチ12)および第6のスイッチ(スイッチ22)を制御することにより、第1の電流源(電流源回路1)および第2の電流源(電流源回路2)の各々の電流値を変更する。
 本実施例による負荷駆動装置100によれば、ドライバ3のスルーレートをターンオン及びターンオフ動作中に切り替え、さらにドライバ3が所定の周波数より高い周波数で駆動される情報を受け取ってスルーレートを高めることにより、ドライバ3の応答性の低下を抑えつつ、ドライバ駆動時に発生するノイズのピーク値を低下させることができる。
 なお、制御線や情報線は説明上必要と考えられるものを示しており、必ずしも製品上の全ての制御線や情報線を示しているとは限らない。
 また、本発明は上記の実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記の実施例は本発明に対する理解を助けるために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
 ≪変形例≫
 例えば、図11は、実施例1(図1)の変形例を示したものである。電流源回路1の構成においてさらに並列に、定電流源Ion3とスイッチ13とを直列接続した回路を接続し、また、電流源回路2においてさらに並列に、定電流源Ioff3とスイッチ23とを直列接続した回路を接続し、出力電圧Voutと閾値電圧Vth2とを比較した結果をVcomp2として出力する比較回路5を、比較回路4と並列に配置し、比較回路4及び5の各出力のレベルに応じて電流源回路1及び2の電流値を3段階に可変とすることもできる。
 さらに言えば、nを任意の自然数とし、n個の比較回路とn個の閾値電圧を設け、電流源回路1及び2の内部において定電流源とスイッチを直列接続した回路を並列に(n+1)個接続した構成とし、(n+1)段階に可変とすることもできる。ここで、図11に示す構成はn=2とした場合に対応する。
 また、電流源回路1と電流源回路2の電流値に関し、調整可能な階調数は同一である必然性はなく、異なる階調で可変であっても本発明の効果を何ら損なうものではない。
 1,2…電流源回路、3…ドライバ、4,5…比較回路、10,11,12,13,20,21,22,23…スイッチ、30…遅延素子、40…論理回路(論理素子)、50…周波数判定回路、100…負荷駆動装置、200…負荷、Ion0,Ion1,Ion2,Ion3,Ioff0,Ioff1,Ioff2,Ioff3…定電流源、VB…電源電圧、HF…高周波検出信号、Vdrv…駆動指令信号、Vdrv_d…遅延駆動指令信号、Vcomp…比較出力、Vctrl…制御信号、Vout…出力電圧、Vth…閾値電圧

Claims (11)

  1.  出力端子に負荷が接続される電圧駆動型トランジスタと、
     第1の電流源と、
     第2の電流源と、
     前記第1の電流源と前記電圧駆動型トランジスタのゲート端子との間に接続される第1のスイッチと、
     前記第2の電流源と前記電圧駆動型トランジスタのゲート端子との間に接続される第2のスイッチと、
     前記電圧駆動型トランジスタの出力端子電圧とリファレンス電圧とを比較する比較回路と、を備え、
     前記第1の電流源および前記第2の電流源により前記電圧駆動型トランジスタのゲート端子に印加される電流値が各々可変である負荷駆動装置。
  2.  請求項1に記載の負荷駆動装置であって、
     前記第1のスイッチおよび前記第2のスイッチは、二値のパルス信号に応じて相補的にオン/オフする負荷駆動装置。
  3.  請求項1に記載の負荷駆動装置であって、
     前記第1の電流源および前記第2の電流源の各々の電流値は、前記比較回路の出力に基づき可変である負荷駆動装置。
  4.  請求項2に記載の負荷駆動装置であって、
     遅延回路と、
     論理回路と、をさらに備え、
     前記第1の電流源および前記第2の電流源の各々の電流値は、前記論理回路の出力に基づき可変である負荷駆動装置。
  5.  請求項4に記載の負荷駆動装置であって、
     前記遅延回路は、前記パルス信号を入力信号として、前記パルス信号を遅延させた遅延信号を出力し、
     前記論理回路は、前記パルス信号と、前記遅延信号と、前記比較回路の出力を入力信号とし、前記パルス信号のレベル切り替わり後において、前記遅延信号と前記比較回路の出力のうち先にレベルが切り替わった信号のタイミングに基づき、出力信号のレベル切り替えを行う負荷駆動装置。
  6.  請求項2に記載の負荷駆動装置であって、
     周波数判定回路をさらに備え、
     前記周波数判定回路は、前記パルス信号が駆動される周波数に係る情報を入力とし、
     前記パルス信号が駆動される周波数に応じて前記第1の電流源および前記第2の電流源の各々の電流値に対し、さらに電流を加算する負荷駆動装置。
  7.  請求項3に記載の負荷駆動装置であって、
     前記比較回路を複数備え、
     前記第1の電流源および前記第2の電流源の各々の電流値は、前記複数の比較回路の出力に基づき可変である負荷駆動装置。
  8.  請求項1に記載の負荷駆動装置であって、
     前記第1の電流源は、第1の定電流源と第3のスイッチが直列に接続された回路と、第2の定電流源とを有する並列回路であり、
     前記第2の電流源は、第3の定電流源と第4のスイッチが直列に接続された回路と、第4の定電流源とを有する並列回路であり、
     前記比較回路の出力に基づき前記第3のスイッチおよび前記第4のスイッチを制御することにより、前記第1の電流源および前記第2の電流源の各々の電流値を変更する負荷駆動装置。
  9.  請求項2に記載の負荷駆動装置であって、
     前記パルス信号が駆動される周波数を検知する周波数判定回路を備え、
     前記第1の電流源は、第1の定電流源と第3のスイッチが直列に接続された回路と、第2の定電流源と、第5の定電流源と第5のスイッチが直列に接続された回路と、を有する並列回路であり、
     前記第2の電流源は、第3の定電流源と第4のスイッチが直列に接続された回路と、第4の定電流源と、第6の定電流源と第6のスイッチが直列に接続された回路と、を有する並列回路であり、
     前記比較回路の出力に基づき前記第3のスイッチおよび前記第4のスイッチを制御し、かつ、前記周波数判定回路の出力に基づき前記第5のスイッチおよび前記第6のスイッチを制御することにより、前記第1の電流源および前記第2の電流源の各々の電流値を変更する負荷駆動装置。
  10.  請求項1に記載の負荷駆動装置であって、
     前記負荷は、自動車の内燃機関の燃料噴射装置である負荷駆動装置。
  11.  以下のステップを含む負荷駆動装置の制御方法;
     (a)負荷駆動装置の出力電圧を検出するステップ、
     (b)前記(a)ステップにおいて検出した出力電圧を所定の閾値電圧と比較するステップ、
     (c)前記(b)ステップの比較結果に基づいて複数の電流源の各々の電流値を変更し、前記負荷駆動装置の出力電圧の変化率(スルーレート)を制御するステップ。
PCT/JP2022/009519 2021-05-21 2022-03-04 負荷駆動装置及び負荷駆動装置の制御方法 WO2022244387A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023522250A JPWO2022244387A1 (ja) 2021-05-21 2022-03-04

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-085997 2021-05-21
JP2021085997 2021-05-21

Publications (1)

Publication Number Publication Date
WO2022244387A1 true WO2022244387A1 (ja) 2022-11-24

Family

ID=84140900

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/009519 WO2022244387A1 (ja) 2021-05-21 2022-03-04 負荷駆動装置及び負荷駆動装置の制御方法

Country Status (2)

Country Link
JP (1) JPWO2022244387A1 (ja)
WO (1) WO2022244387A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150764A (ja) * 1996-09-20 1998-06-02 Fuji Electric Co Ltd 電力変換器におけるゲート駆動回路
JPH1197994A (ja) * 1997-09-19 1999-04-09 Fuji Electric Co Ltd Mosゲート形素子の駆動回路
JPH11346147A (ja) * 1998-06-02 1999-12-14 Nec Corp スルーレート出力回路
JP2013255339A (ja) * 2012-06-06 2013-12-19 Denso Corp ゲート駆動装置
WO2017085885A1 (ja) * 2015-11-20 2017-05-26 三菱電機株式会社 スイッチ駆動回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150764A (ja) * 1996-09-20 1998-06-02 Fuji Electric Co Ltd 電力変換器におけるゲート駆動回路
JPH1197994A (ja) * 1997-09-19 1999-04-09 Fuji Electric Co Ltd Mosゲート形素子の駆動回路
JPH11346147A (ja) * 1998-06-02 1999-12-14 Nec Corp スルーレート出力回路
JP2013255339A (ja) * 2012-06-06 2013-12-19 Denso Corp ゲート駆動装置
WO2017085885A1 (ja) * 2015-11-20 2017-05-26 三菱電機株式会社 スイッチ駆動回路

Also Published As

Publication number Publication date
JPWO2022244387A1 (ja) 2022-11-24

Similar Documents

Publication Publication Date Title
EP3537582B1 (en) Drive circuit for power element
US7511540B2 (en) Driver circuit for providing an output signal
US8299766B2 (en) Switching output circuit
JP7295647B2 (ja) ブリッジ出力回路、電源装置及び半導体装置
WO2016163142A1 (ja) 駆動回路
EP3907888B1 (en) A circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
US9634656B2 (en) Current driver circuit
US20130194006A1 (en) Dead time generation circuit and load driving apparatus
WO2022244387A1 (ja) 負荷駆動装置及び負荷駆動装置の制御方法
US7474084B2 (en) Circuit arrangement and method for driving a gate of a transistor, in particular a MOSFET
JP6387888B2 (ja) 誘導性負荷駆動装置
US10211726B1 (en) Cross-coupled charge-pumps
US10483977B1 (en) Level shifter
EP3522373B1 (en) A switching circuit, corresponding device and method
US11881759B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
US11881771B2 (en) Half-bridge power circuit, controller therefor, and method for controlling the same
KR101947814B1 (ko) 지연 시간을 조절하는 지연 시간 조절회로 및 그것의 조절 방법
US10044354B2 (en) I/O cell
US11319912B2 (en) Electromagnetic valve driver
JP6459917B2 (ja) 通電素子駆動装置
US10756729B2 (en) Electronic relay device
US20070097587A1 (en) Inductive load drive device and drive method
US20200127558A1 (en) Load driver circuit
US10860049B2 (en) Circuit for the generation of non-overlapping control signals
US11863179B2 (en) Voltage conversion circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22804308

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023522250

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22804308

Country of ref document: EP

Kind code of ref document: A1