WO2022239570A1 - 支持ステージ、支持装置及び半導体装置の製造方法 - Google Patents

支持ステージ、支持装置及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2022239570A1
WO2022239570A1 PCT/JP2022/016525 JP2022016525W WO2022239570A1 WO 2022239570 A1 WO2022239570 A1 WO 2022239570A1 JP 2022016525 W JP2022016525 W JP 2022016525W WO 2022239570 A1 WO2022239570 A1 WO 2022239570A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
support
main surface
support stage
suction
Prior art date
Application number
PCT/JP2022/016525
Other languages
English (en)
French (fr)
Inventor
元 牛尾
裕太 牧野
宏史 白ヶ澤
Original Assignee
ローム株式会社
ラピスセミコンダクタ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社, ラピスセミコンダクタ株式会社 filed Critical ローム株式会社
Priority to JP2023520920A priority Critical patent/JPWO2022239570A1/ja
Priority to CN202280033985.0A priority patent/CN117296141A/zh
Priority to DE112022002189.6T priority patent/DE112022002189T8/de
Publication of WO2022239570A1 publication Critical patent/WO2022239570A1/ja
Priority to US18/507,113 priority patent/US20240079262A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Definitions

  • Patent Literature 1 discloses a support device having a holding portion that holds a wafer and a body portion that is connected to the holding portion so as to face the wafer.
  • One embodiment provides a support stage that can correct warpage of a wafer.
  • a base portion a support portion that protrudes from the peripheral edge portion of the base portion and contacts one surface of the wafer, and is provided on the support portion to apply a suction force to the one surface.
  • a suction groove an ejection hole provided in an inner portion of the base portion for ejecting gas toward the one surface, and provided in at least one of the base portion and the support portion, the base portion and the support portion and an exhaust hole for exhausting gas from the space between said one surface.
  • FIG. 1 is a plan view showing one form example of a wafer.
  • FIG. 2 is a cross-sectional view taken along line II-II shown in FIG.
  • FIG. 3 is a plan view showing a support stage according to the first embodiment;
  • FIG. 4 is a cross-sectional view taken along line IV-IV shown in FIG.
  • FIG. 5 is a cross-sectional view taken along line V-V shown in FIG.
  • FIG. 6 is a schematic diagram showing a form example of the support device.
  • FIG. 7 is a flow chart showing an example of a method for manufacturing a semiconductor device.
  • FIG. 8A is a schematic diagram for explaining one step of the method for manufacturing a semiconductor device.
  • FIG. 8B is a schematic diagram showing a process after FIG. 8A.
  • FIG. 8A is a schematic diagram showing a process after FIG. 8A.
  • FIG. 8C is a schematic diagram showing a process after FIG. 8B.
  • FIG. 8D is a schematic diagram showing a process after FIG. 8C.
  • FIG. 8E is a schematic diagram showing a process after FIG. 8D.
  • FIG. 8F is a schematic diagram showing a process after FIG. 8E.
  • FIG. 8G is a schematic diagram showing a process after FIG. 8F.
  • FIG. 8H is a schematic diagram showing a process after FIG. 8G.
  • FIG. 8I is a schematic diagram showing a step after FIG. 8H.
  • FIG. 8J is a schematic diagram showing the process after FIG. 8I.
  • FIG. 9 is a graph showing the processing result of warpage when air pressure control is added.
  • FIG. 10 is a graph showing the processing result of warpage when air pressure control is not applied.
  • FIG. 11 is a plan view showing a support stage according to the second embodiment.
  • FIG. 12 is a plan view showing a support stage according to the third embodiment.
  • FIG. 13 is a plan view showing a support stage according to the fourth embodiment;
  • FIG. 14 is a plan view showing a support stage according to the fifth embodiment.
  • FIG. 15 is a plan view showing a support stage according to the sixth embodiment.
  • FIG. 16 is a plan view showing a support stage according to the seventh embodiment.
  • FIG. 17 is a plan view showing a support stage according to the eighth embodiment;
  • FIG. 18 is a plan view showing a support stage according to the ninth embodiment.
  • FIG. 19 is a plan view showing a support stage according to the tenth embodiment.
  • FIG. 11 is a plan view showing a support stage according to the second embodiment.
  • FIG. 12 is a plan view showing a support stage according to the third embodiment.
  • FIG. 13 is a plan view showing a support stage according to the fourth embodiment;
  • FIG. 20 is a plan view showing a support stage according to the eleventh embodiment.
  • FIG. 21 is a plan view showing a support stage according to the twelfth embodiment.
  • 22 is a cross-sectional view taken along line XXII-XXII shown in FIG. 21.
  • FIG. 23 is a plan view showing a support stage according to the thirteenth embodiment.
  • 24 is a cross-sectional view taken along line XXIV-XXIV shown in FIG. 23.
  • FIG. FIG. 25 is a plan view showing a support stage according to the fourteenth embodiment. 26 is a cross-sectional view taken along line XXVI-XXVI shown in FIG. 25.
  • FIG. 27 is a cross-sectional view taken along line XXVII-XXVII shown in FIG. 25.
  • FIG. 28 is a plan view showing another form example of the wafer shown in FIG. 1.
  • FIG. 29 is an enlarged cross-sectional view of the main part of the functional device shown in FIG. 28.
  • FIG. 30 is a plan view showing another form example of the supporting device shown in FIG. 6.
  • FIG. 31A is a schematic diagram for explaining an example of a process performed on a wafer having a mountain-folded warp.
  • FIG. 31B is a schematic diagram showing a step after FIG. 31A.
  • FIG. 1 is a plan view showing one form example of a wafer W used for manufacturing a semiconductor device.
  • FIG. 2 is a cross-sectional view taken along line II-II shown in FIG. Referring to FIGS. 1 and 2, the wafer W is shaped like a disk in this embodiment.
  • the wafer W is made of a high-hardness semiconductor wafer having higher hardness than Si (silicon) single crystal.
  • Wafer W is preferably a wide bandgap semiconductor wafer containing a wide bandgap semiconductor.
  • a wide bandgap semiconductor is a semiconductor having a bandgap higher than that of a Si single crystal.
  • the wafer W is a SiC wafer containing a hexagonal SiC (silicon carbide) single crystal as an example of a wide bandgap semiconductor.
  • Hexagonal SiC single crystals have a plurality of polytypes including 2H (Hexagonal)-SiC single crystals, 4H-SiC single crystals, 6H-SiC single crystals and the like.
  • This form shows an example in which the wafer W consists of a 4H—SiC single crystal, but other polytypes are not excluded.
  • the wafer W has a first principal surface 1 on one side, a second principal surface 2 on the other side, and a side surface 3 connecting the first principal surface 1 and the second principal surface 2 .
  • first direction X one direction along the first main surface 1
  • second direction Y a direction perpendicular to the first direction X along the first main surface 1
  • Z the vertical direction Z.
  • the first direction X may be the m-axis direction of the SiC single crystal
  • the second direction Y may be the a-axis direction of the SiC single crystal
  • the first direction X may be the a-axis direction of the SiC single crystal
  • the second direction Y may be the m-axis direction of the SiC single crystal.
  • the first main surface 1 and the second main surface 2 face the c-plane of the SiC single crystal. It is preferable that the first main surface 1 faces the silicon surface of the SiC single crystal and the second main surface 2 faces the carbon surface of the SiC single crystal.
  • the first main surface 1 and the second main surface 2 may have an off angle inclined at a predetermined angle in a predetermined off direction with respect to the c-plane. That is, the c-axis of the SiC single crystal may be inclined with respect to the vertical direction Z by an off angle.
  • the off-direction is preferably the a-axis direction ([11-20] direction) of the SiC single crystal.
  • the off angle may exceed 0° and be 10° or less.
  • the off angle is preferably 5° or less.
  • the off angle is particularly preferably 2° or more and 4.5° or less.
  • Wafer W has marks 4 indicating the crystal orientation of the SiC single crystal on side surface 3 .
  • the mark 4 includes an orientation flat that is cut linearly in plan view from the vertical direction Z (hereinafter simply referred to as “plan view”).
  • the orientation flat extends in the second direction Y in this configuration.
  • the orientation flat does not necessarily have to extend in the second direction Y and may extend in the first direction X as well.
  • the mark 4 may include a first orientation flat extending in the first direction X and a first orientation flat extending in the second direction Y.
  • the wafer W may have a diameter of 50 mm or more and 300 mm or less (that is, 2 inches or more and 12 inches or less) in plan view.
  • the diameter of wafer W is defined by the length of a chord passing through the center of wafer W outside of mark 4 .
  • the wafer W has a thickness of 50 ⁇ m or more and 1050 ⁇ m or less.
  • the wafer W is preferably a thin wafer having a relatively small thickness. In this case, the thickness of the wafer W is preferably 50 ⁇ m or more and 200 ⁇ m or less.
  • the wafer W includes an n-type (first conductivity type) first region 5 formed in the surface layer portion of the second main surface 2 .
  • the first region 5 is formed in a layered shape extending along the second main surface 2 and exposed from the second main surface 2 and the side surface 3 .
  • the first region 5 may have a thickness of 45 ⁇ m or more and 1000 ⁇ m or less.
  • the thickness of the first region 5 is preferably 200 ⁇ m or less.
  • the first region 5 is made of a semiconductor substrate (specifically, a SiC semiconductor substrate) in this embodiment, and forms part of the second main surface 2 and the side surface 3 .
  • Wafer W includes n-type second region 6 formed in the surface layer of first main surface 1 .
  • the second region 6 has an n-type impurity concentration lower than that of the first region 5 and is electrically connected to the first region 5 within the wafer W. As shown in FIG.
  • the second region 6 is formed in a layer extending along the first principal surface 1 and exposed from the first principal surface 1 and the side surface 3 .
  • the second region 6 has a thickness in the vertical direction Z which is less than the thickness of the first region 5 .
  • the thickness of the second region 6 may be 5 ⁇ m or more and 50 ⁇ m or less.
  • the thickness of the second region 6 is preferably 10 ⁇ m or more and 30 ⁇ m or less.
  • Second region 6 consists of an epitaxial layer (specifically, a SiC epitaxial layer) in this embodiment, and forms part of first main surface 1 and side surface 3 . That is, the wafer W has a laminated structure including the SiC semiconductor substrate and the SiC epitaxial layer.
  • the wafer W includes a plurality of device regions 7 and a plurality of planned cutting lines 8 provided on the first main surface 1 .
  • the plurality of device regions 7 are each set to have a rectangular shape in plan view.
  • the plurality of device regions 7 are arranged in a matrix along the first direction X and the second direction Y in plan view. That is, the first direction X is also the first arrangement direction of the plurality of device regions 7 , and the second direction Y is also the second arrangement direction of the plurality of device regions 7 .
  • the plurality of device regions 7 are arranged at intervals inwardly from the peripheral portion of the first main surface 1 in plan view. That is, the wafer W has an inner portion having a plurality of device regions 7 and a peripheral portion having no device regions 7 .
  • the plurality of planned cutting lines 8 are set in a grid pattern extending along the first direction X and the second direction Y so as to partition the plurality of device regions 7 .
  • Wafer W further includes a plurality of functional devices 9 respectively formed in each device region 7 on first main surface 1 .
  • Each functional device 9 is formed using a part of the second region 6 with a space inward from the periphery of each device region 7 .
  • Each functional device 9 may include at least one of a switching device, a rectifying device and a passive device.
  • the switching device may include at least one of MISFET (Metal Insulator Semiconductor Field Effect Transistor), BJT (Bipolar Junction Transistor), IGBT (Insulated Gate Bipolar Junction Transistor) and JFET (Junction Field Effect Transistor).
  • the rectifying device may include at least one of a pn junction diode, a pin junction diode, a Zener diode, an SBD (Schottky Barrier Diode) and an FRD (Fast Recovery Diode).
  • Passive devices may include at least one of resistors, capacitors and coils.
  • Each functional device 9 may include a circuit network (for example, an integrated circuit such as LSI) in which at least two of a switching device, a rectifying device and a passive device are combined.
  • Each functional device 9 includes an SBD in this form. Since the structures of a plurality of device regions 7 (functional devices 9) are the same, the structure of one device region 7 (functional device 9) will be described below.
  • the wafer W includes a p-type (second conductivity type) guard region 10 formed in the surface layer portion of the first main surface 1 in the device region 7 .
  • the guard region 10 is formed in the surface layer portion of the second region 6 with a space inward from the periphery of the device region 7 .
  • the guard region 10 is formed in an annular shape (in this form, a square annular shape) surrounding the inner portion of the device region 7 in plan view.
  • the guard region 10 has an inner edge on the inner side of the device region 7 and an outer edge on the peripheral side of the device region 7 .
  • Wafer W includes main surface insulating film 11 covering first main surface 1 in device region 7 .
  • Main surface insulating film 11 may include a silicon oxide film.
  • Main surface insulating film 11 has contact opening 12 exposing the inner portion of device region 7 and the inner peripheral portion of guard region 10 .
  • the main surface insulating film 11 covers the inner part of the device region 7 with a gap inward from the peripheral edge of the device region 7 , and extends the first main surface 1 (second region 6 ) from the peripheral edge of the device region 7 . exposing.
  • the main surface insulating film 11 exposes the boundaries between the device regions 7 .
  • the main surface insulating film 11 may cover the peripheral portion of the device region 7 (boundary portion between a plurality of device regions 7).
  • Wafer W includes first main surface electrode 13 covering first main surface 1 in device region 7 .
  • the first principal surface electrode 13 is arranged with a space inwardly from the peripheral edge of the device region 7 .
  • the first main surface electrode 13 is formed in a rectangular shape along the periphery of the device region 7 in plan view.
  • First main surface electrode 13 enters contact opening 12 from above main surface insulating film 11 and is electrically connected to first main surface 1 and the inner edge of guard region 10 .
  • the first main surface electrode 13 forms a Schottky junction with the second region 6 (first main surface 1).
  • the first principal surface electrode 13 may have a laminated structure including a Ti-based metal film and an Al-based metal film.
  • the Ti-based metal film may have a single layer structure consisting of a Ti film or a TiN film.
  • the Ti-based metal film may have a laminated structure including a Ti film and a TiN film in any order.
  • the Al-based metal film is preferably thicker than the Ti-based metal film.
  • the Al-based metal film may include at least one of a pure Al film (an Al film with a purity of 99% or higher), an AlCu alloy film, an AlSi alloy film, and an AlSiCu alloy film.
  • the wafer W includes an insulating film 14 covering the first main surface electrode 13 in the device region 7 .
  • the insulating film 14 covers the peripheral edge of the first main surface electrode 13 with a space inward from the peripheral edge of the device region 7 .
  • the insulating film 14 defines the pad openings 15 in the inner part of the device region 7 and defines the street openings 16 in the peripheral part of the device region 7 .
  • Pad opening 15 exposes the inner portion of first main surface electrode 13 .
  • the street opening 16 extends along the periphery of the device region 7 and exposes the first main surface 1 .
  • the street openings 16 are partitioned into a lattice shape extending in the first direction X and the second direction Y by a plurality of insulating films 14 adjacent to each other in the first direction X and the second direction Y, and the plurality of device regions 7 are exposed (a plurality of planned cutting lines 8).
  • the insulating film 14 defines a street opening 16 exposing the main surface insulating film 11 .
  • the insulating film 14 has a laminated structure including an inorganic insulating film 17 (inorganic film) and an organic insulating film 18 (organic film) laminated in this order from the first principal surface electrode 13 side.
  • Inorganic insulating film 17 preferably contains an insulating material different from main surface insulating film 11 .
  • the inorganic insulating film 17 is made of a silicon nitride film in this embodiment.
  • the organic insulating film 18 is thicker than the inorganic insulating film 17 and forms the main body of the insulating film 14 .
  • the organic insulating film 18 is preferably made of photosensitive resin.
  • the organic insulating film 18 may include at least one of polyimide film, polyamide film and polybenzoxazole film.
  • the organic insulating film 18 may cover the inorganic insulating film 17 so that one or both of the inner and outer peripheral portions of the inorganic insulating film 17 are exposed. In this form, the organic insulating film 18 exposes both the inner peripheral portion and the outer peripheral portion of the inorganic insulating film 17 and partitions the inorganic insulating film 17 into the pad openings 15 and the street openings 16 .
  • the wafer W includes a pad electrode 19 arranged in the pad opening 15 and covering the inner portion of the first main surface electrode 13 in the device region 7 .
  • the pad electrode 19 has an electrode surface located within the pad opening 15 and is not arranged outside the pad opening 15 .
  • the pad electrode 19 has a laminated structure including a Ni film laminated on the first principal surface electrode 13, a Pd film laminated on the Ni film, and an Au film laminated on the Pd film. may be
  • the presence or absence of the insulating film 14 and the pad electrode 19 is optional. Therefore, a wafer W having the insulating film 14 and no pad electrode 19 may be employed. Also, a wafer W having pad electrodes 19 without insulating film 14 may be employed. Also, a wafer W that does not have the insulating film 14 and the pad electrode 19 may be employed.
  • FIG. 3 is a plan view showing the support stage 20A according to the first embodiment.
  • FIG. 4 is a cross-sectional view taken along line IV-IV shown in FIG.
  • FIG. 5 is a cross-sectional view taken along line V-V shown in FIG.
  • the support stage 20A is a jig for supporting the wafer W to be supported.
  • the wafer W is indicated by a two-dot chain line.
  • the support stage 20A includes a base portion 21 made of metal.
  • the base portion 21 may be made of stainless steel (for example, SUS303, SUS304, etc.).
  • the base portion 21 is formed in a disc shape in this embodiment.
  • the base portion 21 has a first plate surface 22 on one side, a second plate surface 23 on the other side, and side walls 24 connecting the first plate surface 22 and the second plate surface 23 .
  • the base portion 21 preferably has a diameter that exceeds the diameter of the wafer W. As shown in FIG.
  • the diameter of the base portion 21 is defined by the length of a chord passing through the center of the first plate surface 22 (second plate surface 23). From the viewpoint of positioning accuracy of the wafer W, the diameter of the base portion 21 is preferably larger than the diameter of the wafer W by a value of 1 mm or more and 20 mm or less.
  • the support stage 20A includes a metal support portion 25 protruding from the peripheral portion of the first plate surface 22 in the base portion 21 .
  • the support portion 25 may be made of stainless steel (for example, SUS303, SUS304, etc.).
  • the support portion 25 is formed integrally with the base portion 21 in this embodiment.
  • the support portion 25 is configured to support the wafer W in a state where the second main surface 2 of the wafer W abuts and is separated from the first plate surface 22 (base portion 21).
  • “abutment of the second main surface 2 against the support portion 25” includes the case where the second main surface 2 of the wafer W is directly abutted against the support portion 25. 2 is indirectly in contact with the support portion 25 via another member such as a cushioning material (for example, resin).
  • the support part 25 protrudes in a strip shape extending along the periphery of the first plate surface 22 .
  • the support portion 25 is provided in an annular shape (annular shape in this embodiment) that surrounds the inner portion of the first plate surface 22 in plan view, and partitions the first plate surface 22 and the circular recess. ing.
  • the support portion 25 abuts on the peripheral portion of the second main surface 2 of the wafer W over the entire circumference.
  • the supporting portion 25 is configured to overlap the peripheral portion of the wafer W that does not have the device region 7 when the wafer W is in contact with the wafer W in a plan view. In this case, it is particularly preferable that the support portion 25 is configured so as not to overlap the plurality of device regions 7 in plan view.
  • the support portion 25 has a contact surface 26 against which the second main surface 2 contacts, an inner wall 27 on the inner side of the support stage 20A, and an outer wall 28 on the peripheral side of the support stage 20A.
  • the contact surface 26 preferably consists of a flat surface extending parallel to the second main surface 2 .
  • the inner wall 27 continues to the first plate surface 22 of the support stage 20A and partitions the first plate surface 22 and the recess.
  • the outer wall 28 continues to the side wall 24 of the support stage 20A. Of course, the outer wall 28 may be located inside the first plate surface 22 with respect to the side wall 24 .
  • the support portion 25 has an arc contact portion 29 and a linear contact portion 30 in this embodiment.
  • the arc contact portion 29 has a side extending arcuately along the arc portion outside the mark 4 (orientation flat) of the wafer W, and is a portion that contacts the arc portion.
  • the linear contact portion 30 has a side that extends linearly along the mark 4 and is a portion of the wafer W that contacts the mark 4 .
  • the linear contact portion 30 is formed wider than the circular arc contact portion 29 .
  • the width of the support portion 25 is preferably within the range of 1 mm or more and 20 mm or less.
  • the width of the support portion 25 is the width in the direction orthogonal to the direction in which the support portion 25 extends.
  • the thickness of the support portion 25 is preferably 1 mm or more and 10 mm or less.
  • the ratio of the thickness to the width of the support portion 25 is preferably 1 or less.
  • the thickness of the support portion 25 is the thickness in the vertical direction Z of the support portion 25 .
  • the support portion 25 may be formed by recessing a portion of the first plate surface 22 of the base portion 21 toward the second plate surface 23 by cutting, pressing, or the like.
  • the support portion 25 may be formed separately from the base portion 21 and attached to the support stage 20A by welding (welding), crimping (crimping), fitting, screwing, or the like.
  • the support stage 20A includes at least one suction groove 31 provided in the support portion 25.
  • the suction groove 31 is a groove to which a suction force directed from the support portion 25 side to the base portion 21 side is applied from the outside, and is provided on the contact surface 26 .
  • the suction groove 31 is configured to apply a suction force (adsorption force) to the second main surface 2 when the second main surface 2 is in contact with the contact surface 26 .
  • the number of suction grooves 31 is arbitrary.
  • the support stage 20A includes a plurality of suction grooves 31 in this form.
  • the plurality of suction grooves 31 includes a first suction groove 31A on the inner wall 27 side of the support portion 25 and a second suction groove 31B on the outer wall 28 side of the support portion 25 in this embodiment.
  • the first suction groove 31A is formed in a strip shape extending along the inner wall 27 in plan view.
  • the first suction groove 31A is formed in an annular shape (in this embodiment, an annular shape) surrounding the inner wall 27 in plan view.
  • the first suction groove 31A may be formed in a strip shape with ends extending along the inner wall 27 in plan view.
  • the second suction groove 31B is formed on the contact surface 26 in a region between the first suction groove 31A and the outer wall 28 with a gap from the first suction groove 31A toward the outer wall 28 side.
  • the second suction groove 31B is formed in a strip shape extending along the first suction groove 31A in plan view.
  • the second suction groove 31B is formed in an annular shape (in this form, an annular shape) surrounding the first suction groove 31A in plan view.
  • the second suction groove 31B may be formed in a belt shape with ends extending along the first suction groove 31A in plan view.
  • the first suction groove 31A and the second suction groove 31B include arc portions 32 and linear portions 33, respectively.
  • the arc portion 32 is a portion extending in an arc shape along the arc contact portion 29 of the support portion 25 .
  • the linear portion 33 is a portion that extends linearly along the linear contact portion 30 of the support portion 25 . It is preferable that the first suction groove 31A and the second suction groove 31B each include an arc portion 32 and a linear portion 33, even when they are formed in a strip shape with ends.
  • each suction groove 31 is preferably within the range of 1 mm or more and 5 mm or less.
  • the width of each suction groove 31 is the width in the direction orthogonal to the direction in which each suction groove 31 extends. It is preferable that the depth of each suction groove 31 is equal to or less than the depth of the support portion 25 .
  • the depth of each suction groove 31 is preferably less than the depth of the support portion 25 .
  • the depth of each suction groove 31 may be 1 mm or more and 10 mm or less.
  • the support stage 20A includes suction holes 34 provided inside one or both of the base portion 21 and the support portion 25 (both in this embodiment) so as to communicate with the suction grooves 31 .
  • the suction hole 34 defines a suction channel for applying a suction force from the outside to the suction groove 31 .
  • the suction hole 34 is provided on the linear contact portion 30 side of the support portion 25 in this embodiment.
  • the suction holes 34 specifically include a first hole 34a on the support portion 25 side and a second hole 34b on the base portion 21 side.
  • the first hole 34a is dug down from the contact surface 26 toward the second plate surface 23 so as to communicate with each suction groove 31 (straight line portion 33).
  • the first hole 34a may be formed in a circular shape or a square shape in plan view.
  • the second hole 34 b is provided in a portion of the base portion 21 located below the support portion 25 .
  • the second hole 34b extends from the side wall 24 of the base portion 21 in the lateral direction (the first direction X in this embodiment) along the first plate surface 22 and communicates with the first hole 34a.
  • the second hole 34b may be formed in a circular shape or a square shape when viewed from the normal direction of the side wall 24 .
  • the suction holes 34 are provided on the arc contact portion 29 side of the support portion 25 .
  • the first hole 34a and the second hole 34b may be formed so as to pass through the base portion 21 and the support portion 25 in the vertical direction Z. As shown in FIG.
  • the support stage 20A includes at least one (in this embodiment, one) ejection hole 35 (ejecting hole) provided in the inner portion of the base portion 21 (see the thick-lined portion in the accompanying drawings; the same shall apply hereinafter).
  • the ejection holes 35 may also be referred to as "outlet holes.”
  • the ejection holes 35 are configured to be supplied with gas from the outside and eject the gas toward the second main surface 2 of the wafer W. As shown in FIG. Specifically, the ejection holes 35 are supplied with a gas having a flow rate (pressure) that corrects the warpage of the wafer W from the outside, and the gas maintains the pressure while the second main surface 2 is exposed. is configured to be ejected toward the The gas may be air.
  • the ejection hole 35 is provided in a region surrounded by the support portion 25 with a space therebetween.
  • the ejection hole 35 penetrates in the vertical direction Z through the first plate surface 22 and the second plate surface 23 .
  • the ejection hole 35 is preferably provided in the central portion of the first plate surface 22 . It is preferable that the ejection hole 35 is provided at a position shifted from the center of the base portion 21 .
  • the ejection hole 35 is preferably provided at a position where the distance from the center of the base portion 21 is less than the distance from the support portion 25 .
  • the ejection holes 35 may be provided offset from the center of the first plate surface 22 in one or both of the first direction X and the second direction Y. In this embodiment, the ejection holes 35 are spaced apart from the center of the first plate surface 22 on one side in the first direction X (the side opposite to the linear contact portion 30). That is, the ejection holes 35 are spaced apart from the center of the first plate surface 22 in the direction orthogonal to the extending direction of the linear contact portion 30 (orientation flat of the wafer W).
  • the ejection hole 35 is formed in a circular shape in plan view in this form.
  • the planar shape of the ejection hole 35 is arbitrary.
  • the ejection hole 35 may be formed in a square shape, a hexagonal shape, an elliptical shape, or the like in plan view.
  • the width (maximum value) of the ejection holes 35 preferably exceeds the width of each suction groove 31 . It is particularly preferable that the width of the ejection hole 35 exceeds the total width of the plurality of suction grooves 31 .
  • the width of the ejection hole 35 may be 1 mm or more and 20 mm or less.
  • the width of the orifice 35 is defined in this configuration by the length of the chord passing through the center of the orifice 35 .
  • the support stage 20A includes at least one (one in this embodiment) exhaust hole 36 provided in one or both of the base portion 21 and the support portion 25 (in this embodiment, the base portion 21) (see FIG. 3). (See thin lines).
  • the exhaust hole 36 is configured to discharge the gas ejected from the ejection hole 35 from the space S between the base portion 21, the support portion 25 and the wafer W (second main surface 2). That is, the exhaust hole 36 is configured to suppress an increase in air pressure in the space S caused by the ejected gas.
  • the exhaust hole 36 is provided in a region surrounded by the support portion 25 with a space from the support portion 25 and the ejection hole 35 .
  • the exhaust hole 36 penetrates in the vertical direction Z through the first plate surface 22 and the second plate surface 23 .
  • the exhaust hole 36 is preferably provided adjacent to the ejection hole 35 in the central portion of the first plate surface 22 .
  • the exhaust hole 36 is preferably provided at a position shifted from the center of the base portion 21 .
  • the exhaust hole 36 is preferably provided at a position where the distance from the center of the base portion 21 is less than the distance from the support portion 25 .
  • the exhaust hole 36 may be provided offset from the center of the first plate surface 22 in one or both of the first direction X and the second direction Y.
  • the exhaust holes 36 are spaced apart from the center of the first plate surface 22 on the other side in the first direction X (the side of the linear contact portion 30). That is, the exhaust holes 36 are spaced apart from the center of the first plate surface 22 in a direction orthogonal to the extending direction of the linear contact portion 30 (orientation flat of the wafer W).
  • the exhaust hole 36 faces the ejection hole 35 with the center of the first plate surface 22 interposed therebetween in plan view. That is, when a line perpendicular to the straight contact portion 30 is set, the exhaust hole 36 and the ejection hole 35 are positioned on the line.
  • the exhaust hole 36 is preferably positioned on a concentric circle surrounding the center of the first plate surface 22 together with the ejection hole 35 .
  • the exhaust hole 36 is formed in a circular shape in plan view in this form.
  • the planar shape of the exhaust hole 36 is arbitrary.
  • the exhaust hole 36 may be formed in a square shape, a hexagonal shape, an elliptical shape, or the like in plan view.
  • the width (maximum value) of the exhaust hole 36 preferably exceeds the width of each suction groove 31 . It is particularly preferable that the width of the exhaust hole 36 exceeds the total width of the plurality of suction grooves 31 .
  • the width of the exhaust hole 36 may be 1 mm or more and 20 mm or less.
  • the width of the vent 36 is defined in this form by the length of the chord passing through the center of the vent 36 .
  • the width of the exhaust hole 36 may be equal to or greater than the width of the ejection hole 35 or may be less than the width of the ejection hole 35 .
  • the width of the exhaust hole 36 is approximately equal to the width of the ejection hole 35 in this embodiment.
  • FIG. 6 is a schematic diagram showing one form example of the support device 40 to which the support stage 20A shown in FIG. 3 is applied.
  • the wafer W is indicated by a two-dot chain line.
  • support device 40 is a processing device that sucks and supports wafer W from the second main surface 2 side by support stage 20A and performs predetermined processing on first main surface 1 of wafer W. is.
  • the support device 40 includes a support stage 20A, a suction unit 41, a gas supply unit 42, a processing unit 43, and a control unit 44.
  • the suction unit 41 includes, for example, a suction pump (for example, a vacuum pump) and is connected to the suction hole 34 via a first pipe 45 .
  • the gas supply unit 42 includes, for example, a gas supply pump (for example, an air compressor) and is connected to the ejection holes 35 via a second pipe 46 .
  • the gas ejected from the ejection holes 35 contacts the second main surface 2 of the wafer W and is exhausted to the outside through the exhaust holes 36 . That is, the gas supply unit 42 is not a pressurizing unit that pressurizes the space S partitioned by the base portion 21 , the support portion 25 and the wafer W.
  • the processing unit 43 is configured to perform predetermined processing on the first main surface 1 of the wafer W.
  • the processing unit 43 is composed of a tape conveying unit that removes foreign matter adhering to the first main surface 1 side with an adhesive tape 47 .
  • the processing unit 43 includes, for example, an adhesive tape 47, a first roller 48 for unwinding the tape 47, a second roller 49 for adhering the tape 47 to the first main surface 1 of the wafer W, and a roller 49 for attaching the tape 47 to the first main surface 1 of the wafer W.
  • a third roller 50 for winding the tape 47 may be included.
  • the control unit 44 is connected to the suction unit 41 , gas supply unit 42 and processing unit 43 and controls the suction unit 41 , gas supply unit 42 and processing unit 43 .
  • the control unit 44 includes a CPU and memory (for example, ROM, RAM, nonvolatile memory, etc.), and controls the suction unit 41, the gas supply unit 42, and the processing unit 43 to perform predetermined processing based on a predetermined processing recipe stored in the memory. Control by action.
  • FIG. 7 is a flow chart showing an example of a method for manufacturing a semiconductor device.
  • 8A to 8J are schematic diagrams for explaining one step of the method of manufacturing a semiconductor device.
  • 8A to 8J a plurality of device regions 7 and a plurality of planned cutting lines 8 are indicated by two-dot chain lines.
  • a wafer W preparation process is performed (step S1 in FIG. 7).
  • a wafer support plate 51 is prepared separately, and a step of supporting the wafer W by the wafer support plate 51 is performed (step S2 in FIG. 7).
  • Any material can be used for the wafer support plate 51 as long as the wafer W can be supported from the first main surface 1 side.
  • the wafer support plate 51 may be made of the same material as the wafer W, or may be made of a different material.
  • the wafer support plate 51 may be made of an inorganic plate, an organic plate, a metal plate, a crystal plate, or an amorphous plate processed into a disc shape.
  • the wafer support plate 51 is preferably made of a light transmissive or transparent material.
  • the wafer support plate 51 is made of an amorphous plate (specifically, a glass plate (silicon oxide plate)) in this embodiment.
  • the wafer support plate 51 is made of a crystalline plate or an amorphous plate, it is preferable that the wafer support plate 51 is free of impurities.
  • the wafer support plate 51 includes a first support plate surface 52 on one side (wafer W side), a second support plate surface 53 on the other side, and a support surface connecting the first support plate surface 52 and the second support plate surface 53 . It has sides 54 .
  • the diameter and thickness of wafer support plate 51 are arbitrary. However, from the viewpoint of handling, the wafer support plate 51 preferably has a diameter equal to or larger than the diameter of the wafer W. FIG. Moreover, it is preferable that the wafer support plate 51 has a thickness equal to or greater than the thickness of the wafer W. As shown in FIG. Wafer support plate 51 has a diameter and thickness that exceed those of wafer W in this configuration. The corners of the wafer support plate 51 may be chamfered.
  • the first support plate surface 52 of the wafer support plate 51 is adhered to the first main surface 1 of the wafer W via an adhesive layer 55 containing an adhesive and a release agent.
  • the adhesive layer 55 may be a laminated film in which an adhesive and a release agent are separately formed, or may be a single layer film in which the release agent is contained in the adhesive.
  • the adhesive layer 55 includes an adhesive film 55a and a release agent film 55b laminated in this order from the first main surface 1 side.
  • the adhesive film 55 a may be formed by applying a liquid adhesive onto the first main surface 1 or by applying a film adhesive onto the first main surface 1 .
  • the release agent film 55b may be formed by applying a liquid release agent onto the adhesive film 55a or by sticking a film release agent onto the adhesive film 55a. good.
  • the adhesive film 55a and the release agent film 55b may be formed by adhering to the first main surface 1 a single-layer film or laminated film containing an adhesive and a release agent.
  • the adhesive (adhesive film 55a) may include at least one of UV curable resin, thermosetting resin and thermoplastic resin film.
  • the release agent (release agent film 55b) is made of a resin having physical properties different from those of the adhesive (adhesive film 55a).
  • the release agent (release agent film 55b) may contain at least one of a thermosetting resin film and a thermoplastic resin film.
  • a thinning process for the wafer W is performed (step S3 in FIG. 7).
  • the second main surface 2 is ground while the wafer W is supported by the wafer support plate 51 .
  • the grinding step of the second main surface 2 may be performed by a CMP (Chemical Mechanical Polishing) method. Thereby, the wafer W is thinned to a desired thickness.
  • the wafer W is thinned in this form to a thickness of less than 150 ⁇ m.
  • the wafer W preferably has a thickness of 5 ⁇ m or more and 100 ⁇ m or less after being thinned.
  • the wafer W may have a laminated structure including the first region 5 (semiconductor substrate) and the second region 6 (epitaxial layer) after thinning, or the second region 6 (epitaxial layer) You may have a single layer structure consisting of. That is, a semiconductor device having a laminated structure including the first region 5 and the second region 6 may be manufactured, or a semiconductor device having a single layer structure including the second region 6 may be manufactured.
  • a step of removing the wafer support plate 51 is performed (step S4 in FIG. 7).
  • the adhesive layer 55 is irradiated with a laser beam (for example, a YAG laser) by a laser irradiation method, and the release agent contained in the adhesive layer 55 is carbonized.
  • the release agent film 55b is irradiated with laser light and carbonized. It is preferable that the release agent film 55b is irradiated with the laser light through the wafer support plate 51 from the second support plate surface 53 side of the wafer support plate 51 .
  • the release agent film 55b is appropriately carbonized because the laser beam is irradiated from the wafer support plate 51 side, which has few obstructions, toward the release agent film 55b.
  • the release agent film 55b is irradiated with the laser light without passing through the wafer W, damage to the wafer W caused by the laser light is suppressed.
  • the wafer support plate 51 is separated from the wafer W.
  • a part of the adhesive layer 55 remains on the first main surface 1 of the wafer W after the wafer support plate 51 is peeled off.
  • the adhesive film 55a of the adhesive layer 55 remains attached to the first main surface 1 of the wafer W.
  • the thinned wafer W released from the wafer support plate 51 has a warp with the center of curvature above the first main surface 1 .
  • the wafer W has a concave curved warp in which the height position of the central portion is relatively lower than the height position of the peripheral edge portion. Wafer W is warped due to the stress of structures (for example, first main surface electrode 13 and the like) on first main surface 1 side.
  • the wafer W has a warp starting point 57 extending along the first crystal axis of the SiC single crystal in the direction along the first main surface 1 at the center.
  • the warp starting point 57 is in the shape of a valley fold in this form.
  • the warpage of the wafer W increases from the warp starting point 57 toward the second crystal axis of the SiC single crystal orthogonal to the first crystal axis of the SiC single crystal, the first main surface 1 (silicon surface) and the second main surface 2 ( The carbon surface) is formed in a valley-fold shape that slopes upward.
  • the first crystal axis may be the m-axis direction of the SiC single crystal
  • the second crystal axis may be the a-axis direction of the SiC single crystal.
  • the first crystal axis may be the a-axis direction of the SiC single crystal
  • the second crystal axis may be the m-axis direction of the SiC single crystal.
  • Two points located on the warpage starting point 57 on the peripheral edge of the wafer W are located on the same plane.
  • Two points located on the second crystal axis perpendicular to the warp starting point 57 on the peripheral edge of the wafer W are on a different plane (warp starting point 57 on a plane that lies above relative to).
  • the magnitude of the warp that occurs on one side of the second crystal axis with respect to the warp start point 57 and the magnitude of the warp that occurs on the other side of the second crystal axis with respect to the warp start point 57 do not necessarily match. Therefore, two points located on one second crystal axis on the peripheral edge of the wafer W may be located on the same plane or may be located on different planes.
  • the wafer W may have a warp amount Aw of 100 ⁇ m or more and 10000 ⁇ m or less.
  • the warp amount Aw of the wafer W is defined by the maximum distance along the vertical direction Z of the gap formed between the plane and the second main surface 2 when the wafer W is arranged on a plane.
  • wafer W having a foreign substance (adhesive film 55a in this embodiment) adhering to first main surface 1 is loaded into supporting device 40 (see FIG. 8F).
  • Step S5 in FIG. 7 The wafer W is mounted on the support stage 20A in such a posture that the second main surface 2 is brought into contact with the support portion 25 of the support stage 20A (step S6 in FIG. 7).
  • suction unit 41 is controlled to be turned on, and suction force is applied to suction groove 31 .
  • a suction force directed toward the support stage 20A is applied from the suction groove 31 to the peripheral portion of the second main surface 2, and the wafer W is supported by the support portion 25 by suction.
  • the central portion of the wafer W is positioned on the first plate surface 22 side of the base portion 21 with respect to the contact surface 26 of the support portion 25 , and the peripheral portion of the wafer W is positioned on the contact surface 26 of the support portion 25 .
  • the wafer W is preferably spaced apart from the first plate surface 22 . Due to the warpage, the peripheral edge of the wafer W has stress applied in a direction opposite to the suction direction (that is, in a direction away from the support section 25). Therefore, the suction of the second main surface 2 to the contact surface 26 is insufficient.
  • a case in which a gap is formed between the second main surface 2 and the contact surface 26 due to warpage is exemplified as an example of insufficient adsorption.
  • a step of correcting warpage of wafer W is performed (step S7 in FIG. 7).
  • the gas supply unit 42 is turned on while the exhaust hole 36 is open, and the gas having a flow rate (pressure) for correcting the warp of the wafer W is supplied to the ejection hole 35 .
  • the ejection holes 35 eject gas having a flow rate (pressure) that corrects the warp toward the second main surface 2 .
  • the ejected gas is brought into contact with the central portion of the second main surface 2 in this form. Specifically, the jetted gas is brought into contact with the warp starting point 57 of the wafer W or the vicinity of the warp starting point 57 .
  • a pressing force (correction force) in a direction away from the base portion 21 (first plate surface 22) is applied to the central portion of the second main surface 2. That is, in this step, a suction force in a direction toward the base portion 21 is applied to the peripheral portion of the second main surface 2 , and a pressing force in a direction away from the base portion 21 is applied to the central portion of the second main surface 2 . .
  • the pressing force exceeds the suction force, the wafer W falls off from the supporting portion 25 . Therefore, the pressing force is adjusted to a range equal to or less than the suction force (preferably less than the suction force).
  • the central portion of the wafer W is displaced in the direction away from the base portion 21, and the warpage of the wafer W is corrected.
  • the gap between the second main surface 2 and the contact surface 26 is reduced, and the force of attraction of the second main surface 2 to the contact surface 26 is increased.
  • the ejected gas is discharged from the space S partitioned by the base portion 21 , the support portion 25 and the wafer W through the exhaust hole 36 to the outside. This suppresses an increase in air pressure in the space S during the warp correction process.
  • a predetermined treatment process is performed on first main surface 1 of wafer W (step S8 in FIG. 7).
  • the treatment process on the first main surface 1 side is performed in parallel with the warp correction process.
  • the treatment process includes a step of removing foreign matter from the first main surface 1 by the treatment unit 43 (in this embodiment, a step of peeling off the adhesive film 55a).
  • the processing unit 43 supplies an adhesive tape 47 on the first main surface 1 so as to be adhered to the adhesive film 55a, and winds the tape 47 to which the adhesive film 55a is adhered.
  • the adhesive film 55a is removed from the first main surface 1. Then, as shown in FIG.
  • this step is performed within a range in which the sum of the pressing force of the ejected gas and the pulling force of the tape 47 does not exceed the suction force on the support portion 25 side.
  • the sum of the pressing force of the ejected gas and the pulling force of the tape 47 is adjusted to a range equal to or less than the suction force (preferably less than the suction force).
  • the pressing force is preferably adjusted to be less than the pulling force of the tape 47 .
  • the first main surface 1 since the warpage of the wafer W is corrected, the first main surface 1 can be appropriately processed. That is, the adhesive film 55a can be properly removed from the first main surface 1 by reducing the warpage.
  • step S9 in FIG. 7 wafer W is unloaded from supporting device 40 (step S9 in FIG. 7), and second main surface electrode 58 is formed on second main surface 2.
  • step S10 in FIG. 7 The wafer W after the formation of the second main-surface electrode 58 may have a valley-fold or mountain-fold warp due to the stress of the second main-surface electrode 58. 8 to cut out a plurality of wide bandgap semiconductor devices (SiC semiconductor devices in this embodiment) (step S11 in FIG. 7).
  • SiC semiconductor devices in this embodiment step S11 in FIG. 7
  • the step of forming the second main surface electrode 58 can be performed at any timing after the thinning step of the wafer W (step S3 in FIG. 7).
  • the step of forming the second main surface electrode 58 is performed after the step of thinning the wafer W (step S3 in FIG. 7) and before the step of removing the wafer support plate 51 (step S4 in FIG. 7). may be implemented.
  • each step from the step of removing the wafer support plate 51 (step S4 in FIG. 7) to the step of unloading the wafer W (step S9 in FIG. 7) includes forming the second main surface electrode 58 on the second main surface 2. is formed. Therefore, the wafer W is mounted on the support stage 20A in such a posture that the second main surface electrode 58 is brought into contact with the support portion 25 of the support stage 20A (step S6 in FIG. 7). The case where the second main surface 2 of the wafer W is brought into contact with the support portion 25 via the second main surface electrode 58 is also included in the “contact of the second main surface 2 with the support portion 25 ”.
  • FIG. 9 is a graph showing the results of warpage processing when the exhaust hole 36 is closed and air pressure control is applied.
  • the vertical axis indicates the attraction force [kPa] of the wafer W to the support portion 25, and the horizontal axis indicates the atmospheric pressure [kPa] in the space S.
  • the suction force applied to the suction groove 31 is fixed at a constant value.
  • FIG. 9 shows a first polygonal line L1, a second polygonal line L2, and a processable line LP (see broken lines).
  • a first polygonal line L1 indicates the result when a Si single crystal wafer W is adopted.
  • a second polygonal line L2 indicates the result when a high-hardness wafer W (SiC single crystal wafer W) is used.
  • a processable line LP indicates a line along which a series of processing steps are performed without the wafer W falling off the support stage 20A.
  • the adsorption force of the wafer W to the supporting portion 25 increased as the air pressure in the space S increased. This means that as the amount of correction of the warpage of the Si single crystal wafer W increases, the attraction force to the wafer W increases.
  • the attraction force to the wafer W exceeded the processable line LP in the range where the atmospheric pressure of the space S is between the first atmospheric pressure P1 and the second atmospheric pressure P2 (P1 ⁇ P2).
  • the air pressure in the space S exceeds the second air pressure P2
  • the attraction force to the wafer W sharply decreases. That is, as a result of the force pushing up the Si single crystal wafer W exceeding the suction force, the wafer W dropped from the supporting portion 25 .
  • the adsorption force of the wafer W to the support portion 25 increased as the atmospheric pressure of the space S increased.
  • the attraction force to the wafer W increases as the amount of correction of the warp of the wafer W having a high hardness increases.
  • the attraction force to the wafer W did not exceed the processable line LP even when the air pressure in the space S was increased to a third air pressure P3 (P2 ⁇ P3), which is higher than the second air pressure P2.
  • P3 P2 ⁇ P3
  • the attraction force to the wafer W sharply decreased when the atmospheric pressure of the space S exceeded the third atmospheric pressure P3. That is, in the case of the wafer W with high hardness, the force pushing up the wafer W exceeded the suction force before the warp was corrected, and the wafer W fell off the supporting portion 25 .
  • the air pressure in the space S increases. That is, in the case of air pressure control, a force for pushing up the wafer W is generated in the entire area of the second main surface 2 of the wafer W facing the first plate surface 22 .
  • the Si single crystal wafer W has relatively low hardness and is easily deformed. Therefore, the warpage of the Si single crystal wafer W is corrected by the relatively low atmospheric pressure.
  • the high-hardness wafer W has higher hardness than the Si single-crystal wafer W and is less likely to deform. Therefore, the warpage of the wafer W having a high hardness is corrected by an air pressure higher than the air pressure applied to the wafer W of single crystal Si.
  • the atmospheric pressure control for the wafer W of high hardness requires advanced control for balancing the atmospheric pressure, the pressing force, and the suction force.
  • FIG. 10 is a graph showing the results of processing warpage when the exhaust hole 36 is opened and air pressure control is not applied.
  • the vertical axis indicates the attraction force [kPa] of the wafer W to the supporting portion 25
  • the horizontal axis indicates the flow rate [L/min] of the gas ejected from the ejection holes 35 .
  • the suction force applied to the suction groove 31 is fixed at a constant value.
  • FIG. 10 shows the third polygonal line L3 and the aforementioned processable line LP.
  • a third polygonal line L3 indicates the result when a high-hardness wafer W (SiC single crystal wafer W) is used.
  • the attraction force of the high-hardness wafer W to the support portion 25 increased as the flow rate of the ejected gas increased.
  • the chucking force of the wafer W exceeded the processability line LP when the flow rate of the ejected gas was in the range between the first flow rate F1 and the second flow rate F2 (F1 ⁇ F2).
  • the first flow rate F1 is a value exceeding 0 L/min.
  • the attraction force of the wafer W sharply decreases. That is, as a result of the force pushing up the wafer W having a high hardness exceeding the suction force, the wafer W fell off from the supporting portion 25 .
  • the pressing force for correcting the warpage is applied from the ejected gas to the wafer W, while the pressure increase in the space S is suppressed.
  • the ejected gas is locally sprayed to the location where the warp of the wafer W starts (in this embodiment, the inner portion of the wafer W). That is, a suction force (adsorption force) is applied to the wafer W at the peripheral portion of the wafer W, and a pressing force for correcting the warpage of the wafer W is locally applied at the inner portion of the wafer W.
  • the support stage 20A includes the base portion 21, the support portion 25, the suction grooves 31, the ejection holes 35, and the exhaust holes .
  • the support portion 25 is provided protruding from the peripheral portion of the base portion 21 and is configured so that the second main surface 2 (support surface) of the wafer W abuts thereon.
  • the suction groove 31 is provided in the support portion 25 and configured to apply a suction force to the second main surface 2 .
  • the ejection hole 35 is provided in the inner portion of the base portion 21 and configured to eject gas toward the second main surface 2 .
  • the exhaust hole 36 is provided in at least one of the base portion 21 and the support portion 25 (the base portion 21 in this embodiment) and configured to exhaust gas from the space S between the base portion 21, the support portion 25 and the support surface. It is With this structure, the support stage 20A capable of correcting the warpage of the wafer W can be provided. The support stage 20A is effective in correcting the warp of the wafer W by controlling the gas flow rate.
  • FIG. 11 is a plan view showing a support stage 20B according to the second embodiment.
  • the support stage 20B is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20B includes ejection holes 35 spaced apart from the center of first plate surface 22 on one side in second direction Y. As shown in FIG. In other words, the ejection holes 35 are spaced from the center of the first plate surface 22 in the extending direction of the linear contact portion 30 (orientation flat of the wafer W).
  • the support stage 20B includes an exhaust hole 36 spaced from the center of the first plate surface 22 on the other side in the second direction Y. That is, the exhaust holes 36 are spaced from the center of the first plate surface 22 in the direction in which the linear contact portion 30 extends. In other words, when a line is set perpendicular to the linear contact portion 30, the exhaust hole 36 and the ejection hole 35 are positioned on the line.
  • FIG. 12 is a plan view showing a support stage 20C according to the third embodiment.
  • the support stage 20C is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20C is provided spaced from the center of first plate surface 22 in one of first direction X and second direction Y (in this embodiment, first direction X). , including spouts 35 . That is, the ejection holes 35 are spaced apart from the center of the first plate surface 22 in the direction orthogonal to the extending direction of the linear contact portion 30 . Further, when a first line orthogonal to the linear contact portion 30 is set so as to pass through the center of the first plate surface 22, the ejection holes 35 are positioned on the first line together with the center of the first plate surface 22. ing.
  • the support stage 20C includes exhaust holes 36 spaced from the center of the first plate surface 22 in a direction different from the ejection holes 35 (in this embodiment, the second direction Y).
  • the exhaust holes 36 are spaced from the center of the first plate surface 22 in the direction in which the linear contact portion 30 extends.
  • a second line orthogonal to the first line is set so as to pass through the center of the first plate surface 22 , the exhaust holes 36 are positioned on the second line together with the center of the first plate surface 22 .
  • FIG. 13 is a plan view showing a support stage 20D according to the fourth embodiment.
  • the support stage 20D is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20C includes a plurality of ejection holes 35 provided in first plate surface 22 in this embodiment.
  • the plurality of ejection holes 35 are provided at intervals in one or both of the first direction X and the second direction Y from the center of the first plate surface 22 .
  • the plurality of ejection holes 35 are preferably arranged at positions where the distance from the center of the base portion 21 is less than the distance from the support portion 25, as in the case of the first embodiment.
  • the plurality of ejection holes 35 includes first to fourth ejection holes 35A to 35D in this embodiment.
  • the first and second ejection holes 35A to 35B are provided at intervals on one side and the other side in the first direction X from the center of the first plate surface 22, and are arranged in the first direction with the center of the first plate surface 22 interposed therebetween. They face each other in direction X.
  • the third to fourth ejection holes 35C to 35D are spaced apart on one side and the other side in the second direction Y from the center of the first plate surface 22, and are arranged on both sides of the center of the first plate surface 22. They face each other in direction Y.
  • the plurality of ejection holes 35 are preferably positioned on concentric circles surrounding the center of the first plate surface 22 .
  • the support stage 20D includes a plurality of exhaust holes 36 provided in the first plate surface 22 in this embodiment.
  • the plurality of exhaust holes 36 are provided at intervals in one or both of the first direction X and the second direction Y from the center of the first plate surface 22 .
  • the plurality of exhaust holes 36 are preferably arranged at positions where the distance from the center of the base portion 21 is less than the distance from the support portion 25, as in the case of the first embodiment.
  • the plurality of exhaust holes 36 include first to fourth exhaust holes 36A to 36D in this embodiment.
  • the first and second exhaust holes 36A and 36B are provided at intervals on one side and the other side in the first direction X from the center of the first plate surface 22, and are arranged in the first direction with the center of the first plate surface 22 interposed therebetween. They face each other in direction X.
  • the first and second exhaust holes 36A-36B are arranged so as to sandwich the first and second ejection holes 35A-35B from both sides in the first direction X, respectively.
  • the third to fourth exhaust holes 36C to 36D are provided spaced apart from the center of the first plate surface 22 on one side and the other side in the second direction Y, and are arranged in the second direction with the center of the first plate surface 22 interposed therebetween. They face each other in direction Y.
  • the third to fourth exhaust holes 36C to 36D are arranged so as to sandwich the third to fourth ejection holes 35C to 35D from both sides in the second direction Y, respectively.
  • the plurality of exhaust holes 36 are preferably positioned on concentric circles surrounding the center of the first plate surface 22 .
  • FIG. 14 is a plan view showing a support stage 20E according to the fifth embodiment.
  • the support stage 20E is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20E has a structure in which the arrangement of a plurality of ejection holes 35 is changed in support stage 20D (see FIG. 13).
  • the first and second ejection holes 35A and 35B are spaced from the center of the first plate surface 22 on one side and the other side of the direction intersecting the first direction X and the second direction Y. ing.
  • the first and second ejection holes 35A to 35B are arranged in quadrants Q1 to Q4. They are located in the first quadrant Q1 and the third quadrant Q3 of one plate surface 22, respectively.
  • the first and second ejection holes 35A and 35B are arranged on lines inclined +45° with respect to the first direction X, and are opposed to each other with the center of the first plate surface 22 interposed therebetween.
  • the third to fourth ejection holes 35C to 35D are spaced from the center of the first plate surface 22 on one side and the other side of the direction intersecting the first direction X and the second direction Y. ing. When the cross lines are set, the third to fourth ejection holes 35C to 35D are located in the second quadrant Q2 and the fourth quadrant Q4 of the first plate surface 22, respectively.
  • the third to fourth ejection holes 35C to 35D are arranged on lines inclined -45° with respect to the first direction X, and face each other across the center of the first plate surface 22. . Also, in this embodiment, the third to fourth ejection holes 35C to 35D are arranged at positions facing the first and second ejection holes 35A to 35B in the first direction X and the second direction Y, respectively.
  • the plurality of ejection holes 35 are preferably positioned on concentric circles surrounding the center of the first plate surface 22, as in the case of the support stage 20D (see FIG. 13).
  • FIG. 15 is a plan view showing a support stage 20F according to the sixth embodiment.
  • the support stage 20F is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20F has a structure in which the arrangement of a plurality of exhaust holes 36 is changed in support stage 20D (see FIG. 13).
  • the first and second exhaust holes 36A and 36B are spaced from the center of the first plate surface 22 on one side and the other side of the direction intersecting the first direction X and the second direction Y. ing.
  • the first and second exhaust holes 36A to 36B are arranged in quadrants Q1 to Q4. They are located in the first quadrant Q1 and the third quadrant Q3 of one plate surface 22, respectively.
  • first and second exhaust holes 36A and 36B are arranged on lines inclined +45° with respect to the first direction X, and are opposed to each other with the center of the first plate surface 22 interposed therebetween.
  • first and second exhaust holes 36A and 36B are arranged in the first direction X and the second direction Y at positions not facing the plurality of ejection holes 35, respectively.
  • the third to fourth exhaust holes 36C to 36D are spaced from the center of the first plate surface 22 on one side and the other side of the direction intersecting the first direction X and the second direction Y. ing.
  • the third to fourth exhaust holes 36C to 36D are located in the second quadrant Q2 and the fourth quadrant Q4 of the first plate surface 22, respectively.
  • the third to fourth exhaust holes 36C to 36D are arranged on lines inclined -45° with respect to the first direction X, and are opposed to each other across the center of the first plate surface 22. .
  • the third and fourth exhaust holes 36C-36D are arranged at positions facing the first and second exhaust holes 36A-36B in the first direction X and the second direction Y, respectively.
  • the third to fourth exhaust holes 36C to 36D are arranged in the first direction X and the second direction Y at positions not facing the plurality of ejection holes 35, respectively.
  • the plurality of exhaust holes 36 are preferably positioned on concentric circles surrounding the center of the first plate surface 22, as in the case of the support stage 20D (see FIG. 13).
  • FIG. 16 is a plan view showing a support stage 20G according to the seventh embodiment.
  • the support stage 20G is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20G has a structure in which support stage 20E (see FIG. 14) according to the fifth embodiment and support stage 20F (see FIG. 15) according to the sixth embodiment are combined. .
  • first and second exhaust holes 36A-36B are arranged in the first quadrant Q1 and the third quadrant Q3 together with the first and second ejection holes 35A-35B, respectively. located on the same line.
  • third to fourth exhaust holes 36C to 36D are arranged in the second quadrant Q2 and the fourth quadrant Q4 together with the third to fourth ejection holes 35C to 35D. located on the same line.
  • the plurality of ejection holes 35 are preferably positioned on concentric circles surrounding the center of the first plate surface 22, as in the case of the support stage 20D (see FIG. 13). Also, the plurality of exhaust holes 36 are preferably positioned on concentric circles surrounding the center of the first plate surface 22, as in the case of the support stage 20D (see FIG. 13).
  • FIG. 17 is a plan view showing a support stage 20H according to the eighth embodiment.
  • the support stage 20H is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20H includes one ejection hole 35 located in the central portion of first plate surface 22 .
  • the ejection hole 35 is provided at a position overlapping the center of the first plate surface 22 in this embodiment.
  • the support stage 20H includes a plurality of exhaust holes 36 (a plurality of exhaust holes 36A to 36D) located in the central portion of the first plate surface 22.
  • the plurality of exhaust holes 36 each have a width less than the width of the ejection holes 35 .
  • Arrangement locations of the plurality of exhaust holes 36 are arbitrary.
  • the plurality of exhaust holes 36 may be arranged in a layout similar to the layout of the plurality of exhaust holes 36 associated with the support stages 20D-20H (see FIGS. 13-17). That is, the plurality of exhaust holes 36 may be spaced apart in the first direction X and the second direction Y from the ejection hole 35 , or may be provided in the first direction X and the second direction Y from the ejection hole 35 . They may be provided at intervals in the direction of the direction.
  • FIG. 18 is a plan view showing a support stage 20I according to the ninth embodiment.
  • the support stage 20I is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20I includes at least one (one in this embodiment) ejection hole 35 extending in the first direction X in the central portion of first plate surface 22 in this embodiment.
  • the ejection hole 35 extends in a direction orthogonal to the extending direction of the linear contact portion 30 (orientation flat of the wafer W) so as to pass through the center of the first plate surface 22 .
  • the ejection holes 35 may be spaced apart from the support portion 25 or may be connected to the support portion 25 .
  • the support stage 20I includes at least one (in this form, a plurality of) exhaust holes 36 spaced apart from the ejection holes 35 in the second direction Y.
  • the plurality of exhaust holes 36 includes a first exhaust hole 36A and a second exhaust hole 36B in this embodiment.
  • 36 A of 1st exhaust holes are provided in the one side of the 2nd direction Y from the ejection hole 35 at intervals.
  • the second exhaust hole 36B is provided on the other side in the second direction Y with a space from the ejection hole 35 .
  • the second exhaust hole 36B faces the first exhaust hole 36A with the ejection hole 35 interposed therebetween.
  • the width of each of the plurality of exhaust holes 36 is preferably less than the width of each of the ejection holes 35 .
  • the plurality of exhaust holes 36 may be spaced apart from the support portion 25 or may be connected to the support portion 25 .
  • the planar shape of the plurality of exhaust holes 36 is arbitrary.
  • the plurality of exhaust holes 36 are formed in strips extending along the ejection holes 35 in this embodiment.
  • the plurality of exhaust holes 36 may be circular or polygonal in plan view.
  • the plurality of exhaust holes 36 may include a plurality of first exhaust holes 36A and a plurality of second exhaust holes 36B spaced apart along the ejection hole 35 .
  • FIG. 19 is a plan view showing a support stage 20J according to the tenth embodiment.
  • the support stage 20J is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20J in this embodiment includes at least one (one in this embodiment) ejection hole 35 extending in the second direction Y in the central portion of first plate surface 22 .
  • the ejection hole 35 extends in the extending direction of the linear contact portion 30 (orientation flat of the wafer W) so as to pass through the center of the first plate surface 22 .
  • the ejection holes 35 may be spaced apart from the support portion 25 or may be connected to the support portion 25 .
  • the support stage 20J includes at least one (in this embodiment, a plurality of) exhaust holes 36 spaced apart from the ejection holes 35 in the second direction Y.
  • the plurality of exhaust holes 36 includes a first exhaust hole 36A and a second exhaust hole 36B in this embodiment.
  • 36 A of 1st exhaust holes are provided in the one side of the 1st direction X from the ejection hole 35 at intervals.
  • the second exhaust hole 36B is spaced apart from the ejection hole 35 on the other side in the first direction X. As shown in FIG.
  • the second exhaust hole 36B faces the first exhaust hole 36A with the ejection hole 35 interposed therebetween.
  • each of the plurality of exhaust holes 36 is preferably less than the width of each of the ejection holes 35.
  • the plurality of exhaust holes 36 may be spaced apart from the support portion 25 or may be connected to the support portion 25 .
  • the planar shape of the plurality of exhaust holes 36 is arbitrary.
  • the plurality of exhaust holes 36 are formed in strips extending along the ejection holes 35 in this embodiment.
  • the plurality of exhaust holes 36 may be circular or polygonal in plan view.
  • the plurality of exhaust holes 36 may include a plurality of first exhaust holes 36A and a plurality of second exhaust holes 36B spaced apart along the ejection hole 35 .
  • FIG. 20 is a plan view showing a support stage 20K according to the eleventh embodiment.
  • the support stage 20K is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20K in this embodiment includes at least one (in this embodiment, a plurality of) ejection holes 35 extending in an arcuate band shape in the central portion of first plate surface 22 .
  • the plurality of ejection holes 35 are provided in the shape of arcs extending along the periphery of the base portion 21 so as to surround the center of the first plate surface 22 at intervals from the center of the first plate surface 22 . It is particularly preferable that the plurality of ejection holes 35 are provided on concentric circles surrounding the center of the first plate surface 22 .
  • the support stage 20K includes at least one (in this embodiment, a plurality of) exhaust holes 36 extending in an arcuate band shape in the central portion of the first plate surface 22 .
  • the plurality of exhaust holes 36 are spaced apart from the plurality of ejection holes 35 and are provided in an arc band shape extending along the ejection holes 35 (periphery of the base portion 21).
  • the plurality of exhaust holes 36 are provided so as to surround the plurality of ejection holes 35 . It is particularly preferable that the plurality of exhaust holes 36 are provided on concentric circles surrounding the center of the first plate surface 22 .
  • FIG. 21 is a plan view showing a support stage 20L according to the twelfth embodiment.
  • 22 is a cross-sectional view taken along line XXII-XXII shown in FIG. 21.
  • FIG. The support stage 20L is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20L in this embodiment includes a metal inner support portion 60 projecting inward from first plate surface 22 of base portion 21 .
  • the inner support portion 60 may be made of stainless steel (for example, SUS303, SUS304, etc.).
  • the inner support portion 60 is a portion with which the second main surface 2 of the wafer W abuts on the inner portion of the first plate surface 22 relative to the support portion 25 .
  • the inner support portion 60 is integrally formed with the base portion 21 in this embodiment.
  • the inner support portion 60 is configured to be in contact with the inner portion of the second main surface 2 and support the wafer W while being separated from the first plate surface 22 (base portion 21).
  • the inner support portion 60 projects in a columnar shape (a columnar shape in this embodiment) at a position overlapping the center of the first plate surface 22 .
  • the inner support portion 60 may be formed in a polygonal prism shape.
  • the inner support portion 60 defines an annular (annular in this embodiment) recess with the first plate surface 22 and the support portion 25 in the inner portion of the base portion 21 .
  • the inner support portion 60 has an inner contact surface 61 with which the second main surface 2 contacts.
  • the inner contact surface 61 preferably consists of a flat surface extending parallel to the second main surface 2 .
  • the width of the inner support portion 60 is preferably within the range of 1 mm or more and 50 mm or less. The width of the inner support 60 is defined by the length of the chord passing through the center of the inner support 60 in this configuration.
  • the support stage 20L includes at least one inner suction hole 62 provided in the inner support portion 60.
  • the inner suction hole 62 penetrates the base portion 21 and the inner support portion 60 in the vertical direction Z, and is configured so that a suction force directed from the inner support portion 60 side to the base portion 21 side is applied from the outside. It is
  • the inner suction hole 62 is configured to apply a suction force (adsorption force) to the second main surface 2 when the second main surface 2 is in contact with the inner suction hole 62 .
  • the inner suction hole 62 is formed in a circular shape in plan view.
  • the inner suction hole 62 may be formed in a polygonal shape in plan view.
  • the width of the inner suction hole 62 is preferably within the range of 1 mm or more and 45 mm or less.
  • the width of the inner suction hole 62 is defined in this form by the length of the chord passing through the center of the inner suction hole 62 .
  • At least one support stage 20L (this In the form, it includes a plurality of ejection holes 35 .
  • the shape, number and arrangement of the ejection holes 35 are arbitrary.
  • the ejection holes 35 may be arranged in a layout similar to the layout of the ejection holes 35 related to the support stages 20A-20O (see FIGS. 3-21).
  • the ejection holes 35 may be arranged in a layout that is a combination of at least two layouts out of layouts of the ejection holes 35 related to the support stages 20A to 20O (see FIGS. 3 to 21).
  • the support stage 20 ⁇ /b>L is at least spaced apart from the ejection holes 35 , the support portion 25 and the inner support portion 60 in the region between the support portion 25 and the inner support portion 60 on the first plate surface 22 . It includes one (in this form a plurality) exhaust holes 36 .
  • the shape, number and arrangement of the exhaust holes 36 are arbitrary.
  • the exhaust holes 36 may be arranged in a layout similar to the layout of the exhaust holes 36 associated with the support stages 20A-20O (see FIGS. 3-21).
  • the exhaust holes 36 may be arranged in a layout combining at least two layouts of the exhaust hole 36 layouts of the support stages 20A to 20O (see FIGS. 3 to 21).
  • the support device 40 may have a suction unit 41 connected to the support section 25 and the inner support section 60.
  • the support device 40 may include a first suction unit 41 connected to the support 25 and a second suction unit 41 connected to the inner support 60 .
  • FIG. 23 is a plan view showing a support stage 20M according to the thirteenth embodiment.
  • 24 is a cross-sectional view taken along line XXIV-XXIV shown in FIG. 23.
  • FIG. The support stage 20M is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A.
  • support stage 20M in this embodiment includes at least one (four in this embodiment) exhaust holes 36 provided in support portion 25 .
  • a vent hole 36 according to this form may be referred to as a "peripheral vent hole".
  • the plurality of exhaust holes 36 are provided at thickness positions spaced apart from the suction grooves 31 in the support portion 25, and penetrate the inner wall 27 and the outer wall 28 of the support portion 25, respectively.
  • a portion of each vent 36 may be located within the base portion 21 .
  • the shape, number and arrangement of each exhaust hole 36 are arbitrary.
  • the structure in which the support portion 25 is provided with the exhaust holes 36 may be applied to the support stages 20A to 20P (see FIGS. 3 to 22).
  • FIG. 25 is a plan view showing a support stage 20N according to the fourteenth embodiment. 26 is a cross-sectional view taken along line XXVI-XXVI shown in FIG. 25. FIG. 27 is a cross-sectional view taken along line XXVII-XXVII shown in FIG. 25.
  • the support stage 20N is a jig that is applied to the support device 40 and provides the same effects as the support stage 20A. Referring to FIGS. 25 to 27, support stage 20N in this embodiment includes a support portion 25 protruding in the shape of an arc from the periphery of base portion 21. As shown in FIG.
  • the support portion 25 includes at least one segment support portion 64 partitioned into a band-like shape with at least one slit 63 at the peripheral portion of the base portion 21 .
  • the supporting portion 25 has a structure in which the wafer W is supported by at least one segment supporting portion 64 in this embodiment.
  • the support section 25 includes a plurality of (four in this embodiment) segment support sections 64 partitioned by a plurality of (four in this embodiment) slits 63 in a band-like manner with ends.
  • the plurality of slits 63 are each formed in an arc shape extending along the periphery of the base end in plan view, and the plurality of segment support portions 64 are each formed in an arc band shape extending along the periphery of the base end in plan view.
  • the number, position and size of the slits 63 and the segment support portions 64 are arbitrary.
  • Each suction groove 31 is provided on the contact surface 26 of each segment support portion 64 at a distance from the periphery of each segment support portion 64 .
  • Each suction groove 31 extends in an arc band shape in each segment support portion 64 .
  • Each suction hole 34 has a first hole 34 a and a second hole 34 b communicating with each suction groove 31 in each segment support portion 64 .
  • the aforementioned exhaust holes 36 are formed by slits 63 of the support portion 25 in this embodiment.
  • a vent hole 36 according to this form may be referred to as a "peripheral vent hole”.
  • the support device 40 may have a single suction unit 41 connected to multiple suction holes 34.
  • the support device 40 may have a plurality of suction units 41 respectively connected to the plurality of suction holes 34 so as to individually control the suction force of the plurality of suction holes 34 (suction grooves 31).
  • FIG. 28 is a plan view showing another form example of the wafer W shown in FIG.
  • FIG. 29 is an enlarged cross-sectional view of the main part of the functional device 9 shown in FIG.
  • functional device 9 in this embodiment includes a MISFET (Metal Insulator Semiconductor Field Effect Transistor) instead of SBD.
  • the MISFET is of trench gate type in this form.
  • the structure of one functional device 9 (device region 7) is described below.
  • Wafer W includes a p-type body region 70 formed in the surface layer portion of first main surface 1 in device region 7 .
  • the body region 70 is formed in the surface layer of the second region 6 with a gap from the bottom of the second region 6 toward the first main surface 1 side.
  • Wafer W includes an n-type source region 71 formed in the surface layer of body region 70 .
  • Source region 71 has a higher n-type impurity concentration than second region 6 .
  • the source region 71 forms a channel of the second region 6 and the MISFET within the body region 70 .
  • Wafer W includes a plurality of trench gate structures 72 formed on first main surface 1 in device region 7 .
  • a plurality of trench gate structures 72 control channel inversion and non-inversion.
  • a plurality of trench gate structures 72 extend through the body region 70 and the source region 71 to reach the second region 6 .
  • the plurality of trench gate structures 72 may be arranged in the first direction X at intervals in a plan view and formed in strips extending in the second direction Y, respectively.
  • Each trench gate structure 72 includes a gate trench 73 , a gate insulating film 74 and a gate electrode 75 .
  • Gate trench 73 is formed in first main surface 1 .
  • the gate insulating film 74 covers the walls of the gate trench 73 .
  • the gate electrode 75 is embedded in the gate trench 73 with the gate insulating film 74 interposed therebetween.
  • the gate electrode 75 faces the channel with the gate insulating film 74 interposed therebetween.
  • Wafer W includes a plurality of trench source structures 76 formed in first main surface 1 in device region 7 .
  • a plurality of trench source structures 76 are arranged in regions between two adjacent trench gate structures 72 on first main surface 1 .
  • the plurality of trench source structures 76 may each be formed in a strip shape extending in the second direction Y when viewed from above.
  • a plurality of trench source structures 76 extend through the body regions 70 and the source regions 71 to the second regions 6 .
  • a plurality of trench source structures 76 have a depth that exceeds the depth of trench gate structures 72 .
  • Each trench source structure 76 includes a source trench 77 , a source insulating film 78 and a source electrode 79 .
  • Source trench 77 is formed in first main surface 1 .
  • a source insulating film 78 covers the wall surface of the source trench 77 .
  • the source electrode 79 is buried in the source trench 77 with the source insulating film 78 interposed therebetween.
  • Wafer W includes a plurality of p-type contact regions 80 respectively formed in regions along a plurality of trench source structures 76 in device region 7 .
  • the multiple contact regions 80 have a p-type impurity concentration higher than that of the body regions 70 .
  • Each contact region 80 covers the sidewalls and bottom walls of each trench source structure 76 and is electrically connected to body region 70 .
  • Wafer W includes a plurality of p-type well regions 81 respectively formed in regions along a plurality of trench source structures 76 in device region 7 .
  • Each well region 81 has a p-type impurity concentration higher than that of the body regions 70 and lower than that of the contact regions 80 .
  • Each well region 81 covers the corresponding trench source structure 76 with the corresponding contact region 80 therebetween.
  • Each well region 81 covers the sidewalls and bottom walls of corresponding trench source structure 76 and is electrically connected to body region 70 .
  • the wafer W includes the main surface insulating film 11 covering the first main surface 1 in the device region 7 .
  • Main surface insulating film 11 continues to gate insulating film 74 and source insulating film 78 and exposes gate electrode 75 and source electrode 79 .
  • the main surface insulating film 11 covers the peripheral portion of the device region 7 (boundary portion between a plurality of device regions 7).
  • the main surface insulating film 11 may expose the peripheral portion of the device region 7 (the boundary portion between the plurality of device regions 7).
  • Wafer W includes interlayer insulating film 82 covering main surface insulating film 11 in device region 7 .
  • the interlayer insulating film 82 may include at least one of a silicon oxide film, a silicon nitride film and a silicon oxynitride film.
  • An interlayer dielectric film 82 covers the plurality of trench gate structures 72 and the plurality of trench source structures 76 .
  • the interlayer insulating film 82 may cover the peripheral portion of the device region 7 (the boundary portion between the plurality of device regions 7) with the main surface insulating film 11 interposed therebetween.
  • the main surface insulating film 11 may expose the first main surface 1 or the main surface insulating film 11 at the peripheral portion of the device region 7 (the boundary portion between the plurality of device regions 7).
  • Wafer W includes a plurality of first main surface electrodes 13 covering interlayer insulating film 82 in device region 7 .
  • the plurality of first main surface electrodes 13 may have a laminated structure including a Ti-based metal film and an Al-based metal film.
  • the plurality of first main surface electrodes 13 include gate main surface electrodes 13a and source main surface electrodes 13b in this embodiment.
  • the gate main surface electrode 13a is arranged in a region close to the central portion of one side of the device region 7 in plan view.
  • the gate main surface electrode 13a may be arranged at the corner of the device region 7 in plan view. In this form, the gate main surface electrode 13a is formed in a rectangular shape in plan view.
  • the source main surface electrode 13b is arranged on the interlayer insulating film 82 with a gap from the gate main surface electrode 13a.
  • the source main surface electrode 13b is formed in a polygonal shape having a recess recessed along the gate main surface electrode 13a in plan view.
  • the source main surface electrode 13b may be formed in a square shape in plan view.
  • Source main surface electrode 13 b penetrates interlayer insulating film 82 and main surface insulating film 11 and is electrically connected to multiple trench source structures 76 , source regions 71 and multiple well regions 81 .
  • the wafer W includes a gate wiring electrode 83 drawn out onto the interlayer insulating film 82 from the gate main surface electrode 13 a in the device region 7 .
  • the gate wiring electrode 83 may have a laminated structure including a Ti-based metal film and an Al-based metal film, like the plurality of first main surface electrodes 13 .
  • the gate wiring electrode 83 is formed in a strip shape extending along the periphery of the device region 7 so as to intersect (specifically, perpendicularly) end portions of the plurality of trench gate structures 72 in plan view.
  • the gate wiring electrode 83 penetrates the interlayer insulating film 82 and is electrically connected to the multiple trench gate structures 72 .
  • the wafer W includes the insulating film 14 covering the plurality of first main surface electrodes 13 in the device region 7 .
  • the insulating film 14 has a laminated structure including an inorganic insulating film 17 and an organic insulating film 18 laminated in this order from the first principal surface electrode 13 side.
  • the insulating film 14 covers the peripheral edge of the gate main surface electrode 13a and the peripheral edge of the source main surface electrode 13b with an inward space from the peripheral edge of the device region 7. As shown in FIG.
  • the insulating film 14 covers the entire area of the gate wiring electrode 83 .
  • the insulating film 14 defines a plurality of pad openings 15 exposing the inner portion of the gate main surface electrode 13 a and the inner portion of the source main surface electrode 13 b in the inner portion of the device region 7 .
  • a street opening 16 that exposes one or both of the main surface insulating film 11 and the interlayer insulating film 82 is defined at .
  • the street opening 16 may expose the first main surface 1 .
  • the plurality of pad openings 15 in this embodiment include gate pad openings 15a exposing the inner portions of the gate main surface electrodes 13a and source pad openings 15b exposing the inner portions of the source main surface electrodes 13b.
  • the gate pad opening 15a is defined in a square shape along the periphery of the gate main surface electrode 13a in plan view.
  • source pad opening 15b is formed in a polygonal shape along the periphery of source main surface electrode 13b in plan view.
  • the organic insulating film 18 may cover the inorganic insulating film 17 so that one or both of the inner peripheral portion and the outer peripheral portion of the inorganic insulating film 17 are exposed. In this form, the organic insulating film 18 exposes both the inner peripheral portion and the outer peripheral portion of the inorganic insulating film 17 and partitions the inorganic insulating film 17 from the plurality of pad openings 15 and the street openings 16 . The organic insulating film 18 may cover the entire inorganic insulating film 17 .
  • the wafer W includes a plurality of pad electrodes 19 respectively covering the plurality of first main surface electrodes 13 in the device region 7 .
  • the plurality of pad electrodes 19 include gate pad electrodes 19a and source pad electrodes 19b in this embodiment.
  • Gate pad electrode 19a is arranged in gate pad opening 15a and covers the inner portion of gate main surface electrode 13a.
  • Gate pad electrode 19a has a surface of gate electrode 75 positioned within gate pad opening 15a and is not arranged outside gate pad opening 15a.
  • Source pad electrode 19b is arranged in source pad opening 15b and covers the inner portion of source main surface electrode 13b.
  • Source pad electrode 19b has a surface of source electrode 79 positioned within source pad opening 15b and is not arranged outside source pad opening 15b.
  • the presence or absence of the insulating film 14 and the pad electrode 19 is optional. Therefore, a wafer W having the insulating film 14 and no pad electrode 19 may be employed. Also, a wafer W having pad electrodes 19 without insulating film 14 may be employed. Also, a wafer W that does not have the insulating film 14 and the pad electrode 19 may be employed.
  • FIG. 30 is a plan view showing another form example of the support device 40 shown in FIG. Referring to FIG. 30, when support device 40 includes support stage 20x having a plurality of ejection holes 35, a plurality of ejection ports are provided so as to individually control the flow rate (pressure) of gas ejected from the plurality of ejection holes 35. It may have a plurality of gas supply units 42 each connected to the hole 35 .
  • the support stage 20x is a support stage having a plurality of ejection holes 35 among the support stages 20A to 20N described above.
  • FIG. 30 shows an example in which the support device 40 includes a first gas supply unit 42A connected to at least one ejection hole 35 and a second gas supply unit 42B connected to at least one ejection hole 35. ing.
  • the support stage 20x includes a first jet hole 35 provided for a warp starting point portion 57 extending along the first crystal axis of the SiC single crystal, and a second crystal perpendicular to the first crystal axis of the SiC single crystal.
  • a second jet hole 35 may be provided for the warp starting point 57 extending along the axis.
  • the first gas supply unit 42A may be connected to the first ejection port 35
  • the second gas supply unit 42B may be connected to the second ejection port 35.
  • the warpage of the wafer W can be corrected by controlling the first gas supply unit 42A and the second gas supply unit 42B according to the structure (extending direction) of the warp starting point 57.
  • the support stages 20A to 20N are applied to the wafer W having a valley-fold warp.
  • whether the wafer W is warped in the form of a valley fold or warped in the form of a mountain fold may vary depending on the thickness of the wafer W, the stress caused by the structures built into the wafer W, and the like.
  • the semiconductor device manufacturing method using the supporting stages 20A to 20N (supporting device 40) is also applicable to the wafer W having a mountain-folded warp.
  • FIGS. 31A and 31B are schematic diagrams for explaining an example of a process performed on a wafer W having a mountain-folded warp.
  • An example in which the support stage 20A is applied to the support device 40 is shown below.
  • An example in which the second main surface electrode 58 is not formed on the second main surface 2 is shown below, but the following steps are performed when the second main surface electrode 58 is formed on the second main surface 2. It may be implemented in a state where
  • the wafer W has a convex curved warp in which the height position of the central portion is relatively higher than the height position of the peripheral edge portion when the first main surface 1 faces upward.
  • Wafer W is warped due to the stress of structures (for example, first main surface electrode 13 and the like) on first main surface 1 side.
  • the wafer W has a warp starting point 57 extending along the first crystal axis of the SiC single crystal with respect to the direction along the first main surface 1 at the center.
  • the warp starting point 57 is in the shape of a mountain fold in this form.
  • the warpage of the wafer W increases from the warp starting point 57 toward the second crystal axis of the SiC single crystal orthogonal to the first crystal axis of the SiC single crystal, the first main surface 1 (silicon surface) and the second main surface 2 ( The carbon surface) is formed in a mountain-fold shape that slopes downward.
  • the first crystal axis may be the m-axis direction of the SiC single crystal, and the second crystal axis may be the a-axis direction of the SiC single crystal.
  • the first crystal axis may be the a-axis direction of the SiC single crystal, and the second crystal axis may be the m-axis direction of the SiC single crystal.
  • the wafer W may have a warp amount Aw of 100 ⁇ m or more and 10000 ⁇ m or less, as in the case described above.
  • wafer W having foreign matter (adhesive film 55a in this embodiment) adhering to first main surface 1 is loaded into supporting device 40 (see FIG. 31B).
  • Step S5 in FIG. 7 The wafer W is mounted on the support stage 20A in such a posture that the second main surface 2 is brought into contact with the support portion 25 of the support stage 20A (step S6 in FIG. 7).
  • the suction unit 41 is controlled to be turned on, and suction force is applied to the suction grooves 31 .
  • a suction force directed toward the support stage 20A is applied from the suction groove 31 to the peripheral portion of the second main surface 2, and the wafer W is supported by the support portion 25 by suction.
  • the peripheral portion of the wafer W is located on the contact surface 26 of the support portion 25, and the central portion of the wafer W is located above the height position of the peripheral portion of the wafer W with respect to the first plate surface 22.
  • the central portion of the wafer W has stress applied in a direction opposite to the suction direction (that is, in a direction away from the support portion 25). Therefore, a gap due to the stress is formed between the second main surface 2 of the wafer W and the contact surface 26 , and the second main surface 2 is in a state where the suction of the second main surface 2 to the contact surface 26 is insufficient.
  • step S7 in FIG. 7 the step of correcting the warpage of the wafer W (step S7 in FIG. 7) and the step of treating the first main surface 1 of the wafer W (step S8 in FIG. 7) are performed.
  • the process of processing the first main surface 1 is performed in parallel with the process of correcting the warpage of the wafer W. As shown in FIG. In the processing step of the first main surface 1 , a pressing force toward the base portion 21 is applied to the wafer W, and the predetermined processing is performed on the first main surface 1 .
  • the processing step includes a step of applying a pressing force to the wafer W toward the support stage 20A by pressing the processing unit 43 against the first main surface 1 .
  • the processing step also includes a step of peeling off the adhesive film 55a from the first main surface 1 with the tape 47 while applying a pressing force to the wafer W.
  • FIG. In the processing unit 43 the pulling force of the tape 47 against the first main surface 1 is adjusted to be less than the pressing force against the wafer W.
  • a force is applied to the wafer W in the direction of deforming the wafer W from warping in the shape of mountain folds to warping in the shape of valley folds.
  • an excessive pressing force is applied to the wafer W from the processing unit 43, the wafer W is deformed into a valley-folded warp, and as a result, the adsorption force of the second main surface 2 to the contact surface 26 is reduced. There is a possibility that it will drop off from the support portion 25 .
  • the gas supply unit 42 is controlled to be turned on while the exhaust hole 36 is open, and gas having a flow rate (pressure) for correcting the warp of the wafer W is supplied to the ejection hole 35 .
  • the ejection holes 35 eject gas having a flow rate (pressure) that corrects the warp toward the second main surface 2 .
  • the ejected gas is brought into contact with the central portion of the second main surface 2 in this form. Specifically, the jetted gas is brought into contact with the warp starting point 57 of the wafer W or the vicinity of the warp starting point 57 .
  • a pressing force (correction force) in a direction away from the base portion 21 (first plate surface 22) is applied to the central portion of the second main surface 2. That is, in this step, a suction force in a direction toward the base portion 21 is applied to the peripheral portion of the second main surface 2 while a pressing force toward the base portion 21 is applied to the wafer W from the processing unit 43 . A pressing force in a direction away from the portion 21 is applied to the central portion of the second main surface 2 .
  • the wafer W is subjected to a force in the direction of deformation from the valley-folded warp to the mountain-folded warp (force in the opposite direction to the pressing force of the processing unit 43).
  • the flow rate (pressure) of the gas with respect to the wafer W is adjusted so that the warp of the wafer W is corrected while the pressing force is applied to the wafer W from the processing unit 43 .
  • the warp of the wafer W is suppressed, the gap between the second main surface 2 and the contact surface 26 is reduced, and the adsorption force of the second main surface 2 to the contact surface 26 is increased.
  • the first main surface 1 can be appropriately processed. That is, the adhesive film 55a can be properly peeled off from the first main surface 1 by reducing the warpage.
  • the wafer W has an orientation flat as an example of the mark 4 .
  • the wafer W may have orientation notches as another example of the markings 4 instead of or in addition to the orientation flats.
  • the orientation notch is a notch recessed in an arbitrary shape (for example, a V shape) toward the central portion of first main surface 1 in plan view.
  • the orientation notch may be recessed in the a-axis direction or the m-axis direction.
  • the mark 4 may include a first orientation notch recessed in the a-axis direction and a second orientation notch recessed in the m-axis direction.
  • wafer W preferably has a diameter of 8 inches or greater. Further, when the wafer W having the orientation notch is placed on the support stages 20A-20N, it is preferable that the support stages 20A-20N do not have the linear contact portion 30.
  • each of the support stages 20A to 20N has an arc-shaped or annular support portion 25 (at least one segment support portion 64) extending along the peripheral edge portion of the first plate surface 22 with a uniform width in plan view. preferably included.
  • the supporting portion 25 is preferably configured so as to overlap the peripheral portion of the wafer W which does not have the device region 7 in plan view. It is particularly preferable that the support portion 25 is configured so as not to overlap the plurality of device regions 7 in plan view.
  • the processing unit 43 was a tape transport unit.
  • the processing that is performed on the first main surface 1 after the warpage of the wafer W is corrected is arbitrary, and the processing unit 43 is not limited to the tape transport unit.
  • the processing unit 43 may be, for example, a fluid supply unit that supplies a fluid such as a gas, a chemical solution, or a solvent to the first main surface 1 of the wafer W. It may be a film sticking unit that does.
  • the functional device 9 includes either one of the SBD and the MISFET.
  • functional device 9 may include both SBDs and MISFETs. That is, both the SBD and MISFET may be formed within the same device region 7 .
  • the functional device 9 includes a trench gate type MISFET.
  • the functional device 9 may include a planar gate type MISFET instead of the trench gate type.
  • the p-type first region 5 may be employed instead of the n-type first region 5 .
  • the functional device 9 includes an IGBT (Insulated Gate Bipolar Transistor) instead of the MISFET.
  • IGBT Insulated Gate Bipolar Transistor
  • a configuration may be adopted in which the first conductivity type is p-type and the second conductivity type is n-type.
  • a specific configuration in this case is obtained by replacing the n-type regions with p-type regions and the p-type regions with n-type regions in the above description and accompanying drawings.
  • the support portion (25) is configured to contact the warped one surface (2) of the wafer (W), and the ejection holes (35) are provided on the wafer (W).
  • the support part (25) protrudes in an annular shape surrounding the inner part of the base part (21), and the ejection hole (35) is formed in the inner part of the base part (21).
  • a support stage (20A-20N) according to any one of A1-A6, provided in the area surrounded by the portion (25).
  • the support portion (25) has a side that extends linearly along the orientation flat (4) of the wafer (W), and is a linear contact portion (30) that contacts the orientation flat (4).
  • the suction groove (31) includes a first suction groove (31A) provided on the inner side of the base (21) and a second suction groove (31A) provided on the peripheral side of the base (21).
  • the support stage (20A-20N) according to any one of A1-A13, including a suction groove (31B).
  • A16 Any one of A1 to A15, including a plurality of the ejection holes (35) arranged along an arbitrary crystal direction (a-axis direction and/or m-axis direction) of the wafer (W) Support stages (20A-20N) as described.
  • A17 Any one of A1 to A16, including a plurality of exhaust holes (36) arranged along an arbitrary crystal direction (a-axis direction and/or m-axis direction) of the wafer (W) Support stages (20A-20N) as described.
  • the wafer (W) has the other side (1) located opposite to the one side (2) and having a plurality of device regions (7) arranged thereon.
  • a support stage (20A-20N) according to any one of the preceding claims.
  • a method for manufacturing a semiconductor device using the support device (40) according to A21 comprising a step of sucking the one surface (2) of the wafer (W) to the support portion (25);
  • a method of manufacturing a semiconductor device comprising: ejecting gas from the ejection hole (35) toward the one surface (2) while the exhaust hole (36) is open.
  • the warped wafer (W) is prepared, and the peripheral edge of the one side (2) of the wafer is adsorbed to the support portion (25), and pressure is applied to correct the warp of the wafer (W).
  • A22 or A23 further including a processing step of performing a predetermined process on the other side (1) of the wafer (W) while the gas is jetted from the jet hole (35); A method of manufacturing the semiconductor device described.
  • the wafer (W) having a foreign substance (55) adhering to the other surface (1) is prepared, and the processing step includes a step of removing the foreign substance (55) from the other surface (1). , A24.
  • Wafer 1 first principal surface (other surface of wafer) 2 second main surface (one side of wafer) 4 Marks 20A to 20N Support stage 21 Base portion 25 Support portion 30 Linear contact portion 31 Suction groove 31A First suction groove 31B Second suction groove 35 Ejection hole 36 Exhaust hole 40 Support device 41 Suction unit 42 Gas supply unit 55 Adhesive layer (Foreign matter) 55b release agent film (foreign matter) S space

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

支持ステージ（２０Ａ）は、基底部（２１）と、前記基底部（２１）の周縁部に突設され、ウエハ（Ｗ）の一方面（２）が当接される支持部（２５）と、前記支持部（２５）に設けられ、前記一方面（２）に対する吸引力が付与される吸引溝（３１）と、前記基底部（２１）の内方部に設けられ、前記一方面（２）に向けて気体を噴出させる噴出孔（３５）と、前記基底部（２１）及び前記支持部（２５）の少なくとも一方に設けられ、前記基底部（２１）、前記支持部（２５）及び前記一方面（２）の間の空間から気体を排出する排気孔（３６）と、を含む。

Description

支持ステージ
　この出願は、２０２１年５月１４日に日本国特許庁に提出された特願２０２１－０８２７８８号に対応しており、この出願の全開示はここに引用により組み込まれる。本発明は、支持ステージに関する。
　特許文献１は、ウエハを保持する保持部と、ウエハに対向するように保持部に連設された本体部とを有する支持装置を開示している。
特開２０１２－１６４８３９号公報
　一実施形態は、ウエハの反りを矯正できる支持ステージを提供する。
　一実施形態は、基底部と、前記基底部の周縁部に突設され、ウエハの一方面が当接される支持部と、前記支持部に設けられ、前記一方面に対する吸引力が付与される吸引溝と、前記基底部の内方部に設けられ、前記一方面に向けて気体を噴出させる噴出孔と、前記基底部および前記支持部の少なくとも一方に設けられ、前記基底部、前記支持部および前記一方面の間の空間から気体を排出する排気孔と、を含む、支持ステージを提供する。
　上述の、またはさらに他の目的、特徴および効果は、添付図面の参照によって説明される実施形態により明らかにされる。
図１は、ウエハの一形態例を示す平面図である。 図２は、図１に示すII-II線に沿う断面図である。 図３は、第１実施形態に係る支持ステージを示す平面図である。 図４は、図３に示すIV-IV線に沿う断面図である。 図５は、図３に示すV-V線に沿う断面図である。 図６は、支持装置の一形態例を示す模式図である。 図７は、半導体装置の製造方法の一例を示すフローチャートである。 図８Ａは、半導体装置の製造方法の一工程を説明するための模式図である。 図８Ｂは、図８Ａの後の工程を示す模式図である。 図８Ｃは、図８Ｂの後の工程を示す模式図である。 図８Ｄは、図８Ｃの後の工程を示す模式図である。 図８Ｅは、図８Ｄの後の工程を示す模式図である。 図８Ｆは、図８Ｅの後の工程を示す模式図である。 図８Ｇは、図８Ｆの後の工程を示す模式図である。 図８Ｈは、図８Ｇの後の工程を示す模式図である。 図８Ｉは、図８Ｈの後の工程を示す模式図である。 図８Ｊは、図８Ｉの後の工程を示す模式図である。 図９は、気圧制御を加えた場合の反りの処理結果を示すグラフである。 図１０は、気圧制御を加えない場合の反りの処理結果を示すグラフである。 図１１は、第２実施形態に係る支持ステージを示す平面図である。 図１２は、第３実施形態に係る支持ステージを示す平面図である。 図１３は、第４実施形態に係る支持ステージを示す平面図である。 図１４は、第５実施形態に係る支持ステージを示す平面図である。 図１５は、第６実施形態に係る支持ステージを示す平面図である。 図１６は、第７実施形態に係る支持ステージを示す平面図である。 図１７は、第８実施形態に係る支持ステージを示す平面図である。 図１８は、第９実施形態に係る支持ステージを示す平面図である。 図１９は、第１０実施形態に係る支持ステージを示す平面図である。 図２０は、第１１実施形態に係る支持ステージを示す平面図である。 図２１は、第１２実施形態に係る支持ステージを示す平面図である。 図２２は、図２１に示すXXII-XXII線に沿う断面図である。 図２３は、第１３実施形態に係る支持ステージを示す平面図である。 図２４は、図２３に示すXXIV-XXIV線に沿う断面図である。 図２５は、第１４実施形態に係る支持ステージを示す平面図である。 図２６は、図２５に示すXXVI-XXVI線に沿う断面図である。 図２７は、図２５に示すXXVII-XXVII線に沿う断面図である。 図２８は、図１に示すウエハの他の形態例を示す平面図である。 図２９は、図２８に示す機能デバイスの要部を拡大した断面図である。 図３０は、図６に示す支持装置の他の形態例を示す平面図である。 図３１Ａは、山折り状の反りを有するウエハに対して実施される一工程例を説明するための模式図である。 図３１Ｂは、図３１Ａの後の工程を示す模式図である。
　以下、添付図面を参照して、実施形態が詳細に説明される。添付図面は、模式図であり、厳密に図示されたものではなく、縮尺等は必ずしも一致しない。また、添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。
　図１は、半導体装置の製造に使用されるウエハＷの一形態例を示す平面図である。図２は、図１に示すII-II線に沿う断面図である。図１および図２を参照して、ウエハＷは、この形態（this embodiment）では、円盤状に形成されている。ウエハＷは、この形態では、Ｓｉ（シリコン）単結晶よりも高い硬度を有する高硬度半導体ウエハからなる。ウエハＷは、ワイドバンドギャップ半導体を含むワイドバンドギャップ半導体ウエハからなることが好ましい。ワイドバンドギャップ半導体は、Ｓｉ単結晶よりも高いバンドギャップを有する半導体である。
　ウエハＷは、この形態では、ワイドバンドギャップ半導体の一例としての六方晶のＳｉＣ（炭化シリコン）単結晶を含むＳｉＣウエハからなる。六方晶のＳｉＣ単結晶は、２Ｈ（Hexagonal）－ＳｉＣ単結晶、４Ｈ－ＳｉＣ単結晶、６Ｈ－ＳｉＣ単結晶等を含む複数種のポリタイプを有している。この形態では、ウエハＷが４Ｈ－ＳｉＣ単結晶からなる例が示されるが、他のポリタイプは除外されない。
　ウエハＷは、一方側の第１主面１、他方側の第２主面２、ならびに、第１主面１および第２主面２を接続する側面３を有している。以下、第１主面１に沿う一方方向が第１方向Ｘと称され、第１主面１に沿って第１方向Ｘに直交する方向が第２方向Ｙと称され、第１主面１に垂直に直交する方向が垂直方向Ｚと称される。第１方向ＸがＳｉＣ単結晶のｍ軸方向であり、第２方向ＹがＳｉＣ単結晶のａ軸方向であってもよい。第１方向ＸがＳｉＣ単結晶のａ軸方向であり、第２方向ＹがＳｉＣ単結晶のｍ軸方向であってもよい。
　第１主面１および第２主面２は、ＳｉＣ単結晶のｃ面に面している。第１主面１はＳｉＣ単結晶のシリコン面に面し、第２主面２はＳｉＣ単結晶のカーボン面に面していることが好ましい。第１主面１および第２主面２は、ｃ面に対して所定のオフ方向に所定の角度で傾斜したオフ角を有していてもよい。つまり、ＳｉＣ単結晶のｃ軸は、垂直方向Ｚに対してオフ角分だけ傾斜していてもよい。オフ方向は、ＳｉＣ単結晶のａ軸方向（［１１－２０］方向）であることが好ましい。オフ角は、０°を超えて１０°以下であってもよい。オフ角は、５°以下であることが好ましい。オフ角は、２°以上４．５°以下であることが特に好ましい。
　ウエハＷは、側面３においてＳｉＣ単結晶の結晶方位を示す目印４を有している。目印４は、この形態では、垂直方向Ｚから見た平面視（以下、単に「平面視」という。）において直線状に切り欠かれたオリエンテーションフラットを含む。オリエンテーションフラットは、この形態では、第２方向Ｙに延びている。オリエンテーションフラットは、必ずしも第２方向Ｙに延びている必要はなく、第１方向Ｘに延びていてもよい。むろん、目印４は、第１方向Ｘに延びる第１オリエンテーションフラット、および、第２方向Ｙに延びる第１オリエンテーションフラットを含んでいてもよい。
　ウエハＷは、平面視において５０ｍｍ以上３００ｍｍ以下（つまり２インチ以上１２インチ以下）の直径を有していてもよい。ウエハＷの直径は、目印４外においてウエハＷの中心を通る弦の長さによって定義される。ウエハＷは、５０μｍ以上１０５０μｍ以下の厚さを有している。本実施形態に係る半導体装置の製造方法では、ウエハＷは、比較的厚さの小さい薄ウエハからなることが好ましい。この場合、ウエハＷの厚さは、５０μｍ以上２００μｍ以下であることが好ましい。
　ウエハＷは、第２主面２の表層部に形成されたｎ型（第１導電型）の第１領域５を含む。第１領域５は、第２主面２に沿って延びる層状に形成され、第２主面２および側面３から露出している。第１領域５は、４５μｍ以上１０００μｍ以下の厚さを有していてもよい。第１領域５の厚さは、２００μｍ以下であることが好ましい。第１領域５は、この形態では、半導体基板（具体的にはＳｉＣ半導体基板）からなり、第２主面２および側面３の一部を形成している。
　ウエハＷは、第１主面１の表層部に形成されたｎ型の第２領域６を含む。第２領域６は、第１領域５よりも低いｎ型不純物濃度を有し、ウエハＷ内において第１領域５に電気的に接続されている。第２領域６は、第１主面１に沿って延びる層状に形成され、第１主面１および側面３から露出している。第２領域６は、垂直方向Ｚに第１領域５の厚さ未満の厚さを有している。
　第２領域６の厚さは、５μｍ以上５０μｍ以下であってもよい。第２領域６の厚さは、１０μｍ以上３０μｍ以下であることが好ましい。第２領域６は、この形態では、エピタキシャル層（具体的にはＳｉＣエピタキシャル層）からなり、第１主面１および側面３の一部を形成している。つまり、ウエハＷは、ＳｉＣ半導体基板およびＳｉＣエピタキシャル層を含む積層構造を有している。
　ウエハＷは、第１主面１に設けられた複数のデバイス領域７および複数の切断予定ライン８を含む。複数のデバイス領域７は、平面視において四角形状にそれぞれ設定されている。複数のデバイス領域７は、この形態では、平面視において第１方向Ｘおよび第２方向Ｙに沿って行列状に配列されている。つまり、第１方向Ｘは複数のデバイス領域７の第１配列方向でもあり、第２方向Ｙは複数のデバイス領域７の第２配列方向でもある。
　複数のデバイス領域７は、平面視において第１主面１の周縁部から内方に間隔を空けてそれぞれ配列されている。つまり、ウエハＷは、複数のデバイス領域７を有する内方部、および、デバイス領域７を有さない周縁部を有している。複数の切断予定ライン８は、複数のデバイス領域７を区画するように第１方向Ｘおよび第２方向Ｙに沿って延びる格子状に設定されている。
　ウエハＷは、第１主面１において各デバイス領域７にそれぞれ形成された複数の機能デバイス９をさらに含む。各機能デバイス９は、各デバイス領域７の周縁から内方に間隔を空けて第２領域６の一部を利用して形成されている。各機能デバイス９は、スイッチングデバイス、整流デバイスおよび受動デバイスのうちの少なくとも１つを含んでいてもよい。
　スイッチングデバイスは、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、ＢＪＴ（Bipolar Junction Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Junction Transistor）およびＪＦＥＴ（Junction Field Effect Transistor）のうちの少なくとも１つを含んでいてもよい。整流デバイスは、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、ツェナーダイオード、ＳＢＤ（Schottky Barrier Diode）およびＦＲＤ（Fast Recovery Diode）のうちの少なくとも１つを含んでいてもよい。受動デバイスは、抵抗、コンデンサおよびコイルのうちの少なくとも１つを含んでいてもよい。
　各機能デバイス９は、スイッチングデバイス、整流デバイスおよび受動デバイスのうちの少なくとも２つが組み合わされた回路網（たとえばＬＳＩ等の集積回路）を含んでいてもよい。各機能デバイス９は、この形態では、ＳＢＤを含む。複数のデバイス領域７（機能デバイス９）の構造は同様であるので、以下では１つのデバイス領域７（機能デバイス９）の構造が説明される。
　ウエハＷは、デバイス領域７において第１主面１の表層部に形成されたｐ型（第２導電型）のガード領域１０を含む。ガード領域１０は、デバイス領域７の周縁から内方に間隔を空けて第２領域６の表層部に形成されている。ガード領域１０は、平面視においてデバイス領域７の内方部を取り囲む環状（この形態では四角環状）に形成されている。ガード領域１０は、デバイス領域７の内方部側の内縁部、および、デバイス領域７の周縁側の外縁部を有している。
　ウエハＷは、デバイス領域７において第１主面１を被覆する主面絶縁膜１１を含む。主面絶縁膜１１は、酸化シリコン膜を含んでいてもよい。主面絶縁膜１１は、デバイス領域７の内方部およびガード領域１０の内周部を露出させるコンタクト開口１２を有している。主面絶縁膜１１は、デバイス領域７の周縁から内方に間隔を空けてデバイス領域７の内方部を被覆し、デバイス領域７の周縁部から第１主面１（第２領域６）を露出させている。つまり、主面絶縁膜１１は、複数のデバイス領域７の境界部を露出させている。むろん、主面絶縁膜１１は、デバイス領域７の周縁部（複数のデバイス領域７の境界部）を被覆していてもよい。
　ウエハＷは、デバイス領域７において第１主面１を被覆する第１主面電極１３を含む。第１主面電極１３は、デバイス領域７の周縁から内方に間隔を空けて配置されている。第１主面電極１３は、この形態では、平面視においてデバイス領域７の周縁に沿う四角形状に形成されている。第１主面電極１３は、主面絶縁膜１１の上からコンタクト開口１２に入り込み、第１主面１およびガード領域１０の内縁部に電気的に接続されている。第１主面電極１３は、第２領域６（第１主面１）とショットキー接合を形成している。
　第１主面電極１３は、Ｔｉ系金属膜およびＡｌ系金属膜を含む積層構造を有していてもよい。Ｔｉ系金属膜は、Ｔｉ膜またはＴｉＮ膜からなる単層構造を有していてもよい。Ｔｉ系金属膜は、Ｔｉ膜およびＴｉＮ膜を任意の順序で含む積層構造を有していてもよい。Ａｌ系金属膜は、Ｔｉ系金属膜よりも厚いことが好ましい。Ａｌ系金属膜は、純Ａｌ膜（純度が９９％以上のＡｌ膜）、ＡｌＣｕ合金膜、ＡｌＳｉ合金膜、および、ＡｌＳｉＣｕ合金膜のうちの少なくとも一つを含んでいてもよい。
　ウエハＷは、デバイス領域７において第１主面電極１３を被覆する絶縁膜１４を含む。絶縁膜１４は、デバイス領域７の周縁から内方に間隔を空けて第１主面電極１３の周縁部を被覆している。絶縁膜１４は、デバイス領域７の内方部においてパッド開口１５を区画し、デバイス領域７の周縁部においてストリート開口１６を区画している。パッド開口１５は、第１主面電極１３の内方部を露出させている。ストリート開口１６は、デバイス領域７の周縁に沿って延び、第１主面１を露出させている。
　ストリート開口１６は、具体的には、第１方向Ｘおよび第２方向Ｙに隣り合う複数の絶縁膜１４によって第１方向Ｘおよび第２方向Ｙに延びる格子状に区画され、複数のデバイス領域７の境界部（複数の切断予定ライン８）を露出させている。デバイス領域７の周縁部を被覆する主面絶縁膜１１が形成されている場合、絶縁膜１４は主面絶縁膜１１を露出させるストリート開口１６を区画する。
　絶縁膜１４は、この形態では、第１主面電極１３側からこの順に積層された無機絶縁膜１７（無機膜）および有機絶縁膜１８（有機膜）を含む積層構造を有している。無機絶縁膜１７は、主面絶縁膜１１とは異なる絶縁材料を含むことが好ましい。無機絶縁膜１７は、この形態では、窒化シリコン膜からなる。有機絶縁膜１８は、無機絶縁膜１７よりも厚く、絶縁膜１４の本体を形成している。
　有機絶縁膜１８は、感光性樹脂からなることが好ましい。有機絶縁膜１８は、ポリイミド膜、ポリアミド膜およびポリベンゾオキサゾール膜のうちの少なくとも１つを含んでいてもよい。有機絶縁膜１８は、無機絶縁膜１７の内周部および外周部のいずれか一方または双方を露出させるように、無機絶縁膜１７を被覆していてもよい。有機絶縁膜１８は、この形態では、無機絶縁膜１７の内周部および外周部の双方を露出させ、無機絶縁膜１７とパッド開口１５およびストリート開口１６を区画している。
　ウエハＷは、デバイス領域７において、パッド開口１５内に配置され、第１主面電極１３の内方部を被覆するパッド電極１９を含む。パッド電極１９は、パッド開口１５内に位置する電極面を有し、パッド開口１５外に配置されていない。パッド電極１９は、第１主面電極１３の上に積層されたＮｉ膜、Ｎｉ膜の上に積層されたＰｄ膜、および、Ｐｄ膜の上に積層されたＡｕ膜を含む積層構造を有していてもよい。
　絶縁膜１４およびパッド電極１９の有無は任意である。したがって、絶縁膜１４を有し、パッド電極１９を有さないウエハＷが採用されてもよい。また、絶縁膜１４を有さず、パッド電極１９を有するウエハＷが採用されてもよい。また、絶縁膜１４およびパッド電極１９を有さないウエハＷが採用されてもよい。
　図３は、第１実施形態に係る支持ステージ２０Ａを示す平面図である。図４は、図３に示すIV-IV線に沿う断面図である。図５は、図３に示すV-V線に沿う断面図である。支持ステージ２０Ａは、支持対象であるウエハＷを支持するための治具である。図４および図５では、ウエハＷが二点鎖線によって示されている。
　図３～図５を参照して、支持ステージ２０Ａは、金属製の基底部２１を含む。基底部２１は、ステンレス（たとえばＳＵＳ３０３やＳＵＳ３０４等）製であってもよい。基底部２１は、この形態では、円盤状に形成されている。基底部２１は、一方側の第１板面２２、他方側の第２板面２３、ならびに、第１板面２２および第２板面２３を接続する側壁２４を有している。基底部２１は、ウエハＷの直径を超える直径を有していることが好ましい。基底部２１の直径は、第１板面２２（第２板面２３）の中心を通る弦の長さによって定義される。基底部２１の直径は、ウエハＷの位置決め精度の観点から、ウエハＷの直径よりも１ｍｍ以上２０ｍｍ以下の値だけ大きいことが好ましい。
　支持ステージ２０Ａは、基底部２１において第１板面２２の周縁部に突設された金属製の支持部２５を含む。支持部２５は、ステンレス（たとえばＳＵＳ３０３やＳＵＳ３０４等）製であってもよい。支持部２５は、この形態では、基底部２１と一体的に形成されている。支持部２５は、ウエハＷの第２主面２が当接され、第１板面２２（基底部２１）から離間した状態でウエハＷを支持するように構成されている。以下、「支持部２５に対する第２主面２の当接」には、ウエハＷの第２主面２が支持部２５に直接当接される場合が含まれる他、ウエハＷの第２主面２が緩衝材（たとえば樹脂等）等の他の部材を介して支持部２５に間接的に当接される場合も含まれる。
　支持部２５は、この形態では、第１板面２２の周縁に沿って延びる帯状に突設されている。支持部２５は、具体的には、平面視において第１板面２２の内方部を取り囲む環状（この形態では円環状）に突設され、第１板面２２と円形状のリセスを区画している。支持部２５は、全周に亘ってウエハＷの第２主面２の周縁部に当接される。支持部２５は、具体的には、平面視においてウエハＷが当接された状態においてウエハＷのうちデバイス領域７を有さない周縁部に重なるように構成されていることが好ましい。この場合、支持部２５は、平面視において複数のデバイス領域７に重ならないように構成されていることが特に好ましい。
　支持部２５は、第２主面２が当接される当接面２６、支持ステージ２０Ａの内方側の内壁２７、および、支持ステージ２０Ａの周縁側の外壁２８を有している。当接面２６は、第２主面２に対して平行に延びる平坦面からなることが好ましい。内壁２７は、支持ステージ２０Ａの第１板面２２に連なり、第１板面２２と前記リセスを区画している。外壁２８は、支持ステージ２０Ａの側壁２４に連なっている。むろん、外壁２８は、側壁２４に対して第１板面２２の内方側に位置していてもよい。
　支持部２５は、この形態では、円弧当接部２９および直線当接部３０を有している。円弧当接部２９は、ウエハＷの目印４（オリエンテーションフラット）外の円弧部に沿って円弧状に延びる辺を有し、当該円弧部に当接される部分である。直線当接部３０は、当該目印４に沿って直線状に延びる辺を有し、ウエハＷの目印４に当接される部分である。直線当接部３０は、円弧当接部２９よりも幅広に形成されている。
　支持部２５の幅は、１ｍｍ以上２０ｍｍ以下の範囲に収まることが好ましい。支持部２５の幅は、支持部２５が延びる方向に直交する方向の幅である。支持部２５の厚さは、１ｍｍ以上１０ｍｍ以下であることが好ましい。支持部２５の幅に対する厚さの比は、１以下であることが好ましい。支持部２５の厚さは、支持部２５の垂直方向Ｚの厚さである。支持部２５は、切削加工やプレス加工等によって基底部２１の第１板面２２の一部を第２板面２３に向けて窪ませることによって形成されていてもよい。むろん、支持部２５は、基底部２１とは別体からなり、溶設（溶着）、圧設（圧着）、嵌合、ねじ止め等によって支持ステージ２０Ａに取り付けられていてもよい。
　支持ステージ２０Ａは、支持部２５に設けられた少なくとも１つの吸引溝３１を含む。吸引溝３１は、支持部２５側から基底部２１側に向かう吸引力が外部から付与される溝であり、当接面２６に設けられている。吸引溝３１は、当接面２６に第２主面２が当接された状態において、当該第２主面２に吸引力（吸着力）が付与されるように構成されている。
　吸引溝３１の個数は任意である。支持ステージ２０Ａは、この形態では、複数の吸引溝３１を含む。複数の吸引溝３１は、この形態では、支持部２５の内壁２７側の第１吸引溝３１Ａ、および、支持部２５の外壁２８側の第２吸引溝３１Ｂを含む。第１吸引溝３１Ａは、平面視において内壁２７に沿って延びる帯状に形成されている。第１吸引溝３１Ａは、この形態では、平面視において内壁２７を取り囲む環状（この形態では円環状）に形成されている。むろん、第１吸引溝３１Ａは、平面視において内壁２７に沿って延びる有端帯状に形成されていてもよい。
　第２吸引溝３１Ｂは、第１吸引溝３１Ａおよび外壁２８の間の領域において第１吸引溝３１Ａから外壁２８側に間隔を空けて当接面２６に形成されている。第２吸引溝３１Ｂは、平面視において第１吸引溝３１Ａに沿って延びる帯状に形成されている。第２吸引溝３１Ｂは、この形態では、平面視において第１吸引溝３１Ａを取り囲む環状（この形態では円環状）に形成されている。むろん、第２吸引溝３１Ｂは、平面視において第１吸引溝３１Ａに沿って延びる有端帯状に形成されていてもよい。
　第１吸引溝３１Ａおよび第２吸引溝３１Ｂは、円弧部３２および直線部３３をそれぞれ含む。円弧部３２は、支持部２５の円弧当接部２９に沿って円弧状に延びる部分である。直線部３３は、支持部２５の直線当接部３０に沿って直線状に延びる部分である。第１吸引溝３１Ａおよび第２吸引溝３１Ｂは、有端帯状に形成されている場合においても、円弧部３２および直線部３３をそれぞれ含むことが好ましい。
　各吸引溝３１の幅は、１ｍｍ以上５ｍｍ以下の範囲に収まることが好ましい。各吸引溝３１の幅は、各吸引溝３１が延びる方向に直交する方向の幅である。各吸引溝３１の深さは、支持部２５の深さ以下であることが好ましい。各吸引溝３１の深さは、支持部２５の深さ未満であることが好ましい。各吸引溝３１の深さは、１ｍｍ以上１０ｍｍ以下であってもよい。
　支持ステージ２０Ａは、各吸引溝３１に連通するように基底部２１および支持部２５のいずれか一方または双方（この形態では双方）の内部に設けられた吸引孔３４を含む。吸引孔３４は、外部からの吸引力を吸引溝３１に付与するための吸引流路を区画している。吸引孔３４は、この形態では、支持部２５の直線当接部３０側に設けられている。
　吸引孔３４は、具体的には、支持部２５側の第１孔３４ａ、および、基底部２１側の第２孔３４ｂを含む。第１孔３４ａは、各吸引溝３１（直線部３３）に連通するように当接面２６から第２板面２３側に向けて掘り下がっている。第１孔３４ａは、平面視において円形状や四角形状に形成されていてもよい。第２孔３４ｂは、基底部２１において支持部２５の下方に位置する部分に設けられている。
　第２孔３４ｂは、基底部２１の側壁２４から第１板面２２に沿う横方向（この形態では第１方向Ｘ）に延び、第１孔３４ａに連通している。第２孔３４ｂは、側壁２４の法線方向から見て円形状や四角形状に形成されていてもよい。むろん、吸引孔３４は、支持部２５の円弧当接部２９側に設けられている。また、第１孔３４ａおよび第２孔３４ｂは、基底部２１および支持部２５を垂直方向Ｚに貫通するように形成されていてもよい。
　支持ステージ２０Ａは、基底部２１の内方部に設けられた少なくとも１つ（この形態では１つ）の噴出孔３５（ejecting hole）を含む（添付図面の太線部参照。以下、同じ。）。噴出孔３５は、「吐出孔」と称されてもよい。噴出孔３５は、外部から気体が供給され、ウエハＷの第２主面２に向けて気体を噴出させるように構成されている。噴出孔３５は、具体的には、外部からウエハＷの反り（warpage）を矯正する流量（圧力）を有する気体が供給され、かつ、当該気体が当該圧力を保持した状態で第２主面２に向けて噴出されるように構成されている。気体は、空気であってもよい。
　噴出孔３５は、支持部２５から間隔を空けて支持部２５によって取り囲まれた領域に設けられている。噴出孔３５は、第１板面２２および第２板面２３を垂直方向Ｚに貫通している。噴出孔３５は、第１板面２２の中央部に設けられていることが好ましい。噴出孔３５は、基底部２１の中心からずれた位置に設けられていることが好ましい。噴出孔３５は、基底部２１の中心からの距離が支持部２５からの距離未満となる位置に設けられていることが好ましい。
　噴出孔３５は、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙのいずれか一方または双方にずれて設けられていてもよい。噴出孔３５は、この形態では、第１板面２２の中心から第１方向Ｘの一方側（直線当接部３０とは反対側）に間隔を空けて設けられている。つまり、噴出孔３５は、第１板面２２の中心から直線当接部３０（ウエハＷのオリエンテーションフラット）の延在方向に直交する方向に間隔を空けて配置されている。
　噴出孔３５は、この形態では、平面視において円形状に形成されている。噴出孔３５の平面形状は任意である。噴出孔３５は、平面視において四角形状、六角形状、楕円形状等に形成されていてもよい。噴出孔３５の幅（最大値）は、各吸引溝３１の幅を超えていることが好ましい。噴出孔３５の幅は、複数の吸引溝３１の幅の合計値を超えていることが特に好ましい。噴出孔３５の幅は、１ｍｍ以上２０ｍｍ以下であってもよい。噴出孔３５の幅は、この形態では、噴出孔３５の中心を通る弦の長さによって定義される。
　支持ステージ２０Ａは、基底部２１および支持部２５のいずれか一方または双方（この形態では基底部２１）に設けられた少なくとも１つ（この形態では１つ）の排気孔３６を含む（図３の細線部参照）。排気孔３６は、基底部２１、支持部２５およびウエハＷ（第２主面２）の間の空間Ｓから、噴出孔３５から噴出された気体を排出するように構成されている。つまり、排気孔３６は、噴出気体に起因する空間Ｓの気圧の上昇を抑制するように構成されている。
　排気孔３６は、支持部２５および噴出孔３５から間隔を空けて支持部２５によって取り囲まれた領域に設けられている。排気孔３６は、第１板面２２および第２板面２３を垂直方向Ｚに貫通している。排気孔３６は、第１板面２２の中央部において噴出孔３５に隣り合って設けられていることが好ましい。排気孔３６は、基底部２１の中心からずれた位置に設けられていることが好ましい。排気孔３６は、基底部２１の中心からの距離が支持部２５からの距離未満となる位置に設けられていることが好ましい。
　排気孔３６は、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙのいずれか一方または双方にずれて設けられていてもよい。排気孔３６は、この形態では、第１板面２２の中心から第１方向Ｘの他方側（直線当接部３０側）に間隔を空けて設けられている。つまり、排気孔３６は、第１板面２２の中心から直線当接部３０（ウエハＷのオリエンテーションフラット）の延在方向に直交する方向に間隔を空けて配置されている。また、排気孔３６は、平面視において第１板面２２の中心を挟んで噴出孔３５に対向している。つまり、直線当接部３０に直交するラインを設定した場合、排気孔３６は噴出孔３５と共に当該ライン上に位置している。排気孔３６は、噴出孔３５と共に第１板面２２の中心を取り囲む同心円上に位置していることが好ましい。
　排気孔３６は、この形態では、平面視において円形状に形成されている。排気孔３６の平面形状は任意である。排気孔３６は、平面視において四角形状、六角形状、楕円形状等に形成されていてもよい。排気孔３６の幅（最大値）は、各吸引溝３１の幅を超えていることが好ましい。排気孔３６の幅は、複数の吸引溝３１の幅の合計値を超えていることが特に好ましい。排気孔３６の幅は、１ｍｍ以上２０ｍｍ以下であってもよい。排気孔３６の幅は、この形態では、排気孔３６の中心を通る弦の長さによって定義される。排気孔３６の幅は、噴出孔３５の幅以上であってもよいし、噴出孔３５の幅未満であってもよい。排気孔３６の幅は、この形態では、噴出孔３５の幅とほぼ等しい。
　図６は、図３に示す支持ステージ２０Ａが適用された支持装置４０の一形態例を示す模式図である。図６では、ウエハＷが二点鎖線によって示されている。図６を参照して、支持装置４０は、支持ステージ２０ＡによってウエハＷを第２主面２側から吸着支持し、当該ウエハＷの第１主面１に対して所定の処理を実行する処理装置である。支持装置４０は、支持ステージ２０Ａ、吸引ユニット４１、気体供給ユニット４２、処理ユニット４３、および、制御ユニット４４を含む。
　吸引ユニット４１は、たとえば、吸引ポンプ（たとえば真空ポンプ）を含み、第１配管４５を介して吸引孔３４に接続されている。気体供給ユニット４２は、たとえば、気体供給ポンプ（たとえばエアコンプレッサ）を含み、第２配管４６を介して噴出孔３５に接続されている。噴出孔３５から噴出された気体は、ウエハＷの第２主面２に接触し、排気孔３６を介して外部に排出される。つまり、気体供給ユニット４２は、基底部２１、支持部２５およびウエハＷによって仕切られる空間Ｓを加圧する加圧ユニットではない。
　処理ユニット４３は、ウエハＷの第１主面１に対して予め定められた処理を実行するように構成されている。処理ユニット４３は、この形態では、第１主面１側に付着した異物を粘着性のテープ４７によって除去するテープ搬送ユニットからなる。処理ユニット４３は、一例として、粘着性のテープ４７、テープ４７を巻き出す第１ローラ４８、ウエハＷの第１主面１にテープ４７を貼着させる第２ローラ４９、および、異物が付着したテープ４７を巻き取る第３ローラ５０を含んでいてもよい。
　制御ユニット４４は、吸引ユニット４１、気体供給ユニット４２および処理ユニット４３に接続され、吸引ユニット４１、気体供給ユニット４２および処理ユニット４３を制御する。制御ユニット４４は、ＣＰＵおよびメモリ（たとえばＲＯＭ、ＲＡＭ、不揮発性メモリ等）を含み、メモリに格納された所定の処理レシピに基づいて吸引ユニット４１、気体供給ユニット４２および処理ユニット４３を所定の処理動作で制御する。
　図７は、半導体装置の製造方法の一例を示すフローチャートである。図８Ａ～図８Ｊは、半導体装置の製造方法の一工程を説明するための模式図である。図８Ａ～図８Ｊでは、複数のデバイス領域７および複数の切断予定ライン８が二点鎖線によって示されている。
　図８Ａを参照して、まず、ウエハＷの用意工程が実施される（図７のステップＳ１）。次に、図８Ｂを参照して、ウエハ支持板５１が別途用意され、当該ウエハ支持板５１によるウエハＷの支持工程が実施される（図７のステップＳ２）。ウエハ支持板５１の材料は、ウエハＷを第１主面１側から支持できる限り、任意である。ウエハ支持板５１は、ウエハＷと同種の素材からなっていてもよいし、ウエハＷとは異なる素材からなっていてもよい。
　ウエハ支持板５１は、円盤状に加工された無機物板、有機物板、金属板、結晶板または非晶質板からなっていてもよい。ウエハ支持板５１は、光透過性を有する素材または透明な素材からなることが好ましい。ウエハ支持板５１は、この形態では、非晶質板（具体的にはガラス板（酸化シリコン板））からなる。ウエハ支持板５１が結晶板または非晶質板からなる場合、ウエハ支持板５１は不純物無添加であることが好ましい。
　ウエハ支持板５１は、一方側（ウエハＷ側）の第１支持板面５２、他方側の第２支持板面５３、ならびに、第１支持板面５２および第２支持板面５３を接続する支持側面５４を有している。ウエハ支持板５１の直径および厚さは任意である。ただし、ハンドリングの観点から、ウエハ支持板５１は、ウエハＷの直径以上の直径を有していることが好ましい。また、ウエハ支持板５１は、ウエハＷの厚さ以上の厚さを有していることが好ましい。ウエハ支持板５１は、この形態では、ウエハＷの直径および厚さを超える直径および厚さを有している。ウエハ支持板５１の角部は、面取りされていてもよい。
　ウエハ支持板５１の第１支持板面５２は、接着剤および離型剤を含む接着層５５を介してウエハＷの第１主面１に貼着される。接着層５５は、接着剤および離型剤が分離して形成された積層膜であってもよいし、接着剤内に離型剤が含まれる単層膜であってもよい。接着層５５は、この形態では、第１主面１側からこの順に積層された接着剤膜５５ａおよび離型剤膜５５ｂを含む。接着剤膜５５ａは、液状の接着剤を第１主面１の上に塗布することにより、または、フィルム状の接着剤を第１主面１の上に貼着することによって形成されてもよい。離型剤膜５５ｂは、液状の離型剤を接着剤膜５５ａの上に塗布することにより、または、フィルム状の離型剤を接着剤膜５５ａの上に貼着することによって形成されてもよい。
　接着剤膜５５ａおよび離型剤膜５５ｂは、接着剤および離型剤を含む単層フィルムまたは積層フィルムを第１主面１に貼着することによって形成されてもよい。接着剤（接着剤膜５５ａ）は、ＵＶ硬化性樹脂、熱硬化性樹脂および熱可塑性樹脂膜のうちの少なくとも１つを含んでいてもよい。離型剤（離型剤膜５５ｂ）は、接着剤（接着剤膜５５ａ）とは異なる物性を有する樹脂からなる。離型剤（離型剤膜５５ｂ）は、熱硬化性樹脂および熱可塑性樹脂膜のうちの少なくとも１つを含んでいてもよい。
　次に、図８Ｃを参照して、ウエハＷの薄化工程が実施される（図７のステップＳ３）。この工程では、ウエハＷがウエハ支持板５１によって支持された状態で第２主面２が研削される。第２主面２の研削工程は、ＣＭＰ（Chemical Mechanical Polishing）法によって実施されてもよい。これにより、ウエハＷが所望の厚さになるまで薄化される。
　ウエハＷは、この形態では、１５０μｍ未満の厚さになるまで薄化される。ウエハＷは、薄化後において、５μｍ以上１００μｍ以下の厚さを有していることが好ましい。この場合、ウエハＷは、薄化後において、第１領域５（半導体基板）および第２領域６（エピタキシャル層）を含む積層構造を有していてもよいし、第２領域６（エピタキシャル層）からなる単層構造を有していてもよい。つまり、第１領域５および第２領域６を含む積層構造を有する半導体装置が製造されてもよいし、第２領域６からなる単層構造を有する半導体装置が製造されてもよい。
　次に、図８Ｄを参照して、ウエハ支持板５１の除去工程が実施される（図７のステップＳ４）。この工程では、レーザ照射法によって接着層５５にレーザ光（たとえばＹＡＧレーザ）が照射され、接着層５５に含まれる離型剤が炭化される。この形態では、レーザ光が離型剤膜５５ｂに照射され、離型剤膜５５ｂが炭化される。レーザ光は、ウエハ支持板５１の第２支持板面５３側からウエハ支持板５１を介して離型剤膜５５ｂに照射されることが好ましい。この工程によれば、遮蔽物の少ないウエハ支持板５１側から離型剤膜５５ｂに向けてレーザ光が照射されるため、離型剤膜５５ｂが適切に炭化される。また、レーザ光がウエハＷを介さずに離型剤膜５５ｂに照射されるため、レーザ光に起因するウエハＷのダメージが抑制される。
　次に、図８Ｅを参照して、ウエハ支持板５１がウエハＷから剥離される。ウエハ支持板５１の剥離後、接着層５５の一部がウエハＷの第１主面１の上に付着した状態で残存する。この形態では、接着層５５の接着剤膜５５ａがウエハＷの第１主面１の上に付着した状態で残存する。ウエハ支持板５１から解放された薄化後のウエハＷは、この形態では、第１主面１の上に曲率中心を有する反りを有している。つまり、ウエハＷは、中央部の高さ位置が周縁部の高さ位置に対して相対的に下方に位置する凹湾曲状の反りを有している。ウエハＷの反りは、第１主面１側の構造物（たとえば第１主面電極１３等）の応力に起因して生じている。
　ウエハＷは、具体的には、第１主面１に沿う方向に関して、ＳｉＣ単結晶の第１結晶軸に沿って延びる反り始点部５７を中央部に有している。反り始点部５７は、この形態では、谷折り状である。ウエハＷの反りは、反り始点部５７からＳｉＣ単結晶の第１結晶軸に直交するＳｉＣ単結晶の第２結晶軸側に離れるに従って第１主面１（シリコン面）および第２主面２（カーボン面）が上向きに傾斜する谷折り状に形成される。第１結晶軸がＳｉＣ単結晶のｍ軸方向であり、第２結晶軸がＳｉＣ単結晶のａ軸方向であってもよい。第１結晶軸がＳｉＣ単結晶のａ軸方向であり、第２結晶軸がＳｉＣ単結晶のｍ軸方向であってもよい。
　ウエハＷの周縁において反り始点部５７上に位置する２点は、同一平面上に位置する。ウエハＷの周縁において反り始点部５７に直交する第２結晶軸上に位置する２点は、反りに起因して、反り始点部５７上に位置する２点とは異なる平面上（反り始点部５７に対して相対的に上方に位置する平面上）に位置する。
　反り始点部５７に対して第２結晶軸の一方側に生じる反りの大きさ、および、反り始点部５７に対して第２結晶軸の他方側に生じる反りの大きさは一致するとは限らない。したがって、ウエハＷの周縁において１つの第２結晶軸上に位置する２点は、同一平面上に位置していてもよいし、異なる平面上に位置していてもよい。ウエハＷは、１００μｍ以上１００００μｍ以下の反り量Ａｗを有していてもよい。ウエハＷの反り量Ａｗは、ウエハＷを平面に配置した場合に当該平面および第２主面２の間に形成される間隙の垂直方向Ｚに沿う最大距離によって定義される。
　図８Ｆを参照して、ウエハＷの薄化工程後、第１主面１の上に付着した異物（この形態では接着剤膜５５ａ）を有するウエハＷが、支持装置４０内に搬入される（図７のステップＳ５）。ウエハＷは、第２主面２が支持ステージ２０Ａの支持部２５に当接される姿勢で支持ステージ２０Ａの上に載置される（図７のステップＳ６）。次に、図８Ｇを参照して、吸引ユニット４１がオン状態に制御され、吸引溝３１に吸引力が付与される。これにより、支持ステージ２０Ａ側に向かう吸引力が吸引溝３１から第２主面２の周縁部に付与され、ウエハＷが支持部２５によって吸着支持される。
　ウエハＷの中央部は支持部２５の当接面２６に対して基底部２１の第１板面２２側に位置し、ウエハＷの周縁部は支持部２５の当接面２６の上に位置していてもよい。ウエハＷは、第１板面２２から離間していることが好ましい。ウエハＷの周縁部は、反りに起因して、吸引方向とは反対側の方向（つまり支持部２５から離れる方向）に付勢された応力を有している。そのため、当接面２６に対する第２主面２の吸着が不十分な状態になっている。反りに起因する間隙が第２主面２および当接面２６の間に形成されている場合が、吸着が不十分な場合の一態様として例示される。
　次に、図８Ｈを参照して、ウエハＷの反りの矯正工程が実施される（図７のステップＳ７）。この工程では、排気孔３６が開放された状態で気体供給ユニット４２がオン状態に制御され、ウエハＷの反りを矯正する流量（圧力）を有する気体が噴出孔３５に供給される。噴出孔３５は、第２主面２に向けて反りを矯正する流量（圧力）を有する気体を噴出する。噴出気体は、この形態では、第２主面２の中央部に接触させられる。噴出気体は、具体的には、ウエハＷの反り始点部５７、または、当該反り始点部５７の近傍に接触させられる。
　これにより、基底部２１（第１板面２２）から離れる方向の押圧力（矯正力）が第２主面２の中央部に付与される。つまり、この工程では、基底部２１に向かう方向の吸引力が第２主面２の周縁部に付与され、基底部２１から離れる方向の押圧力が第２主面２の中央部に付与される。押圧力が吸引力を超えると、ウエハＷが支持部２５から脱落する。したがって、押圧力は、吸引力以下の範囲（好ましくは吸引力未満の範囲）に調節される。
　この工程により、ウエハＷの中央部が基底部２１から離れる方向に向けて変位し、ウエハＷの反りが矯正される。これにより、第２主面２および当接面２６の間の間隙が縮小される結果、当接面２６に対する第２主面２の吸着力が増加する。噴出気体は、ウエハＷに接触した後、基底部２１、支持部２５およびウエハＷによって仕切られた空間Ｓから排気孔３６を介して外部に排出される。これにより、反りの矯正工程中における空間Ｓ内の気圧の上昇が抑制される。
　次に、図８Ｉを参照して、ウエハＷの第１主面１に対して所定の処理工程が実施される（図７のステップＳ８）。第１主面１側の処理工程は、反りの矯正工程と並行して実施される。処理工程は、この形態では、処理ユニット４３による第１主面１の異物の除去工程（この形態では接着剤膜５５ａの剥離工程）を含む。処理ユニット４３は、接着剤膜５５ａに貼着されるように第１主面１の上に粘着性のテープ４７を供給し、接着剤膜５５ａが貼着されたテープ４７を巻き取ることによって、第１主面１から接着剤膜５５ａを剥離する。
　この工程では、第１主面１に対するテープ４７の引っ張り力が、第２主面２に対する気体の押圧力に加算される。したがって、この工程は、噴出気体の押圧力およびテープ４７の引っ張り力の加算値が、支持部２５側の吸引力を超えない範囲で実施される。換言すると、噴出気体の押圧力およびテープ４７の引っ張り力の加算値は、吸引力以下の範囲（好ましくは吸引力未満の範囲）に調節される。処理ユニット４３からウエハＷに対して押圧力が付与される場合、当該押圧力はテープ４７の引っ張り力以下に調整されることが好ましい。第１主面１の処理工程では、ウエハＷの反りが矯正されているため、第１主面１に対して適切な処理を施すことができる。つまり、反りの低減によって、第１主面１から接着剤膜５５ａを適切に除去できる。
　図８Ｊを参照して、第１主面１の処理工程後、ウエハＷが支持装置４０から搬出され（図７のステップＳ９）、第２主面２の上に第２主面電極５８が形成される（図７のステップＳ１０）。第２主面電極５８の形成後のウエハＷは、第２主面電極５８の応力に起因する谷折り状または山折り状の反りを有していてもよいその後、ウエハＷが、切断予定ライン８に沿って切断され、複数のワイドバンドギャップ半導体装置（この形態ではＳｉＣ半導体装置）が切り出される（図７のステップＳ１１）。以上を含む工程を経て、半導体装置が製造される。
　第２主面電極５８の形成工程（図７のステップＳ１０）は、ウエハＷの薄化工程後（図７のステップＳ３）において任意のタイミングで実施できる。たとえば、第２主面電極５８の形成工程（図７のステップＳ１０）は、ウエハＷの薄化工程後（図７のステップＳ３）、ウエハ支持板５１の除去工程前（図７のステップＳ４）に実施されてもよい。
　この場合、ウエハ支持板５１の除去工程（図７のステップＳ４）からウエハＷの搬出工程（図７のステップＳ９）までの各工程は、第２主面２の上に第２主面電極５８が形成された状態で行われる。したがって、ウエハＷは、第２主面電極５８が支持ステージ２０Ａの支持部２５に当接される姿勢で支持ステージ２０Ａの上に載置される（図７のステップＳ６）。ウエハＷの第２主面２が第２主面電極５８を介して支持部２５に当接される場合も、「支持部２５に対する第２主面２の当接」に含まれる。
　図９は、排気孔３６を閉塞し、気圧制御を加えた場合の反りの処理結果を示すグラフである。図９において縦軸は支持部２５に対するウエハＷの吸着力［ｋＰａ］を示し、横軸は空間Ｓ内の気圧［ｋＰａ］を示している。ここでは、吸引溝３１に付与される吸引力が一定の値に固定されている。
　図９には、第１折れ線Ｌ１、第２折れ線Ｌ２および処理可能線ＬＰ（破線参照）が示されている。第１折れ線Ｌ１は、Ｓｉ単結晶のウエハＷが採用された場合の結果を示している。第２折れ線Ｌ２は、高硬度のウエハＷ（ＳｉＣ単結晶のウエハＷ）が採用された場合の結果を示している。処理可能線ＬＰは、ウエハＷが支持ステージ２０Ａから脱落されることなく一連の処理工程が実行されるラインを示している。
　第１折れ線Ｌ１を参照して、Ｓｉ単結晶のウエハＷの場合、支持部２５に対するウエハＷの吸着力は、空間Ｓの気圧の増加に伴って増加した。これは、Ｓｉ単結晶のウエハＷの反りの矯正量の増加に伴って、当該ウエハＷに対する吸着力が増加したことを意味する。ウエハＷに対する吸着力は、空間Ｓの気圧が第１気圧Ｐ１および第２気圧Ｐ２（Ｐ１＜Ｐ２）の間の範囲において処理可能線ＬＰを超えた。一方、ウエハＷに対する吸着力は、空間Ｓの気圧が第２気圧Ｐ２を超えると、急激に低下した。つまり、Ｓｉ単結晶のウエハＷを押し上げる力が吸引力を上回った結果、当該ウエハＷが支持部２５から脱落した。
　第２折れ線Ｌ２を参照して、高硬度のウエハＷの場合、支持部２５に対するウエハＷの吸着力は、空間Ｓの気圧の増加に伴って増加した。これは、高硬度のウエハＷの反りの矯正量の増加に伴って、当該ウエハＷに対する吸着力が増加したことを意味する。しかし、ウエハＷに対する吸着力は、空間Ｓの気圧を第２気圧Ｐ２よりも大きい第３気圧Ｐ３（Ｐ２＜Ｐ３）まで増加させても処理可能線ＬＰを超えなかった。ウエハＷに対する吸着力は、空間Ｓの気圧が第３気圧Ｐ３を超えると、急激に低下した。つまり、高硬度のウエハＷでは、反りの矯正に至る前に当該ウエハＷを押し上げる力が吸引力を上回り、当該ウエハＷが支持部２５から脱落した。
　排気孔３６が閉塞されている場合、空間Ｓの気圧が上昇する。つまり、気圧制御の場合、ウエハＷの第２主面２のうち第１板面２２に対向する領域の全域にウエハＷを押し上げる力が生じる。Ｓｉ単結晶のウエハＷは、比較的低い硬度を有し、変形しやすい。したがって、Ｓｉ単結晶のウエハＷの反りは、比較的低い気圧によって矯正される。一方、高硬度のウエハＷは、Ｓｉ単結晶のウエハＷと比較して高い硬度を有し、変形し難い。したがって、高硬度のウエハＷの反りは、Ｓｉ単結晶のウエハＷに適用される気圧よりも高い気圧によって矯正される。
　しかし、高硬度のウエハＷの場合、気圧を高め過ぎると、反りの矯正前に噴出気体に起因する気圧および押圧力の加算値が吸引力を超える結果、ウエハＷが支持ステージ２０Ａから脱落する。高硬度のウエハＷの場合、吸引溝３１からウエハＷに付与される吸引力（吸着力）を高め、これに応じて気圧を高める処置を取ることも考えられる。しかし、この場合、高硬度のウエハＷに過剰な負荷が生じるため、好ましいとは言えない。したがって、高硬度のウエハＷに係る気圧制御では、Ｓｉ単結晶のウエハＷに係る気圧制御とは異なり、気圧、押圧力および吸引力のバランスを取るための高度な制御が要求される。
　図１０は、排気孔３６を開放し、気圧制御を加えない場合の反りの処理結果を示すグラフである。図１０において縦軸は支持部２５に対するウエハＷの吸着力［ｋＰａ］を示し、横軸は噴出孔３５からの噴出気体の流量［Ｌ／ｍｉｎ］を示している。ここでは、気圧制御（図９参照）の場合と同様に、吸引溝３１に付与される吸引力が一定の値に固定されている。図１０には、第３折れ線Ｌ３および前述の処理可能線ＬＰが示されている。第３折れ線Ｌ３は、高硬度のウエハＷ（ＳｉＣ単結晶のウエハＷ）が採用された場合の結果を示している。
　第３折れ線Ｌ３を参照して、支持部２５に対する高硬度のウエハＷの吸着力は、噴出気体の流量の増加に伴って増加した。これは、高硬度のウエハＷの反りの矯正量の増加に伴って、当該ウエハＷに対する吸着力が増加したことを意味する。ウエハＷの吸着力は、噴出気体の流量が第１流量Ｆ１および第２流量Ｆ２（Ｆ１＜Ｆ２）の間の範囲において処理可能線ＬＰを超えた。第１流量Ｆ１は０Ｌ／ｍｉｎを超える値である。一方、ウエハＷの吸着力は、噴出気体の流量が第２流量Ｆ２を超えると、急激に低下した。つまり、高硬度のウエハＷを押し上げる力が吸引力を上回った結果、当該ウエハＷが支持部２５から脱落した。
　排気孔３６を開放した場合、反りを矯正する押圧力が噴出気体からウエハＷに付与される一方で、空間Ｓの気圧の上昇が抑制される。とりわけ、この形態では、噴出気体がウエハＷの反りの起点となる箇所（この形態ではウエハＷの内方部）に局所的に吹き付けられる。つまり、ウエハＷの周縁部においてウエハＷに対する吸引力（吸着力）が付与される一方で、ウエハＷの内方部においてウエハＷの反りを矯正する押圧力が局所的に付与される。
　したがって、ウエハＷを押し上げる力がウエハＷの第２主面２の広範囲に生じることを抑制できるため、支持部２５からの脱落を抑制しながらウエハＷの反りを矯正できる。また、噴出気体の流量調整によってウエハＷの反りが矯正されるため、気圧制御と比較して高度な制御が要求されない。また、ウエハＷに対する噴出気体の接触部が局所的であるため、ウエハＷに対する負荷を低減できる。
　以上、支持ステージ２０Ａは、基底部２１、支持部２５、吸引溝３１、噴出孔３５および排気孔３６を含む。支持部２５は、基底部２１の周縁部に突設され、ウエハＷの第２主面２（支持面）が当接されるように構成されている。吸引溝３１は、支持部２５に設けられ、第２主面２に対する吸引力が付与されるように構成されている。噴出孔３５は、基底部２１の内方部に設けられ、第２主面２に向けて気体が噴出されるように構成されている。排気孔３６は、基底部２１および支持部２５の少なくとも一方（この形態では基底部２１）に設けられ、基底部２１、支持部２５および支持面の間の空間Ｓから気体を排出するように構成されている。この構造によれば、ウエハＷの反りを矯正できる支持ステージ２０Ａを提供できる。支持ステージ２０Ａは、気体の流量制御によるウエハＷの反りの矯正に有効である。
　図１１は、第２実施形態に係る支持ステージ２０Ｂを示す平面図である。支持ステージ２０Ｂは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１１を参照して、支持ステージ２０Ｂは、第１板面２２の中心から第２方向Ｙの一方側に間隔を空けて設けられた噴出孔３５を含む。つまり、噴出孔３５は、第１板面２２の中心から直線当接部３０（ウエハＷのオリエンテーションフラット）の延在方向に間隔を空けて配置されている。
　支持ステージ２０Ｂは、第１板面２２の中心から第２方向Ｙの他方側に間隔を空けて設けられた排気孔３６を含む。つまり、排気孔３６は、第１板面２２の中心から直線当接部３０が延びる方向に間隔を空けて配置されている。換言すると、直線当接部３０に直交するラインを設定した場合、排気孔３６は噴出孔３５と共に当該ライン上に位置している。
　図１２は、第３実施形態に係る支持ステージ２０Ｃを示す平面図である。支持ステージ２０Ｃは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１２を参照して、支持ステージ２０Ｃは、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙのいずれか一方側（この形態では第１方向Ｘ）に間隔を空けて設けられた噴出孔３５を含む。つまり、噴出孔３５は、第１板面２２の中心から直線当接部３０の延在方向に直交する方向に間隔を空けて配置されている。また、第１板面２２の中心を通過するように直線当接部３０に直交する第１ラインを設定した場合、噴出孔３５は第１板面２２の中心と共に当該第１ライン上に位置している。
　支持ステージ２０Ｃは、第１板面２２の中心から噴出孔３５とは異なる方向（この形態では第２方向Ｙ）に間隔を空けて設けられた排気孔３６を含む。排気孔３６は、第１板面２２の中心から直線当接部３０が延びる方向に間隔を空けて配置されている。第１板面２２の中心を通過するように第１ラインに直交する第２ラインを設定した場合、排気孔３６は第１板面２２の中心と共に当該第２ライン上に位置している。
　図１３は、第４実施形態に係る支持ステージ２０Ｄを示す平面図である。支持ステージ２０Ｄは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１３を参照して、支持ステージ２０Ｃは、この形態では、第１板面２２に設けられた複数の噴出孔３５を含む。複数の噴出孔３５は、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙのいずれか一方または双方に間隔を空けて設けられている。複数の噴出孔３５は、第１実施形態の場合と同様に、基底部２１の中心からの距離が支持部２５からの距離未満となる位置に配置されていることが好ましい。
　複数の噴出孔３５は、この形態では、第１～第４噴出孔３５Ａ～３５Ｄを含む。第１～第２噴出孔３５Ａ～３５Ｂは、第１板面２２の中心から第１方向Ｘの一方側および他方側に間隔を空けて設けられ、第１板面２２の中心を挟んで第１方向Ｘに互いに対向している。第３～第４噴出孔３５Ｃ～３５Ｄは、第１板面２２の中心から第２方向Ｙの一方側および他方側に間隔を空けて設けられ、第１板面２２の中心を挟んで第２方向Ｙに互いに対向している。複数の噴出孔３５は、第１板面２２の中心を取り囲む同心円上に位置していることが好ましい。
　支持ステージ２０Ｄは、この形態では、第１板面２２に設けられた複数の排気孔３６を含む。複数の排気孔３６は、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙのいずれか一方または双方に間隔を空けて設けられている。複数の排気孔３６は、第１実施形態の場合と同様に、基底部２１の中心からの距離が支持部２５からの距離未満となる位置に配置されていることが好ましい。
　複数の排気孔３６は、この形態では、第１～第４排気孔３６Ａ～３６Ｄを含む。第１～第２排気孔３６Ａ～３６Ｂは、第１板面２２の中心から第１方向Ｘの一方側および他方側に間隔を空けて設けられ、第１板面２２の中心を挟んで第１方向Ｘに互いに対向している。第１～第２排気孔３６Ａ～３６Ｂは、この形態では、第１～第２噴出孔３５Ａ～３５Ｂを第１方向Ｘの両側から挟み込むようにそれぞれ配置されている。
　第３～第４排気孔３６Ｃ～３６Ｄは、第１板面２２の中心から第２方向Ｙの一方側および他方側に間隔を空けて設けられ、第１板面２２の中心を挟んで第２方向Ｙに互いに対向している。第３～第４排気孔３６Ｃ～３６Ｄは、この形態では、第３～第４噴出孔３５Ｃ～３５Ｄを第２方向Ｙの両側から挟み込むようにそれぞれ配置されている。複数の排気孔３６は、第１板面２２の中心を取り囲む同心円上に位置していることが好ましい。
　図１４は、第５実施形態に係る支持ステージ２０Ｅを示す平面図である。支持ステージ２０Ｅは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１４を参照して、支持ステージ２０Ｅは、支持ステージ２０Ｄ（図１３参照）において複数の噴出孔３５の配置を変更した構造を有している。
　第１～第２噴出孔３５Ａ～３５Ｂは、この形態では、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙに交差する方向の一方側および他方側に間隔を空けて設けられている。第１板面２２を第１～第４象限Ｑ１～Ｑ４に分割するように第１板面２２の中心を通過するクロスラインを設定した場合、第１～第２噴出孔３５Ａ～３５Ｂは、第１板面２２の第１象限Ｑ１および第３象限Ｑ３にそれぞれ位置している。第１～第２噴出孔３５Ａ～３５Ｂは、この形態では、第１方向Ｘに対して＋４５°傾斜したライン上にそれぞれ配置され、第１板面２２の中心を挟んで互いに対向している。
　第３～第４噴出孔３５Ｃ～３５Ｄは、この形態では、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙに交差する方向の一方側および他方側に間隔を空けて設けられている。前記クロスラインを設定した場合、第３～第４噴出孔３５Ｃ～３５Ｄは、第１板面２２の第２象限Ｑ２および第４象限Ｑ４にそれぞれ位置している。
　第３～第４噴出孔３５Ｃ～３５Ｄは、この形態では、第１方向Ｘに対して－４５°傾斜したライン上にそれぞれ配置され、第１板面２２の中心を挟んで互いに対向している。また、第３～第４噴出孔３５Ｃ～３５Ｄは、この形態では、第１方向Ｘおよび第２方向Ｙに第１～第２噴出孔３５Ａ～３５Ｂに対向する位置に配置されている。複数の噴出孔３５は、支持ステージ２０Ｄ（図１３参照）の場合と同様に、第１板面２２の中心を取り囲む同心円上に位置していることが好ましい。
　図１５は、第６実施形態に係る支持ステージ２０Ｆを示す平面図である。支持ステージ２０Ｆは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１５を参照して、支持ステージ２０Ｆは、支持ステージ２０Ｄ（図１３参照）において複数の排気孔３６の配置を変更した構造を有している。
　第１～第２排気孔３６Ａ～３６Ｂは、この形態では、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙに交差する方向の一方側および他方側に間隔を空けて設けられている。第１板面２２を第１～第４象限Ｑ１～Ｑ４に分割するように第１板面２２の中心を通過するクロスラインを設定した場合、第１～第２排気孔３６Ａ～３６Ｂは、第１板面２２の第１象限Ｑ１および第３象限Ｑ３にそれぞれ位置している。
　第１～第２排気孔３６Ａ～３６Ｂは、この形態では、第１方向Ｘに対して＋４５°傾斜したライン上にそれぞれ配置され、第１板面２２の中心を挟んで互いに対向している。第１～第２排気孔３６Ａ～３６Ｂは、この形態では、第１方向Ｘおよび第２方向Ｙに複数の噴出孔３５に対向しない位置にそれぞれ配置されている。
　第３～第４排気孔３６Ｃ～３６Ｄは、この形態では、第１板面２２の中心から第１方向Ｘおよび第２方向Ｙに交差する方向の一方側および他方側に間隔を空けて設けられている。前記クロスラインを設定した場合、第３～第４排気孔３６Ｃ～３６Ｄは、第１板面２２の第２象限Ｑ２および第４象限Ｑ４にそれぞれ位置している。第３～第４排気孔３６Ｃ～３６Ｄは、この形態では、第１方向Ｘに対して－４５°傾斜したライン上にそれぞれ配置され、第１板面２２の中心を挟んで互いに対向している。
　また、第３～第４排気孔３６Ｃ～３６Ｄは、この形態では、第１方向Ｘおよび第２方向Ｙに第１～第２排気孔３６Ａ～３６Ｂに対向する位置に配置されている。第３～第４排気孔３６Ｃ～３６Ｄは、この形態では、第１方向Ｘおよび第２方向Ｙに複数の噴出孔３５に対向しない位置にそれぞれ配置されている。複数の排気孔３６は、支持ステージ２０Ｄ（図１３参照）の場合と同様に、第１板面２２の中心を取り囲む同心円上に位置していることが好ましい。
　図１６は、第７実施形態に係る支持ステージ２０Ｇを示す平面図である。支持ステージ２０Ｇは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１６を参照して、支持ステージ２０Ｇは、第５実施形態に係る支持ステージ２０Ｅ（図１４参照）および第６実施形態に係る支持ステージ２０Ｆ（図１５参照）を組み合わせた構造を有している。
　つまり、第１～第２排気孔３６Ａ～３６Ｂは、第１～第２噴出孔３５Ａ～３５Ｂと共に第１象限Ｑ１および第３象限Ｑ３にそれぞれ配置され、第１～第２噴出孔３５Ａ～３５Ｂと同一ライン上に位置している。また、第３～第４排気孔３６Ｃ～３６Ｄは、第３～第４噴出孔３５Ｃ～３５Ｄと共に第２象限Ｑ２および第４象限Ｑ４にそれぞれ配置され、第３～第４噴出孔３５Ｃ～３５Ｄと同一ライン上に位置している。
　複数の噴出孔３５は、支持ステージ２０Ｄ（図１３参照）の場合と同様に、第１板面２２の中心を取り囲む同心円上に位置していることが好ましい。また、複数の排気孔３６は、支持ステージ２０Ｄ（図１３参照）の場合と同様に、第１板面２２の中心を取り囲む同心円上に位置していることが好ましい。
　図１７は、第８実施形態に係る支持ステージ２０Ｈを示す平面図である。支持ステージ２０Ｈは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１７を参照して、支持ステージ２０Ｈは、第１板面２２の中央部に位置する１つの噴出孔３５を含む。噴出孔３５は、この形態では、第１板面２２の中心に重なる位置に設けられている。
　支持ステージ２０Ｈは、第１板面２２の中央部に位置する複数の排気孔３６（複数の排気孔３６Ａ～３６Ｄ）を含む。複数の排気孔３６は、噴出孔３５の幅未満の幅をそれぞれ有している。複数の排気孔３６の配置箇所は任意である。複数の排気孔３６は、支持ステージ２０Ｄ～２０Ｈ（図１３～図１７参照）に係る複数の排気孔３６のレイアウトと同様のレイアウトで配置されていてもよい。つまり、複数の排気孔３６は、噴出孔３５から第１方向Ｘおよび第２方向Ｙに間隔を空けて設けられていてもよいし、噴出孔３５から第１方向Ｘおよび第２方向Ｙに交差する方向に間隔を空けて設けられていてもよい。
　図１８は、第９実施形態に係る支持ステージ２０Ｉを示す平面図である。支持ステージ２０Ｉは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１８を参照して、支持ステージ２０Ｉは、この形態では、第１板面２２の中央部において第１方向Ｘに帯状に延びる少なくとも１つ（この形態では１つ）の噴出孔３５を含む。噴出孔３５は、この形態では、第１板面２２の中心を通過するように、直線当接部３０（ウエハＷのオリエンテーションフラット）の延在方向に直交する方向に延びている。噴出孔３５は、支持部２５から間隔を空けて設けられていてもよいし、支持部２５に連なっていてもよい。
　支持ステージ２０Ｉは、この形態では、噴出孔３５から第２方向Ｙに間隔を空けて配置された少なくとも１つ（この形態では複数）の排気孔３６を含む。複数の排気孔３６は、この形態では、第１排気孔３６Ａおよび第２排気孔３６Ｂを含む。第１排気孔３６Ａは、噴出孔３５から第２方向Ｙの一方側に間隔を空けて設けられている。第２排気孔３６Ｂは、噴出孔３５から第２方向Ｙの他方側に間隔を空けて設けられている。第２排気孔３６Ｂは、噴出孔３５を挟んで第１排気孔３６Ａに対向している。複数の排気孔３６の幅は、それぞれ噴出孔３５の幅未満であることが好ましい。複数の排気孔３６は、支持部２５から間隔を空けて設けられていてもよいし、支持部２５に連なっていてもよい。
　複数の排気孔３６の平面形状は任意である。複数の排気孔３６は、この形態では、噴出孔３５に沿って延びる帯状にそれぞれ形成されている。複数の排気孔３６は、平面視において円形状や多角形状に形成されていてもよい。複数の排気孔３６は、噴出孔３５に沿って間隔を空けて配置された複数の第１排気孔３６Ａおよび複数の第２排気孔３６Ｂを含んでいてもよい。
　図１９は、第１０実施形態に係る支持ステージ２０Ｊを示す平面図である。支持ステージ２０Ｊは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図１９を参照して、支持ステージ２０Ｊは、この形態では、第１板面２２の中央部において第２方向Ｙに帯状に延びる少なくとも１つ（この形態では１つ）の噴出孔３５を含む。噴出孔３５は、この形態では、第１板面２２の中心を通過するように、直線当接部３０（ウエハＷのオリエンテーションフラット）の延在方向に延びている。噴出孔３５は、支持部２５から間隔を空けて設けられていてもよいし、支持部２５に連なっていてもよい。
　支持ステージ２０Ｊは、この形態では、噴出孔３５から第２方向Ｙに間隔を空けて配置された少なくとも１つ（この形態では複数）の排気孔３６を含む。複数の排気孔３６は、この形態では、第１排気孔３６Ａおよび第２排気孔３６Ｂを含む。第１排気孔３６Ａは、噴出孔３５から第１方向Ｘの一方側に間隔を空けて設けられている。第２排気孔３６Ｂは、噴出孔３５から第１方向Ｘの他方側に間隔を空けて設けられている。第２排気孔３６Ｂは、噴出孔３５を挟んで第１排気孔３６Ａに対向している。
　複数の排気孔３６の幅は、それぞれ噴出孔３５の幅未満であることが好ましい。複数の排気孔３６は、支持部２５から間隔を空けて設けられていてもよいし、支持部２５に連なっていてもよい。複数の排気孔３６の平面形状は任意である。複数の排気孔３６は、この形態では、噴出孔３５に沿って延びる帯状にそれぞれ形成されている。複数の排気孔３６は、平面視において円形状や多角形状に形成されていてもよい。複数の排気孔３６は、噴出孔３５に沿って間隔を空けて配置された複数の第１排気孔３６Ａおよび複数の第２排気孔３６Ｂを含んでいてもよい。
　図２０は、第１１実施形態に係る支持ステージ２０Ｋを示す平面図である。支持ステージ２０Ｋは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図２０を参照して、支持ステージ２０Ｋは、この形態では、第１板面２２の中央部において円弧帯状に延びる少なくとも１つ（この形態では複数）の噴出孔３５を含む。複数の噴出孔３５は、第１板面２２の中心から間隔を空けて、第１板面２２の中心を取り囲むように基底部２１の周縁に沿って延びる円弧帯状にそれぞれ設けられている。複数の噴出孔３５は、第１板面２２の中心を取り囲む同心円上に設けられていることが特に好ましい。
　支持ステージ２０Ｋは、この形態では、第１板面２２の中央部において円弧帯状に延びる少なくとも１つ（この形態では複数）の排気孔３６を含む。複数の排気孔３６は、複数の噴出孔３５から間隔を空けて、噴出孔３５（基底部２１の周縁）に沿って延びる円弧帯状にそれぞれ設けられている。複数の排気孔３６は、複数の噴出孔３５を取り囲むように設けられている。複数の排気孔３６は、第１板面２２の中心を取り囲む同心円上に設けられていることが特に好ましい。
　図２１は、第１２実施形態に係る支持ステージ２０Ｌを示す平面図である。図２２は、図２１に示すXXII-XXII線に沿う断面図である。支持ステージ２０Ｌは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図２１および図２２を参照して、支持ステージ２０Ｌは、この形態では、基底部２１において第１板面２２の内方部に突設された金属製の内側支持部６０を含む。内側支持部６０は、ステンレス（たとえばＳＵＳ３０３やＳＵＳ３０４等）製であってもよい。
　内側支持部６０は、支持部２５よりも第１板面２２の内方部においてウエハＷの第２主面２が当接される部分である。内側支持部６０は、この形態では、基底部２１と一体的に形成されている。内側支持部６０は、第２主面２の内方部に当接され、第１板面２２（基底部２１）から離間した状態で、ウエハＷを支持するように構成されている。内側支持部６０は、この形態では、第１板面２２の中心に重なる位置に柱状（この形態では円柱状）に突設されている。内側支持部６０は、多角柱状に形成されていてもよい。内側支持部６０は、基底部２１の内方部において第１板面２２および支持部２５と環状（この形態では円環状）のリセスを区画している。
　内側支持部６０は、第２主面２が当接される内側当接面６１を有している。内側当接面６１は、第２主面２に対して平行に延びる平坦面からなることが好ましい。内側支持部６０の幅は、１ｍｍ以上５０ｍｍ以下の範囲に収まることが好ましい。内側支持部６０の幅は、この形態では、内側支持部６０の中心を通る弦の長さによって定義される。
　支持ステージ２０Ｌは、内側支持部６０に設けられた少なくとも１つの内側吸引孔６２を含む。内側吸引孔６２は、具体的には、基底部２１および内側支持部６０を垂直方向Ｚに貫通し、内側支持部６０側から基底部２１側に向かう吸引力が外部から付与されるように構成されている。内側吸引孔６２は、第２主面２が当接された状態において、当該第２主面２に吸引力（吸着力）が付与されるように構成されている。内側吸引孔６２は、この形態では、平面視において円形状に形成されている。内側吸引孔６２は、平面視において多角形状に形成されていてもよい。内側吸引孔６２の幅は、１ｍｍ以上４５ｍｍ以下の範囲に収まることが好ましい。内側吸引孔６２の幅は、この形態では、内側吸引孔６２の中心を通る弦の長さによって定義される。
　支持ステージ２０Ｌは、この形態では、第１板面２２において支持部２５および内側支持部６０の間の領域において、支持部２５および内側支持部６０から間隔を空けて設けられた少なくとも１つ（この形態では複数）の噴出孔３５を含む。噴出孔３５の形状、個数および配置は任意である。噴出孔３５は、支持ステージ２０Ａ～２０Ｏ（図３～図２１参照）に係る噴出孔３５のレイアウトと同様のレイアウトで配置されていてもよい。噴出孔３５は、支持ステージ２０Ａ～２０Ｏ（図３～図２１参照）に係る噴出孔３５のレイアウトのうちの少なくとも２つのレイアウトを組み合わせたレイアウトで配置されていてもよい。
　支持ステージ２０Ｌは、この形態では、第１板面２２において支持部２５および内側支持部６０の間の領域において、噴出孔３５、支持部２５および内側支持部６０から間隔を空けて設けられた少なくとも１つ（この形態では複数）の排気孔３６を含む。排気孔３６の形状、個数および配置は任意である。排気孔３６は、支持ステージ２０Ａ～２０Ｏ（図３～図２１参照）に係る排気孔３６のレイアウトと同様のレイアウトで配置されていてもよい。排気孔３６は、支持ステージ２０Ａ～２０Ｏ（図３～図２１参照）に係る排気孔３６のレイアウトのうちの少なくとも２つのレイアウトを組み合わせたレイアウトで配置されていてもよい。
　支持ステージ２０Ｌが支持装置４０に適用される場合、支持装置４０は、支持部２５および内側支持部６０に接続された吸引ユニット４１を有していてもよい。むろん、支持装置４０は、支持部２５に接続された第１の吸引ユニット４１、および、内側支持部６０に接続された第２の吸引ユニット４１を含んでいてもよい。
　図２３は、第１３実施形態に係る支持ステージ２０Ｍを示す平面図である。図２４は、図２３に示すXXIV-XXIV線に沿う断面図である。支持ステージ２０Ｍは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図２３および図２４を参照して、支持ステージ２０Ｍは、この形態では、支持部２５に設けられた少なくとも１つ（この形態では４つ）の排気孔３６を含む。この形態に係る排気孔３６は、「周縁排気孔」と称されてもよい。
　複数の排気孔３６は、支持部２５において吸引溝３１から間隔を空けた厚さ位置にそれぞれ設けられ、支持部２５の内壁２７および外壁２８をそれぞれ貫通している。各排気孔３６の一部は、基底部２１内に位置していてもよい。各排気孔３６の形状、個数および配置は任意である。支持部２５に排気孔３６が設けられた構造は、支持ステージ２０Ａ～２０Ｐ（図３～図２２参照）に適用されてもよい。
　図２５は、第１４実施形態に係る支持ステージ２０Ｎを示す平面図である。図２６は、図２５に示すXXVI-XXVI線に沿う断面図である。図２７は、図２５に示すXXVII-XXVII線に沿う断面図である。支持ステージ２０Ｎは、支持装置４０に適用され、支持ステージ２０Ａと同様の効果が奏される治具である。図２５～図２７を参照して、支持ステージ２０Ｎは、この形態では、基底部２１の周縁部において円弧帯状に突設された支持部２５を含む。
　支持部２５は、具体的には、基底部２１の周縁部において少なくとも１つのスリット６３によって有端帯状に区画された少なくとも１つのセグメント支持部６４を含む。つまり、支持部２５は、この形態では、少なくとも１つのセグメント支持部６４によってウエハＷを支持する構成を有している。支持部２５は、この形態では、複数（この形態では４つ）のスリット６３によって有端帯状にそれぞれ区画された複数（この形態では４つ）のセグメント支持部６４を含む。
　複数のスリット６３は平面視において基端部の周縁に沿って延びる円弧状にそれぞれ形成され、複数のセグメント支持部６４は平面視において基端部の周縁に沿って延びる円弧帯状にそれぞれ形成されている。スリット６３およびセグメント支持部６４の個数、位置および大きさはそれぞれ任意である。
　前述の吸引溝３１および吸引孔３４は、各セグメント支持部６４にそれぞれ設けられている。各吸引溝３１は、各セグメント支持部６４の周縁から間隔を空けて各セグメント支持部６４の当接面２６に設けられている。各吸引溝３１は、各セグメント支持部６４において円弧帯状に延びている。各吸引孔３４は、各セグメント支持部６４において各吸引溝３１に連通する第１孔３４ａおよび第２孔３４ｂを有している。
　前述の排気孔３６は、この形態では、支持部２５のスリット６３によって形成されている。この形態に係る排気孔３６は、「周縁排気孔」と称されてもよい。支持ステージ２０Ｎが支持装置４０に適用される場合、支持装置４０は、複数の吸引孔３４に接続された単一の吸引ユニット４１を有していてもよい。むろん、支持装置４０は、複数の吸引孔３４（吸引溝３１）の吸引力を個別制御するように複数の吸引孔３４にそれぞれ接続された複数の吸引ユニット４１を有していてもよい。
　以下、ウエハＷの他の形態例が説明される。図２８は、図１に示すウエハＷの他の形態例を示す平面図である。図２９は、図２８に示す機能デバイス９の要部を拡大した断面図である。図２８および図２９を参照して、機能デバイス９は、この形態では、ＳＢＤに代えてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を含む。ＭＩＳＦＥＴは、この形態では、トレンチゲート型である。以下では１つの機能デバイス９（デバイス領域７）の構造が説明される。
　ウエハＷは、デバイス領域７において第１主面１の表層部に形成されたｐ型のボディ領域７０を含む。ボディ領域７０は、第２領域６の底部から第１主面１側に間隔を空けて第２領域６の表層部に形成されている。ウエハＷは、ボディ領域７０の表層部に形成されたｎ型のソース領域７１を含む。ソース領域７１は、第２領域６よりも高いｎ型不純物濃度を有している。ソース領域７１は、ボディ領域７０内において第２領域６とＭＩＳＦＥＴのチャネルを形成する。
　ウエハＷは、デバイス領域７において第１主面１に形成された複数のトレンチゲート構造７２を含む。複数のトレンチゲート構造７２は、チャネルの反転および非反転を制御する。複数のトレンチゲート構造７２は、ボディ領域７０およびソース領域７１を貫通して第２領域６に至っている。複数のトレンチゲート構造７２は、平面視において第１方向Ｘに間隔を空けて配列され、第２方向Ｙに延びる帯状にそれぞれ形成されていてもよい。
　各トレンチゲート構造７２は、ゲートトレンチ７３、ゲート絶縁膜７４およびゲート電極７５を含む。ゲートトレンチ７３は、第１主面１に形成されている。ゲート絶縁膜７４は、ゲートトレンチ７３の壁面を被覆している。ゲート電極７５は、ゲート絶縁膜７４を挟んでゲートトレンチ７３に埋設されている。ゲート電極７５は、ゲート絶縁膜７４を挟んでチャネルに対向している。
　ウエハＷは、デバイス領域７において第１主面１に形成された複数のトレンチソース構造７６を含む。複数のトレンチソース構造７６は、第１主面１において近接する２つのトレンチゲート構造７２の間の領域にそれぞれ配列されている。複数のトレンチソース構造７６は、平面視において第２方向Ｙに延びる帯状にそれぞれ形成されていてもよい。複数のトレンチソース構造７６は、ボディ領域７０およびソース領域７１を貫通して第２領域６に至っている。複数のトレンチソース構造７６は、トレンチゲート構造７２の深さを超える深さを有している。
　各トレンチソース構造７６は、ソーストレンチ７７、ソース絶縁膜７８およびソース電極７９を含む。ソーストレンチ７７は、第１主面１に形成されている。ソース絶縁膜７８は、ソーストレンチ７７の壁面を被覆している。ソース電極７９は、ソース絶縁膜７８を挟んでソーストレンチ７７に埋設されている。
　ウエハＷは、デバイス領域７において複数のトレンチソース構造７６に沿う領域にそれぞれ形成された複数のｐ型のコンタクト領域８０を含む。複数のコンタクト領域８０は、ボディ領域７０よりも高いｐ型不純物濃度を有している。各コンタクト領域８０は、各トレンチソース構造７６の側壁および底壁を被覆し、ボディ領域７０に電気的に接続されている。
　ウエハＷは、デバイス領域７において複数のトレンチソース構造７６に沿う領域にそれぞれ形成された複数のｐ型のウェル領域８１を含む。各ウェル領域８１は、ボディ領域７０よりも高く、コンタクト領域８０よりも低いｐ型不純物濃度を有している。各ウェル領域８１は、対応するコンタクト領域８０を挟んで対応するトレンチソース構造７６を被覆している。各ウェル領域８１は、対応するトレンチソース構造７６の側壁および底壁を被覆し、ボディ領域７０に電気的に接続されている。
　ウエハＷは、デバイス領域７において第１主面１を被覆する前述の主面絶縁膜１１を含む。主面絶縁膜１１は、ゲート絶縁膜７４およびソース絶縁膜７８に連なり、ゲート電極７５およびソース電極７９を露出させている。主面絶縁膜１１は、この形態では、デバイス領域７の周縁部（複数のデバイス領域７の境界部）を被覆している。むろん、主面絶縁膜１１は、デバイス領域７の周縁部（複数のデバイス領域７の境界部）を露出させていてもよい。
　ウエハＷは、デバイス領域７において主面絶縁膜１１を被覆する層間絶縁膜８２を含む。層間絶縁膜８２は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも１つを含んでいてもよい。層間絶縁膜８２は、複数のトレンチゲート構造７２および複数のトレンチソース構造７６を被覆している。層間絶縁膜８２は、主面絶縁膜１１を挟んでデバイス領域７の周縁部（複数のデバイス領域７の境界部）を被覆していてもよい。むろん、主面絶縁膜１１は、デバイス領域７の周縁部（複数のデバイス領域７の境界部）において第１主面１または主面絶縁膜１１を露出させていてもよい。
　ウエハＷは、デバイス領域７において層間絶縁膜８２を被覆する複数の前述の第１主面電極１３を含む。複数の第１主面電極１３は、Ｔｉ系金属膜およびＡｌ系金属膜を含む積層構造を有していてもよい。複数の第１主面電極１３は、この形態では、ゲート主面電極１３ａおよびソース主面電極１３ｂを含む。ゲート主面電極１３ａは、この形態では、平面視においてデバイス領域７の一辺の中央部に近接する領域に配置されている。ゲート主面電極１３ａは、平面視においてデバイス領域７の角部に配置されていてもよい。ゲート主面電極１３ａは、この形態では、平面視において四角形状に形成されている。
　ソース主面電極１３ｂは、ゲート主面電極１３ａから間隔を空けて層間絶縁膜８２の上に配置されている。ソース主面電極１３ｂは、この形態では、平面視においてゲート主面電極１３ａに沿って窪んだ凹部を有する多角形状に形成されている。ソース主面電極１３ｂは、平面視において四角形状に形成されていてもよい。ソース主面電極１３ｂは、層間絶縁膜８２および主面絶縁膜１１を貫通し、複数のトレンチソース構造７６、ソース領域７１および複数のウェル領域８１に電気的に接続されている。
　ウエハＷは、デバイス領域７においてゲート主面電極１３ａから層間絶縁膜８２の上に引き出されたゲート配線電極８３を含む。ゲート配線電極８３は、複数の第１主面電極１３と同様にＴｉ系金属膜およびＡｌ系金属膜を含む積層構造を有していてもよい。ゲート配線電極８３は、平面視において複数のトレンチゲート構造７２の端部に交差（具体的には直交）するようにデバイス領域７の周縁に沿って延びる帯状に形成されている。ゲート配線電極８３は、層間絶縁膜８２を貫通し、複数のトレンチゲート構造７２に電気的に接続されている。
　ウエハＷは、デバイス領域７において複数の第１主面電極１３を被覆する前述の絶縁膜１４を含む。絶縁膜１４は、第１主面電極１３側からこの順に積層された無機絶縁膜１７および有機絶縁膜１８を含む積層構造を有している。絶縁膜１４は、この形態では、デバイス領域７の周縁から内方に間隔を空けてゲート主面電極１３ａの周縁部およびソース主面電極１３ｂの周縁部を被覆している。絶縁膜１４は、ゲート配線電極８３の全域を被覆している。
　絶縁膜１４は、デバイス領域７の内方部においてゲート主面電極１３ａの内方部およびソース主面電極１３ｂの内方部を露出させる複数のパッド開口１５を区画し、デバイス領域７の周縁部において主面絶縁膜１１および層間絶縁膜８２のいずれか一方または双方を露出させるストリート開口１６を区画している。ストリート開口１６は、第１主面１を露出させていてもよい。
　複数のパッド開口１５は、この形態では、ゲート主面電極１３ａの内方部を露出させるゲートパッド開口１５ａ、および、ソース主面電極１３ｂの内方部を露出させるソースパッド開口１５ｂを含む。ゲートパッド開口１５ａは、この形態では、平面視においてゲート主面電極１３ａの周縁に沿う四角形状に区画されている。ソースパッド開口１５ｂは、この形態では、平面視においてソース主面電極１３ｂの周縁に沿う多角形状に形成されている。
　有機絶縁膜１８は、無機絶縁膜１７の内周部および外周部のいずれか一方または双方を露出させるように、無機絶縁膜１７を被覆していてもよい。有機絶縁膜１８は、この形態では、無機絶縁膜１７の内周部および外周部の双方を露出させ、無機絶縁膜１７と複数のパッド開口１５およびストリート開口１６を区画している。有機絶縁膜１８は、無機絶縁膜１７の全域を被覆していてもよい。
　ウエハＷは、デバイス領域７において複数の第１主面電極１３をそれぞれ被覆する複数の前述のパッド電極１９を含む。複数のパッド電極１９は、この形態では、ゲートパッド電極１９ａおよびソースパッド電極１９ｂを含む。ゲートパッド電極１９ａは、ゲートパッド開口１５ａ内に配置され、ゲート主面電極１３ａの内方部を被覆している。ゲートパッド電極１９ａは、ゲートパッド開口１５ａ内に位置するゲート電極７５面を有し、ゲートパッド開口１５ａ外に配置されていない。ソースパッド電極１９ｂは、ソースパッド開口１５ｂ内に配置され、ソース主面電極１３ｂの内方部を被覆している。ソースパッド電極１９ｂは、ソースパッド開口１５ｂ内に位置するソース電極７９面を有し、ソースパッド開口１５ｂ外に配置されていない。
　絶縁膜１４およびパッド電極１９の有無は任意である。したがって、絶縁膜１４を有し、パッド電極１９を有さないウエハＷが採用されてもよい。また、絶縁膜１４を有さず、パッド電極１９を有するウエハＷが採用されてもよい。また、絶縁膜１４およびパッド電極１９を有さないウエハＷが採用されてもよい。
　以下、支持装置４０の他の形態例が説明される。図３０は、図６に示す支持装置４０の他の形態例を示す平面図である。図３０を参照して、支持装置４０は、複数の噴出孔３５を有する支持ステージ２０ｘを含む場合、複数の噴出孔３５から噴出される気体の流量（圧力）を個別制御するように複数の噴出孔３５にそれぞれ接続された複数の気体供給ユニット４２を有していてもよい。
　支持ステージ２０ｘは、前述の支持ステージ２０Ａ～２０Ｎのうち複数の噴出孔３５を有する支持ステージである。図３０では、支持装置４０が、少なくとも１つの噴出孔３５に接続された第１気体供給ユニット４２Ａ、および、少なくとも１つの噴出孔３５に接続された第２気体供給ユニット４２Ｂを含む例が示されている。
　支持ステージ２０ｘは、ＳｉＣ単結晶の第１結晶軸に沿って延びる反り始点部５７に対して設けられた第１の噴出孔３５、および、ＳｉＣ単結晶の第１結晶軸に直交する第２結晶軸に沿って延びる反り始点部５７に対して設けられた第２の噴出孔３５を含んでいてもよい。また、第１気体供給ユニット４２Ａは第１の噴出孔３５に接続され、第２気体供給ユニット４２Ｂは第２の噴出孔３５に接続されていてもよい。このような構造の場合、反り始点部５７の構造（延在方向）に応じて第１気体供給ユニット４２Ａおよび第２気体供給ユニット４２Ｂを制御することにより、ウエハＷの反りを矯正できる。
　前述の実施形態は、支持ステージ２０Ａ～２０Ｎ（支持装置４０）が谷折り状の反りを有するウエハＷに適用される例が示された。しかし、ウエハＷに谷折り状の反りが生じるか、山折り状の反りが生じるかは、ウエハＷの厚さやウエハＷに作り込まれた構造物に起因する応力等によって変わり得る。支持ステージ２０Ａ～２０Ｎ（支持装置４０）を用いた半導体装置の製造方法は、山折り状の反りを有するウエハＷにも適用される。
　図３１Ａおよび図３１Ｂは、山折り状の反りを有するウエハＷに対して実施される一工程例を説明するための模式図である。以下では、支持装置４０に支持ステージ２０Ａが適用された例が示される。以下では、第２主面２の上に第２主面電極５８が形成されていない例が示されるが、以下の工程は、第２主面２の上に第２主面電極５８が形成された状態で実施されてもよい。
　図３１Ａを参照して、図８Ａ～図８Ｅの工程を経てウエハ支持板５１から解放された薄化後のウエハＷは、第２主面２側に曲率中心を有する反りを有していてもよい。つまり、ウエハＷは、第１主面１を上向きにした姿勢において、中央部の高さ位置が周縁部の高さ位置に対して相対的に上方に位置する凸湾曲状の反りを有していてもよい。ウエハＷの反りは、第１主面１側の構造物（たとえば第１主面電極１３等）の応力に起因して生じる。
　ウエハＷは、この場合、第１主面１に沿う方向に関して、ＳｉＣ単結晶の第１結晶軸に沿って延びる反り始点部５７を中央部に有している。反り始点部５７は、この形態では、山折り状である。ウエハＷの反りは、反り始点部５７からＳｉＣ単結晶の第１結晶軸に直交するＳｉＣ単結晶の第２結晶軸側に離れるに従って第１主面１（シリコン面）および第２主面２（カーボン面）が下向きに傾斜する山折り状に形成されている。第１結晶軸がＳｉＣ単結晶のｍ軸方向であり、第２結晶軸がＳｉＣ単結晶のａ軸方向であってもよい。第１結晶軸がＳｉＣ単結晶のａ軸方向であり、第２結晶軸がＳｉＣ単結晶のｍ軸方向であってもよい。ウエハＷは、前述の場合と同様に、１００μｍ以上１００００μｍ以下の反り量Ａｗを有していてもよい。
　図３１Ｂを参照して、ウエハＷの薄化工程後、第１主面１の上に付着した異物（この形態では接着剤膜５５ａ）を有するウエハＷが、支持装置４０内に搬入される（図７のステップＳ５）。ウエハＷは、第２主面２が支持ステージ２０Ａの支持部２５に当接される姿勢で支持ステージ２０Ａの上に載置される（図７のステップＳ６）。次に、吸引ユニット４１がオン状態に制御され、吸引溝３１に吸引力が付与される。これにより、支持ステージ２０Ａ側に向かう吸引力が吸引溝３１から第２主面２の周縁部に付与され、ウエハＷが支持部２５によって吸着支持される。
　ウエハＷの周縁部は支持部２５の当接面２６の上に位置し、ウエハＷの中央部は第１板面２２を基準にウエハＷの周縁部の高さ位置よりも上方に位置している。ウエハＷの中央部は、反りに起因して、吸引方向とは反対側の方向（つまり支持部２５から離れる方向）に付勢された応力を有している。そのため、ウエハＷの第２主面２および当接面２６の間に前記応力に起因する間隙が形成され、当接面２６に対する第２主面２の吸着が不十分な状態になっている。
　次に、ウエハＷの反りの矯正工程（図７のステップＳ７）、および、ウエハＷの第１主面１の処理工程が実施される（図７のステップＳ８）。第１主面１の処理工程は、ウエハＷの反りの矯正工程と並行して実施される。第１主面１の処理工程では、基底部２１に向かう押圧力がウエハＷに付与され、予め定められた処理が第１主面１に対して実施される。
　処理工程は、この形態では、処理ユニット４３を第１主面１に押し当てることにより、支持ステージ２０Ａに向かう押圧力をウエハＷに付与する工程を含む。また、処理工程は、押圧力をウエハＷに付与しながら、テープ４７によって第１主面１から接着剤膜５５ａを剥離する工程を含む。処理ユニット４３において、第１主面１に対するテープ４７の引っ張り力は、ウエハＷに対する押圧力未満に調整される。
　したがって、処理ユニット４３による処理中では、山折り状の反りから谷折り状の反りに変形する方向の力がウエハＷに付与される。処理ユニット４３からウエハＷに過剰な押圧力が付与されると、ウエハＷが谷折り状の反りに変形し、当接面２６に対する第２主面２の吸着力が低下する結果、ウエハＷが支持部２５から脱落する可能性がある。
　ウエハＷの反りの矯正工程では、排気孔３６が開放された状態で気体供給ユニット４２がオン状態に制御され、ウエハＷの反りを矯正する流量（圧力）を有する気体が噴出孔３５に供給される。噴出孔３５は、第２主面２に向けて反りを矯正する流量（圧力）を有する気体を噴出する。噴出気体は、この形態では、第２主面２の中央部に接触させられる。噴出気体は、具体的には、ウエハＷの反り始点部５７、または、当該反り始点部５７の近傍に接触させられる。
　これにより、基底部２１（第１板面２２）から離れる方向の押圧力（矯正力）が第２主面２の中央部に付与される。つまり、この工程では、処理ユニット４３から基底部２１に向かう押圧力がウエハＷに付与された状態で、基底部２１に向かう方向の吸引力が第２主面２の周縁部に付与され、基底部２１から離れる方向の押圧力が第２主面２の中央部に付与される。
　つまり、ウエハＷの反りの矯正工程では、谷折り状の反りから山折り状の反りに変形する方向の力（処理ユニット４３の押圧力と反対方向の力）がウエハＷに付与される。ウエハＷに対する気体の流量（圧力）は、処理ユニット４３からウエハＷに押圧力が付与された状態でウエハＷの反りが矯正されるように調節される。これにより、ウエハＷの反りが抑制され、第２主面２および当接面２６の間の間隙が縮小される結果、当接面２６に対する第２主面２の吸着力が増加する。この工程では、ウエハＷの反りが矯正されるため、第１主面１に対して適切な処理を施すことができる。つまり、反りの低減によって、第１主面１から接着剤膜５５ａを適切に剥離できる。
　前述の各実施形態はさらに他の形態で実施できる。たとえば、前述の各実施形態では、ウエハＷが目印４の一例としてのオリエンテーションフラットを有している例が示された。しかし、ウエハＷは、オリエンテーションフラットに代えてまたはこれに加えて、目印４の他の例としてのオリエンテーションノッチを有していてもよい。オリエンテーションノッチは、平面視において第１主面１の中央部に向けて任意の形状（たとえばＶ字形状）に窪んだ切欠き部からなる。
　オリエンテーションノッチは、ａ軸方向またはｍ軸方向に窪んでいてもよい。むろん、目印４は、ａ軸方向に窪んだ第１オリエンテーションノッチ、および、ｍ軸方向に窪んだ第２オリエンテーションノッチを含んでいてもよい。ウエハＷがオリエンテーションノッチを有する場合、ウエハＷは８インチ以上の直径を有していることが好ましい。また、オリエンテーションノッチを有するウエハＷが支持ステージ２０Ａ～２０Ｎの上に載置される場合、支持ステージ２０Ａ～２０Ｎは、直線当接部３０を有さないことが好ましい。
　つまり、支持ステージ２０Ａ～２０Ｎは、平面視において一様な幅で第１板面２２の周縁部に沿って延びる円弧状または環状に形成された支持部２５（少なくとも１つのセグメント支持部６４）を含むことが好ましい。この場合、支持部２５は、平面視においてウエハＷのうちデバイス領域７を有さない周縁部に重なるように構成されていることが好ましい。支持部２５は、平面視において複数のデバイス領域７に重ならないように構成されていることが特に好ましい。
　前述の各実施形態において、噴出孔３５の配置および排気孔３６の配置の関係が入れ換えられた構造が採用されてもよい。この場合の具体的な構成および説明は、前述の各実施形態の説明および添付図面において「噴出孔３５」を「排気孔３６」に置き換え、「排気孔３６」を「噴出孔３５」に置き換えることによって得られる。
　前述の実施形態では、処理ユニット４３がテープ搬送ユニットからなる例が示された。しかし、ウエハＷの反りが矯正された状態で第１主面１に対して実施される処理は任意であり、処理ユニット４３はテープ搬送ユニットに限定されない。処理ユニット４３は、たとえば、ウエハＷの第１主面１に気体、薬液、溶剤等の流体を供給する流体供給ユニットであってもよいし、ウエハＷの第１主面１にフィルムを貼着するフィルム貼着ユニットであってもよい。
　前述の各実施形態では、ワイドバンドギャップ半導体の一例としてのＳｉＣ単結晶を含むウエハＷの反りが矯正される例が示された。むろん、前述の各実施形態において、ＳｉＣ単結晶以外のワイドバンドギャップ半導体を含むウエハＷが採用されてもよい。ＳｉＣ単結晶以外のワイドバンドギャップ半導体としては、ＧａＮ（窒化ガリウム）等が例示される。また、支持ステージ２０Ａ～２０Ｎが適用された支持装置４０によってＳｉ単結晶のウエハＷの反りが矯正されてもよい。この場合、高硬度のウエハＷよりも少ない気体流量によってＳｉ単結晶のウエハＷの反りが矯正される。
　前述の実施形態では、機能デバイス９がＳＢＤおよびＭＩＳＦＥＴのいずれか一方を含む例が示された。しかし、機能デバイス９は、ＳＢＤおよびＭＩＳＦＥＴの双方を含んでいてもよい。つまり、ＳＢＤおよびＭＩＳＦＥＴの双方が、同一のデバイス領域７内に形成されていてもよい。
　他の形態例に係るウエハＷでは、機能デバイス９がトレンチゲート型のＭＩＳＦＥＴを含む例が示された。しかし、機能デバイス９は、トレンチゲート型に代えてプレーナゲート型のＭＩＳＦＥＴを含んでいてもよい。また、他の形態例に係るウエハＷにおいて、ｎ型の第１領域５に代えてｐ型の第１領域５が採用されてもよい。この場合、機能デバイス９は、ＭＩＳＦＥＴに代えてＩＧＢＴ（Insulated Gate Bipolar Transistor）を含む。この場合の具体的な構成は、前述の説明において、ＭＩＳＦＥＴの「ソース」をＩＧＢＴの「エミッタ」に置き換え、ＭＩＳＦＥＴの「ドレイン」をＩＧＢＴの「コレクタ」に置き換えることによって得られる。
　前述のウエハＷにおいて、第１導電型がｐ型であり、第２導電型がｎ型である形態が採用されてもよい。この場合の具体的な構成は、前述の説明および添付図面において、ｎ型領域をｐ型領域に置き換え、ｐ型領域をｎ型領域に置き換えることによって得られる。
　この明細書および添付図面から抽出される特徴の例を示す。以下、ウエハの反りを矯正できる支持ステージを提供する。以下、括弧内の英数字は前述の実施形態における対応構成要素等を表すが、各項目（Clause）の範囲を実施形態に限定する趣旨ではない。
　［Ａ１］基底部（２１）と、前記基底部（２１）の周縁部に突設され、ウエハ（Ｗ）の一方面（２）が当接される支持部（２５）と、前記支持部（２５）に設けられ、前記一方面（２）に対する吸引力が付与される吸引溝（３１）と、前記基底部（２１）の内方部に設けられ、前記一方面（２）に向けて気体を噴出させる噴出孔（３５）と、前記基底部（２１）および前記支持部（２５）の少なくとも一方に設けられ、前記基底部（２１）、前記支持部（２５）および前記一方面（２）の間の空間（Ｓ）から気体を排出する排気孔（３６）と、を含む、支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ２］前記支持部（２５）は、反りを有する前記ウエハ（Ｗ）の前記一方面（２）が当接されるように構成され、前記噴出孔（３５）は、前記ウエハ（Ｗ）の反りを矯正する圧力を有する気体を噴出させるように構成され、前記排気孔（３６）は、前記空間（Ｓ）の気圧の上昇を抑制するように構成されている、Ａ１に記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ３］前記ウエハ（Ｗ）は、Ｓｉ単結晶の硬度を超える硬度を有する高硬度ウエハ（Ｗ）である、Ａ１またはＡ２に記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ４］前記ウエハ（Ｗ）は、Ｓｉのバンドギャップを超えるバンドギャップを有するワイドバンドギャップ半導体ウエハである、Ａ１～Ａ３のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ５］前記ウエハ（Ｗ）は、ＳｉＣ単結晶を含むＳｉＣウエハである、Ａ１～Ａ４のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ６］前記支持部（２５）は、前記ウエハ（Ｗ）の前記一方面（２）の周縁部が当接されるように構成されている、Ａ１～Ａ５のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ７］前記支持部（２５）は、前記基底部（２１）の内方部を取り囲む環状に突設され、前記噴出孔（３５）は、前記基底部（２１）の内方部において前記支持部（２５）によって取り囲まれた領域に設けられている、Ａ１～Ａ６のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ８］前記吸引溝（３１）は、前記支持部（２５）に沿って帯状に延びている、Ａ７に記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ９］前記噴出孔（３５）は、前記一方面（２）の中央部に向けて気体を噴出させるように構成されている、Ａ１～Ａ８のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１０］前記噴出孔（３５）は、前記基底部（２１）の中央部に設けられている、Ａ１～Ａ９のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１１］前記排気孔（３６）は、前記基底部（２１）の内方部において前記噴出孔（３５）に隣り合って設けられている、Ａ１～Ａ１０のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１２］前記支持部（２５）は、前記ウエハ（Ｗ）のオリエンテーションフラット（４）に沿って直線状に延びる辺を有し、前記オリエンテーションフラット（４）に当接する直線当接部（３０）を有している、Ａ１～Ａ１１のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１３］前記吸引溝（３１）は、前記直線当接部（３０）に沿って直線状に延びる部分を有している、Ａ１２に記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１４］前記吸引溝（３１）は、前記基底部（２１）の内方側に設けられた第１吸引溝（３１Ａ）、および、前記基底部（２１）の周縁側に設けられた第２吸引溝（３１Ｂ）を含む、Ａ１～Ａ１３のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１５］前記第１吸引溝（３１Ａ）は、帯状に延び、前記第２吸引溝（３１Ｂ）は、前記第１吸引溝（３１Ａ）に沿って帯状に延びている、Ａ１４に記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１６］前記ウエハ（Ｗ）の任意の結晶方向（ａ軸方向および／またはｍ軸方向）に沿って配列された複数の前記噴出孔（３５）を含む、Ａ１～Ａ１５のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１７］前記ウエハ（Ｗ）の任意の結晶方向（ａ軸方向および／またはｍ軸方向）に沿って配列された複数の前記排気孔（３６）を含む、Ａ１～Ａ１６のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１８］前記ウエハ（Ｗ）は、前記一方面（２）とは反対側に位置し、複数のデバイス領域（７）が配列された他方面（１）を有している、Ａ１～Ａ１７のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ１９］複数の前記デバイス領域（７）の配列方向に沿って配列された複数の前記噴出孔（３５）を含む、Ａ１８に記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ２０］複数の前記デバイス領域（７）の配列方向に沿って配列された複数の前記排気孔（３６）を含む、Ａ１８またはＡ１９に記載の支持ステージ（２０Ａ～２０Ｎ）。
　［Ａ２１］Ａ１～Ａ２０のいずれか一つに記載の支持ステージ（２０Ａ～２０Ｎ）と、前記吸引溝（３１）に接続され、前記吸引溝（３１）に吸引力を付与する吸引ユニット（４１）と、前記噴出孔（３５）に接続され、前記噴出孔（３５）に気体を供給する気体供給ユニット（４２）と、を含む、支持装置（４０）。
　［Ａ２２］Ａ２１に記載の支持装置（４０）を用いた半導体装置の製造方法であって、前記ウエハ（Ｗ）の前記一方面（２）を前記支持部（２５）に吸着させる工程と、前記排気孔（３６）を開放した状態で、前記一方面（２）に向けて前記噴出孔（３５）から気体を噴出させる工程と、を含む、半導体装置の製造方法。
　［Ａ２３］反りを有する前記ウエハ（Ｗ）が用意され、前記ウエハの前記一方面（２）の周縁部が前記支持部（２５）に吸着され、前記ウエハ（Ｗ）の反りを矯正する圧力を有する気体が、前記噴出孔（３５）から前記一方面（２）に向けて噴出される、Ａ２２に記載の半導体装置の製造方法。
　［Ａ２４］前記噴出孔（３５）から気体が噴出された状態で、前記ウエハ（Ｗ）の他方面（１）に対して予め定められた処理を実行する処理工程をさらに含む、Ａ２２またはＡ２３に記載の半導体装置の製造方法。
　［Ａ２５］前記他方面（１）に付着した異物（５５）を有する前記ウエハ（Ｗ）が用意され、前記処理工程は、前記他方面（１）から前記異物（５５）を除去する工程を含む、Ａ２４に記載の半導体装置の製造方法。
　実施形態について詳細に説明してきたが、これらは技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によって限定される。
Ｗ　　　ウエハ
１　　　第１主面（ウエハの他方面）
２　　　第２主面（ウエハの一方面）
４　　　目印
２０Ａ～２０Ｎ　支持ステージ
２１　　基底部
２５　　支持部
３０　　直線当接部
３１　　吸引溝
３１Ａ　第１吸引溝
３１Ｂ　第２吸引溝
３５　　噴出孔
３６　　排気孔
４０　　支持装置
４１　　吸引ユニット
４２　　気体供給ユニット
５５　　接着層（異物）
５５ｂ　離型剤膜（異物）
Ｓ　　　空間

Claims (20)

  1. 　基底部と、
    　前記基底部の周縁部に突設され、ウエハの一方面が当接される支持部と、
    　前記支持部に設けられ、前記一方面に対する吸引力が付与される吸引溝と、
    　前記基底部の内方部に設けられ、前記一方面に向けて気体を噴出させる噴出孔と、
    　前記基底部および前記支持部の少なくとも一方に設けられ、前記基底部、前記支持部および前記一方面の間の空間から気体を排出する排気孔と、を含む、支持ステージ。
  2. 　前記支持部は、反りを有する前記ウエハの前記一方面が当接されるように構成され、
    　前記噴出孔は、前記ウエハの反りを矯正する圧力を有する気体を噴出させるように構成され、
    　前記排気孔は、前記空間の気圧の上昇を抑制するように構成されている、請求項１に記載の支持ステージ。
  3. 　前記ウエハは、Ｓｉ単結晶の硬度を超える硬度を有する高硬度ウエハである、請求項１または２に記載の支持ステージ。
  4. 　前記ウエハは、Ｓｉのバンドギャップを超えるバンドギャップを有するワイドバンドギャップ半導体ウエハである、請求項１～３のいずれか一項に記載の支持ステージ。
  5. 　前記ウエハは、ＳｉＣ単結晶を含むＳｉＣウエハである、請求項１～４のいずれか一項に記載の支持ステージ。
  6. 　前記支持部は、前記ウエハの前記一方面の周縁部が当接されるように構成されている、請求項１～５のいずれか一項に記載の支持ステージ。
  7. 　前記支持部は、前記基底部の内方部を取り囲む環状に突設され、
    　前記噴出孔は、前記基底部の内方部において前記支持部によって取り囲まれた領域に設けられている、請求項１～６のいずれか一項に記載の支持ステージ。
  8. 　前記吸引溝は、前記支持部に沿って帯状に延びている、請求項７に記載の支持ステージ。
  9. 　前記噴出孔は、前記一方面の中央部に向けて気体を噴出させるように構成されている、請求項１～８のいずれか一項に記載の支持ステージ。
  10. 　前記噴出孔は、前記基底部の中央部に設けられている、請求項１～９のいずれか一項に記載の支持ステージ。
  11. 　前記排気孔は、前記基底部の内方部において前記噴出孔に隣り合って設けられている、請求項１～１０のいずれか一項に記載の支持ステージ。
  12. 　前記支持部は、前記ウエハのオリエンテーションフラットに沿って直線状に延びる辺を有し、前記オリエンテーションフラットに当接する直線当接部を有している、請求項１～１１のいずれか一項に記載の支持ステージ。
  13. 　前記吸引溝は、前記直線当接部に沿って直線状に延びる部分を有している、請求項１２に記載の支持ステージ。
  14. 　前記吸引溝は、前記基底部の内方側に設けられた第１吸引溝、および、前記基底部の周縁側に設けられた第２吸引溝を含む、請求項１～１３のいずれか一項に記載の支持ステージ。
  15. 　前記第１吸引溝は、帯状に延び、
    　前記第２吸引溝は、前記第１吸引溝に沿って帯状に延びている、請求項１４に記載の支持ステージ。
  16. 　請求項１～１５のいずれか一項に記載の支持ステージと、
    　前記吸引溝に接続され、前記吸引溝に吸引力を付与する吸引ユニットと、
    　前記噴出孔に接続され、前記噴出孔に気体を供給する気体供給ユニットと、を含む、支持装置。
  17. 　請求項１６に記載の支持装置を用いた半導体装置の製造方法であって、
    　前記ウエハの前記一方面を前記支持部に吸着させる工程と、
    　前記排気孔を開放した状態で、前記一方面に向けて前記噴出孔から気体を噴出させる工程と、を含む、半導体装置の製造方法。
  18. 　反りを有する前記ウエハが用意され、
    　前記ウエハの前記一方面の周縁部が前記支持部に吸着され、
    　前記ウエハの反りを矯正する圧力を有する気体が、前記噴出孔から前記一方面に向けて噴出される、請求項１７に記載の半導体装置の製造方法。
  19. 　前記噴出孔から気体が噴出された状態で、前記ウエハの他方面に対して予め定められた処理を実行する処理工程をさらに含む、請求項１７または１８に記載の半導体装置の製造方法。
  20. 　前記他方面に付着した異物を有する前記ウエハが用意され、
    　前記処理工程は、前記他方面から前記異物を除去する工程を含む、請求項１９に記載の半導体装置の製造方法。
PCT/JP2022/016525 2021-05-14 2022-03-31 支持ステージ、支持装置及び半導体装置の製造方法 WO2022239570A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023520920A JPWO2022239570A1 (ja) 2021-05-14 2022-03-31
CN202280033985.0A CN117296141A (zh) 2021-05-14 2022-03-31 支撑台、支撑装置以及半导体装置的制造方法
DE112022002189.6T DE112022002189T8 (de) 2021-05-14 2022-03-31 Stützgestell, Stützvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
US18/507,113 US20240079262A1 (en) 2021-05-14 2023-11-13 Support stage, support device, and method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021082788 2021-05-14
JP2021-082788 2021-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/507,113 Continuation US20240079262A1 (en) 2021-05-14 2023-11-13 Support stage, support device, and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2022239570A1 true WO2022239570A1 (ja) 2022-11-17

Family

ID=84028268

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/016525 WO2022239570A1 (ja) 2021-05-14 2022-03-31 支持ステージ、支持装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20240079262A1 (ja)
JP (1) JPWO2022239570A1 (ja)
CN (1) CN117296141A (ja)
DE (1) DE112022002189T8 (ja)
WO (1) WO2022239570A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201957A (ja) * 1993-12-29 1995-08-04 Sony Corp ウェーハ・テープ・マウンタ
WO2008105226A1 (ja) * 2007-02-26 2008-09-04 Dai Nippon Printing Co., Ltd. 露光機のワークステージ、露光方法及び構造体の製造方法
JP2011097044A (ja) * 2009-09-30 2011-05-12 Kyocera Corp 吸着用部材およびこれを用いた吸着装置、並びに光照射装置および荷電粒子線装置
JP2014241357A (ja) * 2013-06-12 2014-12-25 レーザーテック株式会社 基板保持装置、及び光学装置、及び基板保持方法
JP2017174959A (ja) * 2016-03-23 2017-09-28 ラピスセミコンダクタ株式会社 半導体製造装置および半導体製造方法
WO2017179296A1 (ja) * 2016-04-14 2017-10-19 三菱電機株式会社 基板保持装置
JP2019160948A (ja) * 2018-03-12 2019-09-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2021048362A (ja) * 2019-09-20 2021-03-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164839A (ja) 2011-02-08 2012-08-30 Lintec Corp 板状部材の支持装置及び支持方法、並びに、シート剥離装置及び剥離方法
JP7370228B2 (ja) 2019-11-22 2023-10-27 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201957A (ja) * 1993-12-29 1995-08-04 Sony Corp ウェーハ・テープ・マウンタ
WO2008105226A1 (ja) * 2007-02-26 2008-09-04 Dai Nippon Printing Co., Ltd. 露光機のワークステージ、露光方法及び構造体の製造方法
JP2011097044A (ja) * 2009-09-30 2011-05-12 Kyocera Corp 吸着用部材およびこれを用いた吸着装置、並びに光照射装置および荷電粒子線装置
JP2014241357A (ja) * 2013-06-12 2014-12-25 レーザーテック株式会社 基板保持装置、及び光学装置、及び基板保持方法
JP2017174959A (ja) * 2016-03-23 2017-09-28 ラピスセミコンダクタ株式会社 半導体製造装置および半導体製造方法
WO2017179296A1 (ja) * 2016-04-14 2017-10-19 三菱電機株式会社 基板保持装置
JP2019160948A (ja) * 2018-03-12 2019-09-19 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
JP2021048362A (ja) * 2019-09-20 2021-03-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置

Also Published As

Publication number Publication date
DE112022002189T8 (de) 2024-02-15
DE112022002189T5 (de) 2024-02-08
JPWO2022239570A1 (ja) 2022-11-17
US20240079262A1 (en) 2024-03-07
CN117296141A (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
US10892190B2 (en) Manufacturing process of element chip
US10763124B2 (en) Manufacturing process of element chip
US8012857B2 (en) Semiconductor die singulation method
US8153452B2 (en) Manufacturing method of semiconductor device
US9831126B2 (en) Method of manufacturing semiconductor device, semiconductor substrate, and semiconductor device
US9646834B2 (en) Method for manufacturing semiconductor device
US20090008748A1 (en) Ultra-thin die and method of fabricating same
JP6575874B2 (ja) 素子チップの製造方法
TW201621996A (zh) 用於單一化半導體晶圓之方法
TW201448027A (zh) 用於電漿切割半導體晶圓的方法及裝置
US9847270B2 (en) Method for insulating singulated electronic die
US10037891B2 (en) Manufacturing method of element chip
WO2018212282A1 (ja) 半導体装置
WO2022239570A1 (ja) 支持ステージ、支持装置及び半導体装置の製造方法
US9472467B2 (en) Manufacturing method of semiconductor device
US20230343578A1 (en) Semiconductor device manufacturing method and wafer structural object
US11219929B2 (en) Element chip cleaning method, element chip cleaning apparatus, and element chip manufacturing method
CN113436971A (zh) 使用对准结构和多步骤切单进行电子管芯切单的结构和方法
JP6624590B2 (ja) 素子チップの製造方法
WO2024128015A1 (ja) 半導体装置の製造方法、およびシート材剥離装置
US9966437B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2023080089A1 (ja) 半導体装置の製造方法
US9029261B2 (en) Semiconductor device fabrication method and semiconductor device
US11764110B2 (en) Moat coverage with dielectric film for device passivation and singulation
WO2023243470A1 (ja) ウエハ構造および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22807274

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023520920

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280033985.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022002189

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22807274

Country of ref document: EP

Kind code of ref document: A1