WO2022239446A1

WO2022239446A1 - パージバルブ駆動制御装置

Info

Publication number: WO2022239446A1
Application number: PCT/JP2022/010978
Authority: WO
Inventors: 貴司野々山
Original assignee: ボッシュ株式会社
Priority date: 2021-05-11
Filing date: 2022-03-11
Publication date: 2022-11-17
Also published as: JPWO2022239446A1

Abstract

ソレノイド抵抗値検出の分解能、精度を確保しつつ、既存の回路を極力利用した異常検出が可能なパージバルブ駆動制御装置を提供する。　ソレノイド１ａは、一端が第１の接続端子３ａを介してバッテリ電圧が印加される一方、他端が第２の接続端子３ｂに接続され、ドライバ回路１２０には、駆動トランジスタ４がシャント抵抗器５と共に、第２の接続端子３ｂとグランドとの間に、直列接続されて設けられてなり、シャント抵抗器５の電圧を基に駆動トランジスタ４における過電流の発生を検出可能とする過電流検出回路１１が設けられ、マイクロコンピュータ１１０は、過電流検出回路１１の出力に基づいて、第１の接続端子３ａと第２の接続端子３ｂの電気的短絡状態に等価なバッテリ短絡の発生の有無を判定可能に構成されている。

Description

パージバルブ駆動制御装置

　本発明は、パージバルブ駆動制御装置に係り、特に、駆動制御の信頼性、安定性の向上等を図ったものに関する。

　ガソリン自動車においては、燃料蒸発ガスの排出抑止装置の搭載が義務化されており、車両の構造等に応じた構成の燃料蒸発ガス排出抑止装置が搭載されていることは良く知られている通りである。
　例えば、キャニスタ内に収納された活性炭に燃料蒸発ガスを吸着させると共に、エンジン稼働時にエンジンの吸入空気の一部をキャニスタに通過させ、パージバルブを介してエンジンの吸気系に放出（パージ）、すなわち、エンジンの吸入口へ流入せしめてエンジンの燃料に供するようにした構成などが、比較的良く知られている。

　適切なエンジン制御の実現のためには、パージバルブを介してエンジンの吸気口へ供給される蒸発燃料の量も可能な限り正確に把握される必要がある。
　そのため、パージバルブは、通常、フィードバック制御等でその開度制御が行われる。
　特に、ソレノイド式のパージバルブの場合、その開度は通電電流の大きさで決定されるが、通電電流を決定する主要因であるバッテリ電圧とソレノイドの抵抗値が、車両の動作状態や周囲の温度に依存して変化する。

　そのため、通常は、ソレノイドの抵抗値を検出する検出回路を設け、逐次抵抗値を検出しつつ、通電電流の目標値とのずれをフィードバック補正して、適切な通電電流を確保することで所望する開度を確実に確保可能とする構成が採られる（例えば、特許文献１等参照）。

　一方、上述のようなパージバルブ駆動制御装置においては、装置の重要度等の観点から、パージバルブとの接続端子における短絡や開放等の異常状態の検出が求められる。
　図６には、従来のパージバルブ駆動制御装置の構成例が示されており、以下、同図を参照しつつ従来装置における異常検出について説明する。
　この車両用電子制御ユニットＥＣＵを用いた従来のパージバルブ駆動制御装置においては、パージバルブ５１のソレノイド５１ａ一端にはバッテリ電圧ＶＢが印加される一方、ソレノイド５１ａの他端は、いわゆるローサイドトランジスタ５３により構成されたドライバ回路５２に接続されている。

　ドライバ回路５２のローサイドトランジスタ５３は、マイクロコンピュータ（図６においては「ＣＰＵ」と表記）５４によるＰＷＭ制御に応じてオン・オフされることで、ソレノイド５１ａの通電電流が制御されることで、弁開度調整が可能に構成されている。

　また、この従来装置においては、ソレノイド５１ａの抵抗値（以下、説明の便宜上「ソレノイド抵抗値」と称する）を検出するための抵抗検出回路５５が設けられている。ソレノイド５１ａとローサイドトランジスタ５３との接続点とグランドとの間には、分圧抵抗器（図６においては「Ｒｄｉｖ」と表記）５６が設けられている。
　抵抗検出回路５５は、バッテリ電圧ＶＢと、分圧抵抗器５６に得られる分圧電圧Ｖｄｉｖとの差である差電圧Ｖｄｅｆを増幅出力して検出電圧Ｖｄｅｔとしてマイクロコンピュータ５４へ出力するものとなっている。

　マイクロコンピュータ５４においては、抵抗検出回路５５の出力電圧と、バッテリ電圧検出回路（図６においては「ＶＢ－ＤＥＴ」と表記）により検出された実際のバッテリ電圧ＶＢと、先の分圧抵抗器５６の抵抗値とを基に、演算によりソレノイド抵抗値が算出されるようになっている。
　そして、算出されたソレノイド抵抗値はＰＷＭ制御におけるデューティ補正に供されるものとなっている。

　かかる従来装置においては、上述のようなソレノイド抵抗値の検出に加えて、ソレノイド５１ａが接続された第１及び第２の接続端子５８ａ，５８ｂにおける異常の有無を検出可能するため、第１及び第２の比較器５９，６０が設けられている。
　すなわち、抵抗検出回路５５の出力電圧を、第１及び第２の比較器５９，６０において、それぞれの閾値Ｖｔｈ１，Ｖｔｈ２と比較し、その比較結果によってマイクロコンピュータ５４において異常の有無が判定されるようになっている。

　例えば、何らかの原因により、バッテリ電圧ＶＢの供給ラインがドライバ回路５２の出力と直接接続された状態、すなわち、換言すれば、第１の接続端子５８ａと第２の接続端子５８ｂとが電気的に直接接続されたと等価な状態（以下、説明の便宜上「バッテリ短絡」と称する）となると、差分電圧Ｖｄｅｆは、ほぼ零Ｖとなり、当然、抵抗検出回路５５の検出電圧Ｖｄｅｔもほぼ零Ｖとなる。
　この場合、第１の比較器５９において、抵抗検出回路５５の出力電圧が第１の閾値Ｖｔｈ１を下回り、その結果、マイクロコンピュータ５４においてバッテリ短絡発生と判定される。

　一方、ドライバ回路５２とソレノイド５１ａとの接続が断たれた状態となる端子開放や、ドライバ回路５２の出力段がグランドと直接接続された状態、すなわち、換言すれば、第２の接続端子５８ｂがグランドと接続された状態となるグランド短絡が発生した場合、差分電圧Ｖｄｅｆは、いずれの場合もほぼバッテリ電圧ＶＢ近傍となる。

　この場合、第２の比較器６０において、抵抗検出回路５５の出力電圧が第２の閾値Ｖｔｈ２を上回り、その結果、マイクロコンピュータ５４において端子開放又はグランド短絡の発生と判定される。

特開２０１３－１９９８７４号公報

　しかしながら、従来のように抵抗検出回路５５の検出電圧Ｖｄｅｔを異常検出に流用する構成においては、ソレノイドの電気的特性に起因する異常検出の検出タイミングの制限や、ソレノイド抵抗値検出における分解能や精度の低下を招くという問題がある。
　まず、図７には、ソレノイド５１ａの通電制御の際の主要部の波形図が模式的に示されており、以下、同図を参照しつつ、異常検出の検出タイミングについて説明する。

　パージバルブ５１のソレノイド５１ａの通電制御は、通常、いわゆるＰＷＭ制御により行われるため、ローサイドトランジスタ５３は、マイクロコンピュータ５４により所定のデューティ比でオン・オフ駆動される。
　ソレノイド５１ａの通電に際して、ローサイドトランジスタ５３がオンとされると、第２の接続端子５８ｂにおける電圧Ｖｏｕｔは、零Ｖ近傍の電圧に降下する一方、通電電流Ｉｓは、徐々に増大してゆく（図７（Ａ）及び図７（Ｂ）参照）。
　また、抵抗検出回路５５の検出電圧Ｖｄｅｔも通電電流Ｉｓの増加に伴い上昇し、その後、一定の電圧となる（図７（Ｃ）参照）。

　所定の通電時間後、マイクロコンピュータ５４によりローサイドトランジスタ５３はオフとされるが、ソレノイド５１ａのインダクタンスのため、第２の接続端子５８ｂにおける電圧Ｖｏｕｔは一時的に急上昇し所定のクランプ電圧Ｖｃｌに達した後、時間経過と共に徐々に低下して所定のバッテリ電圧ＶＢとなる（図７（Ａ）参照）。
　通電電流Ｉｓもインダクタンスの影響で、ローサイドトランジスタ５３のオフ時に直ぐさま零とはならず、時間経過と共に減少してゆく（図７（Ｂ）参照）。

　また、抵抗検出回路５５の出力電圧Ｖｄｅｔは、ローサイドトランジスタ５３のオフ時にインダクタンスの影響により一時的に最大出力（この例の場合、５Ｖ）となった後、インダクタンスの減少と共に一旦零Ｖまで低下し、その後、出力状態は正常状態に復帰する（図７（Ｃ）参照）。なお、図７（Ｃ）において、Ｔｔｒで表された期間は、インダクタンスによる過渡応答が生じている期間であり、この期間経過後、抵抗検出回路５５の出力状態は正常に復帰した状態となる。

　結局、抵抗検出回路５５によるソレノイド抵抗値の検出、及び、バッテリ短絡等の異常検出は、上述の過渡応答期間Ｔｔｒ経過後、すなわち、時刻ｔａ以降、ローサイドトランジスタ５３が再びオンとされる時刻ｔｂまでの間に限定されることとなる。

　次に、ソレノイド抵抗値検出における分解能や精度の低下について、図８を参照しつつ説明する。
　図８には、ソレノイド抵抗値が３８．５Ωの場合におけるバッテリ電圧ＶＢの変化に対する抵抗検出回路５５の出力電圧Ｖｄｅｔの変化特性例が符号Ｌ１を付した実線の特性線（以下、説明の便宜上「特性線Ｌ１」と称する）により示されている。なお、特性線Ｌ１の上下の点線は変動範囲の例を示している。なお、図８は、抵抗検出回路５５の最大出力電圧が５Ｖの場合の例である。

　また、ソレノイド抵抗値が１７Ωの場合におけるバッテリ電圧ＶＢの変化に対する抵抗検出回路５５の出力電圧Ｖｄｅｔの変化特性例が符号Ｌ２を付した実線の特性線（以下、説明の便宜上「特性線Ｌ２」と称する）により示されている。
　なお、特性線Ｌ２の上下の点線は変動範囲の例を示している。

　さらに、この例においては、第１の比較器５９の閾値Ｖｔｈ１が５００ｍＶ、第２の比較器６０の閾値Ｖｔｈ２が４５００ｍＶの場合を想定している。
　したがって、この場合、マイクロコンピュータ５４におけるソレノイド抵抗値の検出に用いることのできる抵抗検出回路５５の出力電圧Ｖｄｅｔは、５００ｍＶ＜Ｖｄｅｔ＜４５００ｍＶの範囲に制限されることとなる。

　上述の特性線Ｌ１，Ｌ２は、出力電圧Ｖｄｅｔの制限範囲を考慮して抵抗検出回路５５の回路定数等を調整した結果である。
　ソレノイド抵抗値検出において、より高い分解能、精度を確保するためには、例えば、特性線Ｌ１，Ｌ２の傾き、すなわち、バッテリ電圧ＶＢの変化に対する出力電圧Ｖｄｅｔの変化を可能な範囲で大きく確保することが必要となる。

　したがって、上述のような出力電圧Ｖｄｅｔの制限は、ソレノイド抵抗値検出の分解能、精度を自ず限定することとなる。
　例えば、仮に、図８に示された特性線Ｌ１を、その上端側、すなわち、バッテリ電圧ＶＢ＝１６Ｖ付近の出力電圧Ｖｄｅｔが５Ｖ近傍となるように回路定数等を調整し、特性線の傾きを大きくしてソレノイド抵抗値検出の分解能、精度をより高く確保できるようにしたとする。

　この場合、特性線Ｌ１の中央部付近、すなわち、バッテリ電圧が大凡１０Ｖ～１４Ｖ近辺（図８において網掛け部分）におけるソレノイド抵抗値検出の分解能、精度の向上は可能となるとしても、特性線Ｌ１の上端側の部分で、先の閾値Ｖｔｈ２付近と重なる範囲は、異常判定の範囲と重複してしまう。このため、この重複部分は、異常判定、ソレノイド抵抗値検出双方の対象外とせざる得ない。すなわち、ソレノイド抵抗値検出の分解能、精度の向上は、部分的な範囲に限定されてしまい、所望範囲において斑のない分解能、精度の向上が困難になるという問題がある。

　本発明は、上記実状に鑑みてなされたもので、ソレノイド抵抗値検出の分解能、精度を確保しつつ、既存の回路を極力利用した回路構成で異常検出が可能なパージバルブ駆動制御装置を提供するものである。

　上記本発明の目的を達成するため、本発明に係るパージバルブ駆動制御装置は、
　ソレノイド式パージバルブのソレノイドへの通電を行うドライバ回路が設けられると共に、前記ドライバ回路を介して前記ソレノイド式パージバルブの弁開度を制御可能に構成されてなるマイクロコンピュータを有してなるパージバルブ駆動制御装置であって、
　前記ソレノイドは、一端が前記バージバルブ駆動制御装置に設けられた第１の接続端子を介してバッテリ電圧が印加される一方、他端が前記バージバルブ駆動制御装置に設けられた第２の接続端子に接続され、
　前記ドライバ回路は、ローサイドトランジスタとしての駆動トランジスタがシャント抵抗器と共に、前記第２の接続端子とグランドとの間に、前記第２の接続端子側から前記駆動トランジスタ、シャント抵抗器の順に直列接続されて設けられてなり、
　前記シャント抵抗器の電圧を基に前記駆動トランジスタにおける過電流の発生を検出可能に構成されてなる過電流検出回路が設けられ、
　前記マイクロコンピュータは、前記過電流検出回路の出力に基づいて、前記第１の接続端子と前記第２の接続端子の電気的短絡状態に等価なバッテリ短絡の発生の有無を判定可能に構成されてなるものである。

　本発明によれば、駆動トランジスタとソレノイドの接続点の電位がバッテリ電圧となるようなバッテリ短絡を、駆動トランジスタを流用し、駆動トランジスタを流れる電流に基づいて検出できるような構成としたので、既存の回路を利用した構成を採ることができ、しかも、従来回路と異なり、ソレノイド抵抗値の検出回路とは別個としたので、ソレノイド抵抗値検出の分解能、精度を劣化させることがなく、安定したソレノイド抵抗値検出を確保することができる。
　さらに、比較器を設け、駆動トランジスタとソレノイドの接続点の電圧を基準電圧と比較することで、その接続点がグランドと短絡状態となるグランド短絡、又は、駆動トランジスタとソレノイドとの接続が断たれた端子開放の検出が可能となり、バッテリ短絡同様、ソレノイド抵抗値検出の分解能、精度を劣化させることがなく、安定したソレノイド抵抗値検出を確保しつつ、回路の異常を検出することができるという効果を奏するものである。

本発明の実施の形態におけるパージバルブ駆動制御装置の構成例を示す構成図である。本発明の実施の形態におけるパージバルブ駆動制御装置における異常検出処理によるバッテリ短絡の検出手順を示すフローチャートである。本発明の実施の形態におけるパージバルブ駆動制御装置における異常検出処理によるグランド短絡・端子開放の検出手順を示すフローチャートである。本発明の実施の形態におけるパージバルブ駆動制御装置によるバージバルブの駆動状態と異常検出のタイミングを説明する主要部の信号変化を模式的に示した波形図であって、図４（Ａ）は、第２の接続端子の電圧Ｖｏｕｔの変化を模式的に示した波形図、図４（Ｂ）は、第２の接続端子を流れる電流Ｉｓの変化を模式的に示した波形図、図４（Ｃ）は、抵抗検出電圧増幅器の出力電圧Ｖｄｅｔの変化を模式的に示した波形図である。本発明の実施の形態におけるパージバルブ駆動制御装置に設けられたバルブ駆動回路の駆動トランジスタのオン・オフと異常検出動作との関係を説明する模式図である。従来装置の構成例を示す構成図である。従来装置によるバージバルブの駆動状態と異常検出のタイミングを説明する主要部の信号変化を模式的に示した波形図であって、図７（Ａ）は、第２の接続端子の電圧Ｖｏｕｔの変化を模式的に示した波形図、図７（Ｂ）は、ソレノイドの通電電流Ｉｓの変化を模式的に示した波形図、図７（Ｃ）は、抵抗検出回路の検出電圧の変化を模式的に示した波形図である。従来装置によるソレノイド抵抗値の検出におけるバッテリ電圧と抵抗値検出回路の出力電圧との相関関係を示す特性線図である。

　以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
　なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
　最初に、本発明の実施の形態におけるパージバルブ駆動制御装置の構成例について、図１を参照しつつ説明する。
　本発明の実施の形態におけるパージバルブ駆動制御装置は、車両に搭載された車両用電子制御ユニット（図１においては「ＥＣＵ」と表記）１００を中心に、ソレノイド式パージバルブ１の駆動制御と共に異常検出（詳細は後述）が実行されるよう構成されたものとなっている。

　本発明の実施の形態における車両用電子制御ユニット１００は、マイクロコンピュータ（図１においては「ＣＰＵ」と表記）１１０と、ドライバ回路（図１においては「ＤＲＶ」と表記）１２０と、抵抗検出電圧増幅器１３０と、バッテリ電圧検出回路（図１においては「ＶＢ－ＤＥＴ」と表記）１４０と、分圧抵抗器（図１においては「Ｒｄｉｖ」と表記）２とを主たる構成要素として構成されたものとなっている。

　マイクロコンピュータ１１０は、ＲＡＭやＲＯＭ等の記憶素子（図示せず）、アナログ・ディジタル変換器（図示せず）やインターフェイス回路等を有し、公知・周知の構成を有してなるものである。
　本発明の実施の形態におけるマイクロコンピュータ１１０は、詳細は後述するようにソレノイド抵抗値検出、パージバルブ駆動制御、異常検出等の各種の制御処理が実行可能に構成されている。

　本発明の実施の形態における車両用電子制御ユニット１００には、外部に設けられたパージバルブ１との接続のため、第１及び第２の接続端子３ａ，３ｂが設けられている。
　すなわち、第１の接続端子３ａには、バッテリ電圧ＶＢが印加されると共に、パージバルブ１のソレノイド１ａの一端が接続されている。
　そして、ソレノイド１ａの他端は、第２の接続端子３ｂに接続され、この第２の接続端子３ｂは、ドライバ回路１２０の出力段に接続されており、ソレノイド１ａは、後述するようにドライバ回路１２０により通電制御されるようになっている。

　抵抗検出電圧増幅器１３０は、ソレノイド１ａの抵抗値であるソレノイド抵抗値をマイクロコンピュータ１１０において演算算出するために必要な電圧を増幅出力するものである。かかる抵抗検出電圧増幅器１３０は、良く知られた増幅回路の構成を有してなるものである。

　抵抗検出電圧増幅器１３０の一方の入力段は、第１の接続端子３ａと接続されており、バッテリ電圧ＶＢが入力されるようになっている。
　また、抵抗検出電圧増幅器１３０の他方の入力段は、第２の接続端子３ｂに接続されており、この第２の接続端子３ｂとグランドとの間には、分圧抵抗器２が接続されている。

　したがって、抵抗検出電圧増幅器１３０の他方の入力段には、分圧抵抗器２における電圧降下に対応した電圧が印加される。
　ここで、第２の接続端子３ｂにおける電圧を駆動出力電圧Ｖｏｕｔ、抵抗検出電圧増幅器１３０の入力電圧を差分電圧Ｖｄｅｆ、抵抗検出電圧増幅器１３０の増幅度をα、バッテリ電圧をＶＢ、抵抗検出電圧増幅器１３０の出力電圧を検出電圧Ｖｄｅｔとすると、マイクロコンピュータ１１０に入力される検出電圧Ｖｄｅｔは、下記する式１で表される。

　Ｖｄｅｔ＝α×Ｖｄｅｆ＝α×（ＶＢ－Ｖｏｕｔ）・・・式１

　一方、ソレノイド１ａのソレノイド抵抗値をＲｖａ、分圧抵抗器２の抵抗値をＲｄｉｖとすると、これら２つの抵抗値と、駆動出力電圧Ｖｏｕｔ及び差分電圧Ｖｄｅｆとの間には、下記する式２で表される関係が成立する。

　Ｖｄｅｆ／Ｖｏｕｔ＝Ｒｖａ／Ｒｄｉｖ・・・式２

　また、Ｖｏｕｔは、下記する式３で表される。

　Ｖｏｕｔ＝ＶＢ×Ｒｄｉｖ／（Ｒｖａ＋Ｒｄｉｖ）・・・式３

　しかして、マイクロコンピュータ１１０においては、下記する式４に基づいてソレノイド抵抗値Ｒｖａが算出されるようになっている。

　Ｒｖａ＝（Ｖｄｅｔ×Ｒｄｉｖ）／（α×ＶＢ－Ｖｄｅｔ）＝・・・式４

　しかして、上述のように算出されたソレノイド抵抗値は、マイクロコンピュータ１１０による後述するドライバ回路１２０に設けられた駆動トランジスタ４のＰＷＭ制御に供されるものとなっている。

　バッテリ電圧検出回路１４０は、バッテリ電圧ＶＢをマイクロコンピュータ１１０に適した電圧に変換して出力するよう構成されてなるものである。
　マイクロコンピュータ１１０においては、バッテリ電圧ＶＢが正常か否かの監視処理が実行されるようになっている。また、バッテリ電圧検出回路１４０により得られたバッテリ電圧ＶＢの値は、上述のソレノイド抵抗値の算出等に供されるようになっている。

　ドライバ回路１２０は、駆動用トランジスタ４と、シャント抵抗器（図１にいおいては「Ｒｓ」と表記）５と、過電流検出回路（図１においては「Ｉ－ＤＥＴ」と表記）１１と、比較器１２と、エラーレジスタ（図１においては「Ｆ－ＲＥＧ」と表記）１３と、を主たる構成要素として構成されたものとなっている。
　本発明の実施の形態におけるドライバ回路１２０は、従来同様のソレノイド１ａの通電制御を行うと共に、詳細は後述するように、マイクロコンピュータ１１０と共に異常検出が可能に構成されている。

　ここで、本発明の実施の形態において、異常検出は、第１及び第２の接続端子３ａ，３ｂにおける電圧、電流の異常状態の検出を意味する。
　本発明の実施の形態における上述の異常状態は、具体的には、以下に説明するように、「バッテリ短絡」と「グランド短絡・端子開放」の２つに大別される。
　「バッテリ短絡」は、第１の接続端子３ａと第２の接続端子３ｂとが電気的に短絡されたと等価な状態をいう。すなわち、「バッテリ短絡」は、換言すれば、バッテリ電圧ＶＢが第２の接続端子３ｂに直接印加された状態を言う。

　次に、「グランド短絡・端子開放」は、グランド短絡と端子開放の総称である。本発明の実施の形態においては、グランド短絡か端子開放の判別は行われず、いずれかであることのみが判別されるものとなっている（詳細は後述）。
　なお、「グランド短絡」は、第２の接続端子３ｂがグランドと接続された状態を、「端子開放」は、第２の接続端子３ｂとソレノイド１ａの接続が断たれた状態、すなわち、後述する駆動トランジスタ４のドレインが開放状態をいう。

　次に、ドライバ回路１２０の具体的な構成について説明する。
　最初に、駆動トランジスタ４は、マイクロコンピュータ１１０から入力されるバルブ駆動制御信号Ｓｖｃに応じてＰＷＭ制御されて、パージバルブ１のソレノイド１ａの通電を制御するものとなっている。
　マイクロコンピュータ１１０による駆動トランジスタ４のＰＷＭ制御は、基本的に従来同様のものであるので、以下に概略的に説明することとする。

　マイクロコンピュータ１１０において、駆動トランジスタ４のＰＷＭ制御におけるデューティ比は、パージバルブ１の所望の弁開度、すなわち、換言すれば、車両の動作状態に応じて設定され、そのデューティ比で駆動トランジスタ４の駆動が行われる。

　ところが、ソレノイド抵抗値は、バッテリ電圧の変動や温度変化によって変動するため、上述のようにして設定されたデューティ比では所望のバルブ開度は得られない。そのため、マイクロコンピュータ１１０においては、先に説明したようにして算出されたソレノイド抵抗値を基にデューティ比の補正を行いつつフィードバック制御による駆動トランジスタ４のＰＷＭ制御が実行されるものとなっている。

　本発明の実施の形態における駆動トランジスタ４は、いわゆるローサイドトランジスタとして機能するものとなっている。
　具体的には、本発明の実施の形態において、駆動トランジスタ４には、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor）が用いられている。駆動トランジスタ４のドレインは、第２の接続端子３ｂを介して、バージバルブ１のソレノイド１ａの一端に接続されている。
　ソレノイド１ａの他端は、車両用電子制御ユニット１００に設けられた第１の接続端子３ａを介してバッテリ電圧ＶＢが印加されるようになっている。

　また、駆動トランジスタ４のソースとグランドとの間には、シャント抵抗器５が設けられている。
　駆動トランジスタ４のゲートには、上述したバルブ駆動制御信号Ｓｖｃが入力されて、先に述べたようにマイクロコンピュータ１１０によるＰＷＭ制御を受けて、駆動トランジスタ４によるソレノイド１ａの通電電流制御が行われるようになっている。

　過電流検出回路１１は、”バッテリ短絡”の発生により駆動トランジスタ４に流れる過電流の検出を行うものである。
　すなわち、まず、過電流検出回路１１の入力段には、シャント抵抗器５の電圧（以下、説明の便宜上「シャント電圧」と称する）が入力されるようになっている。

　”バッテリ短絡”によりシャント抵抗器５に流れる電流が過電流となると、シャント電圧は、過電流検出回路１１において設定された所定の過電流基準電圧を超える。過電流検出回路１１は、シャント電圧が所定の過電流基準電圧を超えると、シャント電流Ｉｓｈが所定の基準過電流Ｉｔｈを越えたとして、所定の過電流検出電圧を出力するよう構成されたものとなっている。なお、このような過電流検出回路１１は、本発明特有のものではなく、従来から良く知られた回路構成を有してなるものである。

　比較器１２は、グランド短絡・端子開放の発生を検出するためのものである。
　比較器１２の非反転入力端子は、第２の接続端子３ｂに接続される一方、反転入力端子には、所定の判定基準電圧Ｖｔｈが印加されている。
　”バッテリ短絡”や”グランド短絡・端子開放”が発生しておらず、ドライバ回路１２０が正常に動作している状態にあっては、比較器１２の非反転入力端子には、駆動トランジスタ４の動作状態に応じた所定の判定用基準電圧Ｖｔｈを越える電圧が印加される。
　この場合、比較器１２は、論理値”１”に相当する所定の正電圧を出力するようになっている。

　一方、第２の接続端子３ｂがグランドと接続された「グランド短絡」、又は、第２の接続端子３ｂとソレノイド１ａの接続が断たれて第２の接続端子３ｂが開放状態の「端子開放」が発生した状態にあっては、いずれの場合も比較器１２の非反転入力端子の電圧は、ほぼグランド電位近傍の電圧となり、上述の判定用基準電圧Ｖｔｈを下回ることとなる。
　その結果、比較器１２は、論理値”０”に相当する電圧、すなわち、０Ｖ、又は、所定の負電圧を出力するものとなっている。

　エラーレジスタ１３は、過電流検出回路１１による”バッテリ短絡”の検出の有無と、比較器１２による”グランド短絡・端子開放”の検出の有無を、それぞれ一時的に記憶するためのレジスタである。
　かかるエラーレジスタ１３は、たとえば、”バッテリ短絡”の検出の有無を一時的に書込、記憶するためのレジスタ領域（以下、説明の便宜上「バッテリ短絡レジスタ領域」称する）と、”グランド短絡・端子開放”の検出の有無を一時的に書込、記憶するためのレジスタ領域（以下、説明の便宜上「グランド短絡・端子開放レジスタ領域」称する）に、それぞれ区分されている（図示せず）。

　先に述べたように、”バッテリ短絡”が発生し、過電流検出回路１１から所定の過電流検出電圧（例えば、５Ｖ）が出力されると、バッテリ短絡レジスタ領域には論理値”１”が書き込まれ、過電流検出回路１１の出力電圧が零にリセットされるまで記憶、保持されるようになっている。

　一方、”グランド短絡・端子開放”が発生し、比較器１２の出力電圧が論理値”１”に相当する電圧から論理値”０”に相当する電圧に変化すると、グランド短絡・端子開放レジスタ領域には、”グランド短絡・端子開放”発生とする論理値”１”が書き込まれ、比較器１２の出力電圧が所定の正電圧に復帰するまで記憶、保持されるようになっている。

　そして、上述のようにエラーレジスタ１３に書き込まれた論理値データは、後述するようにマイクロコンピュータ１１０における異常判定処理に供されるものとなっている。
　なお、ここで、”論理値データ”は、論理値”１”と論理値”０”の総称である。

　次に、本発明の実施の形態におけるパージバルブ駆動制御装置における異常検出処理動作について、図２及び図３に示されたフローチャート並びに図４に示された波形図を参照しつつ説明する。
　まず、マイクロコンピュータ１１０による処理が開始されると、”駆動トランジスタＯＮ”か否かの判定、すなわち、駆動トランジスタ４がオン状態（駆動状態）か否かが判定される（図２のステップＳ１１０参照）。

　ステップＳ１１０において、駆動トランジスタ４は、オン状態であると判定された場合（ＹＥＳの場合）、次述するようにバッテリ短絡検出が行われることとなる。また、ステップＳ１１０において、駆動トランジスタ４は、オン状態ではないと判定された場合（ＮＯの場合）、後述するようにグランド短絡・端子開放検出が行われることとなる。

　ステップＳ１２０乃至ステップＳ１５０は、過電流検出回路１１によってバッテリ短絡による過電流が検出され、マイクロコンピュータ１１０によってバッテリ短絡の発生と判定されるまでの本装置全体の動作の流れを説明したものである。
　また、ステップＳ１２０、ステップＳ１６０乃至ステップＳ１８０は、同様に、過電流検出回路１１によってバッテリ短絡による過電流の検出がなく、マイクロコンピュータ１１０によってバッテリ電圧正常と判定されるまでの本装置全体の動作の流れを説明したものである。

　先ず、過電流検出回路１１において、バッテリ短絡による”過電流発生”、すなわち、”Ｉｓｈ＞Ｉｔｈ”の状態であるか否かの判定が行われる（図２のステップＳ１２０参照）。

　過電流検出回路１１において、シャント電圧が所定の過電流基準電圧を超えると、過電流発生、すなわち、シャント電流Ｉｓｈが所定の基準過電流Ｉｔｈを越えたとされ（ＹＥＳの場合）、所定の過電流検出電圧が出力されるものとなっている。
　なお、過電流検出回路１１は、ステップＳ１２０のタイミングでのみ動作するものではなく、パージバルブ駆動制御装置の起動に伴い電源電圧の供給が開始された以降は、常時、上述の過電流発生の有無を検出可能な動作状態にある。

　図２における各ステップは、あくまでもマイクロコンピュータ１１０と過電流検出回路１１や比較器１２、さらに、エラーレジスタ１３による異常判定処理の全体的な流れを説明する便宜上のものであり、回路動作のタイミングを限定するものではない。
　しかして、過電流検出回路１１から所定の過電流検出電圧が出力されることで、”ＶＢ短絡発生エラーレジスタ書込”が行われる（図２のステップＳ１３０参照）。ここで、”ＶＢ短絡発生”は、バッテリ短絡の発生を意味する。

　すなわち、過電流検出回路１１から所定の過電流検出電圧が出力に対応して、エラーレジスタ１３において、先に述べたバッテリ短絡レジスタ領域に、バッテリ短絡が発生したとする論理値”１”が書き込まれることとなる。
　一方、マイクロコンピュータ１１０においては、”エラーレジスタ読出”が行われる（図２のステップＳ１４０参照）。
　すなわち、マイクロコンピュータ１１０においては、エラーレジスタ１３のバッテリ短絡レジスタ領域の論理値データの読み出しが、予め定められたタイミングで繰り返し行われる。

　本発明の実施の形態におけるパージバルブ駆動制御装置においては、駆動トランジスタ４がオン状態にある場合、異常検出はバッテリ短絡のみ可能であるため、マイクロコンピュータ１１０によるエラーレジスタ１３の論理値データの読み出しの対象領域は、バッテリ短絡レジスタ領域のみとなる。

　マイクロコンピュータ１１０においては、エラーレジスタ１３のバッテリ短絡レジスタ領域から読み出された論理値データが”１”であると判定されると、”ＶＢ短絡発生判定”、すなわち、バッテリ短絡の発生状態であると判定されることとなる（図２のステップＳ１５０参照）。ステップＳ１５０の判定が行われた後は、図示されないメインルーチンへ戻り、他の所要の処理が実行された後、上述の動作が最初から再度開始されることとなる。

　なお、バッテリ短絡発生と判定された場合、通常、警告灯等の点灯、警報器の鳴動等の警報処理や装置動作の強制停止等の異常対応処理等が実行されるが、その具体的な処理内容について車両の仕様等に応じて個々に定められるべきものであり、特定の処理内容等に限定されるものではない。

　一方、過電流検出回路１１において、シャント電圧が所定の過電流基準電圧を超えてない場合（ＮＯの場合）、過電流検出回路１１の出力は、バッテリ短絡が生じていないことに対応した予め定められた所定の電圧（例えば、零Ｖ）が出力された状態となる。
　これによって、エラーレジスタ１３において、”エラーレジスタ正常書込”が行われる（図２のステップＳ１６０参照）。
　すなわち、エラーレジスタ１３のバッテリ短絡レジスタ領域には、バッテリ短絡が生じていない正常状態であることに対応する論理値”０”が書き込まれることとなる。

　一方、マイクロコンピュータ１１０においては、”エラーレジスタ読出”が行われる（図２のステップＳ１７０参照）。
　すなわち、マイクロコンピュータ１１０は、エラーレジスタ１３のバッテリ短絡レジスタ領域の論理値データの読み出しを行う。

　マイクロコンピュータ１１０においては、エラーレジスタ１３のバッテリ短絡レジスタ領域から読み出された論理値データが論理値”０”であると判定されると、”ＶＢ正常判定”、すなわち、バッテリ短絡が発生していない正常状態であると判定されることとなる（図２のステップＳ１８０参照）。
　この後、図示されないメインルーチンへ戻り、他の所要の処理が実行された後、マイクロコンピュータ１１０を中心とした上述の動作が最初から再度開始されることとなる。

　一方、マイクロコンピュータ１１０による”駆動トランジスタＯＮ”か否かの判定（図２のステップＳ１１０参照）において、駆動トランジスタ４はＯＮではないと判定された場合（ＮＯの場合）、次述するように比較器１２とエラーレジスタ１３の動作を基にしたマイクロコンピュータ１１０二よるグランド短絡・端子開放検出が実行されることとなる。
　以下、具体的に説明すれば、先ず、比較器１２においては、”端子電圧検出”か否かの判定、すなわち、”Ｖｏｕｔ＞Ｖｔｈ”か否かの判定が行われる（図３のステップＳ２００参照）。

　比較器１２の非反転入力端子には、先に述べたように第２の接続端子３ｂが接続されており、第２の接続端子３ｂにおける出力電圧Ｖｏｕｔが印加され、反転入力端子に設定された判定基準電圧Ｖｔｈとの比較が行われるものとなっている。
　グランド短絡・端子開放が発生していな状態においては、Ｖｏｕｔ＞Ｖｔｈとなるため、比較器１２は論理値Ｈｉｇｈに相当する所定の電圧（例えば、５Ｖ）の出力状態となる（図３のＹＥＳの場合）。

　比較器１２の出力が論理値Ｈｉｇｈに相当する所定の電圧となった場合、エラーレジスタ１３においては、”エラーレジスタ正常書込”が行われることとなる（図３のステップＳ２１０参照）。
　すなわち、エラーレジスタ１３のグランド短絡・端子開放レジスタ領域に、第２の接続端子３ｂにおける出力電圧Ｖｏｕｔが正常であることに対応する論理値”０”が書き込まれることとなる。

　なお、比較器１２も、先の過電流検出回路１１同様、ステップＳ２００のタイミングでのみ動作するものではなく、本装置の起動に伴い電源電圧の供給が開始された以降は、常時、動作状態となっているものである。

　一方、マイクロコンピュータ１１０においては、”エラーレジスタ読出”が行われる（図３のステップＳ２２０参照）。
　すなわち、マイクロコンピュータ１１０においては、エラーレジスタ１３のグランド短絡・端子開放レジスタ領域の論理値データの読み出しが行われる。
　マイクロコンピュータ１１０は、エラーレジスタ１３のグランド短絡・端子開放レジスタ領域から論理値データとして論理値”０”を読み出すこととなる。

　次いで、マイクロコンピュータ１１０においては、グランド短絡・端子開放レジスタ領域から論理値”０”が読み出されたことから”端子正常判定”、すなわち、第１及び第２の接続端子３ａ，３ｂが電気的に正常状態であると判定されることとなる（図３のステップＳ２３０参照）。
　この後、図示されないメインルーチンへ戻り、他の所要の処理が実行された後、マイクロコンピュータ１１０を中心とした上述の動作が再度繰り返されることとなる。

　一方、Ｖｏｕｔ＞Ｖｔｈではない場合、すなわち、出力電圧Ｖｏｕｔが判定基準電圧Ｖｔｈを下回る場合（図３のステップＳ２００においてＮＯの場合）、比較器１２は、先に述べたように論理値”０”に相当する所定の電圧を出力する。
　比較器１２から論理値”０”に相当する所定の電圧が出力されると、エラーレジスタ１３において、”グランド短絡・開放エラーレジスタ書込”が行われることとなる（図３のステップＳ２４０参照）。
　すなわち、エラーレジスタ１３において、先に述べたグランド短絡・端子開放レジスタ領域に、グランド短絡・端子開放が発生したとする論理値”１”が書き込まれることとなる。

　一方、マイクロコンピュータ１１０においては、”エラーレジスタ読出”が行われる（図３のステップＳ２５０参照）。
　すなわち、マイクロコンピュータ１１０においては、エラーレジスタ１３のグランド短絡・端子開放レジスタ領域から論理値”１”の論理値データの読み出しが行われる。

　次いで、マイクロコンピュータ１１０においては、グランド短絡・端子開放レジスタ領域から読み出された論理値”１”に基づいて”グランド短絡・開放判定”、すなわち、第２の接続端子３ｂにおいて、グランド短絡・端子開放が発生したと判定されることとなる（図３のステップＳ２６０参照）。
　この後、図示されないメインルーチンへ戻り、他の所要の処理が実行された後、マイクロコンピュータ１１０を中心とした上述の動作が再度繰り返されることとなる。

　図４には、駆動トランジスタ４のオン・オフと上述した異常検出処理の時間的関係を説明する主要部の波形を模式的に示した波形図が示されており、以下、同図を参照しつつ、駆動トランジスタ４のオン・オフと異常検出処理の時間的関係について説明する。
　図４（Ａ）乃至図４（Ｃ）において、横軸はいずれも時間軸である。
　また、図４（Ａ）において縦軸は電圧を、図４（Ｂ）において縦軸は電流を、図４（Ｃ）において縦軸は電圧を、それぞれ示している。

　図４において、時刻ｔ０～時刻ｔｂの期間は駆動トランジスタ４がオフ状態の期間であり、時刻ｔｂ～時刻ｔｃの期間は駆動トランジスタ４がオン状態の期間である。
　駆動トランジスタ４によるソレノイド１ａへの通電制御は従来同様であるので、図４（Ａ）に示された駆動トランジスタ４のオン・オフに伴う第２の接続端子３ｂにおける出力電圧Ｖｏｕｔの変化例、図４（Ｂ）に示された第２の接続端子３ｂを介してソレノイド１ａに流れる通電電流Ｉｓの変化例、及び、図４（Ｃ）に示された抵抗検出電圧増幅器１３０の出力電圧Ｖｄｅｔの変化例は、いずれも従来と同様である。

　抵抗検出電圧増幅器１３０を、バッテリ短絡、グランド短絡、端子開放の検出に流用する従来回路にあっては、駆動トランジスタ４がオフになった後、インダクタンスに起因する過渡応答が生じている期間である時刻ｔ０～時刻ｔａを経過し、駆動トランジスタ４がオンとなるまでの間、すなわち、時刻ｔａ～時刻ｔｂの間にのみ、バッテリ短絡、グランド短絡、端子開放の検出が可能であった。

　これに対して、本発明の実施の形態においては、駆動トランジスタ４がオフ状態の間、すなわち、時刻ｔ０～時刻ｔｂまでの間であれば、特定のタイミングに限定されずに比較器１２によるグランド短絡・端子開放検出が可能である（図３のステップＳ２００乃至ステップＳ２６０参照）。
　また、駆動トランジスタ４がオン状態の間、すなわち、時刻ｔｂ～時刻ｔｃまでの間であれば、特定のタイミングに限定されずに抵抗検出電圧増幅器１３０によるバッテリ短絡検出が可能である（図２のステップＳ１１０乃至ステップＳ１８０参照）。

　図５には、上述の駆動トランジスタ４のオン・オフと異常検出の関係を総括説明するための説明図が示されており、以下、図５を参照しつつ、その内容について説明する。
　図５に示された説明図において、紙面左側上部の欄の”ＥＣＵ端子状態”は、車両用電子制御ユニット１００の第１及び第２の接続端子３ａ，３ｂにおける電気的状態を意味し、その列には、”正常”、”ＶＢ短絡”、”グランド短絡”、”端子開放”が、それぞれ区分されて示されている。

　ここで、”正常”は、バッテリ短絡（ＶＢ短絡）やグランド短絡・端子開放が生じておらず、駆動トランジスタ４によるソレノイド１ａの通電制御が正常に行われている状態を意味する。
　また、”ＶＢ短絡”は、バッテリ短絡が発生している状態を、”グランド短絡”は、第２の接続端子３ｂがグランドと接続状態となる状態を、”端子開放”は、第２の接続端子３ｂとソレノイド１ａとの接続が断たれた状態を、それぞれ意味する。

　なお、”グランド短絡”と”端子開放”は、先に述べたように本発明の実施の形態においては、比較器１２を用いた比較動作によって、いずれの異常状態が発生しているかを区別することはできないが、ここでは、回路動作が同一となることを説明する趣旨で、別個に記載してある。

　次に、図５において、”ＥＣＵ端子状況”の右側の”ＦＥＴ電圧状態”と表記された欄は、左欄の”ＥＣＵ端子状況”の各区分に対する駆動トランジスタ４のオン・オフに応じた第２の接続端子３ｂの電圧が、それぞれ示されている。

　以下、”ＦＥＴ電圧状態”の欄の各々について、適宜、図２乃至図４を参照しつつ説明する。
　まず、ＥＣＵ端子状態が正常状態にあって、駆動トランジスタ４がオンの場合、第２の接続端子３ｂにおける電圧は零Ｖとなる（図４（Ａ）参照）。
　次に、ＥＣＵ端子状態がＶＢ短絡（バッテリ短絡）であって、駆動トランジスタ４がオンの場合、シャント抵抗器５に過電流が流れることとなる。この場合、過電流検出に基づいてマイクロコンピュータ１１０によりバッテリ短絡が検出されることとなる（図２のステップＳ１１０乃至ステップＳ１５０参照）。

　次に、ＥＣＵ端子状態がグランド短絡又は端子開放であって、駆動トランジスタ４がオンの場合、第２の接続端子３ｂにおける電圧はいずれも零Ｖとなる。
　この場合、駆動トランジスタ４の動作が正常状態にある場合と区別できないため、マイクロコンピュータ１１０によるグランド短絡・端子開放の発生か否かの判定は行われないことは先に述べた通りである。

　次に、ＥＣＵ端子状態が正常状態にあって、駆動トランジスタ４がオフの場合、第２の接続端子３ｂにおける電圧は、バッテリ電圧ＶＢとなる（図４（Ａ）参照）。
　次に、ＥＣＵ端子状態がバッテリ短絡であって、駆動トランジスタ４オフの場合、第２の接続端子３ｂにおける電圧は、バッテリ電圧ＶＢとなる。

　次に、ＥＣＵ端子状態がグランド短絡又は端子開放であって、駆動トランジスタ４がオフの場合、第２の接続端子３ｂにおける電圧は、ほぼ零Ｖとなる。この場合、比較器１２の出力に基づいてマイクロコンピュータ１１０によりバッテリ短絡・端子開放が検出されることとなる（図３のステップＳ２００、並びに、ステップＳ２４０乃至ステップ２６０参照）。

　このように、本発明の実施の形態におけるパージバルブ駆動制御装置においては、駆動トランジスタ４がオフの場合には、ドライバ回路１２０に設けられた比較器１２によるグランド短絡・端子開放の検出を可能とする一方、駆動トランジスタ４がオンの場合には、この駆動トランジスタ４を流用した過電流検出動作によりバッテリ短絡の検出を可能とし、従来と異なり、異常検出が極限られた短時間に限定されることがないので、従来に比して早期の異常検出が可能となる。
　しかも、駆動トランジスタ４を流用することができるので、構成の簡素化が図られる。
　またさらに、抵抗検出電圧増幅器１３０は、従来と異なり、その出力電圧は、第１及び第２の接続端子３ａ，３ｂにおける異常の有無の検出に用いることなく、ソレノイド抵抗値の検出にのみ供されるため、従来に比して、より高いソレノイド抵抗値検出の分解能、精度が確保されることとなる。

　ソレノイド抵抗値検出の分解能、精度を確保しつつ、既存の回路を極力利用した回路構成で異常検出が所望されるパージバルブ駆動制御御装置に適用できる。

Claims

　ソレノイド式パージバルブのソレノイドへの通電を行うドライバ回路が設けられると共に、前記ドライバ回路を介して前記ソレノイド式パージバルブの弁開度を制御可能に構成されてなるマイクロコンピュータを有してなるパージバルブ駆動制御装置であって、
　前記ソレノイドは、一端が前記バージバルブ駆動制御装置に設けられた第１の接続端子を介してバッテリ電圧が印加される一方、他端が前記バージバルブ駆動制御装置に設けられた第２の接続端子に接続され、
　前記ドライバ回路は、ローサイドトランジスタとしての駆動トランジスタがシャント抵抗器と共に、前記第２の接続端子とグランドとの間に、前記第２の接続端子側から前記駆動トランジスタ、シャント抵抗器の順に直列接続されて設けられてなり、
　前記シャント抵抗器の電圧を基に前記駆動トランジスタにおける過電流の発生を検出可能に構成されてなる過電流検出回路が設けられ、
　前記マイクロコンピュータは、前記過電流検出回路の出力に基づいて、前記第１の接続端子と前記第２の接続端子の電気的短絡状態に等価なバッテリ短絡の発生の有無を判定可能に構成されてなること特徴とするパージバルブ駆動制御装置。
　前記ドライバ回路には、前記第２の接続端子の電圧と判定基準電圧との比較に基づいて、前記第２の接続端子がグランドと短絡された状態に等価なグランド短絡、又は、前記第２の接続端子と前記ソレノイドとの接続が断たれた端子開放の発生を検出可能とする比較器が設けられ、
　前記マイクロコンピュータは、前記比較器の出力に基づいて、グランド短絡か端子開放のいずれかであるグランド短絡・端子開放の発生の有無を判定可能に構成されてなることを特徴とする請求項２記載のパージバルブ駆動制御装置。
　前記ドライバ回路には、前記過電流検出回路による過電流検出の有無に応じた所定の論理値データ、及び、前記比較器によるグランド短絡、又は、端子開放の検出の有無に応じた所定の論理値データを、それぞれ別個に書込、蓄積可能に構成されたエラーレジスタが設けられ、
　前記マイクロコンピュータは、前記エラーレジスタに前記論理値データに基づいて、バッテリ短絡、グランド短絡・端子開放の発生の有無を判定可能に構成されてなることを特徴とする請求項２記載のパージバルブ駆動制御装置。