WO2022231296A1 - 광 센서 패키지 제조 방법 및 광 센서 패키지 - Google Patents

광 센서 패키지 제조 방법 및 광 센서 패키지 Download PDF

Info

Publication number
WO2022231296A1
WO2022231296A1 PCT/KR2022/006005 KR2022006005W WO2022231296A1 WO 2022231296 A1 WO2022231296 A1 WO 2022231296A1 KR 2022006005 W KR2022006005 W KR 2022006005W WO 2022231296 A1 WO2022231296 A1 WO 2022231296A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
light emitting
substrate
package
forming
Prior art date
Application number
PCT/KR2022/006005
Other languages
English (en)
French (fr)
Inventor
박영준
박동우
최성욱
Original Assignee
주식회사 라이팩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 라이팩 filed Critical 주식회사 라이팩
Publication of WO2022231296A1 publication Critical patent/WO2022231296A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • the present technology relates to a method of manufacturing an optical sensor package and to an optical sensor package.
  • CMOS Image Sensor CMOS Image Sensor
  • This embodiment is intended to solve the above-mentioned difficulties of the prior art. That is, one of the problems to be solved by the present technology is to provide a method for forming a semiconductor package including an optical device with a thin thickness, and to provide a semiconductor package including an optical device having a thin thickness is solved by the present technology It is one of the tasks I want to do.
  • the optical device package comprises: a substrate on which wiring and one or more optical paths are formed; a light emitting device that provides light through the optical path; and a semiconductor chip connected to the light emitting element and the light receiving element through wiring, and an external connection terminal connected to the wiring, and the optical path is formed through the substrate.
  • the method of forming an optical device package according to the present embodiment includes the steps of forming a wiring and at least one optical path passing through the substrate on a substrate, bonding the light emitting device and the light receiving device to the substrate so as to correspond to the optical path, and connecting the wiring and bonding the semiconductor chip to the substrate as much as possible and forming an external connection terminal to be connected to the wiring.
  • the optical path is formed through the substrate, an advantage of forming a thin optical sensor package is provided.
  • 1 is a view illustrating a state in which wiring and one or more optical paths passing through the substrate are formed on a substrate.
  • FIG. 2 is a diagram illustrating a state in which a light emitting element and a light receiving element are bonded to a substrate so as to correspond to an optical path.
  • FIGS. 3(a) is a view viewed from the light emitting part of the vixel
  • FIGS. 3(b) and 3(c) are cross-sectional views schematically illustrating the process of forming the vixel according to the present embodiment.
  • FIG. 4(a) is a view showing a state in which a light-receiving surface protection pattern is further formed on the light-receiving surface of the light-receiving element
  • the right side view of FIG. 4(a) is a light-emitting surface protection pattern on the light-emitting surface of the light-emitting element. It is a figure which shows the state formed further.
  • FIG. 4(b) is a diagram illustrating a stopper formed using electrodes positioned on the light-receiving surface of the light-receiving element and the light-emitting surface of the light-emitting element.
  • FIG. 5 is a diagram illustrating a state in which a semiconductor chip is disposed.
  • FIG. 6 is a view showing a state in which an external connection terminal is formed.
  • FIG. 7 is a view illustrating a state in which a surface on which an external connection terminal is formed is sealed with an encapsulant.
  • FIG 8 is a view illustrating a state in which the encapsulant is ground until the end of the external connection terminal is exposed.
  • FIG. 9 is a view illustrating a state in which a cover member is further formed to cover the light path.
  • FIG. 10 (a) is a view illustrating a state in which an optical member is further formed on the upper portion of the optical path, and FIG. .
  • FIG. 11 is a view of a package according to an embodiment as viewed from the top.
  • FIG. 12 is a diagram illustrating an embodiment of an optical device package according to an embodiment.
  • 1 to 6 are cross-sectional views illustrating an outline of a method for manufacturing an optical sensor package according to the present embodiment.
  • 1 is a view illustrating a state in which wiring and one or more optical paths passing through the substrate are formed on a substrate.
  • a wiring 110 and a through hole 200 are formed in a substrate sub.
  • the wiring 110 includes a planar wiring 112 formed on the first surface S1 of the substrate sub, a planar wiring 116 formed on the second surface S2 of the substrate sub, and a through wiring passing through the substrate sub (sub). 116) may be included.
  • the flat wiring 116 formed on the first surface S1 or the second surface S2 may be two or more wiring layers insulated from each other with an insulating layer, and may include a through wiring connecting them. have.
  • the wiring 110 may be formed of a conductive material such as copper or aluminum, and may be formed by forming a conductive material layer (not shown) on a substrate sub and performing patterning in a desired shape. As another example, the wiring may be formed by forming a seed layer in a desired shape in advance and performing plating.
  • the conductive material may include any one of copper, aluminum, gold, platinum, and palladium.
  • the through wiring 116 is exemplified as being formed by filling a hole penetrating the substrate sub with a conductive material.
  • the through wiring may be formed in a form in which a conductive material is formed on the inner wall without filling the hole passing through the substrate (sub).
  • an insulating layer 120 is further formed to protect the wiring 110 from foreign substances such as oxygen, moisture, and/or particles introduced from the external environment, and to insulate the wiring 110 from the outside. can do.
  • the insulating layer 120 may be formed of any one of a polyimide layer, a polymer layer, and an oxide layer.
  • a light receiving device 230 (refer to FIG. 2), a light emitting device 220 (refer to FIG. 2), a semiconductor chip 310 (refer to FIG. 5), a passive device (not shown) to be mounted on a substrate sub in a subsequent process ), an external connection terminal 410 (refer to FIG. 6 ), and the like, may form pads P for connecting the wiring 110 .
  • External connection terminals 410 such as conductive bumps or solder balls, may be formed on the pad P, and the pad P is electrically connected to terminals of conductive bumps or solder balls formed on an external device (not shown) to an external connection terminal It can function as an external connection terminal or function as an external connection terminal independently.
  • the pad P is illustrated as protruding from the insulating layer 120 , but this is only an example, and the pad P is formed inside the insulating layer 120 and can be connected from the outside.
  • the insulating layer 120 may be removed.
  • the light emitting device 220 may provide light through the substrate sub through the light path, and reflected light formed by reflecting the light provided by the light emitting device 220 from the object It is provided to the light emitting device 230 (refer to FIG. 2) through this optical path.
  • the light path may be formed as a through hole 200 penetrating the substrate (sub).
  • the through hole 200 may be formed by removing the substrate (sub) by any one of laser boring, drilling, and etching.
  • the through hole 200 is a light path member 210 (refer to FIGS. 4(b) and 10(b)) made of a material that is transparent to light provided by the light emitting device 220 (refer to FIG. 2) and reflected light reflected from an object) can be buried with
  • the light provided by the light emitting device 220 is a laser in the infrared band
  • the visible light band is blocked, but the through hole 200 may be filled with a material transparent to the light in the infrared band.
  • the through hole 200 may be filled with a material that transmits the visible light band but blocks light in other bands. have.
  • FIG. 2 is a diagram illustrating a state in which the light emitting element 220 and the light receiving element 230 are bonded to a substrate so as to correspond to the light path 210 .
  • the light emitting device 220 and the light receiving device 230 are bonded to the pad P to correspond to the light path 210 .
  • the light emitting device may be a VCSEL.
  • FIGS. 3(a) is a view viewed from the light emitting part 222 side of the vixel 220
  • FIGS. 3(b) and 3(c) are schematic views of the process of forming the vixel 220 according to the present embodiment. are cross-sectional views shown.
  • the vixel 220 includes a light emitting surface SL and a rear surface SB.
  • a plurality of light emitting units 222 are positioned on the light emitting surface SL, and a first electrode 224 that provides driving power so that the Big Cell 220 emits light is located on the light emitting surface SL.
  • the second electrode 224 is positioned on the rear surface SB that is opposite to the light emitting surface SL.
  • the first electrode 224 may be an anode electrode of the light emitting unit 222
  • the second electrode 226 may be a cathode electrode of the light emitting unit 222
  • the first electrode 224 may be a cathode electrode of the light emitting unit 222
  • the second electrode 226 may be an anode electrode of the light emitting unit 222 .
  • handling may be difficult due to the thin thickness of the vixel 220 and the second electrode 226 .
  • a mother substrate not shown
  • a conductive adhesive layer 227 is placed on the second electrode 226 to form a thicker metal pattern 228 than that of the second electrode 226 . join Accordingly, limitations due to the thickness of the vixel 220 and the thickness of the second electrode 226 can be overcome.
  • the conductive adhesive layer 227 may include silver epoxy
  • the metal pattern 228 is a conductive metal pattern such as a copper pattern, an aluminum pattern, or a gold pattern, and is a metal material having good conductivity.
  • the thickness d2 of the metal pattern 228 may be at least two times greater than the thickness d1 of the second electrode 226 , and preferably may be three times greater than the thickness d1 of the second electrode 226 .
  • the metal pattern may include a non-metal material in which conductive vias are formed.
  • the conductive adhesive layer 227 may be made of a material such as gold-tin (AuSn), and the second electrode 226 and the metal pattern 228 may be bonded by eutectic bonding.
  • nanoparticles of a conductive metal such as copper, gold, or nickel may be formed on the second electrode 226 and sintered to form the metal pattern 228 . After the nanoparticles of the conductive metal are dispersed in a solvent, they may be formed in the form of spraying, coating, etc. on the second electrode 226 .
  • the metal pattern may form the vixel on the mother substrate (reference) without forming the second electrode. Also, in an embodiment not shown, in the Vixel, both the first electrode and the second electrode may be positioned on the light emitting surface SL. In this case, the metal pattern 228 may not be used or the same metal pattern may be used for heat dissipation.
  • the light receiving element 230 is disposed at a position corresponding to the pad P formed on the substrate sub.
  • the light receiving element 230 detects the reflected light and provides a detection signal to the semiconductor chip 310 .
  • the reflected light is light provided by the light emitting device 220 is reflected from an object (not shown).
  • the light receiving device 230 includes a photo diode, a CMOS image sensor (CIS), and a single photon avalanche diode (SPAD) device that detects a wavelength corresponding to the wavelength of the light provided by the light emitting device 220 .
  • CIS CMOS image sensor
  • SPAD single photon avalanche diode
  • the wavelength of the light detected by the light-receiving element may be independent of the wavelength of the light provided by the light-emitting element.
  • the light provided by the light emitting device may be a visible light band
  • the wavelength of the light detected by the light receiving device may be an infrared light band.
  • the light emitting device and the light receiving device are integrally formed in a small package.
  • the left view of FIG. 4(a) is a view illustrating a state in which a light-receiving surface protection pattern 235 is further formed on the light-receiving surface of the light-receiving element 230
  • the right view of FIG. 4(a) is a light-emitting element 220 . It is a view showing a state in which the light-emitting surface protection pattern 225 is further formed on the light-emitting surface of the .
  • the light-receiving surface protection pattern 235 and the light-emitting surface protection pattern 225 are formed with an area sufficient to cover the light-receiving surface of the light-receiving element 230 , and the light-emitting surface protection pattern 225 has an area large enough to cover the light-emitting surface of the light-emitting element. is formed with In addition, both the light-receiving surface protection pattern 235 and the light-emitting surface protection pattern 225 may be formed of a material transparent to the light provided by the light emitting device 220 .
  • FIG. 4B is a diagram illustrating a stopper formed using electrodes positioned on the light-receiving surface of the light-receiving element 230 and the light-emitting surface of the light-emitting element 220 .
  • the light path member 210 may be embedded in the through hole 200 . In the process of filling the light path 200 with the light path member 210 , an end of the light path member 210 may contact the light emitting surface of the light emitting element and the light receiving surface of the light receiving element, thereby forming an undesired defect.
  • the distance d3 between the first electrodes 224 of the light emitting device 220 is formed to be smaller than the diameter d4 of the light path so that the light path member 210 is positioned on the light emitting surface SL. It is possible to prevent the occurrence of defects by contact.
  • the separation distance d5 between the electrodes formed on the light-receiving surface of the light-receiving element 230 is formed to be smaller than the diameter D6 of the optical path, so that the light-path member 210 contacts the light-receiving surface SL and is defective. can be prevented from occurring.
  • FIG. 5 is a diagram illustrating a state in which the semiconductor chip 310 is disposed.
  • the semiconductor chip 310 is disposed on the first surface of the substrate.
  • the semiconductor chip 310 is disposed on the second side of the substrate.
  • a passive element including any one or more of a resistor, an inductor, and a capacitor as well as a semiconductor chip may be further formed in the package.
  • the passive element may be formed on the first surface like a semiconductor chip, and may be formed on the first surface and/or the second surface.
  • FIG. 6 is a view showing a state in which the external connection terminal 410 is formed.
  • an external connection terminal 410 connected to a mother substrate (not shown) is formed on the pad P.
  • the external connection terminal 410 is illustrated as a solder ball, but in an embodiment not shown, the external connection terminal may be a metal bump.
  • the semiconductor chip 310 is electrically connected to a mother substrate (not shown) through an external connection terminal 410 , and may perform data communication and power transmission/reception with an arithmetic device (not shown) formed on the mother substrate.
  • the surface on which the external connection terminal 410 is formed is encapsulated with an encapsulant 510 .
  • the encapsulant 510 may include any one of an epoxy mold compund (EMC) and an epoxy resin that encapsulates a semiconductor chip.
  • the encapsulant 510 is ground until the end of the external connection terminal 410 is exposed.
  • the grinding process may be performed by a process such as polishing, chemical-mechanical polishing (CMP), or mechanical polishing.
  • CMP chemical-mechanical polishing
  • a metal pattern (refer to FIG. 3C ) may be formed on the rear surface of the light emitting device 220 . In this case, grinding may be performed to expose the metal pattern positioned on the rear surface of the light emitting device 220 .
  • the reference voltage VSS may be provided to the second electrode of the light emitting device 220 from the mother substrate (not shown) through the exposed metal pattern.
  • a cover member 610 is further formed to cover the light path 200 .
  • the cover member 610 may be disposed to cover both the light path of the light emitting device 220 and the light path of the light receiving device 230 as in the embodiment illustrated in FIG. 9 .
  • it may include a plurality of cover members respectively separately covering the light path of the light emitting device 220 and the light path of the light receiving device 230 .
  • the cover member 610 may be formed of a material having a property of being transparent to light provided by the light emitting device.
  • a sealing member that prevents foreign substances such as moisture and particles from penetrating into the optical path may be further formed.
  • a sealing member may be formed around the cover member 610 and may seal the gap between the cover member 610 and the insulating layer 120 to prevent foreign substances from penetrating.
  • an optical member 710 may be further formed on the optical path 200 .
  • the optical member 710 may include one or more lenses that refract the light provided to the optical member 710 .
  • the optical member 710 may include a collimator that forms the light provided to the optical member 710 as parallel light.
  • the optical member 710 may include a scattering device (diffuser) to scatter the light provided to the optical member 710 .
  • the scattering device may have a random pattern formed on its surface by a semiconductor process such as lithography.
  • the optical member 710 may be a dot projector that outputs a predetermined light pattern.
  • the optical member 710 is positioned in the optical path of the light emitting device 220 .
  • the optical member may be positioned in the light path of the light receiving element and in the light paths of the light emitting element and the light receiving element, respectively.
  • the optical member 710 may be positioned on the optical path member 210 filling the through hole 200 .
  • FIG. 11 is a view of a package according to an embodiment as viewed from the top.
  • the through hole 200 is shown in gray shades.
  • the light path through which the light emitting device 220 provides light and the light path through which the reflected light enters the light receiving device 230 may be a single through hole 200 , The light path and the light path of the light receiving element 230 may share a single through hole 200 .
  • FIGS. 6, 8, 9 and 10 are cross-sectional views illustrating the outline of the optical device semiconductor package 10 according to the present embodiment.
  • the optical device semiconductor package 10 according to the present embodiment includes a substrate sub having a wiring 110 and one or more optical paths formed thereon, a light emitting device 220 providing light through the optical path, and the light is reflected from the object.
  • It includes a light receiving element 230 for receiving the reflected light formed through an optical path, a semiconductor chip 310 connected to the light emitting element and the light receiving element through a wiring 110, and an external connection terminal 410 connected to the wiring 110, and The light path is formed through the substrate (sub).
  • the light emitting device 520 may be any one of VCSELs and LEDs, and may provide light in a wavelength band such as infrared light, visible light, or ultraviolet light. Also, the light emitting device 510 may output laser light in a desired wavelength band. In one embodiment, the light receiving device 510 may be an optical device that detects light in a desired wavelength band, and may be any one of a photodiode (PD), a CMOS image sensor (CIS), and a single photon avalanche diode (SPAD). .
  • PD photodiode
  • CIS CMOS image sensor
  • SPAD single photon avalanche diode
  • the package 10 may be used to measure a distance from a target T.
  • the light emitting device 220 receives a driving signal and/or power by the chip 200 and provides light.
  • one side of the package 10 includes an optical member 710 that performs one or more functions of condensing, dispersing, and collimating the light provided by the light emitting device 220 , and the light emitting device 220 .
  • the light provided by is provided to the target T through the optical member 710 .
  • Light is reflected from the target T and provided to the light receiving element 230 through the light path L.
  • the light passing through the optical member 710 is input to the light receiving surface of the light receiving element 520 .
  • the semiconductor chip 310 drives the light emitting device 220 so that the light emitting device 520 outputs light, and receives an electrical signal corresponding to the reflected light detected by the light receiving device 230 .
  • the semiconductor chip 310 calculates a time difference (TOF) from the point in time when the light emitting device 220 outputs light to the point in time when the light receiving device 230 detects the light, and a distance corresponding to the time difference. can be calculated.
  • the calculated distance corresponds to the distance between the optical device semiconductor package 10 and the target T.
  • the calculated time difference or distance may be provided to an external device (not shown) through the external connection terminal 610 .

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)

Abstract

본 실시에에 의한 광소자 패키지는 배선과 하나 이상의 광 경로가 형성된 기판과 광 경로를 통해 광을 제공하는 발광 소자와, 광이 객체에서 반사되어 형성된 반사광을 광 경로를 통해 수신하는 수광 소자와, 배선을 통하여 발광 소자 및 수광 소자와 연결된 반도체 칩 및 배선과 연결된 외부 접속단자를 포함하며, 광 경로는 기판을 관통하여 형성된다.

Description

광 센서 패키지 제조 방법 및 광 센서 패키지
본 기술은 광 센서 패키지 제조 방법 및 광 센서 패키지와 관련된다.
광소자를 포함하는 패키지를 모바일 장치를 포함에 적용하려는 시도가 계속 되고 있다. 이를 위해서는 광소자 자체의 경박 단소화가 필수적이다. 다만, 발광소자와 광검출 소자 및 연산을 수행하는 소자가 하나의 패키지에 형성되는 경우에는 그 두께를 감소시키는데 한계가 있다.
현재 사용되고 있는 대부분의 패키지에서는 몰드 부분이 불투명한 부분으로 이루어져 있기 때문에 광이 전달되지 않는다. 또한 CIS(CMOS Image Sensor) 등의 수광 소자는 다른 곳과 패키징 시 접촉이 되지 않아야 하며, 수광 부분은 밀봉이 되어야 하고, 접촉되는 구조물이 없으면서 반대면에 유리를 부착하여 밀봉을 하면서 필터 역할을 겸하는 구조를 제작해야 한다.
CIS는 칩 자체의 마이크로 렌즈를 보호하기 위해서 Glass로 패키징 하는 것이 필수적인데, 보통은 이러한 패키징을 한번 따로 수행한 후, 이를 PCB 혹은 다른 곳에 붙여서 다시 한 번 더 패키징하는 과정을 거치게 되므로 크기도 커 질수 밖에 없고 공정 단계도 복잡하다.
본 실시예는 상기한 종래 기술의 난점을 해소하기 위한 것이다. 즉, 광소자를 포함하는 반도체 패키지를 얇은 두께로 형성할 수 있는 방법을 제공하는 것이 본 기술로 해결하고자 하는 과제 중 하나이며, 얇은 두께를 가지는 광소자를 포함하는 반도체 패키지를 제공하는 것이 본 기술로 해결하고자 하는 과제 중 하나이다.
본 실시에에 의한 광소자 패키지는 배선과 하나 이상의 광 경로가 형성된 기판과 광 경로를 통해 광을 제공하는 발광 소자와, 광이 객체에서 반사되어 형성된 반사광을 광 경로를 통해 수신하는 수광 소자와, 배선을 통하여 발광 소자 및 수광 소자와 연결된 반도체 칩 및 배선과 연결된 외부 접속단자를 포함하며, 광 경로는 기판을 관통하여 형성된다.
본 실시에에 의한 광소자 패키지 형성 방법은 기판에 배선과 기판을 관통하는 하나 이상의 광 경로를 형성하는 단계와, 발광 소자와 수광 소자를 광 경로에 상응하도록 기판에 접합하는 단계와, 배선과 연결되도록 반도체 칩을 기판에 접합하는 단계 및 배선과 연결되도록 외부 접속 단자를 형성하는 단계를 포함한다.
본 실시예에 의하면 기판을 관통하여 광경로가 형성되므로 얇은 광 센서 패키지를 형성할 수 있다는 장점이 제공된다.
도 1은 기판에 배선과 상기 기판을 관통하는 하나 이상의 광 경로를 형성한 상태를 예시한 도면이다.
도 2는 발광 소자와 수광 소자를 광 경로에 상응하도록 기판에 접합한 상태를 도시한 도면이다.
도 3(a)는 빅셀의 발광부 측에서 바라본 도면이고, 도 3(b) 및 도 3(c)는 본 실시예에 의한 빅셀을 형성하는 과정을 개요적으로 도시한 단면도들이다.
도 4(a)의 좌측 도면은 수광 소자의 수광면에 수광면 보호 패턴을 더 형성한 상태를 도시한 도면이고, 도 4(a)의 우측 도면은 발광 소자의 발광면에 발광면 보호 패턴을 더 형성한 상태를 도시한 도면이다. 도 4(b)는 수광 소자의 수광면과 발광 소자의 발광면에 위치한 전극을 이용하여 스토퍼를 형성한 것을 도시한 도면이다.
도 5는 반도체 칩이 배치된 상태를 도시한 도면이다.
도 6은 외부 접속 단자가 형성된 상태를 도시한 도면이다.
도 7은 외부 접속 단자가 형성된 면을 봉지재로 봉지한 상태를 예시한 도면이다.
도 8은 외부 접속 단자의 단부가 노출될 때까지 봉지재를 그라인딩(grinding)한 상태를 예시한 도면이다.
도 9는 광 경로를 덮도록 커버 부재를 더 형성한 상태를 예시한 도면이다.
도 10(a)는 광경로의 상부에 광학 부재를 더 형성한 상태를 예시한 도면이고, 도 10(b)는 광학 부재가 관통공을 매립하는 광경로 부재 상에 위치한 상태를 예시한 도면이다.
도 11은 일 실시예에 의한 패키지를 상부에서 바라본 도면이다.
도 12는 일 실시예에 의한 광소자 패키지의 일 실시예를 예시한 도면이다.
이하에서는 첨부된 도면들을 참조하여 본 실시예를 설명한다. 도 1 내지 도 6은 본 실시예에 의한 광 센서 패키지 제조 방법의 개요를 도시한 공정 단면도이다. 도 1은 기판에 배선과 상기 기판을 관통하는 하나 이상의 광 경로를 형성한 상태를 예시한 도면이다. 도 1을 참조하면, 기판(sub)에 배선(110)과 관통홀(200)을 형성한다. 배선(110)은 기판(sub)의 제1 면(S1)에 형성된 평면 배선(112)과 제2 면(S2) 상에 형성된 평면 배선(116)과, 기판(sub)을 관통하는 관통 배선(116)을 포함할 수 있다.
도시된 실시예에서, 제1 면(S1) 또는 제2 면(S2)에 형성된 평면 배선(116)은 절연층으로 상호 절연된 2층 이상의 배선층일 수 있으며, 이들을 연결하는 관통 배선을 포함할 수 있다.
배선(110)은 구리, 알루미늄 등의 전도성 물질로 형성될 수 있으며, 기판(sub) 상에 전도성 물질층(미도시)을 형성하고, 목적하는 형태로 패터닝을 수행하여 형성할 수 있다. 다른 예로, 배선은 미리 목적하는 형태로 시드 층(seed layer)을 형성하고, 도금(plating)을 수행하여 형성될 수 있다. 일 예로, 전도성 물질은 구리, 알루미늄, 금, 플래티늄, 팔라듐 중 어느 하나를 포함할 수 있다.
도 1로 도시된 실시예에서, 관통 배선(116)은 기판(sub)을 관통한 홀에 도전성 물질이 매립되어 형성된 것으로 예시되었다. 그러나, 도시되지 않은 실시예에다. 서, 관통 배선은 기판(sub)을 관통한 홀을 매립하지 않고 내측벽에 전도성 물질을 형성하는 형태로 형성될 수 있다.
일 실시예에서, 외부 환경으로부터 유입되는 산소, 수분, 및/또는 파티클 등의 이물질로부터 배선(110)을 보호하고, 배선(110)을 외부와 절연(insulate)하는 절연층(120)을 더 형성할 수 있다. 절연층(120)은 폴리이미드층, 폴리머층, 산화막층 중 어느 하나로 형성될 수 있다.
일 실시예로, 이후 공정에서 기판(sub)에 장착될 수광 소자(230, 도 2 참조), 발광 소자(220, 도 2 참조), 반도체 칩(310, 도 5 참조), 수동 소자(미도시), 외부 접속 단자(410, 도 6 참조) 등과 배선(110)을 연결하는 패드(P)들을 형성할 수 있다. 패드(P)에는 전도성 범프 또는 솔더볼 등의 외부 접속 단자(410)가 형성될 수 있으며, 패드(P)는 외부 장치(미도시)에 형성된 전도성 범프 또는 솔더볼 들의 단자와 전기적으로 연결되어 외부 접속 단자로 기능하거나, 단독으로 외부 접속 단자로 기능할 수 있다.
도시된 실시예에서, 패드(P)는 절연층(120)에서 돌출된 것으로 예시되었으나, 이는 예시일 따름이며, 패드(P)는 절연층(120) 내부에 형성되고, 외부에서 접속될 수 있도록 절연층(120)이 제거될 수 있다.
일 예로, 광 경로를 통하여 발광 소자(220, 도 2 참조)가 기판(sub)을 관통하여 광을 제공할 수 있고, 발광 소자(220)가 제공한 광이 객체(object)에서 반사되어 형성된 반사광이 광 경로를 통하여 발광 소자(230, 도 2 참조)로 제공된다. 광 경로는 기판(sub)을 관통하는 관통공(200)으로 형성될 수 있다. 관통공(200)은 기판(sub)을 레이저 천공(laser boring), 드릴링(drilling) 및 식각 중 어느 하나의 방법으로 제거하여 형성될 수 있다.
관통공(200)은 발광 소자(220, 도 2 참조)가 제공하는 광 및 객체에서 반사된 반사광에 대하여 투명한 물질로 이루어진 광 경로 부재(210, 도 4(b) 및 도 10(b) 참조)로 매립될 있다. 일 예로, 발광 소자(220, 도 2 참조)가 제공한 광이 적외선 대역의 레이저이면, 가시광 대역을 차단하나, 적외선 대역의 광에 대하여 투명한 물질로 관통공(200)을 매립할 수 있다. 다른 실시예로, 발광 소자(220, 도 2 참조)가 제공한 광이 가시광 대역의 레이저이면, 가시 광선대역을 투과시키나, 이외 대역의 광을 차단하는 물질로 관통공(200)을 매립할 수 있다.
도 2는 발광 소자(220)와 수광 소자(230)를 상기 광 경로(210)에 상응하도록 기판에 접합한 상태를 도시한 도면이다. 도 2를 참조하면, 광 경로(210)에 상응하도록 발광 소자(220)와 수광 소자(230)을 패드(P)에 접합한다. 일 실시예로, 발광 소자는 빅셀(VCSEL)일 수 있다.
도 3(a)는 빅셀(220)의 발광부(222) 측에서 바라본 도면이고, 도 3(b) 및 도 3(c)는 본 실시예에 의한 빅셀(220)을 형성하는 과정을 개요적으로 도시한 단면도들이다. 도 3(a) 및 도 3(b)를 참조하면, 빅셀(220)은 발광면(SL)과 배면(SB)을 포함한다. 발광면(SL)에는 복수의 발광부(222)들이 위치하고, 발광면(SL)에는 빅셀(220)이 발광하도록 구동 전력을 제공하는 제1 전극(224)이 위치한다. 발광면(SL)의 반대면인 배면(SB)에는 제2 전극(224)이 위치한다.
일 예로, 제1 전극(224)은 발광부(222)의 애노드(anode) 전극일 수 있고, 제2 전극(226)은 발광부(222)의 캐소드(cathode) 전극일 수 있다. 다른 예로, 제1 전극(224)은 발광부(222)의 캐소드(cathode) 전극일 수 있고, 제2 전극(226)은 발광부(222)의 애노드(anode) 전극일 수 있다.
도 2 및 도 3(b)로 예시된 것과 같이 빅셀(220)과 제2 전극(226)의 두께가 얇아 취급이 곤란할 수 있다. 나아가 제2 전극(226)에 구동 전력을 제공하기 위하여 모 기판(미도시)과 연결하는 경우에도 제2 전극(226)과 빅셀(220)의 두께에 의한 제약이 발생하는 경우가 많다.
그러나, 본 실시예에 있어서는 도 3(c)로 예시된 것과 같이 제2 전극(226)에 도전성 접착층(conductive adhesive layer, 227)을 두어 제2 전극(226)에 비하여 두꺼운 금속 패턴(228)을 접합한다. 따라서, 빅셀(220)의 두께 및 제2 전극(226)의 두께에 의한 제약을 극복할 수 있다.
도시된 실시예에서, 도전성 접착층(227)은 실버 에폭시(silver epoxy)를 포함할 수 있으며, 금속 패턴(228)은 구리 패턴, 알루미늄 패턴, 금 패턴 등의 도전성 금속 패턴으로 양호한 전도성을 가지는 금속 재질로 이루어질 수 있다. 또한, 금속 패턴(228)의 두께(d2)는 제2 전극(226)의 두께(d1)에 비하여 적어도 두 배 이상 클 수 있으며, 바람직하게는 세 배 이상 클 수 있다.
도시되지 않은 다른 실시예에서, 금속 패턴은 전도성 비아(via)가 형성된 비금속 물질을 포함할 수 있다. 도시되지 않은 다른 실시예로, 도전성 접착층(227)층은 금-주석(AuSn)등의 재질일 수 있으며, 제2 전극(226)과 금속 패턴(228)을 공융 접합(eutetic bonding)으로 접합할 수 있다.
또 다른 실시예로, 구리, 금, 니켈 등의 도전성 금속의 나노 파티클(nanoparticle)을 제2 전극(226)에 형성하고, 이를 소결하여 금속 패턴(228)을 형성할 수 있다. 전도성 금속의 나노 파티클들은 용매에 분산된 뒤, 이를 제2 전극(226)에 스프레이, 도포 등의 형태로 형성될 수 있다.
도시되지 않은 실시예에서, 금속 패턴은 제2 전극을 형성하지 않고 빅셀을 모 기판(참조)에 형성할 수 있다. 또한, 도시되지 않은 실시예로, 빅셀은 제1 전극과 제2 전극이 모두 발광면(SL)에 위치할 수 있다. 이 경우에는 금속 패턴(228)을 사용하지 않거나 방열을 위해 금속 패턴을 동일하게 사용할 수도 있다.
다시 도 2를 참조하면, 수광 소자(230)를 기판(sub)에 형성된 패드(P)에 상응하는 위치에 배치한다. 수광 소자(230)는 반사광을 검출하고, 검출 신호를 반도체 칩(310)에 제공한다. 상술한 바와 같이 반사광은 발광 소자(220)가 제공한 광이 객체(object, 미도시)에서 반사되어 형성된 광이다.
일 실시예로, 수광 소자(230)는 발광 소자(220)가 제공한 광의 파장에 상응하는 파장을 검출하는 포토다이오드(photo diode), CIS(CMOS Image Sensor) 및 SPAD (Single Photon Avalanche Diode) 소자 중 어느 하나일 수 있다.
또 다른 실시예에서, 수광 소자가 검출하는 광의 파장은 발광 소자가 제공하는 광의 파장과 무관할 수 있다. 일 예로, 발광 소자가 제공하는 광은 가시광선 대역이고, 수광 소자가 검출하는 광의 파장은 적외광 대역일 수 있다. 이와 같이 광소자 패키지는 발광 소자와 수광 소자가 소형의 패키지에 일체로 형성된다.
도 4(a)의 좌측 도면은 수광 소자(230)의 수광면에 수광면 보호 패턴(235)을 더 형성한 상태를 도시한 도면이고, 도 4(a)의 우측 도면은 발광 소자(220)의 발광면에 발광면 보호 패턴(225)을 더 형성한 상태를 도시한 도면이다. 수광면 보호 패턴(235)과 발광면 보호 패턴(225)은 수광 소자(230)의 수광면을 덮을 정도의 면적으로 형성되고, 발광면 보호 패턴(225) 발광 소자의 발광면을 덮을 정도의 면적으로 형성된다. 또한, 수광면 보호 패턴(235)과 발광면 보호 패턴(225)은 모두 발광 소자(220)가 제공하는 광에 대하여 투명한 물질로 형성될 수 있다.
도 4(b)는 수광 소자(230)의 수광면과 발광 소자(220)의 발광면에 위치한 전극을 이용하여 스토퍼를 형성한 것을 도시한 도면이다. 도 4(b)를 참조하면, 위에서 설명된 실시예와 같이 관통공(200)에는 광 경로 부재(210)가 매립될 수 있다. 광 경로(200)를 광 경로 부재(210)로 매립하는 과정에서 광 경로 부재(210)의 단부가 발광 소자의 발광면, 수광 소자의 수광면과 접촉하여 목적하지 않은 흠결이 형성될 수 있다.
이를 방지하기 위하여 발광 소자(220)의 제1 전극(224)들 사이의 이격 거리(d3)를 광 경로의 직경(d4)에 비하여 작게 형성하여 광 경로 부재(210)가 발광면(SL)에 접촉하여 흠결이 발생되는 것을 방지할 수 있다. 마찬가지로, 수광 소자(230)의 수광면에 형성된 전극들 사이의 이격 거리(d5)를 광 경로의 직경(D6)에 비하여 작게 형성하여 광 경로 부재(210)가 수광면(SL)에 접촉하여 흠결을 발생하는 것을 방지할 수 있다.
도 5는 반도체 칩(310)이 배치된 상태를 도시한 도면이다. 도 5로 예시된 실시예에서, 반도체 칩(310)은 기판의 제1 면에 배치된 경우를 도시한다. 그러나, 도시되지 않은 실시예에서, 반도체 칩(310)은 기판의 제2 면에 배치된다.
도시되지 않은 실시예에서, 패키지에는 반도체 칩 뿐만 아니라 저항(resistor), 인덕터(inductor) 및 커패시터(capacitor) 중 어느 하나 이상을 포함하는 수동 소자(passive element)가 더 형성될 수 있다. 수동 소자는 반도체 칩과 같이 제1 면에 형성될 수 있으며, 제1 면 및/또는 제2 면에 형성될 수 있다.
도 6은 외부 접속 단자(410)가 형성된 상태를 도시한 도면이다. 도 6을 참조하면, 패드(P)에 모 기판(mother substrate, 미도시)과 연결되는 외부 접속 단자(410)를 형성한다. 도 6으로 예시된 실시예에서, 외부 접속 단자(410)는 솔더 볼(solder ball)로 예시되었으나, 도시되지 않은 실시예에서, 외부 접속 단자는 금속 범프일 수 있다.
반도체 칩(310)은 외부 접속 단자(410)를 통하여 모 기판(미도시)와 전기적으로 연결되며, 모 기판 상에 형성된 연산 장치(미도시)등과 데이터 통신, 전력 송수신을 수행할 수 있다.
일 실시예서, 도 7로 예시된 것과 같이 외부 접속 단자(410)가 형성된 면을 봉지재(510)로 봉지(encapsulate)한다. 일 실시예로, 봉지재(510)는 반도체 칩을 봉지하는 EMC(epoxy mold compund), 에폭시 레진(epoxy resin) 중 어느 하나를 포함할 수 있다.
이어서, 도 8로 예시된 것과 같이 외부 접속 단자(410)의 단부가 노출될 때까지 봉지재(510)를 그라인딩(grinding) 한다. 일 실시예로, 그라인딩 과정은 폴리싱, 화학적-기계적 연마(CMP, chemical-mechanical polishing), 기계적 연마 등의 공정으로 수행될 수 있다. 일 실시예에서, 발광 소자(220) 배면에 금속 패턴(도 3(c) 참조)이 형성될 수 있다. 이러한 경우에는 그라인딩을 수행하여 발광 소자(220)의 배면에 위치하는 금속 패턴을 노출시킬 수 있다. 노출된 금속 패턴을 통하여 모 기판(미도시)으로부터 발광 소자(220)의 제2 전극에 기준 전압(VSS)을 제공할 수 있다.
일 실시예에서, 도 9로 예시된 것과 같이 광 경로(200)를 덮도록 커버 부재(610)를 더 형성한다. 커버 부재(610)는 도 9로 예시된 실시예와 같이 발광 소자(220)의 광경로와 수광 소자(230)의 광경로를 모두 덮도록 배치될 수 있다. 또한, 도시되지 않은 실시예에서, 발광 소자(220)의 광경로와, 수광 소자(230)의 광경로를 각각 별도로 덮는 복수의 커버 부재들을 포함할 수 있다. 커버 부재(610)는 발광 소자가 제공하는 광에 대하여 투명한 성질을 가지는 재질로 형성될 수 있다.
일 실시예로, 커버 부재가 형성된 후, 외부 환경의 수분, 파티클 등의 이물질이 광 경로 내부로 침투하는 것을 막는 실링 부재(미도시)가 더 형성될 수 있다. 실링 부재(미도시)는 커버 부재(610)의 주위에 형성되고, 커버 부재(610)와 절연층(120)의 사이로 이물질이 침투하지 못하게 밀봉할 수 있다.
도 10(a)로 예시된 실시예에서, 광경로(200)의 상부에 광학 부재(710)를 더 형성할 수 있다. 일 실시예로, 광학 부재(710)는 광학부재(710)로 제공된 광을 굴절하는 하나 이상의 렌즈를 포함할 수 있다. 다른 실시예로, 광학 부재(710)는 광학부재(710)로 제공된 광을 평행광으로 형성하는 시준기(collimator)를 포함할 수 있다. 또 다른 실시예로, 광학 부재(710)는 광학부재(710)로 제공된 광을 산란하는 산란장치(diffuser)를 포함할 수 있다.
산란장치는 표면에 리소그래피 등의 반도체 공정으로 랜덤한 패턴이 형성된 것일 수 있다. 다른 예로, 광학 부재 (710)은 일정한 광 패턴을 출력하는 도트 프로젝터(dot projector)일 수 있다.
도 10(a)에서 광학부재(710)는 발광 소자(220)의 광경로에 위치하는 것을 도시한다. 도시되지 않은 실시예에서 광학부재는 수광 소자의 광경로 및 발광 소자와 수광 소자의 광경로들에 각각 위치할 수 있다. 도 10(b)로 예시된 실시예와 같이 광학 부재(710)는 관통공(200)를 매립하는 광경로 부재(210) 상에 위치할 수 있다.
도 11은 일 실시예에 의한 패키지를 상부에서 바라본 도면이다. 도 11에서 관통공(200)은 회색 음영으로 도시되었다. 도 11을 참조하면, 발광 소자(220)가 광을 제공하는 광경로와, 수광 소자(230)로 반사광이 진입하는 광경로는 단일한 관통공(200)일 수 있으며, 발광 소자(220)의 광경로와 수광 소자(230)의 광경로는 단일한 관통공(200)을 공유할 수 있다.
이하에서는 도 6, 도 8, 도 9 및 도 10을 참조하여 본 실시예에 의한 광소자 반도체 패키지를 설명한다. 다만, 간결하고 명료한 설명을 위하여 위에서 설명된 요소와 동일하거나 유사한 요소는 설명을 생략할 수 있다. 도 6, 도 8, 도 9 및 도 10은 본 실시예에 의한 광소자 반도체 패키지(10)의 개요를 도시한 단면도이다. 본 실시예에 의한 광소자 반도체 패키지(10)는 배선(110)과 하나 이상의 광 경로가 형성된 기판(sub)과, 광 경로를 통해 광을 제공하는 발광 소자(220)와, 광이 객체에서 반사되어 형성된 반사광을 광 경로를 통해 수신하는 수광 소자(230)와 배선(110)을 통하여 발광 소자 및 수광 소자와 연결된 반도체 칩(310) 및 배선(110)과 연결된 외부 접속단자(410)를 포함하며 광 경로는 기판(sub)을 관통하여 형성된다.
발광 소자(520)는 VCSEL, LED 중 어느 하나일 수 있으며, 적외선, 가시광, 자외선 등의 파장대의 광을 제공할 수 있다. 또한, 발광 소자(510)는 목적하는 파장대의 레이저 광을 출력할 수 있다. 일 실시예로, 수광 소자(510)는 목적하는 파장대의 광을 검출하는 광소자 일 수 있으며, PD(photodiode), CIS(CMOS Image Sensor) 및 SPAD (Single Photon Avalanche Diode) 중 어느 하나일 수 있다.
도 12는 본 실시예에 의한 광소자 패키지(10)의 일 실시예이다. 도 12를 참조하면, 패키지(10)는 타겟(T)과의 거리 측정에 사용될 수 있다. 발광 소자(220)는 칩(200)에 의하여 구동 신호 및/또는 전력을 제공받고 광을 제공한다.
발광 소자(220)가 제공한 광은 기판(sub)을 관통하는 광 경로(L)을 따라진행한다. 일 실시예로, 패키지(10)의 일 측면에는 발광 소자(220)가 제공한 광을 집광, 분산 및 시준 중 어느 하나 이상의 기능을 수행하는 광학 부재(710)를 포함하며, 발광 소자(220)가 제공한 광은 광학 부재(710)을 거쳐 타겟(T)으로 제공된다.
광은 타겟(T)에서 반사되어 광 경로(L)를 통하여 수광 소자(230)에 제공된다. 광학 부재(710)을 통과한 광은 수광 소자(520)의 수광면으로 입력된다.
반도체 칩(310)은 발광 소자(520)가 광을 출력하도록 발광 소자(220)를 구동하며, 수광 소자(230)가 검출한 반사광에 상응하는 전기적 신호를 입력받는다. 반도체 칩(310)은 발광 소자(220)가 광을 출력한 시점부터 수광 소자(230)가 광을 검출한 시점까지의 시간 차이(TOF, Time of Flight)를 연산하고, 시간 차이에 상응하는 거리를 연산할 수 있다. 이와 같이 연산된 거리는 광소자 반도체 패키지(10)과 타겟(T)과의 거리에 상응한다. 이와 같이 연산된 시간 차이 또는 거리는 외부 접속 단자(610)을 통하여 외부 장치(미도시)에 제공될 수 있다.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

Claims (21)

  1. 배선과 하나 이상의 광 경로가 형성된 기판;
    상기 광 경로를 통해 광을 제공하는 발광 소자;
    상기 광이 객체에서 반사되어 형성된 반사광을 상기 광 경로를 통해 수신하는 수광 소자;
    상기 배선을 통하여 상기 발광 소자 및 상기 수광 소자와 연결된 반도체 칩 및
    상기 배선과 연결된 외부 접속단자를 포함하며,
    상기 광 경로는 상기 기판을 관통하여 형성된 패키지.
  2. 제1항에 있어서,
    상기 기판은 인쇄회로기판(printed circuit board), 투명 기판, 및 유리 기판 중 어느 하나인 패키지.
  3. 제1항에 있어서,
    상기 광 경로는.
    상기 기판을 관통하여 형성된 관통공(through hole)인 패키지.
  4. 제3항에 있어서,
    상기 발광 소자와 상기 수광 소자는 상기 관통공을 공유하거나,
    상기 발광 소자와 상기 수광 소자는 각각 광경로에 상응하는 관통공이 형성된 패키지.
  5. 제3항 및 제4항 중 어느 한 항에 있어서,
    상기 광 경로는.
    상기 관통공을 매립하는 광경로 부재를 더 포함하며,
    상기 광경로 부재는 상기 광에 대하여 투명한 패키지.
  6. 제1항에 있어서,
    상기 배선은
    상기 기판의 제1 면에 형성된 평면 배선, 제2 면에 형성된 평면 배선 및
    상기 기판을 관통하여 상기 제1 면과 상기 제2 면을 연결하는 관통 배선 중 어느 하나 이상을 포함하는 패키지.
  7. 제1항에 있어서,
    상기 패키지는,
    상기 광 경로를 덮는 커버 부재를 더 포함하는 패키지.
  8. 제1항에 있어서,
    상기 발광 소자는,
    빅셀(VCSEL)로, 상기 빅셀은,
    발광면에 형성된 제1 전극과, 반대면에 형성된 제2 전극과, 상기 반대면에 배치된 금속 패드 및 상기 제2 전극과 상기 금속 패드를 접합하는 도전성 접착층을 포함하는 패키지.
  9. 제8항에 있어서,
    상기 금속 패드의 두께는
    상기 제2 전극의 두께에 비하여 큰 패키지.
  10. 제1항에 있어서,
    상기 외부 접속 단자는,
    솔더볼 및 금속 범프 중 하나인 패키지.
  11. 제1항에 있어서,
    상기 외부 접속 단자, 상기 발광 소자 및 상기 수광 소자는 모두 상기 기판의 동일한 면에 배치되고,
    상기 외부 접속 단자, 상기 발광 소자 및 상기 수광 소자는 동일한 높이를 가지는 패키지.
  12. 제1항에 있어서,
    상기 패키지는,
    상기 발광 소자가 제공한 광을 굴절시키는 렌즈부 및
    상기 발광 소자가 제공한 광을 산란시키는 산란부 중 어느 하나 이상을 포함하는 패키지.
  13. 기판에 배선과 상기 기판을 관통하는 하나 이상의 광 경로를 형성하는 단계와,
    발광 소자와 수광 소자를 상기 광 경로에 상응하도록 상기 기판에 접합하는 단계와,
    상기 배선과 연결되도록 반도체 칩을 상기 기판에 접합하는 단계 및
    상기 배선과 연결되도록 외부 접속 단자를 형성하는 단계를 포함하는 패키지 형성 방법.
  14. 제13항에 있어서,
    상기 광 경로를 형성하는 단계는,
    상기 기판을 관통하여 형성된 관통공(through hole)을 형성하는 단계를 포함하는 패키지 형성 방법.
  15. 제14항에 있어서,
    상기 광 경로를 형성하는 단계는,
    상기 광에 대하여 투명한 광경로 부재로 상기 관통공을 매립하는 단계를 더 포함하는 패키지 형성 방법.
  16. 제13항에 있어서,
    상기 배선을 형성하는 단계는
    상기 기판의 제1 면, 제2 면을 연결하는 평면 배선을 형성하는 단계 및
    상기 기판을 관통하여 상기 제1 면과 상기 제2 면을 연결하는 관통 배선을 형성하는 단계 중 어느 하나 이상을 포함하는 패키지 형성 방법.
  17. 제13항에 있어서,
    상기 패키지 형성 방법은,
    상기 광 경로를 덮는 커버 부재를 형성하는 단계를 더 포함하는 패키지 형성 방법.
  18. 제13항에 있어서,
    상기 발광 소자는,
    빅셀(VCSEL)로, 상기 빅셀은,
    발광면에 형성된 제1 전극과, 반대면에 형성된 제2 전극과, 상기 반대면에 배치된 금속 패드 및 상기 제2 전극과 상기 금속 패드를 접합하는 도전성 접착층을 포함하는 패키지 형성 방법.
  19. 제18항에 있어서,
    상기 금속 패드의 두께는
    상기 제2 전극의 두께에 비하여 큰 패키지 형성 방법.
  20. 제13항에 있어서,
    상기 패키지 형성 방법은,
    상기 발광 소자 및 상기 외부 접속 단자를 봉지재로 봉지(encapsulate)하는 단계와,
    상기 봉지재를 그라인딩(grinding)하여 상기 발광 소자의 배면 패턴과 상기 외부 접속 단자를 노출시키는 단계를 포함하는 패키지 형성 방법.
  21. 제13항에 있어서,
    상기 패키지 형성 방법은,
    상기 발광 소자가 제공한 광을 굴절시키는 렌즈부 및
    상기 발광 소자가 제공한 광을 산란시키는 산란부 중 어느 하나 이상을 배치하는 단계를 포함하는 패키지 형성 방법.
PCT/KR2022/006005 2021-04-29 2022-04-27 광 센서 패키지 제조 방법 및 광 센서 패키지 WO2022231296A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210055569A KR102515244B1 (ko) 2021-04-29 2021-04-29 광 센서 패키지 제조 방법 및 광 센서 패키지
KR10-2021-0055569 2021-04-29

Publications (1)

Publication Number Publication Date
WO2022231296A1 true WO2022231296A1 (ko) 2022-11-03

Family

ID=83847040

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/006005 WO2022231296A1 (ko) 2021-04-29 2022-04-27 광 센서 패키지 제조 방법 및 광 센서 패키지

Country Status (2)

Country Link
KR (1) KR102515244B1 (ko)
WO (1) WO2022231296A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10132558A (ja) * 1996-10-25 1998-05-22 Olympus Optical Co Ltd 光半導体装置
JP2007294743A (ja) * 2006-04-26 2007-11-08 Hitachi Cable Ltd 光モジュール及びその製造方法
WO2016043052A1 (ja) * 2014-09-16 2016-03-24 株式会社村田製作所 光センサモジュール及びその製造方法
JP2017223739A (ja) * 2016-06-13 2017-12-21 富士通株式会社 光モジュール及び光モジュール製造方法
US20190305170A1 (en) * 2016-07-14 2019-10-03 Kyocera Corporation Photosensor package, photosensor device, and electronic module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029370A1 (de) * 2007-05-04 2008-11-06 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US9371982B2 (en) * 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10132558A (ja) * 1996-10-25 1998-05-22 Olympus Optical Co Ltd 光半導体装置
JP2007294743A (ja) * 2006-04-26 2007-11-08 Hitachi Cable Ltd 光モジュール及びその製造方法
WO2016043052A1 (ja) * 2014-09-16 2016-03-24 株式会社村田製作所 光センサモジュール及びその製造方法
JP2017223739A (ja) * 2016-06-13 2017-12-21 富士通株式会社 光モジュール及び光モジュール製造方法
US20190305170A1 (en) * 2016-07-14 2019-10-03 Kyocera Corporation Photosensor package, photosensor device, and electronic module

Also Published As

Publication number Publication date
KR102515244B1 (ko) 2023-03-29
KR20220148481A (ko) 2022-11-07

Similar Documents

Publication Publication Date Title
CN112368621B (zh) 电光封装及制造方法
US9496247B2 (en) Integrated camera module and method of making same
WO2021256815A1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
WO2015083979A1 (ko) 이미지 처리 패키지 및 이를 구비하는 카메라 모듈
EP1022822A1 (en) Optical module and method of manufacture thereof
WO2012039528A1 (en) Light-emitting diode package and method of fabricating the same
US8194162B2 (en) Imaging device
WO2018192555A1 (zh) 感测模块及其制造方法
CN210403724U (zh) 发光二极管封装组件
CN210403726U (zh) 发光二极管封装组件
WO2022231296A1 (ko) 광 센서 패키지 제조 방법 및 광 센서 패키지
KR101571965B1 (ko) 로우 프로파일 센서 모듈 및 그 제조 방법
EP1811579A1 (en) Galvanic optocoupler structure and corresponding hybrid integration process
CN116917767A (zh) 传感设备
WO2022071710A1 (ko) 광소자 패키지 제조 방법 및 광소자 패키지
US20090200562A1 (en) Integrated circuit die, integrated circuit package, and packaging method
WO2022225078A1 (ko) 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법
CN214313201U (zh) 具有内埋芯片的多像素封装结构及应用其的电子装置
WO2021010618A1 (ko) 반도체 발광소자 및 이의 제조방법
CN110488434B (zh) 一种光学器件及其封装方法
TW202130076A (zh) 光電感測封裝結構
KR20220168806A (ko) 센서 패키지 및 센서 패키지의 제조방법
KR20220156131A (ko) 반도체 패키지
JP2023087210A (ja) 光半導体パッケージ及び光半導体パッケージの製造方法
KR20230135119A (ko) 광전자 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22796128

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22796128

Country of ref document: EP

Kind code of ref document: A1