WO2022219939A1 - キャパシタ、電気回路、回路基板、電子機器、及び蓄電デバイス - Google Patents

キャパシタ、電気回路、回路基板、電子機器、及び蓄電デバイス Download PDF

Info

Publication number
WO2022219939A1
WO2022219939A1 PCT/JP2022/007728 JP2022007728W WO2022219939A1 WO 2022219939 A1 WO2022219939 A1 WO 2022219939A1 JP 2022007728 W JP2022007728 W JP 2022007728W WO 2022219939 A1 WO2022219939 A1 WO 2022219939A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
antiferroelectric
electrode layer
thickness
capacitor
Prior art date
Application number
PCT/JP2022/007728
Other languages
English (en)
French (fr)
Inventor
宏樹 竹内
理生 鈴鹿
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to CN202280027294.XA priority Critical patent/CN117121139A/zh
Priority to JP2023514372A priority patent/JPWO2022219939A1/ja
Publication of WO2022219939A1 publication Critical patent/WO2022219939A1/ja
Priority to US18/484,973 priority patent/US20240038450A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates

Definitions

  • the present disclosure relates to capacitors, electric circuits, circuit boards, electronic equipment, and power storage devices.
  • Patent Literature 1 discloses a capacitor using an antiferroelectric made of a metal oxide containing HfO 2 , and it is known that the metal oxide containing HfO 2 sometimes exhibits antiferroelectricity. Suggested. Patent Document 1 describes an example in which a portion of Hf in HfO 2 contained in a metal oxide of a dielectric layer of a capacitor is replaced with an element such as Bi. In that example, application of an external electric field from 0 MV/cm to 2 MV/cm causes the dielectric constant of the dielectric layer to vary between 20 and 90 depending on the electric field strength (see FIGS. 5 and 6). In addition, the dielectric constant of the dielectric layer can take a maximum value in the electric field strength range of 0.5 MV/cm to 1.5 MV/cm.
  • Patent Document 2 describes a multilayer ceramic capacitor comprising a first capacitor unit made of a first material and a second capacitor unit made of a second material different from the first material.
  • a first material is said to exhibit ferroelectric properties and a second material is described to exhibit antiferroelectric properties.
  • Patent Documents 1 and 2 have room for reconsideration from the viewpoint of ease of designing products equipped with capacitors. Therefore, the present disclosure provides a capacitor that uses an antiferroelectric and is advantageous from the viewpoint of ease of product design.
  • the capacitor of the present disclosure is a first electrode layer; a second electrode layer; an antiferroelectric layer disposed between the first electrode layer and the second electrode layer in the thickness direction of the first electrode layer;
  • the first electrode layer covers the antiferroelectric layer inside the outermost layer in plan view of the first electrode layer
  • the second electrode layer covers the antiferroelectric layer inside the outermost layer in plan view of the second electrode layer,
  • the antiferroelectric layer has different thicknesses at multiple locations.
  • FIG. 1A is a plan view of a capacitor according to one embodiment of the present disclosure
  • FIG. 1B is a cross-sectional view of the capacitor taken along line IB--IB in FIG. 1.
  • FIG. FIG. 2A is a diagram schematically illustrating an example of an electrical circuit of the present disclosure
  • FIG. 2B is a diagram schematically illustrating an example of a circuit board of the present disclosure
  • FIG. 2C is a diagram schematically illustrating an example of the electronic device of the present disclosure
  • FIG. 2D is a diagram schematically showing an example of an electricity storage device of the present disclosure
  • 3 is a cross-sectional view of a capacitor according to another embodiment of the present disclosure
  • FIG. 4 is a cross-sectional view of a capacitor according to yet another embodiment of the present disclosure
  • FIG. 5A is a plan view of a capacitor according to yet another embodiment of the present disclosure
  • FIG. FIG. 5B is a cross-sectional view of the capacitor taken along line VB-VB of FIG. 5A
  • 6A is a plan view of a capacitor according to yet another embodiment of the present disclosure
  • FIG. 6B is a cross-sectional view of the capacitor taken along line VIB-VIB in FIG. 6A
  • 7A is a plan view of a capacitor according to yet another embodiment of the present disclosure
  • FIG. FIG. 7B is a cross-sectional view of the capacitor taken along line VIIB-VIIB in FIG. 7A.
  • FIG. 8 is a graph showing the relationship between the polarization moment and the magnitude of the voltage between the electrodes of capacitors according to Examples and Comparative Examples.
  • FIG. 9 is a graph showing the relationship between the slope ⁇ P of the graph shown in FIG. 8 and the magnitude of the voltage.
  • An antiferroelectric substance is a substance in which two partial lattices in a crystal generate spontaneous polarization in opposite directions, cancel each other out, and the spontaneous polarization of the crystal as a whole becomes zero.
  • the antiferroelectric substance changes its dielectric constant depending on the strength of the applied electric field.
  • the capacitor described in Patent Document 1 is of parallel plate type, and the thickness of the dielectric layer is constant in the plane.
  • the amount of change in the amount of charge stored in the capacitor with respect to the amount of voltage change may differ greatly in a specific voltage range from other voltage ranges. .
  • the dielectric constant of the antiferroelectric changes depending on the strength of the electric field applied to the antiferroelectric.
  • Such antiferroelectric properties are also advantageous from the viewpoint of increasing the capacitance of the capacitor.
  • the present inventors have newly found that some countermeasures may be necessary for such antiferroelectric properties from the viewpoint of ease of designing products including capacitors.
  • the amount of charge stored in the capacitor may vary greatly depending on the magnitude of the driving voltage of the electric circuit. For this reason, it may be necessary to select an appropriate antiferroelectric composition and film thickness for each driving voltage.
  • such characteristics of capacitors using antiferroelectrics affect the selection of other devices in the electric circuit, and the design of the electric circuit tends to be complicated and complicated.
  • the present inventors have made intensive studies to deal with the above antiferroelectric characteristics from the viewpoint of ease of product design in capacitors using antiferroelectrics. piled up. As a result, the inventors have newly found that an antiferroelectric layer in a capacitor having a specific structure can provide a capacitor that is advantageous from the viewpoint of ease of product design, and devised the capacitor of the present disclosure.
  • the capacitor according to the first aspect of the present disclosure includes a first electrode layer; a second electrode layer; an antiferroelectric layer disposed between the first electrode layer and the second electrode layer in the thickness direction of the first electrode layer;
  • the first electrode layer covers the antiferroelectric layer inside the outermost layer in plan view of the first electrode layer,
  • the second electrode layer covers the antiferroelectric layer inside the outermost layer in plan view of the second electrode layer,
  • the antiferroelectric layer has different thicknesses at multiple locations.
  • the antiferroelectric layer since the antiferroelectric layer has different thicknesses at a plurality of locations, when a voltage is applied between the first electrode layer and the second electrode layer, the antiferroelectric layer The applied electric field strength is different at a plurality of points.
  • the average rate of change which is the ratio of the amount of change in the amount of charge stored in the capacitor to the amount of constant voltage change, is does not fluctuate greatly over a wide voltage range. Therefore, the capacitor according to the first aspect is advantageous from the viewpoint of ease of product design.
  • the first electrode layer and the second electrode layer cover the antiferroelectric layer as described above, the capacitance of the capacitor tends to increase. In addition, it is easy to adjust the thickness of the antiferroelectric layer over a wide range.
  • the antiferroelectric layer may have a thickness of 10 nanometers (nm) or more and 1 micrometer ( ⁇ m) or less. According to the second aspect, it is difficult for the capacitance of the capacitor to decrease while preventing poor insulation.
  • the ratio of the maximum thickness of the antiferroelectric layer to the minimum thickness of the antiferroelectric layer is greater than 1 It may be large and less than ten. According to the third aspect, the average rate of change is less likely to fluctuate greatly in a more reliably wide voltage range. In addition, it is difficult for the capacitance of the capacitor to become small.
  • the maximum thickness of the antiferroelectric layer may be 500 nm or less.
  • the capacity of the capacitor tends to increase.
  • the thickness of the capacitor tends to be small.
  • the antiferroelectric layer has a thickness smaller than the thickness of the first electrode layer, good too.
  • the capacity of the capacitor tends to increase.
  • the thickness of the capacitor tends to be small.
  • the antiferroelectric layer has a thickness smaller than the thickness of the second electrode layer, good too.
  • the capacity of the capacitor tends to increase.
  • the thickness of the capacitor tends to be small.
  • the antiferroelectric layer has a thickness that changes continuously or stepwise in a specific in-plane direction may have According to the seventh aspect, since the thickness of the antiferroelectric layer can take various values, the average rate of change does not fluctuate significantly over a wide voltage range more reliably.
  • the antiferroelectric layer has a thickness that changes continuously or stepwise from one end to the other end in a specific in-plane direction. You may have according to the eighth aspect, since the thickness of the antiferroelectric layer can take various values from one end to the other end in a specific in-plane direction, the average rate of change is more reliably over a wide voltage range. not likely to change significantly.
  • the antiferroelectric layer has a minimum thickness and a predetermined area in plan view. It may include one region and a second region having the maximum thickness and a predetermined area in plan view. In addition, the ratio of the area of the second region in plan view to the area of the first region in plan view may be greater than 1 and less than 10. According to the ninth aspect, when a voltage is applied between the first electrode layer and the second electrode layer, the spatial distribution of the electric field intensity applied to the antiferroelectric layer tends to be in a desired state. . As a result, the average rate of change is less likely to fluctuate significantly in a more reliably wide voltage range.
  • the capacitor according to any one of the first to ninth aspects it is formed between a pair of regions having different thicknesses, and corresponds to the difference in thickness between the pair of regions It may also include a stepped connecting portion.
  • the connection portion is small in the antiferroelectric layer, making it easy to increase the size of the pair of regions. In addition, it tends to facilitate the production of the antiferroelectric layer.
  • the antiferroelectric layer is formed between a pair of regions having different thicknesses, and the pair of may include a connecting portion having a thickness that changes continuously or stepwise from one of the regions of the pair of regions to the other of the pair of regions.
  • disconnection is less likely to occur in the second electrode layer above the pair of regions.
  • the antiferroelectric layer has a specific thickness and has a predetermined area in plan view. may contain a specific region of In addition, the plurality of specific regions may be arranged apart from each other when the antiferroelectric layer is viewed from the second electrode layer side. According to the twelfth aspect, the portions where the load is applied to the antiferroelectric layer tend to be dispersed, and the capacitor tends to have high robustness.
  • the plurality of specific regions are arranged regularly when the antiferroelectric layer is viewed from above from the second electrode layer side. may have been According to the thirteenth aspect, the capacitor tends to have high robustness more reliably.
  • the plurality of specific regions are mutually It may be formed in a plurality of strips extending in parallel. According to the fourteenth aspect, the capacitor tends to have high robustness more reliably.
  • the plurality of specific regions are circular when the antiferroelectric layer is viewed from the second electrode layer side. shape or rectangular shape. According to the fifteenth aspect, the capacitor tends to have high robustness more reliably.
  • the antiferroelectric layer contains a metal oxide containing at least one of hafnium and zirconium You can stay. According to the sixteenth aspect, the capacitor tends to have a desired capacity.
  • the capacitor according to any one of the first to sixteenth aspects may further include a support, wherein the first electrode layer comprises the first electrode It may be arranged between the support and the antiferroelectric layer in the thickness direction of the layer.
  • the support can support the laminate including the first electrode layer, the antiferroelectric layer, and the second electrode layer, and the mechanical strength of the capacitor tends to increase.
  • the support has a void at a position corresponding to the antiferroelectric layer in plan view It doesn't have to be.
  • the mechanical strength of the capacitor tends to be higher.
  • An electric circuit according to a nineteenth aspect of the present disclosure includes a capacitor according to any one of the first to eighteenth aspects. According to the nineteenth aspect, it is easy to design the electric circuit.
  • a circuit board according to a twentieth aspect of the present disclosure includes a capacitor according to any one aspect of the first to eighteenth aspects. According to the twentieth aspect, it is easy to design the circuit board.
  • An electronic device includes a capacitor according to any one of the 1st to 18th aspects. According to the twenty-first aspect, it is easy to design the electronic device.
  • a power storage device includes a capacitor according to any one aspect of the first to eighteenth aspects. According to the twenty-second aspect, the power storage device can be easily designed.
  • the capacitor 1a includes a first electrode layer 11, a second electrode layer 12, and an antiferroelectric layer 20.
  • FIG. The antiferroelectric layer 20 is arranged between the first electrode layer 11 and the second electrode layer 12 in the thickness direction of the first electrode layer 11 .
  • the first electrode layer 11 covers the antiferroelectric layer 20 inside the outermost portion 11e in plan view of the first electrode layer 11 .
  • the second electrode layer 12 covers the antiferroelectric layer 20 inside the outermost portion 12 e of the second electrode layer 12 in plan view.
  • Each of the first electrode layer 11 and the second electrode layer 12 is, for example, a layer that does not have openings and gaps in plan view. Such a configuration tends to increase the capacitance of the capacitor 1a. In addition, it is easy to adjust the thickness of the antiferroelectric layer 20 over a wide range.
  • the antiferroelectric layer 20 has different thicknesses at multiple locations. When a voltage is applied between the first electrode layer 11 and the second electrode layer 12, the electric field intensity applied to the antiferroelectric layer 20 differs at a plurality of points. In other words, the electric field intensity applied to the antiferroelectric layer 20 can take various values.
  • the capacitor 1a includes the antiferroelectric layer 20 as a dielectric layer, the average rate of change, which is the ratio of the amount of change in the amount of charge accumulated in the capacitor 1a to the amount of constant voltage change, is wide. Resistant to large fluctuations in the voltage range. Therefore, the capacitor 1a is advantageous from the viewpoint of ease of product design.
  • the thickness of the antiferroelectric layer 20 is not limited to a specific value.
  • the thickness of the antiferroelectric layer 20 is, for example, 10 nm or more and 1 ⁇ m or less.
  • the thickness of the antiferroelectric layer 20 as a whole falls within this range.
  • the capacitance of the capacitor is inversely proportional to the thickness of the dielectric layer. Since the thickness of the antiferroelectric layer 20 is 1 ⁇ m or less, the capacitance of the capacitor 1a is less likely to decrease.
  • the thickness of the antiferroelectric layer 20 can be determined, for example, by observing a cross section of the capacitor 1a perpendicular to the main surface of the first electrode layer 11 with an electron microscope.
  • the ratio of the maximum thickness of the antiferroelectric layer 20 to the minimum thickness of the antiferroelectric layer 20 is not limited to a specific value. The value of the ratio is greater than 1 and less than 10, for example. As a result, the average rate of change is less likely to fluctuate significantly over a wide voltage range more reliably. In addition, it is difficult for the capacitance of the capacitor 1a to become small.
  • the ratio of the maximum thickness of the antiferroelectric layer 20 to the minimum thickness of the antiferroelectric layer 20 may be 1.1 or more, 1.2 or more, or 1.5. It may be more than or equal to 2 or more.
  • the ratio of the maximum thickness of the antiferroelectric layer 20 to the minimum thickness of the antiferroelectric layer 20 may be 9 or less, 8 or less, or 7 or less. , may be 6 or less, or 5 or less.
  • the maximum thickness of the antiferroelectric layer 20 may be less than 1 ⁇ m, preferably 500 nm or less. This tends to increase the capacitance of the capacitor 1a. In addition, the thickness of capacitor 1a tends to be small.
  • the maximum thickness of the antiferroelectric layer 20 may be 300 nm or less, 200 nm or less, 100 nm or less, 50 nm or less, or 20 nm. It may be below.
  • the relationship between the thickness of the antiferroelectric layer 20 and the thickness of the first electrode layer 11 is not limited to a specific relationship.
  • the antiferroelectric layer 20 has a thickness smaller than that of the first electrode layer 11, for example. Such a configuration tends to increase the capacitance of the capacitor 1a. In addition, the thickness of capacitor 1a tends to be small.
  • the antiferroelectric layer 20 may have a thickness equal to or greater than the thickness of the first electrode layer 11 .
  • the relationship between the thickness of the antiferroelectric layer 20 and the thickness of the second electrode layer 12 is not limited to a specific relationship.
  • the antiferroelectric layer 20 has, for example, a thickness less than the thickness of the second electrode layer 12 . Such a configuration tends to increase the capacitance of the capacitor 1a. In addition, the thickness of capacitor 1a tends to be small.
  • the antiferroelectric layer 20 may have a thickness equal to or greater than the thickness of the second electrode layer 12 .
  • the antiferroelectric layer 20 has, for example, a first region 21 and a second region 22.
  • the first region 21 and the second region 22 have different thicknesses.
  • the first region 21 has, for example, the smallest thickness in the antiferroelectric layer 20 and a predetermined area in plan view.
  • the thickness of the first region 21 is constant throughout the first region 21, or can be considered constant. For example, if the difference between the maximum value and the average value and the difference between the average value and the minimum value in the thickness data at 10 or more randomly selected locations in the target region are 10% or less of the average value, the thickness of the target region can be regarded as constant.
  • the second region 22 has, for example, the maximum thickness in the antiferroelectric layer 20 and a predetermined area in plan view.
  • the thickness of the second region 22 is constant throughout the second region 22, or can be considered constant.
  • the ratio of the area of the second region 22 in plan view to the area of the first region 21 in plan view is not limited to a specific value. The ratio is, for example, greater than 1 and less than 10. In this case, when a voltage is applied between the first electrode layer 11 and the second electrode layer 12, the spatial distribution of the electric field strength applied to the antiferroelectric layer 20 tends to be in a desired state. As a result, the average rate of change is less likely to fluctuate significantly in a more reliably wide voltage range.
  • the ratio of the area of the second region 22 in plan view to the area of the first region 21 in plan view may be 1.5 or more, 2 or more, or 3 or more.
  • the ratio of the area of the second region 22 in plan view to the area of the first region 21 in plan view may be 9 or less, 8 or less, or 7 or less.
  • the antiferroelectric layer 20 includes, for example, a connecting portion 25.
  • the connecting portion 25 is formed between the first region 21 and the second region 22 .
  • the connecting portion 25 forms a step corresponding to the difference in thickness between the first region 21 and the second region 22, for example. According to such a configuration, the connection portion 25 in the antiferroelectric layer 20 is likely to be small, and the area of the first region 21 or the second region 22 is easily increased.
  • the antiferroelectric contained in the antiferroelectric layer 20 is not limited to a specific substance as long as it has antiferroelectricity.
  • Antiferroelectric layer 20 typically has a uniform composition and phase throughout.
  • Antiferroelectric layer 20 includes, for example, a metal oxide having at least one of hafnium and zirconium. This makes it easier for the capacitor 1a to have a desired capacitance.
  • metal oxides containing at least one of hafnium and zirconium are oxides having a fluorite structure such as HfO2 , ZrO2, Hf1 - xZrxO2 .
  • x is a value that satisfies the condition 0 ⁇ x ⁇ 1.
  • the metal oxide may be HfO 2 or Hf 1-x Zr x O 2 in which part of Hf is replaced with Si or Al.
  • the metal oxide may be an oxide of ZrO 2 or Hf 1-x Zr x O 2 in which part of Zr is replaced with Y, Ti, Sn, or Ce.
  • the antiferroelectric contained in the antiferroelectric layer 20 may be another metal oxide having a fluorite structure, or an oxide having a perovskite structure. Examples of oxides with a perovskite structure are PbZryTi1 - yO3 , NaNbO3 , and AgNbO3 . y is a value that satisfies the condition 0 ⁇ y ⁇ 1.
  • the first electrode layer 11 is in contact with the antiferroelectric layer 20, for example.
  • the thickness of the first electrode layer 11 is not limited to a specific value.
  • the thickness of the first electrode layer 11 is, for example, 100 nm or more. As a result, the internal resistance of the capacitor 1a tends to be low.
  • the thickness of the first electrode layer 11 is, for example, 500 nm or less. This tends to increase the capacitance density of the entire capacitor 1a.
  • the material forming the first electrode layer 11 is not limited to a specific material.
  • the material forming the first electrode layer 11 may be metal such as Pt, Au, Al, Ta, and Zr.
  • the material forming the first electrode layer 11 may be conductive nitrides such as TiN and TaN, or conductive oxides such as indium tin oxide (ITO), antimony tin oxide (ATO), and ZnO. may be If the process of forming the antiferroelectric layer 20 on the first electrode layer 11 is in an oxidizing atmosphere, the material forming the first electrode layer 11 is preferably Pt, Au, ITO, or ZnO. When the process of forming the antiferroelectric layer 20 on the first electrode layer 11 is in a reducing atmosphere, the material forming the first electrode layer 11 is preferably Pt, Au, Al, Ta, Zr, TiN, or TaN.
  • the second electrode layer 12 is in contact with the antiferroelectric layer 20, for example.
  • the second electrode layer 12 contacts both the first region 21 and the second region 22 . Additionally, the second electrode layer 12 is in contact with the connecting portion 25 .
  • the thickness of the second electrode layer 12 is not limited to a specific value.
  • the thickness of the second electrode layer 12 is, for example, 100 nm or more. In this case, the internal resistance of the capacitor 1a tends to be low.
  • the thickness of the second electrode layer 12 is, for example, 500 nm or less. In this case, the capacitance density of the entire capacitor 1a tends to increase.
  • the material forming the second electrode layer 12 is not limited to a specific material.
  • the material forming the second electrode layer 12 may be metal such as Pt, Au, Al, Ta, and Zr.
  • the material forming the second electrode layer 12 may be conductive nitrides such as TiN and TaN, or conductive oxides such as ITO, ATO, and ZnO.
  • an annealing treatment may be performed to crystallize the material from which the antiferroelectric layer 20 is to be formed.
  • the material forming the second electrode layer 12 is preferably Pt, Au, ITO, or ZnO.
  • the material forming the second electrode layer 12 is preferably Pt, Au, Al, Ta, Zr, TiN, or TaN.
  • the capacitor 1a further comprises a support 30, for example.
  • the first electrode layer 11 is arranged between the support 30 and the antiferroelectric layer 20 in the thickness direction of the first electrode layer 11 .
  • the support 30 can support the laminate including the first electrode layer 11, the antiferroelectric layer 20, and the second electrode layer 12, and the mechanical strength of the capacitor 1a tends to increase.
  • the support 30 can be used, for example, as a base material for forming the first electrode layer 11 .
  • the support 30 may be omitted in the capacitor 1a.
  • the support 30 may be a conductor, a semiconductor, or an insulator.
  • the support 30 and the first electrode layer 11 may be integrated.
  • the thickness of the first electrode layer 11 may be greater than 500 nm.
  • the thickness of the support 30 is not limited to a specific value.
  • the thickness of the support 30 is, for example, 5 ⁇ m or more and 1 mm or less.
  • the support 30 does not have a void at a position corresponding to the antiferroelectric layer 20 in plan view. Such a configuration tends to increase the mechanical strength of capacitor 1a.
  • a potential difference is generated in the antiferroelectric layer 20 by applying a voltage between the first electrode layer 11 and the second electrode layer 12 in the capacitor 1a.
  • the potential difference generated in the first region 21 and the second region 22 is the same.
  • the electric field strength is the potential difference per unit thickness of the dielectric layer and has the dimension of V/m. Since the first region 21 and the second region 22 have different thicknesses, the electric field strengths in the first region 21 and the second region 22 are different. Since the dielectric constant of the antiferroelectric substance varies depending on the electric field intensity, even if the first region 21 and the second region 22 are formed of the same type of antiferroelectric substance, the first region 21 and the second region The dielectrics at 22 may have different dielectric constants.
  • the relative permittivity of many antiferroelectrics tends to increase as the electric field strength increases, and to decrease slightly as the electric field strength increases.
  • the applied voltage that maximizes the dielectric constant of the first region 21 and the second region 22 is different. Therefore, even if the ratio of the amount of change in dielectric constant to the amount of constant voltage change in one of the first region 21 and the second region 22 is large, the constant voltage change in the other of the first region 21 and the second region 22
  • the ratio of the amount of change in dielectric constant to the amount tends to be small. Therefore, in the entire antiferroelectric layer 20, it is possible to prevent the ratio of the amount of change in dielectric constant to a constant amount of voltage change from greatly varying within a predetermined voltage range.
  • the capacitor 1a As a result, compared to a capacitor having a constant antiferroelectric layer thickness, the capacitor 1a has a wide average rate of change, which is the ratio of the amount of change in the amount of charge stored in the capacitor to a constant amount of voltage change. It does not fluctuate greatly in the range. Therefore, the capacitor 1a is advantageous from the viewpoint of ease of designing products such as electric circuits.
  • an electrical circuit 3 with a capacitor 1a can be provided, as shown in FIG. 2A.
  • the electric circuit 3 is not limited to a specific circuit as long as it includes the capacitor 1a.
  • the electrical circuit 3 may be an active circuit or a passive circuit.
  • the electric circuit 3 may be a discharge circuit, a smoothing circuit, a decoupling circuit, or a coupling circuit. Since the electric circuit 3 includes the capacitor 1a, the design of the electric circuit 3 is easy.
  • a circuit board 5 with a capacitor 1a can be provided, as shown in FIG. 2B. Since the circuit board 5 has the capacitor 1a, the design of the circuit board 5 is easy. For example, an electric circuit 3 including a capacitor 1a is formed on the circuit board 5 .
  • an electronic device 7 having a capacitor 1a can be provided, as shown in FIG. 2C. Since the electronic device 7 includes the capacitor 1a, the design of the electronic device 7 is easy.
  • the electronic device 7 has a circuit board 5 including a capacitor 1a.
  • the electronic device 7 is, for example, an information terminal such as a smart phone and a tablet PC.
  • an electricity storage device 9 with a capacitor 1a can be provided. Since the electricity storage device 9 includes the capacitor 1a, the design of the electricity storage device 9 is easy.
  • a power storage system 50 can be provided using the power storage device 9 .
  • the power storage system 50 includes a power storage device 9 and a power generator 2 .
  • electricity generated by the power generator 2 is stored in the power storage device 9 .
  • the power generation device 2 is, for example, a device for photovoltaic power generation or wind power generation.
  • the power storage device 9 is, for example, a device with a lithium ion battery or a lead storage battery.
  • the first electrode layer 11 is formed on the main surface of the support 30 .
  • a vacuum process, plating, or coating, for example, can be applied to form the first electrode layer 11 .
  • vacuum processes are DC sputtering, RF magnetron sputtering, pulsed laser deposition (PLD), atomic layer deposition (ALD), and chemical vapor deposition (CVD).
  • Metal foil such as aluminum foil and copper foil may be used as the support 30, and the support 30 and the first electrode layer 11 may be integrally formed.
  • One example is to form a TiN thin film as the first electrode layer 11 on the main surface of the Si substrate as the support 30 by RF magnetron sputtering.
  • An antiferroelectric layer 20 is then formed on the first electrode layer 11 .
  • the vacuum process exemplified as the method of forming the first electrode layer 11 can be applied to the formation of the antiferroelectric layer 20 .
  • a wet process such as dip coating, spin coating, and die coating using a Chemical Solution Deposition (CSD) method may be applied to form the antiferroelectric layer 20 .
  • CSD Chemical Solution Deposition
  • One example is to form a Hf 0.48 Zr 0.48 Si 0.04 O 2 thin film as the antiferroelectric layer 20 by RF magnetron sputtering.
  • the first region 21 is formed by, for example, inserting a metal mask directly above the place where the first region 21 is to be formed while depositing the material to form the antiferroelectric layer 20 by RF magnetron sputtering. formed by The metal mask can be inserted at a predetermined position on a straight line connecting the sputtering target and the deposit of material to form the antiferroelectric layer 20 . As a result, the deposition of the material to form the antiferroelectric layer 20 is stopped in the area covered with the metal mask, and the first area 21 having a small thickness is formed.
  • the deposition of the material to form the antiferroelectric layer 20 is continued to form a second region 22 having a large thickness.
  • the Hf 0.48 Zr 0.48 Si 0.04 O 2 thin film can be formed, for example, under conditions that result in an amorphous structure.
  • the amorphous Hf 0.48 Zr 0.48 Si 0.04 O 2 thin film exhibits paraelectricity and does not exhibit antiferroelectricity. Therefore, the Hf 0.48 Zr 0.48 Si 0.04 O 2 thin film having an amorphous structure is subjected to Rapid Thermal Anneal (RTA) treatment to crystallize the Hf 0.48 Zr 0.48 Si 0.04 O 2 thin film into a Tetragonal phase.
  • RTA Rapid Thermal Anneal
  • the second electrode layer 12 is formed on the antiferroelectric layer 20 .
  • a vacuum process, plating, or coating can be applied to the formation of the second electrode layer 12 in the same manner as the formation of the first electrode layer 11 .
  • forming an Au electrode, which is the second electrode layer 12 by a vacuum deposition method can be mentioned.
  • the antiferroelectric layer 20 includes, for example, two regions having different thicknesses, as described above.
  • the antiferroelectric layer 20 may include three or more regions with different thicknesses.
  • FIG. 3 is a cross-sectional view showing a capacitor 1b according to another example of the embodiment of the present disclosure.
  • Capacitor 1b is configured in the same manner as capacitor 1a, except for parts that are particularly described.
  • Components of the capacitor 1b that are the same as or correspond to components of the capacitor 1a are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the description regarding the capacitor 1a also applies to the capacitor 1b unless technically contradictory.
  • the antiferroelectric layer 20 has a thickness that varies continuously in a specific in-plane direction.
  • the thickness of the antiferroelectric layer 20 can take various values, so that the average rate of change does not fluctuate significantly over a wide voltage range more reliably.
  • the antiferroelectric layer 20 may have a thickness that changes stepwise in a specific in-plane direction.
  • the antiferroelectric layer 20 includes a connecting portion 25.
  • the connecting portion 25 is formed between the first region 21 and the second region 22 .
  • the connection portion 25 has a thickness that continuously changes from the first region 21 toward the second region 22 .
  • the connecting portion 25 has, for example, a thickness that changes monotonously between the first region 21 and the second region 22 .
  • the connection portion 25 may have a thickness that changes stepwise from the first region 21 toward the second region 22 .
  • the connecting portion 25 has, for example, a thickness that continuously increases from the first region 21 toward the second region 22 .
  • the surface of the connection portion 25 is inclined at a predetermined angle with respect to the main surface of the first electrode layer 11 that is in contact with the antiferroelectric layer 20, for example.
  • the angle is, for example, 30° or more and 60° or less.
  • a metal mask is placed over the region to form the first region 21 during the thin film formation. Thereafter, the material to form the antiferroelectric layer 20 is kept from depositing on the area to form the first region 21 . After that, the metal mask is applied to the connecting portion 25 toward the space above the region to form the second region 22 until the deposition of the material to form the antiferroelectric layer 20 on the region to form the second region 22 is completed. Move the corresponding distance at a constant speed.
  • the position of the metal mask inserted between the sputtering target and the first electrode layer 11 is arranged away from the region where the antiferroelectric layer 20 is to be formed.
  • the particles ejected from the sputtering target reach the back side of the metal mask to form the connecting portion 25 .
  • the connecting portion 25 is formed in this way, the second electrode layer 12 is less likely to be disconnected on the first region 21 and the second region 22 .
  • poor adhesion between the antiferroelectric layer 20 and the second electrode layer 12 can be easily prevented. As a result, the capacitor 1b tends to have high reliability.
  • FIG. 4 is a cross-sectional view showing a capacitor 1c according to still another example of the embodiment of the present disclosure.
  • Capacitor 1c is configured in the same manner as capacitor 1a, except for parts that are particularly described. Components of the capacitor 1c that are the same as or correspond to components of the capacitor 1a are denoted by the same reference numerals, and detailed descriptions thereof are omitted. The description regarding the capacitor 1a also applies to the capacitor 1c unless technically contradictory.
  • the antiferroelectric layer 20 has a thickness that varies continuously in a specific in-plane direction.
  • the antiferroelectric layer 20 has, for example, a thickness that changes continuously from one end to the other end in a specific in-plane direction. According to such a configuration, the thickness of the antiferroelectric layer 20 can take various values from one end to the other end in a specific in-plane direction of the antiferroelectric layer 20 . Therefore, the average rate of change is less likely to fluctuate greatly in a more reliably wide voltage range.
  • the antiferroelectric layer 20 may have a thickness that changes stepwise from one end to the other end in a specific in-plane direction.
  • the antiferroelectric layer 20 has, for example, a thickness that continuously increases from one end to the other end in a specific in-plane direction.
  • the antiferroelectric layer 20 has, for example, a thickness that continuously increases from one end to the other end in a specific in-plane direction.
  • the antiferroelectric layer 20 has, for example, a thickness that monotonously changes from one end to the other end in a specific in-plane direction.
  • the antiferroelectric layer 20 has, for example, a thickness that monotonously increases from one end to the other end in a specific in-plane direction.
  • the antiferroelectric layer 20 is formed, for example, so that the ratio of the amount of change in thickness to the amount of change in distance between one end and the other end in a specific in-plane direction is constant.
  • the material for forming the antiferroelectric layer 20 is deposited to a predetermined thickness. After that, the metal mask is moved at a constant speed from the left side to the right side in FIG. 4 while forming the film. No material for the antiferroelectric layer 20 is deposited in the areas covered by the metal mask. Therefore, the thickness of the antiferroelectric layer 20 is small on the left side of FIG. 4, and the thickness of the antiferroelectric layer 20 is large on the right side of FIG. 4 where the time covered by the metal mask is short.
  • the antiferroelectric layer 20 is formed so that the ratio of the amount of change in thickness to the amount of change in distance from one end to the other end in a specific in-plane direction is constant.
  • the antiferroelectric layer 20 can be formed by arranging the first electrode layer 11 obliquely to the sputtering target instead of arranging it parallel to the sputtering target.
  • the thickness of the antiferroelectric layer 20 tends to be large in the region on the first electrode layer 11 that is short from the target, and the thickness of the antiferroelectric layer 20 is likely to be large in the region on the first electrode layer 11 that is long from the target.
  • the thickness of the dielectric layer 20 tends to be small.
  • the antiferroelectric layer 20 formed in this way can be regarded as including a large number of minute regions having different thicknesses, and the thickness of the antiferroelectric layer 20 can take various values.
  • 5A and 5B are a plan view and a cross-sectional view, respectively, showing a capacitor 1d according to still another example of the embodiment of the present disclosure.
  • 6A and 6B are a plan view and a cross-sectional view, respectively, showing a capacitor 1e according to still another example of the embodiment of the present disclosure.
  • 7A and 7B are a plan view and a cross-sectional view, respectively, showing a capacitor 1f according to still another example of the embodiment of the present disclosure.
  • Each of capacitors 1d, 1e, and 1f is configured in the same manner as capacitor 1a, except for portions that are particularly described.
  • capacitors 1d, 1e, and 1f that are the same as or correspond to components of capacitor 1a are denoted by the same reference numerals, and detailed description thereof is omitted. The description regarding capacitor 1a also applies to capacitors 1d, 1e, and 1f unless technically contradictory.
  • antiferroelectric layer 20 in each of capacitors 1d, 1e, and 1f, includes a plurality of specific regions 23. .
  • Specific region 23 has a specific thickness.
  • the antiferroelectric layer 20 has the same thickness in the plurality of specific regions 23 .
  • the thickness of the antiferroelectric layer 20 in the plurality of specific regions 23 can be regarded as the same.
  • the antiferroelectricity in the plurality of specific regions 23 it can be considered that the thickness of the body layer 20 is the same.
  • the plurality of specific regions 23 are arranged apart from each other when the antiferroelectric layer 20 is viewed from the second electrode layer 12 side. According to such a configuration, for example, the portions to which the load of the antiferroelectric layer 20 is applied are easily distributed. Therefore, when the capacitor 1d constitutes a laminated structure or a winding structure, the capacitor 1d tends to have high robustness.
  • the plurality of specific regions 23 protrude in the thickness direction of the antiferroelectric layer 20, for example.
  • the plurality of specific regions 23 are antiferroelectric from the second electrode layer 12 side. They are arranged regularly when the body layer 20 is viewed from above. According to such a configuration, the capacitor 1d tends to have high robustness more reliably. 5B, 6B, and 7B, the thickness of the antiferroelectric layer 20 varies periodically. Each of the capacitors 1d, 1e, and 1f may be changed so that the plurality of specific regions 23 are arranged irregularly when the antiferroelectric layer 20 is viewed from the second electrode layer 12 side. .
  • the plurality of specific regions 23 are formed in a plurality of stripes extending parallel to each other when the antiferroelectric layer 20 is viewed from the second electrode layer 12 side. According to such a configuration, the total area of the plurality of specific regions 23 in a plan view tends to be large, and the capacitor 1d tends to have high robustness more reliably.
  • Antiferroelectric layer 20 further includes, for example, a plurality of bottom regions 24 . As shown in FIG. 5B, the thickness of the antiferroelectric layer 20 in each bottom region 24 is less than the thickness of the antiferroelectric layer 20 in the specific regions 23 .
  • the plurality of bottom regions 24 are formed in strips extending parallel to each other. In the antiferroelectric layer 20, specific regions 23 and bottom regions 24 are alternately arranged.
  • the plurality of specific regions 23 are rectangular when the antiferroelectric layer 20 is viewed from the second electrode layer 12 side.
  • the plurality of specific regions 23 are circular when the antiferroelectric layer 20 is viewed from the second electrode layer 12 side. According to these configurations, the capacitor tends to have high robustness more reliably. In addition, it is easy to adjust the total area of the plurality of specific regions 23 in plan view, and it is easy to adjust the capacitance characteristics of the capacitor.
  • the antiferroelectric layer 20 further includes a bottom region 24, for example.
  • the thickness of the antiferroelectric layer 20 in the bottom region 24 is less than the thickness of the antiferroelectric layer 20 in the specific region 23 .
  • the bottom region 24 is adjacent to each of the plurality of specific regions 23 when the antiferroelectric layer 20 is viewed from the second electrode layer 12 side, and is continuous in the plane of the antiferroelectric layer 20. extended.
  • the plurality of specific regions 23 may have a polygonal shape other than a rectangle, may have an elliptical shape, and may be curved or straight. It may be a figure having a shape or an irregular shape.
  • the surfaces of the capacitors 1d, 1e, and 1f on the second electrode layer 12 side have unevenness. This unevenness results from the shape of the antiferroelectric layer 20 .
  • the capacitors 1d, 1e, and 1f may be modified so that the surface on the second electrode layer 12 side is flat.
  • a TiN thin film having a thickness of 300 nm was formed on the (100) plane of a Si substrate by RF magnetron sputtering to obtain a first electrode layer.
  • an amorphous thin film was formed on the first electrode layer by RF magnetron sputtering.
  • the composition of this amorphous thin film was Hf 0.48 Zr 0.48 Si 0.04 O 2 and exhibited paraelectricity.
  • a metal mask was inserted between the sputtering target and the first electrode layer. The metal mask was moved in two steps during the RF sputtering process, and the area masked by the metal mask was changed in two steps.
  • an amorphous thin film was formed so as to have three regions, region A, region B, and region C, each having a different thickness.
  • the area of region A in plan view was 1 mm 2 , and the thickness of the amorphous thin film in region A was 10 nm.
  • the area of region B in plan view was 1 mm 2 , and the thickness of the amorphous thin film in region B was 15 nm.
  • the area of region C in plan view was 2 mm 2 , and the thickness of the amorphous thin film in region C was 20 nm.
  • An RTA treatment was performed by heating the Si substrate on which the first electrode layer and the amorphous thin film were formed in a nitrogen atmosphere at 700° C. for 30 seconds.
  • the oxide having a composition of Hf 0.48 Zr 0.48 Si 0.04 O 2 changed from amorphous to a tetragonal crystal structure exhibiting antiferroelectricity.
  • An antiferroelectric layer was thereby formed on the first electrode layer.
  • an Au thin film having a thickness of 100 nm was formed on the antiferroelectric layer by a vacuum deposition method to obtain a second electrode layer.
  • a capacitor according to the example was fabricated with an antiferroelectric layer comprising three regions with different thicknesses.
  • An antiferroelectric layer having a uniform thickness was provided in the same manner as in the example except that no metal mask was inserted between the sputtering target and the first electrode layer in the formation of the amorphous thin film.
  • a capacitor according to a comparative example was produced.
  • the area of the antiferroelectric layer in plan view is 4 mm 2 , and this area corresponds to the areas A, B, and C in plan view of the antiferroelectric layer of the capacitor according to the example. It was the same as the total area.
  • the thickness of the antiferroelectric layer was 15 nm.
  • FIG. 8 is a graph showing the relationship between the polarization moment of the capacitor and the magnitude of the voltage applied between the first electrode layer and the second electrode layer.
  • FIG. 9 is a graph showing the relationship between the slope ⁇ P of the graph shown in FIG. 8 and the voltage applied between the first electrode layer and the second electrode layer.
  • the vertical axis indicates the polarization moment of the capacitor
  • the horizontal axis indicates the magnitude of the voltage applied between the first electrode layer and the second electrode layer.
  • the vertical axis indicates the slope of the graph shown in FIG. 8
  • the horizontal axis indicates the magnitude of the voltage applied between the first electrode layer and the second electrode layer.
  • the slope ⁇ P of the graph shown in FIG. 8 for the capacitor according to the example varied between 0 V and 4 V for the voltage applied between the first electrode layer and the second electrode layer. Sometimes it does not fluctuate significantly over a particular voltage range. In other words, in the capacitors according to the examples, the ratio of the amount of change in the polarization moment to the constant amount of change in the voltage applied between the first electrode layer and the second electrode layer fluctuates greatly in the range of 0V to 4V. not
  • the ⁇ P of the capacitor of the example increases from 0.28 to 0.55 in the range from 0V to 4V, and is generally constant in the range from 2.5V to 4V.
  • the polarization moment increased exponentially when the voltage applied between the first electrode layer and the second electrode layer varied between 2.5 V and 4 V. there is therefore, as shown in FIG. 9, the slope of the graph shown in FIG. 8 for the capacitor according to the comparative example sharply increases in the voltage range from 3V to 4V.
  • the value of ⁇ P remains about 0.2 between 2V and 2.5V, and remains roughly constant between 2.5V and 4V.
  • the value of ⁇ P fluctuates by about 0.5 within the range of 3V to 4V.
  • the ratio of the amount of change in the polarization moment to the constant amount of change in the voltage applied between the electrodes does not fluctuate greatly over a wide voltage range, compared to the capacitors according to the comparative example.
  • the antiferroelectric layer has different thicknesses at a plurality of locations, so that the relationship between the voltage between the electrodes of the capacitor and the amount of charge stored in the capacitor approaches a direct proportional relationship. It is understood that it is possible.
  • the capacitor of the present disclosure suppresses the change in the relative permittivity of the entire antiferroelectric layer, and simplifies the electrical circuit design when incorporating the capacitor into an electrical circuit. Therefore, the capacitor of the present disclosure is used in electronic devices such as smartphones and tablet terminals, electric vehicles including hybrid vehicles and plug-in hybrid vehicles, and energy storage systems combined with power generation devices such as solar cells and wind power generation. be able to.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

キャパシタ１ａは、第一電極層１１と、第二電極層１２と、反強誘電体層２０とを備える。反強誘電体層２０は、第一電極層１１の厚み方向において第一電極層１１と第二電極層１２との間に配置されている。反強誘電体層２０は、複数の箇所において異なる厚みを有する。

Description

キャパシタ、電気回路、回路基板、電子機器、及び蓄電デバイス
　本開示は、キャパシタ、電気回路、回路基板、電子機器、及び蓄電デバイスに関する。
　従来、誘電体層に反強誘電体が用いられたキャパシタが知られている。
　例えば、特許文献１には、ＨｆＯ2を含む金属酸化物からなる反強誘電体を用いたキャパシタが開示されており、ＨｆＯ2を含む金属酸化物が反強誘電性を示す場合があることが示唆されている。特許文献１には、キャパシタの誘電体層の金属酸化物に含まれるＨｆＯ2のＨｆの一部がＢｉ等の元素に置換された例が記載されている。その例において、０ＭＶ／ｃｍから２ＭＶ／ｃｍの外部電場の印加により誘電体層の比誘電率は、電界強度に応じて２０から９０の間で変動している（図５及び６参照）。加えて、０．５ＭＶ／ｃｍから１．５ＭＶ／ｃｍの電界強度の範囲で誘電体層の比誘電率が最大値をとりうる。
　特許文献２には、第１材料で構成される第１コンデンサユニットと、第１材料とは異なる第２材料で構成される第２コンデンサユニットとを備えた、積層セラミックコンデンサが記載されている。第１材料が強誘電特性を示し、第２材料が反強誘電特性を示すことが記載されている。
国際公開第２０１９／２０８３４０号 特表２０１３－５１８４００号公報
　特許文献１及び２に記載の技術は、キャパシタを備えた製品の設計のしやすさの観点から再検討の余地を有する。そこで、本開示は、反強誘電体を用いつつ、製品設計のしやすさの観点から有利なキャパシタを提供する。
　本開示のキャパシタは、
　第一電極層と、
　第二電極層と、
　前記第一電極層の厚み方向において前記第一電極層と前記第二電極層との間に配置された反強誘電体層と、を備え、
　前記第一電極層は、前記第一電極層の平面視において最外部よりも内側において前記反強誘電体層を覆っており、
　前記第二電極層は、前記第二電極層の平面視において最外部よりも内側において前記反強誘電体層を覆っており、
　前記反強誘電体層は、複数の箇所において異なる厚みを有する。
　本開示によれば、反強誘電体を用いつつ、製品設計のしやすさの観点から有利なキャパシタを提供できる。
図１Ａは、本開示の一実施形態に係るキャパシタの平面図である。 図１Ｂは、図１のIB－IB線を切断線とするキャパシタの断面図である。 図２Ａは、本開示の電気回路の一例を模式的に示す図である。 図２Ｂは、本開示の回路基板の一例を模式的に示す図である。 図２Ｃは、本開示の電子機器の一例を模式的に示す図である。 図２Ｄは、本開示の蓄電デバイスの一例を模式的に示す図である。 図３は、本開示の別の実施形態に係るキャパシタの断面図である。 図４は、本開示のさらに別の実施形態に係るキャパシタの断面図である。 図５Ａは、本開示のさらに別の実施形態に係るキャパシタの平面図である。 図５Ｂは、図５ＡのVB-VB線を切断線とするキャパシタの断面図である。 図６Ａは、本開示のさらに別の実施形態に係るキャパシタの平面図である。 図６Ｂは、図６ＡのVIB-VIB線を切断線とするキャパシタの断面図である。 図７Ａは、本開示のさらに別の実施形態に係るキャパシタの平面図である。 図７Ｂは、図７ＡのVIIB-VIIB線を切断線とするキャパシタの断面図である。 図８は、実施例及び比較例に係るキャパシタの分極モーメントと電極間の電圧の大きさとの関係を示すグラフである。 図９は、図８に示すグラフの傾きΔＰと電圧の大きさとの関係を示すグラフである。
（本開示の基礎となった知見）
　反強誘電体は、結晶の中の２つの部分格子が反対方向に自発分極を起こし、それが打ち消しあって結晶全体としての自発分極がゼロになっている物質である。反強誘電体は、特許文献１に記載の通り、印加される電界強度によりその比誘電率が変化する。特許文献１に記載のキャパシタは平行平板型であり、誘電体層の厚みは面内において一定であると理解される。反強誘電体を用いて平行平板型のキャパシタを構成した場合、電圧の変化量に対するキャパシタに蓄積される電荷量の変化量が特定の電圧範囲において他の電圧範囲とは大きく異なる可能性がある。なぜなら、反強誘電体は、反強誘電体に印加される電界強度によってその比誘電率が変化するからである。このような反強誘電体の特性は、キャパシタの容量を高める観点から有利な一面もある。一方、本発明者らは、キャパシタを含む製品の設計のしやすさの観点からそのような反強誘電体の特性に対して何らかの対処が必要な場合があることを新たに見出した。
　例えば、何らの対処も施さずに、反強誘電体を用いたキャパシタを電気回路に組み込む場合、電気回路の駆動電圧の大きさによってキャパシタに蓄積される電荷量が大きく異なりうる。このため、駆動電圧毎に適切な反強誘電体の組成及び膜厚を選定する必要が生じうる。加えて、反強誘電体を用いたキャパシタのそのような特性は、電気回路における他のデバイスの選定にも影響を及ぼし、電気回路の設計が複雑かつ煩雑になりやすい。
　このような事情に鑑み、本発明者らは、反強誘電体を用いたキャパシタにおいて、製品設計のしやすさの観点から上記の反強誘電体の特性に対して対処するために鋭意検討を重ねた。その結果、キャパシタにおける反強誘電体層が特定の構造を有することにより、製品設計のしやすさの観点から有利なキャパシタが得られることを新たに見出し、本開示のキャパシタを案出した。
（本開示に係る一態様の概要）
　本開示の第１態様に係るキャパシタは、
　第一電極層と、
　第二電極層と、
　前記第一電極層の厚み方向において前記第一電極層と前記第二電極層との間に配置された反強誘電体層と、を備え、
　前記第一電極層は、前記第一電極層の平面視において最外部よりも内側において前記反強誘電体層を覆っており、
　前記第二電極層は、前記第二電極層の平面視において最外部よりも内側において前記反強誘電体層を覆っており、
　前記反強誘電体層は、複数の箇所において異なる厚みを有する。
　第１態様によれば、反強誘電体層が複数の箇所において異なる厚みを有することにより、第一電極層と第二電極層との間に電圧を印加したときに、反強誘電体層に印加される電界強度が複数の箇所において異なる。これにより、印加される電界強度によって比誘電率が変化するという反強誘電体の特性にも関わらず、一定の電圧変化量に対するキャパシタに蓄積される電荷量の変化量の比である平均変化率が広い電圧範囲において大きく変動しにくい。このため、第１態様に係るキャパシタは、製品設計のしやすさの観点から有利である。また、第一電極層及び第二電極層が上記のように反強誘電体層を覆っていることにより、キャパシタの容量が大きくなりやすい。加えて、反強誘電体層の厚みを広いレンジで調整しやすい。
　本開示の第２態様において、例えば、第１態様に係るキャパシタでは、前記反強誘電体層は、１０ナノメール（ｎｍ）以上１マイクロメートル（μｍ）以下の厚みを有していてもよい。第２態様によれば、絶縁不良を防止しつつ、キャパシタの容量が小さくなりにくい。
　本開示の第３態様において、例えば、第１又は第２態様に係るキャパシタでは、前記反強誘電体層の厚みの最小値に対する前記反強誘電体層の厚みの最大値の比は、１より大きく、かつ、１０未満であってもよい。第３態様によれば、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。加えて、キャパシタの容量が小さくなりにくい。
　本開示の第４態様において、例えば、第１から第３態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層の厚みの最大値は、５００ｎｍ以下であってもよい。第４態様によれば、キャパシタの容量が大きくなりやすい。加えて、キャパシタの厚みが小さくなりやすい。
　本開示の第５態様において、例えば、第１から第４態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層は、前記第一電極層の厚みより小さい厚みを有していてもよい。第５態様によれば、キャパシタの容量が大きくなりやすい。加えて、キャパシタの厚みが小さくなりやすい。
　本開示の第６態様において、例えば、第１から第５態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層は、前記第二電極層の厚みより小さい厚みを有していてもよい。第６態様によれば、キャパシタの容量が大きくなりやすい。加えて、キャパシタの厚みが小さくなりやすい。
　本開示の第７態様において、例えば、第１から第６態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層は、面内の特定方向において連続的又は段階的に変化する厚みを有していてもよい。第７態様によれば、反強誘電体層の厚みが多様な値をとりうるので、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。
　本開示の第８態様において、例えば、第７態様に係るキャパシタでは、前記反強誘電体層は、面内の特定方向において一端から他端に向かって連続的又は段階的に変化する厚みを有していてもよい。第８態様によれば、面内の特定方向において一端から他端に向かって、反強誘電体層の厚みが多様な値をとりうるので、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。
　本開示の第９態様において、例えば、第１から第８態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層は、最小の厚みを有するとともに平面視で所定の面積を有する第一領域と、最大の厚みを有するとともに平面視で所定の面積を有する第二領域とを含んでいてもよい。加えて、平面視における前記第一領域の面積に対する平面視における前記第二領域の面積の比は、１より大きく、かつ、１０未満であってもよい。第９態様によれば、第一電極層と第二電極層との間に電圧を印加したときに、反強誘電体層に印加される電界強度の空間的な分布が所望の状態になりやすい。その結果、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。
　本開示の第１０態様において、例えば、第１から第９態様のいずれか１つの態様に係るキャパシタでは、異なる厚みを有する一対の領域の間に形成され、前記一対の領域における厚みの差分に相当する段差をなす接続部を含んでいてもよい。第１０態様によれば、反強誘電体層において接続部が小さく、一対の領域を大きくしやすい。また、反強誘電体層の作製が容易になりやすい。
　本開示の第１１態様において、例えば、第１から第１０態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層は、異なる厚みを有する一対の領域の間に形成され、前記一対の領域の一方から前記一対の領域の他方に向かって連続的又は段階的に変化する厚みを有する接続部を含んでいてもよい。第１１態様によれば、一対の領域の上において第二電極層に段切れが発生しにくい。加えて、反強誘電体層と第二電極層との密着不良を防止しやすい。その結果、キャパシタが高い信頼性を有しやすい。
　本開示の第１２態様において、例えば、第１から第１１態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層は、特定の厚みを有するとともに平面視で所定の面積を有する複数の特定領域を含んでいてもよい。加えて、前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに互いに離れて配置されていてもよい。第１２態様によれば、反強誘電体層に荷重が加わる箇所が分散しやすく、キャパシタが高い堅牢性を有しやすい。
　本開示の第１３態様によれば、例えば、第１２態様に係るキャパシタでは、前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに規則的に配置されていてもよい。第１３態様によれば、キャパシタがより確実に高い堅牢性を有しやすい。
　本開示の第１４態様によれば、例えば、第１２又は第１３態様に係るキャパシタでは、前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに互いに平行に延びる複数の帯状に形成されていてもよい。第１４態様によれば、キャパシタがより確実に高い堅牢性を有しやすい。
　本開示の第１５態様によれば、例えば、第１２又は第１３態様に係るキャパシタでは、前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに円状又は矩形状であってもよい。第１５態様によれば、キャパシタがより確実に高い堅牢性を有しやすい。
　本開示の第１６態様によれば、例えば、第１から第１５態様のいずれか１つの態様に係るキャパシタでは、前記反強誘電体層は、ハフニウム及びジルコニウムの少なくとも一方を有する金属酸化物を含んでいてもよい。第１６態様によれば、キャパシタが所望の容量を有しやすい。
　本開示の第１７態様によれば、例えば、第１から第１６態様のいずれか１つの態様に係るキャパシタは、支持体をさらに備えていてもよく、前記第一電極層は、前記第一電極層の厚み方向において前記支持体と前記反強誘電体層との間に配置されていてもよい。第１７態様によれば、支持体によって、第一電極層、反強誘電体層、及び第二電極層を含む積層体を支持でき、キャパシタの機械的強度が高くなりやすい。
　本開示の第１８態様によれば、例えば、第１７態様のいずれか１つの態様に係るキャパシタでは、前記支持体は、平面視において前記反強誘電体層に対応する位置に空所を有していなくてもよい。第１８態様によれば、キャパシタの機械的強度がより高くなりやすい。
　本開示の第１９態様に係る電気回路は、第１から第１８態様のいずれか１つの態様に係るキャパシタを備えている。第１９態様によれば、電気回路の設計が容易である。
　本開示の第２０態様に係る回路基板は、第１から第１８態様のいずれか１つの態様に係るキャパシタを備えている。第２０態様によれば、回路基板の設計が容易である。
　本開示の第２１態様に係る電子機器は、第１から第１８態様のいずれか１つの態様に係るキャパシタを備えている。第２１態様によれば、電子機器の設計が容易である。
　本開示の第２２態様に係る蓄電デバイスは、第１から第１８態様のいずれか１つの態様に係るキャパシタを備えている。第２２態様によれば、蓄電デバイスの設計が容易である。
（実施の形態）
　以下、本開示の実施形態について、図面を参照しながら説明する。本開示は、以下の実施形態に限定されない。以下の説明では、必要に応じて特定の方向および位置を示す用語（例えば、「上」、「下」、「左」、「右」およびそれらの語を含む別の用語）を用いる。しかし、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本開示の技術的範囲が制限されるものではない。
　図１Ａ及び図１Ｂは、それぞれ、本開示の実施の形態の一例に係るキャパシタ１ａを示す平面図及び断面図である。図１Ａ及び図１Ｂに示す通り、キャパシタ１ａは、第一電極層１１と、第二電極層１２と、反強誘電体層２０とを備えている。反強誘電体層２０は、第一電極層１１の厚み方向において第一電極層１１と第二電極層１２との間に配置されている。第一電極層１１は、第一電極層１１の平面視において最外部１１ｅよりも内側において反強誘電体層２０を覆っている。加えて、第二電極層１２は、第二電極層１２の平面視において最外部１２ｅよりも内側において反強誘電体層２０を覆っている。第一電極層１１及び第二電極層１２のそれぞれは、例えば、平面視において開口及び隙間を有しない層である。このような構成によれば、キャパシタ１ａの容量が大きくなりやすい。加えて、反強誘電体層２０の厚みを広いレンジで調整しやすい。反強誘電体層２０は、複数の箇所において異なる厚みを有する。第一電極層１１と第二電極層１２との間に電圧が印加されると、複数の箇所において反強誘電体層２０に印加される電界強度が異なる。換言すると、反強誘電体層２０に印加される電界強度が多様な値をとり得る。これにより、キャパシタ１ａは、誘電体層として、反強誘電体層２０を備えているものの、一定の電圧変化量に対するキャパシタ１ａに蓄積される電荷量の変化量の比である平均変化率が広い電圧範囲において大きく変動しにくい。このため、キャパシタ１ａは、製品設計のしやすさの観点から有利である。
　反強誘電体層２０の厚みは、特定の値に限定されない。反強誘電体層２０の厚みは、例えば、１０ｎｍ以上１μｍ以下である。例えば、反強誘電体層２０の全体において反強誘電体層２０の厚みがこの範囲に収まる。反強誘電体層２０の厚みが１０ｎｍ以上であることにより、反強誘電体層２０にピンホールが生じにくく、絶縁不良を防止できる。キャパシタの容量は、誘電体層の厚みに反比例する。反強誘電体層２０の厚みが１μｍ以下であることにより、キャパシタ１ａの容量が小さくなりにくい。反強誘電体層２０の厚みは、例えば、第一電極層１１の主面に垂直なキャパシタ１ａの断面を電子顕微鏡で観察することによって決定できる。
　反強誘電体層２０の厚みの最小値に対する反強誘電体層２０の厚みの最大値の比は、特定の値に限定されない。その比の値は、例えば、１より大きく、かつ、１０未満である。これにより、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。加えて、キャパシタ１ａの容量が小さくなりにくい。反強誘電体層２０の厚みの最小値に対する反強誘電体層２０の厚みの最大値の比は、１．１以上であってもよく、１．２以上であってもよく、１．５以上であってもよく、２以上であってもよい。反強誘電体層２０の厚みの最小値に対する反強誘電体層２０の厚みの最大値の比は、９以下であってもよく、８以下であってもよく、７以下であってもよく、６以下であってもよく、５以下であってもよい。
　反強誘電体層２０の厚みの最大値は、１μｍ未満であってもよく、望ましくは５００ｎｍ以下であってもよい。これにより、キャパシタ１ａの容量が大きくなりやすい。加えて、キャパシタ１ａの厚みが小さくなりやすい。反強誘電体層２０の厚みの最大値は、３００ｎｍ以下であってもよいし、２００ｎｍ以下であってもよいし、１００ｎｍ以下であってもよいし、５０ｎｍ以下であってもよいし、２０ｎｍ以下であってもよい。
　反強誘電体層２０の厚みと第一電極層１１の厚みとの関係は特定の関係に限定されない。反強誘電体層２０は、例えば、第一電極層１１の厚みより小さい厚みを有する。このような構成によれば、キャパシタ１ａの容量が大きくなりやすい。加えて、キャパシタ１ａの厚みが小さくなりやすい。反強誘電体層２０は、第一電極層１１の厚み以上の厚みを有していてもよい。
　反強誘電体層２０の厚みと第二電極層１２の厚みとの関係は特定の関係に限定されない。反強誘電体層２０は、例えば、第二電極層１２の厚みより小さい厚みを有する。このような構成によれば、キャパシタ１ａの容量が大きくなりやすい。加えて、キャパシタ１ａの厚みが小さくなりやすい。反強誘電体層２０は、第二電極層１２の厚み以上の厚みを有していてもよい。
　図１Ａ及び図１Ｂに示す通り、反強誘電体層２０は、例えば、第一領域２１と、第二領域２２とを有する。第一領域２１及び第二領域２２は、異なる厚みを有する。第一領域２１は、例えば、反強誘電体層２０において最小の厚みを有するとともに平面視で所定の面積を有する。例えば、第一領域２１の厚みは、第一領域２１の全体において一定である、又は、一定とみなせる。例えば、対象領域において無作為に選んだ１０箇所以上における厚みのデータにおいて最大値と平均値との差分及び平均値と最小値との差分が平均値の１０％以下である場合、対象領域の厚みを一定とみなせる。第二領域２２は、例えば、反強誘電体層２０において最大の厚みを有するとともに平面視で所定の面積を有する。例えば、第二領域２２の厚みは、第二領域２２の全体において一定である、又は、一定とみなせる。平面視における第一領域２１の面積に対する、平面視における第二領域２２の面積の比は、特定の値に限定されない。その比は、例えば、１より大きく、かつ、１０未満である。この場合、第一電極層１１と第二電極層１２との間に電圧を印加したときに、反強誘電体層２０に印加される電界強度の空間的な分布が所望の状態になりやすい。その結果、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。平面視における第一領域２１の面積に対する、平面視における第二領域２２の面積の比は、１．５以上であってよく、２以上であってもよく、３以上であってもよい。平面視における第一領域２１の面積に対する、平面視における第二領域２２の面積の比は、９以下であってよく、８以下であってもよく、７以下であってもよい。
　図１Ｂに示す通り、反強誘電体層２０は、例えば、接続部２５を含んでいる。接続部２５は、第一領域２１と第二領域２２との間に形成されている。接続部２５は、例えば、第一領域２１及び第二領域２２における厚みの差分に相当する段差をなす。このような構成によれば、反強誘電体層２０において接続部２５が小さくなりやすく、第一領域２１又は第二領域２２の面積を大きくしやすい。
　反強誘電体層２０に含まれる反強誘電体は、反強誘電性を有する限り、特定の物質に限定されない。反強誘電体層２０は、典型的には、その全体において均一な組成及び相を有する。反強誘電体層２０は、例えば、ハフニウム及びジルコニウムの少なくとも一方を有する金属酸化物を含む。これにより、キャパシタ１ａが所望の容量を有しやすい。ハフニウム及びジルコニウムの少なくとも一方を有する金属酸化物の例は、ＨｆＯ2、ＺｒＯ2、Ｈｆ1-xＺｒxＯ2等の蛍石構造を有する酸化物である。ｘは、０＜ｘ＜１の条件を満たす値である。金属酸化物は、ＨｆＯ2又はＨｆ1-xＺｒxＯ2においてＨｆの一部がＳｉ又はＡｌで置換された酸化物であってもよい。金属酸化物は、ＺｒＯ2又はＨｆ1-xＺｒxＯ2においてＺｒの一部がＹ、Ｔｉ、Ｓｎ、又はＣｅで置換された酸化物であってもよい。反強誘電体層２０に含まれる反強誘電体は、蛍石構造を有する他の金属酸化物であってもよいし、ペロブスカイト構造を有する酸化物であってもよい。ペロブスカイト構造を有する酸化物の例は、ＰｂＺｒyＴｉ1-yＯ3、ＮａＮｂＯ3、及びＡｇＮｂＯ3である。ｙは、０＜ｙ＜１の条件を満たす値である。
　図１Ｂに示す通り、第一電極層１１は、例えば、反強誘電体層２０に接触している。第一電極層１１の厚みは特定の値に限定されない。第一電極層１１の厚みは、例えば、１００ｎｍ以上である。これにより、キャパシタ１ａの内部抵抗が低くなりやすい。第一電極層１１の厚みは、例えば、５００ｎｍ以下である。これにより、キャパシタ１ａ全体の容量密度が大きくなりやすい。
　第一電極層１１をなす材料は、特定の材料に限定されない。第一電極層１１をなす材料は、Ｐｔ、Ａｕ、Ａｌ、Ｔａ、及びＺｒ等の金属であってもよい。第一電極層１１をなす材料は、ＴｉＮ及びＴａＮ等の導電性の窒化物であってもよいし、酸化インジウムスズ（ＩＴＯ）、酸化アンチモンスズ（ＡＴＯ）、及びＺｎＯ等の導電性の酸化物であってもよい。第一電極層１１上に反強誘電体層２０を形成するプロセスが酸化雰囲気である場合、第一電極層１１をなす材料は、望ましくは、Ｐｔ、Ａｕ、ＩＴＯ、又はＺｎＯである。第一電極層１１上に反強誘電体層２０を形成するプロセスが還元雰囲気である場合、第一電極層１１をなす材料は、望ましくは、Ｐｔ、Ａｕ、Ａｌ、Ｔａ、Ｚｒ、ＴｉＮ、又はＴａＮである。
　図１Ｂに示す通り、第二電極層１２は、例えば、反強誘電体層２０に接触している。第二電極層１２は、第一領域２１及び第二領域２２の両方に接触している。加えて、第二電極層１２は、接続部２５に接触している。
　第二電極層１２の厚みは、特定の値に限定されない。第二電極層１２の厚みは、例えば、１００ｎｍ以上である。この場合、キャパシタ１ａの内部抵抗が低くなりやすい。第二電極層１２の厚みは、例えば、５００ｎｍ以下である。この場合、キャパシタ１ａ全体の容量密度が大きくなりやすい。
　第二電極層１２をなす材料は、特定の材料に限定されない。第二電極層１２をなす材料は、Ｐｔ、Ａｕ、Ａｌ、Ｔａ、及びＺｒ等の金属であってもよい。第二電極層１２をなす材料は、ＴｉＮ及びＴａＮ等の導電性の窒化物であってもよいし、ＩＴＯ、ＡＴＯ、及びＺｎＯ等の導電性の酸化物であってもよい。第二電極層１２を形成した後に反強誘電体層２０をなすべき材料の結晶化のためにアニール処理が行われうる。アニール処理において第二電極層１２の周囲に供給されるガスにより第二電極層１２の周囲が酸化雰囲気になる場合、第二電極層１２をなす材料は、望ましくは、Ｐｔ、Ａｕ、ＩＴＯ、又はＺｎＯである。アニール処理において第二電極層１２の周囲が還元雰囲気になる場合、第二電極層１２をなす材料は、望ましくは、Ｐｔ、Ａｕ、Ａｌ、Ｔａ、Ｚｒ、ＴｉＮ、又はＴａＮである。
　図１Ｂに示す通り、キャパシタ１ａは、例えば、支持体３０をさらに備えている。第一電極層１１は、第一電極層１１の厚み方向において支持体３０と反強誘電体層２０との間に配置されている。支持体３０によって、第一電極層１１、反強誘電体層２０、及び第二電極層１２を含む積層体を支持でき、キャパシタ１ａの機械的強度が高くなりやすい。支持体３０は、例えば、第一電極層１１を形成するための基材として使用されうる。キャパシタ１ａにおいて、支持体３０は省略されてもよい。
　支持体３０は、導電体であってもよいし、半導体であってもよいし、絶縁体であってもよい。支持体３０が導電体である場合、支持体３０と第一電極層１１とが一体化されていてもよい。この場合、第一電極層１１の厚みは、５００ｎｍより大きくてもよい。
　支持体３０の厚みは特定の値に限定されない。支持体３０の厚みは、例えば５μｍ以上１ｍｍ以下である。
　支持体３０は、例えば、平面視において反強誘電体層２０に対応する位置に空所を有していない。このような構成によれば、キャパシタ１ａの機械的強度がより高くなりやすい。
　キャパシタ１ａにおいて、第一電極層１１と第二電極層１２との間に電圧が印加されることによって、反強誘電体層２０に電位差が生じる。第一領域２１及び第二領域２２で生じる電位差の大きさは同じである。一方、電界強度は、誘電体層の単位厚みあたりの電位差であり、Ｖ／ｍの次元を有する。第一領域２１及び第二領域２２は互いに異なる厚みを有するので、第一領域２１及び第二領域２２における電界強度は互いに異なる。反強誘電体の比誘電率は電界強度に応じて変動するので、第一領域２１及び第二領域２２が同一種類の反強誘電体で形成されていても、第一領域２１及び第二領域２２における比誘電体は互いに異なる比誘電率を有しうる。
　多くの反強誘電体の比誘電率は、電界強度が大きくなるにつれて増加し、さらに電界強度が大きくなると若干低下する傾向を有する。これにより、第一領域２１及び第二領域２２で比誘電率が最大となる印加電圧が異なる。このため、第一領域２１及び第二領域２２の一方における一定の電圧変化量に対する比誘電率の変化量の比が大きくても、第一領域２１及び第二領域２２の他方における一定の電圧変化量に対する比誘電率の変化量の比が小さくなりやすい。このため、反強誘電体層２０の全体において、一定の電圧変化量に対する比誘電率の変化量の比が所定の電圧範囲で大きく変動することを防止できる。その結果、反強誘電体層の厚みが一定であるキャパシタと比較して、キャパシタ１ａは、一定の電圧変化量に対するキャパシタに蓄積される電荷量の変化量の比である平均変化率が広い電圧範囲において大きく変動しにくい。このため、キャパシタ１ａは、電気回路等の製品の設計のしやすさの観点から有利である。
　図２Ａに示す通り、例えば、キャパシタ１ａを備えた電気回路３を提供できる。電気回路３は、キャパシタ１ａを備える限り、特定の回路に限定されない。電気回路３は、能動回路であってもよいし、受動回路であってもよい。電気回路３は、放電回路であってもよいし、平滑回路であってもよいし、デカップリング回路であってもよいし、カップリング回路であってもよい。電気回路３がキャパシタ１ａを備えているので、電気回路３の設計が容易である。
　図２Ｂに示す通り、例えば、キャパシタ１ａを備えた回路基板５を提供できる。回路基板５がキャパシタ１ａを備えているので、回路基板５の設計が容易である。例えば、回路基板５においてキャパシタ１ａを含む電気回路３が形成されている。
　図２Ｃに示す通り、例えば、キャパシタ１ａを備えた電子機器７を提供できる。電子機器７がキャパシタ１ａを備えているので、電子機器７の設計が容易である。例えば、電子機器７は、キャパシタ１ａを含む回路基板５を備えている。電子機器７は、例えば、スマートフォン及びタブレットＰＣ等の情報端末である。
　図２Ｄに示す通り、例えば、キャパシタ１ａを備えた蓄電デバイス９を提供できる。蓄電デバイス９がキャパシタ１ａを備えているので、蓄電デバイス９の設計が容易である。蓄電デバイス９を用いて、例えば、蓄電システム５０を提供できる。蓄電システム５０は、蓄電デバイス９と、発電装置２を備えている。蓄電システム５０において、発電装置２で発電された電気が蓄電デバイス９に蓄えられる。発電装置２は、例えば、太陽光発電又は風力発電のための装置である。蓄電デバイス９は、例えば、リチウムイオン電池又は鉛蓄電池を備えたデバイスである。
　キャパシタ１ａの製造方法の一例を説明する。まず、支持体３０の主面上に第一電極層１１を形成する。第一電極層１１の形成には、例えば、真空プロセスや、めっき、又は塗布を適用しうる。真空プロセスの例は、ＤＣスパッタリング法、ＲＦマグネトロンスパッタリング法、パルスレーザー堆積（ＰＬＤ）、原子層堆積（ＡＬＤ）、及び化学気相成長（ＣＶＤ）である。支持体３０として、アルミニウム箔及び銅箔等の金属箔を用い、支持体３０と第一電極層１１とが一体的に構成されていてもよい。一例として、支持体３０としてのＳｉ基板の主面上に第一電極層１１としてのＴｉＮ薄膜をＲＦマグネトロンスパッタリング法によって形成することが挙げられる。
　次に、第一電極層１１の上に反強誘電体層２０が形成される。反強誘電体層２０の形成には、第一電極層１１の形成方法として例示した真空プロセスを適用しうる。反強誘電体層２０の形成には、Chemical Solution Deposition（CSD）法を用いた、ディップコーティング、スピンコーティング、及びダイコーティング等の湿式プロセスを適用してもよい。一例として、反強誘電体層２０としてＲＦマグネトロンスパッタリング法によってＨｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2薄膜を形成することが挙げられる。第一領域２１は、例えば、ＲＦマグネトロンスパッタリング法によって反強誘電体層２０をなすべき材料を堆積させている途中で、第一領域２１が形成されるべき場所の直上にメタルマスクを挿入することによって形成される。メタルマスクは、スパッタリングターゲットと反強誘電体層２０をなすべき材料の堆積物とを結ぶ直線上の所定の位置に挿入されうる。これにより、メタルマスクで覆われた領域では、反強誘電体層２０をなすべき材料の堆積が停止し、小さな厚みを有する第一領域２１が形成される。一方、メタルマスクで覆われていない領域では、反強誘電体層２０をなすべき材料の堆積が継続され、大きな厚みを有する第二領域２２が形成される。Ｈｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2薄膜は、例えば、アモルファス構造となる条件で形成されうる。アモルファス構造のＨｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2薄膜は、常誘電性を示し、反強誘電性を示さない。このため、アモルファス構造のＨｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2薄膜に対して、Rapid Thermal Anneal（RTA）処理を行い、Ｈｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2薄膜をTetragonal相へと結晶化させる。これにより、Ｈｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2薄膜が反強誘電性を示し、反強誘電体層２０が得られる。
　次に、反強誘電体層２０の上に第二電極層１２を形成する。第二電極層１２の形成には、第一電極層１１の形成と同様に、真空プロセスや、めっき、又は塗布を適用しうる。一例として、真空蒸着法によって第二電極層１２であるＡｕ電極を形成することが挙げられる。
　キャパシタ１ａにおいて、反強誘電体層２０は、上記の通り、例えば、互いに異なる厚みを有する２つの領域を含んでいる。反強誘電体層２０は、互いに異なる厚みを有する３つ以上の領域を含んでいてもよい。
　図３は、本開示の実施の形態の別の一例に係るキャパシタ１ｂを示す断面図である。キャパシタ１ｂは、特に説明する部分を除き、キャパシタ１ａと同様に構成されている。キャパシタ１ａの構成要素と同一又は対応するキャパシタ１ｂの構成要素には、同一の符号を付し、詳細な説明を省略する。キャパシタ１ａに関する説明は、技術的に矛盾しない限り、キャパシタ１ｂにも当てはまる。
　図３に示す通り、キャパシタ１ｂにおいて、反強誘電体層２０は、面内の特定方向において連続的に変化する厚みを有する。これにより、反強誘電体層２０の厚みが多様な値をとりうるので、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。反強誘電体層２０は、面内の特定方向において段階的に変化する厚みを有していてもよい。
　図３に示す通り、反強誘電体層２０は、接続部２５を含む。接続部２５は、第一領域２１と第二領域２２との間に形成されている。接続部２５は、第一領域２１から第二領域２２に向かって連続的に変化する厚みを有する。接続部２５は、例えば、第一領域２１と第二領域２２との間で単調に変化する厚みを有する。接続部２５は、第一領域２１から第二領域２２に向かって段階的に変化する厚みを有していてもよい。
　接続部２５は、例えば、第一領域２１から第二領域２２に向かって連続的に増加する厚みを有する。接続部２５の表面は、例えば、反強誘電体層２０に接触している第一電極層１１の主面に対して所定の角度で傾斜している。その角度は、例えば、３０°以上６０°以下である。
　このような接続部２５を形成する方法の一例を説明する。ＲＦマグネトロンスパッタリング法によって反強誘電体層２０を形成する場合に、薄膜の成膜途中で第一領域２１をなすべき領域の上にメタルマスクを配置する。その後、反強誘電体層２０をなすべき材料が第一領域２１をなすべき領域に堆積しない状態に保つ。そのうえで、第二領域２２をなすべき領域への反強誘電体層２０をなすべき材料の堆積の完了まで、第二領域２２をなすべき領域の上の空間に向かってメタルマスクを接続部２５に相当する距離だけ一定の速度で移動させる。もしくは、スパッタリングターゲットと第一電極層１１との間に挿入されるメタルマスクの位置を、反強誘電体層２０が形成されるべき領域から離れて配置する。これにより、スパッタリングターゲットからはじき飛ばされた粒子がメタルマスクの裏へ回り込み、接続部２５を形成できる。このように接続部２５が形成されていることにより、第一領域２１と第二領域２２の上において第二電極層１２に段切れが発生しにくい。加えて、反強誘電体層２０と第二電極層１２との密着不良を防止しやすい。その結果、キャパシタ１ｂが高い信頼性を有しやすい。
　図４は、本開示の実施の形態のさらに別の一例に係るキャパシタ１ｃを示す断面図である。キャパシタ１ｃは、特に説明する部分を除き、キャパシタ１ａと同様に構成されている。キャパシタ１ａの構成要素と同一又は対応するキャパシタ１ｃの構成要素には、同一の符号を付し、詳細な説明を省略する。キャパシタ１ａに関する説明は、技術的に矛盾しない限り、キャパシタ１ｃにも当てはまる。
　図４に示す通り、キャパシタ１ｃにおいて、反強誘電体層２０は、面内の特定方向において連続的に変化する厚みを有する。
　反強誘電体層２０は、例えば、面内の特定方向において一端から他端に向かって連続的に変化する厚みを有する。このような構成によれば、反強誘電体層２０の面内の特定方向において一端から他端に向かって、反強誘電体層２０の厚みが多様な値をとりうる。このため、上記の平均変化率がより確実に広い電圧範囲において大きく変動しにくい。反強誘電体層２０は、面内の特定方向において一端から他端に向かって段階的に変化する厚みを有していてもよい。
　反強誘電体層２０は、例えば、面内の特定方向において一端から他端に向かって連続的に増加する厚みを有する。反強誘電体層２０は、例えば、面内の特定方向において一端から他端に向かって連続的に増加する厚みを有する。反強誘電体層２０は、例えば、面内の特定方向において一端から他端まで単調に変化する厚みを有する。反強誘電体層２０は、例えば、面内の特定方向において一端から他端まで単調に増加する厚みを有する。反強誘電体層２０は、例えば、面内の特定方向における一端と他端との間の距離の変化量に対する厚さの変化量の比が一定になるように形成されている。
　このような反強誘電体層２０の形成方法の一例を説明する。ＲＦマグネトロンスパッタリング法で反強誘電体層２０を形成する場合に、反強誘電体層２０をなすべき材料を所定の厚さだけ堆積させる。その後、成膜しながら、図４の左側から右側に向かってメタルマスクを一定の速度で移動させる。メタルマスクによって覆われた領域には反強誘電体層２０をなすべき材料が堆積されない。このため、図４の左側では反強誘電体層２０の厚みが小さくなり、メタルマスクによって覆われた時間が短い図４の右側では反強誘電体層２０の厚みが大きくなる。これにより、面内の特定方向における一端から他端との間の距離の変化量に対する厚さの変化量の比が一定になるように反強誘電体層２０が形成される。もしくは、第一電極層１１を、スパッタリングターゲットに対して平行に配置するのではなく、スパッタリングターゲットに対して傾けて配置してスパッタリングを行うことによっても反強誘電体層２０を形成できる。この場合、第一電極層１１上のターゲットからの距離が短い領域では、反強誘電体層２０の厚みが大きくなりやすく、第一電極層１１上のターゲットからの距離が長い領域では、反強誘電体層２０の厚みが小さくなりやすい。このようにして形成された反強誘電体層２０は、異なる厚みを有する多数の微小領域を含むとみなすことができ、反強誘電体層２０の厚みが多様な値をとりうる。
　図５Ａ及び図５Ｂは、それぞれ、本開示の実施の形態のさらに別の一例に係るキャパシタ１ｄを示す平面図及び断面図である。図６Ａ及び図６Ｂは、それぞれ、本開示の実施の形態のさらに別の一例に係るキャパシタ１ｅを示す平面図及び断面図である。図７Ａ及び図７Ｂは、それぞれ、本開示の実施の形態のさらに別の一例に係るキャパシタ１ｆを示す平面図及び断面図である。キャパシタ１ｄ、１ｅ、及び１ｆのそれぞれは、特に説明する部分を除き、キャパシタ１ａと同様に構成されている。キャパシタ１ａの構成要素と同一又は対応するキャパシタ１ｄ、１ｅ、及び１ｆの構成要素には、同一の符号を付し、詳細な説明を省略する。キャパシタ１ａに関する説明は、技術的に矛盾しない限り、キャパシタ１ｄ、１ｅ、及び１ｆにも当てはまる。
　図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂに示す通り、キャパシタ１ｄ、１ｅ、及び１ｆのそれぞれにおいて、反強誘電体層２０は、複数の特定領域２３を含んでいる。特定領域２３は、特定の厚みを有する。換言すると、複数の特定領域２３における反強誘電体層２０の厚みは同一である。もしくは、複数の特定領域２３における反強誘電体層２０の厚みは同一とみなせる。例えば、各特定領域２３において無作為に選んだ１０箇所以上の厚みの平均値の最大値と最小値との差分が最小値の１０％以下である場合に、複数の特定領域２３における反強誘電体層２０の厚みが同一であるとみなせる。複数の特定領域２３は、第二電極層１２側から反強誘電体層２０を平面視したときに互いに離れて配置されている。このような構成によれば、例えば、反強誘電体層２０の荷重が加わる箇所が分散されやすい。このため、キャパシタ１ｄによって積層構造又は巻回構造を構成するときに、キャパシタ１ｄが高い堅牢性を有しやすい。複数の特定領域２３は、例えば、反強誘電体層２０の厚み方向において突出している。
　図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ、及び図７Ｂに示す通り、キャパシタ１ｄ、１ｅ、及び１ｆのそれぞれにおいて、複数の特定領域２３は、第二電極層１２側から反強誘電体層２０を平面視したときに規則的に配置されている。このような構成によれば、キャパシタ１ｄがより確実に高い堅牢性を有しやすい。図５Ｂ、図６Ｂ、及び図７Ｂの断面において、反強誘電体層２０の厚みは周期的に変化している。第二電極層１２側から反強誘電体層２０を平面視したときに複数の特定領域２３が不規則に配置されているように、キャパシタ１ｄ、１ｅ、及び１ｆのそれぞれが変更されてもよい。
　図５Ａに示す通り、キャパシタ１ｄにおいて、複数の特定領域２３は、第二電極層１２側から反強誘電体層２０を平面視したときに、互いに平行に延びる複数の帯状に形成されている。このような構成によれば、複数の特定領域２３の平面視における面積の総和が大きくなりやすく、キャパシタ１ｄがより確実に高い堅牢性を有しやすい。反強誘電体層２０は、例えば、複数の底部領域２４をさらに含んでいる。図５Ｂに示す通り、各底部領域２４における反強誘電体層２０の厚みは、特定領域２３における反強誘電体層２０の厚みより小さい。複数の底部領域２４は、互いに平行に延びる複数の帯状に形成されている。反強誘電体層２０において、特定領域２３及び底部領域２４が交互に配置されている。
　図６Ａに示す通り、キャパシタ１ｅにおいて、複数の特定領域２３は、第二電極層１２側から反強誘電体層２０を平面視したときに矩形状である。一方、図７Ａに示す通り、キャパシタ１ｆにおいて、複数の特定領域２３は、第二電極層１２側から反強誘電体層２０を平面視したときに円状である。これらの構成によれば、キャパシタがより確実に高い堅牢性を有しやすい。加えて、複数の特定領域２３の平面視における面積の総和を調整しやすく、キャパシタの容量特性を調整しやすい。
　キャパシタ１ｅ及び１ｆのそれぞれにおいて、反強誘電体層２０は、例えば底部領域２４をさらに含んでいる。底部領域２４における反強誘電体層２０の厚みは、特定領域２３における反強誘電体層２０の厚みより小さい。底部領域２４は、第二電極層１２側から反強誘電体層２０を平面視したときに複数の特定領域２３のそれぞれと隣接しており、反強誘電体層２０の面内において連続的に延びている。
　複数の特定領域２３は、第二電極層１２側から反強誘電体層２０を平面視したときに矩形以外の多角形状であってもよく、楕円状であってもよく、曲線及び直線の双方を有する図形状であってもよく、不定形状であってもよい。
　図５Ｂ、図６Ｂ、及び図７Ｂに示す通り、例えば、キャパシタ１ｄ、１ｅ、及び１ｆの第二電極層１２側の表面は凹凸を有する。この凹凸は、反強誘電体層２０の形状に起因している。第二電極層１２側の表面が平坦になるようにキャパシタ１ｄ、１ｅ、及び１ｆが変更されてもよい。
　以下、本開示を実施例に基づいて、さらに詳細に説明する。ただし、本開示は以下の実施例に限定されるものではない。
［実施例］
　ＲＦマグネトロンスパッタリング法によって、３００ｎｍの厚みを有するＴｉＮ薄膜をＳｉ基板の（１００）面の上に形成し、第一電極層を得た。次に、ＲＦマグネトロンスパッタリング法によって、第一電極層の上にアモルファス薄膜を形成した。このアモルファス薄膜の組成は、Ｈｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2であり、常誘電性を示した。このアモルファス薄膜の成膜において、スパッタリングターゲットと第一電極層との間にメタルマスクを挿入した。メタルマスクは、ＲＦスパッタリングのプロセスの途中で２段階に分けて移動され、メタルマスクによってマスキングされる面積が２段階で変更された。これにより、互いに厚みの異なる３つの領域である領域Ａ、領域Ｂ、及び領域Ｃを有するようにアモルファス薄膜が成膜された。平面視における領域Ａの面積は１ｍｍ2であり、領域Ａにおけるアモルファス薄膜の厚みは１０ｎｍであった。平面視における領域Ｂの面積は１ｍｍ2であり、領域Ｂにおけるアモルファス薄膜の厚みは１５ｎｍであった。平面視における領域Ｃの面積は２ｍｍ2であり、領域Ｃにおけるアモルファス薄膜の厚みは２０ｎｍであった。第一電極層及びアモルファス薄膜が形成されたＳｉ基板を７００℃の窒素雰囲気で３０秒間加熱するＲＴＡ処理を実施した。このＲＴＡ処理により、Ｈｆ0.48Ｚｒ0.48Ｓｉ0.04Ｏ2の組成を有する酸化物がアモルファスから反強誘電性を示すtetragonal構造の結晶構造に変化した。これにより、反強誘電体層が第一電極層上に形成された。その後、真空蒸着法により反強誘電層の上に１００ｎｍの厚みを有するＡｕ薄膜を形成し、第二電極層を得た。このようにして、異なる厚みを有する３つの領域を含む反強誘電体層を備えた、実施例に係るキャパシタを作製した。
［比較例］
　アモルファス薄膜の成膜において、スパッタリングターゲットと第一電極層との間にメタルマスクを挿入しなかったこと以外は、実施例と同様にして、均一な厚みを有する反強誘電体層を備えた、比較例に係るキャパシタを作製した。比較例に係るキャパシタにおいて、平面視における反強誘電体層の面積は４ｍｍ2であり、この面積は、実施例に係るキャパシタの反強誘電体層の平面視における領域Ａ、Ｂ、及びＣの面積の合計と同じであった。比較例に係るキャパシタにおいて、反強誘電体層の厚みは、１５ｎｍであった。
［評価］
　ラジアントテクノロジー社製の強誘電体テスターＰｒｅｍｉｅｒIIを用いて、実施例及び比較例に係るキャパシタのPolarization-Electric field測定を行った。この測定結果に基づいて、各キャパシタの分極モーメントと第一電極層と第二電極層との間に印加された電圧の大きさとの関係を示すグラフを得た。
　図８は、キャパシタの分極モーメントと第一電極層と第二電極層との間に印加された電圧の大きさとの関係を示すグラフである。図９は、図８に示すグラフの傾きΔＰと第一電極層と第二電極層との間に印加された電圧の大きさとの関係を示すグラフである。図８において、縦軸はキャパシタの分極モーメントを示し、横軸は、第一電極層と第二電極層との間に印加された電圧の大きさを示す。図９において、縦軸は、図８に示すグラフの傾きを示し、横軸は、第一電極層と第二電極層との間に印加された電圧の大きさを示す。
　図８及び９に示す通り、実施例に係るキャパシタの図８に示すグラフの傾きΔＰは、第一電極層と第二電極層との間に印加された電圧が０Ｖから４Ｖの間で変化したときに、特定の電圧範囲で大きく変動していない。換言すると、実施例に係るキャパシタでは、第一電極層と第二電極層との間に印加された電圧の一定の変化量に対する分極モーメントの変化量の比が０Ｖから４Ｖの範囲で大きく変動していない。
　具体的には、０Ｖから４Ｖの範囲において、実施例のキャパシタのΔＰは、０．２８から０．５５へと増加しており、２．５Ｖから４Ｖの範囲では概ね一定である。一方、比較例に係るキャパシタでは、第一電極層と第二電極層との間に印加された電圧が２．５Ｖから４Ｖの間で変化したときに、分極モーメントが指数関数的に増加している。このため、図９に示す通り、比較例に係るキャパシタの図８に示すグラフの傾きは、３Ｖから４Ｖの電圧範囲において急激に増加している。実施例に係るキャパシタでは、ΔＰの値は、２Ｖから２．５Ｖの範囲で約０．２の変動に留まり、２．５Ｖから４Ｖの範囲では、概ね一定である。一方、比較例に係るキャパシタでは、ΔＰの値は、３Ｖから４Ｖの範囲で約０．５も変動している。
　実施例に係るキャパシタでは、比較例に係るキャパシタに比べて、電極間に印加された電圧の一定の変化量に対する分極モーメントの変化量の比が広い電圧範囲で大きく変動しにくいと理解される。反強誘電体層を備えたキャパシタにおいて、反強誘電体層が複数の箇所において異なる厚みを有することにより、キャパシタの電極間の電圧とキャパシタに蓄えられる電荷量との関係を正比例の関係に近づけることができると理解される。
　本開示のキャパシタは、反強誘電体層全体での比誘電率の変化が抑制され、キャパシタを電気回路に組み込む際の電気回路設計が簡便になる。このため、本開示のキャパシタは、スマートフォン及びタブレット端末等の電子機器、ハイブリッド車及びプラグインハイブリッド車を含む電気自動車、並びに太陽電池及び風力発電等の発電装置と組み合わせられた蓄エネルギーシステムなどに用いることができる。

Claims (22)

  1. 　第一電極層と、
    　第二電極層と、
    　前記第一電極層の厚み方向において前記第一電極層と前記第二電極層との間に配置された反強誘電体層と、を備え、
    　前記第一電極層は、前記第一電極層の平面視において最外部よりも内側において前記反強誘電体層を覆っており、
    　前記第二電極層は、前記第二電極層の平面視において最外部よりも内側において前記反強誘電体層を覆っており、
    　前記反強誘電体層は、複数の箇所において異なる厚みを有する、
    　キャパシタ。
  2. 　前記反強誘電体層は、１０ナノメール以上１マイクロメートル以下の厚みを有する、請求項１に記載のキャパシタ。
  3. 　前記反強誘電体層の厚みの最小値に対する前記反強誘電体層の厚みの最大値の比は、１より大きく、かつ、１０未満である、請求項１又は２に記載のキャパシタ。
  4. 　前記反強誘電体層の厚みの最大値は、５００ナノメートル以下である、請求項１から３のいずれか１項に記載のキャパシタ。
  5. 　前記反強誘電体層は、前記第一電極層の厚みより小さい厚みを有する、請求項１から４のいずれか１項に記載にキャパシタ。
  6. 　前記反強誘電体層は、前記第二電極層の厚みより小さい厚みを有する、請求項１から５のいずれか１項に記載にキャパシタ。
  7. 　前記反強誘電体層は、面内の特定方向において連続的又は段階的に変化する厚みを有する、請求項１から６のいずれか１項に記載のキャパシタ。
  8. 　前記反強誘電体層は、面内の特定方向において一端から他端に向かって連続的又は段階的に変化する厚みを有する、請求項７に記載のキャパシタ。
  9. 　前記反強誘電体層は、最小の厚みを有するとともに平面視で所定の面積を有する第一領域と、最大の厚みを有するとともに平面視で所定の面積を有する第二領域とを含み、
    　平面視における前記第一領域の面積に対する平面視における前記第二領域の面積の比は、１より大きく、かつ、１０未満である、
    　請求項１から８のいずれか１項に記載のキャパシタ。
  10. 　前記反強誘電体層は、異なる厚みを有する一対の領域の間に形成され、前記一対の領域における厚みの差分に相当する段差をなす接続部を含む、請求項１から９のいずれか１項に記載のキャパシタ。
  11. 　前記反強誘電体層は、異なる厚みを有する一対の領域の間に形成され、前記一対の領域の一方から前記一対の領域の他方に向かって連続的又は段階的に変化する厚みを有する接続部を含む、請求項１から１０のいずれか１項に記載のキャパシタ。
  12. 　前記反強誘電体層は、特定の厚みを有するとともに平面視で所定の面積を有する複数の特定領域を含み、
    　前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに互いに離れて配置されている、
    　請求項１から１１のいずれか１項に記載のキャパシタ。
  13. 　前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに規則的に配置されている、請求項１２に記載のキャパシタ。
  14. 　前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに互いに平行に延びる複数の帯状に形成されている、請求項１２又は１３に記載のキャパシタ。
  15. 　前記複数の特定領域は、前記第二電極層側から前記反強誘電体層を平面視したときに円状又は矩形状である、請求項１２又は１３に記載のキャパシタ。
  16. 　前記反強誘電体層は、ハフニウム及びジルコニウムの少なくとも一方を有する金属酸化物を含む、請求項１から１５のいずれか１項に記載のキャパシタ。
  17. 　支持体をさらに備え、
    　前記第一電極層は、前記第一電極層の厚み方向において前記支持体と前記反強誘電体層との間に配置されている、
    　請求項１から１６のいずれか１項に記載のキャパシタ。
  18. 　前記支持体は、平面視において前記反強誘電体層に対応する位置に空所を有しない、請求項１７に記載のキャパシタ。
  19. 　請求項１から１８のいずれか１項に記載のキャパシタを備えた、電気回路。
  20. 　請求項１から１８のいずれか１項に記載のキャパシタを備えた、回路基板。
  21. 　請求項１から１８のいずれか１項に記載のキャパシタを備えた、電子機器。
  22. 　請求項１から１８のいずれか１項に記載のキャパシタを備えた、蓄電デバイス。
     
PCT/JP2022/007728 2021-04-15 2022-02-24 キャパシタ、電気回路、回路基板、電子機器、及び蓄電デバイス WO2022219939A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280027294.XA CN117121139A (zh) 2021-04-15 2022-02-24 电容器、电路、电路基板、电子设备和蓄电设备
JP2023514372A JPWO2022219939A1 (ja) 2021-04-15 2022-02-24
US18/484,973 US20240038450A1 (en) 2021-04-15 2023-10-11 Capacitor, electric circuit, circuit board, electronic apparatus, and power storage device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-069135 2021-04-15
JP2021069135 2021-04-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/484,973 Continuation US20240038450A1 (en) 2021-04-15 2023-10-11 Capacitor, electric circuit, circuit board, electronic apparatus, and power storage device

Publications (1)

Publication Number Publication Date
WO2022219939A1 true WO2022219939A1 (ja) 2022-10-20

Family

ID=83639592

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/007728 WO2022219939A1 (ja) 2021-04-15 2022-02-24 キャパシタ、電気回路、回路基板、電子機器、及び蓄電デバイス

Country Status (4)

Country Link
US (1) US20240038450A1 (ja)
JP (1) JPWO2022219939A1 (ja)
CN (1) CN117121139A (ja)
WO (1) WO2022219939A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176803A (ja) * 1993-12-21 1995-07-14 Matsushita Electric Ind Co Ltd 誘電体薄膜構造物
JPH10144867A (ja) * 1996-11-13 1998-05-29 Nec Corp 薄膜キャパシタ
JP2001036026A (ja) * 1999-05-14 2001-02-09 Toshiba Corp 半導体装置及びその製造方法
JP2007317997A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 高周波フロントエンドモジュール及びその製造方法
WO2019208340A1 (ja) * 2018-04-26 2019-10-31 株式会社村田製作所 キャパシタおよびＨｆＯ２膜の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176803A (ja) * 1993-12-21 1995-07-14 Matsushita Electric Ind Co Ltd 誘電体薄膜構造物
JPH10144867A (ja) * 1996-11-13 1998-05-29 Nec Corp 薄膜キャパシタ
JP2001036026A (ja) * 1999-05-14 2001-02-09 Toshiba Corp 半導体装置及びその製造方法
JP2007317997A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 高周波フロントエンドモジュール及びその製造方法
WO2019208340A1 (ja) * 2018-04-26 2019-10-31 株式会社村田製作所 キャパシタおよびＨｆＯ２膜の製造方法

Also Published As

Publication number Publication date
US20240038450A1 (en) 2024-02-01
JPWO2022219939A1 (ja) 2022-10-20
CN117121139A (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
US9293255B2 (en) Solid state energy storage devices
US20100214718A1 (en) Magnetic capacitor
US9905363B2 (en) Capacitor arrangement
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
WO2016161587A1 (en) Electrode material and energy storage apparatus
KR101522666B1 (ko) 적층세라믹캐패시터 및 그 제조방법
US9153380B2 (en) Shapeable short circuit resistant capacitor
KR101811851B1 (ko) 3차원 커패시터
CN112189244B (zh) 集成储能部件
KR20080012789A (ko) 커패시터와 그 제조 방법, 반도체 디바이스, 및액정표시장치
US10062516B2 (en) Thin-film ceramic capacitor
CN104637681A (zh) 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
WO2022219939A1 (ja) キャパシタ、電気回路、回路基板、電子機器、及び蓄電デバイス
Karan et al. High energy density metal-insulator-metal capacitors with Ba [(Ni1∕ 2, W1∕ 2) 0.1 Ti0. 9] O3 thin films
US20030067027A1 (en) Charge pump or other charge storage capacitor including PZT layer for combined use as encapsulation layer and dielectric layer of ferroelectric capacitor and a method for manufacturing the same
US20150162134A1 (en) Multilayer thin film for ceramic electronic component and method for manufacturing the same
EP4352767A1 (en) Improved supercapacitors, and methods of their manufacture
US20140030604A1 (en) Fiber felt capacitors and batteries
US10867749B2 (en) Multilayer capacitor
US6700145B1 (en) Capacitor with high charge storage capacity
KR102004806B1 (ko) 커패시터 및 그 제조 방법
JP6706817B2 (ja) 電界制御電極および電気二重層デバイス
WO2023223677A1 (ja) キャパシタ、電気回路、回路基板、機器、及び蓄電デバイス
US20060170073A1 (en) Capacitor with high breakdown field
Balmuchu et al. Reduced leakage current and enhanced energy storage performance of BZNT/BTO multilayer structures: Implications in electronic devices

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22787867

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023514372

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22787867

Country of ref document: EP

Kind code of ref document: A1