WO2022210550A1

WO2022210550A1 - 絶縁トランス

Info

Publication number: WO2022210550A1
Application number: PCT/JP2022/015036
Authority: WO
Inventors: 文悟田中
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2021-03-29
Filing date: 2022-03-28
Publication date: 2022-10-06
Anticipated expiration: 2023-09-29
Also published as: US20250351579A1; JP7783257B2; JPWO2022210550A1; US20240021598A1; US12396264B2; DE112022001148T5; CN117099175A

Abstract

絶縁トランスは、絶縁層と、第１コイルと第２コイルとを有するトランスと、第１コイルと第２コイルとの間に配置された第１キャパシタ電極と第２キャパシタ電極とを有するキャパシタと、を含み、絶縁層は、第１コイルが埋め込まれた第１絶縁膜と、第１絶縁膜の上面に形成された第２絶縁膜と、第２絶縁膜の上面に形成された保護膜と、保護膜の上面に形成された第３絶縁膜と、第３絶縁膜の上面に形成された第４絶縁膜と、第４絶縁膜の上面に形成された第５絶縁膜と、を含み、第２キャパシタ電極は、第３絶縁膜と第４絶縁膜との間に形成され、第２コイルは、第４絶縁膜と第５絶縁膜との間に形成されている。

Description

絶縁トランス

　本開示は、絶縁トランスに関する。

　トランジスタ等のスイッチング素子のゲートにゲート電圧を印加するゲートドライバとして、たとえば絶縁型のゲートドライバが知られている。たとえば特許文献１には、一次側の第１コイルおよび二次側の第２コイルを有するトランスを備える絶縁型のゲートドライバとしての半導体集積回路が記載されている。

特開２０１８－７８１６９号公報

　ところで、上記のトランスを介して伝達する信号に対する影響について、改善の余地がある。

　本開示の一態様による絶縁トランスは、絶縁層と、第１信号端と第１接地端を有し、前記第１信号端に低圧を印加可能に構成された第１コイルと、前記絶縁層の厚さ方向に前記第１コイルから離れて配置され、第２信号端と第２接地端を有し、前記第２信号端に高圧を印加可能に構成された第２コイルとを有するトランスと、前記第１コイルと前記第２コイルとの間に配置され、前記第１コイルの第１接地端に接続された第１キャパシタ電極と、前記第１キャパシタ電極と前記第２コイルとの間に配置され、前記第２コイルの第２接地端に接続された第２キャパシタ電極とを有するキャパシタと、を含み、前記絶縁層は、前記第１コイルが埋め込まれた第１絶縁膜と、前記第１絶縁膜の上面に形成された第２絶縁膜と、前記第２絶縁膜の上面に形成された保護膜と、前記保護膜の上面に形成された第３絶縁膜と、前記第３絶縁膜の上面に形成された第４絶縁膜と、前記第４絶縁膜の上面に形成された第５絶縁膜と、を含み、前記第２キャパシタ電極は、前記第３絶縁膜と前記第４絶縁膜との間に形成され、前記第２コイルは、前記第４絶縁膜と前記第５絶縁膜との間に形成されている。

　本開示の一態様によるゲートドライバは、スイッチング素子のゲートに駆動電圧信号を印加するゲートドライバであって、第１電圧が印加されることによって動作するように構成された低圧回路チップと、前記第１電圧よりも高い第２電圧が印加されることによって動作するように構成された高圧回路チップと、前記低圧回路チップと前記高圧回路チップとの間に接続されたトランスチップと、を有し、前記トランスチップは、絶縁層と、前記絶縁層の厚さ方向に離れて配置された第１コイルおよび第２コイルを有するトランスと、前記第１コイルと前記第２コイルとの間に配置され、前記第１コイルの第１接地端に接続された第１キャパシタ電極と、前記第１キャパシタ電極と前記第２コイルとの間に配置され、前記第２コイルの第２接地端に接続された第２キャパシタ電極とを有するキャパシタと、を備え、前記絶縁層は、前記第１コイルが埋め込まれた第１絶縁膜と、前記第１絶縁膜の上面に形成された第２絶縁膜と、前記第２絶縁膜の上面に形成された保護膜と、前記保護膜の上面に形成された第３絶縁膜と、前記第３絶縁膜の上面に形成された第４絶縁膜と、前記第４絶縁膜の上面に形成された第５絶縁膜と、を有し、前記第２キャパシタ電極は、前記第３絶縁膜と前記第４絶縁膜との間に形成され、前記第２コイルは、前記第４絶縁膜と前記第５絶縁膜との間に形成されている。

　本開示の一態様による絶縁モジュールは、スイッチング素子のゲートに駆動電圧信号を印加するゲートドライバに含まれる低圧回路と高圧回路とを絶縁するのに用いられ、前記低圧回路と前記高圧回路との間に接続されるトランスチップを備えた絶縁モジュールであって、前記トランスチップは、絶縁層と、前記絶縁層の厚さ方向に離れて配置された第１コイルおよび第２コイルを有するトランスと、前記第１コイルと前記第２コイルとの間に配置され、前記第１コイルの第１接地端に接続された第１キャパシタ電極と、前記第１キャパシタ電極と前記第２コイルとの間に配置され、前記第２コイルの第２接地端に接続された第２キャパシタ電極とを有するキャパシタと、を備え、前記絶縁層は、前記第１コイルが埋め込まれた第１絶縁膜と、前記第１絶縁膜の上面に形成された第２絶縁膜と、前記第２絶縁膜の上面に形成された保護膜と、前記保護膜の上面に形成された第３絶縁膜と、前記第３絶縁膜の上面に形成された第４絶縁膜と、前記第４絶縁膜の上面に形成された第５絶縁膜と、を有し、前記第２キャパシタ電極は、前記第３絶縁膜と前記第４絶縁膜との間に形成され、前記第２コイルは、前記第４絶縁膜と前記第５絶縁膜との間に形成されている。

　本開示の一態様によれば、伝達する信号に対する影響を低減可能とした絶縁トランスを提供することができる。

図１は、第１実施形態のゲートドライバの模式的な回路図である。図２は、第１実施形態のゲートドライバの内部構成を示す平面図である。図３は、第１実施形態のゲートドライバのトランスチップの斜視図である。図４は、図３のトランスチップの平面図である。図５は、図３のトランスチップの第１コイルを示す概略断面図である。図６は、図３のトランスチップの第２コイルを示す概略断面図である。図７は、図３のトランスチップの第１キャパシタ電極を示す概略断面図である。図８は、図３のトランスチップの第２キャパシタ電極を示す概略断面図である。図９は、トランスチップが低圧ダイパッドに搭載された状態における図４の９－９線断面図である。図１０は、比較例のゲートドライバにおける動作を示す回路図である。図１１は、本実施形態のゲートドライバにおける動作を示す回路図である。図１２は、変更例のトランスチップを示す概略断面図である。図１３は、変更例のトランスチップを示す概略断面図である。図１４は、変更例のトランスチップを示す概略断面図である。図１５は、変更例のトランスチップの第１キャパシタ電極を示す概略断面図である。図１６は、変更例のトランスチップの第１キャパシタ電極を示す概略断面図である。図１７は、変更例のトランスチップの第１キャパシタ電極を示す概略断面図である。図１８は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図１９は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図２０は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図２１は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図２２は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図２３は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図２４は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図２５は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。図２６は、変更例のトランスチップの第１コイル、第２コイル、ダミーコイル、第１キャパシタ電極、および第２キャパシタ電極を示す概略断面図である。

　［第１実施形態］
　以下、ゲートドライバの実施形態について図面を参照して説明する。
　以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。

　［ゲートドライバ］
　図１～図９を参照して、一実施形態のゲートドライバ１０について説明する。
　図１は、ゲートドライバ１０の回路構成の一例を簡略化して示している。ゲートドライバ１０は、スイッチング素子のゲートに駆動電圧信号を印加するものであり、たとえば、電気自動車やハイブリッド自動車に搭載されるインバータ装置５００に適用されている。インバータ装置５００は、互いに直列に接続された一対のスイッチング素子５０１，５０２と、ゲートドライバ１０と、ゲートドライバ１０を制御するＥＣＵ（Electronic Control Unit）５０３と、を備えている。スイッチング素子５０１はたとえば駆動電源に接続されるハイサイドのスイッチング素子であり、スイッチング素子５０２はローサイドのスイッチング素子である。スイッチング素子５０１，５０２としては、たとえばＳｉＭＯＳＦＥＴ（Si Metal-Oxide-Semiconductor Field-Effect Transistor）、ＳｉＣＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のトランジスタが挙げられる。本実施形態のゲートドライバ１０は、スイッチング素子５０１のゲートに駆動電圧信号を印加する。なお、以降の説明では、スイッチング素子５０１，５０２にＳｉＣＭＯＳＦＥＴが用いられた場合として説明する。

　ゲートドライバ１０は、スイッチング素子５０１，５０２ごとに設けられており、スイッチング素子５０１，５０２を個別に駆動させる。本実施形態では、説明の便宜上、スイッチング素子５０１を駆動させるゲートドライバ１０について説明する。

　ゲートドライバ１０は、第１電圧Ｖ１が印加される低圧回路２０と、第１電圧Ｖ１よりも高い第２電圧Ｖ２が印加される高圧回路３０と、低圧回路２０と高圧回路３０との間に設けられたトランス４０と、を備えている。すなわち、低圧回路２０と高圧回路３０とは、トランス４０を介して接続されている。第１電圧Ｖ１および第２電圧Ｖ２は直流電圧である。

　本実施形態のゲートドライバ１０は、ＥＣＵ５０３からの制御信号に基づいて、低圧回路２０からトランス４０を介して高圧回路３０に信号が伝達され、高圧回路３０から駆動電圧信号が出力されるように構成されている。

　低圧回路２０から高圧回路３０に向けて伝達される信号、すなわち低圧回路２０から出力される信号としては、たとえばスイッチング素子５０１を駆動させるための信号であり、一例としてはセット信号およびリセット信号が挙げられる。セット信号はＥＣＵ５０３からの制御信号の立ち上がりを伝達する信号であり、リセット信号はＥＣＵ５０３からの制御信号の立ち下がりを伝達する信号である。セット信号およびリセット信号は、スイッチング素子５０１の駆動電圧信号を生成するための信号であるともいえる。このため、セット信号およびリセット信号は、「第１信号」に対応している。

　より詳細には、低圧回路２０は、第１電圧Ｖ１が印加されることによって動作するように構成された回路である。低圧回路２０は、ＥＣＵ５０３と電気的に接続される回路であり、ＥＣＵ５０３から入力された制御信号に基づいてセット信号およびリセット信号を生成する。たとえば、低圧回路２０は、制御信号の立ち上がりに応答してセット信号を生成する一方、制御信号の立ち下がりに応答してリセット信号を生成する。そして、低圧回路２０は、生成したセット信号およびリセット信号を高圧回路３０に向けて送信する。

　高圧回路３０は、第２電圧Ｖ２が印加されることによって動作するように構成された回路である。高圧回路３０は、スイッチング素子５０１のゲートと電気的に接続される。高圧回路３０は、低圧回路２０から受信したセット信号およびリセット信号に基づいて、スイッチング素子５０１を駆動するための駆動電圧信号を生成し、その駆動電圧信号をスイッチング素子５０１のゲートに印加する。つまり、高圧回路３０は、低圧回路２０から出力された第１信号に基づいてスイッチング素子５０１のゲートに印加する駆動電圧信号を生成するともいえる。より詳細には、高圧回路３０は、セット信号に基づいてスイッチング素子５０１をオンする駆動電圧信号を生成し、その駆動電圧信号をスイッチング素子５０１のゲートに印加する。一方、高圧回路３０は、リセット信号に基づいてスイッチング素子５０１をオフする駆動電圧信号を生成し、その駆動電圧信号をスイッチング素子５０１のゲートに印加する。このように、ゲートドライバ１０によってスイッチング素子５０１のオンオフが制御される。

　高圧回路３０は、たとえばセット信号およびリセット信号が入力されるＲＳ型フリップフロップ回路と、ＲＳ型フリップフロップ回路の出力信号に基づいて駆動電圧信号を生成するドライバ部と、を有している。ただし、高圧回路３０の具体的な回路構成は任意に変更可能である。

　本実施形態のゲートドライバ１０では、トランス４０によって低圧回路２０と高圧回路３０とが絶縁されている。より詳細には、トランス４０によって低圧回路２０と高圧回路３０との間で直流電圧が伝達されることが規制されている一方、セット信号やリセット信号などの各種信号の伝達は可能となっている。

　すなわち、低圧回路２０と高圧回路３０とが絶縁されている状態とは、低圧回路２０と高圧回路３０との間において、直流電圧の伝達が遮断されている状態を意味し、低圧回路２０および高圧回路３０間における信号の伝達については許容している。

　ゲートドライバ１０の絶縁耐圧は、たとえば２５００Ｖｒｍｓ以上７５００Ｖｒｍｓ以下である。本実施形態のゲートドライバ１０の絶縁耐圧は、５０００Ｖｒｍｓ程度である。ただし、ゲートドライバ１０の絶縁耐圧の具体的な数値はこれに限られず任意である。

　本実施形態では、低圧回路２０のグランドＧＮＤ１と高圧回路３０のグランドＧＮＤ２とが独立して設けられている。以下、低圧回路２０のグランドＧＮＤ１の電位を第１基準電位とし、高圧回路３０のグランドＧＮＤ２の電位を第２基準電位とする。この場合、第１電圧Ｖ１は第１基準電位からの電圧であり、第２電圧Ｖ２は第２基準電位からの電圧である。第１電圧Ｖ１はたとえば４．５Ｖ以上５．５Ｖ以下であり、第２電圧Ｖ２はたとえば９Ｖ以上２４Ｖ以下である。

　以下、トランス４０について詳細に説明する。
　本実施形態のゲートドライバ１０は、低圧回路２０から高圧回路３０に向けて伝達する２つの信号に対応して、２つのトランス４０と２つのキャパシタ５０とを備えている。より詳細には、ゲートドライバ１０は、セット信号（ＳＥＴ）の伝達に用いられるトランス４０およびキャパシタ５０と、リセット信号（ＲＥＳＥＴ）の伝達に用いられるトランス４０およびキャパシタ５０と、を備えている。以下、説明の便宜上、セット信号の伝達に用いられるトランス４０およびキャパシタ５０を「トランス４０Ａ」「キャパシタ５０Ａ」とする。また、リセット信号の伝達に用いられるトランス４０およびキャパシタ５０を「トランス４０Ｂ」「キャパシタ５０Ｂ」とする。

　ゲートドライバ１０は、低圧回路２０とトランス４０Ａとを接続する低圧信号線２１Ａと、低圧回路２０とトランス４０Ｂとを接続する低圧信号線２１Ｂと、を備えている。このため、低圧信号線２１Ａは、セット信号を低圧回路２０からトランス４０Ａに伝達する。低圧信号線２１Ｂは、リセット信号を低圧回路２０からトランス４０Ｂに伝達する。

　ゲートドライバ１０は、トランス４０Ａと高圧回路３０とを接続する高圧信号線３１Ａと、トランス４０Ｂと高圧回路３０とを接続する高圧信号線３１Ｂと、を備えている。このため、高圧信号線３１Ａは、セット信号をトランス４０Ａから高圧回路３０に伝達する。高圧信号線３１Ｂは、リセット信号をトランス４０Ｂから高圧回路３０に伝達する。

　トランス４０Ａは、低圧回路２０から高圧回路３０にセット信号を伝達する一方、低圧回路２０と高圧回路３０とを電気的に絶縁している。
　トランス４０Ａは、第１コイル４１Ａと第２コイル４２Ａとを有している。第１コイル４１Ａと第２コイル４２Ａとは、互いに電気的に絶縁されており、かつ磁気結合可能に構成されている。

　第１コイル４１Ａは、低圧信号線２１Ａによって低圧回路２０に接続されている一方、低圧回路２０のグランドＧＮＤ１に接続されている。つまり、第１コイル４１Ａの第１端部は低圧回路２０に電気的に接続されている。第１コイル４１Ａは第１コイル４１Ａの第１端部に低圧を印加可能に構成されている。第１コイル４１Ａの第２端部は低圧回路２０のグランドＧＮＤ１に電気的に接続されている。したがって、第１コイル４１Ａの第２端部の電位は、第１基準電位となる。第１基準電位は、たとえば０Ｖである。

　第２コイル４２Ａは、高圧信号線３１Ａによって高圧回路３０に接続されている一方、高圧回路３０のグランドＧＮＤ２に接続されている。つまり、第２コイル４２Ａの第１端部は高圧回路３０に電気的に接続されている。第２コイル４２Ａは第２コイル４２Ａの第１端部に高圧を印加可能に構成されている。第２コイル４２Ａの第２端部は高圧回路３０のグランドＧＮＤ２に電気的に接続されている。したがって、第２コイル４２Ａの第２端部の電位は、第２基準電位となる。高圧回路３０のグランドＧＮＤ２は、スイッチング素子５０１のソースに接続されている。このため、第２基準電位は、インバータ装置５００の駆動にともない変動し、たとえば６００Ｖ以上となる場合がある。

　トランス４０Ｂは、低圧回路２０から高圧回路３０にリセット信号を伝達する一方、低圧回路２０と高圧回路３０とを電気的に絶縁している。トランス４０Ｂは、第１コイル４１Ｂと第２コイル４２Ｂとを有している。第１コイル４１Ｂと第２コイル４２Ｂは、互いに電気的に絶縁されており、かつ磁気結合可能に構成されている。なお、トランス４０Ｂの接続構成は、トランス４０Ａの接続構成と同様であるため、詳細な説明を省略する。

　キャパシタ５０Ａは、トランス４０Ａに接続されている。詳しくは、キャパシタ５０Ａは、トランス４０Ａを構成する第１コイル４１Ａと第２コイル４２Ａとの間に接続されている。

　キャパシタ５０Ａは、第１キャパシタ電極５１Ａと第２キャパシタ電極５２Ａとを有している。第１キャパシタ電極５１Ａおよび第２キャパシタ電極５２Ａは、トランス４０Ａを構成する第１コイル４１Ａと第２コイル４２Ａとの間に配置されている。第１キャパシタ電極５１Ａは、第１コイル４１Ａの第２端部に接続され、第２キャパシタ電極５２Ａは、第２コイル４２Ａの第２端部に接続されている。第１コイル４１Ａの第２端部は、低圧回路２０のグランドＧＮＤ１に接続されている。つまり、第１コイル４１Ａの第２端部は接地端となる。したがって、第１キャパシタ電極５１Ａは、第１コイル４１Ａの接地端に接続されている。第２コイル４２Ａの第２端部は、高圧回路３０のグランドＧＮＤ２に接続されている。つまり、第２コイル４２Ａの第２端部は接地端となる。したがって、第２キャパシタ電極５２Ａは、第２コイル４２Ａの接地端に接続されている。

　キャパシタ５０Ｂは、トランス４０Ｂに接続されている。詳しくは、キャパシタ５０Ｂは、トランス４０Ｂを構成する第１コイル４１Ｂと第２コイル４２Ｂとの間に接続されている。

　キャパシタ５０Ｂは、第１キャパシタ電極５１Ｂと第２キャパシタ電極５２Ｂとを有している。第１キャパシタ電極５１Ｂおよび第２キャパシタ電極５２Ｂは、トランス４０Ｂを構成する第１コイル４１Ｂと第２コイル４２Ｂとの間に配置されている。第１キャパシタ電極５１Ｂは、第１コイル４１Ｂの接地端に接続されている。第２キャパシタ電極５２Ｂは、第２コイル４２Ｂの接地端に接続されている。

　図２は、ゲートドライバ１０の内部構成を示す平面図の一例を示している。なお、図１では、ゲートドライバ１０の回路構成を簡略化して示しているため、図２のゲートドライバ１０の外部端子の数は、図１のゲートドライバ１０の外部端子の数よりも多い。ここで、ゲートドライバ１０の外部端子の数とは、ゲートドライバ１０と、ＥＣＵ５０３やスイッチング素子５０１（図１参照）等のゲートドライバ１０の外部の電子部品とを接続可能な外部電極の数である。また、図２のゲートドライバ１０における低圧回路２０から高圧回路３０に信号を伝達する信号線の数（後述するワイヤＷ１～Ｗ４の数）は、図１のゲートドライバ１０の信号線の数よりも多い。

　図２に示すように、ゲートドライバ１０は、複数の半導体チップが１パッケージ化された半導体装置であり、たとえばインバータ装置５００に設けられた回路基板に実装されている。なお、各スイッチング素子５０１，５０２は、上記回路基板とは別の実装基板に実装されている。この実装基板には、冷却器が取り付けられている。

　ゲートドライバ１０のパッケージ形式は、ＳＯ（Small Outline）系であり、本実施形態ではＳＯＰ（Small Outline Package）である。ゲートドライバ１０は、半導体チップとしての低圧回路チップ６０、高圧回路チップ７０、およびトランスチップ８０を含む。低圧回路チップ６０は低圧リードフレーム９０に搭載されている。高圧回路チップ７０は、高圧リードフレーム１００に搭載されている。モールド樹脂１１０は、各リードフレーム９０，１００の一部および各チップ６０，７０，８０を封止する。なお、本実施形態では、トランスチップ８０は「絶縁トランス」に対応している。トランスチップ８０およびモールド樹脂１１０は、低圧回路２０と高圧回路３０とを絶縁する「絶縁モジュール」に対応している。また、図２において、モールド樹脂１１０は、ゲートドライバ１０の内部構造を説明する都合上、二点鎖線で示されている。また、ゲートドライバ１０のパッケージ形式は任意に変更可能である。

　モールド樹脂１１０は、電気絶縁性を有する材料により形成されている。この樹脂は、たとえば黒色のエポキシ樹脂である。モールド樹脂１１０は、ｚ方向を厚さ方向とする矩形板状に形成されている。モールド樹脂１１０は、４つの樹脂側面１１１～１１４を有している。より詳細には、モールド樹脂１１０は、ｘ方向の両端面としての樹脂側面１１１，１１２と、ｙ方向の両端面としての樹脂側面１１３，１１４と、を備えている。ｘ方向およびｙ方向は、ｚ方向に対して直交する方向である。ｘ方向およびｙ方向は互いに直交している。なお、以降の説明において、平面視とは、ｚ方向から視ることを意味する。

　低圧リードフレーム９０および高圧リードフレーム１００はそれぞれ、導電性を有する材料により形成されている。低圧リードフレーム９０および高圧リードフレーム１００は、Ｃｕ（銅）、Ｆｅ（鉄）、等を含む材料により形成されている。各リードフレーム９０，１００は、モールド樹脂１１０の内外に跨って設けられている。

　低圧リードフレーム９０は、モールド樹脂１１０内に配置されている低圧ダイパッド９１と、モールド樹脂１１０の内外に跨って配置されている複数の低圧リード９２と、を有している。各低圧リード９２は、ＥＣＵ５０３（図１参照）等の外部の電子機器と電気的に接続する外部端子を構成している。

　本実施形態では、低圧ダイパッド９１には、低圧回路チップ６０およびトランスチップ８０の双方が搭載されている。平面視において、低圧ダイパッド９１は、そのｙ方向の中央がモールド樹脂１１０のｙ方向の中央よりも樹脂側面１１３の近くとなるように配置されている。本実施形態では、低圧ダイパッド９１は、モールド樹脂１１０から露出していない。平面視における低圧ダイパッド９１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。

　複数の低圧リード９２は、ｘ方向において互いに離間して配列されている。複数の低圧リード９２のうちｘ方向の両端部に配置された低圧リード９２のそれぞれは、低圧ダイパッド９１と一体化されている。各低圧リード９２の一部は、樹脂側面１１３からモールド樹脂１１０の外方に向けて突出している。

　高圧リードフレーム１００は、モールド樹脂１１０内に配置されている高圧ダイパッド１０１と、モールド樹脂１１０の内外に跨って配置されている複数の高圧リード１０２と、を有している。各高圧リード１０２は、スイッチング素子５０１（図１参照）のゲート等の外部の電子機器と電気的に接続する外部端子を構成している。

　高圧ダイパッド１０１には、高圧回路チップ７０が搭載されている。平面視において、高圧ダイパッド１０１は、ｙ方向において低圧ダイパッド９１よりも樹脂側面１１４の近くに配置されている。本実施形態では、高圧ダイパッド１０１は、モールド樹脂１１０から露出していない。平面視における高圧ダイパッド１０１の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。

　低圧ダイパッド９１と高圧ダイパッド１０１とは、ｙ方向において離間して配列されている。このため、ｙ方向は、両ダイパッド９１，１０１の配列方向ともいえる。
　低圧ダイパッド９１および高圧ダイパッド１０１のｙ方向の寸法は、搭載する半導体チップのサイズや数によって設定される。本実施形態では、低圧ダイパッド９１に低圧回路チップ６０およびトランスチップ８０が搭載され、高圧ダイパッド１０１に高圧回路チップ７０が搭載されている。このため、低圧ダイパッド９１のｙ方向の寸法が高圧ダイパッド１０１のｙ方向の寸法よりも大きくなる。

　複数の高圧リード１０２は、ｘ方向において互いに離間して配列されている。複数の高圧リード１０２のうち一対の高圧リード１０２は、高圧ダイパッド１０１と一体化されている。各高圧リード１０２の一部は、樹脂側面１１４からモールド樹脂１１０の外方に向けて突出している。

　本実施形態では、高圧リード１０２の数は、低圧リード９２の数と同じである。図２から分かるように、複数の低圧リード９２および複数の高圧リード１０２は、低圧ダイパッド９１および高圧ダイパッド１０１の配列方向（ｙ方向）と直交する方向（ｘ方向）に配列されている。なお、高圧リード１０２の数および低圧リード９２の数のそれぞれは、任意に変更可能である。

　本実施形態では、低圧ダイパッド９１は、低圧ダイパッド９１と一体化された一対の低圧リード９２によって支持されている。高圧ダイパッド１０１は、高圧ダイパッド１０１と一体化された一対の高圧リード１０２によって支持されている。このため、各ダイパッド９１，１０１には、樹脂側面１１１，１１２から露出する吊りリードが設けられていない。このため、低圧リードフレーム９０と高圧リードフレーム１００との間の絶縁距離を大きく取ることができる。

　低圧回路チップ６０、高圧回路チップ７０、およびトランスチップ８０は、ｙ方向において互いに離間して配列されている。ｙ方向において低圧リード９２から高圧リード１０２に向けて、低圧回路チップ６０、トランスチップ８０、および高圧回路チップ７０の順に配列されている。

　低圧回路チップ６０は、図１に示す低圧回路２０を含む。平面視における低圧回路チップ６０の形状は、短辺および長辺を有する矩形状である。平面視において、低圧回路チップ６０は、長辺がｘ方向に沿い、短辺がｙ方向に沿うように低圧ダイパッド９１に搭載されている。低圧回路チップ６０は、ｚ方向において互いに反対側を向くチップ主面６０ｓおよびチップ裏面（図示略）を有している。低圧回路チップ６０のチップ裏面は、はんだやＡｇ（銀）ペースト等の導電性接合材によって低圧ダイパッド９１に接合されている。

　低圧回路チップ６０のチップ主面６０ｓには、複数の第１電極パッド６１、複数の第２電極パッド６２、および複数の第３電極パッド６３が形成されている。各電極パッド６１～６３は、低圧回路２０と電気的に接続されている。

　複数の第１電極パッド６１は、チップ主面６０ｓのうちチップ主面６０ｓのｙ方向の中央よりも低圧リード９２の近くに配置されている。複数の第１電極パッド６１は、ｘ方向に配列されている。複数の第２電極パッド６２は、チップ主面６０ｓのｙ方向の両端部のうちトランスチップ８０に近い方の端部に配置されている。複数の第２電極パッド６２は、ｘ方向に配列されている。複数の第３電極パッド６３は、チップ主面６０ｓのｘ方向の両端部に配置されている。

　高圧回路チップ７０は、図１に示す高圧回路３０を含む。平面視における高圧回路チップ７０の形状は、短辺および長辺を有する矩形状である。平面視において、高圧回路チップ７０は、長辺がｘ方向に沿い、短辺がｙ方向に沿うように高圧ダイパッド１０１に搭載されている。高圧回路チップ７０は、ｚ方向において互いに反対側を向くチップ主面７０ｓおよびチップ裏面（図示略）を有している。高圧回路チップ７０のチップ裏面は、導電性接合材によって高圧ダイパッド１０１に接合されている。

　高圧回路チップ７０のチップ主面７０ｓには、複数の第１電極パッド７１、複数の第２電極パッド７２、および複数の第３電極パッド７３が形成されている。各電極パッド７１～７３は、高圧回路３０と電気的に接続されている。

　複数の第１電極パッド７１は、チップ主面７０ｓのｙ方向の両端部のうちトランスチップ８０に近い方の端部に配置されている。複数の第１電極パッド７１は、ｘ方向に配列されている。複数の第２電極パッド７２は、チップ主面７０ｓのｙ方向の両端部のうちトランスチップ８０から遠い方の端部に配置されている。すなわち、複数の第２電極パッド７２は、チップ主面７０ｓのｙ方向の両端部のうち高圧リード１０２に近い方の端部に配置されている。複数の第２電極パッド７２は、ｘ方向に配列されている。複数の第３電極パッド７３は、チップ主面７０ｓのｘ方向の両端部に配置されている。

　トランスチップ８０は、図１に示すトランス４０（４０Ａ，４０Ｂ）およびキャパシタ５０（５０Ａ，５０Ｂ）を含む。平面視におけるトランスチップ８０の形状は、短辺および長辺を有する矩形状である。本実施形態では、平面視において、トランスチップ８０は、長辺がｘ方向に沿い、短辺がｙ方向に沿うように低圧ダイパッド９１に搭載されている。

　トランスチップ８０は、低圧回路チップ６０のｙ方向の隣に配置されている。トランスチップ８０は、低圧回路チップ６０よりも高圧回路チップ７０に近い位置に配置されている。つまり、トランスチップ８０は、低圧回路チップ６０と高圧回路チップ７０とのｙ方向の間に配置されている。

　トランスチップ８０は、ｚ方向において互いに反対側を向くチップ主面８０ｓおよびチップ裏面８０ｒ（図９参照）を有している。トランスチップ８０のチップ裏面８０ｒは、導電性接合材ＳＤ（図９参照）によって低圧ダイパッド９１に接合されている。

　図２に示すように、トランスチップ８０のチップ主面８０ｓには、複数の第１電極パッド８１および複数の第２電極パッド８２が形成されている。ここで、本実施形態では、各第１電極パッド８１は「第１電極」に対応し、各第２電極パッド８２は「第２電極」に対応する。

　複数の第１電極パッド８１は、たとえばチップ主面８０ｓのｙ方向の両端部のうち低圧回路チップ６０に近い方の端部に配置されている。複数の第１電極パッド８１は、ｘ方向に配列されている。複数の第２電極パッド８２は、たとえばチップ主面８０ｓのｙ方向の中央付近に配置されている。複数の第２電極パッド８２は、ｘ方向に配列されている。

　図４に示すように、トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂは、平面視において、チップ主面８０ｓのｙ方向の中央付近に配置されている。平面視において、複数の第２電極パッド８２とトランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂとは互いに重ならない位置に配置されている。各電極パッド８１，８２は、トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂと電気的に接続されている。

　図２に示すように、ゲートドライバ１０の絶縁耐圧を予め設定された絶縁耐圧とするため、各リードフレーム９０，１００が最も接近する低圧ダイパッド９１と高圧ダイパッド１０１とを互いに離間させる必要がある。このため、平面視において、高圧回路チップ７０とトランスチップ８０との間の距離は、低圧回路チップ６０とトランスチップ８０との間の距離よりも大きくなる。

　低圧回路チップ６０、トランスチップ８０、および高圧回路チップ７０のそれぞれには、複数のワイヤＷ１～Ｗ４が接続されている。各ワイヤＷ１～Ｗ４は、ワイヤボンディング装置によって形成されるボンディングワイヤであり、たとえばＡｕ（金）、Ａｌ（アルミニウム）、Ｃｕ、等を含む材料により形成されている。

　低圧回路チップ６０は、ワイヤＷ１によって低圧リードフレーム９０と電気的に接続されている。より詳細には、低圧回路チップ６０の複数の第１電極パッド６１および複数の第３電極パッド６３と、複数の低圧リード９２とがワイヤＷ１によって接続されている。低圧回路チップ６０の複数の第３電極パッド６３と、複数の低圧リード９２のうち低圧ダイパッド９１と一体化された一対の低圧リード９２とがワイヤＷ１によって接続されている。これにより、低圧回路２０と複数の低圧リード９２（ゲートドライバ１０の外部電極のうちＥＣＵ５０３と電気的に接続される外部電極）とが電気的に接続されている。本実施形態では、低圧ダイパッド９１と一体化された一対の低圧リード９２がグランド端子を構成し、かつワイヤＷ１によって低圧回路２０と低圧ダイパッド９１とが電気的に接続されている。このため、低圧ダイパッド９１が低圧回路２０のグランドＧＮＤ１と同じ電位となる。

　高圧回路チップ７０と高圧リードフレーム１００の複数の高圧リード１０２とのそれぞれは、ワイヤＷ４によって電気的に接続されている。より詳細には、高圧回路チップ７０の複数の第２電極パッド７２および複数の第３電極パッド７３と、高圧リード１０２とがワイヤＷ４によって接続されている。これにより、高圧回路３０と複数の高圧リード１０２（ゲートドライバ１０の外部電極のうちスイッチング素子５０１等と電気的に接続される外部電極）とが電気的に接続されている。本実施形態では、高圧ダイパッド１０１と一体化された一対の高圧リード１０２がグランド端子を構成し、かつワイヤＷ４によって高圧回路３０と高圧ダイパッド１０１とが電気的に接続されている。このため、高圧ダイパッド１０１が高圧回路３０のグランドＧＮＤ２と同じ電位となる。

　トランスチップ８０は、低圧回路チップ６０とワイヤＷ２によって接続される一方、高圧回路チップ７０とワイヤＷ３によって接続されている。より詳細には、トランスチップ８０の複数の第１電極パッド８１は、低圧回路チップ６０の複数の第２電極パッド６２とワイヤＷ２によって接続されている。トランスチップ８０の複数の第２電極パッド８２は、高圧回路チップ７０の複数の第１電極パッド７１とワイヤＷ３によって接続されている。

　なお、トランス４０Ａの第１コイル４１Ａおよびトランス４０Ｂの第１コイル４１Ｂ（ともに図１参照）の双方は、ワイヤＷ２および低圧回路チップ６０等を介して低圧回路２０のグランドＧＮＤ１に電気的に接続されている。トランス４０Ａの第２コイル４２Ａおよびトランス４０Ｂの第２コイル４２Ｂ（ともに図１参照）の双方は、ワイヤＷ３および高圧回路チップ７０等を介して高圧回路３０のグランドＧＮＤ２に電気的に接続されている。

　［トランスチップの構成］
　図３～図９を参照して、トランスチップ８０の構成の一例について説明する。
　以降の説明では、トランスチップ８０のチップ裏面８０ｒからチップ主面８０ｓに向かう方向を上方とし、チップ主面８０ｓからチップ裏面８０ｒに向かう方向を下方とする。

　図３は、トランスチップ８０の外観を示す斜視図である。
　図４は、トランスチップ８０の平面図であり、説明の便宜上、トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂと、後述するシールド電極８６およびダミーパターン１２０，１２５と、をそれぞれ破線で示している。

　図５は、トランスチップ８０について、第１コイル４１Ａ，４１Ｂのｚ方向の位置においてｘｙ平面で切った断面図であり、第１コイル４１Ａ，４１Ｂの接続関係を示している。図６は、トランスチップ８０について、第２コイル４２Ａ，４２Ｂのｚ方向の位置においてｘｙ平面で切った断面図であり、第２コイル４２Ａ，４２Ｂの接続関係を示している。なお、図５および図６では、便宜上、ハッチングを省略している。

　図７は、トランスチップ８０について、第１キャパシタ電極５１Ａ，５１Ｂのｚ方向の位置においてｘｙ平面で切った断面図である。図８は、トランスチップ８０について、第２キャパシタ電極５２Ａ，５２Ｂのｚ方向の位置においてｘｙ平面で切った断面図である。なお、図７および図８では、便宜上、ハッチングを省略している。

　図９は、図４の９－９線に沿って切ったトランスチップ８０の断面図であり、トランス４０Ａおよびキャパシタの断面構造を示す。なお、図９では、図面の見やすさの観点から、一部のハッチングを省略して示している。

　図４に示すように、本実施形態のトランスチップ８０は、２対のトランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂを備えている。より詳細には、トランスチップ８０は、トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂを１チップ化した半導体チップである。つまり、トランスチップ８０は、低圧回路チップ６０と高圧回路チップ７０（ともに図２参照）とは別に設けられている。

　各対のトランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂは同じ構成である。さらに、トランス４０Ｂは、トランス４０Ａと同様に構成されている。また、キャパシタ５０Ｂは、キャパシタ５０Ａと同様に構成されている。したがって、トランス４０Ａおよびキャパシタ５０Ａについて構造の詳細を説明し、トランス４０Ｂおよびキャパシタ５０Ｂの説明を省略する。

　図４に示すように、トランスチップ８０は、チップ主面８０ｓおよびチップ裏面８０ｒの双方と直交する４つのチップ側面８０ａ，８０ｂ，８０ｃ，８０ｄを有している。チップ側面８０ａ～８０ｄは、チップ主面８０ｓとチップ裏面８０ｒとのｚ方向の間に設けられている。チップ側面８０ａ，８０ｂはトランスチップ８０のｙ方向の両端面を構成し、チップ側面８０ｃ，８０ｄはトランスチップ８０のｘ方向の両端面を構成している。平面視において、チップ側面８０ａ，８０ｂはトランスチップ８０の長辺を構成し、チップ側面８０ｃ，８０ｄはトランスチップ８０の短辺を構成している。本実施形態では、チップ側面８０ａはチップ側面８０ｂよりも高圧回路チップ７０（図２参照）に近い側面であり、チップ側面８０ｂはチップ側面８０ａよりも低圧回路チップ６０（図２参照）に近い側面である。

　図４、図９に示すように、トランスチップ８０は、基板８３と、基板８３上に形成された絶縁層８４と、を有している。
　基板８３は、たとえば半導体基板により構成されている。本実施形態の基板８３は、Ｓｉ（シリコン）を含む材料から形成されている。なお、基板８３は、半導体基板として、ワイドバンドギャップ半導体や化合物半導体が用いられてもよい。また、基板８３は、半導体基板に代えて、ガラスを含む材料で形成された絶縁基板が用いられてもよい。

　ワイドバンドギャップ半導体は、２．０ｅＶ以上のバンドギャップを有する半導体基板である。ワイドバンドギャップ半導体は、ＳｉＣ（炭化シリコン）であってもよい。化合物半導体は、ＩＩＩ－Ｖ族化合物半導体であってもよい。化合物半導体は、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＧａＮ（窒化ガリウム）、およびＧａＡｓ（ヒ化ガリウム）のうち少なくとも１つを含んでいてもよい。

　基板８３は、ｚ方向において互いに反対側を向く基板主面８３ｓおよび基板裏面８３ｒを有している。基板裏面８３ｒは、トランスチップ８０のチップ裏面８０ｒを構成している。

　図９に示すように、本実施形態の絶縁層８４は、基板８３の基板主面８３ｓから、ｚ方向に積層された複数の絶縁膜を有している。複数の絶縁膜は、最下層の絶縁膜８５Ｌと、最下層の絶縁膜８５Ｌの上に積層された絶縁膜８５１～８５８とを含む。つまり、ｚ方向は、絶縁層８４の厚さ方向であるともいえる。また、ｚ方向は、絶縁膜８５Ｌ，８５１～８５８の積層方向であるともいえる。絶縁層８４は、基板８３の基板主面８３ｓ上に形成されている。

　絶縁膜８５１～８５４は、たとえばＳｉＯ_２（酸化シリコン）を含む材料により形成されている。なお、絶縁膜８５１～８５４は、複数の膜を積層して形成されていてもよい。絶縁膜８５１～８５４は、ＳｉＮ（窒化シリコン）、ＳｉＣ、ＳｉＣＮ（窒素添加炭化シリコン）等を含む材料により形成された薄膜と、ＳｉＯ_２を含む材料により形成された層間絶縁膜とにより構成されていてもよい。絶縁膜８５１～８５３は第１絶縁膜に相当する。絶縁膜８５４は、第２絶縁膜に相当する。絶縁膜８５５は、たとえば、ＳｉＮ、ＳｉＣ、ＳｉＣＮ等を含む材料により形成されている。絶縁膜８５５は保護膜に相当する。絶縁膜８５６～８５８は、たとえば、ポリイミド樹脂、フェノール樹脂、ポリアミド樹脂、エポキシ樹脂、等の樹脂材料により形成されている。絶縁膜８５６は、第３絶縁膜に相当し、絶縁膜８５７は第４絶縁膜に相当し、絶縁膜８５８は第５絶縁膜に相当する。なお、絶縁膜８５６～８５８は、互いに異なる樹脂材料により形成されていてもよい。

　最下層の絶縁膜８５Ｌは、基板８３の上に形成され、基板８３と接している。
　トランスチップ８０は、絶縁層８４内に形成されたシールド電極８６を備えている。シールド電極８６は、絶縁層８４への水分の浸入や絶縁層８４のクラックの発生を抑制する。シールド電極８６は、平面視において、絶縁層８４の外周部（トランスチップ８０の外周部）に設けられている。より詳細には、図４～図８に示すように、シールド電極８６は、チップ側面８０ａ～８０ｄから離間して設けられている。平面視において、シールド電極８６は、帯状に形成されており、チップ側面８０ａ～８０ｄに沿って延びている。本実施形態では、平面視におけるシールド電極８６の形状は、矩形環状である。シールド電極８６は、絶縁層８４を内方領域８７と外方領域８８とに区画している。本実施形態では、図９に示すように、最上層の絶縁膜８５８は、平面視においてシールド電極８６を跨るように形成されている。つまり、最上層の絶縁膜８５８は、外方領域８８を有しているともいえる。

　図４に示すように、内方領域８７は、シールド電極８６によって保護される絶縁層８４の領域である。平面視における内方領域８７の形状は、ｘ方向が長辺方向となり、ｙ方向が短辺方向となる矩形状である。外方領域８８は、平面視において内方領域８７を囲む矩形環状の領域である。外方領域８８は、平面視において、シールド電極８６とチップ側面８０ａ～８０ｄとの間の領域である。つまり、外方領域８８は、チップ側面８０ａ～８０ｄを含む矩形環状の領域である。

　図９に示すように、シールド電極８６は、絶縁層８４をｚ方向に貫通している。より詳細には、シールド電極８６は、ｚ方向と直交する方向から視て、トランス４０Ａ，４０Ｂの各コイル４１Ａ，４１Ｂ，４２Ａ，４２Ｂおよびキャパシタ５０Ａ，５０Ｂのキャパシタ電極５１Ａ，５１Ｂ，５２Ａ，５２Ｂと重なるように設けられている。本実施形態では、シールド電極８６は、絶縁膜８５１から絶縁膜８５８までをｚ方向に貫通している。シールド電極８６は、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷ（タングステン）のうち１つまたは複数が適宜選択されたものを含む材料により形成されている。

　最下層の絶縁膜８５Ｌには、最下層の絶縁膜８５Ｌをｚ方向に貫通するビア８９が設けられている。ビア８９は、平面視において、シールド電極８６と重なる位置に配置されており、シールド電極８６と基板８３とを接続している。これにより、シールド電極８６は、基板８３と電気的に接続されている。ビア８９は、たとえばシールド電極８６と同じ材料によって形成されてもよい。

　図４に示すように、トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂは、絶縁層８４内に埋め込まれている。トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂは、内方領域８７に配置されている。ｚ方向から視て、キャパシタ５０Ａはトランス４０Ａと重なるように配置され、キャパシタ５０Ｂはトランス４０Ｂと重なるように配置されている。トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂは、平面視において、各チップ６０，７０，８０が配列される方向と直交する方向に配列されているともいえる。

　図４に示すとおり、ｘ方向においてチップ側面８０ｃからチップ側面８０ｄに向かうにつれて、トランス４０Ａおよびキャパシタ５０Ａと、トランス４０Ｂおよびキャパシタ５０Ｂは交互に配列されている。

　図５に示すように、トランス４０Ａの第１コイル４１Ａは、第１コイル配線４３Ａと、第１コイル配線４３Ａの一方の端部が接続された第１接地端４５と、第１コイル配線４３Ａの他方の端部が接続された第１信号端４４Ａとを有している。トランス４０Ｂの第１コイル４１Ｂは、第１コイル配線４３Ｂと、第１コイル配線４３Ｂの一方の端部が接続された第１接地端４５と、第１コイル配線４３Ｂの他方の端部が接続された第１信号端４４Ｂとを有している。第１接地端４５は、第１コイル４１Ａと第１コイル４１Ｂとに対して共通の端子として構成されている。なお、第１コイル４１Ａと第１コイル４１Ｂとにそれぞれ第１接地端を設ける構成としてもよい。

　第１コイル配線４３Ａ，４３Ｂの形状は、平面視において、楕円渦巻状である。第１信号端４４Ａ，４４Ｂは、第１コイル配線４３Ａ，４３Ｂの内側に配置されている。第１接地端４５は、トランス４０Ａの第１コイル４１Ａとトランス４０Ｂの第１コイル４１Ｂとの間に配置されている。第１コイル４１Ａ，４１Ｂは、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。

　第１信号端４４Ａは、接続配線１３１Ａにより、図４に示す第１電極パッド８１Ａに接続されている。第１信号端４４Ｂは、接続配線１３１Ｂにより、図４に示す第１電極パッド８１Ｂに接続されている。第１接地端４５は、接続配線１３１Ｃにより、図４に示す第１電極パッド８１Ｃに接続されている。

　図６に示すように、トランス４０Ａの第２コイル４２Ａは、第２コイル配線４６Ａと、第２コイル配線４６Ａの一方の端部が接続された第２接地端４８と、第２コイル配線４６Ａの他方の端部が接続された第２信号端４７Ａとを有している。トランス４０Ｂの第２コイル４２Ｂは、第２コイル配線４６Ｂと、第２コイル配線４６Ｂの一方の端部が接続された第２接地端４８と、第２コイル配線４６Ｂの他方の端部が接続された第２信号端４７Ｂとを有している。第２接地端４８は、第２コイル４２Ａと第２コイル４２Ｂとに対して共通の端子として構成されている。なお、第２コイル４２Ａと第２コイル４２Ｂとにそれぞれ第２接地端を設ける構成としてもよい。

　第２コイル配線４６Ａ，４６Ｂの形状は、平面視において、楕円渦巻状である。第２信号端４７Ａ，４７Ｂは、第２コイル配線４６Ａ，４６Ｂの内側に配置されている。第２接地端４８は、トランス４０Ａの第２コイル４２Ａとトランス４０Ｂの第２コイル４２Ｂとの間に配置されている。第２コイル４２Ａ，４２Ｂは、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｎｉ（ニッケル）、Ｐｄ（パラジウム）、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。

　第２信号端４７Ａは、図４に示す第２電極パッド８２Ａに接続されている。第２信号端４７Ｂは、図４に示す第２電極パッド８２Ｂに接続されている。第２接地端４８は、図４に示す第２電極パッド８２Ｃに接続されている。

　本実施形態において、第２コイル配線４６Ａは、平面視において、図５に示す第１コイル配線４３Ａと同一の巻回方向によって形成されている。また、第２コイル配線４６Ａの巻回数は、第１コイル配線４３Ａの巻回数と同じである。本実施形態において、第２コイル配線４６Ｂは、平面視において、図５に示す第１コイル配線４３Ｂと同一の巻回方向によって形成されている。また、第２コイル配線４６Ｂの巻回数は、第１コイル配線４３Ｂの巻回数と同じである。

　図７に示すキャパシタ５０Ａの第１キャパシタ電極５１Ａは、平面視において、図５に示す第１コイル４１Ａと重なるように形成されている。第１キャパシタ電極５１Ａは、導電性材料により形成される。第１キャパシタ電極５１Ａは、非磁性体材料により形成されることがより好ましい。非磁性体材料としては、Ｔｉ、ＴｉＮ、ＴｉＷ（タングステンチタン）、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ｃｒ（クロム）、ＣｒＳｉ（けい化クロム）、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうちの１つまたは複数が適宜選択される。なお、第１キャパシタ電極５１Ａは、上記の材料以外の導電性材料により形成されてもよい。本実施形態の第１キャパシタ電極５１Ａは、ＴｉＮを含む材料により形成されている。

　第１キャパシタ電極５１Ａは、第１電極配線５３Ａと、第１キャパシタ端部５４Ａと、第１キャパシタ接地端５５とを有している。第１電極配線５３Ａは、図５に示す第１コイル配線４３Ａと同様に、楕円渦巻状に形成されている。第１電極配線５３Ａは、図５に示す第１コイル４１Ａの第１コイル配線４３Ａと同じ形状に形成されている。つまり、第１電極配線５３Ａは、第１コイル配線４３Ａと同一の線幅／線間隔比に設定されている。

　第１電極配線５３Ａは、第１電極配線５３Ａの中心から第１電極配線５３Ａの外側に向かう方向に沿って形成された第１スリット５１Ａｓを有している。この第１スリット５１Ａｓにより、第１電極配線５３Ａは、開いた環状に形成されている。第１スリット５１Ａｓは、第１電極配線５３Ａにおいて、電流ループの形成を抑制する。

　第１キャパシタ端部５４Ａは、図５に示す第１コイル４１Ａの第１信号端４４Ａと重なるように配置されている。第１キャパシタ端部５４Ａは、平面視において第１信号端４４Ａと同じ形状に形成されている。第１キャパシタ端部５４Ａは、第１電極配線５３Ａの内側に配置され、第１電極配線５３Ａと接続されている。なお、第１キャパシタ端部５４Ａの形状は任意の形状に変更されてもよい。また、第１キャパシタ端部５４Ａは、省略されてもよい。

　第１キャパシタ接地端５５は、図５に示す第１コイル４１Ａの第１接地端４５と重なるように配置されている。第１キャパシタ接地端５５は、平面視において第１接地端４５と同じ形状に形成されている。第１キャパシタ接地端５５は、キャパシタ５０Ａの第１キャパシタ電極５１Ａとキャパシタ５０Ｂの第１キャパシタ電極５１Ｂとの間に配置されている。第１キャパシタ接地端５５は、第１電極配線５３Ａの中心に向かって延びる接続配線５５Ａにより、第１電極配線５３Ａの各配線部分と電気的に接続されている。

　図７に示すキャパシタ５０Ｂの第１キャパシタ電極５１Ｂは、平面視において、図５に示す第１コイル４１Ｂと重なるように形成されている。第１キャパシタ電極５１Ｂは、導電性材料により形成される。第１キャパシタ電極５１Ｂは、非磁性材料により形成されることがより好ましい。非磁性材料としては、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｔａ、ＴａＮ、Ｃｒ、ＣｒＳｉ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうちの１つまたは複数が適宜選択される。なお、第１キャパシタ電極５１Ｂは、上記の材料以外の導電性材料により形成されてもよい。本実施形態の第１キャパシタ電極５１Ｂは、ＴｉＮを含む材料により形成されている。

　第１キャパシタ電極５１Ｂは、第１電極配線５３Ｂと、第１キャパシタ端部５４Ｂと、第１キャパシタ接地端５５とを有している。したがって、第１キャパシタ電極５１Ａ，５１Ｂは、図５に示す第１コイル４１Ａ，４１Ｂと同様に、第１キャパシタ接地端５５を共通の端子として有している。

　第１電極配線５３Ｂは、図５に示す第１コイル配線４３Ｂと同様に、楕円渦巻状に形成されている。第１電極配線５３Ｂは、図５に示す第１コイル４１Ｂの第１コイル配線４３Ｂと同じ形状に形成されている。つまり、第１電極配線５３Ｂは、第１コイル配線４３Ｂと同一の線幅／線間隔比に設定されている。この第１電極配線５３Ｂは、第１電極配線５３Ｂの中心から第１電極配線５３Ｂの外側に向かう方向に沿って形成された第１スリット５１Ｂｓを有している。この第１スリット５１Ｂｓにより、第１電極配線５３Ｂは、開いた環状に形成されている。第１スリット５１Ｂｓは、第１電極配線５３Ｂにおいて、電流ループの形成を抑制する。

　第１キャパシタ端部５４Ｂは、図５に示す第１コイル４１Ｂの第１信号端４４Ｂと重なるように配置されている。第１キャパシタ端部５４Ｂは、平面視において第１信号端４４Ｂと同じ形状に形成されている。第１キャパシタ端部５４Ｂは、第１電極配線５３Ｂの内側に配置され、第１電極配線５３Ｂと接続されている。なお、第１キャパシタ端部５４Ｂの形状は任意の形状に変更されてもよい。また、第１キャパシタ端部５４Ｂは、省略されてもよい。

　第１キャパシタ接地端５５は、第１電極配線５３Ｂの中心に向かって延びる接続配線５５Ｂにより、第１電極配線５３Ｂの各配線部分と電気的に接続されている。
　図８に示すキャパシタ５０Ａの第２キャパシタ電極５２Ａは、平面視において、図６に示す第２コイル４２Ａと重なるように形成されている。第２キャパシタ電極５２Ａは、導電性材料により形成される。第２キャパシタ電極５２Ａは、非磁性材料により形成されることがより好ましい。非磁性材料としては、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｔａ、ＴａＮ、Ｃｒ、ＣｒＳｉ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうちの１つまたは複数が適宜選択される。なお、第２キャパシタ電極５２Ａは、上記の材料以外の導電性材料により形成されてもよい。本実施形態の第２キャパシタ電極５２Ａは、ＴｉＮを含む材料により形成されている。

　第２キャパシタ電極５２Ａは、第２電極配線５６Ａと、第２キャパシタ端部５７Ａと、第２キャパシタ接地端５８とを有している。第２電極配線５６Ａは、図６に示す第２コイル配線４６Ａと同様に、楕円渦巻状に形成されている。第２電極配線５６Ａは、図６に示す第２コイル４２Ａの第２コイル配線４６Ａと同じ形状に形成されている。つまり、第２電極配線５６Ａは、第２コイル配線４６Ａと同一の線幅／線間隔比に設定されている。

　第２電極配線５６Ａは、第２電極配線５６Ａの中心から第２電極配線５６Ａの外側に向かう方向に沿って形成された第２スリット５２Ａｓを有している。この第２スリット５２Ａｓにより、第２電極配線５６Ａは、開いた環状に形成されている。第２スリット５２Ａｓは、第２電極配線５６Ａにおいて、電流ループの形成を抑制する。

　第２キャパシタ端部５７Ａは、図６に示す第２コイル４２Ａの第２信号端４７Ａと重なるように配置されている。第２キャパシタ端部５７Ａは、平面視において第２信号端４７Ａと同じ形状に形成されている。第２キャパシタ端部５７Ａは、第２電極配線５６Ａの内側に配置され、第２電極配線５６Ａと接続されている。なお、第２キャパシタ端部５７Ａの形状は任意の形状に変更されてもよい。また、第２キャパシタ端部５７Ａは、省略されてもよい。

　第２キャパシタ接地端５８は、図６に示す第２コイル４２Ａの第２接地端４８と重なるように配置されている。第２キャパシタ接地端５８は、平面視において第２接地端４８と同じ形状に形成されている。第２キャパシタ接地端５８は、キャパシタ５０Ａの第２キャパシタ電極５２Ａとキャパシタ５０Ｂの第２キャパシタ電極５２Ｂとの間に配置されている。第２キャパシタ接地端５８は、第２電極配線５６Ａの中心に向かって延びる接続配線５８Ａにより、第２電極配線５６Ａの各配線部分と電気的に接続されている。

　図８に示すキャパシタ５０Ｂの第２キャパシタ電極５２Ｂは、平面視において、図６に示す第２コイル４２Ｂと重なるように形成されている。第２キャパシタ電極５２Ｂは、導電性材料により形成される。第２キャパシタ電極５２Ｂは、非磁性材料により形成されることがより好ましい。非磁性材料としては、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｔａ、ＴａＮ、Ｃｒ、ＣｒＳｉ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうちの１つまたは複数が適宜選択される。なお、第２キャパシタ電極５２Ｂは、上記の材料以外の導電性材料により形成されてもよい。本実施形態の第２キャパシタ電極５２Ｂは、ＴｉＮを含む材料により形成されている。

　第２キャパシタ電極５２Ｂは、第２電極配線５６Ｂと、第２キャパシタ端部５７Ｂと、第２キャパシタ接地端５８とを有している。したがって、第２キャパシタ電極５２Ａ，５２Ｂは、図６に示す第２コイル４２Ａ，４２Ｂと同様に、第２キャパシタ接地端５８を共通の端子として有している。

　第２電極配線５６Ｂは、図６に示す第２コイル配線４６Ｂと同様に、楕円渦巻状に形成されている。第２電極配線５６Ｂは、図６に示す第２コイル４２Ｂの第２コイル配線４６Ｂと同じ形状に形成されている。つまり、第２電極配線５６Ｂは、第２コイル配線４６Ｂと同一の線幅／線間隔比に設定されている。この第２電極配線５６Ｂは、第２電極配線５６Ｂの中心から第２電極配線５６Ｂの外側に向かう方向に沿って形成された第２スリット５２Ｂｓを有している。この第２スリット５２Ｂｓにより、第２電極配線５６Ｂは、開いた環状に形成されている。第２スリット５２Ｂｓは、第２電極配線５６Ｂにおいて、電流ループの形成を抑制する。

　第２キャパシタ端部５７Ｂは、図６に示す第２コイル４２Ｂの第２信号端４７Ｂと重なるように配置されている。第２キャパシタ端部５７Ｂは、平面視において第２信号端４７Ｂと同じ形状に形成されている。第２キャパシタ端部５７Ｂは、第２電極配線５６Ｂの内側に配置され、第２電極配線５６Ｂと接続されている。なお、第２キャパシタ端部５７Ｂの形状は任意の形状に変更されてもよい。また、第２キャパシタ端部５７Ｂは、省略されてもよい。

　第２キャパシタ接地端５８は、第２電極配線５６Ｂの中心に向かって延びる接続配線５８Ｂにより、第２電極配線５６Ｂの各配線部分と電気的に接続されている。
　ｚ方向において、第２コイル４２Ａは、第１コイル４１Ａよりも基板８３から離れた位置にある。換言すると、第２コイル４２Ａは、第１コイル４１Ａよりも上方に位置しているともいえる。また、第１コイル４１Ａは、第２コイル４２Ａよりも基板８３の近くに配置されているともいえる。本実施形態では、第１コイル４１Ａと第２コイル４２Ａとのｚ方向の間の距離は、第１コイル４１Ａと基板８３の基板主面８３ｓとの間の距離よりも大きい。

　図９に示すように、キャパシタ５０Ａの第１キャパシタ電極５１Ａおよび第２キャパシタ電極５２Ａは、トランス４０Ａの第１コイル４１Ａと第２コイル４２Ａとの間に配置されている。第１キャパシタ電極５１Ａと第２キャパシタ電極５２Ａは、ｚ方向において互いに対向配置されている。

　図９に示すように、トランス４０Ａの第１コイル４１Ａは、絶縁膜８５３に埋め込まれている。絶縁膜８５３には、絶縁膜８５３をｚ方向に貫通するコイル溝１４１が形成されている。第１コイル４１Ａを構成する導電層は、絶縁膜８５３のコイル溝１４１に埋め込まれている。これにより、第１コイル４１Ａは、絶縁膜８５３に埋め込まれているといえる。

　トランス４０の第２コイル４２Ａは、絶縁膜８５７の上面に形成され、絶縁膜８５８により覆われている。これにより、第２コイル４２Ａは、絶縁膜８５７と絶縁膜８５８との間に形成されている。また、第２コイル４２Ａは、絶縁膜８５７に埋め込まれているといえる。そして、トランス４０Ａの第１コイル４１Ａと第２コイル４２Ａは、絶縁膜８５４～８５７を介してｚ方向において互いに対向配置されているといえる。

　図９に示すように、第１コイル４１Ａの上面は、絶縁膜８５４により覆われている。絶縁膜８５４は、たとえばＳｉＮを含む材料により形成されている。
　キャパシタ５０Ａの第１キャパシタ電極５１Ａは、絶縁膜８５５の上面に形成されている。第１キャパシタ電極５１Ａは、絶縁膜８５６により覆われている。したがって、第１キャパシタ電極５１Ａは、絶縁膜８５５と絶縁膜８５６との間に形成されているといえる。これにより、第１コイル４１Ａおよび第１キャパシタ電極５１Ａは、絶縁膜８５５に埋め込まれているともいえる。

　第１コイル４１Ａと第１キャパシタ電極５１Ａとの間には、絶縁膜８５４，８５５が介在されている。絶縁膜８５５の膜厚は、たとえば１μｍである。絶縁膜８５４の膜厚は、絶縁膜８５５の膜厚よりも薄く設定されている。

　図９に示すように、キャパシタ５０Ａの第２キャパシタ電極５２Ａは、絶縁膜８５６の上面に形成されている。第２キャパシタ電極５２Ａは、絶縁膜８５７により覆われている。したがって、第２キャパシタ電極５２Ａは、絶縁膜８５６と絶縁膜８５７との間に形成されているといえる。絶縁膜８５７の膜厚は、たとえば、１μｍ以上、４μｍ以下である。上述したように、第２コイル４２Ａは、絶縁膜８５７の上面に形成されている。第２コイル４２Ａは、絶縁膜８５８により覆われている。これにより、第２コイル４２Ａおよび第２キャパシタ電極５２Ａは、絶縁膜８５８に埋め込まれているともいえる。

　第１キャパシタ電極５１Ａおよび第２キャパシタ電極５２Ａの間の距離は、第１キャパシタ電極５１Ａと第２キャパシタ電極５２Ａの間に介在される絶縁膜８５６の膜厚により決定される。この距離は、トランスチップ８０の絶縁耐圧や電界強度に応じて適宜設定される。なお、絶縁膜８５６を複数の絶縁膜により構成した場合、積層する絶縁膜の層数により第１キャパシタ電極５１Ａおよび第２キャパシタ電極５２Ａの間の距離が決定されてもよい。

　図９に示すように、第１キャパシタ電極５１Ａは、第１コイル４１Ａと電気的に接続されている。
　第１コイル４１Ａは、第１コイル配線４３Ａ、第１信号端４４Ａ、および第１接地端４５を有している。第１キャパシタ電極５１Ａは、第１電極配線５３Ａ、第１キャパシタ端部５４Ａ、および第１キャパシタ接地端５５を有している。第１電極配線５３Ａと第１コイル配線４３Ａとは、ｚ方向において互いに重なりあう。第１キャパシタ端部５４Ａと第１信号端４４Ａは、ｚ方向において互いに重なりあう。第１キャパシタ接地端５５と第１接地端４５は、ｚ方向において互いに重なりあう。

　第１キャパシタ電極５１Ａの第１キャパシタ接地端５５は、第１コイル４１Ａの第１接地端４５と接続されている。第１コイル４１Ａと第１キャパシタ電極５１Ａとは、絶縁膜８５４，８５５を貫通する複数のビア１３７により電気的に接続されている。

　図９に示すように、第２キャパシタ電極５２Ａは、第２コイル４２Ａと電気的に接続されている。
　第２コイル４２Ａは、第２コイル配線４６Ａ、第２信号端４７Ａ、および第２接地端４８を有している。第２キャパシタ電極５２Ａは、第２電極配線５６Ａ、第２キャパシタ端部５７Ａ、および第２キャパシタ接地端５８を有している。第２電極配線５６Ａと第２コイル配線４６Ａとは、ｚ方向において互いに重なりあう。第２キャパシタ端部５７Ａと第２信号端４７Ａは、ｚ方向において互いに重なりあう。第２キャパシタ接地端５８と第２接地端４８は、ｚ方向において互いに重なりあう。

　第２キャパシタ電極５２Ａの第２キャパシタ接地端５８は、第２コイル４２Ａの第２接地端４８と接続されている。第２キャパシタ電極５２Ａと第２コイル４２Ａとの間の絶縁膜８５７は、第２キャパシタ電極５２Ａの第２キャパシタ接地端５８の一部を露出する第２開口部８５７Ｘを有している。第２コイル４２Ａの第２接地端４８は、第２開口部８５７Ｘ内において、第２キャパシタ電極５２Ａの第２キャパシタ接地端５８と接する部分を有している。したがって、第２コイル４２Ａの第２接地端４８は、第２開口部８５７Ｘにより第２キャパシタ電極５２Ａの第２キャパシタ接地端５８と電気的に接続されている。

　図４に示すように、平面視において、複数の第１電極パッド８１および複数の第２電極パッド８２はそれぞれ、内方領域８７内に配置されている。
　図９に示すように、各電極パッド８１，８２は、最上層の絶縁膜８５８の上に形成されている。本実施形態では、各電極パッド８１および各電極パッド８２は、トランス４０Ａ，４０Ｂの第２コイル４２Ａ，４２Ｂに対して基板８３から離れた位置に配置されている。換言すると、各電極パッド８１および各電極パッド８２は、トランス４０Ａ，４０Ｂの第２コイル４２Ａ，４２Ｂよりも上方に位置している。本実施形態では、第１コイル４１Ａと第２コイル４２Ａとの間の距離は、第２コイル４２Ａと各電極パッド８１，８２とのｚ方向の間の距離よりも大きい。

　図４に示すように、平面視において、複数の第１電極パッド８１は、２つのトランス４０Ａおよび２つのトランス４０Ｂとｘ方向に揃う位置と、トランス４０Ａとトランス４０Ｂとのｘ方向の間とそれぞれ配置されている。複数の第１電極パッド８１は、ｙ方向において、トランス４０Ａ，４０Ｂよりもチップ側面８０ｂの近くに配置されている。換言すると、複数の第１電極パッド８１は、トランス４０Ａ，４０Ｂとチップ側面８０ｂとのｙ方向の間に配置されている。平面視において、複数の第１電極パッド８１は、トランス４０Ａ，４０Ｂよりも低圧リード９２（図２参照）の近くに配置されているともいえる。

　以下、便宜上、トランス４０Ａとｘ方向に揃う位置に配置された第１電極パッド８１を第１電極パッド８１Ａとする。トランス４０Ｂとｘ方向に揃う位置に配置された第１電極パッド８１を第１電極パッド８１Ｂとする。トランス４０Ａとトランス４０Ｂとのｘ方向の間に配置された第１電極パッド８１を第１電極パッド８１Ｃとする。なお、第１電極パッド８１Ａ～８１Ｃに共通した事項を説明する場合、第１電極パッド８１として説明する。

　第１電極パッド８１Ａは、ｙ方向から視て、トランス４０Ａと重なる位置に配置されている。第１電極パッド８１Ｂは、ｙ方向から視て、トランス４０Ｂと重なる位置に配置されている。第１電極パッド８１Ｃは、ｙ方向から視て、トランス４０Ａとトランス４０Ｂとのｘ方向の間の部分と重なる位置に配置されている。複数の第１電極パッド８１Ａ～８１Ｃは、ｙ方向において互いに揃った状態でｘ方向において互いに離間して配列されている。

　図４に示すように、平面視において、複数の第２電極パッド８２は、各トランス４０Ａ，４０Ｂ内と、トランス４０Ａとトランス４０Ｂとのｘ方向の間にそれぞれ配置されている。複数の第２電極パッド８２は、ｘ方向から視て、トランス４０Ａ，４０Ｂと重なる位置に配置されている。以下、便宜上、トランス４０Ａ内の第２電極パッド８２を第２電極パッド８２Ａ、トランス４０Ｂ内の第２電極パッド８２を第２電極パッド８２Ｂ、トランス４０Ａとトランス４０Ｂとの間の第２電極パッドを第２電極パッド８２Ｃとする。なお、第２電極パッド８２Ａ～８２Ｃに共通した事項を説明する場合、第２電極パッド８２として説明する。

　第２電極パッド８２Ａは、トランス４０Ａの楕円渦巻状の第２コイル４２Ａに形成された内側のスペースに配置されている。第２電極パッド８２Ｂは、トランス４０Ｂの楕円渦巻状の第２コイル４２Ａに形成された内側のスペースに配置されている。第２電極パッド８２Ｃは、トランス４０Ａとトランス４０Ｂとのｘ方向の間に配置されている。各第２電極パッド８２Ａ～８２Ｃは、ｘ方向に隣り合う一対の電極パッドにより構成されている。各第２電極パッド８２Ａ～８２Ｃは、ｙ方向において互いに揃った状態でｘ方向において互いに離れて配列されている。

　図４、図５、および図９に示すように、第１電極パッド８１Ａは、トランス４０Ａの第１コイル４１Ａと電気的に接続されている。第１電極パッド８１Ｃは、トランス４０Ａの第１コイル４１Ａと電気的に接続されている。図４、図５に示す第１電極パッド８１Ｂは、トランス４０Ｂの第１コイル４１Ｂと電気的に接続されている。第１電極パッド８１Ｃは、トランス４０Ｂの第１コイル４１Ｂと電気的に接続されている。つまり、第１電極パッド８１Ｃは、トランス４０Ａとトランス４０Ｂとにおいて共通の電極パッドである。

　図４、図６、および図９に示すように、第２電極パッド８２Ａは、トランス４０Ａの第２コイル４２Ａと個別に電気的に接続されている。第２電極パッド８２Ｃは、トランス４０Ａの第２コイル４２Ａと電気的に接続されている。図４、図６に示す第２電極パッド８２Ｂは、トランス４０Ｂの第２コイル４２Ｂと電気的に接続されている。第２電極パッド８２Ｃは、トランス４０Ｂの第２コイル４２Ｂと電気的に接続されている。つまり、第２電極パッド８２Ｃは、トランス４０Ａとトランス４０Ｂとにおいて共通の電極パッドである。

　図５および図６に示すように、トランスチップ８０は、各電極パッド８１Ａ～８１Ｃ，８２Ａ～８２Ｃとトランス４０Ａ，４０Ｂの各コイル４１Ａ，４１Ｂ，４２Ａ，４２Ｂとを個別に接続するための接続配線を備えている。この接続配線は、本実施形態では、第１電極パッド８１Ａ～８１Ｃと第１コイル４１Ａ，４１Ｂとを接続する接続配線１３１Ａ，１３１Ｂ，１３１Ｃを含む。各接続配線１３１Ａ～１３１Ｃは、内方領域８７内に設けられている。各接続配線１３１Ａ～１３１Ｃは、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。

　図５に示すように、接続配線１３１Ａは、第１電極パッド８１Ａとトランス４０Ａの第１コイル４１Ａの第１信号端４４Ａとを接続する配線である。接続配線１３１Ｂは、第１電極パッド８１Ｂとトランス４０Ｂの第１コイル４１Ｂの第１信号端４４Ｂとを接続する配線である。接続配線１３１Ｃは、第１電極パッド８１Ｃと、トランス４０Ａの第１コイル４１Ａの第２端部およびトランス４０Ｂの第１コイル４１Ｂの第２端部とを接続する配線である。接続配線１３１Ｃは第１電圧配線に相当する。第１電極パッド８１Ｃは第１接地電極に相当する。なお、接続配線１３１Ａ～１３１Ｃは互いに同様の構造である。このため、以下では、接続配線１３１Ａの構成について説明し、接続配線１３１Ｂ，１３１Ｃの詳細な説明を省略する。

　図９に示すように、接続配線１３１Ａは、絶縁層８４を貫通するようにｚ方向に延びる第１配線部１３２Ａと、ｙ方向に延びる第２配線部１３３Ａと、を有している。
　第１配線部１３２Ａは、平面視において第１電極パッド８１Ａと重なる位置に配置されており、第１電極パッド８１Ａに接続されている。第１配線部１３２Ａは、最上層の絶縁膜８５８から最下層の絶縁膜８５Ｌよりも１つ上の絶縁膜８５１までを貫通している。第１配線部１３２Ａは、平板状の配線部と複数のビアとを有している。配線部は、各コイル４１Ａ，４２Ａが設けられる絶縁膜８５１、８５４と同じ位置にそれぞれ設けられる。ビアは、両配線部のｚ方向の間、上方の配線部と第１電極パッド８１Ａとの間、および下方の配線部と第２配線部１３３Ａとの間にそれぞれ設けられる。

　第２配線部１３３Ａは、第１配線部１３２Ａよりも基板８３の近くに設けられている。第２配線部１３３Ａは、第１コイル４１Ａよりも基板８３の近くに設けられている。本実施形態では、第２配線部１３３Ａは、最下層の絶縁膜８５Ｌよりも１つ上の絶縁膜８５１に設けられている。第２配線部１３３Ａのｘ方向の両端部のうちトランスチップ８０のチップ側面８０ｂに近い方の第１端部は、平面視において第１配線部１３２Ａと重なる位置に設けられている。第２配線部１３３Ａは、第１配線部１３２Ａに接続されている。第２配線部１３３Ａにおいて、第１端部と反対側の第２端部は、平面視においてトランス４０Ａの第１コイル４１Ａと重なる位置に設けられている。詳しくは、第２端部は、平面視においてトランス４０Ａの第１コイル４１Ａに含まれる第１信号端４４Ａと重なる位置に設けられている。第２配線部１３３Ａは、第２配線部１３３Ａと第１信号端４４Ａとを接続する複数のビア１３４Ａを有している。

　図９に示すように、接続配線１３１Ｃは、絶縁層８４を貫通するようにｚ方向に延びる第１配線部１３２Ｃと、ｙ方向に延びる第２配線部１３３Ｃと、を有している。
　第１配線部１３２Ｃは、接続配線１３１Ａの第１配線部１３２Ａと同様に構成されている。

　第１配線部１３２Ｃは、平面視において第１電極パッド８１Ｃと重なる位置に配置されており、第１電極パッド８１Ｃに接続されている。第１配線部１３２Ｃは、最上層の絶縁膜８５８から最下層の絶縁膜８５Ｌよりも１つ上の絶縁膜８５１までを貫通している。第１配線部１３２Ｃは平板状の配線部と複数のビアとを有している。配線部は、各コイル４１Ａ，４２Ａが設けられる絶縁膜８５１、８５４と同じ位置にそれぞれ設けられる。ビアは、両配線部のｚ方向の間、上方の配線部と第１電極パッド８１Ａとの間、および下方の配線部と第２配線部１３３Ｃとの間にそれぞれ設けられる。

　第２配線部１３３Ｃは、第１配線部１３２Ｃよりも基板８３の近くに設けられている。第２配線部１３３Ｃは、第１コイル４１Ａよりも基板８３の近くに設けられている。本実施形態では、第２配線部１３３Ｃは、最下層の絶縁膜８５Ｌよりも１つ上の絶縁膜８５１に設けられている。第２配線部１３３Ｃのｘ方向の両端部のうちトランスチップ８０のチップ側面８０ｂに近い方の第１端部は、平面視において第１配線部１３２Ｃと重なる位置に設けられている。第２配線部１３３Ｃは、第１配線部１３２Ｃに接続されている。第２配線部１３３Ｃにおいて、第１端部と反対側の第２端部は、平面視においてトランス４０Ａの第１コイル４１Ａと重なる位置に設けられている。詳しくは、第２端部は、平面視においてトランス４０Ａの第１コイル４１Ａに含まれる第１接地端４５と重なる位置に設けられている。第２配線部１３３Ｃは、第２配線部１３３Ｃと第１信号端４４Ａとを接続する複数のビア１３４Ｃを有している。接続配線１３１Ｃの第２配線部１３３Ｃは、最下層の絶縁膜８５Ｌを貫通するビア１３６により、基板８３と電気的に接続されている。なお、ビア１３６は省略されてもよい。

　図９に示すように、第２電極パッド８２Ａは、最上層の絶縁膜８５８に埋め込まれたビア１３５Ａにより、第２コイル４２Ａの第２信号端４７Ａと電気的に接続されている。
　第２電極パッド８２Ｃは、最上層の絶縁膜８５８に埋め込まれたビア１３５Ｃにより、第２コイル４２Ａの第２接地端４８と電気的に接続されている。

　図４および図６に示すように、本実施形態では、トランスチップ８０は、トランス４０Ａ，４０Ｂの第２コイル４２Ａ，４２Ｂの周囲に設けられたダミーパターン１２０を備えている。ダミーパターン１２０は、ダミーコイルパターンである。

　ダミーパターン１２０は、内方領域８７に設けられており、第１ダミーパターン１２１、第２ダミーパターン１２２、および第３ダミーパターン１２３を有している。各ダミーパターン１２１～１２３は、Ｔｉ、ＴｉＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、およびＷのうち１つまたは複数が適宜選択されたものを含む材料により構成される。

　第１ダミーパターン１２１は、平面視において、トランス４０Ａの第２コイル４２Ａとトランス４０Ｂの第２コイル４２Ｂとのｘ方向の間の領域に設けられている。第１ダミーパターン１２１は、第２コイル４２Ａ，４２Ｂとは異なるパターンで形成されている。第１ダミーパターン１２１は、第２コイル４２Ａの第２接地端４８と電気的に接続されている。なお、第１ダミーパターン１２１は、２つの第２コイル４２Ａの第２接地端４８のうちの少なくとも一方と電気的に接続されていればよい。このように、第１ダミーパターン１２１は、第２コイル４２Ａ，４２Ｂと同一電位となる。このため、第２コイル４２Ａ，４２Ｂの第２基準電位の変化にともない、第１ダミーパターン１２１の電圧が第２コイル４２Ｂと同様に、第１コイル４１Ｂよりも高くなるときがある。

　図示していないが、第１ダミーパターン１２１は、ｚ方向において、第２コイル４２Ａ，４２Ｂと揃った位置に配置されている。つまり、第１ダミーパターン１２１は、第１コイル４１Ａ，４１Ｂよりも基板８３から離れた位置に配置されている。つまり、ダミーパターン１２０は、トランス４０Ａ，４０Ｂのうちトランスチップ８０のチップ主面８０ｓに近い方のコイルの周囲に設けられているともいえる。

　第１ダミーパターン１２１が第２コイル４２Ａ，４２Ｂと同じ電圧となることによって、第２コイル４２Ａ，４２Ｂと第１ダミーパターン１２１との間の電圧降下を抑制できる。したがって、第２コイル４２Ａ，４２Ｂに対する電界集中を抑制できる。

　図６に示すように、第３ダミーパターン１２３は、平面視において、トランス４０Ａ，４０Ｂの第２コイル４２Ａ，４２Ｂを囲むように形成されている。第３ダミーパターン１２３は、第１ダミーパターン１２１と電気的に接続されている。このため、第３ダミーパターン１２３は、第１ダミーパターン１２１と同様に、第２コイル４２Ｂの第２基準電位の変化にともない、第３ダミーパターン１２３の電圧が第１コイル４１Ｂよりも高くなるときがある。

　図９に示すように、第３ダミーパターン１２３は、ｚ方向において、第２コイル４２Ａと揃った位置に配置されている。また、図示していないが、第３ダミーパターン１２３は、ｚ方向において、第２コイル４２Ｂと揃った位置に配置されている。つまり、第３ダミーパターン１２３は、第１コイル４１Ａ，４１Ｂよりも基板８３から離れた位置に配置されている。このように、各ダミーパターン１２１～１２３は、ｚ方向において互いに揃った位置に配置されている。

　第３ダミーパターン１２３が第２コイル４２Ａ，４２Ｂと同じ電圧となることによって、第２コイル４２Ａ，４２Ｂと第３ダミーパターン１２３との間の電圧降下を抑制できる。したがって、第２コイル４２Ａ，４２Ｂに対する電界集中を抑制できる。

　図６に示すように、第２ダミーパターン１２２は、平面視において、第３ダミーパターン１２３を囲むように形成されている。第２ダミーパターン１２２は、第２コイル４２Ａ，４２Ｂから独立している。つまり、第２ダミーパターン１２２は、第２コイル４２Ａ，４２Ｂと電気的に接続されていない。

　図９に示すように、第２ダミーパターン１２２は、ｚ方向において、第２コイル４２Ａと揃った位置に配置されている。また図示していないが、第２ダミーパターン１２２は、ｚ方向において、第２コイル４２Ｂと揃った位置に配置されている。つまり、第２ダミーパターン１２２は、第１コイル４１Ａ，４１Ｂよりも基板８３から離れた位置に配置されている。第２ダミーパターン１２２は、第２コイル４２Ａ，４２Ｂの周囲の電界強度の増加を抑制するとともに、第２電極パッド８２Ａ～８２Ｃに対する電界集中を抑制できる。

　図８に示すように、本実施形態では、トランスチップ８０は、キャパシタ５０Ａ，５０Ｂの第２キャパシタ電極５２Ａ，５２Ｂの周囲に設けられたダミーパターン１２５を備えている。このダミーパターン１２５は、上記のダミーパターン１２０と同様に構成されている。ダミーパターン１２５は、ダミーパターン１２５の内側からダミーパターン１２５の外側に向かう方向に沿って形成されたスリットを有している。このスリットは、ダミーパターン１２５における電流ループの形成を抑制する。ダミーパターン１２５は、ダミー電極パターンである。

　詳述すると、ダミーパターン１２５は、内方領域８７に設けられており、第１ダミーパターン１２６、第２ダミーパターン１２７、および第３ダミーパターン１２８を有している。各ダミーパターン１２６～１２８は、たとえば第２キャパシタ電極５２Ａと同じ材料により形成される。

　第１ダミーパターン１２６は、平面視において、キャパシタ５０Ａの第２キャパシタ電極５２Ａとキャパシタ５０Ｂの第２キャパシタ電極５２Ｂとのｘ方向の間の領域に設けられている。第１ダミーパターン１２６は、第２キャパシタ電極５２Ａ，５２Ｂとは異なるパターンで形成されている。第１ダミーパターン１２６は、第２キャパシタ電極５２Ａの第２キャパシタ接地端５８と電気的に接続されている。なお、第１ダミーパターン１２６は、２つの第２キャパシタ電極５２Ａの第２キャパシタ接地端５８のうちの少なくとも一方と電気的に接続されていればよい。このように、第１ダミーパターン１２６は、第２キャパシタ電極５２Ａ，５２Ｂと同一電位となる。このため、第２キャパシタ電極５２Ａ，５２Ｂの第２基準電位の変化にともない、第１ダミーパターン１２６の電圧が第２キャパシタ電極５２Ｂと同様に、第１キャパシタ電極５１Ｂよりも高くなるときがある。

　図示していないが、第１ダミーパターン１２６は、ｚ方向において、第２キャパシタ電極５２Ａ，５２Ｂと揃った位置に配置されている。つまり、第１ダミーパターン１２６は、第１キャパシタ電極５１Ａ，５１Ｂよりも基板８３から離れた位置に配置されている。つまり、ダミーパターン１２５は、キャパシタ５０Ａ，５０Ｂのうちトランスチップ８０のチップ主面８０ｓに近い方のコイルの周囲に設けられているともいえる。

　第１ダミーパターン１２６が第２キャパシタ電極５２Ａ，５２Ｂと同じ電圧となることによって、第２キャパシタ電極５２Ａ，５２Ｂと第１ダミーパターン１２６との間の電圧降下を抑制できる。したがって、第２キャパシタ電極５２Ａ，５２Ｂに対する電界集中を抑制できる。

　図８に示すように、第３ダミーパターン１２８は、平面視において、キャパシタ５０Ａ，５０Ｂの第２キャパシタ電極５２Ａ，５２Ｂを囲むように形成されている。第３ダミーパターン１２８は、第１ダミーパターン１２６と電気的に接続されている。このため、第３ダミーパターン１２８は、第１ダミーパターン１２６と同様に、第２キャパシタ電極５２Ｂの第２基準電位の変化にともない、第３ダミーパターン１２８の電圧が第１キャパシタ電極５１Ｂよりも高くなるときがある。

　図９に示すように、第３ダミーパターン１２８は、ｚ方向において、第２キャパシタ電極５２Ａと揃った位置に配置されている。また、図示していないが、第３ダミーパターン１２８は、ｚ方向において、第２キャパシタ電極５２Ｂと揃った位置に配置されている。つまり、第３ダミーパターン１２８は、第１キャパシタ電極５１Ａ，５１Ｂよりも基板８３から離れた位置に配置されている。このように、各ダミーパターン１２６～１２８は、ｚ方向において互いに揃った位置に配置されている。

　第３ダミーパターン１２８が第２キャパシタ電極５２Ａ，５２Ｂと同じ電圧となることによって、第２キャパシタ電極５２Ａ，５２Ｂと第３ダミーパターン１２８との間の電圧降下を抑制できる。したがって、第２キャパシタ電極５２Ａ，５２Ｂに対する電界集中を抑制できる。

　図８に示すように、第２ダミーパターン１２７は、平面視において、第３ダミーパターン１２８を囲むように形成されている。第２ダミーパターン１２７は、第２キャパシタ電極５２Ａ，５２Ｂから独立している。つまり、第２ダミーパターン１２７は、第２キャパシタ電極５２Ａ，５２Ｂと電気的に接続されていない。

　図９に示すように、第２ダミーパターン１２７は、ｚ方向において、第２キャパシタ電極５２Ａと揃った位置に配置されている。また図示していないが、第２ダミーパターン１２７は、ｚ方向において、第２キャパシタ電極５２Ｂと揃った位置に配置されている。つまり、第２ダミーパターン１２７は、第１キャパシタ電極５１Ａ，５１Ｂよりも基板８３から離れた位置に配置されている。第２ダミーパターン１２７は、第２キャパシタ電極５２Ａ，５２Ｂの周囲の電界強度の増加を抑制するとともに、第２電極パッド８２Ａ～８２Ｃに対する電界集中を抑制できる。

　図９に示すように、トランスチップ８０は、保護膜１５０およびパッシベーション膜１６０を備えている。保護膜１５０は、絶縁層８４の表面８４ｓに形成されている。保護膜１５０は、絶縁層８４を保護する膜である。保護膜１５０は、たとえば酸化シリコンを含む材料によって形成された膜である。

　パッシベーション膜１６０は、トランスチップ８０の表面保護膜である。パッシベーション膜１６０は、たとえば窒化シリコンを含む材料から形成されている。窒化シリコンを含む材料としては、たとえばＳｉＮおよびＳｉＣＮが挙げられる。本実施形態では、パッシベーション膜１６０は、ＳｉＮを含む材料から形成されている。パッシベーション膜１６０は、トランスチップ８０のチップ主面８０ｓを構成する。

　第１電極パッド８１および第２電極パッド８２は、保護膜１５０およびパッシベーション膜１６０によって覆われている。保護膜１５０およびパッシベーション膜１６０は、第１電極パッド８１および第２電極パッド８２の一部を露出する開口部を有している。これにより、第１電極パッド８１は、ワイヤＷ２を接続するための露出面を有している。また、第２電極パッド８２は、ワイヤＷ３を接続するための露出面を有している。

　図３、図４に示すように，トランスチップ８０は、パッシベーション膜１６０上に形成された樹脂層１８０を備えている。樹脂層１８０は、たとえばポリイミド（ＰＩ）を含む材料から形成されている。樹脂層１８０は、分離溝１８３によって内方樹脂層１８１と外方樹脂層１８２とに分離されている。図４に示すように、平面視において、分離溝１８３は、トランス４０Ａ，４０Ｂを囲むように形成されている。樹脂層１８０は、第１電極パッド８１を露出する第１樹脂開口部１８４と、第２電極パッド８２を露出する第２樹脂開口部１８５と、を備えている。

　（作用）
　本実施形態のゲートドライバ１０の作用について説明する。
　（比較例）
　先ず、本実施形態のゲートドライバ１０に対する比較例を説明する。

　図１０は、比較例のゲートドライバ１０Ｒを示す。この比較例のゲートドライバ１０Ｒは、図１に示すキャパシタ５０（キャパシタ５０Ａ，５０Ｂ）を備えていない。このゲートドライバ１０Ｒでは、トランス４０Ａの第１コイル４１Ａと第２コイル４２Ａとの間の寄生容量Ｃ１に流れる電流ｉ_Ｃ１は、低圧回路２０から高圧回路３０へ伝達するセット信号に対するノイズを生じさせ、誤動作を生じさせる場合がある。同様に、トランス４０Ｂの第１コイル４１Ｂと第２コイル４２Ｂとの間の寄生容量Ｃ２に流れる電流Ｉ_ｃ２は、低圧回路２０から高圧回路３０へ伝達するリセット信号に対するノイズを生じさせ、誤動作を生じさせる場合がある。

　この電流ｉ_Ｃ１，ｉ_Ｃ２による誤動作を防止する方法として、高圧回路３０は、ノイズをマスクする回路を備える。マスク回路は、たとえばリセット信号（ＲＥＳＥＴ）を受信した後、信号の受信を一定期間マスクする。これにより、上記の寄生容量Ｃ１，Ｃ２により第２コイル４２Ａ，４２Ｂに流れる電流ｉ_Ｃ１，ｉ_Ｃ２による誤動作を防止する。

　しかしながら、寄生容量Ｃ１，Ｃ２の容量値は、ゲートドライバ１０Ｒ毎や動作状態などによって異なる場合がある。つまり、寄生容量Ｃ１，Ｃ２の容量値は不定である。このため、セット信号およびリセット信号に重畳するノイズの位置は変化することがある。したがって、高圧回路３０では、ノイズが発生しうる位置に合わせて長いマスク期間を設定する必要がある。マスク期間は信号伝達ができないため、低圧回路２０から高圧回路３０への信号伝達の高速化を阻害する要因となる。なお、高圧回路３０から低圧回路２０へ信号を伝達する場合においても、同様の問題が生じる。このため、低圧回路２０においても、高圧回路３０と同様にマスク回路を必要とする。

　図１１は、本実施形態のゲートドライバ１０の動作を示す。
　上述したように、本実施形態のゲートドライバ１０は、第１コイル４１Ａおよび第２コイル４２Ａを有するトランス４０Ａ、第１コイル４１Ｂおよび第２コイル４２Ｂを有するトランス４０Ｂを備えている。また、本実施形態のゲートドライバ１０は、第１コイル４１Ａの接地端と第２コイル４２Ａの接地端との間に接続されたキャパシタ５０Ａ、第１コイル４１Ｂの接地端と第２コイル４２Ｂの接地端との間に接続されたキャパシタ５０Ｂを備えている。

　キャパシタ５０Ａの第１キャパシタ電極５１Ａは第１コイル４１Ａと電気的に接続され、同電位となっている。キャパシタ５０Ａの第２キャパシタ電極５２Ａは第２コイル４２Ａと電気的に接続され、同電位となっている。キャパシタ５０Ｂの第１キャパシタ電極５１Ｂは第１コイル４１Ｂと電気的に接続され、同電位となっている。キャパシタ５０Ｂの第２キャパシタ電極５２Ｂは第２コイル４２Ｂと電気的に接続され、同電位となっている。

　トランス４０Ａおよびトランス４０Ｂを利用してたとえば低圧回路２０から高圧回路３０に向けてセット信号（ＳＥＴ）とリセット信号（ＲＥＳＥＴ）を伝達する。
　このとき、トランス４０Ａの第１コイル４１Ａには、低圧回路２０から出力されるセット信号によって電流ｉ_１Ａが流れる。第１コイル４１Ａと磁気結合された第２コイル４２Ａには、電流ｉ_２Ａが流れる。高圧回路３０は、この電流ｉ_２Ａによりパルス信号を生成する、つまりセット信号を受信する。

　キャパシタ５０Ａの第１キャパシタ電極５１Ａと第２キャパシタ電極５２Ａとの間には、セット信号による電流ｉ_ＣＡが流れる。この電流ｉ_ＣＡは、第２キャパシタ電極５２Ａから、第２コイル４２Ａの接地端、つまりグランドＧＮＤ２に流れる。このため、トランス４０Ａの第２コイル４２Ａに流れる電流ｉ_２Ａに対して、キャパシタ５０Ａに流れる電流ｉ_ＣＡの影響を低減できる。したがって、低圧回路２０と高圧回路３０との間の信号伝達に対する影響を低減できる。

　同様に、トランス４０Ｂの第１コイル４１Ｂには、低圧回路２０から出力されるリセット信号によって電流ｉ_１Ｂが流れる。第１コイル４１Ｂと磁気結合された第２コイル４２Ｂには、電流ｉ_２Ｂが流れる。高圧回路３０は、この電流ｉ_２Ｂによりパルス信号を生成する、つまりリセット信号を受信する。

　キャパシタ５０Ｂの第１キャパシタ電極５１Ｂと第２キャパシタ電極５２Ｂとの間には、リセット信号による電流ｉ_ＣＢが流れる。この電流ｉ_ＣＢは、第２キャパシタ電極５２Ｂから、第２コイル４２Ｂの接地端、つまりグランドＧＮＤ２に流れる。このため、トランス４０Ｂの第２コイル４２Ｂに流れる電流ｉ_２Ｂに対して、キャパシタ５０Ｂに流れる電流ｉ_ＣＢの影響を低減できる。したがって、低圧回路２０と高圧回路３０との間の信号伝達に対する影響を低減できる。

　電流ｉ_ＣＡは、セット信号の電流ｉに対して、トランス４０Ａのインピーダンス値とキャパシタ５０Ａの容量値とに応じた位相遅れで流れる。同様に、電流ｉ_ＣＢは、リセット信号の電流ｉに対して、トランス４０Ｂのインピーダンス値とキャパシタ５０Ｂの容量値とに応じた位相遅れで流れる。このため、電流ｉ_ＣＡ，ｉ_ＣＢが高圧回路３０の信号受信に影響する場合でも、電流ｉ_ＣＡ，ｉ_ＣＢのタイミングに合わせてマスク期間を設定すればよく、そのマスク期間の長さは、寄生容量Ｃ１の場合と比べて短い。したがって、信号伝達の高速化に対する影響を低減できる。

　（効果）
　本実施形態のゲートドライバ１０によれば、以下の効果が得られる。
　（１）トランスチップ８０は、トランス４０Ａおよびトランス４０Ｂと、キャパシタ５０Ａおよびキャパシタ５０Ｂと、絶縁層８４と、を備えている。絶縁層８４は、絶縁膜８５６～８５８を含む。キャパシタ５０Ａは、トランス４０Ａの第１コイル４１Ａと第２コイル４２Ａとの間に配置された第１キャパシタ電極５１Ａおよび第２キャパシタ電極５２Ａを備える。キャパシタ５０Ｂは、トランス４０Ｂの第１コイル４１Ｂと第２コイル４２Ｂとの間に配置された第１キャパシタ電極５１Ｂおよび第２キャパシタ電極５２Ｂを備える。第１キャパシタ電極５１Ａ，５１Ｂは、第１コイル４１Ａ，４１Ｂの第１接地端４５に接続されている。第２キャパシタ電極５２Ａ，５２Ｂは、第２コイル４２Ａ，４２Ｂの第２接地端４８に接続されている。第２キャパシタ電極５２Ａは、絶縁膜８５６と絶縁膜８５７との間に形成され、第２コイル４２Ａは、絶縁膜８５７と絶縁膜８５８との間に形成されている。

　この構成によれば、トランス４０Ａおよびトランス４０Ｂを利用してたとえば低圧回路２０から高圧回路３０に向けてセット信号（ＳＥＴ）とリセット信号（ＲＥＳＥＴ）を伝達する。セット信号によってキャパシタ５０Ａを流れる電流ｉ_ＣＡは、第２キャパシタ電極５２Ａから、第２コイル４２Ａの接地端、つまりグランドＧＮＤ２に流れる。このため、トランス４０Ａの第２コイル４２Ａに流れる電流ｉ_２Ａに対して、キャパシタ５０Ａに流れる電流ｉ_ＣＡの影響を低減できる。したがって、低圧回路２０と高圧回路３０との間の信号伝達に対する影響を低減できる。

　また、リセット信号によりキャパシタ５０Ｂを流れる電流ｉ_ＣＢは、第２キャパシタ電極５２Ｂから、第２コイル４２Ｂの接地端、つまりグランドＧＮＤ２に流れる。このため、トランス４０Ｂの第２コイル４２Ｂに流れる電流ｉ_２Ｂに対して、キャパシタ５０Ｂに流れる電流ｉ_ＣＢの影響を低減できる。したがって、低圧回路２０と高圧回路３０との間の信号伝達に対する影響を低減できる。

　（２）キャパシタ５０Ａを流れる電流ｉ_ＣＡは、セット信号の電流ｉに対して、トランス４０Ａのインピーダンス値とキャパシタ５０Ａの容量値とに応じた位相遅れで流れる。キャパシタ５０Ｂを流れる電流ｉ_ＣＢは、リセット信号の電流ｉに対して、トランス４０Ｂのインピーダンス値とキャパシタ５０Ｂの容量値とに応じた位相遅れで流れる。このため、電流ｉ_ＣＡ，ｉ_ＣＢが高圧回路３０の信号受信に影響する場合でも、電流ｉ_ＣＡ，ｉ_ＣＢの位相に合わせてマスク期間を設定すればよく、高圧回路３０における設計を容易とすることができる。そのマスク期間の長さは、寄生容量Ｃ１の場合と比べて短い。したがって、信号伝達の高速化に対する影響を低減できる。

　（３）平面視において、第２コイル４２Ａ，４２Ｂの周囲には、ダミーパターン１２０が設けられている。この構成によれば、第２コイル４２Ａ，４２Ｂへの電界集中を緩和できる。

　（４）平面視において、第２キャパシタ電極５２Ａ，５２Ｂの周囲には、ダミーパターン１２５が設けられている。この構成によれば、第２キャパシタ電極５２Ａ，５２Ｂへの電界集中を緩和できる。

　（５）ゲートドライバ１０は、第１電圧Ｖ１が印加されることによって動作するように構成された低圧回路２０と、第１電圧Ｖ１よりも高い第２電圧Ｖ２が印加されることによって動作するように構成された高圧回路３０と、トランスチップ８０と、を備えている。低圧回路２０と高圧回路３０とは、トランスチップ８０を介して接続されており、トランスチップ８０を介して信号を伝達するように構成されている。トランスチップ８０は、トランス４０Ａおよびトランス４０Ｂと、キャパシタ５０Ａおよびキャパシタ５０Ｂと、を備えている。キャパシタ５０Ａは、トランス４０Ａの第１コイル４１Ａと第２コイル４２Ａとの間に配置された第１キャパシタ電極５１Ａおよび第２キャパシタ電極５２Ａを備える。キャパシタ５０Ｂは、トランス４０Ｂの第１コイル４１Ｂと第２コイル４２Ｂとの間に配置された第１キャパシタ電極５１Ｂおよび第２キャパシタ電極５２Ｂを備える。第１キャパシタ電極５１Ａ，５１Ｂは、第１コイル４１Ａ，４１Ｂの第１接地端４５に接続されている。第２キャパシタ電極５２Ａ，５２Ｂは、第２コイル４２Ａ，４２Ｂの第２接地端４８に接続されている。この構成によれば、上記（１）と同様の効果が得られるため、伝達する信号に対する影響が低減されたゲートドライバ１０が得られる。

　（６）ゲートドライバ１０がトランス４０およびキャパシタ５０を備える構成として、たとえば、低圧回路２０とトランス４０およびキャパシタ５０とを含む低圧回路チップとする構成が考えられる。また、高圧回路３０とトランス４０およびキャパシタ５０とを含む高圧回路チップとする構成が考えられる。しかし、これらの構成において、低圧回路２０または高圧回路３０の回路構成を変更する場合、そのチップごと変更する必要があり、複数種類のゲートドライバを製造する場合にコストが高くなってしまう。

　この点、本実施形態では、トランス４０およびキャパシタ５０は、低圧回路チップ６０および高圧回路チップ７０に対して独立したチップであるトランスチップ８０に含まれる。つまり、トランス４０専用のチップが設けられている。このため、異なる低圧回路２０および高圧回路３０に対して共通のトランスチップ８０を用いることができる。これにより、低圧回路２０および高圧回路３０の少なくとも一方が異なる複数種類のゲートドライバ１０を製造する場合にコストを低減できる。

　（７）第１キャパシタ電極５１Ａ、第２キャパシタ電極５２Ａは、非磁性体材料により形成されている。非磁性体材料として、たとえばＴｉＮ，ＣｒＳｉ、等を選択した場合、その非磁性体材料により抵抗素子をトランスチップ８０に形成することも容易にできる。

　［変更例］
　上記実施形態は本開示に関する絶縁モジュールおよびゲートドライバが取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する絶縁モジュールおよびゲートドライバは、上記実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記実施形態の構成の一部を置換、変更、もしくは省略した形態、または上記実施形態に新たな構成を付加した形態である。また、以下の変更例は、技術的に矛盾しない限り、互いに組み合わせることができる。以下の変更例において、上記実施形態に共通する部分については、上記実施形態と同一符号を付してその説明を省略する。

　・上記実施形態に対し、第１キャパシタ電極５１Ａの配置位置は適宜変更されてもよい。
　図１２に示すように、第１キャパシタ電極５１Ａは、絶縁膜８５４の上面に形成され、絶縁膜８５５により覆われていてもよい。

　図１３に示すように、第１キャパシタ電極５１Ａは、絶縁膜８５４に埋め込まれていてもよい。この場合、第１コイル４１Ａと第１キャパシタ電極５１Ａとの間には、絶縁膜８５４を構成する材料（たとえばＳｉＯ_２）が介在されている。なお、第１コイル４１Ａと第１キャパシタ電極５１Ａとの間に、ＳｉＮ（窒化シリコン）、ＳｉＣ、ＳｉＣＮ（窒素添加炭化シリコン）等を含む材料により形成された薄膜（たとえばエッチングストッパ膜）が介在されてもよい。

　図１４に示すように、第１キャパシタ電極５１Ａは、絶縁膜８５４に埋め込まれている。そして、第１キャパシタ電極５１Ａと第１コイル４１Ａとの間には、絶縁膜８５４Ａが介在されている。この絶縁膜８５４Ａは、たとえばＳｉＮ、ＳｉＯ_２、等を含む材料により形成されている。この場合、第１コイル４１Ａ、絶縁膜８５４Ａ、および第１キャパシタ電極５１Ａは、ＭＩＭ（Metal-Insulator-Metal）構造にて形成されているとみることができる。したがって、ＭＩＭ構造のキャパシタ等をトランスチップ８０に形成することも容易にできる。

　・上記実施形態に対し、平面視におけるキャパシタ５０の形状を適宜変更してもよい。
　図１５は、変更例の第１キャパシタ電極５１Ａ，５１Ｂを示す。第１キャパシタ電極５１Ａは、図５に示す第１コイル４１Ａの第１コイル配線４３Ａと重なるように楕円環状に形成されている。この変更例の第１キャパシタ電極５１Ａの第１電極配線５３Ａは、図５に示す第１コイル配線４３Ａの内側端部４３ｉから、第１コイル配線４３Ａの外側端部４３ｏまで配列され、環状に形成された複数の配線により形成されている。この第１キャパシタ電極５１Ａは、中心から外側に向かって延びるスリット５１Ａｓを有している。このスリット５１Ａｓにより、第１キャパシタ電極５１Ａは、開いた環状に形成されている。

　第１キャパシタ電極５１Ｂは、図５に示す第１コイル４１Ｂの第１コイル配線４３Ａと重なるように楕円環状に形成されている。この変更例の第１キャパシタ電極５１Ｂは、図５に示す第１コイル配線４３Ｂの内側端部４３ｉから、第１コイル配線４３Ｂの外側端部４３ｏまで配列され、環状に形成された複数の配線により形成されている。この第１キャパシタ電極５１Ｂは、中心から外側に向かって延びる第１スリット５１Ｂｓを有している。この第１スリット５１Ｂｓにより、第１キャパシタ電極５１Ｂは、開いた環状に形成されている。

　図１６は、変更例の第１キャパシタ電極５１Ａ，５１Ｂを示す。第１キャパシタ電極５１Ａは、図５に示す第１コイル４１Ａの第１コイル配線４３Ａと重なるように楕円環状に形成されている。この変更例の第１キャパシタ電極５１Ａの第１電極配線５３Ａは、図５に示す第１コイル配線４３Ａの内側端部４３ｉから、第１コイル配線４３Ｂの外側端部４３ｏまで連続する板状に形成されている。この第１キャパシタ電極５１Ａは、中心から外側に向かって延びる第１スリット５１Ａｓを有している。この第１スリット５１Ａｓにより、第１キャパシタ電極５１Ａは、開いた環状に形成されている。

　第１キャパシタ電極５１Ｂは、図５に示す第１コイル４１Ｂの第１コイル配線４３Ａと重なるように楕円環状に形成されている。この変更例の第１キャパシタ電極５１Ｂの第１電極配線５３Ｂは、図５に示す第１コイル配線４３Ａの内側端部４３ｉから、第１コイル配線４３Ｂの外側端部４３ｏまで連続する板状に形成されている。この第１キャパシタ電極５１Ｂは、中心から外側に向かって延びる第１スリット５１Ｂｓを有している。この第１スリット５１Ｂｓにより、第１キャパシタ電極５１Ｂは、開いた環状に形成されている。

　図１７は、変更例の第１キャパシタ電極５１Ａ，５１Ｂを示す。第１キャパシタ電極５１Ａは、図５に示す第１コイル４１Ａの第１コイル配線４３Ａおよび第１信号端４４Ａと重なるように楕円板状に形成されている。この変更例の第１キャパシタ電極５１Ａの第１電極配線５３Ａは、図５に示す第１コイル４１Ａの中心から、第１コイル配線４３Ｂの外側端部４３ｏまで連続する板状に形成されている。したがって、この変更例の第１電極配線５３Ａは、図５に示す第１信号端４４Ａを含むように形成されている。この第１キャパシタ電極５１Ａは、中心から外側に向かって延びる第１スリット５１Ａｓを有している。

　第１キャパシタ電極５１Ｂは、図５に示す第１コイル４１Ｂの第１コイル配線４３Ａおよび第１信号端４４Ｂと重なるように楕円板状に形成されている。この変更例の第１キャパシタ電極５１Ｂは、図５に示す第１コイル４１Ｂの中心から、第１コイル配線４３Ｂの外側端部４３ｏまで連続する板状に形成されている。したがって、この変更例の第１電極配線５３Ｂは、図５に示す第１信号端４４Ｂを含むように形成されている。この第１キャパシタ電極５１Ｂは、中心から外側に向かって延びる第１スリット５１Ｂｓを有している。

　・上記実施形態に対し、ｚ方向の断面において、第１コイル４１Ａおよび第２コイル４２Ａ、第１キャパシタ電極５１Ａおよび第２キャパシタ電極５２Ａ、およびダミーパターン１２０，１２５を適宜変更してもよい。

　図１８から図２６は、ｚ方向に沿った断面におけるトランスチップ８０の一部の概略を示す。
　図１８に示すように、第２コイル４２Ａに対応するダミーパターン１２０と、第２キャパシタ電極５２Ａに対応するダミーパターン１２５（図９参照）とが省略された構成としてもよい。

　図１９に示すように、第２キャパシタ電極５２Ａに対応するダミーパターン１２５（図９参照）が省略され、第２コイル４２Ａの第２コイル配線４６Ａに対応するダミーパターン１２０のみを備えた構成としてもよい。なお、第２コイル４２Ａの第２コイル配線４６Ａに対応するダミーパターン１２０が省略され、第２キャパシタ電極５２Ａに対応するダミーパターン１２５（図９参照）のみを備えた構成としてもよい。

　図２０に示すように、第１キャパシタ電極５１Ａの第１電極配線５３Ａの外側端部５３ｏは、第１コイル４１Ａの第１コイル配線４３Ａの外側端部４３ｏよりも外側に配置されている。第１キャパシタ電極５１Ａの第１電極配線５３Ａの内側端部５３ｉは、第１コイル４１Ａの第１コイル配線４３Ａの内側端部４３ｉと同じ位置に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの外側端部５６ｏは、第２コイル４２Ａの第２コイル配線４６Ａの外側端部４６ｏよりも外側に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの内側端部５６ｉは、第２コイル４２Ａの第２コイル配線４６Ａの内側端部４６ｉと同じ位置に配置されている。

　図２１に示すように、第１キャパシタ電極５１Ａの第１電極配線５３Ａの外側端部５３ｏは、第１コイル４１Ａの第１コイル配線４３Ａの外側端部４３ｏよりも外側に配置されている。第１キャパシタ電極５１Ａの第１電極配線５３Ａの内側端部５３ｉは、第１コイル４１Ａの第１コイル配線４３Ａの内側端部４３ｉよりも内側に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの外側端部５６ｏは、第２コイル４２Ａの第２コイル配線４６Ａの外側端部４６ｏよりも外側に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの内側端部５６ｉは、第２コイル４２Ａの第２コイル配線４６Ａの内側端部４６ｉよりも内側に配置されている。

　図２２に示すように、第１キャパシタ電極５１Ａの第１電極配線５３Ａおよび第２キャパシタ電極５２Ａの第２電極配線５６Ａは、第２コイル４２Ａの第２コイル配線４６Ａおよびダミーパターン１２０と重なるように形成されている。つまり、第１キャパシタ電極５１Ａの第１電極配線５３Ａの外側端部５３ｏは、第２コイル４２Ａの第２コイル配線４６Ａの外側に形成されたダミーパターン１２０の外側端部と同じ位置に配置されている。同様に、第２キャパシタ電極５２Ａの第２電極配線５６Ａの外側端部５６ｏは、第２コイル４２Ａの第２コイル配線４６Ａの外側に形成されたダミーパターン１２０の外側端部と同じ位置に配置されている。第１キャパシタ電極５１Ａの第１電極配線５３Ａの内側端部５３ｉは、第１コイル４１Ａの第１コイル配線４３Ａの内側端部４３ｉと同じ位置に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの内側端部５６ｉは、第２コイル４２Ａの第２コイル配線４６Ａの内側端部４６ｉと同じ位置に配置されている。

　図２３に示すように、第１キャパシタ電極５１Ａの第１電極配線５３Ａおよび第２キャパシタ電極５２Ａの第２電極配線５６Ａは、第２コイル４２Ａの第２コイル配線４６Ａおよびダミーパターン１２０と重なるように形成されている。つまり、第１キャパシタ電極５１Ａの第１電極配線５３Ａの外側端部５３ｏは、第２コイル４２Ａの第２コイル配線４６Ａの外側に形成されたダミーパターン１２０の外側端部と同じ位置に配置されている。同様に、第２キャパシタ電極５２Ａの第２電極配線５６Ａの外側端部５６ｏは、第２コイル４２Ａの第２コイル配線４６Ａの外側に形成されたダミーパターン１２０の外側端部と同じ位置に配置されている。第１キャパシタ電極５１Ａの第１電極配線５３Ａの内側端部５３ｉは、第１コイル４１Ａの第１コイル配線４３Ａの内側端部４３ｉよりも内側に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの内側端部５６ｉは、第２コイル４２Ａの第２コイル配線４６Ａの内側端部４６ｉよりも内側に配置されている。

　図２４に示すように、第１キャパシタ電極５１Ａの第１電極配線５３Ａの外側端部５３ｏは、第１コイル４１Ａの第１コイル配線４３Ａの外側端部４３ｏの内側に配置されている。第１キャパシタ電極５１Ａの第１電極配線５３Ａの内側端部５３ｉは、第１コイル４１Ａの第１コイル配線４３Ａの内側端部４３ｉの外側に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの外側端部５６ｏは、第２コイル４２Ａの第２コイル配線４６Ａの外側端部４６ｏの内側に配置されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの内側端部５６ｉは、第２コイル４２Ａの第２コイル配線４６Ａの内側端部４６ｉの外側に配置されている。

　図２５に示すように、第１キャパシタ電極５１Ａの第１電極配線５３Ａの線幅は、第１コイル４１Ａの第１コイル配線４３Ａの線幅よりも狭く設定されている。つまり、第１電極配線５３Ａの線幅／線間隔比は、第１コイル配線４３Ａの線幅／線間隔比よりも小さく設定されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの線幅は、第２コイル４２Ａの第２コイル配線４６Ａの線幅よりも狭く設定されている。つまり、第２電極配線５６Ａの線幅／線間隔比は、第２コイル配線４６Ａの線幅／線間隔比よりも小さく設定されている。

　図２６に示すように、第１キャパシタ電極５１Ａの第１電極配線５３Ａの線幅は、第１コイル４１Ａの第１コイル配線４３Ａの線幅よりも広く設定されている。つまり、第１電極配線５３Ａの線幅／線間隔比は、第１コイル配線４３Ａの線幅／線間隔比よりも大きく設定されている。第２キャパシタ電極５２Ａの第２電極配線５６Ａの線幅は、第２コイル４２Ａの第２コイル配線４６Ａの線幅よりも広く設定されている。つまり、第２電極配線５６Ａの線幅／線間隔比は、第２コイル配線４６Ａの線幅／線間隔比よりも大きく設定されている。

　このように、第１コイル配線４３Ａ（第１コイル４１Ａ）および第２コイル配線４６Ａ（第２コイル４２Ａ）の形状については、任意に設定することが可能である。また、第１電極配線５３Ａ（第１キャパシタ電極５１Ａ）および第２電極配線５６Ａ（第２キャパシタ電極５２Ａ）の形状については、任意に設定することが可能である。たとえば、ｚ方向において、第１コイル配線４３Ａおよび第２コイル配線４６Ａの厚さと、第１電極配線５３Ａおよび第２電極配線５６Ａの厚さとを互いに異なるようにすることもできる。

　・上記実施形態において、パッシベーション膜１６０は、絶縁層８４を保護することができる層であれば、窒化シリコンを含む材料に限られない。
　・上記実施形態において、トランス４０Ａ，４０Ｂおよびキャパシタ５０Ａ，５０Ｂの配置態様は任意に変更可能である。一例では、トランスチップ８０のチップ側面８０ｃからチップ側面８０ｄに向けて、トランス４０Ａ、トランス４０Ａ、トランス４０Ｂ、およびトランス４０Ｂの順に配置されていてもよい。キャパシタ５０Ａ，５０Ｂは、トランス４０Ａ，４０Ｂの位置に応じて配置される。

　・上記実施形態では、ダミーパターン１２０の第１ダミーパターン１２１が第２コイル４２Ｂに電気的に接続されていたが、これに限られない。たとえば第１ダミーパターン１２１は、第２コイル４２Ａ，４２Ｂから独立して設けられていてもよい。すなわち、第１ダミーパターン１２１は、第２コイル４２Ａ，４２Ｂに電気的に接続されていなくてもよい。また、上記実施形態では、第３ダミーパターン１２３は、第１ダミーパターン１２１に電気的に接続されていたが、これに限られない。たとえば第３ダミーパターン１２３は、第１ダミーパターン１２１に電気的に接続されていなくてもよい。

　・上記実施形態では、ダミーパターン１２５の第１ダミーパターン１２６が第１キャパシタ電極５１Ａに電気的に接続されていたが、これに限られない。たとえば第１ダミーパターン１２６は、第１キャパシタ電極５１Ａ，５１Ｂから独立して設けられていてもよい。すなわち、第１ダミーパターン１２６は、第１キャパシタ電極５１Ａ，５１Ｂに電気的に接続されていなくてもよい。また、上記実施形態では、第３ダミーパターン１２８は、第１ダミーパターン１２６に電気的に接続されていたが、これに限られない。たとえば第３ダミーパターン１２８は、第１ダミーパターン１２６に電気的に接続されていなくてもよい。

　・上記実施形態において、第２コイル４２Ａ，４２Ｂに対応するダミーパターン１２０の構成は任意に変更可能である。たとえばダミーパターン１２０において、第１ダミーパターン１２１、第２ダミーパターン１２２、および第３ダミーパターン１２３のうち１つまたは２つを省略してもよい。また、トランスチップ８０からダミーパターン１２０を省略してもよい。

　・上記実施形態において、第２キャパシタ電極５２Ａ，５２Ｂに対応するダミーパターン１２５の構成は任意に変更可能である。たとえばダミーパターン１２５において、第１ダミーパターン１２６、第２ダミーパターン１２７、および第３ダミーパターン１２８のうち１つまたは２つを省略してもよい。また、トランスチップ８０からダミーパターン１２５を省略してもよい。

　・上記実施形態では、低圧回路２０とトランス４０とが個別のチップとして形成されていたが、これに限られない。トランス４０と低圧回路２０とが１つのチップに搭載されていてもよい。一例では、トランスチップ８０の基板８３に低圧回路２０が形成されていてもよい。トランスチップ８０はモールド樹脂１１０によって覆われている。

　・上記実施形態では、高圧回路３０とトランス４０とが個別のチップとして形成されていたが、これに限られない。トランス４０と高圧回路３０とが１つのチップに搭載されていてもよい。一例では、トランスチップ８０の基板８３に高圧回路３０が形成されていてもよい。この場合、トランスチップ８０は、高圧ダイパッド１０１に搭載されている。トランスチップ８０はモールド樹脂１１０によって覆われている。

　・上記実施形態において、ゲートドライバ１０は、トランス４０を１つのパッケージに収容した絶縁モジュールを備えていてもよい。絶縁モジュールは、トランスチップ８０と、トランスチップ８０を封止するモールド樹脂１１０と、を備えている。絶縁モジュールは、トランスチップ８０が搭載されるダイパッドと、複数のリードと、複数のリードとトランスチップ８０とを接続するワイヤと、をさらに備えていてもよい。モールド樹脂１１０は、トランスチップ８０、ダイパッド、およびワイヤを少なくとも封止している。複数のリードは、低圧回路２０および高圧回路３０の双方と電気的に接続可能である。

　・上記実施形態において、ゲートドライバ１０は、低圧回路２０とトランス４０とを１つのパッケージに収容した低圧回路ユニットを備えていてもよい。低圧回路ユニットは、低圧回路チップ６０と、トランスチップ８０と、低圧回路チップ６０およびトランスチップ８０を封止するモールド樹脂１１０と、を備えていてもよい。低圧回路ユニットは、ダイパッドと、複数の第１リードと、複数の第１リードと低圧回路チップ６０とを接続する第１ワイヤと、複数の第２リードと、複数の第２リードとトランスチップ８０とを接続する第２ワイヤと、をさらに備えていてもよい。モールド樹脂１１０は、低圧回路チップ６０、トランスチップ８０、ダイパッド、および各ワイヤを少なくとも封止している。複数の第１リードは、たとえばＥＣＵ５０３と電気的に接続可能であり、複数の第２リードは、高圧回路３０と電気的に接続可能である。

　・上記実施形態において、ゲートドライバ１０は、高圧回路３０とトランス４０とを１つのパッケージに収容した高圧回路ユニットを備えていてもよい。高圧回路ユニットは、高圧回路チップ７０と、トランスチップ８０と、高圧回路チップ７０およびトランスチップ８０の双方を封止するモールド樹脂１１０と、を備えていてもよい。高圧回路ユニットは、ダイパッドと、複数の第１リードと、複数の第１リードと高圧回路チップ７０とを接続する第１ワイヤと、複数の第２リードと、複数の第２リードとトランスチップ８０とを接続する第２ワイヤと、をさらに備えていてもよい。モールド樹脂１１０は、高圧回路チップ７０、トランスチップ８０、ダイパッド、および各ワイヤを少なくとも封止している。複数の第１リードは、たとえばスイッチング素子５０１のソースと電気的に接続可能であり、複数の第２リードは、低圧回路２０と電気的に接続可能である。

　・上記実施形態に対し、高圧回路３０からトランス４０およびキャパシタ５０を介して低圧回路２０に信号を伝達する構成としてもよい。また、低圧回路２０と高圧回路３０とがトランス４０およびキャパシタ５０により双方向に信号を伝達する構成としてもよい。

　・上記実施形態に対し、第１コイル４１Ａと第２コイル４２Ａ、第１コイル４１Ｂと第２コイル４２Ｂの巻回数が互いに異なっていてもよい。また、第１コイル４１Ａと第２コイル４２Ａ、第１コイル４１Ｂと第２コイル４２Ｂの巻回方向が互いに異なっていてもよい。

　・上記実施形態に対し、図７に示すスリット５１Ａｓ，５１Ｂｓの位置は、任意に変更することができる。図７では、ｘ方向に沿って形成したが、ｙ方向に沿って形成されてもよい。また、両スリット５１Ａｓ、Ｂｓが同じ方向、例えばチップ側面８０ｃに向かう方向に沿って形成されてもよい。同様に、図８に示すスリット５２Ａｓ，５２Ｂｓの位置は任意に変更することができる。また、図７に示すスリット５１Ａｓと図８に示すスリット５２Ａｓとが互いに異なる方向に沿って形成されてもよい。同様に、図７に示すスリット５１Ｂｓと図８に示すスリット５２Ｂｓとが互いに異なる方向に沿って形成されてもよい。

　本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「ＡがＢ上に形成される」という表現は、本実施形態ではＡがＢに接触してＢ上に直接配置され得るが、変更例として、ＡがＢに接触することなくＢの上方に配置され得ることが意図される。すなわち、「～上に」という用語は、ＡとＢとの間に他の部材が形成される構造を排除しない。

　本開示で使用されるｚ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるｚ方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、ｘ方向が鉛直方向であってもよく、またはｙ方向が鉛直方向であってもよい。

　本明細書における記述「Ａ及びＢの少なくとも一つ」は、「Ａのみ、または、Ｂのみ、または、ＡとＢの両方」を意味するものとして理解されたい。

　１０　ゲートドライバ
　２０　低圧回路
　２１Ａ，２１Ｂ　低圧信号線
　３０　高圧回路
　３１Ａ，３１Ｂ　高圧信号線
　４０　トランス
　４０Ａ，４０Ｂ　トランス
　４１Ａ，４１Ｂ　第１コイル
　４２Ａ，４２Ｂ　第２コイル
　４３Ａ，４３Ｂ　第１コイル配線
　４３ｉ　内側端部
　４３ｏ　外側端部
　４４Ａ，４４Ｂ　第１信号端
　４５　第１接地端
　４６Ａ，４６Ｂ　第２コイル配線
　４６ｉ　内側端部
　４６ｏ　外側端部
　４７Ａ，４７Ｂ　第２信号端
　４８　第２接地端
　５０　キャパシタ
　５０Ａ，５０Ｂ　キャパシタ
　５１Ａ，５１Ｂ　第１キャパシタ電極
　５１Ａｓ，５１Ｂｓ　第１スリット
　５２Ａ，５２Ｂ　第２キャパシタ電極
　５２Ａｓ，５２Ｂｓ　第２スリット
　５３Ａ，５３Ｂ　第１電極配線
　５３ｉ　内側端部
　５３ｏ　外側端部
　５４Ａ，５４Ｂ　第１キャパシタ端部
　５５　第１キャパシタ接地端
　５５Ａ，５５Ｂ　接続配線
　５６Ａ，５６Ｂ　第２電極配線
　５６ｉ　内側端部
　５６ｏ　外側端部
　５７Ａ，５７Ｂ　第２キャパシタ端部
　５８　第２キャパシタ接地端
　５８Ａ，５８Ｂ　接続配線
　６０　低圧回路チップ
　６０ｓ　チップ主面
　６１　第１電極パッド
　６２　第２電極パッド
　６３　第３電極パッド
　７０　高圧回路チップ
　７０ｓ　チップ主面
　７１　第１電極パッド
　７２　第２電極パッド
　７３　第３電極パッド
　８０　トランスチップ
　８０ａ～８０ｄ　チップ側面
　８０ｒ　チップ裏面
　８０ｓ　チップ主面
　８１Ａ～８１Ｃ　電極パッド
　８２Ａ～８２Ｃ　第２電極パッド
　８３　基板
　８３ｒ　基板裏面
　８３ｓ　基板主面
　８４　絶縁層
　８４ｓ　表面
　８５Ｌ，８５１～８５８　絶縁膜
　８５５Ａ　絶縁膜
　８５８Ｘ　第２開口部
　８６　シールド電極
　８７　内方領域
　８８　外方領域
　８９　ビア
　９０　低圧リードフレーム
　９１　低圧ダイパッド
　９２　低圧リード
　１００　高圧リードフレーム
　１０１　高圧ダイパッド
　１０２　高圧リード
　１１０　モールド樹脂
　１１１～１１４　樹脂側面
　１２０　ダミーパターン
　１２１　第１ダミーパターン
　１２２　第２ダミーパターン
　１２３　第３ダミーパターン
　１２５　ダミーパターン
　１２６　第１ダミーパターン
　１２７　第２ダミーパターン
　１２８　第３ダミーパターン
　１３１Ａ～１３１Ｃ　接続配線
　１３２Ａ，１３２Ｃ　第１配線部
　１３３Ａ，１３３Ｃ　第２配線部
　１３４Ａ，１３４Ｃ　ビア
　１３５Ａ，１３５Ｃ　ビア
　１３６，１３７　ビア
　１５０　保護膜
　１６０　パッシベーション膜
　１８０　樹脂層
　１８１　内方樹脂層
　１８２　外方樹脂層
　１８３　分離溝
　１８４　第１樹脂開口部
　１８５　第２樹脂開口部
　５００　インバータ装置
　５０１，５０２　スイッチング素子
　５０３　ＥＣＵ
　ＧＮＤ１，ＧＮＤ２　グランド
　ｉ　電流
　ｉ_１Ａ，ｉ_１Ｂ　電流
　ｉ_２Ａ，ｉ_２Ｂ　電流
　ｉ_ＣＡ，ｉ_ＣＢ　電流
　ＳＤ　導電性接合材
　Ｖ１　第１電圧
　Ｖ２　第２電圧
　Ｗ１～Ｗ４　ワイヤ

Claims

　絶縁層と、
　第１信号端と第１接地端を有し、前記第１信号端に低圧を印加可能に構成された第１コイルと、前記絶縁層の厚さ方向に前記第１コイルから離れて配置され、第２信号端と第２接地端を有し、前記第２信号端に高圧を印加可能に構成された第２コイルとを有するトランスと、
　前記第１コイルと前記第２コイルとの間に配置され、前記第１コイルの第１接地端に接続された第１キャパシタ電極と、前記第１キャパシタ電極と前記第２コイルとの間に配置され、前記第２コイルの第２接地端に接続された第２キャパシタ電極とを有するキャパシタと、
　を備え、
　前記絶縁層は、
　前記第１コイルが埋め込まれた第１絶縁膜と、
　前記第１絶縁膜の上面に形成された第２絶縁膜と、
　前記第２絶縁膜の上面に形成された保護膜と、
　前記保護膜の上面に形成された第３絶縁膜と、
　前記第３絶縁膜の上面に形成された第４絶縁膜と、
　前記第４絶縁膜の上面に形成された第５絶縁膜と、
　を有し、
　前記第２キャパシタ電極は、前記第３絶縁膜と前記第４絶縁膜との間に形成され、
　前記第２コイルは、前記第４絶縁膜と前記第５絶縁膜との間に形成されている、
　絶縁トランス。
　前記第１キャパシタ電極は、前記保護膜と前記第３絶縁膜との間に形成され、
　前記第１キャパシタ電極は、前記第２絶縁膜および前記保護膜を貫通するビアにより前記第１コイルと接続されている、
　請求項１に記載の絶縁トランス。
　前記第１キャパシタ電極は、前記第２絶縁膜と前記保護膜との間に形成され、
　前記第１キャパシタ電極は、前記第２絶縁膜を貫通するビアにより前記第１コイルと接続されている、
　請求項１に記載の絶縁トランス。
　前記第１キャパシタ電極は、前記第２絶縁膜に埋め込まれている、
　請求項１に記載の絶縁トランス。
　前記第２絶縁膜の膜厚は、前記保護膜の膜厚よりも薄い、請求項１から請求項４のいずれか一項に記載の絶縁トランス。
　前記第１絶縁膜および前記第２絶縁膜は、酸化シリコンを含む材料により形成され、
　前記保護膜は、窒化シリコンを含む材料により形成され、
　前記第３絶縁膜、前記第４絶縁膜、および前記第５絶縁膜は、樹脂材料により形成されている、
　請求項１から請求項５のいずれか一項に記載の絶縁トランス。
　前記第１キャパシタ電極および前記第２キャパシタ電極の少なくとも一方は、非磁性体を含む材料により形成されている、請求項１から請求項６のいずれか一項に記載の絶縁トランス。
　前記第１キャパシタ電極は、前記厚さ方向から視て前記第１コイルの中心から前記第１コイルの外側に向かう方向に沿って延びる第１スリットを有して開いた環状に形成され、
　前記第２キャパシタ電極は、前記厚さ方向から視て前記第２コイルの中心から前記第２コイルの外側に向かう方向に沿って延びる第２スリットを有して開いた環状に形成されている、
　請求項１から請求項７のいずれか一項に記載の絶縁トランス。
　前記第１コイルは、渦巻状に形成された第１コイル配線と、前記第１コイル配線の一方の端部に接続された前記第１接地端と、前記第１コイル配線の他方の端部に接続された第１信号端とを有し、
　前記第２コイルは、渦巻状に形成された第２コイル配線と、前記第２コイル配線の一方の端部に接続された前記第２接地端と、前記第２コイル配線の他方の端部に接続された第２信号端とを有する、
　請求項１から請求項８のいずれか一項に記載の絶縁トランス。
　前記第１キャパシタ電極は、前記厚さ方向から視て、前記第１コイル配線と重なるように形成された第１電極配線と、前記第１信号端と重なるように形成された第１キャパシタ端部と、前記第１接地端とに重なるように形成された第１キャパシタ接地端とを有し、
　前記第２キャパシタ電極は、前記厚さ方向から視て、前記第２コイル配線と重なるように形成された第２電極配線と、前記第２信号端と重なるように形成された第２キャパシタ端部と、前記第２接地端とに重なるように形成された第２キャパシタ接地端とを有する、
　請求項９に記載の絶縁トランス。
　前記第１電極配線は、前記第１コイル配線と同一の線幅／線間隔比に設定され、
　前記第２電極配線は、前記第２コイル配線と同一の線幅／線間隔比に設定されている、
　請求項１０に記載の絶縁トランス。
　前記第１キャパシタ電極は、前記厚さ方向から視て前記第１コイル配線の内側端部から外側端部まで連続する板状に形成され、
　前記第２キャパシタ電極は、前記厚さ方向から視て前記第２コイル配線の内側端部から外側端部まで連続する板状に形成されている、
　請求項９に記載の絶縁トランス。
　前記厚さ方向から視て、前記第２電極配線の外側端部は、前記第２コイル配線の外側端部よりも外側に配置されている、請求項１０または請求項１１に記載の絶縁トランス。
　前記厚さ方向から視て、前記第２電極配線の外側端部は、前記第２コイル配線の外側端部と同じ位置に配置されている、請求項１０または請求項１１に記載の絶縁トランス。
　前記厚さ方向から視て、前記第２電極配線の内側端部は、前記第２コイル配線の内側端部と同じ位置に配置されている、請求項１３または請求項１４に記載の絶縁トランス。
　前記厚さ方向から視て、前記第２電極配線の内側端部は、前記第２コイル配線の内側端部よりも内側に配置されている、請求項１３または請求項１４に記載の絶縁トランス。
　前記厚さ方向から視て、前記第１電極配線の外側端部は、前記第１コイル配線の外側端部よりも外側に配置されている、請求項１３から請求項１６のいずれか一項に記載の絶縁トランス。
　前記厚さ方向から視て、前記第２電極配線の外側端部は、前記第２コイル配線の外側端部と同じ位置に配置されている、請求項１３から請求項１６のいずれか一項に記載の絶縁トランス。
　前記厚さ方向から視て、前記第１電極配線の内側端部は、前記第１コイル配線の内側端部と同じ位置に配置されている、請求項１７または請求項１８に記載の絶縁トランス。
　前記厚さ方向から視て、前記第１電極配線の内側端部は、前記第１コイル配線の内側端部よりも内側に配置されている、請求項１７または請求項１８に記載の絶縁トランス。
　前記厚さ方向において互いに反対側を向くチップ主面およびチップ裏面を有し、
　前記第２コイルは、前記チップ主面の近傍に配置され、
　前記第２コイルの周囲に配置され、前記第２コイルに接続されたダミーコイルパターンを備えた、請求項１から請求項２０のいずれか一項に記載の絶縁トランス。