CN117099175A - 绝缘变压器 - Google Patents

绝缘变压器 Download PDF

Info

Publication number
CN117099175A
CN117099175A CN202280024342.XA CN202280024342A CN117099175A CN 117099175 A CN117099175 A CN 117099175A CN 202280024342 A CN202280024342 A CN 202280024342A CN 117099175 A CN117099175 A CN 117099175A
Authority
CN
China
Prior art keywords
coil
wiring
electrode
capacitor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280024342.XA
Other languages
English (en)
Inventor
田中文悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117099175A publication Critical patent/CN117099175A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种绝缘变压器，包含：绝缘层；变压器，其具有第一线圈和第二线圈；电容器，其具有配置于第一线圈与第二线圈之间的第一电容器电极和第二电容器电极，绝缘层包含：第一绝缘膜，其埋入了第一线圈；第二绝缘膜，其形成于第一绝缘膜的上表面；保护膜，其形成于第二绝缘膜的上表面；第三绝缘膜，其形成于保护膜的上表面；第四绝缘膜，其形成于第三绝缘膜的上表面；第五绝缘膜，其形成于第四绝缘膜的上表面，第二电容器电极形成于第三绝缘膜与第四绝缘膜之间，第二线圈形成于第四绝缘膜与第五绝缘膜之间。

Description

绝缘变压器
技术领域
本公开涉及绝缘变压器。
背景技术
作为对晶体管等开关元件的栅极施加栅极电压的栅极驱动器，已知有例如绝缘型栅极驱动器。例如在专利文献1中，记载了作为具有变压器的绝缘型栅极驱动器的半导体集成电路，该变压器具有初级侧的第一线圈以及次级侧的第二线圈。
现有技术文献
专利文献
专利文献1：日本特开2018-78169号公报
发明内容
发明要解决的课题
然而，关于对经由上述变压器传递的信号的影响，存在改善的余地。
用于解决课题的手段
本公开的一方式的绝缘变压器，具有：绝缘层；变压器，其具有第一线圈和第二线圈，其中，所述第一线圈具有第一信号端和第一接地端，所述第一线圈构成为能够对所述第一信号端施加低压，所述第二线圈具有第二信号端和第二接地端，所述第二线圈配置成在所述绝缘层的厚度方向上与所述第一线圈分离，并构成为能够对所述第二信号端施加高压；以及电容器，其具有第一电容器电极和第二电容器电极，其中，所述第一电容器电极配置于所述第一线圈与所述第二线圈之间，并与所述第一线圈的第一接地端连接，所述第二电容器电极配置于所述第一电容器电极与所述第二线圈之间，并与所述第二线圈的第二接地端连接，所述绝缘层具有：第一绝缘膜，其埋入了所述第一线圈；第二绝缘膜，其形成于所述第一绝缘膜的上表面；保护膜，其形成于所述第二绝缘膜的上表面；第三绝缘膜，其形成于所述保护膜的上表面；第四绝缘膜，其形成于所述第三绝缘膜的上表面；以及第五绝缘膜，其形成于所述第四绝缘膜的上表面，所述第二电容器电极形成于所述第三绝缘膜与所述第四绝缘膜之间，所述第二线圈形成于所述第四绝缘膜与所述第五绝缘膜之间。
本公开的一方式的栅极驱动器，其对开关元件的栅极施加驱动电压信号，所述栅极驱动器具有：低压电路芯片，其构成为通过被施加第一电压而进行动作；高压电路芯片，其构成为通过被施加比所述第一电压高的第二电压而进行动作；以及变压器芯片，其连接在所述低压电路芯片与所述高压电路芯片之间，所述变压器芯片具有：绝缘层；变压器，其具有在所述绝缘层的厚度方向上分离地配置的第一线圈和第二线圈；以及电容器，其具有第一电容器电极和第二电容器电极，其中，所述第一电容器电极配置于所述第一线圈与所述第二线圈之间，并与所述第一线圈的第一接地端连接，所述第二电容器电极配置于所述第一电容器电极与所述第二线圈之间，并与所述第二线圈的第二接地端连接，所述绝缘层具有：第一绝缘膜，其埋入了所述第一线圈；第二绝缘膜，其形成于所述第一绝缘膜的上表面；保护膜，其形成于所述第二绝缘膜的上表面；第三绝缘膜，其形成于所述保护膜的上表面；第四绝缘膜，其形成于所述第三绝缘膜的上表面；以及第五绝缘膜，其形成于所述第四绝缘膜的上表面，所述第二电容器电极形成于所述第三绝缘膜与所述第四绝缘膜之间，所述第二线圈形成于所述第四绝缘膜与所述第五绝缘膜之间。
本公开的一方式的绝缘模块，其用于将栅极驱动器所包含的低压电路与高压电路绝缘，并具有连接在所述低压电路与所述高压电路之间的变压器芯片，其中，所述栅极驱动器对开关元件的栅极施加驱动电压信号，所述变压器芯片具有：绝缘层；变压器，其具有在所述绝缘层的厚度方向上分离地配置的第一线圈和第二线圈；以及电容器，其具有第一电容器电极和第二电容器电极，其中，所述第一电容器电极配置于所述第一线圈与所述第二线圈之间，并与所述第一线圈的第一接地端连接，所述第二电容器电极配置于所述第一电容器电极与所述第二线圈之间，并与所述第二线圈的第二接地端连接，所述绝缘层具有：第一绝缘膜，其埋入了所述第一线圈；第二绝缘膜，其形成于所述第一绝缘膜的上表面；保护膜，其形成于所述第二绝缘膜的上表面；第三绝缘膜，其形成于所述保护膜的上表面；第四绝缘膜，其形成于所述第三绝缘膜的上表面；以及第五绝缘膜，其形成于所述第四绝缘膜的上表面，所述第二电容器电极形成于所述第三绝缘膜与所述第四绝缘膜之间，所述第二线圈形成于所述第四绝缘膜与所述第五绝缘膜之间。
发明效果
根据本公开的一方式，可以提供一种能够降低针对要传递的信号的影响的绝缘变压器。
附图说明
图1是第一实施方式的栅极驱动器的示意性的电路图。
图2是表示第一实施方式的栅极驱动器的内部结构的俯视图。
图3是第一实施方式的栅极驱动器的变压器芯片的立体图。
图4是图3的变压器芯片的俯视图。
图5是表示图3的变压器芯片的第一线圈的概略剖视图。
图6是表示图3的变压器芯片的第二线圈的概略剖视图。
图7是表示图3的变压器芯片的第一电容器电极的概略剖视图。
图8是表示图3的变压器芯片的第二电容器电极的概略剖视图。
图9是变压器芯片搭载于低压裸片焊盘的状态下的图4的9-9线剖视图。
图10是表示比较例的栅极驱动器中的动作的电路图。
图11是表示本实施方式的栅极驱动器中的动作的电路图。
图12是表示变更例的变压器芯片的概略剖视图。
图13是表示变更例的变压器芯片的概略剖视图。
图14是表示变更例的变压器芯片的概略剖视图。
图15是表示变更例的变压器芯片的第一电容器电极的概略剖视图。
图16是表示变更例的变压器芯片的第一电容器电极的概略剖视图。
图17是表示变更例的变压器芯片的第一电容器电极的概略剖视图。
图18是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图19是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图20是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图21是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图22是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图23是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图24是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图25是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
图26是表示变更例的变压器芯片的第一线圈、第二线圈、虚设线圈、第一电容器电极及第二电容器电极的概略剖视图。
具体实施方式
[第一实施方式]
以下，参照附图对栅极驱动器的实施方式进行说明。
以下所示的实施方式例示用于将技术思想具体化的结构、方法，各结构部件的材质、形状、构造、配置、尺寸等不限于下述内容。此外，附图有时为了容易理解而将构成要素放大表示。构成要素的尺寸比例有时与实际的尺寸比例或其他附图中的尺寸比例不同。另外，在剖视图中，为了容易理解，有时省略了一部分构成要素的剖面线。
[栅极驱动器]
参照图1～图9，对一实施方式的栅极驱动器10进行说明。
图1简化表示栅极驱动器10的电路结构的一例。栅极驱动器10对开关元件的栅极施加驱动电压信号，例如应用于搭载于电动汽车、混合动力汽车的逆变器装置500。逆变器装置500具有：相互串联连接的一对开关元件501、502、栅极驱动器10、以及控制栅极驱动器10的ECU(Electronic Control Unit)503。开关元件501例如是与驱动电源连接的高侧的开关元件，开关元件502是低侧的开关元件。作为开关元件501、502，例如可举出SiMOSFET(SiMetal-Oxide-Semiconductor Field-Effect Transistor)、SiCMOSFET、IGBT(InsulatedGate Bipolar Transistor)等晶体管。本实施方式的栅极驱动器10对开关元件501的栅极施加驱动电压信号。此外，在以后的说明中，设为开关元件501、502使用了SiCMOSFET的情况进行说明。
栅极驱动器10按开关元件501、502设置，单独驱动使开关元件501、502。在本实施方式中，为了便于说明，对驱动开关元件501的栅极驱动器10进行说明。
栅极驱动器10具有：被施加第一电压V1的低压电路20、被施加比第一电压V1高的第二电压V2的高压电路30、以及设置在低压电路20与高压电路30之间的变压器40。即，低压电路20和高压电路30经由变压器40连接。第一电压V1和第二电压V2是直流电压。
本实施方式的栅极驱动器10构成为：根据来自ECU503的控制信号，从低压电路20经由变压器40向高压电路30传递信号，从高压电路30输出驱动电压信号。
作为从低压电路20传向高压电路30的信号，即从低压电路20输出的信号，例如是用于驱动开关元件501的信号，作为一例，可举出置位信号(SET)及复位信号(RESET)。置位信号是传递来自ECU503的控制信号的上升的信号，复位信号是传递来自ECU503的控制信号的下降的信号。也可以说置位信号和复位信号是用于生成开关元件501的驱动电压信号的信号。因此，置位信号和复位信号对应于“第一信号”。
更详细而言，低压电路20是构成为通过被施加第一电压V1而进行动作的电路。低压电路20是与ECU503电连接的电路，根据从ECU503输入的控制信号生成置位信号及复位信号。例如，低压电路20响应于控制信号的上升而生成置位信号，另一方面，响应于控制信号的下降而生成复位信号。并且，低压电路20向高压电路30发送所生成的置位信号和复位信号。
高压电路30是构成为通过被施加第二电压V2而进行动作的电路。高压电路30与开关元件501的栅极电连接。高压电路30根据从低压电路20接收到的置位信号以及复位信号，生成用于驱动开关元件501的驱动电压信号，并将该驱动电压信号施加于开关元件501的栅极。即，也可以说高压电路30根据从低压电路20输出的第一信号来生成施加于开关元件501的栅极的驱动电压信号。更详细而言，高压电路30根据置位信号生成接通(ON)开关元件501的驱动电压信号，将该驱动电压信号施加于开关元件501的栅极。另一方面，高压电路30根据复位信号生成断开(OFF)开关元件501的驱动电压信号，并将该驱动电压信号施加于开关元件501的栅极。这样，通过栅极驱动器10控制开关元件501的接通断开。
高压电路30例如具有被输入置位信号以及复位信号的RS型触发器电路、根据RS型触发器电路的输出信号而生成驱动电压信号的驱动器部。其中，高压电路30的具体电路结构能够任意地改变。
在本实施方式的栅极驱动器10中，通过变压器40使低压电路20与高压电路30绝缘。更详细而言，通过变压器40限制在低压电路20与高压电路30之间传递直流电压，另一方面，能够传递置位信号、复位信号等各种信号。
即，低压电路20与高压电路30绝缘的状态是指在低压电路20与高压电路30之间直流电压的传递被阻断的状态，允许低压电路20与高压电路30之间的信号的传递。
栅极驱动器10的绝缘耐压例如为2500Vrms以上且7500Vrms以下。本实施方式的栅极驱动器10的绝缘耐压为5000Vrms左右。但是，栅极驱动器10的绝缘耐压的具体数值不限于此，是任意的。
在本实施方式中，独立地设置低压电路20的接地GND1和高压电路30的接地GND2。以下，将低压电路20的接地GND1的电位设为第一基准电位，将高压电路30的接地GND2的电位设为第二基准电位。该情况下，第一电压V1是来自第一基准电位的电压，第二电压V2是来自第二基准电位的电压。第一电压V1例如为4.5V以上且5.5V以下，第二电压V2例如为9V以上且24V以下。
以下，对变压器40进行详细说明。
本实施方式的栅极驱动器10对应于从低压电路20朝向高压电路30传递的两种信号，而具有两个变压器40和两个电容器50。更详细而言，栅极驱动器10具有用于传递置位信号(SET)的变压器40以及电容器50、用于传递复位信号(RESET)的变压器40以及电容器50。以下，为了便于说明，将用于传递置位信号的变压器40以及电容器50设为“变压器40A”“电容器50A”。另外，将用于传递复位信号的变压器40以及电容器50设为“变压器40B”“电容器50B”。
栅极驱动器10具有：将低压电路20与变压器40A连接的低压信号线21A、、将低压电路20与变压器40B连接的低压信号线21B。因此，低压信号线21A将置位信号从低压电路20传递到变压器40A。低压信号线21B将复位信号从低压电路20传递到变压器40B。
栅极驱动器10具有：将变压器40A与高压电路30连接的高压信号线31A、、将变压器40B与高压电路30连接的高压信号线31B。因此，高压信号线31A将置位信号从变压器40A传递到高压电路30。高压信号线31B将复位信号从变压器40B传递到高压电路30。
变压器40A从低压电路20向高压电路30传递置位信号，另一方面，使低压电路20与高压电路30电绝缘。
变压器40A具有第一线圈41A和第二线圈42A。第一线圈41A和第二线圈42A相互电绝缘，且构成为能够磁耦合。
第一线圈41A通过低压信号线21A与低压电路20连接，另一方面，与低压电路20的接地GND1连接。即，第一线圈41A的第一端部与低压电路20电连接。第一线圈41A构成为能够对第一线圈41A的第一端部施加低压。第一线圈41A的第二端部与低压电路20的接地GND1电连接。因此，第一线圈41A的第二端部的电位为第一基准电位。第一基准电位例如为0V。
第二线圈42A通过高压信号线31A与高压电路30连接，另一方面，与高压电路30的接地GND2连接。即，第二线圈42A的第一端部与高压电路30电连接。第二线圈42A构成为能够对第二线圈42A的第一端部施加高压。第二线圈42A的第二端部与高压电路30的接地GND2电连接。因此，第二线圈42A的第二端部的电位为第二基准电位。高压电路30的接地GND2与开关元件501的源极连接。因此，第二基准电位随着逆变器装置500的驱动而变动，有时例如为600V以上。
变压器40B从低压电路20向高压电路30传递复位信号，另一方面，使低压电路20与高压电路30电绝缘。变压器40B具有第一线圈41B和第二线圈42B。第一线圈41B和第二线圈42B相互电绝缘，且构成为能够磁耦合。此外，变压器40B的连接结构与变压器40A的连接结构一样，因此，省略详细的说明。
电容器50A与变压器40A连接。详细而言，电容器50A连接在构成变压器40A的第一线圈41A与第二线圈42A之间。
电容器50A具有第一电容器电极51A和第二电容器电极52A。第一电容器电极51A及第二电容器电极52A配置在构成变压器40A的第一线圈41A与第二线圈42A之间。第一电容器电极51A与第一线圈41A的第二端部连接，第二电容器电极52A与第二线圈42A的第二端部连接。第一线圈41A的第二端部与低压电路20的接地GND1连接。即，第一线圈41A的第二端部为接地端。因此，第一电容器电极51A与第一线圈41A的接地端连接。第二线圈42A的第二端部与高压电路30的接地GND2连接。即，第二线圈42A的第二端部为接地端。因此，第二电容器电极52A与第二线圈42A的接地端连接。
电容器50B与变压器40B连接。详细而言，电容器50B连接在构成变压器40B的第一线圈41B与第二线圈42B之间。
电容器50B具有第一电容器电极51B和第二电容器电极52B。第一电容器电极51B及第二电容器电极52B配置在构成变压器40B的第一线圈41B与第二线圈42B之间。第一电容器电极51B与第一线圈41B的接地端连接。第二电容器电极52B与第二线圈42B的接地端连接。
图2示出表示栅极驱动器10的内部结构的俯视图的一例。此外，在图1中，简化表示栅极驱动器10的电路结构，因此，图2的栅极驱动器10的外部端子的数量比图1的栅极驱动器10的外部端子的数量多。在此，栅极驱动器10的外部端子的数量是指能够将栅极驱动器10与ECU503、开关元件501(参照图1)等栅极驱动器10的外部电子部件连接的外部电极的数量。另外，图2的栅极驱动器10中的从低压电路20向高压电路30传递信号的信号线的数量(后述的导线W1～W4的数量)比图1的栅极驱动器10的信号线的数量多。
如图2所示，栅极驱动器10是对多个半导体芯片进行了单封装化而成的半导体装置，例如安装于在逆变器装置500中设置的电路基板。此外，各开关元件501、502安装于与上述电路基板不同的安装基板。在该安装基板安装有冷却器。
栅极驱动器10的封装形式是SO(Small Outline)系，在本实施方式中是SOP(SmallOutline Package)。栅极驱动器10包含：作为半导体芯片的低压电路芯片60、高压电路芯片70以及变压器芯片80。低压电路芯片60搭载于低压引线框90。高压电路芯片70安装在高压引线框100。模制树脂110将各引线框90、100的一部分及各芯片60、70、80密封。此外，在本实施方式中，变压器芯片80对应于“绝缘变压器”。变压器芯片80及模制树脂110对应于使低压电路20与高压电路30绝缘的“绝缘模块”。另外，在图2中，为了便于说明栅极驱动器10的内部构造，用双点划线表示模制树脂110。另外，栅极驱动器10的封装形式能够任意地改变。
模制树脂110由具有电绝缘性的材料形成。该树脂例如是黑色的环氧树脂。模制树脂110形成为以z方向为厚度方向的矩形板状。模制树脂110具有4个树脂侧面111～114。更详细而言，模制树脂110具有作为x方向的两端面的树脂侧面111、112、作为y方向的两端面的树脂侧面113、114。x方向和y方向是与z方向正交的方向。x方向和y方向彼此正交。此外，在以后的说明中，俯视图是指从z方向观察。
低压引线框90及高压引线框100分别由具有导电性的材料形成。低压引线框90和高压引线框100由包含Cu(铜)、Fe(铁)等的材料形成。各引线框90、100设置成跨越模制树脂110的内外。
低压引线框90具有：配置在模制树脂110内的低压裸片焊盘91、配置成跨越模制树脂110的内外的多根低压引线92。各低压引线92构成与ECU503(参照图1)等外部电子设备电连接的外部端子。
在本实施方式中，在低压裸片焊盘91搭载有低压电路芯片60及变压器芯片80双方。在俯视图中，低压裸片焊盘91配置为其y方向的中央比模制树脂110的y方向的中央靠近树脂侧面113。在本实施方式中，低压裸片焊盘91不从模制树脂110露出。俯视图中的低压裸片焊盘91的形状是x方向为长边方向，y方向为短边方向的矩形状。
多根低压引线92在x方向上相互分离地排列。多根低压引线92中的配置于x方向的两端部的低压引线92分别与低压裸片焊盘91一体化。各低压引线92的一部分从树脂侧面113朝向模制树脂110的外侧突出。
高压引线框100具有：配置在模制树脂110内的高压裸片焊盘101、配置成跨越模制树脂110的内外的多根高压引线102。各高压引线102构成与开关元件501(参照图1)的栅极等外部电子设备电连接的外部端子。
高压电路芯片70搭载于高压裸片焊盘101。在俯视图中，高压裸片焊盘101配置成在y方向上比低压裸片焊盘91靠近树脂侧面114。在本实施方式中，高压裸片焊盘101不从模制树脂110露出。俯视图中的高压裸片焊盘101的形状是x方向为长边方向，y方向为短边方向的矩形状。
低压裸片焊盘91和高压裸片焊盘101在y方向上分离地排列。因此，也可以说y方向是两裸片焊盘91、101的排列方向。
根据搭载的半导体芯片的尺寸及数量，来设定低压裸片焊盘91及高压裸片焊盘101的y方向的尺寸。在本实施方式中，在低压裸片焊盘91搭载有低压电路芯片60及变压器芯片80，在高压裸片焊盘101搭载有高压电路芯片70。因此，低压裸片焊盘91的y方向的尺寸比高压裸片焊盘101的y方向的尺寸大。
多根高压引线102在x方向上相互分离地排列。多根高压引线102中的一对高压引线102与高压裸片焊盘101一体化。各高压引线102的一部分从树脂侧面114朝向模制树脂110的外侧突出。
在本实施方式中，高压引线102的数量与低压引线92的数量相同。从图2可知，多根低压引线92和多根高压引线102在与低压裸片焊盘91和高压裸片焊盘101的配置方向(y方向)正交的方向(x方向)上排列。此外，高压引线102的数量以及低压引线92的数量分别能够任意地改变。
在本实施方式中，低压裸片焊盘91被与低压裸片焊盘91一体化的一对低压引线92支承。高压裸片焊盘101被与高压裸片焊盘101一体化的一对高压引线102支承。因此，对各裸片焊盘91、101没有设置从树脂侧面111、112露出的悬挂引线。因此，能够增大低压引线框90与高压引线框100之间的绝缘距离。
低压电路芯片60、高压电路芯片70以及变压器芯片80在y方向上相互分离地排列。在y方向上从低压引线92朝向高压引线102依次排列低压电路芯片60、变压器芯片80及高压电路芯片70。
低压电路芯片60包含图1所示的低压电路20。俯视图中的低压电路芯片60的形状是具有短边以及长边的矩形状。在俯视图中，低压电路芯片60以长边沿着x方向，短边沿着y方向的方式搭载于低压裸片焊盘91。低压电路芯片60具有：在z方向上彼此朝向相反侧的芯片主面60s及芯片背面(省略图示)。低压电路芯片60的芯片背面通过焊料或Ag(银)膏等导电性接合材料与低压裸片焊盘91接合。
多个第一电极焊盘61、多个第二电极焊盘62和多个第三电极焊盘63形成在低压电路芯片60的芯片主面60s。各电极焊盘61～63与低压电路20电连接。
多个第一电极焊盘61配置在芯片主面60s中的比芯片主面60s的y方向的中央靠近低压引线92的位置。多个第一电极焊盘61在x方向上排列。多个第二电极焊盘62配置于芯片主面60s的y方向的两端部中的靠近变压器芯片80的端部。多个第二电极焊盘62在x方向上排列。多个第三电极焊盘63配置于芯片主面60s的x方向的两端部。
高压电路芯片70包含图1所示的高压电路30。俯视图中的高压电路芯片70的形状是具有短边和长边的矩形状。在俯视图中，高压电路芯片70以长边沿着x方向，短边沿着y方向的方式搭载于高压裸片焊盘101。高压电路芯片70具有在z方向上彼此朝向相反侧的芯片主面70s及芯片背面(省略图示)。高压电路芯片70的芯片背面通过导电性接合材料与高压裸片焊盘101接合。
多个第一电极焊盘71、多个第二电极焊盘72和多个第三电极焊盘73形成在高压电路芯片70的芯片主面70s。各电极焊盘71～73与高压电路30电连接。
多个第一电极焊盘71配置在芯片主面70s的y方向的两端部中的靠近变压器芯片80的端部。多个第一电极焊盘71在x方向上排列。多个第二电极焊盘72配置在芯片主面70s的y方向的两端部中的远离变压器芯片80的端部。即，多个第二电极焊盘72配置在芯片主面70s的y方向的两端部中的靠近高压引线102的端部。多个第二电极焊盘72在x方向上排列。多个第三电极焊盘73配置在芯片主面70s的x方向的两端部。
变压器芯片80包含图1所示的变压器40(40A、40B)以及电容器50(50A、50B)。俯视图中的变压器芯片80的形状是具有短边及长边的矩形状。在本实施方式中，在俯视图中，变压器芯片80以长边沿着x方向，短边沿着y方向的方式搭载于低压裸片焊盘91。
变压器芯片80配置在低压电路芯片60的y方向的旁边。变压器芯片80配置在比低压电路芯片60靠近高压电路芯片70的位置。即，变压器芯片80配置在低压电路芯片60与高压电路芯片70的y方向之间。
变压器芯片80具有：在z方向上彼此朝向相反侧的芯片主面80s及芯片背面80r(参照图9)。变压器芯片80的芯片背面80r通过导电性接合材料SD(参照图9)与低压裸片焊盘91接合。
如图2所示，在变压器芯片80的芯片主面80s形成多个第一电极焊盘81及多个第二电极焊盘82。这里，在本实施方式中，各第一电极焊盘81对应于“第一电极”，各第二电极焊盘82对应于“第二电极”。
多个第一电极焊盘81例如配置在芯片主面80s的y方向的两端部中的靠近低压电路芯片60的端部。多个第一电极焊盘81在x方向上排列。多个第二电极焊盘82例如配置在芯片主面80s的y方向的中央附近。多个第二电极焊盘82在x方向上排列。
如图4所示，变压器40A、40B及电容器50A、50B配置于在俯视图中芯片主面80s的y方向的中央附近。在俯视图中，多个第二电极焊盘82与变压器40A、40B及电容器50A、50B配置在相互不重叠的位置。各电极焊盘81、82与变压器40A、40B以及电容器50A、50B电连接。
如图2所示，为了使栅极驱动器10的绝缘耐压为预先设定的绝缘耐压，需要使各引线框90、100最接近的低压裸片焊盘91与高压裸片焊盘101相互分离。因此，在俯视图中，高压电路芯片70与变压器芯片80之间的距离比低压电路芯片60与变压器芯片80之间的距离大。
低压电路芯片60、变压器芯片80及高压电路芯片70分别与多根导线W1～W4连接。各导线W1～W4是由导线键合装置形成的键合导线(bonding wire)，例如由包含Au(金)、Al(铝)、Cu等的材料形成。
低压电路芯片60通过导线W1与低压引线框90电连接。更详细而言，低压电路芯片60的多个第一电极焊盘61和多个第三电极焊盘63与多根低压引线92通过导线W1连接。低压电路芯片60的多个第三电极焊盘63和多根低压引线92中的与低压裸片焊盘91一体化的一对低压引线92通过导线W1连接。由此，低压电路20与多根低压引线92(栅极驱动器10的外部电极中的与ECU503电连接的外部电极)电连接。在本实施方式中，与低压裸片焊盘91一体化的一对低压引线92构成接地端子，且通过导线W1将低压电路20与低压裸片焊盘91电连接。因此，低压裸片焊盘91为与低压电路20的接地GND1相等的电位。
高压电路芯片70和高压引线框100的多根高压引线102分别通过导线W4电连接。更详细而言，高压电路芯片70的多个第二电极焊盘72和多个第三电极焊盘73与高压引线102通过导线W4连接。由此，高压电路30与多根高压引线102(栅极驱动器10的外部电极中的与开关元件501等电连接的外部电极)电连接。在本实施方式中，与高压裸片焊盘101一体化的一对高压引线102构成接地端子，且高压电路30和高压裸片焊盘101通过导线W4电连接。因此，高压裸片焊盘101具有与高压电路30的接地GND2相等的电位。
变压器芯片80与低压电路芯片60通过导线W2连接，另一方面，与高压电路芯片70通过导线W3连接。更详细而言，变压器芯片80的多个第一电极焊盘81与低压电路芯片60的多个第二电极焊盘62通过导线W2连接。变压器芯片80的多个第二电极焊盘82与高压电路芯片70的多个第一电极焊盘71通过导线W3连接。
此外，变压器40A的第一线圈41A以及变压器40B的第一线圈41B(均参照图1)双方经由导线W2以及低压电路芯片60等与低压电路20的接地GND1电连接。变压器40A的第二线圈42A以及变压器40B的第二线圈42B(均参照图1)双方经由导线W3以及高压电路芯片70等与高压电路30的接地GND2电连接。
[变压器芯片的结构]
参照图3～图9，对变压器芯片80的结构的一例进行说明。
在以后的说明中，将从变压器芯片80的芯片背面80r朝向芯片主面80s的方向作为上方，将从芯片主面80s朝向芯片背面80r的方向作为下方。
图3是表示变压器芯片80的外观的立体图。
图4是变压器芯片80的俯视图，为了便于说明，分别用虚线表示变压器40A、40B及电容器50A、50B、后述的屏蔽电极86及虚设图案120、125。
图5是针对变压器芯片80在第一线圈41A、41B的z方向的位置用xy平面剖切而得的剖视图，表示第一线圈41A、41B的连接关系。图6是针对变压器芯片80在第二线圈42A、42B的z方向的位置用xy平面剖切而得的剖视图，表示第二线圈42A、42B的连接关系。此外，在图5以及图6中，为了方便，省略了剖面线。
图7是针对变压器芯片80在第一电容器电极51A、51B的z方向的位置用xy平面剖切而得的剖视图。图8是针对变压器芯片80在第二电容器电极52A、52B的z方向的位置用xy平面剖切而得的剖视图。此外，在图7以及图8中，为了方便，省略了剖面线。
图9是沿着图4的9-9线剖切的变压器芯片80的剖视图，表示变压器40A及电容器的截面构造。此外，在图9中，从附图的观察容易度的观点出发，省略一部分剖面线进行表示。
如图4所示，本实施方式的变压器芯片80具有两对变压器40A、40B及电容器50A、50B。更详细而言，变压器芯片80是对变压器40A、40B以及电容器50A、50B进行了单芯片化而成的半导体芯片。即，变压器芯片80与低压电路芯片60和高压电路芯片70(均参照图2)分开设置。
各对变压器40A、40B以及电容器50A、50B是相同的结构。并且，变压器40B与变压器40A一样地构成。另外，电容器50B与电容器50A一样地构成。因此，对于变压器40A及电容器50A，说明构造的详细情况，并省略变压器40B及电容器50B的说明。
如图4所示，变压器芯片80具有：与芯片主面80s及芯片背面80r双方正交的4个芯片侧面80a、80b、80c、80d。芯片侧面80a～80d设置在芯片主面80s与芯片背面80r的z方向之间。芯片侧面80a、80b构成变压器芯片80的y方向的两端面，芯片侧面80c、80d构成变压器芯片80的x方向的两端面。在俯视图中，芯片侧面80a、80b构成变压器芯片80的长边，芯片侧面80c、80d构成变压器芯片80的短边。在本实施方式中，芯片侧面80a是比芯片侧面80b靠近高压电路芯片70(参照图2)的侧面，芯片侧面80b是比芯片侧面80a靠近低压电路芯片60(参照图2)的侧面。
如图4、图9所示，变压器芯片80具有基板83和形成在基板83上的绝缘层84。
基板83例如由半导体基板构成。本实施方式的基板83由包含Si(硅)的材料形成。此外，基板83也可以使用宽带隙半导体、化合物半导体作为半导体基板。另外，基板83也可以代替半导体基板而使用由包含玻璃的材料形成的绝缘基板。
宽带隙半导体是具有2.0eV以上的带隙的半导体基板。宽带隙半导体可以是SiC(碳化硅)。化合物半导体可以是III-V族化合物半导体。化合物半导体可以包含AlN(氮化铝)、InN(氮化铟)、GaN(氮化镓)和GaAs(砷化镓)中的至少一种。
基板83具有：在z方向上彼此朝向相反侧的基板主面83s及基板背面83r。基板背面83r构成变压器芯片80的芯片背面80r。
如图9所示，本实施方式的绝缘层84具有：从基板83的基板主面83s沿z方向层叠的多个绝缘膜。多个绝缘膜包含：最下层的绝缘膜85L、层叠在最下层的绝缘膜85L之上的绝缘膜851～858。即，也可以说z方向是绝缘层84的厚度方向。另外，也可以说z方向是绝缘膜85L、851～858的层叠方向。绝缘层84形成在基板83的基板主面83s上。
绝缘膜851～854例如由包含SiO2(氧化硅)的材料形成。此外，绝缘膜851～854也可以形成为层叠多个膜。绝缘膜851～854也可以由薄膜和层间绝缘膜构成，该薄膜由包含SiN(氮化硅)、SiC、SiCN(硅碳氮)等的材料形成，该层间绝缘膜由包含SiO2的材料形成。绝缘膜851～853相当于第一绝缘膜。绝缘膜854相当于第二绝缘膜。绝缘膜855例如由包含SiN、SiC、SiCN等的材料形成。绝缘膜855相当于保护膜。绝缘膜856～858例如由聚酰亚胺树脂、酚醛树脂、聚酰胺树脂、环氧树脂等树脂材料形成。绝缘膜856相当于第三绝缘膜，绝缘膜857相当于第四绝缘膜，绝缘膜858相当于第五绝缘膜。此外，绝缘膜856～858也可以由互不相同的树脂材料形成。
最下层的绝缘膜85L形成在基板83之上，与基板83相接。
变压器芯片80具有：形成于绝缘层84内的屏蔽电极86。屏蔽电极86抑制水分向绝缘层84的浸入、绝缘层84的裂纹产生。屏蔽电极86设置于在俯视图中绝缘层84的外周部(变压器芯片80的外周部)。更详细而言，如图4～图8所示，屏蔽电极86设置成与芯片侧面80a～80d分离。在俯视图中，屏蔽电极86形成为带状，并沿着芯片侧面80a～80d延伸。在本实施方式中，俯视图中的屏蔽电极86的形状为矩形环状。屏蔽电极86将绝缘层84划分为内侧区域87和外侧区域88。在本实施方式中，如图9所示，最上层的绝缘膜858形成为在俯视图中跨越屏蔽电极86。即，也可以说最上层的绝缘膜858具有外侧区域88。
如图4所示，内侧区域87是被屏蔽电极86保护的绝缘层84的区域。俯视图中的内侧区域87的形状是x方向为长边方向，y方向为短边方向的矩形状。外侧区域88在俯视图中是包围内侧区域87的矩形环状的区域。外侧区域88在俯视图中是屏蔽电极86与芯片侧面80a～80d之间的区域。即，外侧区域88是包含芯片侧面80a～80d的矩形环状的区域。
如图9所示，屏蔽电极86在z方向上贯通绝缘层84。更详细而言，从与z方向正交的方向观察，屏蔽电极86设置为与变压器40A、40B的各线圈41A、41B、42A、42B及电容器50A、50B的电容器电极51A、51B、52A、52B重叠。在本实施方式中，屏蔽电极86在z方向上从绝缘膜851贯通至绝缘膜858。屏蔽电极86由包含适当选择Ti(钛)、TiN(氮化钛)、Au、Ag、Cu、Al及W(钨)中的一种或多种的材料形成。
在最下层的绝缘膜85L设置有在z方向上贯通最下层的绝缘膜85L的通孔89。通孔89配置于在俯视图中与屏蔽电极86重叠的位置，将屏蔽电极86与基板83连接。由此，屏蔽电极86与基板83电连接。通孔89例如可以由与屏蔽电极86相同的材料形成。
如图4所示，变压器40A、40B及电容器50A、50B埋入到绝缘层84内。变压器40A、40B以及电容器50A、50B配置于内侧区域87。从z方向观察，电容器50A配置为与变压器40A重叠，电容器50B配置为与变压器40B重叠。变压器40A、40B以及电容器50A、50B以在y方向上相互对齐的状态在x方向上相互分离地排列。也可以说变压器40A、40B以及电容器50A、50B在俯视图中在与排列各芯片60、70、80的方向正交的方向上排列。
如图4所示，在x方向上随着从芯片侧面80c朝向芯片侧面80d，交替地排列变压器40A及电容器50A、变压器40B及电容器50B。
如图5所示，变压器40A的第一线圈41A具有：第一线圈布线43A、与第一线圈布线43A的一个端部连接的第一接地端45、与第一线圈布线43A的另一个端部连接的第一信号端44A。变压器40B的第一线圈41B具有：第一线圈布线43B、与第一线圈布线43B的一个端部连接的第一接地端45、与第一线圈布线43B的另一个端部连接的第一信号端44B。第一接地端45相对于第一线圈41A和第一线圈41B构成为共同的端子。此外，也可以构成为在第一线圈41A和第一线圈41B分别设置第一接地端。
第一线圈布线43A、43B的形状在俯视图中为椭圆漩涡状。第一信号端44A、44B配置于第一线圈布线43A、43B的内侧。第一接地端45配置在变压器40A的第一线圈41A与变压器40B的第一线圈41B之间。第一线圈41A、41B由包含适当选择Ti、TiN、Au、Ag、Cu、Al以及W中的一个或者多个的材料构成。
第一信号端44A通过连接布线131A与图4所示的第一电极焊盘81A连接。第一信号端44B通过连接布线131B与图4所示的第一电极焊盘81B连接。第一接地端45通过连接布线131C与图4所示的第一电极焊盘81C连接。
如图6所示，变压器40A的第二线圈42A具有：第二线圈布线46A、与第二线圈布线46A的一个端部连接的第二接地端48、与第二线圈布线46A的另一个端部连接的第二信号端47A。变压器40B的第二线圈42B具有：第二线圈布线46B、与第二线圈布线46B的一个端部连接的第二接地端48、与第二线圈布线46B的另一个端部连接的第二信号端47B。第二接地端48相对于第二线圈42A和第二线圈42B构成为共同的端子。此外，也可以构成为在第二线圈42A和第二线圈42B分别设置第二接地端。
第二线圈布线46A、46B的形状在俯视图中为椭圆漩涡状。第二信号端47A、47B配置于第二线圈布线46A、46B的内侧。第二接地端48配置在变压器40A的第二线圈42A与变压器40B的第二线圈42B之间。第二线圈42A、42B由包含适当选择Ti、TiN、Au、Ag、Cu、Al、Ni(镍)、Pd(钯)和W中的1个或多个的材料构成。
第二信号端47A与图4所示的第二电极焊盘82A连接。第二信号端47B与图4所示的第二电极焊盘82B连接。第二接地端48与图4所示的第二电极焊盘82C连接。
在本实施方式中，第二线圈布线46A在俯视图中通过与图5所示的第一线圈布线43A相同的卷绕方向而形成。另外，第二线圈布线46A的匝数与第一线圈布线43A的匝数相同。在本实施方式中，第二线圈布线46B在俯视图中通过与图5所示的第一线圈布线43B相同的卷绕方向而形成。另外，第二线圈布线46B的匝数与第一线圈布线43B的匝数相同。
图7所示的电容器50A的第一电容器电极51A在俯视图中形成为与图5所示的第一线圈41A重叠。第一电容器电极51A由导电性材料形成。第一电容器电极51A更优选由非磁性体材料形成。作为非磁性体材料，适当选择Ti、TiN、TiW(钨钛)、Ta(钽)、TaN(氮化钽)、Cr(铬)、CrSi(硅化铬)、Au、Ag、Cu、Al及W中的一种或多种。此外，第一电容器电极51A也可以由上述材料以外的导电性材料形成。本实施方式的第一电容器电极51A由包含TiN的材料形成。
第一电容器电极51A具有：第一电极布线53A、第一电容器端部54A、第一电容器接地端55。第一电极布线53A与图5所示的第一线圈布线43A一样形成为椭圆漩涡状。第一电极布线53A形成为与图5所示的第一线圈41A的第一线圈布线43A相同的形状。即，第一电极布线53A设定为与第一线圈布线43A相同的线宽/线间隔比。
第一电极布线53A具有：沿着从第一电极布线53A的中心朝向第一电极布线53A的外侧的方向而形成的第一狭缝51As。通过该第一狭缝51As，第一电极布线53A形成为开放的环状。第一狭缝51As在第一电极布线53A中抑制电流环的形成。
第一电容器端部54A配置为与图5所示的第一线圈41A的第一信号端44A重叠。第一电容器端部54A形成为在俯视图中与第一信号端44A相同的形状。第一电容器端部54A配置于第一电极布线53A的内侧，并与第一电极布线53A连接。此外，第一电容器端部54A的形状也可以变更为任意的形状。另外，第一电容器端部54A也可以省略。
第一电容器接地端55配置为与图5所示的第一线圈41A的第一接地端45重叠。第一电容器接地端55在俯视图中形成为与第一接地端45相同的形状。第一电容器接地端55配置在电容器50A的第一电容器电极51A与电容器50B的第一电容器电极51B之间。第一电容器接地端55通过朝向第一电极布线53A的中心延伸的连接布线55A，与第一电极布线53A的各布线部分电连接。
图7所示的电容器50B的第一电容器电极51B在俯视图中形成为与图5所示的第一线圈41B重叠。第一电容器电极51B由导电性材料形成。第一电容器电极51B更优选由非磁性材料形成。作为非磁性材料，适当选择Ti、TiN、TiW、Ta、TaN、Cr、CrSi、Au、Ag、Cu、Al及W中的一种或多种。此外，第一电容器电极51B也可以由上述材料以外的导电性材料形成。本实施方式的第一电容器电极51B由包含TiN的材料形成。
第一电容器电极51B具有：第一电极布线53B、第一电容器端部54B、以及第一电容器接地端55。因此，第一电容器电极51A、51B与图5所示的第一线圈41A、41B一样，具有第一电容器接地端55作为共同的端子。
第一电极布线53B与图5所示的第一线圈布线43B一样形成为椭圆漩涡状。第一电极布线53B形成为与图5所示的第一线圈41B的第一线圈布线43B相同的形状。即，第一电极布线53B设定为与第一线圈布线43B相同的线宽/线间隔比。该第一电极布线53B具有：沿着从第一电极布线53B的中心朝向第一电极布线53B的外侧的方向而形成的第一狭缝51Bs。通过该第一狭缝51Bs，第一电极布线53B形成为开放的环状。第一狭缝51Bs在第一电极布线53B中抑制电流环的形成。
第一电容器端部54B配置为与图5所示的第一线圈41B的第一信号端44B重叠。第一电容器端部54B形成为在俯视图中与第一信号端44B相同的形状。第一电容器端部54B配置于第一电极布线53B的内侧，并与第一电极布线53B连接。此外，第一电容器端部54B的形状也可以变更为任意的形状。另外，第一电容器端部54B也可以省略。
第一电容器接地端55通过朝向第一电极布线53B的中心延伸的连接布线55B与第一电极布线53B的各布线部分电连接。
图8所示的电容器50A的第二电容器电极52A在俯视图中形成为与图6所示的第二线圈42A重叠。第二电容器电极52A由导电性材料形成。第二电容器电极52A更优选由非磁性材料形成。作为非磁性材料，适当选择Ti、TiN、TiW、Ta、TaN、Cr、CrSi、Au、Ag、Cu、Al及W中的一种或多种。此外，第二电容器电极52A也可以由上述材料以外的导电性材料形成。本实施方式的第二电容器电极52A由包含TiN的材料形成。
第二电容器电极52A具有：第二电极布线56A、第二电容器端部57A、第二电容器接地端58。第二电极布线56A与图6所示的第二线圈布线46A一样形成为椭圆漩涡状。第二电极布线56A形成为与图6所示的第二线圈42A的第二线圈布线46A相同的形状。即，第二电极布线56A设定为与第二线圈布线46A相同的线宽/线间隔比。
第二电极布线56A具有：沿着从第二电极布线56A的中心朝向第二电极布线56A的外侧的方向而形成的第二狭缝52As。通过该第二狭缝52As，第二电极布线56A形成为开放的环状。第二狭缝52As在第二电极布线56A中抑制电流环的形成。
第二电容器端部57A配置成与图6所示的第二线圈42A的第二信号端47A重叠。第二电容器端部57A在俯视图中形成为与第二信号端47A相同的形状。第二电容器端部57A配置于第二电极布线56A的内侧，并与第二电极布线56A连接。此外，第二电容器端部57A的形状也可以变更为任意的形状。另外，第二电容器端部57A也可以省略。
第二电容器接地端58配置为与图6所示的第二线圈42A的第二接地端48重叠。第二电容器接地端58在俯视图中形成为与第二接地端48相同的形状。第二电容器接地端58配置在电容器50A的第二电容器电极52A与电容器50B的第二电容器电极52B之间。第二电容器接地端58通过朝向第二电极布线56A的中心延伸的连接布线58A，与第二电极布线56A的各布线部分电连接。
图8所示的电容器50B的第二电容器电极52B在俯视图中形成为与图6所示的第二线圈42B重叠。第二电容器电极52B由导电性材料形成。第二电容器电极52B更优选由非磁性材料形成。作为非磁性材料，适当选择Ti、TiN、TiW、Ta、TaN、Cr、CrSi、Au、Ag、Cu、Al及W中的一种或多种。此外，第二电容器电极52B也可以由上述材料以外的导电性材料形成。本实施方式的第二电容器电极52B由包含TiN的材料形成。
第二电容器电极52B具有：第二电极布线56B、第二电容器端部57B、第二电容器接地端58。因此，第二电容器电极52A、52B与图6所示的第二线圈42A、42B一样，具有第二电容器接地端58作为共同的端子。
第二电极布线56B与图6所示的第二线圈布线46B一样形成为椭圆漩涡状。第二电极布线56B形成为与图6所示的第二线圈42B的第二线圈布线46B相同的形状。即，第二电极布线56B设定为与第二线圈布线46B相同的线宽/线间隔比。该第二电极布线56B具有：沿着从第二电极布线56B的中心朝向第二电极布线56B的外侧的方向而形成的第二狭缝52Bs。通过该第二狭缝52Bs，第二电极布线56B形成为开放的环状。第二狭缝52Bs在第二电极布线56B中抑制电流环的形成。
第二电容器端部57B配置为与图6所示的第二线圈42B的第二信号端47B重叠。第二电容器端部57B在俯视图中形成为与第二信号端47B相同的形状。第二电容器端部57B配置在第二电极布线56B的内侧，并与第二电极布线56B连接。此外，第二电容器端部57B的形状也可以变更为任意的形状。另外，第二电容器端部57B也可以省略。
第二电容器接地端58通过朝向第二电极布线56B的中心延伸的连接布线58B与第二电极布线56B的各布线部分电连接。
在z方向上，第二线圈42A位于比第一线圈41A远离基板83的位置。换言之，也可以说第二线圈42A位于比第一线圈41A靠上方的位置。另外，也可以说第一线圈41A配置于比第二线圈42A靠近基板83的位置。在本实施方式中，第一线圈41A与第二线圈42A的z方向之间的距离比第一线圈41A与基板83的基板主面83s之间的距离大。
如图9所示，电容器50A的第一电容器电极51A及第二电容器电极52A配置在变压器40A的第一线圈41A与第二线圈42A之间。第一电容器电极51A和第二电容器电极52A在z方向上相互对置配置。
如图9所示，变压器40A的第一线圈41A埋入到绝缘膜853。在绝缘膜853形成有在z方向上贯通绝缘膜853的线圈槽141。构成第一线圈41A的导电层埋入到绝缘膜853的线圈槽141。由此，可以说第一线圈41A埋入到绝缘膜853。
变压器40的第二线圈42A形成于绝缘膜857的上表面，被绝缘膜858覆盖。由此，第二线圈42A形成在绝缘膜857与绝缘膜858之间。另外，可以说第二线圈42A埋入到绝缘膜857。并且，可以说变压器40A的第一线圈41A和第二线圈42A隔着绝缘膜854～857在z方向上相互对置配置。
如图9所示，第一线圈41A的上表面被绝缘膜854覆盖。绝缘膜854例如由包含SiN的材料形成。
电容器50A的第一电容器电极51A形成于绝缘膜855的上表面。第一电容器电极51A被绝缘膜856覆盖。因此，可以说第一电容器电极51A形成于绝缘膜855与绝缘膜856之间。由此，也可以说第一线圈41A及第一电容器电极51A埋入到绝缘膜855。
绝缘膜854、855介于第一线圈41A与第一电容器电极51A之间。绝缘膜855的膜厚例如为1μm。绝缘膜854的膜厚设定为比绝缘膜855的膜厚薄。
如图9所示，电容器50A的第二电容器电极52A形成于绝缘膜856的上表面。第二电容器电极52A被绝缘膜857覆盖。因此，可以说第二电容器电极52A形成在绝缘膜856与绝缘膜857之间。绝缘膜857的膜厚例如为1μm以上且4μm以下。如上所述，第二线圈42A形成于绝缘膜857的上表面。第二线圈42A被绝缘膜858覆盖。因此，可以说第二线圈42A和第二电容器电极52A埋入到绝缘膜858。
第一电容器电极51A与第二电容器电极52A之间的距离由介于第一电容器电极51A与第二电容器电极52A之间的绝缘膜856的膜厚决定。该距离根据变压器芯片80的绝缘耐压、电场强度而适当设定。此外，在由多个绝缘膜构成绝缘膜856时，也可以根据层叠的绝缘膜的层数来决定第一电容器电极51A与第二电容器电极52A之间的距离。
如图9所示，第一电容器电极51A与第一线圈41A电连接。
第一线圈41A具有：第一线圈布线43A、第一信号端44A以及第一接地端45。第一电容器电极51A具有：第一电极布线53A、第一电容器端部54A以及第一电容器接地端55。第一电极布线53A与第一线圈布线43A在z方向上相互重叠。第一电容器端部54A与第一信号端44A在z方向上相互重叠。第一电容器接地端55与第一接地端45在z方向上相互重叠。
第一电容器电极51A的第一电容器接地端55与第一线圈41A的第一接地端45连接。第一线圈41A和第一电容器电极51A通过贯通绝缘膜854、855的多个通孔137电连接。
如图9所示，第二电容器电极52A与第二线圈42A电连接。
第二线圈42A具有：第二线圈布线46A、第二信号端47A以及第二接地端48。第二电容器电极52A具有：第二电极布线56A、第二电容器端部57A以及第二电容器接地端58。第二电极布线56A与第二线圈布线46A在z方向上相互重叠。第二电容器端部57A与第二信号端47A在z方向上相互重叠。第二电容器接地端58与第二接地端48在z方向上相互重叠。
第二电容器电极52A的第二电容器接地端58与第二线圈42A的第二接地端48连接。第二电容器电极52A与第二线圈42A之间的绝缘膜857具有：使第二电容器电极52A的第二电容器接地端58的一部分露出的第二开口部857X。第二线圈42A的第二接地端48具有：在第二开口部857X内与第二电容器电极52A的第二电容器接地端58相接的部分。因此，第二线圈42A的第二接地端48通过第二开口部857X与第二电容器电极52A的第二电容器接地端58电连接。
如图4所示，在俯视图中，多个第一电极焊盘81和多个第二电极焊盘82分别配置在内侧区域87内。
如图9所示，各电极焊盘81、82形成在最上层的绝缘膜858之上。在本实施方式中，各电极焊盘81及各电极焊盘82相对于变压器40A、40B的第二线圈42A、42B配置于远离基板83的位置。换言之，各电极焊盘81和各电极焊盘82位于比变压器40A、40B的第二线圈42A、42B靠上方的位置。在本实施方式中，第一线圈41A与第二线圈42A之间的距离比第二线圈42A与各电极焊盘81、82的z方向之间的距离大。
如图4所示，在俯视图中，多个第一电极焊盘81分别配置在：与2个变压器40A及2个变压器40B在x方向上对齐的位置、和变压器40A与变压器40B的x方向之间。多个第一电极焊盘81在y方向上配置在比变压器40A、40B靠近芯片侧面80b的位置。换言之，多个第一电极焊盘81配置在变压器40A、40B与芯片侧面80b的y方向之间。在俯视图中，也可以说多个第一电极焊盘81配置在比变压器40A、40B靠近低压引线92(参照图2)的位置。
以下，为了方便，将配置在与变压器40A在x方向上对齐的位置的第一电极焊盘81设为第一电极焊盘81A。将配置在与变压器40B在x方向上对齐的位置的第一电极焊盘81设为第一电极焊盘81B。将配置于变压器40A与变压器40B的x方向之间的第一电极焊盘81设为第一电极焊盘81C。此外，在对第一电极焊盘81A～81C共同的事项进行说明时，作为第一电极焊盘81来进行说明。
从y方向观察，第一电极焊盘81A配置在与变压器40A重叠的位置。从y方向观察，第一电极焊盘81B配置在与变压器40B重叠的位置。从y方向观察，第一电极焊盘81C配置在与变压器40A和变压器40B的x方向之间的部分重叠的位置。多个第一电极焊盘81A～81C以在y方向上相互对齐的状态在x方向上相互分离地排列。
如图4所示，在俯视图中，多个第二电极焊盘82分别配置在：各变压器40A、40B内、和变压器40A与变压器40B的x方向之间。从x方向观察，多个第二电极焊盘82配置在与变压器40A、40B重叠的位置。以下，为了方便，将变压器40A内的第二电极焊盘82设为第二电极焊盘82A，将变压器40B内的第二电极焊盘82设为第二电极焊盘82B，将变压器40A与变压器40B之间的第二电极焊盘设为第二电极焊盘82C。此外，在对第二电极焊盘82A～82C共同的事项进行说明时，作为第二电极焊盘82来进行说明。
第二电极焊盘82A配置于在变压器40A的椭圆漩涡状的第二线圈42A形成的内侧的空间。第二电极焊盘82B配置于在变压器40B的椭圆漩涡状的第二线圈42A形成的内侧空间。第二电极焊盘82C配置在变压器40A与变压器40B的x方向之间。各第二电极焊盘82A～82C由在x方向上相邻的一对电极焊盘构成。各第二电极焊盘82A～82C以在y方向上相互对齐的状态在x方向上相互分离地排列。
如图4、图5以及图9所示，第一电极焊盘81A与变压器40A的第一线圈41A电连接。第一电极焊盘81C与变压器40A的第一线圈41A电连接。图4、图5所示的第一电极焊盘81B与变压器40B的第一线圈41B电连接。第一电极焊盘81C与变压器40B的第一线圈41B电连接。即，第一电极焊盘81C是在变压器40A和变压器40B中共同的电极焊盘。
如图4、图6及图9所示，第二电极焊盘82A与变压器40A的第二线圈42A单独地电连接。第二电极焊盘82C与变压器40A的第二线圈42A电连接。图4、图6所示的第二电极焊盘82B与变压器40B的第二线圈42B电连接。第二电极焊盘82C与变压器40B的第二线圈42B电连接。即，第二电极焊盘82C是在变压器40A和变压器40B中共同的电极焊盘。
如图5及图6所示，变压器芯片80具有：用于分别连接各电极焊盘81A～81C、82A～82C和变压器40A、40B的各线圈41A、41B、42A、42B的连接布线。在本实施方式中，该连接布线包含：将第一电极焊盘81A～81C与第一线圈41A、41B连接的连接布线131A、131B、131C。各连接布线131A～131C设置在内侧区域87内。各连接布线131A～131C由包含适当选择Ti、TiN、Au、Ag、Cu、Al及W中的一种或多种的材料构成。
如图5所示，连接布线131A是将第一电极焊盘81A与变压器40A的第一线圈41A的第一信号端44A连接的布线。连接布线131B是将第一电极焊盘81B与变压器40B的第一线圈41B的第一信号端44B连接的布线。连接布线131C是将第一电极焊盘81C与变压器40A的第一线圈41A的第二端部及变压器40B的第一线圈41B的第二端部连接的布线。连接布线131C相当于第一电压布线。第一电极焊盘81C相当于第一接地电极。此外，连接布线131A～131C是彼此相同的构造。因此，以下对连接布线131A的结构进行说明，省略连接布线131B、131C的详细说明。
如图9所示，连接布线131A具有：以贯通绝缘层84的方式沿z方向延伸的第一布线部132A、沿y方向延伸的第二布线部133A。
第一布线部132A配置于在俯视图中与第一电极焊盘81A重叠的位置，并与第一电极焊盘81A连接。第一布线部132A从最上层的绝缘膜858贯通到比最下层的绝缘膜85L高一层的绝缘膜851。第一布线部132A具有平板状的布线部和多个通孔。布线部分别设置在与设置各线圈41A、42A的绝缘膜851、854相同的位置。通孔分别设置在两布线部的z方向之间、上方的布线部与第一电极焊盘81A之间、以及下方的布线部与第二布线部133A之间。
第二布线部133A设置在比第一布线部132A靠近基板83的位置。第二布线部133A设置在比第一线圈41A靠近基板83的位置。在本实施方式中，第二布线部133A设置于比最下层的绝缘膜85L高一层的绝缘膜851。第二布线部133A的x方向的两端部中的靠近变压器芯片80的芯片侧面80b的第一端部设置于在俯视图中与第一布线部132A重叠的位置。第二布线部133A与第一布线部132A连接。在第二布线部133A中，第一端部的相反侧的第二端部设置于在俯视图中与变压器40A的第一线圈41A重叠的位置。详细而言，第二端部设置于在俯视图中与变压器40A的第一线圈41A所包含的第一信号端44A重叠的位置。第二布线部133A具有：将第二布线部133A与第一信号端44A连接的多个通孔134A。
如图9所示，连接布线131C具有：以贯通绝缘层84的方式沿z方向延伸的第一布线部132C、沿y方向延伸的第二布线部133C。
第一布线部132C与连接布线131A的第一布线部132A同样地构成。
第一布线部132C配置于在俯视图中与第一电极焊盘81C重叠的位置，并与第一电极焊盘81C连接。第一布线部132C从最上层的绝缘膜858贯通到比最下层的绝缘膜85L高一层的绝缘膜851。第一布线部132C具有平板状的布线部和多个通孔。布线部分别设置在与设置各线圈41A、42A的绝缘膜851、854相同的位置。通孔分别设置在两布线部的z方向之间、上方的布线部与第一电极焊盘81A之间、以及下方的布线部与第二布线部133C之间。
第二布线部133C设置在比第一布线部132C靠近基板83的位置。第二布线部133C设置在比第一线圈41A靠近基板83的位置。在本实施方式中，第二布线部133C设置于比最下层的绝缘膜85L高一层的绝缘膜851。第二布线部133C的x方向的两端部中的靠近变压器芯片80的芯片侧面80b的第一端部，设置于在俯视图中与第一布线部132C重叠的位置。第二布线部133C与第一布线部132C连接。在第二布线部133C中，第一端部的相反侧的第二端部设置于在俯视图中与变压器40A的第一线圈41A重叠的位置。详细而言，第二端部设置于在俯视图中与变压器40A的第一线圈41A所包含的第一接地端45重叠的位置。第二布线部133C具有：将第二布线部133C与第一信号端44A连接的多个通孔134C。连接布线131C的第二布线部133C通过贯通最下层的绝缘膜85L的通孔136而与基板83电连接。此外，通孔136也可以省略。
如图9所示，第二电极焊盘82A通过埋入到最上层的绝缘膜858的通孔135A而与第二线圈42A的第二信号端47A电连接。
第二电极焊盘82C通过埋入到最上层的绝缘膜858的通孔135C而与第二线圈42A的第二接地端48电连接。
如图4及图6所示，在本实施方式中，变压器芯片80具有：设置在变压器40A、40B的第二线圈42A、42B的周围的虚设图案120。虚设图案120是虚设线圈图案。
虚设图案120设置于内侧区域87，具有：第一虚设图案121、第二虚设图案122以及第三虚设图案123。各虚设图案121～123由包含适当选择Ti、TiN、Au、Ag、Cu、Al及W中的一种或多种的材料构成。
第一虚设图案121设置于在俯视图中变压器40A的第二线圈42A与变压器40B的第二线圈42B的x方向之间的区域。第一虚设图案121以与第二线圈42A、42B不同的图案形成。第一虚设图案121与第二线圈42A的第二接地端48电连接。此外，第一虚设图案121与两个第二线圈42A的第二接地端48中的至少一个电连接即可。这样，第一虚设图案121与第二线圈42A、42B为相同电位。因此，随着第二线圈42A、42B的第二基准电位的变化，有时第一虚设图案121的电压与第二线圈42B一样变得比第一线圈41B高。
虽未图示，但第一虚设图案121在z方向上配置于与第二线圈42A、42B对齐的位置。即，第一虚设图案121配置在比第一线圈41A、41B远离基板83的位置。即，也可以说虚设图案120设置在变压器40A、40B中的靠近变压器芯片80的芯片主面80s的线圈周围。
第一虚设图案121为与第二线圈42A、42B相同的电压，由此，能够抑制第二线圈42A、42B与第一虚设图案121之间的电压下降。因此，能够抑制针对第二线圈42A、42B的电场集中。
如图6所示，第三虚设图案123在俯视图中形成为包围变压器40A、40B的第二线圈42A、42B。第三虚设图案123与第一虚设图案121电连接。因此，第三虚设图案123与第一虚设图案121一样，随着第二线圈42B的第二基准电位的变化，有时第三虚设图案123的电压变得比第一线圈41B高。
如图9所示，第三虚设图案123在z方向上配置于与第二线圈42A对齐的位置。另外，虽未图示，但第三虚设图案123在z方向上配置于与第二线圈42B对齐的位置。即，第三虚设图案123配置在比第一线圈41A、41B远离基板83的位置。这样，各虚设图案121～123在z方向上配置于相互对齐的位置。
第三虚设图案123为与第二线圈42A、42B相同的电压，由此，能够抑制第二线圈42A、42B与第三虚设图案123之间的电压下降。因此，能够抑制针对第二线圈42A、42B的电场集中。
如图6所示，第二虚设图案122在俯视图中形成为包围第三虚设图案123。第二虚设图案122独立于第二线圈42A、42B。即，第二虚设图案122不与第二线圈42A、42B电连接。
如图9所示，第二虚设图案122在z方向上配置于与第二线圈42A对齐的位置。另外，虽未图示，但第二虚设图案122在z方向上配置于与第二线圈42B对齐的位置。即，第二虚设图案122配置在比第一线圈41A、41B远离基板83的位置。第二虚设图案122能够抑制第二线圈42A、42B周围的电场强度增加，并且能够抑制针对第二电极焊盘82A～82C的电场集中。
如图8所示，在本实施方式中，变压器芯片80具有：在电容器50A、50B的第二电容器电极52A、52B的周围设置的虚设图案125。该虚设图案125与上述的虚设图案120同样地构成。虚设图案125具有：沿着从虚设图案125的内侧朝向虚设图案125的外侧的方向而形成的狭缝。该狭缝抑制虚设图案125中的电流环的形成。虚设图案125是虚设电极图案。
详细而言，虚设图案125设置于内侧区域87，具有：第一虚设图案126、第二虚设图案127以及第三虚设图案128。各虚设图案126～128例如由与第二电容器电极52A相同的材料形成。
第一虚设图案126在俯视图中设置于电容器50A的第二电容器电极52A与电容器50B的第二电容器电极52B的x方向之间的区域。第一虚设图案126以与第二电容器电极52A、52B不同的图案而形成。第一虚设图案126与第二电容器电极52A的第二电容器接地端58电连接。此外，第一虚设图案126与两个第二电容器电极52A的第二电容器接地端58中的至少一个电连接即可。这样，第一虚设图案126与第二电容器电极52A、52B为相同电位。因此，随着第二电容器电极52A、52B的第二基准电位的变化，有时第一虚设图案126的电压与第二电容器电极52B一样变得比第一电容器电极51B高。
虽未图示，但第一虚设图案126在z方向上配置于与第二电容器电极52A、52B对齐的位置。即，第一虚设图案126配置在比第一电容器电极51A、51B远离基板83的位置。即，也可以说虚设图案125设置在电容器50A、50B中的靠近变压器芯片80的芯片主面80s的线圈周围。
第一虚设图案126为与第二电容器电极52A、52B相同的电压，由此，能够抑制第二电容器电极52A、52B与第一虚设图案126之间的电压下降。因此，能够抑制针对第二电容器电极52A、52B的电场集中。
如图8所示，第三虚设图案128在俯视图中形成为包围电容器50A、50B的第二电容器电极52A、52B。第三虚设图案128与第一虚设图案126电连接。因此，第三虚设图案128与第一虚设图案126一样，随着第二电容器电极52B的第二基准电位的变化，有时第三虚设图案128的电压变得比第一电容器电极51B高。
如图9所示，第三虚设图案128在z方向上配置于与第二电容器电极52A对齐的位置。另外，虽未图示，但第三虚设图案128在z方向上配置于与第二电容器电极52B对齐的位置。即，第三虚设图案128配置在比第一电容器电极51A、51B远离基板83的位置。这样，各虚设图案126～128配置于在z方向上相互对齐的位置。
第三虚设图案128为与第二电容器电极52A、52B相同的电压，由此，能够抑制第二电容器电极52A、52B与第三虚设图案128之间的电压下降。因此，能够抑制针对第二电容器电极52A、52B的电场集中。
如图8所示，第二虚设图案127在俯视图中形成为包围第三虚设图案128。第二虚设图案127独立于第二电容器电极52A、52B。即，第二虚设图案127不与第二电容器电极52A、52B电连接。
如图9所示，第二虚设图案127在z方向上配置于与第二电容器电极52A对齐的位置。另外，虽未图示，但第二虚设图案127在z方向上配置于与第二电容器电极52B对齐的位置。即，第二虚设图案127配置在比第一电容器电极51A、51B远离基板83的位置。第二虚设图案127能够抑制第二电容器电极52A、52B周围的电场强度增加，并且能够抑制针对第二电极焊盘82A～82C的电场集中。
如图9所示，变压器芯片80具有保护膜150及钝化膜160。保护膜150形成于绝缘层84的表面84s。保护膜150是保护绝缘层84的膜。保护膜150例如是由包含氧化硅的材料形成的膜。
钝化膜160是变压器芯片80的表面保护膜。钝化膜160例如由包含氮化硅的材料形成。作为包含氮化硅的材料，例如可举出SiN及SiCN。在本实施方式中，钝化膜160由包含SiN的材料形成。钝化膜160构成变压器芯片80的芯片主面80s。
第一电极焊盘81和第二电极焊盘82被保护膜150和钝化膜160覆盖。保护膜150和钝化膜160具有：使第一电极焊盘81和第二电极焊盘82的一部分露出的开口部。由此，第一电极焊盘81具有用于连接导线W2的露出面。另外，第二电极焊盘82具有用于连接导线W3的露出面。
如图3、图4所示，变压器芯片80具有：形成在钝化膜160上的树脂层180。树脂层180例如由包含聚酰亚胺(PI)的材料形成。树脂层180被分离槽183分离为内侧树脂层181和外侧树脂层182。如图4所示，在俯视图中，分离槽183形成为包围变压器40A、40B。树脂层180具有：使第一电极焊盘81露出的第一树脂开口部184、使第二电极焊盘82露出的第二树脂开口部185。
(作用)
对本实施方式的栅极驱动器10的作用进行说明。
(比较例)
首先，对针对本实施方式的栅极驱动器10的比较例进行说明。
图10表示比较例的栅极驱动器10R。该比较例的栅极驱动器10R不具有图1所示的电容器50(电容器50A、50B)。在该栅极驱动器10R中，在变压器40A的第一线圈41A与第二线圈42A之间的寄生电容C1中流过的电流iC1产生针对从低压电路20传向高压电路30的置位信号的噪声，有时产生误动作。同样地，在变压器40B的第一线圈41B与第二线圈42B之间的寄生电容C2中流过的电流Ic2产生针对从低压电路20传向高压电路30的复位信号的噪声，有时产生误动作。
作为防止该电流iC1、iC2引起的误动作的方法，高压电路30具有遮蔽噪声的电路。遮蔽电路例如在接收到复位信号(RESET)后，将信号的接收遮蔽一定时间。由此，通过上述的寄生电容C1、C2来防止在第二线圈42A、42B中流过的电流iC1、iC2引起的误动作。
然而，寄生电容C1、C2的电容值有时根据每个栅极驱动器10R、动作状态等而不同。即，寄生电容C1、C2的电容值不定。因此，叠加在置位信号和复位信号的噪声的位置有时发生变化。因此，在高压电路30中，需要与可能产生噪声的位置匹配地设定较长的遮蔽期间。遮蔽期间无法进行信号传递，因此，成为阻碍从低压电路20向高压电路30传递信号的高速化的主要原因。此外，在从高压电路30向低压电路20传递信号时，也产生同样的问题。因此，在低压电路20中，也与高压电路30一样需要遮蔽电路。
图11表示本实施方式的栅极驱动器10的动作。
如上所述，本实施方式的栅极驱动器10具备：具有第一线圈41A以及第二线圈42A的变压器40A、具有第一线圈41B以及第二线圈42B的变压器40B。另外，本实施方式的栅极驱动器10具有：连接于第一线圈41A的接地端与第二线圈42A的接地端之间的电容器50A、以及连接于第一线圈41B的接地端与第二线圈42B的接地端之间的电容器50B。
电容器50A的第一电容器电极51A与第一线圈41A电连接，为同电位。电容器50A的第二电容器电极52A与第二线圈42A电连接，为同电位。电容器50B的第一电容器电极51B与第一线圈41B电连接，为同电位。电容器50B的第二电容器电极52B与第二线圈42B电连接，为同电位。
利用变压器40A和变压器40B，例如从低压电路20向高压电路30传递置位信号(SET)和复位信号(RESET)。
此时，在变压器40A的第一线圈41A中，根据从低压电路20输出的置位信号而流过电流i1A。在与第一线圈41A磁耦合的第二线圈42A中流过电流i2A。高压电路30通过该电流i2A生成脉冲信号，即接收到置位信号。
在电容器50A的第一电容器电极51A与第二电容器电极52A之间流过基于置位信号的电流iCA。该电流iCA从第二电容器电极52A流向第二线圈42A的接地端即接地GND2。因此，针对在变压器40A的第二线圈42A中流过的电流i2A，能够降低在电容器50A中流过的电流iCA的影响。因此，能够降低针对低压电路20与高压电路30之间的信号传递的影响。
同样地，在变压器40B的第一线圈41B中，根据从低压电路20输出的复位信号而流过电流i1B。在与第一线圈41B磁耦合的第二线圈42B中流过电流i2B。高压电路30通过该电流i2B生成脉冲信号，即接收到复位信号。
在电容器50B的第一电容器电极51B与第二电容器电极52B之间流过基于复位信号的电流iCB。该电流iCB从第二电容器电极52B流向第二线圈42B的接地端即接地GND2。因此，针对在变压器40B的第二线圈42B中流过的电流i2B，能够降低在电容器50B中流过的电流iCB的影响。因此，能够降低针对低压电路20与高压电路30之间的信号传递的影响。
相对于置位信号的电流i，电流iCA以与变压器40A的阻抗值和电容器50A的电容值对应的相位延迟进行流动。同样地，相对于复位信号的电流i，电流iCB以与变压器40B的阻抗值和电容器50B的电容值对应的相位延迟进行流动。因此，即使在电流iCA、iCB影响到高压电路30的信号接收时，只要与电流iCA、iCB的时间匹配地设定遮蔽期间即可，该遮蔽期间的长度比寄生电容C1的情况短。因此，能够降低对信号传递高速化的影响。
(效果)
根据本实施方式的栅极驱动器10，能够得到以下的效果。
(1)变压器芯片80，具有：变压器40A及变压器40B、电容器50A及电容器50B、以及绝缘层84。绝缘层84包含绝缘膜856～858。电容器50A具有：配置在变压器40A的第一线圈41A与第二线圈42A之间的第一电容器电极51A及第二电容器电极52A。电容器50B具有：配置在变压器40B的第一线圈41B与第二线圈42B之间的第一电容器电极51B及第二电容器电极52B。第一电容器电极51A、51B与第一线圈41A、41B的第一接地端45连接。第二电容器电极52A、52B与第二线圈42A、42B的第二接地端48连接。第二电容器电极52A形成在绝缘膜856与绝缘膜857之间，第二线圈42A形成在绝缘膜857与绝缘膜858之间。
根据该结构，利用变压器40A和变压器40B，例如从低压电路20向高压电路30传递置位信号(SET)和复位信号(RESET)。根据置位信号而在电容器50A中流过的电流iCA，从第二电容器电极52A流向第二线圈42A的接地端即接地GND2。因此，针对在变压器40A的第二线圈42A流过的电流i2A，能够降低在电容器50A流过的电流iCA的影响。因此，能够降低针对低压电路20与高压电路30之间的信号传递的影响。
另外，根据复位信号而在电容器50B中流过的电流iCB，从第二电容器电极52B流向第二线圈42B的接地端即接地GND2。因此，针对在变压器40B的第二线圈42B流过的电流i2B，能够降低在电容器50B流过的电流iCB的影响。因此，能够降低针对低压电路20与高压电路30之间的信号传递的影响。
(2)相对于置位信号的电流i，在电容器50A中流过的电流iCA以与变压器40A的阻抗值和电容器50A的电容值对应的相位延迟进行流动。相对于复位信号的电流i，在电容器50B中流过的电流iCB以与变压器40B的阻抗值和电容器50B的电容值对应的相位延迟进行流动。因此，即使在电流iCA、iCB影响到高压电路30的信号接收时，只要与电流iCA、iCB的相位匹配地设定遮蔽期间即可，能够使高压电路30中的设计变得容易。该遮蔽期间的长度比寄生电容C1的情况短。因此，能够降低对信号传递高速化的影响。
(3)在俯视图中，在第二线圈42A、42B的周围设置有虚设图案120。根据该结构，能够缓和对第二线圈42A、42B的电场集中。
(4)在俯视图中，在第二电容器电极52A、52B的周围设置有虚设图案125。根据该结构，能够缓和对第二电容器电极52A、52B的电场集中。
(5)栅极驱动器10具有：低压电路20，其构成为通过被施加第一电压V1而进行动作；高压电路30，其构成为通过被施加比第一电压V1高的第二电压V2而进行动作；以及变压器芯片80。低压电路20和高压电路30经由变压器芯片80连接，构成为经由变压器芯片80传递信号。变压器芯片80具有：变压器40A及变压器40B、电容器50A及电容器50B。电容器50A具有：配置在变压器40A的第一线圈41A与第二线圈42A之间的第一电容器电极51A及第二电容器电极52A。电容器50B具有：配置在变压器40B的第一线圈41B与第二线圈42B之间的第一电容器电极51B及第二电容器电极52B。第一电容器电极51A、51B与第一线圈41A、41B的第一接地端45连接。第二电容器电极52A、52B与第二线圈42A、42B的第二接地端48连接。根据该结构，能得到与上述(1)一样的效果，因此，能得到降低了针对要传递的信号的影响的栅极驱动器10。
(6)作为栅极驱动器10具有变压器40及电容器50的结构，例如考虑设为包含低压电路20和变压器40及电容器50的低压电路芯片的结构。另外，考虑采用包含高压电路30和变压器40及电容器50的高压电路芯片的结构。但是，在这些结构中，在变更低压电路20或高压电路30的电路结构时，需要按该芯片进行变更，在制造多种栅极驱动器时成本变高。
关于这一点，在本实施方式中，变压器40及电容器50包含于相对于低压电路芯片60及高压电路芯片70独立的芯片即变压器芯片80。即，设置有变压器40专用的芯片。因此，能够对不同的低压电路20及高压电路30使用共同的变压器芯片80。由此，在制造低压电路20以及高压电路30的至少一方不同的多种栅极驱动器10时能够降低成本。
(7)第一电容器电极51A、第二电容器电极52A由非磁性体材料形成。在选择了例如TiN、CrSi等作为非磁性体材料时，也能够容易地利用该非磁性体材料在变压器芯片80形成电阻元件。
[变更例]
上述实施方式是本公开的绝缘模块及栅极驱动器能够采取的方式的例示，并不意图限制其方式。本公开的绝缘模块及栅极驱动器能够采取与上述实施方式所例示的方式不同的方式。其一例是对上述实施方式的结构的一部分进行了置换、变更或者省略的方式、或者对上述实施方式附加了新结构的方式。另外，以下的变更例只要在技术上不矛盾，就可以相互组合。在以下的变更例中，对与上述实施方式共同的部分标注与上述实施方式相同的符号并省略其说明。
·相对于上述实施方式，第一电容器电极51A的配置位置也可以适当变更。
如图12所示，第一电容器电极51A也可以形成于绝缘膜854的上表面，并由绝缘膜855覆盖。
如图13所示，第一电容器电极51A也可以埋入带绝缘膜854。该情况下，构成绝缘膜854的材料(例如SiO2)介于第一线圈41A与第一电容器电极51A之间。此外，由包含SiN(氮化硅)、SiC、SiCN(氮添加碳化硅)等的材料形成的薄膜(例如蚀刻阻挡膜)也可以介于第一线圈41A与第一电容器电极51A之间。
如图14所示，第一电容器电极51A埋入到绝缘膜854。并且，绝缘膜854A介于第一电容器电极51A与第一线圈41A之间。该绝缘膜854A例如由包含SiN、SiO2等的材料形成。该情况下，可以视为第一线圈41A、绝缘膜854A以及第一电容器电极51A由MIM(Metal-Insulator-Metal)构造形成。因此，也能够容易地在变压器芯片80形成MIM构造的电容器等。
·相对于上述实施方式，也可以适当变更俯视图中的电容器50的形状。
图15表示变更例的第一电容器电极51A、51B。第一电容器电极51A以与图5所示的第一线圈41A的第一线圈布线43A重叠的方式形成为椭圆环状。该变更例的第一电容器电极51A的第一电极布线53A从图5所示的第一线圈布线43A的内侧端部43i排列到第一线圈布线43A的外侧端部43o，由形成为环状的多个布线形成。该第一电容器电极51A具有从中心朝向外侧延伸的狭缝51As。通过该狭缝51As，第一电容器电极51A形成为开放的环状。
第一电容器电极51B以与图5所示的第一线圈41B的第一线圈布线43A重叠的方式形成为椭圆环状。该变更例的第一电容器电极51B从图5所示的第一线圈布线43B的内侧端部43i排列到第一线圈布线43B的外侧端部43o，并由形成为环状的多个布线形成。该第一电容器电极51B具有从中心朝向外侧延伸的第一狭缝51Bs。通过该第一狭缝51Bs，第一电容器电极51B形成为开放的环状。
图16表示变更例的第一电容器电极51A、51B。第一电容器电极51A以与图5所示的第一线圈41A的第一线圈布线43A重叠的方式形成为椭圆环状。该变更例的第一电容器电极51A的第一电极布线53A形成为从图5所示的第一线圈布线43A的内侧端部43i连续到第一线圈布线43B的外侧端部43o的板状。该第一电容器电极51A具有从中心朝向外侧延伸的第一狭缝51As。通过该第一狭缝51As，第一电容器电极51A形成为开放的环状。
第一电容器电极51B以与图5所示的第一线圈41B的第一线圈布线43A重叠的方式形成为椭圆环状。该变更例的第一电容器电极51B的第一电极布线53B形成为从图5所示的第一线圈布线43A的内侧端部43i连续到第一线圈布线43B的外侧端部43o的板状。该第一电容器电极51B具有从中心朝向外侧延伸的第一狭缝51Bs。通过该第一狭缝51Bs，第一电容器电极51B形成为开放的环状。
图17表示变更例的第一电容器电极51A、51B。第一电容器电极51A以与图5所示的第一线圈41A的第一线圈布线43A和第一信号端44A重叠的方式形成为椭圆板状。该变更例的第一电容器电极51A的第一电极布线53A形成为从图5所示的第一线圈41A的中心连续到第一线圈布线43B的外侧端部43o的板状。因此，该变更例的第一电极布线53A形成为包含图5所示的第一信号端44A。该第一电容器电极51A具有从中心朝向外侧延伸的第一狭缝51As。
第一电容器电极51B以与图5所示的第一线圈41B的第一线圈布线43A和第一信号端44B重叠的方式形成为椭圆板状。该变更例的第一电容器电极51B形成为从图5所示的第一线圈41B的中心连续到第一线圈布线43B的外侧端部43o的板状。因此，该变更例的第一电极布线53B形成为包含图5所示的第一信号端44B。该第一电容器电极51B具有从中心朝向外侧延伸的第一狭缝51Bs。
·对于上述实施方式，在z方向的截面中，也可以适当变更第一线圈41A以及第二线圈42A、第一电容器电极51A以及第二电容器电极52A、和虚设图案120、125。
图18至图26表示沿着z方向的截面中的变压器芯片80的一部分的概略。
如图18所示，也可以是省略了与第二线圈42A对应的虚设图案120和与第二电容器电极52A对应的虚设图案125(参照图9)的结构。
如图19所示，也可以是省略与第二电容器电极52A对应的虚设图案125(参照图9)，而仅具有与第二线圈42A的第二线圈布线46A对应的虚设图案120的结构。此外，也可以是省略与第二线圈42A的第二线圈布线46A对应的虚设图案120，而仅具有与第二电容器电极52A对应的虚设图案125(参照图9)的结构。
如图20所示，第一电容器电极51A的第一电极布线53A的外侧端部53o配置于比第一线圈41A的第一线圈布线43A的外侧端部43o靠外侧的位置。第一电容器电极51A的第一电极布线53A的内侧端部53i配置于与第一线圈41A的第一线圈布线43A的内侧端部43i相同的位置。第二电容器电极52A的第二电极布线56A的外侧端部56o配置于比第二线圈42A的第二线圈布线46A的外侧端部46o靠外侧的位置。第二电容器电极52A的第二电极布线56A的内侧端部56i配置于与第二线圈42A的第二线圈布线46A的内侧端部46i相同的位置。
如图21所示，第一电容器电极51A的第一电极布线53A的外侧端部53o配置于比第一线圈41A的第一线圈布线43A的外侧端部43o靠外侧的位置。第一电容器电极51A的第一电极布线53A的内侧端部53i配置于比第一线圈41A的第一线圈布线43A的内侧端部43i靠内侧的位置。第二电容器电极52A的第二电极布线56A的外侧端部56o配置于比第二线圈42A的第二线圈布线46A的外侧端部46o靠外侧的位置。第二电容器电极52A的第二电极布线56A的内侧端部56i配置于比第二线圈42A的第二线圈布线46A的内侧端部46i靠内侧的位置。
如图22所示，第一电容器电极51A的第一电极布线53A以及第二电容器电极52A的第二电极布线56A形成为与第二线圈42A的第二线圈布线46A以及虚设图案120重叠。即，第一电容器电极51A的第一电极布线53A的外侧端部53o配置在与形成于第二线圈42A的第二线圈布线46A的外侧的虚设图案120的外侧端部相同的位置。一样地，第二电容器电极52A的第二电极布线56A的外侧端部56o配置在与形成于第二线圈42A的第二线圈布线46A的外侧的虚设图案120的外侧端部相同的位置。第一电容器电极51A的第一电极布线53A的内侧端部53i配置于与第一线圈41A的第一线圈布线43A的内侧端部43i相同的位置。第二电容器电极52A的第二电极布线56A的内侧端部56i配置于与第二线圈42A的第二线圈布线46A的内侧端部46i相同的位置。
如图23所示，第一电容器电极51A的第一电极布线53A以及第二电容器电极52A的第二电极布线56A形成为与第二线圈42A的第二线圈布线46A以及虚设图案120重叠。即，第一电容器电极51A的第一电极布线53A的外侧端部53o配置在与形成于第二线圈42A的第二线圈布线46A的外侧的虚设图案120的外侧端部相同的位置。一样地，第二电容器电极52A的第二电极布线56A的外侧端部56o配置在与形成于第二线圈42A的第二线圈布线46A的外侧的虚设图案120的外侧端部相同的位置。第一电容器电极51A的第一电极布线53A的内侧端部53i配置于比第一线圈41A的第一线圈布线43A的内侧端部43i靠内侧的位置。第二电容器电极52A的第二电极布线56A的内侧端部56i配置于比第二线圈42A的第二线圈布线46A的内侧端部46i靠内侧的位置。
如图24所示，第一电容器电极51A的第一电极布线53A的外侧端部53o配置于第一线圈41A的第一线圈布线43A的外侧端部43o的内侧。第一电容器电极51A的第一电极布线53A的内侧端部53i配置于第一线圈41A的第一线圈布线43A的内侧端部43i的外侧。第二电容器电极52A的第二电极布线56A的外侧端部56o配置于第二线圈42A的第二线圈布线46A的外侧端部46o的内侧。第二电容器电极52A的第二电极布线56A的内侧端部56i配置于第二线圈42A的第二线圈布线46A的内侧端部46i的外侧。
如图25所示，第一电容器电极51A的第一电极布线53A的线宽设定为比第一线圈41A的第一线圈布线43A的线宽窄。即，第一电极布线53A的线宽/线间隔比设定为比第一线圈布线43A的线宽/线间隔比小。第二电容器电极52A的第二电极布线56A的线宽设定为比第二线圈42A的第二线圈布线46A的线宽窄。即，第二电极布线56A的线宽/线间隔比设定为比第二线圈布线46A的线宽/线间隔比小。
如图26所示，第一电容器电极51A的第一电极布线53A的线宽设定为比第一线圈41A的第一线圈布线43A的线宽宽。即，第一电极布线53A的线宽/线间隔比设定为比第一线圈布线43A的线宽/线间隔比大。第二电容器电极52A的第二电极布线56A的线宽设定为比第二线圈42A的第二线圈布线46A的线宽宽。即，第二电极布线56A的线宽/线间隔比设定为比第二线圈布线46A的线宽/线间隔比大。
这样，第一线圈布线43A(第一线圈41A)和第二线圈布线46A(第二线圈42A)的形状能够任意地设定。另外，第一电极布线53A(第一电容器电极51A)及第二电极布线56A(第二电容器电极52A)的形状能够任意地设定。例如，在z方向上，也能够使第一线圈布线43A和第二线圈布线46A的厚度与第一电极布线53A和第二电极布线56A的厚度相互不同。
·在上述实施方式中，钝化膜160只要是能够保护绝缘层84的层即可，不限于包含氮化硅的材料。
·在上述实施方式中，变压器40A、40B以及电容器50A、50B的配置方式能够任意地改变。在一例中，也可以从变压器芯片80的芯片侧面80c朝向芯片侧面80d，依次配置变压器40A、变压器40A、变压器40B以及变压器40B。电容器50A、50B对应于变压器40A、40B的位置来配置。
·在上述实施方式中，虚设图案120的第一虚设图案121与第二线圈42B电连接，但不限于此。例如，第一虚设图案121也可以设置成独立于第二线圈42A、42B。即，第一虚设图案121也可以不与第二线圈42A、42B电连接。另外，在上述实施方式中，第三虚设图案123与第一虚设图案121电连接，但不限于此。例如，第三虚设图案123也可以不与第一虚设图案121电连接。
·在上述实施方式中，虚设图案125的第一虚设图案126与第一电容器电极51A电连接，但不限于此。例如，第一虚设图案126也可以设置为独立于第一电容器电极51A、51B。即，第一虚设图案126也可以不与第一电容器电极51A、51B电连接。另外，在上述实施方式中，第三虚设图案128与第一虚设图案126电连接，但不限于此。例如，第三虚设图案128也可以不与第一虚设图案126电连接。
·在上述实施方式中，与第二线圈42A、42B对应的虚设图案120的结构能够任意地改变。例如在虚设图案120中，也可以省略第一虚设图案121、第二虚设图案122以及第三虚设图案123中的一个或者两个。另外，也可以从变压器芯片80省略虚设图案120。
·在上述实施方式中，与第二电容器电极52A、52B对应的虚设图案125的结构能够任意地改变。例如在虚设图案125中，也可以省略第一虚设图案126、第二虚设图案127以及第三虚设图案128中的一个或者两个。另外，也可以从变压器芯片80省略虚设图案125。
·在上述实施方式中，低压电路20和变压器40形成为单独的芯片，但不限于此。变压器40和低压电路20也可以搭载于一个芯片。在一例中，也可以在变压器芯片80的基板83形成低压电路20。变压器芯片80被模制树脂110覆盖。
·在上述实施方式中，高压电路30和变压器40形成为单独的芯片，但不限于此。变压器40和高压电路30也可以搭载于一个芯片。在一例中，也可以在变压器芯片80的基板83形成高压电路30。该情况下，变压器芯片80搭载于高压裸片焊盘101。变压器芯片80被模制树脂110覆盖。
·在上述实施方式中，栅极驱动器10也可以具有：将变压器40收容于一个封装件的绝缘模块。绝缘模块具有：变压器芯片80、密封变压器芯片80的模制树脂110。绝缘模块也可以还具有：搭载变压器芯片80的裸片焊盘、多根引线、以及将多根引线与变压器芯片80连接的导线。模制树脂110至少密封变压器芯片80、裸片焊盘以及导线。多根引线能够与低压电路20以及高压电路30双方电连接。
·在上述实施方式中，栅极驱动器10也可以具有：将低压电路20和变压器40收容于一个封装件的低压电路单元。低压电路单元也可以具有：低压电路芯片60、变压器芯片80、密封低压电路芯片60及变压器芯片80的模制树脂110。低压电路单元也可以还具有：裸片焊盘、多根第一引线、连接多根第一引线和低压电路芯片60的第一导线、多根第二引线、以及连接多根第二引线和变压器芯片80的第二导线。模制树脂110至少密封低压电路芯片60、变压器芯片80、裸片焊盘以及各导线。多根第一引线例如能够与ECU503电连接，多根第二引线能够与高压电路30电连接。
·在上述实施方式中，栅极驱动器10也可以具有：将高压电路30和变压器40收容于一个封装件的高压电路单元。高压电路单元也可以具有：高压电路芯片70、变压器芯片80、以及将高压电路芯片70和变压器芯片80双方密封的模制树脂110。高压电路单元也可以还具有：裸片焊盘、多根第一引线、将多根第一引线与高压电路芯片70连接的第一导线、多根第二引线、以及将多根第二引线与变压器芯片80连接的第二导线。模制树脂110至少密封高压电路芯片70、变压器芯片80、裸片焊盘以及各导线。多根第一引线例如能够与开关元件501的源极电连接，多根第二引线能够与低压电路20电连接。
·相对于上述实施方式，也可以是从高压电路30经由变压器40以及电容器50向低压电路20传递信号的结构。另外，也可以是低压电路20和高压电路30通过变压器40以及电容器50双向地传递信号的结构。
·相对于上述实施方式，第一线圈41A与第二线圈42A、第一线圈41B与第二线圈42B的匝数也可以相互不同。另外，第一线圈41A与第二线圈42A、第一线圈41B与第二线圈42B的卷绕方向也可以相互不同。
·相对于上述实施方式，图7所示的狭缝51As、51Bs的位置能够任意地改变。在图7中，沿着x方向形成，但也可以沿着y方向形成。另外，两狭缝51As、Bs也可以沿着相同的方向，例如朝向芯片侧面80c的方向形成。同样地，图8所示的狭缝52As、52Bs的位置能够任意地改变。另外，图7所示的狭缝51As和图8所示的狭缝52As也可以沿着相互不同的方向形成。同样地，图7所示的狭缝51Bs与图8所示的狭缝52Bs也可以沿着相互不同的方向形成。
在本公开中使用的“在～上”这样的用语包含“在～上”和“在～的上方”的含义，除非上下文清楚地表明。因此，“A形成在B上”这样的表现在本实施方式中可以是A与B接触而直接配置在B上，但作为变更例，可以是A与B不接触地配置在B的上方。即，“在～上”这样的用语不排除在A与B之间形成其他部件的构造。
在本公开中使用的z方向不一定需要是铅垂方向，也不需要与铅垂方向完全一致。因此，本公开的各种构造不限定于本说明书中说明的z方向的“上”以及“下”是铅垂方向的“上”以及“下”。例如，x方向也可以是铅垂方向，或者y方向也可以是铅垂方向。
本说明书中的描述“A和B中的至少一个”应理解为意味着“仅A、或仅B、或A和B双方”。
符号说明
10 栅极驱动器
20 低压电路
21A、21B 低压信号线
30 高压电路
31A、31B 高压信号线
40 变压器
40A、40B 变压器
41A、41B 第一线圈
42A、42B 第二线圈
43A、43B 第一线圈布线
43i 内侧端部
43o 外侧端部
44A、44B 第一信号端
45 第一接地端
46A、46B 第二线圈布线
46i 内侧端部
46o 外侧端部
47A、47B 第二信号端
48 第二接地端
50 电容器
50A、50B 电容器
51A、51B第一电容器电极
51As、51Bs 第一狭缝
52A、52B 第二电容器电极
52As、52Bs 第二狭缝
53A、53B 第一电极布线
53i 内侧端部
53o 外侧端部
54A、54B 第一电容器端部
55 第一电容器接地端
55A、55B 连接布线
56A、56B 第二电极布线
56i 内侧端部
56o 外侧端部
57A、57B 第二电容器端部
58 第二电容器接地端
58A、58B 连接布线
60 低压电路芯片
60s 芯片主面
61 第一电极焊盘
62 第二电极焊盘
63 第三电极焊盘
70 高压电路芯片
70s 芯片主面
71 第一电极焊盘
72 第二电极焊盘
73 第三电极焊盘
80 变压器芯片
80a～80d 芯片侧面
80r 芯片背面
80s 芯片主面
81A～81C 电极焊盘
82A～82C 第二电极焊盘
83 基板
83r 基板背面
83s 基板主面
84 绝缘层
84s 表面
85L、851～858 绝缘膜
855A 绝缘膜
858X 第二开口部
86 屏蔽电极
87 内侧区域
88 外侧区域
89 通孔
90 低压引线框
91 低压裸片焊盘
92 低压引线
100 高压引线框
101 高压裸片焊盘
102 高压引线
110 模制树脂
111～114 树脂侧面
120 虚设图案
121 第一虚设图案
122 第二虚设图案
123 第三虚设图案
125 虚设图案
126 第一虚设图案
127 第二虚设图案
128 第三虚设图案
131A～131C 连接布线
132A、132C 第一布线部
133A、133C 第二布线部
134A、134C 通孔
135A、135C 通孔
136、137 通孔
150 保护膜
160 钝化膜
180 树脂层
181 内侧树脂层
182 外侧树脂层
183 分离槽
184 第一树脂开口部
185 第二树脂开口部
500 逆变器装置
501、502 开关元件
503 ECU
GND1、GND2 接地
i 电流
i1A、i1B 电流
i2A、i2B 电流
iCA、iCB 电流
SD 导电性接合材料
V1 第一电压
V2 第二电压
W1～W4 导线。

Claims (21)

1.一种绝缘变压器，具有：
绝缘层；
变压器，其具有第一线圈和第二线圈，其中，所述第一线圈具有第一信号端和第一接地端，所述第一线圈构成为能够对所述第一信号端施加低压，所述第二线圈具有第二信号端和第二接地端，所述第二线圈配置成在所述绝缘层的厚度方向上与所述第一线圈分离，并构成为能够对所述第二信号端施加高压；以及
电容器，其具有第一电容器电极和第二电容器电极，其中，所述第一电容器电极配置于所述第一线圈与所述第二线圈之间，并与所述第一线圈的第一接地端连接，所述第二电容器电极配置于所述第一电容器电极与所述第二线圈之间，并与所述第二线圈的第二接地端连接，
所述绝缘层具有：
第一绝缘膜，其埋入了所述第一线圈；
第二绝缘膜，其形成于所述第一绝缘膜的上表面；
保护膜，其形成于所述第二绝缘膜的上表面；
第三绝缘膜，其形成于所述保护膜的上表面；
第四绝缘膜，其形成于所述第三绝缘膜的上表面；以及
第五绝缘膜，其形成于所述第四绝缘膜的上表面，
所述第二电容器电极形成于所述第三绝缘膜与所述第四绝缘膜之间，
所述第二线圈形成于所述第四绝缘膜与所述第五绝缘膜之间。
2.根据权利要求1所述的绝缘变压器，其中，
所述第一电容器电极形成于所述保护膜与所述第三绝缘膜之间，
所述第一电容器电极通过贯通所述第二绝缘膜及所述保护膜的通孔而与所述第一线圈连接。
3.根据权利要求1所述的绝缘变压器，其中，
所述第一电容器电极形成于所述第二绝缘膜与所述保护膜之间，
所述第一电容器电极通过贯通所述第二绝缘膜的通孔而与所述第一线圈连接。
4.根据权利要求1所述的绝缘变压器，其中，
所述第一电容器电极埋入到所述第二绝缘膜。
5.根据权利要求1～4中任一项所述的绝缘变压器，其中，
所述第二绝缘膜的膜厚比所述保护膜的膜厚薄。
6.根据权利要求1～5中任一项所述的绝缘变压器，其中，
所述第一绝缘膜及所述第二绝缘膜由包含氧化硅的材料形成，
所述保护膜由包含氮化硅的材料形成，
所述第三绝缘膜、所述第四绝缘膜及所述第五绝缘膜由树脂材料形成。
7.根据权利要求1～6中任一项所述的绝缘变压器，其中，
所述第一电容器电极和所述第二电容器电极中的至少一方由包含非磁性体的材料形成。
8.根据权利要求1～7中任一项所述的绝缘变压器，其中，
所述第一电容器电极形成为：从所述厚度方向观察具有沿着从所述第一线圈的中心朝向所述第一线圈的外侧的方向延伸的第一狭缝而开放的环状，
所述第二电容器电极形成为：从所述厚度方向观察具有沿着从所述第二线圈的中心朝向所述第二线圈的外侧的方向延伸的第二狭缝而开放的环状。
9.根据权利要求1～8中任一项所述的绝缘变压器，其中，
所述第一线圈具有：第一线圈布线，其形成为漩涡状；所述第一接地端，其与所述第一线圈布线的一个端部连接；第一信号端，其与所述第一线圈布线的另一个端部连接，
所述第二线圈具有：第二线圈布线，其形成为漩涡状；所述第二接地端，其与所述第二线圈布线的一个端部连接；第二信号端，其与所述第二线圈布线的另一个端部连接。
10.根据权利要求9所述的绝缘变压器，其中，
从所述厚度方向观察，所述第一电容器电极具有：第一电极布线，其形成为与所述第一线圈布线重叠；第一电容器端部，其形成为与所述第一信号端重叠；第一电容器接地端，其形成为与所述第一接地端重叠，
从所述厚度方向观察，所述第二电容器电极具有：第二电极布线，其形成为与所述第二线圈布线重叠；第二电容器端部，其形成为与所述第二信号端重叠；第二电容器接地端，其形成为与所述第二接地端重叠。
11.根据权利要求10所述的绝缘变压器，其中，
所述第一电极布线设定为与所述第一线圈布线相同的线宽/线间隔比，
所述第二电极布线设定为与所述第二线圈布线相同的线宽/线间隔比。
12.根据权利要求9所述的绝缘变压器，其中，
所述第一电容器电极形成为：从所述厚度方向观察从所述第一线圈布线的内侧端部连续到外侧端部的板状，
所述第二电容器电极形成为：从所述厚度方向观察从所述第二线圈布线的内侧端部连续到外侧端部的板状。
13.根据权利要求10或11所述的绝缘变压器，其中，
从所述厚度方向观察，所述第二电极布线的外侧端部配置于比所述第二线圈布线的外侧端部靠外侧的位置。
14.根据权利要求10或11所述的绝缘变压器，其中，
从所述厚度方向观察，所述第二电极布线的外侧端部配置于与所述第二线圈布线的外侧端部相同的位置。
15.根据权利要求13或14所述的绝缘变压器，其中，
从所述厚度方向观察，所述第二电极布线的内侧端部配置于与所述第二线圈布线的内侧端部相同的位置。
16.根据权利要求13或14所述的绝缘变压器，其中，
从所述厚度方向观察，所述第二电极布线的内侧端部配置于比所述第二线圈布线的内侧端部靠内侧的位置。
17.根据权利要求13～16中任一项所述的绝缘变压器，其中，
从所述厚度方向观察，所述第一电极布线的外侧端部配置于比所述第一线圈布线的外侧端部靠外侧的位置。
18.根据权利要求13～16中任一项所述的绝缘变压器，其中，
从所述厚度方向观察，所述第二电极布线的外侧端部配置于与所述第二线圈布线的外侧端部相同的位置。
19.根据权利要求17或18所述的绝缘变压器，其中，
从所述厚度方向观察，所述第一电极布线的内侧端部配置于与所述第一线圈布线的内侧端部相同的位置。
20.根据权利要求17或18所述的绝缘变压器，其中，
从所述厚度方向观察，所述第一电极布线的内侧端部配置于比所述第一线圈布线的内侧端部靠内侧的位置。
21.根据权利要求1～20中任一项所述的绝缘变压器，其中，
所述绝缘变压器具有：在所述厚度方向上彼此朝向相反侧的芯片主面及芯片背面，
所述第二线圈配置于所述芯片主面的附近，
所述绝缘变压器具有：虚设线圈图案，其配置于所述第二线圈的周围，并与所述第二线圈连接。
CN202280024342.XA 2021-03-29 2022-03-28 绝缘变压器 Pending CN117099175A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021055723 2021-03-29
JP2021-055723 2021-03-29
PCT/JP2022/015036 WO2022210550A1 (ja) 2021-03-29 2022-03-28 絶縁トランス

Publications (1)

Publication Number Publication Date
CN117099175A true CN117099175A (zh) 2023-11-21

Family

ID=83456331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280024342.XA Pending CN117099175A (zh) 2021-03-29 2022-03-28 绝缘变压器

Country Status (5)

Country Link
US (1) US20240021598A1 (zh)
JP (1) JPWO2022210550A1 (zh)
CN (1) CN117099175A (zh)
DE (1) DE112022001148T5 (zh)
WO (1) WO2022210550A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016006816A (ja) * 2014-06-20 2016-01-14 アズビル株式会社 トランスおよび多層基板
JP6801826B2 (ja) * 2018-06-08 2020-12-16 株式会社村田製作所 フィルタ素子

Also Published As

Publication number Publication date
DE112022001148T5 (de) 2023-12-14
US20240021598A1 (en) 2024-01-18
JPWO2022210550A1 (zh) 2022-10-06
WO2022210550A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
US20170287624A1 (en) Semiconductor device and semiconductor module
CN112400229B (zh) 半导体器件
US11923128B2 (en) Electronic component and electronic component module
JP2022101068A (ja) ゲートドライバ
US10720411B2 (en) Semiconductor device
CN111919298A (zh) 电子部件
WO2022181402A1 (ja) 絶縁モジュールおよびゲートドライバ
CN117099175A (zh) 绝缘变压器
CN117157720A (zh) 绝缘变压器
CN117099177A (zh) 绝缘变压器
CN117099176A (zh) 绝缘变压器
US20220068776A1 (en) Semiconductor device
WO2022210542A1 (ja) 絶縁トランス、絶縁モジュールおよびゲートドライバ
WO2022168675A1 (ja) ゲートドライバ、絶縁モジュール、低圧回路ユニット、および高圧回路ユニット
WO2022210551A1 (ja) アイソレータ、絶縁モジュールおよびゲートドライバ
US20230387041A1 (en) Semiconductor device and semiconductor module
WO2024043105A1 (ja) トランスチップ、信号伝達装置
US20230370064A1 (en) Gate driver, insulation module, low-voltage circuit unit, and high-voltage circuit unit
US20240105382A1 (en) Center-tapped isolation transformer
CN117242571A (zh) 信号传递装置及绝缘模块
CN117957622A (zh) 变压器芯片
CN118136587A (zh) 半导体装置及半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination