WO2022202794A1 - ガラス基板及びガラスコア多層配線基板 - Google Patents

ガラス基板及びガラスコア多層配線基板 Download PDF

Info

Publication number
WO2022202794A1
WO2022202794A1 PCT/JP2022/013101 JP2022013101W WO2022202794A1 WO 2022202794 A1 WO2022202794 A1 WO 2022202794A1 JP 2022013101 W JP2022013101 W JP 2022013101W WO 2022202794 A1 WO2022202794 A1 WO 2022202794A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
conductive layer
glass substrate
layer
formula
Prior art date
Application number
PCT/JP2022/013101
Other languages
English (en)
French (fr)
Inventor
進 馬庭
健央 高田
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Publication of WO2022202794A1 publication Critical patent/WO2022202794A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to a glass substrate and a glass core multilayer wiring board.
  • Patent Document 1 discloses a technique of selecting glass as a material for a core layer and fabricating a multilayer wiring board from a glass substrate having through holes formed therein.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a glass substrate and a glass core multilayer wiring substrate having through-glass electrodes on which highly reliable conductive films are formed.
  • one representative glass substrate of the present invention is A glass substrate on which a conductor layer is laminated using a plating solution having a kinematic viscosity of 0.5 ⁇ 10 ⁇ 6 m 2 /s to 3.0 ⁇ 10 ⁇ 6 m 2 /s, Penetration through a first surface, a second surface opposite to the first surface, the first surface and the second surface, and the diameter of the hole becomes smaller as it approaches the second surface from the first surface.
  • FIG. 1 is a cross-sectional view of a glass substrate and a glass core multilayer wiring board in an example of the present invention
  • FIG. It is a sectional view of a glass substrate in an example of the present invention.
  • FIG. 3 is a reference diagram showing the state of air bubbles in bottomed holes in the glass substrate according to the present invention;
  • a layer formed in a shape covering a specific layer may or may not be in direct contact with the specific layer. Moreover, the whole specific layer may be covered, or only a part of the specific layer may be covered.
  • bubbles during electroless plating include air trapped together with the substrate when the substrate is immersed in the plating solution from the air, and bubbles generated by gas such as hydrogen during plating.
  • FIGS. In order to facilitate the removal of air bubbles generated in the bottomed holes, as shown in FIGS. They are common in that they are flat" and “there are no internal cords". All of them are characterized by shapes that have a high probability of air bubbles coming out of the holes when force is randomly applied to the substrate.
  • the inventor adopted a tapered shape in which the diameter decreases from the opening toward the bottom side in order to maintain the shape that "there is no entanglement inside.” It was decided to.
  • the shape of the bottomed hole to be evaluated was limited from the scale of wiring and substrate size used in the field of high-frequency components, which is the target field of the present invention.
  • the hole diameter D on the first surface side is in the range of 55 ⁇ m to 152 ⁇ m
  • the hole diameter d on the second surface side is in the range of 36 ⁇ m to 121 ⁇ m
  • the thickness h of the glass substrate is in the range of 50 ⁇ m to 152 ⁇ m. It was changed in the range of 350 ⁇ m.
  • a series of conductive processes were performed inside the holes.
  • the "shallow” and “flat” shape is advantageous.
  • the angle between the wall surface of the through hole or the bottomed hole and the second surface of the glass substrate and the taper angle are ⁇
  • the hole diameter of the bottomed hole on the first surface side is D [ ⁇ m]
  • the hole diameter on the second surface side is D [ ⁇ m].
  • the following formula (a) is obtained by expressing tan ⁇ when the hole diameter of the glass substrate is d [ ⁇ m] and the thickness of the glass substrate is h [ ⁇ m].
  • Formula (a) tan ⁇ (D ⁇ d)/2h
  • the pore diameter D is preferably 30 ⁇ m to 150 ⁇ m, more preferably 50 to 100 ⁇ m.
  • the larger the hole diameter D the better the air bubble escape, but if it is too large, the area of the TGV with respect to the wiring board becomes large, which lowers the wiring density, which is not preferable from the viewpoint of high-density mounting. Therefore, 150 ⁇ m is desirable.
  • the hole diameter D is smaller than 30 ⁇ m, the strength as a connection terminal in the TGV is lowered, so that the TGV is less likely to break in reliability evaluation and the like.
  • the hole diameter d on the second side is preferably 30 ⁇ m to 150 ⁇ m, more preferably 50 to 100 ⁇ m.
  • the through-hole in the present invention has a tapered shape in which the hole diameter gradually decreases from the first surface to the second surface of the glass substrate. and determined the following formula (b).
  • Equation (c) and (d) were determined by adding the element of the dynamic viscosity of the plating solution to the equations (a) and (b).
  • Formula (d) h/(D* ⁇ ) four types of plating solutions with different concentrations were prepared.
  • the kinematic viscosity was measured according to JIS Z8803:2011, and the value at 20°C was used.
  • the substrate thickness h is preferably 50-300 ⁇ m, more preferably 70-150 ⁇ m. If the thickness h of the substrate is less than 50 ⁇ m, the glass substrate is likely to be cracked or chipped, and defects are likely to occur during the process. On the other hand, when the substrate thickness h exceeds 300 ⁇ m, the aspect ratio h/D tends to increase, making it difficult for air bubbles to escape.
  • the above configuration is the same for the electrolytic plating solution for forming the third conductive layer, and bubbles during electrolytic plating are incorporated into the plating film, which is a factor of plating defects in the TGV. becomes.
  • Formulas (1) and (2) described in the claims were determined based on the dimensions of each hole described above, the values obtained by formulas (c) and (d), and the results of rocking and impact tests.
  • Formula ( 1) 0.020 ⁇ (D ⁇ d)* ⁇ /(2h)
  • Formula (2) 3.7>h/(D* ⁇ )
  • the first to seventh examples in Table 1 are cases where ⁇ l is 0.811 [mm 2 /s] and ⁇ e is 0.921 [mm 2 /s]. As shown in Examples 1 to 5, in the regions where both formulas (1) and (2) are satisfied during electroless plating and electrolytic plating, air bubbles occur during electroless and electrolytic plating. It was removed effectively, and the plating film was stably adhered.
  • the formulas (1) and (2) for electroless plating and the formulas (1) and (2) for electrolytic plating are not satisfied.
  • a good plating film was not formed even when impact or vibration was applied during plating. That is, non-adherence of plating in the through-holes, inclusion of air bubbles, non-uniform film thickness, segregation, and the like occurred.
  • the eighth to fourteenth examples are cases where ⁇ l is 0.811 [mm 2 /s] and ⁇ e is 1.32 [mm 2 /s].
  • the eighth to twelfth examples which are the conditions that satisfy the formulas (1) and (2), no plating defects caused by air bubbles occurred, and the formulas (1) and (2) were satisfied.
  • the 13th and 14th examples which do not satisfy the conditions, plating defects occur under some of the swing and impact conditions. Since it is an evaluation after electroplating, it is difficult to distinguish between the presence or absence of bubbles in electroless plating and electroplating, but as a result of both electroless plating and electroplating, formulas (1) and (2) It was confirmed that defects caused by air bubbles did not occur if the conditions were satisfied.
  • Table 2 shows the results when electroplating was performed on the seed layer formed by sputtering.
  • the 15th to 21st examples in Table 2 are cases where ⁇ e is 0.921 [mm 2 /s].
  • 15th to 19th examples which are the conditions that satisfy the formulas (1) and (2), no plating defects caused by air bubbles occurred, and the formulas (1) and (2) were satisfied.
  • 20th to 21st examples which do not satisfy the conditions, plating defects occur under some of the swing and impact conditions.
  • the 22nd to 28th examples are cases where ⁇ e is 1.32 [mm 2 /s]. In this case as well, except for Example 26, which is the condition that satisfies the formulas (1) and (2), no plating defects due to air bubbles occurred, and the formulas (1) and (2) were satisfied. In the twenty-sixth example, in which there is no plating, defective plating occurs under some of the rocking and impact conditions.
  • the twenty-ninth to thirty-fifth examples are cases where ⁇ e is 1.105 [mm 2 /s].
  • the 29th to 33rd examples which are the conditions that satisfy the formulas (1) and (2), no plating defects caused by air bubbles occurred, and the formulas (1) and (2) were satisfied.
  • the 34th and 35th examples which do not satisfy the conditions, plating defects occur under some of the rocking and impact conditions. Even when electroplating was performed directly on the seed layer by sputtering, it was confirmed that no defective electroplating due to air bubbles occurred within the range of the conditions satisfying formulas (1) and (2). From the above, it was confirmed that the range of the kinematic viscosity and the shape and size of the present invention has a technical effect even when electroplating is performed without performing electroless plating.
  • Table 3 shows the case where electroless plating was performed and then electrolytic plating was performed.
  • the 36th to 42nd examples in Table 3 are cases where ⁇ l is 1.594 [mm 2 /s] and ⁇ e is 0.921 [mm 2 /s]. As shown in the 36th to 40th examples, in the regions where both formulas (1) and (2) are satisfied during electroless plating and electrolytic plating, bubbles are formed during electroless and electrolytic plating. It was removed effectively, and the plating film was stably adhered.
  • the formulas (1) and (2) at the time of electroless plating and the formulas (1) and (2) at the time of electrolytic plating are not satisfied.
  • a good plating film was not formed even when impact or vibration was applied during plating. That is, non-adherence of plating in the through-holes, inclusion of air bubbles, non-uniform film thickness, segregation, and the like occurred.
  • the 43rd to 49th examples are cases where ⁇ l is 1.594 [mm 2 /s] and ⁇ e is 1.32 [mm 2 /s].
  • the 43rd to 47th examples which are the conditions that satisfy the formulas (1) and (2), no plating defects caused by air bubbles occurred, and the formulas (1) and (2) were satisfied.
  • plating defects occur under some of the swing and impact conditions.
  • Electroless plating on a glass substrate generally has poor adhesion strength, but in the embodiment of the present invention, peeling of wiring and through-holes due to peeling of the electroless plating layer was not particularly confirmed.
  • the glass-core multilayer wiring board according to the present embodiment has through holes 201 in the glass substrate 100, has a wiring layer made of a conductor on the first surface 101 or the second surface 102 of the glass substrate, and has a wiring layer on the first surface. and the conductor layer on the second surface are electrically connected by a through-electrode having a conductive layer laminated on the inner wall of the through-hole 201 .
  • a first conductive layer 103 is formed by sputtering when sputtering is performed
  • a second conductive layer 104 is formed by electroless plating when electroless plating is performed
  • an electrolytic layer 104 is formed by electroless plating.
  • a plated third conductive layer 105 is laminated, all continuous with the conductive layer on the first surface of the glass substrate.
  • a sputtered seed layer, an electroless plated layer, and an electrolytically plated layer are layered at the bottom.
  • sputtering is preferably performed under conditions of high film forming pressure because it has good coverage on the side wall of the TGV, and UHSP-2060 (manufactured by Shimadzu Corporation) is preferable. Titanium, copper, chromium, and alloys thereof are preferable as the material of the seed layer formed by sputtering from the viewpoint of adhesion to glass, conductivity, and the like.
  • electroless plating can be used for electroless plating, and pretreatment such as cleaning is important to improve adhesion with glass or a seed layer by sputtering.
  • material for electroless plating copper, nickel, and alloys thereof are preferable from the viewpoints of adhesion to the seed layer by glass and sputtering, conductivity, and the like.
  • a via-filling plating bath is desirable, and copper, which has low resistance, is preferable from the viewpoint of conductivity.
  • an insulating resin layer is laminated on the first surface 101 and the second surface 102 of the glass substrate, and the wiring on the first surface and the second surface of the glass core substrate is embedded in the insulating resin layer. It has a structure. Further, portions of the through electrodes of the glass core substrate where the conductive layer is not laminated are filled with an insulating resin continuous from the insulating resin layer.
  • a conductive layer is further formed on the insulating resin layer, and lamination of the insulating resin layer and the conductive layer is repeated as many times as necessary in this order.
  • Penetration electrodes are provided in the insulating layer to establish electrical continuity between the upper and lower conductor layers.
  • a multilayer wiring board is obtained by removing unnecessary portions of the conductor layer by an etching method or the like and forming circuit wiring.
  • the present invention is not limited to the above-described embodiments, and includes various modifications.
  • the present invention can be used for wiring boards, electronic components, and component-embedded boards.
  • the above-described embodiments have been described in detail in order to explain the present invention in an easy-to-understand manner, and are not necessarily limited to those having all the described configurations.

Abstract

電解めっき時に発生する気泡が除去しやすい形状の貫通電極を有する多層配線基板およびその製造方法を提供する。　そのため、本発明のガラス基板は、第１面、第１面と反対側の第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる孔を有するガラス基板であって、　前記第１面から前記貫通孔の内側面覆い、さらに少なくとも前記貫通孔内において、第３導電層が積層されており、　貫通孔の第１面側の孔径をＤ、第２面側の孔径をｄ、ガラス基板の厚さをｈ、めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たしている。　式（１）　０．０２０＜（Ｄ－ｄ）ν／（２ｈ）　式（２）　３．７＞ｈ／（Ｄ＊ν）

Description

ガラス基板及びガラスコア多層配線基板
　本発明は、ガラス基板及びガラスコア多層配線基板に関する。
　近年のモバイル機器においては、その使用周波数帯が高くなる傾向にあり、電流における表皮効果など高周波特有の問題が顕在化しつつある。配線の断面形状の小さな凹凸なども基板全体の電気特性に悪影響を与える可能性があり、また絶縁性、誘電率、誘電正接などにおいて、コア層などの材料に求められる基準も厳しくなっている。
　特許文献１においては、コア層の材料としてガラスを選択し、貫通孔を形成したガラス基板により、多層配線基板を作成する技術が開示されている。
国際公開第２０１９／２２５６９８号
　しかし、ガラス基板に対して孔径が数十μｍ程度の貫通孔を設け、その貫通孔の壁面に対し均一な厚みに導電膜を形成するためには様々な技術的課題が存在する。例えば、ガラス基板の微細な貫通孔にめっきやスパッタ法などで導電膜を形成する場合、テーパーのある貫通孔の方がテーパーのない貫通孔に比べ、壁面の下層が上層の死角となりにくく、導電膜の形成に有利とされる。
　しかし、孔径が微細、かつ、有底の貫通孔の場合は、たとえテーパーのある貫通孔であっても、めっきなどにより導電膜を形成する工程において、化学反応やメッキ液に浸した際に発生する気泡が貫通孔の奥部から抜けにくく、めっき液の働きを阻害して、導電膜が均一に形成されない課題がある。
　本発明は、上記問題に鑑みなされたものであり、信頼性の高い導電膜が形成されたガラス貫通電極を有するガラス基板及びガラスコア多層配線基板を提供することを目的とする。
　かかる課題を解決するために、本発明の代表的なガラス基板の一つは、
　動粘度が０．５×１０－６ｍ２／ｓから３．０×１０－６ｍ２／ｓであるめっき液を用いて導体層を積層するガラス基板であって、
　第１面、第１面と反対側の第２面、前記第１面と前記第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる貫通孔を有し、
　前記貫通孔の前記第１面側の孔径をＤ、前記第２面側の孔径をｄ、ガラス基板の厚さをｈ、めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たすガラス基板である。
　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
　　式（２）　３．７＞ｈ／（Ｄ＊ν）
　本発明によれば、信頼性の高い導電膜が形成されたガラス基板及びガラスコア多層配線基板を提供することが出来る。
　上記した以外の課題、構成及び効果は以下の実施形態の説明により明らかにされる。
本発明の実施例におけるガラス基板及びガラスコア多層配線基板の断面図である。 本発明の実施例におけるガラス基板の断面図である。 本発明によるガラス基板内の有底化した孔内の気泡の様子を示す参考図である。
　以下、図面を参照して本発明の実施形態を説明する。実施例は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施することが可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
　図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
　同一あるいは同様の機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。また、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
　なお、本開示において、「特定の層を覆う形状にて形成された層」とは、特定の層に直接的に接するものでもよいし、直接は接しないものでもよい。また、特定の層の全体を覆うものでもよいし、特定の層の一部のみを覆うものであってもよい。
　はじめに、無電解めっき工程にて発生する気泡が有底孔内に入った場合の除去のしやすさについて、図２、図３にて模式的に説明する。例えば、無電解めっき時の気泡としては、大気中からめっき液中に基板を浸漬する際に、基板ともに巻き込まれた空気や、めっき中の水素などの発生ガスによる気泡がある。
　図２（ａ）のような貫通孔の場合は、孔の深さ方向と平行に単純な揺動を加えることで、孔の中の液を入れ替え、併せて気泡を除去することが比較的容易である。
　これに対して、図２（ｂ）に示すような有底孔の場合は、上記と同様の揺動では、孔内に乱流を生じさせることは可能なものの、結果として液の循環は不十分であり、気泡の除去も不十分になる可能性が高い。そのため、流体力学的見地から、あるいは経験論的ノウハウなど、さまざまなアプローチにて効果的な方法が試行され、提唱されている。
　たとえば、連続的な揺動とは異なる方法として、パルス的な衝撃を基板に加えるというものがある。これは、孔内に乱流が生じることを容認したうえで、瞬間的に気泡を孔の外に大きく弾き出すことを意図しており、衝撃の強さ、方向、頻度などが基板や孔の状態と適合すれば、大きな効果を挙げることができる。
　しかしながら、いずれにしても、有底孔の中に発生した気泡を除去しやすくするために、有利な孔の形状は、図３（ｂ）、（ｃ）に示すように、「浅い」、「平たい」、「内部に縊れがない」ということで共通している。いずれも、基板にランダムに力が加わった場合に、孔の外に気泡が出る確率が高い形状の特徴となっている。
　上記のような形状の有底孔を設計するにあたり、発明者は、「内部に縊れがない」という形状を保つため、開口から底側に向けて、径が小さくなってゆくテーパー型を採用することとした。そのうえで、本発明の対象分野である高周波用部品の分野で用いられる、配線や基板サイズのスケールなどから、評価すべき有底孔の形状を限定した。
　有底孔の形状については、第１面側の孔径Ｄを、５５μｍ～１５２μｍの範囲で、第２面側の孔径ｄを、３６μｍ～１２１μｍの範囲で、ガラス基板の厚さｈを、５０μｍ～３５０μｍの範囲で変更した。
　さらに、めっき液の粘度を変更した上で、一連の孔内部の導電化加工を行った。
　有底孔の中の気泡の除去しやすさについては、先に図３で述べた様に、「浅い」「平たい」形状が有利となる。つまり、有底孔のテーパー角が一定角度よりも緩やかであると、気泡が抜けやすくなると言える。ここで、貫通孔、もしくは有底孔の壁面とガラス基板の第２面との角度、テーパーの角度をθとし、有底孔の第１面側の孔径をＤ［μｍ］、第２面側の孔径をｄ［μｍ］、ガラス基板の厚さをｈ［μｍ］とした場合のｔａｎθを表すと、以下の式（ａ）となる。
　　式（ａ）　ｔａｎθ＝（Ｄ－ｄ）／２ｈ
　例えば孔経Ｄは３０μｍ～１５０μｍが良好であり、更には５０～１００μｍがより好適である。孔経Ｄはより大きい方が気泡抜けが良くなるが、大きすぎると配線基板に対するＴＧＶの面積が大きくなるため、配線密度が下がり、高密度実装の観点から好ましくない。よって１５０μｍが望ましい。一方で孔経Ｄは３０μｍより小さくなるとＴＧＶでの接続端子としての強度が低下するため、ＴＧＶが信頼性評価等で破断しにくくなるため、こちらも３０μｍ以上が好適である。
　同様の理由で第２側面側の孔経ｄも３０μｍ～１５０μｍが良好であり、更には５０～１００μｍがより好適である。
　次に、矩形における長辺と短辺の比率を表す手法の一つに、アスペクト比がある。本発明の様な貫通孔においてもその断面形状を表す方法として用いられる。本発明における貫通孔は、ガラス基板の第１面から第２面に向かい、孔径が徐々に小さくなるテーパー形状であるが、簡易的に第１面とガラス基板の厚みから、アスペクト比を表すこととし、以下の式（ｂ）を決定した。
　　式（ｂ）　　ｈ／Ｄ
　さらに、式（ａ）、（ｂ）にめっき液の動粘度の要素を加え、式（ｃ）、（ｄ）を決定した。
　　式（ｃ）　　（Ｄ－ｄ）＊ν／２ｈ
　　式（ｄ）　　ｈ／（Ｄ＊ν）
　ここで、めっき液は、濃度の異なる４種類を用意した。
　なお、動粘度ν［ｃＳｔ］　は、本来それぞれ×１０－６の値であるが、簡易的にべき乗を外した値で算出した。
　すなわち、［ｃＳｔ］１＝１＊１０－６［ｍｍ２／ｓ］であるため、［ｍｍ２／ｓ］にて表記した。なお、動粘度の測定方法は、ＪＩＳ　Ｚ８８０３：２０１１準拠の方法で測定し、２０℃の値を用いた。
　基板厚さｈは５０～３００μｍが良好であり、更には７０～１５０μｍがより好適である。基板厚さｈが５０μｍ未満の場合は、ガラス基板において割れ・欠け等が発生しやすく、プロセス中で不良が発生しやすい。一方で、基板厚さｈが３００μｍを超える場合には、アスペクト比ｈ／Ｄが大きくなりやすく、気泡が抜けにくい。
　また、上記の構成は、第３導電層の形成の為の電解めっき液の場合も同様であり、電解めっきの際の気泡は、めっき皮膜中に気泡が取り込まれ、ＴＧＶ内のめっき不良の要因となる。
　まず、スパッタリングによって形成したシード層の上に、無電解めっきを行い、さらに電解めっきを行った場合の前述の孔の各寸法形状における式（ｃ）、（ｄ）の値を算出し、表１に示す。無電解めっき（ｅｌｅｃｔｒｏｌｅｓｓ　Ｐｌａｔｉｎｇ）の際の動粘度をνｌとし、電解めっき（ｅｌｅｃｔｒｏ　ｐｌａｔｉｎｇ）の際の動粘度をνｅとした。
（評価方法）
　電解めっき及び電解めっき工程の気泡については、ガラス基板に与える操作の水準をいくつか定め、気泡が残ったか除去できたかの判断については、電解めっき工程を終えた後の有底孔、および導電層の表面観察および断面観察にて行った。
　操作としては、揺動として、ガラス基板の厚さ方向と平行に、振幅５０ｍｍにて０．２５Ｈｚの往復運動を行ったもの（揺動１）、０．５Ｈｚの往復運動を行ったもの（揺動２）、衝撃印加として、ガラス基板側面の一点に対して、３０ｇの塩化ビニル片を、５０ｍｍの高さより落としてぶつける操作を、０．２５Ｈｚで行ったもの（衝撃１）、０．５Ｈｚで行ったもの（衝撃２）の４水準とした。
　前記表面観察および断面観察の結果、導電層の形成が良好である、つまり電解メッキにおいて気泡除去が良好に行われたと判断されるものを「〇」、されなかったと判断されるものを「×」として、結果を表１に示す。表面観察にて、貫通孔内にめっきの偏析や凹凸、未着（貫通孔内にそもそもめっきが付いていない）、を確認し、断面観察にて、膜厚不均一、気泡の噛み込み等を確認した。
Figure JPOXMLDOC01-appb-T000001
　前述の各孔の寸法と式（ｃ）、（ｄ）により求められる値、さらに、揺動、および衝撃試験による結果より、請求項に記載の（１）、（２）式を決定した
　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
　　式（２）　３．７＞ｈ／（Ｄ＊ν）
　表１の第１例～第７例は、νｌが０．８１１［ｍｍ２／ｓ］、νｅが０．９２１［ｍｍ２／ｓ］の場合である。
　第１例～第５例に示す様に、無電解めっきの際と電解めっきの際の、式（１）、式（２）を両方満たすような領域では、無電解および電解めっき時の気泡が効果的に除去されて、めっき皮膜が安定的につき、貫通孔内でのめっきの未着や、めっき皮膜への気泡の巻き込みは発生しなかった。
　一方で、第６、第７例に示す様に無電解めっき時での、式（１）、式（２）さらには、電解めっき時での式（１）、式（２）をすべて満たさない場合には、めっき中に衝撃や揺動を印加しても、めっき皮膜が良好に製膜されなかった。すなわち、貫通孔内のめっき不着や、気泡の噛み込み、膜厚不均一、偏析などが発生した。
　第８～第１４例は、νｌが０．８１１［ｍｍ２／ｓ］、νｅが１．３２［ｍｍ２／ｓ］の場合である。この場合も、式（１）、式（２）を満たす条件である、第８～第１２例では、気泡に起因するめっき不良は発生しておらず、式（１）、式（２）を満たしていない第１３～第１４例では、揺動、衝撃条件の一部でめっき不良が発生している。
　電解めっき後の評価であるため、無電解めっきと電解めっきでの気泡の有無の切り分けは困難であるが、無電解めっきと電解めっきの両方を経た結果として、式（１）、式（２）を満たす条件であれば、気泡起因の不良が発生していない事を確認できた。
　次に、スパッタリングによるシード層の上に電解めっきを行った場合の結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２の第１５～第２１例は、νｅが０．９２１［ｍｍ２／ｓ］の場合である。この場合も、式（１）、式（２）を満たす条件である、第１５～第１９例では、気泡に起因するめっき不良は発生しておらず、式（１）、式（２）を満たしていない第２０～第２１例では、揺動、衝撃条件の一部でめっき不良が発生している。
　第２２～第２８例は、νｅが１．３２［ｍｍ２／ｓ］の場合である。この場合も、式（１）、式（２）を満たす条件である、第２６例以外では、気泡に起因するめっき不良は発生しておらず、式（１）、式（２）を満たしていない第２６例では、揺動、衝撃条件の一部でめっき不良が発生している。
　第２９～第３５例は、νｅが１．１０５［ｍｍ２／ｓ］の場合である。この場合も、式（１）、式（２）を満たす条件である、第２９～第３３例では、気泡に起因するめっき不良は発生しておらず、式（１）、式（２）を満たしていない第３４～第３５例では、揺動、衝撃条件の一部でめっき不良が発生している。
　スパッタリングによるシード層の上に直接電解めっきを行った場合でも、式（１）、式（２）を満たす条件の範囲では、気泡に起因する電解めっき不良は発生していないことが確認できた。上記により、無電解めっきを行わずに、電解めっきを行う場合においても本発明の動粘度と形状寸法の範囲については、技術的効果が有ることが確認できた。
　次に、無電解めっきを行い、さらに電解めっきを行った場合を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３の第３６例～第４２例は、νｌが１．５９４［ｍｍ２／ｓ］、νｅが０．９２１［ｍｍ２／ｓ］の場合である。
　第３６例～第４０例に示す様に、無電解めっきの際と電解めっきの際の、式（１）、式（２）を両方満たすような領域では、無電解および電解めっき時の気泡が効果的に除去されて、めっき皮膜が安定的につき、貫通孔内でのめっきの未着や、めっき皮膜への気泡の巻き込みは発生しなかった。
　一方で、第４１、第４２例に示す様に無電解めっき時での、式（１）、式（２）さらには、電解めっき時での式（１）、式（２）をすべて満たさない場合には、めっき中に衝撃や揺動を印加しても、めっき皮膜が良好に製膜されなかった。すなわち、貫通孔内のめっき不着や、気泡の噛み込み、膜厚不均一、偏析などが発生した。
　第４３～第４９例は、νｌが１．５９４［ｍｍ２／ｓ］、νｅが１．３２［ｍｍ２／ｓ］の場合である。この場合も、式（１）、式（２）を満たす条件である、第４３～第４７例では、気泡に起因するめっき不良は発生しておらず、式（１）、式（２）を満たしていない第４８～第４９例では、揺動、衝撃条件の一部でめっき不良が発生している。
　これらは、電解めっき後の評価であるため、無電解めっきと電解めっきでの気泡の有無の切り分けは困難であるが、無電解めっきと電解めっきの両方を経た結果として、式（１）、式（２）を満たす条件であれば、気泡起因の不良が発生していないことを確認できた。
　スパッタリングによるシード層を形成せずに、無電解めっき上に直接電解めっきを行った場合でも、式（１）、式（２）を満たす条件の範囲では、気泡に起因する電解めっき不良は発生していないことが確認できた。
　上記により、スパッタシードを形成せず、無電解めっき上に電解めっきを行う場合においても本発明の動粘度と形状寸法の範囲には、技術的効果が有ることが確認できた。
　なお、ガラス基板上の無電解めっきは、一般的に密着強度が悪いことが多いが、本発明の実施形態では、無電解めっき層の剥離による配線及び貫通孔の剥離は特に確認されなかった。
　続いて、実際のガラス基板、それをコアとした多層配線基板について詳細を説明する。
＜実施形態＞
　以下、図１を参照して本発明の実施形態について説明する。なお、この実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。
　本実施形態に係るガラスコア多層配線基板は、ガラス基板１００に貫通孔２０１を有し、ガラス基板の第１面１０１または第２面１０２に導電体からなる配線層を有し、第１面上の導体層と第２面上の導体層は、貫通孔２０１の内壁に導電層を積層した貫通電極によって電気的に接続されている。
　貫通電極内には、貫通孔側壁に近い順から、スパッタリングを行った場合にはスパッタリングによる第１導電層１０３、無電解めっきを行った場合には、無電解メッキによる第２導電層１０４、電解メッキによる第３導電層１０５が積層され、すべてが、ガラス基板第１面上の導電層に連続している。スパッタリングによるシード層、無電解めっきによる層、電解めっきによる層は底の部分で層をなしている。
　例えば、スパッタリングは、ＴＧＶの側壁への付き回りがよいものが良好であるため製膜圧力が高い条件が良好であり、ＵＨＳＰ－２０６０（島津製作所製）などが良好である。スパッタリングによるシード層の材質としては、ガラスへの密着性、導電性などの観点から、チタン、銅、クロム及びその合金などが良好である。
　例えば無電解めっきは、市販の無電解めっきを用いることができ、ガラスもしくは、スパッタリングによるシード層との密着性向上のため、洗浄等の前処理が重要である。無電解めっきの材質としては、ガラスやスパッタリングによるシード層への密着性、導電性などの観点から、銅やニッケルおおびその合金などが良好である。
　例えば電解めっきは、ビアフィリング用めっき浴が望ましく、導電性の観点から、抵抗の低い銅が良好である。
　また、ガラス基板の第１面１０１、第２面１０２の上には、絶縁樹脂層が積層され前記のガラスコア基板第１面、第２面上の配線は、絶縁樹脂層内に埋まるような構造となっている。また、ガラスコア基板の貫通電極のうち、導電層が積層されていない部分には、前記絶縁樹脂層から連続する絶縁樹脂が満たされている。
　前記絶縁樹脂層の上には、さらに導電層が形成されており、以下、絶縁樹脂層、導電層の順に積層が必要数繰り返されている。絶縁層内には貫通電極が設けられ、上下の導体層の電気的導通をとっている。
　前記導体層を、エッチング法などにて不要な部分を除去し、回路配線を形成することで、多層配線基板となる。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。
　例えば、本発明は、配線基板、電子部品、部品内臓基板に利用可能である。さらに、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
　本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
　例えば、実施例で説明した材料、製造工程は、他の同等の材料や製造工程に置き換えることができ、寸法や形状についても適宜の変更が可能である。
　また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１００・・・ガラス基板
１０１・・・ガラス基板第１面
１０２・・・ガラス基板第２面
１０３・・・第１導電層
１０４・・・第２導電層
１０５・・・第３導電層
２０１・・・貫通孔
２０２・・・有底孔
３０１・・・ガラス基板貫通孔内に浸入した気泡

Claims (11)

  1. 　動粘度が０．５×１０－６ｍ２／ｓから３．０×１０－６ｍ２／ｓである無電解めっき又は電界めっき液を用いて導体層を積層するガラス基板であって、
    　第１面、第１面と反対側の第２面、前記第１面と前記第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる貫通孔を有し、
    　前記第１面から前記貫通孔の内側面を覆う第１導電層、前記第１導電層を覆う形状にて形成された第２導電層、さらに前記貫通孔内に第３導電層が形成されており、
    　前記第１導電層が、スパッタリングによるものであり、
    　前記第２導電層が、無電解めっきによるものであり、
    　前記第３導電層が、電解めっきによるものであり、
    　前記貫通孔の前記第１面側の孔径をＤ、前記第２面側の孔径をｄ、ガラス基板の厚さをｈ、無電解めっき又は電界めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たす、ガラス基板。
    　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
    　　式（２）　３．７＞ｈ／（Ｄ＊ν）
  2. 　動粘度が０．５×１０－６ｍ２／ｓから３．０×１０－６ｍ２／ｓである電解めっき液を用いて導体層を積層するガラス基板であって、
    　第１面、第１面と反対側の第２面、前記第１面と前記第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる貫通孔を有し、
    　前記第１面から前記貫通孔の内側面を覆う第１導電層、さらに前記貫通孔内において、前記第１導電層を覆う形状にて第３導電層が形成されており、
    　前記第１導電層が、スパッタリングによるものであり、
    　前記第３導電層が、電解めっきによるものであり、
    　前記貫通孔の前記第１面側の孔径をＤ、前記第２面側の孔径をｄ、ガラス基板の厚さをｈ、電解めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たす、ガラス基板。
    　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
    　　式（２）　３．７＞ｈ／（Ｄ＊ν）
  3. 　動粘度が０．５×１０－６ｍ２／ｓから３．０×１０－６ｍ２／ｓである無電解めっき又は電解めっき液を用いて導体層を積層するガラス基板であって、
    　第１面、第１面と反対側の第２面、前記第１面と前記第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる貫通孔を有し、
    　前記第１面から前記貫通孔の内側面を覆う第２導電層、さらに前記貫通孔内において、第３導電層が積層されており、
    　前記第２導電層が、無電解めっきによるものであり、
    　前記第３導電層が、電解めっきによるものであり、
    　前記貫通孔の前記第１面側の孔径をＤ、前記第２面側の孔径をｄ、ガラス基板の厚さをｈ、無電解めっき又は電解めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たす、ガラス基板。
    　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
    　　式（２）　３．７＞ｈ／（Ｄ＊ν）
  4. 　前記第１面側の孔径Ｄが、３０μｍから１５０μｍであり、
    　前記第２面側の孔径ｄが、３０μｍから１５０μｍであり、
    　前記ガラス基板の厚さｈが、５０μｍから３００μｍである
    請求項１から３のいずれか一項に記載のガラス基板。
  5. 　前記第１導電層がチタン、銅、クロム及びその合金あることを特徴とする請求項１または２に記載のガラス基板。
  6. 　前記第２導電層が銅またはニッケルおよびその合金であることを特徴とする請求項１または３に記載のガラス基板。
  7. 　前記第３導電層が銅層であることを特徴とする請求項１から３のいずれか一項に記載のガラス基板。
  8. 　請求項１から３のいずれか一項に記載のガラス基板の両面に、導体層からなる配線層を有し、さらにその上に、絶縁層、導体層の順に積層することを１回以上繰り返してなる積層構造をとっており、かつ上記絶縁層を貫通し、その上下の導体層と電気的導通している貫通電極を有することを特徴とする、ガラスコア多層配線基板。
  9. 　動粘度が０．５×１０－６ｍ２／ｓから３．０×１０－６ｍ２／ｓであるめっき液を用いて導体層を積層するガラス基板であって、
    　第１面、第１面と反対側の第２面、前記第１面と前記第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる貫通孔を有し、
    　前記第１面から前記貫通孔の内側面覆い、さらに少なくと
    も前記貫通孔内において、第３導電層が積層されており、
    （１）前記第１導電層として、スパッタリングによる少なくとも１層を形成する工程、
    （２）前記第２導電層として、無電解めっきによる少なくとも１層を形成する工程、
    （３）前記第３導電層として、電解めっきによる少なくとも１層を形成する工程、
    のうち少なくとも１つ以上の工程を有し、
    　前記貫通孔の前記第１面側の孔径をＤ、前記第２面側の孔径をｄ、ガラス基板の厚さをｈ、無電解、もしくは電界めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たすガラス基板の製造方法。
    　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
    　　式（２）　３．７＞ｈ／（Ｄ＊ν）
  10. 　動粘度が０．５×１０－６ｍ２／ｓから３．０×１０－６ｍ２／ｓであるめっき液を用いて導体層を積層するガラス基板であって、
    　第１面、第１面と反対側の第２面、前記第１面と前記第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる貫通孔を有し、
    　前記第１面から前記貫通孔の内の側面を覆う第１導電層が形成されており、さらに前記貫通孔内において、前記第１導電層を覆う形状にて第３導電層が積層されており、
    （１）前記第１導電層として、スパッタリングによる少なくとも１層を形成する工程、
    （２）前記第３導電層として、電解めっきによる少なくとも１層を形成する工程、
    のうち少なくとも１つ以上の工程を有し、
    　前記貫通孔の前記第１面側の孔径をＤ、前記第２面側の孔径をｄ、ガラス基板の厚さをｈ、電界めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たすガラス基板の製造方法。
    　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
    　　式（２）　３．７＞ｈ／（Ｄ＊ν）
  11. 　動粘度が０．５×１０－６ｍ２／ｓから３．０×１０－６ｍ２／ｓであるめっき液を用いて導体層を積層するガラス基板であって、
    　第１面、第１面と反対側の第２面、前記第１面と前記第２面を貫通し、かつその孔径が、前記第１面側から前記第２面側に近づくに従って小さくなる貫通孔を有し、
    　前記第１面から前記貫通孔の内側面を覆う第２導電層、さらに少なくとも前記貫通孔内において、第３導電層が積層されており、
    （１）前記第２導電層として、無電解めっきによる少なくとも１層を形成する工程、
    （２）前記第３導電層として、電解めっきによる少なくとも１層を形成する工程、
    のうち少なくとも１つ以上の工程を有し、
    　前記貫通孔の前記第１面側の孔径をＤ、前記第２面側の孔径をｄ、ガラス基板の厚さをｈ、無電解又は電界めっき液の粘度をνとした場合に、以下の（１）、（２）式の条件を満たすガラス基板の製造方法。
    　　式（１）　０．０２０＜（Ｄ－ｄ）＊ν／（２ｈ）
    　　式（２）　３．７＞ｈ／（Ｄ＊ν）
PCT/JP2022/013101 2021-03-23 2022-03-22 ガラス基板及びガラスコア多層配線基板 WO2022202794A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021048563 2021-03-23
JP2021-048563 2021-03-23

Publications (1)

Publication Number Publication Date
WO2022202794A1 true WO2022202794A1 (ja) 2022-09-29

Family

ID=83395843

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/013101 WO2022202794A1 (ja) 2021-03-23 2022-03-22 ガラス基板及びガラスコア多層配線基板

Country Status (2)

Country Link
JP (2) JP2022151774A (ja)
WO (1) WO2022202794A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002161391A (ja) * 2000-11-21 2002-06-04 Toppan Printing Co Ltd 電気めっき方法及びそれを用いた配線基板の製造方法
JP2012160559A (ja) * 2011-01-31 2012-08-23 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2018113392A (ja) * 2017-01-13 2018-07-19 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
WO2019151003A1 (ja) * 2018-01-30 2019-08-08 凸版印刷株式会社 ガラスコアデバイス、およびその製造方法
WO2020213624A1 (ja) * 2019-04-15 2020-10-22 大日本印刷株式会社 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002161391A (ja) * 2000-11-21 2002-06-04 Toppan Printing Co Ltd 電気めっき方法及びそれを用いた配線基板の製造方法
JP2012160559A (ja) * 2011-01-31 2012-08-23 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2018113392A (ja) * 2017-01-13 2018-07-19 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
WO2019151003A1 (ja) * 2018-01-30 2019-08-08 凸版印刷株式会社 ガラスコアデバイス、およびその製造方法
WO2020213624A1 (ja) * 2019-04-15 2020-10-22 大日本印刷株式会社 貫通電極基板、電子ユニット、貫通電極基板の製造方法および電子ユニットの製造方法

Also Published As

Publication number Publication date
JP2022151782A (ja) 2022-10-07
JP2022151774A (ja) 2022-10-07

Similar Documents

Publication Publication Date Title
US10993331B2 (en) High-speed interconnects for printed circuit boards
US7084509B2 (en) Electronic package with filled blinds vias
US20090120660A1 (en) Electrical member and method of manufacturing a printed circuit board using the same
JP4757698B2 (ja) 固体電解コンデンサ
US20160330836A1 (en) Printed wiring board
KR102071763B1 (ko) 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP2011071559A (ja) 固体電解コンデンサ
KR20070088074A (ko) 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
KR101332079B1 (ko) 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
CN103874326A (zh) 印刷电路板和印刷电路板的制造方法
CN103871996A (zh) 封装结构及其制作方法
JP6508589B2 (ja) フレキシブルプリント配線板及びその製造方法
WO2022202794A1 (ja) ガラス基板及びガラスコア多層配線基板
CN102573334A (zh) 印刷电路板及其导通孔填充方法
JP2015060981A (ja) プリント配線板
JP7366025B2 (ja) 印刷配線板及び印刷配線板の製造方法
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
KR20230146557A (ko) 관통 전극 기판
JP6161143B2 (ja) 配線基板の製造方法
KR100627072B1 (ko) 스루우 홀 구조 형성 방법 및 스루우 홀 구조
JP2005072064A (ja) 配線基板およびその製造方法
JP7336845B2 (ja) 印刷配線板の製造方法
TWI647989B (zh) 卷對卷柔性線路板及其快速加工方法
US20220071016A1 (en) Circuit board and method of manufacturing the same
JP2023541804A (ja) 半導体パッケージ用樹脂組成物及びこれを含む銅箔付樹脂

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22775577

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22775577

Country of ref document: EP

Kind code of ref document: A1