WO2022201743A1 - 光検出装置及び電子機器 - Google Patents

光検出装置及び電子機器 Download PDF

Info

Publication number
WO2022201743A1
WO2022201743A1 PCT/JP2022/000450 JP2022000450W WO2022201743A1 WO 2022201743 A1 WO2022201743 A1 WO 2022201743A1 JP 2022000450 W JP2022000450 W JP 2022000450W WO 2022201743 A1 WO2022201743 A1 WO 2022201743A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
substrate
light
wiring layer
reflective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2022/000450
Other languages
English (en)
French (fr)
Inventor
大三 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/549,389 priority Critical patent/US20240302206A1/en
Publication of WO2022201743A1 publication Critical patent/WO2022201743A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/04—Optical or mechanical part supplementary adjustable parts
    • G01J1/0407—Optical elements not provided otherwise, e.g. manifolds, windows, holograms, gratings
    • G01J1/0414—Optical elements not provided otherwise, e.g. manifolds, windows, holograms, gratings using plane or convex mirrors, parallel phase plates, or plane beam-splitters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/04—Optical or mechanical part supplementary adjustable parts
    • G01J1/0488—Optical or mechanical part supplementary adjustable parts with spectral filtering
    • G01J1/0492—Optical or mechanical part supplementary adjustable parts with spectral filtering using at least two different filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8067—Reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/448—Array [CCD]

Definitions

  • the present disclosure relates to photodetection devices and electronic devices.
  • An object of the present disclosure is to provide a photodetector and an electronic device capable of suppressing optical color mixing while improving the quantum efficiency QE.
  • the photodetector of the present disclosure includes (a) a substrate having a plurality of photoelectric conversion units, (b) a wiring layer disposed on the opposite side of the light-receiving surface of the substrate, and (d) the wiring layer and the substrate. a reflective layer formed so as to overlap at least a part of the plurality of photoelectric conversion units in the stacking direction in which the wiring layer and the wiring layer are stacked; Each of the portions overlapping the photoelectric conversion portions has a plurality of concave portions each having a corner cube-shaped portion.
  • the electronic device of the present disclosure includes (a) a substrate having a plurality of photoelectric conversion units, (b) and a wiring layer disposed on the opposite side of the light-receiving surface of the substrate, and (c) the wiring layer includes the substrate and the wiring layer. has a reflective layer formed so as to overlap with at least a part of the plurality of photoelectric conversion units in the stacking direction, and (d) the reflective layer is the photoelectric conversion unit-side surface of the photoelectric conversion unit side.
  • a photodetector having a plurality of recesses with corner cube-shaped portions in each of the overlapping portions.
  • FIG. 2 is a diagram showing a cross-sectional configuration of the solid-state imaging device taken along line AA of FIG. 1; 4 is a diagram showing a cross-sectional configuration of the solid-state imaging device taken along line BB of FIG. 3;
  • FIG. 10 is a diagram showing a configuration of a recess with corner cube-shaped portions;
  • FIG. 4 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification, taken at a position corresponding to line BB in FIG. 3;
  • FIG. 4 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification, taken at a position corresponding to line BB in FIG. 3; It is a figure which shows the cross-sectional structure of the conventional solid-state imaging device.
  • FIG. 4 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification, taken at a position corresponding to line BB in FIG. 3; It is a figure which shows the cross-sectional structure of the solid-state imaging device which concerns on a modification.
  • FIG. 11 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification taken along line CC of FIG. 10; FIG.
  • FIG. 4 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification, taken at a position corresponding to line BB in FIG. 3;
  • FIG. 4 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification, taken at a position corresponding to line BB in FIG. 3;
  • FIG. 3 shows the cross-sectional structure of the solid-state imaging device which concerns on a modification.
  • FIG. 4 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification, taken at a position corresponding to line BB in FIG. 3;
  • FIG. 4 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to a modification, taken at a position corresponding to line BB in FIG. 3; It is a figure which shows the cross-sectional structure of the solid-state imaging device which concerns on a modification.
  • 3 is a schematic configuration diagram of an electronic device according to a second embodiment; FIG.
  • FIG. Embodiments of the present disclosure will be described in the following order. Note that the present disclosure is not limited to the following examples. Also, the effects described in this specification are examples and are not limited, and other effects may also occur.
  • First Embodiment Solid-State Imaging Device 1-1 Overall Configuration of Solid-State Imaging Device 1-2 Circuit Configuration of Pixels 1-3 Configuration of Principal Part 1-4 Modification 2.
  • Second Embodiment Example of Application to Electronic Equipment
  • FIG. 1 is a schematic configuration diagram showing the entire solid-state imaging device 1 according to the first embodiment.
  • the solid-state imaging device 1 of FIG. 1 is a back-illuminated CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • the solid-state imaging device 1 (1002) captures image light (incident light) from a subject through a lens group 1001, and measures the amount of incident light formed on the imaging surface in units of pixels.
  • the solid-state imaging device 1 includes a substrate 2, a pixel region 3, a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, and a control circuit 8. It has
  • the pixel region 3 has a plurality of pixels 9 regularly arranged in a two-dimensional array on the substrate 2 .
  • the pixel 9 has the photoelectric conversion unit 13 shown in FIGS. 2, 3 and 4 and a plurality of pixel transistors.
  • the transfer transistor 14, the reset transistor 15, the amplification transistor 16, and the selection transistor 17 can be used as the plurality of pixel transistors. Further, for example, the transfer transistor 14, the reset transistor 15, and the amplification transistor 16 may be used without the selection transistor 17.
  • the vertical drive circuit 4 is composed of, for example, a shift register, selects a desired pixel drive wiring 10, supplies a pulse for driving the pixels 9 to the selected pixel drive wiring 10, and drives each pixel 9 in units of rows. drive. That is, the vertical driving circuit 4 sequentially selectively scans each pixel 9 in the pixel region 3 in the vertical direction row by row, and generates a pixel signal based on the signal charge generated by the photoelectric conversion unit 13 of each pixel 9 according to the amount of received light. , to the column signal processing circuit 5 through the vertical signal line 11 .
  • the column signal processing circuit 5 is arranged, for example, for each column of the pixels 9, and performs signal processing such as noise removal on signals output from the pixels 9 of one row for each pixel column.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD (Analog Digital) conversion for removing pixel-specific fixed pattern noise.
  • the horizontal driving circuit 6 is composed of, for example, a shift register, sequentially outputs horizontal scanning pulses to the column signal processing circuits 5, selects each of the column signal processing circuits 5 in turn, and The pixel signal subjected to the signal processing is output to the horizontal signal line 12 .
  • the output circuit 7 performs signal processing on pixel signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 12 and outputs the processed pixel signals.
  • signal processing for example, buffering, black level adjustment, column variation correction, and various digital signal processing can be used.
  • the control circuit 8 generates a clock signal and a control signal that serve as references for the operation of the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, etc. based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock signal. Generate. The control circuit 8 then outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • FIG. 2 is a diagram showing the circuit configuration of the pixel 9.
  • the pixel 9 has a photoelectric conversion unit 13 and four pixel transistors: a transfer transistor 14 , a reset transistor 15 , an amplification transistor 16 and a selection transistor 17 .
  • the transfer transistor 14 the reset transistor 15, the amplification transistor 16, and the selection transistor 17, for example, N-channel MOS transistors can be employed.
  • three drive lines for example, a transfer line 18, a reset line 19, and a selection line 20, are provided as the pixel drive lines 10 in common to the pixels 9 in the same row.
  • the photoelectric conversion unit 13 has an anode electrode connected to the ground and a cathode electrode connected to the gate electrode of the amplification transistor 16 via the transfer transistor 14 . Then, the photoelectric conversion unit 13 generates signal charges according to the amount of incident light 33 .
  • a node connected to the gate electrode of the amplification transistor 16 is called an FD section (floating diffusion section) 21 .
  • the transfer transistor 14 is connected between the cathode electrode of the photoelectric conversion section 13 and the FD section 21 .
  • a transfer pulse ⁇ TRF of which a high level (for example, Vdd) is active (hereinafter also referred to as “High active”) is applied to the gate electrode of the transfer transistor 14 through a transfer line 18 .
  • the transfer pulse ⁇ TRF is applied, the transfer transistor 14 is turned on and transfers the signal charge generated by the photoelectric conversion section 13 to the FD section 21 .
  • the reset transistor 15 has a drain electrode connected to the pixel power supply Vdd and a source electrode connected to the FD section 21 .
  • the gate electrode of the reset transistor 15 is supplied with a High active reset pulse ⁇ RST through a reset line 19 prior to transfer of signal charges from the photoelectric conversion unit 13 to the FD unit 21 by the transfer transistor 14 .
  • the reset pulse ⁇ RST is applied, the reset transistor 15 is turned on, discharging the charges accumulated in the FD section 21 to the pixel power supply Vdd, and resetting the FD section 21 .
  • the amplification transistor 16 has a gate electrode connected to the FD section 21 and a drain electrode connected to the pixel power supply Vdd. Then, the amplification transistor 16 outputs the potential of the FD section 21 after resetting by the reset transistor 15 as a reset signal (reset level) Vreset. Further, the amplification transistor 16 outputs the potential of the FD section 21 after the transfer transistor 14 transfers the signal charge as a light accumulation signal (signal level) Vsig.
  • the selection transistor 17 has a drain electrode connected to the source electrode of the amplification transistor 16 and a source electrode connected to the vertical signal line 11 . A high active selection pulse ⁇ SEL is applied to the gate electrode of the selection transistor 17 through a selection line 20 . When the selection pulse ⁇ SEL is applied, the selection transistor 17 is turned on to select the pixel 9 and relay the signal output from the amplification transistor 16 to the vertical signal line 11 .
  • FIG. 3 is a diagram showing a cross-sectional configuration of the solid-state imaging device 1 taken along line AA in FIG.
  • FIG. 4 is a diagram showing a cross-sectional configuration of the solid-state imaging device 1 taken along line BB in FIG. Note that the interlayer insulating film 36 is omitted in FIG. 4 so that the structure of the reflector 39 can be clarified.
  • the solid-state imaging device 1 includes a light-receiving layer 25 in which a substrate 2, an insulating film 22, a light shielding film 23 and a planarizing film 24 are laminated in this order.
  • a light collecting layer 28 is formed by laminating a color filter layer 26 and a microlens layer 27 in this order.
  • a wiring layer 29 is laminated on the surface of the light receiving layer 25 on the substrate 2 side (hereinafter also referred to as "surface S2"). That is, it can be said that the wiring layer 29 is arranged on the side opposite to the back surface S3 (light receiving surface) of the substrate 2 .
  • the substrate 2 is composed of a semiconductor substrate made of silicon (Si), for example, and forms a pixel region 3 .
  • a plurality of pixels 9 each having a photoelectric conversion unit 13 and four pixel transistors including a transfer transistor 14, a reset transistor 15, an amplification transistor 16, and a selection transistor 17 are arranged in a two-dimensional array.
  • the photoelectric conversion section 13 includes a p-type semiconductor region formed on the front surface S2 side of the substrate 2 and an n-type semiconductor region formed on the back surface S3 side (light-receiving surface side).
  • each photoelectric conversion unit 13 generates a signal charge corresponding to the amount of light incident on the photoelectric conversion unit 13, and accumulates the generated signal charge in the n-type semiconductor region.
  • the transfer transistor 14 has an FD portion 21 and a transfer gate electrode 30, as shown in FIG.
  • the FD portion 21 is the center portion (see FIG. 4) of the group composed of the four photoelectric conversion portions 13 formed in 2 rows ⁇ 2 columns in plan view, and the trench portion 32 in the substrate 2 in side view. It is formed at a position between the bottom surface and the wiring layer 29 (see FIG. 2). Further, the transfer gate electrode 30 is located slightly outside the central portion of the FD portion 21 in plan view (see FIG.
  • a pixel separation section 31 is formed between adjacent photoelectric conversion sections 13 .
  • the pixel separation section 31 is formed in a lattice shape so as to surround each photoelectric conversion section 13 .
  • the pixel separation portion 31 has a bottomed trench portion 32 extending from the back surface S3 side of the substrate 2 toward the opposite surface. That is, the trench portion 32 does not penetrate the substrate 2 and the bottom surface is formed within the substrate 2 . Since the trench portion 22 does not penetrate the substrate 2 , elements and contacts can be arranged in the region between the bottom portion of the pixel separating portion 31 and the wiring layer 29 .
  • FIG. 3 illustrates the case where the FD section 21 is arranged in the region between the bottom of the pixel separation section 21 and the wiring layer 20 .
  • the trench portion 32 is formed in a lattice shape so that the inner side surface and the bottom surface form the outer shape of the pixel separating portion 31 .
  • An insulating film 22 covering the rear surface S3 side of the substrate 2 is embedded inside the trench portion 32 .
  • a material having a refractive index different from that of the substrate 2 Si: refractive index 3.9
  • examples thereof include silicon oxide (SiO 2 : refractive index 1.5) and silicon nitride (SiN: refractive index 2.0).
  • the adjacent photoelectric conversion units 13 can be electrically isolated, and signal charges accumulated in the photoelectric conversion units 13 can be prevented from leaking to the adjacent photoelectric conversion unit 13 side.
  • the insulating film 22 continuously covers the entire rear surface S3 of the substrate 2 and the inside of the trench portion 32 so that the signal charge of the photoelectric conversion portion 13 does not leak.
  • the light shielding film 23 is formed in a lattice shape with openings on the light receiving surface sides of the plurality of photoelectric conversion units 13 on a part of the back surface S4 side of the insulating film 22 so that light does not leak to the adjacent pixels 9. It is
  • the flattening film 24 continuously covers the entire rear surface S4 side of the insulating film 22 so that the rear surface S1 of the absorption layer 25 is flat.
  • the color filter layer 26 is formed on the back surface S1 side of the flattening film 24 (that is, on the back surface S3 side of the substrate 2), and has a plurality of color filters 34 arranged corresponding to the photoelectric conversion units 13. there is
  • the multiple color filters 34 include multiple types of color filters that transmit light of predetermined wavelengths (eg, infrared light, red light, green light, and blue light). Thereby, each of the plurality of color filters 34 transmits light of a predetermined wavelength for each type of color filter 34 , and allows the transmitted light to enter the corresponding photoelectric conversion unit 13 .
  • the arrangement pattern of the color filters 34 for example, an arrangement can be adopted in which one of the two green light color filters in the Bayer arrangement is replaced with a color filter that transmits infrared light, based on the Bayer arrangement.
  • a color filter that transmits infrared light, red light, green light, or blue light is used as the color filter 34, but other configurations can also be adopted.
  • a configuration using a color filter that transmits light in all wavelength bands may be used.
  • the microlens layer 27 is formed on the rear surface S5 side of the color filter layer 26 and has a plurality of microlenses 35 arranged corresponding to the photoelectric conversion units 13 . As a result, each of the microlenses 35 collects image light (incident light 33 ) from the subject, and efficiently transmits the collected incident light 33 into the corresponding photoelectric conversion unit 13 via the color filter 34 . make it incident.
  • the wiring layer 29 is formed on the surface S ⁇ b>2 side of the substrate 2 and includes an interlayer insulating film 36 and wirings 37 stacked in multiple layers with the interlayer insulating film 36 interposed therebetween.
  • the wiring layer 29 drives the pixel transistors forming each pixel 9 through multiple layers of wiring 37 .
  • a reflective layer 38 is formed on the substrate 2 side of the wiring layer 29 .
  • the entire reflective layer 38 is located within the wiring layer 29 .
  • the reflective layer 38 is formed between the interface between the wiring layer 29 and the substrate 2 and the wiring 37 and has a plurality of reflective plates 39 arranged corresponding to the photoelectric conversion sections 13 . That is, as shown in FIG. 4, one reflector 39 is formed for one photoelectric converter 13 . Thereby, the reflective layer 38 is formed so as to overlap at least a part of the plurality of photoelectric conversion units 13 in the stacking direction in which the substrate 2 and the wiring layer 29 are stacked.
  • the reflecting plate 39 into which infrared light is incident due to the light transmission function of the color filter 34 is denoted by "39 IR ", and similarly, the reflecting plate 39 into which red light is incident is denoted by "39 R ", and the reflecting plate 39 by which green light is incident.
  • the reflector 39 on which light is incident is denoted by “39 G”
  • the reflector 39 on which blue light is incident is denoted by “39 B”. That is, in FIG. 4, the color filter 34 that transmits infrared light is arranged on the light receiving surface side of the reflector 39 IR , and the color filter 34 that transmits red light is arranged on the light receiving surface side of the reflector 39 R.
  • a color filter 34 that transmits green light is arranged on the light receiving surface side of plate 39G
  • a color filter 34 that transmits blue light is arranged on the light receiving surface side of reflector plate 39B.
  • the planar shape of the reflector 39 is a pentagon that is formed by missing the corners on the transfer gate electrode 30 side of a square that is slightly larger than the photoelectric conversion section 13 .
  • a structure is formed in which the transfer gate electrode 30 is arranged at a location corresponding to the chipped corner. That is, the reflector 39 overlaps the gate electrode (transfer gate electrode 30) of the transistor formed on the surface opposite to the back surface S3 (light receiving surface) of the substrate 2 in the stacking direction of the substrate 2 and the wiring layer 29. It is placed in a position where it should not be.
  • the reflector 39 can be arranged at the same depth as the transfer gate electrode 30, and the contact connecting the substrate 2 and the wiring 37 can be shortened.
  • a plurality of recesses 40 having corner cube-shaped portions are arranged in a two-dimensional array on the surface of the reflector 39 on the photoelectric conversion unit 13 side (hereinafter also referred to as "rear surface S6").
  • the reflective layer 38 has a structure in which a plurality of recesses 40 are provided in each portion of the surface on the photoelectric conversion section 13 side that overlaps with the photoelectric conversion section 13 .
  • the number of recesses 40 arranged in the row direction is greater than "4", but in FIG. 4, the recesses 40 are arranged in a two-dimensional array of 4 rows ⁇ 4 columns for simplification of explanation.
  • FIG. 5 exemplifies a case in which recesses having inner sides with the same length are used as the recesses having the shape of a quadrangular prism.
  • the size of the recess 40 may be any size as shown in FIGS. 6 and 7 as long as the recess 40 can be formed.
  • FIG. 6 illustrates a case where the recess 40 is larger than the recess 40 in
  • FIG. 7 illustrates a case where the recess 40 is smaller than the recess 40 in FIG.
  • any number of concave portions 40 may be arranged on the rear surface S6 of each reflector 39 .
  • FIG. 5 shows an example in which the three reflecting planes 42 form an angle of 90° with each other, the present invention is not limited to this. good.
  • a surface of the reflector 39 opposite to the photoelectric conversion unit 13 side (hereinafter also referred to as “surface S7”) is a flat surface parallel to the surface S2 of the substrate 2 .
  • the material of the reflective layer 38 may be any material that can reflect the incident light 33 (red light, blue light, green light, infrared light) transmitted through the color filter 34, for example.
  • polysilicon (p-Si), tungsten (W), and copper (Cu) can be used.
  • polysilicon (p-Si) is used as the material for the gate electrode of the pixel transistor
  • tungsten (W) is used as the material for the light shielding film 23
  • copper (Cu) is used as the material for the wiring 37. . Therefore, by adopting polysilicon (p-Si), tungsten (W) or copper (Cu) as the material of the reflective layer 38, the reflective layer 38 can be formed relatively easily.
  • the solid-state imaging device 1 having the above configuration, light is irradiated from the rear surface S3 side of the substrate 2 (the rear surface S1 side of the light-receiving layer 25), and the irradiated light is transmitted through the microlenses 35 and the color filters 34 (waveguide). Then, the transmitted light is photoelectrically converted by the photoelectric conversion unit 13 to generate signal charges. The generated signal charges are output as pixel signals through the vertical signal lines 11 of FIG.
  • long-wavelength light infrared light
  • Si silicon
  • the wiring layer 29 overlaps at least a portion of the plurality of photoelectric conversion units 13 in the lamination direction in which the substrate 2 and the wiring layer 29 are laminated.
  • the reflective layer 38 has a plurality of concave portions 40 each having a corner cube-shaped portion in each portion of the surface facing the photoelectric conversion portion 13 that overlaps the photoelectric conversion portion 13 . Therefore, of the incident light 33 that has passed through the photoelectric conversion unit 13, the incident light 33 that strikes the corner cube-shaped portion of the concave portion 40 of the reflective layer 38 is retroreflected by the corner cube-shaped portion, and is reflected along the incident direction.
  • the size of the recess 40 corresponds to the type of the color filter 34 (a color filter that transmits infrared light, a color filter that transmits red light, and a color filter that transmits red light) corresponding to the reflector 39 in which the recess 40 is formed.
  • a configuration may be set for each color filter, a color filter that transmits green light, and a color filter that transmits blue light.
  • the size of the concave portion 40 may be determined according to the wavelength of the light incident on the reflector 39 after passing through the color filter 34 (see FIG. 2).
  • FIG. 9 illustrates a case in which the size of the concave portion 40 (the length of each side of the concave portion 40) is increased as the wavelength of incident light is longer in the reflecting plate 39. As shown in FIG.
  • the size of the concave portion 40 of the reflecting plate 39 IR into which infrared light is incident >the size of the concave portion 40 of the reflecting plate 39 R into which red light is incident>the size of the concave portion 40 of the reflecting plate 39 G into which green light is incident
  • the size of the concave portion 40 >the size of the concave portion 40 of the reflector 39B into which the blue light is incident.
  • the concave portions 40 are uniformly arranged on each portion of the rear surface S6 of the reflector 39 , but other configurations can also be adopted.
  • the recess 40 may be formed only in the outer edge of the rear surface S6 of the reflector 39, and the recess 40 may not be formed in the center of the rear surface S6.
  • the center of the rear surface S6 of the reflector 39 becomes a flat surface parallel to the rear surface S3 of the substrate 2, so that the incident light 33 transmitted through the photoelectric conversion section 13 is mirror-reflected at a reflection angle equal to the incident angle. The light is returned to the original photoelectric conversion section 13 .
  • the reflected light does not pass between the bottom of the pixel separation section 31 and the wiring 37, and the photoelectric conversion section 13 of the pixel separation section 31 is reflected. It hits the side surface and is mirror-reflected, and is returned to the original photoelectric conversion section 13 . Therefore, as in the case where the concave portions 40 are uniformly arranged on each portion of the rear surface S6 of the reflector 39, optical color mixture can be suppressed while improving the quantum efficiency QE.
  • all of the plurality of reflectors 39 forming the reflective layer 38 have recesses 40, but other configurations may be employed.
  • the reflectors 39 may have recesses 40 and the rest of the reflectors 39 may not have recesses 40 .
  • FIG. 12 only the reflecting plate 39 IR into which infrared light is incident and the reflecting plate 39 G into which green light is incident have concave portions 40, and the reflecting plate 39 R into which red light is incident and the reflecting plate 39 R into which blue light is incident.
  • a case in which the reflecting plate 39 B for incident light does not have the concave portion 40 is illustrated.
  • the reflectors 39 are arranged so as to correspond to all the photoelectric conversion units 13, but other configurations can also be adopted.
  • the configuration may be such that the reflectors 39 are arranged corresponding to only some of the photoelectric conversion units 13 .
  • FIG. 13 illustrates a case where the reflector 39 IR is arranged only for the photoelectric conversion section 13 on which infrared light (long wavelength light) is incident. This makes it possible to omit the reflector 39 corresponding to the photoelectric conversion section 13 on which infrared light (long-wavelength light) is not incident, thereby simplifying the design.
  • the rear surface S6 of the reflector 39 has a plurality of concave portions 40
  • the front surface S7 is a flat surface.
  • a plurality of square prism-shaped projections 43 may be arranged in a two-dimensional array on the surface S7 of the reflector 39 .
  • the reflective layer 38 has a structure having a plurality of quadrangular prism-shaped projections 43 on the surface opposite to the substrate 2 side.
  • FIG. 14 exemplifies a case where convex portions having the same side lengths (width, depth, height) are used as the rectangular prism-shaped convex portions 43 .
  • each side of the protrusion 43 is the same as the length of each side of the inner dimension of the recess 40 .
  • a quadrangular prism-shaped concave portion 44 having a corner cube-shaped portion is formed in a portion of the interlayer insulating film 36 that is in contact with the convex portion 43 . That is, in the interlayer insulating film 36 on the surface S7 side of the reflector 39, a plurality of recesses 44 having corner cube-shaped portions are formed in a two-dimensional array in the same manner as the recesses 40 of the reflector 39.
  • the incident light 33 that strikes the reflective layer 38 can be retroreflected by the corner cube-shaped portion of the concave portion 44 , and the reflected light is returned to the original photoelectric conversion section 13 . It can be absorbed to further improve the quantum efficiency QE.
  • the entire reflecting plate 39 is located within the wiring layer 29 .
  • the portion of the reflective layer 38 on the side of the substrate 2 may be located inside the substrate 2 and the portion on the side opposite to the substrate 2 may be located inside the wiring layer 29 .
  • the distance between the interface between the wiring layer 29 and the substrate 2 and the wiring 37 can be shortened, and the contact connecting the substrate 2 and the wiring 37 can be shortened.
  • the gap between the reflector 39 and the pixel separation section 31 can be made small, and the reflected light reflected by the reflector 39 is prevented from passing through the gap to the adjacent photoelectric conversion section 13. can.
  • FIG. 16 illustrates a case where the low refractive index film 45 continuously covers the inner surface of the concave portion 40 and the rear surface S6 of the reflector 39 .
  • the material of the low refractive index film 45 for example, a material having a lower reflectance than the material of the layer or film with which the inner surface of the recess 40 is in contact through the low refractive index film 45 can be used.
  • a material having a lower reflectance than the material of the interlayer insulating film 36 is used as the material of the low refractive index film 45 .
  • the reflectance at the interface between the interlayer insulating film 36 and the concave portion 40 can be improved, and the quantum efficiency QE can be further improved.
  • one reflecting plate 39 is formed for one photoelectric conversion unit 13 was shown, but other configurations can also be adopted.
  • one reflector 39 may be formed for four photoelectric conversion units 13 .
  • one reflector 39 may be formed for all the photoelectric conversion units 13 . That is, the reflective layer 38 may be configured by one reflective plate 39 .
  • the pixel separation section 31 has a bottom portion within the substrate 2 was shown, but other configurations can also be adopted.
  • the pixel separating portion 31 may penetrate through the substrate 2 and have a bottom portion at the interface between the substrate 2 and the wiring layer 29 .
  • the gap between the reflector 39 and the pixel separation section 31 can be reduced, and the possibility that the reflected light reflected by the reflector 39 passes through the gap and exits to the adjacent photoelectric conversion section 13 is reduced. can.
  • the present technology can be applied to light detection devices in general, including a distance measuring sensor that measures distance, which is also called a ToF (Time of Flight) sensor.
  • a ranging sensor emits irradiation light toward an object, detects the reflected light that is reflected from the surface of the object, and then detects the reflected light from the irradiation light until the reflected light is received. It is a sensor that calculates the distance to an object based on time.
  • the light-receiving pixel structure of this distance measuring sensor the structure of the pixel 9 described above can be adopted.
  • FIG. 20 is a diagram showing an example of a schematic configuration of an imaging device (video camera, digital still camera, etc.) as an electronic device to which the present disclosure is applied.
  • an imaging device 1000 includes a lens group 1001, a solid-state imaging device 1002 (the solid-state imaging device 1 according to the first embodiment), a DSP (Digital Signal Processor) circuit 1003, and a frame memory 1004. , a monitor 1005 and a memory 1006 .
  • DSP circuit 1003 , frame memory 1004 , monitor 1005 and memory 1006 are interconnected via bus line 1007 .
  • a lens group 1001 guides incident light (image light) from a subject to a solid-state imaging device 1002 and forms an image on a light receiving surface (pixel area) of the solid-state imaging device 1002 .
  • the solid-state imaging device 1002 consists of the CMOS image sensor of the first embodiment described above.
  • the solid-state imaging device 1002 converts the amount of incident light imaged on the light-receiving surface by the lens group 1001 into an electric signal for each pixel, and supplies the signal to the DSP circuit 1003 as a pixel signal.
  • the DSP circuit 1003 performs predetermined image processing on pixel signals supplied from the solid-state imaging device 1002 . Then, the DSP circuit 1003 supplies the image signal after the image processing to the frame memory 1004 on a frame-by-frame basis, and temporarily stores it in the frame memory 1004 .
  • the monitor 1005 is, for example, a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel.
  • a monitor 1005 displays an image (moving image) of a subject based on the pixel signals for each frame temporarily stored in the frame memory 1004 .
  • the memory 1006 consists of a DVD, flash memory, or the like. The memory 1006 reads out and records the pixel signals for each frame temporarily stored in the frame memory 1004 .
  • Electronic equipment to which the solid-state imaging device 1 can be applied is not limited to the imaging device 1000, and can be applied to other electronic equipment. Further, although the solid-state imaging device 1 according to the first embodiment is used as the solid-state imaging device 1002, other configurations can also be adopted. For example, a configuration using another photodetector to which the present technology is applied, such as the solid-state imaging device 1 according to the modified example of the first embodiment, may be employed.
  • the present technology can also take the following configuration.
  • a substrate having a plurality of photoelectric conversion units A wiring layer arranged on the opposite side of the light receiving surface of the substrate, the wiring layer has a reflective layer formed so as to overlap at least a part of the plurality of photoelectric conversion units in a stacking direction in which the substrate and the wiring layer are stacked;
  • the light detection device wherein the reflective layer has a plurality of concave portions each having a corner cube-shaped portion in each portion of the surface on the photoelectric conversion portion side that overlaps with the photoelectric conversion portion.
  • each of the four corners of the concave portion forms a corner cube having three reflecting planes and a vertex where the three reflecting planes intersect.
  • the reflective layer has a reflective plate arranged corresponding to each of the photoelectric conversion units, part or all of the reflector has the concave portion on the surface facing the photoelectric conversion unit; any one of (1) to (7) above, wherein the reflector is arranged at a position not overlapping a gate electrode of a transistor formed on a surface of the substrate opposite to the light receiving surface in the stacking direction; A photodetector as described.
  • a color filter layer disposed on the light receiving surface side of the substrate has a color filter that is arranged corresponding to each of the photoelectric conversion units, transmits light of a predetermined wavelength, and makes the light incident on the corresponding photoelectric conversion unit,
  • the substrate is formed between the photoelectric conversion units, extends from the light-receiving surface of the substrate toward the opposite surface, and includes a pixel separation unit having a bottom surface within the substrate.
  • (1) to (11) The photodetector according to any one of .
  • (13) The photodetector according to any one of (1) to (11), wherein the substrate includes a pixel separating portion formed between the photoelectric conversion portions and penetrating through the substrate.
  • a reflective layer is formed so as to overlap with at least a part of the photoelectric conversion unit, and the reflective layer has a corner cube shape on each portion of the surface on the photoelectric conversion unit side that overlaps with the photoelectric conversion unit.
  • An electronic device comprising a photodetector having a plurality of recesses with portions.

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

量子効率ＱＥを向上しつつ、光学混色を抑制可能な光検出装置を提供する。複数の光電変換部を有する基板と、基板の受光面と反対側に配置された配線層とを備えるようにした。そして、配線層が、基板と配線層とが積層される積層方向において、複数の光電変換部の少なくとも一部と重なるように形成された反射層を有する構成とした。また、反射層が、光電変換部側の面のうちの、光電変換部と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部を有する構成とした。

Description

光検出装置及び電子機器
　本開示は、光検出装置及び電子機器に関する。
　近年、長波長の光を検出対象とするデバイス（光検出装置）が増えている。長波長の光は、シリコンによる吸収が悪い。それゆえ、例えば、光検出装置の光電変換部に、長波長の光が入射されると、入射された光が、光電変換部を通り抜けて、隣接する光電変換部に出ていくことで、量子効率ＱＥが低下する可能性がある。また、出ていった入射光が隣接する光電変換部で検出されることで、光学混色（クロストーク）を生じる可能性がある。
　ここで、量子効率ＱＥを向上し、且つ光学混色（クロストーク）を抑制する技術としては、例えば、光電変換部間に画素分離部を設ける技術が提案されている（例えば、特許文献１参照。）。特許文献１に記載の技術では、光電変換部を通り抜けて画素分離部に当たった入射光を画素分離部で反射させ、反射された入射光を光電変換部に戻すことで、量子効率ＱＥを向上するとともに、光学混色（クロストーク）を抑制するようになっている。
特開２０１７－１９１９５０号公報
　しかし、長波長の光による量子効率ＱＥの低下や光学混色の発生では、配線層の配線、基板と配線層との界面等で反射される成分が支配的である。それゆえ、特許文献１に記載の技術（光電変換部）では、量子効率ＱＥの向上や光学混色の抑制が不十分であった。
　本開示は、量子効率ＱＥを向上しつつ、光学混色を抑制可能な光検出装置及び電子機器を提供することを目的とする。
　本開示の光検出装置は、（ａ）複数の光電変換部を有する基板と、（ｂ）基板の受光面と反対側に配置された配線層とを備え、（ｄ）配線層は、基板と配線層とが積層される積層方向において、複数の光電変換部の少なくとも一部と重なるように形成された反射層を有し、（ｄ）反射層は、光電変換部側の面のうちの、光電変換部と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部を有する。
　本開示の電子機器は、（ａ）複数の光電変換部を有する基板、（ｂ）及び基板の受光面と反対側に配置された配線層を備え、（ｃ）配線層は、基板と配線層とが積層される積層方向において、複数の光電変換部の少なくとも一部と重なるように形成された反射層を有し、（ｄ）反射層は、光電変換部側の面のうちの、光電変換部と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部を有する光検出装置を備える。
第１の実施形態に係る固体撮像装置の全体構成を示す図である。 固体撮像装置の画素の回路構成を示す図である。 図１のＡ－Ａ線で破断して固体撮像装置の断面構成を示す図である。 図３のＢ－Ｂ線で破断して固体撮像装置の断面構成を示す図である。 コーナーキューブ形状の部分を備えた凹部の構成を示す図である。 図３のＢ－Ｂ線に対応する位置で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 図３のＢ－Ｂ線に対応する位置で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 従来の固体撮像装置の断面構成を示す図である。 図３のＢ－Ｂ線に対応する位置で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 変形例に係る固体撮像装置の断面構成を示す図である。 図１０のＣ－Ｃ線で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 図３のＢ－Ｂ線に対応する位置で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 図３のＢ－Ｂ線に対応する位置で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 変形例に係る固体撮像装置の断面構成を示す図である。 変形例に係る固体撮像装置の断面構成を示す図である。 変形例に係る固体撮像装置の断面構成を示す図である。 図３のＢ－Ｂ線に対応する位置で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 図３のＢ－Ｂ線に対応する位置で破断して、変形例に係る固体撮像装置の断面構成を示す図である。 変形例に係る固体撮像装置の断面構成を示す図である。 第２の実施形態に係る電子機器の概略構成図である。
　以下に、本開示の実施形態に係る光検出装置及び電子機器の一例を、図１～図２０を参照しながら説明する。本開示の実施形態は以下の順序で説明する。なお、本開示は以下の例に限定されるものではない。また、本明細書に記載された効果は例示であって限定されるものではなく、また他の効果があってもよい。
１．第１の実施形態：固体撮像装置
　１－１　固体撮像装置の全体の構成
　１－２　画素の回路構成
　１－３　要部の構成
　１－４　変形例
２．第２の実施形態：電子機器への応用例
〈１．第１の実施形態：固体撮像装置〉
［１－１　固体撮像装置の全体の構成］
　本開示の第１の実施形態に係る固体撮像装置１（広義には「光検出装置」）について説明する。図１は、第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。
　図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図２０に示すように、固体撮像装置１（１００２）はレンズ群１００１を介して、被写体からの像光（入射光）を取り込み、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　図１に示すように、固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
　画素領域３は、基板２上において、二次元アレイ状に規則的に配列された複数の画素９を有している。画素９は、図２、図３及び図４に示した光電変換部１３と、複数の画素トランジスタとを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６、選択トランジスタ１７の４つのトランジスタを採用できる。また、例えば、選択トランジスタ１７を除いた、転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６としてもよい。
　垂直駆動回路４は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路４は、画素領域３の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部１３において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
　水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出力して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
　制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
［１－２　画素の回路構成］
　次に、図１の画素９の回路構成について説明する。図２は、画素９の回路構成を示す図である。図２では、画素９が、光電変換部１３と、転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１７の４つの画素トランジスタとを有する場合を例示している。転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１７としては、例えば、ＮチャネルのＭＯＳトランジスタを採用できる。また、画素９には、画素駆動配線１０として、例えば、転送線１８、リセット線１９及び選択線２０の３本の駆動配線が同一行の各画素９に対して共通に設けられている。転送線１８、リセット線１９及び選択線２０それぞれの一端は、垂直駆動回路４の各行に対応した出力端に行単位で接続されている。
　光電変換部１３は、アノード電極がグランドに接続されカソード電極が転送トランジスタ１４を介して増幅トランジスタ１６のゲート電極に接続されている。そして、光電変換部１３は、入射光３３の光量に応じた信号電荷を生成する。増幅トランジスタ１６のゲート電極と繋がったノードをＦＤ部（フローティングディフュージョン部）２１と呼ぶ。
　転送トランジスタ１４は、光電変換部１３のカソード電極とＦＤ部２１との間に接続されている。転送トランジスタ１４のゲート電極には、高レベル（例えば、Ｖdd）がアクティブ（以下、「Ｈｉｇｈアクティブ」とも呼ぶ）の転送パルスφTRFが転送線１８を介して与えられる。転送パルスφTRFが与えられることにより、転送トランジスタ１４は、オン状態となって、光電変換部１３で生成された信号電荷をＦＤ部２１に転送する。
　リセットトランジスタ１５は、ドレイン電極が画素電源Ｖddに接続され、ソース電極がＦＤ部２１に接続されている。リセットトランジスタ１５のゲート電極には、転送トランジスタ１４による光電変換部１３からＦＤ部２１への信号電荷の転送に先立って、ＨｉｇｈアクティブのリセットパルスφRSTがリセット線１９を介して与えられる。リセットパルスφRSTが与えられることにより、リセットトランジスタ１５は、オン状態となって、ＦＤ部２１に蓄積している電荷を画素電源Ｖddに捨て、ＦＤ部２１をリセットする。
　増幅トランジスタ１６は、ゲート電極がＦＤ部２１に接続され、ドレイン電極が画素電源Ｖddに接続されている。そして、増幅トランジスタ１６は、リセットトランジスタ１５がリセットした後のＦＤ部２１の電位をリセット信号（リセットレベル）Ｖresetとして出力する。また、増幅トランジスタ１６は、転送トランジスタ１４が信号電荷を転送した後のＦＤ部２１の電位を光蓄積信号（信号レベル）Ｖsigとして出力する。
　選択トランジスタ１７は、ドレイン電極が増幅トランジスタ１６のソース電極に接続され、ソース電極が垂直信号線１１に接続されている。選択トランジスタ１７のゲート電極には、Ｈｉｇｈアクティブの選択パルスφSELが選択線２０を介して与えられる。選択パルスφSELが与えられることにより、選択トランジスタ１７は、オン状態となって、画素９を選択状態とし、増幅トランジスタ１６が出力した信号を垂直信号線１１に中継する。
［１－３　要部の構成］
　次に、図１の固体撮像装置１の詳細構造について説明する。図３は、図１のＡ－Ａ線で破断した場合の、固体撮像装置１の断面構成を示す図である。図４は、図３のＢ－Ｂ線で破断した場合の、固体撮像装置１の断面構成を示す図である。なお、図４では、反射板３９の構成が明確となるように、層間絶縁膜３６を省略している。
　図３に示すように、固体撮像装置１は、基板２、絶縁膜２２、遮光膜２３及び平坦化膜２４がこの順に積層されてなる受光層２５を備えている。また、受光層２５の平坦化膜２４側の面（以下、「裏面Ｓ１」とも呼ぶ）には、カラーフィルタ層２６及びマイクロレンズ層２７がこの順に積層されてなる集光層２８が形成されている。さらに、受光層２５の基板２側の面（以下、「表面Ｓ２」とも呼ぶ）には、配線層２９が積層されている。即ち、配線層２９は、基板２の裏面Ｓ３（受光面）と反対側に配置されている、と言える。
　基板２は、例えば、シリコン（Si）からなる半導体基板によって構成され、画素領域３を形成している。画素領域３には、光電変換部１３と、転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１７の４つの画素トランジスタとを有する画素９が複数個、二次元アレイ状に配置されている。光電変換部１３は、基板２の表面Ｓ２側に形成されたｐ型半導体領域と、裏面Ｓ３側（受光面側）に形成されたｎ型半導体領域とを含んで構成され、ｐｎ接合によってフォトダイオードを構成している。これにより、光電変換部１３のそれぞれは、光電変換部１３への入射光の光量に応じた信号電荷を生成し、生成した信号電荷をｎ型半導体領域に蓄積する。転送トランジスタ１４は、図４に示すように、ＦＤ部２１と、転送ゲート電極３０とを有している。ＦＤ部２１は、平面視において、２行×２列に形成された４つの光電変換部１３で構成される群の中心部（図４参照）、側面視において、基板２内のトレンチ部３２の底面と配線層２９との間（図２参照）となる位置に形成されている。また、転送ゲート電極３０は、平面視において、ＦＤ部２１の中心部よりも若干外側（図４参照）、側面視において、配線層２９内の基板２と配線３７との間（図２参照）となる位置に形成されている。また、転送トランジスタ１４を除いた、リセットトランジスタ１５、増幅トランジスタ１６、選択トランジスタ１７は、ＦＤ部２１を共有する４つの光電変換部１３毎に形成されている。
　また、隣接する光電変換部１３間には、画素分離部３１が形成されている。画素分離部３１は、光電変換部１３それぞれの周囲を囲むように、格子状に形成されている。画素分離部３１は、基板２の裏面Ｓ３側から反対側の面に向かって延伸する有底のトレンチ部３２を有している。即ち、トレンチ部３２は、基板２を貫通しておらず、基板２内に底面が形成されている。トレンチ部２２が基板２を貫通していないことにより、画素分離部３１の底部と配線層２９との間の領域に素子やコンタクトを配置できる。図３では、画素分離部２１の底部と配線層２０との間の領域にＦＤ部２１が配置された場合を例示している。
　トレンチ部３２は、内側面及び底面が画素分離部３１の外形を形成するように、格子状に形成されている。また、トレンチ部３２の内部には、基板２の裏面Ｓ３側を覆う絶縁膜２２が埋め込まれている。絶縁膜２２の材料としては、例えば、基板２の材料（Si：屈折率３．９）と屈折率が異なる材料を採用できる。例えば、シリコン酸化物（SiO2：屈折率１．５）、シリコン窒化物（SiN：屈折率２．０）が挙げられる。これにより、光電変換部１３の屈折率と絶縁膜２２の屈折率との差を大きくすることで、光電変換部１３と画素分離部３１との界面で十分な反射特性を得ることができ、光電変換部１３に入射した入射光３３が、画素分離部３１を透過して、隣接する光電変換部１３側へ漏れることを防止でき、光学混色を抑制できる。また、隣接する光電変換部１３間を電気的に分離でき、光電変換部１３に蓄積された信号電荷が隣接する光電変換部１３側へ漏れることを抑制できる。
　絶縁膜２２は、光電変換部１３の信号電荷が漏れないように、基板２の裏面Ｓ３全体及びトレンチ部３２の内部を連続的に被覆している。また、遮光膜２３は、隣接する画素９へ光が漏れないように、絶縁膜２２の裏面Ｓ４側の一部に、複数の光電変換部１３のそれぞれの受光面側を開口する格子状に形成されている。また平坦化膜２４は、受光層２５の裏面Ｓ１が平坦面となるように、絶縁膜２２の裏面Ｓ４側全体を連続的に被覆している。
　カラーフィルタ層２６は、平坦化膜２４の裏面Ｓ１側（即ち、基板２の裏面Ｓ３側、とも言える）に形成され、光電変換部１３に対応して配置されたカラーフィルタ３４を複数有している。複数のカラーフィルタ３４には、所定の波長の光（例えば、赤外光、赤色光、緑色光、青色光）を透過させる複数種類のカラーフィルタが含まれている。これにより、複数のカラーフィルタ３４それぞれは、カラーフィルタ３４の種類毎に、所定波長の光を透過し、透過した光を、対応する光電変換部１３に入射させる。カラーフィルタ３４の配列パターンとしては、例えば、ベイヤー配列を基礎とし、ベイヤー配列の２つの緑色光カラーフィルタの１つを赤外光を透過するカラーフィルタに置換した配列を採用できる。
　なお、第１の実施形態では、カラーフィルタ３４として、赤外光、赤色光、緑色光或いは青色光を透過させるカラーフィルタを用いる例を示したが、他の構成を採用することもできる。例えば、全波長帯域の光を透過するカラーフィルタを用いる構成としてもよい。
　マイクロレンズ層２７は、カラーフィルタ層２６の裏面Ｓ５側に形成され、光電変換部１３に対応して配置されたマイクロレンズ３５を複数有している。これにより、マイクロレンズ３５のそれぞれは、被写体からの像光（入射光３３）を集光し、集光した入射光３３を、カラーフィルタ３４を介して、対応する光電変換部１３内に効率よく入射させる。
　配線層２９は、基板２の表面Ｓ２側に形成されており、層間絶縁膜３６と、層間絶縁膜３６を介して複数層に積層された配線３７とを含んで構成されている。そして、配線層２９は、複数層の配線３７を介して、各画素９を構成する画素トランジスタを駆動する。
　また、配線層２９の基板２側には、反射層３８が形成されている。反射層３８の全体は、配線層２９内に位置している。これにより、例えば、反射層３８の基板２側の部分を基板２内に配置する方法と異なり、光電変換部１３の体積が低減せずに済み、光電変換部１３の飽和電子数の低減を抑制できる。また、反射層３８は、配線層２９及び基板２の界面と配線３７との間に形成され、光電変換部１３に対応して配置された反射板３９を複数有している。即ち、図４に示すように、１つの光電変換部１３に対して、１つの反射板３９が形成されている。これにより、反射層３８は、基板２と配線層２９とが積層される積層方向において、複数の光電変換部１３の少なくとも一部と重なるように形成されている。図４では、カラーフィルタ３４の光透過機能によって赤外光が入射される反射板３９を「３９IR」と示し、以下同様に、赤色光が入射される反射板３９を「３９R」、緑色光が入射される反射板３９を「３９G」、青色光が入射される反射板３９を「３９B」と示した。即ち、図４では、反射板３９IRの受光面側に赤外光を透過するカラーフィルタ３４が配置され、反射板３９Rの受光面側に赤色光を透過するカラーフィルタ３４が配置され、反射板３９Gの受光面側に緑色光を透過するカラーフィルタ３４が配置され、反射板３９Bの受光面側に青色光を透過するカラーフィルタ３４が配置された場合を例示している。
　反射板３９の平面形状は、図４に示すように、光電変換部１３よりも若干大きい四角形のうちの、転送ゲート電極３０側の角部が欠けて形成される、五角形となっている。これにより、欠けた角部に対応する箇所に、転送ゲート電極３０が配置された構造となっている。即ち、反射板３９は、基板２と配線層２９との積層方向において、基板２の裏面Ｓ３（受光面）と反対側の面に形成されているトランジスタのゲート電極（転送ゲート電極３０）と重ならない位置に配置されている。これにより、転送ゲート電極３０と同じ深さに反射板３９を配置でき、基板２と配線３７とを繋ぐコンタクトを短くすることができる。
　また、反射板３９の光電変換部１３側の面（以下、「裏面Ｓ６」とも呼ぶ）には、コーナーキューブ形状の部分を備えた凹部４０が複数個、二次元アレイ状に配置されている。これにより、反射層３８は、光電変換部１３側の面のうちの、光電変換部１３と重なる部分それぞれに、複数の凹部４０を有する構造となっている。なお、図３では、行方向に並ぶ凹部４０の数は「４」よりも多いが、図４では、説明の簡単化のため、凹部４０が４行×４列の二次元アレイ状に配置された場合を例示している。凹部４０としては、例えば、図５に示すように、四隅の角部４１それぞれが、３つの反射平面４２と、３つの反射平面４２が交わる頂点とを有するコーナーキューブを形成している四角柱状の凹部が挙げられる。図５では、四角柱状の凹部として、内寸の各辺の長さが互いに同一である凹部を用いた場合を例示している。これにより、凹部４０は、光が入射されると、入射された光を反射平面４２間で鏡面反射させ、鏡面反射された光を再び入射方向へ帰す再帰反射を行う。
　なお、凹部４０の大きさは、凹部４０の形成が可能であれば、図６及び図７に示すように、どのような大きさでもよい。図６では、凹部４０が図５の凹部４０よりも大きい場合を例示している。また、図７では、凹部４０が図５の凹部４０よりも小さい場合を例示している。また、各反射板３９の裏面Ｓ６における凹部４０の配置数は、いくつでもよい。また、図５では、３つの反射平面４２が互いに９０°の角度をなす例を示したが、これに限られるものではなく、光の再帰反射が可能であれば、９０°からずれていてもよい。
　また反射板３９の光電変換部１３側と反対側の面（以下「表面Ｓ７」とも呼ぶ）は、基板２の表面Ｓ２と平行な平坦面となっている。これにより、例えば反射板３９の表面Ｓ７が図１４に示した凸部４３を有する場合に比べ、配線層２９及び基板２の界面と配線３７との間の距離を短くし、基板２と配線３７とを繋ぐコンタクトを短くすることができる。
　反射層３８の材料としては、例えば、カラーフィルタ３４を透過した入射光３３（赤色光、青色光、緑色光、赤外光）を反射できる材料であればよい。例えば、ポリシリコン(p-Si)、タングステン(W)、銅(Cu)を採用できる。ここで、一般に、ポリシリコン(p-Si)は画素トランジスタのゲート電極の材料に用いられ、タングステン(W)は遮光膜２３の材料に用いられ、銅(Cu)は配線３７の材料に用いられる。それゆえ、反射層３８の材料として、ポリシリコン(p-Si)、タングステン(W)又は銅(Cu)を採用することにより、固体撮像装置の製造用の既存の設備を用いることで、反射層３８を比較的容易に形成できる。
　以上の構成を有する固体撮像装置１では、基板２の裏面Ｓ３側（受光層２５の裏面Ｓ１側）から光が照射され、照射された光がマイクロレンズ３５及びカラーフィルタ３４（導波路）を透過し、透過した光が光電変換部１３で光電変換されて信号電荷が生成される。そして、生成された信号電荷が、基板２の表面Ｓ２側に形成された画素トランジスタを介して、配線３７で形成された図１の垂直信号線１１によって画素信号として出力される。
　ここで、長波長の光（赤外光）は、シリコン(Si)による吸収が悪い。それゆえ、例えば、反射層３８が存在しない場合、図８に示すように、固体撮像装置１の光電変換部１３に、入射光３３のうちの長波長の光（赤外光）が入射されると、入射された長波長の光（赤外光）が、光電変換部１３を通り抜けて、配線層２９の配線３７で反射し、画素分離部３１の底部よりも配線３７側を通って、隣接する光電変換部１３に出ていくことで、量子効率ＱＥが低下する可能性がある。また、出ていった入射光３３が隣接する光電変換部１３で検出されることで、光学混色（クロストーク）を生じる可能性がある。
　これに対し、第１の実施形態では、図２に示すように、配線層２９が、基板２と配線層２９とが積層される積層方向において、複数の光電変換部１３の少なくとも一部と重なるように形成された反射層３８を有する構成とした。そして、反射層３８が、光電変換部１３側の面のうちの、光電変換部１３と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部４０を有する構成とした。それゆえ、光電変換部１３を通り抜けた入射光３３のうち、反射層３８の凹部４０のコーナーキューブ形状の部分に当たった入射光３３は、コーナーキューブ形状の部分で再帰反射され、入射方向に沿った方向に戻り、再び元の光電変換部１３へと入射される。それゆえ、反射光が隣接する画素９へ進入することを防止でき、光学混色を防止できる。また、元の光電変換部１３へと入射されることで、反射光を元の光電変換部１３に吸収させることができ、量子効率ＱＥを向上できる。そのため量子効率ＱＥを向上しつつ光学混色を抑制可能な固体撮像装置１を提供できる。
［１－４　変形例］
（１）なお、第１の実施形態では、すべての反射板３９において、凹部４０の大きさを同一とする例を示したが、他の構成を採用することもできる。例えば、図９に示すように、凹部４０の大きさが、その凹部４０が形成されている反射板３９に対応するカラーフィルタ３４の種類（赤外光を透過するカラーフィルタ、赤色光を透過するカラーフィルタ、緑色光を透過するカラーフィルタ、青色光を透過するカラーフィルタ）毎に設定される構成としてもよい。即ち、カラーフィルタ３４（図２参照）を透過して反射板３９に入射される光の波長に応じて凹部４０の大きさが決まる構成としてもよい。図９では、入射される光の波長が長い反射板３９ほど凹部４０の大きさ（凹部４０の各辺の長さ）を大きくする場合を例示している。一例としては、赤外光が入射される反射板３９IRの凹部４０の大きさ＞赤色光が入射される反射板３９Rの凹部４０の大きさ＞緑色光が入射される反射板３９Gの凹部４０の大きさ＞青色光が入射される反射板３９Bの凹部４０の大きさ、とする。これにより、光電変換部１３を透過して凹部４０のコーナーキューブ形状の部分に当たった入射光３３の、元の光電変換部１３への再帰反射をより適切に行うことができる。
（２）また、第１の実施形態では、反射板３９の裏面Ｓ６の各部に、凹部４０を均一に配置する例を示したが、他の構成を採用することもできる。例えば、図１０及び図１１に示すように、反射板３９の裏面Ｓ６の外縁にのみ凹部４０を形成し、裏面Ｓ６の中央に凹部４０を形成しない構成としてもよい。これにより、反射板３９の裏面Ｓ６の中央は、基板２の裏面Ｓ３と平行な平坦面となるため、光電変換部１３を透過した入射光３３を鏡面反射し、入射角と等しい反射角で反射光を元の光電変換部１３に戻す。また、鏡面反射が行われる箇所が反射板３９の裏面Ｓ６の中央であるため、反射光は、画素分離部３１の底部と配線３７との間を通らず、画素分離部３１の光電変換部１３側の面に当たって鏡面反射され、元の光電変換部１３に戻される。そのため、反射板３９の裏面Ｓ６の各部に凹部４０を均一に配置する場合と同様に、量子効率ＱＥを向上しつつ、光学混色を抑制できる。
（３）また、第１の実施形態では、反射層３８を構成している、複数の反射板３９の全部が凹部４０を有する例を示したが、他の構成を採用することもできる。例えば、図１２に示すように、一部の反射板３９のみが凹部４０を有し、残りの反射板３９は凹部４０を有していない構成としてもよい。図１２では、赤外光が入射される反射板３９IR、及び緑色光が入射される反射板３９Gのみが凹部４０を有し、赤色光が入射される反射板３９R、及び青色光が入射される反射板３９Bは凹部４０を有していない場合を例示している。
（４）また、第１の実施形態では、すべての光電変換部１３それぞれに対応させて、反射板３９を配置する例を示したが、他の構成を採用することもできる。例えば、図１３に示すように、一部の光電変換部１３にのみ対応させて反射板３９を配置する構成としてもよい。図１３では、赤外光（長波長の光）が入射される光電変換部１３に対してのみ反射板３９IRを配置する場合を例示している。これにより、赤外光（長波長の光）が入射されない光電変換部１３に対応する反射板３９を省略でき、設計を簡単化することができる。
（５）また、第１の実施形態では、反射板３９の裏面Ｓ６に複数の凹部４０を有し、表面Ｓ７を平坦面とする例を示したが、他の構成を採用することもできる。例えば、図１４に示すように、反射板３９の表面Ｓ７に四角柱状の凸部４３を複数個、二次元アレイ状に配置する構成としてもよい。これにより、反射層３８が、基板２側と反対側の面に四角柱状の凸部４３を複数有する構造となっている。図１４では、四角柱状の凸部４３として、各辺の長さ（幅、奥行き、高さ）が互いに同一である凸部を用いた場合を例示している。凸部４３の各辺の長さは、凹部４０の内寸の各辺の長さと同一となっている。これにより、層間絶縁膜３６のうちの、凸部４３と接する部分に、コーナーキューブ形状の部分を備えた四角柱状の凹部４４が形成される。即ち、反射板３９の表面Ｓ７側の層間絶縁膜３６に、反射板３９の凹部４０と同様に、コーナーキューブ形状の部分を備えた凹部４４が複数個、二次元アレイ状に形成される。それゆえ、反射層３８に当たった入射光３３のうちの、反射板３９を透過した入射光３３を、凹部４４のコーナーキューブ形状の部分で再帰反射でき、反射光を元の光電変換部１３に吸収させて、量子効率ＱＥをより向上できる。
（６）また、第１の実施形態では、反射板３９の全体が配線層２９内に位置する例を示したが、他の構成を採用することもできる。例えば、図１５に示すように、反射層３８のうちの、基板２側の部分が基板２内に位置し、基板２側と反対側の部分が配線層２９内に位置する構成としてもよい。これにより、配線層２９及び基板２の界面と配線３７との間の距離を短くして、基板２と配線３７とを繋ぐコンタクトを短くすることができる。また反射板３９と画素分離部３１との間の隙間を小さくすることができ、反射板３９で反射された反射光が、隙間を通り抜けて、隣接する光電変換部１３に出ていくことを抑制できる。
（７）また、第１実施形態では、凹部４０の内面が層間絶縁膜３６に直接に接する例を示したが、他の構成を採用することもできる。例えば、図１６に示すように、凹部４０の内面を被覆する低屈折率膜４５を有する構成としてもよい。図１６では、低屈折率膜４５が凹部４０の内面と反射板３９の裏面Ｓ６とを連続的に被覆する場合を例示している。低屈折率膜４５の材料としては、例えば、凹部４０の内面が低屈折率膜４５を介して接する層や膜等の材料よりも反射率が低い材料を採用できる。図１６では、低屈折率膜４５の材料として、層間絶縁膜３６の材料よりも反射率が低い材料が用いられる。これにより、層間絶縁膜３６と凹部４０との界面での反射率を向上でき、量子効率ＱＥをより向上できる。
（８）また、第１実施形態では、１つの光電変換部１３に対して１つの反射板３９を形成する例を示したが、他の構成を採用することもできる。例えば、図１７に示すように、４つの光電変換部１３に対して１つの反射板３９を形成する構成としてもよい。また、例えば、図１８に示すように、すべての光電変換部１３に対して１つの反射板３９を形成する構成としてもよい。即ち、反射層３８が１つの反射板３９からなる構成としてもよい。
（９）また、第１実施形態では、画素分離部３１が基板２内に底部を有する例を示したが、他の構成を採用することもできる。例えば、図１９に示すように、画素分離部３１が、基板２を貫通し、基板２と配線層２９との界面に底部を有する構成としてもよい。これにより、反射板３９と画素分離部３１との間の隙間を縮小でき、反射板３９で反射された反射光が、隙間を通り抜けて、隣接する光電変換部１３に出ていく可能性を低減できる。
（１０）また、本技術は、上述したイメージセンサとしての固体撮像装置の他、ＴｏＦ（Time of Flight）センサとも呼ばれる距離を測定する測距センサ等も含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの受光画素構造として、上述した画素９の構造を採用することができる。
〈２．第２の実施形態：電子機器への応用例〉
　本開示に係る技術（本技術）は、各種の電子機器に適用されてもよい。
　図２０は、本開示を適用した電子機器としての撮像装置（ビデオカメラ、デジタルスチルカメラ等）の概略的な構成の一例を示す図である。
　図２０に示すように、撮像装置１０００は、レンズ群１００１と、固体撮像装置１００２（第１の実施形態に係る固体撮像装置１）と、ＤＳＰ(Digital Signal Processor)回路１００３と、フレームメモリ１００４と、モニタ１００５と、メモリ１００６とを備えている。ＤＳＰ回路１００３、フレームメモリ１００４、モニタ１００５及びメモリ１００６は、バスライン１００７を介して相互に接続されている。
　レンズ群１００１は、被写体からの入射光（像光）を固体撮像装置１００２に導き、固体撮像装置１００２の受光面（画素領域）に結像させる。
　固体撮像装置１００２は、上述した第１の実施の形態のＣＭＯＳイメージセンサからなる。固体撮像装置１００２は、レンズ群１００１によって受光面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００３に供給する。
　ＤＳＰ回路１００３は、固体撮像装置１００２から供給される画素信号に対して所定の画像処理を行う。そして、ＤＳＰ回路１００３は、画像処理後の画像信号をフレーム単位でフレームメモリ１００４に供給し、フレームメモリ１００４に一時的に記憶させる。
　モニタ１００５は、例えば、液晶パネルや、有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなる。モニタ１００５は、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号に基づいて、被写体の画像（動画）を表示する。
　メモリ１００６は、ＤＶＤ、フラッシュメモリ等からなる。メモリ１００６は、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号を読み出して記録する。
　なお、固体撮像装置１を適用できる電子機器としては、撮像装置１０００に限られるものではなく、他の電子機器にも適用することができる。
　また、固体撮像装置１００２として、第１の実施形態に係る固体撮像装置１を用いる構成としたが、他の構成を採用することもできる。例えば、第１の実施形態の変形例に係る固体撮像装置１等、本技術を適用した他の光検出装置を用いる構成としてもよい。
　なお、本技術は、以下のような構成も取ることができる。
（１）
　複数の光電変換部を有する基板と、
　前記基板の受光面と反対側に配置された配線層とを備え、
　前記配線層は、前記基板と前記配線層とが積層される積層方向において、複数の前記光電変換部の少なくとも一部と重なるように形成された反射層を有し、
　前記反射層は、前記光電変換部側の面のうちの、前記光電変換部と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部を有する
　光検出装置。
（２）
　前記凹部は、四隅の角部それぞれが、３つの反射平面と、該３つの反射平面が交わる頂点とを有するコーナーキューブを形成している四角柱状の凹部である
　前記（１）に記載の光検出装置。
（３）
　前記四角柱状の凹部は、内寸の各辺の長さが互いに同一である
　前記（２）に記載の光検出装置。
（４）
　前記反射層は、ポリシリコン、タングステン又は銅を含む
　前記（１）から（３）の何れかに記載の光検出装置。
（５）
　前記反射層は、前記基板側と反対側の面に四角柱状の凸部を複数有する
　前記（１）から（４）の何れかに記載の光検出装置。
（６）
　前記反射層の全体が、前記配線層内に位置している
　前記（１）から（５）の何れかに記載の光検出装置。
（７）
　前記反射層の前記基板側の部分が、前記基板内に位置している
　前記（１）から（５）の何れかに記載の光検出装置。
（８）
　前記反射層は、前記光電変換部それぞれに対応して配置された反射板を有し、
　前記反射板の一部又は全部は、前記光電変換部側の面に前記凹部を有し、
　前記反射板は、前記積層方向において、前記基板の受光面と反対側の面に形成されているトランジスタのゲート電極と重ならない位置に配置されている
　前記（１）から（７）の何れかに記載の光検出装置。
（９）
　前記基板の受光面側に配置されたカラーフィルタ層を備え、
　前記カラーフィルタ層は、前記光電変換部それぞれに対応して配置され、所定の波長の光を透過させて、対応する前記光電変換部に入射させるカラーフィルタを有し、
　前記凹部の大きさは、該凹部が形成されている前記反射板に対応する前記カラーフィルタの種類毎に設定されている
　前記（８）に記載の光検出装置。
（１０）
　前記凹部は、前記反射板の前記光電変換部側の面の外縁にのみ形成されている
　前記（８）又は（９）に記載の光検出装置。
（１１）
　前記凹部の内面を被覆する低屈折率膜を備える
　前記（１）から（１０）の何れかに記載の光検出装置。
（１２）
　前記基板は、前記光電変換部間に形成され、前記基板の受光面から反対側の面に向かって延伸するとともに、前記基板内に底面を有する画素分離部を備える
　前記（１）から（１１）の何れかに記載の光検出装置。
（１３）
　前記基板は、前記光電変換部間に形成され、前記基板を貫通する画素分離部を備える
　前記（１）から（１１）の何れかに記載の光検出装置。
（１４）
　複数の光電変換部を有する基板、及び前記基板の受光面と反対側に配置された配線層を備え、前記配線層は、前記基板と前記配線層とが積層される積層方向において、複数の前記光電変換部の少なくとも一部と重なるように形成された反射層を有し、前記反射層は、前記光電変換部側の面のうちの、前記光電変換部と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部を有する光検出装置を備える
　電子機器。
１…固体撮像装置、２…基板、３…画素領域、４…垂直駆動回路、５…カラム信号処理回路、６…水平駆動回路、７…出力回路、８…制御回路、９…画素、１０…画素駆動配線、１１…垂直信号線、１２…水平信号線、１３…光電変換部、１４…転送トランジスタ、１５…リセットトランジスタ、１６…増幅トランジスタ、１７…選択トランジスタ、１８…転送線、１９…リセット線、２０…選択線、２１…ＦＤ部、２２…絶縁膜、２３…遮光膜、２４…平坦化膜、２５…受光層、２６…カラーフィルタ層、２７…マイクロレンズ層、２８…集光層、２９…配線層、３０…転送ゲート電極、３１…画素分離部、３２…トレンチ部、３３…入射光、３４…カラーフィルタ、３５…マイクロレンズ、３６…層間絶縁膜、３７…配線、３８…反射層、３９…反射板、４０…凹部、４１…角部、４２…反射平面、４３…凸部、４４…凹部、４５…低屈折率膜

Claims (14)

  1. 　複数の光電変換部を有する基板と、
    　前記基板の受光面と反対側に配置された配線層とを備え、
    　前記配線層は、前記基板と前記配線層とが積層される積層方向において、複数の前記光電変換部の少なくとも一部と重なるように形成された反射層を有し、
    　前記反射層は、前記光電変換部側の面のうちの、前記光電変換部と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部を有する
    　光検出装置。
  2. 　前記凹部は、四隅の角部それぞれが、３つの反射平面と、該３つの反射平面が交わる頂点とを有するコーナーキューブを形成している四角柱状の凹部である
    　請求項１に記載の光検出装置。
  3. 　前記四角柱状の凹部は、内寸の各辺の長さが互いに同一である
    　請求項２に記載の光検出装置。
  4. 　前記反射層は、ポリシリコン、タングステン又は銅を含む
    　請求項１に記載の光検出装置。
  5. 　前記反射層は、前記基板側と反対側の面に四角柱状の凸部を複数有する
    　請求項１に記載の光検出装置。
  6. 　前記反射層の全体が、前記配線層内に位置している
    　請求項１に記載の光検出装置。
  7. 　前記反射層の前記基板側の部分が、前記基板内に位置している
    　請求項１に記載の光検出装置。
  8. 　前記反射層は、前記光電変換部それぞれに対応して配置された反射板を有し、
    　前記反射板の一部又は全部は、前記光電変換部側の面に前記凹部を有し、
    　前記反射板は、前記積層方向において、前記基板の受光面と反対側の面に形成されているトランジスタのゲート電極と重ならない位置に配置されている
    　請求項１に記載の光検出装置。
  9. 　前記基板の受光面側に配置されたカラーフィルタ層を備え、
    　前記カラーフィルタ層は、前記光電変換部それぞれに対応して配置され、所定の波長の光を透過させて、対応する前記光電変換部に入射させるカラーフィルタを有し、
    　前記凹部の大きさは、該凹部が形成されている前記反射板に対応する前記カラーフィルタの種類毎に設定されている
    　請求項８に記載の光検出装置。
  10. 　前記凹部は、前記反射板の前記光電変換部側の面の外縁にのみ形成されている
    　請求項８に記載の光検出装置。
  11. 　前記凹部の内面を被覆する低屈折率膜を備える
    　請求項１に記載の光検出装置。
  12. 　前記基板は、前記光電変換部間に形成され、前記基板の受光面から反対側の面に向かって延伸するとともに、前記基板内に底面を有する画素分離部を備える
    　請求項１に記載の光検出装置。
  13. 　前記基板は、前記光電変換部間に形成され、前記基板を貫通する画素分離部を備える
    　請求項１に記載の光検出装置。
  14. 　複数の光電変換部を有する基板、及び前記基板の受光面と反対側に配置された配線層を備え、前記配線層は、前記基板と前記配線層とが積層される積層方向において、複数の前記光電変換部の少なくとも一部と重なるように形成された反射層を有し、前記反射層は、前記光電変換部側の面のうちの、前記光電変換部と重なる部分それぞれに、コーナーキューブ形状の部分を備えた複数の凹部を有する光検出装置を備える
    　電子機器。
PCT/JP2022/000450 2021-03-22 2022-01-11 光検出装置及び電子機器 Ceased WO2022201743A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/549,389 US20240302206A1 (en) 2021-03-22 2022-01-11 Light detection device and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-047244 2021-03-22
JP2021047244A JP2022146337A (ja) 2021-03-22 2021-03-22 光検出装置及び電子機器

Publications (1)

Publication Number Publication Date
WO2022201743A1 true WO2022201743A1 (ja) 2022-09-29

Family

ID=83396732

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/000450 Ceased WO2022201743A1 (ja) 2021-03-22 2022-01-11 光検出装置及び電子機器

Country Status (3)

Country Link
US (1) US20240302206A1 (ja)
JP (1) JP2022146337A (ja)
WO (1) WO2022201743A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7746028B2 (ja) * 2021-04-28 2025-09-30 キヤノン株式会社 光電変換装置及び光検出システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056417A (ja) * 2013-09-10 2015-03-23 ソニー株式会社 撮像装置、製造装置、製造方法、並びに電子機器
JP2017152511A (ja) * 2016-02-24 2017-08-31 ソニー株式会社 撮像装置
WO2018079296A1 (ja) * 2016-10-27 2018-05-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2018092632A1 (ja) * 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法
WO2019049633A1 (ja) * 2017-09-05 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び固体撮像装置
JP2021015869A (ja) * 2019-07-11 2021-02-12 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
WO2018173754A1 (ja) * 2017-03-24 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 積層型撮像素子及び固体撮像装置
JP7752932B2 (ja) * 2020-07-22 2025-10-14 キヤノン株式会社 光検出素子及び光電変換装置
KR102864437B1 (ko) * 2020-12-11 2025-09-24 삼성전자주식회사 이미지 센서

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056417A (ja) * 2013-09-10 2015-03-23 ソニー株式会社 撮像装置、製造装置、製造方法、並びに電子機器
JP2017152511A (ja) * 2016-02-24 2017-08-31 ソニー株式会社 撮像装置
WO2018079296A1 (ja) * 2016-10-27 2018-05-03 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2018092632A1 (ja) * 2016-11-21 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法
WO2019049633A1 (ja) * 2017-09-05 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び固体撮像装置
JP2021015869A (ja) * 2019-07-11 2021-02-12 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置

Also Published As

Publication number Publication date
US20240302206A1 (en) 2024-09-12
JP2022146337A (ja) 2022-10-05

Similar Documents

Publication Publication Date Title
US12495660B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US8378399B2 (en) Backside illumination solid-state imaging device
KR101893325B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR101504598B1 (ko) 고체촬상장치 및 카메라 모듈
US8329497B2 (en) Backside illuminated imaging sensor with improved infrared sensitivity
JP2013084785A (ja) 固体撮像装置、撮像装置
KR20110010058A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
JP2016127264A (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
WO2011145153A1 (ja) 固体撮像装置
KR20080037554A (ko) 고체 촬상 장치 및 전자 장치
WO2016104177A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20110001207A1 (en) Solid state image sensor and manufacturing method thereof
US7910966B2 (en) Solid state imaging device including a semiconductor substrate on which a plurality of pixel cells have been formed
US20240192054A1 (en) Light detection apparatus and electronic device
WO2022201743A1 (ja) 光検出装置及び電子機器
US20240178254A1 (en) Light-receiving element and electronic apparatus
US20240089619A1 (en) Light detection device and electronic apparatus
US12543391B2 (en) Image sensor and manufacturing method of the same
WO2023021758A1 (ja) 光検出装置及び電子機器
WO2024101028A1 (ja) 光検出装置及び電子機器
JP2024040889A (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22774548

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18549389

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22774548

Country of ref document: EP

Kind code of ref document: A1