WO2023021758A1 - 光検出装置及び電子機器 - Google Patents

光検出装置及び電子機器 Download PDF

Info

Publication number
WO2023021758A1
WO2023021758A1 PCT/JP2022/010753 JP2022010753W WO2023021758A1 WO 2023021758 A1 WO2023021758 A1 WO 2023021758A1 JP 2022010753 W JP2022010753 W JP 2022010753W WO 2023021758 A1 WO2023021758 A1 WO 2023021758A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
pixel
substrate
light
receiving surface
Prior art date
Application number
PCT/JP2022/010753
Other languages
English (en)
French (fr)
Inventor
浩平 土井
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023021758A1 publication Critical patent/WO2023021758A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Definitions

  • the present disclosure relates to photodetection devices and electronic devices.
  • a photodetector has been proposed that has a normal pixel and a phase difference pixel, and in the phase difference pixel, one shared microlens is formed for a plurality of phase difference pixels (for example, patent Reference 1).
  • phase difference information is calculated based on the pixel signal output from the photoelectric conversion unit of the phase difference pixel, and focus control is performed.
  • the photodetector described in Patent Document 1 suppresses optical color mixture in normal pixels by including a pixel separating portion having a trench portion which is arranged between the photoelectric conversion portions of the substrate.
  • the pixel separating portion in the phase difference pixel, is positioned near the light condensing point of the microlens. If it hits, it may scatter at the pixel separation section and the sensitivity ratio of the phase difference pixel (sensitivity difference information between the left and right pixels) may decrease. Further, for example, when light is incident from an oblique direction and hits the side surface of the pixel separation section, the incident light is reflected by the pixel separation section and guided to the photoelectric conversion section in a direction different from the direction in which the incident light traveled, whereupon the incident light travels in a different direction. There was a possibility that the sensitivity ratio of the phase difference pixel would decrease.
  • An object of the present disclosure is to provide a photodetector and an electronic device capable of improving the sensitivity ratio of phase difference pixels while suppressing optical color mixing in normal pixels.
  • the photodetector of the present disclosure includes (a) a substrate, (b) a plurality of pixels arranged two-dimensionally on the substrate and having photoelectric conversion portions, and (c) arranged on the light-receiving surface side of the substrate for photoelectric conversion. (d) a pixel isolation portion having a trench portion disposed between the photoelectric conversion portions of the substrate; and (e) the plurality of pixels are , a normal pixel, and a phase difference pixel, and (f) the plurality of microlenses is an individual microlens formed for each photoelectric conversion unit of each normal pixel and a plurality of adjacent phase difference pixels.
  • a shared microlens formed for each photoelectric conversion unit group composed of photoelectric conversion units is included, and (f) the pixel separation unit is at least a part of the photoelectric conversion units in the photoelectric conversion unit group. and a second pixel separation section arranged between the photoelectric conversion sections where the first pixel separation section is not arranged;
  • the end of the light-receiving surface side is located on the side opposite to the light-receiving surface of the substrate, and the end of the second pixel separation section on the light-receiving surface side is located on the light-receiving surface of the first pixel separation section. It is positioned closer to the light receiving surface than the end of the side.
  • the electronic device of the present disclosure comprises (a) a substrate, (b) a plurality of pixels arranged two-dimensionally on the substrate and having a photoelectric conversion section, and (c) arranged on the light receiving surface side of the substrate and incident on the photoelectric conversion section.
  • a microlens layer having a plurality of microlenses for collecting light;
  • a common pixel in which an individual microlens is formed for each portion, and a shared microlens shared by a photoelectric conversion portion group including a plurality of adjacent photoelectric conversion portions is formed for each photoelectric conversion portion.
  • the pixel separation unit includes a first pixel separation unit arranged between at least some of the photoelectric conversion units among the photoelectric conversion units in the photoelectric conversion unit group; It includes a second pixel separation section arranged between photoelectric conversion sections where one pixel separation section is not arranged, and an end portion of the first pixel separation section on the light receiving surface side is located closer to the light receiving surface of the substrate than the light receiving surface of the substrate. Light located on the opposite side of the light receiving surface, and the end of the second pixel separation portion on the light receiving surface side is located closer to the light receiving surface than the end of the first pixel separation portion on the light receiving surface side.
  • a detection device is provided.
  • FIG. 2 is a diagram showing a cross-sectional configuration of the solid-state imaging device taken along line AA of FIG. 1; It is a figure which shows the planar structure of a solid-state imaging device at the time of seeing FIG. 3A from the microlens layer side.
  • FIG. 3B is a diagram showing a cross-sectional configuration of the solid-state imaging device taken along line BB of FIG. 3A; It is a figure which shows the cross-sectional structure of a solid-state imaging device at the time of employ
  • FIG. 6B is a diagram showing a cross-sectional configuration of the substrate taken along line DD of FIG. 6A;
  • FIG. 10 is a diagram showing a method of manufacturing a solid-state imaging device, and showing a step of forming a semiconductor region of opposite conductivity type; It is a figure which shows the manufacturing method of a solid-state imaging device, and is a figure which shows the formation process of an FD part, a transfer gate electrode, and a ground electrode.
  • 8B is a diagram showing a planar configuration of the substrate when FIG. 8A is viewed from the surface side of the substrate;
  • FIG. It is a figure which shows the manufacturing method of a solid-state imaging device, and is a figure which shows the formation process of a wiring layer, the joining process with a logic circuit board, and the thinning process of a board
  • FIG. 10B is a diagram showing a planar configuration of the substrate when FIG. 10A is viewed from the surface side of the substrate;
  • FIG. It is a figure which shows the manufacturing method of a solid-state imaging device, and is a figure which shows the formation process of a 1st groove part.
  • FIG. It is a figure which shows the manufacturing method of a solid-state imaging device, and is a figure which shows the formation process of a pinning film and an insulating film.
  • FIG. 20 is a diagram showing a circuit configuration of a pixel of the solid-state imaging device shown in FIG. 19;
  • FIG. It is a figure which shows the cross-sectional structure of the solid-state imaging device based on a modification (5).
  • 24A and 24B are diagrams showing a method of manufacturing the solid-state imaging device shown in FIG. 23;
  • FIG. 24B is a diagram showing a planar configuration of the substrate when FIG.
  • FIG. 24A is viewed from the surface side of the substrate; It is a figure which shows the cross-sectional structure of the solid-state imaging device based on a modification (7).
  • FIG. 25B is a diagram showing a cross-sectional configuration of the substrate taken along line EE of FIG. 25A; It is a figure which shows the cross-sectional structure of the solid-state imaging device based on a modification (7). It is a figure which shows the cross-sectional structure of the solid-state imaging device based on a modification (7).
  • FIG. 27B is a diagram showing a cross-sectional structure of the substrate taken along line FF of FIG. 27A; It is a figure which shows the cross-sectional structure of the solid-state imaging device based on a modification (8).
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (9) when broken at a position corresponding to line BB in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (9) when broken at a position corresponding to line BB in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (9) when broken at a position corresponding to line BB in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (9) when broken at a position corresponding to line BB in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (9) when broken at a position corresponding to line BB in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 10 is
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 10 is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (10) when broken at a position corresponding to line CC in FIG. 3A;
  • FIG. 3B is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (11) when broken at a position corresponding to line CC in FIG.
  • FIG. 3A; FIG. 3B is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (11) when broken at a position corresponding to line CC in FIG. 3A; FIG. 3B is a diagram showing a cross-sectional configuration of a solid-state imaging device according to Modification Example (11) when broken at a position corresponding to line CC in FIG. 3A; It is a figure which shows the planar structure of the solid-state imaging device based on a modification (12) at the time of seeing from the microlens layer side. It is a figure which shows the planar structure of the solid-state imaging device based on a modification (12) at the time of seeing from the microlens layer side. It is a figure which shows the planar structure of the solid-state imaging device based on a modification (12) at the time of seeing from the microlens layer side. It is a figure which shows the planar structure of the solid-state imaging device based on a modification (12) at the time of seeing
  • FIG. Embodiments of the present disclosure will be described in the following order. Note that the present disclosure is not limited to the following examples. Also, the effects described in this specification are examples and are not limited, and other effects may also occur.
  • First Embodiment Solid-State Imaging Device 1-1 Overall Configuration of Solid-State Imaging Device 1-2 Circuit Configuration of Pixels 1-3 Configuration of Principal Part 1-4 Manufacturing Method of Solid-State Imaging Device 1-5 Modification 2.
  • FIG. Second Embodiment Example of Application to Electronic Equipment
  • FIG. 1 is a schematic configuration diagram showing the entire solid-state imaging device 1 according to the first embodiment.
  • the solid-state imaging device 1 of FIG. 1 is a back-illuminated CMOS (Complementary Metal Oxide Semiconductor) image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • the solid-state imaging device 1 (1002) captures image light (incident light) from a subject through a lens group 1001, and measures the amount of incident light formed on the imaging surface in units of pixels.
  • the solid-state imaging device 1 includes a substrate 2, a pixel region 3, a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, and a control circuit 8. It has
  • the pixel region 3 has a plurality of pixels 9 regularly arranged in a two-dimensional array on the substrate 2 .
  • the pixel 9 has the photoelectric conversion unit 13 shown in FIGS. 2, 3A, and 3C, and a plurality of pixel transistors.
  • the transfer transistor 14, the reset transistor 15, the amplification transistor 16, and the selection transistor 17 can be used as the plurality of pixel transistors.
  • the transfer transistor 14, the reset transistor 15, and the amplification transistor 16 may be used without the selection transistor 17.
  • the pixel transistor may have a structure such as VerticalGate, FinGate, planar Gate, or the like.
  • the pixel 9 has the phase difference pixel 9a and the normal pixel 9b, as shown to FIG. 3A.
  • the phase difference pixel 9a is a pixel that generates a pixel signal used for calculating phase difference information for controlling the image plane phase difference AF (Auto Focus) function.
  • a microlens 40 is formed for each of a plurality of adjacent phase difference pixels 9a.
  • a shared microlens 40 also referred to as "40a" formed for each photoelectric conversion unit group 90 composed of the photoelectric conversion units 13 of each of the plurality of adjacent phase difference pixels 9a. can be said to be provided.
  • FIG. 3A illustrates a case in which the photoelectric conversion unit group 90 is composed of two adjacent 2 ⁇ 1 photoelectric conversion units 13 .
  • the normal pixels 9b are pixels that generate pixel signals of an image.
  • a microlens 40 is formed for each normal pixel 9b.
  • the normal pixel 9b is provided with an individual microlens 40 (also referred to as "40b") formed for each photoelectric conversion unit 13 included in each normal pixel 9b.
  • the vertical drive circuit 4 is composed of, for example, a shift register, selects a desired pixel drive wiring 10, supplies a pulse for driving the pixels 9 to the selected pixel drive wiring 10, and drives each pixel 9 in units of rows. drive. That is, the vertical driving circuit 4 sequentially selectively scans each pixel 9 in the pixel region 3 in the vertical direction row by row, and generates a pixel signal based on the signal charge generated by the photoelectric conversion unit 13 of each pixel 9 according to the amount of received light. , to the column signal processing circuit 5 through the vertical signal line 11 .
  • the column signal processing circuit 5 is arranged, for example, for each column of the pixels 9, and performs signal processing such as noise removal on signals output from the pixels 9 of one row for each pixel column.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD (Analog Digital) conversion for removing pixel-specific fixed pattern noise.
  • the horizontal driving circuit 6 is composed of, for example, a shift register, sequentially outputs horizontal scanning pulses to the column signal processing circuits 5, selects each of the column signal processing circuits 5 in turn, and The pixel signal subjected to the signal processing is output to the horizontal signal line 12 .
  • the output circuit 7 performs signal processing on pixel signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 12 and outputs the processed pixel signals.
  • signal processing for example, buffering, black level adjustment, column variation correction, and various digital signal processing can be used.
  • the control circuit 8 generates a clock signal and a control signal that serve as references for the operation of the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, etc. based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock signal. Generate. The control circuit 8 then outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • FIG. 2 is a diagram showing the circuit configuration of the pixel 9.
  • the pixel 9 has a photoelectric conversion unit 13 and four pixel transistors (transfer transistor 14, reset transistor 15, amplification transistor 16, and selection transistor 17).
  • FIG. 2 illustrates a case where a pixel transistor is shared by a plurality of pixels 9 (photoelectric conversion units 13).
  • the transfer transistor 14, the reset transistor 15, the amplification transistor 16, and the selection transistor 17, for example, N-channel MOS transistors can be employed.
  • three drive lines for example, a transfer line 18, a reset line 19, and a selection line 20, are provided as the pixel drive lines 10 in common to the pixels 9 in the same row.
  • One end of each of the transfer line 18, the reset line 19, and the selection line 20 is connected to the output terminal corresponding to each row of the vertical drive circuit 4 on a row-by-row basis.
  • the photoelectric conversion unit 13 has an anode electrode connected to the ground and a cathode electrode connected to the gate electrode of the amplification transistor 16 via the transfer transistor 14 . Then, the photoelectric conversion unit 13 generates signal charges corresponding to the amount of incident light.
  • a node connected to the gate electrode of the amplification transistor 16 is called an FD section (floating diffusion section) 21 .
  • the transfer transistor 14 is connected between the cathode electrode of the photoelectric conversion section 13 and the FD section 21 .
  • a transfer pulse ⁇ TRF of which a high level (for example, Vdd) is active (hereinafter also referred to as “High active”) is applied to the gate electrode of the transfer transistor 14 through a transfer line 18 .
  • the transfer pulse ⁇ TRF is applied, the transfer transistor 14 is turned on and transfers the signal charge generated by the photoelectric conversion section 13 to the FD section 21 .
  • the reset transistor 15 has a drain electrode connected to the pixel power supply Vdd and a source electrode connected to the FD section 21 .
  • the gate electrode of the reset transistor 15 is supplied with a High active reset pulse ⁇ RST through a reset line 19 prior to transfer of signal charges from the photoelectric conversion unit 13 to the FD unit 21 by the transfer transistor 14 .
  • the reset pulse ⁇ RST is applied, the reset transistor 15 is turned on, discharging the charges accumulated in the FD section 21 to the pixel power supply Vdd, and resetting the FD section 21 .
  • the amplification transistor 16 has a gate electrode connected to the FD section 21 and a drain electrode connected to the pixel power supply Vdd. Then, the amplification transistor 16 outputs the potential of the FD section 21 after resetting by the reset transistor 15 as a reset signal (reset level) Vreset. Further, the amplification transistor 16 outputs the potential of the FD section 21 after the transfer transistor 14 transfers the signal charge as a light accumulation signal (signal level) Vsig.
  • the selection transistor 17 has a drain electrode connected to the source electrode of the amplification transistor 16 and a source electrode connected to the vertical signal line 11 . A high active selection pulse ⁇ SEL is applied to the gate electrode of the selection transistor 17 through a selection line 20 . When the selection pulse ⁇ SEL is applied, the selection transistor 17 is turned on to select the pixel 9 and relay the signal output from the amplification transistor 16 to the vertical signal line 11 .
  • FIG. 3A is a diagram showing a cross-sectional configuration of the solid-state imaging device 1 taken along line AA in FIG. 3B is a diagram showing a planar configuration of the solid-state imaging device 1 when FIG. 3A is viewed from the microlens layer 29 side.
  • FIG. 3C is a diagram showing a cross-sectional configuration of the solid-state imaging device 1 taken along line BB of FIG. 3A.
  • the solid-state imaging device 1 includes an image sensor substrate 22, and the image sensor substrate 22 and the vertical driving circuit 4, the column signal processing circuit 5, the horizontal driving circuit 6, and the output circuit shown in FIG.
  • the image sensor substrate 22 has a light receiving layer 27 in which the substrate 2, the pinning film 24, the insulating film 25 and the light shielding film 26 are laminated in this order.
  • a light-condensing layer 30 formed by laminating a color filter layer 28 and a microlens layer 29 in this order is arranged on the surface of the light-receiving layer 27 on the side of the light-shielding film 26 (hereinafter also referred to as "back surface S1").
  • a wiring layer 31 is arranged on the surface of the light receiving layer 27 on the substrate 2 side (hereinafter also referred to as "surface S2").
  • the substrate 2 is composed of a semiconductor substrate made of silicon (Si), for example, and forms a pixel region 3 .
  • a plurality of pixels 9 each having a photoelectric conversion unit 13 and four pixel transistors including a transfer transistor 14, a reset transistor 15, an amplification transistor 16, and a selection transistor 17 are arranged in a two-dimensional array.
  • the photoelectric conversion section 13 includes a p-type semiconductor region formed on the front surface S2 side of the substrate 2 and an n-type semiconductor region formed on the back surface S3 side (light-receiving surface side).
  • each photoelectric conversion unit 13 generates a signal charge corresponding to the amount of light incident on the photoelectric conversion unit 13, and accumulates the generated signal charge in the n-type semiconductor region (charge accumulation region).
  • the transfer transistor 14 has an FD portion 21 and a transfer gate electrode 32 .
  • the FD portion 21 is located between the bottom surface of the trench portion 36 of the second pixel isolation portion 34b in the substrate 2 and the wiring layer 31 (see FIG. 3A), and It is formed at a position (see FIG. 8B) where the pixel separating portion 34 intersects in plan view in a cross section parallel to the rear surface S3.
  • the transfer gate electrode 32 is positioned between the wiring in the wiring layer 31 and the photoelectric conversion section 13 (substrate 2) in side view (see FIG.
  • a pixel separation section 34 is formed between adjacent photoelectric conversion sections 13 .
  • the pixel separation section 34 is formed in a lattice shape so as to surround each photoelectric conversion section 13 .
  • the pixel separation section 34 includes a first pixel separation section 34a arranged between at least some of the photoelectric conversion sections 13 among the photoelectric conversion sections 13 in the photoelectric conversion section group 90, and a first pixel separation section 34a. It includes a second pixel separating portion 34b arranged between the photoelectric conversion portions 13 where the portion 34a is not arranged.
  • the first pixel separating portion 34a is arranged between adjacent photoelectric converting portions 13 among the photoelectric converting portions 13 in the photoelectric converting portion group 90, and the second pixel separating portion 34a is arranged between the adjacent photoelectric converting portions 13.
  • the separating portion 34b is arranged between the photoelectric conversion units 13 of the adjacent normal pixels 9b, and between the photoelectric conversion units 13 of the normal pixels 9b and the photoelectric conversion units 13 in the photoelectric conversion unit group 90 adjacent to the photoelectric conversion units 13. A case is exemplified in which it is arranged between. In addition, as shown in FIG.
  • the end portion 35a of the first pixel separating portion 34a on the side of the back surface S3 is positioned closer to the surface S2 (the side opposite to the light receiving surface) than the back surface S3 of the substrate 2 is. Further, the end portion 35b on the back surface S3 side of the second pixel separation portion 34b is located closer to the back surface S3 side of the substrate 2 than the end portion 35a on the back surface S3 side of the first pixel separation portion 34a.
  • FIG. 3A illustrates the case where the end portion 35b of the second pixel separation portion 34b is located in the same plane as the rear surface S3 of the substrate 2.
  • the first pixel isolation portion 34a and the second pixel isolation portion 34b have trench portions 36. As shown in FIG. The trench portion 36 is formed in a lattice shape so that the inner side surface forms the outer shape of the pixel separation portion 34 .
  • the trench portion 36 of the first pixel isolation portion 34a (hereinafter also referred to as “first trench portion 36a”) is formed of a groove portion having a constant groove width W in a cross section perpendicular to the back surface S3 of the substrate 2. .
  • the first trench portion 36a has an opening on the surface S2 (the surface opposite to the light receiving surface) of the substrate 2, has a bottom surface on the back surface S3 side, and extends in a direction perpendicular to the back surface S3 of the substrate 2. .
  • the trench portion 36 of the second pixel isolation portion 34b (hereinafter also referred to as “second trench portion 36b”) has two different groove widths W 1 and W 2 in a cross section perpendicular to the rear surface S3 of the substrate 2 . It is composed of stepped grooves (hereinafter also referred to as “first grooves 36c” and “second grooves 36d”).
  • the first groove portion 36 c is a groove portion that has an opening in the rear surface S ⁇ b>3 of the substrate 2 and extends in a direction perpendicular to the rear surface S ⁇ b>3 of the substrate 2 .
  • the second groove portion 36d is a groove portion having openings in the bottom surface of the first groove portion 36c and the surface S2 of the substrate 2 and extending in a direction perpendicular to the back surface S3 of the substrate 2.
  • the second trench portion 36b has openings on the back surface S3 and the front surface S2 of the substrate 2, extends in a direction perpendicular to the back surface S3 of the substrate 2, and penetrates the substrate 2.
  • FIG. 3A illustrates the case where the width W 1 of the first groove portion 36c is wider than the width W 2 of the second groove portion 36d. Due to W 1 >W 2 , the volume of the photoelectric conversion section 13 can be increased compared to the case of W 1 ⁇ W 2 .
  • the width W2 of the second trench portion 36d is the same as the width W of the first trench portion 36a. Further, the depth D2 of the second trench portion 36d in the cross section perpendicular to the back surface S3 of the substrate 2 is the same as the depth D of the first trench portion 36a. That is, the cross-sectional shape of the second trench portion 36d and the cross-sectional shape of the first trench portion 36a are formed in the same rectangular shape. Also, the depth D1 of the second groove portion 36d is shallower than the depth D2 of the second groove portion 36d.
  • a filling material 37 is embedded inside the first trench portion 36a.
  • the filling material 37 for example, a material that can be removed by a wet etching technique can be used. Examples include polysilicon ( poly-Si), silicon oxide ( SiO2 ), and silicon nitride ( Si3N4 ).
  • An oxide film 54 may be formed between bulk silicon (the inner side surface of the first trench portion 36a) and polysilicon (the filling material 37). For example, when polysilicon is used as the filling material 37, the oxide film 54 can ensure a selection ratio with bulk silicon (the inner side surface of the first trench portion 36a). Oxide layer 54 may be omitted, as shown in FIG. 3D.
  • a pinning film 24 is coated on the inner side surface of the second trench portion 36b (the first groove portion 36c and the second groove portion 36d). As a result, the interface level of the side surface of the second pixel separation portion 34b can be suppressed.
  • An insulating film 25 is embedded inside the second trench portion 36b. As a result, the light incident on the pixel 9 adjacent to the second trench portion 36b can be reflected at the interface between the second trench portion 36b and the substrate 2, and optical color mixing in the normal pixel 9b can be suppressed.
  • a stopper film 55 functioning as an etching stopper in the step of forming the second pixel isolation portion 34b is formed in a portion on the surface S2 side of the substrate 2. As shown in FIG.
  • the material of the stopper film 55 for example, when the filling material 37 is polysilicon, silicon oxide ( SiO2 ) or silicon nitride (SiN) can be used.
  • a charge storage region (n-type semiconductor region) of the photoelectric conversion unit 13 has a conductivity type opposite to that of the charge storage region (n-type semiconductor region) so as to surround the photoelectric conversion unit 13. It has a (p-type) semiconductor region 38 .
  • Boron (B) for example, can be used as the p-type impurity forming the semiconductor region 38 of the opposite conductivity type (p-type). As a result, pinning can be strengthened (high hole concentration state) at the interface between the photoelectric conversion portion 13 and the pixel separation portion 34 (34a, 34b), and the generation of dark current can be suppressed.
  • the pinning film 24 continuously covers the entire rear surface S3 side of the substrate 2 and the inner side surfaces of the second trench portions 36b (the first groove portions 36c and the second groove portions 36d).
  • a high refractive index material film or a high dielectric film having a negative charge capable of generating fixed charges and strengthening pinning by being deposited on the substrate 2 is adopted. can do. Examples thereof include oxides or nitrides containing at least one element of hafnium (Hf), aluminum (Al), zirconium (Zr), tantalum (Ta) and titanium (Ti).
  • the insulating film 25 is embedded in the second trench portion 36b and continuously covers the entire rear surface S4 side of the pinning film 24.
  • an oxide film having a refractive index different from that of the substrate 2 (Si) can be used.
  • oxide films include silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), and silicon oxynitride (SiON).
  • the light shielding film 26 is formed in a grid pattern on a portion of the insulating film 25 on the back surface S5 side so as to open the light receiving surfaces of the photoelectric conversion units 13 . That is, the light shielding film 26 is formed at a position overlapping with the pixel separating portion 34 formed in a grid pattern when viewed from the microlens layer 29 side.
  • the formation of the light shielding film 26 is omitted at the position overlapping the first pixel separation portion 34a in the pixel separation portion 34 .
  • a material that can block light can be used as the material of the light shielding film 26, for example. Examples include metals, alloys, oxides or nitrides containing at least one element of aluminum (Al), tungsten (W), copper (Cu) and titanium (Ti).
  • the color filter layer 28 is formed on the back surface S ⁇ b>5 side of the insulating film 25 and has a plurality of color filters 39 arranged corresponding to the photoelectric conversion units 13 and the photoelectric conversion unit group 90 . That is, one color filter 39 is formed for one photoelectric conversion unit 13 in the normal pixel 9b. Further, one color filter 39 is formed for one photoelectric conversion unit group 90 in the phase difference pixel 9a.
  • the multiple color filters 39 include multiple types of color filters that transmit light of a predetermined wavelength contained in the light condensed by the microlenses 40 . Examples thereof include an R filter that transmits red light, a G filter that transmits green light, and a B filter that transmits blue light.
  • each of the plurality of color filters 39 transmits light of a predetermined wavelength, and allows the transmitted light to enter the corresponding photoelectric conversion section 13 or photoelectric conversion section group 90 .
  • the arrangement pattern of the color filters 39 for example, among the four color filters that transmit blue light in a Quad-Bayer arrangement, the color filter that is adjacent to the color filter that transmits green light and the color filter that transmits red light is A replacement array of color filters that transmit green light can be employed.
  • FIG. 3B illustrates a case where the replaced color filters for two pixels that transmit the green light are used as the color filters 39 of the phase difference pixels 9a.
  • the color filter 39 includes, for example, a filter including a multilayer film in which low refractive layers and high refractive index layers are alternately laminated, and a plurality of nanostructures whose wavelength is smaller than the wavelength of light transmitted by the color filter 39.
  • a filter a filter including a colored resin film made of a resin material in which a coloring agent is dispersed, or a combination thereof can be used.
  • Filters including multilayer films include, for example, structural color filters using multilayer interference (in other words, photonic liquid crystal filters; filters including dielectric multilayer films).
  • a filter including a plurality of nanostructures for example, a structural color filter (in other words, a metamaterial type filter) using waveguide mode resonance or surface plasmon resonance can be cited.
  • a filter containing a colored resin film for example, a filter made of a color resist can be used.
  • the microlens layer 29 is formed on the back surface S ⁇ b>6 side of the color filter layer 28 and has a plurality of microlenses 40 arranged corresponding to the photoelectric conversion units 13 and the photoelectric conversion unit group 90 . That is, in the normal pixel 9b, one microlens 40 (individual type microlens 40b) is formed for one photoelectric conversion unit 13. FIG. Also, in the phase difference pixel 9 a , one microlens 40 (shared microlens 40 a ) is formed for one photoelectric conversion unit group 90 .
  • the microlens 40 includes individual microlenses 40b formed for each photoelectric conversion unit 13 of each normal pixel 9b and photoelectric conversion units 13 of each of a plurality of adjacent phase difference pixels 9a.
  • a shared microlens 40a formed for each conversion unit group 90 is included.
  • each of the plurality of microlenses 40 collects image light (incident light) from a subject, and passes the collected incident light through the corresponding color filter 39 into the corresponding photoelectric conversion section 13 or into the photoelectric converter 13 . The light is made to enter the converting section group 90 efficiently.
  • the wiring layer 31 is formed on the surface S2 side of the substrate 2 and includes an interlayer insulating film 41 and wiring (not shown) laminated in multiple layers with the interlayer insulating film 41 interposed therebetween.
  • the wiring layer 31 drives the pixel transistors forming each pixel 9 through a plurality of wiring layers.
  • the solid-state imaging device 1 having the above configuration, light is irradiated from the rear surface S3 side of the substrate 2, the irradiated light is transmitted through the microlenses 40 and the color filter 39, and the transmitted light is photoelectrically converted by the photoelectric conversion unit 13. and signal charges are generated.
  • the generated signal charges are output as pixel signals through the vertical signal lines 11 of FIG.
  • the phase difference information is calculated based on the pixel signal output from the photoelectric conversion unit 13 of the phase difference pixel 9a, and the focus is controlled.
  • the pixel separation portion 34a and the second pixel separation portion 34b from the back surface S3 side (light receiving surface side) of the substrate 2 to the front surface S2 side (opposite surface side)
  • the phase difference pixel 9a when incident light hits the surface of the pixel separation portion 34 on the side of the microlens 40, the pixel separation portion 34
  • the sensitivity ratio of the phase difference pixel 9a sensitivity difference information between the left and right pixels
  • phase difference pixel 9a when light is incident from an oblique direction and the incident light hits the side surface of the pixel separating section 34, it is reflected by the pixel separating section 34, and the incident light travels in a different direction. There is a possibility that the light is guided to the conversion unit 13 and the sensitivity ratio of the phase difference pixel 9a is lowered. Further, for example, as shown in FIG. 5, an isolation structure is provided in which the trench portions 36 between the phase difference pixels 9a are omitted and the phase difference pixels 9a are doped with an impurity to isolate the phase difference pixels 9a.
  • the separation structure is different between the normal pixel 9b and the phase difference pixel 9a, so the potential of the photoelectric conversion unit 13 needs to be designed and formed separately for the normal pixel 9b and the phase difference pixel 9a. Therefore, it may be difficult to realize in terms of design and manufacturing.
  • the pixel separation unit 34 is located between at least some of the photoelectric conversion units 13 in the photoelectric conversion unit group 90 ( 3A between all the photoelectric conversion units 13) and a second pixel separation unit 34a arranged between the photoelectric conversion units 13 where the first pixel separation units 34a are not arranged. and the pixel separating section 34b.
  • An end portion 35a on the back surface S3 side (light receiving surface side) of the first pixel separation portion 34a is located closer to the front surface S2 side (opposite side of the light receiving surface) than the back surface S3 (light receiving surface), and the second The end portion 35b on the back surface S3 side (light receiving surface side) of the pixel separation portion 34b is located closer to the back surface S3 than the end portion 35a on the back surface S3 side of the first pixel separation portion 34a.
  • the second trench portion 36b is adjacent to the trench portion 36b.
  • the light incident on the pixel 9 can be reflected at the interface between the second trench portion 36b and the substrate 2, and the optical color mixture in the normal pixel 9b can be suppressed.
  • the trench portion 36 (first trench portion 36a) is not formed on the back surface S3 side (light-receiving surface side) of the substrate 2 around the phase difference pixel 9a, the light incident on the phase difference pixel 9a is , scattering or waveguiding in the first trench portions 36a between the phase difference pixels 9a can be suppressed, and the sensitivity ratio in the phase difference pixels 9a can be improved. Therefore, it is possible to improve the sensitivity ratio of the phase difference pixel 9a while suppressing the optical color mixture of the normal pixel 9b. Further, since the pixel isolation portion 34 (34a) having the trench portion 36 is used as the isolation structure between the normal pixels 9, basic characteristics such as Qs and shading can be maintained.
  • the normal pixel 9b and the phase difference pixel 9a have the same structure, they do not need to be individually designed, and can be designed with the same number of design man-hours as before. In terms of manufacturing, since the normal pixels 9b and the phase difference pixels 9a do not need to be separately manufactured, this structure is robust against manufacturing variations and can be realized without significantly increasing the number of steps.
  • FIGS. 6A and 6B After forming the n-type semiconductor region of the photoelectric conversion unit 13 in the substrate 2, from the surface S2 side of the substrate 2, the second groove portion 36d of the second trench portion 36b is formed. , and a first trench portion 36a.
  • Methods for forming the n-type semiconductor region include, for example, adjustment using the substrate 2, ion implantation, sidewall diffusion, and Doped-Epi (Epitaxial) substrate.
  • Any method such as DTI (Deep Trench Isolation), STI (Shallow Trench Isolation), or the like can be adopted as a method of forming the second trench portion 36d and the first trench portion 36a as long as separation is formed by a gap.
  • anisotropic dry etching may be performed using a mask having openings at positions where the second groove portion 36d and the first trench portion 36a are to be formed.
  • the depth of the second groove portion 36d and the depth of the first trench portion 36a are such that they do not penetrate the back surface S3 of the substrate 2 during polishing.
  • an oxide film 54 is formed on each of the inner wall surface of the second trench portion 36d and the inner wall surface of the first trench portion 36a.
  • the filling material 37 is embedded in each of the second trench portion 36d and the first trench portion 36a to ensure flatness of the surface S2 of the substrate 2.
  • a first pixel separation portion 34a having a first trench portion 36a and having a filling material 37 embedded therein is formed.
  • the process of processing the isolation structure may be performed before the process of forming the n-type semiconductor region.
  • a stopper film 55 is formed inside the second groove portion 36d and in a portion on the surface S2 side of the substrate 2.
  • a conductivity type (p-type) opposite to the charge storage region of the photoelectric conversion portions 13 is formed for pn junction and pinning. ) to form a semiconductor region 38 .
  • substrate 2 conditioning, ion implantation, and sidewall diffusion can be used alone or in combination.
  • a Doped-Epi substrate may be used.
  • FIGS. 8A and 8B the FD portion 21, the transfer gate electrode 32 and the ground electrode 33 are formed on the surface S2 side of the substrate 2.
  • FIG. 8A and 8B the FD portion 21, the transfer gate electrode 32 and the ground electrode 33 are formed on the surface S2 side of the substrate 2.
  • a wiring layer 31 having wiring for transfer transistors and charge reading is formed, and the wiring layer 31 and the logic circuit board 23 are bonded. Subsequently, the substrate 2 is polished from the rear surface S3 side to thin the substrate 2 to a desired thickness.
  • a method for joining the wiring layer 31 and the logic circuit board 23 for example, a CuCu joint for joining Cu pads or a through terminal by TSV (Through-Silicon Via) technology can be employed.
  • a hard mask is formed by a hard mask material film 42 and a BARC film 43 on the rear surface S3 of the substrate 2 by lithography and dry etching techniques, and as shown in FIG. A first groove portion 36c is formed.
  • the dry etching of the first groove portion 36c is performed at a position overlapping the second groove portion 36d in a plan view in a cross section parallel to the back surface S3 of the substrate 2, and in a side view in a cross section perpendicular to the back surface S3 of the substrate 2, in a second groove portion 36d. up to a depth connected to the groove 36d.
  • the second trench portion 36b is formed.
  • the filling material 37 and the oxide film 54 are removed from the inside of the second groove portion 36d by a wet etching technique.
  • the filling material 37 and the oxide film 54 are removed to the depth where the stopper film 55 is located by making the stopper film 55 function as an etching stopper.
  • the pinning film 24 and the insulating film 25 are formed in this order on the rear surface S3 of the substrate 2, the inner side surfaces of the first groove portion 36c, and the inner side surfaces of the second groove portion 36d.
  • the first groove portion 36c and the second groove portion 36d are formed, the inner surface is covered with the pinning film 24, and the insulating film 25 (that is, the substrate 2 (Si)) has a different refractive index inside.
  • a second pixel separation portion 34b embedded with an oxide for example, a high refractive index material.
  • the light shielding film 26, the color filter layer 28 and the microlens layer 29 are formed on the rear surface S5 of the insulating film 25 in this order. Thereby, the solid-state imaging device 1 having the phase difference pixels 9a and the normal pixels 9b according to the first embodiment is manufactured.
  • the width W1 of the first groove portion 36c is wider than the width W2 of the second groove portion 36d.
  • configuration can also be adopted.
  • the width W1 of the first groove portion 36c in the cross section perpendicular to the rear surface S3 of the substrate 2 may be narrower than the width W2 of the second groove portion 36d.
  • the second groove portion 36d has an opening on the bottom surface of the first groove portion 36c, but other configurations may be adopted.
  • the first groove portion 36c and the second groove portion 36d may be separated in a direction perpendicular to the rear surface S3 of the substrate 2.
  • FIG. 14 There is no particular restriction on the distance between the first groove portion 36c and the second groove portion 36d.
  • the filling material inside the first groove portion 36c and the filling material inside the second groove portion 36d may be the same or different.
  • FIG. 14 illustrates the case where the filling material 37, which is the same as that used for the first trench portion 36a, is used as the filling material inside the second trench portion 36d. Further, in FIG.
  • the same oxide film 54 as that of the first trench portion 36a is formed. Since the first groove portion 36c and the second groove portion 36d are spaced apart from each other, the depth D1 of the first groove portion 36c and the depth D1 of the second groove portion 36d are larger than when they are connected to each other. Low accuracy of depth D2 is sufficient and relatively easy to manufacture.
  • the depth D1 of the first groove portion 36c in the direction perpendicular to the back surface S3 of the substrate 2 is shallower than the depth D2 of the second groove portion 36d.
  • the depth D1 of the first groove portion 36c may be deeper than the depth D1 of the first groove portion 36c shown in FIG. 3A, or as shown in FIG. , the depth D1 of the first groove portion 36c may be shallower than the depth D1 of the first groove portion 36c shown in FIG. 3A.
  • the depth D1 of the first groove portion 36c is preferably 1 ⁇ m or more.
  • the depth D1 of the first groove portion 36c is the same as the distance between the rear surface S3 of the substrate 2 and the end portion 35a of the first pixel separation portion 34a on the rear surface S3 side. Therefore, since the distance between the back surface S3 of the substrate 2 and the end portion 35a is 1 ⁇ m or more, the light transmitted through the color filter 39 is absorbed before reaching the depth of the end portion 35a, resulting in the first It is possible to prevent contact with the pixel separating portion 34a.
  • the depth D 1 of the first groove portion 36c is set to be more than 1 ⁇ m. Short is preferred. Further, in the case of using a pixel to which long-wavelength light is incident, such as a red pixel (a pixel provided with a color filter 39 that transmits blue light), the depth D 1 of the first groove portion 36c is set to be more than 1 ⁇ m. Longer is preferred.
  • the size and formation method of the semiconductor region 38 of the opposite conductivity type are not limited to those shown in FIG. 3A and the like.
  • the end portion 44 of the semiconductor region 38 of the opposite conductivity type on the side of the back surface S3 may be positioned closer to the surface S2 than the back surface S3 of the substrate 2 .
  • the p-type impurities in the film are removed by heat. By diffusion and sidewall diffusion, a semiconductor region 38 of opposite conductivity type is formed.
  • the semiconductor region 38 of the opposite conductivity type is formed at a position closer to the rear surface S3 of the substrate 2 than the end portion 35a of the first pixel separating portion 34a. More preferably, as shown in FIG. 3A, the semiconductor region 38 of the opposite conductivity type is formed up to the position where it contacts the rear surface S3 of the substrate 2 . Further, for example, as shown in FIG. 18, when a negative bias is applied to the filling material 37 of the trench portion 36 to perform a negative bias application operation for ensuring pinning, the semiconductor region 38 of the opposite conductivity type is omitted. may Note that FIG.
  • FIG. 18 illustrates a case where the semiconductor region 38 of the opposite conductivity type is omitted from the solid-state imaging device 1 according to the modification shown in FIG.
  • a method of supplying a negative bias for example, a method of supplying power through a CuCu junction and a method of supplying power through the light shielding film 26 (grid of light shielding metal) on the rear surface S3 of the substrate 2 and the TSV can be mentioned.
  • a semiconductor region of the opposite conductivity type is also formed on the back surface S3 side of the substrate 2 of the photoelectric conversion unit 13. may
  • the insulating film 25 is buried inside the second trench portion 36b was shown, but other configurations can also be adopted.
  • the conductive material 45 may be buried inside the second trench portion 36b, and applied to the pixel 9 having the structure in which the negative bias application operation described above is performed.
  • the voltage vinv shown in FIG. 20 is applied to the conductive material 45 inside the second trench portion 36b so that an inversion hole layer is formed on the side surface of the second pixel isolation portion 34b.
  • the pinning film 24 covers only the rear surface S3 of the substrate 2.
  • the conductive material 45 for example, polysilicon (poly-Si), tungsten (W), or a transparent electrode can be used.
  • the conductive material 45 may be embedded in the second groove portion 36d.
  • FIG. 21 illustrates the case where the insulating film 25 is embedded inside the first groove portion 36c.
  • the same oxide film 54 as that of the first trench portion 36a is formed.
  • the space 46 may be formed inside the second trench portion 36b.
  • the first groove portion 36c is formed, and after removing the filling material 37 and the like from the second groove portion 36d, as shown in FIG. 22A. Then, only the pinning film 24 is formed on the inner side surface of the first groove portion 36c and the inner side surface of the second groove portion 36d.
  • the insulating film 25 has a planar shape parallel to the rear surface S3 of the substrate 2 so as to close the opening of the first groove 36c while leaving the gap 46 inside the first groove 36c.
  • the refractive index difference between the inside of the second trench portion 36b (air) and the substrate 2 can be increased.
  • a configuration in which a filling material 37 is buried inside the second trench portion 36b may be employed. In this case, in the manufacturing process of the solid-state imaging device 1, formation of the first groove portion 36c and removal of the filling material 37 and the like from the inside of the second groove portion 36d are not performed.
  • the second trench portion 36b is an example in which two groove portions (the first groove portion 36c and the second groove portion 36d) having different groove widths W 1 and W 2 are configured. is shown, other configurations may be employed.
  • the second trench portion 36b may be a groove portion having a constant groove width W3 .
  • the groove width W of the first trench portion 36a may be narrower than the groove width W3 of the second trench portion 36b.
  • the width of the opening corresponding to the first trench portion 36a is the second width.
  • the etching rate of the first trench portion 36a becomes slower than the etching rate of the second trench portion 36b due to the microloading effect, as shown in FIGS. 24A and 24B.
  • the second trench portion 36b penetrating the substrate 2 and the first trench portion 36a not penetrating the substrate 2 can be formed at the same time.
  • 23 illustrates the case where the insulating film 25 is embedded inside the second trench portion 36b, for example, as shown in FIG. It is also possible to form a gap 46 as shown.
  • the back surface S3 of the substrate 2 is a flat surface
  • other configurations can also be adopted.
  • a plurality of inverted pyramid recesses 47 may be formed on the back surface S3 side of the substrate 2 to provide a moth-eye antireflection section.
  • an antireflection film 48 may be provided on the rear surface S3 side of the substrate 2.
  • FIG. 1 As the antireflection film 48, for example, a single layer film or a multilayer film can be used.
  • the concave portion 47 and the antireflection film 48 can prevent the reflection of incident light and improve the light utilization efficiency. Further, according to the configuration in which the concave portion 47 is provided, it is possible to increase the amount of refraction of incident light and reflect it between the second pixel separation portions 34b, thereby increasing the optical path length. Further, for example, as shown in FIGS. 27A and 27B, a scattering structure 49 for scattering incident light may be formed on the rear surface S3 side of the substrate 2 in the normal pixel 9b. As the scattering structure 49, for example, a structure having a groove having a cross-shaped opening on the back surface S3 of the substrate 2, a pinning film 24 covering the groove, and an insulating film 25 embedded inside the groove is adopted. can.
  • a configuration in which a color filter separating section 50 is arranged between the color filters 39 may be employed.
  • the color filter separation section 50 for example, at least one of a low refractive index material (for example, low refractive index resin) having a lower refractive index than the material of the color filter 39, metal, and air can be used. As a result, it is possible to prevent light incident on a certain color filter 39 from exiting to another color filter 39 .
  • FIG. 28 illustrates a case where a color filter separating portion 50 made of a low refractive index material is arranged between the color filters 39 and on the light shielding film 26 .
  • FIG. 29 exemplifies a case where the light shielding film 26 is omitted and the color filter separating portion 50 made of a low refractive index material is formed even in the place where the light shielding film 26 was present in FIG.
  • FIG. 30 illustrates a case where air (void) is used as the material of the color filter separation section 50 shown in FIG.
  • the structure when viewed from the microlens layer 29 side, the structure may be such that the central portion of the first pixel separating portion 34a shown in FIG. 3C is omitted. Further, for example, as shown in FIG. 32, when the first pixel separating portion 34a is viewed from the microlens layer 29 side, both end portions of the first pixel separating portion 34a shown in FIG. 3C are omitted. A pixel separation section 34 g isolated from other pixel separation sections 34 may be used.
  • 31 and 32 are diagrams showing a cross-sectional configuration of the solid-state imaging device 1 when broken at a position corresponding to line BB in FIG. 3A.
  • the arrangement pattern of the color filters 39 is an arrangement obtained by replacing a part of the color filters 39 in the Quad-Bayer arrangement.
  • color filters 39 of the same color for example, an R filter that transmits red light, a G filter that transmits green light, and a G filter that transmits blue light
  • It may be an arrangement in which part of the color filters in the Bayer arrangement is replaced so that a B filter for transmitting is arranged.
  • a color filter unit 52 consisting of m ⁇ m (m is a natural number of 2 or more) color filters 39 of the same color is provided.
  • m is a natural number of 2 or more
  • part of the color filters in the 2m ⁇ 2m array A sequence in which 39 are replaced may also be used.
  • 33 to 39 are diagrams showing cross-sectional configurations of the solid-state imaging device 1 when broken at a position corresponding to line CC in FIG. 3A.
  • FIG. 41 illustrates a case where a Y filter is used as the color filter 39 of the phase difference pixel 9a.
  • a configuration using a color filter such as an ND filter, a transparent color filter, or a gray filter may be employed.
  • FIG. 42 illustrates a case using an ND filter.
  • the configuration may be such that the color filter 39 of the phase difference pixel 9a is omitted.
  • one microlens 40 is arranged for the photoelectric conversion unit group 90 including two 2 ⁇ 1 photoelectric conversion units 13.
  • FIGS. 43, 44 and 45 one microlens 40 is provided for a photoelectric conversion unit group 90 including n 2 photoelectric conversion units 13 of n ⁇ n (where n is a natural number of 2 or more). may be arranged.
  • FIG. 43 illustrates a case where the first pixel separation section 34a is arranged between all the photoelectric conversion sections 13 in the photoelectric conversion section group 90. As shown in FIG.
  • the first pixel separating portions 34a shown in FIG. 43 are arranged in a cross shape when viewed from the microlens layer 29 side. 44 and 45, of the four regions between the photoelectric conversion units 13 in the photoelectric conversion unit group 90, the first pixel separation units 34a are arranged in two regions, and the remaining photoelectric conversion units 13 A case where the second pixel separating section 34b is arranged in the region between is illustrated.
  • the first pixel separating portions 34a shown in FIG. 44 are arranged only in the column direction (vertical direction in FIG. 44). Also, the first pixel separating portions 34a shown in FIG. 45 are arranged only in the row direction (horizontal direction in FIG. 45).
  • the present technology can be applied to light detection devices in general, including a range sensor that measures distance, also called a ToF (Time of Flight) sensor.
  • a ranging sensor emits irradiation light toward an object, detects the reflected light that is reflected from the surface of the object, and then detects the reflected light from the irradiation light until the reflected light is received. It is a sensor that calculates the distance to an object based on time.
  • the light-receiving pixel structure of this distance measuring sensor the structure of the pixel 9 described above can be adopted.
  • FIG. 46 is a diagram showing an example of a schematic configuration of an imaging device (video camera, digital still camera, etc.) as electronic equipment to which the present disclosure is applied.
  • an imaging device 1000 includes a lens group 1001, a solid-state imaging device 1002 (the solid-state imaging device 1 according to the first embodiment), a DSP (Digital Signal Processor) circuit 1003, and a frame memory 1004. , a monitor 1005 and a memory 1006 .
  • DSP circuit 1003 , frame memory 1004 , monitor 1005 and memory 1006 are interconnected via bus line 1007 .
  • a lens group 1001 guides incident light (image light) from a subject to a solid-state imaging device 1002 and forms an image on a light receiving surface (pixel area) of the solid-state imaging device 1002 .
  • the solid-state imaging device 1002 consists of the CMOS image sensor of the first embodiment described above.
  • the solid-state imaging device 1002 converts the amount of incident light imaged on the light-receiving surface by the lens group 1001 into an electric signal for each pixel, and supplies the signal to the DSP circuit 1003 as a pixel signal.
  • the DSP circuit 1003 performs predetermined image processing on pixel signals supplied from the solid-state imaging device 1002 . Then, the DSP circuit 1003 supplies the image signal after the image processing to the frame memory 1004 on a frame-by-frame basis, and temporarily stores it in the frame memory 1004 .
  • the monitor 1005 is, for example, a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel.
  • a monitor 1005 displays an image (moving image) of a subject based on the pixel signals for each frame temporarily stored in the frame memory 1004 .
  • the memory 1006 consists of a DVD, flash memory, or the like. The memory 1006 reads out and records the pixel signals for each frame temporarily stored in the frame memory 1004 .
  • Electronic equipment to which the solid-state imaging device 1 can be applied is not limited to the imaging device 1000, and can be applied to other electronic equipment. Further, although the solid-state imaging device 1 according to the first embodiment is used as the solid-state imaging device 1002, other configurations can also be adopted. For example, a configuration using another photodetector to which the present technology is applied, such as the solid-state imaging device 1 according to the modified example of the first embodiment, may be employed.
  • the present technology can also take the following configuration.
  • a substrate a plurality of pixels arranged two-dimensionally on the substrate and having photoelectric conversion units; a microlens layer disposed on the light-receiving surface side of the substrate and having a plurality of microlenses for condensing incident light onto the photoelectric conversion part; a pixel separation portion having a trench portion disposed between the photoelectric conversion portions of the substrate;
  • the plurality of pixels includes normal pixels and phase difference pixels
  • the plurality of microlenses is a photoelectric conversion unit group including an individual microlens formed for each photoelectric conversion unit of each of the normal pixels and the photoelectric conversion unit of each of the adjacent phase difference pixels.
  • the pixel separation section includes a first pixel separation section arranged between at least some of the photoelectric conversion sections among the photoelectric conversion sections in the photoelectric conversion section group, and the first pixel separation section. is arranged between the photoelectric conversion units, and an end portion of the first pixel separation unit on the light receiving surface side receives the light more than the light receiving surface of the substrate. and an end portion of the second pixel separation portion on the light receiving surface side is positioned closer to the light receiving surface side than an end portion of the first pixel separation portion on the light receiving surface side.
  • a photodetector is arranged between at least some of the photoelectric conversion sections among the photoelectric conversion sections in the photoelectric conversion section group, and the first pixel separation section. is arranged between the photoelectric conversion units, and an end portion of the first pixel separation unit on the light receiving surface side receives the light more than the light receiving surface of the substrate. and an end portion of the second pixel separation portion on the light receiving surface side is positioned closer to the light receiving surface side than an end portion of the first pixel separation
  • the first pixel separation units are arranged between adjacent photoelectric conversion units among the photoelectric conversion units in the photoelectric conversion unit group;
  • the second pixel separation unit is arranged between the photoelectric conversion units of the adjacent normal pixels, and between the photoelectric conversion units of the normal pixels and the photoelectric conversion units in the photoelectric conversion unit group adjacent to the photoelectric conversion units.
  • the photodetector according to (1) disposed between the conversion unit.
  • the two-stage groove has an opening in the light-receiving surface of the substrate, a first groove extending in a direction perpendicular to the light-receiving surface of the substrate, and a bottom surface of the first groove and the substrate.
  • the two-stage groove has an opening in the light receiving surface of the substrate, a first groove extending in a direction perpendicular to the light receiving surface of the substrate, and extending from the first groove to the light receiving surface of the substrate.
  • the second groove portion is spaced apart in a direction perpendicular to the substrate, has an opening on the opposite surface of the light receiving surface of the substrate, and extends in a direction perpendicular to the light receiving surface of the substrate.
  • Photodetector. (6) the trench portion of the second pixel isolation portion is a groove portion having a constant groove width, The photodetector according to (1) or (2), wherein the groove width of the trench portion of the first pixel isolation portion is narrower than that of the trench portion of the second pixel isolation portion. . (7)
  • the substrate is formed between the photoelectric conversion section and the trench section and has a semiconductor region having a conductivity type opposite to that of a charge storage region of the photoelectric conversion section.
  • a color filter layer disposed between the substrate and the microlens layer and having a plurality of color filters that transmit light of a predetermined wavelength included in the light condensed by the microlenses;
  • a color filter separation unit disposed between the color filters,
  • the light detection device according to any one of (1) to (7), wherein the color filter separating section is made of at least one of a low refractive index material having a lower refractive index than the material of the color filter, metal, and air. .
  • the array pattern of the color filters is an array obtained by replacing part of the color filters in a Bayer array so that the color filters of the same color are arranged for the photoelectric conversion units of the same photoelectric conversion unit group, or an m ⁇ 2m in which a group of color filter units having m (m is a natural number of 2 or more) color filters of the same color and arranged in a 2 ⁇ 2 matrix is arranged periodically
  • the photodetector according to any one of (1) to (9), wherein the color filter is partially replaced with the 2m ⁇ 2m array based on the 2m ⁇ 2m array.
  • the photoelectric conversion unit group is composed of two photoelectric conversion units of 2 ⁇ 1 or n 2 photoelectric conversion units of n ⁇ n (where n is a natural number of 2 or more). 10) The photodetector according to any one of items 10). (12) When viewed from the microlens layer side, the first pixel separation section is arranged such that the two photoelectric conversion sections are located on the periphery of the set of the two photoelectric conversion sections adjacent to the first pixel separation section. According to any one of (1) to (11) above, comprising two pixel separation portions protruding into the set from two sides positioned in a direction perpendicular to the direction in which the portions are arranged. photodetector.
  • a substrate a plurality of pixels arranged two-dimensionally on the substrate and having photoelectric conversion units, and a microlens layer arranged on a light receiving surface side of the substrate and having a plurality of microlenses for condensing incident light onto the photoelectric conversion units.
  • a pixel separation portion having a trench portion disposed between the photoelectric conversion portions of the substrate, wherein the plurality of pixels includes a normal pixel and a phase difference pixel, and the plurality of microlenses includes each of the An individual microlens formed for each of the photoelectric conversion units of a normal pixel and a shared microlens formed for each photoelectric conversion unit group including the photoelectric conversion unit of each of the plurality of adjacent phase difference pixels.
  • the pixel separation section includes a first pixel separation section arranged between at least some of the photoelectric conversion sections among the photoelectric conversion sections in the photoelectric conversion section group; and a second pixel separation section arranged between the photoelectric conversion sections where no pixel separation section is arranged, and an end portion of the first pixel separation section on the light receiving surface side is located on the light receiving surface of the substrate. and the end of the second pixel separation portion on the light-receiving surface side receives the light more than the end of the first pixel separation portion on the light-receiving surface side.
  • An electronic device with a photodetector located on the face side.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

通常画素の光学混色を抑制しつつ、位相差画素の感度比を向上可能な光検出装置を提供する。各通常画素が有する光電変換部毎に形成された個別型のマイクロレンズ、及び隣接する複数の位相差画素それぞれが有する光電変換部からなる光電変換部群毎に形成された共有型のマイクロレンズを有する構成とした。また、光電変換部群内の光電変換部のうちの、少なくとも一部の光電変換部の間に配置された第１の画素分離部、及び第１の画素分離部が配置されていない光電変換部の間に配置された第２の画素分離部を有する構成とした。そして、第１の画素分離部の受光面側の端部が、基板の受光面よりも反対面側に位置するとともに、第２の画素分離部の受光面側の端部が、第１の画素分離部の受光面側の端部よりも受光面側に位置する構成とした。

Description

光検出装置及び電子機器
　本開示は、光検出装置及び電子機器に関する。
　従来、通常画素と、位相差画素とを有し、位相差画素において、複数の位相差画素に対して１つの共有のマイクロレンズが形成されている光検出装置が提案されている（例えば、特許文献１参照。）。特許文献１に記載の光検出装置では、位相差画素の光電変換部から出力される画素信号に基づいて位相差情報を算出して、フォーカスの制御を行っている。
　また特許文献１に記載の光検出装置は、基板の光電変換部の間に配置され、トレンチ部を有する画素分離部を備えることで、通常画素において、光学混色の抑制を行っている。
国際公開第２０１６／０９８６４０号
　しかしながら、特許文献１に記載の光検出装置では、位相差画素において、マイクロレンズの集光ポイント付近に画素分離部が位置しているため、例えば、入射光が画素分離部のマイクロレンズ側の面に当たると、画素分離部で散乱し、位相差画素の感度比（左右画素の感度差情報）が低下する可能性があった。また例えば、光が斜め方向から入射し、入射光が画素分離部の側面に当たると、画素分離部で反射され、入射光が進んでいた方向とは異なる方向の光電変換部へ導波され、位相差画素の感度比が低下する可能性があった。
　本開示は、通常画素の光学混色を抑制しつつ、位相差画素の感度比を向上可能な光検出装置及び電子機器を提供することを目的とする。
　本開示の光検出装置は、（ａ）基板と、（ｂ）基板に二次元状に配置され、光電変換部を有する複数の画素と、（ｃ）基板の受光面側に配置され、光電変換部に入射光を集光するマイクロレンズを複数有するマイクロレンズ層と、（ｄ）基板の光電変換部の間に配置され、トレンチ部を有する画素分離部とを備え、（ｅ）複数の画素は、通常画素、及び位相差画素を含み、（ｆ）複数のマイクロレンズは、各通常画素が有する光電変換部毎に形成された個別型のマイクロレンズ、及び隣接する複数の位相差画素それぞれが有する光電変換部からなる光電変換部群毎に形成された共有型のマイクロレンズを含み、（ｆ）画素分離部は、光電変換部群内の光電変換部のうちの、少なくとも一部の光電変換部の間に配置された第１の画素分離部、及び第１の画素分離部が配置されていない光電変換部の間に配置された第２の画素分離部を含み、第１の画素分離部の受光面側の端部が、基板の受光面よりも該受光面の反対面側に位置するとともに、第２の画素分離部の受光面側の端部が、第１の画素分離部の受光面側の端部よりも受光面側に位置している。
　本開示の電子機器は、（ａ）基板、（ｂ）基板に二次元状に配置され、光電変換部を有する複数の画素、（ｃ）基板の受光面側に配置され、光電変換部に入射光を集光するマイクロレンズを複数有するマイクロレンズ層、（ｄ）及び基板の光電変換部の間に配置され、トレンチ部を有する画素分離部とを備え、（ｅ）複数の画素は、光電変換部に対して個別のマイクロレンズが形成されている通常画素、及び光電変換部に対して、隣接する複数の光電変換部からなる光電変換部群で共有される共有型のマイクロレンズが形成されている位相差画素を含み、（ｆ）画素分離部は、光電変換部群内の光電変換部のうちの、少なくとも一部の光電変換部の間に配置された第１の画素分離部、及び第１の画素分離部が配置されていない光電変換部の間に配置された第２の画素分離部を含み、第１の画素分離部の受光面側の端部が、基板の受光面よりも該受光面の反対面側に位置するとともに、第２の画素分離部の受光面側の端部が、第１の画素分離部の受光面側の端部よりも受光面側に位置している光検出装置を備える。
第１の実施形態に係る固体撮像装置の全体構成を示す図である。 固体撮像装置の画素の回路構成を示す図である。 図１のＡ－Ａ線で破断して固体撮像装置の断面構成を示す図である。 図３Ａをマイクロレンズ層側から見た場合の、固体撮像装置の平面構成を示す図である。 図３ＡのＢ－Ｂ線で破断して固体撮像装置の断面構成を示す図である。 充填材としてポリシリコンを採用した場合の、固体撮像装置の断面構成を示す図である。 第１の画素分離部のトレンチ部が基板を貫通している、固体撮像装置の断面構成を示す図である。 第１の画素分離部がトレンチ部を有していない、固体撮像装置の断面構成を示す図である。 固体撮像装置の製造方法を示す図であり、ｎ型半導体領域、第２の溝部及び第１のトレンチ部の形成工程を示す図である。 図６ＡのＤ－Ｄ線で破断した基板の断面構成を示す図である。 固体撮像装置の製造方法を示す図であり、逆導電型の半導体領域の形成工程を示す図である。 固体撮像装置の製造方法を示す図であり、ＦＤ部、転送ゲート電極及び接地電極の形成工程を示す図である。 図８Ａを基板の表面側から見た場合の、基板の平面構成を示す図である。 固体撮像装置の製造方法を示す図であり、配線層の形成工程、ロジック回路基板との接合工程、及び基板の薄肉化工程を示す図である。 固体撮像装置の製造方法を示す図であり、第１の溝部の形成工程を示す図である。 図１０Ａを基板の表面側から見た場合の、基板の平面構成を示す図である。 固体撮像装置の製造方法を示す図であり、第１の溝部の形成工程を示す図である。 固体撮像装置の製造方法を示す図であり、ピニング膜及び絶縁膜の形成工程を示す図である。 変形例（１）に係る固体撮像装置の断面構成を示す図である。 変形例（２）に係る固体撮像装置の断面構成を示す図である。 変形例（３）に係る固体撮像装置の断面構成を示す図である。 変形例（３）に係る固体撮像装置の断面構成を示す図である。 変形例（４）に係る固体撮像装置の断面構成を示す図である。 変形例（４）に係る固体撮像装置の断面構成を示す図である。 変形例（５）に係る固体撮像装置の断面構成を示す図である。 図１９に示した固体撮像装置の画素の回路構成を示す図である。 変形例（５）に係る固体撮像装置の断面構成を示す図である。 変形例（５）に係る固体撮像装置の断面構成を示す図である。 変形例（５）に係る固体撮像装置の断面構成を示す図である。 変形例（６）に係る固体撮像装置の断面構成を示す図である。 図２３に示した固体撮像装置の製造方法を示す図である。 図２４Ａを基板の表面側から見た場合の、基板の平面構成を示す図である。 変形例（７）に係る固体撮像装置の断面構成を示す図である。 図２５ＡのＥ－Ｅ線で破断した基板の断面構成を示す図である。 変形例（７）に係る固体撮像装置の断面構成を示す図である。 変形例（７）に係る固体撮像装置の断面構成を示す図である。 図２７ＡのＦ－Ｆ線で破断した基板の断面構成を示す図である。 変形例（８）に係る固体撮像装置の断面構成を示す図である。 変形例（８）に係る固体撮像装置の断面構成を示す図である。 変形例（８）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＢ－Ｂ線に対応する位置で破断した場合の、変形例（９）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＢ－Ｂ線に対応する位置で破断した場合の、変形例（９）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１０）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１０）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１０）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１０）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１０）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１０）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１０）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１１）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１１）に係る固体撮像装置の断面構成を示す図である。 図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、変形例（１１）に係る固体撮像装置の断面構成を示す図である。 マイクロレンズ層側から見た場合の、変形例（１２）に係る固体撮像装置の平面構成を示す図である。 マイクロレンズ層側から見た場合の、変形例（１２）に係る固体撮像装置の平面構成を示す図である。 マイクロレンズ層側から見た場合の、変形例（１２）に係る固体撮像装置の平面構成を示す図である。 第２の実施形態に係る電子機器の概略構成図である。
　以下に、本開示の実施形態に係る光検出装置及び電子機器の一例を、図１～図４６を参照しながら説明する。本開示の実施形態は以下の順序で説明する。なお、本開示は以下の例に限定されるものではない。また、本明細書に記載された効果は例示であって限定されるものではなく、また他の効果があってもよい。
１．第１の実施形態：固体撮像装置
　１－１　固体撮像装置の全体の構成
　１－２　画素の回路構成
　１－３　要部の構成
　１－４　固体撮像装置の製造方法
　１－５　変形例
２．第２の実施形態：電子機器への応用例
〈１．第１の実施形態：固体撮像装置〉
［１－１　固体撮像装置の全体の構成］
　本開示の第１の実施形態に係る固体撮像装置１（広義には「光検出装置」）について説明する。図１は、第１の実施形態に係る固体撮像装置１の全体を示す概略構成図である。
　図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図４６に示すように、固体撮像装置１（１００２）は、レンズ群１００１を介して、被写体からの像光（入射光）を取り込み、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
　図１に示すように、固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
　画素領域３は、基板２上において、二次元アレイ状に規則的に配列された複数の画素９を有している。画素９は、図２、図３Ａ及び図３Ｃに示した光電変換部１３と、複数の画素トランジスタとを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６、選択トランジスタ１７の４つのトランジスタを採用できる。また、例えば、選択トランジスタ１７を除いた、転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６としてもよい。画素トランジスタは、例えば、VirticalGate、FinGate、平面Gate等の構造でもよい。
　また、画素９は、図３Ａに示すように、位相差画素９ａと、通常画素９ｂとを有している。位相差画素９ａは、像面位相差ＡＦ(Auto Focus)機能を制御するための位相差情報の算出に用いられる画素信号を生成する画素である。位相差画素９ａでは、隣接する複数の位相差画素９ａ毎にマイクロレンズ４０が形成されている。換言すると、位相差画素９ａには、隣接する複数の位相差画素９ａそれぞれが有する光電変換部１３からなる光電変換部群９０毎に形成された共有型のマイクロレンズ４０（「４０ａ」とも記す）が設けられている、と言える。図３Ａでは、光電変換部群９０が２×１の隣接する２つの光電変換部１３で構成されている場合を例示している。通常画素９ｂは、画像の画素信号を生成する画素である。通常画素９ｂでは、通常画素９ｂ毎にマイクロレンズ４０が形成されている。換言すると、通常画素９ｂには、各通常画素９ｂが有する光電変換部１３毎に形成された個別のマイクロレンズ４０（「４０ｂ」とも記す）が設けられている、と言える。
　垂直駆動回路４は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路４は、画素領域３の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部１３において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
　水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出力して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
　制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
［１－２　画素の回路構成］
　次に、図１に示した画素９の回路構成について説明する。図２は、画素９の回路構成を示す図である。図２に示すように、画素９は、光電変換部１３と、４つの画素トランジスタ（転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６、選択トランジスタ１７）とを有している。なお、図２では、複数の画素９（光電変換部１３）で画素トランジスタを共有している場合を例示している。転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１７としては、例えば、ＮチャネルのＭＯＳトランジスタを採用できる。また、画素９には、画素駆動配線１０として、例えば、転送線１８、リセット線１９及び選択線２０の３本の駆動配線が同一行の各画素９に対して共通に設けられている。転送線１８、リセット線１９及び選択線２０それぞれの一端は、垂直駆動回路４の各行に対応した出力端に行単位で接続されている。
　光電変換部１３は、アノード電極がグランドに接続されカソード電極が転送トランジスタ１４を介して増幅トランジスタ１６のゲート電極に接続されている。そして、光電変換部１３は、入射光の光量に応じた信号電荷を生成する。増幅トランジスタ１６のゲート電極と繋がったノードをＦＤ部（フローティングディフュージョン部）２１と呼ぶ。
　転送トランジスタ１４は、光電変換部１３のカソード電極とＦＤ部２１との間に接続されている。転送トランジスタ１４のゲート電極には、高レベル（例えば、Ｖdd）がアクティブ（以下、「Ｈｉｇｈアクティブ」とも呼ぶ）の転送パルスφTRFが転送線１８を介して与えられる。転送パルスφTRFが与えられることにより、転送トランジスタ１４は、オン状態となって、光電変換部１３で生成された信号電荷をＦＤ部２１に転送する。
　リセットトランジスタ１５は、ドレイン電極が画素電源Ｖddに接続され、ソース電極がＦＤ部２１に接続されている。リセットトランジスタ１５のゲート電極には、転送トランジスタ１４による光電変換部１３からＦＤ部２１への信号電荷の転送に先立って、ＨｉｇｈアクティブのリセットパルスφRSTがリセット線１９を介して与えられる。リセットパルスφRSTが与えられることにより、リセットトランジスタ１５は、オン状態となって、ＦＤ部２１に蓄積している電荷を画素電源Ｖddに捨て、ＦＤ部２１をリセットする。
　増幅トランジスタ１６は、ゲート電極がＦＤ部２１に接続され、ドレイン電極が画素電源Ｖddに接続されている。そして、増幅トランジスタ１６は、リセットトランジスタ１５がリセットした後のＦＤ部２１の電位をリセット信号（リセットレベル）Ｖresetとして出力する。また、増幅トランジスタ１６は、転送トランジスタ１４が信号電荷を転送した後のＦＤ部２１の電位を光蓄積信号（信号レベル）Ｖsigとして出力する。
　選択トランジスタ１７は、ドレイン電極が増幅トランジスタ１６のソース電極に接続され、ソース電極が垂直信号線１１に接続されている。選択トランジスタ１７のゲート電極には、Ｈｉｇｈアクティブの選択パルスφSELが選択線２０を介して与えられる。選択パルスφSELが与えられることにより、選択トランジスタ１７は、オン状態となって、画素９を選択状態とし、増幅トランジスタ１６が出力した信号を垂直信号線１１に中継する。
［１－３　要部の構成］
　次に、図１の固体撮像装置１の詳細構造について説明する。図３Ａは、図１のＡ－Ａ線で破断した場合の、固体撮像装置１の断面構成を示す図である。図３Ｂは、図３Ａをマイクロレンズ層２９側から見た場合の、固体撮像装置１の平面構成を示す図である。また図３Ｃは、図３ＡのＢ－Ｂ線で破断した場合の固体撮像装置１の断面構成を示す図である。
　図３Ａに示すように、固体撮像装置１は、イメージセンサ基板２２と、イメージセンサ基板２２と接合され、図１に示した垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７及び制御回路８を有するロジック回路基板２３とを備えている。
　イメージセンサ基板２２は、基板２、ピニング膜２４、絶縁膜２５及び遮光膜２６がこの順に積層されてなる受光層２７が配置されている。また、受光層２７の遮光膜２６側の面（以下、「裏面Ｓ１」とも呼ぶ）には、カラーフィルタ層２８及びマイクロレンズ層２９がこの順に積層されてなる集光層３０が配置されている。さらに、受光層２７の基板２側の面（以下、「表面Ｓ２」とも呼ぶ）には、配線層３１が配置されている。
　基板２は、例えば、シリコン（Si）からなる半導体基板によって構成され、画素領域３を形成している。画素領域３には、光電変換部１３と、転送トランジスタ１４、リセットトランジスタ１５、増幅トランジスタ１６及び選択トランジスタ１７の４つの画素トランジスタとを有する画素９が複数個、二次元アレイ状に配置されている。光電変換部１３は、基板２の表面Ｓ２側に形成されたｐ型半導体領域と、裏面Ｓ３側（受光面側）に形成されたｎ型半導体領域とを含んで構成され、ｐｎ接合によってフォトダイオードを構成している。これにより光電変換部１３のそれぞれは、光電変換部１３への入射光の光量に応じた信号電荷を生成し、生成した信号電荷をｎ型半導体領域（電荷蓄積領域）に蓄積する。
　また、転送トランジスタ１４は、ＦＤ部２１と、転送ゲート電極３２とを有している。ＦＤ部２１は、基板２の裏面Ｓ３と垂直な断面における側面視で、基板２内の第２の画素分離部３４ｂのトレンチ部３６の底面と配線層３１との間（図３Ａ参照）、且つ裏面Ｓ３と平行な断面における平面視で、画素分離部３４が交差する位置（図８Ｂ参照）に形成されている。また、転送ゲート電極３２は、側面視で、配線層３１内の配線と光電変換部１３（基板２）との間（図３Ａ参照）、且つ平面視で、光電変換部１３と重なる位置（図８Ｂ参照）に形成されている。また同様に、側面視で、基板２内の第１の画素分離部３４ａのトレンチ部３６の底面と配線層３１との間（図３Ａ参照）、且つ、平面視で、画素分離部３４が交差する位置（図８Ｂ参照）には、第１の画素分離部３４ａのトレンチ部３６の内部に埋め込まれた充填材３７と電気的に接続される接地電極３３が形成されている。
　また、隣接する光電変換部１３の間には、画素分離部３４が形成されている。画素分離部３４は、マイクロレンズ層２９側から見た場合に、光電変換部１３それぞれの周囲を囲むように、格子状に形成されている。画素分離部３４には、光電変換部群９０内の光電変換部１３のうちの、少なくとも一部の光電変換部１３の間に配置された第１の画素分離部３４ａ、及び第１の画素分離部３４ａが配置されていない光電変換部１３の間に配置された第２の画素分離部３４ｂが含まれている。図３Ａ及び図３Ｃでは、第１の画素分離部３４ａが、光電変換部群９０内の光電変換部１３のうちの、隣接する光電変換部１３の間それぞれに配置され、また、第２の画素分離部３４ｂが、隣接する通常画素９ｂが有する光電変換部１３の間、並びに通常画素９ｂが有する光電変換部１３とその光電変換部１３に隣接する光電変換部群９０内の光電変換部１３との間に配置された場合を例示している。
　また、図３Ａに示すように、第１の画素分離部３４ａの裏面Ｓ３側の端部３５ａは、基板２の裏面Ｓ３よりも表面Ｓ２側（受光面の反対面側）に位置している。また、第２の画素分離部３４ｂの裏面Ｓ３側の端部３５ｂは、第１の画素分離部３４ａの裏面Ｓ３側の端部３５ａよりも基板２の裏面Ｓ３側に位置している。図３Ａでは、第２の画素分離部３４ｂの端部３５ｂが基板２の裏面Ｓ３と同一面内に位置している場合を例示している。
　第１の画素分離部３４ａ及び第２の画素分離部３４ｂは、トレンチ部３６を有している。トレンチ部３６は、内側面が画素分離部３４の外形を形成するように、格子状に形成されている。第１の画素分離部３４ａのトレンチ部３６（以下、「第１のトレンチ部３６ａ」とも呼ぶ）は、基板２の裏面Ｓ３と垂直な断面における、溝幅Ｗが一定の溝部で構成されている。第１のトレンチ部３６ａは、基板２の表面Ｓ２（受光面の反対面）に開口部を有し、裏面Ｓ３側に底面を有し、基板２の裏面Ｓ３と垂直な方向に伸長されている。
　また、第２の画素分離部３４ｂのトレンチ部３６（以下、「第２のトレンチ部３６ｂ」とも呼ぶ）は、基板２の裏面Ｓ３と垂直な断面における、溝幅Ｗ1、Ｗ2の異なる２段の溝部（以下、「第１の溝部３６ｃ」「第２の溝部３６ｄ」とも呼ぶ）で構成されている。第１の溝部３６ｃは、基板２の裏面Ｓ３に開口部を有し、基板２の裏面Ｓ３と垂直な方向に伸長されている溝部である。また、第２の溝部３６ｄは、第１の溝部３６ｃの底面と基板２の表面Ｓ２とに開口部を有し、基板２の裏面Ｓ３と垂直な方向に伸長されている溝部である。これにより、第２のトレンチ部３６ｂは、基板２の裏面Ｓ３及び表面Ｓ２に開口部を有し、基板２の裏面Ｓ３と垂直な方向に伸長され基板２を貫通している。図３Ａでは、第１の溝部３６ｃの幅Ｗ1を第２の溝部３６ｄの幅Ｗ2よりも広くした場合を例示している。Ｗ1＞Ｗ2により、Ｗ1＜Ｗ2とする場合に比べ、光電変換部１３の体積を拡大できる。
　また、第２の溝部３６ｄの幅Ｗ2は、第１のトレンチ部３６ａの幅Ｗと同一となっている。また、基板２の裏面Ｓ３と垂直な断面における、第２の溝部３６ｄの深さＤ2は、第１のトレンチ部３６ａの深さＤと同一となっている。即ち、第２の溝部３６ｄの横断面形状と、第１のトレンチ部３６ａの横断面形状とは、同一の矩形状に形成されている。また、第２の溝部３６ｄの深さＤ1は、第２の溝部３６ｄの深さＤ2よりも浅くなっている。
　また、第１のトレンチ部３６ａの内部には、充填材３７が埋め込まれている。充填材３７としては、例えば、ウェットエッチング技術で除去可能な材料を採用できる。例えば、ポリシリコン(poly-Si)、シリコン酸化物（SiO2）、シリコン窒化物（Si3N4）が挙げられる。なお、バルクシリコン（第１のトレンチ部３６ａの内側面）とポリシリコン（充填材３７）との間には、酸化膜５４を形成してもよい。例えば、充填材３７としてポリシリコンを採用する場合、酸化膜５４により、バルクシリコン（第１のトレンチ部３６ａの内側面）との選択比を確保できる。酸化膜５４は、図３Ｄに示すように、省略してもよい。
　また、第２のトレンチ部３６ｂ（第１の溝部３６ｃ、第２の溝部３６ｄ）の内側面には、ピニング膜２４が被覆されている。これにより、第２の画素分離部３４ｂの側面の界面順位を抑制できる。また、第２のトレンチ部３６ｂの内部には、絶縁膜２５が埋め込まれている。これにより、第２のトレンチ部３６ｂに隣接する画素９に入射した光を第２のトレンチ部３６ｂと基板２との界面で反射でき、通常画素９ｂにおける光学混色を抑制できる。さらに、第２のトレンチ部３６ｂの内部であって、基板２の表面Ｓ２側の部分には、第２の画素分離部３４ｂの形成工程でエッチングストッパーとして機能するストッパー膜５５が形成されている。ストッパー膜５５の材料としては、例えば、充填材３７がポリシリコンである場合には、シリコン酸化物(SiO2)、シリコン窒化物(SiN)を採用できる。
　また、光電変換部１３と画素分離部３４（３４ａ、３４ｂ）との間には、光電変換部１３を取り囲むように、光電変換部１３の電荷蓄積領域（ｎ型半導体領域）とは逆導電型（ｐ型）の半導体領域３８を有している。逆導電型（ｐ型）の半導体領域３８を構成するｐ型の不純物としては、例えば、ボロン（B）を採用できる。これにより、光電変換部１３と画素分離部３４（３４ａ、３４ｂ）との界面において、ピニングを強化すること（高ホール濃度状態とすること）ができ、暗電流の発生を抑制できる。
　ピニング膜２４は、基板２の裏面Ｓ３側全体と、第２のトレンチ部３６ｂ（第１の溝部３６ｃ、第２の溝部３６ｄ）の内側面とを連続的に被覆している。ピニング膜２４の材料としては、例えば、基板２上に堆積することで、固定電荷を発生させてピニングを強化させることが可能な負の電荷を有する高屈折率材料膜又は高誘電体膜を採用することができる。例えば、ハフニウム（Hf）、アルミニウム（Al）、ジルコニウム（Zr）、タンタル（Ta）及びチタン（Ti）の少なくとも１つの元素を含む酸化物又は窒化物が挙げられる。
　絶縁膜２５は、第２のトレンチ部３６ｂ内に埋め込まれるとともに、ピニング膜２４の裏面Ｓ４側全体を連続的に被覆している。絶縁膜２５の材料としては、例えば、基板２（Si）とは異なる屈折率を有する酸化膜を採用できる。酸化膜としては、例えば、シリコン酸化物（SiO2）、シリコン窒化物（Si3N4）、シリコン酸窒化物（SiON）が挙げられる。
　遮光膜２６は、絶縁膜２５の裏面Ｓ５側の一部に、光電変換部１３それぞれの受光面を開口するように、格子状に形成されている。即ち、遮光膜２６は、マイクロレンズ層２９側から見た場合に、格子状に形成された画素分離部３４と重なる位置に形成されている。ただし、画素分離部３４のうちの第１の画素分離部３４ａと重なる位置では、遮光膜２６の形成は省略される。遮光膜２６の材料としては、例えば、光を遮ることが可能な材料を採用できる。例えば、アルミニウム（Al）、タングステン（W）、銅（Cu）及びチタニウム(Ti)の少なくとも１つの元素を含む金属、合金、酸化物又は窒化物が挙げられる。
　カラーフィルタ層２８は、絶縁膜２５の裏面Ｓ５側に形成され、光電変換部１３や光電変換部群９０に対応して配置されたカラーフィルタ３９を複数有している。即ち、通常画素９ｂでは、１つの光電変換部１３に対して１つのカラーフィルタ３９が形成されている。また位相差画素９ａでは、１つの光電変換部群９０に対して１つのカラーフィルタ３９が形成されている。複数のカラーフィルタ３９には、マイクロレンズ４０が集光した光に含まれる所定波長の光を透過させる複数種類のカラーフィルタが含まれている。例えば、赤色光を透過させるＲフィルタ、緑色光を透過させるＧフィルタ、青色光を透過させるＢフィルタが挙げられる。これにより、複数のカラーフィルタ３９それぞれは、所定波長の光を透過し、透過した光を、対応する光電変換部１３や光電変換部群９０に入射させる。
　カラーフィルタ３９の配列パターンとしては、例えば、Ｑｕａｄ－Ｂａｙｅｒ配列の青色光を透過する４つのカラーフィルタのうち、緑色光を透過するカラーフィルタ及び赤色光を透過するカラーフィルタと隣接するカラーフィルタを、緑色光を透過するカラーフィルタに置換した配列を採用できる。図３Ｂでは、置換された緑色光を透過する２画素分のカラーフィルタを、位相差画素９ａのカラーフィルタ３９とする場合を例示している。
　また、カラーフィルタ３９としては、例えば、低屈折層と高屈折率層とが交互に積層された多層膜を含むフィルタ、カラーフィルタ３９が透過させる光の波長よりも小さい複数のナノ構造体を含むフィルタ、着色剤が分散された樹脂材料からなる着色樹脂膜を含むフィルタの単体又はこれらの組み合わせが挙げられる。多層膜を含むフィルタとしては、例えば、多層膜干渉を利用した構造色フィルタ（言い換えると、フォトニック液晶型のフィルタ。誘電体多層膜を含むフィルタ。）が挙げられる。また、複数のナノ構造体を含むフィルタとしては、例えば、導波モード共鳴又は表面プラズモン共鳴を利用した構造色フィルタ（言い換えると、メタマテリアル型のフィルタ）が挙げられる。また、着色樹脂膜を含むフィルタとしては、例えば、カラーレジストからなるフィルタが挙げられる。
　マイクロレンズ層２９は、カラーフィルタ層２８の裏面Ｓ６側に形成され、光電変換部１３や光電変換部群９０に対応して配置されたマイクロレンズ４０を複数有している。即ち、通常画素９ｂでは、１つの光電変換部１３に対して１つのマイクロレンズ４０（個別型のマイクロレンズ４０ｂ）が形成されている。また、位相差画素９ａでは、１つの光電変換部群９０に対して１つのマイクロレンズ４０（共有型のマイクロレンズ４０ａ）が形成されている。換言すると、マイクロレンズ４０には、各通常画素９ｂが有する光電変換部１３毎に形成された個別型のマイクロレンズ４０ｂと、隣接する複数の位相差画素９ａそれぞれが有する光電変換部１３からなる光電変換部群９０毎に形成された共有型のマイクロレンズ４０ａとが含まれている。これにより、複数のマイクロレンズ４０それぞれは、被写体からの像光（入射光）を集光し、集光した入射光を、対応するカラーフィルタ３９を介して、対応する光電変換部１３内又は光電変換部群９０内に効率よく入射させる。
　配線層３１は、基板２の表面Ｓ２側に形成されており、層間絶縁膜４１と、層間絶縁膜４１を介して複数層に積層された配線（不図示）とを含んで構成されている。そして、配線層３１は、複数層の配線を介して、各画素９を構成する画素トランジスタを駆動する。
　以上の構成を有する固体撮像装置１では、基板２の裏面Ｓ３側から光が照射され、照射された光がマイクロレンズ４０及びカラーフィルタ３９を透過し、透過した光が光電変換部１３で光電変換されて信号電荷が生成される。そして、生成された信号電荷が、基板２の表面Ｓ２側に形成された画素トランジスタを介して、配線層３１の配線で形成された図１の垂直信号線１１によって画素信号として出力される。また、位相差画素９ａの光電変換部１３から出力される画素信号を基に位相差情報を算出し、フォーカスの制御を行う。
　ここで、例えば、図４に示すように、第１の画素分離部３４ａ及び第２の画素分離部３４ｂとして、基板２の裏面Ｓ３側（受光面側）から表面Ｓ２側（反対側の面側）まで貫通したトレンチ部３６を有する分離構造（画素分離部３４）を用いた場合、位相差画素９ａにおいて、入射光が画素分離部３４のマイクロレンズ４０側の面に当たると、画素分離部３４で散乱し、位相差画素９ａの感度比（左右画素の感度差情報）が低下する可能性がある。また例えば、位相差画素９ａにおいて、光が斜め方向から入射し、入射光が画素分離部３４の側面に当たると、画素分離部３４で反射され、入射光が進んでいた方向とは異なる方向の光電変換部１３へ導波され、位相差画素９ａの感度比が低下する可能性がある。
　また、例えば、図５に示すように、位相差画素９ａの間のトレンチ部３６を省略し、位相差画素９ａの間に不純物をドープすることで位相差画素９ａの間を分離する分離構造を用いる場合、通常画素９ｂと位相差画素９ａとで分離構造が異なることにより、光電変換部１３のポテンシャル設計を通常画素９ｂと位相差画素９ａとで別々に行い別々に形成する必要がある。それゆえ、設計面や製造面において、実現が困難となる可能性がある。
　これに対し、第１の実施形態では、図３Ａに示すように、画素分離部３４が、光電変換部群９０内の光電変換部１３のうちの、少なくとも一部の光電変換部１３の間（図３Ａでは全ての光電変換部１３の間）に配置された第１の画素分離部３４ａと、第１の画素分離部３４ａが配置されていない光電変換部１３の間に配置された第２の画素分離部３４ｂとを有する構成とした。そして、第１の画素分離部３４ａの裏面Ｓ３側（受光面側）の端部３５ａが、裏面Ｓ３（受光面）よりも表面Ｓ２側（受光面の反対面側）に位置するとともに、第２の画素分離部３４ｂの裏面Ｓ３側（受光面側）の端部３５ｂが、第１の画素分離部３４ａの裏面Ｓ３側の端部３５ａよりも裏面Ｓ３側に位置している構成とした。
　このように、通常画素９ｂの周囲には、基板２の裏面Ｓ３側（受光面側）までトレンチ部３６（第２のトレンチ部３６ｂ）が形成されているため、第２のトレンチ部３６ｂに隣接する画素９に入射した光を第２のトレンチ部３６ｂと基板２との界面で反射でき、通常画素９ｂにおける光学混色を抑制できる。また、位相差画素９ａの周囲には、基板２の裏面Ｓ３側（受光面側）にトレンチ部３６（第１のトレンチ部３６ａ）が形成されていないため、位相差画素９ａに入射した光が、位相差画素９ａの間の第１のトレンチ部３６ａで散乱されたり導波されることを抑制でき、位相差画素９ａにおける感度比を向上できる。したがって、通常画素９ｂの光学混色を抑制しつつ、位相差画素９ａの感度比を向上できる。また、通常画素９の間の分離構造として、トレンチ部３６を有する画素分離部３４（３４ａ）を用いるようにしたため、Ｑsやシェーディング等の基本特性を維持できる。
　また、設計面では、通常画素９ｂと位相差画素９ａとは、構造が同一であるため、個別設計の必要がなく、従来と変わらない設計工数で設計が可能である。また、製造面では、通常画素９ｂと位相差画素９ａとで作り分けが必要ないため、製造バラツキに対してロバストであり、なおかつ工程数をさほど増やすことなく、本構造を実現することができる。
［１－４　固体撮像装置の製造方法］
　次に、固体撮像装置１の製造方法について説明する。
　まず、図６Ａ及び図６Ｂに示すように、基板２内に光電変換部１３のｎ型半導体領域を形成した後、基板２の表面Ｓ２側から、第２のトレンチ部３６ｂの第２の溝部３６ｄ、及び第１のトレンチ部３６ａを形成する。ｎ型の半導体領域の形成方法としては、例えば、基板２による調整、イオンインプランテーション、側壁拡散、Doped-Epi(Epitaxial)基板が挙げられる。また、第２の溝部３６ｄ及び第１のトレンチ部３６ａの形成方法としては、空隙による分離が形成されていれば、ＤＴＩ(Deep Trench Isolation)、ＳＴＩ(Shallow Trench Isolation)等の如何なる方法も採用できる。例えば、第２の溝部３６ｄ及び第１のトレンチ部３６ａを形成する位置に開口部を有するマスクを用いて、異方性のドライエッチングを行う方法が挙げられる。第２の溝部３６ｄの深さ及び第１のトレンチ部３６ａの深さは、基板２の裏面Ｓ３の研磨加工時に貫通しない程度の深さとする。
　続いて、第２の溝部３６ｄの内壁面、及び第１のトレンチ部３６ａの内側面のそれぞれに酸化膜５４を形成する。続いて、第２の溝部３６ｄの内部、及び第１のトレンチ部３６ａの内部のそれぞれに充填材３７を埋め込み、基板２の表面Ｓ２に平坦性を確保する。これにより、第１のトレンチ部３６ａを有し、内部に充填材３７が埋め込まれた第１の画素分離部３４ａが形成される。なお、分離構造（第２の溝部３６ｄ、第１のトレンチ部３６ａ）の加工工程は、ｎ型半導体領域の形成工程前に行ってもよい。続いて、第２の溝部３６ｄの内部であって、基板２の表面Ｓ２側の部分に、ストッパー膜５５を形成する。
　続いて、図７に示すように、基板２に対して、隣接する光電変換部１３の間に、ｐｎ接合及びピニングのために、光電変換部１３の電荷蓄積領域とは逆導電型（ｐ型）の半導体領域３８を形成する。ｐ型の半導体領域３８の形成方法としては、例えば、基板２による調整、イオンインプランテーション、及び側壁拡散の単体又は組み合わせを採用できる。また、例えば、Doped-Epi基板を用いてもよい。続いて、図８Ａ及び図８Ｂに示すように、基板２の表面Ｓ２側にＦＤ部２１、転送ゲート電極３２及び接地電極３３を形成する。
　続いて、図９に示すように、転送トランジスタや電荷読み出し用の配線を有する配線層３１を形成し、配線層３１とロジック回路基板２３とを接合する。続いて、裏面Ｓ３側から基板２に研磨加工を行い、所望の厚みとなるように、基板２を薄肉化する。配線層３１とロジック回路基板２３との接合方法としては、例えば、Ｃｕパッド同士を接合するＣｕＣｕ接合、ＴＳＶ(Through-Silicon Via)技術による貫通端子を採用できる。
　続いて、図１０Ａ及び図１０Ｂに示すように、リソグラフィ技術及びドライエッチング技術によって、基板２の裏面Ｓ３にハードマスク材料膜４２及びＢＡＲＣ膜４３でハードマスクを形成し、図１１に示すように、第１の溝部３６ｃの形成を行う。第１の溝部３６ｃのドライエッチングは、基板２の裏面Ｓ３と平行な断面における平面視において、第２の溝部３６ｄと重なる位置に、基板２の裏面Ｓ３と垂直な断面における側面視において、第２の溝部３６ｄに接続される深さまで行われる。これにより、第２のトレンチ部３６ｂを形成する。続いて、ウェットエッチング技術によって、第２の溝部３６ｄ内から充填材３７及び酸化膜５４を除去する。充填材３７及び酸化膜５４の除去は、ストッパー膜５５をエッチングストッパーとして機能させることで、ストッパー膜５５が位置する深さまで行われる。続いて、図１２に示すように、基板２の裏面Ｓ３、第１の溝部３６ｃの内側面、及び第２の溝部３６ｄの内側面に、ピニング膜２４及び絶縁膜２５をこの順に形成する。これにより、第１の溝部３６ｃ及び第２の溝部３６ｄを有し、内側面がピニング膜２４で被覆され、さらに、内部に絶縁膜２５（つまり、基板２(Si)とは異なる屈折率を有する酸化物。例えば、高屈折材）が埋め込まれた第２の画素分離部３４ｂが形成される。
　続いて、図３Ａ及び図３Ｂに示すように、絶縁膜２５の裏面Ｓ５に、遮光膜２６、カラーフィルタ層２８及びマイクロレンズ層２９をこの順に形成する。これにより、第１の実施形態に係る、位相差画素９ａ及び通常画素９ｂを有する固体撮像装置１が製造される。
［１－４　変形例］
（１）なお、第１の実施形態では、第２のトレンチ部３６ｂにおいて、第１の溝部３６ｃの幅Ｗ1を第２の溝部３６ｄの幅Ｗ2よりも広くした例を示したが、他の構成を採用することもできる。例えば図１３に示すように、基板２の裏面Ｓ３と垂直な断面における、第１の溝部３６ｃの幅Ｗ1を第２の溝部３６ｄの幅Ｗ2よりも狭くした構成としてもよい。
（２）また、第１の実施形態では、第１の溝部３６ｃの底面に第２の溝部３６ｄが開口部を有する例を示したが、他の構成を採用することもできる。例えば、図１４に示すように、第１の溝部３６ｃと第２の溝部３６ｄとが基板２の裏面Ｓ３と垂直な方向に離間されている構成としてもよい。なお、第１の溝部３６ｃと第２の溝部３６ｄとの離間距離は、特に制約はない。また、第１の溝部３６ｃの内部の埋め込み材料と第２の溝部３６ｄの内部の埋め込み材料とは、同じであってもよいし異なっていてもよい。図１４では、第２の溝部３６ｄの内部の埋め込み材料として、第１のトレンチ部３６ａと同じ充填材３７を用いた場合を例示している。また、図１４では、第２の溝部３６ｄの内側面と充填材３７との間には、第１のトレンチ部３６ａと同じ酸化膜５４が形成されている。第１の溝部３６ｃと第２の溝部３６ｄとが離間した構成とすることにより、それらが接続された構成とする場合に比べ、第１の溝部３６ｃの深さＤ1及び第２の溝部３６ｄの深さＤ2の精度が低くて済み、比較的容易に製造することができる。
（３）また、第１の実施形態では、基板２の裏面Ｓ３と垂直な方向における、第１の溝部３６ｃの深さＤ1を第２の溝部３６ｄの深さＤ2よりも浅くした例を示したが、他の構成を採用することもできる。例えば、図１５に示すように、第１の溝部３６ｃの深さＤ1を図３Ａに示した第１の溝部３６ｃの深さＤ1よりも深くしてもよいし、図１６に示すように、第１の溝部３６ｃの深さＤ1を図３Ａに示した第１の溝部３６ｃの深さＤ1よりも浅くしてもよい。ここで、位相差画素９ａとして、緑色画素（緑色光を透過させるカラーフィルタ３９が設けられている画素）を用いる場合には、第１の溝部３６ｃの深さＤ1は１μｍ以上が好ましい。ここで、第１の溝部３６ｃの深さＤ1は、基板２の裏面Ｓ３と、第１の画素分離部３４ａの裏面Ｓ３側の端部３５ａとの間の距離と同一である。それゆえ、基板２の裏面Ｓ３と端部３５ａとの間の距離が１μｍ以上となるため、カラーフィルタ３９を透過した光が、端部３５ａの深さに到達するまでに吸収され、第１の画素分離部３４ａに当たることを防止できる。また、青色画素（青色光を透過させるカラーフィルタ３９が設けられている画素）等の短波長の光が入射させる画素を用いる場合には、第１の溝部３６ｃの深さＤ1は１μｍよりも短くすることが好ましい。また、赤色画素（青色光を透過させるカラーフィルタ３９が設けられている画素）等の長波長の光が入射させる画素を用いる場合には、第１の溝部３６ｃの深さＤ1は１μｍよりも長くすることが好ましい。
（４）また、逆導電型の半導体領域３８のサイズや形成方法についても、図３Ａ等に示したものに限定されない。例えば、図１７に示すように、逆導電型の半導体領域３８の裏面Ｓ３側の端部４４の位置を基板２の裏面Ｓ３よりも表面Ｓ２側としてもよい。この場合、固体撮像装置１の製造工程において、第２の溝部３６ｄ及び第１のトレンチ部３６ａの内側面にｐ型の不純物を含む膜を形成した後、膜内のｐ型の不純物を熱で拡散させ、側壁拡散を行うことで、逆導電型の半導体領域３８が形成される。ただし、より良好な感度比を得るためには、第１の画素分離部３４ａの端部３５ａよりも基板２の裏面Ｓ３側の位置に逆導電型の半導体領域３８を形成した構成とする。より好ましくは、図３Ａに示すように、基板２の裏面Ｓ３に接する位置まで逆導電型の半導体領域３８を形成した構成とする。
　また、例えば、図１８に示すように、トレンチ部３６の充填材３７に負バイアスを印加してピニングを確保する負バイアス印加動作を行わせる場合には、逆導電型の半導体領域３８を省略してもよい。なお、図１８は、図１４に示した変形例に係る固体撮像装置１から、逆導電型の半導体領域３８を省略した場合を例示している。また、負バイアスの給電方法としては、例えば、ＣｕＣｕ接合を通じて給電する方法、基板２の裏面Ｓ３の遮光膜２６（遮光メタルのグリッド）とＴＳＶとを通じて給電する方法が挙げられる。また、例えば、光電変換部１３と画素分離部３４との間の逆導電型の半導体領域３８とは別に、光電変換部１３の基板２の裏面Ｓ３側にも逆導電型の半導体領域を形成してもよい。
（５）また、第１の実施形態では、第２のトレンチ部３６ｂの内部に絶縁膜２５を埋め込む例を示したが、他の構成を採用することもできる。例えば、図１９及び図２０に示すように、第２のトレンチ部３６ｂの内部に導電材４５を埋め込んで、上述した負バイアス印加動作を行う構造の画素９に適用してもよい。図１９では、第２の画素分離部３４ｂの側面に反転ホール層が形成されるように、第２のトレンチ部３６ｂの内部の導電材４５に図２０に示した電圧ｖinvが印加される場合を例示している。また、図１９では、ピニング膜２４は、基板２の裏面Ｓ３にのみ被覆されている。導電材４５としては、例えば、ポリシリコン(poly-Si)、タングステン(W)、透明電極を採用できる。
　また、例えば、図２１に示すように、第２のトレンチ部３６ｂにおいて、第１の溝部３６ｃの内側面及び底面をピニング膜２４で被覆し、内部に絶縁膜２５又は空隙が埋め込まれた構成とし、第２の溝部３６ｄの内部に導電材４５が埋め込まれた構成としてもよい。図２１では、第１の溝部３６ｃの内部に絶縁膜２５が埋め込まれた場合を例示している。また、図２１では、第２の溝部３６ｄの内側面と導電材４５との間には、第１のトレンチ部３６ａと同じ酸化膜５４が形成されている。第１の溝部３６ｃ内にピニング膜２４及び絶縁膜２５（又は空隙）を配置したことにより、タングステン(W)等を配置する場合と異なり、光が吸収されずに済み、光利用効率を向上できる。
　また、例えば、図２２Ａに示すように、第２のトレンチ部３６ｂの内部を空隙４６としてもよい。この場合、固体撮像装置１の製造工程において、図１１に示すように、第１の溝部３６ｃを形成するとともに、第２の溝部３６ｄ内から充填材３７等を除去した後、図２２Ａに示すように、第１の溝部３６ｃの内側面及び第２の溝部３６ｄの内側面に、ピニング膜２４のみを形成する。絶縁膜２５は、第１の溝部３６ｃの内部に空隙４６を残して第１の溝部３６ｃの開口部が閉塞されるように、基板２の裏面Ｓ３と平行な平面状とする。これにより、第２のトレンチ部３６ｂ内（空気）と基板２との屈折率差を増大できる。
　また、例えば、図２２Ｂに示すように、第２のトレンチ部３６ｂの内部に充填材３７が埋め込まれた構成としてもよい。この場合、固体撮像装置１の製造工程において、第１の溝部３６ｃの形成や、第２の溝部３６ｄ内からの充填材３７等の除去を行わない。
（６）また、第１の実施形態では、第２のトレンチ部３６ｂを、溝幅Ｗ1、Ｗ2の異なる２段の溝部（第１の溝部３６ｃ、第２の溝部３６ｄ）で構成する例を示したが、他の構成を採用することもできる。例えば、図２３に示すように、第２のトレンチ部３６ｂを、溝幅Ｗ3が一定の溝部としてもよい。その際、第１のトレンチ部３６ａの溝幅Ｗは、第２のトレンチ部３６ｂの溝幅Ｗ3よりも狭くしてもよい。この場合、固体撮像装置１の製造工程では、第１のトレンチ部３６ａ及び第２のトレンチ部３６ｂの形成に用いるマスクにおいて、第１のトレンチ部３６ａに対応する開口部の幅は、第２のトレンチ部３６ｂに対応する開口部の幅よりも細くなる。これにより、ドライエッチングを行ったときに、マイクロローディング効果により、第２のトレンチ部３６ｂのエッチング速度に比べ、第１のトレンチ部３６ａのエッチング速度が遅くなり、図２４Ａ及び図２４Ｂに示すように、基板２を貫通する第２のトレンチ部３６ｂと、基板２を貫通しない第１のトレンチ部３６ａとを同時に形成することができる。なお、図２３では、第２のトレンチ部３６ｂの内部に絶縁膜２５を埋め込む場合を例示したが、例えば、図１９に示すように、導電材４５を埋め込む構成としてもよいし、図２２に示すように、空隙４６を形成する構成としてもよい。
（７）また、第１の実施形態では、基板２の裏面Ｓ３を平坦面とする例を示したが、他の構成を採用することもできる。例えば、図２５Ａ及び図２５Ｂに示すように、通常画素９ｂにおいて、基板２の裏面Ｓ３側に逆ピラミッド状の凹部４７を複数形成し、モスアイ構造の反射防止部を設けてもよい。また例えば、図２６に示すように、通常画素９ｂにおいて、基板２の裏面Ｓ３側に反射防止膜４８を設ける構成としてもよい。反射防止膜４８としては、例えば、単層膜、多層膜を採用できる。凹部４７や反射防止膜４８により、入射光の反射を防止でき、光利用効率を向上できる。また凹部４７を設ける構成によれば、入射光の屈折量を増大し、第２の画素分離部３４ｂの間で反射させ、光路長を増大できる。
　また、例えば、図２７Ａ及び図２７Ｂに示すように、通常画素９ｂにおいて、基板２の裏面Ｓ３側に、入射光を散乱させる散乱構造４９を形成してもよい。散乱構造４９としては、例えば、基板２の裏面Ｓ３に十字状に開口部を有する溝部と、溝部に被覆されたピニング膜２４と、溝部の内部に埋め込まれた絶縁膜２５とを有する構造を採用できる。
（８）また、例えば、図２８、図２９及び図３０に示すように、カラーフィルタ３９の間にカラーフィルタ分離部５０が配置された構成としてもよい。カラーフィルタ分離部５０としては、例えば、カラーフィルタ３９の材料よりも屈折率の低い低屈折率材料（例えば、低屈樹脂）、金属及び空気の少なくとも何れかを採用できる。これにより、あるカラーフィルタ３９に入射した光が、他のカラーフィルタ３９に出ていくことを防止できる。図２８では、カラーフィルタ３９の間で且つ遮光膜２６上に、低屈折率材料によるカラーフィルタ分離部５０を配置した場合を例示している。また、図２９では、遮光膜２６を省略し、図２８で遮光膜２６が存在していた場所にも、低屈折率材料によるカラーフィルタ分離部５０が形成されている場合を例示している。また例えば、図３０では、図２９に示したカラーフィルタ分離部５０の材料として、空気（空隙）を用いた場合を例示している。
（９）また、第１の実施形態では、図３Ｃに示すように、マイクロレンズ層２９側から見た場合に、画素分離部３４を格子状とする例を示したが、他の構成を採用することもできる。例えば、図３１に示すように、第１の画素分離部３４ａを、マイクロレンズ層２９側から見た場合に、その第１の画素分離部３４ａに隣接する２つの光電変換部１３の集合５１の外周のうちの、その２つの光電変換部１３が並んでいる方向と垂直な方向に位置する２つの辺それぞれから、集合５１の内部に突出している２つの画素分離部３４ｅ、３４ｆからなる構成としてもよい。即ち、マイクロレンズ層２９側から見た場合に、図３Ｃに示した第１の画素分離部３４ａの中央部を省略した構造としてもよい。また、例えば、図３２に示すように、第１の画素分離部３４ａを、マイクロレンズ層２９側から見た場合に、図３Ｃに示した第１の画素分離部３４ａの両端部が省略され、他の画素分離部３４から孤立している画素分離部３４ｇとしてもよい。図３１及び図３２は、図３ＡのＢ－Ｂ線に対応する位置で破断した場合の、固体撮像装置１の断面構成を示す図である。
（１０）また、第１の実施形態では、カラーフィルタ３９の配列パターンを、Ｑｕａｄ－Ｂａｙｅｒ配列の一部のカラーフィルタ３９を置き換えた配列とする例を示したが、他の構成を採用することもできる。例えば、図３３に示すように、同じ光電変換部群９０の光電変換部１３に対して同色のカラーフィルタ３９（例えば、赤色光を透過させるＲフィルタ、緑色光を透過させるＧフィルタ、青色光を透過させるＢフィルタ）が配置されるように、Ｂａｙｅｒ配列の一部のカラーフィルタを置き換えた配列でもよい。また、例えば、図３４、図３５、図３６、図３７、図３８、図３９に示すように、ｍ×ｍ（ｍは２以上の自然数）の同色のカラーフィルタ３９からなるカラーフィルタユニット５２を有し、そのカラーフィルタユニット５２が２×２の行列状に配置されたカラーフィルタユニット群５３が周期的に配置された２ｍ×２ｍ配列を基礎として、その２ｍ×２ｍ配列の一部のカラーフィルタ３９を置き換えた配列でもよい。図３４～図３９では、ｍ＝３の場合を例示しており、図３Ｂでは、ｍ＝２の場合を例示している。図３３～図３９は、図３ＡのＣ－Ｃ線に対応する位置で破断した場合の、固体撮像装置１の断面構成を示す図である。
（１１）また、第１の実施形態では、位相差画素９ａのカラーフィルタ３９として、緑色光を透過させるＧフィルタを用いる例を示したが、他の構成を採用することもできる。例えば、図４０に示すように、青色光を透過させるＢフィルタ、赤色光を透過させるＲフィルタ等、他のＲＧＢ系のカラーフィルタを用いる構成としてもよい。図４０では、Ｂフィルタを用いた場合を例示している。また、例えば、図４１に示すように、カラーフィルタ３９として、シアン色光を透過させるＣフィルタ、マゼンタ色光を透過させるＭフィルタ、イエロー光を透過させるＹフィルタ等の補色系のカラーフィルタを用いる場合には、補色系のカラーフィルタのいずれかを用いる構成としてもよい。図４１では、位相差画素９ａのカラーフィルタ３９として、Ｙフィルタを用いた場合を例示している。また、例えば、図４２に示すように、ＮＤフィルタ、透明カラーフィルタ、グレーフィルタ等のカラーフィルタを用いる構成としてもよい。図４２では、ＮＤフィルタを用いた場合を例示している。また、例えば位相差画素９ａのカラーフィルタ３９を省略した構成としてもよい。
（１２）また、第１の実施形態では、位相差画素９ａにおいて、２×１の２つの光電変換部１３からなる光電変換部群９０に対して１つのマイクロレンズ４０を配置する例を示したが、他の構成を採用することもできる。例えば、図４３、図４４及び図４５に示すように、ｎ×ｎ（ｎは２以上の自然数）のｎ2個の光電変換部１３からなる光電変換部群９０に対して１つのマイクロレンズ４０を配置する構成としてもよい。図４３～図４５では、ｎ＝２の場合を例示している。また、図４３では、光電変換部群９０内の全ての光電変換部１３の間に第１の画素分離部３４ａが配置された場合を例示している。図４３に示した第１の画素分離部３４ａは、マイクロレンズ層２９側から見た場合に、十字状に配置されている。また図４４及び図４５では、光電変換部群９０内の光電変換部１３の間の４つの領域うちの、２つの領域に第１の画素分離部３４ａが配置され、残りの光電変換部１３の間の領域に第２の画素分離部３４ｂが配置された場合を例示している。図４４に示した第１の画素分離部３４ａは、列方向（図４４の上下方向）にのみ配置されている。また図４５に示した第１の画素分離部３４ａは、行方向（図４５の左右方向）にのみ配置されている。
（１３）また、本技術は、上述したイメージセンサとしての固体撮像装置の他、ＴｏＦ（Time of Flight）センサとも呼ばれる距離を測定する測距センサ等も含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの受光画素構造として、上述した画素９の構造を採用することができる。
〈２．第２の実施形態：電子機器への応用例〉
　本開示に係る技術（本技術）は、各種の電子機器に適用されてもよい。
　図４６は、本開示を適用した電子機器としての撮像装置（ビデオカメラ、デジタルスチルカメラ等）の概略的な構成の一例を示す図である。
　図４６に示すように、撮像装置１０００は、レンズ群１００１と、固体撮像装置１００２（第１の実施形態に係る固体撮像装置１）と、ＤＳＰ(Digital Signal Processor)回路１００３と、フレームメモリ１００４と、モニタ１００５と、メモリ１００６とを備えている。ＤＳＰ回路１００３、フレームメモリ１００４、モニタ１００５及びメモリ１００６は、バスライン１００７を介して相互に接続されている。
　レンズ群１００１は、被写体からの入射光（像光）を固体撮像装置１００２に導き、固体撮像装置１００２の受光面（画素領域）に結像させる。
　固体撮像装置１００２は、上述した第１の実施の形態のＣＭＯＳイメージセンサからなる。固体撮像装置１００２は、レンズ群１００１によって受光面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００３に供給する。
　ＤＳＰ回路１００３は、固体撮像装置１００２から供給される画素信号に対して所定の画像処理を行う。そして、ＤＳＰ回路１００３は、画像処理後の画像信号をフレーム単位でフレームメモリ１００４に供給し、フレームメモリ１００４に一時的に記憶させる。
　モニタ１００５は、例えば、液晶パネルや、有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなる。モニタ１００５は、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号に基づいて、被写体の画像（動画）を表示する。
　メモリ１００６は、ＤＶＤ、フラッシュメモリ等からなる。メモリ１００６は、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号を読み出して記録する。
　なお、固体撮像装置１を適用できる電子機器としては、撮像装置１０００に限られるものではなく、他の電子機器にも適用することができる。
　また、固体撮像装置１００２として、第１の実施形態に係る固体撮像装置１を用いる構成としたが、他の構成を採用することもできる。例えば、第１の実施形態の変形例に係る固体撮像装置１等、本技術を適用した他の光検出装置を用いる構成としてもよい。
　なお、本技術は、以下のような構成も取ることができる。
（１）
　基板と、
　前記基板に二次元状に配置され、光電変換部を有する複数の画素と、
　前記基板の受光面側に配置され、前記光電変換部に入射光を集光するマイクロレンズを複数有するマイクロレンズ層と、
　前記基板の前記光電変換部の間に配置され、トレンチ部を有する画素分離部とを備え、
　複数の前記画素は、通常画素、及び位相差画素を含み、
　複数の前記マイクロレンズは、各前記通常画素が有する前記光電変換部毎に形成された個別型のマイクロレンズ、及び隣接する複数の前記位相差画素それぞれが有する前記光電変換部からなる光電変換部群毎に形成された共有型のマイクロレンズを含み、
　前記画素分離部は、前記光電変換部群内の前記光電変換部のうちの、少なくとも一部の前記光電変換部の間に配置された第１の画素分離部、及び前記第１の画素分離部が配置されていない前記光電変換部の間に配置された第２の画素分離部を含み、前記第１の画素分離部の前記受光面側の端部が、前記基板の受光面よりも該受光面の反対面側に位置するとともに、前記第２の画素分離部の前記受光面側の端部が、前記第１の画素分離部の前記受光面側の端部よりも前記受光面側に位置している
　光検出装置。
（２）
　前記第１の画素分離部は、前記光電変換部群内の前記光電変換部のうちの、隣接する前記光電変換部の間それぞれに配置され、
　前記第２の画素分離部は、隣接する前記通常画素が有する前記光電変換部の間、並びに前記通常画素が有する前記光電変換部と該光電変換部に隣接する前記光電変換部群内の前記光電変換部との間に配置された
　前記（１）に記載の光検出装置。
（３）
　前記第２の画素分離部の前記トレンチ部は、溝幅の異なる２段の溝部で構成されている
　前記（１）又は（２）に記載の光検出装置。
（４）
　前記２段の溝部は、前記基板の受光面に開口部を有し、前記基板の受光面と垂直な方向に伸長されている第１の溝部、及び前記第１の溝部の底面と前記基板の受光面の反対面とに開口部を有し、前記基板の受光面と垂直な方向に伸長されている第２の溝部である
　前記（３）に記載の光検出装置。
（５）
　前記２段の溝部は、前記基板の受光面に開口部を有し、前記基板の受光面と垂直な方向に伸長されている第１の溝部、及び前記第１の溝部から前記基板の受光面と垂直な方向に離間され、前記基板の受光面の反対面に開口部を有し、前記基板の受光面と垂直な方向に伸長されている第２の溝部である
　前記（３）に記載の光検出装置。
（６）
　前記第２の画素分離部の前記トレンチ部は、溝幅が一定の溝部であり、
　前記第１の画素分離部の前記トレンチ部の溝幅は、前記第２の画素分離部の前記トレンチ部よりも溝幅が狭くなっている
　前記（１）又は（２）に記載の光検出装置。
（７）
　前記基板は、前記光電変換部と前記トレンチ部との間に形成され、前記光電変換部の電荷蓄積領域とは逆導電型の半導体領域を有する
前記（１）から（６）の何れかに記載の光検出装置。
（８）
　前記基板と前記マイクロレンズ層との間に配置され、前記マイクロレンズが集光した光が含む所定波長の光を透過させるカラーフィルタを複数有するカラーフィルタ層と、
　前記カラーフィルタの間に配置されたカラーフィルタ分離部とを備え、
　前記カラーフィルタ分離部は、前記カラーフィルタの材料よりも屈折率の低い低屈折率材料、金属、及び空気の少なくとも何れかからなる
　前記（１）から（７）の何れかに記載の光検出装置。
（９）
　前記通常画素は、前記基板の受光面側に逆ピラミッド状の凹部を複数有する
　前記（１）から（８）の何れかに記載の光検出装置。
（１０）
　前記基板と前記マイクロレンズ層との間に配置され、前記マイクロレンズが集光した光が含む所定波長の光を透過させるカラーフィルタを複数有するカラーフィルタ層を備え、
　前記カラーフィルタの配列パターンは、同じ前記光電変換部群の前記光電変換部に対して同色の前記カラーフィルタが配置されるように、Ｂａｙｅｒ配列の一部のカラーフィルタを置き換えた配列、又はｍ×ｍ（ｍは２以上の自然数）の同色のカラーフィルタからなるカラーフィルタユニットを有し、前記カラーフィルタユニットが２×２の行列状に配置されたカラーフィルタユニット群が周期的に配置された２ｍ×２ｍ配列を基礎として、前記２ｍ×２ｍ配列の一部の前記カラーフィルタを置き換えた配列である
　前記（１）から（９）の何れかに記載の光検出装置。
（１１）
　前記光電変換部群は、２×１の２つの前記光電変換部、又はｎ×ｎ（ｎは２以上の自然数）のｎ2個の前記光電変換部で構成されている
　前記（１）から（１０）の何れかに記載の光検出装置。
（１２）
　前記第１の画素分離部は、前記マイクロレンズ層側から見た場合に、該第１の画素分離部に隣接する２つの前記光電変換部の集合の外周のうちの、前記２つの前記光電変換部が並んでいる方向と垂直な方向に位置する２つの辺それぞれから、前記集合の内部に突出している２つの前記画素分離部からなる
　前記（１）から（１１）の何れか１項に記載の光検出装置。
（１３）
　基板、前記基板に二次元状に配置され、光電変換部を有する複数の画素、前記基板の受光面側に配置され、前記光電変換部に入射光を集光するマイクロレンズを複数有するマイクロレンズ層、及び前記基板の前記光電変換部の間に配置され、トレンチ部を有する画素分離部を備え、複数の前記画素は、通常画素、及び位相差画素を含み、複数の前記マイクロレンズは、各前記通常画素が有する前記光電変換部毎に形成された個別型のマイクロレンズ、及び隣接する複数の前記位相差画素それぞれが有する前記光電変換部からなる光電変換部群毎に形成された共有型のマイクロレンズを含み、前記画素分離部は、前記光電変換部群内の前記光電変換部のうちの、少なくとも一部の前記光電変換部の間に配置された第１の画素分離部、及び前記第１の画素分離部が配置されていない前記光電変換部の間に配置された第２の画素分離部を含み、前記第１の画素分離部の前記受光面側の端部が、前記基板の受光面よりも該受光面の反対面側に位置するとともに、前記第２の画素分離部の前記受光面側の端部が、前記第１の画素分離部の前記受光面側の端部よりも前記受光面側に位置している光検出装置を備える
　電子機器。
１…固体撮像装置、２…基板、３…画素領域、４…垂直駆動回路、５…カラム信号処理回路、６…水平駆動回路、７…出力回路、８…制御回路、９…画素、９ａ…位相差画素、９ｂ…通常画素、１０…画素駆動配線、１１…垂直信号線、１２…水平信号線、１３…光電変換部、１４…転送トランジスタ、１５…リセットトランジスタ、１６…増幅トランジスタ、１７…選択トランジスタ、１８…転送線、１９…リセット線、２０…選択線、２１…ＦＤ部、２２…イメージセンサ基板、２３…ロジック回路基板、２４…ピニング膜、２５…絶縁膜、２６…遮光膜、２７…受光層、２８…カラーフィルタ層、２９…マイクロレンズ層、３０…集光層、３１…配線層、３２…転送ゲート電極、３３…接地電極、３４、３４ｅ、３４ｆ、３４ｇ…画素分離部、３４ａ…第１の画素分離部、３４ｂ…第２の画素分離部、３５ａ…端部、３５ｂ…端部、３６…トレンチ部、３６ａ…第１のトレンチ部、３６ｂ…第２のトレンチ部、３６ｃ…第１の溝部、３６ｄ…第２の溝部、３７…充填材、３８…半導体領域、３９…カラーフィルタ、４０…マイクロレンズ、４０ａ…共有型のマイクロレンズ、４０ｂ…個別のマイクロレンズ、４１…層間絶縁膜、４２…ハードマスク材料膜、４３…ＢＡＲＣ膜、４４…端部、４５…導電材、４６…空隙、４７…凹部、４８…反射防止膜、４９…散乱構造、５０…カラーフィルタ分離部、５１…集合、５２…カラーフィルタユニット、５３…カラーフィルタユニット群、５４…酸化膜、５５…ストッパー膜、９０…光電変換部群

Claims (13)

  1. 　基板と、
    　前記基板に二次元状に配置され、光電変換部を有する複数の画素と、
    　前記基板の受光面側に配置され、前記光電変換部に入射光を集光するマイクロレンズを複数有するマイクロレンズ層と、
    　前記基板の前記光電変換部の間に配置され、トレンチ部を有する画素分離部とを備え、
    　複数の前記画素は、通常画素、及び位相差画素を含み、
    　複数の前記マイクロレンズは、各前記通常画素が有する前記光電変換部毎に形成された個別型のマイクロレンズ、及び隣接する複数の前記位相差画素それぞれが有する前記光電変換部からなる光電変換部群毎に形成された共有型のマイクロレンズを含み、
    　前記画素分離部は、前記光電変換部群内の前記光電変換部のうちの、少なくとも一部の前記光電変換部の間に配置された第１の画素分離部、及び前記第１の画素分離部が配置されていない前記光電変換部の間に配置された第２の画素分離部を含み、前記第１の画素分離部の前記受光面側の端部が、前記基板の受光面よりも該受光面の反対面側に位置するとともに、前記第２の画素分離部の前記受光面側の端部が、前記第１の画素分離部の前記受光面側の端部よりも前記受光面側に位置している
    　光検出装置。
  2. 　前記第１の画素分離部は、前記光電変換部群内の前記光電変換部のうちの、隣接する前記光電変換部の間それぞれに配置され、
    　前記第２の画素分離部は、隣接する前記通常画素が有する前記光電変換部の間、並びに前記通常画素が有する前記光電変換部と該光電変換部に隣接する前記光電変換部群内の前記光電変換部との間に配置された
    　請求項１に記載の光検出装置。
  3. 　前記第２の画素分離部の前記トレンチ部は、溝幅の異なる２段の溝部で構成されている
    　請求項１に記載の光検出装置。
  4. 　前記２段の溝部は、前記基板の受光面に開口部を有し、前記基板の受光面と垂直な方向に伸長されている第１の溝部、及び前記第１の溝部の底面と前記基板の受光面の反対面とに開口部を有し、前記基板の受光面と垂直な方向に伸長されている第２の溝部である
    　請求項３に記載の光検出装置。
  5. 　前記２段の溝部は、前記基板の受光面に開口部を有し、前記基板の受光面と垂直な方向に伸長されている第１の溝部、及び前記第１の溝部から前記基板の受光面と垂直な方向に離間され、前記基板の受光面の反対面に開口部を有し、前記基板の受光面と垂直な方向に伸長されている第２の溝部である
    　請求項３に記載の光検出装置。
  6. 　前記第２の画素分離部の前記トレンチ部は、溝幅が一定の溝部であり、
    　前記第１の画素分離部の前記トレンチ部の溝幅は、前記第２の画素分離部の前記トレンチ部よりも溝幅が狭くなっている
    　請求項１に記載の光検出装置。
  7. 　前記基板は、前記光電変換部と前記トレンチ部との間に形成され、前記光電変換部の電荷蓄積領域とは逆導電型の半導体領域を有する
    請求項１に記載の光検出装置。
  8. 　前記基板と前記マイクロレンズ層との間に配置され、前記マイクロレンズが集光した光が含む所定波長の光を透過させるカラーフィルタを複数有するカラーフィルタ層と、
    　前記カラーフィルタの間に配置されたカラーフィルタ分離部とを備え、
    　前記カラーフィルタ分離部は、前記カラーフィルタの材料よりも屈折率の低い低屈折率材料、金属、及び空気の少なくとも何れかからなる
    　請求項１に記載の光検出装置。
  9. 　前記通常画素は、前記基板の受光面側に逆ピラミッド状の凹部を複数有する
    　請求項１に記載の光検出装置。
  10. 　前記基板と前記マイクロレンズ層との間に配置され、前記マイクロレンズが集光した光が含む所定波長の光を透過させるカラーフィルタを複数有するカラーフィルタ層を備え、
    　前記カラーフィルタの配列パターンは、同じ前記光電変換部群の前記光電変換部に対して同色の前記カラーフィルタが配置されるように、Ｂａｙｅｒ配列の一部のカラーフィルタを置き換えた配列、又はｍ×ｍ（ｍは２以上の自然数）の同色のカラーフィルタからなるカラーフィルタユニットを有し、前記カラーフィルタユニットが２×２の行列状に配置されたカラーフィルタユニット群が周期的に配置された２ｍ×２ｍ配列を基礎として、前記２ｍ×２ｍ配列の一部の前記カラーフィルタを置き換えた配列である
    　請求項１に記載の光検出装置。
  11. 　前記光電変換部群は、２×１の２つの前記光電変換部、又はｎ×ｎ（ｎは２以上の自然数）のｎ2個の前記光電変換部で構成されている
    　請求項１に記載の光検出装置。
  12. 　前記第１の画素分離部は、前記マイクロレンズ層側から見た場合に、該第１の画素分離部に隣接する２つの前記光電変換部の集合の外周のうちの、前記２つの前記光電変換部が並んでいる方向と垂直な方向に位置する２つの辺それぞれから、前記集合の内部に突出している２つの前記画素分離部からなる
    　請求項１に記載の光検出装置。
  13. 　基板、前記基板に二次元状に配置され、光電変換部を有する複数の画素、前記基板の受光面側に配置され、前記光電変換部に入射光を集光するマイクロレンズを複数有するマイクロレンズ層、及び前記基板の前記光電変換部の間に配置され、トレンチ部を有する画素分離部を備え、複数の前記画素は、通常画素、及び位相差画素を含み、複数の前記マイクロレンズは、各前記通常画素が有する前記光電変換部毎に形成された個別型のマイクロレンズ、及び隣接する複数の前記位相差画素それぞれが有する前記光電変換部からなる光電変換部群毎に形成された共有型のマイクロレンズを含み、前記画素分離部は、前記光電変換部群内の前記光電変換部のうちの、少なくとも一部の前記光電変換部の間に配置された第１の画素分離部、及び前記第１の画素分離部が配置されていない前記光電変換部の間に配置された第２の画素分離部を含み、前記第１の画素分離部の前記受光面側の端部が、前記基板の受光面よりも該受光面の反対面側に位置するとともに、前記第２の画素分離部の前記受光面側の端部が、前記第１の画素分離部の前記受光面側の端部よりも前記受光面側に位置している光検出装置を備える
    　電子機器。
PCT/JP2022/010753 2021-08-17 2022-03-11 光検出装置及び電子機器 WO2023021758A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-132695 2021-08-17
JP2021132695A JP2023027541A (ja) 2021-08-17 2021-08-17 光検出装置及び電子機器

Publications (1)

Publication Number Publication Date
WO2023021758A1 true WO2023021758A1 (ja) 2023-02-23

Family

ID=85240386

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/010753 WO2023021758A1 (ja) 2021-08-17 2022-03-11 光検出装置及び電子機器

Country Status (3)

Country Link
JP (1) JP2023027541A (ja)
TW (1) TW202310383A (ja)
WO (1) WO2023021758A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025199A1 (en) * 2010-07-27 2012-02-02 Taiwan Semiconductor Manufacturing Company, Ltd Image Sensor with Deep Trench Isolation Structure
JP2012074405A (ja) * 2009-07-02 2012-04-12 Tai Hyuk Nam イメージセンサー用の光導波路アレイ
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US20160064430A1 (en) * 2014-08-29 2016-03-03 Yun-Ki Lee Image sensor and manufacturing method thereof
US20170170216A1 (en) * 2015-12-15 2017-06-15 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
WO2020175195A1 (ja) * 2019-02-25 2020-09-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2020209126A1 (ja) * 2019-04-12 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074405A (ja) * 2009-07-02 2012-04-12 Tai Hyuk Nam イメージセンサー用の光導波路アレイ
US20120025199A1 (en) * 2010-07-27 2012-02-02 Taiwan Semiconductor Manufacturing Company, Ltd Image Sensor with Deep Trench Isolation Structure
JP2013157422A (ja) * 2012-01-30 2013-08-15 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
US20160064430A1 (en) * 2014-08-29 2016-03-03 Yun-Ki Lee Image sensor and manufacturing method thereof
US20170170216A1 (en) * 2015-12-15 2017-06-15 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
WO2020175195A1 (ja) * 2019-02-25 2020-09-03 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2020209126A1 (ja) * 2019-04-12 2020-10-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2023027541A (ja) 2023-03-02
TW202310383A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US11832463B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR101893325B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
TWI387101B (zh) 固態攝影裝置及其製造方法
TWI430437B (zh) 固態成像裝置以及相機模組
JP4816768B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US8368784B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
US8378399B2 (en) Backside illumination solid-state imaging device
TWI512958B (zh) 固態影像裝置，其製造方法及電子裝置
KR102589608B1 (ko) 이미지 센서 및 이의 제조 방법
JP4751865B2 (ja) 裏面照射型固体撮像素子及びその製造方法
JP5975219B2 (ja) 色最適化イメージセンサー
US20210193706A1 (en) Image sensor and method of fabricating same
JP2009182223A (ja) 裏面照射型固体撮像素子
JP2009158944A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5353965B2 (ja) 固体撮像装置の製造方法
EP1894247A1 (en) Reduced imager crosstalk and pixel noise using extended buried contacts
JP5246304B2 (ja) 固体撮像装置の製造方法
JP6163511B2 (ja) 固体撮像装置、及び電子機器
JP5519827B2 (ja) 固体撮像装置及び電子機器
WO2023021758A1 (ja) 光検出装置及び電子機器
JP5943025B2 (ja) 固体撮像装置、及び電子機器
US20240302206A1 (en) Light detection device and electronic device
WO2024053401A1 (ja) 光検出装置、電子機器及び光検出装置の製造方法
US20240234458A1 (en) Image sensor and method of fabricating the same
WO2024014145A1 (ja) 光検出装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22858083

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18294686

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22858083

Country of ref document: EP

Kind code of ref document: A1