WO2022158278A1 - 撮像素子、撮像装置 - Google Patents

撮像素子、撮像装置 Download PDF

Info

Publication number
WO2022158278A1
WO2022158278A1 PCT/JP2021/048958 JP2021048958W WO2022158278A1 WO 2022158278 A1 WO2022158278 A1 WO 2022158278A1 JP 2021048958 W JP2021048958 W JP 2021048958W WO 2022158278 A1 WO2022158278 A1 WO 2022158278A1
Authority
WO
WIPO (PCT)
Prior art keywords
detection
region
imaging device
substrate
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/048958
Other languages
English (en)
French (fr)
Inventor
慎一 三宅
一行 富田
篤親 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US18/261,364 priority Critical patent/US12563317B2/en
Priority to CN202180089457.2A priority patent/CN116745916A/zh
Publication of WO2022158278A1 publication Critical patent/WO2022158278A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Definitions

  • the present technology relates to an image pickup device and an image pickup device, and for example, an image pickup device and an image pickup device that compare the amount of change in brightness with a threshold.
  • a synchronous imaging device that captures image data (frames) in synchronization with a synchronization signal such as a vertical synchronization signal is used.
  • This general synchronous imaging device can only acquire image data at each synchronization signal cycle (e.g., 1/60th of a second). It becomes difficult to respond when Therefore, an asynchronous imaging device has been proposed that detects, as an address event, that the amount of change in luminance of a pixel exceeds a threshold value for each pixel address (see, for example, Japanese Unexamined Patent Application Publication No. 2002-100003).
  • An imaging device that detects an address event for each pixel in this way is called a DVS (Dynamic Vision Sensor).
  • the asynchronous imaging device mentioned above is designed to speed up processing such as image recognition by detecting the presence or absence of an address event.
  • processing such as image recognition by detecting the presence or absence of an address event.
  • circuits such as a logarithmic response unit, buffer, differentiator, and comparator for each pixel. circuit scale increases. Therefore, there is a problem that miniaturization of pixels becomes difficult.
  • This technology was created in view of this situation, and makes it possible to easily miniaturize pixels in an image sensor that detects the presence or absence of an address event.
  • An imaging device includes: a first substrate including a plurality of detection pixels that generate voltage signals corresponding to logarithmic values of photocurrent; A second substrate including a detection circuit for detecting whether or not the amount of change in the voltage signal of the detection pixel exceeds a predetermined threshold is laminated, and a first region on the back side and the front side of the second substrate are laminated. is an image pickup device in which elements constituting the detection circuit are arranged in each of the second regions of .
  • An imaging device includes: a plurality of detection pixels each generating a voltage signal corresponding to a logarithmic value of a photocurrent; A back surface side of a substrate including a detection circuit for detecting whether or not the amount of change in a voltage signal exceeds a predetermined threshold, and a signal processing section for processing a detection signal indicating a detection result of the detection circuit, and including the detection circuit.
  • the elements constituting the detection circuit are arranged in each of the area and the area on the surface side.
  • a first substrate including a plurality of detection pixels that generate a voltage signal corresponding to a logarithmic value of photocurrent;
  • a second substrate including a detection circuit for detecting whether or not the amount of change in the voltage signal of the detection pixel exceeds a predetermined threshold is laminated. Elements forming a detection circuit are arranged in each of a first region on the back surface side and a second region on the front surface side of the second substrate.
  • An imaging device configured to include the imaging element.
  • the imaging device may be an independent device, or may be an internal block that constitutes one device.
  • FIG. 1 is a block diagram showing a configuration example of an imaging device according to an embodiment of the present technology
  • FIG. It is a figure which shows an example of the lamination structure of an image pick-up element. It is an example of a plan view of a light receiving chip. It is an example of the top view of a detection chip.
  • FIG. 10 is an example of a plan view of an address event detector; 4 is a circuit diagram showing a configuration example of a logarithmic response unit;
  • FIG. 4 is a block diagram showing one configuration example of a detection block;
  • FIG. It is a circuit diagram which shows one structural example of a differentiator. 4 is a circuit diagram showing a configuration example of a comparison unit;
  • FIG. 3 is a circuit diagram showing one configuration example of a differentiator, a selector and a comparator;
  • FIG. 4 is a timing chart showing an example of control of a row driving circuit;
  • 3 is a block diagram showing one configuration example of a detection pixel and a detection circuit;
  • FIG. 4 is a flow chart showing an example of the operation of the imaging element; It is a figure which shows the cross-sectional structural example of an image pick-up element. It is a figure which shows the other cross-sectional structural example of an image pick-up element. It is a figure which shows the other cross-sectional structural example of an image pick-up element. It is a figure which shows the other cross-sectional structural example of an image pick-up element. It is a figure which shows the other cross-sectional structural example of an image pick-up element.
  • FIG. 1 is a block diagram showing an example of a schematic configuration of a vehicle control system
  • FIG. 4 is an explanatory diagram showing an example of installation positions of an outside information detection unit and an imaging unit
  • FIG. 1 is a block diagram showing a configuration example of an imaging device 100.
  • This imaging apparatus 100 includes an optical section 110 , an imaging element 200 , a recording section 120 and a control section 130 .
  • As the imaging device 100 a camera mounted on an industrial robot, an in-vehicle camera, or the like is assumed.
  • the optical unit 110 collects incident light and guides it to the imaging device 200 .
  • the imaging element 200 photoelectrically converts incident light to capture image data.
  • the image pickup device 200 performs predetermined signal processing such as image recognition processing on the captured image data, and outputs the processed data to the recording unit 120 via the signal line 209. .
  • the recording unit 120 records data from the imaging device 200 .
  • the control unit 130 controls the imaging device 200 to capture image data.
  • FIG. 2 is a diagram showing an example of the layered structure of the imaging element 200.
  • This imaging device 200 includes a detection chip 202 and a light receiving chip 201 stacked on the detection chip 202 . These chips are electrically connected through connections such as vias. In addition to vias, Cu--Cu bonding or bumps may be used for connection.
  • FIG. 3 is an example of a plan view of the light receiving chip 201.
  • the light receiving chip 201 is provided with a light receiving portion 220 , a via placement portion 211 , a via placement portion 212 , and a via placement portion 213 .
  • Vias connected to the detection chip 202 are arranged in the via arrangement portions 211 , 212 and 213 .
  • a plurality of shared blocks 221 are arranged in a two-dimensional lattice pattern in the light receiving section 220 .
  • a plurality of logarithmic response units 310 are arranged in each of the shared blocks 221 .
  • four logarithmic response units 310 are arranged in two rows by two columns. These four logarithmic responders 310 share circuitry on the detection chip 202 . The details of the shared circuit will be described later. Note that the number of logarithmic response units 310 in shared block 221 is not limited to four.
  • the logarithmic response unit 310 generates a voltage signal corresponding to the logarithmic value of the photocurrent.
  • Each logarithmic response unit 310 is assigned a pixel address consisting of a row address and a column address.
  • FIG. 4 is an example of a plan view of the detection chip 202.
  • the detection chip 202 is provided with a via placement section 231 , a via placement section 232 , a via placement section 233 , a signal processing circuit 240 , a row driving circuit 251 , a column driving circuit 252 and an address event detection section 260 .
  • Vias connected to the light receiving chip 201 are arranged in the via arrangement portions 231 , 232 , and 233 .
  • the address event detection section 260 detects the presence or absence of an address event for each logarithmic response section 310 and generates a detection signal indicating the detection result.
  • the row drive circuit 251 selects a row address and causes the address event detector 260 to output a detection signal corresponding to the row address.
  • the column drive circuit 252 selects a column address and causes the address event detection section 260 to output a detection signal corresponding to the column address.
  • the signal processing circuit 240 performs predetermined signal processing on the detection signal from the address event detection section 260 .
  • the signal processing circuit 240 arranges the detection signals as pixel signals in a two-dimensional lattice, and acquires image data having 2-bit information for each pixel. Then, the signal processing circuit 240 executes signal processing such as image recognition processing on the image data.
  • FIG. 5 is an example of a plan view of the address event detector 260.
  • FIG. A plurality of detection blocks 320 are arranged in the address event detection section 260 .
  • a detection block 320 is arranged for each shared block 221 on the light receiving chip 201 .
  • N is an integer
  • N detection blocks 320 are arranged.
  • Each detection block 320 is connected with a corresponding shared block 221 .
  • FIG. 6 is a circuit diagram showing a configuration example of the logarithmic response section 310.
  • the logarithmic response unit 310 includes a photoelectric conversion element 311 , nMOS (n-channel Metal Oxide Semiconductor) transistors 312 and 313 , and a pMOS (p-channel MOS) transistor 314 .
  • the photoelectric conversion element 311 and the nMOS transistors 312 and 313 are arranged in the light receiving chip 201, and the pMOS transistor 314 is arranged in the detection chip 202, for example.
  • the source of the nMOS transistor 312 is connected to the cathode of the photoelectric conversion element 311, and the drain is connected to the power supply terminal.
  • the pMOS transistor 314 and the nMOS transistor 313 are connected in series between the power supply terminal and the ground terminal.
  • a connection point between the pMOS transistor 314 and the nMOS transistor 313 is connected to the gate of the nMOS transistor 312 and the input terminal of the detection block 320 .
  • a predetermined bias voltage Vbias1 is applied to the gate of the pMOS transistor 314 .
  • nMOS transistors 312 and 313 are connected to the power supply side, and such a circuit is called a source follower. These two loop-connected source followers convert the photocurrent from the photoelectric conversion element 311 into a voltage signal corresponding to its logarithmic value.
  • the pMOS transistor 314 supplies constant current to the nMOS transistor 313 .
  • the ground of the light receiving chip 201 and the ground of the detection chip 202 are separated from each other for interference countermeasures.
  • FIG. 7 is a block diagram showing a configuration example of the detection block 320.
  • the detection block 320 includes multiple buffers 330 , multiple differentiators 340 , a selection section 400 , a comparison section 500 and a transfer circuit 360 .
  • a buffer 330 and a differentiator 340 are arranged for each logarithmic response unit 310 in the shared block 221 . For example, if there are four logarithmic response units 310 in shared block 221, four buffers 330 and four differentiators 340 are arranged.
  • the buffer 330 outputs the voltage signal from the corresponding logarithmic response section 310 to the differentiator 340 .
  • This buffer 330 can improve the driving force for driving the subsequent stage.
  • the buffer 330 can ensure noise isolation associated with subsequent switching operations.
  • the differentiator 340 obtains the amount of change in the voltage signal as a differentiated signal.
  • the differentiator 340 receives the voltage signal from the corresponding logarithmic response section 310 via the buffer 330 and obtains the amount of change in the voltage signal by differentiation.
  • the differentiator 340 then supplies the differentiated signal to the selector 400 .
  • the m-th differential signal Sin (m is an integer from 1 to M) in the detection block 320 is assumed to be Sinm.
  • the selection unit 400 selects one of the M differentiated signals according to the selection signal from the row driving circuit 251 .
  • This selection unit 400 comprises selectors 410 and 420 .
  • M differentiated signals Sin are input to the selector 410 .
  • the selector 410 selects one of these differentiated signals Sin according to the selection signal and supplies it to the comparator 500 as Sout+.
  • the selector 420 also receives the M differentiated signals Sin.
  • the selector 420 selects one of these differentiated signals Sin according to the selection signal and supplies it to the comparator 500 as Sout-.
  • the comparison section 500 compares the differentiated signal (that is, the amount of change) selected by the selection section 400 with a predetermined threshold.
  • the comparison unit 500 supplies a signal indicating the comparison result to the transfer circuit 360 as a detection signal.
  • the transfer circuit 360 transfers the detection signal to the signal processing circuit 240 according to the column drive signal from the column drive circuit 252 .
  • FIG. 8 is a circuit diagram showing a configuration example of the differentiator 340. As shown in FIG. This differentiator 340 comprises a capacitor 341 , a capacitor 343 , an inverter 342 and a switch 344 .
  • Capacitor 343 is connected in parallel with inverter 342 .
  • the switch 344 opens and closes the path connecting both ends of the capacitor 343 according to the row drive signal.
  • the inverter 342 inverts the voltage signal input via the capacitor 341 .
  • This inverter 342 outputs an inverted signal to the selection section 400 .
  • Equation 5 Equation 5
  • Equation 5 represents the subtraction operation of the voltage signal, and the gain of the subtraction result is C1/C2. Since it is usually desired to maximize the gain, it is preferable to design C1 large and C2 small. On the other hand, if C2 is too small, the kTC noise may increase and the noise characteristics may deteriorate, so the reduction of the capacitance of C2 is limited to the extent that the noise can be tolerated. In addition, since the differentiator 340 is mounted for each pixel, the capacitors C1 and C2 are restricted in area. With these considerations in mind, for example, C1 is set to a value between 20 and 200 femtofarads (fF) and C2 is set to a value between 1 and 20 femtofarads (fF).
  • FIG. 9 is a circuit diagram showing a configuration example of the comparison section 500. As shown in FIG.
  • the comparison unit 500 includes comparators 510 and 520 .
  • the comparator 510 compares the differentiated signal Sout+ from the selector 410 with a predetermined upper limit threshold Vrefp.
  • the comparator 510 supplies the comparison result to the transfer circuit 360 as the detection signal DET+.
  • This detection signal DET+ indicates the presence or absence of an on-event.
  • the on-event means that the amount of change in luminance exceeds a predetermined upper threshold.
  • the comparator 520 compares the differentiated signal Sout- from the selector 420 with the lower threshold Vrefn lower than the upper threshold Vrefp.
  • the comparator 520 supplies the comparison result to the transfer circuit 360 as the detection signal DET-.
  • This detection signal DET- indicates the presence or absence of an OFF event.
  • the off-event means that the amount of change in luminance has fallen below a predetermined lower threshold.
  • the comparator 510 is an example of an upper limit side comparator
  • the comparator 520 is an example of a lower limit side comparator.
  • FIG. 10 is a circuit diagram showing one configuration example of the differentiator 340, the selector 410, and the comparator 510.
  • FIG. 10 is a circuit diagram showing one configuration example of the differentiator 340, the selector 410, and the comparator 510.
  • the differentiator 340 includes a capacitor 341 , a capacitor 343 , a pMOS transistor 345 , a pMOS transistor 346 and an nMOS transistor 347 .
  • the pMOS transistor 345 and the nMOS transistor 347 are connected in series between the power supply terminal and the ground terminal with the pMOS transistor 345 on the power supply side.
  • a capacitor 341 is inserted between the gates of these pMOS transistor 345 and nMOS transistor 347 and the buffer 330 .
  • a connection point between the pMOS transistor 345 and the nMOS transistor 347 is connected to the selector 410 . With this connection configuration, the pMOS transistor 345 and the nMOS transistor 347 function as an inverter 342 .
  • a capacitor 343 and a pMOS transistor 346 are connected in parallel between the connection point of the pMOS transistor 345 and the nMOS transistor 347 and the capacitor 341 .
  • This pMOS transistor 346 functions as a switch 344 .
  • a plurality of pMOS transistors 411 are arranged in the selector 410 .
  • a pMOS transistor 411 is arranged for each differentiator 340 .
  • the pMOS transistor 411 is inserted between the corresponding differentiator 340 and comparator 510 .
  • a selection signal SEL is individually input to each gate of the pMOS transistor 411 .
  • the selection signal SEL of the m-th pMOS transistor 411 is assumed to be SELm. These selection signals SEL allow the row driving circuit 251 to turn on any one of the M pMOS transistors 411 and turn off the rest. Then, the differentiated signal Sout+ is output to the comparator 510 as a selected signal via the pMOS transistor 411 in the ON state. Note that the circuit configuration of the selector 420 is the same as that of the selector 410 .
  • the comparator 510 includes a pMOS transistor 511 and an nMOS transistor 512 .
  • the pMOS transistor 511 and the nMOS transistor 512 are connected in series between the power supply terminal and the ground terminal. Further, the differential signal Sout+ is input to the gate of the pMOS transistor 511 and the voltage of the upper limit threshold Vrefp is input to the gate of the nMOS transistor 512 .
  • a connection point between the pMOS transistor 511 and the nMOS transistor 512 outputs a detection signal DET+. Note that the circuit configuration of the comparator 520 is the same as that of the comparator 510 .
  • circuit configurations of the differentiator 340, the selector 410, and the comparator 510 are not limited to those illustrated in FIG. 10 as long as they have the functions described with reference to FIG.
  • nMOS and pMOS transistors can be interchanged.
  • FIG. 11 is a timing chart showing an example of control of the row driving circuit 251.
  • the row drive circuit 251 selects the first row by the row drive signal L1 and drives the differentiator 340 of that row.
  • This row driving signal L1 initializes the capacitor 343 in the differentiator 340 of the first row.
  • the row driving circuit 251 selects the upper left portion of the 2 rows ⁇ 2 columns in the shared block 221 for a certain period of time according to the selection signal SEL1, and drives the selection section 400 . As a result, the presence or absence of an address event is detected in the odd-numbered columns of the first row.
  • the row driving circuit 251 drives the differentiator 340 of the first row again with the row driving signal L1.
  • the row driving circuit 251 selects the upper right portion of the 2 rows ⁇ 2 columns in the shared block 221 for a certain period of time according to the selection signal SEL2. As a result, the presence or absence of an address event is detected in the even columns of the first row.
  • the row driving circuit 251 drives the differentiator 340 on the second row with the row driving signal L2.
  • This row drive signal L2 initializes the capacitor 343 in the differentiator 340 on the second row.
  • the row driving circuit 251 selects the lower left portion of the 2 rows ⁇ 2 columns in the shared block 221 for a certain period of time according to the selection signal SEL3. As a result, the presence or absence of an address event is detected in the odd-numbered columns of the second row.
  • the row driving circuit 251 again drives the differentiator 340 in the second row with the row driving signal L2.
  • the row driving circuit 251 selects the lower right portion of the 2 rows ⁇ 2 columns in the shared block 221 by the selection signal SEL4 for a certain period of time. As a result, the presence or absence of an address event is detected in the even-numbered columns of the second row.
  • the row driving circuit 251 sequentially selects the rows in which the logarithmic response units 310 are arranged, and drives the selected rows with the row driving signal. Each time the row driving circuit 251 selects a row, it sequentially selects each of the detection pixels 300 in the shared block 221 of the selected row according to the selection signal. For example, if 2 rows by 2 columns of detection pixels 300 are arranged in shared block 221, each time a row is selected, the odd and even columns in that row are selected in turn.
  • the row driving circuit 251 can also sequentially select the rows in which the shared blocks 221 are arranged, in other words, two rows of the logarithmic response units 310 . In this case, each time a row is selected, the four detection pixels within the shared block 221 of that row are selected in turn.
  • FIG. 12 is a block diagram showing one configuration example of the detection pixel 300 and the detection circuit 305.
  • the circuit comprising the selection unit 400, the comparison unit 500 and the transfer circuit 360 is referred to as a detection circuit 305.
  • a plurality of detection pixels 300 share a detection circuit 305 .
  • Each of the plurality of detection pixels 300 sharing the detection circuit 305 generates a voltage signal corresponding to the logarithmic value of the photocurrent. Then, each of the detection pixels 300 outputs a differential signal Sin indicating the amount of change in the voltage signal to the detection circuit 305 according to the row drive signal. In each of the detection pixels 300 , a voltage signal corresponding to the logarithmic value is generated by the logarithm responder 310 and a differentiated signal is generated by the differentiator 340 .
  • Selection signals such as the selection signal SEL1 and the selection signal SEL2 are commonly input to the selectors 410 and 420 in the detection circuit 305 .
  • the detection circuit 305 selects the differential signal of the detection pixel indicated by the selection signal, that is, the amount of change, among the plurality of detection pixels 300, and detects whether the amount of change exceeds a predetermined threshold.
  • the detection circuit 305 then transfers the detection signal to the signal processing circuit 240 according to the column drive signal.
  • the differential signal is selected by the selection section 400 and compared with the threshold value by the comparison section 500 . Also, the detection signal is transferred by the transfer circuit 360 .
  • the comparison section 500 and the transfer circuit 360 are arranged for each detection pixel together with the logarithmic response section 310, the buffer 330 and the differentiator 340.
  • the circuit scale of the image sensor 200 can be reduced compared to the case where the detection circuit 305 is not shared. can. This facilitates miniaturization of pixels.
  • the circuit scale of the detection chip 202 is larger than that of the light receiving chip 201 . Therefore, the circuit on the detection chip 202 side limits the pixel density, making it difficult to miniaturize the pixels.
  • the circuit scale of the detection chip 202 can be reduced and the pixels can be easily miniaturized.
  • the buffer 330 is arranged for each detection pixel 300, the configuration is not limited to this, and a configuration without the buffer 330 is also possible.
  • the photoelectric conversion element 311, the nMOS transistor 312, and the nMOS transistor 313 of the logarithmic response unit 310 are arranged on the light receiving chip 201, and the pMOS transistor 314 and subsequent ones are arranged on the detection chip 202, but the configuration is not limited to this.
  • the photoelectric conversion element 311 can be arranged on the light receiving chip 201 and the rest can be arranged on the detection chip 202 .
  • the logarithmic response unit 310 may be arranged on the light receiving chip 201 and arrange the buffer 330 and the rest on the detection chip 202 .
  • the logarithmic response unit 310 and the buffer 330 may be arranged on the light receiving chip 201 and the differentiator 340 and subsequent elements may be arranged on the detection chip 202 .
  • the logarithmic response unit 310, the buffer 330 and the differentiator 340 can be arranged on the light receiving chip 201, and the detection circuit 305 and subsequent circuits can be arranged on the detection chip 202.
  • FIG. It is also possible to arrange up to the selection unit 400 in the light receiving chip 201 and arrange the comparison unit 500 and beyond in the detection chip 202 .
  • FIG. 13 is a flowchart showing an example of the operation of the imaging device 200.
  • This operation is started, for example, when a predetermined application for detecting the presence or absence of an address event is executed.
  • the row driving circuit 251 selects any row (step S901). Then, the row driving circuit 251 selects and drives one of the detection pixels 300 in each shared block 221 in the selected row (step S902). The detection circuit 305 detects the presence or absence of an address event in the selected detection pixel 300 (step S903). After step S903, the imaging device 200 repeatedly executes step S901 and subsequent steps.
  • the detection circuit 305 for detecting the presence or absence of an address event is shared by a plurality of detection pixels 300, the circuit scale can be reduced compared to the case where the detection circuit 305 is not shared. This facilitates miniaturization of the detection pixels 300 .
  • the imaging device 200 has a structure in which the light receiving chip 201 and the detection chip 202 are stacked.
  • FIG. 14 is a diagram showing a cross-sectional configuration example of the imaging element 200a in the first embodiment.
  • the light receiving chip 201 is on the lower side in the figure, and the detection chip 202 is stacked on the upper side in the figure.
  • the lower side in the figure is the incident surface side.
  • the light-receiving chip 201 has an on-chip lens layer 601, a color filter layer 602, a photoelectric conversion element layer 603, and a wiring layer 604 stacked in order from the bottom in the figure.
  • Photoelectric conversion elements 311 are formed in the photoelectric conversion element layer 603 , and inter-pixel separation portions 605 are formed between the photoelectric conversion elements 311 to prevent light from leaking into adjacent pixels.
  • the wiring layer 604 gates such as the nMOS transistor 313 (FIG. 6) and a plurality of wirings (not shown) are formed.
  • the detection chip 202 is formed as one semiconductor layer, and is a layer in which devices such as capacitive elements and transistors are formed on the front and back sides of one semiconductor substrate.
  • the lower side of the detection chip 202 in the drawing is the rear surface, and the area on the rear surface side is the rear surface area 701a.
  • the upper side in the drawing is defined as a surface, and the area on the surface side is described as a surface area 702a.
  • Devices such as a plurality of transistors included in the detection chip 202 are formed in the back surface area 701a and the surface area 702a, respectively. That is, the detection chip 202 of the imaging device 200 shown in FIG. 14 has a configuration in which elements are provided on both sides of the semiconductor substrate. A separation layer 703a is provided between the back surface region 701a and the surface region 702a in order to separate the elements provided on both sides of the semiconductor substrate.
  • the separation layer 703a may have any structure as long as it can electrically separate the back surface region 701a and the surface region 702a by an insulating film or an injection layer.
  • the comparison section 500 and the transfer circuit 360 are arranged for each detection pixel together with the logarithmic response section 310, the buffer 330 and the differentiator 340. Therefore, the circuit scale of the detection chip 202 tends to be larger than that of the light receiving chip 201 . Therefore, the circuit on the detection chip 202 side limits the pixel density, making it difficult to miniaturize the pixels.
  • the detector chip 202 having a large circuit scale can be made to have the same size as the light-receiving chip 201 and stacked without limiting the pixel density of the light-receiving chip 201. be able to.
  • the circuit scale of the image sensor 200 can be reduced compared to the case where the detection circuit 305 is not shared. can be done. Therefore, when the detection circuit 305 is shared by a plurality of detection pixels 300, the size of the detection chip 202 can be further reduced, which facilitates miniaturization of the pixels.
  • elements 711-1, 711-2, and 711-3 are formed in the back surface area 701a.
  • Elements 721-1, 721-2, and 721-3 are formed in the surface region 702a.
  • the elements 711-1 to 711-3 are simply referred to as the element 711 when there is no need to distinguish them individually. Other parts are similarly described.
  • the element 711-1 is an element having a Pwell region
  • the elements 711-2 and 711-3 are elements having an Nwell region
  • Elements 721-1 to 721-3 are elements having Nwell regions.
  • the example shown in FIG. 14 is an example and is not a description of limitation.
  • the Pwell region included in the element 711-1 is connected to the wiring 742 through the gate 741.
  • a contact 731 - 1 is connected to the wiring 742 . By connecting the contact 731-1 to the element 711-1, electrical control can be achieved.
  • the other elements 711 and 721 also have gates and wirings similar to the element 711-1, and are configured to be electrically controllable by being connected to contacts.
  • a contact 731-4 is connected to the element 711-2 and the element 711-3 formed in the back surface area 701a.
  • a contact 731-2 is connected to the element 721-1 formed in the surface region 702a, and a contact 731-3 is connected to the element 721-2.
  • the contact 731-5 is connected to a predetermined gate formed on the light receiving chip 201.
  • the contacts 731-1 and 731-2 are connected to the electrode 751-1, and the contacts 731-3 to 731-5 are connected to the electrode 751-2.
  • the electrodes 751-1 and 751-2 function as terminals connected to other chips (not shown).
  • the elements 711 and 721 respectively formed in the back surface region 701a and the front surface region 702a are connected by the contacts 731.
  • the light receiving chip 201 and the detection chip 202a are also connected by a contact 731.
  • the element 711 and the surface area 702a formed in the back surface area 701a are switching elements such as transistors included in the detection chip 202, capacitive elements, resistive elements, and the like.
  • Elements formed in the back surface region 701a and the front surface region 702a may be formed, for example, in one region by forming a device for which a good S value (subthreshold swing value) is desired, and in the other region. , to form a device that does not need to have a very good S value. That is, in this case, elements having different S-value characteristics can be arranged in the back surface region 701a and the surface region 702a.
  • the elements formed earlier may be replaced with elements to be formed later.
  • the elements formed in the back surface region 701a and the front surface region 702a are formed, for example, on one side to form an element driven at a low voltage and on the other side to form an element driven at a voltage higher than the low voltage. be able to. That is, in this case, elements with different driving voltages can be arranged in the back area 701a and the front area 702a.
  • the elements formed in the back surface region 701a and the front surface region 702a for example, form an element with low noise in the vicinity of the gate on one side, and on the other side, the possibility of generating noise higher than the low noise.
  • An element can be formed. That is, in this case, elements having different gate interface states can be arranged in the back surface region 701a and the surface region 702a.
  • the imaging device 220a shown in FIG. 14 has three device layers formed of two semiconductor substrates.
  • the elements included in the detection chip 202 can be accommodated more efficiently, and the imaging element 200 can be made more compact. .
  • FIG. 15 is a diagram showing a cross-sectional configuration example of an imaging device 200b according to the second embodiment.
  • An imaging device 200b shown in FIG. 15 differs from the imaging device 200a in the first embodiment in that a light receiving chip 201b and a detection chip 202b are directly bonded to each other via wiring layers.
  • An imaging device 200b shown in FIG. 15 also has three device layers formed of two semiconductor substrates, like the imaging device 200a shown in FIG.
  • Terminals (wirings) 611-1 to 611-3 for connecting to the detection chip 202b are provided on the surface side of the light receiving chip 201b.
  • Terminals (wirings) 771-1 to 771-3 for connecting to the light receiving chip 201b are also provided on the back side of the detection chip 202b.
  • Terminals 611-1, 611-2, and 611-3 of the light receiving chip 201b are connected to terminals 771-1, 771-2, and 771-3 of the detection chip 202b, respectively.
  • the detection chip 202b of the imaging device 200b has elements formed on both sides of one semiconductor substrate, like the detection chip 202a of the imaging device 200a in the first embodiment.
  • a back area 701b is formed on the back side of the detection chip 202b, and a surface area 702b is formed on the front side.
  • An isolation layer 703b for electrically isolating the elements is formed between the back surface region 701b and the surface region 702b.
  • the elements formed in the surface region 702a of the detection chip 202a shown in FIG. 14 are formed in the back surface region 701b of the detection chip 202b shown in FIG. That is, elements 721-1, 721-2, and 721-3 are formed in the back surface area 701b of the detection chip 202b shown in FIG.
  • the elements formed in the back surface area 701a of the detection chip 202a shown in FIG. 14 are formed in the surface area 702b of the detection chip 202b shown in FIG. That is, elements 711-1, 711-2, and 711-3 are formed in the surface region 702b of the detection chip 202b shown in FIG.
  • the elements formed in the back surface area 701 and the elements formed in the surface area 702 of the detection chip 202 may be elements included in the detection chip 202, and the elements formed are not limited.
  • the element 721-1 of the detection chip 202b shown in FIG. 15 is connected to the terminal 771-1 via the contact 781-1.
  • Element 721-2 is connected to terminal 771-2 via contact 781-2, and element 721-3 is connected to terminal 771-3 via contact 781-3.
  • the element 711-1 of the detection chip 202b shown in FIG. 15 is connected to the terminal 791-1 via the contact 781-4.
  • the elements 711-2 and 711-3 are connected to the terminal 791-2 via a shared wiring and contact 781-5.
  • the detection chip 202b and the light receiving chip 201b are connected by directly joining the terminals provided on the surfaces of the respective chips. It is good as
  • the elements included in the detection chip 202 can be accommodated more efficiently.
  • the imaging element 200 can be made more compact.
  • FIG. 16 is a diagram showing a cross-sectional configuration example of an imaging device 200c according to the third embodiment.
  • the imaging device 200c shown in FIG. 16 is different from the imaging device 200a in the first and second embodiments in that the detection chip 202c stacked on the light receiving chip 201 is composed of two layers of the semiconductor layer 701c and the semiconductor layer 702c. , b.
  • the semiconductor layer 701c corresponds to, for example, the back surface region 701a in the first embodiment, and the semiconductor layer 702c corresponds to the surface region 702a.
  • Elements 811-1 to 811-3 configured to include Nwell regions are formed in the semiconductor layer 701c.
  • Elements 821-1 to 821-3 each including a Pwell region are formed in the semiconductor layer 702c.
  • the element 811-1 of the semiconductor layer 701c and the element 821-1 of the semiconductor layer 702c are connected via contacts 831-1, 831-2 and wiring 832-1.
  • the elements 811-2 and 811-3 of the semiconductor layer 701c and the elements 821-2 and 821-3 of the semiconductor layer 702c are connected via contacts 831-3, 831-4 and wirings 832-2. .
  • the contact 831-5 is connected to the gate of a predetermined transistor formed in the light receiving chip 201 and the wiring 832-3 formed in the detection chip 202c.
  • the semiconductor layer 701c and the semiconductor layer 702c including such elements and contacts are bonded at the bonding surface, and the detection chip 202c and the light receiving chip 201 are bonded by bonding the semiconductor layer 701c and the semiconductor layer 702c.
  • the imaging element 200c in the third embodiment is composed of three semiconductor substrates, and three device layers are formed.
  • the detection chip 202c can also be formed with two semiconductor layers 701c and 702c.
  • Elements formed in the semiconductor layer 701c and the semiconductor layer 702c can be elements having different characteristics. Elements with different characteristics are, for example, elements with heat resistance and other elements, elements with bad S-value characteristics and other elements, elements with low gate interface levels and low noise and other elements. element.
  • FIG. 17 is a diagram showing a cross-sectional configuration example of an imaging device 200d according to the fourth embodiment.
  • the imaging element 200d in the fourth embodiment is the same as in the first embodiment in that it includes a semiconductor substrate in which elements are formed on both sides of a single semiconductor substrate, as in the first embodiment. . Furthermore, the imaging element 200d in the fourth embodiment differs from the first embodiment in that another semiconductor substrate 901 is laminated on the detection chip 202d.
  • the detection chip 202d of the imaging device 200d has elements formed on both sides of one semiconductor substrate.
  • a back area 701d is formed on the back side of the detection chip 202d, and a surface area 702d is formed on the front side.
  • An isolation layer 703d for electrically isolating the element is formed between the back surface region 701d and the surface region 702d.
  • An element 851-1, an element 851-2, and an element 851-3 are formed in the back surface region 701d of the detection chip 202d shown in FIG.
  • An element 861-1, an element 861-2, and an element 861-3 are formed on the surface region 702d of the detection chip 202d.
  • the elements 851-1 and 851-2 of the detection chip 202d shown in FIG. 17 are connected to a terminal (wiring) 872-1 via a shared wiring and contact 871-1.
  • An element 861-1 is also connected to a terminal (wiring) 872-1 via a contact 871-2.
  • Element 851-3 is connected to terminal 872-2 via contact 871-4.
  • An element 861-3 is also connected to the terminal 872-2 via a contact 871-3.
  • a predetermined gate of the light receiving chip 201 is connected to a terminal (wiring) 872-3 via a contact 871-5.
  • Terminals 872-1 to 872-3 are formed on the surface of the detection chip 202d.
  • the terminals 872-1 through 872-3 are connected to terminals (wirings) 881-1 through 881-3 formed on the back surface of the semiconductor substrate 901, respectively.
  • Elements 883 - 1 to 883 - 3 are formed on the semiconductor substrate 901 .
  • Element 883-1 is connected to terminal 872-1 via contact 882-2.
  • a contact 882-1 for connecting to a chip or the like outside the semiconductor substrate 901 is also connected to the terminal 872-1.
  • Element 883-3 is connected to terminal 881-2 via contact 882-3.
  • the light receiving chip 201 and the detection chip 202d of the imaging device 200d shown in FIG. 17 are connected via contacts.
  • the detection chip 202d and the semiconductor substrate 901 are configured such that the substrates are directly bonded to each other.
  • the imaging element 200d is configured such that three semiconductor substrates form four device layers.
  • the elements included in the detection chip 202 can be accommodated more efficiently. , and the imaging device 200 can be made more compact.
  • the semiconductor substrate 901 also has a configuration in which elements are formed on both sides of a single semiconductor substrate, in other words, a configuration in which two device layers are formed on a single semiconductor substrate. But it's okay.
  • a configuration in which a plurality of semiconductor substrates in which two device layers are formed on one semiconductor substrate is stacked is also within the scope of application of this technology.
  • FIG. 18 is a diagram showing a cross-sectional configuration example of an imaging device 200e according to the fifth embodiment.
  • the image pickup device 200e in the fifth embodiment differs from the image pickup device 200d in the fourth embodiment in that the light receiving chip 201e and the detection chip 202e are directly joined, but the other points are the same. .
  • a terminal (wiring) 912 is provided on the surface of the light receiving chip 201 e , and the terminal 912 is connected to a predetermined gate via a contact 911 .
  • the terminal 912 is joined to a terminal (wiring) 913 formed on the back surface of the detection chip 202e.
  • a contact 914 is connected to the terminal 913 .
  • the light receiving chip 201e and the detection chip 202e of the imaging device 200e shown in FIG. 18 are configured such that the chips are directly joined together.
  • the detection chip 202e and the semiconductor substrate 901 are configured such that the substrates are directly bonded to each other.
  • the imaging device 200e is configured such that three semiconductor substrates form four device layers.
  • the elements included in the detection chip 202 can be accommodated more efficiently. , and the imaging device 200 can be made more compact.
  • the present technology can be applied to other than DVS.
  • the present technology can also be applied to an imaging element used in an imaging device such as a camera that captures an image.
  • the technology (the present technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is implemented as a device mounted on any type of moving object such as automobiles, electric vehicles, hybrid electric vehicles, motorcycles, bicycles, personal mobility, airplanes, drones, ships, and robots. may
  • FIG. 19 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • a vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a driving system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an inside information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio/image output unit 12052, and an in-vehicle network I/F (Interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of devices related to the drive system of the vehicle according to various programs.
  • the driving system control unit 12010 includes a driving force generator for generating driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism to adjust and a brake device to generate braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices equipped on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, winkers or fog lamps.
  • the body system control unit 12020 can receive radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives the input of these radio waves or signals and controls the door lock device, power window device, lamps, etc. of the vehicle.
  • the vehicle exterior information detection unit 12030 detects information outside the vehicle in which the vehicle control system 12000 is installed.
  • the vehicle exterior information detection unit 12030 is connected with an imaging section 12031 .
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image of the exterior of the vehicle, and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as people, vehicles, obstacles, signs, or characters on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal according to the amount of received light.
  • the imaging unit 12031 can output the electric signal as an image, and can also output it as distance measurement information.
  • the light received by the imaging unit 12031 may be visible light or non-visible light such as infrared rays.
  • the in-vehicle information detection unit 12040 detects in-vehicle information.
  • the in-vehicle information detection unit 12040 is connected to, for example, a driver state detection section 12041 that detects the state of the driver.
  • the driver state detection unit 12041 includes, for example, a camera that captures an image of the driver, and the in-vehicle information detection unit 12040 detects the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing off.
  • the microcomputer 12051 calculates control target values for the driving force generator, the steering mechanism, or the braking device based on information on the inside and outside of the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and controls the drive system control unit.
  • a control command can be output to 12010 .
  • the microcomputer 12051 realizes the functions of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, etc. Cooperative control can be performed for the purpose of ADAS (Advanced Driver Assistance System) including collision avoidance or shock mitigation of vehicles, follow-up driving based on inter-vehicle distance, vehicle speed
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, etc. based on the information about the vehicle surroundings acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, so that the driver's Cooperative control can be performed for the purpose of autonomous driving, etc., in which vehicles autonomously travel without depending on operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12030 based on the information outside the vehicle acquired by the information detection unit 12030 outside the vehicle.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the vehicle exterior information detection unit 12030, and performs cooperative control aimed at anti-glare such as switching from high beam to low beam. It can be carried out.
  • the audio/image output unit 12052 transmits at least one of audio and/or image output signals to an output device capable of visually or audibly notifying the passengers of the vehicle or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 20 is a diagram showing an example of the installation position of the imaging unit 12031.
  • FIG. 20 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 has imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided at positions such as the front nose, side mirrors, rear bumper, back door, and windshield of the vehicle 12100, for example.
  • An image pickup unit 12101 provided in the front nose and an image pickup unit 12105 provided above the windshield in the passenger compartment mainly acquire images in front of the vehicle 12100 .
  • Imaging units 12102 and 12103 provided in the side mirrors mainly acquire side images of the vehicle 12100 .
  • An imaging unit 12104 provided in the rear bumper or back door mainly acquires an image behind the vehicle 12100 .
  • the imaging unit 12105 provided above the windshield in the passenger compartment is mainly used for detecting preceding vehicles, pedestrians, obstacles, traffic lights, traffic signs, lanes, and the like.
  • FIG. 20 shows an example of the imaging range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of an imaging unit 12104 provided on the rear bumper or back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera composed of a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 determines the distance to each three-dimensional object within the imaging ranges 12111 to 12114 and changes in this distance over time (relative velocity with respect to the vehicle 12100). , it is possible to extract, as the preceding vehicle, the closest three-dimensional object on the traveling path of the vehicle 12100, which runs at a predetermined speed (for example, 0 km/h or more) in substantially the same direction as the vehicle 12100. can. Furthermore, the microcomputer 12051 can set the inter-vehicle distance to be secured in advance in front of the preceding vehicle, and perform automatic brake control (including following stop control) and automatic acceleration control (including following start control). In this way, cooperative control can be performed for the purpose of automatic driving in which the vehicle runs autonomously without relying on the operation of the driver.
  • automatic brake control including following stop control
  • automatic acceleration control including following start control
  • the microcomputer 12051 converts three-dimensional object data related to three-dimensional objects to other three-dimensional objects such as motorcycles, ordinary vehicles, large vehicles, pedestrians, and utility poles. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into those that are visible to the driver of the vehicle 12100 and those that are difficult to see. Then, the microcomputer 12051 judges the collision risk indicating the degree of danger of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, an audio speaker 12061 and a display unit 12062 are displayed. By outputting an alarm to the driver via the drive system control unit 12010 and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not the pedestrian exists in the captured images of the imaging units 12101 to 12104 .
  • recognition of a pedestrian is performed by, for example, a procedure for extracting feature points in images captured by the imaging units 12101 to 12104 as infrared cameras, and performing pattern matching processing on a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian.
  • the audio image output unit 12052 outputs a rectangular outline for emphasis to the recognized pedestrian. is superimposed on the display unit 12062 . Also, the audio/image output unit 12052 may control the display unit 12062 to display an icon or the like indicating a pedestrian at a desired position.
  • the system represents an entire device composed of multiple devices.
  • the present technology can also take the following configuration.
  • a first substrate including a plurality of sensing pixels that generate voltage signals responsive to the logarithm of the photocurrent; a second substrate including a detection circuit for detecting whether or not the amount of change in the voltage signal of the detection pixel indicated by the input selection signal exceeds a predetermined threshold among the plurality of detection pixels;
  • An imaging device wherein elements constituting the detection circuit are arranged in each of a first region on the back surface side and a second region on the front surface side of the second substrate.
  • the imaging device according to (1) further comprising a separation layer between the first region and the second region that electrically separates the first region and the second region.
  • a plurality of sensing pixels each generating a voltage signal responsive to the logarithm of the photocurrent; a detection circuit for detecting whether or not a variation in the voltage signal of one of the plurality of detection pixels indicated by the input selection signal exceeds a predetermined threshold; a signal processing unit that processes a detection signal indicating the detection result of the detection circuit,
  • An imaging device wherein elements constituting the detection circuit are arranged respectively in a region on the back side and a region on the front side of a substrate including the detection circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術は、画素の微細化を容易にすることができるようにする撮像素子、撮像装置に関する。 光電流の対数値に応じた電圧信号を生成する複数の検出画素を含む第１の基板と、複数の検出画素のうち、入力された選択信号の示す検出画素の電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路を含む第２の基板とが積層され、第２の基板の裏面側の第１の領域と表面側の第２の領域のそれぞれに検出回路を構成する素子が配置されている。本技術は、例えば画素毎にアドレスイベントを検出する撮像素子に適用できる。

Description

撮像素子、撮像装置
　本技術は、撮像素子、撮像装置に関し、例えば、輝度の変化量を閾値と比較する撮像素子、撮像装置に関する。
　従来、撮像装置などにおいて、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の撮像素子が用いられている。この一般的な同期型の撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとして検出する非同期型の撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
特許第５２４４５８７号公報
　上述の非同期型の撮像素子では、アドレスイベントの有無の検出により、画像認識などの処理の高速化を図っている。しかしながら、アドレスイベントの有無を検出するには、対数応答部、バッファ、微分器や比較器などの多数の回路を画素毎に配置する必要があり、同期型の撮像素子と比較して、画素毎の回路規模が増大する。このため、画素の微細化が困難になるという問題がある。
　本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントの有無を検出する撮像素子において、画素の微細化を容易にすることができるようにするものである。
　本技術の一側面の撮像素子は、光電流の対数値に応じた電圧信号を生成する複数の検出画素を含む第１の基板と、前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路を含む第２の基板とが積層され、前記第２の基板の裏面側の第１の領域と表面側の第２の領域のそれぞれに前記検出回路を構成する素子が配置されている撮像素子である。
　本技術の一側面の撮像装置は、光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、前記検出回路の検出結果を示す検出信号を処理する信号処理部とを備え、前記検出回路を含む基板の裏面側の領域と表面側の領域のそれぞれに前記検出回路を構成する素子が配置されている撮像装置である。
　本技術の一側面の撮像素子においては、光電流の対数値に応じた電圧信号を生成する複数の検出画素を含む第１の基板と、複数の検出画素のうち、入力された選択信号の示す検出画素の電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路を含む第２の基板とが積層されている。第２の基板の裏面側の第１の領域と表面側の第２の領域のそれぞれに検出回路を構成する素子が配置されている。
　本技術の一側面の撮像装置は、前記撮像素子を含む構成とされている。
　なお、撮像装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
本技術の一実施の形態における撮像装置の一構成例を示すブロック図である。 撮像素子の積層構造の一例を示す図である。 受光チップの平面図の一例である。 検出チップの平面図の一例である。 アドレスイベント検出部の平面図の一例である。 対数応答部の一構成例を示す回路図である。 検出ブロックの一構成例を示すブロック図である。 微分器の一構成例を示す回路図である。 比較部の一構成例を示す回路図である。 微分器、セレクタおよびコンパレータの一構成例を示す回路図である。 行駆動回路の制御の一例を示すタイミングチャートである。 検出画素および検出回路の一構成例を示すブロック図である。 撮像素子の動作の一例を示すフローチャートである。 撮像素子の断面構成例を示す図である。 撮像素子の他の断面構成例を示す図である。 撮像素子の他の断面構成例を示す図である。 撮像素子の他の断面構成例を示す図である。 撮像素子の他の断面構成例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下に、本技術を実施するための形態（以下、実施の形態という）について説明する。
　＜撮像装置の構成例＞
　図１は、撮像装置１００の構成例を示すブロック図である。この撮像装置１００は、光学部１１０、撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　光学部１１０は、入射光を集光して撮像素子２００に導くものである。撮像素子２００は、入射光を光電変換して画像データを撮像するものである。この撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。
　記録部１２０は、撮像素子２００からのデータを記録するものである。制御部１３０は、撮像素子２００を制御して画像データを撮像させるものである。
　＜撮像素子の構成例＞
　図２は、撮像素子２００の積層構造の一例を示す図である。この撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
　図３は、受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０、ビア配置部２１１、ビア配置部２１２、ビア配置部２１３が設けられる。
　ビア配置部２１１，２１２，２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数の共有ブロック２２１が配列される。
　共有ブロック２２１のそれぞれには、複数の対数応答部３１０が配列される。例えば、共有ブロック２２１ごとに、４つの対数応答部３１０が、２行×２列で配列される。これらの４つの対数応答部３１０は、検出チップ２０２上の回路を共有する。共有する回路の詳細については後述する。なお、共有ブロック２２１内の対数応答部３１０の個数は、４つに限定されない。
　対数応答部３１０は、光電流の対数値に応じた電圧信号を生成するものである。対数応答部３１０のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられている。
　図４は、検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、ビア配置部２３２、ビア配置部２３３と、信号処理回路２４０、行駆動回路２５１、列駆動回路２５２、およびアドレスイベント検出部２６０が設けられる。ビア配置部２３１，２３２，２３３には、受光チップ２０１と接続されるビアが配置される。
　アドレスイベント検出部２６０は、対数応答部３１０ごとにアドレスイベントの有無を検出し、検出結果を示す検出信号を生成するものである。
　行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
　列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させるものである。
　信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行するものである。この信号処理回路２４０は、検出信号を画素の信号として二次元格子状に配列し、画素毎に２ビットの情報を有する画像データを取得する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。
　図５は、アドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、複数の検出ブロック３２０が配列される。検出ブロック３２０は、受光チップ２０１上の共有ブロック２２１ごとに配置される。共有ブロック２２１の個数がＮ（Ｎは、整数）である場合、Ｎ個の検出ブロック３２０が配列される。それぞれの検出ブロック３２０は、対応する共有ブロック２２１と接続される。
　＜対数応答部の構成例＞
　図６は、対数応答部３１０の一構成例を示す回路図である。この対数応答部３１０は、光電変換素子３１１、ｎＭＯＳ（n-channel Metal Oxide Semiconductor）トランジスタ３１２，３１３、ｐＭＯＳ（p-channel MOS）トランジスタ３１４を備える。これらのうち光電変換素子３１１、ｎＭＯＳトランジスタ３１２，３１３は、例えば、受光チップ２０１に配置され、ｐＭＯＳトランジスタ３１４は、検出チップ２０２に配置される。
　ｎＭＯＳトランジスタ３１２のソースは光電変換素子３１１のカソードに接続され、ドレインは電源端子に接続される。ｐＭＯＳトランジスタ３１４とｎＭＯＳトランジスタ３１３は、電源端子と接地端子との間において、直列に接続される。ｐＭＯＳトランジスタ３１４とｎＭＯＳトランジスタ３１３の接続点は、ｎＭＯＳトランジスタ３１２のゲートと検出ブロック３２０の入力端子とに接続される。ｐＭＯＳトランジスタ３１４のゲートには、所定のバイアス電圧Ｖｂｉａｓ１が印加される。
　ｎＭＯＳトランジスタ３１２および３１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、光電変換素子３１１からの光電流は、その対数値に応じた電圧信号に変換される。ｐＭＯＳトランジスタ３１４は、一定の電流をｎＭＯＳトランジスタ３１３に供給する。
　受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。
　＜検出ブロックの構成例＞
　図７は、検出ブロック３２０の一構成例を示すブロック図である。検出ブロック３２０は、複数のバッファ３３０、複数の微分器３４０、選択部４００、比較部５００、転送回路３６０を備える。バッファ３３０と微分器３４０は、共有ブロック２２１内の対数応答部３１０ごとに配置される。例えば、共有ブロック２２１内の対数応答部３１０が４つである場合、バッファ３３０および微分器３４０は、４つずつ配置される。
　バッファ３３０は、対応する対数応答部３１０からの電圧信号を微分器３４０に出力するものである。このバッファ３３０により、後段を駆動する駆動力を向上させることができる。バッファ３３０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
　微分器３４０は、電圧信号の変化量を微分信号として求めるものである。この微分器３４０は、対応する対数応答部３１０からの電圧信号を、バッファ３３０を介して受け取り、微分により、電圧信号の変化量を求める。そして、微分器３４０は、微分信号を選択部４００に供給する。検出ブロック３２０内のｍ（ｍは、１乃至Ｍの整数）個目の微分信号ＳｉｎをＳｉｎｍとする。
　選択部４００は、Ｍ個の微分信号のいずれかを、行駆動回路２５１からの選択信号に従って選択するものである。この選択部４００は、セレクタ４１０および４２０を備える。
　セレクタ４１０には、Ｍ個の微分信号Ｓｉｎが入力される。セレクタ４１０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ＋として比較部５００に供給する。セレクタ４２０にもＭ個の微分信号Ｓｉｎが入力される。セレクタ４２０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ－として比較部５００に供給する。
　比較部５００は、選択部４００により選択された微分信号（すなわち、変化量）と、所定の閾値とを比較するものである。この比較部５００は、比較結果を示す信号を検出信号として転送回路３６０に供給する。
　転送回路３６０は、列駆動回路２５２からの列駆動信号に従って、検出信号を信号処理回路２４０に転送するものである。
　＜微分器の構成例＞
　図８は、微分器３４０の一構成例を示す回路図である。この微分器３４０は、コンデンサ３４１、コンデンサ３４３、インバータ３４２、スイッチ３４４を備える。
　コンデンサ３４１の一端は、バッファ３３０の出力端子に接続され、他端は、インバータ３４２の入力端子に接続される。コンデンサ３４３は、インバータ３４２に並列に接続される。スイッチ３４４は、コンデンサ３４３の両端を接続する経路を行駆動信号に従って開閉するものである。
　インバータ３４２は、コンデンサ３４１を介して入力された電圧信号を反転するものである。このインバータ３４２は反転した信号を選択部４００に出力する。
　スイッチ３４４をオンした際にコンデンサ３４１のバッファ３３０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３４１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ３４１の容量をＣ１とすると、次の式により表される。一方、コンデンサ３４３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　　Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ　　　　　　　　　　　　　　・・・式１
　次に、スイッチ３４４がオフされて、コンデンサ３４１のバッファ３３０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ３４１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
　　Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ　　　　　　　　　　　　・・・式２
　一方、コンデンサ３４３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式により表される。
　　Ｑ２＝-Ｃ２×Ｖｏｕｔ　　　　　　　　　　　　　　　・・・式３
　このとき、コンデンサ３４１および３４３の総電荷量は変化しないため、次の式が成立する。
　　Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２　　　　　　　　　　　　・・・式４
　式４に式１乃至式３を代入して変形すると、次の式が得られる。
　　Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ）　・・・式５
　式５は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ごとに微分器３４０が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、例えば、Ｃ１は、２０乃至２００フェムトファラッド（ｆＦ）の値に設定され、Ｃ２は、１乃至２０フェムトファラッド（ｆＦ）の値に設定される。
　＜比較部の構成例＞
　図９は、比較部５００の一構成例を示す回路図である。この比較部５００は、コンパレータ５１０、コンパレータ５２０を備える。
　コンパレータ５１０は、セレクタ４１０からの微分信号Ｓｏｕｔ＋と、所定の上限閾値Ｖｒｅｆｐとを比較するものである。このコンパレータ５１０は、比較結果を検出信号ＤＥＴ＋として転送回路３６０に供給する。この検出信号ＤＥＴ＋は、オンイベントの有無を示す。ここで、オンイベントは、輝度の変化量が所定の上限閾値を超えた旨を意味する。
　コンパレータ５２０は、セレクタ４２０からの微分信号Ｓｏｕｔ－と、上限閾値Ｖｒｅｆｐより低い下限閾値Ｖｒｅｆｎとを比較するものである。このコンパレータ５２０は、比較結果を検出信号ＤＥＴ－として転送回路３６０に供給する。この検出信号ＤＥＴ－は、オフイベントの有無を示す。ここで、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。なお、比較部５００は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。
　なお、コンパレータ５１０は上限側コンパレータの一例であり、コンパレータ５２０は下限側コンパレータの一例である。
　図１０は、微分器３４０、セレクタ４１０、およびコンパレータ５１０の一構成例を示す回路図である。
　微分器３４０は、コンデンサ３４１、コンデンサ３４３、ｐＭＯＳトランジスタ３４５、ｐＭＯＳトランジスタ３４６、ｎＭＯＳトランジスタ３４７を備える。ｐＭＯＳトランジスタ３４５とｎＭＯＳトランジスタ３４７は、ｐＭＯＳトランジスタ３４５を電源側として、電源端子と接地端子との間において直列に接続される。これらのｐＭＯＳトランジスタ３４５とｎＭＯＳトランジスタ３４７のゲートと、バッファ３３０との間にコンデンサ３４１が挿入される。ｐＭＯＳトランジスタ３４５とｎＭＯＳトランジスタ３４７の接続点は、セレクタ４１０に接続される。この接続構成により、ｐＭＯＳトランジスタ３４５とｎＭＯＳトランジスタ３４７は、インバータ３４２として機能する。
　ｐＭＯＳトランジスタ３４５とｎＭＯＳトランジスタ３４７の接続点と、コンデンサ３４１との間において、コンデンサ３４３とｐＭＯＳトランジスタ３４６とが並列に接続される。このｐＭＯＳトランジスタ３４６は、スイッチ３４４として機能する。
　セレクタ４１０には、複数のｐＭＯＳトランジスタ４１１が配置される。ｐＭＯＳトランジスタ４１１は、微分器３４０ごとに配置される。
　ｐＭＯＳトランジスタ４１１は、対応する微分器３４０とコンパレータ５１０との間に挿入される。ｐＭＯＳトランジスタ４１１のゲートのそれぞれには、個別に選択信号ＳＥＬが入力される。ｍ個目のｐＭＯＳトランジスタ４１１の選択信号ＳＥＬをＳＥＬｍとする。これらの選択信号ＳＥＬにより、行駆動回路２５１は、Ｍ個のｐＭＯＳトランジスタ４１１のいずれかをオン状態に制御し、残りをオフ状態に制御することができる。そして、オン状態のｐＭＯＳトランジスタ４１１を介して、微分信号Ｓｏｕｔ＋が選択された信号としてコンパレータ５１０に出力される。なお、セレクタ４２０の回路構成は、セレクタ４１０と同様である。
　コンパレータ５１０は、ｐＭＯＳトランジスタ５１１とｎＭＯＳトランジスタ５１２を備える。ｐＭＯＳトランジスタ５１１とｎＭＯＳトランジスタ５１２は、電源端子と接地端子との間において直列に接続される。また、ｐＭＯＳトランジスタ５１１のゲートに微分信号Ｓｏｕｔ＋が入力され、ｎＭＯＳトランジスタ５１２のゲートには、上限閾値Ｖｒｅｆｐの電圧が入力される。ｐＭＯＳトランジスタ５１１とｎＭＯＳトランジスタ５１２の接続点からは、検出信号ＤＥＴ＋が出力される。なお、コンパレータ５２０の回路構成は、コンパレータ５１０と同様である。
　なお、微分器３４０、セレクタ４１０とコンパレータ５１０のそれぞれの回路構成は、図７を参照して説明した機能を有するものであれば、図１０に例示したものに限定されない。例えば、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを入れ替えることができる。
　図１１は、行駆動回路２５１の制御の一例を示すタイミングチャートである。タイミングＴ０において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目を選択し、その行の微分器３４０を駆動する。この行駆動信号Ｌ１により１行目の微分器３４０内のコンデンサ３４３が初期化される。行駆動回路２５１は、選択信号ＳＥＬ１により、共有ブロック２２１内の２行×２列のうち左上を一定期間に亘って選択し、選択部４００を駆動する。これにより、１行目の奇数列においてアドレスイベントの有無が検出される。
　次にタイミングＴ１において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目の微分器３４０を再度、駆動する。行駆動回路２５１は、選択信号ＳＥＬ２により、共有ブロック２２１内の２行×２列のうち右上を一定期間に亘って選択する。これにより、１行目の偶数列においてアドレスイベントの有無が検出される。
　タイミングＴ２において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を駆動する。この行駆動信号Ｌ２により２行目の微分器３４０内のコンデンサ３４３が初期化される。行駆動回路２５１は、選択信号ＳＥＬ３により、共有ブロック２２１内の２行×２列のうち左下を一定期間に亘って選択する。これにより、２行目の奇数列においてアドレスイベントの有無が検出される。
　続いてタイミングＴ３において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を再度、駆動する。行駆動回路２５１は、選択信号ＳＥＬ４により、共有ブロック２２１内の２行×２列のうち右下を一定期間に亘って選択する。これにより、２行目の偶数列においてアドレスイベントの有無が検出される。
　以下、同様に行駆動回路２５１は、対数応答部３１０を配列した行を順に選択し、選択した行を行駆動信号により駆動する。行駆動回路２５１は、行を選択するたびに、選択した行の共有ブロック２２１内の検出画素３００のそれぞれを選択信号により順に選択する。例えば、共有ブロック２２１内に２行×２列の検出画素３００が配列される場合、行が選択されるたびに、その行内の奇数列と偶数列とが順に選択される。
　なお、行駆動回路２５１は、共有ブロック２２１を配列した行、換言すれば、対数応答部３１０の２行分を順に選択することもできる。この場合には、行が選択されるたびに、その行の共有ブロック２２１内の４つの検出画素が順に選択される。
　図１２は、検出画素３００および検出回路３０５の一構成例を示すブロック図である。共有ブロック２２１内の複数の対数応答部３１０により共有される検出ブロック３２０のうち、選択部４００、比較部５００および転送回路３６０からなる回路を検出回路３０５とする。また、対数応答部３１０、バッファ３３０および微分器３４０からなる回路を、検出画素３００とする。同図に例示するように、複数の検出画素３００により検出回路３０５が共有される。
　検出回路３０５を共有する複数の検出画素３００のそれぞれは、光電流の対数値に応じた電圧信号を生成する。そして、検出画素３００のそれぞれは、行駆動信号に従って電圧信号の変化量を示す微分信号Ｓｉｎを検出回路３０５に出力する。検出画素３００のそれぞれにおいて、対数値に応じた電圧信号は、対数応答部３１０により生成され、微分信号は、微分器３４０により生成される。
　検出回路３０５内のセレクタ４１０とセレクタ４２０には、選択信号ＳＥＬ１や選択信号ＳＥＬ２などの選択信号が共通に入力される。検出回路３０５は、複数の検出画素３００のうち、選択信号の示す検出画素の微分信号、すなわち、変化量を選択し、その変化量が所定の閾値を超えるか否かを検出する。そして、検出回路３０５は、列駆動信号に従って検出信号を信号処理回路２４０に転送する。検出回路３０５において、微分信号は選択部４００により選択され、閾値との比較は、比較部５００により行われる。また、検出信号は、転送回路３６０により転送される。
　ここで、一般的なＤＶＳでは、比較部５００および転送回路３６０は、対数応答部３１０、バッファ３３０および微分器３４０とともに検出画素ごとに配置される。これに対して、比較部５００および転送回路３６０を含む検出回路３０５を複数の検出画素３００が共有する上述の構成では、共有しない場合と比較して、撮像素子２００の回路規模を削減することができる。これにより、画素の微細化が容易となる。
　特に、積層構造を採用する場合、検出回路３０５を共有しない一般的な構成では、受光チップ２０１より検出チップ２０２の方が、回路規模が大きくなる。このため、検出チップ２０２側の回路により、画素の密度が制限され、画素の微細化が困難となる。しかしながら、複数の検出画素３００が検出回路３０５を共有することにより、検出チップ２０２の回路規模を削減し、画素を容易に微細化することができる。
　なお、検出画素３００ごとにバッファ３３０を配置しているが、この構成に限定されず、バッファ３３０を設けない構成とすることもできる。
　対数応答部３１０の光電変換素子３１１、ｎＭＯＳトランジスタ３１２、およびｎＭＯＳトランジスタ３１３を、受光チップ２０１に配置し、ｐＭＯＳトランジスタ３１４以降を検出チップ２０２に配置しているが、この構成に限定されない。例えば、光電変換素子３１１のみを受光チップ２０１に配置し、それ以外を検出チップ２０２に配置することもできる。
　対数応答部３１０のみを受光チップ２０１に配置し、バッファ３３０以降を検出チップ２０２に配置することもできる。対数応答部３１０とバッファ３３０を受光チップ２０１に配置し、微分器３４０以降を検出チップ２０２に配置することもできる。対数応答部３１０、バッファ３３０および微分器３４０を受光チップ２０１に配置し、検出回路３０５以降を検出チップ２０２に配置することもできる。選択部４００までを受光チップ２０１に配置し、比較部５００以降を検出チップ２０２に配置することもできる。
　＜撮像素子の動作例＞
　図１３は、撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。
　行駆動回路２５１は、いずれかの行を選択する（ステップＳ９０１）。そして、行駆動回路２５１は、選択した行において、それぞれの共有ブロック２２１内の検出画素３００のいずれかを選択して駆動する（ステップＳ９０２）。検出回路３０５は、選択された検出画素３００において、アドレスイベントの有無を検出する（ステップＳ９０３）。ステップＳ９０３の後に、撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。
　このように、アドレスイベントの有無を検出する検出回路３０５を複数の検出画素３００が共有するため、検出回路３０５を共有しない場合よりも回路規模を削減することができる。これにより、検出画素３００の微細化が容易となる。
　＜撮像素子の断面構成例＞
　図２を参照して説明したように、撮像素子２００は、受光チップ２０１と検出チップ２０２が積層された構成とされている。図１４は、第１の実施の形態における撮像素子２００ａの断面構成例を示す図である。
　図中下側が受光チップ２０１であり、図中上側に、検出チップ２０２が積層されている。図１４では、図中下側が、入射面側となる。
　受光チップ２０１は、図中下から順に、オンチップレンズ層６０１、カラーフィルタ層６０２、光電変換素子層６０３、および配線層６０４が積層されている。光電変換素子層６０３には、光電変換素子３１１が形成され、光電変換素子３１１間には、隣接する画素に光が漏れ込まないようにするための画素間分離部６０５が形成されている。配線層６０４には、ｎＭＯＳトランジスタ３１３（図６）などのゲートや、複数の配線（不図示）が形成されている。
　検出チップ２０２は、１つの半導体層として形成されているが、１枚の半導体基板の表面と裏面に、それぞれ容量素子やトランジスタなどのデバイスが形成された層である。ここでは、検出チップ２０２の図中下側を裏面とし、裏面側の領域を裏面領域７０１ａとする。同様に図中上側を表面とし、表面側の領域を表面領域７０２ａと記載する。
　裏面領域７０１ａと表面領域７０２ａには、それぞれ、検出チップ２０２に含まれる複数のトランジスタなどのデバイスが形成されている。すなわち、図１４に示した撮像素子２００の検出チップ２０２は、半導体基板の両面のそれぞれに素子を設けた構成とされている。半導体基板の両面にそれぞれ設けられた素子を分離するために、裏面領域７０１ａと表面領域７０２ａとの間には、分離層７０３ａが設けられている。
　分離層７０３ａは、絶縁膜または注入層により、電気的に裏面領域７０１ａと表面領域７０２ａを分離できる構成であれば良い。
　このように、半導体基板の両面に素子を設けた構成とすることで、面積効率を高め画素微細化をさらに進めることができる。
　一般的なＤＶＳでは、比較部５００および転送回路３６０は、対数応答部３１０、バッファ３３０および微分器３４０とともに検出画素ごとに配置される。よって、受光チップ２０１より検出チップ２０２の方が、回路規模が大きくなる傾向にある。このため、検出チップ２０２側の回路により、画素の密度が制限され、画素の微細化が困難となる。
　本技術によれば、1枚の半導体基板の両面にそれぞれ素子を配置することができ、面積効率を高めた素子の配置とすることができる。よって、一般的なＤＶＳに本技術を適用することで、受光チップ２０１の画素の密度を制限しなくても、回路規模が大きい検出チップ２０２を、受光チップ２０１と同程度の大きさとし、積層することができる。
　上記したように、比較部５００および転送回路３６０を含む検出回路３０５を複数の検出画素３００が共有する構成を適用した場合、共有しない場合と比較して、撮像素子２００の回路規模を削減することができる。よって、検出回路３０５を複数の検出画素３００が共有する構成とした場合、検出チップ２０２をより小型化することができ、画素の微細化が容易となる。
　図１４に示した例では、裏面領域７０１ａには、素子７１１－１、素子７１１－２、素子７１１－３が形成されている。表面領域７０２ａには、素子７２１－１、素子７２１－２，素子７２１－３が形成されている。以下の説明において、素子７１１－１乃至７１１－３を個々に区別する必要がない場合、単に素子７１１と記述する。他の部分も同様に記述する。
　図１４では、一例として、素子７１１－１はPwell領域を有する素子であり、素子７１１－２と素子７１１－３はNwell領域を有する素子である場合を記載している。素子７２１－１乃至素子７２１－３は、Nwell領域を有する素子である場合を記載している。図１４に示した例は一例であり限定を示す記載ではない。
　素子７１１－１に含まれるPwell領域は、ゲート７４１を介して配線７４２と接続されている。配線７４２には、コンタクト７３１－１が接続されている。コンタクト７３１－１が素子７１１－１と接続された構成とすることで、電気的に制御が行える構成とされている。他の素子７１１、素子７２１も、素子７１１－１と同様に、ゲートと配線が形成されており、コンタクトと接続されることで、電気的に制御が行える構成とされている。
　裏面領域７０１ａに形成されている素子７１１－２と素子７１１－３には、コンタクト７３１－４が接続されている。表面領域７０２ａに形成されている素子７２１－１には、コンタクト７３１－２が接続され、素子７２１－２には、コンタクト７３１－３が接続されている。コンタクト７３１－５は、受光チップ２０１に形成されている所定のゲートに接続されている。
　コンタクト７３１－１とコンタクト７３１－２は、電極７５１－１と接続され、コンタクト７３１－３乃至７３１－５は、電極７５１－２と接続されている。電極７５１－１と電極７５１－２は、図示されていない他のチップなどと接続される端子として機能する。
　このように、裏面領域７０１ａと表面領域７０２ａにそれぞれ形成されている素子７１１，７２１は、コンタクト７３１により接続されている。受光チップ２０１と検出チップ２０２ａも、コンタクト７３１により接続されている。
　裏面領域７０１ａに形成されている素子７１１と表面領域７０２ａは、検出チップ２０２に含まれるトランジスタなどのスイッチング素子、容量素子、抵抗素子などである。裏面領域７０１ａと表面領域７０２ａにそれぞれ形成される素子は、例えば、一方の領域に、Ｓ値（サブスレッショルドスイング値（subthreshold swing value））が良いことが望まれる素子を形成し、他方の領域に、Ｓ値があまり良くなくても良い素子が形成されるようにすることができる。すなわちこの場合、裏面領域７０１ａと表面領域７０２ａには、Ｓ値特性が異なる素子が配置されているようにすることができる。
　例えば、１枚の半導体基板の両面に素子を形成する工程において、一方の面に素子を形成した後、他方の面に素子を形成する場合、先に形成した素子には、後で形成する素子を形成するときに熱がかかる可能性がある。熱が過剰にかかることで特性が変化するような素子は、後に素子を形成する面側に形成するようにし、そうではない素子は、先に素子を形成する面側に形成するようにしても良い。すなわちこの場合、裏面領域７０１ａと表面領域７０２ａには、熱特性が異なる素子が配置されているようにすることができる。
　裏面領域７０１ａと表面領域７０２ａにそれぞれ形成される素子は、例えば、一方に、低電圧駆動する素子を形成し、他方に、前記低電圧よりも高い電圧で駆動する素子が形成されるようにすることができる。すなわちこの場合、裏面領域７０１ａと表面領域７０２ａには、駆動電圧が異なる素子が配置されているようにすることができる。
　裏面領域７０１ａと表面領域７０２ａにそれぞれ形成される素子は、例えば、一方に、ゲート付近の界面順位が低ノイズの素子を形成し、他方に、前記低ノイズよりも高いノイズが発生する可能性のある素子が形成されるようにすることができる。すなわちこの場合、裏面領域７０１ａと表面領域７０２ａには、ゲート界面準位が異なる素子が配置されているようにすることができる。
　図１４に示した撮像素子２２０ａは、２枚の半導体基板で３層のデバイス層が形成されている。
　このように、１枚の半導体基板の両面にそれぞれ素子を形成することで、検出チップ２０２に含まれる素子をより効率良く収めることができるようになり、撮像素子２００をより小型化することができる。
　＜第２の実施の形態における撮像素子の断面構成例＞
　図１５は、第２の実施の形態における撮像素子２００ｂの断面構成例を示す図である。
　図１５に示した撮像素子２００ｂは、受光チップ２０１ｂと検出チップ２０２ｂを、配線層同士で直接接合されている点が第１の実施の形態における撮像素子２００ａと異なる。図１５に示した撮像素子２００ｂも、図１４に示した撮像素子２００ａと同じく、２枚の半導体基板で３層のデバイス層が形成されている。
　受光チップ２０１ｂの表面側には、検出チップ２０２ｂと接合するための端子（配線）６１１－１乃至６１１－３が備えられている。検出チップ２０２ｂの裏面側にも、受光チップ２０１ｂと接続するための端子（配線）７７１－１乃至７７１－３が備えられている。受光チップ２０１ｂの端子６１１－１、端子６１１－２、端子６１１－３のそれぞれが、検出チップ２０２ｂの端子７７１－１、端子７７１－２、端子７７１－３と接続されている。
　このように、チップ同士が直接的に接合する構成とすることもできる。
　撮像素子２００ｂの検出チップ２０２ｂは、第１の実施の形態における撮像素子２００ａの検出チップ２０２ａと同じく、１枚の半導体基板の両面のそれぞれに、素子が形成されている。検出チップ２０２ｂの裏面側には裏面領域７０１ｂが形成され、表面側には表面領域７０２ｂが形成されている。裏面領域７０１ｂと表面領域７０２ｂとの間には、電気的に素子を分離するための分離層７０３ｂが形成されている。
　図１５に示した検出チップ２０２ｂの裏面領域７０１ｂには、図１４に示した検出チップ２０２ａの表面領域７０２ａに形成されていた素子が形成されている。すなわち、図１５に示した検出チップ２０２ｂの裏面領域７０１ｂには、素子７２１－１、素子７２１－２、素子７２１－３が形成されている。
　図１５に示した検出チップ２０２ｂの表面領域７０２ｂには、図１４に示した検出チップ２０２ａの裏面領域７０１ａに形成されていた素子が形成されている。すなわち、図１５に示した検出チップ２０２ｂの表面領域７０２ｂには、素子７１１－１、素子７１１－２、素子７１１－３が形成されている。
　このように、検出チップ２０２の裏面領域７０１に形成される素子や、表面領域７０２に形成される素子は、検出チップ２０２に含まれる素子であれば良く、形成される素子に制限はない。
　図１５に示した検出チップ２０２ｂの素子７２１－１は、コンタクト７８１－１を介して、端子７７１－１と接続されている。素子７２１－２は、コンタクト７８１－２を介して、端子７７１－２と接続され、素子７２１－３は、コンタクト７８１－３を介して、端子７７１－３と接続されている。
　図１５に示した検出チップ２０２ｂの素子７１１－１は、コンタクト７８１－４を介して、端子７９１－１と接続されている。素子７１１－２と素子７１１－３は、共有の配線とコンタクト７８１－５を介して端子７９１－２と接続されている。
　このように、１枚の半導体基板の両面に素子が形成された検出チップ２０２ｂと受光チップ２０１ｂとは、それぞれのチップの面に設けられている端子同士を直接接合することで、接続される構成としても良い。
　第２の実施の形態においても第１の実施の形態と同じく、１枚の半導体基板の両面にそれぞれ素子を形成することで、検出チップ２０２に含まれる素子をより効率良く収めることができるようになり、撮像素子２００をより小型化することができる。
　＜第３の実施の形態における撮像素子の断面構成例＞
　図１６は、第３の実施の形態における撮像素子２００ｃの断面構成例を示す図である。
　図１６に示した撮像素子２００ｃは、受光チップ２０１に積層される検出チップ２０２ｃが、２層の半導体層７０１ｃと半導体層７０２ｃである点が、第１，第２の実施の形態における撮像素子２００ａ，ｂと異なる。半導体層７０１ｃは、例えば第１の実施の形態における裏面領域７０１ａに該当し、半導体層７０２ｃは、表面領域７０２ａに該当する。
　半導体層７０１ｃには、Nwell領域を含む構成とされた素子８１１－１乃至８１１－３が形成されている。半導体層７０２ｃには、Pwell領域を含む構成とされた素子８２１－１乃至８２１－３が形成されている。半導体層７０１ｃの素子８１１－１と半導体層７０２ｃの素子８２１－１は、コンタクト８３１－１、コンタクト８３１－２、配線８３２－１を介して接続されている。
　半導体層７０１ｃの素子８１１－２、素子８１１－３と半導体層７０２ｃの素子８２１－２、素子８２１－３は、コンタクト８３１－３、コンタクト８３１－４、配線８３２－２を介して接続されている。コンタクト８３１－５は、受光チップ２０１に形成されている所定のトランジスタのゲートと検出チップ２０２ｃに形成されている配線８３２－３に接続されている。
　このような素子やコンタクトを含む半導体層７０１ｃと半導体層７０２ｃが接合面で接合され、その半導体層７０１ｃと半導体層７０２ｃが接合された検出チップ２０２ｃと受光チップ２０１が接合されている。第３の実施の形態における撮像素子２００ｃは、３枚の半導体基板で、３層のデバイス層が形成されている。
　このように、検出チップ２０２ｃを、２層の半導体層７０１ｃ，７０２ｃで形成することもできる。半導体層７０１ｃと半導体層７０２ｃにそれぞれ形成される素子は、特性の異なる素子とすることができる。特性の異なる素子とは、例えば、熱耐性のある素子とそれ以外の素子、Ｓ値の悪い特性でも許容範囲とされる素子とそれ以外の素子、低ゲート界面順位が低ノイズの素子とそれ以外の素子とすることができる。
　＜第４の実施の形態における撮像素子の断面構成例＞
　図１７は、第４の実施の形態における撮像素子２００ｄの断面構成例を示す図である。
　第４の実施の形態における撮像素子２００ｄは、第１の実施の形態と同じく、１枚の半導体基板の両面に素子が形成されている半導体基板を含む点で第１の実施形態と同じである。さらに、第４の実施の形態における撮像素子２００ｄは、検出チップ２０２ｄにさらに他の半導体基板９０１が積層された構成とされている点が、第１の実施の形態と異なる。
　撮像素子２００ｄの検出チップ２０２ｄは、１枚の半導体基板の両面のそれぞれに、素子が形成されている。検出チップ２０２ｄの裏面側には裏面領域７０１ｄが形成され、表面側には表面領域７０２ｄが形成されている。裏面領域７０１ｄと表面領域７０２ｄとの間には、電気的に素子を分離するための分離層７０３ｄが形成されている。
　図１７に示した検出チップ２０２ｄの裏面領域７０１ｄには、素子８５１－１、素子８５１－２、素子８５１－３が形成されている。検出チップ２０２ｄの表面領域７０２ｄには、素子８６１－１、素子８６１－２、素子８６１－３が形成されている。
　図１７に示した検出チップ２０２ｄの素子８５１－１と素子８５１－２は、共有の配線とコンタクト８７１－１を介して端子（配線）８７２－１と接続されている。端子（配線）８７２－１には、素子８６１－１も、コンタクト８７１－２を介して接続されている。素子８５１－３は、コンタクト８７１－４を介して、端子８７２－２と接続されている。端子８７２－２には、素子８６１－３も、コンタクト８７１－３を介して接続されている。
　受光チップ２０１の所定のゲートは、コンタクト８７１－５を介して端子（配線）８７２－３と接続されている。端子８７２－１乃至８７２－３は、検出チップ２０２ｄの表面に形成されている。端子８７２－１乃至８７２－３のそれぞれは、半導体基板９０１の裏面に形成されている端子（配線）８８１－１乃至８８１－３と接続されている。
　半導体基板９０１には、素子８８３－１乃至８８３－３が形成されている。素子８８３－１は、コンタクト８８２－２を介して端子８７２－１と接続されている。端子８７２－１には、半導体基板９０１外のチップなどと接続するためのコンタクト８８２－１も接続されている。素子８８３－３は、コンタクト８８２－３を介して端子８８１－２と接続されている。
　図１７に示した撮像素子２００ｄの受光チップ２０１と検出チップ２０２ｄは、コンタクトを介して接続されている。検出チップ２０２ｄと半導体基板９０１は、基板同士が直接的に接合する構成とされている。撮像素子２００ｄは、３枚の半導体基板で４層のデバイス層を形成している構成とされている。
　第４の実施の形態においても、第１の実施の形態と同じく、１枚の半導体基板の両面にそれぞれ素子を形成することで、検出チップ２０２に含まれる素子をより効率良く収めることができるようになり、撮像素子２００をより小型化することができる。
　なお、半導体基板９０１も、検出チップ２０２ｄと同じく、１枚の半導体基板の両面にそれぞれ素子が形成された構成、換言すれば、１枚の半導体基板に２層のデバイス層が形成されている構成でも良い。
　１枚の半導体基板に２層のデバイス層が形成されている半導体基板が、複数枚積層されている構成とする場合も、本技術の適用範囲である。
　＜第５の実施の形態における撮像素子の断面構成例＞
　図１８は、第５の実施の形態における撮像素子２００ｅの断面構成例を示す図である。
　第５の実施の形態における撮像素子２００ｅは、受光チップ２０１ｅと検出チップ２０２ｅが直接的に接合されている点が、第４の実施の形態の撮像素子２００ｄと異なり、他の点は同様である。
　受光チップ２０１ｅは、表面に端子（配線）９１２が設けられており、端子９１２は、コンタクト９１１を介して所定のゲートと接続されている。端子９１２は、検出チップ２０２ｅの裏面に形成されている端子（配線）９１３と接合されている。端子９１３には、コンタクト９１４が接続されている。
　図１８に示した撮像素子２００ｅの受光チップ２０１ｅと検出チップ２０２ｅは、チップ同士が直接的に接合する構成とされている。検出チップ２０２ｅと半導体基板９０１は、基板同士が直接的に接合する構成とされている。撮像素子２００ｅは、３枚の半導体基板で４層のデバイス層を形成している構成とされている。
　第５の実施の形態においても、第１の実施の形態と同じく、１枚の半導体基板の両面にそれぞれ素子を形成することで、検出チップ２０２に含まれる素子をより効率良く収めることができるようになり、撮像素子２００をより小型化することができる。
　上述した第１乃至第５の実施の形態における撮像素子２００は、ＤＶＳに用いられる場合を例に挙げて説明したが、ＤＶＳ以外にも本技術は適用できる。例えば、画像を撮像するカメラなどの撮像装置に用いられる撮像素子に対して、本技術を適用することもできる。
　＜移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１９は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１９に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１９の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２０は、撮像部１２０３１の設置位置の例を示す図である。
　図２０では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
　撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２０には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本技術は以下のような構成も取ることができる。
（１）
　光電流の対数値に応じた電圧信号を生成する複数の検出画素を含む第１の基板と、
　前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路を含む第２の基板と
　が積層され、
　前記第２の基板の裏面側の第１の領域と表面側の第２の領域のそれぞれに前記検出回路を構成する素子が配置されている
　撮像素子。
（２）
　前記第１の領域と前記第２の領域との間に、前記第１の領域と前記第２の領域を電気的に分離する分離層をさらに備える
　前記（１）に記載の撮像素子。
（３）
　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、Ｓ値特性が異なる
　前記（１）または（２）に記載の撮像素子。
（４）
　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、熱耐性が異なる
　前記（１）乃至（３）のいずれかに記載の撮像素子。
（５）
　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、駆動電圧が異なる
　前記（１）乃至（４）のいずれかに記載の撮像素子。
（６）
　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、ゲートの界面順位が異なる
　前記（１）乃至（５）のいずれかに記載の撮像素子。
（７）
　前記第１の基板内の素子と前記第２の基板内の素子はコンタクトにより接続されている
　前記（１）乃至（６）のいずれかに記載の撮像素子。
（８）
　前記第１の基板に設けられている配線と前記第２の基板に設けられている配線が接合されている
　前記（１）乃至（６）のいずれかに記載の撮像素子。
（９）
　前記第２の基板に第３の基板がさらに積層されている
　前記（１）乃至（８）のいずれかに記載の撮像素子。
（１０）
　前記第２の基板に設けられている配線と前記第３の基板に設けられている配線が接合されている
　前記（９）に記載の撮像素子。
（１１）
　光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
　前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、
　前記検出回路の検出結果を示す検出信号を処理する信号処理部と
　を備え、
　前記検出回路を含む基板の裏面側の領域と表面側の領域のそれぞれに前記検出回路を構成する素子が配置されている
　撮像装置。
　１００　撮像装置，　１１０　光学部，　１２０　記録部，　１３０　制御部，　２００　撮像素子，　２０１　受光チップ，　２０２　検出チップ，　２０９　信号線，　２１１　ビア配置部，　２１２　ビア配置部，　２１３　ビア配置部，　２２０　受光部，　２２１　共有ブロック，　２３１　ビア配置部，　２３２　ビア配置部，　２３３　ビア配置部，　２４０　信号処理回路，　２５１　行駆動回路，　２５２　列駆動回路，　２６０　アドレスイベント検出部，　３００　検出画素，　３０５　検出回路，　３１０　対数応答部，　３１１　光電変換素子，　３１２　トランジスタ，　３１３　トランジスタ，　３１４　トランジスタ，　３２０　検出ブロック，　３３０　バッファ，　３４０　微分器，　３４１　コンデンサ，　３４２　インバータ，　３４３　コンデンサ，　３４４　スイッチ，　３４５　ｐＭＯＳトランジスタ，　３４６　ｐＭＯＳトランジスタ，　３４７　ｎＭＯＳトランジスタ，　３６０　転送回路，　４００　選択部，　４１０　セレクタ，　４１１　ｐＭＯＳトランジスタ，　４２０　セレクタ，　５００　比較部，　５１０　コンパレータ，　５１１　ｐＭＯＳトランジスタ，　５１２　ｎＭＯＳトランジスタ，　５２０　コンパレータ，　６０１　オンチップレンズ層，　６０２　カラーフィルタ層，　６０３　光電変換素子層，　６０４　配線層，　６０５　画素間分離部，　６１１　端子，　７０１　裏面領域，　７０２　表面領域，　７０３　分離層，　７１１　素子，　７２１　素子，　７３１　コンタクト，　７４１　ゲート，　７４２　配線，　７５１　電極，　７７１　端子，　７８１　コンタクト，　７９１　端子，　８１１　素子，　８２１　素子，　８３１　コンタクト，　８５１　素子，　８６１　素子，　８７１　コンタクト，　８７２　端子，　８８１　端子，　８８２　コンタクト，　８８３　素子，　９０１　半導体基板，　９１１　コンタクト，　９１２　端子，　９１３　端子，　９１４　コンタクト

Claims (11)

  1. 　光電流の対数値に応じた電圧信号を生成する複数の検出画素を含む第１の基板と、
    　前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路を含む第２の基板と
    　が積層され、
    　前記第２の基板の裏面側の第１の領域と表面側の第２の領域のそれぞれに前記検出回路を構成する素子が配置されている
    　撮像素子。
  2. 　前記第１の領域と前記第２の領域との間に、前記第１の領域と前記第２の領域を電気的に分離する分離層をさらに備える
    　請求項１に記載の撮像素子。
  3. 　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、Ｓ値特性が異なる
    　請求項１に記載の撮像素子。
  4. 　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、熱耐性が異なる
    　請求項１に記載の撮像素子。
  5. 　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、駆動電圧が異なる
    　請求項１に記載の撮像素子。
  6. 　前記第１の領域に配置されている素子と前記第２の領域に配置されている素子は、ゲートの界面順位が異なる
    　請求項１に記載の撮像素子。
  7. 　前記第１の基板内の素子と前記第２の基板内の素子はコンタクトにより接続されている
    　請求項１に記載の撮像素子。
  8. 　前記第１の基板に設けられている配線と前記第２の基板に設けられている配線が接合されている
    　請求項１に記載の撮像素子。
  9. 　前記第２の基板に第３の基板がさらに積層されている
    　請求項１に記載の撮像素子。
  10. 　前記第２の基板に設けられている配線と前記第３の基板に設けられている配線が接合されている
    　請求項９に記載の撮像素子。
  11. 　光電流の対数値に応じた電圧信号を各々が生成する複数の検出画素と、
    　前記複数の検出画素のうち、入力された選択信号の示す検出画素の前記電圧信号の変化量が所定の閾値を超えたか否かを検出する検出回路と、
    　前記検出回路の検出結果を示す検出信号を処理する信号処理部と
    　を備え、
    　前記検出回路を含む基板の裏面側の領域と表面側の領域のそれぞれに前記検出回路を構成する素子が配置されている
    　撮像装置。
PCT/JP2021/048958 2021-01-22 2021-12-28 撮像素子、撮像装置 Ceased WO2022158278A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/261,364 US12563317B2 (en) 2021-01-22 2021-12-28 Imaging element and imaging device
CN202180089457.2A CN116745916A (zh) 2021-01-22 2021-12-28 摄像元件和摄像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-008506 2021-01-22
JP2021008506A JP2022112642A (ja) 2021-01-22 2021-01-22 撮像素子、撮像装置

Publications (1)

Publication Number Publication Date
WO2022158278A1 true WO2022158278A1 (ja) 2022-07-28

Family

ID=82548791

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/048958 Ceased WO2022158278A1 (ja) 2021-01-22 2021-12-28 撮像素子、撮像装置

Country Status (4)

Country Link
US (1) US12563317B2 (ja)
JP (1) JP2022112642A (ja)
CN (1) CN116745916A (ja)
WO (1) WO2022158278A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202446087A (zh) * 2023-03-29 2024-11-16 日商索尼半導體解決方案公司 光檢測裝置及電子機器
CN121241578A (zh) * 2023-05-26 2025-12-30 索尼半导体解决方案公司 固态摄像元件
WO2025229794A1 (ja) * 2024-05-01 2025-11-06 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195135A (ja) * 2018-05-02 2019-11-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP2020161993A (ja) * 2019-03-27 2020-10-01 ソニー株式会社 撮像システム及び物体認識システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331982B1 (ko) 2005-06-03 2013-11-25 우니페르지타에트 취리히 시간 의존적 이미지 데이터를 검출하기 위한 광 어레이
JP7029890B2 (ja) * 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
TWI879128B (zh) * 2018-01-23 2025-04-01 日商索尼半導體解決方案公司 光檢測裝置
US11574942B2 (en) * 2018-12-12 2023-02-07 Artilux, Inc. Semiconductor device with low dark noise

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195135A (ja) * 2018-05-02 2019-11-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP2020161993A (ja) * 2019-03-27 2020-10-01 ソニー株式会社 撮像システム及び物体認識システム

Also Published As

Publication number Publication date
JP2022112642A (ja) 2022-08-03
US20240064433A1 (en) 2024-02-22
CN116745916A (zh) 2023-09-12
US12563317B2 (en) 2026-02-24

Similar Documents

Publication Publication Date Title
US11490045B2 (en) Solid-state imaging device
CN111656770B (zh) 固态成像元件、成像装置及固态成像元件的控制方法
JP7611147B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11076148B2 (en) Solid-state image sensor, imaging apparatus, and method for controlling solid-state image sensor
WO2022158278A1 (ja) 撮像素子、撮像装置
JP7645260B2 (ja) 固体撮像装置及び撮像装置
WO2022064867A1 (ja) 固体撮像素子、および、撮像装置
WO2019187685A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2019176334A (ja) 固体撮像素子、テストシステム、および、固体撮像素子の制御方法
CN114830629A (zh) 固态成像元件和成像装置
WO2020071103A1 (ja) 半導体装置およびその製造方法、撮像素子
CN119769202A (zh) 光检测元件和电子设备
WO2024043068A1 (ja) 固体撮像素子および電子機器
JP2023032216A (ja) 光検出デバイスおよび光検出装置
JP2020017552A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2026064327A (ja) 電圧電流変換回路および撮像装置
WO2025110015A1 (ja) 光検出装置及び電子機器
WO2023032284A1 (ja) 固体撮像装置
CN117413529A (zh) 图像捕获装置及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21921379

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180089457.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18261364

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21921379

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 18261364

Country of ref document: US