WO2022131748A1 - 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법 - Google Patents

무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법 Download PDF

Info

Publication number
WO2022131748A1
WO2022131748A1 PCT/KR2021/018970 KR2021018970W WO2022131748A1 WO 2022131748 A1 WO2022131748 A1 WO 2022131748A1 KR 2021018970 W KR2021018970 W KR 2021018970W WO 2022131748 A1 WO2022131748 A1 WO 2022131748A1
Authority
WO
WIPO (PCT)
Prior art keywords
input
unit
amplifier
transistor
signal
Prior art date
Application number
PCT/KR2021/018970
Other languages
English (en)
French (fr)
Inventor
김진현
박현철
김기현
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Publication of WO2022131748A1 publication Critical patent/WO2022131748A1/ko
Priority to US18/210,433 priority Critical patent/US20230327626A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential

Definitions

  • the present disclosure generally relates to an apparatus for a transmission/reception signal, and more particularly, to an apparatus and method for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system.
  • the 5G communication system or the pre-5G communication system is called a 4G network beyond (beyond 4G network) communication system or a long term evolution (LTE) system after the (post LTE) system.
  • the 5G communication system is being considered for implementation in a very high frequency (mmWave) band (eg, such as a 60 gigabyte (60 GHz) band).
  • mmWave very high frequency
  • the 5G communication system beamforming, massive MIMO, full dimensional MIMO, FD-MIMO ), array antenna, analog beam-forming, and large scale antenna technologies are being discussed.
  • an evolved small cell an advanced small cell, a cloud radio access network (cloud radio access network, cloud RAN), and an ultra-dense network (ultra-dense network)
  • D2D device to device communication
  • wireless backhaul moving network
  • cooperative communication coordinated multi-points
  • CoMP coordinated multi-points
  • reception interference cancellation interference cancellation
  • FQAM frequency shift keying and quadrature amplitude modulation
  • SWSC sliding window superposition coding
  • ACM advanced coding modulation
  • FBMC filter bank multi carrier
  • NOMA non orthogonal multiple access
  • SCMA sparse code multiple access
  • a product equipped with multiple antennas is being developed to improve communication performance, and it is expected that equipment with a much larger number of antennas will be used by utilizing the Massive MIMO technology.
  • the number of antenna elements in a communication device increases, the number of RF components (eg, filters, etc.) inevitably increases accordingly.
  • the present disclosure provides an apparatus and method for efficiently amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system.
  • the present disclosure provides an apparatus and method capable of performing 180° phase shifting of an RF signal according to switching of each transistor in a wireless communication system and amplifying power of the RF signal at the same time.
  • the present disclosure provides an apparatus and method for selecting left and right transistors symmetrical in a wireless communication system as one input unit, and selecting two inputs among several input units by switching.
  • the present disclosure provides a structure for adding a transistor pair in a wireless communication system.
  • the present disclosure provides a structure for using a phase controller in a wireless communication system.
  • an apparatus includes a first amplifier for amplifying an input signal, a second amplifier connected to the first amplifier, and a second common gate structure for amplifying a signal output from the first amplifier.
  • an amplifying unit wherein the second amplifying unit includes a first input unit, a second input unit, a third input unit, and a fourth input unit, wherein one of the first input unit, the second input unit, the third input unit, and the fourth input unit Two input units may be connected to the first amplifying unit.
  • the first amplifier may include cross-coupled capacitors having a common source structure.
  • the first input unit and the second input unit may amplify the signal output from the first amplifier without inverting the phase.
  • the third input unit and the fourth input unit may amplify while inverting the phase of the signal output from the first amplifying unit.
  • a first side of the first input unit and the second input unit may be connected to a non-inverting output unit, and a second side may be connected to an inverted output unit.
  • first sides of the third input unit and the fourth input unit may be connected to an inverting output unit, and a second side may be connected to a non-inverting output unit.
  • the first input unit, the second input unit, the third input unit, and the fourth input unit may have different voltage gains.
  • At least one of the first input unit, the second input unit, the third input unit, and the fourth input unit may further separate the input unit to have different voltage gains.
  • the first input unit, the second input unit, the third input unit, and the fourth input unit each include a pair of transistors, and use a channel length for each of the pair of transistors. to control the voltage gain.
  • each of the pair of transistors is further divided to connect at least one of the divided transistors, and a voltage gain is controlled using a channel length for the connected divided transistors.
  • the apparatus and method according to various embodiments of the present disclosure minimize the area of the attenuation circuit and the power loss of the attenuation circuit compared to conventional methods by adding a transistor pair and using a phase controller, thereby improving overall RFIC performance can be improved
  • 1A is a diagram illustrating beam sweeping through a wireless communication chip in a wireless communication system according to various embodiments of the present disclosure
  • FIG. 1B illustrates a wireless communication system according to various embodiments of the present disclosure.
  • 1C illustrates an example of an antenna array in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 2A is a diagram illustrating a multi-chain type radio frequency integrated circuit (RFIC) in a wireless communication system according to various embodiments of the present disclosure.
  • RFIC radio frequency integrated circuit
  • FIG. 2B is a diagram for explaining the configuration of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal to improve performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure
  • FIG. 2C is a view for explaining the second amplifier and output unit of FIG. 2B among the configurations of a circuit for improving the performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure
  • FIG. 3 illustrates an implementation example of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal for improving the performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 4 illustrates another implementation example of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal for improving the performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 5 illustrates another implementation example of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal to improve performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • 6A illustrates a part of another implementation example of a circuit for controlling power and phase of a signal for improving performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • 6B illustrates a portion of another implementation example of a circuit for controlling power and phase of a signal for improving performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 7 is a flowchart illustrating a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 8 illustrates gain control performance of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 9 is a diagram illustrating phase control performance of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 10 is a diagram illustrating a change rate of a voltage gain during phase control of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system according to various embodiments of the present disclosure.
  • a phased array radio frequency integrated circuit (RFIC) development is actively underway. It is necessary to develop a power amplifier having high power, high efficiency, and high linearity within the RFIC.
  • a cascode or stacked structure may be applied, and in a millimeter wave band (eg, 28/39/60 GHz), gain, stability ), to improve power, differential and capacitor neutralization (Cneu) techniques may be applied, and the same technique may be applied to the implementation of a cascode/stack power amplifier.
  • Terms that refer to components of electronic devices used in the following description eg, a substrate, a plate, a print circuit board (PCB), a flexible PCB (FPCB), a module, an antenna, an antenna element, a circuit, a processor, Chip, component, device
  • terms referring to the shape of a part e.g., tuning member, tuning structure, tuning structure, structure, support, contact, protrusion, opening
  • terms referring to the connection between structures e.g., connection
  • term referring to circuit eg, transmission line, PCB, FPCB, signal line, feeding line, data line, RF signal line) , antenna line, RF path, RF module, RF circuit
  • circuit eg, transmission line, PCB, FPCB, signal line, feeding line, data line, RF signal line
  • antenna line, RF path, RF module, RF circuit are exemplified for convenience of description.
  • an expression of more than or less than may be used, but this is only a description for expressing an example. It's not about exclusion. Conditions described as 'more than' may be replaced with 'more than', conditions described as 'less than', and conditions described as 'more than and less than' may be replaced with 'more than and less than'.
  • 1A is a diagram illustrating beam sweeping through a wireless communication chip in a wireless communication system according to various embodiments of the present disclosure
  • a new method from the conventional wireless communication method should be considered.
  • the gain loss of a beam radiated through the electronic device may increase.
  • a multi-chain structure may be used to minimize a gain loss of a beam.
  • the electronic device may include at least one wireless communication chip 100 , and the at least one wireless communication chip 100 may generate four multi-chains.
  • the electronic device including the wireless communication chip 100 may form a beam and perform beam sweeping using the multi-chain generated through the wireless communication chip 100 .
  • Multi-chain may mean a plurality of RF (radio frequency) chains.
  • the number of multi-chains that can be created through one wireless communication chip 100 may be 16 or 32.
  • the electronic device may include four wireless communication chips, and each wireless communication chip included in the electronic device may generate 32 multi-chains.
  • FIG. 1B illustrates a wireless communication system according to various embodiments of the present disclosure.
  • the wireless communication environment of FIG. 1B illustrates the base station 110 and the terminal 120 as some of the nodes using a wireless channel.
  • the base station 110 is a network infrastructure that provides a wireless connection to the terminal 120 .
  • the base station 110 has coverage defined as a certain geographic area based on a distance capable of transmitting a signal.
  • MMU massive multiple input multiple output
  • AP base station
  • eNodeB eNodeB, eNB
  • AP base station
  • eNodeB eNodeB
  • eNB eNodeB
  • 5G node ratio 5G NodeB, NB
  • TRP transmission/reception point
  • access unit access unit
  • the base station 110 may transmit a downlink signal or receive an uplink signal.
  • the terminal 120 is a device used by a user and performs communication with the base station 110 through a wireless channel. In some cases, the terminal 120 may be operated without the user's involvement. That is, the terminal 120 is a device that performs machine type communication (MTC) and may not be carried by a user.
  • the terminal 120 includes 'user equipment (UE)', 'mobile station', 'subscriber station', 'customer premises equipment' (CPE) other than a terminal. , 'remote terminal', 'wireless terminal', 'electronic device', or 'vehicle (vehicle) terminal', 'user device' or equivalent technical It may be referred to by other terms that have a meaning.
  • FIG. 1C illustrates an example of an antenna array in a wireless communication system according to various embodiments of the present disclosure.
  • a beamforming technique is used as one of the techniques for mitigating propagation path loss and increasing the propagation distance of radio waves.
  • Beamforming in general, uses a plurality of antennas to concentrate the arrival area of radio waves or to increase the directivity of reception sensitivity in a specific direction. Accordingly, in order to form a beamforming coverage instead of using a single antenna to form a signal in an isotropic pattern, the base station 110 may include a plurality of antennas.
  • an antenna array including a plurality of antennas is described.
  • the example of the antenna array shown in FIG. 1C is only an example for describing embodiments of the present disclosure, and is not construed as limiting other embodiments of the present disclosure.
  • the base station 110 may include an antenna array 130 .
  • the base station 110 may include a Massive MIMO Unit (MMU) including the antenna array 130 .
  • MMU Massive MIMO Unit
  • Each antenna included in the antenna array 130 may be referred to as an array element or an antenna element.
  • the antenna array 130 is illustrated as a two-dimensional planar array, but this is only an example and does not limit other embodiments of the present disclosure.
  • the antenna array 130 may be configured in various forms, such as a linear array.
  • the antenna array may be referred to as a massive antenna array.
  • a major technology for improving the data capacity of 5G communication is beamforming technology using an antenna array connected to multiple RF paths.
  • the number of RF paths must be increased or the power per RF path must be increased.
  • Increasing the RF path causes the size of the product to become larger, and is currently at a level that cannot be increased any more due to space constraints in installing the actual base station equipment.
  • an antenna gain may be increased by connecting a plurality of antenna elements to the RF path using a splitter (or a divider).
  • the number of antennas (or antenna elements) of equipment eg, the base station 110 ) performing wireless communication is increasing.
  • the number of RF parts eg, amplifiers, filters
  • components for processing the RF signal received or transmitted through the antenna element increases, so that the number of components is increased while satisfying communication performance in configuring communication equipment. Gain and cost efficiency are essential.
  • the number of filters for processing a signal in each antenna element also increases.
  • the RF filter may include a circuit that performs filtering to transmit a radio signal of a desired frequency by forming resonance. That is, the RF filter may perform a function for selectively identifying a frequency.
  • This RF filter is an important component for selecting and attenuating a frequency, and is used in most communication equipment.
  • filters with many advantages in terms of miniaturization such as ceramic filters and bulk acoustic wave (BAW) filters. Filters are used in a number of communication equipment. Although ceramic filters and BAW filters can be used in MMU/small cells that require small power specifications, the use of cavity filters is continuously required for high-performance MMUs and all remote radio units (RRUs). Therefore, miniaturization/light weight and unit cost of the cavity filter are very important factors in securing the competitiveness of communication equipment.
  • FIG. 2A is a diagram illustrating a multi-chain type radio frequency integrated circuit (RFIC) in a wireless communication system according to various embodiments of the present disclosure.
  • RFIC radio frequency integrated circuit
  • the electronic device 200a may include first antenna arrays #1 and 201a including a first amplifier 205a for amplifying a signal received from a communication circuit.
  • the signal received from the communication circuit may be a radio frequency (RF) signal.
  • the signal distributor 213a may transmit the RF signal received from the communication circuit to each antenna array 215a.
  • each of the antenna arrays 215a may form a beam of a specific frequency band based on the RF signal distributed from the signal splitter 213a.
  • the specific frequency band may be a frequency band used in a 5G mobile communication system.
  • each antenna array 215a may form a beam having a center frequency of 60 GHz, 39 GHz, or 28 GHz.
  • the signal splitter 213a may operate as a signal combiner that combines RF signals received from each antenna array 215a.
  • the first antenna array 201a is a phase shifter (PS, 211a) for converting the phase of the RF signal distributed from the signal distributor 210a, selectively connecting the transmitting end and the receiving end A switch (SW) 207a, a first amplifier 205a connected to the transmitting end of the first antenna array 201a to amplify the power of an RF signal supplied from a communication circuit, and the first antenna array 201a
  • a second amplifier 203a connected to the output terminal to amplify power of an RF signal supplied from the outside of the electronic device 200a may be included.
  • the first amplifier 205a may be a power amplifier (PA) amplifier
  • the second amplifier 203a may be a low noise amplifier (LNA) amplifier
  • the second amplifier 203a has a small noise figure (NF), so that noise generated by the amplifier may be small.
  • the electronic device 200a may form a first chain through the first antenna array 201a and include a multi-chain structure through each antenna array 215a.
  • the electronic device 200a may form a first chain through the first antenna array 201a and include a multi-chain structure through each antenna array 215a.
  • the RF signal can perform 180° phase shifting according to the switching of each transistor and at the same time amplify the power of the RF signal can do.
  • the circuit for controlling the phase and power is between the first amplifier 205a and the first switch 207a 219a or between the second amplifier 203a and the first switch 207a. Although shown as being disposed between 217a, it is not limited to this location and may be disposed at other locations.
  • the circuit includes a first amplifying unit 210b and a second amplifying unit 220b.
  • the first amplifier 210b amplifies the input signal
  • the second amplifier 220b amplifies the signal output from the first amplifier 210b. That is, the first amplifier 210b and the second amplifier 220b form a cascode or stacked amplifier.
  • the first amplifier 210b is connected to the input terminal of the power amplifier, and the second amplifier 220b is connected to the output terminal of the power amplifier.
  • the first amplifier 210b and the second amplifier 220b may be differential amplifiers.
  • the first amplifier 210b may have a common source (CS) structure
  • the second amplifier 220b may have a common gate (CG) structure.
  • the first amplifier 210b has a structure according to a capacitor neutralization (Cneu) technique, that is, it may include cross-couple-capacitors. In this case, the first amplifier 210b may increase the gain of the entire amplifier circuit.
  • Cneu capacitor neutralization
  • FIG. 2C is a view for explaining the second amplifier and output unit of FIG. 2B among the configurations of a circuit for improving the performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure
  • the second amplifying unit 220b may include a first-side amplifying unit 211c and a second-side amplifying unit 213c
  • the output unit 230c may include a first-side output unit 231c. ) and a second-side output unit 233c.
  • the first-side amplifying unit 211c may include an amplifying unit a (221c) and an amplifying unit b (222c), and the second-side amplifying unit 213c is an amplifying unit c(223c) and an amplifying unit d ( 224c).
  • the element connected to the output terminal inside the second amplifying unit 220b by changing the element connected to the output terminal inside the second amplifying unit 220b, it is possible to amplify the input signal as well as to shift the phase of the input signal by 180°. Specifically, when the first-side amplifying unit 211c is connected to the second-side output unit 233c and the second-side amplifying unit 213c is connected to the first-side output unit 231c, the phase of the signal is inverted.
  • the amplification ratio of the input signal may be changed by changing the internal configuration of the internal element of the second amplifying unit 220b.
  • the amplification ratio of the input signal may be adjusted by changing the internal configuration of the second amplifying unit a(221c), amplifying unit d(224c), amplifying unit b(222c), and amplifying unit c(223c). .
  • the amplification ratio of the input signal may be changed by changing the element connected to the output terminal inside the second amplifying unit 220b.
  • a part of the amplification unit a (221c) is connected to the first output unit 231c and a part of the amplification unit d (224c) is connected to the second output unit 233c, and at the same time, the amplification unit b (222c) is connected.
  • a part of the amplification unit c (223c) is connected to the first output unit 231c to adjust the amplification ratio of the input signal.
  • FIG. 3 illustrates an implementation example of a circuit for controlling power and phase of a signal for improving performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • the first amplifier 340 is a differential amplifier having a common source structure and may include cross-couple-capacitors. Specifically, the first amplifier 340 may include a first transistor pair, and the first transistor pair may include a first transistor 342-1 and a second transistor 342-2.
  • the source terminals of the first transistor 342-1 and the second transistor 342-2 are grounded, and the gate terminals are the input terminals 344-1 and 344-2.
  • a drain terminal of the first transistor 342-1 is connected to one end of the first capacitor 346-1, and the other end of the first capacitor 346-1 is connected to the second transistor 342-2. may be connected to the gate terminal of
  • the drain terminal of the second transistor 342 - 2 is connected to one end of the second capacitor 346 - 2
  • the other end of the second capacitor 346 - 2 is the gate terminal of the first transistor 342-1 .
  • drain terminals of the first transistor 342-1 and the second transistor 342-2 may be output terminals of the first amplifier 340 and may be connected to input terminals of the second amplifier 350. .
  • the second amplifier 350 is a differential amplifier having a common gate structure.
  • the second amplifier 350 may include a second transistor pair 310 and a fifth transistor pair 330 .
  • the second transistor pair 310 may include a third transistor 312 - 1 and a fourth transistor 312 - 2 .
  • the fifth transistor pair 330 may include a ninth transistor 332 - 2 and a tenth transistor 332-1 .
  • Source terminals of the third transistor 312 - 1 and the fourth transistor 312 - 2 are input terminals of the second amplifier 350 and are connected to the first amplifier 340 , and drain terminals are output terminals of the second amplifier 350 . It may be connected to the first output terminal 352-1 of the second amplifying unit 350 .
  • bias voltages 314 - 1 and 314 - 2 for gain control may be applied to gate terminals of the third transistor 312 - 1 and the fourth transistor 312 - 2 , respectively.
  • source terminals of the ninth transistor 332 - 2 and the tenth transistor 332-1 are input terminals of the second amplifier 350 , and are connected to the first amplifier 340 , and drain terminals are output terminals.
  • bias voltages 334 - 2 and 334 - 1 for gain control may be applied to gate terminals of each of the ninth transistor 332 - 2 and the tenth transistor 332-1 .
  • the lengths of the channel widths of the third transistor 312-1 and the tenth transistor 332-1 may be assumed so that the voltage gain may be 1, and the voltage gain may be 2
  • the lengths of the channel widths of the fourth transistor 312 - 2 and the ninth transistor 332 - 2 may be assumed.
  • the length ratio of the numerical value is not limited to the predetermined embodiment, and may be applied in the same manner to all cases set for different length ratios.
  • the fourth transistor 312-2 and the ninth transistor 332 may be such that the length of the channel width of the third transistor 312-1 and the tenth transistor 332-1 may have a voltage gain of m.
  • the length of the channel width of -2) can be assumed so that the voltage gain can be n (m and n are arbitrary positive numbers).
  • the input signal may be amplified according to the channel width.
  • the signal received from the input power is amplified by the first amplifier 340
  • the amplitude of the signal amplified in the first amplifier 340 by the second amplifier 350 is It can be amplified by three times the size.
  • the first transistor 342-1 of the first amplifier 340 is to be connected to the third transistor 312-1 having a voltage gain of 1 and the fourth transistor 312-2 having a voltage gain of 2 can Also, the second transistor 342 - 2 of the first amplifier 340 may be connected to a tenth transistor 332-1 having a voltage gain of 1 and a ninth transistor 332 - 2 having a voltage gain of 2 .
  • the third transistor 312-1 is connected to the first output terminal 352-1 and the tenth transistor 332-1 is connected to the second output terminal 352-2 through the first amplifier unit
  • the magnitude of the signal output from 340 may be amplified by one time
  • the fourth transistor 312-2 is connected to the first output terminal 352-1
  • the ninth transistor 332-2 is connected to the second
  • the amplitude of the signal output from the first amplifier 340 may be amplified by two times. That is, the voltage gain of the entire circuit is a voltage gain of 1 through the third and tenth transistors 312-1 and 332-1 and a voltage of 2 through the fourth and ninth transistors 312-2 and 332-2. It may be 3 by adding the gain, and the input signal may be amplified by the size of 3 times.
  • the first amplifying unit 340 is connected to the second transistor pair 310 and the fifth transistor pair 330 of the second amplifying unit 350 instead of being connected to the phase control unit. It may be connected to 320 to shift the phase of the signal by 180° with amplification of the signal (phase shifting).
  • the phase controller 320 may include two pairs of transistor pairs. Source terminals of the two pairs of transistor pairs of the phase controller 320 may be connected to the first amplifier 340 . In this case, the signal may have a phase shift of 180°.
  • phase control unit 320 A detailed circuit configuration of the phase control unit 320 will be described in more detail below with reference to FIG. 4 .
  • FIG. 4 illustrates another implementation example of a circuit for controlling power and phase of a signal for improving performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • the first amplifying unit 420 is connected to the second amplifying unit 350 instead of being connected to the second transistor pair 310 and the fifth transistor pair 330 of the second amplifying unit 350 . It may be connected to the included phase controller 410 to perform 180° phase shifting with amplification of the input signal.
  • the phase control unit 410 included in the second amplifier 350 is a differential amplifier having a common gate structure, and may include a third transistor pair 410 - 1 and a fourth transistor pair 410 - 2 . have.
  • the third transistor pair 410 - 1 may include a fifth transistor 412-1 and a sixth transistor 412 - 2 .
  • the fourth transistor pair 410 - 2 may include a seventh transistor 414 - 2 and an eighth transistor 414 - 1 .
  • Source terminals of the fifth transistor 412-1 and the sixth transistor 412-2 are input terminals of the phase controller 410 and are connected to the first amplifier 420 , and drain terminals are output terminals of the second transistor. It may be connected to the second output terminal 416 - 2 of the phase controller 410 included in the amplifier 350 .
  • bias voltages 418 - 1 and 418 - 2 for gain control may be applied to gate terminals of each of the fifth transistor 412-1 and the sixth transistor 412 - 2 .
  • Source terminals of the seventh transistor 414 - 2 and the eighth transistor 414 - 1 are input terminals of the phase controller 410 , and are connected to the first amplifier 420 , and drain terminals are output terminals of the phase controller. It may be connected to the second output terminal 416 - 2 of the 410 . Also, bias voltages 418 - 4 and 418 - 3 for gain control may be applied to gate terminals of the seventh transistor 414 - 2 and the eighth transistor 414 - 1 .
  • the first-side amplifying unit 211c is the second-side outputting unit ( 233c) and when the second-side amplifying unit 213c is connected to the first-side output unit 231c, the phase of the signal may be inverted and amplified, and through this, not only amplification of the input signal but also the phase of the input signal can be converted by 180°.
  • the third transistor pair 410-1 (corresponding to the first-side amplifier 211c) is connected to the first output terminal 416-1 (corresponding to the first-side output unit 231c) and the fourth transistor The pair 410-2 (corresponding to the second-side amplification unit 213c) is connected to the second output terminal 416-2 (corresponding to the second-side output unit 233c) to invert the phase of the signal and amplify it and, through this, the phase of the input signal can be converted by 180°.
  • the lengths of the channel widths of the fifth transistor 412-1 and the eighth transistor 414-1 may be assumed so that the voltage gain may be 1, and the voltage gain may be 2
  • the lengths of the channel widths of the sixth transistor 412 - 2 and the seventh transistor 414 - 2 may be assumed to be there.
  • the length ratio of the numerical value is not limited to the predetermined embodiment, and may be applied in the same manner to all cases set for different length ratios.
  • the sixth transistor 412-2 and the seventh transistor 414 may be such that the lengths of the channel widths of the fifth transistor 412-1 and the eighth transistor 414-1 may have a voltage gain of m.
  • the length of the channel width of -2) can be assumed so that the voltage gain can be n (m and n are arbitrary positive numbers).
  • the input signal may be amplified according to the channel width.
  • the signal received from the input power sources 424-1 and 424-2 is amplified by the first amplifier 420, and the phase controller ( 410) may be amplified by three times the amplitude of the signal amplified by the first amplifying unit 420.
  • the first transistor 342-1 of the first amplifier 340 is to be connected to the fifth transistor 412-1 having a voltage gain of 1 and the sixth transistor 412-2 having a voltage gain of 2 can Also, the second transistor 342 - 2 of the first amplifier 340 may be connected to the eighth transistor 414 - 1 having a voltage gain of 1 and the seventh transistor 414 - 2 having a voltage gain of 2 .
  • the fifth transistor 412-1 is connected to the second output terminal 416-2 and the eighth transistor 414-1 is connected to the first output terminal 416-1 through the first amplification unit It is possible to amplify the signal output from 340 by one time and at the same time reverse the phase of the signal to amplify it, and the sixth transistor 412-2 is connected to the first output terminal 352-1 and the seventh transistor.
  • Reference numeral 414-2 amplifies the signal output from the phase included in the first amplifier 340 by two times through connection with the second output terminal, and at the same time inverts the phase of the signal to amplify it.
  • the voltage gain of the entire circuit is a voltage gain of 1 through the fifth and eighth transistors 412-1 and 414-1 and a voltage of 2 through the sixth and seventh transistors 412-2 and 414-2. It can be 3 plus the gain.
  • the input signal may be amplified by three times and at the same time the phase of the input signal may be changed by 180°.
  • phase control unit 410 included in the second amplifying unit 350 uses the phase control unit 410 included in the second amplifying unit 350 to convert the phase by 180° to minimize the area and loss than conventional methods, so that the entire RFIC performance can be improved.
  • FIG. 5 illustrates another implementation example of a circuit for controlling power and phase of a signal for improving performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • FIG. 5 assumes that any one of the two transistors of the second transistor pair and any one of the two transistors of the third transistor pair is selected and connected to the first amplifier, and a corresponding transistor is also connected to the other side.
  • FIG. 5 assumes that the third transistor of the second transistor pair and the sixth transistor of the third transistor pair are connected to the first amplifier for convenience of description.
  • the corresponding other side connects the seventh transistor of the fourth transistor pair and the tenth transistor of the fifth transistor pair with the first amplifier.
  • the embodiment of FIG. 5 described below is not limited thereto, and may be applied in the same manner to all cases in which different transistors are connected.
  • the first input part means the third transistor 512-1 and the tenth transistor 542-1
  • the second input part means the fourth transistor 512-2 and the ninth transistor (542-1).
  • the third input part means the fifth transistor 522-1 and the eighth transistor 532-1
  • the fourth input part means the sixth transistor 522-2 and the seventh transistor ( 532-2) can be referred to as meaning.
  • the circuit may include a first amplifying unit 550 and a second amplifying unit 560 , which have the same configuration as the first amplifying unit 340 and the second amplifying unit 350 of FIG. 3 .
  • the first amplifier 550 includes a first input unit 512 - 1 , instead of being connected to the second transistor pair 310 and the fifth transistor pair 330 of the second amplifier 350 . 542-1) and the fourth input units 522-2 and 532-2 to amplify the input signal to the first input units 512-1 and 542-1 and to the fourth input units 522-2 and 532 For -2), the phase of the input signal may be amplified and 180° shifted (phase shifting).
  • the second amplifying unit 560 is a differential amplifier having a common gate structure, and is a source terminal 516- of the first input units 512-1 and 542-1 and the fourth input units 522-2 and 532-2. 1 , 526 - 2 , 536 - 2 , and 546 - 1 are input terminals of the second amplifying unit 560 , and are connected to the first amplifying unit 550 , and drain terminals are output terminals of the first output terminal 562 . ) and the second output terminal 564 .
  • a bias voltage 514 for gain control is applied to the gate terminal of each of the third transistor 512-1, the sixth transistor 522-2, the seventh transistor 532-2, and the tenth transistor 542-1. -1, 524-2, 534-2, 544-1) may be applied.
  • the input signal is amplified or the phase is converted.
  • the bar includes a first input unit and a fourth input unit, and by adding the output signals in the two cases below (1) and (2), the amplification of the output signal and the 180° inversion of the phase are determined.
  • the first input units 512-1 and 542-1, the amplifying unit a (221c), and the amplifying unit d (corresponding to the 224c)) have a first-side amplification unit 211c connected to the first-side output unit 231c,
  • the second-side amplifying unit 213c may be connected to the second-side output unit 233c to amplify the phase without inversion.
  • the third transistor 512-1 is connected to the first output terminal 562 (512-1 is connected to 562, 562 is connected to the first-side output unit 231c) and the tenth transistor 542 1) is connected to the second output terminal 564 (542-1 is connected to 564, and 564 is connected to the second-side output unit 233c) to amplify the phase of the input signal without inversion.
  • the fourth input units 522-2 and 532-2 (corresponding to the amplification unit b 222c and the amplification unit c 223c) have the first side amplification unit 211c connected to the second side output unit 233c and the second input unit 522-2 and 532-2.
  • the second-side amplifier 213c may be connected to the first-side output unit 231c to amplify the input signal and simultaneously change the phase of the input signal by 180°.
  • the sixth transistor 522-2 is connected to the second output terminal 562 (522-1 is connected to 564, 564 corresponds to the second-side output unit 233c) and the seventh transistor 532- 2) is connected to the first output terminal 564 (532-2 is connected to 562, 562 corresponds to the first-side output unit 231c) to amplify the input signal and at the same time reverse the phase of the input signal by 180° can do it
  • the lengths of the channel widths of the third transistor 512-1 and the tenth transistor 542-1 can be assumed so that the voltage gain can be 1, and the voltage gain can be 2
  • the lengths of the channel widths of the sixth transistor 522 - 2 and the seventh transistor 532 - 2 may be assumed.
  • the length ratio of the numerical value is not limited to the predetermined embodiment, and may be applied in the same manner to all cases set for different length ratios.
  • the sixth transistor 522 - 2 and the seventh transistor 532 such that the length of the channel widths of the third transistor 512 - 1 and the tenth transistor 542-1 can have a voltage gain of m .
  • the length of the channel width of -2) can be assumed so that the voltage gain can be n (m and n are arbitrary positive numbers).
  • the input signal may be amplified according to the channel width.
  • signals received from the input power sources 554 - 1 and 554 - 2 are amplified by the first amplifier 550 , and the first input unit 512 of the second amplifier 560 is amplified. -1, 542-1) may be output in the same size with respect to the signal amplified by the first amplifying unit 550, and the fourth input units 522-2 and 532-2 of the second amplifying unit 560 may be amplified by twice the magnitude of the signal amplified by the first amplifying unit 550 and the phase may be shifted by 180°.
  • the signal received from the input power sources 554-1 and 554-2 is transferred to the first amplifier unit It is the same as the amplitude of the signal amplified at 550 and the phase may be changed by 180°.
  • the second amplifying unit 560 is connected to the first input units 512-1 and 542-1 and the fourth input units 522-2 and 532-2. is assumed, but the embodiment is not limited thereto.
  • the third input unit 522-1, 532-1) and two of the fourth input units 522-2 and 532-2 may be connected to each other.
  • the magnitude of the amplified signal with respect to the input signal and whether the phase of the input signal is changed by 180° may be changed.
  • various embodiments of the present disclosure use the second amplifying unit 560 to amplify a signal to a desired value or convert the phase by 180° to minimize the area and loss compared to conventional methods, so that the entire RFIC performance can be improved.
  • 6A illustrates a portion of another implementation example of a circuit for controlling power and phase of a signal for improving performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • the sixth transistor 522 - 2 of FIG. 5 may be divided into two ( 632a and 636a ). This allows the voltage gain to be adjusted.
  • the length of the channel width of the transistor may be assumed.
  • the lengths of the channel widths of the third transistor 512-1 and the tenth transistor 542-1 may be assumed so that the voltage gain can be 1, and the sixth transistor can have a voltage gain of 2
  • the lengths of the channel widths of the transistor 522 - 2 and the seventh transistor 532 - 2 may be assumed.
  • the sixth transistor 522-2 may be divided into two transistors 632a and 636a.
  • the two transistors are a 6a transistor 632a allowing a voltage gain to be 4/3 and a 6b transistor 636a allowing a voltage gain to be 2/3, respectively, and divided It may be assumed that the sum of the lengths of the channel widths of the two transistors 632a and 636a is equal to the transistor before division.
  • a seventh transistor 532 - 2 corresponding thereto may be equally divided.
  • the length ratio of the numerical value is not limited to the predetermined embodiment, and may be applied in the same manner to all cases set for different length ratios.
  • the input signal may be amplified according to the channel width.
  • the signal amplified by the first amplification unit 550 by the first input units 512-1 and 542-1 of the second amplification unit 560 may be output with the same magnitude, and the second amplification unit 560 may be output with the same amplitude.
  • the signal amplified by the first amplifier 550 by the 6th transistor 632a divided among the fourth input units 522-2 and 532-2 of the unit 560 (the transistor divided by 4/3 among the 632a and the 7th transistors) It is amplified by 4/3 times and the phase can be changed 180° at the same time.
  • the signal amplified by the first amplifier 550 is attenuated by 1/3 times the magnitude of the signal amplified by the first amplifier 550, and the phase can be changed by 180°.
  • 6B illustrates a portion of another implementation example of a circuit for controlling power and phase of a signal for improving performance of an RFIC in a wireless communication system according to various embodiments of the present disclosure.
  • the sixth transistor 522 - 2 of FIG. 5 may be divided into two ( 632b and 636b ). This allows the voltage gain to be adjusted.
  • the length of the channel width of the transistor may be assumed.
  • the lengths of the channel widths of the third transistor 512-1 and the tenth transistor 542-1 may be assumed so that the voltage gain can be 1, and the sixth transistor can have a voltage gain of 2
  • the lengths of the channel widths of the transistor 522 - 2 and the seventh transistor 532 - 2 may be assumed.
  • the sixth transistor 522-2 may be divided into two transistors 632b and 636b.
  • the two transistors are a 6b transistor 632b allowing a voltage gain to be 4/3 and a 6b transistor 636b allowing a voltage gain to be 2/3, respectively, and divided It can be assumed that the sum of the lengths of the channel widths of the two transistors 632b and 636b is equal to the transistor before division.
  • a seventh transistor 532 - 2 corresponding thereto may be equally divided.
  • the length ratio of the numerical value is not limited to the predetermined embodiment, and may be applied in the same manner to all cases in which the ratios of different lengths are set.
  • the input signal may be amplified according to the channel width.
  • the signal amplified by the first amplification unit 550 by the first input units 512-1 and 542-1 of the second amplification unit 560 may be output with the same magnitude, and the second amplification unit 560 may be output with the same amplitude.
  • the phase can be changed by 180°.
  • the signal amplified by the first amplifier 550 may have the same magnitude as the signal amplified by the first amplifier 550 and the phase may be changed by 180°.
  • the second amplifying unit 560 includes the first input units 512-1 and 542-1, the fourth input units 522-2 and 532-2, and Although it is assumed that a connection is made, the embodiment is not limited thereto, and instead of this case, the first input units 512-1 and 542-1, the second input units 512-2 and 542-2, and the third input unit 522 1 and 532-1) and two input units among the fourth input units 522-2 and 532-2 may be connected to each other. In this case, the magnitude of the amplified signal with respect to the input signal and whether the phase of the input signal is changed by 180° may be changed.
  • various embodiments of the present disclosure minimize area and loss compared to conventional methods by dividing a portion of the transistor of the second amplifying unit 560 in two to amplify a signal to a desired value or change the phase by 180°
  • the overall RFIC performance can be improved.
  • FIG. 7 is a flowchart illustrating a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system according to various embodiments of the present disclosure.
  • the transceiver may amplify an input signal using a first amplifying circuit.
  • the first amplification circuit may have a common source structure and include cross-coupled capacitors.
  • the common source structure may mean that a source terminal of a transistor is grounded, and may mean a structure in which an input signal is applied to a gate terminal and an output signal is obtained from a drain terminal.
  • circuit design is relatively simple when designing an amplifier, and high gain characteristics can be exhibited at low frequencies.
  • the capacitor capacitance seen from the input side is C(1+Av) (C is the feedback capacitance, Av is the voltage gain when passing through the first amplifier circuit)
  • the high frequency response characteristic may be limited due to the increase in capacitance. .
  • the cross-connected capacitors may refer to capacitors serving to couple one stage and another stage.
  • Cross-connected capacitors are used for smooth signal coupling between two terminals that are cascaded, and pass AC voltage and block DC voltage.
  • the transceiver may amplify a signal output from the first amplifying circuit using the second amplifying circuit.
  • the second amplification circuit may have a common gate structure.
  • the common gate structure may mean a structure in which an input signal is applied to a source terminal, a gate terminal is grounded, and an output signal is obtained from a drain terminal. Unlike the common source structure, since there is no internal feedback capacitance component, the total capacitance value can be reduced. Accordingly, it is possible to move to a frequency with a high cutoff frequency, and it is possible to form an environment that can be used even at a high frequency.
  • the circuit may include a first amplifier 550 and a second amplifier 560 , and amplify a signal by connecting two of the first to fourth inputs to amplify the signal or phase of the signal. 180 ° can be shifted (phase shifting).
  • the length of the channel width can also be assumed, so that the gain of the voltage can be further adjusted.
  • FIGS. 6A and 6B it is assumed that the length of the channel width for one transistor is divided into two transistors. In this case, the sum of the lengths of the channel widths of the two transistors is the channel of the transistor before division. It can be made equal to the length of the width. In this case, the gain of the voltage may be additionally adjusted according to the length of the transistor channel width.
  • FIG. 8 illustrates gain control performance of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal according to various embodiments of the present disclosure.
  • the horizontal axis indicates frequency (unit: Ghz) and the vertical axis indicates voltage gain (unit: dB).
  • a first line 810 indicates a measured value of a voltage gain according to frequency when power amplification and phase control are not performed
  • a second line 820 indicates power through the common source amplifier and the common gate amplifier. It shows the measured value of the voltage gain according to frequency in the case where amplification and phase control are performed.
  • the measured value of the voltage gain of the second line 820 is improved (gain control, 830) by at least 10 dB compared to the first line 810, and through this, power amplification and phase control are performed It can be seen that the voltage gain is improved by at least 10 dB or more.
  • FIG. 9 is a diagram illustrating phase control performance of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal according to various embodiments of the present disclosure.
  • the horizontal axis indicates frequency (unit: GHz) and the vertical axis indicates the phase (unit: deg) of the output voltage with respect to the input voltage.
  • a first line 910 represents a measurement value of a phase of an output voltage with respect to an input voltage according to frequency in a case where power amplification and phase control are not performed
  • a second line 920 represents a common source amplifier and A measurement value of the phase of the output voltage with respect to the input voltage according to frequency in the case where power amplification and phase control are performed through the common gate amplifier is shown.
  • the measured value of the phase of the output voltage with respect to the input voltage of the second line 920 is converted (180° phase shifting, 930) to be close to 180°
  • the phase of the output voltage with respect to the input voltage when power amplification and phase control is performed is converted to a degree close to 180°.
  • FIG. 10 is a diagram illustrating a change rate of a voltage gain during phase control of a circuit for amplifying a transmission/reception signal and controlling a phase of a transmission/reception signal in a wireless communication system according to various embodiments of the present disclosure.
  • the horizontal axis indicates frequency (unit: GHz) and the vertical axis indicates voltage gain (unit: dB).
  • a first line 1010 indicates a measured value of a voltage gain according to frequency in a case where power amplification and phase control are not performed
  • a second line 1020 indicates power through the common source amplifier and the common gate amplifier.
  • the measured value of the voltage gain according to the frequency is shown
  • the third line 1030 represents the measured value of the voltage gain according to the frequency in the case where only the phase control through the common source amplifier and the common gate amplifier is performed.
  • the fourth line 1040 represents a measured value of a voltage gain according to frequency when power amplification and phase control are performed through the common source amplifier and the common gate amplifier.
  • the measured value of the voltage gain is It is confirmed that there is almost no difference.
  • the third line 1030 in which only power amplification is performed and phase control is not performed and the fourth case 1040 in which both power amplification and phase control are performed there is little difference in the measured values of the voltage gain This is confirmed, through this, when power amplification is not performed, even when phase control is performed, it can be confirmed that the voltage gain hardly changes.
  • a first amplifier for amplifying an input signal, and a common amplifier connected to the first amplifier for amplifying a signal output from the first amplifier may be configured to include a second amplifying unit of a gate structure, wherein the second amplifying unit comprises a first input, a second input, a third input and a fourth input, the first input, the second input, the Two of the third input units and the fourth input units may be connected to the first amplifier.
  • the first amplifier may include cross-coupled capacitors having a common source structure.
  • the first input unit and the second input unit may amplify the signal output from the first amplifier without inverting the phase.
  • the third input unit and the fourth input unit may amplify while inverting the phase of the signal output from the first amplifier.
  • a first side of the first input unit and the second input unit may be connected to a non-inverting output unit, and a second side may be connected to an inverting output unit.
  • a first side of the third input unit and the fourth input unit may be connected to an inverting output unit, and a second side of the third input unit and the fourth input unit may be connected to a non-inverting output unit.
  • the first input unit, the second input unit, the third input unit, and the fourth input unit may have different voltage gains.
  • At least one of the first input unit, the second input unit, the third input unit, and the fourth input unit may be further separated to have different voltage gains.
  • the first input unit, the second input unit, the third input unit, and the fourth input unit each include a pair of transistors, and a voltage gain is obtained using a channel length of each of the pair of transistors. can be controlled.
  • each of the pair of transistors may be further divided to connect at least one of the divided transistors, and a voltage gain may be controlled using a channel length of the connected divided transistors.
  • the process of amplifying an input signal using a first amplifying circuit and outputting from the first amplifying circuit using a second amplifying circuit having a common gate structure and amplifying the obtained signal wherein the second amplifying circuit includes a first input circuit, a second input circuit, a third input circuit and a fourth input circuit, the first input circuit and the second input circuit and connecting two input circuits of the circuit, the third input circuit, and the fourth input circuit to the first amplifier circuit.
  • the first amplifier circuit may have a common source structure and include cross-coupled capacitors.
  • the first input circuit and the second input circuit may amplify the signal output from the first amplifier circuit without inverting the phase.
  • the third input circuit and the fourth input circuit may amplify while inverting the phase of the signal output from the first amplifier circuit.
  • a first side of the first input circuit and the second input circuit may be connected to a non-inverting output unit, and a second side of the first input circuit and the second input circuit may be connected to an inverting output unit.
  • a first side of the third input unit and the fourth input unit may be connected to an inverting output unit, and a second side of the third input unit and the fourth input unit may be connected to a non-inverting output unit.
  • the first input unit, the second input unit, the third input unit, and the fourth input unit may have different voltage gains.
  • At least one of the first input unit, the second input unit, the third input unit, and the fourth input unit may be further separated to have different voltage gains.
  • the first input unit, the second input unit, the third input unit, and the fourth input unit each include a pair of transistors, and a voltage gain is obtained using a channel length of each of the pair of transistors. can be controlled.
  • each of the pair of transistors may be further divided to connect at least one of the divided transistors, and a voltage gain may be controlled using a channel length of the connected divided transistors.
  • a computer-readable storage medium storing one or more programs (software modules) may be provided.
  • One or more programs stored in the computer-readable storage medium are configured to be executable by one or more processors in an electronic device (device).
  • One or more programs include instructions for causing an electronic device to execute methods according to embodiments described in a claim or specification of the present disclosure.
  • Such programs include random access memory, non-volatile memory including flash memory, read only memory (ROM), electrically erasable programmable ROM (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all thereof. In addition, each configuration memory may be included in plurality.
  • non-volatile memory including flash memory, read only memory (ROM), electrically erasable programmable ROM (electrically erasable programmable read only memory, EEPROM), magnetic disc storage device, compact disc-ROM (CD-ROM), digital versatile discs (DVDs), or other It may be stored in an optical storage device or a magnetic cassette. Alternatively, it may be stored in a memory composed of a combination of some or all thereof. In addition, each configuration memory may be included in plurality.
  • the program is transmitted through a communication network consisting of a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that can be accessed. Such a storage device may be connected to a device implementing an embodiment of the present disclosure through an external port. In addition, a separate storage device on the communication network may be connected to the device implementing the embodiment of the present disclosure.
  • a communication network such as the Internet, an intranet, a local area network (LAN), a wide area network (WAN), or a storage area network (SAN), or a combination thereof. It may be stored on an attachable storage device that can be accessed.
  • Such a storage device may be connected to a device implementing an embodiment of the present disclosure through an external port.
  • a separate storage device on the communication network may be connected to the device implementing the embodiment of the present disclosure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 개시는 LTE(long term evolution)와 같은 4G(4th generation) 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G(5th generation) 또는 pre-5G 통신 시스템에 관련된 것이다. 무선 통신 시스템에서 장치는, 공통 소스 구조를 가지고, 교차 연결된 커패시터(cross coupled capacitor)들을 포함하며, 입력 신호를 증폭하는 제1 증폭부와, 상기 제1 증폭부와 연결되며, 상기 제1 증폭부에서 출력된 신호를 증폭하는 공통 게이트 구조의 제2 증폭부를 포함하고, 상기 제2 증폭부는, 제1 입력부, 제2 입력부, 제3 입력부 및 제4 입력부를 포함하고, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 두 개의 입력부들이 상기 제1 증폭부와 연결될 수 있다.

Description

무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법
본 개시(disclosure)는 일반적으로 송수신 신호에 대한 장치에 관한 것으로, 보다 구체적으로 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법에 관한 것이다.
4G(4th generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(beyond 4G network) 통신 시스템 또는 LTE(long term evolution) 시스템 이후(post LTE) 시스템이라 불리어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(full dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(device to device communication, D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(coordinated multi-points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(advanced coding modulation, ACM) 방식인 FQAM(hybrid frequency shift keying and quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)과, 진보된 접속 기술인 FBMC(filter bank multi carrier), NOMA(non orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.
통신 성능을 높이기 위해 다수의 안테나들을 장착한 제품이 개발되고 있고, Massive MIMO 기술을 활용하여 점점 보다 훨씬 더 많은 수의 안테나를 갖는 장비가 사용될 것으로 예상된다. 통신 장치에 안테나 엘리멘트(element)의 숫자가 늘어나면서 이에 따른 RF 부품들(예: 필터(filter) 등)의 숫자도 필연적으로 증가하게 된다.
상술한 바와 같은 논의를 바탕으로, 본 개시(disclosure)는, 무선 통신 시스템에서 효율적으로 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법을 제공한다.
또한, 본 개시는, 무선 통신 시스템에서 각 트랜지스터의 스위칭에 따라 RF 신호는 180°위상 변환(phase shifting)을 할 수 있는 동시에 RF 신호의 전력을 증폭할 수 있는 장치 및 방법을 제공한다.
또한, 본 개시는, 무선 통신 시스템에서 대칭된 좌우측 트랜지스터를 하나의 입력부로 지칭할 수 있고, 수 개의 입력부들 중 두 개의 입력부들을 스위칭에 의해 선택하는 장치 및 방법을 제공한다.
또한, 본 개시는, 무선 통신 시스템에서 트랜지스터 쌍을 추가하는 구조를 제공한다.
또한, 본 개시는, 무선 통신 시스템에서 위상 제어기를 사용하는 구조를 제공한다.
본 개시의 다양한 실시 예들에 따르면, 장치는, 입력 신호를 증폭하는 제1 증폭부와, 상기 제1 증폭부와 연결되며, 상기 제1 증폭부에서 출력된 신호를 증폭하는 공통 게이트 구조의 제2 증폭부를 포함하고, 상기 제2 증폭부는, 제1 입력부, 제2 입력부, 제3 입력부 및 제4 입력부를 포함하고, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 두 개의 입력부들이 상기 제1 증폭부와 연결될 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제1 증폭부는, 공통 소스 구조를 가지고, 교차 연결된 커패시터(cross coupled capacitor)들을 포함할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제1 입력부 및 상기 제2 입력부는 상기 제1 증폭부에서 출력된 신호의 위상을 반전시키지 않고 증폭할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제3 입력부 및 상기 제4 입력부는 상기 제1 증폭부에서 출력된 신호의 위상을 반전시키며 증폭할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제1 입력부 및 상기 제2 입력부의 제1측은 비반전 출력부와 연결되고, 제2측은 반전 출력부와 연결될 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제3 입력부 및 상기 제4 입력부의 제1측은 반전 출력부와 연결되고, 제2측은 비반전 출력부와 연결될 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 다른 전압 이득을 갖도록 할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 적어도 하나는 입력부를 추가로 분리하여 다른 전압 이득을 갖도록 할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 한 쌍의 트랜지스터를 포함하고, 상기 각각 한 쌍의 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어할 수 있다.
본 개시의 다양한 실시 예들에 따르면, 상기 각각 한 쌍의 트랜지스터에 대하여 추가로 분할하여, 분할된 트랜지스터들 중 적어도 하나를 연결하고, 상기 연결된 분할된 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어할 수 있다.
본 개시의 다양한 실시 예들에 따른 장치 및 방법은, 트랜지스터 쌍을 추가하는 방식 및 위상 제어기를 사용하는 방식으로써 종래의 방법들보다 감쇄 회로의 면적 및 감쇄 회로의 전력 손실을 최소화하여, RFIC 전체 성능을 개선할 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 무선통신 칩을 통한 빔 스위핑을 나타낸 도면이다.
도 1b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템을 도시한다.
도 1c는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 안테나 어레이(antenna array)의 예를 도시한다.
도 2a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 멀티 체인(multi-chain) 형태의 RFIC(radio frequency integrated circuit)를 설명하기 위한 도면이다.
도 2b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 구성을 설명하기 위한 도면이다.
도 2c는 본 개시의 다양한 실시예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 회로의 구성 중 도 2b의 제2 증폭부 및 출력부를 설명하기 위한 도면이다.
도 3은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 구현 예를 도시한다.
도 4는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 다른 구현 예를 도시한다.
도 5는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 또 다른 구현 예를 도시한다.
도 6a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 신호의 전력 및 위상을 제어하기 위한 회로의 또 다른 구현 예의 일부를 도시한다.
도 6b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 신호의 전력 및 위상을 제어하기 위한 회로의 또 다른 구현 예의 일부를 도시한다.
도 7은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 흐름도를 도시한다.
도 8은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 이득 제어 성능을 도시한다.
도 9는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 위상 제어 성능을 도시한다.
도 10은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 위상 제어시 전압 이득의 변화율을 도시한다.
본 개시에서 사용되는 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 개시에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 개시에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 개시에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 개시에서 정의된 용어일지라도 본 개시의 실시 예들을 배제하도록 해석될 수 없다.
이하에서 설명되는 본 개시의 다양한 실시 예들에서는 하드웨어적인 접근 방법을 예시로서 설명한다. 하지만, 본 개시의 다양한 실시 예들에서는 하드웨어와 소프트웨어를 모두 사용하는 기술을 포함하고 있으므로, 본 개시의 다양한 실시 예들이 소프트웨어 기반의 접근 방법을 제외하는 것은 아니다.
이하 설명에서 사용되는 신호를 지칭하는 용어, 장치 또는 회로의 구성 요소를 지칭하는 용어 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다.
5G(5th generation) 시스템과 같이, 높은 주파수, 예를 들어, 밀리미터파(mmWave)를 이용하는 시스템을 위해, 위상 어레이(phased array) RFIC(radio frequency integrated circuit) 개발이 활발하게 진행 중이다. RFIC 내 고전력(high power), 고효율(high efficient), 높은 선형성(high linear)을 가진 전력 증폭기(power amplifier)의 개발이 필요하다. 출력 전력(power) 및 이득(gain)의 증가를 위해, 캐스코드(cascode) 혹은 스택(stacked) 구조가 적용될 수 있고, 밀리미터파 대역(예: 28/39/60GHz)에서, 이득, 안정성(stability), 전력의 개선을 위해, 차동(differential) 및 커패시터 중심화(capacitor neutralization, Cneu) 기술이 적용될 수 있고, 캐스코드/스택 전력 증폭기의 구현에도 동일한 기술이 적용될 수 있다.
이하 설명에서 사용되는 전자 장치의 부품을 지칭하는 용어(예: 기판(substrate), 기판(plate), PCB(print circuit board), FPCB(flexible PCB), 모듈, 안테나, 안테나 소자, 회로, 프로세서, 칩, 구성요소, 기기), 부품의 형상을 지칭하는 용어(예: 튜닝 부재, 튜닝 구조물, 튜닝 구조체, 구조물, 지지부, 접촉부, 돌출부, 개구부), 구조체들 간 연결부를 지칭하는 용어(예: 연결부, 접촉부, 지지부, 컨택 구조체, 도전성 부재, 조립체(assembly)), 회로를 지칭하는 용어(예: 전송 선로, PCB, FPCB, 신호선, 급전선(feeding line), 데이터 라인(data line), RF 신호 선, 안테나 선, RF 경로, RF 모듈, RF 회로) 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다. 또한, 이하 사용되는 '...부', '...기', '...물', '...체' 등의 용어는 적어도 하나의 형상 구조를 의미하거나 또는 기능을 처리하는 단위를 의미할 수 있다.
또한, 본 개시에서, 특정 조건의 만족(satisfied), 충족(fulfilled) 여부를 판단하기 위해, 초과 또는 미만의 표현이 사용될 수 있으나, 이는 일 예를 표현하기 위한 기재일 뿐 이상 또는 이하의 기재를 배제하는 것이 아니다. '이상'으로 기재된 조건은 '초과', '이하'로 기재된 조건은 '미만', '이상 및 미만'으로 기재된 조건은 '초과 및 이하'로 대체될 수 있다.
또한, 본 개시는, 일부 통신 규격(예: 3GPP(3rd generation partnership project), IEEE(institute of electrical and electronics engineers)에서 사용되는 용어들을 이용하여 다양한 실시 예들을 설명하지만, 이는 설명을 위한 예시일 뿐이다. 본 개시의 다양한 실시 예들은, 다른 통신 시스템에서도, 용이하게 변형되어 적용될 수 있다.
도 1a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 무선통신 칩을 통한 빔 스위핑을 나타낸 도면이다.
일 실시예에 따르면, mmWave 대역을 이용한 통신 시스템에서는 종래의 무선 통신 방법과는 새로운 방법이 고려되어야 한다. 예를 들어, mmWave 대역에서는 주파수가 높아짐에 따라 전자 장치를 통해 방사되는 빔의 게인 손실이 커질 수 있다.
일 실시예에 따르면, mmWave 대역에서는 빔의 게인 손실을 최소화하기 위해 멀티체인 구조가 이용될 수 있다. 예를 들어 전자 장치는 적어도 하나의 무선통신 칩(100)을 포함할 수 있으며, 상기 적어도 하나의 무선통신 칩(100)은 4개의 멀티체인들을 생성할 수 있다.
다양한 실시예에 따르면, 상기 무선통신 칩(100)을 포함하는 전자 장치는 상기 무선통신 칩(100)을 통해 생성된 멀티체인을 이용해 빔을 형성하고 빔 스위핑을 수행할 수 있다. (멀티체인이란 복수개의 RF(radio frequency) chain들을 의미할 수 있다.)
일 실시예에 따르면, 하나의 무선통신 칩(100)을 통해 생성될 수 있는 멀티체인의 개수는 16개 또는 32개가 될 수 있다. 다양한 실시예에 따르면, 전자 장치는 4개의 무선통신 칩들을 포함할 수 있으며, 상기 전자 장치에 포함된 각 무선통신 칩은 32개의 멀티체인들을 생성할 수 있다.
도 1b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템을 도시한다. 도 1b의 무선 통신 환경은 무선 채널을 이용하는 노드(node)들의 일부로서, 기지국(110) 및 단말(120)을 예시한다.
기지국(110)은 단말(120)에게 무선 접속을 제공하는 네트워크 인프라스트럭쳐(infrastructure)이다. 기지국(110)은 신호를 송신할 수 있는 거리에 기초하여 일정한 지리적 영역으로 정의되는 커버리지(coverage)를 가진다. 기지국(110)은 기지국(base station) 외에 MMU(massive MIMO(multiple input multiple output) unit), '액세스 포인트(access point, AP)', '이노드비(eNodeB, eNB)', '5G 노드(5th generation node)', '5G 노드비(5G NodeB, NB)', '무선 포인트(wireless point)', '송수신 포인트(transmission/reception point, TRP)', '액세스 유닛(access unit), '분산 유닛(distributed unit, DU)', '송수신 포인트(transmission/reception point, TRP)', '무선 유닛(radio unit, RU), 원격 무선 장비(remote radio head, RRH) 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다. 기지국(110)은 하향링크 신호를 송신하거나 상향링크 신호를 수신할 수 있다.
단말(120)은 사용자에 의해 사용되는 장치로서, 기지국(110)과 무선 채널을 통해 통신을 수행한다. 경우에 따라, 단말(120)은 사용자의 관여 없이 운영될 수 있다. 즉, 단말(120)은 기계 타입 통신(machine type communication, MTC)을 수행하는 장치로서, 사용자에 의해 휴대되지 아니할 수 있다. 단말(120)은 단말(terminal) 외 '사용자 장비(user equipment, UE)', '이동국(mobile station)', '가입자국(subscriber station)', '고객 댁내 장치'(customer premises equipment, CPE), '원격 단말(remote terminal)', '무선 단말(wireless terminal)', '전자 장치(electronic device)', 또는 '차량(vehicle)용 단말', '사용자 장치(user device)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다.
도 1c는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 안테나 어레이(antenna array)의 예를 도시한다. 전파 경로 손실을 완화하고 전파의 전달 거리를 증가시키기 위한 기술 중 하나로써, 빔포밍 기술이 이용되고 있다. 빔포밍은, 일반적으로, 다수의 안테나를 이용하여 전파의 도달 영역을 집중시키거나, 특정 방향에 대한 수신 감도의 지향성(directivity)를 증대시킨다. 따라서, 단일 안테나를 이용하여 등방성(isotropic) 패턴으로 신호를 형성하는 대신 빔포밍 커버리지를 형성하기 위해, 기지국(110)은 다수의 안테나들을 구비할 수 있다. 이하, 다수의 안테나들이 포함되는 안테나 어레이가 서술된다. 도 1c에 도시된 안테나 어레이의 예는 본 개시의 실시 예들을 설명하기 위한 일 예시일 뿐, 본 개시의 다른 실시 예들을 제한하는 것으로 해석되지 않는다.
도 1c를 참고하면, 기지국(110)은 안테나 어레이(130)를 포함할 수 있다. 일 실시 예에 따라, 기지국(110)은 안테나 어레이(130)을 포함하는 MMU(Massive MIMO Unit)를 포함할 수 있다. 안테나 어레이(130)에 포함되는 각 안테나는 어레이 엘리멘트(array element), 또는 안테나 엘리멘트(antenna element)라 지칭될 수 있다. 도 1c에서, 안테나 어레이(130)는 2차원의 평면 어레이(planar array)로 도시되었으나, 이는 일 실시 예일뿐, 본 개시의 다른 실시 예들을 제한하지 않는다. 다른 일 실시 예에 따라, 안테나 어레이(130)는 선형 어레이(linear array) 등 다양한 형태로 구성될 수 있다. 안테나 어레이는 매시브 안테나 어레이(massive antenna array)로 지칭될 수 있다.
5G 통신의 데이터 용량을 향상시키는 주요한 기술은 다수의 RF 경로들과 연결된 안테나 어레이를 사용한 빔포밍 기술이다. 더 높은 데이터 용량을 위해, RF 경로들의 개수가 증가하거나 RF 경로당 전력이 증가하여야 한다. RF 경로를 늘리는 것은 제품의 사이즈가 더욱 커지게 되고, 실제 기지국 장비를 설치하는데 공간적 제약으로 인하여 현재는 더 이상 늘릴 수 없는 수준에 있다. RF 경로들의 개수는 늘리지 않으면서, 높은 출력을 통해 안테나 이득을 높이기 위하여, RF 경로에 스플리터(혹은 디바이더)를 사용하여 다수의 안테나 엘리멘트들을 연결함으로써, 안테나 이득을 증가시킬 수 있다.
통신 성능을 높이기 위해 무선 통신을 수행하는 장비(예: 기지국(110))의 안테나(또는 안테나 엘리멘트(antenna element))들의 개수는 증가하고 있다. 또한, 안테나 엘리멘트를 통해 수신되거나 송신되는 RF 신호를 처리하기 위한 RF 부품(예: 증폭기, 필터), 구성요소들(components)의 개수도 증가하게 되어 통신 장비를 구성함에 있어 통신 성능을 충족하면서 공간적 이득, 비용적 효율이 필수적으로 요구된다. 경로들의 수가 증가함에 따라 각 안테나 엘리멘트에서 신호를 처리하기 위한 필터들의 개수 또한 증가한다.
RF 필터는 공진(resonance)을 형성함으로써 원하는 주파수의 무선 신호를 전달하도록 필터링(filtering)을 수행하는 회로를 포함할 수 있다. 즉, RF 필터는 주파수를 선택적으로 식별하기 위한 기능을 수행할 수 있다. 이러한 RF 필터는 주파수를 선택 및 감쇄시키는 중요 부품으로서, 대부분의 통신 장비에 사용되고 있다. 세라믹(ceramic) 필터, BAW(bulk acoustic wave) 필터 등 소형화 측면에서 장점이 많은 필터들이 있으나, 전력 핸들링(power handling), 용량/삽입 손실/감쇄 성능 측면에서 캐비티 필터의 성능이 우수하기 때문에, 캐비티 필터는 다수의 통신 장비들에 활용되고 있다. 소출력 사양을 요하는 MMU/소형 셀(small cell)에서 세라믹 필터, BAW 필터의 활용이 가능하더라도, 고성능 MMU 및 모든 RRU(remote radio unit)에는 지속적으로 캐비티 필터의 사용이 요구되고 있다. 따라서, 캐비티 필터의 소형/경량화 및 단가는 통신 장비의 경쟁력 확보에 상당히 중요한 요소이다.
도 2a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 멀티 체인(multi-chain) 형태의 RFIC(radio frequency integrated circuit)를 설명하기 위한 도면이다.
일 실시예에 따르면, 전자 장치(200a)는 통신 회로로부터 수신한 신호를 증폭시키기 위한 제1 증폭기(205a)를 포함하는 제1 안테나 어레이(antenna arrays#1, 201a)를 포함할 수 있다. 다양한 실시예에 따르면, 상기 통신회로로부터 수신한 신호는 RF(radio frequency) 신호일 수 있다.
일 실시예에 따르면, 신호 분배기(213a)는 통신회로로부터 수신한 RF 신호를 각각의 안테나 어레이(215a)로 전송할 수 있다. 다양한 실시예에 따르면, 상기 각각의 안테나 어레이(215a)는 상기 신호 분배기(213a)로부터 분배된 RF 신호에 기반하여 특정 주파수 대역의 빔을 형성할 수 있다. 일 실시예에 따르면, 상기 특정 주파수 대역은 5G 이동 통신 시스템에 이용되는 주파수 대역일 수 있다. 예를 들어 각각의 안테나 어레이(215a)는 60GHz, 39GHz 또는 28GHz의 중심 주파수를 가지는 빔을 형성할 수 있다. 일 실시예에 따르면, 상기 신호 분배기(213a)는 각각의 안테나 어레이(215a)로부터 수신되는 RF신호를 결합하는 신호 결합기로서 동작할 수 있다.
일 실시예에 따르면, 제1 안테나 어레이(201a)는 상기 신호 분배기(210a)로부터 분배된 RF신호의 위상을 변환시키는 위상 변위기(phase shifter, PS, 211a), 송신단과 수신단을 선택적으로 연결하는 스위치(switch, SW, 207a), 상기 제1 안테나 어레이(201a)의 송신단과 연결되어 통신회로로부터 공급되는 RF신호의 전력을 증폭시키는 제1 증폭기(205a) 및 상기 제1 안테나 어레이(201a)의 출력단과 연결되어 전자 장치(200a)의 외부로부터 공급되는 RF 신호의 전력을 증폭시키는 제2 증폭기(203a)를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 증폭기(205a)는 전력 증폭기(power amplifier, PA) 증폭기일 수 있고, 상기 제2 증폭기(203a)는 저잡음 증폭기(low noise amplifier, LNA) 증폭기일 수 있다. 다양한 실시예에 따르면, 상기 제2 증폭기(203a)는 잡음지수(noise figure, NF)가 작아 증폭기에서 발생하는 잡음이 작을 수 있다.
일 실시예에 따르면, 상기 전자 장치(200a)는 상기 제1 안테나 어레이(201a)를 통해 제1 체인을 형성하고, 각각의 안테나 어레이(215a)를 통해 멀티 체인 구조를 포함할 수 있다.
일 실시예에 따르면, 상기 전자 장치(200a)는 상기 제1 안테나 어레이(201a)를 통해 제1 체인을 형성하고, 각각의 안테나 어레이(215a)를 통해 멀티 체인 구조를 포함할 수 있다.
일 실시예에 따르면, 제1 증폭기(205a)와 제1 스위치(207a) 사이(219a) 또는 제2 증폭기(203a)와 제1 스위치(207a)의 사이(217a)에 공통 게이트 위치에 교차되는 트랜지스터 쌍을 추가하고, 각각의 트랜지스터를 특정 비율로 가지는 여러 트랜지스터들로 분할 배치해서 연결하면 각 트랜지스터의 스위칭에 따라 RF 신호는 180°위상 변환(phase shifting)을 할 수 있는 동시에 RF 신호의 전력을 증폭할 수 있다.
그러나, 다른 실시 예들에 따라, 도면에서는 위상 및 전력을 제어하는 회로가 제1 증폭기(205a)와 제1 스위치(207a) 사이(219a) 또는 제2 증폭기(203a)와 제1 스위치(207a)의 사이(217a)에 배치되는 것으로 도시되었지만, 이 위치에 한하지 않고 다른 위치에도 배치될 수 있다.
도 2b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 회로의 구성을 설명하기 위한 도면이다. 도 2b를 참고하면, 회로는 제1 증폭부(210b), 제2 증폭부(220b)를 포함한다.
제1 증폭부(210b)는 입력 신호를 증폭하고, 제2 증폭부(220b)는 제1 증폭부(210b)에서 출력된 신호를 증폭한다. 즉, 제1 증폭부(210b) 및 제2 증폭부(220b)는 캐스코드(cascode) 또는 스택(stacked) 증폭기를 형성한다.
일 실시예에 따르면, 제1 증폭부(210b)는 전력 증폭기의 입력 단자에 연결되며, 제2 증폭부(220b)는 전력 증폭기의 출력 단자에 연결된다. 제1 증폭부(210b) 및 제2 증폭부(220b)는 차동(differential) 증폭기일 수 있다. 예를 들어, 제1 증폭부(210b)는 공통 소스(common source, CS) 구조를 가지고, 제2 증폭부(220b)는 공통 게이트(common gate, CG) 구조를 가질 수 있다.
일 실시예에 따르면, 제1 증폭부(210b)는 커패시터 중심화(capacitor neutralization, Cneu) 기술에 따른 구조를 가지며, 즉, 교차-연결된-커패시터(cross-couple-capacitor)들을 포함할 수 있다. 이 경우, 제1 증폭부(210b)는 증폭 회로 전체의 이득을 증가시킬 수 있다.
도 2c는 본 개시의 다양한 실시예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 회로의 구성 중 도 2b의 제2 증폭부 및 출력부를 설명하기 위한 도면이다. 도 2c를 참고하면, 제2 증폭부(220b)는 제1측 증폭부(211c) 및 제2측 증폭부(213c)를 포함할 수 있고, 출력부(230c)는 제1측 출력부(231c) 및 제2측 출력부(233c)를 포함할 수 있다. 또한, 제1측 증폭부(211c)는 증폭부 a(221c) 및 증폭부 b(222c)를 포함할 수 있고, 제2측 증폭부(213c)는 증폭부 c(223c) 및 증폭부 d(224c)를 포함할 수 있다.
(1) 입력 신호의 위상이 변환되지 않고 증폭되는 경우
일 실시예에 따르면, 제1측 증폭부(211c)가 제1측 출력부(231c)와 연결 및 제2측 증폭부(213c)가 제2측 출력부(233c)와 연결되는 경우에는 신호의 위상을 반전시키지 않고 증폭할 수 있다(즉, 증폭부 a(221c)와 제1측 출력부(231c)와 연결 및 증폭부 d(224c)와 제2측 출력부(233c)와 연결되는 경우를 의미한다).
(2) 입력 신호의 위상이 변환되어 증폭되는 경우
일 실시예에 따르면, 제2 증폭부(220b) 내부의 출력 단자에 연결되는 소자의 변경을 통해 입력 신호의 증폭뿐만 아니라 입력 신호의 위상을 180° 변환(phase shifting)할 수 있다. 구체적으로, 제1측 증폭부(211c)가 제2측 출력부(233c)와 연결 및 제2측 증폭부(213c)가 제1측 출력부(231c)와 연결되는 경우에는 신호의 위상을 반전시켜 증폭할 수 있고(즉, 증폭부 b(222c)와 제2측 출력부(233c)와 연결 및 증폭부 c(223c)와 제1측 출력부(231c)와 연결되는 경우를 의미한다), 이를 통해 입력 신호의 증폭뿐만 아니라 입력 신호의 위상을 180° 변환할 수 있다.
일 실시예에 따르면, 제2 증폭부(220b)의 내부 소자의 내부 구성의 변경을 통해 입력 신호의 증폭비를 변경할 수 있다. 예를 들어, 제2 증폭부를 증폭부 a(221c), 증폭부 d(224c) 및 증폭부 b(222c), 증폭부 c(223c) 내부 구성의 변경을 통해 입력 신호의 증폭비를 조절할 수 있다.
일 실시예에 따르면, 제2 증폭부(220b) 내부의 출력 단자에 연결되는 소자의 변경을 통해 입력 신호의 증폭비를 변경할 수 있다. 예를 들어, 증폭부 a(221c)의 일부를 제1측 출력부(231c)에 연결 및 증폭부 d(224c)의 일부를 제2측 출력부(233c)의 연결하는 동시에 증폭부 b(222c)의 일부를 제2측 출력부(233c)에 연결하고 증폭부 c(223c)의 일부를 제1측 출력부(231c)에 연결함으로써 입력 신호의 증폭비를 조절할 수 있다.
도 3은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 신호의 전력 및 위상을 제어하기 위한 회로의 구현 예를 도시한다.
도 3을 참고하면, 제1 증폭부(340)는 공통 소스 구조의 차동 증폭기로서, 교차-연결된-커패시터(cross-couple-capacitor)들을 포함할 수 있다. 구체적으로, 제1 증폭부(340)는 제1 트랜지스터 쌍을 포함할 수 있고, 제1 트랜지스터 쌍은 제1 트랜지스터(342-1) 및 제2 트랜지스터(342-2)를 포함할 수 있다.
일 실시예에 따르면, 제1 트랜지스터(342-1) 및 제2 트랜지스터(342-2)의 소스(source) 단자들은 접지되고, 게이트(gate) 단자들은 입력 단자들(344-1, 344-2)과 연결될 수 있다. 또한, 제1 트랜지스터(342-1)의 드레인(drain) 단자는 제1 커패시터(346-1)의 일단과 연결되고, 제1 커패시터(346-1)의 타단은 제2 트랜지스터(342-2)의 게이트 단자와 연결될 수 있다. 그리고, 제2 트랜지스터(342-2)의 드레인 단자는 제2 커패시터(346-2)의 일단과 연결되고, 제2 커패시터(346-2)의 타단은 제1 트랜지스터(342-1)의 게이트 단자와 연결될 수 있다. 또한, 제1 트랜지스터(342-1) 및 제2 트랜지스터(342-2)의 드레인 단자들은 제1 증폭부(340)의 출력 단자들로서, 제2 증폭부(350)의 입력 단자들과 연결될 수 있다.
제2 증폭부(350)는 공통 게이트 구조의 차동 증폭기이다. 구체적으로, 제2 증폭부(350)는 제2 트랜지스터 쌍(310) 및 제5 트랜지스터 쌍(330)을 포함할 수 있다. 또한, 제2 트랜지스터 쌍(310)은 제3 트랜지스터(312-1) 및 제4 트랜지스터(312-2)를 포함할 수 있다. 마찬가지로, 제5 트랜지스터 쌍(330)은 제9 트랜지스터(332-2) 및 제10 트랜지스터(332-1)를 포함할 수 있다.
제3 트랜지스터(312-1) 및 제4 트랜지스터(312-2)의 소스 단자들은 제2 증폭부(350)의 입력 단자들로서, 제1 증폭부(340)과 연결되고, 드레인 단자들은 출력 단자들로서 제2 증폭부(350)의 제1 출력 단자(352-1)와 연결될 수 있다. 또한, 제3 트랜지스터(312-1) 및 제4 트랜지스터(312-2) 각각의 게이트 단자에는 이득 제어를 위한 바이어스 전압(314-1, 314-2)이 인가될 수 있다. 그리고 제9 트랜지스터(332-2) 및 제10 트랜지스터(332-1)의 소스 단자들은 제2 증폭부(350)의 입력 단자들로서, 제1 증폭부(340)과 연결되고, 드레인 단자들은 출력 단자들로서 제2 증폭부(350)의 제2 출력 단자(352-2)와 연결될 수 있다. 또한, 제9 트랜지스터(332-2) 및 제10 트랜지스터(332-1) 각각의 게이트 단자에는 이득 제어를 위한 바이어스 전압(334-2, 334-1)이 인가될 수 있다.
일 실시예에 따르면, 설명의 편의를 위해, 트랜지스터에 채널 폭의 길이에 대하여 가정할 수 있다. 예를 들어, 도 3에서는 전압 이득이 1이 될 수 있도록 제3 트랜지스터(312-1) 및 제10 트랜지스터(332-1)의 채널 폭의 길이를 가정할 수 있고, 전압 이득이 2가 될 수 있도록 제4 트랜지스터(312-2) 및 제9 트랜지스터(332-2)의 채널 폭의 길이를 가정할 수 있다. 그러나, 이러한 수치의 길이의 비가 정해진 실시예에 한정되는 것은 아니며, 서로 다른 길이의 비에 대해 설정된 모든 경우에 대해 동일한 방식으로 적용될 수 있다. 예를 들어, 제3 트랜지스터(312-1) 및 제10 트랜지스터(332-1)의 채널 폭의 길이가 전압 이득이 m이 될 수 있도록, 제4 트랜지스터(312-2) 및 제9 트랜지스터(332-2)의 채널 폭의 길이는 전압 이득이 n이 될 수 있도록 가정할 수 있다(m, n은 임의의 양수).
상술한 바와 같이 전압 이득에 맞춰 채널 폭의 길이를 가정한 경우, 입력 신호는 채널 폭에 따라 신호의 증폭이 일어날 수 있다. 예를 들어, 도 3을 참조하면, 입력 전원으로부터 들어온 신호는 제1 증폭부(340)에 의해 증폭되고, 제2 증폭부(350)에 의해 제1 증폭부(340)에서 증폭된 신호 크기의 3배의 크기만큼 증폭될 수 있다.
구체적으로 살펴보면, 제1 증폭부(340)의 제1 트랜지스터(342-1)는 전압 이득이 1인 제3 트랜지스터(312-1) 및 전압 이득이 2인 제4 트랜지스터(312-2)에 연결될 수 있다. 또한 제1 증폭부(340)의 제2 트랜지스터(342-2)는 전압 이득이 1인 제10 트랜지스터(332-1) 및 전압 이득이 2인 제9 트랜지스터(332-2)에 연결될 수 있다. 이 경우, 제3 트랜지스터(312-1)는 제1 출력 단자(352-1)와의 연결 및 제10 트랜지스터(332-1)는 제2 출력 단자(352-2)와의 연결을 통해 제1 증폭부(340)에서 출력된 신호의 크기를 1배만큼 증폭할 수 있고, 제4 트랜지스터(312-2)는 제1 출력 단자(352-1)와의 연결 및 제9 트랜지스터(332-2)는 제2 출력 단자와의 연결을 통해 제1 증폭부(340)에서 출력된 신호의 크기를 2배만큼 증폭할 수 있다. 즉 회로 전체의 전압 이득은, 제3 및 제10 트랜지스터(312-1 및 332-1)를 통해 1의 전압 이득 및 제4 및 제9 트랜지스터(312-2 및 332-2)를 통해 2의 전압 이득을 더한 3이 될 수 있고, 입력 신호는 3배의 크기만큼 증폭될 수 있다.
일 실시예에 따르면, 점선으로 도시되었지만, 제1 증폭부(340)는 제2 증폭부(350)의 제2 트랜지스터 쌍(310) 및 제5 트랜지스터 쌍(330)과 연결되는 대신에, 위상 제어부(320)에 연결되어 신호의 증폭과 함께 180°로 신호의 위상을 변환(phase shifting)시킬 수 있다. 위상 제어부(320)는 두 쌍의 트랜지스터 쌍을 포함할 수 있다. 위상 제어부(320)의 두 쌍의 트랜지스터 쌍의 소스 단자들은 제1 증폭부(340)와 연결될 수 있다. 이 경우, 신호는 180°의 위상 변화가 일어날 수 있다.
위상 제어부(320)의 세부적인 회로 구성은 이하 도 4에서 보다 상세히 설명된다.
도 4는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 신호의 전력 및 위상을 제어하기 위한 회로의 다른 구현 예를 도시한다.
도 3과 비교하면, 제1 증폭부(420)는 제2 증폭부(350)의 제2 트랜지스터 쌍(310) 및 제5 트랜지스터 쌍(330)과 연결되는 대신에 제2 증폭부(350)에 포함된 위상 제어부(410)에 연결되어 입력 신호에 대하여 증폭과 함께 위상을 180°변환(phase shifting)시킬 수 있다. 구체적으로, 제2 증폭부(350)에 포함된 위상 제어부(410)는 공통 게이트 구조의 차동 증폭기로서, 제3 트랜지스터 쌍(410-1) 및 제4 트랜지스터 쌍(410-2)을 포함할 수 있다. 또한, 제3 트랜지스터 쌍(410-1)은 제5 트랜지스터(412-1) 및 제6 트랜지스터(412-2)를 포함할 수 있다. 마찬가지로, 제4 트랜지스터 쌍(410-2)은 제7 트랜지스터(414-2) 및 제8 트랜지스터(414-1)를 포함할 수 있다.
제5 트랜지스터(412-1) 및 제6 트랜지스터(412-2)의 소스 단자들은 위상 제어부(410)의 입력 단자들로서, 제1 증폭부(420)과 연결되고, 드레인 단자들은 출력 단자들로서 제2 증폭부(350)에 포함된 위상 제어부(410)의 제2 출력 단자(416-2)와 연결될 수 있다. 또한, 제5 트랜지스터(412-1) 및 제6 트랜지스터(412-2) 각각의 게이트 단자에는 이득 제어를 위한 바이어스 전압(418-1, 418-2)이 인가될 수 있다.
제7 트랜지스터(414-2) 및 제8 트랜지스터(414-1)의 소스 단자들은 위상 제어부(410)의 입력 단자들로서, 제1 증폭부(420)과 연결되고, 드레인 단자들은 출력 단자들로서 위상 제어부(410)의 제2 출력 단자(416-2)와 연결될 수 있다. 또한, 제7 트랜지스터(414-2) 및 제8 트랜지스터(414-1)의 게이트 단자들에는 이득 제어를 위한 바이어스 전압(418-4, 418-3)이 인가될 수 있다.
일 실시예에 따르면, 도 4에서, 도 2c의 (2)에서 입력 신호의 증폭뿐만 아니라 위상을 변환하는 일 실시예에서 살펴본 바와 같이, 제1측 증폭부(211c)가 제2측 출력부(233c)와 연결 및 제2측 증폭부(213c)가 제1측 출력부(231c)와 연결되는 경우에는 신호의 위상을 반전시켜 증폭할 수 있고, 이를 통해 입력 신호의 증폭뿐만 아니라 입력 신호의 위상을 180° 변환할 수 있다. 구체적으로, 제3 트랜지스터 쌍(410-1, 제1측 증폭부(211c)와 대응)는 제1 출력 단자(416-1, 제1측 출력부(231c)와 대응)와 연결 및 제4 트랜지스터 쌍(410-2, 제2측 증폭부(213c)와 대응)은 제2 출력 단자(416-2, 제2측 출력부(233c)와 대응)와 연결되어 신호의 위상을 반전시켜 증폭할 수 있고, 이를 통해 입력 신호의 위상을 180°만큼 변환시킬 수 있다.
일 실시예에 따르면, 설명의 편의를 위해, 트랜지스터에 채널 폭의 길이에 대하여 가정할 수 있다. 예를 들어, 도 4에서는 전압 이득이 1이 될 수 있도록 제5 트랜지스터(412-1) 및 제8 트랜지스터(414-1)의 채널 폭의 길이를 가정할 수 있고, 전압 이득이 2가 될 수 있도록 제6 트랜지스터(412-2) 및 제7 트랜지스터(414-2)의 채널 폭의 길이를 가정할 수 있다. 그러나, 이러한 수치의 길이의 비가 정해진 실시예에 한정되는 것은 아니며, 서로 다른 길이의 비에 대해 설정된 모든 경우에 대해 동일한 방식으로 적용될 수 있다. 예를 들어, 제5 트랜지스터(412-1) 및 제8 트랜지스터(414-1)의 채널 폭의 길이가 전압 이득이 m이 될 수 있도록, 제6 트랜지스터(412-2) 및 제7 트랜지스터(414-2)의 채널 폭의 길이는 전압 이득이 n이 될 수 있도록 가정할 수 있다(m, n은 임의의 양수).
상술한 바와 같이 전압 이득에 맞춰 채널 폭의 길이를 가정한 경우, 입력 신호는 채널 폭에 따라 신호의 증폭이 일어날 수 있다. 예를 들어, 도 4를 참조하면, 입력 전원(424-1, 424-2)으로부터 들어온 신호는 제1 증폭부(420)에 의해 증폭되고, 제2 증폭부(350)에 포함된 위상 제어부(410)에 의해 제1 증폭부(420)에서 증폭된 신호의 3배의 크기만큼 증폭될 수 있다.
구체적으로 살펴보면, 제1 증폭부(340)의 제1 트랜지스터(342-1)는 전압 이득이 1인 제5 트랜지스터(412-1) 및 전압 이득이 2인 제6 트랜지스터(412-2)에 연결될 수 있다. 또한 제1 증폭부(340)의 제2 트랜지스터(342-2)는 전압 이득이 1인 제8 트랜지스터(414-1) 및 전압 이득이 2인 제7 트랜지스터(414-2)에 연결될 수 있다. 이 경우, 제5 트랜지스터(412-1)는 제2 출력 단자(416-2)와의 연결 및 제8 트랜지스터(414-1)는 제1 출력 단자(416-1)와의 연결을 통해 제1 증폭부(340)에서 출력된 신호를 1배만큼 증폭함과 동시에 신호의 위상을 반전시켜 증폭할 수 있고, 제6 트랜지스터(412-2)는 제1 출력 단자(352-1)와의 연결 및 제7 트랜지스터(414-2)는 제2 출력 단자와의 연결을 통해 제1 증폭부(340)에 포함된 위상에서 출력된 신호를 2배만큼 증폭함과 동시에 신호의 위상을 반전시켜 증폭할 수 있다. 즉 회로 전체의 전압 이득은, 제5 및 제8 트랜지스터(412-1 및 414-1)를 통해 1의 전압 이득 및 제6 및 제7 트랜지스터(412-2 및 414-2)를 통해 2의 전압 이득을 더한 3이 될 수 있다. 또한, 입력 신호는 3배의 크기만큼 증폭됨과 동시에 입력 신호의 위상은 180° 변환될 수 있다.
상술한 바와 같이, 본 개시의 다양한 실시 예들은 제2 증폭부(350)에 포함된 위상 제어부(410)를 사용하여 위상을 180° 변환시킴으로써 종래의 방법들보다 면적 및 손실을 최소화하여, RFIC 전체 성능을 개선할 수 있다.
도 5는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 신호의 전력 및 위상을 제어하기 위한 회로의 또 다른 구현 예를 도시한다.
도 5는 제2 트랜지스터 쌍의 두 트랜지스터 중 어느 하나 및 제3 트랜지스터 쌍의 두 트랜지스터 중 어느 하나를 선택하여 제1 증폭부와 연결하고, 타 측에도 그와 대응되는 트랜지스터를 연결한 경우를 가정한다. 예를 들어, 도 5는 설명의 편의를 위해, 제2 트랜지스터 쌍의 제3 트랜지스터 및 제3 트랜지스터 쌍의 제6 트랜지스터를 제1 증폭부와 연결한 경우를 가정한다. 이 경우 이에 대응하는 타 측은 제4 트랜지스터 쌍의 제7 트랜지스터 및 제5 트랜지스터 쌍의 제10 트랜지스터를 제1 증폭부와 연결한다. 그러나, 이하 설명되는 도 5의 실시 예가 이에 한정되는 것은 아니며, 서로 다른 트랜지스터가 연결된 모든 경우에 대해 동일한 방식으로 적용될 수 있다.
또한, 설명의 편의를 위해, 제1 입력부는 제3 트랜지스터(512-1) 및 제10 트랜지스터(542-1)를 의미하고, 제2 입력부는 제4 트랜지스터(512-2) 및 제9 트랜지스터(542-2)를 의미하고, 제3 입력부는 제5트랜지스터(522-1) 및 제8 트랜지스터(532-1)를 의미하고, 제4 입력부는 제6 트랜지스터(522-2) 및 제7 트랜지스터(532-2)를 의미하는 것으로 지칭할 수 있다.
도 5를 살펴보면, 회로는 제1 증폭부(550), 제2 증폭부(560)를 포함할 수 있고, 이는 도 3의 제1 증폭부(340), 제2 증폭부(350)와 동일한 구성을 가질 수 있다. 도 3과 비교하면, 제1 증폭부(550)는 제2 증폭부(350)의 제2 트랜지스터 쌍(310) 및 제5 트랜지스터 쌍(330)과 연결되는 대신에 제1 입력부(512-1, 542-1) 및 제4 입력부(522-2, 532-2)와 연결되어 제1 입력부(512-1, 542-1)에 대해서는 입력 신호에 대하여 증폭을, 제4 입력부(522-2, 532-2)에 대해서는 입력 신호에 대하여 증폭과 함께 위상을 180°변환(phase shifting)시킬 수 있다.
구체적으로, 제2 증폭부(560)는 공통 게이트 구조의 차동 증폭기로서, 제1 입력부(512-1, 542-1) 및 제4 입력부(522-2, 532-2)의 소스 단자(516-1, 526-2, 536-2, 546-1)들은 제2 증폭부(560)의 입력 단자들로서, 제1 증폭부(550)과 연결되고, 드레인 단자들은 출력 단자들로서 제1 출력 단자(562) 및 제2 출력 단자(564)와 연결될 수 있다. 또한, 제3 트랜지스터(512-1), 제6 트랜지스터(522-2), 제7 트랜지스터(532-2) 및 제10 트랜지스터(542-1) 각각의 게이트 단자에는 이득 제어를 위한 바이어스 전압(514-1, 524-2, 534-2, 544-1)이 인가될 수 있다.
일 실시예에 따르면, 도 5에서, 도 2c의 입력 신호의 위상이 변환되지 않고 증폭되거나 입력 신호의 위상이 변환되어 증폭되는 일 실시예에서 살펴본 바와 같이, 입력 신호에 대하여 증폭하거나 위상을 변환할 수 있다.
구체적으로, 도 5에 도시된 바와 같이 제1 입력부 및 제4 입력부를 포함하는 바, 하기 (1), (2) 두 경우의 출력 신호를 더하여 출력 신호의 증폭과 위상의 180°반전여부를 파악할 수 있다.
(1) 입력 신호의 위상이 변환되지 않고 증폭되는 경우(제1 입력부):
제1 입력부(512-1, 542-1, 증폭부a(221c), 증폭부d(224c)와 대응)는 제1측 증폭부(211c)가 제1측 출력부(231c)에 연결되고, 제2측 증폭부(213c)가 제2측 출력부(233c)에 연결되어 위상을 반전 없이 증폭시킬 수 있다. 구체적으로, 제3 트랜지스터(512-1)는 제1 출력 단자(562)와 연결(512-1은 562와 연결, 562는 제1측 출력부(231c)에 대응) 및 제10 트랜지스터(542-1)는 제2 출력 단자(564)와 연결(542-1은 564와 연결, 564는 제2측 출력부(233c)에 대응)되어 입력 신호의 위상을 반전 없이 증폭시킬 수 있다.
(2) 입력 신호의 위상이 변환되어 증폭되는 경우(제4 입력부):
제4 입력부(522-2, 532-2, 증폭부b(222c), 증폭부c(223c)와 대응)는 제1측 증폭부(211c)가 제2측 출력부(233c)와 연결 및 제2측 증폭부(213c)가 제1측 출력부(231c)와 연결되어 입력 신호를 증폭시킴과 동시에 입력 신호의 위상을 180° 변환할 수 있다. 구체적으로, 제6 트랜지스터(522-2)는 제2 출력 단자(562)와 연결(522-1은 564와 연결, 564는 제2측 출력부(233c)에 대응) 및 제7 트랜지스터(532-2)는 제1 출력 단자(564)와 연결(532-2은 562와 연결, 562는 제1측 출력부(231c)에 대응)되어 입력 신호를 증폭시킴과 동시에 입력 신호의 위상을 180°반전시킬 수 있다.
제1측 증폭부(211c)가 제2측 출력부(233c)와 연결 및 제2측 증폭부(213c)가 일 실시예에 따르면, 제2 증폭부(220b) 내부의 출력 단자에 연결되는 소자의 변경을 통해 입력 신호의 증폭뿐만 아니라 입력 신호의 위상을 180° 변환(phase shifting)할 수 있다. 구체적으로, 제1측 증폭부(211c)가 제2측 출력부(233c)와 연결 및 제2측 증폭부(213c)가 제1측 출력부(231c)와 연결되는 경우에는 신호의 위상을 반전시켜 증폭할 수 있고(즉, 증폭부 b(222c)와 제2측 출력부(233c)와 연결 및 증폭부 c(223c)와 제1측 출력부(231c)와 연결되는 경우를 의미한다), 이를 통해 입력 신호의 증폭뿐만 아니라 입력 신호의 위상을 180° 변환할 수 있다.
일 실시예에 따르면, 설명의 편의를 위해, 트랜지스터에 채널 폭의 길이에 대하여 가정할 수 있다. 예를 들어, 도 5에서는 전압 이득이 1이 될 수 있도록 제3 트랜지스터(512-1) 및 제10 트랜지스터(542-1)의 채널 폭의 길이를 가정할 수 있고, 전압 이득이 2가 될 수 있도록 제6 트랜지스터(522-2) 및 제7 트랜지스터(532-2)의 채널 폭의 길이를 가정할 수 있다. 그러나, 이러한 수치의 길이의 비가 정해진 실시예에 한정되는 것은 아니며, 서로 다른 길이의 비에 대해 설정된 모든 경우에 대해 동일한 방식으로 적용될 수 있다. 예를 들어, 제3 트랜지스터(512-1) 및 제10 트랜지스터(542-1)의 채널 폭의 길이가 전압 이득이 m이 될 수 있도록, 제6 트랜지스터(522-2) 및 제7 트랜지스터(532-2)의 채널 폭의 길이는 전압 이득이 n이 될 수 있도록 가정할 수 있다(m, n은 임의의 양수).
상술한 바와 같이 전압 이득에 맞춰 채널 폭의 길이를 가정한 경우, 입력 신호는 채널 폭에 따라 신호의 증폭이 일어날 수 있다. 예를 들어, 도 5를 참조하면, 입력 전원(554-1, 554-2)으로부터 들어온 신호는 제1 증폭부(550)에 의해 증폭되고, 제2 증폭부(560) 중 제1 입력부(512-1, 542-1)에 의해 제1 증폭부(550)에서 증폭된 신호에 대하여 동일한 크기로 출력될 수 있고, 제2 증폭부(560) 중 제4 입력부(522-2, 532-2)에 의해 제1 증폭부(550)에서 증폭된 신호의 2배의 크기만큼 증폭됨과 동시에 위상이 180°변환될 수 있다. 상기 제1 입력부(512-1, 542-1) 및 제4 입력부(522-2, 532-2)의 출력을 더하면, 입력 전원(554-1, 554-2)으로부터 들어온 신호는 제1 증폭부(550)에서 증폭된 신호의 크기와 같고 위상이 180° 변환될 수 있다.
일 실시예에 따르면, 도 5에서는 설명의 편의를 위해 제2 증폭부(560)는 제1 입력부(512-1, 542-1), 제4 입력부(522-2, 532-2)와 연결된 경우를 가정하였으나, 실시예가 이에 한정되는 것은 아니며, 이러한 경우 대신에 제1 입력부(512-1, 542-1), 제2 입력부(512-2, 542-2), 제3 입력부(522-1, 532-1) 및 제4 입력부(522-2, 532-2) 중 두 개의 입력부들이 연결될 수 있다. 이 경우, 입력 신호에 대한 증폭된 신호의 크기 및 입력 신호에 대한 180° 위상 변환 여부가 달라질 수 있다.
상술한 바와 같이, 본 개시의 다양한 실시 예들은 제2 증폭부(560)을 사용하여 신호를 원하는 값으로 증폭시키거나 위상을 180° 변환시킴으로써 종래의 방법들보다 면적 및 손실을 최소화하여, RFIC 전체 성능을 개선할 수 있다.
도 6a는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 신호의 전력 및 위상을 제어하기 위한 회로의 또 다른 구현 예의 일부를 도시한다.
도 6a는 도 5의 제6 트랜지스터(522-2)를 둘로 나눌 수 있고(632a, 636a). 이를 통해 전압 이득을 조절할 수 있다. 구체적으로, 도 6a에서는 설명의 편의를 위해, 트랜지스터에 채널 폭의 길이에 대하여 가정할 수 있다. 예를 들어, 전압 이득이 1이 될 수 있도록 제3 트랜지스터(512-1) 및 제10 트랜지스터(542-1)의 채널 폭의 길이를 가정할 수 있고, 전압 이득이 2가 될 수 있도록 제6 트랜지스터(522-2) 및 제7 트랜지스터(532-2)의 채널 폭의 길이를 가정할 수 있다. 또한, 도6a에 도시된 바와 같이, 제6 트랜지스터(522-2)에 대하여 두 개의 트랜지스터들(632a, 636a)로 나눌 수 있다. 이 경우, 두 개의 트랜지스터들은 각각 전압 이득이 4/3이 될 수 있도록 하는 제6a 트랜지스터(632a) 및 전압 이득이 2/3이 될 수 있도록 하는 제6b 트랜지스터(636a)로 가정할 수 있고, 나뉜 두 개의 트랜지스터들(632a, 636a)의 채널 폭의 길이의 합은 나누기 전 트랜지스터와 같다고 가정할 수 있다. 이에 대응하는 제7 트랜지스터(532-2)도 동일하게 나눌 수 있다. 그러나, 이러한 수치의 길이의 비가 정해진 실시예에 한정되는 것은 아니며, 서로 다른 길이의 비에 대해 설정된 모든 경우에 대해 동일한 방식으로 적용될 수 있다.
도 6a에서는 스위칭에 의해 제6a 트랜지스터(632a)에 대해서만 연결됐고, 제6b 트랜지스터(636a)에 대해서는 연결되지 않은 경우를 가정한다. 상술한 바와 같이 전압 이득에 맞춰 채널 폭의 길이를 가정한 경우, 입력 신호는 채널 폭에 따라 신호의 증폭이 일어날 수 있다. 예를 들어, 제2 증폭부(560) 중 제1 입력부(512-1, 542-1)에 의해 제1 증폭부(550)에서 증폭된 신호에 대하여 동일한 크기로 출력될 수 있고, 제2 증폭부(560) 중 제4 입력부(522-2, 532-2) 중 나뉜 제6a 트랜지스터(632a 및 제7 트랜지스터 중 4/3으로 나뉜 트랜지스터)에 의해 제1 증폭부(550)에서 증폭된 신호의 4/3배의 크기만큼 증폭됨과 동시에 위상이 180°변환될 수 있다. 상기 출력을 더하면, 제1 증폭부(550)에서 증폭된 신호는 제1 증폭부(550)에서 증폭된 신호의 크기에 비해 1/3배의 크기만큼 감쇄되었고 위상이 180° 변환될 수 있다.
도 6b는 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 RFIC의 성능을 향상시키기 위한 신호의 전력 및 위상을 제어하기 위한 회로의 또 다른 구현 예의 일부를 도시한다.
도 6b는 도 5의 제6 트랜지스터(522-2)를 둘로 나눌 수 있고(632b, 636b). 이를 통해 전압 이득을 조절할 수 있다. 구체적으로, 도 6b에서는 설명의 편의를 위해, 트랜지스터에 채널 폭의 길이에 대하여 가정할 수 있다. 예를 들어, 전압 이득이 1이 될 수 있도록 제3 트랜지스터(512-1) 및 제10 트랜지스터(542-1)의 채널 폭의 길이를 가정할 수 있고, 전압 이득이 2가 될 수 있도록 제6 트랜지스터(522-2) 및 제7 트랜지스터(532-2)의 채널 폭의 길이를 가정할 수 있다. 또한, 도6b에 도시된 바와 같이, 제6 트랜지스터(522-2)에 대하여 두 개의 트랜지스터들(632b, 636b)로 나눌 수 있다. 이 경우, 두 개의 트랜지스터들은 각각 전압 이득이 4/3이 될 수 있도록 하는 제6b 트랜지스터(632b) 및 전압 이득이 2/3이 될 수 있도록 하는 제6b 트랜지스터(636b)로 가정할 수 있고, 나뉜 두 개의 트랜지스터들(632b, 636b)의 채널 폭의 길이의 합은 나누기 전 트랜지스터와 같다고 가정할 수 있다. 이에 대응하는 제7 트랜지스터(532-2)도 동일하게 나눌 수 있다. 그러나, 이러한 수치의 길이의 비가 정해진 실시예에 한정되는 것은 아니며, 서로 다른 길이의 비에 대해 설정된 모든 경우에 대해 동일한 방식으로 적용될 수 있다.
도 6b에서는 스위칭에 의해 제6a 트랜지스터(632b) 및 제6b 트랜지스터(636b) 모두에 대해 연결된 경우를 가정한다. 상술한 바와 같이 전압 이득에 맞춰 채널 폭의 길이를 가정한 경우, 입력 신호는 채널 폭에 따라 신호의 증폭이 일어날 수 있다. 예를 들어, 제2 증폭부(560) 중 제1 입력부(512-1, 542-1)에 의해 제1 증폭부(550)에서 증폭된 신호에 대하여 동일한 크기로 출력될 수 있고, 제2 증폭부(560) 중 제4 입력부(522-2, 532-2) 중 나뉜 트랜지스터(632a, 632b 및 제7 트랜지스터 중 이에 대응하는 나뉜 트랜지스터)에 의해 제1 증폭부(550)에서 증폭된 신호의 2배의 크기만큼 증폭됨과 동시에 위상이 180°변환될 수 있다. 상기 출력을 더하면, 제1 증폭부(550)에서 증폭된 신호는 제1 증폭부(550)에서 증폭된 신호의 크기와 같고 위상이 180° 변환될 수 있다.
일 실시예에 따르면, 도 6a, 6b에서는 설명의 편의를 위해 제2 증폭부(560)는 제1 입력부(512-1, 542-1), 제4 입력부(522-2, 532-2)와 연결된 경우를 가정하였으나, 실시예가 이에 한정되는 것은 아니며, 이러한 경우 대신에 제1 입력부(512-1, 542-1), 제2 입력부(512-2, 542-2), 제3 입력부(522-1, 532-1) 및 제4 입력부(522-2, 532-2) 중 두 개의 입력부들이 연결될 수 있다. 이 경우, 입력 신호에 대한 증폭된 신호의 크기 및 입력 신호에 대한 180° 위상 변환 여부가 달라질 수 있다.
상술한 바와 같이, 본 개시의 다양한 실시 예들은 제2 증폭부(560)의 트랜지스터의 일부를 둘로 나누어 신호를 원하는 값으로 증폭시키거나 위상을 180° 변환시킴으로써 종래의 방법들보다 면적 및 손실을 최소화하여, RFIC 전체 성능을 개선할 수 있다.
도 7은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 흐름도를 도시한다.
도 7을 참고하면, 동작(710)에서, 송수신 장치는 제1 증폭 회로를 이용하여 입력 신호를 증폭할 수 있다. 여기서 제1 증폭 회로는 공통 소스 구조를 가지고, 교차 연결된 커패시터(cross coupled capacitor)들을 포함할 수 있다.
공통 소스 구조는, 트랜지스터의 소스(source)단이 접지되어 있음을 의미할 수 있고, 입력 신호가 게이트 단자에 인가되고, 드레인 단자에서 출력 신호를 얻는 구조를 의미할 수 있다. 공통 소스 구조를 이용 시, 증폭기 설계시 회로 설계가 비교적 간단 하고 저주파에서 높은 이득 특성을 나타낼 수 있다. 다만, 공통 소스 구조는 입력 측에서 본 커패시터 용량이 C(1+Av)이므로(C는 피드백 커패시턴스, Av는 제1 증폭 회로 통과시 전압 이득), 커패시턴스 증대로 인하여 고주파 응답 특성을 제한할 수 있다.
교차 연결된 커패시터들은, 한 단(stage)과 다른 단을 결합시켜주는 역할을 하는 커패시터들을 의미할 수 있다. 교차 연결된 커패시터들은 종속 연결되는 두 단 사이에 신호의 원만한 결합을 위해 사용하고, 교류 전압은 통과시키고 직류 전압은 차단하는 역할을 수행할 수 있다.
동작(703)에서, 송수신 장치는 제2 증폭 회로를 이용하여 제1 증폭 회로에서 출력된 신호를 증폭할 수 있다. 여기서, 제2 증폭 회로는 공통 게이트 구조를 가질 수 있다.
공통 게이트 구조는 입력 신호가 소스 단자에 인가되고, 게이트 단자는 접지되며, 드레인 단자에서 출력신호를 얻는 구조를 의미할 수 있다. 공통 소스 구조와 달리 내부의 피드백 커패시턴스 성분이 없어서 전체 커패시턴스 값을 감소시킬 수 있다. 따라서, 차단 주파수가 높은 주파수로 이동할 수 있고, 고주파에서도 사용할 수 있는 환경을 형성할 수 있게 된다.
도 5에서와 같이, 회로는 제1 증폭부(550), 제2 증폭부(560)를 포함할 수 있고, 제 1 입력부 내지 제4 입력부 중 두 개의 입력부를 연결하여 신호를 증폭하거나 신호의 위상을 180°변환(phase shifting)시킬 수 있다. 또한, 채널 폭의 길이에 대하여도 가정할 수 있고, 이를 통해 전압의 이득을 추가로 조절할 수 있다. 또한, 도 6a, 도 6b에서와 같이 트랜지스터 하나에 대한 채널 폭의 길이를 가정하고, 이러한 트랜지스터에 대해 두 트랜지스터로 나눌 수 있고, 이 경우 두 트랜지스터의 채널 폭의 길이의 합은 나누기 전 트랜지스터의 채널 폭의 길이와 같도록 할 수 있다. 이 경우, 트랜지스터 채널 폭에 길이에 따라 전압의 이득을 추가로 조절할 수 있다.
상술한 바와 같은 동작(710) 및 동작(720)을 통해 입력 신호를 다양한 값으로 증폭시킴과 동시에 입력 신호의 위상을 180°반전시킬 수 있고, 이를 통해 종래의 방법들보다 면적 및 손실을 최소화하여, RFIC 전체 성능을 개선할 수 있다.
도 8은 본 개시의 다양한 실시 예들에 따른 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 이득 제어 성능을 도시한다. 도 8에서, 가로 축은 주파수(단위: Ghz)를 세로 축은 전압 이득(단위: dB)을 나타낸다.
도 8에서, 제1선(810)은 전력 증폭 및 위상 제어가 수행되지 아니한 경우의 주파수에 따른 전압 이득의 측정값을 나타내고, 제2 선(820)은 공통 소스 증폭기 및 공통 게이트 증폭기를 통한 전력 증폭 및 위상 제어가 수행된 경우에서 주파수에 따른 전압 이득의 측정값을 나타낸다. 도 8을 참고하면, 제1 선(810)에 비해 제2 선(820)의 전압 이득의 측정값이 적어도 10dB 이상 개선(gain control, 830)되는 것이 확인되고, 이를 통해 전력 증폭 및 위상 제어가 수행된 경우의 전압 이득이 적어도 10dB 이상 개선되는 것을 확인할 수 있다.
도 9는 본 개시의 다양한 실시 예들에 따른 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 위상 제어 성능을 도시한다. 도 9에서, 가로 축은 주파수(단위: GHz)를 세로 축은 입력 전압에 대한 출력 전압의 위상(단위: deg)을 나타낸다.
도 9에서, 제1 선(910)은 전력 증폭 및 위상 제어가 수행되지 아니한 경우에서 주파수에 따른 입력 전압에 대한 출력 전압의 위상의 측정값을 나타내고, 제2 선(920)은 공통 소스 증폭기 및 공통 게이트 증폭기를 통한 전력 증폭 및 위상 제어가 수행된 경우에서 주파수에 따른 입력 전압에 대한 출력 전압의 위상의 측정값을 나타낸다. 도 9를 참고하면, 제1 선(910)에 비해 제2 선(920)의 입력 전압에 대한 출력 전압의 위상의 측정값이 180°에 근접할 정도로 변환(180° phase shifting, 930)되는 것이 확인되고, 이를 통해 전력 증폭 및 위상 제어가 수행된 경우의 입력 전압에 대한 출력 전압의 위상이 180°에 근접할 정도로 변환되는 것을 확인할 수 있다.
도 10은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 회로의 위상 제어시 전압 이득의 변화율을 도시한다. 도 10에서, 가로 축은 주파수(단위: GHz)를 세로 축은 전압 이득(단위: dB)을 나타낸다.
도 10에서, 제1 선(1010)은 전력 증폭 및 위상 제어가 수행되지 아니한 경우에서 주파수에 따른 전압 이득의 측정값을 나타내고, 제2 선(1020)은 공통 소스 증폭기 및 공통 게이트 증폭기를 통한 전력 증폭만 수행된 경우에서 주파수에 따른 전압 이득의 측정값을 나타내고, 제3 선(1030)은 공통 소스 증폭기 및 공통 게이트 증폭기를 통한 위상 제어만 수행된 경우에서 주파수에 따른 전압 이득의 측정값을 나타내고, 제4 선(1040)은 공통 소스 증폭기 및 공통 게이트 증폭기를 통한 전력 증폭 및 위상 제어가 수행된 경우의 주파수에 따른 전압 이득의 측정값을 나타낸다.
도 10을 참고하면, 전력 증폭 및 위상 제어가 수행되지 않은 제1 선(1010)과 전력 증폭 수행은 되지 않고 위상 제어만 수행된 제3 선(1020)을 비교했을 때, 전압 이득의 측정 값이 거의 차이가 없음이 확인된다. 마찬가지로, 전력 증폭만 수행되고 위상 제어가 수행되지 않은 제3 선(1030)과 전력 증폭 및 위상 제어가 모두 수행된 제4 경우(1040)를 비교했을 때, 전압 이득의 측정 값이 거의 차이가 없음이 확인된다, 이를 통해 전력 증폭을 수행하지 않은 경우, 위상 제어가 수행된 경우에도 전압 이득은 거의 변하지 않음을 확인할 수 있다.
본 개시의 실시 예들에 따를 때, 무선 통신 시스템에서 장치에 있어서, 입력 신호를 증폭하는 제1 증폭부와, 상기 제1 증폭부와 연결되며, 상기 제1 증폭부에서 출력된 신호를 증폭하는 공통 게이트 구조의 제2 증폭부를 포함하도록 구성될 수 있고, 상기 제2 증폭부는, 제1 입력부, 제2 입력부, 제3 입력부 및 제4 입력부를 포함하고, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 두 개의 입력부들이 상기 제1 증폭부와 연결될 수 있다.
일 실시 예에 따라, 상기 제1 증폭부는, 공통 소스 구조를 가지고, 교차 연결된 커패시터(cross coupled capacitor)들을 포함할 수 있다.
일 실시 예에 따라, 상기 제1 입력부 및 상기 제2 입력부는 상기 제1 증폭부에서 출력된 신호의 위상을 반전시키지 않고 증폭할 수 있다.
일 실시 예에 따라, 상기 제3 입력부 및 상기 제4 입력부는 상기 제1 증폭부에서 출력된 신호의 위상을 반전시키며 증폭할 수 있다.
일 실시 예에 따라, 상기 제1 입력부 및 상기 제2 입력부의 제1측은 비반전 출력부와 연결되고, 제2측은 반전 출력부와 연결될 수 있다.
일 실시 예에 따라, 상기 제3 입력부 및 상기 제4 입력부의 제1측은 반전 출력부와 연결되고, 제2측은 비반전 출력부와 연결될 수 있다.
일 실시 예에 따라, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 다른 전압 이득을 가질 수 있다.
일 실시 예에 따라, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 적어도 하나의 입력부가 추가로 분리되어, 다른 전압 이득을 가질 수 있다.
일 실시 예에 따라, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 한 쌍의 트랜지스터를 포함하고, 상기 각각 한 쌍의 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어할 수 있다.
일 실시 예에 따라, 상기 각각 한 쌍의 트랜지스터가 추가로 분할되어, 분할된 트랜지스터들 중 적어도 하나를 연결하고, 상기 연결된 분할된 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어할 수 있다.
본 개시의 실시 예들에 따를 때, 무선 통신 시스템에서 방법에 있어서, 제1 증폭 회로를 이용하여 입력 신호를 증폭하는 과정과, 공통 게이트 구조의 제2 증폭 회로를 이용하여 상기 제1 증폭 회로에서 출력된 신호를 증폭하는 과정을 포함하고, 상기 제2 증폭 회로는, 제1 입력회로, 제2 입력회로, 제3 입력회로 및 제4 입력회로를 포함하고, 상기 제1 입력회로, 상기 제2 입력회로, 상기 제3 입력회로 및 상기 제4 입력회로 중 두 개의 입력회로들이 상기 제1 증폭회로와 연결되는 과정을 포함할 수 있다.
일 실시 예에 따라, 상기 제1 증폭회로는, 공통 소스 구조를 가지고, 교차 연결된 커패시터(cross coupled capacitor)들을 포함할 수 있다.
일 실시 예에 따라, 상기 제1 입력회로 및 상기 제2 입력회로는 상기 제1 증폭회로에서 출력된 신호의 위상을 반전시키지 않고 증폭할 수 있다.
일 실시 예에 따라, 상기 제3 입력회로 및 상기 제4 입력회로는 상기 제1 증폭회로에서 출력된 신호의 위상을 반전시키며 증폭할 수 있다.
일 실시 예에 따라, 상기 제1 입력회로 및 상기 제2 입력회로의 제1측은 비반전 출력부와 연결되고, 제2측은 반전 출력부와 연결될 수 있다.
일 실시 예에 따라, 상기 제3 입력부 및 상기 제4 입력부의 제1측은 반전 출력부와 연결되고, 제2측은 비반전 출력부와 연결될 수 있다.
일 실시 예에 따라, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 다른 전압 이득을 가질 수 있다.
일 실시 예에 따라, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 적어도 하나의 입력부가 추가로 분리되어, 다른 전압 이득을 가질 수 있다.
일 실시 예에 따라, 상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 한 쌍의 트랜지스터를 포함하고, 상기 각각 한 쌍의 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어할 수 있다.
일 실시 예에 따라, 상기 각각 한 쌍의 트랜지스터가 추가로 분할되어, 분할된 트랜지스터들 중 적어도 하나를 연결하고, 상기 연결된 분할된 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어할 수 있다.
본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 프로그램은 인터넷(internet), 인트라넷(intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (15)

  1. 무선 통신 시스템에서 장치에 있어서,
    입력 신호를 증폭하는 제1 증폭부와,
    상기 제1 증폭부와 연결되며, 상기 제1 증폭부에서 출력된 신호를 증폭하는 공통 게이트 구조의 제2 증폭부를 포함하도록 구성되고,
    상기 제2 증폭부는, 제1 입력부, 제2 입력부, 제3 입력부 및 제4 입력부를 포함하고,
    상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 두 개의 입력부들이 상기 제1 증폭부와 연결되는 장치.
  2. 청구항 1에 있어서, 상기 제1 증폭부는,
    공통 소스 구조를 가지고, 교차 연결된 커패시터(cross coupled capacitor)들을 포함하는 장치.
  3. 청구항 1에 있어서,
    상기 제1 입력부 및 상기 제2 입력부는 상기 제1 증폭부에서 출력된 신호의 위상을 반전시키지 않고 증폭하는 장치.
  4. 청구항 1에 있어서,
    상기 제3 입력부 및 상기 제4 입력부는 상기 제1 증폭부에서 출력된 신호의 위상을 반전시키며 증폭하는 장치.
  5. 청구항 1에 있어서, 상기 제1 입력부 및 상기 제2 입력부의 제1측은 비반전 출력부와 연결되고, 제2측은 반전 출력부와 연결되는 장치.
  6. 청구항 1에 있어서, 상기 제3 입력부 및 상기 제4 입력부의 제1측은 반전 출력부와 연결되고, 제2측은 비반전 출력부와 연결되는 장치.
  7. 청구항 1에 있어서,
    상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 다른 전압 이득을 갖는 장치.
  8. 청구항 1에 있어서,
    상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부 중 적어도 하나의 입력부가 추가로 분리되어, 다른 전압 이득을 갖도록 하는 장치.
  9. 청구항 1에 있어서,
    상기 제1 입력부, 상기 제2 입력부, 상기 제3 입력부 및 상기 제4 입력부는 각각 한 쌍의 트랜지스터를 포함하고, 상기 각각 한 쌍의 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어하는 장치.
  10. 청구항 9에 있어서,
    상기 각각 한 쌍의 트랜지스터가 추가로 분할되어, 분할된 트랜지스터들 중 적어도 하나를 연결하고, 상기 연결된 트랜지스터에 대한 채널 길이를 이용하여 전압 이득을 제어하는 장치.
  11. 무선 통신 시스템에서 방법에 있어서,
    제1 증폭 회로를 이용하여 입력 신호를 증폭하는 과정과,
    공통 게이트 구조의 제2 증폭 회로를 이용하여 상기 제1 증폭 회로에서 출력된 신호를 증폭하는 과정을 포함하고,
    상기 제2 증폭 회로는, 제1 입력회로, 제2 입력회로, 제3 입력회로 및 제4 입력회로를 포함하고,
    상기 제1 입력회로, 상기 제2 입력회로, 상기 제3 입력회로 및 상기 제4 입력회로 중 두 개의 입력회로들이 상기 제1 증폭회로와 연결되는 방법.
  12. 청구항 11에 있어서, 상기 제1 증폭회로는,
    공통 소스 구조를 가지고, 교차 연결된 커패시터(cross coupled capacitor)들을 포함하는 방법.
  13. 청구항 11에 있어서,
    상기 제1 입력회로 및 상기 제2 입력회로는 상기 제1 증폭회로에서 출력된 신호의 위상을 반전시키지 않고 증폭하는 방법.
  14. 청구항 11에 있어서,
    상기 제3 입력회로 및 상기 제4 입력회로는 상기 제1 증폭회로에서 출력된 신호의 위상을 반전시키며 증폭하는 방법.
  15. 청구항 11에 있어서, 상기 제1 입력회로 및 상기 제2 입력회로의 제1측은 비반전 출력부와 연결되고, 제2측은 반전 출력부와 연결되는 방법.
PCT/KR2021/018970 2020-12-15 2021-12-14 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법 WO2022131748A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/210,433 US20230327626A1 (en) 2020-12-15 2023-06-15 Apparatus and method for amplifying transmission/reception signal and controlling phase of transmission/reception signal in wireless communication system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0175742 2020-12-15
KR1020200175742A KR20220085569A (ko) 2020-12-15 2020-12-15 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/210,433 Continuation US20230327626A1 (en) 2020-12-15 2023-06-15 Apparatus and method for amplifying transmission/reception signal and controlling phase of transmission/reception signal in wireless communication system

Publications (1)

Publication Number Publication Date
WO2022131748A1 true WO2022131748A1 (ko) 2022-06-23

Family

ID=82059303

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/018970 WO2022131748A1 (ko) 2020-12-15 2021-12-14 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법

Country Status (3)

Country Link
US (1) US20230327626A1 (ko)
KR (1) KR20220085569A (ko)
WO (1) WO2022131748A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080163A (ko) * 2003-03-11 2004-09-18 엘지전자 주식회사 프로그램 가능한 이득 증폭기
US20060097792A1 (en) * 2004-11-11 2006-05-11 Samsung Electronics Co., Ltd. Variable gain amplifier
JP2010136039A (ja) * 2008-12-04 2010-06-17 Sanyo Electric Co Ltd 信号増幅装置、及び磁気センサ装置
KR20140043642A (ko) * 2012-10-02 2014-04-10 한양대학교 산학협력단 복수개의 입력 스테이지들을 가지는 오티에이 회로
JP2017530622A (ja) * 2014-09-05 2017-10-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチバンド低雑音増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080163A (ko) * 2003-03-11 2004-09-18 엘지전자 주식회사 프로그램 가능한 이득 증폭기
US20060097792A1 (en) * 2004-11-11 2006-05-11 Samsung Electronics Co., Ltd. Variable gain amplifier
JP2010136039A (ja) * 2008-12-04 2010-06-17 Sanyo Electric Co Ltd 信号増幅装置、及び磁気センサ装置
KR20140043642A (ko) * 2012-10-02 2014-04-10 한양대학교 산학협력단 복수개의 입력 스테이지들을 가지는 오티에이 회로
JP2017530622A (ja) * 2014-09-05 2017-10-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチバンド低雑音増幅器

Also Published As

Publication number Publication date
KR20220085569A (ko) 2022-06-22
US20230327626A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
WO2021107472A1 (en) Method and user equipment for a signal reception
WO2017007292A1 (en) Method and apparatus for calibration in radio frequency module
WO2013169036A1 (en) Methods and apparatus for uplink timing alignment in system with large number of antennas
WO2019039671A1 (ko) 위상 배열 안테나를 캘리브레이션하기 위한 장치 및 방법
WO2021132976A1 (en) Apparatus and method for phase shifting
WO2014088311A1 (en) Method and apparatus for beam-forming
EP4018546A1 (en) Device and method for upconverting signal in wireless communication system
WO2022131748A1 (ko) 무선 통신 시스템에서 송수신 신호의 증폭 및 송수신 신호의 위상을 제어하기 위한 장치 및 방법
WO2023171949A1 (en) Method and device for data transmission in wireless communication system
WO2023014021A1 (ko) 커플러를 이용한 전력 증폭기 및 이를 포함하는 전자 장치
WO2022103137A1 (en) Method and apparatus for random access in wireless communication system
WO2022169145A1 (en) Antenna module and electronic device including same
WO2022169195A1 (ko) 안테나 모듈 및 이를 포함하는 전자 장치
WO2021246832A1 (ko) 무선 통신 시스템에서 안테나 필터 및 이를 포함하는 전자 장치
WO2023008972A1 (en) Low-profile frequency-selective antenna isolation enhancement for dual-polarized massive mimo antenna array
WO2023008969A1 (en) Transmit-receive isolation for a dual-polarized mimo antenna array
WO2024080490A1 (ko) 도허티 전력 증폭기 및 이를 포함하는 전자 장치
WO2023101476A1 (ko) 전력 증폭기 및 이를 포함하는 전자 장치
WO2024076060A1 (en) Method and apparatus for measuring ue-to-ue crosslink interference in a wireless communication system
WO2024005292A1 (en) Reconfigurable intelligent surface forming multiple resonances
WO2022131753A1 (ko) 저손실을 위한 트랜스포머 및 이를 포함하는 장치
WO2024039001A1 (ko) 액정 층을 이용하여 빔포밍 신호를 전송하기 위한 전자 장치 및 방법
WO2024191055A1 (ko) 전자 장치의 이상을 식별하기 위한 전자 장치 및 방법
WO2021225419A1 (ko) 무선 통신 시스템에서 안테나 필터 및 이를 포함하는 전자 장치
WO2022031070A1 (ko) 무선 통신 시스템에서 신호 경로를 스위칭하기 위한 스위칭 회로 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21907052

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21907052

Country of ref document: EP

Kind code of ref document: A1