WO2022131647A1 - 엘이디 칩 및 이를 포함하는 디스플레이 장치 - Google Patents

엘이디 칩 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2022131647A1
WO2022131647A1 PCT/KR2021/018338 KR2021018338W WO2022131647A1 WO 2022131647 A1 WO2022131647 A1 WO 2022131647A1 KR 2021018338 W KR2021018338 W KR 2021018338W WO 2022131647 A1 WO2022131647 A1 WO 2022131647A1
Authority
WO
WIPO (PCT)
Prior art keywords
growth substrate
light
center
led chip
light emitting
Prior art date
Application number
PCT/KR2021/018338
Other languages
English (en)
French (fr)
Inventor
김성열
박천순
이계훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/551,901 priority Critical patent/US20220199856A1/en
Publication of WO2022131647A1 publication Critical patent/WO2022131647A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • the present invention relates to an LED chip having improved light uniformity and structure, and a display device including the same.
  • a display device is a type of output device that visually displays data information and images such as text or figures, and includes, for example, a television, various monitors, and various portable terminals (eg, notebook computers, tablet PCs and smart phones).
  • a television various monitors
  • various portable terminals eg, notebook computers, tablet PCs and smart phones.
  • a display device does not emit light by itself, such as an organic light emitting diode (OLED), which uses a display panel that emits light, or a liquid crystal panel (LCD), but supplies light from a backlight unit. It may be a light-receiving display device using a display panel to be received.
  • OLED organic light emitting diode
  • LCD liquid crystal panel
  • the backlight unit may be classified into a direct type backlight unit in which the light source is disposed at the rear of the display panel or an edge type backlight unit in which the light source is disposed at a side of the display panel according to the location of the light source.
  • the direct type backlight unit may include a light source plate in which an LED (Light Emitting Diode, LED) is mounted on a flat printed circuit board.
  • a display device including a backlight unit In a display device including a backlight unit, light uniformity of a light source is very important. If the light emitted from the light source is not uniform, it is because the luminance of the image displayed by the display device is not uniform.
  • the present disclosure provides an LED chip with improved light uniformity and structure, and a display device including the same.
  • the present disclosure provides an LED chip in which the center of the light emitting layer and the center of the DBR layer disposed on the upper surface of the substrate coincide with the center of the light emitting layer by shifting the light emitting layer to one side of the substrate, and a display device including the same.
  • the present disclosure provides an LED chip in which a center of a light emitting layer and a center of a DBR layer disposed on an upper surface of a substrate coincide with a center of a light emitting layer by shifting a cutting line of a substrate when manufacturing an LED chip, and a display device including the same.
  • a display device includes a display panel and an LED chip provided to emit light to the display panel, wherein the LED chip includes a light emitting layer emitting light and a light emitting layer provided on the light emitting layer a semiconductor layer and a growth substrate provided on the semiconductor; can be placed so
  • the LED chip may further include a distributed Bragg reflector (DBR) layer covering an upper surface of the growth substrate.
  • DBR distributed Bragg reflector
  • the growth substrate may include a sapphire substrate.
  • the display device may further include a printed circuit board.
  • the LED chip may be provided on a mounting surface of the printed circuit board.
  • the LED chip may be mounted on the mounting surface of the printed circuit board in a Chip On Board (COB) method.
  • COB Chip On Board
  • a length of a horizontal side of the LED chip and a length of a vertical side of the LED chip may be 500 ⁇ m or less, respectively.
  • the semiconductor layer may be an n-type semiconductor layer, and the LED chip may further include a p-type semiconductor layer.
  • the emission layer may be provided between the n-type semiconductor layer and the p-type semiconductor layer.
  • the LED chip may further include a first DBR layer provided on an upper surface of the growth substrate and a second DBR layer disposed on a lower surface of the light emitting layer.
  • the LED chip may be provided to emit blue-based light.
  • the growth substrate may include a first side surface and a second side surface substantially parallel to the first side surface.
  • a first angle between the first side surface and a lower surface of the growth substrate may be an acute angle.
  • a second angle between the second side surface and the lower surface of the growth substrate may be an obtuse angle.
  • the light emitting layer may be shifted in a direction closer to the second side surface.
  • Each of the first angle and the second angle may be determined by a physical property of the growth substrate.
  • the center of the upper surface of the growth substrate and the center of the light emitting layer may be positioned on a straight line perpendicular to the upper surface of the growth substrate and the light emitting layer.
  • the light emitting layer may be shifted to the first side of the growth substrate by shifting a cutting line that determines the first side of the growth substrate.
  • the display device may further include an optical dome provided on the LED chip.
  • the optical dome may include silicone or an epoxy resin.
  • an LED chip includes a light emitting layer provided to emit light, a semiconductor layer provided on the light emitting layer, and a growth substrate provided on the semiconductor layer,
  • the light emitting layer may be disposed to be biased toward the first side of the growth substrate so that the center is provided between the center of the light emitting layer and the center of the semiconductor layer.
  • an LED chip includes a light emitting layer, a first semiconductor layer provided on the light emitting layer, and a growth substrate provided on the first semiconductor layer, wherein the growth substrate includes a first sidewall and , a second sidewall substantially parallel to the first sidewall and inclined to an upper surface of the growth substrate, wherein the center of the emission layer may be closer to the second sidewall than the first sidewall.
  • the growth substrate may include a third sidewall and a fourth sidewall substantially parallel to the third sidewall and inclined to an upper surface of the growth substrate, and the center of the light emitting layer may be closer to the fourth sidewall than the third sidewall .
  • the LED chip may further include a reflector layer provided on an upper surface of the growth substrate, and a center of the emission layer and a center of the reflector layer may be aligned in a direction perpendicular to the upper surface of the growth substrate.
  • a first angle on the top surface of the growth substrate and the first sidewall is substantially the same as a third angle between the top surface of the growth substrate and the third sidewall, and a second angle between the top surface of the growth substrate and the second sidewall;
  • a fourth angle between the top surface of the growth substrate and the fourth sidewall may be substantially the same.
  • the sum of the first angle and the second angle may correspond to 180 degrees.
  • a display includes a liquid crystal panel and a backlight, the backlight includes a plurality of LED chips, and each of the plurality of LED chips includes an emission layer and a first semiconductor provided on the emission layer layer; and a growth substrate provided on the first semiconductor layer, wherein the growth substrate includes a first sidewall and a second sidewall substantially parallel to the first sidewall and inclined to an upper surface of the growth substrate, , a center of the emission layer may be closer to the second sidewall than to the first sidewall.
  • the center of the light emitting layer and the center of the DBR layer disposed on the upper surface of the substrate coincide with each other to provide an LED chip and a display device including the same have.
  • FIG. 1 is a perspective view of a display device according to an exemplary embodiment
  • FIG. 2 is an exploded perspective view of a display device according to an exemplary embodiment
  • FIG 3 is a side cross-sectional view of a display panel of a display device according to an exemplary embodiment.
  • FIG. 4 is an exploded perspective view of a light source device according to an exemplary embodiment.
  • FIG 5 is an enlarged perspective view of a part of a light source device according to an exemplary embodiment.
  • FIG. 6 is a cross-sectional view taken along line A-A' of FIG. 5 .
  • FIG. 7 is an enlarged view of the LED chip, and is a view showing a state when the LED chip is ideally manufactured.
  • FIG. 8 is a view showing an actual state of the LED chip shown in FIG. 7 .
  • FIG. 9 is a cross-sectional view taken along line A-A' of FIG. 5, and is an enlarged view of an LED chip according to an exemplary embodiment.
  • FIG. 10 is a cross-sectional view taken along line B-B' of FIG. 5, showing a state when an LED chip is ideally manufactured.
  • FIG. 11 is a view showing an actual state of the LED chip shown in FIG.
  • FIG. 12 is a cross-sectional view taken along line B-B' of FIG. 5, illustrating an LED chip according to an embodiment.
  • first and second may be used to distinguish one component from another, regardless of importance or order, and do not limit the component. .
  • 1 is a perspective view of a display device according to an exemplary embodiment
  • 2 is an exploded perspective view of a display device according to an exemplary embodiment
  • 3 is a side cross-sectional view of a display panel of a display device according to an exemplary embodiment
  • 4 is an exploded perspective view of a light source device according to an exemplary embodiment.
  • the display device 10 is a device capable of processing an image signal and visually displaying the processed image.
  • the display device 10 is a television (Television, TV) is exemplified, but the present invention is not limited thereto.
  • the display device 10 may be implemented in various forms such as a monitor, a portable multimedia device, and a portable communication device, and the shape of the display device 10 is not limited.
  • the display device 10 may be, for example, a large format display (LFD) installed outdoors such as on a wall of a building roof or at a bus stop.
  • LFD large format display
  • the outdoors is not necessarily limited to the outdoors, and even indoors, the display device 10 according to an embodiment may be installed in various places including a subway station, a shopping mall, a movie theater, a company, and a store.
  • the display apparatus 10 may receive content data including video data and audio data from various content sources, and output video and audio corresponding to the video data and audio data.
  • the display apparatus 10 may receive content data through a broadcast reception antenna or a wired cable, receive content data from a content reproduction device, or receive content data from a content providing server of a content provider.
  • the display device 10 includes a main body 11 , a screen 12 displaying an image I, and a support 17 provided under the main body 11 to support the main body 10 , for example. eg stands).
  • the main body 11 forms the exterior of the display apparatus 10 , and parts for the display apparatus 10 to display the image I or perform various functions may be provided inside the main body 11 .
  • the body 11 shown in FIG. 1 has a flat plate shape, but the shape of the body 11 is not limited to that shown in FIG. 1 .
  • the body 11 may have a curved plate shape.
  • the screen 12 is formed on the front surface of the main body 11, and can display the image (I).
  • the screen 12 may display a still image or a moving image.
  • the screen 12 may display a 2D flat image or a 3D stereoscopic image using the parallax of the user's eyes.
  • a plurality of pixels P are formed on the screen 12 , and an image I displayed on the screen 12 may be formed by light emitted from each of the plurality of pixels P.
  • the image I may be formed on the screen 12 by combining the light emitted by the plurality of pixels P like a mosaic.
  • Each of the plurality of pixels P may emit light of various brightnesses and of various colors.
  • each of the plurality of pixels P includes a self-emitting panel (eg, a light emitting diode panel) capable of emitting light directly, or a non-emitting panel capable of passing or blocking light emitted by a light source device or the like. (eg, a liquid crystal panel).
  • each of the plurality of pixels P may include sub-pixels PR, PG, and PB.
  • the subpixels PR, PG, and PB include a red subpixel PR capable of emitting red light, a green subpixel PG capable of emitting green light, and a blue subpixel capable of emitting blue light. It may include a pixel PB.
  • red light may refer to light with a wavelength of approximately 620 nm (nanometer, billionths of a meter) to 750 nm
  • green light may refer to light having a wavelength of approximately 495 nm to 570 nm
  • blue light may represent light with a wavelength of approximately 495 nm to 570 nm. It can represent light with a wavelength of approximately 450 nm to 495 nm.
  • various components for generating the image I may be provided in the display device 10 .
  • the display device 10 includes a light source device 100 that is a surface light source, a display panel 20 that blocks or passes light emitted from the light source device 100 , and the light source device 100 . ) and a controller for controlling the operation of the display panel 20 , and a power assembly for supplying power to the light source device 100 and the display panel 20 are provided.
  • the display device 10 forms a main body 11 , and includes a bezel 13 for supporting and fixing the display panel 20 , the light source device 100 , the controller and the power assembly, the frame middle mold 14 , and the bottom. It includes a chassis 15 and a rear cover 16 .
  • the light source device 100 may include a point light source emitting monochromatic light or white light, and may refract, reflect, and scatter light to convert light emitted from the point light source into uniform surface light.
  • the light source device 100 includes a plurality of light sources emitting monochromatic light or white light, a diffusion plate for diffusing light incident from the plurality of light sources, and a plurality of light sources and for reflecting light emitted from the rear surface of the diffusion plate. It may include a reflective sheet and an optical sheet for refracting and scattering light emitted from the front surface of the diffusion plate.
  • the light source device 100 may emit uniform surface light toward the front by refracting, reflecting, and scattering light emitted from the light source.
  • the configuration of the light source device 100 will be described in more detail below.
  • the display panel 20 is provided in front of the light source device 100 and blocks or passes light emitted from the light source device 100 to form the image I.
  • the front surface of the display panel 20 forms the screen S of the display device 10 described above, and the display panel 20 may form a plurality of pixels P.
  • the plurality of pixels P may each independently block or pass the light of the light source device 100 , and the light passed by the plurality of pixels P may be transmitted to the screen S.
  • the displayed image I may be formed.
  • the display panel 20 includes a first polarizing film 21 , a first transparent substrate 22 , a pixel electrode 23 , a thin film transistor 24 , and a liquid crystal layer 25 . , a common electrode 26 , a color filter 27 , a second transparent substrate 28 , and a second polarizing film 29 .
  • the first transparent substrate 22 and the second transparent substrate 28 may fixedly support the pixel electrode 23 , the thin film transistor 24 , the liquid crystal layer 25 , the common electrode 26 , and the color filter 27 . have.
  • the first and second transparent substrates 22 and 28 may be made of tempered glass or transparent resin.
  • a first polarizing film 21 and a second polarizing film 29 are provided outside the first and second transparent substrates 22 and 28 .
  • the first polarizing film 21 and the second polarizing film 29 may pass a specific light and block other light, respectively.
  • the first polarizing film 21 transmits light having a magnetic field oscillating in the first direction and blocks other light.
  • the second polarizing film 29 transmits light having a magnetic field oscillating in the second direction and blocks other light.
  • the first direction and the second direction may be orthogonal to each other. Accordingly, the polarization direction of the light passing through the first polarizing film 21 and the vibration direction of the light passing through the second polarizing film 29 are orthogonal to each other. As a result, generally, light cannot pass through the first polarizing film 21 and the second polarizing film 29 at the same time.
  • a color filter 27 may be provided inside the second transparent substrate 28 .
  • the color filter 27 may include, for example, a red filter 27R for passing red light, a green filter 27G for passing green light, and a blue filter 27B for passing blue light.
  • the filter 27R, the green filter 27G, and the blue filter 27B may be disposed side by side.
  • the region in which the color filter 27 is formed corresponds to the pixel P described above.
  • the area in which the red filter 27R is formed corresponds to the red subpixel PR
  • the area in which the green filter 27G is formed corresponds to the green subpixel PG
  • the area in which the blue filter 27B is formed corresponds to the blue subpixel. It corresponds to (PB).
  • a pixel electrode 23 may be provided inside the first transparent substrate 22 , and a common electrode 26 may be provided inside the second transparent substrate 28 .
  • the pixel electrode 23 and the common electrode 26 are made of a conductive metal material, and may generate an electric field for changing the arrangement of the liquid crystal molecules 115a constituting the liquid crystal layer 25 .
  • the pixel electrode 23 and the common electrode 26 are made of a transparent material, and can pass light incident from the outside.
  • the pixel electrode 23 and the common electrode 26 are indium tin oxide (ITO), indium zinc oxide (IZO), silver nanowire (Ag nano wire), carbon nanotube ( It may be composed of carbon nano tube: CNT), graphene, or PEDOT (3,4-ethylenedioxythiophene).
  • a thin film transistor (TFT) 24 is provided inside the second transparent substrate 22 .
  • the thin film transistor 24 may pass or block a current flowing through the pixel electrode 23 .
  • an electric field can be formed or removed between the pixel electrode 23 and the common electrode 26 by controlling the thin film transistor 24 to turn on (closed) or turn off (open) the thin film transistor 24 . .
  • the thin film transistor 24 may be made of poly-silicon, and may be formed by a semiconductor process such as lithography, deposition, or ion implantation.
  • a liquid crystal layer 25 is formed between the pixel electrode 23 and the common electrode 26 , and the liquid crystal layer 25 is filled with liquid crystal molecules 25a.
  • Liquid crystal represents an intermediate state between a solid (crystal) and a liquid.
  • Most of the liquid crystal materials are organic compounds, and their molecular shape is in the shape of a long and thin rod, and the arrangement of molecules is the same as an irregular state in one direction, but it may have a regular crystal form in another direction.
  • the liquid crystal has both the fluidity of a liquid and the optical anisotropy of a crystal (solid).
  • the liquid crystal exhibits optical properties according to the change of the electric field.
  • the direction of the arrangement of molecules constituting the liquid crystal may change according to a change in an electric field.
  • the liquid crystal molecules 115a of the liquid crystal layer 25 are arranged according to the direction of the electric field, and when the electric field is not generated in the liquid crystal layer 25 , the liquid crystal molecules 115a are irregularly arranged or may be disposed along the alignment layer.
  • the optical properties of the liquid crystal layer 25 may vary depending on the presence or absence of an electric field passing through the liquid crystal layer 25 .
  • a cable for transmitting image data to the display panel 20 and a display driver integrated circuit (DDI) for processing digital image data and outputting an analog image signal (for example, , 'driver IC') is provided.
  • DPI display driver integrated circuit
  • the cable may electrically connect between the controller and the power assembly and the driver IC, and may also electrically connect between the driver IC and the display panel 20 .
  • the cable may include a flexible flat cable or a film cable that can be bent.
  • the driver IC may receive image data and power from the controller and the power assembly through a cable, and transmit image data and a driving current to the display panel 20 through the cable.
  • the cable and the driver IC may be integrally implemented as a film cable, a chip on film (COF), a tape carrier package (TCP), or the like.
  • the driver IC may be placed on the cable.
  • the present invention is not limited thereto, and the driver IC may be disposed on the display panel.
  • the controller may include a control circuit for controlling operations of the display panel 20 and the light source device 100 .
  • the control circuit may process image data received from an external content source, transmit image data to the display panel 20 , and transmit dimming data to the light source device 100 .
  • the power assembly may supply power to the display panel 20 and the light source device 100 so that the light source device 100 outputs surface light and the display panel 20 blocks or passes the light from the light source device 100 .
  • the controller and the power assembly may be implemented as a printed circuit board and various circuits mounted on the printed circuit board.
  • the power circuit may include a capacitor, a coil, a resistor, a processor, and the like, and a power circuit board on which these are mounted.
  • the control circuit may include a memory, a processor, and a control circuit board on which they are mounted.
  • the light source device 100 will be described.
  • FIG. 4 is an exploded view of a light source device according to an embodiment.
  • the light source device 100 includes a light source module 110 for generating light, a reflective sheet 120 for reflecting light, a diffuser plate 130 for uniformly diffusing light, and optics for improving the luminance of emitted light. sheet 140 .
  • the light source module 110 may include a plurality of light sources 111 emitting light and a substrate 112 supporting and fixing the plurality of light sources 111 .
  • the plurality of light sources 111 may be arranged in a predetermined pattern so that light is emitted with uniform luminance.
  • the plurality of light sources 111 may be arranged such that a distance between one light source and light sources adjacent thereto is the same.
  • the plurality of light sources 111 may be arranged in alignment with rows and columns. Thereby, a plurality of light sources may be arranged such that a substantially square is formed by four adjacent light sources. Also, any one light source may be disposed adjacent to four light sources, and a distance between one light source and four adjacent light sources may be approximately the same.
  • a plurality of light sources may be arranged in a plurality of rows, and a light source belonging to each row may be arranged at the center of two light sources belonging to an adjacent row.
  • the plurality of light sources may be arranged such that an approximately equilateral triangle is formed by the three adjacent light sources.
  • one light source is disposed adjacent to six light sources, and a distance between one light source and six light sources adjacent thereto may be approximately the same.
  • the pattern in which the plurality of light sources 111 are disposed is not limited to the pattern described above, and the plurality of light sources 111 may be disposed in various patterns so that light is emitted with uniform luminance.
  • the light source 111 can emit monochromatic light (light of a specific wavelength, for example, blue light) or white light (for example, a mixture of red light, green light, and blue light) in various directions when power is supplied. element can be employed.
  • the light source 111 may include a light emitting diode (LED).
  • the substrate 112 may fix the plurality of light sources 111 so that the positions of the light sources 111 are not changed. In addition, the substrate 112 may supply power for the light source 111 to emit light to each light source 111 .
  • the substrate 112 is composed of a synthetic resin or tempered glass or a printed circuit board (PCB) in which a conductive power supply line for fixing a plurality of light sources 111 and supplying power to the light source 111 is formed.
  • PCB printed circuit board
  • the reflective sheet 120 may reflect the light emitted from the plurality of light sources 111 forward or in a direction close to the front.
  • a plurality of through holes 120a are formed in the reflective sheet 120 at positions corresponding to each of the plurality of light sources 111 of the light source module 110 .
  • the light source 111 of the light source module 110 may pass through the through hole 120a and protrude in front of the reflective sheet 120 .
  • the plurality of light sources 111 of the light source module 110 are inserted into the plurality of through holes 120a formed in the reflective sheet 120 . Therefore, the substrate 112 of the light source module 110 is positioned at the rear of the reflective sheet 120 , but the plurality of light sources 111 of the light source module 110 may be positioned in front of the reflective sheet 120 . .
  • the plurality of light sources 111 may emit light from the front of the reflective sheet 120 .
  • the plurality of light sources 111 may emit light in various directions in front of the reflective sheet 120 . Light may be emitted from the light source 111 toward the diffusion plate 130 as well as emitted from the light source 111 toward the reflective sheet 120 , and the reflective sheet 120 is emitted toward the reflective sheet 120 . The light may be reflected toward the diffusion plate 130 .
  • Light emitted from the light source 111 passes through various objects such as the diffusion plate 130 and the optical sheet 140 .
  • various objects such as the diffusion plate 130 and the optical sheet 140 .
  • the reflective sheet 120 may reflect light reflected by the diffusion plate 130 and the optical sheet 140 .
  • the diffusion plate 130 may be provided in front of the light source module 110 and the reflective sheet 120 , and may evenly distribute the light emitted from the light source 111 of the light source module 110 .
  • the plurality of light sources 111 are located in various places on the rear surface of the light source device 100 . Although the plurality of light sources 111 are disposed at equal intervals on the rear surface of the light source device 100 , non-uniformity in luminance may occur depending on the positions of the plurality of light sources 111 .
  • the diffusion plate 130 may diffuse the light emitted from the plurality of light sources 111 within the diffusion plate 130 in order to remove non-uniformity in luminance due to the plurality of light sources 111 . In other words, the diffusion plate 130 may uniformly emit the non-uniform light from the plurality of light sources 111 to the front.
  • the optical sheet 140 may include various sheets for improving luminance and uniformity of luminance.
  • the optical sheet 140 may include a diffusion sheet 141 , a first prism sheet 142 , a second prism sheet 143 , a reflective polarizing sheet 144 , and the like.
  • the diffusion sheet 141 diffuses light for uniformity of luminance.
  • the light emitted from the light source 111 may be diffused by the diffusion plate 130 and may be diffused again by the diffusion sheet 141 included in the optical sheet 140 .
  • the first and second prism sheets 142 and 143 may increase luminance by focusing the light diffused by the diffusion sheet 141 .
  • the first and second prism sheets 142 and 143 include a prism pattern having a triangular prism shape, and a plurality of the prism patterns are arranged adjacently to form a plurality of bands.
  • the reflective polarizing sheet 144 is a type of polarizing film and may transmit some of the incident light to improve luminance and reflect the other portion. For example, polarized light in the same direction as the predetermined polarization direction of the reflective polarizing sheet 144 may be transmitted, and polarized light in a direction different from the polarization direction of the reflective polarizing sheet 144 may be reflected. In addition, the light reflected by the reflective polarizing sheet 144 is recycled inside the light source device 100 , and the luminance of the display device 10 may be improved by such light recycling.
  • the optical sheet 140 is not limited to the sheet or film shown in FIG. 4 , and may include more various sheets or films, such as a protective sheet and a quantum dot sheet.
  • FIG. 5 is an enlarged perspective view of a part of a light source device according to an exemplary embodiment. 6 is a cross-sectional view taken along line A-A' of FIG. 5 .
  • the light source 111 of the light source device 100 will be described with reference to FIGS. 5 and 6 .
  • the light source module 110 includes a plurality of light sources 111 .
  • the plurality of light sources 111 may pass through the through hole 120a at the rear of the reflective sheet 120 to protrude forward of the reflective sheet 120 . Accordingly, as shown in FIGS. 5 and 6 , a portion of the light source 111 and the substrate 112 may be exposed toward the front of the reflective sheet 120 through the through hole 120a.
  • the light source 111 may include an electrical/mechanical structure positioned in a region defined by the through hole 120a of the reflective sheet 120 .
  • each of the plurality of light sources 111 includes an LED chip 210 and an optical dome 220 .
  • the number of light sources may be reduced by widening an optical diffusion region of light emitted from the light source.
  • the number of blocks of local dimming is reduced due to a decrease in the number of light sources, which limits improvement of contrast ratio.
  • the light source device 100 does not include a lens, and the light source The number of (111) can be increased. Accordingly, an area occupied by each of the plurality of light sources 111 may be narrowed.
  • the optical dome 220 may cover each of the plurality of light sources 111 while having a smaller size compared to the lens.
  • FIG. 7 is an enlarged view of the LED chip, and is a view showing a state when the LED chip is ideally manufactured.
  • the LED chip 210 may include a p-type semiconductor layer 213 and an n-type semiconductor layer 212 for emitting light by recombination of holes and electrons.
  • the LED chip 210 is provided with a pair of electrodes 211a and 211b for supplying holes and electrons to the p-type semiconductor layer 213 and the n-type semiconductor layer 212 , respectively.
  • the LED chip 210 may include a growth substrate 215 , a p-type semiconductor layer 213 , an n-type semiconductor layer 212 , and a light emitting layer 214 .
  • the LED chip 210 may further include a first distributed Bragg reflector (DBR) layer 216 and a second DBR layer 217 .
  • DBR distributed Bragg reflector
  • the growth substrate 215 may be a sapphire substrate useful as a substrate for nitride semiconductor growth.
  • the present invention is not limited thereto, and may be various substrates provided for semiconductor single crystal growth, such as a silicon substrate or a GaN substrate.
  • the growth substrate 215 may be a sapphire substrate.
  • the p-type semiconductor layer 213 , the n-type semiconductor layer 212 , and the emission layer 214 may be formed of a nitride semiconductor.
  • the light emitting layer 214 may emit light corresponding to the bandgap energy size by recombination of electrons and holes.
  • the pair of electrodes 211a and 211b may include an n-type device electrode 211a and a p-type device electrode 211b.
  • the n-type device electrode 211a and the p-type device electrode 211b may be formed of a material capable of ohmic contact with the nitride semiconductor, for example, made of a metal such as silver (Ag) or aluminum (Al). can be formed.
  • the positions of the p-type semiconductor layer 213 and the n-type semiconductor layer 212 may be interchanged. In this case, the positions of the n-type device electrode 211a and the p-type device electrode 211b may also be changed.
  • the first DBR layer 216 and the second DBR layer 217 may be formed by stacking two materials having a difference in refractive index.
  • the first DBR layer 216 and the second DBR layer 217 may reflect light of a target wavelength.
  • the first DBR layer 216 may be provided on the top surface of the growth substrate 215 .
  • the first DBR layer 216 may reflect a portion of the light emitted from the light emitting layer 214 to increase the light directivity angle with respect to the display panel 20 .
  • the second DBR layer 217 may be provided on the lower surface of the emission layer 214 . Like the first DBR layer 216 , the second DBR layer 217 may reflect a portion of the light emitted from the light emitting layer 214 to increase the light directivity angle with respect to the display panel 20 .
  • the DBR layer may be provided on the upper surface of the growth substrate 215 , and the DBR layer may be provided on the lower surface of the light emitting layer 214 .
  • the first DBR layer 216 may be provided on the upper surface of the growth substrate 215
  • the second DBR layer 217 may be provided on the lower surface of the emission layer 214 .
  • a pair of DBR layers may be provided on both sides of the light emitting layer 214 .
  • the LED chip 210 may convert electrical energy into optical energy.
  • the LED chip 210 may emit light having a maximum intensity at a predetermined wavelength to which power is supplied.
  • the LED chip 210 may emit blue light having a peak value at a wavelength representing blue (eg, a wavelength between 450 nm and 495 nm).
  • the LED chip 210 may be directly attached to the substrate 112 in a Chip On Board (COB) method.
  • the light source 111 may include an LED chip 210 to which a light emitting diode chip or a light emitting diode die is directly attached to the substrate 112 without separate packaging.
  • the length of the horizontal side and the length of the vertical side of the first DBR layer 216 may be several hundreds of ⁇ m.
  • the length of the horizontal side and the length of the vertical side of the upper surface of the growth substrate 215 may be several hundreds of ⁇ m.
  • a length of a horizontal side and a length of a vertical side of the upper surface of the growth substrate 215 may be provided to be 500 ⁇ m or less, respectively.
  • the LED chip 210 may be manufactured as a flip chip type that does not include a Zener diode.
  • the flip chip type LED chip 210 does not use an intermediate medium such as a metal lead (wire) or a ball grid array (BGA) when attaching the light emitting diode, which is a semiconductor device, to the substrate 112,
  • the electrode pattern of the semiconductor device may be fused to the substrate 112 as it is.
  • the light source 111 including the flip chip type LED chip 210 can be miniaturized.
  • the light source module 110 in which a flip-chip type LED chip 210 is attached to the substrate 112 in a chip-on-board method may be manufactured.
  • a power supply line 230 and a power supply pad 240 are provided on the substrate 112 for supplying power to the flip chip type LED chip 210 .
  • a power supply line 230 for supplying electrical signals and/or power to the LED chip 210 from the controller and/or power assembly is provided on the substrate 112 .
  • the substrate 112 may be formed by alternately stacking a non-conductive insulation layer 251 and a conductive conductive layer 252 .
  • the conductive layer 252 is formed with a line or pattern through which power and/or electrical signals pass.
  • the conductive layer 252 may be made of various materials having electrical conductivity.
  • the conductive layer 252 may be made of various metal materials such as copper (Cu), tin (Sn), aluminum (Al), or an alloy thereof.
  • the dielectric of the insulating layer 251 may insulate between the lines or patterns of the conductive layer 252 .
  • the insulating layer 251 may be made of a dielectric for electrical insulation, for example, FR-4.
  • the feed line 230 may be implemented by a line or pattern formed in the conductive layer 252 .
  • the feeding line 230 may be electrically connected to the LED chip 210 through the feeding pad 240 .
  • the feeding pad 240 may be formed by exposing the feeding line 230 to the outside.
  • a protection layer 253 may be formed.
  • the protective layer 253 may include a photo solder resist (PSR).
  • the protective layer 253 may cover the feed line 230 to block the feed line 230 from being exposed to the outside.
  • a window exposing a portion of the feed line 230 to the outside may be formed in the protective layer 253 .
  • a portion of the feeding line 230 exposed to the outside by the window of the protective layer 253 may form the feeding pad 240 .
  • a conductive adhesive material 240a for electrical contact between the externally exposed feeding line 230 and the electrodes 211a and 211b of the LED chip 210 is applied to the feeding pad 240 .
  • a conductive adhesive material 240a may be applied in the window of the protective layer 253 .
  • Each of the electrodes 211a and 211b of the LED chip 210 is in contact with the conductive adhesive material 240a, and the LED chip 210 may be electrically connected to the power supply line 230 through the conductive adhesive material 240a.
  • the conductive adhesive material 240a may include, for example, solder having electrical conductivity. However, the present invention is not limited thereto, and the conductive adhesive material 240a may include electrically conductive epoxy adhesives.
  • Power may be supplied to the LED chip 210 through the feeding line 230 and the feeding pad 240 , and when power is supplied, the LED chip 210 may emit light.
  • a pair of power feeding pads 240 corresponding to each of the pair of electrodes 211a and 211b provided in the flip chip type LED chip 210 may be provided.
  • the optical dome 220 may cover the LED chip 210 .
  • the optical dome 220 may indicate a light-transmitting resin layer.
  • the optical dome 220 may prevent or suppress damage to the LED chip 210 by an external mechanical action and/or damage to the LED chip 210 by a chemical action.
  • the optical dome 220 may prevent the LED chip 210 from being separated from the substrate 112 by an external impact.
  • the growth substrate 215 of the LED chip 210 has a substantially rectangular parallelepiped shape.
  • both sides of the growth substrate 215 of the LED chip 210 are the top surfaces of any one of the n-type semiconductor layer 212 , the p-type semiconductor layer 213 , the light emitting layer 214 , and the substrate 112 , respectively. It may be provided perpendicular to.
  • the side surface, the upper surface, and the lower surface are defined based on each drawing.
  • Both side surfaces of the growth substrate 215 refer to left and right sides of the growth substrate 215 with reference to FIG. 7 .
  • Both sides of the growth substrate shown in FIG. 7 may refer to the front and rear surfaces of the growth substrate shown in FIG. 10 , which will be described later.
  • both sides of the growth substrate 215 may be provided vertically (eg, substantially perpendicular to the upper surface of the light emitting layer 214 ).
  • the center C1 of the emission layer 214 may be laterally spaced apart from the center C2 of the growth substrate 215 .
  • the center C2 of the growth substrate 215 coincides with the center of the p-type semiconductor layer 213 . Accordingly, the center C2 of the growth substrate 215 may point to the center of the p-type semiconductor layer 213 . Also, the center C2 of the growth substrate 215 may point to the center of the first DBR layer 216 .
  • the separation distance between the center C1 of the emission layer 214 and the center C2 of the p-type semiconductor layer 213 , the growth substrate 215 or the first DBR layer 216 is referred to as d1 .
  • the center C1 of the light emitting layer 214 and the center C2 of the growth substrate 215 are spaced apart by d1, and d1 ⁇ 0.
  • the reason d1 ⁇ 0 is because the area of the upper surface of the light emitting layer 214 is different from the area of the upper surface of the p-type semiconductor layer 213 .
  • the center of the emission layer 214 and the center of the p-type semiconductor layer 213 are spaced apart.
  • the growth substrate 215 may be designed so that the center thereof coincides with the p-type semiconductor layer 213 . Accordingly, the center C2 of the growth substrate 215 and the center C1 of the emission layer 214 are spaced apart by d1, and d1 ⁇ 0.
  • light emitted from the center C1 of the light emitting layer 214 has been described as an example, but the above content may be applied to all points of the light emitting layer 214 . That is, when the center C1 of the light emitting layer 214 and the center C2 of the growth substrate 215 are spaced apart, the optical path of light emitted from one point of the light emitting layer 214 may be different. When the optical path of the light emitted from the light emitting layer 214 is different, the light uniformity of the LED chip 210 may be reduced. Due to this, the luminance of the display device may become non-uniform, which deteriorates the marketability of the display device.
  • FIG. 8 is a view showing an actual state of the LED chip shown in FIG. 7 .
  • both sides of the growth substrate 215 may be inclined. Specifically, both sides of the growth substrate 215 of the LED chip 210 are on the top surface of any one of the n-type semiconductor layer 212 , the p-type semiconductor layer 213 , the light emitting layer 214 and the substrate 112 , respectively. It may be provided inclined with respect to the.
  • the growth substrate 215 may be a sapphire substrate.
  • the shape of both sides of the growth substrate 215 is determined according to the grain of the sapphire. That is, the angle at which both sides are inclined with respect to the lower surface is determined according to the physical properties of the sapphire.
  • both sides of the growth substrate 215 are not perpendicular to the lower surface of the growth substrate 215 due to the physical properties of sapphire.
  • the side surface of the growth substrate 215 may be inclined by a predetermined angle with respect to the lower surface of the growth substrate 215 .
  • the predetermined angle may be ⁇ 1 or ⁇ 2, and ⁇ 1 and ⁇ 2 may be the same angle. According to an embodiment of the present invention, ⁇ 1 and ⁇ 2 may be 83° to 85°.
  • both sides of the growth substrate 215 are not perpendicular to the bottom surface, but both sides are provided to be inclined with respect to the bottom surface according to the texture of the sapphire substrate, and the angle is It may be approximately 83° to 85°. However, it is not limited to the above angle, and may have an angle of 85° or more, but it is not an ideal 90°.
  • both sides of the growth substrate 215 are provided to be inclined with respect to the lower surface, respectively, depending on the physical properties of the sapphire substrate, and thus the center C1 of the light emitting layer 214 and the upper surface of the growth substrate 215 .
  • the centers (C3) of the are laterally spaced apart.
  • the center C3 of the upper surface of the growth substrate 215 may indicate the center of the first DBR layer 216 .
  • the center C3 of the upper surface of the growth substrate 215 indicates the center of the growth substrate 215 when both sides of the growth substrate 215 are inclined due to the physical properties of sapphire.
  • the separation distance between the center C1 of the emission layer 214 and the center C3 of the upper surface of the actual growth substrate 215 is referred to as d2.
  • d1 the distance between the center C1 of the light-emitting layer 214 and the center C2 of the p-type semiconductor layer 213
  • d2 the distance between the center C1 and the center C3 of the upper surface of the growth substrate 215 increases. That is, d2 > d1 is satisfied.
  • the separation distance between the center C1 of the light emitting layer 214 and the center C3 of the upper surface of the growth substrate 215 increases, the light uniformity of the LED chip 210 may be further reduced, and the luminance of the display device may be further increased. may become non-uniform.
  • light emitted from the center C1 of the light emitting layer 214 has been described as an example, but the above content may be applied to all points of the light emitting layer 214 . That is, when the center C1 of the light emitting layer 214 and the center C3 of the upper surface of the growth substrate 215 are spaced apart, the optical path of light emitted from one point of the light emitting layer 214 may be different. When the optical path of the light emitted from the light emitting layer 214 is different, the light uniformity of the LED chip 210 may be reduced. Due to this, the luminance of the display device may become non-uniform, which deteriorates the marketability of the display device.
  • the center C1 of the light emitting layer 214 is reduced by ⁇ 2, which is an angle smaller than ⁇ 1.
  • the light path of the light emitted at an angle with respect to the passing normal also becomes different.
  • the critical angle at which the optical paths of light emitted from one point of the light emitting layer 214 are different becomes smaller.
  • the critical angle at which the light paths are different is an angle at which light emitted from the center C1 of the light emitting layer 214 is emitted obliquely with respect to the normal passing through the center C1, and refers to the minimum angle at which the light paths are different.
  • the critical angle at which the optical paths are different may decrease from ⁇ 1 to ⁇ 2. Due to this, the amount of light emitted with different light paths may increase, and the light uniformity of the LED chip 210 may be further deteriorated. Accordingly, it is necessary to reduce the separation distance d2 between the center C1 of the emission layer 214 and the center C3 of the upper surface of the growth substrate 215 .
  • FIG. 9 is a cross-sectional view taken along line A-A' of FIG. 5, and is an enlarged view of an LED chip according to an embodiment of the present invention.
  • both sides of the growth substrate 215 may be inclined, like the actual structure shown in FIG. 8 .
  • the center of the upper surface of the growth substrate 215 is referred to as C3.
  • C3 may indicate the center of the first DBR layer 216 .
  • the separation distance between the center C1 of the light emitting layer 214 and the center C3 of the upper surface of the growth substrate 215 is referred to as d3.
  • d3 ⁇ d1 is satisfied.
  • the center C5 of the p-type semiconductor layer 213 and the upper surface of the growth substrate 215 so that the separation distance between the center C1 of the light emitting layer 214 and the center C3 of the upper surface of the growth substrate 215 is reduced.
  • the light emitting layer 214 or the p-type semiconductor layer 213 is shifted so that the center C5 of the p-type semiconductor layer 213 and the center C3 of the upper surface of the growth substrate 215 do not coincide ( shift) is possible. Since the p-type semiconductor layer 213 is provided on the upper surface of the light-emitting layer 214 , the p-type semiconductor layer 213 can be shifted by shifting the light-emitting layer 214 . That is, shifting the light emitting layer 214 and shifting the p-type semiconductor layer 213 may have the same meaning.
  • the light emitting layer 214 may be shifted so that the center C3 of the upper surface of the growth substrate 215 is positioned between the center C1 of the light emitting layer 214 and the center of the p-type semiconductor layer 213 .
  • the light emitting layer 214 may be shifted so that the center C1 of the light emitting layer 214 and the center C3 of the upper surface of the growth substrate 215 coincide.
  • the center C2 of the p-type semiconductor layer 213 is the center C1 of the emission layer 214 and the upper surface of the growth substrate 215 .
  • the light emitting layer 214 may be shifted as described above. In other words, when the distance between the center C3 of the upper surface of the growth substrate 215 and the center C1 of the light emitting layer 214 increases from d1 to d2 due to cutting of the growth substrate 215, the light emitting layer (214) can be shifted. In this case, the emission layer 214 may be shifted in a direction in which the distance between the center C1 of the emission layer 214 and the center C3 of the upper surface of the growth substrate 215 becomes closer.
  • the direction in which the distance between the center C1 of the light emitting layer 214 and the center C3 of the upper surface of the growth substrate 215 increases is one of both sides 215a and 215b of the growth substrate 215 .
  • the included angle with the lower surface 215c of the growth substrate 215 may indicate a direction closer to the obtuse side surface 215b.
  • the light emitting layer 214 may be shifted so that the light emitting layer 214 approaches one side 215b of the growth substrate 215 .
  • the included angle between the one side 215b of the growth substrate 215 and the lower surface 215c of the growth substrate 215 is an obtuse angle. This is because ⁇ 2 is an acute angle, as described above.
  • -d1 ⁇ d3 ⁇ +d1 is satisfied.
  • the separation distance between the center C1 of the emission layer 214 and the center C3 of the upper surface of the growth substrate 215 can be reduced.
  • the critical angle of the resolution becomes larger than ⁇ 1.
  • the critical angle at which the light paths are different is an angle at which light emitted from the center C1 of the light emitting layer 214 is emitted obliquely with respect to the normal passing through the center C1, and refers to the minimum angle at which the light paths are different.
  • the critical angle at which the optical paths are different is increased, the amount of light emitted by the different optical paths is reduced, and the light uniformity of the LED chip 210 can be improved. Also, the luminance of the display device may be uniform.
  • FIG. 10 is a cross-sectional view taken along line B-B' of FIG. 5, showing a state when an LED chip is ideally manufactured.
  • a straight line passing through A-A' and a straight line passing through B-B' of FIG. 5 are provided perpendicular to each other. That is, FIG. 10 is a view of the LED chip shown in FIG. 7 as viewed from another angle.
  • the growth substrate 215 of the LED chip 210 has a substantially rectangular parallelepiped shape.
  • both sides of the growth substrate 215 of the LED chip 210 are the top surfaces of any one of the n-type semiconductor layer 212 , the p-type semiconductor layer 213 , the light emitting layer 214 , and the substrate 112 , respectively. It may be provided perpendicular to.
  • Both side surfaces of the growth substrate 215 refer to left and right sides of the growth substrate 215 with reference to FIG. 10 .
  • Both sides of the growth substrate shown in FIG. 10 may point to the front and rear surfaces of the growth substrate shown in FIG. 7 .
  • both sides of the growth substrate 215 may be provided vertically.
  • the center C1 ′ of the emission layer 214 and the center C2 ′ of the growth substrate 215 (refer to FIG. 11 ) may coincide.
  • the LED chip 210 is viewed with reference to B-B' in FIG. 5 unlike that shown in FIG. 7 , when the LED chip 210 is ideally manufactured, the center C1' of the light emitting layer 214 and growth The center C2' of the upper surface of the substrate 215 may coincide.
  • the critical angle at which ? differs is maximized.
  • the critical angle becomes the maximum, and the angle becomes ⁇ 1'.
  • the critical angle at which the light paths are different is an angle at which light emitted from the center C1' of the light emitting layer 214 is emitted obliquely with respect to the normal passing through the center C1', and indicates the minimum angle at which the light paths are different. .
  • the critical angle at which the light paths are different becomes the maximum. In this case, the amount of light emitted through different optical paths is minimized, and the light uniformity of the LED chip 210 may be improved. Also, the luminance of the display device may be uniform.
  • FIG. 11 is a view showing an actual state of the LED chip shown in FIG.
  • both sides of the growth substrate 215 may be inclined. Specifically, both sides of the growth substrate 215 of the LED chip 210 are on the top surface of any one of the n-type semiconductor layer 212 , the p-type semiconductor layer 213 , the light emitting layer 214 and the substrate 112 , respectively. It may be provided inclined with respect to the.
  • the growth substrate 215 may be a sapphire substrate.
  • the shape of both sides of the growth substrate 215 is determined according to the grain of the sapphire. For example, the angle at which both sides are inclined with respect to the lower surface is determined based on the physical properties of the sapphire.
  • both sides of the growth substrate 215 are not perpendicular to the lower surface of the growth substrate 215 due to the physical properties of sapphire.
  • the side surface of the growth substrate 215 may be inclined by a predetermined angle with respect to the lower surface of the growth substrate 215 .
  • the predetermined angle may be ⁇ 1 or ⁇ 2, and ⁇ 1 and ⁇ 2 may be the same angle. According to an embodiment, ⁇ 1 and ⁇ 2 may be 83° to 85°. Since the growth substrate 215 shown in FIGS. 8 and 9 and the growth substrate 215 shown in FIG. 11 are made of the same material, both sides of the growth substrate 215 are inclined with respect to the lower surface of the growth substrate 215 .
  • the true angle may be equal to ⁇ 1 and ⁇ 2, respectively.
  • both sides of the growth substrate 215 are not perpendicular to the bottom surface, and both sides are provided to be inclined with respect to the bottom surface according to the grain of the sapphire substrate, and the angle is approximately 83 ° to 85 °. However, it is not limited to the above angle, and may have an angle of 85° or more, but it is not an ideal 90°.
  • both sides of the growth substrate 215 are provided to be inclined with respect to the lower surface, respectively, depending on the physical properties of the sapphire substrate.
  • the centers C2' of the upper surface are laterally spaced apart.
  • the center C2 ′ of the upper surface of the growth substrate 215 may indicate the center of the first DBR layer 216 .
  • the separation distance between the center C1' of the emission layer 214 and the center C2' of the upper surface of the actual growth substrate 215 is referred to as d1'.
  • the distance between the center (C1') of the light emitting layer 214 and the center (C2') of the upper surface of the growth substrate 215 increases, Due to this, the light uniformity of the LED chip 210 may be reduced, and the luminance of the display device may become non-uniform.
  • the critical angle at which the optical path of light emitted from one point of the light emitting layer 214 is different. becomes smaller
  • the critical angle becomes maximum at ⁇ 1'
  • the critical angle at which the optical paths are different may decrease from ⁇ 1' to ⁇ 2'. Due to this, the amount of light emitted with different light paths may increase, and the light uniformity of the LED chip 210 may be further deteriorated. Therefore, it is necessary to reduce the separation distance d1' between the center C1' of the light emitting layer 214 and the center C2' of the upper surface of the growth substrate 215 .
  • FIG. 12 is a cross-sectional view taken along line B-B' of FIG. 5, illustrating an LED chip according to an embodiment.
  • the growth substrate 215 may have both sides inclined, like the actual structure shown in FIG. 11 .
  • the center of the growth substrate 215 is referred to as C2'.
  • a separation distance between the center C1' of the emission layer 214 and the center C2' of the upper surface of the growth substrate 215 is referred to as d2'.
  • d2' ⁇ d1' is satisfied. This is because the center of the light emitting layer 214 is shifted laterally so that the separation distance between the center C1 ′ of the light emitting layer 214 and the center C2 ′ of the upper surface of the growth substrate 215 is reduced. At this time, the side is based on FIG. 12 .
  • the light emitting layer 214 may be shifted toward one side of the growth substrate 215 in a direction in which the center C2 ′ of the upper surface of the growth substrate 215 and the center C1 ′ of the light emitting layer 214 approach.
  • the direction in which the center C2' of the upper surface of the growth substrate 215 and the center C1' of the light emitting layer 214 approach is that of the growth substrate 215 among both sides 215d and 215e of the growth substrate 215 .
  • the included angle with the lower surface 215c may indicate a direction closer to the obtuse side surface 215e.
  • the light emitting layer 214 may be shifted so that the light emitting layer 214 is closer to one side 215e of the growth substrate 215 than the other side 215d of the growth substrate 215 .
  • the included angle between the one side 215e of the growth substrate 215 and the lower surface 215c of the growth substrate 215 is an obtuse angle. This is because ⁇ 2 is an acute angle, as described above.
  • d2' ⁇ d1' can be satisfied.
  • the critical angle at which the optical path of the light is different increases.
  • the critical angle at which the light paths are different is an angle at which light emitted from the center C1' of the light emitting layer 214 is emitted obliquely with respect to the normal passing through the center C1', and indicates the minimum angle at which the light paths are different. .
  • the critical angle at which the optical paths are different is from ⁇ 2' to ⁇ 3' will grow to In this case, the amount of light emitted with different optical paths may be reduced, and the light uniformity of the LED chip 210 may be improved. Also, the luminance of the display device may be uniform.
  • the critical angle is can grow
  • the critical angle can be approached to the maximum critical angle.
  • d2' 0, the critical angle may be maximum.
  • the LED chip 210 includes a plurality of n-type semiconductor layers 212, a plurality of p-type semiconductor layers 213, a plurality of light-emitting layers 214, and a plurality of electrodes ( It may be manufactured by stacking 211a and 211b, forming the first DBR layer 216 on the other surface of the growth substrate 215, and then cutting the growth substrate 215 in plurality.
  • a cutting line is determined in advance, and the growth substrate is cut along the cutting line. At this time, by shifting the existing cutting line by a predetermined distance, the light emitting layer 214 may be shifted to one side of the growth substrate 215 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)

Abstract

디스플레이 장치가 제공된다. 디스플레이 장치는 디스플레이 패널 및 상기 디스플레이 패널로 광을 방출하도록 마련되는 엘이디 칩을 포함하고, 상기 엘이디 칩은, 빛을 방출하는 발광층과, 상기 발광층의 상에 마련되는 반도체층 및 상기 반도체의 상에 마련되는 성장 기판을 포함하고, 상기 성장 기판의 상면의 중심이 상기 발광층의 중심과 상기 반도체층의 중심 사이에 위치하도록, 상기 발광층이 상기 성장 기판의 제1측으로 편향되게 배치될 수 있다.

Description

엘이디 칩 및 이를 포함하는 디스플레이 장치
본 발명은 광 균일도와 구조가 개선된 엘이디 칩 및 이를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 문자나 도형 등의 데이터 정보 및 영상을 시각적으로 표시하는 출력 장치의 일종으로서, 예를 들어, 텔레비전, 각종 모니터 및 각종 휴대용 단말기(예를 들어, 노트북, 태블릿 피씨 및 스마트폰) 등을 포함한다.
디스플레이 장치는 유기 발광 다이오드(OLED, Organic Light Emitting Diode)와 같이 스스로 발광하는 디스플레이 패널을 사용하는 발광형 디스플레이 장치 또는 액정 패널(LCD, Liquid Crystal Display)과 같이 스스로 발광하지 못하고 백라이트 유닛으로부터 광을 공급받아야 하는 디스플레이 패널을 사용하는 수광형 디스플레이 장치일 수 있다.
백라이트 유닛은 광원의 위치에 따라 광원이 디스플레이 패널의 후방에 배치되는 직하형(Direct type) 백라이트 유닛 또는 광원이 디스플레이 패널의 측방에 배치되는 에지형(Edge type) 백라이트 유닛으로 분류될 수 있다. 직하형 백라이트 유닛은 평판 형상의 인쇄회로기판에 엘이디(Light Emitting Diode, LED)가 실장된 광원 플레이트를 포함할 수 있다.
백라이트 유닛을 포함하는 디스플레이 장치에서, 광원의 광 균일도가 매우 중요하다. 광원에서 출광되는 광이 균일하지 못하면, 디스플레이 장치가 표시하는 영상의 휘도가 균일하지 않기 때문이다.
본 개시는, 광 균일도와 구조가 개선된 엘이디 칩과 이를 포함하는 디스플레이 장치를 제공한다.
본 개시는, 발광층을 기판의 일 측으로 시프트(shift)시킴으로써, 발광층의 중심과 기판 상면에 배치된 DBR층의 중심이 일치하는 엘이디 칩 및 이를 포함하는 디스플레이 장치를 제공한다.
본 개시는, 엘이디 칩 제조 시 기판의 커팅라인을 시프트(shift)시킴으로써, 발광층의 중심과 기판 상면에 배치된 DBR층의 중심이 일치하는 엘이디 칩 및 이를 포함하는 디스플레이 장치를 제공한다.
본 개시의 일 측면에 따르면, 디스플레이 장치는, 디스플레이 패널 및 상기 디스플레이 패널로 광을 방출하도록 마련되는 엘이디 칩을 포함하고, 상기 엘이디 칩은, 빛을 방출하는 발광층과, 상기 발광층의 상에 마련되는 반도체층 및 상기 반도체의 상에 마련되는 성장 기판을 포함하고, 상기 성장 기판의 상면의 중심이 상기 발광층의 중심과 상기 반도체층의 중심 사이에 위치하도록, 상기 발광층이 상기 성장 기판의 제1측으로 편향되게 배치될 수 있다.
상기 엘이디 칩은, 상기 성장 기판의 상면을 커버하는 DBR(Distributed Bragg reflector)층을 더 포함할 수 있다.
상기 성장 기판은 사파이어 기판을 포함할 수 있다.
상기 디스플레이 장치는 인쇄회로기판을 더 포함할 수 있다.
상기 엘이디 칩은 상기 인쇄회로기판의 실장면 상에 마련될 수 있다.
상기 엘이디 칩은 상기 인쇄회로기판의 상기 실장면 상에 칩온보드(Chip On Board, COB) 방식으로 실장될 수 있다.
상기 엘이디 칩의 가로 변의 길이와 상기 엘이디 칩의 세로 변의 길이가 각각 500μm 이하일 수 있다.
상기 반도체층은 n형 반도체층일 수 있고, 상기 엘이디 칩은 p형 반도체층을 더 포함할 수 있다.
상기 발광층은 상기 n형 반도체층과 상기 p형 반도체층 사이에 마련될 수 있다.
상기 엘이디 칩은 상기 성장 기판의 상면 상에 마련되는 제1DBR층과, 상기 발광층의 하면에 배치되는 제2DBR층을 더 포함할 수 있다.
상기 엘이디 칩은 청색 계열의 광이 발광되도록 마련될 수 있다.
상기 성장 기판은 제1측면과, 상기 제1측면과 실질적으로 평행한 제2측면을 포함할 수 있다.
상기 제1측면과 상기 성장 기판의 하면 사이의 제1각은 예각일 수 있다.
상기 제2측면과 상기 성장 기판의 하면 사이의 제2각은 둔각일 수 있다.
상기 발광층은 상기 제2측면과 가까워지는 방향으로 시프트(shift)될 수 있다.
상기 제1각과 상기 제2각은 각각 상기 성장 기판의 물리적 성질에 의해 결정될 수 있다.
상기 성장 기판의 상면의 중심과 상기 발광층의 중심이 상기 성장 기판의 상면과 상기 발광층에 수직한 일 직선 상에 위치할 수 있다.
상기 성장 기판의 제1측면을 결정하는 커팅 라인(cutting line)을 시프트(shift) 시킴으로써 상기 발광층이 상기 성장 기판의 제1측으로 시프트될 수 있다.
상기 디스플레이 장치는 상기 엘이디 칩 상에 마련되는 광학 돔(dome)을 더 포함할 수 있다.
상기 광학 돔은 실리콘 또는 에폭시 수지를 포함할 수 있다.
본 개시의 일 측면에 따르면, 엘이디 칩은, 빛을 방출하도록 마련되는 발광층과, 상기 발광층 상에 마련되는 반도체층과, 상기 반도체층 상에 마련되는 성장 기판을 포함하고, 상기 성장 기판의 상면의 중심이 상기 발광층의 중심과 상기 반도체층의 중심 사이에 마련되도록 상기 발광층은 상기 성장 기판의 제1측으로 편향되게 배치될 수 있다.
본 개시의 일 측면에 따르면, 엘이디 칩은, 발광층과, 상기 발광층 상에 마련되는 제1반도체층과, 상기 제1반도체층 상에 마련되는 성장 기판을 포함하고, 상기 성장 기판은 제1측벽과, 상기 제1측벽과 실질적으로 평행하고 상기 성장 기판의 상면에 경사진 제2측벽을 포함하고, 상기 발광층의 중심은 상기 제1측벽보다 상기 제2측벽에 가까울 수 있다.
상기 성장 기판은 제3측벽과, 상기 제3측벽과 실질적으로 평행하고 상기 성장 기판의 상면에 경사진 제4측벽을 포함하고, 상기 발광층의 중심은 상기 제3측벽보다 제4측벽에 가까울 수 있다.
상기 엘이디 칩은 상기 성장 기판의 상면에 마련되는 반사체 층을 더 포함하고, 상기 발광층의 중심과 상기 반사체 층의 중심은 상기 성장 기판의 상면에 수직한 방향을 따라 정렬될 수 있다.
상기 성장 기판의 상면과 상기 제1측벽 상의 제1각은 상기 성장 기판의 상면과 상기 제3측벽 사이의 제3각과 실질적으로 동일하고, 상기 성장 기판의 상면과 상기 제2측벽 사이의 제2각과 상기 성장 기판의 상면과 상기 제4측벽 사이의 제4각은 실질적으로 동일할 수 있다.
상기 제1각과 상기 제2각의 합은 180도(degree)에 대응될 수 있다.
본 개시의 일 측면에 따르면, 디스플레이는 액정 패널과, 백라이트를 포함하고, 상기 백라이트는 복수의 엘이디 칩을 포함하고, 상기 복수의 엘이디 칩 각각은, 발광층과, 상기 발광층 상에 마련되는 제1반도체층과, 상기 제1반도체층 상에 마련되는 성장 기판을 포함하고, 상기 성장 기판은 제1측벽과, 상기 제1측벽과 실질적으로 평행하고 상기 성장 기판의 상면에 경사진 제2측벽을 포함하고, 상기 발광층의 중심은 상기 제1측벽보다 상기 제2측벽에 가까울 수 있다.
본 발명의 사상에 따르면, 구조를 개선함으로써 광 균일도가 향상된 엘이디 칩과 이를 포함하는 디스플레이 장치를 제공할 수 있다.
본 발명의 사상에 따르면, 발광층을 기판의 일 측으로 시프트(shift)시킴으로써, 발광층의 중심과 기판 상면에 배치된 DBR층의 중심이 일치하는 엘이디 칩 및 이를 포함하는 디스플레이 장치를 제공할 수 있다.
본 발명의 사상에 따르면, 엘이디 칩 제조 시 기판의 커팅라인을 시프트(shift)시킴으로써, 발광층의 중심과 기판 상면에 배치된 DBR층의 중심이 일치하는 엘이디 칩 및 이를 포함하는 디스플레이 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치의 사시도이다.
도 2는 일 실시예에 따른 디스플레이 장치의 분해 사시도이다.
도 3은 일 실시에에 따른 디스플레이 장치의 디스플레이 패널의 측단면도이다.
도 4는 일 실시예에 따른 광원 장치의 분해 사시도이다.
도 5는 일 실시예에 따른 광원 장치의 일부를 확대하여 도시한 사시도이다.
도 6은 도 5의 A-A'에 따른 단면도이다.
도 7은 엘이디 칩을 확대하여 도시한 도면으로서, 엘이디 칩이 이상적으로 제작되었을 때의 모습을 도시한 도면이다.
도 8은 도 7에 도시된 엘이디 칩의 실제 모습을 도시한 도면이다.
도 9는 도 5의 A-A'에 따른 단면도로서, 일 실시예에 따른 엘이디 칩을 확대하여 도시한 도면이다.
도 10은 도 5의 B-B'에 따른 단면도로서, 엘이디 칩이 이상적으로 제작되었을 때의 모습을 도시한 도면이다.
도 11은 도 10에 도시된 엘이디 칩의 실제 모습을 도시한 도면이다.
도 12는 도 5의 B-B'에 따른 단면도로서, 일 실시예에 따른 엘이디 칩을 도시한 도면이다.
본 명세서에 기재된 실시예는 본 개시의 실시예에 불과할 뿐이고 본 개시의 기술적 사상을 모두 대변하는 것은 아니므로, 다양한 균등물 또는 변형예들도 본 개시의 권리 범위에 포함되는 것으로 이해되어야 할 것이다.
도면에서 요소들의 형상 및 크기 등의 명확한 설명을 위해 과장된 것일 수 있다.
본 명세서에서 '포함하다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지칭하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"첫 번째" 또는 "제1"과, "두 번째" 또는 "제2"는 중요성 또는 순서와 관계 없이 하나의 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있고, 구성요소를 한정하는 것은 아니다.
단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함한다.
이하에서는 본 개시를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 일 실시예에 따른 디스플레이 장치의 사시도이다. 도 2는 일 실시예에 따른 디스플레이 장치의 분해 사시도이다. 도 3은 일 실시에에 따른 디스플레이 장치의 디스플레이 패널의 측단면도이다. 도 4는 일 실시예에 따른 광원 장치의 분해 사시도이다.
디스플레이 장치(10)는 영상 신호를 처리하고, 처리된 영상을 시각적으로 표시할 수 있는 장치이다. 이하에서는 디스플레이 장치(10)가 텔레비전(Television, TV)인 경우를 예시하고 있으나, 이에 한정되는 것은 아니다. 예를 들어, 디스플레이 장치(10)는 모니터(Monitor), 휴대용 멀티미디어 장치, 휴대용 통신장치 등 다양한 형태로 구현할 수 있으며, 디스플레이 장치(10)의 형상은 한정되지 않는다.
뿐만 아니라, 디스플레이 장치(10)는 예를 들어, 건물 옥상의 벽이나 버스 정류장과 같은 옥외에 설치되는 대형 디스플레이 장치(Large Format Display, LFD)일 수 있다. 여기서, 옥외는 반드시 야외로 한정되는 것은 아니며, 실내이더라도 지하철역, 쇼핑몰, 영화관, 회사, 상점을 포함하는 다양한 장소에 일 실시예에 따른 디스플레이 장치(10)가 설치될 수 있다.
디스플레이 장치(10)는 다양한 컨텐츠 소스들로부터 비디오 데이터와 오디오 데이터를 포함하는 컨텐츠 데이터를 수신하고, 비디오 데이터와 오디오 데이터에 대응하는 비디오와 오디오를 출력할 수 있다. 예를 들어, 디스플레이 장치(10)는 방송 수신 안테나 또는 유선 케이블을 통하여 컨텐츠 데이터를 수신하거나, 컨텐츠 재생 장치로부터 컨텐츠 데이터를 수신하거나, 컨텐츠 제공자의 컨텐츠 제공 서버로부터 컨텐츠 데이터를 수신할 수 있다.
도 1에 도시된 바와 같이 디스플레이 장치(10)는 본체(11), 영상(I)을 표시하는 스크린(12), 본체(11)의 하부에 마련되어 본체(10)를 지지하는 지지대(17, 예를 들면, 스탠드)를 포함한다.
본체(11)는 디스플레이 장치(10)의 익스테리어를 형성하며, 본체(11)의 내부에는 디스플레이 장치(10)가 영상(I)을 표시하거나 각종 기능을 수행하기 위한 부품이 마련될 수 있다. 도 1에 도시된 본체(11)는 평평한 판 형상이나, 본체(11)의 형상이 도 1에 도시된 바에 한정되는 것은 아니다. 예를 들어, 본체(11)는 휘어진 판 형상일 수 있다.
스크린(12)은 본체(11)의 전면에 형성되며, 영상(I)을 표시할 수 있다. 예를 들어, 스크린(12)은 정지 영상 또는 동영상을 표시할 수 있다. 또한, 스크린(12)은 2차원 평면 영상 또는 사용자의 양안의 시차를 이용한 3차원 입체 영상을 표시할 수 있다.
스크린(12)에는 복수의 픽셀(P)이 형성되며, 스크린(12)에 표시되는 영상(I)은 복수의 픽셀(P) 각각이 방출하는 광에 의하여 형성될 수 있다. 예들 들어, 복수의 픽셀(P)이 방출하는 광이 마치 모자이크(mosaic)와 같이 조합됨으로써, 스크린(12) 상에 영상(I)이 형성될 수 있다.
복수의 픽셀(P) 각각은 다양한 밝기 및 다양한 색상의 광을 방출할 수 있다. 예를 들어, 복수의 픽셀(P) 각각은 직접 광을 방출할 수 있는 자발광 패널(예를 들어, 발광 다이오드 패널)을 포함하거나 광원 장치 등에 의하여 방출된 광을 통과하거나 차단할 수 있는 비자발광 패널(예를 들어, 액정 패널)을 포함할 수 있다.
다양한 색상의 광을 방출하기 위하여, 복수의 픽셀(P) 각각은 서브픽셀들(PR, PG, PB)을 포함할 수 있다.
서브픽셀들(PR, PG, PB)은 적색 광을 방출할 수 있는 적색 서브픽셀(PR)과, 녹색 광을 방출할 수 있는 녹색 서브픽셀(PG)과, 청색 광을 방출할 수 있는 청색 서브픽셀(PB)을 포함할 수 있다. 예를 들어, 적색 광은 파장이 대략 620nm (nanometer, 10억분의 1미터)에서 750nm까지의 광을 나타낼 수 있고, 녹색 광은 파장이 대략 495nm에서 570nm까지의 광을 나타낼 수 있으며, 청색 광은 파장이 대략 450nm에서 495nm까지의 광을 나타낼 수 있다.
적색 서브픽셀(PR)의 적색 광, 녹색 서브픽셀(PG)의 녹색 광 및 청색 서브픽셀(PB)의 청색 광의 조합에 의하여, 복수의 픽셀(P) 각각에서 다양한 밝기와 다양한 색상의 광이 출사할 수 있다.
도 2에 도시된 바와 같이, 디스플레이 장치(10)에는 영상(I)을 생성하기 위한 각종 구성 부품들이 마련될 수 있다.
예를 들어, 디스플레이 장치(10)에는 면광원(surface light source)인 광원 장치(100)와, 광원 장치(100)로부터 방출된 광을 차단하거나 통과하는 디스플레이 패널(20)과, 광원 장치(100) 및 디스플레이 패널(20)의 동작을 제어하는 컨트롤러와, 광원 장치(100) 및 디스플레이 패널(20)에 전력을 공급하는 전원 어셈블리가 마련된다. 또한, 디스플레이 장치(10)는 본체(11)를 형성하고, 디스플레이 패널(20), 광원 장치(100), 컨트롤러 및 전원 어셈블리을 지지하고 고정하기 위한 베젤(13)과 프레임 미들 몰드(14)와 바텀 샤시(15)와 후면 커버(16)를 포함한다.
광원 장치(100)는 단색광 또는 백색광을 방출하는 점 광원을 포함할 수 있으며, 점 광원으로부터 방출되는 광을 균일한 면광으로 변환하기 위하여 광을 굴절, 반사 및 산란시킬 수 있다. 예를 들어, 광원 장치(100)는 단색광 또는 백색광을 방출하는 복수의 광원과, 복수의 광원으로부터 입사된 광을 확산시키는 확산판과, 복수의 광원 및 확산판의 후면으로부터 방출된 광을 반사하는 반사 시트와, 확산판의 전면으로부터 방출된 광을 굴절 및 산란시키는 광학 시트를 포함할 수 있다.
이처럼, 광원 장치(100)는 광원으로부터 방출된 광을 굴절, 반사 및 산란시킴으로써 전방을 향하여 균일한 면광을 방출할 수 있다.
광원 장치(100)의 구성은 아래에서 더욱 자세하게 설명된다.
디스플레이 패널(20)은 광원 장치(100)의 전방에 마련되며, 영상(I)을 형성하기 위하여 광원 장치(100)으로부터 방출되는 광을 차단하거나 또는 통과시킨다.
디스플레이 패널(20)의 전면은 앞서 설명한 디스플레이 장치(10)의 스크린(S)을 형성하며, 디스플레이 패널(20)은 복수의 픽셀들(P)을 형성할 수 있다. 디스플레이 패널(20)은 복수의 픽셀들(P)은 각각 독립적으로 광원 장치(100)의 광을 차단하거나 통과시킬 수 있으며, 복수의 픽셀들(P)에 의하여 통과된 광은 스크린(S)에 표시되는 영상(I)을 형성할 수 있다.
예를 들어, 도 3에 도시된 바와 같이 디스플레이 패널(20)는 제1 편광 필름(21), 제1 투명 기판(22), 픽셀 전극(23), 박막 트랜지스터(24), 액정 층(25), 공통 전극(26), 컬러 필터(27), 제2 투명 기판(28), 제2 편광 필름(29)를 포함할 수 있다.
제1 투명 기판(22) 및 제2 투명 기판(28)은 픽셀 전극(23), 박막 트랜지스터(24), 액정 층(25), 공통 전극(26) 및 컬러 필터(27)을 고정 지지할 수 있다. 이러한, 제1 및 제2 투명 기판(22, 28)은 강화 유리 또는 투명 수지로 구성될 수 있다.
제1 및 제2 투명 기판(22, 28)의 외측에는 제1 편광 필름(21) 및 제2 편광 필름(29)이 마련된다.
제1 편광 필름(21)와 제2 편광 필름(29)은 각각 특정한 광을 통과시키고, 다른 광을 차단할 수 있다. 예를 들어, 제1 편광 필름(21)은 제1 방향으로 진동하는 자기장을 갖는 광을 통과시키고, 다른 광을 차단한다. 또한, 제2 편광 필름(29)은 제2 방향으로 진동하는 자기장을 갖는 광을 통과시키고, 다른 광을 차단한다. 이때, 제1 방향과 제2 방향은 서로 직교할 수 있다. 그에 의하여, 제1 편광 필름(21)이 통과시키는 광의 편광 방향과 제2 편광 필름(29)이 통과시키는 광의 진동 방향은 서로 직교한다. 그 결과, 일반적으로 광은 제1 편광 필름(21)과 제2 편광 필름(29)을 동시에 통과할 수 없다.
제2 투명 기판(28)의 내측에는 컬러 필터(27)가 마련될 수 있다.
컬러 필터(27)는 예를 들어 적색 광을 통과시키는 적색 필터(27R)와, 녹색 광을 통과시키는 녹색 필터(27G)와, 청색 광을 통과시키는 청색 필터(27B)를 포함할 수 있으며, 적색 필터(27R)와 녹색 필터(27G)와 청색 필터(27B)는 서로 나란하게 배치될 수 있다. 컬러 필터(27)가 형성된 영역은 앞서 설명한 픽셀(P)에 대응된다. 적색 필터(27R)가 형성된 영역은 적색 서브픽셀(PR)에 대응되고, 녹색 필터(27G)가 형성된 영역은 녹색 서브픽셀(PG)에 대응되고, 청색 필터(27B)가 형성된 영역은 청색 서브픽셀(PB)에 대응된다.
제1 투명 기판(22)의 내측에는 픽셀 전극(23)이 마련되고, 제2 투명 기판(28)의 내측에는 공통 전극(26)이 마련될 수 있다.
픽셀 전극(23)과 공통 전극(26)은 전기가 도통되는 금속 재질로 구성되며, 액정 층(25)을 구성하는 액정 분자(115a)의 배치를 변화시키기 위한 전기장을 생성할 수 있다.
픽셀 전극(23)과 공통 전극(26)은 투명한 재질로 구성되며, 외부로부터 입사되는 광을 통과시킬 수 있다. 예를 들어, 픽셀 전극(23)과 공통 전극(26)은 인듐산화주석(Indium Tin Oxide: ITO), 인듐산화아연(Indium Zinc Oxide: IZO), 은나노와이어(Ag nano wire), 탄소나노튜브(carbon nano tube: CNT), 그래핀(graphene) 또는 PEDOT(3,4-ethylenedioxythiophene) 등으로 구성될 수도 있다.
제2 투명 기판(22)의 내측에는 박막 트랜지스터(Thin Film Transistor, TFT) (24)가 마련된다.
박막 트랜지스터(24)는 픽셀 전극(23)에 흐르는 전류를 통과시키거나 차단할 수 있다. 예를 들어, 박막 트랜지스터(24)가 턴온(폐쇄) 또는 턴오프(개방)되도록 박막 트랜지스터(24)를 제어함으로써 픽셀 전극(23)과 공통 전극(26) 사이에 전기장이 형성되거나 제거될 수 있다.
박막 트랜지스터(24)는 폴리 실리콘(Poly-Slicon)으로 구성될 수 있으며, 리소그래피(lithography), 증착(deposition), 이온 주입(ion implantation) 공정 등 반도체 공정에 의하여 형성될 수 있다.
픽셀 전극(23)과 공통 전극(26) 사이에는 액정 층(25)이 형성되며, 액정 층(25)은 액정 분자(25a)에 의하여 채워진다.
액정은 고체(결정)과 액체의 중간 상태를 나타낸다. 액정 물질의 대부분은 유기화합물이며 분자형상은 가늘고 긴 막대 모양을 하고 있으며, 분자의 배열이 어떤 방향으로는 불규칙한 상태와 같지만, 다른 방향에서는 규칙적인 결정의 형태를 가질 수 있다. 그 결과, 액정은 액체의 유동성과 결정(고체)의 광학적 이방성을 모두 갖는다.
또한, 액정은 전기장의 변화에 따라 광학적 성질을 나타내기도 한다. 예를 들어, 액정은 전기장의 변화에 따라 액정을 구성하는 분자 배열의 방향이 변화할 수 있다. 액정 층(25)에 전기장이 생성되면 액정 층(25)의 액정 분자(115a)는 전기장의 방향에 따라 배치되고, 액정 층(25)에 전기장이 생성되지 않으면 액정 분자(115a)는 불규칙하게 배치되거나 배향막을 따라 배치될 수 있다. 그 결과, 액정 층(25)을 통과하는 전기장의 존부에 따라 액정 층(25)의 광학적 성질이 달라질 수 있다.
디스플레이 패널(20)의 일측에는 영상 데이터를 디스플레이 패널(20)로 전송하는 케이블과, 디지털 영상 데이터를 처리하여 아날로그 영상 신호를 출력하는 디스플레이 드라이버 직접 회로(Display Driver Integrated Circuit, DDI) (예를 들면, '드라이버 IC')가 마련된다.
케이블은 컨트롤러 및 전원 어셈블리와 드라이버 IC 사이를 전기적으로 연결하고, 또한 드라이버 IC와 디스플레이 패널(20) 사이를 전기적으로 연결할 수 있다. 케이블은 휘어질 수 있는 플렉서블 플랫 케이블(flexible flat cable) 또는 필름 케이블(film cable) 등을 포함할 수 있다.
드라이버 IC는 케이블을 통하여 컨트롤러 및전원 어셈블리로부터 영상 데이터 및 전력을 수신하고, 케이블을 통하여 디스플레이 패널(20)에 영상 데이터 및 구동 전류를 전송할 수 있다.
또한, 케이블과 드라이버 IC는 일체로 일체로 필름 케이블, 칩 온 필름(chip on film, COF), 테이프 캐리어 패키지(Tape Carrier Packet, TCP) 등으로 구현될 수 있다. 다시 말해, 드라이버 IC는 케이블 상에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며 드라이버 IC는 디스플레이 패널 상에 배치될 수 있다.
컨트롤러는 디스플레이 패널(20) 및 광원 장치(100)의 동작을 제어하는 제어 회로를 포함할 수 있다. 제어 회로는 외부 컨텐츠 소스로부터 수신된 영상 데이터를 처리하고, 디스플레이 패널(20)에 영상 데이터를 전송하고 광원 장치(100)에 디밍(dimming) 데이터를 전송할 수 있다.
전원 어셈블리는 광원 장치(100)이 면광을 출력하고 디스플레이 패널(20)이 광원 장치(100)의 광을 차단 또는 통과시키도록 디스플레이 패널(20) 및 광원 장치(100)에 전력을 공급할 수 있다.
컨트롤러와 전원 어셈블리는 인쇄 회로 기판과 인쇄 회로 기판에 실장된 각종 회로로 구현될 수 있다. 예를 들어, 전원 회로는 콘덴서, 코일, 저항 소자, 프로세서 등 및 이들이 실장된 전원 회로 기판을 포함할 수 있다. 또한, 제어 회로는 메모리, 프로세서 및 이들이 실장된 제어 회로 기판을 포함할 수 있다.
이하에서는 광원 장치(100)이 설명된다.
도 4는 일 실시예에 의한 광원 장치를 분해 도시한다.
광원 장치(100)는 광을 생성하는 광원 모듈(110), 광을 반사시키는 반사 시트(120), 광을 균일하게 확산시키는 확산판(diffuser plate) (130), 출사되는 광읜 휘도를 향상시키는 광학 시트(140)를 포함한다.
광원 모듈(110)은 광을 방출하는 복수의 광원(111)과, 복수의 광원(111)을 지지 및 고정하는 기판(112)를 포함할 수 있다.
복수의 광원(111)은, 광이 균일한 휘도로 방출되도록 미리 정해진 패턴으로 배치될 수 있다. 복수의 광원(111)은 하나의 광원과 그에 인접한 광원들 사이의 거리가 동일해지도록 배치될 수 있다.
예를 들어, 도 4에 도시된 바와 같이 복수의 광원(111)은 행과 열을 맞추어 배치될 수 있다. 그에 의하여, 인접한 4개의 광원에 의하여 대략 정사각형이 형성되도록 복수의 광원이 배치될 수 있다. 또한, 어느 하나의 광원은 4개의 광원과 인접하게 배치되며, 하나의 광원과 그에 인접한 4개의 광원 사이의 거리는 대략 동일할 수 있다.
다른 예로, 복수의 광원은 복수의 행으로 배치될 수 있으며, 각각의 행에 속하는 광원은 인접한 행에 속하는 2개의 광원의 중앙에 배치될 수 있다. 그에 의하여, 인접한 3개의 광원에 의하여 대략 정삼각형이 형성되도록 복수의 광원이 배치될 수 있다. 이때, 하나의 광원은 6개의 광원과 인접하게 배치되며, 하나의 광원과 그에 인접한 6개의 광원 사이의 거리는 대략 동일할 수 있다.
다만, 복수의 광원(111)이 배치되는 패턴은 이상에서 설명한 패턴에 한정되지 않으며, 광이 균일한 휘도로 방출되도록 복수의 광원(111)은 다양한 패턴으로 배치될 수 있다.
광원(111)은 전력이 공급되면 단색광(특정한 파장의 광, 예를 들어 청색 광) 또는 백색광(예를 들어, 적색 광, 녹색 광 및 청색 광이 혼합된 광)을 다양한 방향으로 방출할 수 있는 소자를 채용할 수 있다. 예를 들어, 광원(111)은 발광 다이오드(Light Emitting Diode, LED)을 포함할 수 있다.
기판(112)은 광원(111)의 위치가 변경되지 않도록 복수의 광원(111)을 고정할 수 있다. 또한, 기판(112)은 광원(111)이 광을 방출하기 위한 전력을 각각의 광원(111)에 공급할 수 있다.
기판(112)은 복수의 광원(111)을 고정하고, 광원(111)에 전력을 공급하기 위한 전도성 전력 공급 라인이 형성된 합성 수지 또는 강화 유리 또는 인쇄 회로 기판(Printed Circuit Board, PCB)으로 구성될 수 있다.
반사 시트(120)는 복수의 광원(111)으로부터 방출된 광을 전방으로 또는 전방과 근사한 방향으로 반사시킬 수 있다.
반사 시트(120)에는 광원 모듈(110)의 복수의 광원(111) 각각에 대응하는 위치에 복수의 관통 홀(120a)이 형성된다. 또한, 광원 모듈(110)의 광원(111)은 관통 홀(120a)을 통과하여, 반사 시트(120)의 앞으로 돌출될 수 있다.
예를 들어, 반사 시트(120)와 광원 모듈(110)의 조립 과정에서 광원 모듈(110)의 복수의 광원(111)은 반사 시트(120)에 형성된 복수의 관통 홀(120a)에 삽입된다. 그로 인하여, 광원 모듈(110)의 기판(112)은 반사 시트(120)의 후방에 위치하지만, 광원 모듈(110)의 복수의 광원(111)은 반사 시트(120)의 전방에 위치할 수 있다.
그에 의하여, 복수의 광원(111)은 반사 시트(120)의 전방에서 광을 방출할 수 있다.
복수의 광원(111)은 반사 시트(120)의 전방에서 다양한 방향으로 광을 방출할 수 있다. 광은 광원(111)으로부터 확산판(130)을 향하여 방출될 뿐만 아니라 광원(111)으로부터 반사 시트(120)를 향하여 방출될 수 있으며, 반사 시트(120)는 반사 시트(120)를 향하여 방출된 광을 확산판(130)을 향하여 반사시킬 수 있다.
광원(111)으로부터 방출된 광은 확산판(130) 및 광학 시트(140) 등 다양한 물체를 통과한다. 광이 확산판(130) 및 광학 시트(140)를 통과할 때, 입사된 광 중 일부는 확산판(130) 및 광학 시트(140)의 표면에서 반사된다. 반사 시트(120)는 확산판(130) 및 광학 시트(140)에 의하여 반사된 광을 반사시킬 수 있다.
확산판(130)은 광원 모듈(110) 및 반사 시트(120)의 전방에 마련될 수 있으며, 광원 모듈(110)의 광원(111)으로부터 방출된 광을 고르게 분산시킬 수 있다.
앞서 설명한 바와 같이 복수의 광원(111)은 광원 장치(100)의 후면의 곳곳에 위치한다. 비록, 복수의 광원(111)이 광원 장치(100)의 후면에 등 간격으로 배치되나, 복수의 광원(111)의 위치에 따라 휘도의 불균일이 발생할 수 있다.
확산판(130)은 복수의 광원(111)으로 인한 휘도의 불균일을 제거하기 위하여 복수의 광원(111)으로부터 방출된 광을 확산판(130) 내에서 확산시킬 수 있다. 다시 말해, 확산판(130)은 복수의 광원(111)의 불균일한 광을 전면으로 균일하게 방출할 수 있다.
광학 시트(140)는 휘도 및 휘도의 균일성을 향상시키기 위한 다양한 시트를 포함할 수 있다. 예를 들어, 광학 시트(140)는 확산 시트(141), 제1 프리즘 시트(142), 제2 프리즘 시트(143), 반사형 편광 시트(144) 등을 포함할 수 있다.
확산 시트(141)는 휘도의 균일성을 위하여 광을 확산시킨다. 광원(111)으로부터 방출된 광은 확산판(130)에 의하여 확산되고, 광학 시트(140)에 포함된 확산 시트(141)에 의하여 다시 확산될 수 있다.
제1 및 제2 프리즘 시트(142, 143)는 확산 시트(141)에 의하여 확산된 광을 집광시킴으로써 휘도를 증가시킬 수 있다. 제1 및 제2 프리즘 시트(142, 143)는 삼각 프리즘 형상의 프리즘 패턴을 포함하고, 이 프리즘 패턴은 복수 개가 인접 배열되어 복수 개의 띠 모양을 이룬다.
반사형 편광 시트(144)은 편광 필름의 일종으로 휘도 향상을 위하여 입사된 광 중 일부를 투과시키고, 다른 일부를 반사할 수 있다. 예를 들어, 반사형 편광 시트(144)의 미리 정해진 편광 방향과 동일한 방향의 편광을 투과시키고, 반사형 편광 시트(144)의 편광 방향과 다른 방향의 편광을 반사할 수 있다. 또한, 반사형 편광 시트(144)에 의하여 반사된 광은 광원 장치(100) 내부에서 재활용되며, 이러한 광 재활용(light recycle)에 의하여 디스플레이 장치(10)의 휘도가 향상될 수 있다.
광학 시트(140)는 도 4에 도시된 시트 또는 필름에 한정되지 않으며, 보호 시트, 퀀텀 닷 시트 등 더욱 다양한 시트 또는 필름을 포함할 수 있다.
도 5는 일 실시예에 따른 광원 장치의 일부를 확대하여 도시한 사시도이다. 도 6은 도 5의 A-A'에 따른 단면도이다.
이하에서는 도 5 및 도 6을 참조하여, 광원 장치(100)의 광원(111)이 설명된다.
앞서 설명된 바와 같이, 광원 모듈(110)은 복수의 광원(111)을 포함한다. 복수의 광원(111)은 반사 시트(120)의 후방에서 관통 홀(120a)을 통과하여 반사 시트(120)의 전방으로 돌출될 수 있다. 그에 의하여, 도 5 및 도 6에 도시된 바와 같이, 광원(111)과 기판(112)의 일부가 관통 홀(120a)을 통하여 반사 시트(120)의 전방을 향하여 노출될 수 있다.
광원(111)은 반사 시트(120)의 관통 홀(120a)에 의하여 정의되는 영역에 위치하는 전기적/기계적 구조물을 포함할 수 있다.
본 발명의 사상에 따르면, 복수의 광원(111) 각각은 엘이디 칩(210)과, 광학 돔(220)을 포함한다.
렌즈를 포함하는 광원 장치의 경우, 광원에서 발하는 광의 광학 확산 영역을 넓힘으로써 광원의 개수를 줄일 수 있다. 다만, 광원의 수 감소로 인해 로컬 디밍의 블록 수가 줄어들고, 이로 인해 대조비를 향상시키는 데에 제약이 된다.
본 발명의 사상에 따르면, 광원 장치(100)에 의하여 방출되는 면광의 균일성을 향상시키고 로컬 디밍(local dimming)에 의한 대조비를 향상시키기 위하여, 광원 장치(100)는 렌즈를 포함하지 않고, 광원(111)의 개수를 늘릴 수 있다. 그로 인하여, 복수의 광원(111) 각각이 점유할 수 있는 영역이 협소해질 수 있다. 광학 돔(220)은 렌즈 대비 작은 크기를 가지면서도 복수의 광원(111) 각각을 커버할 수 있다.
도 7은 엘이디 칩을 확대하여 도시한 도면으로서, 엘이디 칩이 이상적으로 제작되었을 때의 모습을 도시한 도면이다.
이하에서는 도 7을 참조하여 엘이디 칩이 이상적으로 제작되었을 때의 구조에 대해 자세히 설명한다.
엘이디 칩(210)은 정공(hole)과 전자(electron)의 재결합에 의하여 광을 방출하기 위한 p형 반도체층(213)과 n형 반도체층(212)을 포함할 수 있다. 또한, 엘이디 칩(210)에는, p형 반도체층(213)과 n형 반도체층(212)에 각각 전공과 전자를 공급하기 위한 한 쌍의 전극(211a, 211b)이 마련된다.
본 발명의 사상에 따르면, 엘이디 칩(210)은 성장 기판(215)과, p형 반도체층(213)과, n형 반도체층(212)과, 발광층(214)을 포함할 수 있다. 또한, 엘이디 칩(210)은 제1DBR(Distributed Bragg reflector)층(216)과, 제2DBR층(217)을 더 포함할 수 있다.
성장 기판(215)은 질화물 반도체 성장용 기판으로 유용한 사파이어 기판이 사용될 수 있다. 다만, 이에 제한되는 것은 아니고, 실리콘 기판, GaN 기판 등 반도체 단결정 성장용으로 제공되는 다양한 기판일 수 있다. 본 발명의 일 실시예에 따르면, 성장 기판(215)은 사파이어 기판일 수 있다.
p형 반도체층(213)과, n형 반도체층(212) 및 발광층(214)은 질화물 반도체로 이루어질 수 있다. 발광층(214)은 전자와 정공이 재결합함으로써 그 밴드갭 에너지 크기만큼의 광을 방출할 수 있다.
한 쌍의 전극(211a, 211b)은 n형 소자 전극(211a)과 p형 소자 전극(211b)을 포함할 수 있다. n형 소자 전극(211a)과, p형 소자 전극(211b)은 질화물 반도체와 오믹 컨택(ohmic contact) 할 수 있는 물질로 형성될 수 있으며 일례로 은(Ag), 알루미늄(Al) 등과 같은 금속으로 형성될 수 있다.
도 7 및 도 8에 도시된 것과 달리, p형 반도체층(213)과 n형 반도체층(212)의 위치는 서로 바뀔 수 있다. 이 때, n형 소자 전극(211a)과 p형 소자 전극(211b)의 위치도 서로 바뀔 수 있다.
제1DBR층(216)과 제2DBR층(217)은 굴절률 차가 있는 두 가지 물질을 적층하여 마련될 수 있다. 제1DBR층(216)과 제2DBR층(217)은 목표하는 파장의 광을 반사시킬 수 있다.
제1DBR층(216)은 성장 기판(215)의 상면에 마련될 수 있다. 제1DBR층(216)은 발광층(214)에서 방출되는 광의 일부를 반사시켜 디스플레이 패널(20)에 대한 광 지향각을 증가시킬 수 있다.
제2DBR층(217)은 발광층(214)의 하면에 마련될 수 있다. 제2DBR층(217)은 제1DBR층(216)과 마찬가지로, 발광층(214)에서 방출되는 광의 일부를 반사시켜 디스플레이 패널(20)에 대한 광 지향각을 증가시킬 수 있다.
본 발명의 사상에 따르면, 성장 기판(215)의 상면에 DBR층이 마련되고, 또한, 발광층(214)의 하면에 DBR층이 마련될 수 있다. 구체적으로, 성장 기판(215)의 상면에는 제1DBR층(216)이 마련되고, 발광층(214)의 하면에는 제2DBR층(217)이 마련될 수 있다. 이와 같이, 본 발명의 사상에 따른 엘이디 칩(210)은 발광층(214)의 양 측에 한 쌍의 DBR층이 마련될 수 있다.
엘이디 칩(210)은 전기 에너지를 광 에너지로 전환할 수 있다. 다시 말해, 엘이디 칩(210)은 전력이 공급되는 미리 정해진 파장에서 최대 세기를 가지는 광을 방출할 수 있다. 예를 들어, 엘이디 칩(210)은 청색을 나타내는 파장(예를 들어, 450nm에서 495nm 사이의 파장)에서 피크 값을 가지는 청색 광을 방출할 수 있다.
엘이디 칩(210)은, 칩 온 보드(Chip On Board, COB) 방식으로, 기판(112)에 직접 부착될 수 있다. 다시 말해, 광원(111)은 별도의 패키징 없이 발광 다이오드 칩(chip) 또는 발광 다이오드 다이(die)가 직접 기판(112)에 부착되는 엘이디 칩(210)을 포함할 수 있다.
엘이디 칩(210)은 제1DBR층(216)의 가로 변의 길이와 세로 변의 길이가 각각 수백 μm로 마련될 수 있다. 달리 표현하면, 성장 기판(215)의 상면의 가로 변의 길이와 세로 변의 길이는 각각 수백 μm일 수 있다. 바람직하게는, 성장 기판(215)의 상면의 가로 변의 길이와 세로 변의 길이는 각각 500μm 이하로 마련될 수 있다.
엘이디 칩(210)이 점유하는 영역을 축소하기 위하여, 엘이디 칩(210)은 제너 다이오드를 포함하지 않는 플립 칩(flip chip) 타입으로 제작될 수 있다. 플립 칩 타입의 엘이디 칩(210)은 반도체 소자인 발광 다이오드를 기판(112)에 부착할 때, 금속 리드(와이어) 또는 볼 그리드 어레이(ball grid array, BGA) 등의 중간 매체를 이용하지 아니하고, 반도체 소자의 전극 패턴을 기판(112)에 그대로 융착할 수 있다.
이처럼, 금속 리드(와이어) 또는 볼 그리드 어레이가 생략됨으로 인하여, 플립 칩 타입의 엘이디 칩(210)을 포함하는 광원(111)은 소형화가 가능하다.
광원(111)의 소형화를 위하여 플립 칩 타입의 엘이디 칩(210)이 칩 온 보드 방식으로 기판(112)에 부착된 광원 모듈(110)이 제작될 수 있다.
기판(112)에는, 플립 칩 타입의 엘이디 칩(210)에 전력을 공급하기 위한, 급전 선로(230)와 급전 패드(240)가 마련된다.
기판(112)에는, 전기적 신호 및/또는 전력을 컨트롤러 및/또는 전원 어셈블리로부터 엘이디 칩(210)에 공급하기 위한 급전 선로(230)가 마련된다.
도 7에 도시된 바와 같이, 기판(112)은 비전도성의 절연 층(insulation layer) (251)과 전도성의 전도 층(conduction layer) (252)이 교대로 적층되어 형성될 수 있다.
전도 층(252)에는 전력 및/또는 전기적 신호가 통과하는 선로 또는 패턴이 형성된다. 전도 층(252)은 전기 전도성을 가지는 다양한 소재로 구성될 수 있다. 예를 들어, 전도 층(252)은 구리(Cu) 또는 주석(Sn) 또는 알루미늄(Al) 또는 그 합금 등 다양한 금속 재질로 구성될 수 있다.
절연 층(251)의 유전체는 전도 층(252)의 선로 또는 패턴 사이를 절연시킬 수 있다. 절연 층(251)은 전기적 절연을 위한 유전체 예를 들어 FR-4로 구성될 수 있다.
급전 선로(230)는 전도 층(252)에 형성된 선로 또는 패턴에 의하여 구현될 수 있다.
급전 선로(230)는 급전 패드(240)를 통하여 엘이디 칩(210)과 전기적으로 연결될 수 있다.
급전 패드(240)는 급전 선로(230)가 외부로 노출됨으로써 형성될 수 있다.
기판(112)의 최외각에는, 기판(112)를 외부 충격에 의한 손상 및/또는 화학 작용(예를 들어, 부식 등)에 의한 손상 및/또는 광학 작용에 의한 손상을 방지 또는 억제하기 위한 보호 층(protection layer) (253)이 형성될 수 있다. 보호 층(253)은 포토 솔더 레지스터(Photo Solder Resist, PSR)를 포함할 수 있다.
도 7에 도시된 바와 같이 보호 층(253)는 급전 선로(230)가 외부로 노출되는 것을 차단하도록, 급전 선로(230)를 덮을 수 있다.
급전 선로(230)와 엘이디 칩(210)과의 전기적 접촉을 위하여, 보호 층(253)에는 급전 선로(230)의 일부를 외부로 노출하는 윈도우가 형성될 수 있다. 보호 층(253)의 윈도우에 의하여 외부로 노출된 급전 선로(230)의 일부는 급전 패드(240)를 형성할 수 있다.
급전 패드(240)에는, 외부로 노출된 급전 선로(230)과 엘이디 칩(210)의 전극(211a, 211b) 사이의 전기적 접촉을 위한 전도성 접착 물질(240a)이 도포된다. 전도성 접착 물질(240a)은 보호 층(253)의 윈도우 내에 도포될 수 있다.
엘이디 칩(210)의 전극(211a, 211b) 각각은 전도성 접착 물질(240a)에 접촉되며 엘이디 칩(210)은 전도성 접착 물질(240a)을 통하여 급전 선로(230)와 전기적으로 연결될 수 있다.
전도성 접착 물질(240a)은 예를 들어 전기 전도성을 가지는 납땝(solder)을 포함할 수 있다. 다만, 이에 한정되지 아니하며, 전도성 접착 물질(240a)은 전기 전도성을 가지는 에폭시 접착체(Electrically Conductive Epoxy Adhesives)를 포함할 수 있다.
전력은 급전 선로(230)과 급전 패드(240)을 통하여 엘이디 칩(210)에 공급될 수 있으며, 전력이 공급되면 엘이디 칩(210)은 광을 방출할 수 있다. 플립 칩 타입의 엘이디 칩(210)에 구비된 한 쌍의 전극(211a, 211b) 각각에 대응하는 한 쌍의 급전 패드(240)가 마련될 수 있다.
광학 돔(220)은 엘이디 칩(210)을 커버할 수 있다. 광학 돔(220)은 투광성 수지층을 가리킬 수 있다. 광학 돔(220)은 외부의 기계적 작용에 의한 엘이디 칩(210)의 손상 및/또는 화학 작용에 의한 엘이디 칩(210)의 손상 등을 방지 또는 억제할 수 있다. 광학 돔(220)은 외부 충격에 의해 엘이디 칩(210)이 기판(112)으로부터 분리되는 것을 방지할 수 있다.
도 7을 참조하면, 엘이디 칩(210)이 이상적으로 제작되었을 때, 엘이디 칩(210)의 성장 기판(215)은 대략 직육면체의 형상을 갖는다. 달리 표현하면, 엘이디 칩(210)의 성장 기판(215)의 양 측면은 각각 n형 반도체층(212), p형 반도체층(213), 발광층(214) 및 기판(112) 중 어느 하나의 상면에 대해 수직하게 마련될 수 있다. 이하에서, 측면과 상면, 하면은 각 도면을 기준으로 정의한다. 상기한 성장 기판(215)의 양 측면은 도 7을 기준으로 성장 기판(215)의 좌측과 우측에 위치하는 면을 가리킨다. 도 7에 도시된 성장 기판의 양 측면은 후술할 도 10에 도시된 성장 기판의 전면과 후면을 가리킬 수 있다.
도 7에 도시된 바와 같이, 성장 기판(215)이 이상적으로 제작될 경우, 성장 기판(215)의 양 측면은 수직하게 (예를 들면, 발광층(214)의 상면에 실질적으로 수직하게) 마련될 수 있다. 이 때, 발광층(214)의 중심(C1)은 성장 기판(215)의 중심(C2)으로부터 측방으로 이격될 수 있다. 도 7에서, 성장 기판(215)의 중심(C2)과 p형 반도체층(213)의 중심은 일치한다. 따라서, 성장 기판(215)의 중심(C2)은 p형 반도체층(213)의 중심을 가리킬 수 있다. 또한, 성장 기판(215)의 중심(C2)은 제1DBR층(216)의 중심을 가리킬 수 있다.
이하에서, 발광층(214)의 중심(C1)과 p형 반도체층(213), 성장 기판(215) 또는 제1DBR층(216)의 중심(C2) 사이의 이격 거리를 d1이라 한다. 성장 기판(215)이 이상적으로 제작이 되더라도 발광층(214)의 중심(C1)과 성장 기판(215)의 중심(C2)은 d1만큼 이격되고, d1≠0이다. d1≠0인 이유는 발광층(214) 상면의 면적과 p형 반도체층(213) 상면의 면적이 상이하기 때문이다. 발광층(214)과 p형 반도체층(213)의 면적 차이로 인해 발광층(214)의 중심과 p형 반도체층(213)의 중심은 이격된다. 상기한 바와 같이, 성장 기판(215)은 p형 반도체층(213)과 그 중심이 일치하도록 설계될 수 있다. 따라서, 성장 기판(215)의 중심(C2)과 발광층(214)의 중심(C1)은 d1만큼 이격되고, d1≠0이다.
상기한 바와 같이, 발광층(214)의 중심(C1)과 성장 기판(215)의 중심(C2)이 d1만큼 이격되면, 발광층(214)의 일 지점으로부터 방출되는 빛이 제1DBR층(216)을 거치지 않고 곧바로 성장 기판(215) 외부로 출광될 수 있다.
발광층(214)의 중심(C1)에서 방출된 빛의 일부로서, 발광층(214)의 중심(C1)을 지나는 법선에 대해 α1만큼 경사지게 방출되는 빛을 예로 들어 설명하기로 한다. 발광층(214)의 중심(C1)으로부터 도 7을 기준으로 좌측으로 상기 법선에 대해 α1만큼 경사지게 방출되는 빛은 성장 기판(215)을 통과하여 곧바로 출광될 수 있다. 반면, 발광층(214)의 중심(C1)으로부터 도 7을 기준으로 우측으로 상기 법선에 대해 α1만큼 경사지게 방출되는 빛은 제1DBR층(216)에 의해 반사된 후 출광될 수 있다. 위에서는 발광층(214)의 중심(C1)에서 방출되는 빛을 예로 들어 설명하였지만, 발광층(214)의 전(全) 지점에서 상기 내용이 적용될 수 있다. 즉, 발광층(214)의 중심(C1)과 성장 기판(215)의 중심(C2)이 이격되면, 발광층(214)의 일 지점에서 방출되는 빛의 광 경로가 상이해질 수 있다. 발광층(214)에서 방출되는 빛의 광 경로가 상이해지면, 엘이디 칩(210)의 광 균일도가 저하될 수 있다. 이로 인해 디스플레이 장치의 휘도가 불균일해질 수 있고, 이는 디스플레이 장치의 상품성을 저하시킨다.
도 8은 도 7에 도시된 엘이디 칩의 실제 모습을 도시한 도면이다.
이하에서는 도 8을 참조하여 도 7과 같이 설계하였을 때 엘이디 칩의 실제 구조에 대해 자세히 설명한다.
도 8에 도시된 바와 같이, 실제 엘이디 칩(210)의 경우, 성장 기판(215)의 양 측면이 경사지게 마련될 수 있다. 구체적으로, 엘이디 칩(210)의 성장 기판(215)의 양 측면은 각각 n형 반도체층(212), p형 반도체층(213), 발광층(214) 및 기판(112) 중 어느 하나의 상면에 대해 경사지게 마련될 수 있다.
본 발명의 일 실시예에 따르면, 성장 기판(215)은 사파이어 기판일 수 있다. 성장 기판(215)이 사파이어 기판일 경우, 사파이어의 결에 따라 성장 기판(215)의 양 측면의 형상이 결정된다. 즉, 양 측면이 하면에 대해 경사진 각도가 사파이어의 물리적 성질에 따라 결정된다.
도 8에 도시된 바와 같이, 사파이어의 물리적 성질에 의해 성장 기판(215)의 양 측면은 성장 기판(215)의 하면에 대해 수직하지 않다. 성장 기판(215)의 측면은 성장 기판(215)의 하면에 대해 소정 각도만큼 기울어질 수 있다. 상기 소정 각도는 β1 또는 β2일 수 있고, β1과 β2는 동일한 각도일 수 있다. 본 발명의 일 실시예에 따르면, β1과 β2는 83° 내지 85°일 수 있다.
즉, 성장 기판(215)이 사파이어 기판인 경우, 성장 기판(215)의 양 측면은 그 하면에 대해 수직하지 않고, 사파이어 기판의 결에 따라 양 측면이 각각 그 하면에 대해 경사지게 마련되며, 그 각도는 대략 83° 내지 85°일 수 있다. 다만, 상기 각도에 한정되는 것은 아니고, 85° 이상의 각도를 가질 수 있으나 이상적인 90°가 되지는 않는다.
도 8을 참조하면, 사파이어 기판의 물리적 성질에 따라 성장 기판(215)의 양 측면이 각각 그 하면에 대해 경사지게 마련되고, 이로 인해 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3)은 측방으로 이격된다. 이하에서, 성장 기판(215)의 상면의 중심(C3)은 제1DBR층(216)의 중심을 가리킬 수 있다. 또한, 성장 기판(215)의 상면의 중심(C3)은, 사파이어의 물리적 성질에 의해 성장 기판(215)의 양 측면이 경사지게 마련되었을 때, 성장 기판(215)의 중심을 가리킨다.
이하에서, 발광층(214)의 중심(C1)과 실제 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리를 d2라 한다. 성장 기판(215)이 사파이어의 물리적 성질에 의해 양 측면이 경사지게 마련되면, 발광층(214)의 중심(C1)과 p형 반도체층(213)의 중심(C2) 사이의 거리인 d1 보다 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 거리인 d2가 더 커진다. 즉, d2 > d1을 만족한다.
발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리가 커지면, 엘이디 칩(210)의 광 균일도가 더욱 저하될 수 있고, 디스플레이 장치의 휘도가 더욱 불균일해질 수 있다.
발광층(214)의 중심(C1)에서 방출된 빛의 일부로서, 발광층(214)의 중심(C1)을 지나는 법선에 대해 α2만큼 경사지게 방출되는 빛을 예로 들어 설명하기로 한다. 발광층(214)의 중심(C1)으로부터 도 8을 기준으로 좌측으로 상기 법선에 대해 α2만큼 경사지게 방출되는 빛은 성장 기판(215)을 통과하여 곧바로 출광될 수 있다. 반면, 발광층(214)의 중심(C1)으로부터 도 8을 기준으로 우측으로 상기 법선에 대해 α2만큼 경사지게 방출되는 빛은 제1DBR층(216)에 의해 반사된 후 출광될 수 있다. 위에서는 발광층(214)의 중심(C1)에서 방출되는 빛을 예로 들어 설명하였지만, 발광층(214)의 전(全) 지점에서 상기 내용이 적용될 수 있다. 즉, 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3)이 이격되면, 발광층(214)의 일 지점에서 방출되는 빛의 광 경로가 상이해질 수 있다. 발광층(214)에서 방출되는 빛의 광 경로가 상이해지면, 엘이디 칩(210)의 광 균일도가 저하될 수 있다. 이로 인해 디스플레이 장치의 휘도가 불균일해질 수 있고, 이는 디스플레이 장치의 상품성을 저하시킨다.
발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리인 d2가 d1보다 커지면, α1보다 작은 각도인 α2만큼 발광층(214)의 중심(C1)을 지나는 법선에 대해 경사지게 방출되는 빛의 광 경로도 상이해지게 된다. 달리 표현하면, 발광층(214)의 일 지점에서 방출되는 빛의 광 경로가 상이해지는 임계 각도가 더 작아지게 된다. 광 경로가 상이해지는 임계 각도란, 발광층(214)의 중심(C1)에서 방출되는 빛이 상기 중심(C1)을 지나는 법선에 대해 경사지게 방출되는 각도로서, 광 경로가 상이해지는 최소 각도를 가리킨다. 중심 사이의 이격 거리가 d1에서 d2로 증가하면, 광 경로가 상이해지는 임계 각도는 α1에서 α2로 감소할 수 있다. 이로 인해, 광 경로가 상이해지는 빛의 방출량이 증가하고, 엘이디 칩(210)의 광 균일도는 더 저하될 수 있다. 따라서, 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리인 d2를 줄일 필요가 있다.
도 9는 도 5의 A-A'에 따른 단면도로서, 본 발명의 일 실시예에 따른 엘이디 칩을 확대하여 도시한 도면이다.
이하에서는 본 발명의 일 실시예에 따른 엘이디 칩의 구조에 대해 자세히 설명한다.
도 9에 도시된 바와 같이, 성장 기판(215)은, 도 8에 도시된 실제 구조와 같이, 양 측면이 경사지게 마련될 수 있다. 이하에서, 본 발명의 일 실시예예 따른 엘이디 칩(210)에서, 성장 기판(215)의 상면의 중심을 C3 라 한다. C3는 제1DBR층(216)의 중심을 가리킬 수 있다. 또한, 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리를 d3라 한다.
본 발명의 사상에 따르면, d3 ≤ d1를 만족한다. 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리가 작아지도록, p형 반도체층(213)의 중심(C5)과 성장 기판(215)의 상면의 중심(C3)을 이격시켰기 때문이다. 상기한 바와 같이, 종래 설계의 경우, 발광층(214)의 상부에 위치하는 p형 반도체층(213)의 중심(C5)과 성장 기판(215)의 상면의 중심(C3)이 일치하도록 설계하였다. 본 발명의 사상에 따르면 p형 반도체층(213)의 중심(C5)과 성장 기판(215)의 상면의 중심(C3)이 일치하지 않도록 발광층(214) 또는 p형 반도체층(213)을 시프트(shift)할 수 있다. 발광층(214)의 상면에 p형 반도체층(213)이 마련되므로, 발광층(214)을 시프트 시킴으로써 p형 반도체층(213)을 시프트 시킬 수 있다. 즉, 발광층(214)을 시프트 시키는 것과 p형 반도체층(213)을 시프트 시키는 것은 같은 의미일 수 있다.
성장 기판(215)의 상면의 중심(C3)이 발광층(214)의 중심(C1)과 p형 반도체층(213)의 중심 사이에 위치하도록 발광층(214)을 시프트 시킬 수 있다. 바람직하게는, 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3)이 일치하도록 발광층(214)을 시프트 시킬 수 있다.
도 8에 도시된 바와 같이, 성장 기판(215)의 커팅(cutting)으로 인해 p형 반도체층(213)의 중심(C2)이 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이에 위치하게 될 때, 상기한 바와 같이, 발광층(214)을 시프트 시킬 수 있다. 달리 표현하면, 성장 기판(215)의 커팅(cutting)으로 인해 성장 기판(215)의 상면의 중심(C3)과 발광층(214)의 중심(C1) 사이의 거리가 d1에서 d2로 증가하면, 발광층(214)을 시프트 시킬 수 있다. 이 때, 발광층(214)은 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 거리가 가까워지는 방향으로 시프트될 수 있다.
발광층(214)은 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 거리가 가까워지는 방향이란, 성장 기판(215)의 양 측면(215a, 215b) 중 성장 기판(215)의 하면(215c)과의 끼인 각이 둔각인 일 측면(215b)과 가까워지는 방향을 가리킬 수 있다. 도 9를 기준으로, 발광층(214)이 성장 기판(215)의 일 측면(215b)과 가까워지도록 발광층(214)을 시프트 시킬 수 있다. 이 때, 성장 기판(215)의 일 측면(215b)과 성장 기판(215)의 하면(215c) 사이의 끼인각은 둔각이다. 상기한 바와 같이, β2가 예각이기 때문이다.
이하에서, 발광층(214)의 중심(C1)을 기준으로 성장 기판(215)의 상면의 중심(C3)이 우측으로 d3만큼 이격되었을 때, +d3만큼 이격되었다고 한다. 발광층(214)의 중심(C1)을 기준으로 성장 기판(215)의 상면의 중심(C3)이 좌측으로 d3만큼 이격되었을 때, -d3만큼 이격되었다고 한다.
본 발명의 사상에 따르면, -d1 ≤ d3 ≤ +d1을 만족한다. 상기한 바와 같이, 발광층(214)을 성장 기판(215)에 대해 시프트 시킴으로써 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리를 줄일 수 있다.
발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3) 사이의 이격 거리인 d3가 d1보다 작아지면, 발광층(214)의 일 지점에서 방출되는 빛의 광 경로가 상이해지는 임계 각도가 α1보다 커지게 된다. 광 경로가 상이해지는 임계 각도란, 발광층(214)의 중심(C1)에서 방출되는 빛이 상기 중심(C1)을 지나는 법선에 대해 경사지게 방출되는 각도로서, 광 경로가 상이해지는 최소 각도를 가리킨다. 중심 사이의 이격 거리가 d1에서 d3로 줄어들면, 광 경로가 상이해지는 임계 각도는 α1에서 α3로 증가할 수 있다. 도 9에는 광 경로가 일치하는 것을 도시하였으나, d3가 도 9에 도시된 것보다 클 경우, 발광층(214)의 중심(C1)에서 방출되는 빛이 상기 중심(C1)을 지나는 법선에 대해 α3만큼 경사지게 방출될 때 광 경로가 상이해진다.
상기한 바와 같이, 광 경로가 상이해지는 임계 각도가 커지면, 광 경로가 상이해지는 빛의 방출량이 줄어들고, 엘이디 칩(210)의 광 균일도는 향상될 수 있다. 또한, 디스플레이 장치의 휘도가 균일해질 수 있다.
또한, 발광층(214)의 중심(C1)과 성장 기판(215)의 상면의 중심(C3)이 일치하면, 즉, d3 = 0이 되면, 발광층(214)의 중심(C1)에서 방출되는 다양한 방향의 빛의 광 경로는 일치할 수 있다. 이 때, 엘이디 칩(210)의 광 균일도는 최대로 향상되고, 디스플레이 장치의 휘도가 가장 균일해질 수 있다.
도 10은 도 5의 B-B'에 따른 단면도로서, 엘이디 칩이 이상적으로 제작되었을 때의 모습을 도시한 도면이다. 도 5의 A-A'를 지나는 직선과 B-B'를 지나는 직선은 서로 수직하게 마련된다. 즉, 도 10은 도 7에 도시된 엘이디 칩을 다른 각도에서 바라본 도면이다. 이하에서, 발광층(214)의 중심과
도 10을 참조하면, 엘이디 칩(210)이 이상적으로 제작되었을 때, 엘이디 칩(210)의 성장 기판(215)은 대략 직육면체의 형상을 갖는다. 달리 표현하면, 엘이디 칩(210)의 성장 기판(215)의 양 측면은 각각 n형 반도체층(212), p형 반도체층(213), 발광층(214) 및 기판(112) 중 어느 하나의 상면에 대해 수직하게 마련될 수 있다. 상기한 성장 기판(215)의 양 측면은 도 10을 기준으로 성장 기판(215)의 좌측과 우측에 위치하는 면을 가리킨다. 도 10에 도시된 성장 기판의 양 측면은 도 7에 도시된 성장 기판의 전면과 후면을 가리킬 수 있다.
도 10에 도시된 바와 같이, 성장 기판(215)이 이상적으로 제작될 경우, 성장 기판(215)의 양 측면은 수직하게 마련될 수 있다. 이 때, 발광층(214)의 중심(C1')과, 성장 기판(215)의 중심(C2', 도 11 참조)은 일치할 수 있다. 도 7에 도시된 것과 달리 도 5의 B-B'를 기준으로 엘이디 칩(210)을 바라보았을 때, 엘이디 칩(210)이 이상적으로 제작되면, 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2')은 일치할 수 있다.
도 10에 도시된 바와 같이, 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2')이 일치하면, 발광층(214)의 일 지점에서 방출되는 빛의 광 경로가 상이해지는 임계 각도가 최대가 된다. 성장 기판(215)이 이상적으로 제작이 되었을 때, 임계 각도가 최대가 되고, 그 각도는 α1'이 된다. 광 경로가 상이해지는 임계 각도란, 발광층(214)의 중심(C1')에서 방출되는 빛이 상기 중심(C1')을 지나는 법선에 대해 경사지게 방출되는 각도로서, 광 경로가 상이해지는 최소 각도를 가리킨다. 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2')이 일치하면, 광 경로가 상이해지는 임계 각도는 최대가 된다. 이 경우, 광 경로가 상이해지는 빛의 방출량은 최소가 되고, 엘이디 칩(210)의 광 균일도는 향상될 수 있다. 또한, 디스플레이 장치의 휘도가 균일해질 수 있다.
도 11은 도 10에 도시된 엘이디 칩의 실제 모습을 도시한 도면이다.
이하에서는 도 11을 참조하여 도 10과 같이 설계하였을 때 엘이디 칩의 실제 구조에 대해 자세히 설명한다.
도 11에 도시된 바와 같이, 실제 엘이디 칩(210)의 경우, 성장 기판(215)의 양 측면이 경사지게 마련될 수 있다. 구체적으로, 엘이디 칩(210)의 성장 기판(215)의 양 측면은 각각 n형 반도체층(212), p형 반도체층(213), 발광층(214) 및 기판(112) 중 어느 하나의 상면에 대해 경사지게 마련될 수 있다.
본 발명의 일 실시예에 따르면, 성장 기판(215)은 사파이어 기판일 수 있다. 성장 기판(215)이 사파이어 기판일 경우, 사파이어의 결에 따라 성장 기판(215)의 양 측면의 형상이 결정된다. 예를 들면, 양 측면이 하면에 대해 경사진 각도가 사파이어의 물리적 성질에 근거하여 결정된다.
도 11에 도시된 바와 같이, 사파이어의 물리적 성질에 의해 성장 기판(215)의 양 측면은 성장 기판(215)의 하면에 대해 수직하지 않다. 성장 기판(215)의 측면은 성장 기판(215)의 하면에 대해 소정 각도만큼 기울어질 수 있다. 상기 소정 각도는 β1 또는 β2일 수 있고, β1과 β2는 동일한 각도일 수 있다. 일 실시예에 따르면, β1과 β2는 83° 내지 85°일 수 있다. 도 8 및 도 9에 도시된 성장 기판(215)과 도 11에 도시된 성장 기판(215)은 동일한 재질로 마련되므로, 성장 기판(215)의 양 측면이 성장 기판(215)의 하면에 대해 기울어진 각도는 각각 β1과 β2로 동일하게 마련될 수 있다.
성장 기판(215)이 사파이어 기판인 경우, 성장 기판(215)의 양 측면은 그 하면에 대해 수직하지 않고, 사파이어 기판의 결에 따라 양 측면이 각각 그 하면에 대해 경사지게 마련되며, 그 각도는 대략 83° 내지 85°일 수 있다. 다만, 상기 각도에 한정되는 것은 아니고, 85° 이상의 각도를 가질 수 있으나 이상적인 90°가 되지는 않는다.
도 11을 참조하면, 사파이어 기판의 물리적 성질에 따라 성장 기판(215)의 양 측면이 각각 그 하면에 대해 경사지게 마련되고, 이로 인해 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2')은 측방으로 이격된다. 이하에서, 성장 기판(215)의 상면의 중심(C2')은 제1DBR층(216)의 중심을 가리킬 수 있다.
이하에서, 발광층(214)의 중심(C1')과 실제 성장 기판(215)의 상면의 중심(C2') 사이의 이격 거리를 d1'이라 한다. 성장 기판(215)이 사파이어의 물리적 성질에 의해 양 측면이 경사지게 마련되면, 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이에는 거리가 증가하고, 이로 인해 엘이디 칩(210)의 광 균일도가 저하될 수 있고, 디스플레이 장치의 휘도가 불균일해질 수 있다.
발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이에 이격 거리가 생기면, 발광층(214)의 일 지점에서 방출되는 빛의 광 경로가 상이해지는 임계 각도가 작아지게 된다. 상기한 바와 같이, 이격 거리가 없었을 때 임계 각도는 α1'으로 최대가 되고, 이격 거리가 d1'만큼 생겼을 때 임계 각도는 α1'보다 작은 α2'이 된다. 중심 사이의 이격 거리가 0에서 d1'으로 증가하면, 광 경로가 상이해지는 임계 각도는 α1'에서 α2'으로 감소할 수 있다. 이로 인해, 광 경로가 상이해지는 빛의 방출량이 증가하고, 엘이디 칩(210)의 광 균일도는 더 저하될 수 있다. 따라서, 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이의 이격 거리인 d1'를 줄일 필요가 있다.
도 12는 도 5의 B-B'에 따른 단면도로서, 일 실시예에 따른 엘이디 칩을 도시한 도면이다.
이하에서는 일 실시예에 따른 엘이디 칩의 구조에 대해 자세히 설명한다.
도 12에 도시된 바와 같이, 성장 기판(215)은, 도 11에 도시된 실제 구조와 같이, 양 측면이 경사지게 마련될 수 있다. 이하에서, 일 실시예예 따른 엘이디 칩(210)에서, 성장 기판(215)의 중심을 C2'이라 한다. 또한, 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이의 이격 거리를 d2'이라 한다.
본 발명의 사상에 따르면, d2' < d1'을 만족한다. 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이의 이격 거리가 작아지도록 발광층(214)의 중심을 측방으로 시프트(shift)시켰기 때문이다. 이 때, 측방은 도 12를 기준으로 한다.
성장 기판(215)의 상면의 중심(C2')과 발광층(214)의 중심(C1')이 가까워지는 방향으로 발광층(214)을 성장 기판(215)의 일 측으로 시프트(shift)시킬 수 있다. 성장 기판(215)의 상면의 중심(C2')과 발광층(214)의 중심(C1')이 가까워지는 방향이란, 성장 기판(215)의 양 측면(215d, 215e) 중 성장 기판(215)의 하면(215c)과의 끼인 각이 둔각인 일 측면(215e)과 가까워지는 방향을 가리킬 수 있다. 도 12를 기준으로, 발광층(214)이 성장 기판(215)의 타 측면(215d) 보다 성장 기판(215)의 일 측면(215e)과 가까워지도록 발광층(214)을 시프트 시킬 수 있다. 이 때, 성장 기판(215)의 일 측면(215e)과 성장 기판(215)의 하면(215c) 사이의 끼인각은 둔각이다. 상기한 바와 같이, β2가 예각이기 때문이다.
상기한 바와 같이, 발광층(214)을 시프트 시킴으로써 d2' < d1'을 만족시킬 수 있다. 바람직하게는, 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2')이 일치하여 d2'= 0이 될 수 있다.
도 12에 도시된 바와 같이, 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이의 거리 d2'가 작아지면, 발광층(214)의 일 지점에서 방출되는 빛의 광 경로가 상이해지는 임계 각도가 커진다. 광 경로가 상이해지는 임계 각도란, 발광층(214)의 중심(C1')에서 방출되는 빛이 상기 중심(C1')을 지나는 법선에 대해 경사지게 방출되는 각도로서, 광 경로가 상이해지는 최소 각도를 가리킨다. 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이의 거리가 d1'에서 d2'으로 작아지면, 광 경로가 상이해지는 임계 각도는 α2'에서 α3'으로 커지게 된다. 이 경우, 광 경로가 상이해지는 빛의 방출량은 줄어들고, 엘이디 칩(210)의 광 균일도는 향상될 수 있다. 또한, 디스플레이 장치의 휘도가 균일해질 수 있다.
본 발명의 사상에 따르면, 발광층(214)을 시프트 시킴으로써 발광층(214)의 중심(C1')과 성장 기판(215)의 상면의 중심(C2') 사이의 이격 거리가 줄어들고, 이에 따라 임계 각도가 커질 수 있다. 도 5의 B-B'에 따른 단면에서 보았을 때, 발광층(214)을 시프트 시킴으로써 임계 각도는 최대 임계 각도와 근접해질 수 있다. 또한, d2'= 0일 때, 임계 각도는 최대가 될 수 있다.이하에서는, 발광층(214)을 성장 기판(215)의 일 측으로 시프트시키는 방법에 대해 설명한다.
엘이디 칩(210)은 성장 기판(215)의 일 면에 다수의 n형 반도체층(212)과, 다수의 p형 반도체층(213)과, 다수의 발광층(214)과, 다수의 전극들(211a, 211b)을 적층하고, 성장 기판(215)의 타 면에 제1DBR층(216)을 형성한 후, 성장 기판(215)을 다수로 커팅(cutting)함으로써 제조될 수 있다.
성장 기판(215)을 커팅할 때, 커팅 라인(cutting line)을 미리 결정하고, 커팅 라인을 따라 성장 기판을 커팅한다. 이 때, 기존의 커팅 라인을 소정 거리만큼 시프트(shift) 시킴으로써, 발광층(214)을 성장 기판(215)의 일 측으로 시프트 시킬 수 있다.
특정 실시예에 의하여 상기와 같은 본 발명의 기술적 사상을 설명하였으나 본 발명의 권리범위는 이러한 실시예에 한정되는 것이 아니다. 특허청구범위에 명시된 본 발명의 기술적 사상으로서의 요지를 일탈하지 아니하는 범위 안에서 당분야에서 통상의 지식을 가진 자에 의하여 수정 또는 변형 가능한 다양한 실시예들도 본 발명의 권리범위에 속한다 할 것이다.

Claims (15)

  1. 디스플레이 패널; 및
    상기 디스플레이 패널로 광을 방출하도록 마련되는 엘이디 칩; 을 포함하고,
    상기 엘이디 칩은,
    빛을 방출하는 발광층과,
    상기 발광층 상에 마련되는 반도체층 및
    상기 반도체 상에 마련되는 성장 기판을 포함하고,
    상기 성장 기판의 상면의 중심이 상기 발광층의 중심과 상기 반도체층의 중심 사이에 마련되도록, 상기 발광층이 상기 성장 기판의 제1측으로 편향되게 배치되는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 엘이디 칩은,
    상기 성장 기판 상에 마련되는 DBR(Distributed Bragg reflector)층을 더 포함하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 성장 기판은 사파이어 기판을 포함하는 디스플레이 장치.
  4. 제1항에 있어서,
    인쇄회로기판; 을 더 포함하고,
    상기 엘이디 칩은 상기 인쇄회로기판의 실장면 상에 마련되는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 엘이디 칩은 상기 실장면에 칩온보드(Chip On Board, COB) 방식으로 실장되는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 엘이디 칩의 가로 변의 길이와 상기 엘이디 칩의 세로 변의 길이가 각각 500μm 이하인 디스플레이 장치.
  7. 제1항에 있어서,
    상기 반도체층은 n형 반도체층이고,
    상기 엘이디 칩은 p형 반도체층을 더 포함하고,
    상기 발광층은 상기 n형 반도체층과 상기 p형 반도체층 사이에 마련되는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 엘이디 칩은 상기 성장 기판의 상면 상에 마련되는 제1DBR층과, 상기 발광층의 하면에 배치되는 제2DBR층을 더 포함하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 엘이디 칩은 청색 계열의 광이 발광되도록 마련되는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 성장 기판은 제1측면과, 상기 제1측면과 실질적으로 평행한 제2측면을 포함하고,
    상기 제1측면과 상기 성장 기판의 하면 사이의 제1각은 예각이고,
    상기 제2측면과 상기 성장 기판의 하면 사이의 제2각은 둔각이며,
    상기 발광층은 상기 제2측면과 가까워지는 방향으로 시프트(shift)되는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1각과 상기 제2각은 각각 상기 성장 기판의 물리적 성질에 의해 결정되는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 성장 기판의 상면의 중심과 상기 발광층의 중심이 상기 성장 기판의 상면과 상기 발광층에 수직한 일 직선 상에 위치하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 성장 기판의 상기 제1측면을 결정하는 커팅 라인(cutting line)을 시프트(shift) 시킴으로써 상기 발광층이 상기 성장 기판의 제1측으로 시프트되는 디스플레이 장치
  14. 제1항에 있어서,
    상기 엘이디 칩 상에 마련되는 광학 돔(dome); 을 더 포함하는 디스플레이 장치
  15. 제14항에 있어서,
    상기 광학 돔은 실리콘 또는 에폭시 수지를 포함하는 디스플레이 장치.
PCT/KR2021/018338 2020-12-17 2021-12-06 엘이디 칩 및 이를 포함하는 디스플레이 장치 WO2022131647A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/551,901 US20220199856A1 (en) 2020-12-17 2021-12-15 Led chip and display apparatus including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0176918 2020-12-17
KR1020200176918A KR20220086802A (ko) 2020-12-17 2020-12-17 엘이디 칩 및 이를 포함하는 디스플레이 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/551,901 Continuation US20220199856A1 (en) 2020-12-17 2021-12-15 Led chip and display apparatus including the same

Publications (1)

Publication Number Publication Date
WO2022131647A1 true WO2022131647A1 (ko) 2022-06-23

Family

ID=82059675

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/018338 WO2022131647A1 (ko) 2020-12-17 2021-12-06 엘이디 칩 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20220086802A (ko)
WO (1) WO2022131647A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170019551A (ko) * 2015-08-11 2017-02-22 엘지디스플레이 주식회사 광원 패키지 및 그를 포함하는 백라이트 유닛
KR20170062434A (ko) * 2017-05-26 2017-06-07 주식회사 세미콘라이트 반도체 발광소자
US20180226543A1 (en) * 2015-08-03 2018-08-09 Lumileds Llc Semiconductor light emitting device with reflective side coating
JP2018170318A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体発光素子とその製造方法
KR20190062395A (ko) * 2016-10-25 2019-06-05 서울반도체 주식회사 발광 다이오드 패키지 및 그것을 갖는 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180226543A1 (en) * 2015-08-03 2018-08-09 Lumileds Llc Semiconductor light emitting device with reflective side coating
KR20170019551A (ko) * 2015-08-11 2017-02-22 엘지디스플레이 주식회사 광원 패키지 및 그를 포함하는 백라이트 유닛
KR20190062395A (ko) * 2016-10-25 2019-06-05 서울반도체 주식회사 발광 다이오드 패키지 및 그것을 갖는 디스플레이 장치
JP2018170318A (ja) * 2017-03-29 2018-11-01 豊田合成株式会社 半導体発光素子とその製造方法
KR20170062434A (ko) * 2017-05-26 2017-06-07 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
KR20220086802A (ko) 2022-06-24

Similar Documents

Publication Publication Date Title
WO2020141845A1 (ko) 발광 소자 패키지 및 이를 포함한 표시 장치
WO2020226369A1 (en) Light emitting diode module
WO2021029615A1 (en) Display apparatus and manufacturing method thereof
WO2016208818A1 (en) Display assembly and display device using the same
WO2020242116A1 (ko) 표시 장치
WO2018105876A1 (en) Display apparatus having quantum dot unit or quantum dot sheet and method for manufacturing quantum dot unit
WO2022059870A1 (ko) 디스플레이 장치 및 그 광원 장치
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치
WO2022119050A1 (ko) 엘이디 칩 및 이를 포함하는 디스플레이 장치
WO2022145575A1 (ko) 디스플레이 장치 및 그 광원 장치
WO2022050454A1 (ko) 디스플레이 장치
WO2022124481A1 (ko) 디스플레이 장치 및 그 광원 장치
WO2021066287A1 (ko) 표시 장치 및 이의 제조 방법
WO2020075933A1 (ko) 광원부 및 이를 포함하는 표시장치
WO2022085875A1 (ko) 디스플레이 장치
WO2021091062A1 (ko) 표시 장치
WO2023003219A1 (ko) 디스플레이 장치 및 그 제조 방법
WO2022131647A1 (ko) 엘이디 칩 및 이를 포함하는 디스플레이 장치
WO2022145818A1 (ko) 디스플레이 장치 및 그 광원 장치
WO2022092454A1 (ko) 디스플레이 장치 및 그 광원 장치
WO2022005208A1 (ko) 표시 장치
WO2021091061A1 (ko) 표시 장치
WO2023146066A1 (ko) 디스플레이 장치 및 그 광원 장치
WO2021101033A1 (ko) 발광 소자, 표시 장치 및 이의 제조 방법
WO2023120866A1 (ko) 디스플레이 장치 및 그 광원 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21906951

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21906951

Country of ref document: EP

Kind code of ref document: A1