WO2022114078A1 - 配線基板及びプローブカード - Google Patents

配線基板及びプローブカード Download PDF

Info

Publication number
WO2022114078A1
WO2022114078A1 PCT/JP2021/043263 JP2021043263W WO2022114078A1 WO 2022114078 A1 WO2022114078 A1 WO 2022114078A1 JP 2021043263 W JP2021043263 W JP 2021043263W WO 2022114078 A1 WO2022114078 A1 WO 2022114078A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
wiring
wiring board
wiring layer
linear
Prior art date
Application number
PCT/JP2021/043263
Other languages
English (en)
French (fr)
Inventor
芳宏 戸田
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US18/038,639 priority Critical patent/US20240027493A1/en
Priority to KR1020237017636A priority patent/KR20230096042A/ko
Priority to JP2022565418A priority patent/JPWO2022114078A1/ja
Publication of WO2022114078A1 publication Critical patent/WO2022114078A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Definitions

  • This disclosure relates to wiring boards and probe cards.
  • Japanese Unexamined Patent Publication No. 2011-29424 describes a configuration in which a wiring board having an electrode pad has a small piece portion that can be removed due to breakage or the like and a connecting conductor located in the small piece portion.
  • the connecting conductor is a conductor for supplying an electric current to the electrode pad when the electrode pad is electrolytically plated.
  • the connection conductor for electrolytic plating can be separated from the wiring conductor, and a desired wiring pattern can be obtained.
  • the wiring board according to the present disclosure is An insulating substrate with a first surface and Wiring conductors and connecting conductors located on the insulating substrate, A first wiring layer and a second wiring layer including a part of the wiring conductor, and A groove having an opening on the first surface and Equipped with The wiring conductor is With electrode pads
  • the first solid conductor included in the second wiring layer and Have The connecting conductor includes a first connecting conductor, a second connecting conductor, and an intersection of the first wiring layer that intersects the groove. The intersection is located between the first connecting conductor and the second connecting conductor.
  • the first connecting conductor is conducted to the electrode pad, the second connecting conductor is conducted to the first solid conductor, and the second connecting conductor is conducted to the first solid conductor.
  • the first wiring layer is located below the first surface or the first surface, and the second wiring layer is located below the first wiring layer.
  • the probe card according to this disclosure is With the above wiring board, With a plurality of probe pins connected to the wiring board, To prepare for.
  • FIG. 3 is a cross-sectional view taken along the line CC of the wiring board of FIG. It is a vertical sectional view which shows a part of the wiring board which concerns on Embodiment 2 of this disclosure. It is a top view of the 1st surface in the wiring board of FIG. It is sectional drawing in BB line of the wiring board of FIG. 3 is a cross-sectional view taken along the line CC of the wiring board of FIG.
  • FIG. 1 is a vertical cross-sectional view showing a part of the wiring board 10 according to the first embodiment of the present disclosure.
  • FIG. 2A is a plan view of the first surface S1 of the wiring board 10.
  • FIG. 2B is a cross-sectional view taken along the line BB of the wiring board 10.
  • FIG. 2C is a cross-sectional view taken along the line CC of the wiring board 10.
  • the wiring board 10 of the first embodiment includes an insulating substrate 11 having a first surface S1 and a second surface S2 on the opposite side of the first surface S1, and a wiring conductor 20 and a connecting conductor 30 located on the insulating substrate 11. Be prepared. In the figure, the wiring conductor 20 and the connecting conductor 30 have different hatchings, but the wiring conductor 20 and the connecting conductor 30 may have the same material and may be integrated.
  • the wiring board 10 further has a plurality of wiring layers (first wiring layer J1 to fourth wiring layer J4) inside.
  • the layer of the wiring conductor located on the first surface S1 and the second surface S2 may also be referred to as a wiring layer.
  • the insulating substrate 11 has a first insulating substrate 11A made of a ceramic material and a second insulating substrate 11B made of a resin material.
  • the first insulating substrate 11A and the second insulating substrate 11B are laminated.
  • the material of the insulating substrate 11 is not limited to the above example, and may be any material. Further, the insulating substrate 11 does not have to have a configuration in which two substrates made of two different materials are laminated, and may be a substrate made of a single material.
  • the wiring conductor 20 is a conductor that transmits an electric signal or a voltage.
  • the wiring conductor 20 includes a plurality of electrode pads 21 and 21t located on the first surface S1, a plurality of electrodes 25 located on the second surface S2, and a film conductor located on the first wiring layer J1 to the fourth wiring layer J4. It has 22 and a via conductor 23 located between the first surface S1, the first wiring layer J1 to the fourth wiring layer J4, and the second surface S2.
  • the first wiring layer J1 to the third wiring layer J3 are located in the second insulating substrate 11B.
  • the fourth wiring layer J4 is located between the first insulating substrate 11A and the second insulating substrate 11B.
  • the first wiring layer J1 to the fourth wiring layer J4 are arranged in this order from the side closest to the first surface S1.
  • the total number of wiring layers is not limited to the above example. Further, one or a plurality of wiring layers may be located in the first insulating substrate 11A.
  • the film conductor 22 of the wiring conductor 20 includes a solid conductor 24 to which a predetermined potential such as a ground potential or a power supply potential is supplied.
  • the solid conductor 24 means a conductor that extends over an area of 30% or more of the area of the wiring board 10 where the wiring conductor 20 is arranged (the area excluding the peripheral portion where the wiring conductor 20 is not arranged).
  • the solid conductor 24 may have through holes through which the via conductor 23 passes, slits or notches avoiding certain areas.
  • the solid conductor 24 corresponds to an example of the first solid conductor according to the present disclosure.
  • the electrode pads 21 and 21t are electrolytically plated.
  • the electrolytic plating may have a structure in which, for example, a nickel film of about 1 ⁇ m to 10 ⁇ m and a gold film of about 0.1 ⁇ m to 3 ⁇ m are laminated in order.
  • the plurality of electrode pads 21 and 21t may be electrically connected to any of the plurality of electrodes 25 on the opposite side via the wiring conductor 20 and may not be electrically connected to any of the electrodes 25 via the wiring conductor 20. It may be included.
  • the electrode pad 21t that is not conducting with any of the electrodes 25 on the opposite side, or the electrode pad 21t that has a high resistance between the electrodes 25 and the electrode 25, has a sufficient current from the electrode 25 on the opposite side during electrolytic plating as it is. I can't receive it.
  • the connecting conductor 30 is a conductor that supplies a current to the electrode pad 21t that cannot receive a current or a sufficient current only from the wiring conductor 20 during electrolytic plating of the electrode pads 21 and 21t.
  • the connecting conductor 30 includes a film conductor 32 located in the first wiring layer J1 and a via conductor 33 interposed between the first wiring layer J1 and the second wiring layer J2.
  • the electrode pad 21t to which a current is supplied via the connecting conductor 30 at the time of electrolytic plating is also referred to as “target electrode pad 21t”.
  • the wiring conductor 20 may include a plurality of target electrode pads 21t.
  • the wiring board 10 further has a groove X in which a part is cut off.
  • the groove X is a trace partially cut off by a laser beam, but may be a trace partially cut off by another beam such as an electron beam.
  • the groove X may be filled with an insulating material.
  • the target electrode pad 21t is located on the first surface S1 as shown in FIG. 2A.
  • an electrode pad 21 to which a current is supplied without going through the connecting conductor 30 during electrolytic plating is located on the first surface S1.
  • 2A and 2B show an example in which two adjacent target electrode pads 21t are conducting via the wiring conductor 20 of the wiring layer J1, even if the plurality of target electrode pads 21t are non-conducting to each other.
  • the conductor may be conducted in a combination different from that shown in FIGS. 2A and 2B.
  • the film conductor 32 of the connecting conductor 30 is an intersection 34 located between the first connecting conductor 30a, the second connecting conductor 30b, the first connecting conductor 30a, and the second connecting conductor 30b. And include. In FIG. 2B, only one first connecting conductor 30a and one second connecting conductor 30b are designated by reference numerals, but the plurality of connecting conductors 30 also have the first connecting conductor 30a and the second connecting conductor 30b. included.
  • the film conductor 32 is connected to the film conductor 22 of the wiring conductor 20 and is electrically connected to the target electrode pad 21t. Each film conductor 32 of the connecting conductor 30 may be linear.
  • the intersection 34 intersects the groove X.
  • the first connecting conductor 30a conducts with the target electrode pad 21t via the wiring conductor 20, and the second connecting conductor 30b is connected to the solid conductor 24 via the via conductor 33.
  • the linear film conductor 32 is cut at the intersection 34, and one of the film conductors 32 sandwiching the intersection 34 and the other are not conductive.
  • the solid conductor 24 is located in the second wiring layer J2 and overlaps with the film conductor 32 of the connecting conductor 30 in plan perspective.
  • Plane perspective corresponds to a plane in which the inside is seen through from a direction perpendicular to the first surface S1. The same applies to the subsequent "planar perspective”.
  • the solid conductor 24 may have a slit in which the grooves X intersect.
  • the solid conductor 24 is electrically connected to the electrode 25 at a position different from the cross-sectional position in FIG. 1.
  • the groove X has an opening on the first surface S1.
  • the bottom of the groove X is located below the second wiring layer J2 in the example of the first embodiment.
  • one groove X may extend so as to intersect a plurality of film conductors 32 of the connecting conductor 30, or one groove X intersects only one film conductor 32 of the connecting conductor 30. As such, a plurality of grooves X may be located.
  • the groove X has an allowable width for the position of the bottom.
  • the allowable width of the bottom position is from the depth between the first wiring layer J1 and the second wiring layer J2 to the depth between the second wiring layer J2 and the third wiring layer J3.
  • the first insulating substrate 11A and the wiring conductor 20 located on the substrate can be formed by firing a ceramic material and a metallized conductor.
  • the second insulating substrate 11B is formed, for example, by laminating a plurality of resin layers.
  • the resin layer is, for example, a polyimide resin, a polyamideimide resin, a siloxane-modified polyamideimide resin, a siloxane-modified polyimide resin, a polyphenylene sulfide resin, a total aromatic polyester resin, a BCB (benzocyclobutene) resin, an epoxy resin, a bismaleimide triazine resin, and the like. It is made of an insulating resin such as a polyphenylene ether resin, a polyquinoline resin, and a fluororesin.
  • the resin layer may further contain a filler for adjusting the moldability and the coefficient of thermal expansion.
  • the filler examples include barium sulfate, barium titanate, amorphous silica, crystalline silica, molten silica, spherical silica, talc, clay, magnesium carbonate, calcium carbonate, aluminum oxide, aluminum hydroxide, silicon nitride, and aluminum nitride.
  • examples thereof include inorganic fillers such as boron nitride, alumina, magnesium oxide, magnesium hydroxide, titanium oxide, mica, talc, Neuburg calcium clay, organic bentonite, and zirconium phosphate.
  • the resin layer may contain one of the above fillers alone or in combination of two or more fillers as appropriate.
  • One resin layer of the second insulating substrate 11B may be formed by adhering a resin film to the lower layer, or may be formed by applying and curing a liquid precursor resin to the lower layer. May be good. After forming one resin layer, a resist film having openings corresponding to the via conductor 23 and the film conductor 22 is formed on the resin layer, and then recesses and vias corresponding to the film conductor 22 are formed by etching or laser processing. A through hole corresponding to the conductor 23 is formed.
  • a thin film forming method such as a thin film deposition method, a sputtering method, or an ion plating method, for example, a chromium (Cr) -copper (Cu) alloy layer or titanium (Ti)-is formed in the recesses and through holes of the resin layer.
  • a base conductor layer composed of a copper (Cu) alloy layer is formed.
  • the recesses and through holes are filled with a metal such as copper or gold by plating or the like, and then the resist is peeled off to form one resin layer and the wiring conductor 20 or the connecting conductor 30 located in the resin layer.
  • the formation of the resin layer and the wiring conductor 20 or the connecting conductor 30 is repeated to form the wiring conductor 20 or the connecting conductor 30 located in the plurality of resin layers and the plurality of resin layers. Further, a resist film having an opening corresponding to the electrode pad 21 is formed on the last resin layer (the highest resin layer) of the repetition, and a base conductor layer is formed in the opening by the same thin film forming method as described above. do. Then, a nickel film and a gold film are formed on the base conductor layer of the electrode pad 21 by electrolytic plating.
  • a current is passed from the electrode 25 of the first insulating substrate 11A to the underlying conductor layer via the wiring conductor 20 and the connecting conductor 30. Then, when the electrolytic plating is completed and the resist is peeled off, a substrate in which the first insulating substrate 11A and the second insulating substrate 11B are laminated is formed. In the substrate at this stage, unnecessary conduction between the target electrode pad 21t and the wiring conductor 20 is mixed via the connecting conductor 30. "Unnecessary" means that it is unnecessary when the wiring board 10 is used.
  • a laser beam is irradiated from the first surface S1 side of the insulating substrate 11 to cut the connecting conductor 30, that is, a laser trimming process is performed.
  • a laser trimming process a groove X having an opening on the first surface S1 and an intersection 34 where the connection conductor 30 and the groove X intersect are formed, and the connection conductor 30 is cut at the portion of the intersection 34. .. Then, the wiring board 10 is manufactured by removing all unnecessary continuity.
  • the connecting conductor 30 includes the first connecting conductor 30a and the second connecting conductor 30b, and the intersection 34 is located between the first connecting conductor 30a and the second connecting conductor 30b. Then, the second connecting conductor 30b conducts to the solid conductor 24, and the first connecting conductor 30a conducts to the target electrode pad 21t.
  • the electrode pad 21 can be sufficiently electrolytically plated by supplying a current to the electrode pad 21 via the connecting conductor 30, and then the groove X is formed in the insulating substrate 11 by a beam or the like.
  • the connecting conductor 30 is cut to obtain a desired wiring pattern of the wiring conductor 20.
  • the opening of the groove X is located on the first surface S1, and the intersection 34 between the connecting conductor 30 and the groove X is the first wiring layer under the first surface S1.
  • the solid conductor 24 is located in the second wiring layer J2 below the first wiring layer J1. Therefore, even when the groove X for cutting the connecting conductor 30 reaches the second wiring layer J2, only a slit is formed in the solid conductor 24, so that the electrical characteristics of the wiring conductor 20 are not significantly affected. Therefore, it is possible to take a large allowable value for the depth of the groove X that cuts the connecting conductor 30.
  • the groove X is a trace cut by a beam such as a laser.
  • the trimming process for cutting the connecting conductor 30 using a beam can be performed at high speed with less complexity. Therefore, the wiring board 10 having the groove X is provided with the wiring conductor 20 from which the connecting conductor 30 is cut with reduced complexity and high reliability.
  • FIG. 3 is a vertical sectional view showing a part of the wiring board according to the second embodiment of the present disclosure.
  • 4A is a plan view of the first surface S1 of the wiring board of FIG.
  • FIG. 4B is a cross-sectional view taken along the line BB of the wiring board of FIG.
  • FIG. 4C is a cross-sectional view taken along the line CC of the wiring board of FIG.
  • FIG. 4D is a cross-sectional view taken along the line DD of the wiring board of FIG.
  • the wiring board 10A of the second embodiment is substantially the same as the wiring board 10 of the first embodiment except that the patterns of the wiring conductor 20 and the connection conductor 30 are different.
  • a plurality of target electrode pads 21ta and 21tb are located on the first surface S1.
  • the plurality of target electrode pads 21ta and 21tb are divided into the target electrode pad 21ta of the first group located on the left side of the paper surface of FIG. 4A and the target electrode pad 21tb of the second group located on the right side of the paper surface in each arrangement region. It may be classified.
  • the connecting conductor 30 includes a band-shaped common conductor 32A located in the first wiring layer J1 and a plurality of linear conductors 32B located in the first wiring layer J1.
  • the band shape means a shape in which the dimension in the lateral direction on the plane is larger than that of the linear conductor 32B.
  • the common conductor 32A is connected to the first solid conductor 24A via a plurality of via conductors 33 (see FIG. 3).
  • the common conductor 32A is arranged between the target electrode pad 21t of the first group and the target electrode pad 21t of the second group in plan perspective.
  • the common conductor 32A may be arranged so as to extend in the longitudinal direction along the direction in which the target electrode pads 21ta of the first group are connected or the direction in which the target electrode pads 21tb of the second group are connected.
  • the groove X is located between the common conductor 32A and the target electrode pad 21ta of the first group and between the common conductor 32A and the target electrode pad 21tb of the second group in plan perspective.
  • the groove X may be arranged so that the longitudinal direction extends along the longitudinal direction of the common conductor 32A.
  • Each of the plurality of linear conductors 32B includes a first linear conductor 32Ba, a second linear conductor 32Bb, and an intersection 34 intersecting the groove X.
  • first linear conductor 32Ba a first linear conductor 32Ba
  • second linear conductor 32Bb a second linear conductor 32Bb
  • intersection 34 intersecting the groove X.
  • the intersection 34 is located between the first linear conductor 32Ba and the second linear conductor 32Bb.
  • the second linear conductor 32Bb is connected to the common conductor 32A, and the first linear conductor 32Ba conducts to the target electrode pads 21ta and 21tb via the wiring conductor 20 (membrane conductor 22 and via conductor 23).
  • One first linear conductor 32Ba may be conducted to a plurality of target electrode pads 21tb, or a plurality of first linear conductors 32Ba may be conducted to one target electrode pad 21ta.
  • the wiring conductor 20 includes a first solid conductor 24A located in the second wiring layer J2.
  • the first solid conductor 24A has an opening M1 that overlaps the groove X (or the intersection 34 of the linear conductor 32B) in plan perspective.
  • the wiring conductor 20 may include a second solid conductor 24B located at a portion overlapping the groove X in the plan perspective in the third wiring layer J3.
  • the wiring board 10A of the second embodiment can be manufactured by the same method as that of the first embodiment by different patterns of the wiring conductor 20 and the connecting conductor 30.
  • the connecting conductor 30 since the connecting conductor 30 includes the common conductor 32A, the total resistance of the connecting conductor 30 is reduced, and the connection is made during electrolytic plating before the groove X is formed.
  • a stable current can be supplied to the target electrode pads 21ta and 21tb via the conductor 30. Therefore, a plating film having a predetermined thickness can be easily formed on the target electrode pads 21ta and 21tb, and the thickness variation with other electrode pads 21 can be reduced.
  • one target electrode pad 21ta is used.
  • a plurality of linear conductors 32B (a plurality of first linear conductors 32Ba) are connected.
  • a stable current can be supplied to the target electrode pad 21ta via the connecting conductor 30, a plating film having a predetermined thickness can be easily formed on the target electrode pad 21ta, and the other electrode pad 21 and the other electrode pad 21tb can be formed. Thickness variation can be reduced.
  • the first solid conductor 24A has an opening M1 that overlaps with the intersection 34 of the connecting conductor 30 in plan perspective. Therefore, during the trimming process for cutting the connecting conductor 30, the cutting energy (laser energy in the case of the laser trimming process) can be made difficult to be absorbed by the first solid conductor 24A. Therefore, it is possible to reduce the occurrence of cutting failure of the connecting conductor 30 due to insufficient energy.
  • the second solid conductor 24B that overlaps with the opening M1 of the first solid conductor 24A in the plan perspective is located in the third wiring layer J3. Therefore, in the trimming process for cutting the connecting conductor 30, even if the depth of the groove X reaches the third wiring layer J3, the electrical characteristics of the wiring conductor 20 are not significantly affected. Therefore, it is possible to take a larger allowable value for the depth of the groove X that cuts the connecting conductor 30. Further, even if it becomes difficult to control the depth of the groove X due to the first solid conductor 24A of the second wiring layer J2 having the opening M1, the allowable value of the depth of the groove X can be made larger, so that the groove can be increased.
  • the connection conductor 30 can be cut with high reliability by keeping the depth of X within an allowable range.
  • FIG. 5 is a cross-sectional view showing a wiring board of a modified example.
  • FIG. 5 shows a cross-sectional view taken along the line CC of FIG.
  • the wiring board 10B of the modified example is the same as that of the second embodiment except for the wiring conductor 20 of the second wiring layer J2.
  • the wiring board 10B of the modified example has an opening M1 in the first solid conductor 24A of the second wiring layer J2 that overlaps the groove X (or the intersection 34 of the linear conductor 32B) in a plan view.
  • the wiring conductor 20 of the second wiring layer J2 has a conductor piece N1 located in the opening M1 and overlapping the groove X (or the intersection 34 of the linear conductor 32B).
  • the conductor piece N1 may be a floating conductor that is non-conducting to the first solid conductor 24A, or may be a conductor that is partially connected to the first solid conductor 24A.
  • the cutting energy (laser energy in the case of laser trimming) is the first solid when the connecting conductor 30 is cut by the opening M1 of the first solid conductor 24A. It can be made difficult to be absorbed by the shaped conductor 24A. Therefore, it is possible to reduce the occurrence of cutting failure of the connecting conductor 30 due to insufficient energy.
  • the conductor piece N1 overlapping the groove X is provided in the opening M1. Since the conductor piece N1 is not connected to the first solid conductor 24A or is only partially connected, the cutting energy (laser energy in the case of laser trimming processing) is used during the trimming process for cutting the connecting conductor 30.
  • FIG. 6A is a plan view showing the probe card according to the embodiment of the present disclosure.
  • FIG. 6B is a vertical sectional view showing a probe card according to the embodiment of the present disclosure.
  • the probe card 100 of the present embodiment is a component incorporated in a test device of a semiconductor wafer SW in which a plurality of semiconductor elements are formed.
  • the probe card 100 of the present embodiment includes a wiring board 10 and a plurality of probe pins 40 connected to a plurality of electrode pads 21 and 21t of the wiring board 10.
  • the probe pin 40 is made of a metal such as nickel and tungsten, and is bonded to the electrode pads 21 and 21t via a conductive bonding material such as solder.
  • the probe card 100 is interposed between a signal processing circuit for inputting and outputting a test signal or voltage and a semiconductor wafer SW to be tested, and a plurality of probe pins 40 come into contact with electrodes of the semiconductor element.
  • the configuration of the first embodiment may be applied, or the wiring board 10A of the second embodiment or the wiring board 10B of the modified example may be applied.
  • the first insulating substrate 11A of the wiring board 10 is configured by laminating a plurality of insulating layers, and may include a film conductor 22 as a wiring layer in addition to the via conductor 23. .. Further, the first insulating substrate 11A may include a heater wire 50.
  • the electrode pads 21 and 21t of the wiring board 10 have a film having a stable thickness. Therefore, the probe pin 40 can be stably joined, and the reliability of the probe pin 40 with respect to the joined portion can be improved.
  • the wiring board and probe card of the present disclosure are not limited to the above embodiment.
  • the wiring board of the probe card is shown as the use of the wiring board, but even if the wiring board of the present disclosure is applied to the wiring board on which the electronic element, the electric element, or various electric circuits are mounted. good.
  • the example in which the opening of the groove is located on the surface where the electrode pad is located is shown, but the electrode pad may be located on a different surface.
  • the first wiring layer in which the intersection where the connecting conductor and the groove intersect is located is located below the first surface where the opening of the groove is located, but the intersection is The located first wiring layer may be located on the first surface where the groove opening is located.
  • the details shown in the embodiment can be appropriately changed without departing from the spirit of the invention.
  • This disclosure can be used for wiring boards and probe cards.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

配線基板は、第１面を有する絶縁基板と、絶縁基板に位置する配線導体及び接続導体と、配線導体の一部が含まれる第１配線層及び第２配線層と、第１面に開口部を有する溝とを備える。そして、配線導体は、電極パッドと、第２配線層に含まれるベタ状導体とを有し、接続導体は、第１接続導体と、第２接続導体と、第１配線層で溝と交差した交差部とを含み、交差部は第１接続導体と第２接続導体との間に位置し、第１接続導体が電極パッドに導通され、第２接続導体がベタ状導体に導通されている。

Description

配線基板及びプローブカード
　本開示は、配線基板及びプローブカードに関する。
　特開２０１１－２９４２４号公報には、電極パッドを有する配線基板において、破断等により除去可能な小片部と、小片部に位置する接続導体とを有する構成が記載されている。接続導体は、電極パッドを電解めっきする際に、電極パッドに電流を供給するための導体である。当該配線基板においては、電解めっき後に小片部を除去することで、配線導体から電解めっき用の接続導体を切り離し、所望の配線パターンを得ることができる。
　本開示に係る配線基板は、
　第１面を有する絶縁基板と、
　前記絶縁基板に位置する配線導体及び接続導体と、
　前記配線導体の一部が含まれる第１配線層及び第２配線層と、
　前記第１面に開口部を有する溝と、
　を備え、
　前記配線導体は、
　電極パッドと、
　前記第２配線層に含まれる第１ベタ状導体と、
　を有し、
　前記接続導体は、第１接続導体と、第２接続導体と、前記第１配線層で前記溝と交差した交差部とを含み、
　前記交差部は前記第１接続導体と前記第２接続導体との間に位置し、
　前記第１接続導体が前記電極パッドに導通され、前記第２接続導体が前記第１ベタ状導体に導通され、
　前記第１配線層は、前記第１面又は前記第１面の下に位置し、前記第２配線層は前記第１配線層の下に位置する。
　本開示に係るプローブカードは、
　上記の配線基板と、
　前記配線基板に接続された複数のプローブピンと、
　を備える。
本開示の実施形態１に係る配線基板の一部を示す縦断面図である。 図１の配線基板における第１面の平面図である。 図１の配線基板のＢ－Ｂ線における断面図である。 図１の配線基板のＣ－Ｃ線における断面図である。 本開示の実施形態２に係る配線基板の一部を示す縦断面図である。 図３の配線基板における第１面の平面図である。 図３の配線基板のＢ－Ｂ線における断面図である。 図３の配線基板のＣ－Ｃ線における断面図である。 図３の配線基板のＤ－Ｄ線における断面図である。 変形例の配線基板を示す断面図である。 本開示の実施形態に係るプローブカードを示す平面図である。 本開示の実施形態に係るプローブカードを示す断面図である。
　以下、本開示の各実施形態について図面を参照して詳細に説明する。
　（実施形態１）
　図１は、本開示の実施形態１に係る配線基板１０の一部を示す縦断面図である。図２Ａは、配線基板１０の第１面Ｓ１の平面図である。図２Ｂは、配線基板１０のＢ－Ｂ線における断面図である。図２Ｃは、配線基板１０のＣ－Ｃ線における断面図である。
　実施形態１の配線基板１０は、第１面Ｓ１と第１面Ｓ１の反対側の第２面Ｓ２とを有する絶縁基板１１と、絶縁基板１１に位置する配線導体２０及び接続導体３０と、を備える。図では、配線導体２０と接続導体３０とに異なるハッチングを付しているが、配線導体２０と接続導体３０とは同一の素材を有し、一体化された構成であってもよい。配線基板１０は、さらに、内部に複数の配線層（第１配線層Ｊ１～第４配線層Ｊ４）を有する。第１面Ｓ１及び第２面Ｓ２に位置する配線導体の層も配線層と呼んでもよい。
　絶縁基板１１は、セラミック材料から構成される第１絶縁基板１１Ａと、樹脂材料から構成される第２絶縁基板１１Ｂとを有する。第１絶縁基板１１Ａと第２絶縁基板１１Ｂとは積層されている。なお、絶縁基板１１の材料は、上記の例に限られず、どのような材料であってもよい。また、絶縁基板１１は、異なる２つの材料から構成される２つの基板が積層された構成である必要はなく、単一の材料から構成された基板であってもよい。
　配線導体２０は、電気信号又は電圧を伝送する導体である。配線導体２０は、第１面Ｓ１に位置する複数の電極パッド２１、２１ｔと、第２面Ｓ２に位置する複数の電極２５と、第１配線層Ｊ１～第４配線層Ｊ４に位置する膜導体２２と、第１面Ｓ１、第１配線層Ｊ１～第４配線層Ｊ４及び第２面Ｓ２の層間に位置するビア導体２３とを有する。第１配線層Ｊ１～第３配線層Ｊ３は第２絶縁基板１１Ｂ内に位置する。第４配線層Ｊ４は第１絶縁基板１１Ａと第２絶縁基板１１Ｂとの間に位置する。第１配線層Ｊ１～第４配線層Ｊ４は、第１面Ｓ１に近い方からこの順に並ぶ。なお、配線層の総数は上記の例に限られない。また、第１絶縁基板１１Ａ内に１つ又は複数の配線層が位置してもよい。
　配線導体２０の膜導体２２には、接地電位、電源電位等の所定電位が供給されるベタ状導体２４が含まれる。ベタ状導体２４とは、配線基板１０のうち配線導体２０が配置される領域（配線導体２０が配置されない周辺部を除く領域）のうち、３０％以上の面積に広がる導体を意味する。ベタ状導体２４は、ビア導体２３を通過させる貫通孔、或る領域を避けるスリット又は切欠きを有していてもよい。ベタ状導体２４は、本開示に係る第１ベタ状導体の一例に相当する。
　電極パッド２１、２１ｔは、電解めっきが施されている。電解めっきは、例えば１μｍ～１０μｍ程度のニッケル膜と０．１μｍ～３μｍ程度の金膜とが順に積層された構成であってもよい。電解めっきにより、電極パッド２１、２１ｔの表面を保護し、かつ、ろう材、はんだ等の接合性を高めることができる。複数の電極パッド２１、２１ｔは、配線導体２０を介して反対側の複数の電極２５のいずれかと導通しているものと、配線導体２０を介していずれの電極２５とも導通していないものとが含まれていてもよい。反対側のいずれの電極２５と導通していない電極パッド２１ｔ、あるいは、電極２５との間の抵抗が高い電極パッド２１ｔは、そのままでは、電解めっきの際に、反対側の電極２５から十分な電流を受けられない。
　接続導体３０は、電極パッド２１、２１ｔの電解めっきの際に、配線導体２０のみから電流を受けられない又は十分な電流を受けられない電極パッド２１ｔに電流を供給した導体である。接続導体３０は、第１配線層Ｊ１に位置する膜導体３２と、第１配線層Ｊ１と第２配線層Ｊ２の間に介在するビア導体３３とを含む。以下、電解めっきの際に接続導体３０を介して電流が供給された電極パッド２１ｔを「対象電極パッド２１ｔ」とも記す。配線導体２０には、複数の対象電極パッド２１ｔが含まれていてもよい。
　配線基板１０は、さらに、一部が切り取られた溝Ｘを有する。溝Ｘは、レーザービームにより一部が切り取られた跡であるが、電子ビームなどの他のビームにより一部が切り取られた跡であってもよい。溝Ｘは絶縁物質により埋められていてもよい。
　＜対象電極パッド、接続導体、ベタ状導体及び溝の配置関係＞
　対象電極パッド２１ｔは、図２Ａに示すように、第１面Ｓ１に位置する。加えて、第１面Ｓ１には、電解めっきの際に接続導体３０を介さずに電流が供給される電極パッド２１が位置する。図２Ａ及び図２Ｂは、隣り合う２つの対象電極パッド２１ｔが配線層Ｊ１の配線導体２０を介して導通している例を示すが、複数の対象電極パッド２１ｔは、互いに非導通であってもよいし、図２Ａ及び図２Ｂとは異なる組合せで導通していてもよい。
　接続導体３０の膜導体３２は、図２Ｂに示すように、第１接続導体３０ａと、第２接続導体３０ｂと、第１接続導体３０ａと第２接続導体３０ｂとの間に位置する交差部３４とを含む。図２Ｂでは、１つの第１接続導体３０ａと１つの第２接続導体３０ｂにのみ符号を付しているが、複数の接続導体３０に同様に第１接続導体３０ａと第２接続導体３０ｂとが含まれる。膜導体３２は、配線導体２０の膜導体２２に接続されることで、対象電極パッド２１ｔに導通する。接続導体３０の各膜導体３２は、線状であってもよい。交差部３４は溝Ｘと交差する。そして、第１接続導体３０ａが配線導体２０を介して対象電極パッド２１ｔと導通し、第２接続導体３０ｂがビア導体３３を介してベタ状導体２４に接続される。交差部３４において線状の膜導体３２は切断されており、各膜導体３２において交差部３４を挟んだ一方と他方とは導通していない。
　ベタ状導体２４は、図２Ｃに示すように、第２配線層Ｊ２に位置し、平面透視で、接続導体３０の膜導体３２と重なる。「平面透視」とは、第１面Ｓ１に垂直な方向から内部を透視した平面に相当する。以降の「平面透視」についても同様である。ベタ状導体２４は、溝Ｘが交差したスリットを有していてもよい。図示を省略するが、ベタ状導体２４は、図１の断面位置と異なる箇所の電極２５に電気的に接続されている。
　溝Ｘは、第１面Ｓ１に開口部を有する。溝Ｘの底は、実施形態１の例では、第２配線層Ｊ２の下に位置する。平面透視で、１つの溝Ｘが接続導体３０の複数の膜導体３２と交差するように延在していてもよいし、１つの溝Ｘが接続導体３０の１つの膜導体３２のみと交差するように、複数の溝Ｘが位置していてもよい。
　溝Ｘは、底の位置について許容幅を有する。底の位置の許容幅は、第１配線層Ｊ１と第２配線層Ｊ２との間の深さから、第２配線層Ｊ２と第３配線層Ｊ３との間の深さまでである。
　＜製造方法＞
　続いて、配線基板１０の製造方法の一例について説明する。第１絶縁基板１１Ａと、当該基板に位置する配線導体２０とは、セラミック素材の焼成、並びに、メタライズ導体により形成できる。
　第２絶縁基板１１Ｂは、例えば、複数の樹脂層を積層することで形成される。樹脂層は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリフェニレンサルファイド樹脂、全芳香族ポリエステル樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリフェニレンエーテル樹脂、ポリキノリン樹脂、フッ素樹脂等の絶縁樹脂から成るものである。樹脂層は、さらに、成形性や熱膨張係数の調整のためにフィラーを含むものであってもよい。フィラーとしては、例えば、硫酸バリウム、チタン酸バリウム、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、窒化ケイ素、窒化アルミニウム、窒化ホウ素、アルミナ、酸化マグネシウム、水酸化マグネシウム、酸化チタン、マイカ、タルク、ノイブルグ珪土、有機ベントナイト、リン酸ジルコニウム等の無機フィラーが挙げられる。樹脂層は、上記のうち１種類のフィラーを単独で、又は２種類以上のフィラーを適宜組み合わせて含んでいてもよい。
　第２絶縁基板１１Ｂの１つの樹脂層は、樹脂フィルムを下の層に接着することで構成してもよいし、あるいは、液状の前駆体樹脂を下の層に塗布及び硬化させて構成してもよい。１つの樹脂層を形成したら、当該樹脂層上に、ビア導体２３及び膜導体２２に対応する開口を有するレジスト膜を形成し、その後、エッチング加工又はレーザー加工によって膜導体２２に対応する凹部及びビア導体２３に対応する貫通孔を形成する。次に、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法により、樹脂層の凹部及び貫通孔内に、例えばクロム（Ｃｒ）－銅（Ｃｕ）合金層、又は、チタン（Ｔｉ）－銅（Ｃｕ）合金層から成る下地導体層を形成する。その後、めっき等で銅、金等の金属で凹部及び貫通孔を埋め、その後、レジストを剥離することで、１つの樹脂層と当該樹脂層に位置する配線導体２０又は接続導体３０を形成できる。そして、このような樹脂層及び配線導体２０又は接続導体３０の形成を繰り返し、複数の樹脂層と複数の樹脂層に位置する配線導体２０又は接続導体３０を形成する。さらに、繰り返しの最後の樹脂層（最上の樹脂層）の上には、電極パッド２１に対応する開口を有するレジスト膜を形成し、当該開口に上記と同様の薄膜形成法により下地導体層を形成する。そして、電極パッド２１の下地導体層に、電解めっきによりニッケル膜及び金膜を形成する。
　電解めっきの際には、第１絶縁基板１１Ａの電極２５から配線導体２０及び接続導体３０を介して下地導体層に電流を流す。そして、電解めっきが完了し、レジストを剥離すると、第１絶縁基板１１Ａと第２絶縁基板１１Ｂとが積層された基板が形成される。この段階の基板においては、接続導体３０を介して対象電極パッド２１ｔと配線導体２０との不要な導通が混在している。不要とは、配線基板１０の使用時に不要であるという意味である。
　したがって、次に、上記の不要な導通を除去するために、絶縁基板１１の第１面Ｓ１側からレーザービームを照射して、接続導体３０を切断する加工、すなわちレーザートリミング加工を行う。当該レーザートリミング加工により、第１面Ｓ１に開口部を有する溝Ｘ、並びに、接続導体３０と溝Ｘとが交差した交差部３４が形成され、接続導体３０が交差部３４の部分で切断される。そして、不要な導通が全て除去されることで、配線基板１０が作製される。
　以上のように、実施形態１の配線基板１０によれば、対象電極パッド２１ｔと、第２配線層Ｊ２に位置するベタ状導体２４と、第１配線層Ｊ１で溝Ｘと交差する交差部３４を有する接続導体３０とを備える。さらに、接続導体３０は、第１接続導体３０ａと第２接続導体３０ｂとを含み、第１接続導体３０ａと第２接続導体３０ｂとの間に交差部３４が位置する。そして、第２接続導体３０ｂがべタ状導体２４に導通し、第１接続導体３０ａが対象電極パッド２１ｔに導通する。したがって、溝Ｘの形成前に、接続導体３０を介して電極パッド２１に電流を供給することにより電極パッド２１に十分な電解めっきを行うことができ、その後、ビーム等により絶縁基板１１に溝Ｘを形成することで、接続導体３０を切断して配線導体２０の所望の配線パターンが得られる。
　さらに、実施形態１の配線基板１０によれば、溝Ｘの開口部は第１面Ｓ１に位置し、接続導体３０と溝Ｘとの交差部３４は第１面Ｓ１の下の第１配線層Ｊ１に位置し、ベタ状導体２４は第１配線層Ｊ１の下の第２配線層Ｊ２に位置する。したがって、接続導体３０を切断する溝Ｘが第２配線層Ｊ２まで達した場合でも、ベタ状導体２４にスリットが形成されるだけなので、配線導体２０の電気特性に大きな影響が生じない。よって、接続導体３０を切断する溝Ｘの深さの許容値を大きく採ることができる。したがって、接続導体３０を切断する工程として、溝Ｘの深さについて比較的に大きな許容値を要する工程であっても、煩雑さが低減される工程を採用することができる。そして、当該工程が採用されることで、煩雑さが低減されかつ高い信頼性を持って接続導体３０が切断された配線基板１０を提供することができる。
　さらに、実施形態１の配線基板１０によれば、溝Ｘはレーザー等のビームにより切り取られた跡である。ビームを用いて接続導体３０を切断するトリミング加工は、少ない煩雑さで高速な処理が可能である。したがって、上記の溝Ｘを有する配線基板１０は、煩雑さが低減されかつ高い信頼性を持って接続導体３０が切断された配線導体２０を備えるものとなる。
　（実施形態２）
　図３は、本開示の実施形態２に係る配線基板の一部を示す縦断面図である。図４Ａは、図３の配線基板の第１面Ｓ１の平面図である。図４Ｂは図３の配線基板のＢ－Ｂ線における断面図である。図４Ｃは、図３の配線基板のＣ－Ｃ線における断面図である。図４Ｄは図３の配線基板のＤ－Ｄ線における断面図である。
　実施形態２の配線基板１０Ａは、配線導体２０及び接続導体３０のパターンが異なる他は、実施形態１の配線基板１０とほぼ同様である。実施形態２の配線基板１０Ａにおいては、図４Ａに示すように、複数の対象電極パッド２１ｔａ、２１ｔｂが第１面Ｓ１に位置する。複数の対象電極パッド２１ｔａ、２１ｔｂは、配置領域ごとに、図４Ａの紙面上左側に位置する第１群の対象電極パッド２１ｔａと、紙面上右側に位置する第２群の対象電極パッド２１ｔｂとに区分されてもよい。
　接続導体３０は、図４Ｂに示すように、第１配線層Ｊ１に位置する帯状の共通導体３２Ａと、第１配線層Ｊ１に位置する複数の線状導体３２Ｂとを含む。帯状とは、線状導体３２Ｂと比較して平面における短手方向の寸法が大きい形状を意味する。共通導体３２Ａは、複数のビア導体３３を介して第１ベタ状導体２４Ａに接続されている（図３を参照）。共通導体３２Ａは、平面透視で第１群の対象電極パッド２１ｔと第２群の対象電極パッド２１ｔとの間に配置される。共通導体３２Ａは、第１群の対象電極パッド２１ｔａが連なる方向、あるいは、第２群の対象電極パッド２１ｔｂが連なる方向に沿って、長手方向が延在するように配置されてもよい。
　溝Ｘは、平面透視で、共通導体３２Ａと第１群の対象電極パッド２１ｔａとの間と、共通導体３２Ａと第２群の対象電極パッド２１ｔｂとの間とに位置する。溝Ｘは、長手方向が共通導体３２Ａの長手方向に沿って延在するように配置されてもよい。
　複数の線状導体３２Ｂの各々は、第１線状導体３２Ｂａと、第２線状導体３２Ｂｂと、溝Ｘと交差する交差部３４とを含む。図４Ｂでは、２つの第１線状導体３２Ｂａと２つの第２線状導体３２Ｂｂにのみ符号を付しているが、複数の線状導体３２Ｂに同様に第１線状導体３２Ｂａと第２線状導体３２Ｂｂとが含まれる。交差部３４は第１線状導体３２Ｂａと第２線状導体３２Ｂｂとの間に位置する。そして、第２線状導体３２Ｂｂが共通導体３２Ａに接続され、第１線状導体３２Ｂａが配線導体２０（膜導体２２及びビア導体２３）を介して対象電極パッド２１ｔａ、２１ｔｂに導通する。１つの第１線状導体３２Ｂａが複数の対象電極パッド２１ｔｂに導通されてもよいし、複数の第１線状導体３２Ｂａが１つの対象電極パッド２１ｔａに導通されてもよい。
　配線導体２０は、図４Ｃに示すように、第２配線層Ｊ２に位置する第１ベタ状導体２４Ａを備える。第１ベタ状導体２４Ａは、平面透視において、溝Ｘ（あるいは、線状導体３２Ｂの交差部３４）と重なる開口Ｍ１を有する。さらに、配線導体２０は、図４Ｄに示すように、第３配線層Ｊ３に、平面透視において、溝Ｘと重なる部分に位置する第２ベタ状導体２４Ｂを備えてもよい。
　実施形態２の配線基板１０Ａは、配線導体２０及び接続導体３０のパターンを異ならせて、実施形態１と同様の方法により製造することができる。
　実施形態２の配線基板１０Ａによれば、接続導体３０に共通導体３２Ａが含まれるので、接続導体３０の総合的な抵抗が小さくなり、溝Ｘが形成される前の電解めっきの際に、接続導体３０を介して対象電極パッド２１ｔａ、２１ｔｂに安定した電流を供給できる。したがって、対象電極パッド２１ｔａ、２１ｔｂに所定厚のめっき皮膜を容易に形成でき、他の電極パッド２１との厚みバラツキも低減できる。
　さらに、実施形態２の配線基板１０Ａによれば、対象電極パッド２１ｔａに接続される線状導体３２Ｂが長くなり、接続導体３０の抵抗が大きくなるような場合には、１つの対象電極パッド２１ｔａに複数の線状導体３２Ｂ（複数の第１線状導体３２Ｂａ）が接続される。当該接続により、対象電極パッド２１ｔａに接続導体３０を介して安定した電流を供給でき、対象電極パッド２１ｔａに所定厚のめっき皮膜を容易に形成でき、他の電極パッド２１及び他の電極パッド２１ｔｂとの厚みバラツキを低減できる。
　さらに、実施形態２の配線基板１０Ａによれば、第１ベタ状導体２４Ａが平面透視で接続導体３０の交差部３４と重なる開口Ｍ１を有する。したがって、接続導体３０を切断するトリミング加工の際に、切断エネルギー（レーザートリミング加工であればレーザーエネルギー）が、第１ベタ状導体２４Ａに吸収し難くすることができる。よって、エネルギー不足で接続導体３０の切断不良が生じてしまうことを低減できる。
　さらに、実施形態２の配線基板１０Ａによれば、平面透視で第１ベタ状導体２４Ａの開口Ｍ１と重なる第２ベタ状導体２４Ｂが第３配線層Ｊ３に位置する。したがって、接続導体３０を切断するトリミング加工において、溝Ｘの深さが、第３配線層Ｊ３まで達しても、配線導体２０の電気特性に大きな影響が生じない。よつて、接続導体３０を切断する溝Ｘの深さの許容値をより大きく採ることができる。また、第２配線層Ｊ２の第１ベタ状導体２４Ａが開口Ｍ１を有することで溝Ｘの深さの制御が難しくなった場合でも、溝Ｘの深さの許容値をより大きくできることで、溝Ｘの深さを許容範囲に収めて高い信頼性を持って接続導体３０を切断することができる。
　（変形例）
　図５は、変形例の配線基板を示す断面図である。図５は、図３のＣ－Ｃ線における断面図を示す。変形例の配線基板１０Ｂは、第２配線層Ｊ２の配線導体２０以外は実施形態２と同様である。
　変形例の配線基板１０Ｂは、第２配線層Ｊ２の第１ベタ状導体２４Ａに、平面透視で、溝Ｘ（あるいは、線状導体３２Ｂの交差部３４）と重なる開口Ｍ１を有する。さらに、第２配線層Ｊ２の配線導体２０は、開口Ｍ１内に位置し、溝Ｘ（あるいは、線状導体３２Ｂの交差部３４）と重なる導体片Ｎ１を有する。導体片Ｎ１は、第１ベタ状導体２４Ａと非導通の浮き導体であってもよいし、第１ベタ状導体２４Ａと一部が接続された導体であってもよい。
　変形例の配線基板１０Ｂによれば、第１ベタ状導体２４Ａの開口Ｍ１により、接続導体３０を切断するトリミング加工の際に、切断エネルギー（レーザートリミング加工であればレーザーエネルギー）が、第１ベタ状導体２４Ａに吸収し難くすることができる。よって、エネルギー不足で接続導体３０の切断不良が生じてしまうことを低減できる。さらに、変形例の配線基板１０Ｂによれば、開口Ｍ１内に、溝Ｘと重なる導体片Ｎ１を有する。導体片Ｎ１は、第１ベタ状導体２４Ａと接続されていない、あるいは一部しか接続されていないため、接続導体３０を切断するトリミング加工の際に、切断エネルギー（レーザートリミング加工であればレーザーエネルギー）が、熱伝導等により導体片Ｎ１から第１ベタ状導体２４Ａへ逃げて吸収し難くすることができる。さらに、仮に、トリミング加工の際に、切断エネルギーが第２配線層Ｊ２に達した場合でも、切断エネルギーが導体片Ｎ１の切断に使用されることで、切断エネルギーがさらに下の第３配線層Ｊ３へ到達し難くすることができる。したがって、トリミング加工によって配線導体２０の電気特性に影響が生じ難くすることができつつ、高い信頼性を持って接続導体３０が切断された配線基板１０Ｂを提供することができる。変形例においては、第１ベタ状導体２４Ａの下の配線層（第３配線層Ｊ３）に、平面透視で、第１ベタ状導体２４Ａの開口Ｍ１と重なる線状の膜導体２２が配置されても、当該膜導体２２が溝Ｘにより切断されてしまう恐れは低減される。
　（プローブカード）
　図６Ａは、本開示の実施形態に係るプローブカードを示す平面図である。図６Ｂは、本開示の実施形態に係るプローブカードを示す縦断面図である。本実施形態のプローブカード１００は、複数の半導体素子が形成された半導体ウエハＳＷの試験装置に組み込まれる構成部品である。本実施形態のプローブカード１００は、配線基板１０と、配線基板１０の複数の電極パッド２１、２１ｔに接続された複数のプローブピン４０とを備える。
　プローブピン４０は、ニッケル、タングステン等の金属から構成され、はんだ等の導電性の接合材を介して電極パッド２１、２１ｔに接合される。プローブカード１００は、試験用の信号又は電圧を入出力する信号処理回路と、試験対象の半導体ウエハＳＷとの間に介在し、複数のプローブピン４０が半導体素子の電極に接触する。
　プローブカード１００の配線基板１０としては、実施形態１の構成が適用される他、実施形態２の配線基板１０Ａ、又は、変形例の配線基板１０Ｂが適用されてもよい。配線基板１０の第１絶縁基板１１Ａは、図６Ｂに示すように、複数の絶縁層が積層されて構成され、内部にビア導体２３に加え配線層となる膜導体２２が含まれていてもよい。さらに、第１絶縁基板１１Ａには、ヒータ線５０が含まれていてもよい。
　本実施形態のプローブカードによれば、配線基板１０の電極パッド２１、２１ｔが安定した厚みの皮膜を有する。したがって、プローブピン４０を安定的に接合することができ、プローブピン４０の接合部に対する信頼性を向上できる。
　以上、本開示の各実施形態について説明した。しかし、本開示の配線基板及びプローブカードは上記実施形態に限られるものでない。例えば、上記実施形態では、配線基板の用途としてプローブカードの配線基板を示したが、電子素子、電気素子又は様々な電気回路が搭載される配線基板に、本開示の配線基板が適用されてもよい。また、上記実施形態では、電極パッドが位置する面に溝の開口部が位置する例を示したが、電極パッドは異なる面に位置してもよい。また、上記実施形態では、接続導体と溝とが交差する交差部が位置する第１配線層が、溝の開口部が位置する第１面の下に位置する例を示したが、交差部が位置する第１配線層は、溝の開口部が位置する第１面に位置していてもよい。その他、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
　本開示は、配線基板及びプローブカードに利用できる。
　１０、１０Ａ、１０Ｂ　配線基板
　１１　絶縁基板
　Ｓ１　第１面
　Ｓ２　第２面
　２０　配線導体
　２１、２１ｔ、２１ｔａ、２１ｔｂ　電極パッド
　２２　膜導体
　２３　ビア導体
　２４　ベタ状導体
　２４Ａ　第１ベタ状導体
　Ｍ１　開口
　Ｎ１　導体片
　２４Ｂ　第２ベタ状導体
　２５　電極
　３０　接続導体
　３０ａ　第１接続導体
　３０ｂ　第２接続導体
　３２　膜導体
　３２Ａ　共通導体
　３２Ｂ　線状導体
　３２Ｂａ　第１線状導体
　３２Ｂｂ　第２線状導体
　３３　ビア導体
　３４　交差部
　Ｘ　溝
　Ｊ１　第１配線層
　Ｊ２　第２配線層
　Ｊ３　第３配線層
　Ｊ４　第４配線層
　１００　プローブカード

Claims (8)

  1. 　第１面を有する絶縁基板と、
    　前記絶縁基板に位置する配線導体及び接続導体と、
    　前記配線導体の一部が含まれる第１配線層及び第２配線層と、
    　前記第１面に開口部を有する溝と、
    　を備え、
    　前記配線導体は、
    　電極パッドと、
    　前記第２配線層に含まれる第１ベタ状導体と、
    　を有し、
    　前記接続導体は、第１接続導体と、第２接続導体と、前記第１配線層で前記溝と交差した交差部とを含み、
    　前記交差部は前記第１接続導体と前記第２接続導体との間に位置し、
    　前記第１接続導体が前記電極パッドに導通され、前記第２接続導体が前記第１ベタ状導体に導通され、
    　前記第１配線層は、前記第１面又は前記第１面の下に位置し、前記第２配線層は前記第１配線層の下に位置する、
    　配線基板。
  2. 　前記溝はビームにより切り取られた跡である、
    　請求項１記載の配線基板。
  3. 　複数の前記電極パッドを有し、
    　前記接続導体は、前記第１配線層に位置する複数の線状導体と、前記第１配線層に位置する帯状の共通導体とを含み、
    　前記複数の線状導体の各々が、第１線状導体と、第２線状導体と、前記第１線状導体と前記第２線状導体との間に位置する前記交差部とを含み、
    　前記各々の線状導体の前記第１線状導体が前記複数の電極パッドのいずれかに導通され、前記各々の線状導体の前記第２線状導体が前記共通導体に接続されている、
    　請求項１又は請求項２記載の配線基板。
  4. 　前記接続導体は、１つの前記電極パッドに導通された複数の線状導体を含む、
    　請求項１から請求項３のいずれか一項に記載の配線基板。
  5. 　前記第１ベタ状導体は、平面透視で前記交差部と重なる開口を有する、
    　請求項１から請求項４のいずれか一項に記載の配線基板。
  6. 　前記第２配線層の下に位置する第３配線層と、
    　前記第３配線層に位置し、平面透視で前記開口と重なる第２ベタ状導体と、
    　を有する、
    　請求項５記載の配線基板。
  7. 　前記配線導体は、
    　前記開口内に位置し平面透視で前記交差部と重なる導体片を含む、
    　請求項５記載の配線基板。
  8. 　請求項１から請求項７のいずれか一項に記載の配線基板と、
    　前記配線基板に接続された複数のプローブピンと、
    　を備えるプローブカード。
PCT/JP2021/043263 2020-11-27 2021-11-25 配線基板及びプローブカード WO2022114078A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/038,639 US20240027493A1 (en) 2020-11-27 2021-11-25 Wiring board and probe card
KR1020237017636A KR20230096042A (ko) 2020-11-27 2021-11-25 배선 기판 및 프로브 카드
JP2022565418A JPWO2022114078A1 (ja) 2020-11-27 2021-11-25

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020196678 2020-11-27
JP2020-196678 2020-11-27

Publications (1)

Publication Number Publication Date
WO2022114078A1 true WO2022114078A1 (ja) 2022-06-02

Family

ID=81754317

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/043263 WO2022114078A1 (ja) 2020-11-27 2021-11-25 配線基板及びプローブカード

Country Status (4)

Country Link
US (1) US20240027493A1 (ja)
JP (1) JPWO2022114078A1 (ja)
KR (1) KR20230096042A (ja)
WO (1) WO2022114078A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6296885U (ja) * 1985-12-09 1987-06-20
JPS63224392A (ja) * 1987-03-13 1988-09-19 日本メクトロン株式会社 多層プリント配線板およびその加工法
JPH06196588A (ja) * 1992-10-26 1994-07-15 Sumitomo Kinzoku Ceramics:Kk 半導体素子収納用セラミックパッケージとその製造方法
JPH11163500A (ja) * 1997-11-25 1999-06-18 Sumitomo Metal Smi Electron Devices Inc セラミック配線基板の洗浄方法
JP2010171351A (ja) * 2008-12-25 2010-08-05 Kyocera Corp 配線基板及び配線基板の製造方法並びにプローブカード
JP2010232579A (ja) * 2009-03-30 2010-10-14 Oki Networks Co Ltd プリント配線板の製造方法
JP2012243836A (ja) * 2011-05-17 2012-12-10 Hitachi Cable Ltd フレキシブル配線基板およびその製造方法
CN104427789A (zh) * 2013-08-22 2015-03-18 富葵精密组件(深圳)有限公司 多层电路板及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6296885U (ja) * 1985-12-09 1987-06-20
JPS63224392A (ja) * 1987-03-13 1988-09-19 日本メクトロン株式会社 多層プリント配線板およびその加工法
JPH06196588A (ja) * 1992-10-26 1994-07-15 Sumitomo Kinzoku Ceramics:Kk 半導体素子収納用セラミックパッケージとその製造方法
JPH11163500A (ja) * 1997-11-25 1999-06-18 Sumitomo Metal Smi Electron Devices Inc セラミック配線基板の洗浄方法
JP2010171351A (ja) * 2008-12-25 2010-08-05 Kyocera Corp 配線基板及び配線基板の製造方法並びにプローブカード
JP2010232579A (ja) * 2009-03-30 2010-10-14 Oki Networks Co Ltd プリント配線板の製造方法
JP2012243836A (ja) * 2011-05-17 2012-12-10 Hitachi Cable Ltd フレキシブル配線基板およびその製造方法
CN104427789A (zh) * 2013-08-22 2015-03-18 富葵精密组件(深圳)有限公司 多层电路板及其制作方法

Also Published As

Publication number Publication date
JPWO2022114078A1 (ja) 2022-06-02
KR20230096042A (ko) 2023-06-29
US20240027493A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
JP5010737B2 (ja) プリント配線板
KR100502498B1 (ko) 다층 회로 기판 및 그 제조 방법
US20090314522A1 (en) Printed Circuit Board With Additional Functional Elements, Method of Production and Use
US9839132B2 (en) Component-embedded substrate
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW201004504A (en) Manufacturing method of printed circuit board having electro component
KR20060128663A (ko) 도체 패턴 및 수지 필름을 갖는 다층 기판 및 그 제조 방법
JP2001053188A (ja) 多層配線基板の製造方法
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
WO2022114078A1 (ja) 配線基板及びプローブカード
JP3907845B2 (ja) 半導体装置
JP2012198190A (ja) 電子部品検査装置用配線基板およびその製造方法
JP2017005168A (ja) プリント配線板およびその製造方法
TW201507555A (zh) 具有複合芯層及雙增層電路之線路板
JP5363377B2 (ja) 配線基板及びその製造方法
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
JP2000101237A (ja) ビルドアップ基板
JP3925100B2 (ja) 多層プリント基板
WO2022224841A1 (ja) 配線基板
JP6804115B1 (ja) プリント基板
KR102671978B1 (ko) 인쇄회로기판
US20230058480A1 (en) Semiconductor device and manufacturing method thereof
EP4095898A1 (en) Thermally improved pcb for semiconductor power die connected by via technique and assembly using such pcb
JP2006261382A (ja) 多層配線板及びその製造方法
JP2022029980A (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21898050

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20237017636

Country of ref document: KR

Kind code of ref document: A

Ref document number: 2022565418

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18038639

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21898050

Country of ref document: EP

Kind code of ref document: A1