WO2022107424A1 - チャージポンプ回路 - Google Patents

チャージポンプ回路 Download PDF

Info

Publication number
WO2022107424A1
WO2022107424A1 PCT/JP2021/032818 JP2021032818W WO2022107424A1 WO 2022107424 A1 WO2022107424 A1 WO 2022107424A1 JP 2021032818 W JP2021032818 W JP 2021032818W WO 2022107424 A1 WO2022107424 A1 WO 2022107424A1
Authority
WO
WIPO (PCT)
Prior art keywords
switch
inductor
series
connection node
charge pump
Prior art date
Application number
PCT/JP2021/032818
Other languages
English (en)
French (fr)
Inventor
英人 諸見里
高見 武藤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2022107424A1 publication Critical patent/WO2022107424A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a charge pump circuit including a plurality of LC series resonant circuits.
  • Patent Document 1 discloses a switch tank converter circuit including two LC tanks (LC series resonant circuits). According to the switch tank converter circuit, switching loss can be reduced by performing ZCS (Zero Current Switching) control for each switch so that the switch through which the resonance current flows in the positive direction conducts.
  • ZCS Zero Current Switching
  • an off signal is synchronously input to each control terminal of the plurality of switches (for example, the gate of a FET (Field Effect Transistor)).
  • each control terminal of the plurality of switches for example, the gate of a FET (Field Effect Transistor)
  • the off time of each switch varies in manufacturing, even if the drive circuit of each switch outputs an off signal to the control terminal at the same timing, some switches will not conduct to the zero cross of the resonance current.
  • the timing may be different from the timing at which the other switches become non-conducting. As a result, switching loss occurs due to the switch being switched to non-conducting while the resonance current is flowing, and the power conversion efficiency of the charge pump circuit is lowered.
  • the present invention has been made to solve the above problems, and an object thereof is to improve the power conversion efficiency of the charge pump circuit.
  • the charge pump circuit includes an input terminal, an output terminal, a ground terminal, an output capacitor, a first switch, a second switch, a third switch, a fourth switch, and a fifth.
  • the output capacitor is connected between the output terminal and the ground terminal.
  • the first switch is connected to the ground terminal.
  • the second switch is connected in series with the first switch between the output terminal and the ground terminal.
  • the third switch is connected to the ground terminal.
  • the fourth switch is connected in series with the third switch between the output terminal and the ground terminal.
  • the fifth switch is connected to the ground terminal.
  • the sixth switch is connected in series with the fifth switch between the output terminal and the ground terminal.
  • the seventh switch is connected to the input terminal.
  • the eighth switch, the ninth switch, and the tenth switch are connected in series between the seventh switch and the output terminal.
  • the first LC series resonant circuit and the first inductor are connected in series between the first connection node between the seventh and eighth switches and the second connection node between the fifth and sixth switches. ..
  • the second LC series resonant circuit is connected between the third connection node between the ninth and tenth switches and the fourth connection node between the first and second switches.
  • the capacitor and the second inductor are connected in series between the fifth connection node between the eighth and ninth switches and the sixth connection node between the third and fourth switches.
  • the first and second switches connected in series, the third and fourth switches connected in series, and the fifth and sixth switches connected in series are located between the output terminal and the ground terminal. They are connected in parallel with each other.
  • the first inductor and the second inductor form the first transformer. The direction of the magnetic flux generated from the first inductor is opposite to the direction of the magnetic flux generated from the second inductor.
  • the charge pump circuit includes an input terminal, an output terminal, a ground terminal, an output capacitor, a first switch, a second switch, a third switch, a fourth switch, and a first switch.
  • a second inductor is provided.
  • the output capacitor is connected between the output terminal and the ground terminal.
  • the first switch is connected to the ground terminal.
  • the second switch is connected in series with the first switch between the output terminal and the ground terminal.
  • the third switch is connected to the ground terminal.
  • the fourth switch is connected in series with the third switch between the output terminal and the ground terminal.
  • the fifth switch is connected to the ground terminal.
  • the sixth switch is connected in series with the fifth switch between the output terminal and the ground terminal.
  • the seventh switch is connected to the input terminal.
  • the eighth switch, the ninth switch, and the tenth switch are connected in series between the seventh switch and the output terminal.
  • the first LC series resonant circuit is connected between the first connection node between the seventh and eighth switches and the second connection node between the fifth and sixth switches.
  • the second LC series resonant circuit and the first inductor are connected in series between the third connection node between the ninth and tenth switches and the fourth connection node between the first and second switches. ..
  • the capacitor and the second inductor are connected in series between the fifth connection node between the eighth and ninth switches and the sixth connection node between the third and fourth switches.
  • the first and second switches connected in series, the third and fourth switches connected in series, and the fifth and sixth switches connected in series are located between the output terminal and the ground terminal. They are connected in parallel with each other.
  • the first inductor and the second inductor form a transformer. The direction of the magnetic flux generated from the first inductor is opposite to the direction of the magnetic flux generated from the second inductor.
  • the charge pump circuit includes an input terminal, an output terminal, a ground terminal, an output capacitor, a first switch, a second switch, a third switch, a fourth switch, and a first switch.
  • the output capacitor is connected between the output terminal and the ground terminal.
  • the first switch is connected to the ground terminal.
  • the second switch is connected in series with the first switch between the output terminal and the ground terminal.
  • the third switch is connected to the ground terminal.
  • the fourth switch is connected in series with the third switch between the output terminal and the ground terminal.
  • the fifth switch is connected to the ground terminal.
  • the sixth switch is connected in series with the fifth switch between the output terminal and the ground terminal.
  • the seventh switch is connected to the input terminal.
  • the eighth switch, the ninth switch, and the tenth switch are connected in series between the seventh switch and the output terminal.
  • the first LC series resonant circuit and the first inductor are connected in series between the first connection node between the seventh and eighth switches and the second connection node between the fifth and sixth switches. ..
  • the second LC series resonant circuit and the second inductor are connected in series between the third connection node between the ninth and tenth switches and the fourth connection node between the first and second switches. ..
  • the capacitor is connected between the fifth connection node between the eighth and ninth switches and the sixth connection node between the third and fourth switches.
  • the first and second switches connected in series, the third and fourth switches connected in series, and the fifth and sixth switches connected in series are located between the output terminal and the ground terminal. They are connected in parallel with each other.
  • the first inductor and the second inductor form a transformer. The direction of the magnetic flux generated from the first inductor is opposite to the direction of the magnetic flux generated from the second inductor.
  • the power conversion efficiency of the charge pump circuit can be improved because the direction of the magnetic flux generated from the first inductor is opposite to the direction of the magnetic flux generated from the second inductor. ..
  • FIG. It is a circuit diagram of the charge pump circuit which concerns on Embodiment 1.
  • FIG. It is an equivalent circuit diagram of the charge pump circuit of FIG. It is a figure which also shows the connection state of a switch in the time interval (the first half cycle) of half of a switching cycle, and the resonance current which circulates in a charge pump circuit. It is a time chart of the gate voltage and the resonance current of the transistor included in each of the switches which are in the conduction state in the first half cycle. It is a figure which also shows the connection state of a switch in the time interval (the second half cycle) of the other half of a switching cycle, and the resonance current which circulates in a charge pump circuit.
  • FIG. 1 It is a circuit diagram of the charge pump circuit which concerns on Embodiment 2.
  • FIG. 2 It is a circuit diagram of the charge pump circuit which concerns on the modification 1 of Embodiment 2.
  • FIG. 2 It is a circuit diagram of the charge pump circuit which concerns on the modification 2 of Embodiment 2.
  • FIG. 3 It is a circuit diagram of the charge pump circuit which concerns on Embodiment 3.
  • FIG. 1 is a circuit diagram of the charge pump circuit 100 according to the first embodiment.
  • FIG. 2 is an equivalent circuit diagram of the charge pump circuit 100 of FIG. In FIG. 2, the switch of FIG. 1 is indicated by a simple switch symbol.
  • the charge pump circuit 100 is a Dixon type charge pump circuit.
  • the charge pump circuit 100 includes an input terminal Pin, an output terminal Pout, a ground terminal Pg, an input capacitor C11, and an output capacitor C12.
  • the charge pump circuit 100 includes a switch Sw1 (first switch), a switch Sw2 (second switch), a switch Sw3 (third switch), a switch Sw4 (fourth switch), and a switch Sw5 (fifth switch).
  • Switch Sw6 (6th switch), switch Sw7 (7th switch), switch Sw8 (8th switch), switch Sw9 (9th switch), and switch Sw10 (10th switch).
  • the charge pump circuit 100 includes an LC series resonance circuit LC1 (first resonance circuit), an LC series resonance circuit LC2 (second resonance circuit), an inductor L12 (first inductor), and an inductor L22 (third inductor).
  • the inductor L31 (second inductor), the inductor L32 (fourth inductor), and the capacitor C3 are further provided.
  • the input capacitor C11 is connected between the input terminal Pin and the ground terminal Pg.
  • the output capacitor C12 is connected between the output terminal Pout and the ground terminal Pg.
  • the power supply Ps is connected between the input terminal Pin and the ground terminal Pg.
  • a load Ld is connected between the output terminal Pout and the ground terminal Pg.
  • the ground terminal Pg is connected to the ground point.
  • Switch Sw1 is connected to the ground terminal Pg.
  • the switch Sw2 is connected in series with the switch Sw1 between the output terminal Pout and the ground terminal Pg.
  • the switch Sw3 is connected to the ground terminal Pg.
  • the switch Sw4 is connected in series with the switch Sw3 between the output terminal Pout and the ground terminal Pg.
  • the switch Sw5 is connected to the ground terminal Pg.
  • the switch Sw6 is connected in series with the switch Sw5 between the output terminal Pout and the ground terminal Pg.
  • the switches Sw1 and Sw2 connected in series, the switches Sw3 and Sw4 connected in series, and the switches Sw5 and Sw6 connected in series are connected in parallel between the output terminal Pout and the ground terminal Pg. ..
  • the switches Sw7 to Sw10 are connected in series between the input terminal Pin and the output terminal Pout in this order.
  • the LC series resonant circuit LC1 and the inductor L12 are connected between the connection node N1 (first connection node) between the switches Sw7 and Sw8 and the connection node N2 (second connection node) between the switches Sw5 and Sw6. They are connected in series in order.
  • the LC series resonant circuit LC2 and the inductor L22 are connected between the connection node N3 (third connection node) between the switches Sw9 and Sw10 and the connection node N4 (fourth connection node) between the switches Sw1 and Sw2. They are connected in series in order.
  • the capacitors C3 and the inductor L31 are connected in series in this order between the connection node N5 (fifth connection node) between the switches Sw8 and Sw9 and the connection node N6 (sixth connection node) between the switches Sw3 and Sw4. It is connected.
  • the LC series resonant circuit LC1 includes a capacitor C1 and an inductor L11.
  • the LC series resonant circuit LC2 includes a capacitor C2 and an inductor L21.
  • the resonance frequency of the LC series resonant circuit LC1 is substantially the same as the resonant frequency of the LC series resonant circuit LC2.
  • Each of the inductors L11 and L12 is not limited to an actual element, and may be, for example, a leakage inductor of a transformer.
  • the inductors L12 and L31 form a transformer Tr1 (first transformer).
  • the inductors L22 and L32 form a transformer Tr2 (second transformer).
  • the control circuit 10 outputs a control signal having a specific switching cycle (for example, a PWM (Pulse Width Modulation) signal) to each of the switches Sw1 to Sw10.
  • a specific switching cycle for example, a PWM (Pulse Width Modulation) signal
  • Each of the switches Sw1 to Sw10 is switched between a conductive state and a non-conducting state in the switching cycle based on the control signal input to the switch.
  • the switch Sw1 includes a drive circuit Dr1 and a transistor Q1 which is an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • the switch Sw2 includes a drive circuit Dr2 and a transistor Q2 which is an N-channel MOSFET.
  • the source of the transistor Q1 is connected to the ground terminal Pg.
  • the drain of the transistor Q1 is connected to the source of the switch Sw2.
  • the drain of the switch Sw2 is connected to the output terminal Pout.
  • the gate of the switch Sw1 is connected to the drive circuit Dr1.
  • the drive circuit Dr1 outputs a drive voltage to the gate of the transistor Q1 in response to the control signal from the control circuit 10.
  • the gate of the switch Sw2 is connected to the drive circuit Dr2.
  • the drive circuit Dr2 outputs a drive voltage to the gate of the transistor Q2 in response to the control signal from the control circuit 10.
  • the switch Sw3 includes a drive circuit Dr3 and a transistor Q3 which is an N-channel MOSFET.
  • the switch Sw4 includes a drive circuit Dr4 and a transistor Q4 which is an N-channel MOSFET.
  • the source of the transistor Q3 is connected to the ground terminal Pg.
  • the drain of the transistor Q3 is connected to the source of the switch Sw4.
  • the drain of the switch Sw4 is connected to the output terminal Pout.
  • the gate of the switch Sw3 is connected to the drive circuit Dr3.
  • the drive circuit Dr3 outputs a drive voltage to the gate of the transistor Q3 in response to the control signal from the control circuit 10.
  • the gate of the switch Sw4 is connected to the drive circuit Dr4.
  • the drive circuit Dr4 outputs a drive voltage to the gate of the transistor Q4 in response to the control signal from the control circuit 10.
  • the drive circuits Dr3 and Dr4 include ZCS circuits Zc3 and Zc4 that perform ZCS control, respectively. That is, each of the switches Sw3 and Sw4 is switched to non-conducting at the timing when the current flowing through the switch becomes 0 in the conduction state.
  • the drive circuits Dr1, Dr2, Dr5, and Dr6 do not have to include the ZCS circuit.
  • the switch Sw5 includes a drive circuit Dr5 and a transistor Q5 which is an N-channel MOSFET.
  • the switch Sw6 includes a drive circuit Dr6 and a transistor Q6 which is an N-channel MOSFET.
  • the source of the transistor Q5 is connected to the ground terminal Pg.
  • the drain of the transistor Q5 is connected to the source of the switch Sw6.
  • the drain of the switch Sw6 is connected to the output terminal Pout.
  • the gate of the switch Sw5 is connected to the drive circuit Dr5.
  • the drive circuit Dr5 outputs a drive voltage to the gate of the transistor Q5 in response to the control signal from the control circuit 10.
  • the gate of the switch Sw6 is connected to the drive circuit Dr6.
  • the drive circuit Dr6 outputs a drive voltage to the gate of the transistor Q6 in response to the control signal from the control circuit 10.
  • the switch Sw7 includes a drive circuit Dr7 and a transistor Q7 which is an N-channel MOSFET.
  • the switch Sw8 includes a drive circuit Dr8 and a transistor Q8 which is an N-channel MOSFET.
  • the switch Sw9 includes a drive circuit Dr9 and a transistor Q9 which is an N-channel MOSFET.
  • the switch Sw10 includes a drive circuit Dr10 and a transistor Q10 which is an N-channel MOSFET.
  • the drain of the transistor Q7 is connected to the input terminal Pin.
  • the source of the transistor Q7 is connected to the drain of the switch Sw8.
  • the source of the switch Sw8 is connected to the drain of the switch Sw9.
  • the source of switch Sw9 is connected to the drain of switch Sw10.
  • the source of the switch Sw10 is connected to the output terminal Pout.
  • the gate of the switch Sw7 is connected to the drive circuit Dr7.
  • the drive circuit Dr7 outputs a drive voltage to the gate of the transistor Q7 in response to a control signal from the control circuit 10.
  • the gate of the switch Sw8 is connected to the drive circuit Dr8.
  • the drive circuit Dr8 outputs a drive voltage to the gate of the transistor Q8 in response to the control signal from the control circuit 10.
  • the gate of the switch Sw9 is connected to the drive circuit Dr9.
  • the drive circuit Dr9 outputs a drive voltage to the gate of the transistor Q9 in response to a control signal from the control circuit 10.
  • the gate of the switch Sw10 is connected to the drive circuit Dr10.
  • the drive circuit Dr10 outputs a drive voltage to the gate of the transistor Q10 in response to a control signal from the control circuit 10.
  • the transistor included in each of the switches Sw1 to Sw10 is not limited to the N-channel MOSFET.
  • the transistor may be, for example, a P-channel MOSFET, a bipolar transistor, or an IGBT (Insulated Gate Bipolar Transistor).
  • FIG. 3 is a diagram showing the connection state of the switches Sw1 to Sw10 at half the time interval of the switching cycle (first half cycle) and the resonance currents Ia1 and Ia2 circulating in the charge pump circuit 100.
  • the resonant current Ia1 circulates in the order of the LC series resonant circuit LC1, the switch Sw8, the capacitor C3, the inductor L31, the inductor L32, the switch Sw4, the output capacitor C12, the switch Sw5, and the inductor L12.
  • the resonance current Ia2 circulates in the order of the LC series resonance circuit LC2, the switch Sw10, the output capacitor C12, the switch Sw1, and the inductor L22. A part of each of the resonance currents Ia1 and Ia2 flows through the load Ld from the output terminal Pout toward the ground terminal Pg.
  • FIG. 4 is a time chart of the gate voltage of the transistor included in each of the switches Sw1, Sw4, Sw5, Sw8, and Sw10 which are in the conductive state in the first half cycle, and the resonance currents Ia1 and Ia2.
  • the directions of the resonance currents Ia1 and Ia2 flowing from the source to the drain are positive, and the directions of the resonance currents Ia1 and Ia2 flowing from the drain to the source are negative.
  • the timing at which the resonance current Ia1 becomes 0 (zero cross) is substantially the same as the zero cross timing of the resonance current Ia2.
  • FIG. 5 is a diagram showing the connection state of the switches Sw1 to Sw10 at the time interval (second half cycle) of the other half of the switching cycle, and the resonance currents Ib1 and Ib2 circulating in the charge pump circuit 100.
  • the resonant current Ib1 circulates in the order of the LC series resonant circuit LC2, the inductor L22, the switch Sw2, the output capacitor C12, the switch Sw3, the inductor L32, the inductor L32, the capacitor C3, and the switch Sw9.
  • the resonance current Ib2 circulates in the order of the LC series resonance circuit LC1, the inductor L12, the switch Sw6, the output capacitor C12, the power supply Ps, and the switch Sw7. A part of each of the resonance currents Ib1 and Ib2 flows through the load Ld from the output terminal Pout toward the ground terminal Pg.
  • FIG. 6 is a time chart of the gate voltage of the transistor included in each of the switches Sw2, Sw3, Sw6, Sw7, and Sw9, which are in a conductive state in the second half cycle, and the resonance currents Ib1 and Ib2.
  • the directions of the resonance currents Ib1 and Ib2 flowing from the source to the drain are positive, and the directions of the resonance currents Ib1 and Ib2 flowing from the drain to the source are negative.
  • the zero cross timing of the resonance current Ib1 is substantially the same as the zero cross timing of the resonance current Ib2.
  • FIG. 7 and 8 are time charts of the gate voltage and resonance current Ib2 of the transistor Q6 when the timing at which the switch Sw6 becomes non-conducting is earlier than the zero cross timing.
  • the gate-on threshold voltage V6on of the transistor Q6 is higher than the gate-on threshold voltage V3on of the transistor Q3, and the gate voltage of the transistor Q6 drops to the gate-on threshold voltage V6on until the switch Sw6 becomes non-conducting.
  • the case where the time interval (off delay time) is the same as the off delay time In1 of the switch Sw3 is shown.
  • the gate voltage of the transistor Q3 reaches the gate-on threshold value at time t2, and is made non-conducting at time t4, which is the zero cross timing of the resonance current Ib2 (zero cross timing of the resonance current Ib1) by ZCS control. ..
  • ZCS control zero cross timing of the resonance current Ib1
  • the gate voltage of the transistor Q6 reaches the gate-on threshold voltage V6on at the time t1 ( ⁇ t2), and becomes non-conducting at the time t3 ( ⁇ t4) after the off delay time In1 from the time t1.
  • the gate voltage of the transistor Q6 reaches the gate-on threshold voltage V6on at the time t2, and becomes non-conducting at the time t5 ( ⁇ t4) after the off delay time In2 from the time t2.
  • FIG. 9 and 10 are time charts of the gate voltage and resonance current Ib2 of the transistor Q6 when the timing at which the switch Sw6 becomes non-conducting is later than the zero cross timing.
  • FIG. 9 shows a case where the gate-on threshold voltage V6on of the switch Sw6 is lower than the gate-on threshold voltage V3on of the switch Sw3 and the off delay time of the switch Sw6 is the same as the off delay time In1 of the switch Sw3.
  • FIG. 10 shows a case where the gate-on threshold voltage V6on of the switch Sw6 is the same as the gate-on threshold voltage V3on of the switch Sw3, and the off delay time In3 of the switch Sw6 is longer than the off delay time In1 of the switch Sw3.
  • the gate voltage of the transistor Q6 reaches the gate-on threshold voltage V6on at the time t6 (> t2), and becomes non-conducting at the time t7 (> t4) after the off delay time In1 from the time t6.
  • the gate voltage of the transistor Q6 reaches the gate-on threshold voltage V6on at time t2, and becomes non-conducting at time t8 (> t4) after the off delay time In3 from time t2.
  • the transformer is formed so that the magnetic fluxes generated from the two inductors included in the transformers Tr1 and Tr2 are opposite to each other.
  • the time interval from the conduction of each of the switches Sw1, Sw2, Sw5, Sw6 not controlled by ZCS to the non-conductivity is from the conduction of each of the switches Sw3 and Sw4 controlled by ZCS to the non-conduction. It is preset to be longer than the time interval of.
  • the switching loss is reduced, so that the power conversion efficiency can be improved. Further, since the drive circuit of a part of the plurality of switches included in the charge pump circuit 100 can have a simple configuration not including the ZCS circuit, the manufacturing cost of the charge pump circuit can be reduced.
  • FIG. 11 is a diagram showing an example of a configuration in which the magnetic fluxes generated from the two inductors L12 and L31 included in the transformer Tr1 are opposite to each other.
  • the number of turns of the inductor L12 is the same as the number of turns of the inductor L31.
  • the direction of the current passing through the inductor L12 is the same as the direction of the current passing through the inductor L31.
  • the winding direction of the inductor L12 is the same as the winding direction of the inductor L31.
  • FIG. 12 is a diagram showing another example of the configuration in which the magnetic fluxes generated from the two inductors L12 and L31 included in the transformer Tr1 are opposite to each other.
  • the number of turns of the inductor L12 is the same as the number of turns of the inductor L31.
  • the direction of the current passing through the inductor L12 is opposite to the direction of the current passing through the inductor L31.
  • the winding direction of the inductor L12 is opposite to the winding direction of the inductor L31.
  • the number of turns of the inductor L12 and the number of turns of the inductor L31 may be different by several turns.
  • the power conversion efficiency of the charge pump circuit can be improved.
  • FIG. 13 is a circuit diagram of the charge pump circuit 200 according to the second embodiment.
  • the inductors L31 and L32 are removed from the charge pump circuit 100 of FIG. 1, the ZCS circuits Zc1 and Zc2 are added to the drive circuits Dr1 and Dr2, respectively, and the inductor L12 and the inductor L22 (second inductor). Is the point where the transformer Tr3 is formed.
  • Each of the switches Sw1 and Sw2 is switched to non-conducting at the timing when the current flowing through the switch becomes 0 in the conductive state.
  • the direction of the magnetic flux generated from the inductor L12 is opposite to the direction of the magnetic flux generated from the inductor L22.
  • the time interval from conduction to non-conduction of each of the ZCS-controlled switches Sw5 and Sw6 is longer than the time interval from conduction to non-conduction of each of the ZCS-controlled switches Sw1 to Sw4. It is set in advance so as to be.
  • the drive circuits Dr5 and Dr6 can be configured not to include the ZCS circuit. Other than these, the explanation is not repeated because it is the same.
  • a ZCS circuit may be added to each of the drive circuits Dr5 and Dr6 instead of the drive circuits Dr1 and Dr2.
  • each of the switches Sw5 and Sw6 is switched to non-conducting at the timing when the current flowing through the switch becomes 0 in the conduction state.
  • the time interval from conduction to non-conduction of each of the switches Sw1 and Sw2 not controlled by ZCS is longer than the time interval from conduction to non-conduction of each of the switches Sw3 to Sw6 controlled by ZCS. It is preset so as to be.
  • FIG. 14 is a circuit diagram of the charge pump circuit 200A according to the first modification of the second embodiment.
  • the configuration of the charge pump circuit 200A is such that the transformer Tr2 is removed from the charge pump circuit 100 of FIG. 1, and the ZCS circuits Zc1 and Zc2 are added to the drive circuits Dr1 and Dr2, respectively.
  • Each of the switches Sw1 and Sw2 is switched to non-conducting at the timing when the current flowing through the switch becomes 0 in the conductive state.
  • the time interval from conduction to non-conduction of each of the ZCS-controlled switches Sw5 and Sw6 is longer than the time interval from conduction to non-conduction of each of the ZCS-controlled switches Sw1 to Sw4. It is set in advance so as to be. Other than these, the explanation is not repeated because it is the same.
  • a ZCS circuit may be added to each of the drive circuits Dr5 and Dr6 instead of the drive circuits Dr3 and Dr4.
  • each of the switches Sw5 and Sw6 is switched to non-conducting at the timing when the current flowing through the switch becomes 0 in the conduction state.
  • the time interval from conduction to non-conduction of each of the switches Sw3 and Sw4 not controlled by ZCS is the time from conduction to non-conduction of each of the switches Sw1, Sw2, Sw5 and Sw6 controlled by ZCS. It is preset so that it is longer than the interval.
  • FIG. 15 is a circuit diagram of the charge pump circuit 200B according to the second modification of the second embodiment.
  • the charge pump circuit 200B has a configuration in which the transformer Tr1 is removed from the charge pump circuit 100 in FIG. 1 and ZCS circuits Zc5 and Zc6 are added to the drive circuits Dr5 and Dr6, respectively.
  • Each of the switches Sw5 and Sw6 is switched to non-conducting at the timing when the current flowing through the switch becomes 0 in the conduction state.
  • the time interval from conduction to non-conduction of each of the switches Sw1 and Sw2 not controlled by ZCS is longer than the time interval from conduction to non-conduction of each of the switches Sw3 to Sw6 controlled by ZCS. It is preset so as to be. Other than these, the explanation is not repeated because it is the same.
  • a ZCS circuit may be added to each of the drive circuits Dr1 and Dr2 instead of the drive circuits Dr3 and Dr4.
  • each of the switches Sw1 and Sw2 is switched to non-conducting at the timing when the current flowing through the switch becomes 0 in the conduction state.
  • the time interval from conduction to non-conduction of each of the switches Sw3 and Sw4 not controlled by ZCS is the time from conduction to non-conduction of each of the switches Sw1, Sw2, Sw5 and Sw6 controlled by ZCS. It is preset so that it is longer than the interval.
  • the power conversion efficiency of the charge pump circuit can be improved.
  • FIG. 16 is a circuit diagram of the charge pump circuit 300 according to the third embodiment.
  • the configuration of the charge pump circuit 300 is that the inductor L31 (third inductor) is added to the charge pump circuit 200 of FIG. Other than these, the explanation is not repeated because it is the same.
  • the capacitor C3 and the inductor L31 form an LC series resonant circuit LC3.
  • the resonance frequency of the LC series resonance circuit LC3 is substantially the same as the resonance frequency of each of the LC series resonance circuits LC1 and LC2.
  • the inductor L13 is not limited to an actual element, and may be, for example, a leakage inductor of a transformer.
  • the impedance of the LC series resonant circuit LC3 becomes the minimum at the resonant frequency of the LC series resonant circuit LC3. Therefore, rather than connecting a capacitor in parallel to the capacitor C3 to lower the impedance of the signal path from the connection node N5 to N6, a configuration in which the inductor L31 is connected in series with the capacitor C3 to lower the impedance of the signal path. Can reduce the capacity of the capacitor C3. As a result, the charge pump circuit 300 can be miniaturized.
  • the charge pump circuit according to the third embodiment it is possible to improve the power conversion efficiency of the charge pump circuit while downsizing the charge pump circuit.
  • Control circuit 100, 200, 200A, 200B, 300 Charge pump circuit, C1 to C3 capacitor, C11 input capacitor, C12 output capacitor, Dr1 to Dr10 drive circuit, Ia1, Ia2, Ib1, Ib2 resonance current, In1 to In3 off Delay time, L11, L12, L21, L22, L31, L32 inductor, LC1 to LC3 series resonance circuit, Ld load, N1 to N6 connection node, Pg ground terminal, Pout output terminal, Ps power supply, Q1 to Q10 transistor, Sw1 to Sw10 switch, Tr1 to Tr3 transformer, Zc1 to Zc6 ZCS circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

チャージポンプ回路の電力変換効率を向上させる。第１共振回路（ＬＣ１）および第１インダクタ（Ｌ１２）は、第７スイッチ（Ｓｗ７）および第８スイッチ（Ｓｗ８）の間の第１接続ノード（Ｎ１）と第５スイッチ（Ｓｗ５）および第６スイッチ（Ｓｗ６）の間の第２接続ノード（Ｎ２）との間において直列に接続されている。キャパシタ（Ｃ３）および第２インダクタ（Ｌ３１）は、第８スイッチ（Ｓｗ８）および第９スイッチ（Ｓｗ９）の間の第５接続ノード（Ｎ５）と第３スイッチ（Ｓｗ３）および第４スイッチ（Ｓｗ４）の間の第６接続ノード（Ｎ６）との間において直列に接続されている。第１インダクタ（Ｌ１２）および第２インダクタ（Ｌ３１）は、第１トランス（Ｔｒ１）を形成している。第１インダクタ（Ｌ１２）から発生する磁束の方向は、第２インダクタ（Ｌ３１）から発生する磁束の方向と逆である。

Description

チャージポンプ回路
　本発明は、複数のＬＣ直列共振回路を含むチャージポンプ回路に関する。
　従来、複数のＬＣ直列共振回路を含むチャージポンプ回路が知られている。たとえば、米国特許第９９１７５１７号明細書（特許文献１）には、２つのＬＣタンク（ＬＣ直列共振回路）を含むスイッチタンクコンバータ回路が開示されている。当該スイッチタンクコンバータ回路によれば、正方向の共振電流が流れるスイッチが導通するように各スイッチに対してＺＣＳ（Zero　Current　Switching）制御が行われることにより、スイッチングロスを低減することができる。
米国特許第９９１７５１７号明細書
　チャージポンプ回路に含まれる複数のスイッチの各々に対してＺＣＳ制御が行われる場合、複数のスイッチの各々の制御端子（たとえばＦＥＴ（Field　Effect　Transistor）のゲート）にオフ信号が同期して入力されることが多い。しかし、各スイッチのオフ時間には製造バラつきがあるため、同じタイミングで各スイッチの駆動回路が制御端子にオフ信号を出力したとしても、共振電流のゼロクロスに対して一部のスイッチが非導通となるタイミングが他のスイッチが非導通となるタイミングと異なり得る。その結果、共振電流が流れている状態でスイッチが非導通に切り替えられることによるスイッチングロスが発生し、チャージポンプ回路の電力変換効率が低下する。
　本発明は上記のような課題を解決するためになされたものであり、その目的は、チャージポンプ回路の電力変換効率を向上させることである。
　本発明の一局面に係るチャージポンプ回路は、入力端子と、出力端子と、接地端子と、出力キャパシタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第５スイッチと、第６スイッチと、第７スイッチと、第８スイッチと、第９スイッチと、第１０スイッチと、第１ＬＣ直列共振回路と、第１インダクタと、第２ＬＣ直列共振回路と、キャパシタと、第２インダクタとを備える。出力キャパシタは、出力端子と接地端子との間に接続されている。第１スイッチは、接地端子に接続されている。第２スイッチは、出力端子と接地端子との間において第１スイッチと直列に接続されている。第３スイッチは、接地端子に接続されている。第４スイッチは、出力端子と接地端子との間において第３スイッチと直列に接続されている。第５スイッチは、接地端子に接続されている。第６スイッチは、出力端子と接地端子との間において第５スイッチと直列に接続されている。第７スイッチは、入力端子に接続されている。第８スイッチ、第９スイッチ、および第１０スイッチは、第７スイッチと出力端子との間において直列に接続されている。第１ＬＣ直列共振回路および第１インダクタは、第７スイッチおよび第８スイッチの間の第１接続ノードと第５スイッチおよび第６スイッチの間の第２接続ノードとの間において直列に接続されている。第２ＬＣ直列共振回路は、第９スイッチおよび第１０スイッチの間の第３接続ノードと第１スイッチおよび第２スイッチの間の第４接続ノードとの間に接続されている。キャパシタおよび第２インダクタは、第８スイッチおよび第９スイッチの間の第５接続ノードと第３スイッチおよび第４スイッチの間の第６接続ノードとの間において直列に接続されている。直列に接続された第１スイッチおよび第２スイッチ、直列に接続された第３スイッチおよび第４スイッチ、および直列に接続された第５スイッチおよび第６スイッチは、出力端子と接地端子との間において互いに並列に接続されている。第１インダクタおよび第２インダクタは、第１トランスを形成している。第１インダクタから発生する磁束の方向は、第２インダクタから発生する磁束の方向と逆である。
　本発明の他の局面に係るチャージポンプ回路は、入力端子と、出力端子と、接地端子と、出力キャパシタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第５スイッチと、第６スイッチと、第７スイッチと、第８スイッチと、第９スイッチと、第１０スイッチと、第１ＬＣ直列共振回路と、第２ＬＣ直列共振回路と、第１インダクタと、キャパシタと、第２インダクタとを備える。出力キャパシタは、出力端子と接地端子との間に接続されている。第１スイッチは、接地端子に接続されている。第２スイッチは、出力端子と接地端子との間において第１スイッチと直列に接続されている。第３スイッチは、接地端子に接続されている。第４スイッチは、出力端子と接地端子との間において第３スイッチと直列に接続されている。第５スイッチは、接地端子に接続されている。第６スイッチは、出力端子と接地端子との間において第５スイッチと直列に接続されている。第７スイッチは、入力端子に接続されている。第８スイッチ、第９スイッチ、および第１０スイッチは、第７スイッチと出力端子との間において直列に接続されている。第１ＬＣ直列共振回路は、第７スイッチおよび第８スイッチの間の第１接続ノードと第５スイッチおよび第６スイッチの間の第２接続ノードとの間に接続されている。第２ＬＣ直列共振回路および第１インダクタは、第９スイッチおよび第１０スイッチの間の第３接続ノードと第１スイッチおよび第２スイッチの間の第４接続ノードとの間において直列に接続されている。キャパシタおよび第２インダクタは、第８スイッチおよび第９スイッチの間の第５接続ノードと第３スイッチおよび第４スイッチの間の第６接続ノードとの間において直列に接続されている。直列に接続された第１スイッチおよび第２スイッチ、直列に接続された第３スイッチおよび第４スイッチ、および直列に接続された第５スイッチおよび第６スイッチは、出力端子と接地端子との間において互いに並列に接続されている。第１インダクタおよび第２インダクタは、トランスを形成している。第１インダクタから発生する磁束の方向は、第２インダクタから発生する磁束の方向と逆である。
　本発明の他の局面に係るチャージポンプ回路は、入力端子と、出力端子と、接地端子と、出力キャパシタと、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第５スイッチと、第６スイッチと、第７スイッチと、第８スイッチと、第９スイッチと、第１０スイッチと、第１ＬＣ直列共振回路と、第１インダクタと、第２ＬＣ直列共振回路と、第２インダクタと、キャパシタとを備える。出力キャパシタは、出力端子と接地端子との間に接続されている。第１スイッチは、接地端子に接続されている。第２スイッチは、出力端子と接地端子との間において第１スイッチと直列に接続されている。第３スイッチは、接地端子に接続されている。第４スイッチは、出力端子と接地端子との間において第３スイッチと直列に接続されている。第５スイッチは、接地端子に接続されている。第６スイッチは、出力端子と接地端子との間において第５スイッチと直列に接続されている。第７スイッチは、入力端子に接続されている。第８スイッチ、第９スイッチ、および第１０スイッチは、第７スイッチと出力端子との間において直列に接続されている。第１ＬＣ直列共振回路および第１インダクタは、第７スイッチおよび第８スイッチの間の第１接続ノードと第５スイッチおよび第６スイッチの間の第２接続ノードとの間において直列に接続されている。第２ＬＣ直列共振回路および第２インダクタは、第９スイッチおよび第１０スイッチの間の第３接続ノードと第１スイッチおよび第２スイッチの間の第４接続ノードとの間において直列に接続されている。キャパシタは、第８スイッチおよび第９スイッチの間の第５接続ノードと第３スイッチおよび第４スイッチの間の第６接続ノードとの間に接続されている。直列に接続された第１スイッチおよび第２スイッチ、直列に接続された第３スイッチおよび第４スイッチ、および直列に接続された第５スイッチおよび第６スイッチは、出力端子と接地端子との間において互いに並列に接続されている。第１インダクタおよび第２インダクタは、トランスを形成している。第１インダクタから発生する磁束の方向は、第２インダクタから発生する磁束の方向と逆である。
　本発明に係るチャージポンプ回路によれば、第１インダクタから発生する磁束の方向が第２インダクタから発生する磁束の方向と逆であることにより、チャージポンプ回路の電力変換効率を向上させることができる。
実施の形態１に係るチャージポンプ回路の回路図である。 図１のチャージポンプ回路の等価回路図である。 スイッチング周期の半分の時間間隔（第１半周期）におけるスイッチの接続状態、およびチャージポンプ回路を循環する共振電流を併せて示す図である。 第１半周期において導通状態であるスイッチの各々に含まれるトランジスタのゲート電圧、および共振電流のタイムチャートである。 スイッチング周期の残りの半分の時間間隔（第２半周期）におけるスイッチの接続状態、およびチャージポンプ回路を循環する共振電流を併せて示す図である。 第２半周期において導通状態であるスイッチの各々に含まれるトランジスタのゲート電圧、および共振電流のタイムチャートである。 スイッチが非導通となるタイミングがゼロクロスタイミングより早い場合のトランジスタのゲート電圧および共振電流のタイムチャートである。 スイッチが非導通となるタイミングがゼロクロスタイミングより早い場合のトランジスタのゲート電圧および共振電流のタイムチャートである。 スイッチが非導通となるタイミングがゼロクロスタイミングより遅い場合のトランジスタのゲート電圧および共振電流のタイムチャートである。 スイッチが非導通となるタイミングがゼロクロスタイミングより遅い場合のトランジスタのゲート電圧および共振電流のタイムチャートである。 トランスに含まれる２つのインダクタから発生する磁束が互いに逆となる構成の一例を示す図である。 トランスに含まれる２つのインダクタから発生する磁束が互いに逆となる構成の他の例を示す図である。 実施の形態２に係るチャージポンプ回路の回路図である。 実施の形態２の変形例１に係るチャージポンプ回路の回路図である。 実施の形態２の変形例２に係るチャージポンプ回路の回路図である。 実施の形態３に係るチャージポンプ回路の回路図である。
　以下、実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
　［実施の形態１］
　図１は、実施の形態１に係るチャージポンプ回路１００の回路図である。図２は、図１のチャージポンプ回路１００の等価回路図である。図２においては、図１のスイッチが簡易的なスイッチ記号で示されている。チャージポンプ回路１００は、ディクソン型のチャージポンプ回路である。
　図１および図２に示されるように、チャージポンプ回路１００は、入力端子Ｐｉｎと、出力端子Ｐｏｕｔと、接地端子Ｐｇと、入力キャパシタＣ１１と、出力キャパシタＣ１２とを備える。チャージポンプ回路１００は、スイッチＳｗ１（第１スイッチ）と、スイッチＳｗ２（第２スイッチ）と、スイッチＳｗ３（第３スイッチ）と、スイッチＳｗ４（第４スイッチ）と、スイッチＳｗ５（第５スイッチ）と、スイッチＳｗ６（第６スイッチ）と、スイッチＳｗ７（第７スイッチ）と、スイッチＳｗ８（第８スイッチ）と、スイッチＳｗ９（第９スイッチ）と、スイッチＳｗ１０（第１０スイッチ）とをさらに備える。チャージポンプ回路１００は、ＬＣ直列共振回路ＬＣ１（第１共振回路）と、ＬＣ直列共振回路ＬＣ２（第２共振回路）と、インダクタＬ１２（第１インダクタ）と、インダクタＬ２２（第３インダクタ）と、インダクタＬ３１（第２インダクタ）と、インダクタＬ３２（第４インダクタ）と、キャパシタＣ３とをさらに備える。
　入力キャパシタＣ１１は、入力端子Ｐｉｎと接地端子Ｐｇとの間に接続されている。出力キャパシタＣ１２は、出力端子Ｐｏｕｔと接地端子Ｐｇとの間に接続されている。入力端子Ｐｉｎと接地端子Ｐｇとの間に電源Ｐｓが接続されている。出力端子Ｐｏｕｔと接地端子Ｐｇとの間に負荷Ｌｄが接続されている。接地端子Ｐｇは、接地点に接続されている。
　スイッチＳｗ１は、接地端子Ｐｇに接続されている。スイッチＳｗ２は、出力端子Ｐｏｕｔと接地端子Ｐｇとの間においてスイッチＳｗ１と直列に接続されている。スイッチＳｗ３は、接地端子Ｐｇに接続されている。スイッチＳｗ４は、出力端子Ｐｏｕｔと接地端子Ｐｇとの間においてスイッチＳｗ３と直列に接続されている。スイッチＳｗ５は、接地端子Ｐｇに接続されている。スイッチＳｗ６は、出力端子Ｐｏｕｔと接地端子Ｐｇとの間においてスイッチＳｗ５と直列に接続されている。直列に接続されたスイッチＳｗ１，Ｓｗ２、直列に接続されたスイッチＳｗ３，Ｓｗ４、および直列に接続されたスイッチＳｗ５，Ｓｗ６は、出力端子Ｐｏｕｔと接地端子Ｐｇとの間において互いに並列に接続されている。スイッチＳｗ７～Ｓｗ１０は、入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間においてこの順に直列に接続されている。
　ＬＣ直列共振回路ＬＣ１およびインダクタＬ１２は、スイッチＳｗ７およびＳｗ８の間の接続ノードＮ１（第１接続ノード）と、スイッチＳｗ５およびＳｗ６の間の接続ノードＮ２（第２接続ノード）との間において、この順に直列に接続されている。ＬＣ直列共振回路ＬＣ２およびインダクタＬ２２は、スイッチＳｗ９およびＳｗ１０の間の接続ノードＮ３（第３接続ノード）と、スイッチＳｗ１およびＳｗ２の間の接続ノードＮ４（第４接続ノード）との間において、この順に直列に接続されている。キャパシタＣ３およびインダクタＬ３１は、スイッチＳｗ８およびＳｗ９の間の接続ノードＮ５（第５接続ノード）と、スイッチＳｗ３およびＳｗ４の間の接続ノードＮ６（第６接続ノード）との間において、この順に直列に接続されている。
　ＬＣ直列共振回路ＬＣ１は、キャパシタＣ１と、インダクタＬ１１とを含む。ＬＣ直列共振回路ＬＣ２は、キャパシタＣ２と、インダクタＬ２１とを含む。ＬＣ直列共振回路ＬＣ１の共振周波数は、ＬＣ直列共振回路ＬＣ２の共振周波数とほぼ同じである。なお、インダクタＬ１１，Ｌ１２の各々は、実際の素子に限定されず、たとえば、トランスのリーケージインダクタであってもよい。
　インダクタＬ１２およびＬ３１は、トランスＴｒ１（第１トランス）を形成している。インダクタＬ２２およびＬ３２は、トランスＴｒ２（第２トランス）を形成している。
　制御回路１０は、特定のスイッチング周期を有する制御信号（たとえばＰＷＭ（Pulse　Width　Modulation）信号）をスイッチＳｗ１～Ｓｗ１０の各々に出力する。スイッチＳｗ１～Ｓｗ１０の各々は、当該スイッチに入力される制御信号に基づいて、スイッチング周期において導通状態と非導通状態とが切り替えられる。
　スイッチＳｗ１は、駆動回路Ｄｒ１およびＮチャンネル型のＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor）であるトランジスタＱ１を含む。スイッチＳｗ２は、駆動回路Ｄｒ２およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ２を含む。トランジスタＱ１のソースは、接地端子Ｐｇに接続されている。トランジスタＱ１のドレインは、スイッチＳｗ２のソースに接続されている。スイッチＳｗ２のドレインは出力端子Ｐｏｕｔに接続されている。スイッチＳｗ１のゲートは、駆動回路Ｄｒ１に接続されている。駆動回路Ｄｒ１は、制御回路１０からの制御信号に応じてトランジスタＱ１のゲートに駆動電圧を出力する。スイッチＳｗ２のゲートは、駆動回路Ｄｒ２に接続されている。駆動回路Ｄｒ２は、制御回路１０からの制御信号に応じてトランジスタＱ２のゲートに駆動電圧を出力する。
　スイッチＳｗ３は、駆動回路Ｄｒ３およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ３を含む。スイッチＳｗ４は、駆動回路Ｄｒ４およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ４を含む。トランジスタＱ３のソースは、接地端子Ｐｇに接続されている。トランジスタＱ３のドレインは、スイッチＳｗ４のソースに接続されている。スイッチＳｗ４のドレインは出力端子Ｐｏｕｔに接続されている。スイッチＳｗ３のゲートは、駆動回路Ｄｒ３に接続されている。駆動回路Ｄｒ３は、制御回路１０からの制御信号に応じてトランジスタＱ３のゲートに駆動電圧を出力する。スイッチＳｗ４のゲートは、駆動回路Ｄｒ４に接続されている。駆動回路Ｄｒ４は、制御回路１０からの制御信号に応じてトランジスタＱ４のゲートに駆動電圧を出力する。
　駆動回路Ｄｒ３，Ｄｒ４は、ＺＣＳ制御を行なうＺＣＳ回路Ｚｃ３，Ｚｃ４をそれぞれ含む。すなわち、スイッチＳｗ３，Ｓｗ４の各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わる。駆動回路Ｄｒ１，Ｄｒ２，Ｄｒ５，Ｄｒ６は、ＺＣＳ回路を含んでいなくともよい。
　スイッチＳｗ５は、駆動回路Ｄｒ５およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ５を含む。スイッチＳｗ６は、駆動回路Ｄｒ６およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ６を含む。トランジスタＱ５のソースは、接地端子Ｐｇに接続されている。トランジスタＱ５のドレインは、スイッチＳｗ６のソースに接続されている。スイッチＳｗ６のドレインは出力端子Ｐｏｕｔに接続されている。スイッチＳｗ５のゲートは、駆動回路Ｄｒ５に接続されている。駆動回路Ｄｒ５は、制御回路１０からの制御信号に応じてトランジスタＱ５のゲートに駆動電圧を出力する。スイッチＳｗ６のゲートは、駆動回路Ｄｒ６に接続されている。駆動回路Ｄｒ６は、制御回路１０からの制御信号に応じてトランジスタＱ６のゲートに駆動電圧を出力する。
　スイッチＳｗ７は、駆動回路Ｄｒ７およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ７を含む。スイッチＳｗ８は、駆動回路Ｄｒ８およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ８を含む。スイッチＳｗ９は、駆動回路Ｄｒ９およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ９を含む。スイッチＳｗ１０は、駆動回路Ｄｒ１０およびＮチャンネル型のＭＯＳＦＥＴであるトランジスタＱ１０を含む。
　トランジスタＱ７のドレインは、入力端子Ｐｉｎに接続されている。トランジスタＱ７のソースは、スイッチＳｗ８のドレインに接続されている。スイッチＳｗ８のソースは、スイッチＳｗ９のドレインに接続されている。スイッチＳｗ９のソースは、スイッチＳｗ１０のドレインに接続されている。スイッチＳｗ１０のソースは出力端子Ｐｏｕｔに接続されている。
　スイッチＳｗ７のゲートは、駆動回路Ｄｒ７に接続されている。駆動回路Ｄｒ７は、制御回路１０からの制御信号に応じてトランジスタＱ７のゲートに駆動電圧を出力する。スイッチＳｗ８のゲートは、駆動回路Ｄｒ８に接続されている。駆動回路Ｄｒ８は、制御回路１０からの制御信号に応じてトランジスタＱ８のゲートに駆動電圧を出力する。スイッチＳｗ９のゲートは、駆動回路Ｄｒ９に接続されている。駆動回路Ｄｒ９は、制御回路１０からの制御信号に応じてトランジスタＱ９のゲートに駆動電圧を出力する。スイッチＳｗ１０のゲートは、駆動回路Ｄｒ１０に接続されている。駆動回路Ｄｒ１０は、制御回路１０からの制御信号に応じてトランジスタＱ１０のゲートに駆動電圧を出力する。
　なお、スイッチＳｗ１～Ｓｗ１０の各々に含まれるトランジスタは、Ｎチャンネル型のＭＯＳＦＥＴに限定されない。当該トランジスタは、たとえば、Ｐチャンネル型のＭＯＳＦＥＴ、バイポーラトランジスタ、またはＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）であってもよい。
　図３は、スイッチング周期の半分の時間間隔（第１半周期）におけるスイッチＳｗ１～Ｓｗ１０の接続状態、およびチャージポンプ回路１００を循環する共振電流Ｉａ１，Ｉａ２を併せて示す図である。
　図３に示されるように、共振電流Ｉａ１は、ＬＣ直列共振回路ＬＣ１、スイッチＳｗ８、キャパシタＣ３、インダクタＬ３１、インダクタＬ３２、スイッチＳｗ４、出力キャパシタＣ１２、スイッチＳｗ５、およびインダクタＬ１２の順に循環する。共振電流Ｉａ２は、ＬＣ直列共振回路ＬＣ２、スイッチＳｗ１０、出力キャパシタＣ１２、スイッチＳｗ１、およびインダクタＬ２２の順に循環する。共振電流Ｉａ１，Ｉａ２の各々の一部は、出力端子Ｐｏｕｔから接地端子Ｐｇに向かって負荷Ｌｄを流れる。
　図４は、第１半周期において導通状態であるスイッチＳｗ１，Ｓｗ４，Ｓｗ５，Ｓｗ８，Ｓｗ１０の各々に含まれるトランジスタのゲート電圧、および共振電流Ｉａ１，Ｉａ２のタイムチャートである。図４において、ソースからドレインに流れる共振電流Ｉａ１，Ｉａ２の方向が正であり、ドレインからソースに流れるＩａ１，Ｉａ２の方向が負である。図４に示されるように、共振電流Ｉａ１が０となる（ゼロクロス）タイミングは、共振電流Ｉａ２のゼロクロスタイミングとほぼ同じである。
　図５は、スイッチング周期の残りの半分の時間間隔（第２半周期）におけるスイッチＳｗ１～Ｓｗ１０の接続状態、およびチャージポンプ回路１００を循環する共振電流Ｉｂ１，Ｉｂ２を併せて示す図である。
　図５に示されるように、共振電流Ｉｂ１は、ＬＣ直列共振回路ＬＣ２、インダクタＬ２２、スイッチＳｗ２、出力キャパシタＣ１２、スイッチＳｗ３、インダクタＬ３２、インダクタＬ３２、キャパシタＣ３、およびスイッチＳｗ９の順に循環する。共振電流Ｉｂ２は、ＬＣ直列共振回路ＬＣ１、インダクタＬ１２、スイッチＳｗ６、出力キャパシタＣ１２、電源Ｐｓ、およびスイッチＳｗ７の順に循環する。共振電流Ｉｂ１，Ｉｂ２の各々の一部は、出力端子Ｐｏｕｔから接地端子Ｐｇに向かって負荷Ｌｄを流れる。
　図６は、第２半周期において導通状態であるスイッチＳｗ２，Ｓｗ３，Ｓｗ６，Ｓｗ７，Ｓｗ９の各々に含まれるトランジスタのゲート電圧、および共振電流Ｉｂ１，Ｉｂ２のタイムチャートである。図６において、ソースからドレインに流れる共振電流Ｉｂ１，Ｉｂ２の方向が正であり、ドレインからソースに流れるＩｂ１，Ｉｂ２の方向が負である。図６に示されるように、共振電流Ｉｂ１のゼロクロスタイミングは、共振電流Ｉｂ２のゼロクロスタイミングとほぼ同じである。
　以下では、スイッチング周期において各スイッチを流れる電流をゼロクロスタイミングにおいて遮断する必要性について、第２半周期において導通状態であるスイッチＳｗ３，Ｓｗ６に着目して、図７～図１０を用いて説明する。
　図７，図８は、スイッチＳｗ６が非導通となるタイミングがゼロクロスタイミングより早い場合のトランジスタＱ６のゲート電圧および共振電流Ｉｂ２のタイムチャートである。図７には、トランジスタＱ６のゲートオン閾値電圧Ｖ６ｏｎがトランジスタＱ３のゲートオン閾値電圧Ｖ３ｏｎよりも高く、トランジスタＱ６のゲート電圧が低下してゲートオン閾値電圧Ｖ６ｏｎとなってからスイッチＳｗ６が非導通となるまでの時間間隔（オフ遅延時間）がスイッチＳｗ３のオフ遅延時間Ｉｎ１と同じである場合が示されている。図８には、トランジスタＱ６のゲートオン閾値電圧Ｖ６ｏｎがトランジスタＱ３のゲートオン閾値電圧Ｖ３ｏｎと同じであり、スイッチＳｗ６のオフ遅延時間Ｉｎ２がスイッチＳｗ３のオフ遅延時間Ｉｎ１より短い場合が示されている。
　図７，図８において、トランジスタＱ３のゲート電圧は、時刻ｔ２においてゲートオン閾値に達して、ＺＣＳ制御によって共振電流Ｉｂ２のゼロクロスタイミング（共振電流Ｉｂ１のゼロクロスタイミング）である時刻ｔ４において非導通とされる。後に説明する図９，図１０においても同様である。
　図７に示されるように、トランジスタＱ６のゲート電圧は、時刻ｔ１（＜ｔ２）においてゲートオン閾値電圧Ｖ６ｏｎに達し、時刻ｔ１からオフ遅延時間Ｉｎ１後の時刻ｔ３（＜ｔ４）において非導通となる。
　図８に示されるように、トランジスタＱ６のゲート電圧は、時刻ｔ２においてゲートオン閾値電圧Ｖ６ｏｎに達し、時刻ｔ２からオフ遅延時間Ｉｎ２後の時刻ｔ５（＜ｔ４）において非導通となる。
　図７，図８に示される場合においては、非導通となったスイッチＳｗ６に正方向の電流が流れる。そのため、スイッチＳｗ６に含まれるトランジスタＱ６のボディーダイオードを電流が流れることによるスイッチングロスが発生する。
　図９，図１０は、スイッチＳｗ６が非導通となるタイミングがゼロクロスタイミングより遅い場合のトランジスタＱ６のゲート電圧および共振電流Ｉｂ２のタイムチャートである。図９には、スイッチＳｗ６のゲートオン閾値電圧Ｖ６ｏｎがスイッチＳｗ３のゲートオン閾値電圧Ｖ３ｏｎよりも低く、スイッチＳｗ６のオフ遅延時間がスイッチＳｗ３のオフ遅延時間Ｉｎ１と同じである場合が示されている。図１０には、スイッチＳｗ６のゲートオン閾値電圧Ｖ６ｏｎがスイッチＳｗ３のゲートオン閾値電圧Ｖ３ｏｎと同じであり、スイッチＳｗ６のオフ遅延時間Ｉｎ３がスイッチＳｗ３のオフ遅延時間Ｉｎ１より長い場合が示されている。
　図９に示されるように、トランジスタＱ６のゲート電圧は、時刻ｔ６（＞ｔ２）においてゲートオン閾値電圧Ｖ６ｏｎに達し、時刻ｔ６からオフ遅延時間Ｉｎ１後の時刻ｔ７（＞ｔ４）において非導通となる。
　図１０に示されるように、トランジスタＱ６のゲート電圧は、時刻ｔ２においてゲートオン閾値電圧Ｖ６ｏｎに達し、時刻ｔ２からオフ遅延時間Ｉｎ３後の時刻ｔ８（＞ｔ４）において非導通となる。
　図９，図１０に示される場合においては、非導通となったスイッチＳｗ６に負方向の電流が流れる。そのため、共振電流とは逆方向の電流が流れている状態でスイッチＳｗ６が非導通に切り替えられることによるスイッチングロスが発生する。
　このように、共振電流のゼロクロスタイミングにおいてスイッチＳｗ１～Ｓｗ６のいずれかを流れる電流が遮断されない場合、スイッチングロスが発生し、チャージポンプ回路１００の電力変換効率が低下する。そこで、チャージポンプ回路１００においては、トランスＴｒ１，Ｔｒ２の各々に含まれる２つのインダクタから発生する磁束が互いに逆となるように当該トランスを形成する。また、ＺＣＳ制御されないスイッチＳｗ１，Ｓｗ２，Ｓｗ５，Ｓｗ６の各々が導通してから非導通となるまでの時間間隔は、ＺＣＳ制御されるスイッチＳｗ３，Ｓｗ４の各々が導通してから非導通となるまでの時間間隔よりも長くなるように、予め設定される。
　共振電流が流れている場合、トランスＴｒ１，Ｔｒ２の各々に含まれる２つのインダクタから発生する磁束は互いに弱め合うため、トランスＴｒ１，Ｔｒ２の各々に含まれる２つのインダクタのインピーダンスはいずれもほとんど０となる。
　再び図３を参照して、第１半周期においてスイッチＳｗ４に対してＺＣＳ制御が行われ、スイッチＳｗ４が非導通である場合、インダクタＬ３１，Ｌ３２に電流が流れないため、インダクタＬ３１，Ｌ３２から磁束が発生しない。インダクタＬ１２，Ｌ２２の各々から発生する磁束は弱められないため、インダクタＬ１２，Ｌ２２の各々のインピーダンスが回復する。その結果、共振電流Ｉａ１，Ｉａ２のゼロクロスタイミングにおいて、スイッチＳｗ５を流れる共振電流Ｉａ１がインダクタＬ１２によって遮断され、スイッチＳｗ１を流れる共振電流Ｉａ２がインダクタＬ２２によって遮断される。スイッチＳｗ１，Ｓｗ５の各々が導通してから非導通となるまでの時間間隔は、スイッチＳｗ４が導通してから非導通となるまでの時間間隔よりも長いため、スイッチＳｗ４が非導通となってからスイッチＳｗ１，Ｓｗ５の各々が非導通となるまでに或る程度の時間間隔を確保することができる。そのため、スイッチＳｗ１，Ｓｗ５の非導通となるタイミングがスイッチＳｗ４よりも遅れるとしても、共振電流Ｉａ１のゼロクロスタイミング以降において、電流が流れていない状態でスイッチＳｗ１，Ｓｗ５を導通から非導通にスイッチングさせることができる。その結果、スイッチング損失を抑制することができる。
　再び図５を参照して、第２半周期においてスイッチＳｗ３に対してＺＣＳ制御が行われ、スイッチＳｗ３が非導通である場合、インダクタＬ３１，Ｌ３２に電流が流れないため、インダクタＬ３１，Ｌ３２から磁束が発生しない。インダクタＬ１２，Ｌ２２の各々から発生する磁束は弱められないため、インダクタＬ１２，Ｌ２２の各々のインピーダンスが回復する。その結果、共振電流Ｉｂ１，Ｉｂ２のゼロクロスタイミングにおいて、スイッチＳｗ２を流れる共振電流Ｉｂ１がインダクタＬ２２によって遮断され、スイッチＳｗ６を流れる共振電流Ｉｂ２がインダクタＬ１２によって遮断される。スイッチＳｗ２，Ｓｗ６の各々が導通してから非導通となるまでの時間間隔は、スイッチＳｗ３が導通してから非導通となるまでの時間間隔よりも長いため、スイッチＳｗ３が非導通となってからスイッチＳｗ２，Ｓｗ６の各々が非導通となるまでに或る程度の時間間隔を確保することができる。そのため、スイッチＳｗ２，Ｓｗ６の非導通となるタイミングがスイッチＳｗ３よりも遅れるとしても、共振電流Ｉｂ１のゼロクロスタイミング以降において、電流が流れていない状態でスイッチＳｗ２，Ｓｗ６を導通から非導通にスイッチングさせることができる。その結果、スイッチング損失を抑制することができる。
　チャージポンプ回路１００によれば、スイッチングロスが低減されるため、電力変換効率を向上させることができる。また、チャージポンプ回路１００に含まれる複数のスイッチの一部の駆動回路はＺＣＳ回路を含まない単純な構成とすることができるため、チャージポンプ回路の製造コストを低減することができる。
　以下では、トランスに含まれる２つのインダクタから発生する磁束が互いに逆となる具体的な構成について、トランスＴｒ１を用いて説明する。図１１，図１２で説明される構成は、トランスＴｒ２および後に図１３において説明されるトランスＴｒ３にも適用可能である。
　図１１は、トランスＴｒ１に含まれる２つのインダクタＬ１２，Ｌ３１から発生する磁束が互いに逆となる構成の一例を示す図である。図１１に示されるように、インダクタＬ１２の巻き数は、インダクタＬ３１の巻き数と同じである。インダクタＬ１２を通過する電流の方向は、インダクタＬ３１を通過する電流の方向と同じである。インダクタＬ１２の巻き方向は、インダクタＬ３１の巻き方向と同じである。
　図１２は、トランスＴｒ１に含まれる２つのインダクタＬ１２，Ｌ３１から発生する磁束が互いに逆となる構成の他の例を示す図である。図１２に示されるように、インダクタＬ１２の巻き数は、インダクタＬ３１の巻き数と同じである。インダクタＬ１２を通過する電流の方向は、インダクタＬ３１を通過する電流の方向と逆である。インダクタＬ１２の巻き方向は、インダクタＬ３１の巻き方向と逆である。なお、インダクタＬ１２の巻き数と、インダクタＬ３１の巻き数とは、数ターンのずれがあってもよい。
　以上、実施の形態１に係るチャージポンプ回路によれば、チャージポンプ回路の電力変換効率を向上させることができる。
　［実施の形態２］
　実施の形態１においては、チャージポンプ回路内に２つのトランスが形成されている場合について説明した。実施の形態２においては、チャージポンプ回路内に１つのトランスが形成される場合について説明する。
　図１３は、実施の形態２に係るチャージポンプ回路２００の回路図である。チャージポンプ回路２００の構成は、図１のチャージポンプ回路１００からインダクタＬ３１，Ｌ３２が除かれ、駆動回路Ｄｒ１，Ｄｒ２にＺＣＳ回路Ｚｃ１，Ｚｃ２がそれぞれ追加され、インダクタＬ１２およびインダクタＬ２２（第２インダクタ）がトランスＴｒ３を形成している点である。スイッチＳｗ１，Ｓｗ２の各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わる。インダクタＬ１２から発生する磁束の方向は、インダクタＬ２２から発生する磁束の方向と逆である。ＺＣＳ制御されないスイッチＳｗ５，Ｓｗ６の各々が導通してから非導通となるまでの時間間隔は、ＺＣＳ制御されるスイッチＳｗ１～Ｓｗ４の各々が導通してから非導通となるまでの時間間隔よりも長くなるように、予め設定される。チャージポンプ回路２００においては、駆動回路Ｄｒ５，Ｄｒ６をＺＣＳ回路を含まない構成とすることができる。これら以外は同様であるため、説明を繰り返さない。
　なお、駆動回路Ｄｒ１，Ｄｒ２に替えて、駆動回路Ｄｒ５，Ｄｒ６の各々にＺＣＳ回路が追加されてもよい。この場合、スイッチＳｗ５，Ｓｗ６の各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わる。ＺＣＳ制御されないスイッチＳｗ１，Ｓｗ２の各々が導通してから非導通となるまでの時間間隔は、ＺＣＳ制御されるスイッチＳｗ３～Ｓｗ６の各々が導通してから非導通となるまでの時間間隔よりも長くなるように、予め設定される。
　図１４は、実施の形態２の変形例１に係るチャージポンプ回路２００Ａの回路図である。チャージポンプ回路２００Ａの構成は、図１のチャージポンプ回路１００からトランスＴｒ２が除かれるとともに、駆動回路Ｄｒ１，Ｄｒ２にＺＣＳ回路Ｚｃ１，Ｚｃ２がそれぞれ追加された構成である。スイッチＳｗ１，Ｓｗ２の各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わる。ＺＣＳ制御されないスイッチＳｗ５，Ｓｗ６の各々が導通してから非導通となるまでの時間間隔は、ＺＣＳ制御されるスイッチＳｗ１～Ｓｗ４の各々が導通してから非導通となるまでの時間間隔よりも長くなるように、予め設定される。これら以外は同様であるため、説明を繰り返さない。
　なお、駆動回路Ｄｒ３，Ｄｒ４に替えて、駆動回路Ｄｒ５，Ｄｒ６の各々にＺＣＳ回路が追加されてもよい。この場合、スイッチＳｗ５，Ｓｗ６の各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わる。ＺＣＳ制御されないスイッチＳｗ３，Ｓｗ４の各々が導通してから非導通となるまでの時間間隔は、ＺＣＳ制御されるスイッチＳｗ１，Ｓｗ２，Ｓｗ５，Ｓｗ６の各々が導通してから非導通となるまでの時間間隔よりも長くなるように、予め設定される。
　図１５は、実施の形態２の変形例２に係るチャージポンプ回路２００Ｂの回路図である。チャージポンプ回路２００Ｂの構成は、図１のチャージポンプ回路１００からトランスＴｒ１が除かれるとともに、駆動回路Ｄｒ５，Ｄｒ６にＺＣＳ回路Ｚｃ５，Ｚｃ６がそれぞれ追加された構成である。スイッチＳｗ５，Ｓｗ６の各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わる。ＺＣＳ制御されないスイッチＳｗ１，Ｓｗ２の各々が導通してから非導通となるまでの時間間隔は、ＺＣＳ制御されるスイッチＳｗ３～Ｓｗ６の各々が導通してから非導通となるまでの時間間隔よりも長くなるように、予め設定される。これら以外は同様であるため、説明を繰り返さない。
　なお、駆動回路Ｄｒ３，Ｄｒ４に替えて、駆動回路Ｄｒ１，Ｄｒ２の各々にＺＣＳ回路が追加されてもよい。この場合、スイッチＳｗ１，Ｓｗ２の各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わる。ＺＣＳ制御されないスイッチＳｗ３，Ｓｗ４の各々が導通してから非導通となるまでの時間間隔は、ＺＣＳ制御されるスイッチＳｗ１，Ｓｗ２，Ｓｗ５，Ｓｗ６の各々が導通してから非導通となるまでの時間間隔よりも長くなるように、予め設定される。
　以上、実施の形態２および変形例１，２に係るチャージポンプ回路によれば、チャージポンプ回路の電力変換効率を向上させることができる。
　［実施の形態３］
　実施の形態１，２においては、２つのＬＣ直列共振回路を含むチャージポンプ回路について説明した。実施の形態３においては、３つのＬＣ直列共振回路を含むチャージポンプ回路について説明する。
　図１６は、実施の形態３に係るチャージポンプ回路３００の回路図である。チャージポンプ回路３００の構成は、図１３のチャージポンプ回路２００にインダクタＬ３１（第３インダクタ）が追加された点である。これら以外は同様であるため、説明を繰り返さない。
　図１６に示されるように、キャパシタＣ３およびインダクタＬ３１は、ＬＣ直列共振回路ＬＣ３を形成している。ＬＣ直列共振回路ＬＣ３の共振周波数は、ＬＣ直列共振回路ＬＣ１，ＬＣ２の各々の共振周波数とほぼ同じである。なお、インダクタＬ１３は、実際の素子に限定されず、たとえば、トランスのリーケージインダクタであってもよい。
　ＬＣ直列共振回路ＬＣ３のインピーダンスは、ＬＣ直列共振回路ＬＣ３の共振周波数において極小となる。そのため、キャパシタＣ３に並列にキャパシタを接続して接続ノードＮ５からＮ６までの信号経路のインピーダンスを低下させる構成よりも、キャパシタＣ３に直列にインダクタＬ３１を接続して当該信号経路のインピーダンスを低下させる構成の方が、キャパシタＣ３の容量を低減することができる。その結果、チャージポンプ回路３００を小型化することができる。
　以上、実施の形態３に係るチャージポンプ回路によれば、チャージポンプ回路を小型化しながら、チャージポンプ回路の電力変換効率を向上させることができる。
　今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わされて実施されることも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　制御回路、１００，２００，２００Ａ，２００Ｂ，３００　チャージポンプ回路、Ｃ１～Ｃ３　キャパシタ、Ｃ１１　入力キャパシタ、Ｃ１２　出力キャパシタ、Ｄｒ１～Ｄｒ１０　駆動回路、Ｉａ１，Ｉａ２，Ｉｂ１，Ｉｂ２　共振電流、Ｉｎ１～Ｉｎ３　オフ遅延時間、Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２，Ｌ３１，Ｌ３２　インダクタ、ＬＣ１～ＬＣ３　直列共振回路、Ｌｄ　負荷、Ｎ１～Ｎ６　接続ノード、Ｐｇ　接地端子、Ｐｏｕｔ　出力端子、Ｐｓ　電源、Ｑ１～Ｑ１０　トランジスタ、Ｓｗ１～Ｓｗ１０　スイッチ、Ｔｒ１～Ｔｒ３　トランス、Ｚｃ１～Ｚｃ６　ＺＣＳ回路。

Claims (14)

  1. 　入力端子と、
    　出力端子と、
    　接地端子と、
    　前記出力端子と前記接地端子との間に接続された出力キャパシタと、
    　前記接地端子に接続された第１スイッチと、
    　前記出力端子と前記接地端子との間において前記第１スイッチと直列に接続された第２スイッチと、
    　前記接地端子に接続された第３スイッチと、
    　前記出力端子と前記接地端子との間において前記第３スイッチと直列に接続された第４スイッチと、
    　前記接地端子に接続された第５スイッチと、
    　前記出力端子と前記接地端子との間において前記第５スイッチと直列に接続された第６スイッチと、
    　前記入力端子に接続された第７スイッチと、
    　前記第７スイッチと前記出力端子との間において直列に接続された第８スイッチ、第９スイッチ、および第１０スイッチと、
    　前記第７スイッチおよび前記第８スイッチの間の第１接続ノードと前記第５スイッチおよび前記第６スイッチの間の第２接続ノードとの間において直列に接続された第１共振回路および第１インダクタと、
    　前記第９スイッチおよび前記第１０スイッチの間の第３接続ノードと前記第１スイッチおよび前記第２スイッチの間の第４接続ノードとの間に接続された第２共振回路と、
    　前記第８スイッチおよび前記第９スイッチの間の第５接続ノードと前記第３スイッチおよび前記第４スイッチの間の第６接続ノードとの間において直列に接続されたキャパシタおよび第２インダクタとを備え、
    　直列に接続された前記第１スイッチおよび前記第２スイッチ、直列に接続された前記第３スイッチおよび前記第４スイッチ、および直列に接続された前記第５スイッチおよび前記第６スイッチは、前記出力端子と前記接地端子との間において互いに並列に接続され、
    　前記第１インダクタおよび前記第２インダクタは、第１トランスを形成し、
    　前記第１インダクタから発生する磁束の方向は、前記第２インダクタから発生する磁束の方向と逆である、チャージポンプ回路。
  2. 　前記第１インダクタの巻き数は、前記第２インダクタの巻き数と同じであり、
    　前記第１インダクタを通過する電流の方向は、前記第２インダクタを通過する電流の方向と同じであり、
    　前記第１インダクタの巻き方向は、前記第２インダクタの巻き方向と同じである、請求項１に記載のチャージポンプ回路。
  3. 　前記第１インダクタの巻き数は、前記第２インダクタの巻き数と同じであり、
    　前記第１インダクタを通過する電流の方向は、前記第２インダクタを通過する電流の方向と逆であり、
    　前記第１インダクタの巻き方向は、前記第２インダクタの巻き方向と逆である、請求項１に記載のチャージポンプ回路。
  4. 　前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチの各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わり、
    　前記第５スイッチおよび前記第６スイッチの各々が導通してから非導通となるまでの時間間隔は、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチの各々が導通してから非導通となるまでの時間間隔よりも長い、請求項１～３のいずれか１項に記載のチャージポンプ回路。
  5. 　前記第１スイッチ、前記第２スイッチ、前記第５スイッチ、および前記第６スイッチの各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わり、
    　前記第３スイッチおよび前記第４スイッチの各々が導通してから非導通となるまでの時間間隔は、前記第１スイッチ、前記第２スイッチ、前記第５スイッチ、および前記第６スイッチの各々が導通してから非導通となるまでの時間間隔よりも長い、請求項１～３のいずれか１項に記載のチャージポンプ回路。
  6. 　前記第２共振回路および前記第４接続ノードの間に接続された第３インダクタと、
    　前記第２インダクタおよび前記第６接続ノードの間に接続された第４インダクタとをさらに備え、
    　前記第３インダクタおよび前記第４インダクタは、第２トランスを形成し、
    　前記第３インダクタから発生する磁束の方向は、前記第４インダクタから発生する磁束の方向と逆である、請求項１～３のいずれかに記載のチャージポンプ回路。
  7. 　前記第３スイッチおよび前記第４スイッチの各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わり、
    　前記第１スイッチ、前記第２スイッチ、前記第５スイッチ、および前記第６スイッチの各々が導通してから非導通となるまでの時間間隔は、前記第３スイッチおよび前記第４スイッチの各々が導通してから非導通となるまでの時間間隔よりも長い、請求項６に記載のチャージポンプ回路。
  8. 　入力端子と、
    　出力端子と、
    　接地端子と、
    　前記出力端子と前記接地端子との間に接続された出力キャパシタと、
    　前記接地端子に接続された第１スイッチと、
    　前記出力端子と前記接地端子との間において前記第１スイッチと直列に接続された第２スイッチと、
    　前記接地端子に接続された第３スイッチと、
    　前記出力端子と前記接地端子との間において前記第３スイッチと直列に接続された第４スイッチと、
    　前記接地端子に接続された第５スイッチと、
    　前記出力端子と前記接地端子との間において前記第５スイッチと直列に接続された第６スイッチと、
    　前記入力端子に接続された第７スイッチと、
    　前記第７スイッチと前記出力端子との間において直列に接続された第８スイッチ、第９スイッチ、および第１０スイッチと、
    　前記第７スイッチおよび前記第８スイッチの間の第１接続ノードと前記第５スイッチおよび前記第６スイッチの間の第２接続ノードとの間に接続された第１共振回路と、
    　前記第９スイッチおよび前記第１０スイッチの間の第３接続ノードと前記第１スイッチおよび前記第２スイッチの間の第４接続ノードとの間において直列に接続された第２共振回路および第１インダクタと、
    　前記第８スイッチおよび前記第９スイッチの間の第５接続ノードと前記第３スイッチおよび前記第４スイッチの間の第６接続ノードとの間において直列に接続されたキャパシタおよび第２インダクタとを備え、
    　直列に接続された前記第１スイッチおよび前記第２スイッチ、直列に接続された前記第３スイッチおよび前記第４スイッチ、および直列に接続された前記第５スイッチおよび前記第６スイッチは、前記出力端子と前記接地端子との間において互いに並列に接続され、
    　前記第１インダクタおよび前記第２インダクタは、トランスを形成し、
    　前記第１インダクタから発生する磁束の方向は、前記第２インダクタから発生する磁束の方向と逆である、チャージポンプ回路。
  9. 　前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、および前記第６スイッチの各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わり、
    　前記第１スイッチおよび前記第２スイッチの各々が導通してから非導通となるまでの時間間隔は、前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、および前記第６スイッチの各々が導通してから非導通となるまでの時間間隔よりも長い、請求項８に記載のチャージポンプ回路。
  10. 　前記第１スイッチ、前記第２スイッチ、前記第５スイッチ、および前記第６スイッチの各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わり、
    　前記第３スイッチおよび前記第４スイッチの各々が導通してから非導通となるまでの時間間隔は、前記第１スイッチ、前記第２スイッチ、前記第５スイッチ、および前記第６スイッチの各々が導通してから非導通となるまでの時間間隔よりも長い、請求項８に記載のチャージポンプ回路。
  11. 　入力端子と、
    　出力端子と、
    　接地端子と、
    　前記出力端子と前記接地端子との間に接続された出力キャパシタと、
    　前記接地端子に接続された第１スイッチと、
    　前記出力端子と前記接地端子との間において前記第１スイッチと直列に接続された第２スイッチと、
    　前記接地端子に接続された第３スイッチと、
    　前記出力端子と前記接地端子との間において前記第３スイッチと直列に接続された第４スイッチと、
    　前記接地端子に接続された第５スイッチと、
    　前記出力端子と前記接地端子との間において前記第５スイッチと直列に接続された第６スイッチと、
    　前記入力端子に接続された第７スイッチと、
    　前記第７スイッチと前記出力端子との間において直列に接続された第８スイッチ、第９スイッチ、および第１０スイッチと、
    　前記第７スイッチおよび前記第８スイッチの間の第１接続ノードと前記第５スイッチおよび前記第６スイッチの間の第２接続ノードとの間において直列に接続された第１共振回路および第１インダクタと、
    　前記第９スイッチおよび前記第１０スイッチの間の第３接続ノードと前記第１スイッチおよび前記第２スイッチの間の第４接続ノードとの間において直列に接続された第２共振回路および第２インダクタと、
    　前記第８スイッチおよび前記第９スイッチの間の第５接続ノードと前記第３スイッチおよび前記第４スイッチの間の第６接続ノードとの間に接続されたキャパシタとを備え、
    　直列に接続された前記第１スイッチおよび前記第２スイッチ、直列に接続された前記第３スイッチおよび前記第４スイッチ、および直列に接続された前記第５スイッチおよび前記第６スイッチは、前記出力端子と前記接地端子との間において互いに並列に接続され、
    　前記第１インダクタおよび前記第２インダクタは、トランスを形成し、
    　前記第１インダクタから発生する磁束の方向は、前記第２インダクタから発生する磁束の方向と逆である、チャージポンプ回路。
  12. 　前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、および前記第６スイッチの各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わり、
    　前記第１スイッチおよび前記第２スイッチの各々が導通してから非導通となるまでの時間間隔は、前記第３スイッチ、前記第４スイッチ、前記第５スイッチ、および前記第６スイッチの各々が導通してから非導通となるまでの時間間隔よりも長い、請求項１１に記載のチャージポンプ回路。
  13. 　前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチの各々は、導通状態の場合に当該スイッチを流れる電流が０となるタイミングにおいて非導通に切り替わり、
    　前記第５スイッチおよび前記第６スイッチの各々が導通してから非導通となるまでの時間間隔は、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、および前記第４スイッチの各々が導通してから非導通となるまでの時間間隔よりも長い、請求項１１に記載のチャージポンプ回路。
  14. 　前記キャパシタと前記第６接続ノードとの間に接続された第３インダクタをさらに備え、
    　前記キャパシタおよび前記第３インダクタは、共振回路を形成する、請求項１１～１３のいずれか１項に記載のチャージポンプ回路。
PCT/JP2021/032818 2020-11-19 2021-09-07 チャージポンプ回路 WO2022107424A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-192311 2020-11-19
JP2020192311 2020-11-19

Publications (1)

Publication Number Publication Date
WO2022107424A1 true WO2022107424A1 (ja) 2022-05-27

Family

ID=81708670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/032818 WO2022107424A1 (ja) 2020-11-19 2021-09-07 チャージポンプ回路

Country Status (1)

Country Link
WO (1) WO2022107424A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262619A (ja) * 2005-03-17 2006-09-28 Mitsubishi Electric Corp スイッチドキャパシタ形ｄｃ／ｄｃコンバータ装置
JP2011004557A (ja) * 2009-06-22 2011-01-06 Mitsubishi Electric Corp Ｄｃ／ｄｃ電力変換装置
US20130163302A1 (en) * 2011-12-23 2013-06-27 Abb Inc. Dc-dc converter systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006262619A (ja) * 2005-03-17 2006-09-28 Mitsubishi Electric Corp スイッチドキャパシタ形ｄｃ／ｄｃコンバータ装置
JP2011004557A (ja) * 2009-06-22 2011-01-06 Mitsubishi Electric Corp Ｄｃ／ｄｃ電力変換装置
US20130163302A1 (en) * 2011-12-23 2013-06-27 Abb Inc. Dc-dc converter systems

Similar Documents

Publication Publication Date Title
JP5930560B1 (ja) 高周波絶縁ゲートドライバ回路、及びゲート回路駆動方法
WO2017038294A1 (ja) Ｄｃ－ｄｃコンバータ
JPH09117141A (ja) コンバータ
CN111492568B (zh) 交错式llc谐振变换器
CN104104224A (zh) 有源缓冲器拓扑
JP4391496B2 (ja) Ｄｃ−ｄｃコンバータ
JP6256631B2 (ja) 電力変換装置
WO2019039488A1 (ja) コンバータ
JP6202211B2 (ja) 電力変換装置
US7466168B1 (en) Floating gate drive circuits
WO2022107424A1 (ja) チャージポンプ回路
TWI729814B (zh) 驅動方法及其驅動裝置
JP6165889B2 (ja) スイッチ・モードドライブ回路
US9270180B2 (en) DC-DC converter with adaptive minimum on-time
CN111869076B (zh) 直流电压变换电路以及电源装置
US20040264217A1 (en) Level shifted drive for clamp device
KR102413600B1 (ko) 자기구동 동기 스위치를 이용한 비절연 고전압 출력 dc-dc 컨버터
JP2009065741A (ja) Ｄｃ−ｄｃコンバータ
JP6394823B2 (ja) 電力変換装置
WO2022124071A1 (ja) 双方向チョッパ回路
JP5320816B2 (ja) 電力変換回路
JP2000217349A (ja) ゲ―トクランプ端子付き同期整流器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21894299

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21894299

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP