WO2022103200A1 - 발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이 장치 - Google Patents

발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2022103200A1
WO2022103200A1 PCT/KR2021/016539 KR2021016539W WO2022103200A1 WO 2022103200 A1 WO2022103200 A1 WO 2022103200A1 KR 2021016539 W KR2021016539 W KR 2021016539W WO 2022103200 A1 WO2022103200 A1 WO 2022103200A1
Authority
WO
WIPO (PCT)
Prior art keywords
molding
layer
molding layer
circuit board
light emitting
Prior art date
Application number
PCT/KR2021/016539
Other languages
English (en)
French (fr)
Inventor
박재현
홍승식
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to EP21892367.0A priority Critical patent/EP4246583A1/en
Priority to CN202180070065.1A priority patent/CN116325169A/zh
Priority to JP2023523632A priority patent/JP2023548679A/ja
Priority to KR1020237021977A priority patent/KR20230117587A/ko
Publication of WO2022103200A1 publication Critical patent/WO2022103200A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

본 개시의 일 실시예에 따른 발광 모듈은, 회로 기판, 상기 회로 기판 상에 배열된 복수의 유닛 픽셀 및 상기 복수의 유닛 픽셀을 덮는 몰딩부를 포함한다. 상기 몰딩부는 상기 유닛 픽셀들 각각을 적어도 부분적으로 덮는 제1 몰딩층, 및 상기 제1 몰딩층을 덮는 제2 몰딩층을 포함한다. 또한, 안티-글래어층이 상기 몰딩부 상에 배치될 수 있다.

Description

발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이 장치
본 발명은 발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이 장치에 관한 것으로, 더욱 상세하게는 복수의 유닛 픽셀을 감싸는 몰딩부를 포함하는 발광 모듈에 관한 것이다.
발광소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로LED가 평면상에 배열되고, 하나의 기판 상에 수많은 개수의 마이크로LED가 실장된다. 그런데 마이크로LED는 200㎛ 이하 나아가 100㎛ 이하로 매우 작아, 회로 기판에 전사하는 데 어려움이 있다. 또한, 작은 크기의 발광 다이오드를 회로 기판에 실장한 후, 광학적 왜곡이나 휘도의 손실없이 발광 다이오드를 물리적으로 보호하기도 어렵다. 나아가, 발광 다이오드를 보호함과 아울러 디스플레이 장치의 화질 향상을 도모할 수 있는 기술이 요구된다.
본 발명이 해결하고자 하는 과제는, 회로 기판에 의해 초래될 수 있는 색감 차를 완화하고 휘도 손실을 최소화할 수 있도록 개선된 구조를 갖는 발광 모듈 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 내구성을 강화할 수 있는 발광 모듈 및 그것을 제조하는 방법을 제공하는 것이다.
일 실시예에 따른 발광 모듈은, 회로 기판, 상기 회로 기판 상에 배열된 복수의 유닛 픽셀, 상기 복수의 유닛 픽셀을 덮는 몰딩부를 포함한다. 상기 몰딩부는 상기 유닛 픽셀들 각각을 적어도 부분적으로 덮는 제1 몰딩층, 및 상기 제1 몰딩층을 덮는 제2 몰딩층을 포함한다. 나아가, 상기 발광 모듈은 상기 몰딩부 상에 배치된 안티-글래어층을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 몰딩층은 흑색 몰딩층을 포함할 수 있으며, 상기 제2 몰딩층은 투명 몰딩층을 포함할 수 있다. 다른 실시예에 있어서, 상기 제1 몰딩층은 투명 몰딩층을 포함할 수 있고, 상기 제2 몰딩층은 흑색 몰딩층을 포함할 수 있다.
상기 제1 몰딩층은 상기 유닛 픽셀들 각각의 측면 및 상면을 덮을 수 있으며, 상기 제2 몰딩층은 상기 제1 몰딩층 상부에 배치될 수 있다.
상기 제1 몰딩층은 상기 유닛 픽셀의 측면을 적어도 부분적으로 덮을 수 있으며, 상기 제2 몰딩층은 상기 제1 몰딩층을 덮을 수 있다. 나아가, 상기 제1 몰딩층은 상기 유닛 픽셀들 사이의 영역에서 오목한 형상을 가질 수 있다.
더욱이, 상기 제2 몰딩층의 일부는 유닛 픽셀들 사이의 영역 내에 위치할 수 있다.
일 실시예에 있어서, 상기 제1 몰딩층은 상기 유닛 픽셀들의 상면을 덮을 수 있으며, 상기 유닛 픽셀들 상에 위치하는 제1 몰딩층은 볼록한 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제2 몰딩층의 상면 프로파일은 상기 회로 기판의 프로파일과 무관하게 실질적으로 평평할 수 있다. 다른 실시예에 있어서, 상기 제2 몰딩층의 상면 프로파일은 상기 회로 기판의 프로파일과 실질적으로 동일할 수 있다.
일 실시예에서, 상기 회로 기판의 상면은 비평면일 수 있으며, 상기 제1 몰딩층 및 제2 몰딩층은 각각 평평한 상면을 가질 수 있다.
상기 발광 모듈은 상기 몰딩부와 상기 안티-글래어층 사이에 배치된 반사방지층을 더 포함할 수 있다.
상기 발광 모듈 상기 몰딩부와 상기 안티-글래어층 사이에 배치된 경도강화층을 더 포함할 수 있다.
본 개시의 일 실시예에 따른 발광 모듈 제조 방법은, 회로 기판 상에 복수의 유닛 픽셀을 실장하고, 상기 회로 기판 상에 상기 복수의 유닛 픽셀을 덮는 몰딩부를 형성하는 것을 포함한다. 상기 몰딩부는 상기 유닛 픽셀들 각각을 적어도 부분적으로 덮는 제1 몰딩층, 및 상기 제1 몰딩층을 덮는 제2 몰딩층을 포함한다. 나아가, 상기 몰딩부 상에 안티-글래어층이 형성될 수 있다.
상기 발광 모듈 제조 방법은 상기 안티-글래어층, 상기 몰딩부, 및 상기 회로 기판의 가장자리를 커팅하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 몰딩부를 형성하는 것은, 제1 몰딩액을 도포하고 가경화하여 가경화된 제1 몰딩층을 형성하고, 상기 가경화된 제1 몰딩층 상에 플레이트를 배치하여 상기 가경화된 제1 몰딩층에 압력을 가하고, 상기 플레이트를 상기 가경화된 제1 몰딩층으로부터 제거하고, 상기 가경화된 제1 몰딩층 상에 제2 몰딩액을 도포하고 가경화하여 가경화된 제2 몰딩층을 형성하고, 상기 가경화된 제2 몰딩층 상에 플레이트를 배치하여 상기 가경화된 제2 몰딩층에 압력을 가하고, 상기 제1 몰딩층 및 상기 제2 몰딩층을 자외선으로 경화시키는 것을 포함할 수 있다.
상기 제1 몰딩액은 상기 회로 기판의 중앙부에 도포된 제1 부분, 및 상기 제1 부분에서 상기 회로 기판의 모서리들로 연장되는 제2 부분들을 갖도록 도포될 수 있다.
또한, 상기 제2 몰딩액은 상기 회로 기판의 중앙부에 도포된 제1 부분, 및 상기 제1 부분에서 상기 회로 기판의 모서리들로 연장되는 제2 부분들을 갖도록 도포될 수 있다.
상기 제2 부분들의 끝단들은 각각 상기 회로 기판의 모서리들로부터 이격될 수 있다.
다른 실시예에 있어서, 상기 몰딩부를 형성하는 것은, 상기 회로 기판 상에 잉크젯 기술을 이용하여 제1 몰딩액을 분사하여 제1 몰딩층을 형성하고, 상기 제1 몰딩층 상에 제2 몰딩액을 분사하여 제2 몰딩층을 형성하는 것을 포함할 수 있다.
일 실시예에서, 상기 1 몰딩층은 흑색 몰딩층으로 형성될 수 있으며, 상기 제2 몰딩층은 투명 몰딩층으로 형성될 수 있다. 다른 실시예에서, 상기 1 몰딩층은 투명 몰딩층으로 형성될 수 있으며, 상기 제2 몰딩층은 흑색 몰딩층으로 형성될 수 있다.
상기 발광 모듈 제조 방법은, 상기 안티-글래어층을 형성하기 전에, 상기 몰딩부 상에 반사 방지층을 형성하는 것을 더 포함할 수 있다.
상기 발광 모듈 제조 방법은, 상기 안티-글래어층을 형성하기 전에, 경도강화층을 형성하는 것을 더 포함할 수 있다.
본 개시의 일 실시예에 따른 디스플레이 장치는, 패널 기판 및 상기 패널 기판 상에 배열된 복수의 발광 모듈을 포함한다. 상기 발광 모듈은 각각, 회로 기판, 상기 회로 기판 상에 배열된 복수의 유닛 픽셀, 및 상기 복수의 유닛 픽셀을 덮는 몰딩부를 포함한다. 상기 몰딩부는 상기 유닛 픽셀들 각각을 적어도 부분적으로 덮는 제1 몰딩층, 및 상기 제1 몰딩층을 덮는 제2 몰딩층을 포함할 수 있다. 나아가, 상기 발광 모듈들은 각각 상기 몰딩부 상에 배치된 안티-글래어층을 포함할 수 있다.
본 발명의 실시예들에 따르면, 복수의 유닛 픽셀을 감싸도록 흑색 몰딩층과 투명몰딩층을 포함하는 몰딩부를 회로 기판 상에 배치하여 색감 차를 개선하고 휘도 손실을 최소화하는 발광 모듈이 제공될 수 있다.
또한, 본 발명의 다른 실시예들에 따르면, 복수의 유닛 픽셀을 감싸는 몰딩부 상에 경도강화층을 배치하여 표면 경도가 향상된 발광 모듈이 제공될 수 있다.
도 1A는 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 1B는 도 1A의 절취선 A-A'을 따라 취해진 개략적인 단면도이다.
도 2A는 일 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 평면도이다.
도 2B는 도 2A의 절취선 B-B'을 따라 취해진 개략적인 단면도이다.
도 3A는 본 개시의 또 다른 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 3B는 본 개시의 또 다른 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 4는 본 개시의 또 다른 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 5는 본 개시의 또 다른 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 6은 본 개시의 또 다른 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 7A 내지 7G는 일 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 8은 일 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 평면도이다.
도 9A 내지 9H는 본 개시의 또 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 10A 내지 10H는 본 개시의 또 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 11은 발광 모듈 제조 공정에서 생성될 수 있는 몰딩부의 측면 형상을 설명하기 위한 개략적인 단면도이다.
도 12A 내지 도 12E는 본 개시의 또 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 13A, 도 13B, 및 도 13C는 본 개시의 다양한 유닛 픽셀을 설명하기 위한 개략적인 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1A는 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이고, 도 1B는 도 1A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 1A 및 도 1B를 참조하면, 디스플레이 장치(1000)는 패널 기판(200) 및 복수의 발광 모듈(100)을 포함할 수 있다. 각각의 발광 모듈(100)은 복수의 유닛 픽셀(10)을 포함할 수 있다.
디스플레이 장치(1000)는, 특별히 한정되는 것은 아니나, 마이크로 LED TV, 스마트 워치, VR 헤드셋과 같은 VR 디스플레이 장치, 또는 증강 현실 안경과 같은 AR 디스플레이 장치를 포함할 수 있다.
상기 패널 기판(200)은 PI(Polyimide), FR4, 유리(glass) 등의 재질로 형성될 수 있으며, 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에 있어서, 상기 패널 기판(200)은 내부에 배선 및 저항을 포함할 수 있다. 다른 실시예에서, 상기 패널 기판(200)은 배선, 트랜지스터 및 커패시터 등을 포함할 수 있다. 또한, 상기 패널 기판(200)은 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
복수의 발광 모듈(100)이 패널 기판(200) 상에 정렬될 수 있다. 발광 모듈들(100)은 서로 간격을 두고 배치될 수도 있고, 서로 밀착되도록 배치될 수도 있다. 발광 모듈들(100) 사이의 간격은 후술하는 유닛 픽셀들(10) 사이의 간격을 고려하여 설정될 수 있다. 예를 들어, 인접한 발광 모듈들(100) 내에 각각 배치된 두 개의 인접한 유닛 픽셀들(10) 사이의 간격은 하나의 발광 모듈(100) 내의 유닛 픽셀들(10) 사이의 간격과 실질적으로 동일할 수 있다. 그러나 본 개시가 반드시 이에 한정되는 것은 아니다. 발광 모듈(100)에 대해서는 도 2A 및 도 2B를 참조하여 상세히 설명한다.
도 2A는 본 발명의 일 실시예에 따른 하나의 발광 모듈(100)을 도시한 평면도이고, 도 2B는 도 2A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 2A 및 도 2B를 참조하면, 일 실시예에 따른 발광 모듈(100)은 회로 기판(101), 복수의 유닛 픽셀(10), 몰딩부(103), 및 안티-글래어층(109)을 포함할 수 있다. 상기 몰딩부(103)는 제1 몰딩층(103a) 및 제2 몰딩층(103b)을 포함할 수 있다.
상기 회로 기판(101)은 상기 패널 기판(200)과 상기 복수의 유닛 픽셀(10)을 전기적으로 연결하기 위한 회로를 가질 수 있다. 상기 회로 기판(101) 내의 회로는 다층 구조로 형성될 수 있다. 또한, 상기 회로 기판(101)은 상기 복수의 유닛 픽셀(10)을 수동 매트릭스 구동 방식으로 구동하기 위한 수동 회로 또는 능동 매트릭스 구동 방식으로 구동하기 위한 능동 회로를 포함할 수도 있다. 상기 회로 기판(101)은 표면에 노출된 패드들을 가질 수 있으며, 상기 복수의 유닛 픽셀(10)은 본딩재를 통해 상기 회로 기판(101)의 패드들에 본딩될 수 있다. 또한 상기 회로 기판(101)은 디스플레이 장치에 적합한 흑색 회로 기판(101)일 수 있다.
상기 복수의 유닛 픽셀(10)은 상기 회로 기판(101) 상에 배열된다. 상기 복수의 유닛 픽셀(10)은 각각 적색광, 녹색광, 청색광을 방출하는 복수의 발광 소자들을 포함할 수 있다. 발광 소자들은 각각 서브 픽셀에 대응할 수 있다. 일 실시예에 있어서, 상기 유닛 픽셀(10)은 서로 동일 평면에 배열된 적어도 3개의 발광 소자들을 포함할 수 있다. 일 예로, 도 13A에 도시한 바와 같이, 유닛 픽셀(10a)은 투명 기판(11) 상에 서로 이격되어 배치된 적어도 3개의 발광 소자들(13a, 13b, 13c)을 포함할 수 있으며, 투명 기판(11)을 통해 광을 방출할 수 있도록 상기 투명 기판(11)과 함께 발광소자들(13a, 13b, 13c)이 회로 기판(101) 상에 배치될 수 있다. 또 다른 예에 있어서, 도 13B에 도시한 바와 같이, 상기 복수의 유닛 픽셀(10b)은 각각 서로 이격된 적어도 3개의 발광 소자들(13a, 13b, 13c)을 포함할 수 있다. 유닛 픽셀(10c)은 앞서 설명한 투명 기판(11) 없이 회로 기판(101) 상에 배열된 발광 소자들(13a, 13b, 13c)을 포함할 수 있다. 즉, 회로 기판(101) 상에 서로 인접하여 배치된 적어도 3개의 발광 소자들(13a, 13b, 13c)이 하나의 유닛 픽셀(10)을 구성할 수 있다.
다른 실시예에 있어서, 상기 복수의 유닛 픽셀(10c)은 각각 수직 방향으로 적층된 제1 LED적층(23a), 제2 LED적층(23b), 및 제3 LED적층(23c)을 포함할 수 있다. 제1 LED적층(23a), 제2 LED적층(23b), 및 제3 LED적층(23c)이 각각 서브 픽셀을 구성할 수 있다. 도 13C에 도시된 바와 같이, 유닛 픽셀(10c)은 투명 기판(21) 상에 수직으로 적층된 제1, 제2, 및 제3 LED 적층들(23a, 23b, 23c)을 포함할 수 있다. 제1, 제2, 및 제3 LED 적층들(23a, 23b, 23c)은 투명 기판(21)을 통해 광을 방출할 수 있도록 투명 기판(21)과 함께 회로 기판(101) 상에 배치될 수 있다.
상기 복수의 유닛 픽셀(10)은 상기 회로 기판(101) 상에 매트릭스 형태로 배열될 수 있다. 상기 복수의 유닛 픽셀(10)은 도 2A에 도시한 바와 같이 4x4로 배열될 수 있으나, 이에 한정되는 것은 아니며, 2x2, 3x3, 5x5 등 다양한 행렬(nxm, n=1,2,3,4,‥, m=1,2,3,4,‥)로 배열될 수 있다.
상기 몰딩부(103)는 복수개의 몰딩층(103a, 103b)을 포함할 수 있으며, 상기 복수개의 몰딩층(103a, 103b)의 수는 제한하지 않는다. 상기 복수개의 몰딩층(103a, 103b)은 서로 다른 색을 가질 수 있으며, 적어도 2 종의 물질로 구성될 수 있다.
상기 제1 몰딩층(103a)은 상기 복수의 유닛 픽셀(10)을 덮도록 상기 회로 기판(101) 상에 배치될 수 있다. 구체적으로, 상기 제1 몰딩층(103a)은 상기 회로 기판(101) 표면을 접할 수 있고, 상기 복수의 유닛 픽셀(10)의 하면, 측면 및 상면을 덮을 수 있다. 상기 제1 몰딩층(103a)은 평평한 상면을 가질 수 있다. 일 실시예에서, 회로 기판(101)은 휘어지거나 뒤틀릴 수 있으며, 이에 따라, 그 표면이 평평하지 않을 수 있다. 이 경우에도, 제1 몰딩층(103a)은 회로 기판(101)의 평탄도에 영향을 받지 않고 평평한 상면을 가질 수 있다. 다시 말해, 제1 몰딩층(103a)은 회로 기판(101)의 상면 왜곡을 흡수하여 평평한 상면을 제공한다. 따라서, 제1 몰딩층(103a)은 국부적으로 두꺼운 부분과 얇은 부분을 포함할 수 있으며, 제1 몰딩층(103a) 상면 프로파일은 회로 기판(101)의 상면 프로파일과 다를 수 있다.
상기 제2 몰딩층(103b)은 상기 제1 몰딩층(103a)의 상면을 덮을 수 있으며, 평평한 상면을 가질 수 있다. 제2 몰딩층(103b)은 대체로 균일한 두께를 가질 수 있다. 제1 몰딩층(103a)과 제2 몰딩층(103a)의 측면은 서로 나란할 수 있으며, 이들 측면들은 또한 기판(101)의 측면과 나란할 수 있다.
상기 제1 몰딩층(103a) 및 제2 몰딩층(103b)을 포함하는 몰딩부(103)는 자외선 경화 수지를 이용하여 형성될 수 있다. 자외선 경화 수지를 이용함으로써 열 경화 수지에 비해 몰딩부(103)의 경도를 증가시킬 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 열 경화 수지를 이용하여 몰딩부(103)를 형성할 수도 있다.
상기 몰딩부(103)의 재료는 아크릴계, 실리콘계, 또는 우레탄계 수지를 포함할 수 있다. 상기 몰딩부(103)의 재료는 광 흡수제 또는 염료를 더 포함할 수 있다. 상기 몰딩부(103)의 재료는 투명할 수도 있고, 흑색, 백색 및 회색일 수 있다.
일 실시예에 있어서, 상기 제1 몰딩층(103a)은 흑색 몰딩층으로 형성될 수 있다. 상기 흑색 몰딩층은 상기 회로 기판(101)에 의한 색감 차이를 개선하여 추출되는 광의 균일도를 향상시킬 수 있다. 또한 상기 제1 몰딩층(103a)이 상기 복수의 유닛 픽셀(10)을 감싸고 있어 유닛 픽셀(10)의 측면으로 추출되는 광을 차단시킬 수 있으며, 이에 따라, 좌우 시야각이 감소하며, 인접하는 유닛 픽셀 간의 경계선이 관찰되는 것을 방지할 수 있다.
한편, 상기 제2 몰딩층(103b)은 투명 몰딩층으로 형성될 수 있다. 상기 투명 몰딩층은 디스플레이 장치(1000)의 광학적인 왜곡을 없애 시각적 이미지를 향상시킬 수 있다. 또한, 상기 흑색 몰딩층과 상기 투명 몰딩층을 함께 배치하여 상기 회로 기판(101)에 의한 색감 차를 완화하는 것에 더해 상기 흑색 몰딩층만을 배치할 경우보다 휘도를 향상시킬 수 있다.
본 실시예에 있어서, 제1 몰딩층(103a)이 흑색 몰딩층으로 형성되고, 제2 몰딩층(103b)이 투명 몰딩층으로 형성된 것으로 설명하지만, 본 개시는 이에 한정되는 것은 아니다. 다른 실시예에 있어서, 상기 제1 몰딩층(103a)이 투명 몰딩층으로 형성되고, 상기 제2 몰딩층(103b)이 흑색 몰딩층으로 형성될 수도 있다. 균일한 두께를 갖는 제2 몰딩층(103b)을 흑색 몰딩층으로 형성함으로써 회로 기판(101)에 의한 색감차를 개선할 뿐만 아니라 발광 모듈(100) 내 위치에 따른 휘도 균일성을 개선할 수 있다.
본 실시예에 있어서, 상기 제1 몰딩층(103a)은 복수의 유닛 픽셀(10)의 상면을 덮을 수 있다. 유닛 픽셀(10)의 상면에 위치하는 제1 몰딩층(103a)의 두께는 유닛 픽셀들(10) 사이의 폭보다 작을 수 있다.
안티-글래어층(109)은 상기 몰딩부(103) 상에 배치될 수 있다. 상기 안티-글래어층(109)은 실리카, 멜라민 및 아크릴 등의 미립자를 경화 수지와 혼합하여 빛을 산란시킴으로써 글래어링을 방지할 수 있다. 안티-글래어층(109)은 높은 투과율을 유지하며, 발광 모듈(100) 표면의 명료성 및 부드러움을 개선할 수 있다. 안티-글래어층(109)은 아크릴계, 실리콘계 및 우레탄계 등의 고분자와 함께 실리카, 멜라민 및 아크릴 등의 미립자를 포함할 수 있다. 안티-글래어층(109)의 두께, 미립자의 밀도 및 크기 등을 조절하여 글래어 방지 효과를 조절할 수 있다.
본 실시예에서, 각각의 발광 모듈(100)은 몰딩부(103)를 포함한다. 한편, 상기 몰딩부(103)에 더하여, 상기 패널 기판(200) 상에서 상기 발광 모듈들(100)을 덮는 추가 몰딩부가 배치될 수 있으며, 이에 따라, 발광 모듈들의 경계선이 관찰되는 것을 방지할 수 있다.
도 3A는 본 개시의 또 다른 실시예에 따른 발광 모듈을 도시한 개략적인 단면도이다.
도 3A를 참조하면, 발광 모듈은 회로 기판(101), 복수의 유닛 픽셀(10), 제1 몰딩층(103a), 제2 몰딩층(103b), 및 안티-글래어층(109)을 포함한다. 여기서, 회로 기판(101), 복수의 유닛 픽셀(10), 및 안티-글래어층(109)은 도 2A 및 도 2B를 참조하여 설명한 바와 유사하므로, 중복을 피하기 위해 상세한 설명은 생략한다.
상기 제1 몰딩층(103a)은 유닛 픽셀들(10)의 하면과 측면을 덮도록 배치될 수 있다. 유닛 픽셀들(10)의 상면에는 제1 몰딩층(103a)이 배치되지 않으며, 이에 따라, 유닛 픽셀들의 휘도를 증가시킬 수 있다. 한편, 상기 제1 몰딩층(103a)은 유닛 픽셀들(10) 사이에서 오목한 표면을 가질 수 있다. 상기 제1 몰딩층(103a)은 유닛 픽셀(10)에 접하여 측벽을 형성한다. 유닛 픽셀(10)의 측면에 위치하는 제1 몰딩층(103a)은 유닛 픽셀(10)의 하부로 갈수록 더 두꺼운 측벽을 형성한다. 즉, 제1 몰딩층(103a)은 회로 기판(101)에 가까울수록 수평 방향 두께가 증가한다.
제2 몰딩층(103b)은 상기 제1 몰딩층(103a)의 오목한 상면을 따라 배치될 수 있다. 상기 제2 몰딩층(103b)은 제1 몰딩층(103a)에 비해 더 많은 양으로 형성될 수 있으며, 제1 몰딩층(103a)에 비해 더 평평한 상면을 가질 수 있다.
상기 제1 몰딩층(103a)은 흑색 몰딩층으로 형성될 수 있고, 상기 제2 몰딩층(103b)은 투명 몰딩층으로 형성될 수 있다. 이에 따라, 제1 몰딩층(103a)은 유닛 픽셀(10)의 상부 영역에서 측면 방향으로 방출되는 광을 차단하지 않고, 단지 유닛 픽셀(10)의 하부 영역에서 측면으로 방출되는 광을 차단할 수 있다. 이에 따라, 유닛 픽셀들(10) 사이의 광 간섭이 발생하는 것을 효율적으로 방지하면서, 유닛 픽셀(10)에서 방출되는 광의 휘도 및 지향각을 증가시킬 수 있다.
그러나, 본 개시는 이에 한정되는 것은 아니며, 상기 제1 몰딩층(103a)이 투명 몰딩층으로 형성되고, 상기 제2 몰딩층(103b)이 흑색 몰딩층으로 형성될 수도 있다. 이에 따라, 유닛 픽셀들(10)의 측면으로 방출되는 광을 대부분 차단할 수 있다.
상기 제1 몰딩층(103a) 및 제2 몰딩층(103b)은 회로 기판(101)의 위치에 상관없이 유닛 픽셀(10)의 측면 및 상면을 동일한 형상으로 덮을 수 있다. 예를 들어, 회로 기판(101)이 휘어지거나 뒤틀려 있어 유닛 픽셀들(10)이 서로 다른 높이에 배치되더라도, 제1 몰딩층(103a) 및 제2 몰딩층(103b)은 각각의 유닛 픽셀(10)의 측면 및 상면을 실질적으로 동일하게 덮을 수 있다. 즉, 제1 몰딩층(103a) 및 제2 몰딩층(103b)은 회로 기판(101)의 비평면을 따라 형성될 수 있으며, 따라서, 제2 몰딩층(103b)의 상면은 회로 기판(101)의 상면과 같은 형상으로 형성될 수 있다. 특히, 제2 몰딩층(103b)의 상면 프로파일은 회로 기판(101)의 상면 프로파일과 실질적으로 동일할 수 있다.
도 3B는 본 개시의 또 다른 실시예에 따른 발광 모듈을 설명하기 위한 개략적인 단면도이다.
도 3B를 참조하면, 본 실시예에 따른 발광 모듈은 도 3A를 참조하여 설명한 발광 모듈과 대체로 유사하나, 제1 몰딩층(103a)이 유닛 픽셀들(10)의 상면을 덮는 것에 차이가 있다. 즉, 제1 몰딩층(103a)은 유닛 픽셀들(10)의 상면, 측면, 및 하면을 덮을 수 있다. 다만, 제1 몰딩층(103a)은 유닛 픽셀들(10) 사이의 영역에서 오목한 표면을 가질 수 있으며, 유닛 픽셀들(10) 상에서 볼록한 표면을 가질 수 있다. 제2 몰딩층(103b)은 제1 몰딩층(103a)을 덮으며, 제1 몰딩층(103b)의 상면에 비해 평평한 상면을 가질 수 있다.
본 실시예에서도, 제1 몰딩층(103a) 및 제2 몰딩층(103b)은 도 3A를 참조하여 설명한 바와 같이, 회로 기판(101)의 비평탄면을 따라 형성될 수 있다. 따라서, 유닛 픽셀들(10) 상에는 실질적으로 동일한 양의 제1 몰딩층(103a)이 배치될 수 있으며, 제2 몰딩층(103b)의 상면은 회로 기판(101)의 비평탄면을 따라 회로 기판(101)의 상면과 같은 형상으로 형성될 수 있다.
도 4는 본 개시의 또 다른 실시예에 따른 발광 모듈을 도시한 개략적인 단면도이다.
도 4를 참조하면, 본 실시예에 따른 발광 모듈은 회로 기판(101), 복수의 유닛 픽셀(10), 제1 몰딩층(103a), 제2 몰딩층(103b), 및 안티-글래어층(109)을 포함할 수 있다. 본 실시예에 따른 발광 모듈은 도 2A 및 도 2B를 참조하여 앞서 설명한 발광 모듈과 대체로 유사하므로, 중복을 피하기 위해 이하에서는 차이점에 대해 설명한다.
본 실시예에서, 상기 제1 몰딩층(103a)은 유닛 픽셀들(10)의 하면 및 측면을 둘러싸고 배치될 수 있다. 다만, 상기 제1 몰딩층(103a)은 복수의 유닛 픽셀(10)의 상면이 노출되도록 상기 회로 기판(101) 상에 형성될 수 있다. 상기 제1 몰딩층(103a)은 평평한 상면을 가질 수 있고, 제1 몰딩층(103a)의 상면은 유닛 픽셀들(10)의 상면과 나란할 수 있다. 제2 몰딩층(103b)은 제1 몰딩층(103a) 상에 배치되며, 유닛 픽셀들(10)의 상면에 접할 수 있다.
상기 제1 몰딩층(103a)은 흑색 몰딩층으로 형성될 수 있고, 상기 제2 몰딩층(103b)은 투명 몰딩층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 상기 제1 몰딩층(103a)이 투명 몰딩층으로 형성되고, 상기 제2 몰딩층(103b)이 흑색 몰딩층으로 형성될 수도 있다.
도 5는 본 개시의 또 다른 실시예에 따른 발광 모듈을 도시한 개략적인 단면도이다.
도 5를 참조하면, 본 실시예에 따른 발광 모듈은 도 2A 및 도 2B를 참조하여 설명한 발광 모듈과 대체로 유사하나, 제2 몰딩층(103b)과 안티-글래어층(109) 사이에 반사방지층(105)을 더 포함하는 것에 차이가 있다.
반사 방지층(105)은 제2 몰딩층(103b)의 상면에서 발생되는 광 반사를 방지하여 발광 모듈의 휘도를 향상시킨다. 일 실시예에서, 상기 반사방지층(105)은 광학용 접착 소재를 이용하여 상기 제2 몰딩층(103b) 상에 배치될 수 있다. 상기 광학용 접착 소재는 제2 몰딩층(103b)을 덮어 제2 몰딩층(103b)의 표면에서 반사되는 것을 방지한다. 상기 광학용 접착 소재는 예를 들어, 아크릴계, 실리콘계, 및 우레탄계 등의 성분을 포함할 수 있다. 본 발명의 실시예에 따르면, 접착제는 비정형의 액상 형태인 OCR(optically clear resin)일 수 있으나, 이에 한정되는 것은 아니며, 양면테이프 같은 필름 형태인 OCA(optically clear adhesive)일 수 있다.
상기 반사방지층(105)은 PET(polyethylene terephthalate) 또는 TAC(tri-acetyl cellulose) 등과 같은 고분자 물질을 습식 코팅법으로 도포한 AR(anti-reflector) 코팅 필름일 수도 있다. 또 다른 실시예에서, 상기 반사 방지층(105)은 굴절률이 서로 다른 무기물층들을 배치하여 형성될 수도 있다. 예를 들어, ITO(Indium tin oxide), SiO2, SiON, Si3N4, TiO2, Ta2O5 등의 산화물층들 중 적어도 2개의 층을 제2 몰딩층(103b) 상에 적층하여 반사 방지층(105)을 형성할 수도 있으며, 산화물층들이 적층된 코팅 필름을 제2 몰딩층(103b) 상에 부착하여 반사 방지층(105)을 형성할 수도 있다. 상기 반사 방지층(105)은 굴절율이 서로 다른 두 층 이상의 박막을 적층하여 박막들의 계면에서 발생되는 빛의 간섭을 이용할 수 있다. 각 박막의 경계면에서 반사되는 파장들이 서로 소멸간섭을 일으키도록 하여 반사 방지층(105)의 반사율을 감소시키고, 투과도를 높일 수 있으며, 이에 따라, 디스플레이 장치의 휘도를 증가시킬 수 있다.
도 6은 본 개시의 또 다른 실시예에 따른 발광 모듈을 도시한 개략적인 단면도이다.
도 6을 참조하면, 본 실시예에 따른 발광 모듈은 도 2A 및 도 2B를 참조하여 설명한 발광 모듈과 대체로 유사하나, 제2 몰딩층(103b)과 안티-글래어층(109) 사이에 경도강화층(107)을 더 포함하는 것에 차이가 있다.
경도강화층(107)은 제2 몰딩층(103b) 상에 배치될 수 있다. 상기 경도강화층(107)은 광학용 접착 소재를 이용하여 상기 제2 몰딩층(103b) 상에 배치할 수 있다.
상기 경도강화층(107)은 유리(glass) 또는 플라스틱을 포함할 수 있으며, 플라스틱은 예를 들어, 폴리메틸메타크릴레이트(PMMA) 및 폴리카보네이트(polycarbonate) 등을 포함할 수 있다. 상기 경도강화층(107)은 연필경도 2H 이상의 경도를 가질 수 있다. 상기 발광 모듈은 또한 반사방지층 및 오염 방지층을 더 포함할 수 있다. 경도강화층(107)이 자외선 경화 재료로 형성될 수 있다. 이 경우, 경도강화층(107)은 제1 몰딩층(103a) 및 제2 몰딩층(103b)과 함께 자외선 조사에 의해 경화될 수도 있다.
본 발명의 실시예들에 있어서, 발광 모듈(100)은 복수의 유닛 픽셀(10)을 포함하며, 복수의 발광 모듈(100)이 정렬되어 디스플레이 장치가(1000) 제조될 수 있다. 이하에서는 발광 모듈 제조 방법에 대해 상세하게 설명한다.
도 7A 내지 도 7G는 본 발명의 일 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7A를 참조하면, 회로 기판(101) 상에 복수의 유닛 픽셀(10)이 본딩된다. 상기 복수의 유닛 픽셀(10)은 일정한 간격으로 서로 이격되도록 상기 회로 기판(101)의 상면에 배치될 수 있다. 유닛 픽셀(10)의 전극들은 솔더를 통해 각각 회로 기판(101)에 형성된 전극들에 본딩될 수 있으나, 이에 한정되는 것은 아니며, 예를 들어, 유테틱 본딩, 에폭시 본딩 등에 의해 본딩될 수 있다.
도 7B를 참조하면, 상기 회로 기판(101) 상에 몰딩액을 도포하여 제1 몰딩층(103a)을 형성할 수 있다. 상기 몰딩액은 상기 회로 기판(101) 상에 도포되거나 코팅되거나 제팅(jetting)될 수 있으나, 본 개시가 이에 한정되는 것은 아니다. 상기 몰딩액이 도포된 후, 상기 몰딩액은 가경화될 수 있다. 일 실시예에서, 흑색 안료가 포함된 몰딩액을 도포하여 제1 몰딩층(103a)을 형성할 수 있다. 다른 실시예에서, 투명 몰딩액을 도포하여 제1 몰딩층(103a)을 형성할 수 있다.
몰딩액을 도포하여 제1 몰딩층(103a)을 형성할 경우, 몰딩액을 회로 기판(101) 상에 균일한 두께로 도포하는 것이 어렵다. 본 개시는 몰딩액을 도포하고 플레이트(110)를 이용하여 균일한 두께로 제1 몰딩층(103a)을 형성하는 방법을 개시한다.
몰딩액을 회로 기판(101)의 전면에 도포할 경우, 몰딩액이 회로 기판(101)의 가장자리에 누적되어 제1 몰딩층(103a)이 회로 기판(101)의 가장자리 부분에 두껍게 형성될 수 있다. 이를 방지하기 위해, 본 실시예에서, 상기 몰딩액은 회로 기판(101)의 전면에 도포되기 보다는 회로 기판(101)의 일부에 도포될 수 있다. 특히, 회로 기판(101)의 다른 부분에 비해 중앙부에 더 많은 양이 도포되어 중앙부가 위로 볼록한 형태로 도포될 수 있다. 회로 기판(101) 상에 도포된 몰딩액의 형상이 도 8에 개략적으로 도시되어 있다. 도 8을 참조하면, 상기 제1 몰딩층(103a)을 형성하는 몰딩액은 회로 기판(101)의 중앙부에 다량으로 도포되고, 중앙부로부터 회로 기판(101)의 모서리들을 향해 가지 형상으로 도포될 수 있다. 상기 몰딩액은 회로 기판(101)의 중앙부에 도포된 제1 부분 및 상기 제1 부분에서 회로 기판(101)의 모서리로 향하는 적어도 4개의 가지부를 포함할 수 있다. 회로 기판(101)의 중앙부에 도포된 몰딩액의 도포양은 가지부의 몰딩액 도포양보다 많을 수 있다. 또한 상기 가지부들의 몰딩액 도포양은 서로 실질적으로 동일할 수 있다. 한편, 각각의 가지부들의 끝단은 회로 기판(101)의 모서리로부터 이격된다. 가지부들의 끝단이 모서리에 너무 가까우면, 후속 공정에서 몰딩액이 모서리측에 쌓여 회로 기판(101)의 모서리에서 제1 몰딩층(103a)의 두께가 두꺼워질 수 있다. 뒤에 설명하는 제2 몰딩층(103b) 또한 제1 몰딩층(103a)과 동일한 방식으로 도 8에 도시한 바와 같이 몰딩액을 도포하여 형성될 수 있다. 본 실시예에서, 몰딩액을 회로 기판(101) 상의 위치에 따라 달리 도포하는 것에 대해 설명하지만, 제1 몰딩층(103a) 및 제2 몰딩층(103b)을 형성하기 위해 몰딩액을 도포하는 패턴은 다양할 수 있으며, 본 개시에 한정되지 않는다. 예를 들어, 몰딩액은 "ㄹ" 패턴, 지그재그 패턴 등 다양한 형상으로 도포될 수 있다.
도 7C를 참조하면, 상기 제1 몰딩층(103a) 상에 플레이트(110)를 배치하고 플레이트(110)를 눌러 제1 몰딩층(103a)에 압력을 가할 수 있다. 상기 플레이트(110)는 특별히 한정되는 것은 아니며, 예를 들어, 유리 기판, 쿼츠 기판 또는 아크릴 기판일 수 있다.
상기 제1 몰딩층(103a)은 상기 플레이트(110)에 의해 형상이 변형될 수 있다. 상기 플레이트(110)는 설정된 높이까지 아래로 내려갈 수 있으며, 상기 제1 몰딩층(103a)을 정해진 두께로 변형시킬 수 있다. 상기 플레이트(110)를 이용하여 제1 몰딩층(103a)에 압력을 가함에 따라, 중앙부에 배치된 제1 몰딩층(103a)이 회로 기판(101)의 주변 영역으로 퍼진다.
상기 플레이트(110)의 하면은 평평한 면일 수 있으며, 이에 따라, 상기 제1 몰딩층(103a)의 상면은 플레이트(110)의 하면과 같이 평평하게 변형될 수 있다. 특히, 상기 제1 몰딩층(103a)의 상면은 회로 기판(101)의 상면 프로파일과 무관하게 평평한 면을 가질 수 있다. 다른 실시예에 있어서, 상기 플레이트(110)는 하면에 나노 패턴 또는 마이크로 패턴의 요철을 가질 수 있으며, 상기 제1 몰딩층(103a)은 상기 플레이트(110)의 하면 형상을 따라 요철을 갖도록 변형될 수 있다.
도 7D를 참조하면, 상기 제1 몰딩층(103a) 상에 몰딩액을 도포하여 제2 몰딩층(103b)을 형성할 수 있다. 상기 몰딩액은 평평한 상면을 갖는 제1 몰딩층(103a) 상에 도포되거나 코팅되거나 제팅(jetting)될 수 있으며, 이에 한정되는 것은 아니다. 상기 몰딩액이 도포된 후, 상기 몰딩액은 가경화될 수 있다. 일 실시예에서, 상기 제2 몰딩층(103b)은 투명 몰딩액으로 형성될 수 있다. 다른 실시예에서, 상기 제1 몰딩층(103a)이 투명 몰딩층인 경우, 상기 제2 몰딩층(103b)은 흑색 몰딩액으로 형성될 수 있다.
상기 몰딩액은 상기 제1 몰딩층(103a)의 중앙부에 더 많은 양이 도포되어 중앙부가 위로 볼록한 형태로 형성될 수 있다. 도 8을 참조하면, 상기 제2 몰딩층(103b)은 앞서 제1 몰딩층(103a)을 형성하는 경우와 같이 몰딩액을 제1 몰딩층(103a) 상에 도포하여 형성될 수 있다.
도 7E를 참조하면, 상기 제2 몰딩층(103b) 상에 플레이트(110)를 배치하고 상기 플레이트(110)를 눌러 제2 몰딩층(103b)에 압력을 가할 수 있다. 상기 플레이트(110)는 특별히 한정되는 것은 아니며, 예를 들어, 유리 기판, 쿼츠 기판 및 아크릴 기판일 수 있다. 또한, 상기 플레이트(110)는 제1 몰딩층(103a)을 형성하기 위해 사용된 플레이트(110)와 동일한 것일 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 몰딩층(103b)의 상면은 상기 플레이트(110)에 의해 변형될 수 있다. 상기 플레이트(110)는 설정된 높이까지 아래로 내려갈 수 있으며, 상기 제2 몰딩층(103b)을 정해진 두께로 변형시킬 수 있다. 상기 플레이트(110)의 하면은 평평한 면일 수 있으며, 상기 제2 몰딩층(103b)의 상면은 평평하게 변형될 수 있다. 다른 실시예에 있어서, 상기 플레이트(110)는 하면에 나노 패턴 또는 마이크로 패턴을 가질 수 있으며, 상기 제2 몰딩층(103b)의 상면은 상기 플레이트(110) 패턴에 의해 요철을 갖도록 변형될 수 있다.
이어서, 자외선을 조사하여 상기 제1 몰딩층(103a)과 상기 제2 몰딩층(103b)을 동시에 경화시킬 수 있으며, 이에 따라, 경화된 몰딩부(103)가 형성될 수 있다. 자외선은 상기 플레이트(110)를 통해 조사될 수 있다.
도 7F를 참조하면, 상기 플레이트(110)를 제거하고 노출된 몰딩부(103) 표면에 안티-글래어층(109)을 형성할 수 있다. 상기 안티-글래어층(109)은 스프레이 코팅 기술을 이용하여 몰딩부(103) 상에 코팅될 수 있다. 상기 안티-글래어층(109)은 자외선을 이용하여 경화될 수 있다.
도 7G를 참조하면, 상기 회로 기판(101)의 가장자리를 커팅하여 제거함으로써 발광 모듈이 완성될 수 있다. 다이싱, 레이저 커팅, 라우팅 등의 기술을 이용하여 상기 회로 기판(101), 상기 몰딩부(103) 및 상기 안티-글래어층(109)을 함께 커팅할 수 있다. 상기 회로 기판(101), 상기 몰딩부(103), 및 상기 안티-글래어층(109)은 커팅에 의해 서로 나란한 측면들을 가질 수 있다.
도. 9A 내지 도 9H는 본 발명의 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다. 이하 도 7A내지 7G의 발광 모듈 제조 방법에 대한 설명과 중복되는 설명은 생략한다.
도 9A를 참조하면, 회로 기판(101) 상에 복수의 유닛 픽셀(10)이 본딩된다. 이에 대한 설명은 도 7A에서 설명한 것과 동일한 바 생략한다.
도 9B 내지 도 9E를 참조하면, 상기 회로 기판(101) 상에 복수의 유닛 픽셀(10)을 덮는 제1 몰딩층(103a)이 형성되고, 상기 제1 몰딩층(103b) 상에 제2 몰딩층(103b)이 형성될 수 있다. 상기 제1 몰딩층(103a) 및 상기 제2 몰딩층(103b)의 형성 방법에 대한 설명은 도 7B 내지 도 7E에서 설명한 것과 동일한 바 생략한다.
도 9F를 참조하면, 상기 제2 몰딩층(103b) 상에 반사방지층(105)이 형성될 수 있다. 상기 반사방지층(105)의 접착을 위해 상기 제2 몰딩층(103b)과 상기 반사방지층(105) 사이에 OCR(optically clear resin)이 배치될 수 있다. 상기 반사방지층(105)은 AR(anti-reflector) 코팅 필름 형태일 수 있다. 반사 방지층(105)은 증착 공정을 통해 제2 몰딩층(103b) 상에 형성될 수도 있다.
도 9G를 참조하면, 안티-글래어층(109)은 빛을 산란시켜 글래어링을 방지하도록 상기 반사방지층(105) 상에 배치될 수 있다. 상기 안티-글래어층(109)에 대한 설명은 도 7F에서 설명한 것과 동일한 바 생략한다.
도 9H를 참조하면, 상기 회로 기판(101)의 가장자리를 커팅하여 제거함으로써 발광 모듈이 완성될 수 있다. 다이싱, 레이저 커팅, 라우팅 등의 기술을 이용하여 상기 회로 기판(101), 상기 몰딩부(103), 상기 반사방지층(105), 및 안티-글래어층(109)을 커팅할 수 있다. 상기 회로 기판(101), 상기 몰딩부(103), 상기 반사방지층(105), 및 상기 안티-글래어층(109)의 커팅된 측면은 동일면 상에 위치할 수 있다.
도 10A 내지 10H는 본 개시의 또 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다. 이하 도. 7A 내지 도 7G의 발광 모듈 제조 방법에 대한 설명과 중복되는 설명은 생략한다.
도 10A를 참조하면, 회로 기판(101) 상에 복수의 유닛 픽셀(10)이 본딩된다. 이에 대한 설명은 도 7A에서 설명한 것과 동일한 바 생략한다.
도 10B 내지 도 10E를 참조하면, 상기 회로 기판(101) 상에 복수의 유닛 픽셀(10)을 덮는 제1 몰딩층(103a)이 형성될 수 있으며, 상기 제1 몰딩층(103b) 상에 제2 몰딩층(103b)이 형성될 수 있다. 상기 제1 몰딩층(103a) 및 상기 제2 몰딩층(103b)의 형성 방법에 대한 설명은 도 7B 내지 도 7E에서 설명한 것과 동일한 바 생략한다.
도 10F를 참조하면, 상기 제2 몰딩층(103b) 상에 경도강화층(107)이 배치될 수 있다. 상기 경도강화층(107)의 접착을 위해 상기 제2 몰딩층(103b)과 상기 경도강화층(107) 사이에 OCR(optically clear resin)이 배치될 수 있다.
또 다른 실시예에 있어서, 상기 경도강화층(107)은 도 10E의 상기 플레이트(110) 역할을 대체할 수 있다. 즉, 상기 경도강화층(107)이 상기 제2 몰딩층(103b) 상에 배치되고, 상기 경도 경화층(107)에 압력을 가할 수 있다. 이에 따라, 제2 몰딩층(103b)의 형상이 변형될 수 있다. 이후, 자외선을 조사하여 제1 몰딩층(103a) 및 제2 몰딩층(103b)이 경화될 수 있다. 이 경우, 도 10E의 플레이트(110)를 사용하여 제2 몰딩층(103b)에 압력을 가하는 과정은 생략될 수 있다.
도 10G를 참조하면, 경도 강화층(107) 상에 안티-글래어층(109)이 형성될 수 있다. 안티-글래어층(109)은 빛을 산란시켜 글래어링을 방지한다. 상기 안티-글래어층(109)에 대한 설명은 도 7F에서 설명한 것과 동일한 바 생략한다.
도 10H를 참조하면, 상기 회로 기판(101)의 가장자리를 커팅하여 제거함으로써 발광 모듈이 완성될 수 있다. 다이싱, 레이저 커팅, 라우팅 등의 기술을 이용하여 상기 회로 기판(101), 상기 몰딩부(103), 상기 경도강화층(107), 및 상기 안티-글래어층(109)을 커팅할 수 있으며, 이에 따라, 상기 회로 기판(101), 상기 몰딩부(103), 상기 경도강화층(107), 및 상기 안티-글래어층(109)은 서로 나란한 측면들을 가질 수 있다.
도 11은 발광 모듈 제조 공정에서 생성될 수 있는 몰딩부의 측면 형상을 설명하기 위한 개략적인 단면도이다.
앞서 설명한 실시예들에서, 플레이트(110)를 이용하여 제1 몰딩층(103a)에 압력을 가할 경우, 도 7C에 도시한 바와 같이, 제1 몰딩층(103a)의 상면 형상이 변형되는 것에 대해 설명하였다. 플레이트(110)의 압력에 의해 제1 몰딩층(103a)은 회로 기판(101)의 중앙부에서 주변 영역으로 퍼지며, 이때, 제1 몰딩층(103a)의 측면 형상도 변형될 수 있다. 제1 몰딩층(103a)의 재료에 따라, 도 7C에 도시한 바와 같이, 제1 몰딩층(103a)의 측면은 밖으로 볼록한 형상을 가질 수도 있고, 도 11에 도시한 바와 같이, 밖으로 오목한 형상을 가질 수도 있다. 또한, 제1 몰딩층(103a)은 회로 기판(101) 및 플레이트(110) 상에서의 표면 장력의 영향으로 회로 기판(101)과 플레이트(110)의 표면에서 바깥으로 퍼지는 정도에 차이가 발생할 수 있다. 이와 같이, 제1 몰딩층(103a)의 측면은 다양한 형상을 가질 수 있다. 제2 몰딩층(103b)의 측면 또한 플레이트(110)에 의해 다양한 형상으로 변형될 수 있다. 본 실시예에서는 제1 몰딩층(103a) 및 제2 몰딩층(103b)의 측면을 커팅하기 때문에, 제1 및 제2 몰딩층(103a, 103b)을 형성하는 동안 이들의 측면이 어떠한 형상을 갖더라도 최종적으로 제1 및 제2 몰딩층(103a, 103b)의 측면이 동일면 상에 배치될 수 있다.
도 12A 내지 도 12E는 본 개시의 또 다른 실시예에 따른 발광 모듈 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 12A를 참조하면, 회로 기판(101) 상에 복수의 유닛 픽셀들(10)이 배열된다. 이에 대한 설명은 도 7A에서 설명한 것과 동일한 바 생략한다.
도 12B를 참조하면, 유닛 픽셀들(10)이 배열된 회로 기판(101) 상에 제1 몰딩층(103a)이 형성된다. 제1 몰딩층(103a)은 잉크젯 기술을 이용하여 몰딩액을 분사하여 형성될 수 있다. 이에 따라, 제1 몰딩층(103a)은 유닛 픽셀들(10)의 상면 및 회로 기판(101)의 상면에 형성된다. 특히, 제1 몰딩층(103a)은 유닛 픽셀들(10)의 측면을 덮을 수 있다. 잉크젯 기술을 이용하여 제1 몰딩층(103a)을 형성하므로, 제1 몰딩층(103a)의 회로 기판(101)의 상면 형상을 따라 형성될 수 있다. 따라서, 제1 몰딩층(103a)은 회로 기판(101) 상면의 굴곡에도 불구하여 어느 위치에서나 동일한 형태로 형성될 수 있다.
도 12C를 참조하면, 유닛 픽셀들(10) 상에 형성된 제1 몰딩층(103a)은 제거될 수 있다. 예를 들어, 그라인딩 기술 등을 이용하여 유닛 픽셀들(10) 상에 배치된 제1 몰딩층(103a)이 제거될 수 있다.
도 12D를 참조하면, 이어서, 제2 몰딩층(103b)이 형성된다. 제2 몰딩층(103b)은 잉크젯 기술을 이용하여 형성될 수 있다. 상대적으로 많은 양의 몰딩액을 분사함으로써 제2 몰딩층(103b)은 상면이 상대적으로 평평한 면을 갖도록 형성될 수 있다. 그 후, 제2 몰딩층(103b)을 경화함으로써 몰딩부(103)가 형성될 수 있다. 잉크젯 기술을 이용하여 제2 몰딩층(103b)을 형성하므로, 제2 몰딩층(103b)의 상면 프로파일은 회로 기판(101)의 상면 프로파일과 실질적으로 동일할 수 있다.
도 12E를 참조하면, 몰딩부(103) 상에 안티-글래어층(109)이 형성될 수 있다. 안티-글래어층(109)은 도 7F를 참조하여 설명한 바와 같으므로 중복을 피하기 위해 상세한 설명은 생략한다. 이어서, 상기 안티-글래어층(109), 몰딩부(103), 및 회로 기판(101)을 커팅함으로써 발광 모듈이 완성될 수 있다.
본 실시예에 있어서, 유닛 픽셀들(10) 상에 형성된 제1 몰딩층(103a)을 제거하는 것으로 설명하였지만, 유닛 픽셀들(10) 상에 형성된 제1 몰딩층(103a)을 잔류시킬 수도 있다. 더욱이, 제1 몰딩층(103a)을 잉크젯 기술을 이용하여 충분한 양으로 형성함으로써 제1 몰딩층(103a)의 곡률을 완화할 수 있으며, 이에 따라, 도 3B에서 설명한 바와 같은 발광 모듈을 제조할 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 상기 실시예에만 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 회로 기판;
    상기 회로 기판 상에 배열된 복수의 유닛 픽셀;
    상기 복수의 유닛 픽셀을 덮는 몰딩부; 및
    상기 몰딩부 상에 배치된 안티-글래어층을 포함하되,
    상기 몰딩부는 상기 유닛 픽셀들 각각을 적어도 부분적으로 덮는 제1 몰딩층, 및 상기 제1 몰딩층을 덮는 제2 몰딩층을 포함하는 발광 모듈.
  2. 청구항 1에 있어서,
    상기 제1 몰딩층은 흑색 몰딩층을 포함하고,
    상기 제2 몰딩층은 투명 몰딩층을 포함하는 발광 모듈.
  3. 청구항 2에 있어서,
    상기 제1 몰딩층은 상기 유닛 픽셀들 각각의 측면 및 상면을 덮고,
    상기 제2 몰딩층은 상기 제1 몰딩층 상부에 배치된 발광 모듈.
  4. 청구항 2에 있어서,
    상기 제1 몰딩층은 상기 유닛 픽셀의 측면을 적어도 부분적으로 덮고,
    상기 제2 몰딩층은 상기 제1 몰딩층을 덮되,
    상기 제1 몰딩층은 상기 유닛 픽셀들 사이의 영역에서 오목한 형상을 갖는 발광 모듈.
  5. 청구항 4에 있어서,
    상기 제2 몰딩층의 일부는 유닛 픽셀들 사이의 영역 내에 위치하는 발광 모듈.
  6. 청구항 4에 있어서,
    상기 제1 몰딩층은 상기 유닛 픽셀들의 상면을 덮되,
    상기 유닛 픽셀들 상에 위치하는 제1 몰딩층은 볼록한 형상을 갖는 발광 모듈.
  7. 청구항 1에 있어서,
    상기 제2 몰딩층의 상면 프로파일은 상기 회로 기판의 프로파일과 실질적을 동일한 발광 모듈.
  8. 청구항 1에 있어서,
    상기 회로 기판의 상면은 비평면이고,
    상기 제1 몰딩층 및 제2 몰딩층은 각각 평평한 상면을 갖는 발광 모듈.
  9. 청구항 1에 있어서,
    상기 몰딩부와 상기 안티-글래어층 사이에 배치된 반사방지층을 더 포함하는 발광 모듈.
  10. 청구항 1에 있어서,
    상기 몰딩부와 상기 안티-글래어층 사이에 배치된 경도강화층을 더 포함하는 발광 모듈.
  11. 회로 기판 상에 복수의 유닛 픽셀을 실장하고,
    상기 회로 기판 상에 상기 복수의 유닛 픽셀을 덮는 몰딩부를 형성하고,
    상기 몰딩부 상에 안티-글래어층을 형성하는 것을 포함하되,
    상기 몰딩부는 상기 유닛 픽셀들 각각을 적어도 부분적으로 덮는 제1 몰딩층, 및 상기 제1 몰딩층을 덮는 제2 몰딩층을 포함하는 발광 모듈 제조 방법.
  12. 청구항 11에 있어서,
    상기 안티-글래어층, 상기 몰딩부, 및 상기 회로 기판의 가장자리를 커팅하는 것을 더 포함하는 발광 모듈 제조 방법.
  13. 청구항 12에 있어서,
    상기 몰딩부를 형성하는 것은,
    제1 몰딩액을 도포하고 가경화하여 가경화된 제1 몰딩층을 형성하고,
    상기 가경화된 제1 몰딩층 상에 플레이트를 배치하여 상기 가경화된 제1 몰딩층에 압력을 가하고,
    상기 플레이트를 상기 가경화된 제1 몰딩층으로부터 제거하고,
    상기 가경화된 제1 몰딩층 상에 제2 몰딩액을 도포하고 가경화하여 가경화된 제2 몰딩층을 형성하고,
    상기 가경화된 제2 몰딩층 상에 플레이트를 배치하여 상기 가경화된 제2 몰딩층에 압력을 가하고,
    상기 제1 몰딩층 및 상기 제2 몰딩층을 자외선으로 경화시키는 것을 포함하는 발광 모듈 제조 방법.
  14. 청구항 13에 있어서,
    상기 제1 몰딩액은 상기 회로 기판의 중앙부에 도포된 제1 부분, 및 상기 제1 부분에서 상기 회로 기판의 모서리들로 연장되는 제2 부분들을 갖도록 도포되는 발광 모듈 제조 방법.
  15. 청구항 14에 있어서,
    상기 제2 부분들의 끝단들은 각각 상기 회로 기판의 모서리들로부터 이격된 발광 모듈 제조 방법.
  16. 청구항 11에 있어서,
    상기 몰딩부를 형성하는 것은,
    상기 회로 기판 상에 잉크젯 기술을 이용하여 제1 몰딩액을 분사하여 제1 몰딩층을 형성하고,
    상기 제1 몰딩층 상에 제2 몰딩액을 분사하여 제2 몰딩층을 형성하는 것을 포함하는 발광 모듈 제조 방법.
  17. 청구항 1에 있어서,
    상기 제1 몰딩층은 흑색 몰딩층으로 형성되고,
    상기 제2 몰딩층은 투명 몰딩층으로 형성되는 발광 모듈 제조 방법.
  18. 청구항 11에 있어서,
    상기 안티-글래어층을 형성하기 전에, 상기 몰딩부 상에 반사 방지층을 형성하는 것을 더 포함하는 발광 모듈 제조 방법.
  19. 청구항 11에 있어서,
    상기 안티-글래어층을 형성하기 전에, 경도강화층을 형성하는 것을 더 포함하는 발광 모듈 제조 방법.
  20. 패널 기판; 및
    상기 패널 기판 상에 배열된 복수의 발광 모듈을 포함하고,
    상기 발광 모듈은 각각,
    회로 기판;
    상기 회로 기판 상에 배열된 복수의 유닛 픽셀;
    상기 복수의 유닛 픽셀을 덮는 몰딩부; 및
    상기 몰딩부 상에 배치된 안티-글래어층을 포함하되,
    상기 몰딩부는 상기 유닛 픽셀들 각각을 적어도 부분적으로 덮는 제1 몰딩층, 및 상기 제1 몰딩층을 덮는 제2 몰딩층을 포함하는 디스플레이 장치.
PCT/KR2021/016539 2020-11-12 2021-11-12 발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이 장치 WO2022103200A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP21892367.0A EP4246583A1 (en) 2020-11-12 2021-11-12 Light-emitting module, method for manufacturing same and display device comprising same
CN202180070065.1A CN116325169A (zh) 2020-11-12 2021-11-12 发光模块、制造该发光模块的方法以及包括其的显示装置
JP2023523632A JP2023548679A (ja) 2020-11-12 2021-11-12 発光モジュール、それを製造する方法およびそれを含むディスプレイ装置
KR1020237021977A KR20230117587A (ko) 2020-11-12 2021-11-12 발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063112778P 2020-11-12 2020-11-12
US63/112,778 2020-11-12
US202163247762P 2021-09-23 2021-09-23
US63/247,762 2021-09-23
US17/524,607 2021-11-11
US17/524,607 US20220149246A1 (en) 2020-11-12 2021-11-11 Light emitting module and method of manufacturing the same and display apparatus having the same

Publications (1)

Publication Number Publication Date
WO2022103200A1 true WO2022103200A1 (ko) 2022-05-19

Family

ID=80716767

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/016539 WO2022103200A1 (ko) 2020-11-12 2021-11-12 발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이 장치

Country Status (6)

Country Link
US (1) US20220149246A1 (ko)
EP (1) EP4246583A1 (ko)
JP (1) JP2023548679A (ko)
KR (1) KR20230117587A (ko)
CN (2) CN116325169A (ko)
WO (1) WO2022103200A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579748B1 (ko) * 2019-05-08 2023-09-19 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈 몰딩 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779003B1 (ko) * 2006-12-27 2007-11-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US20110223696A1 (en) * 2008-03-17 2011-09-15 Koninklijke Philips Electronics N.V. Underfill process for flip-chip leds
KR20140094818A (ko) * 2013-01-23 2014-07-31 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
KR20180067447A (ko) * 2016-12-12 2018-06-20 지엘비텍 주식회사 디스플레이 모듈 및 그 제조 방법
KR20190109222A (ko) * 2018-03-16 2019-09-25 주식회사 루멘스 마이크로 led 디스플레이 패널
KR20200029191A (ko) * 2018-09-10 2020-03-18 삼성전자주식회사 디스플레이 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100779003B1 (ko) * 2006-12-27 2007-11-22 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US20110223696A1 (en) * 2008-03-17 2011-09-15 Koninklijke Philips Electronics N.V. Underfill process for flip-chip leds
KR20140094818A (ko) * 2013-01-23 2014-07-31 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
KR20180067447A (ko) * 2016-12-12 2018-06-20 지엘비텍 주식회사 디스플레이 모듈 및 그 제조 방법
KR20190109222A (ko) * 2018-03-16 2019-09-25 주식회사 루멘스 마이크로 led 디스플레이 패널
KR20200029191A (ko) * 2018-09-10 2020-03-18 삼성전자주식회사 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN216120335U (zh) 2022-03-22
KR20230117587A (ko) 2023-08-08
JP2023548679A (ja) 2023-11-20
CN116325169A (zh) 2023-06-23
EP4246583A1 (en) 2023-09-20
US20220149246A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
WO2012141401A1 (en) Optical member and display device including the same
WO2012138038A1 (en) Optical member and display device including the same
WO2011025175A2 (en) Backlight unit and display device
WO2012161395A1 (en) Optical member, display device including the same, method for manufacturing the same
WO2013012172A2 (en) Optical member and display device having the same
WO2011025172A2 (en) Backlight unit and dipslay device
WO2013069878A1 (en) Optical sheet, display device and light emitting device having the same
WO2019083285A1 (en) LED PANEL AND DISPLAY APPARATUS HAVING THE SAME
WO2011132833A1 (en) Display apparatus
WO2013085187A1 (en) Display device
WO2020040483A1 (en) Display apparatus and manufacturing method thereof
WO2016017899A1 (en) Display apparatus
WO2010027240A2 (en) Optical sheet and composite sheet with moire fringe, and backlight assembly having the same
WO2013009037A2 (en) Display device and optical member
WO2022103200A1 (ko) 발광 모듈, 이를 제조하는 방법 및 이를 포함하는 디스플레이 장치
EP4204900A1 (en) Display device
WO2019164063A1 (ko) 디스플레이 디바이스
EP3811414A1 (en) Display apparatus and manufacturing method thereof
WO2020209616A1 (en) Display apparatus and method of manufacturing thereof
KR20120069045A (ko) 백라이트 유닛 및 그 제조방법, 이를 포함하는 액정표시장치
WO2022092564A1 (ko) 디스플레이 모듈 및 그 제조 방법
WO2020080669A1 (en) Display apparatus
WO2020022630A1 (en) Display apparatus
WO2021215667A1 (en) Display device
WO2023121424A1 (ko) 발광 모듈 및 그것을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21892367

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023523632

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021892367

Country of ref document: EP

Effective date: 20230612

ENP Entry into the national phase

Ref document number: 20237021977

Country of ref document: KR

Kind code of ref document: A