WO2022102444A1 - 電子部品モジュール、および、電子部品モジュールの製造方法 - Google Patents

電子部品モジュール、および、電子部品モジュールの製造方法 Download PDF

Info

Publication number
WO2022102444A1
WO2022102444A1 PCT/JP2021/040195 JP2021040195W WO2022102444A1 WO 2022102444 A1 WO2022102444 A1 WO 2022102444A1 JP 2021040195 W JP2021040195 W JP 2021040195W WO 2022102444 A1 WO2022102444 A1 WO 2022102444A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
electronic component
main
substrate
submodule
Prior art date
Application number
PCT/JP2021/040195
Other languages
English (en)
French (fr)
Inventor
了 小松
忠志 野村
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2022102444A1 publication Critical patent/WO2022102444A1/ja
Priority to US18/297,110 priority Critical patent/US20230246010A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Definitions

  • the present invention relates to an electronic component module in which a plurality of electronic components are mounted on a substrate.
  • Patent Document 1 describes a module substrate.
  • the module substrate described in Patent Document 1 includes a core substrate, a plurality of electronic components, and a small piece substrate. Electronic components are mounted on the small board.
  • a cavity is formed in the core substrate.
  • the electronic components mounted on the small piece substrate are housed in the cavity.
  • the present invention is to provide an electronic component module capable of high-density mounting.
  • the electronic component module of the present invention includes a main board, a front side submodule mounted on the front surface of the main board, and a terminal conductor for external connection formed on the back surface of the main board.
  • the surface side submodule includes a first sub-board, a first sub-electronic component, and a second sub-electronic component.
  • the first sub-board has a first sub-main surface and a second sub-main surface parallel to the first sub-main surface.
  • the first sub electronic component is mounted on the first sub main surface.
  • the second sub electronic component is mounted on the second sub main surface.
  • the main substrate has a through hole penetrating between the front surface and the back surface.
  • the surface side submodule is mounted so that the second subelectronic component is housed in the through hole.
  • a submodule with electronic components mounted on both sides is mounted on the main board.
  • the electronic components on the back surface side of the sub-module are housed in the through holes of the main board.
  • a module in which more electronic components are mounted is formed while suppressing an increase in the thickness (height) of the module.
  • FIG. 1 is a side sectional view showing a configuration of an electronic component module according to a first embodiment.
  • FIG. 2 is a plan view of the electronic component module according to the first embodiment as viewed from the front surface side.
  • FIG. 3 is a plan view of the electronic component module according to the first embodiment as viewed from the back surface side.
  • 4 (A) and 4 (B) are side sectional views showing a configuration of a sub-module in the electronic component module according to the first embodiment.
  • FIG. 5 is a flowchart showing a method of manufacturing an electronic component module according to the first embodiment.
  • 6 (A), 6 (B), and 6 (C) are side sectional views showing a state of each manufacturing process of the electronic component module according to the first embodiment.
  • FIG. 7 (A), 7 (B), and 7 (C) are side sectional views showing a state of each manufacturing process of the electronic component module according to the first embodiment.
  • FIG. 8 is a side sectional view showing the configuration of the electronic component module according to the second embodiment.
  • FIG. 9 is a side sectional view showing the configuration of the electronic component module according to the third embodiment.
  • FIG. 10 is a side sectional view showing the configuration of the electronic component module according to the fourth embodiment.
  • FIG. 1 is a side sectional view showing a configuration of an electronic component module according to a first embodiment.
  • FIG. 2 is a plan view of the electronic component module according to the first embodiment as viewed from the front surface side. Note that FIG. 2 is a plan view in a state where the sealing resin and the top surface portion of the shield film are removed.
  • FIG. 3 is a plan view of the electronic component module according to the first embodiment as viewed from the back surface side. Note that FIG. 3 is a plan view in a state where the sealing resin is removed.
  • FIG. 4 (A) and 4 (B) are side sectional views showing a configuration of a sub-module in the electronic component module according to the first embodiment.
  • FIG. 4 (A), and FIG. 4 (B) are cross-sectional views of A shown in FIGS. 2 and 3.
  • FIG. 1, FIG. 2, FIG. 3, FIG. 4 (A), and FIG. 4 (B) the dimensions are appropriately emphasized in order to make the configuration easy to understand.
  • Such an illustration is not limited to the first embodiment, but is also performed in other embodiments.
  • the electronic component module 10 is used as a module for processing a high frequency signal, such as a front end module for a high frequency communication signal.
  • the electronic component module 10 includes a substrate 20, a submodule 31, a submodule 32, a plurality of electronic components 39, an underfill resin 40, a sealing resin 51, and a sealing resin 52. , A shield film 60, and a terminal conductor 70 for external connection.
  • the sub-module 31 corresponds to the "front side sub-module" of the present invention
  • the sub-module 32 corresponds to the "back side sub-module” of the present invention.
  • the sub-module does not have a functionally specific meaning, but means a module mounted on the main substrate (board 20) of the electronic component module 10. However, submodules can also be equipped with functional sub-functions.
  • the substrate 20 has an insulating main body and includes a conductor pattern for realizing the electronic component module 10.
  • the substrate 20 is formed by laminating, for example, a plurality of insulator layers on which a predetermined conductor pattern is formed.
  • the substrate 20 may be a single-layer substrate.
  • the substrate 20 corresponds to the "main substrate" of the present invention.
  • the substrate 20 is, for example, a rectangular flat plate, and has a main surface 201 and a main surface 202 parallel to each other.
  • the main surface 201 is a flat plate surface at one end in the thickness direction of the substrate 20, and the main surface 202 is a flat plate surface at the other end in the thickness direction of the substrate 20.
  • the substrate 20 is formed of a ceramic multilayer substrate or a resin multilayer substrate.
  • the main surface 201 corresponds to the "front surface of the main substrate" of the present invention, and the main surface 202 corresponds to the "back surface of the main substrate" of the present invention.
  • the substrate 20 has a through hole 200 penetrating between the main surface 201 and the main surface 202.
  • the through hole 200 is, for example, substantially rectangular when viewed in the normal direction of the main surface 201 and the main surface 202.
  • the substrate 20 is provided with a plurality of land electrodes (not shown) on the main surface 201 and the main surface 202, respectively.
  • the submodule 31 includes a substrate 310, an electronic component 313, an electronic component 314, an electronic component 315, a sealing resin 316, a shield film 317, and a plurality of terminal conductors 319.
  • the substrate 310 has an insulating main body and includes a conductor pattern for realizing the sub-module 31.
  • the substrate 310 is, for example, laminated with a plurality of insulator layers on which a predetermined conductor pattern is formed.
  • the substrate 310 may be a single-layer substrate.
  • the substrate 310 corresponds to the "first sub-board" of the present invention.
  • the substrate 310 is, for example, a rectangular flat plate, and has a main surface 311 and a main surface 312 parallel to each other.
  • the main surface 311 is a flat plate surface at one end in the thickness direction of the substrate 310
  • the main surface 312 is a flat plate surface at the other end in the thickness direction of the substrate 310.
  • the substrate 310 is formed of a ceramic multilayer substrate or a resin multilayer substrate.
  • the main surface 311 corresponds to the "first sub-surface" of the present invention
  • the main surface 312 corresponds to the "second sub-main surface" of the present invention.
  • the electronic component 313 includes an insulating main body and a plurality of terminal conductors formed on the bottom surface of the main body.
  • the electronic component 313 is a so-called LGA (Land Grid Array) type electronic component.
  • the electronic component 313 may be a BGA (Ball Grid Array) type electronic component.
  • the electronic component 314 includes an insulating main body and terminal conductors formed on both end faces of the main body. These electronic components 313 and 314 correspond to the "first sub-electronic component" of the present invention.
  • the electronic component 313 and the electronic component 314 are mounted on the main surface 311 of the substrate 310.
  • the electronic component 315 includes an insulating main body and a plurality of terminal conductors formed including the bottom surface side of the main body.
  • the electronic component 315 corresponds to the "second sub electronic component" of the present invention.
  • the electronic component 315 is mounted on the main surface 312 of the substrate 310.
  • the plurality of terminal conductors 319 are formed on the main surface 312 of the substrate 310. More specifically, with the main surface 312 viewed in the normal direction, the plurality of terminal conductors 319 are formed so as to surround the electronic component 315.
  • the sealing resin 316 has an insulating property and covers the main surface 311 side of the substrate 310. At this time, the sealing resin 316 covers the electronic component 314 and the electronic component 313. As shown in the embodiment described later, the top surface of the main body of the electronic component 313 may not be covered with the sealing resin 316.
  • the sealing resin 316 corresponds to the "first sealing resin" of the present invention.
  • the shield film 317 has conductivity and covers the outer surface of the sealing resin 316 and the side surface of the substrate 310.
  • the shield film 317 corresponds to the "first sub-shield film" of the present invention.
  • the submodule 32 includes a substrate 320, an electronic component 323, an electronic component 324, a sealing resin 326, a shield film 327, and a plurality of terminal conductors 329.
  • the substrate 320 has an insulating main body and includes a conductor pattern for realizing the sub-module 32.
  • the substrate 320 is, for example, laminated with a plurality of insulator layers on which a predetermined conductor pattern is formed.
  • the substrate 320 may be a single-layer substrate.
  • the substrate 320 corresponds to the "second sub-board" of the present invention.
  • the substrate 320 is, for example, a rectangular flat plate, and has a main surface 321 and a main surface 322 parallel to each other.
  • the main surface 321 is a flat plate surface at one end in the thickness direction of the substrate 320
  • the main surface 322 is a flat plate surface at the other end in the thickness direction of the substrate 320.
  • the substrate 320 is formed of a ceramic multilayer substrate or a resin multilayer substrate.
  • the main surface 321 corresponds to the "third sub-main surface" of the present invention, and the main surface 322 corresponds to the "fourth sub-main surface" of the present invention.
  • the electronic component 323 includes an insulating main body and a plurality of terminal conductors formed on the bottom surface of the main body.
  • the electronic component 323 is a so-called (Land Grid Array) type electronic component.
  • the electronic component 323 may be a BGA (Ball Grid Array) type electronic component.
  • the electronic component 324 includes an insulating main body and terminal conductors formed on both end faces of the main body. These electronic components 323 and 324 correspond to the "third sub-electronic component" of the present invention.
  • the electronic component 323 and the electronic component 324 are mounted on the main surface 321 of the substrate 320.
  • the plurality of terminal conductors 329 are formed on the main surface 322 of the substrate 320.
  • the sealing resin 326 has an insulating property and covers the main surface 321 side of the substrate 320. At this time, the sealing resin 326 covers the electronic component 324 and the electronic component 323. As shown in the embodiment described later, the top surface of the main body of the electronic component 323 does not have to be covered with the sealing resin 326.
  • the sealing resin 326 corresponds to the "second sealing resin" of the present invention.
  • the shield film 327 has conductivity and covers the outer surface of the sealing resin 326 and the side surface of the substrate 320.
  • the shield film 327 corresponds to the "second sub-shield film" of the present invention.
  • the submodule 31 and the plurality of electronic components 39 are mounted on a plurality of land electrodes on the main surface 201 side.
  • the sub-module 31 includes a terminal conductor (not shown), and the terminal conductor is mounted on a plurality of land electrodes on the main surface 201 of the substrate 20 by a conductive joining material such as solder.
  • the sub-module 31 is arranged in the center of the main surface 201. More specifically, the sub-module 31 is mounted so as to overlap the through hole 200 when viewed in the normal direction of the main surface 201.
  • the electronic component 315 of the submodule 31 is housed in the through hole 200.
  • the sub-module 32 and the plurality of terminal conductors 70 are mounted on a plurality of land electrodes on the main surface 202 side.
  • the terminal conductor 329 is mounted on a plurality of land electrodes (not shown) on the main surface 202 of the substrate 20 by a conductive joining material such as solder.
  • the sub-module 32 is mounted in the center of the main surface 202. More specifically, the submodule 32 is mounted so as to overlap the through hole 200 and the submodule 31 when viewed in the normal direction of the main surface 201 and the main surface 202.
  • the plurality of terminal conductors 70 are columnar conductors, and are mounted so as to surround the sub-module 32 when viewed in the normal direction of the main surface 202.
  • the plurality of electronic components 39 are mounted so as to surround the sub-module 31 when viewed in the normal direction of the main surface 201.
  • the underfill resin 40 has an insulating property.
  • the underfill resin 40 has a shape that surrounds the through hole 200 when viewed in the normal direction of the main surface 201 and the main surface 202.
  • the underfill resin 40 abuts on the main surface 202 of the substrate 20 and the main surface 322 of the substrate 320 in the submodule 32. As a result, the space outside the sub-module 32 on the main surface 202 side of the substrate 20 and the space of the through hole 200 are separated by the underfill resin 40.
  • the sealing resin 51 has an insulating property and covers the main surface 201 side of the substrate 20. At this time, the sealing resin 51 covers the side surface and the bottom surface of the sub-module 31 and the plurality of electronic components 39. Further, the sealing resin 51 is filled in the through hole 200 and the inner region of the underfill resin 40.
  • the sealing resin 52 has an insulating property and covers the main surface 202 side of the substrate 20. At this time, the sealing resin 52 covers the side surface and the bottom surface of the sub-module 32, and the side surface of the plurality of terminal conductors 70.
  • the shield film 60 has conductivity and covers the outer surface (side surface and top surface) of the sealing resin 51, the top surface of the sub-module 31, the side surface of the substrate 20, and the side surface of the sealing resin 52.
  • the shield film 60 corresponds to the "main shield film" of the present invention.
  • the submodule 31 on which a plurality of electronic components 313, 314, and 315 are mounted on both sides and the submodule 32 on which a plurality of electronic components 323 and 324 are mounted are mounted on both sides of the substrate 20. Will be done. Further, a plurality of electronic components 39 different from the sub-module 31 and the sub-module 32 are mounted on the substrate 20. As a result, the electronic component module 10 can realize high-density mounting.
  • the sub-module 31 and the sub-module 32 overlap each other when viewed in the normal direction of the main surface 201 and the main surface 202 of the substrate 20.
  • the electronic component module 10 can realize higher density mounting without increasing the plane area.
  • the electronic component 315 of the sub-module 31 is housed in the through hole 200 of the substrate 20.
  • the electronic component module 10 can realize a higher density mounting while suppressing the increase in height (while realizing a low height).
  • the electronic component 315 is suitable for components that cannot be reduced in height by grinding after mounting. Parts whose functional parts are distributed throughout the main component such as LC filters, power amplifiers, surface acoustic wave filters, bulk elastic wave filters, and other parts of the main component are ground to cause deterioration of component functions such as deterioration of heat dissipation.
  • the parts to be used are suitable for the electronic parts 315.
  • the sub-module 31, the sub-module 32, and the plurality of electronic components 39 are covered with the sealing resins 51 and 52.
  • the electronic component module 10 can realize high reliability.
  • the electronic component 315 is arranged in the through hole 200 sandwiched between the substrate 310 of the submodule 31 and the substrate 320 of the submodule 32, and the through hole 200 is also filled with the sealing resin 51. As a result, the electronic component module 10 can realize even higher reliability.
  • the electronic component module 10 is covered with a shield film 60 except for a surface mounted on an external circuit board or the like. As a result, the electronic component module 10 can suppress electromagnetic field interference with the outside.
  • a conductor pattern is formed on the substrate 20, the substrate 310 of the submodule 31, and the substrate 320 of the submodule 31. More specifically, for example, a ground conductor pattern is formed on the main surface 312 of the substrate 310 and the main surface 322 of the substrate 320. The ground conductor pattern may be formed on an inner layer close to the main surface 312 of the substrate 310 and an inner layer close to the main surface 322 of the substrate 320.
  • the electronic component 315 is arranged between the conductor pattern formed on the substrate 310 of the submodule 31 (not shown) and the conductor pattern formed on the substrate 320 of the submodule 31 (not shown). .. More specifically, the electronic component 315 includes, for example, a ground conductor pattern (not shown) formed on the main surface 312 of the substrate 310 and a ground conductor pattern (not shown) formed on the main surface 322 of the substrate 320. Placed between. Further, in plan view, the electronic component 315 is surrounded by the shield film 317 of the submodule 31 and the shield film 327 of the submodule 32.
  • the shield film 60 of the electronic component module 10 can further suppress electromagnetic interference between the electronic component outside the electronic component module 10 and the electronic component 315.
  • the electronic component module 10 can realize high-density mounting, miniaturization, and high reliability.
  • the electronic component 315 when the thickness (height) of the electronic component 315 is larger than the thickness of the substrate 20, the electronic component 315 may be arranged so as to protrude from the main surface 202 through the through hole 200. preferable. As a result, the height of the main surface 201 side of the substrate 20 can be further reduced.
  • FIG. 5 is a flowchart showing a method of manufacturing an electronic component module according to the first embodiment.
  • 6 (A), 6 (B), 6 (C), 7 (A), 7 (B), and 7 (C) are the electronic component modules according to the first embodiment. It is a side sectional view which shows the state of each manufacturing process. In the detailed contents of each manufacturing process, specific description of the parts described in the above description of the configuration will be omitted.
  • the first submodule (submodule 31) and the second submodule (submodule 32) are formed (S11).
  • the second submodule (submodule 32) is mounted on the back surface (main surface 202) of the main board (board 20) (S12).
  • the plurality of terminal conductors 70 are also mounted on the back surface (main surface 202) of the main substrate (board 20).
  • the plurality of terminal conductors 70 may be formed in advance on the main substrate (board 20) by plating or the like.
  • the underfill resin 40 is formed by surrounding the through hole 200 on the back surface (main surface 202) of the main substrate (board 20) (S13).
  • the sealing resin 52 is formed on the back surface (main surface 202) side of the main substrate (board 20) (S14). At this time, due to the presence of the underfill resin 40, the sealing resin 52 does not flow into the through hole 200 even if the sealing resin 52 is applied.
  • the first submodule (submodule 31) is mounted on the surface (main surface 202) of the main board (board 20) (S15).
  • the electronic component (electronic component 315) on the back surface (main surface 312) side of the first sub module (sub module 31) is inserted and accommodated in the through hole 200.
  • the sealing resin 51 is formed on the surface (main surface 201) side of the main substrate (board 20) and in the through hole 200 (S16).
  • the surface (top surface) of the sealing resin 51 and the surface (bottom surface) of the sealing resin 52 are polished to a predetermined depth (S17).
  • a shield film 60 is formed on the top surface and side surface of the sealing resin 51, the side surface of the substrate 20, and the side surface of the sealing resin 52 (S18).
  • the electronic component module 10 can be manufactured easily and more reliably.
  • step S17 The above-mentioned manufacturing method is executed up to step S17 in a multi-board state in which a plurality of structures for realizing each of the plurality of electronic component modules 10 are arranged. Then, after step S17, the shield film 60 is formed by cutting into individual pieces to manufacture a plurality of electronic component modules 10.
  • the manufacturing method in which the second sub-module (sub-module 32) on the back surface side of the main board is mounted first is shown.
  • the first sub-module (sub-module 31) on the front surface side of the main board can be mounted first.
  • the underfill resin 40 may be formed between the surface (main surface 201) of the main substrate (board 20) and the first submodule (submodule 31).
  • the through hole 200 is filled with the sealing resin 52.
  • FIG. 8 is a side sectional view showing the configuration of the electronic component module according to the second embodiment.
  • the electronic component module 10A according to the second embodiment is different from the electronic component module 10 according to the first embodiment in that it includes a sub-module 31A and a sub-module 32A.
  • the other configurations of the electronic component module 10A are the same as those of the electronic component module 10, and the description of the same parts will be omitted.
  • the electronic component module 10A includes a sub-module 31A and a sub-module 32A.
  • the sub-module 31A is obtained by grinding the sub-module 31 according to the first embodiment from the top surface side to reduce the height.
  • the sub-module 32A is obtained by omitting the shield film and grinding from the top surface side of the sub-module 32 to reduce the height of the sub-module 32 according to the first embodiment.
  • a part of the electronic component 313 and the electronic component 323 may also be ground.
  • the electronic parts 313 and the electronic parts 323 are parts in which the functional parts are unevenly distributed on the surface side on which the terminal conductor is formed.
  • semiconductor parts surface acoustic wave filters, bulk surface acoustic wave filters, and the like.
  • the electronic component module 10A has the same function and effect as the electronic component module 10. Further, the electronic component module 10A can realize further reduction in height.
  • FIG. 9 is a side sectional view showing the configuration of the electronic component module according to the third embodiment.
  • the electronic component module 10B according to the third embodiment is different from the electronic component module 10 according to the first embodiment in that it includes a sub-module 32B.
  • the other configurations of the electronic component module 10B are the same as those of the electronic component module 10, and the description of the same parts will be omitted.
  • the electronic component module 10B includes a sub module 32B.
  • the sub-module 32B has a Fanout structure (fanout structure).
  • the sub-module 32B is ground from the top surface side to reduce the height.
  • the Fanout structure is called FOWLP (Fan Out Wafer Level Package), and the area of the package is larger than the area of the semiconductor chip built in the package, and the substrate in the package or the like. It means a structure that extends the external connection terminal to the outside of the semiconductor chip (fanout). Thereby, for example, the terminal pitch of the external connection terminal can be made larger than the terminal pitch of the semiconductor chip, and the mounting on the substrate 20 becomes easy and reliable.
  • the electronic component module 10B has the same function and effect as the electronic component module 10. Further, the electronic component module 10B can realize further reduction in height.
  • FIG. 10 is a side sectional view showing the configuration of the electronic component module according to the fourth embodiment.
  • the electronic component module 10C according to the fourth embodiment is different from the electronic component module 10A according to the second embodiment in that it includes a sub-module 31C and a sub-module 32C.
  • the sub-module 31C is different from the sub-module 31 according to the second embodiment in that it includes an electronic component 315C.
  • Other configurations of the sub-module 31C are the same as those of the sub-module 31, and the description of the same parts will be omitted.
  • the electronic component 315C is an electronic component having heat generation, and is, for example, a power amplifier, a surface acoustic wave filter, a bulk surface acoustic wave filter, or the like.
  • the sub-module 32C is different from the sub-module 31C according to the second embodiment in that it includes a heat dissipation component 328, a flat conductor pattern 3281, a flat conductor pattern 3382, and a plurality of via conductors 3283.
  • the plane conductor pattern 3281 is formed on the main surface 321 of the substrate 20.
  • the plane conductor pattern 3281 is, for example, a rectangle or the like when viewed in the normal direction of the main surface 321 of the main surface 321 of the substrate 320, and has a predetermined area.
  • the area of the plane conductor pattern 3281 is preferably larger than or equal to the shape of the top surface of the electronic component 315C in a plan view.
  • the plane conductor pattern 3281 corresponds to the "first plane conductor pattern" of the present invention.
  • the plane conductor pattern 3382 is formed on the main surface 322 of the substrate 20.
  • the plane conductor pattern 3382 is, for example, a rectangle when viewed in the normal direction of the main surface 322 of the substrate 320, and has a predetermined area.
  • the area of the plane conductor pattern 3382 is preferably larger than the shape of the top surface of the electronic component 315C in a plan view.
  • the planar conductor pattern 3382 may have the same shape as the planar conductor pattern 3281.
  • the plane conductor pattern 3382 corresponds to the "second plane conductor pattern" of the present invention.
  • the plane conductor pattern 3382 and the plane conductor pattern 3281 overlap each other when viewed in the normal direction of the substrate 320.
  • the plurality of via conductors 3283 penetrate the substrate 320.
  • the plurality of via conductors 3283 overlap the plane conductor pattern 3281 and the plane conductor pattern 3582, and are connected to the plane conductor pattern 3281 and the plane conductor pattern 3482.
  • the heat dissipation component 328 has a rectangular parallelepiped shape and has high thermal conductivity.
  • the heat dissipation component 328 is, for example, a copper chip.
  • the heat dissipation component 328 is mounted on the planar conductor pattern 3281.
  • the top surface of the heat radiating component 328 is not covered with the sealing resin 326 and is exposed to the outside.
  • the top surface of the heat radiating component 328 is a surface opposite to the surface mounted on the plane conductor pattern 3281.
  • the submodule 32C is mounted on the substrate 20 so that the planar conductor pattern 3281 and the planar conductor pattern 3382 overlap with the electronic component 315C when viewed in the normal direction of the substrate 20.
  • the plane conductor pattern 3382 and the top surface of the electronic component 315C are arranged so as to sandwich the heat conductive film 80.
  • the plane conductor pattern 3382 and the top surface of the electronic component 315C come into contact with the heat conductive film 80.
  • the electronic component module 10C has the same function and effect as the electronic component module 10.
  • the heat generated in the electronic component 315C is a heat transfer path composed of the heat conductive film 80, the planar conductor pattern 3482, the plurality of via conductors 3283, the planar conductor pattern 3281, and the heat dissipation component 328.
  • the heat is dissipated to the outside of the electronic component module 10C via the above.
  • the heat dissipation of the electronic component 315C can be improved, and the reliability of the electronic component module 10C is improved.
  • the heat dissipation component 328 is brought into contact with a flat conductor such as a ground conductor of another circuit board.
  • the heat of the electronic component 315C propagates to the plane conductors of other circuit boards, and a higher heat dissipation effect can be obtained.
  • 10, 10A, 10B, 10C Electronic component modules 20, 310, 320: Substrate 31, 31A, 31C, 32, 32A, 32B, 32C: Submodule 39, 313, 314, 315, 315C, 323, 324: Electronic components 40: Underfill resin 51, 52, 316, 326: Encapsulating resin 60, 317, 327: Shield film 70, 319, 329: Terminal conductor 80: Thermal conductive film 200: Through holes 201, 202, 311, 312, 321 322: Main surface 328: Heat dissipation component 3281, 3382: Plane conductor pattern 3283: Via conductor

Abstract

電子部品モジュール（１０）は、基板（２０）と、基板（２０）の主面（２０１）に実装されるサブモジュール（３１）と、基板（２０）の主面（２０２）に形成された端子導体（７０）と、を備える。サブモジュール（３１）は、基板（３１０）、電子部品（３１３）、電子部品（３１４）、および、電子部品（３１５）を備える。基板（３１０）は、主面（３１１）および主面（３１２）を有する。電子部品（３１３）、電子部品（３１４）は、主面（３１１）に実装される。電子部品（３１５）は、主面（３１２）に実装される。基板（２０）は、主面（２０１）と主面（２０２）との間を貫通する貫通穴（２００）を有する。サブモジュール（３１）は、電子部品（３１５）が貫通穴（２００）に収容されるように実装される。

Description

電子部品モジュール、および、電子部品モジュールの製造方法
　本発明は、基板に複数の電子部品を実装した電子部品モジュールに関する。
　特許文献１には、モジュール基板が記載されている。特許文献１に記載のモジュール基板は、コア基板、複数の電子部品、および、小片基板を備える。小片基板には、電子部品が実装されている。
　複数の電子部品、および、小片基板は、コア基板に実装されている。コア基板には、キャビティが形成されている。小片基板に実装される電子部品は、キャビティに収容される。
特許第５４５４６８１号公報
　しかしながら、特許文献１のような従来の構成では、更なる高密度実装化が難しかった。
　したがって、この発明は、高密度実装化が可能な電子部品モジュールを提供することにある。
　この発明の電子部品モジュールは、メイン基板と、メイン基板の表面に実装される表面側サブモジュールと、メイン基板の裏面に形成された外部接続用の端子導体と、を備える。表面側サブモジュールは、第１サブ基板、第１サブ電子部品、および、第２サブ電子部品を備える。第１サブ基板は、第１サブ主面と、第１サブ主面に平行な第２サブ主面とを有する。第１サブ電子部品は、第１サブ主面に実装される。第２サブ電子部品は、第２サブ主面に実装される。メイン基板は、表面と裏面との間を貫通する貫通穴を有する。表面側サブモジュールは、第２サブ電子部品が貫通穴に収容されるように実装される。
　この構成では、電子部品が両面実装されたサブモジュールが、メイン基板に実装される。この際、サブモジュールの裏面側の電子部品は、メイン基板の貫通穴に収容される。これにより、モジュールの厚み（高さ）が大きくなることを抑制しながら、より多くの電子部品が実装されたモジュールが形成される。
　この発明によれば、高密度実装化された電子部品モジュールを実現できる。
図１は、第１の実施形態に係る電子部品モジュールの構成を示す側面断面図である。 図２は、第１の実施形態に係る電子部品モジュールを表面側から視た平面図である。 図３は、第１の実施形態に係る電子部品モジュールを裏面側から視た平面図である。 図４（Ａ）、図４（Ｂ）は、第１の実施形態に係る電子部品モジュールにおけるサブモジュールの構成を示す側面断面図である。 図５は、第１の実施形態に係る電子部品モジュールの製造方法を示すフローチャートである。 図６（Ａ）、図６（Ｂ）、および、図６（Ｃ）は、第１の実施形態に係る電子部品モジュールの各製造過程の状態を示す側面断面図である。 図７（Ａ）、図７（Ｂ）、および、図７（Ｃ）は、第１の実施形態に係る電子部品モジュールの各製造過程の状態を示す側面断面図である。 図８は、第２の実施形態に係る電子部品モジュールの構成を示す側面断面図である。 図９は、第３の実施形態に係る電子部品モジュールの構成を示す側面断面図である。 図１０は、第４の実施形態に係る電子部品モジュールの構成を示す側面断面図である。
　［第１の実施形態］
　本発明の第１の実施形態に係る電子部品モジュールについて、図を参照して説明する。図１は、第１の実施形態に係る電子部品モジュールの構成を示す側面断面図である。図２は、第１の実施形態に係る電子部品モジュールを表面側から視た平面図である。なお、図２は、封止樹脂、シールド膜の天面部分を無くした状態での平面図である。図３は、第１の実施形態に係る電子部品モジュールを裏面側から視た平面図である。なお、図３は、封止樹脂を無くした状態での平面図である。図４（Ａ）、図４（Ｂ）は、第１の実施形態に係る電子部品モジュールにおけるサブモジュールの構成を示す側面断面図である。図１、図４（Ａ）、図４（Ｂ）は、図２、図３に示すＡ断面図である。なお、図１、図２、図３、図４（Ａ）、図４（Ｂ）では、構成を分かり易くするため、適宜、寸法を強調して記載している。このような図示は、第１の実施形態に限らず、他の実施形態でも行っている。
　電子部品モジュール１０は、例えば、高周波の通信信号のフロントエンドモジュール等、高周波信号を処理するモジュールとして用いられる。
　図１、図２、図３に示すように、電子部品モジュール１０は、基板２０、サブモジュール３１、サブモジュール３２、複数の電子部品３９、アンダーフィル樹脂４０、封止樹脂５１、封止樹脂５２、シールド膜６０、および、外部接続用の端子導体７０を備える。サブモジュール３１は、本発明の「表面側サブモジュール」に対応し、サブモジュール３２は、本発明の「裏面側サブモジュール」に対応する。なお、サブモジュールとは、機能的に特有の意味を有するものではなく、電子部品モジュール１０の主たる基板（基板２０）に実装されるモジュールという意味である。ただし、サブモジュールに機能的なサブ機能を備えさせることもできる。
　（基板２０の構成）
　基板２０は、絶縁性の主体を有し、電子部品モジュール１０を実現するための導体パターンを備える。基板２０は、例えば、所定の導体パターンが形成された複数の絶縁体層を積層してなる。なお、基板２０は、単層基板であってもよい。基板２０が、本発明の「メイン基板」に対応する。
　基板２０は、例えば、矩形の平板であり、互いに平行な主面２０１と主面２０２とを有する。主面２０１は、基板２０の厚み方向の一方端の平板面であり、主面２０２は、基板２０の厚み方向の他方端の平板面である。基板２０は、セラミック多層基板、または、樹脂多層基板によって形成される。主面２０１が、本発明の「メイン基板の表面」に対応し、主面２０２が、本発明の「メイン基板の裏面」に対応する。
　基板２０は、主面２０１と主面２０２との間を貫通する貫通穴２００を有する。貫通穴２００は、例えば、主面２０１および主面２０２の法線方向に視て、略矩形である。
　基板２０は、主面２０１および主面２０２に、それぞれ複数のランド電極（図示省略）を備える。
　（サブモジュール３１の構成）
　図４（Ａ）に示すように、サブモジュール３１は、基板３１０、電子部品３１３、電子部品３１４、電子部品３１５、封止樹脂３１６、シールド膜３１７、および、複数の端子導体３１９を備える。
　基板３１０は、絶縁性の主体を有し、サブモジュール３１を実現するための導体パターンを備える。基板３１０は、例えば、所定の導体パターンが形成された複数の絶縁体層を積層してなる。なお、基板３１０は、単層基板であってもよい。基板３１０が、本発明の「第１サブ基板」に対応する。
　基板３１０は、例えば、矩形の平板であり、互いに平行な主面３１１と主面３１２とを有する。主面３１１は、基板３１０の厚み方向の一方端の平板面であり、主面３１２は、基板３１０の厚み方向の他方端の平板面である。基板３１０は、セラミック多層基板、または、樹脂多層基板によって形成される。主面３１１が、本発明の「第１サブ表面」に対応し、主面３１２が、本発明の「第２サブ主面」に対応する。
　電子部品３１３は、絶縁性の主体と、主体の底面に形成された複数の端子導体とを備える。電子部品３１３は、所謂ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）タイプの電子部品である。なお、電子部品３１３は、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）タイプの電子部品であってもよい。電子部品３１４は、絶縁性の主体と、主体の両端面に形成された端子導体とを備える。これら、電子部品３１３および電子部品３１４が、本発明の「第１サブ電子部品」に対応する。電子部品３１３および電子部品３１４は、基板３１０の主面３１１に実装される。
　電子部品３１５は、絶縁性の主体と、主体の底面側を含んで形成された複数の端子導体とを備える。電子部品３１５が、本発明の「第２サブ電子部品」に対応する。電子部品３１５は、基板３１０の主面３１２に実装される。
　複数の端子導体３１９は、基板３１０の主面３１２に形成される。より具体的には、主面３１２を法線方向に視て、複数の端子導体３１９は、電子部品３１５を囲むように形成される。
　封止樹脂３１６は、絶縁性を有し、基板３１０の主面３１１側を覆う。この際、封止樹脂３１６は、電子部品３１４、電子部品３１３を覆う。なお、後述する実施形態に示すように、電子部品３１３の主体の天面は、封止樹脂３１６に覆われていなくてもよい。封止樹脂３１６が、本発明の「第１封止樹脂」に対応する。
　シールド膜３１７は、導電性を有し、封止樹脂３１６の外面および基板３１０の側面を覆う。シールド膜３１７が、本発明の「第１サブシールド膜」に対応する。
　（サブモジュール３２の構成）
　図４（Ｂ）に示すように、サブモジュール３２は、基板３２０、電子部品３２３、電子部品３２４、封止樹脂３２６、シールド膜３２７、および、複数の端子導体３２９を備える。
　基板３２０は、絶縁性の主体を有し、サブモジュール３２を実現するための導体パターンを備える。基板３２０は、例えば、所定の導体パターンが形成された複数の絶縁体層を積層してなる。なお、基板３２０は、単層基板であってもよい。基板３２０が、本発明の「第２サブ基板」に対応する。
　基板３２０は、例えば、矩形の平板であり、互いに平行な主面３２１と主面３２２とを有する。主面３２１は、基板３２０の厚み方向の一方端の平板面であり、主面３２２は、基板３２０の厚み方向の他方端の平板面である。基板３２０は、セラミック多層基板、または、樹脂多層基板によって形成される。主面３２１が、本発明の「第３サブ主面」に対応し、主面３２２が、本発明の「第４サブ主面」に対応する。
　電子部品３２３は、絶縁性の主体と、主体の底面に形成された複数の端子導体とを備える。電子部品３２３は、所謂（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）タイプの電子部品である。なお、電子部品３２３は、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）タイプの電子部品であってもよい。電子部品３２４は、絶縁性の主体と、主体の両端面に形成された端子導体とを備える。これら、電子部品３２３および電子部品３２４が、本発明の「第３サブ電子部品」に対応する。電子部品３２３および電子部品３２４は、基板３２０の主面３２１に実装される。
　複数の端子導体３２９は、基板３２０の主面３２２に形成される。
　封止樹脂３２６は、絶縁性を有し、基板３２０の主面３２１側を覆う。この際、封止樹脂３２６は、電子部品３２４、電子部品３２３を覆う。なお、後述する実施形態に示すように、電子部品３２３の主体の天面は、封止樹脂３２６に覆われていなくてもよい。封止樹脂３２６が、本発明の「第２封止樹脂」に対応する。
　シールド膜３２７は、導電性を有し、封止樹脂３２６の外面および基板３２０の側面を覆う。シールド膜３２７が、本発明の「第２サブシールド膜」に対応する。
　（電子部品モジュール１０の各構成要素の配置、実装態様）
　サブモジュール３１および複数の電子部品３９は、主面２０１側の複数のランド電極に実装される。この際、サブモジュール３１は、端子導体（図示省略）を備え、端子導体が、はんだ等の導電性接合材によって基板２０の主面２０１の複数のランド電極に実装される。
　サブモジュール３１は、主面２０１の中央に配置される。より具体的には、サブモジュール３１は、主面２０１の法線方向に視て、貫通穴２００に重なるように実装される。サブモジュール３１の電子部品３１５は、貫通穴２００に収容される。
　サブモジュール３２および複数の端子導体７０は、主面２０２側の複数のランド電極に実装される。この際、サブモジュール３２では、端子導体３２９が、はんだ等の導電性接合材によって、基板２０の主面２０２の複数のランド電極（図示省略）に実装される。
　サブモジュール３２は、主面２０２の中央に実装される。より具体的には、サブモジュール３２は、主面２０１および主面２０２の法線方向に視て、貫通穴２００およびサブモジュール３１に重なるように実装される。
　複数の端子導体７０は、柱状導体であり、主面２０２の法線方向に視て、サブモジュール３２を囲むように実装される。
　複数の電子部品３９は、主面２０１の法線方向に視て、サブモジュール３１を囲むように実装される。
　アンダーフィル樹脂４０は、絶縁性を有する。アンダーフィル樹脂４０は、主面２０１および主面２０２の法線方向に視て、貫通穴２００を囲む形状である。アンダーフィル樹脂４０は、基板２０の主面２０２、および、サブモジュール３２における基板３２０の主面３２２に当接する。これにより、基板２０の主面２０２側におけるサブモジュール３２よりも外方の空間と貫通穴２００の空間とは、アンダーフィル樹脂４０によって分離される。
　封止樹脂５１は、絶縁性を有し、基板２０の主面２０１側を覆う。この際、封止樹脂５１は、サブモジュール３１の側面および底面、複数の電子部品３９を覆う。さらに、封止樹脂５１は、貫通穴２００、および、アンダーフィル樹脂４０の内側の領域に充填される。
　封止樹脂５２は、絶縁性を有し、基板２０の主面２０２側を覆う。この際、封止樹脂５２は、サブモジュール３２の側面および底面、複数の端子導体７０の側面を覆う。
　シールド膜６０は、導電性を有し、封止樹脂５１の外面（側面および天面）、サブモジュール３１の天面、基板２０の側面、および、封止樹脂５２の側面を覆う。シールド膜６０が、本発明の「メインシールド膜」に対応する。
　このような構成によって、複数の電子部品３１３、３１４、３１５が両面実装されたサブモジュール３１と、複数の電子部品３２３、３２４が実装されたサブモジュール３２とが、基板２０に対して、両面実装される。さらに、基板２０には、サブモジュール３１およびサブモジュール３２とは異なる複数の電子部品３９が実装される。これにより、電子部品モジュール１０は、高密度実装を実現できる。
　また、基板２０の主面２０１および主面２０２の法線方向に視て、サブモジュール３１とサブモジュール３２とは、重なっている。これにより、電子部品モジュール１０は、平面面積を大きくすることなく、更なる高密度実装を実現できる。
　また、サブモジュール３１の電子部品３１５は、基板２０の貫通穴２００に収容される。これにより、電子部品モジュール１０は、高背化を抑制しながら（低背を実現しながら）、更なる高密度実装を実現できる。
　電子部品３１５は、実装後に研削などにより低背化できない部品が適している。ＬＣフィルタなど機能部分が部品主体全体に分布している部品、パワーアンプ、表面弾性波フィルタ、バルク弾性波フィルタなど部品主体の一部を研削することにより放熱性の低下など部品機能の低下が発生する部品等が、電子部品３１５に適している。
　また、サブモジュール３１、サブモジュール３２、複数の電子部品３９は、封止樹脂５１、５２によって覆われている。これにより、電子部品モジュール１０は、高い信頼性を実現できる。さらに、電子部品３１５は、サブモジュール３１の基板３１０、サブモジュール３２の基板３２０によって挟まる貫通穴２００内に配置されているが、この貫通穴２００にも封止樹脂５１が充填されている。これにより、電子部品モジュール１０は、さらに高い信頼性を実現できる。
　また、電子部品モジュール１０は、外部の回路基板等に実装される面を除き、シールド膜６０によって覆われている。これにより、電子部品モジュール１０は、外部に対する電磁界的な干渉を抑制できる。
　また、基板２０、サブモジュール３１の基板３１０、サブモジュール３１の基板３２０には、導体パターンが形成される。より具体的には、例えば、基板３１０の主面３１２、および、基板３２０の主面３２２には、グランド導体パターンが形成される。なお、グランド導体パターンは、基板３１０の主面３１２に近い内層、基板３２０の主面３２２に近い内層に形成されていてもよい。
　この構成によって、電子部品３１５は、サブモジュール３１の基板３１０に形成された導体パターン（図示省略）と、サブモジュール３１の基板３２０に形成された導体パターン（図示省略）との間に配置される。より具体的には、電子部品３１５は、例えば、基板３１０の主面３１２に形成されたグランド導体パターン（図示省略）と、基板３２０の主面３２２に形成されたグランド導体パターン（図示省略）との間に配置される。さらに、平面視において、電子部品３１５は、サブモジュール３１のシールド膜３１７およびサブモジュール３２のシールド膜３２７によって、囲まれる。これにより、サブモジュール３１およびサブモジュール３２以外の電子部品３９と、電子部品３１５との電磁界的な干渉は、抑制できる。さらに、電子部品モジュール１０のシールド膜６０によって、電子部品モジュール１０外の電子部品と、電子部品３１５との電磁界的な干渉は、さらに抑制できる。
　そして、上述の各構成が適宜組み合わされることによって、電子部品モジュール１０は、高密度実装化、小型化、且つ、高い信頼性を実現できる。
　なお、上述の構成において、電子部品３１５の厚み（高さ）が基板２０の厚みよりも大きい場合、電子部品３１５は、貫通穴２００を挿通し、主面２０２から突出するように配置することが好ましい。これにより、基板２０の主面２０１側は、より低背化できる。
　（電子部品モジュールの製造方法）
　上述の構成からなる電子部品モジュール１０は、例えば、次に示す方法によって製造できる。図５は、第１の実施形態に係る電子部品モジュールの製造方法を示すフローチャートである。図６（Ａ）、図６（Ｂ）、図６（Ｃ）、図７（Ａ）、図７（Ｂ）、および、図７（Ｃ）は、第１の実施形態に係る電子部品モジュールの各製造過程の状態を示す側面断面図である。なお、各製造工程における詳細な内容において、上述の構成の説明において説明されている箇所については、具体的な説明を省略する。
　第１サブモジュール（サブモジュール３１）および第２サブモジュール（サブモジュール３２）とを形成する（Ｓ１１）。
　図６（Ａ）に示すように、メイン基板（基板２０）の裏面（主面２０２）に、第２サブモジュール（サブモジュール３２）を実装する（Ｓ１２）。この際、複数の端子導体７０もメイン基板（基板２０）の裏面（主面２０２）に実装する。なお、複数の端子導体７０はメイン基板（基板２０）にめっきなどによって予め形成したものでもよい。
　図６（Ｂ）に示すように、メイン基板（基板２０）の裏面（主面２０２）における貫通穴２００を囲んでアンダーフィル樹脂４０を形成する（Ｓ１３）。
　図６（Ｃ）に示すように、メイン基板（基板２０）の裏面（主面２０２）側に封止樹脂５２を形成する（Ｓ１４）。この際、アンダーフィル樹脂４０が存在することによって、封止樹脂５２を塗布しても、封止樹脂５２は、貫通穴２００に流れ込まない。
　図７（Ａ）に示すように、メイン基板（基板２０）の表面（主面２０２）に、第１サブモジュール（サブモジュール３１）を実装する（Ｓ１５）。この際、第１サブモジュール（サブモジュール３１）の裏面（主面３１２）側の電子部品（電子部品３１５）を貫通穴２００に挿入、収容する。
　図７（Ｂ）に示すように、メイン基板（基板２０）の表面（主面２０１）側および貫通穴２００内に封止樹脂５１を形成する（Ｓ１６）。
　図７（Ｃ）に示すように、封止樹脂５１の表面（天面）および封止樹脂５２の表面（底面）を、所定の深さまで研磨する（Ｓ１７）。
　封止樹脂５１の天面、側面、基板２０の側面、および、封止樹脂５２の側面に、シールド膜６０を形成する（Ｓ１８）。
　このような製造方法を用いることによって、電子部品モジュール１０を、容易に、且つ、より確実に製造できる。
　なお、上述の製造方法は、ステップＳ１７までは、複数の電子部品モジュール１０をそれぞれに実現するための複数の構造体が配列されたマルチ基板状態によって実行される。そして、ステップＳ１７の後に個片に切り分けて、シールド膜６０を形成することで、複数の電子部品モジュール１０が製造される。
　また、上述の製造方法では、メイン基板の裏面側の第２サブモジュール（サブモジュール３２）を先に実装する製造方法を示した。しかしながら、メイン基板の表面側の第１サブモジュール（サブモジュール３１）を先に実装することもできる。この場合、アンダーフィル樹脂４０は、メイン基板（基板２０）の表面（主面２０１）と第１サブモジュール（サブモジュール３１）との間に形成すればよい。そして、この場合、貫通穴２００には、封止樹脂５２が充填される。
　［第２の実施形態］
　図８は、第２の実施形態に係る電子部品モジュールの構成を示す側面断面図である。図８に示すように、第２の実施形態に係る電子部品モジュール１０Ａは、第１の実施形態に係る電子部品モジュール１０に対して、サブモジュール３１Ａ、サブモジュール３２Ａを備える点で異なる。電子部品モジュール１０Ａの他の構成は、電子部品モジュール１０と同様であり、同様の箇所の説明は省略する。
　電子部品モジュール１０Ａは、サブモジュール３１Ａ、サブモジュール３２Ａを備える。サブモジュール３１Ａは、第１の実施形態に係るサブモジュール３１を天面側から研削し、低背化したものである。サブモジュール３２Ａは、第１の実施形態に係るサブモジュール３２に対して、シールド膜を省略し、サブモジュール３２の天面側から研削し、低背化したものである。サブモジュール３１、サブモジュール３２を研削して低背化するにあたり、電子部品３１３、電子部品３２３の一部も研削してもよい。部品の一部を研削するため、電子部品３１３、電子部品３２３は、機能部分が端子導体を形成した面側に偏在している部品が望ましい。例えば、半導体部品、表面弾性波フィルタ、バルク弾性波フィルタなどである。
　このような構成において、電子部品モジュール１０Ａは、電子部品モジュール１０と同様の作用効果を奏する。さらに、電子部品モジュール１０Ａは、更なる低背化を実現できる。
　［第３の実施形態］
　図９は、第３の実施形態に係る電子部品モジュールの構成を示す側面断面図である。図９に示すように、第３の実施形態に係る電子部品モジュール１０Ｂは、第１の実施形態に係る電子部品モジュール１０に対して、サブモジュール３２Ｂを備える点で異なる。電子部品モジュール１０Ｂの他の構成は、電子部品モジュール１０と同様であり、同様の箇所の説明は省略する。
　電子部品モジュール１０Ｂは、サブモジュール３２Ｂを備える。サブモジュール３２Ｂは、Ｆａｎｏｕｔ構造（ファンアウト構造）を有する。サブモジュール３２Ｂは、天面側から研削され、低背化されている。なお、Ｆａｎｏｕｔ構造（ファンアウト構造）とは、ＦＯＷＬＰ（Ｆａｎ　Ｏｕｔ　Ｗａｆｅｒ　Ｌｅｖｅｌ　Ｐａｃｋａｇｅ）と称されるものであり、パッケージの面積が、パッケージに内蔵される半導体チップの面積より大きく、パッケージ内の基板等によって半導体チップの外側まで外部接続端子を広げる（ｆａｎ　ｏｕｔ）構造を意味する。これにより、例えば、半導体チップの端子ピッチよりも、外部接続端子の端子ピッチを大きくでき、基板２０への実装が、容易且つ確実になる。
　このような構成において、電子部品モジュール１０Ｂは、電子部品モジュール１０と同様の作用効果を奏する。さらに、電子部品モジュール１０Ｂは、更なる低背化を実現できる。
　［第４の実施形態］
　図１０は、第４の実施形態に係る電子部品モジュールの構成を示す側面断面図である。図１０に示すように、第４の実施形態に係る電子部品モジュール１０Ｃは、第２の実施形態に係る電子部品モジュール１０Ａに対して、サブモジュール３１Ｃ、および、サブモジュール３２Ｃを備える点で異なる。
　サブモジュール３１Ｃは、第２の実施形態に係るサブモジュール３１に対して、電子部品３１５Ｃを備える点で異なる。サブモジュール３１Ｃの他の構成は、サブモジュール３１と同様であり、同様の箇所の説明は省略する。
　電子部品３１５Ｃは、発熱性を有する電子部品であり、例えば、パワーアンプ、表面弾性波フィルタ、バルク弾性波フィルタ等である。
　サブモジュール３２Ｃは、第２の実施形態に係るサブモジュール３１Ｃに対して、放熱部品３２８、平面導体パターン３２８１、平面導体パターン３２８２、および、複数のビア導体３２８３を備える点で異なる。
　平面導体パターン３２８１は、基板２０の主面３２１に形成される。平面導体パターン３２８１は、例えば、基板３２０の主面３２１の主面の法線方向に視て、矩形等であり、所定の面積を有する。平面導体パターン３２８１の面積は、電子部品３１５Ｃの天面を平面視した形状以上であるとよい。平面導体パターン３２８１が、本発明の「第１平面導体パターン」に対応する。
　平面導体パターン３２８２は、基板２０の主面３２２に形成される。平面導体パターン３２８２は、基板３２０の主面３２２の法線方向に視て、例えば矩形等であり、所定の面積を有する。平面導体パターン３２８２の面積は、電子部品３１５Ｃの天面を平面視した形状以上であるとよい。例えば、平面導体パターン３２８２は、平面導体パターン３２８１と同様の形状であるとよい。平面導体パターン３２８２が、本発明の「第２平面導体パターン」に対応する。
　平面導体パターン３２８２と平面導体パターン３２８１とは、基板３２０の法線方向に視て、重なる。
　複数のビア導体３２８３は、基板３２０を貫通する。複数のビア導体３２８３は、平面導体パターン３２８１と平面導体パターン３２８２とに重なり、平面導体パターン３２８１と平面導体パターン３２８２とに接続する。
　放熱部品３２８は、直方体形状であり、高い熱伝導性を有する。放熱部品３２８は、例えば、銅チップである。放熱部品３２８は、平面導体パターン３２８１に実装される。放熱部品３２８の天面は、封止樹脂３２６に覆われておらず、外部に露出する。放熱部品３２８の天面とは、平面導体パターン３２８１に実装される面と反対側の面である。
　サブモジュール３２Ｃは、基板２０の法線方向に視て、平面導体パターン３２８１および平面導体パターン３２８２が電子部品３１５Ｃに重なるように、基板２０に実装される。
　平面導体パターン３２８２と電子部品３１５Ｃの天面とは、熱伝導膜８０を挟んで配置される。平面導体パターン３２８２と電子部品３１５Ｃの天面とは、熱伝導膜８０に接触する。
　このような構成において、電子部品モジュール１０Ｃは、電子部品モジュール１０と同様の作用効果を奏する。
　また、電子部品モジュール１０Ｃでは、電子部品３１５Ｃで発生した熱は、熱伝導膜８０、平面導体パターン３２８２、複数のビア導体３２８３、平面導体パターン３２８１、および、放熱部品３２８によって構成される熱伝達路を介して、電子部品モジュール１０Ｃの外部に放熱される。これにより、電子部品３１５Ｃの放熱性を向上でき、電子部品モジュール１０Ｃの信頼性は、向上する。また、この構成において、例えば、放熱部品３２８を、他の回路基板のグランド導体等の平面導体に接触させる。これにより、電子部品３１５Ｃの熱は、他の回路基板の平面導体に伝搬し、さらに高い放熱効果を得られる。
　なお、上述の各実施形態の構成は、適宜組合せが可能であり、それぞれの組合せに応じた作用効果を奏することができる。
１０、１０Ａ、１０Ｂ、１０Ｃ：電子部品モジュール
２０、３１０、３２０：基板
３１、３１Ａ、３１Ｃ、３２、３２Ａ、３２Ｂ、３２Ｃ：サブモジュール
３９、３１３、３１４、３１５、３１５Ｃ、３２３、３２４：電子部品
４０：アンダーフィル樹脂
５１、５２、３１６、３２６：封止樹脂
６０、３１７、３２７：シールド膜
７０、３１９、３２９：端子導体
８０：熱伝導膜
２００：貫通穴
２０１、２０２、３１１、３１２、３２１、３２２：主面
３２８：放熱部品
３２８１、３２８２：平面導体パターン
３２８３：ビア導体

Claims (14)

  1. 　メイン基板と、
    　前記メイン基板の表面に実装される表面側サブモジュールと、
    　前記メイン基板の裏面に形成された外部接続用の端子導体と、を備え、
    　前記表面側サブモジュールは、
    　　第１サブ主面と、前記第１サブ主面に平行な第２サブ主面とを有する第１サブ基板と、
    　　前記第１サブ主面に実装された第１サブ電子部品と、
    　　前記第２サブ主面に実装された第２サブ電子部品と、
    　を備え、
    　前記メイン基板は、
    　　前記表面と前記裏面との間を貫通する貫通穴を有し、
    　前記表面側サブモジュールは、前記第２サブ電子部品が前記貫通穴に収容されるように、実装される、
    　電子部品モジュール。
  2. 　前記メイン基板の裏面に実装される裏面側サブモジュールを備え、
    　前記裏面側サブモジュールは、
    　　第３サブ主面と、前記第３サブ主面に平行な第４サブ主面とを有する第２サブ基板と、
    　　前記第３サブ主面に実装された第３サブ電子部品と、
    　を備える、
    　請求項１に記載の電子部品モジュール。
  3. 　前記メイン基板の前記表面および前記裏面の法線方向に視て、前記裏面側サブモジュールは、前記表面側サブモジュールに重なる、
    　請求項２に記載の電子部品モジュール。
  4. 　前記メイン基板の表面側を覆う第１封止樹脂と、
    　前記メイン基板の裏面側を覆う第２封止樹脂と、
    　を備える、請求項２または請求項３に記載の電子部品モジュール。
  5. 　前記メイン基板の前記表面の法線方向に視て前記貫通穴を囲む形状からなり、前記裏面側サブモジュールと前記メイン基板の裏面とに接触する形状または前記表面側サブモジュールと前記メイン基板の表面とに接触する形状のアンダーフィル樹脂を備え、
    　前記貫通穴には、前記第１封止樹脂または前記第２封止樹脂が充填される、
    　請求項４に記載の電子部品モジュール。
  6. 　前記裏面側サブモジュールは、ファンアウト構造である、
    　請求項２乃至請求項５のいずれかに記載の電子部品モジュール。
  7. 　前記第２サブ電子部品は、発熱性を有する電子部品であり、
    　前記第２サブ基板は、前記メイン基板の裏面の法線方向に視て、前記第２サブ電子部品に重なる位置に、熱伝達路を有する、
    　請求項２乃至請求項５のいずれかに記載の電子部品モジュール。
  8. 　前記熱伝達路は、
    　　前記第３サブ主面に形成された第１平面導体パターンと、
    　　前記第４サブ主面に形成された第２平面導体パターンと、
    　　前記第３サブ主面と前記第４サブ主面との間を貫通し、前記第１平面導体パターンと前記第２平面導体パターンとに接続する複数のビア導体と、
    　前記第１平面導体パターンに実装され、外部に露出する放熱部品と、
    　を備える、
    　請求項７に記載の電子部品モジュール。
  9. 　前記第２サブ電子部品と前記第２平面導体パターンとの間に配置され、前記第２サブ電子部品と前記第２平面導体パターンとに接続する熱伝導膜を備える、
    　請求項８に記載の電子部品モジュール。
  10. 　前記裏面側サブモジュールにおける側面を覆う第２サブシールド膜を備える、
    　請求項２乃至請求項９のいずれかに記載の電子部品モジュール。
  11. 　前記表面側サブモジュールにおける前記第１サブ主面側および側面を覆う第１サブシールド膜を備える、
    　請求項１乃至請求項１０のいずれかに記載の電子部品モジュール。
  12. 　前記メイン基板における前記メイン基板の表面側および側面側を覆う、メインシールド膜を備える、
    　請求項１乃至請求項１１のいずれかに記載の電子部品モジュール。
  13. 　第１サブ基板に対して電子部品が両面実装された表面側サブモジュールを形成するステップと、
    　第２サブ基板に対して電子部品が実装された裏面側サブモジュールを形成するステップと、
    　貫通穴が形成されたメイン基板の裏面に、前記裏面側サブモジュールを実装するステップと、
    　前記貫通穴を囲む形状のアンダーフィル樹脂を、前記メイン基板の裏面と前記第２サブ基板との間に形成するステップと、
    　前記メイン基板の裏面側に、前記アンダーフィル樹脂を樹脂止めとして、第２封止樹脂を形成するステップと、
    　前記第１サブ基板の裏面側の電子部品が前記貫通穴に収容されるように、前記メイン基板の表面に、前記表面側サブモジュールを実装するステップと、
    　前記メイン基板の表面側および前記貫通穴内に、第１封止樹脂を形成するステップと、
    　を有する、
    　電子部品モジュールの製造方法。
  14. 　第１サブ基板に対して電子部品が両面実装された表面側サブモジュールを形成するステップと、
    　第２サブ基板に対して電子部品が実装された裏面側サブモジュールを形成するステップと、
    　前記第１サブ基板の裏面側の電子部品がメイン基板の貫通穴に収容されるように、前記メイン基板の表面に、前記表面側サブモジュールを実装するステップと、
    　前記貫通穴を囲む形状のアンダーフィル樹脂を、前記メイン基板の表面と前記第１サブ基板との間に形成するステップと、
    　前記メイン基板の表面側に、前記アンダーフィル樹脂を樹脂止めとして、第１封止樹脂を形成するステップと、
    　前記メイン基板の裏面に、前記裏面側サブモジュールを実装するステップと、
    　前記メイン基板の裏面側および前記貫通穴内に、第２封止樹脂を形成するステップと、
    　を有する、
    　電子部品モジュールの製造方法。
PCT/JP2021/040195 2020-11-10 2021-11-01 電子部品モジュール、および、電子部品モジュールの製造方法 WO2022102444A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/297,110 US20230246010A1 (en) 2020-11-10 2023-04-07 Electronic component module, and method of manufacturing electronic component module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020187049 2020-11-10
JP2020-187049 2020-11-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/297,110 Continuation US20230246010A1 (en) 2020-11-10 2023-04-07 Electronic component module, and method of manufacturing electronic component module

Publications (1)

Publication Number Publication Date
WO2022102444A1 true WO2022102444A1 (ja) 2022-05-19

Family

ID=81602192

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/040195 WO2022102444A1 (ja) 2020-11-10 2021-11-01 電子部品モジュール、および、電子部品モジュールの製造方法

Country Status (2)

Country Link
US (1) US20230246010A1 (ja)
WO (1) WO2022102444A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
WO2011148915A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 モジュール基板およびその製造方法
WO2012105394A1 (ja) * 2011-02-01 2012-08-09 株式会社村田製作所 電子部品モジュール、及び該電子部品モジュールを備える多機能カード
JP2014138072A (ja) * 2013-01-16 2014-07-28 Murata Mfg Co Ltd 電子モジュール、およびその電子モジュールを使用した電子機器
WO2014125973A1 (ja) * 2013-02-12 2014-08-21 株式会社村田製作所 部品内蔵樹脂多層基板および樹脂多層基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
WO2011148915A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 モジュール基板およびその製造方法
WO2012105394A1 (ja) * 2011-02-01 2012-08-09 株式会社村田製作所 電子部品モジュール、及び該電子部品モジュールを備える多機能カード
JP2014138072A (ja) * 2013-01-16 2014-07-28 Murata Mfg Co Ltd 電子モジュール、およびその電子モジュールを使用した電子機器
WO2014125973A1 (ja) * 2013-02-12 2014-08-21 株式会社村田製作所 部品内蔵樹脂多層基板および樹脂多層基板

Also Published As

Publication number Publication date
US20230246010A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
JP4650244B2 (ja) 回路モジュールおよびその製造方法
CA2127736C (en) Packaging structure for microwave circuit
US10512153B2 (en) High frequency circuit
JP5851439B2 (ja) 高周波半導体用パッケージ
JPWO2020054004A1 (ja) マイクロ波デバイス及び空中線
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8994153B2 (en) Semiconductor device having antenna element and method of manufacturing same
TW200818451A (en) Semiconductor device
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
JP7156391B2 (ja) 電子回路モジュール
US20220320008A1 (en) Module
JP2005026263A (ja) 混成集積回路
JP2003204244A (ja) Ｓａｗフィルタ
KR101555403B1 (ko) 배선기판
JP2005150443A (ja) 積層型半導体装置およびその製造方法
JP2011187812A (ja) 高周波モジュール
JP2012209527A (ja) 部品内蔵基板及びその製造方法
WO2022102444A1 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
US11245177B1 (en) Wireless communication module
JP2973646B2 (ja) ベアチップｌｓｉの実装構造
WO2022014066A1 (ja) 無線通信モジュール
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
JP2003179181A (ja) 樹脂製配線基板
JP2004071597A (ja) 半導体モジュール
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21891691

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21891691

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP