WO2022097199A1 - 半導体装置及び多回転エンコーダ - Google Patents

半導体装置及び多回転エンコーダ Download PDF

Info

Publication number
WO2022097199A1
WO2022097199A1 PCT/JP2020/041207 JP2020041207W WO2022097199A1 WO 2022097199 A1 WO2022097199 A1 WO 2022097199A1 JP 2020041207 W JP2020041207 W JP 2020041207W WO 2022097199 A1 WO2022097199 A1 WO 2022097199A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
circuit
semiconductor device
input
Prior art date
Application number
PCT/JP2020/041207
Other languages
English (en)
French (fr)
Inventor
明夫 上村井
武史 武舎
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/041207 priority Critical patent/WO2022097199A1/ja
Priority to CN202080106750.0A priority patent/CN116368705A/zh
Priority to JP2022560539A priority patent/JPWO2022097199A1/ja
Priority to US18/247,784 priority patent/US20230417577A1/en
Publication of WO2022097199A1 publication Critical patent/WO2022097199A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/142—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices
    • G01D5/145—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage using Hall-effect devices influenced by the relative movement between the Hall device and magnetic fields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D2205/00—Indexing scheme relating to details of means for transferring or converting the output of a sensing member
    • G01D2205/20—Detecting rotary movement
    • G01D2205/26—Details of encoders or position sensors specially adapted to detect rotation beyond a full turn of 360°, e.g. multi-rotation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Definitions

  • This disclosure relates to semiconductor devices and multi-rotation encoders.
  • Energy harvesting is also called energy harvesting or energy harvesting.
  • energy harvesting it is possible to obtain energy from the rotation or vibration of a motor in addition to vibration power generation, photovoltaic power generation, and temperature difference power generation.
  • By using such an energy harvesting device as a power source it becomes possible to develop a batteryless device that does not require a battery.
  • Patent Document 1 a battery that counts and holds the rotation direction of the rotation shaft and the number of rotations of one or more rotations by using the power generated by the rotation energy of the rotation shaft of the motor. A less-type multi-turn encoder is described.
  • a semiconductor device that uses the generated power of an environmental power generation device that generates electricity intermittently as a power source, it is common that power is supplied via a capacitor for storing the generated charge.
  • the input voltage from the capacitor to the semiconductor device changes according to the balance between the generated power of the energy harvesting device and the capacity value of the capacitor.
  • the capacitance value of the capacitor is too small, the maximum value of the input voltage to the semiconductor device exceeds the rating (maximum operating voltage), or the rise time of the input voltage becomes too short and the internal circuit of the semiconductor device is started. There is concern that problems such as the inability to secure time will occur. On the contrary, if the capacity of the capacitor is excessive, there is a concern that it takes a long time for the input voltage to the semiconductor device to rise to a voltage level at which the semiconductor device can operate. As described above, it is necessary to adjust the capacity value of the capacitor that supplies the input voltage to the semiconductor device so as to be balanced with the generated power of the energy harvesting device.
  • the present disclosure has been made to solve such problems, and the purpose of the present disclosure is to deal with the difference in the power generation capacity of the energy harvesting device for the semiconductor device supplied with power from the energy harvesting device. It is to be allowed to start properly, and to provide a multi-rotation encoder to which the semiconductor device is applied.
  • it is a semiconductor device connected to a power supply line to which the electric charge generated by the energy harvesting device is output, and includes a voltage comparison circuit, an internal circuit, and a setting change circuit.
  • the voltage comparison circuit outputs a voltage detection signal when the generated voltage corresponding to the charging voltage of the capacitor connected to the power supply line is equal to or higher than the start determination voltage.
  • the internal circuit is activated in response to a voltage detection signal from the voltage comparison circuit.
  • the setting change circuit switches the start determination voltage according to the first setting input.
  • it is a multi-rotation encoder for detecting the rotation speed of the rotating shaft, comprising the semiconductor device according to the present disclosure, and the environmental power generation device rotates in conjunction with the rotating shaft. It is composed of a power generation element using a magnetic wire having a large bulkhausen effect attached to a magnet. The internal circuit is activated every time a voltage pulse having a generated voltage equal to or higher than the start determination voltage is output from the power generation element, and counts the multi-rotation value of the rotating shaft.
  • the start determination voltage of the semiconductor device can be switched according to the setting input from the outside while the capacitance value of the capacitor is adjusted according to the power generation capacity (charge amount) of the energy harvesting device. It is possible to start appropriately according to the difference in the power generation capacity of the energy harvesting device. Thereby, it is possible to provide a batteryless type multi-rotation encoder to which the semiconductor device is applied.
  • FIG. It is a block diagram explaining the structure of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is a conceptual waveform diagram which shows the 1st operation example at the time of starting a semiconductor device. It is a conceptual waveform diagram which shows the 2nd operation example at the time of starting a semiconductor device. It is a conceptual waveform diagram which shows the 3rd operation example at the time of starting a semiconductor device. It is a conceptual waveform diagram which shows the 4th operation example at the time of starting a semiconductor device. It is a conceptual waveform diagram which shows the 5th operation example at the time of starting a semiconductor device. It is a block diagram explaining the 1st configuration example of the setting change circuit and the voltage comparison circuit shown in FIG.
  • FIG. 2nd block diagram of the setting change circuit and the voltage comparison circuit It is a block diagram explaining the 3rd configuration example of a setting change circuit and a voltage comparison circuit. It is a conceptual bar graph for demonstrating the setting of the start determination voltage which concerns on the modification of Embodiment 1.
  • FIG. It is a block diagram explaining the structure of the semiconductor device which concerns on Embodiment 2.
  • FIG. It is a block diagram explaining the modification of the structure of the semiconductor device which concerns on Embodiment 2.
  • FIG. It is a block diagram which shows the structural example of the semiconductor device and the multi-rotation encoder which concerns on Embodiment 4.
  • FIG. It is a conceptual waveform diagram for demonstrating the setting of the start determination voltage in the semiconductor device which concerns on Embodiment 4.
  • FIG. It is a block diagram explaining the 1st configuration example of the voltage comparison circuit and the setting change circuit in the semiconductor device which concerns on Embodiment 4.
  • FIG. It is a block diagram explaining the 2nd structural example of the voltage comparison circuit and the setting change circuit in the semiconductor device which concerns on Embodiment 4.
  • FIG. It is a block diagram which shows the structural example of the semiconductor device and the multi-rotation encoder which concerns on the modification of Embodiment 4.
  • FIG. 1 is a block diagram illustrating a configuration of a semiconductor device according to the first embodiment.
  • the semiconductor device 10a operates using the power generated by the energy harvesting device 100 as a power source.
  • the signal processing device 200a on which the semiconductor device 10a is mounted includes a rectifier circuit 2, a clamp circuit 3, and a capacitor 4 between the energy harvesting device 100 and the semiconductor device 10a.
  • the energy harvesting device 100 assumes an intermittent power generation element, for example, a power generation element in which a magnetic wire having a large bulkhausen effect and a pickup coil are combined, and a magnetic strain element and a pickup coil are combined. It can be configured by a power generation module or a piezoelectric element that generates power by displacement of the piezo element.
  • an intermittent power generation element for example, a power generation element in which a magnetic wire having a large bulkhausen effect and a pickup coil are combined, and a magnetic strain element and a pickup coil are combined. It can be configured by a power generation module or a piezoelectric element that generates power by displacement of the piezo element.
  • the capacitor 4 and the clamp circuit 3 are connected to the power supply line 6.
  • the generated voltage VPWR is input to the semiconductor device 10a.
  • a clamp circuit 3 is connected to the power supply line 6 for the purpose of overvoltage protection.
  • the clamp circuit 3 is generally composed of a diode that conducts when the generated voltage VPWR exceeds a predetermined upper limit voltage Vmax, and operates as a protection circuit for ensuring VPWR ⁇ Vmax.
  • the semiconductor device 10a includes a constant voltage circuit 13, a POR (Power On Reset) circuit 15, a digital circuit 16 in which functions according to applications are mounted, and a non-volatile memory 17.
  • the non-volatile memory 17 stores programs and data used in the digital circuit 16, data generated by the digital circuit 16, and the like.
  • the constant voltage circuit 13, the digital circuit 16, and the non-volatile memory 17 are shown as an example of the “internal circuit” of the semiconductor device 10a.
  • the constant voltage circuit 13 generates the power supply voltage VCORE of the digital circuit 16 and the non-volatile memory 17 from the generated voltage VPWR of the power supply line 6.
  • the POR circuit 15 detects that the power supply voltage VCORE is stably equal to or higher than the specified reset release voltage when the power supply voltage VCORE from the constant voltage circuit 13 is started, the POR circuit 15 releases the reset state of the digital circuit 16. To generate a POR signal for.
  • the digital circuit 16 and the non-volatile memory 17 are configured to operate by the power supply voltage VCORE from the common constant voltage circuit 13, but the digital circuit 16 and the non-volatile memory 17 are not used.
  • Different power supply voltages may be supplied from different constant voltage circuits.
  • one of the power supply voltage of the digital circuit 16 and the non-volatile memory 17 can be generated by the constant voltage circuit, and the other power supply voltage can be generated by boosting or stepping down the power supply voltage.
  • the rectifier circuit 2 and the clamp circuit 3 are arranged outside the semiconductor device 10a, but the rectifier circuit 2 and the clamp circuit 3 can also be mounted inside the semiconductor device 10a. ..
  • the non-volatile memory 17 can be arranged outside the semiconductor device 10a.
  • the semiconductor device 10a has a voltage comparison circuit 20 for comparing the generated voltage VPWR on the power supply line 6 and the start determination voltage Vdet, and a setting change for switching the start determination voltage Vdet according to the setting input 11v from the outside of the semiconductor device 10a. Further provided with a circuit 11.
  • the voltage comparison circuit 20 generates a voltage detection signal VCMP when the generated voltage VPWR on the power supply line 6 becomes equal to or higher than the start determination voltage Vdet.
  • the constant voltage circuit 13 is activated in response to the voltage detection signal VCMP.
  • the power generation pulse from the energy harvesting device 100 is rectified by the rectifier circuit 2 and charged to the capacitor 4, so that the power generation voltage VPWR rises.
  • the voltage comparison circuit 20 detects that the generated voltage VPWR is equal to or higher than the start determination voltage Vdet variably set by the setting change circuit 11, the constant voltage circuit 13 is started.
  • the activation of the constant voltage circuit 13 is also referred to as the activation of the semiconductor device 10a.
  • the digital circuit 16 starts operation by releasing the reset state in response to the POR signal (POR circuit 15) accompanying the rise in the power supply voltage VCORE. As a result, the digital circuit 16 starts the pre-mounted process.
  • data input / output (reading and writing) is executed between the digital circuit 16 and the non-volatile memory 17.
  • the semiconductor device 10a needs to be started after the capacitor 4 is charged with the amount of electric charge required from the start to the completion of the process (energy consumption of the semiconductor device 10a). This is because, when the processing of the semiconductor device 10a is started in the state where the required amount of electric charge is not charged and the processing of the semiconductor device 10a is started in anticipation of the subsequent supply of the power generation charge, the environmental power generation device 100 is then completed by the completion of the processing of the semiconductor device 10a. This is because there may be a failure mode in which the required amount of electric charge cannot be generated.
  • the generated voltage VPWR rises when the electric charge generated by the energy harvesting device 100 is charged to the capacitor 4.
  • the constant voltage circuit 13 is started in response to the voltage detection signal VCMP.
  • the generation of the power supply voltage VCORE is started.
  • the power supply voltage VCORE is maintained constant by the constant voltage circuit 13.
  • the constant voltage circuit 13 stops the generation of the power supply voltage VCORE at time t2.
  • the capacity value of the capacitor 4 is adjusted so that the maximum value of the power generation voltage VPWR does not exceed the maximum operating voltage Vopmax of the semiconductor device 10a with respect to the power generation capacity (charge amount) of the energy harvesting device 100. Has been done.
  • the charge amount Qopr1 charged in the capacitor 4 at the time t1 is expressed by the following equation (1), where the capacitance value of the capacitor 4 is Cchg1.
  • FIG. 3 shows an example of an operation waveform when the power generation capacity (charge amount) of the energy harvesting device 100 is larger than that in FIG.
  • the energy consumption (charge amount) due to the processing of the digital circuit 16 and the non-volatile memory 17 and the capacitance value of the capacitor 4 are the same as those in FIG.
  • the amount of electric charge output from the energy harvesting device 100 to the power supply line 6 is larger than that in FIG.
  • the maximum value of the generated voltage VPWR exceeds the maximum operating voltage Vomax of the semiconductor device 10a.
  • FIG. 4 shows an operating waveform when the capacitance value of the capacitor 4 is adjusted so that the maximum value of the generated voltage VPWR does not exceed the maximum operating voltage Vopmax in the case of FIG.
  • Qopr2 V1 ⁇ Cchg2... (2)
  • the present embodiment is characterized in that the start determination voltage Vdet can be variably set according to the setting input 11v to the setting change circuit 11. As a result, the start determination voltage Vdet can be changed in correspondence with the adjustment of the capacitance value of the capacitor 4 that stores the electric charge generated from the energy harvesting device 100.
  • FIG. 5 shows an operation waveform diagram when the start determination voltage Vdet is lowered with respect to the case of FIG.
  • the charge amount Qopr3 charged in the capacitor 4 at the time t1b in FIG. 5 is expressed by the following equation (3) using the capacitance value Cchg2 of the capacitor 4.
  • FIGS. 2 to 5 an example of adjusting the capacitance value of the capacitor 4 from the relationship between the generated voltage VPWR and the maximum operating voltage Vopmax has been described.
  • the power generation capacity (charge amount) of the energy harvesting device 100 is smaller than that of FIG. 2, the power generation voltage VPWR cannot reach the start determination voltage Vdet, and the semiconductor device 10a There is concern that the process cannot be started. Therefore, in such a case, contrary to the above, it is necessary to make an adjustment to reduce the capacitance value of the capacitor 4.
  • the rise time of the power generation voltage VPWR also changes. If the rise time is shorter than the rise time that the semiconductor device 10a can tolerate, there is a concern that the semiconductor device 10a may start poorly. For example, in the semiconductor device 10a, a certain preparation time is required until the voltage comparison circuit 20 for comparing the generated voltage VPWR and the start determination voltage Vdet starts operation.
  • the above-mentioned allowable rise time is set as a spec value for securing the preparation time.
  • the rise time Ton1 when the capacitance value of the capacitor 4 is Cchg1 is shorter than the rise time acceptable for the semiconductor device 10a, while the rise time when the capacitance value of the capacitor 4 is Cchg2 (Cchg2> Cchg1). It is assumed that the time Ton2 is longer than the allowable rise time.
  • the start determination voltage Vdet to be compared with the power generation voltage VPWR can be switched to generate energy harvesting with different characteristics. It is possible to deal with the device 100 without unnecessarily increasing the amount of electric charge required for starting the semiconductor device 10a.
  • FIG. 7 shows a first configuration example of the setting change circuit 11 and the voltage comparison circuit 20.
  • the setting change circuit 11 generates a control signal Ssg for switching the setting of the start determination voltage Vdet.
  • the control signal Ssg needs to be set before starting the digital circuit 16. Therefore, the setting change circuit 11 cannot be configured by using the non-volatile memory 17 from which the data is read by the digital circuit 16.
  • the setting change circuit 11 is provided with a trimming element 12 such as a metal fuse, a polysilicon fuse, and a Zener zap, which does not require a read operation.
  • a trimming element 12 such as a metal fuse, a polysilicon fuse, and a Zener zap, which does not require a read operation.
  • n trimming elements 121 to 12n are built in the setting change circuit 11.
  • Each trimming element 12 is configured so that an irreversible transition occurs between a non-destructive state and a destructive state by a laser irradiation or a trimming input such as a voltage / current input, that is, trimming is possible.
  • the ground voltage GND is set to the logical low level (hereinafter, “L level”) and the generated voltage VPWR is logically set for each trimming element 12 depending on whether it is in the non-destructive state or the destructive state.
  • L level logical low level
  • H level high level
  • the setting change circuit 11 can generate an n-bit control signal Ssg by using the trimming input for the n trimming elements 121 to 12n as the setting input 11v.
  • the setting input 11v to the setting change circuit 11 is generally set in the manufacturing process of the semiconductor device 10a if it is trimmed by laser irradiation. Further, in the case of trimming by voltage / current input or the like, it may be set in the manufacturing process of the semiconductor device 10a, or after the semiconductor device 10a is mounted on the substrate, via a control circuit (not shown) such as a microcomputer. It may be set.
  • the setting input 11v is an external element different from the component of the semiconductor device 10a, that is, a setting change circuit from the outside of the semiconductor device 10a, at least one of the pre-completion (during manufacturing) and the post-completion of the semiconductor device 10a. It is input to 11.
  • the voltage comparison circuit 20 includes a voltage dividing circuit 22X and a comparator 24.
  • the voltage divider circuit 22X includes a resistance element 21 (electrical resistance value R1) connected between the power supply line 6 and the node Nx, and a resistance element 22 (electrical resistance value R2) connected between the node Nx and the ground line 7. And have.
  • the voltage divider circuit 22X outputs the voltage divider voltage VDIV whose generated voltage VPWR is divided by the resistance elements 21 and 22 to the node Nx.
  • VDIV Kr ⁇ VPWR (Kr ⁇ 1.0).
  • Comparator 24 compares the voltage divider voltage VDIV with a constant reference voltage VREF. When VDIV ⁇ VREF is detected, the output voltage of the comparator 24 changes from the L level to the H level. As a result, the voltage detection signal VCMP is output from the comparator 24.
  • Vdet VREF / Kr ... (6)
  • at least one of the resistance elements 21 and 22 is composed of a variable resistance element whose electric resistance value changes according to the control signal Ssg.
  • each of the resistance elements 21 and 22 is composed of a variable resistance element.
  • FIG. 8 shows a second configuration example of the setting change circuit 11 and the voltage comparison circuit 20.
  • the voltage comparison circuit 20 includes a voltage divider circuit 22Y, a comparator 24, and a digital-to-analog (D / A) converter 25.
  • the control signal Ssg from the setting change circuit 11 configured in the same manner as in FIG. 7 is input to the D / A converter 25 that generates the reference voltage VREF.
  • the D / A converter 25 generates an analog voltage obtained by analog-converting a plurality of bits of the control signal Ssg as a reference voltage VREF. That is, the D / A converter 25 corresponds to one embodiment of the “voltage generator”.
  • the voltage division ratio Kr is constant, but the start determination voltage Vdet can be variably set by changing the reference voltage VREF by the control signal Ssg. It becomes.
  • the setting change circuit 11 is configured by variably setting the start determination voltage Vdet from the outside of the semiconductor device 10a by the analog voltage to the terminal 11x.
  • the start determination voltage Vdet to be compared with the generated voltage VPWR by the voltage comparison circuit 20 can be switched by the setting input 11v to the setting change circuit 11.
  • the semiconductor device 100a has different characteristics, and the capacitance value of the capacitor for charging the generated charge is appropriately adjusted, and the semiconductor device is secured according to the amount of charge required for processing by the semiconductor device 10a. It becomes possible to start 10a properly. This makes it possible to use the semiconductor device in correspondence with various energy harvesting devices. Conversely, it is also possible to select an appropriate energy harvesting device according to the product on which the semiconductor device is mounted. It will be possible.
  • the start determination voltage Vdet is set by the setting input 11v to the setting change circuit 11 so as to match the capacitance value of the capacitor 4 adjusted according to the power generation capacity (charge amount) of the energy harvesting device 100. It can be set relatively high.
  • the energy harvesting device 100 having a large amount of power generation charge and a large size and being inexpensive can be used. Therefore, in the semiconductor device 10a, the start determination voltage Vdet is set by the setting input 11v to the setting change circuit 11 so as to match the capacitance value of the capacitor 4 adjusted according to the power generation capacity (charge amount) of the energy harvesting device 100. It can be set relatively low. As described above, in the semiconductor device 10a according to the first embodiment, the versatility for the energy harvesting device 100 is enhanced.
  • FIG. 10 shows a conceptual bar graph for explaining the setting of the start determination voltage according to the first embodiment.
  • the width of the horizontal axis of FIG. 10 indicates the capacitance value of the capacitor 4, and the length of the vertical axis indicates the start determination voltage Vdet. Therefore, each area of the rod is the product of the capacitance value and the voltage value, and the electric charge charged in the capacitor 4 when the generated voltage VPWR reaches the start determination voltage Vdet (that is, at the start of the semiconductor device 10a). Shows the amount.
  • the vertical axis of FIG. 10 shows the minimum operating voltage Vopmin of the semiconductor device 10a.
  • the minimum operating voltage Vopmin is defined as a spec value indicating a lower limit value of the input power supply voltage at which the semiconductor device 10a can operate.
  • the generated voltage VPWR which is the input voltage of the constant voltage circuit 13 is 0.2 more than 1.8 [V].
  • ⁇ 0.3 [V] needs to be high. Therefore, for example, the minimum operating voltage Vopmin is about 2.0 [V].
  • the capacitor 4 has a charge amount Qmin for the generated voltage VPWR to reach the minimum operating voltage Vopmin, and a charge amount Qact consumed from the start to the completion of the process in which the semiconductor device 10a is mounted in advance. It is necessary that the sum with and is accumulated. It is understood that the charge amount Qmin changes depending on the capacitance value of the capacitor 4.
  • the charge amount Qact is the energy consumed by the operation of the constant voltage circuit 13, the POR circuit 15, the digital circuit 16, and the non-volatile memory 17 when the semiconductor device 10a executes a process mounted in advance. It corresponds to the amount of electric charge). Therefore, since the charge amount Qact is determined by the circuit configuration and the processing content of the semiconductor device 10a, it does not depend on the capacitance value of the capacitor 4.
  • Qmin1 is represented by the product of the capacitance value Cchg1 and the minimum operating voltage Vopmin.
  • V1 2 ⁇ Vopmin.
  • the charge amount Qmin3 for securing the minimum operating voltage Vopmin becomes smaller than the charge amount Qmin1 in the rightmost case as the capacitance value of the capacitor 4 decreases. Therefore, it is understood that the charge amount (Qstr2-Qmin3) is larger than the charge amount Qact consumed by the semiconductor device 10a, and the charge amount Qstr2 is excessive with respect to the minimum required charge amount Qmin3 + Qact. ..
  • the charge amount Qstr3 charged in the capacitor 4 at the processing start time is the sum of the charge amount Qmin3 for ensuring the minimum operating voltage Vopmin and the charge amount Qact consumed in the processing by the semiconductor device 10a.
  • the start determination voltage Vdet V4 is set so as to be.
  • the charge amount Qact does not depend on the capacitance value of the capacitor 4, and is the same value as the case (Qstr1) at the right end.
  • V1 2 ⁇ Vopmin
  • the start determination voltage Vdet can be set lower than that in the central case according to the equation (5). This makes it possible to appropriately start the semiconductor device 10a with a charge amount smaller than that of the first embodiment.
  • the minimum operating voltage Vopmin as a spec value, the charge consumption Qact for executing the process in which the semiconductor device 10a is mounted in advance, and the power generation of the energy harvesting device 100 The start determination voltage Vdet can be set according to the following equation (7) by using the capacitance value Cchg of the capacitor for charging the amount of electric charge.
  • the charge consumption Qact can be determined in advance based on the measured value of the power consumption and the design value by simulation.
  • Vdet Vopmin + (Qact / Cchg) ... (7)
  • the versatility of the semiconductor device 10a is enhanced so as to be compatible with the energy harvesting device 100 having a small amount of power generation charge.
  • FIG. 11 is a block diagram illustrating a configuration of the semiconductor device according to the second embodiment.
  • the semiconductor device 10b according to the second embodiment is mounted on the signal processing device 200b.
  • the signal processing device 200b is different from the signal processing device 200a shown in FIG. 1 in that the semiconductor device 10b is provided in place of the semiconductor device 10a.
  • the semiconductor device 10b according to the second embodiment is different from the semiconductor device 10a according to the first embodiment in that it further includes a capacitance value adjusting circuit 18 connected to the power supply line 6. Since the other configurations of the semiconductor device 10b are the same as those of the semiconductor device 10a, the detailed description will not be repeated.
  • the capacitance value adjusting circuit 18 has k sets (k: natural number) of subcapacitors Cs and switches SW connected in series between the power supply line 6 and the grounding line 7. When k ⁇ 2, a plurality of sets of the subcapacitors Cs and the switch SW connected in series are connected in parallel between the power supply line 6 and the ground line 7.
  • FIG. 11 shows an example of k ⁇ 3, in which the set of the subcapacitor Cs1 and the switch SW1, the set of the subcapacitor Cs2 and the switch SW2, ..., And the set of the subcapacitor Csk and the switch SWk are power lines. It is connected in parallel between 6 and the ground line 7.
  • the on / off of the k switches is controlled by the control signals S1 to Sk from the setting change circuit 11.
  • the control signals S1 to Sk can be generated in the same manner as the control signal Ssg described above by increasing the number of arrangements of the trimming elements 12 of the setting change circuit 11. That is, the control signals S1 to Sk can also be generated according to the setting input 11c to the setting change circuit 11 corresponding to the trimming input.
  • the setting input 11c is also input to the setting change circuit 11 in the same manner as the setting input 11v described above.
  • a part or all of the subcapacitors Cs1 to Csk can be connected to the power supply line 6 and used for charging the generated charge from the energy harvesting device 100. That is, according to the control signals S1 to Sk.
  • the subcapacitors Cs additionally connected to the power supply line 6 correspond to "auxiliary capacitors".
  • the capacitor 4 is connected to the power supply line 6 as the main capacitor as in the first embodiment.
  • the electric charge generated from the energy harvesting device 100 is charged by both the capacitor 4 and the subcapacitors Cs additionally connected by the capacitance value adjusting circuit 18.
  • the additional capacitance value due to the connection of the subcapacitor of the capacitance value adjusting circuit 18 can be variably set by the control signals S1 to Sk, that is, the setting input 11c to the setting change circuit 11.
  • the total capacity value of the capacitor for charging the electric charge generated from the energy harvesting device 100 is set by the setting input 11c to the setting change circuit 11 by arranging the capacitance value adjusting circuit 18. It will be possible to adjust.
  • the power generation capacity may differ depending on the mass production lot (difference in material, manufacturing date, manufacturing device, etc.) due to manufacturing variation. Therefore, even if the energy harvesting devices have the same product number, there are individuals with a small power generation power and individuals with a large power generation power, although the difference is not so great that the product numbers are different.
  • the total capacity value of the capacitor for charging the power generation charge is finely adjusted by the setting input 11c in response to the product variation of the power generation capacity (charge amount) of the energy harvesting device 100. , Proper startup can be ensured.
  • the actual power generation charge amount of the energy harvesting device 100 is measured, and the additional capacity value by the capacity value adjusting circuit 18 is set according to the power generation charge amount. Can be adjusted. Further, by switching and setting the start determination voltage Vdet according to the setting input 11v corresponding to the total capacity value including the adjusted additional capacity value, the environment power generation device 100 operates appropriately even if the production variation of the generated power is large. It becomes possible to provide a possible semiconductor device.
  • the configuration of the second embodiment can be modified as shown in FIG.
  • the capacitor 4 main capacitor
  • the configuration of the second embodiment can be modified as shown in FIG.
  • the capacitor 4 main capacitor
  • the configuration of FIG. 12 it is possible to similarly enjoy the effect of the configuration according to the second embodiment.
  • Embodiment 3 a batteryless multi-rotation encoder to which the semiconductor device according to the first embodiment is applied will be described.
  • FIG. 13 is a block diagram showing a configuration example of the batteryless multi-rotation encoder according to the third embodiment.
  • the multi-rotation encoder detects the rotation direction and the rotation speed of the rotation shaft 105 to be detected without receiving an external power supply, and obtains the detection result. Holds the data shown.
  • the multi-rotation encoder includes a rotation detection mechanism 110 for detecting the rotation of the rotation shaft 105, and a signal processing device 200x electrically connected to the rotation detection mechanism 110.
  • the rotation detection mechanism 110 includes a magnet 111 attached to the rotation shaft 105 and power generation elements 100a and 100b.
  • the rotary shaft 105 is composed of, for example, the output shaft (rotary shaft) of the motor, but the rotary shaft 105 can be configured by any rotating body that can rotate in the axial direction.
  • the magnet 111 has a disk shape and is attached concentrically with respect to the rotating shaft 105. Therefore, the magnet 111 can rotate both clockwise and counterclockwise in conjunction with the axis of rotation 105.
  • the magnet 111 can be attached to the rotating shaft by any structure as long as the magnet 111 rotates in conjunction with the rotation of the rotating shaft 105.
  • the magnet 111 has a configuration in which two magnetic poles are provided for each semicircle, but the number of magnetic poles can be arbitrary. Further, the shape of the magnet 111 is not limited to the disk shape.
  • the power generation elements 100a and 100b can be configured by a combination of a magnetic wire having a large bulkhausen effect and a pickup coil arranged above the magnet 111 on the rotation circumference of the magnet 111.
  • the power generation elements 100a and 100b correspond to the energy harvesting device 100 in the first and second embodiments, and generate a power generation pulse according to the rotation of the magnet 111 accompanying the rotation of the rotation shaft 105.
  • a configuration in which two power generation elements 100a and 100b are provided is illustrated, but the number of power generation elements can be arbitrary.
  • the signal processing device 200x includes rectifier circuits 2a and 2b, clamp circuits 3a and 3b, capacitors 4a and 4b, power supply lines 6a and 6b, and a semiconductor device 10x according to the third embodiment.
  • a power generation pulse is output from the power generation element 100a to the power supply line 6a via the rectifier circuit 2a.
  • the clamp circuit 3a and the capacitor 4a are connected to the power supply line 6a.
  • a power generation pulse is output from the power generation element 100b to the power supply line 6b via the rectifier circuit 2b.
  • the clamp circuit 3b and the capacitor 4b are connected to the power supply line 6b.
  • the rectifier circuit 2, the power supply line 6, the clamp circuit 3, and the capacitor 4 in the first embodiment are arranged in two systems for the two power generation elements 100a and 100b.
  • the power generation voltage VPWRa of the power supply line 6a rises.
  • the power generation voltage VPWRb of the power supply line 6b rises.
  • the semiconductor device 10x is provided with the same voltage comparison circuits 20a and 20b as the voltage comparison circuit 20 (FIG. 1) corresponding to the power supply lines 6a and 6b, respectively, and the voltage. It differs in that it further includes a logic gate 19 that generates a detection signal VCMP. Further, the constant voltage circuit 13 is activated in response to the voltage detection signal VCMP from the logic gate 19. The operation of the constant voltage circuit 13, the POR circuit 15, the digital circuit 16, and the non-volatile memory 17 has the same functions as those described in the first embodiment.
  • the voltage comparison circuit 20a compares the generated voltage VPWRa of the power supply line 6a and the start determination voltage Vdet, and outputs a signal VCMPa when VPWRa ⁇ Vdet.
  • the voltage comparison circuit 20b compares the generated voltage VPWRb of the power supply line 6b and the start determination voltage Vdet, and outputs a signal VCMPb when VPWRb ⁇ Vdet.
  • the start determination voltage Vdet is set in common for the voltage comparison circuits 20a and 20b. Similar to the first embodiment, the start determination voltage Vdet can be switched by the setting input 11v to the setting change circuit 11.
  • the logic gate 19 outputs the OR calculation result of the signal VCMPa or VCMPb to the constant voltage circuit 13 as the voltage detection signal VCMP. Therefore, when either the generated voltage VPWRa or the VPWRb becomes equal to or higher than the start determination voltage Vdet, the constant voltage circuit 13 is started. Then, when the POR circuit 15 detects that the power supply voltage VCORE output from the constant voltage circuit 13 is stable, the reset is released and the digital circuit 16 starts the pre-mounted process.
  • the output signal VCMPa of the voltage comparison circuit 20a and the output signal VCMPb of the voltage comparison circuit 20b are input to the digital circuit 16.
  • the digital circuit 16 can recognize which of the power generation elements 100a and 100b is operating with the power generation pulse based on the signals VCMPa and VCMPb.
  • the semiconductor device 10x used for the multi-rotation encoder is activated every time a power generation pulse having a voltage equal to or higher than the start determination voltage Vdet is output from the power generation element 100a or 100b, and executes a pre-mounted process.
  • a power generation pulse having a voltage equal to or higher than the start determination voltage Vdet is output from the power generation element 100a or 100b, and executes a pre-mounted process.
  • information on the multi-rotation value (count value data) indicating the rotation direction and the number of rotations of the rotation shaft 105 is read from the non-volatile memory 17. Further, when the multi-rotation value information (count value data) is updated according to the detection of the power generation pulse according to a predetermined conversion table, the updated multi-rotation value information (count value data) is stored in the non-volatile memory 17. Written.
  • count value data indicating the rotation direction and rotation number of the rotation shaft 105 is held in the non-volatile memory 17.
  • Any known technique such as the technique described in Japanese Patent No. 5511748 can be applied to the process for reflecting the detected power generation pulse in the count value data.
  • the batteryless multi-rotation encoder detects the power generation pulse output from the power generation elements 100a and 100b in response to the rotation of the rotation shaft 105, and thus in response to the detection of the power generation pulse of the rotation shaft 105.
  • the number of rotations can be measured.
  • the batteryless multi-rotation encoder it may be necessary to change the magnet 111 and / or the power generation elements 100a and 100b in accordance with the rotation shaft 105 (motor) to be detected. ..
  • the amount of power generation charge of the energy harvesting device 100 also changes due to the change of the magnet 111 or the power generation elements 100a and 100b, but as described in the first embodiment, the capacitor is matched with the amount of power generation charge.
  • the third embodiment shows an example in which the power generation elements 100a and 100b are composed of a combination of a magnetic wire and a pickup coil
  • the power generation element is not limited to such a configuration.
  • the rotation speed of the rotating shaft 105 is high, it is possible to configure the power generation element only with a coil and generate power by electromagnetic induction.
  • the digital circuit 16 has a digital circuit 16 in response to the power generation voltage VPWR (VPWRa, VPWRb) becoming equal to or higher than the start determination voltage Vdet due to the power generation pulse generated in response to the rotation of the rotation shaft 105. By operating, the number of rotations of the rotating shaft 105 is measured.
  • the multi-rotation encoder cannot recognize the generation of the power generation pulse. Therefore, even when the rotating shaft 105 rotates, there is a possibility that the rotation speed of the rotating shaft 105 cannot be accurately measured due to the occurrence of pulse omission, which is a detection omission of the power generation pulse.
  • FIG. 14 shows a conceptual waveform diagram of a generated pulse to illustrate pulse loss.
  • the power generation voltage VPWR changes in response to the generation of the power generation pulses PLS1 to PLS4.
  • the power generation pulses PLS1 to PLS4 show waveforms after passing through the rectifier circuit 2 (2a, 2b).
  • the power generation pulse PLS2 is generated, the power generation voltage VPWR does not rise to the start determination voltage Vdet. Therefore, in the semiconductor device 10x, the generation of the power generation pulse PLS1, PLS2, PLS4 can be detected based on the comparison between the power generation voltage VPWR and the start determination voltage Vdet, but the generation of the power generation pulse PLS2 cannot be detected. In this way, a low voltage power generation pulse is generated with a certain probability corresponding to the rotation of the rotation shaft 105, so that pulse omission may occur.
  • FIG. 15 is a block diagram illustrating a configuration of a batteryless multi-rotation encoder according to the fourth embodiment.
  • the multi-rotation encoder according to the fourth embodiment includes a rotation detection mechanism 110 similar to that of the third embodiment, and a signal processing device 200y electrically connected to the rotation detection mechanism 110. .. That is, the multi-rotation encoder according to the fourth embodiment is different from the multi-rotation encoder according to the third embodiment (FIG. 13) in that the signal processing device 200y is provided in place of the signal processing device 200x.
  • the signal processing device 200y includes a power supply terminal 201 for inputting an external power supply voltage VDD, a power supply circuit 8, and a semiconductor device 10y according to the fourth embodiment.
  • the semiconductor device 10y is different from the semiconductor device 10x according to the third embodiment in that the power supply line 6c, the power supply switching circuit 23, and the external power supply detection circuit 28 are further included.
  • the power supply line 6c corresponds to a "power supply node".
  • the power supply circuit 8 converts the external power supply voltage VDD input to the power supply terminal 201 into a DC voltage corresponding to the input voltage of the constant voltage circuit 13.
  • the DC voltage from the power supply circuit 8 is output to the power supply line 6c.
  • the external power supply detection circuit 28 detects whether or not an external power supply voltage is input.
  • the state in which the external power supply voltage is input and the state in which the external power supply voltage is not input are also referred to as “external power supply on” and “external power supply off”, respectively.
  • the external power supply detection circuit 28 is in either the external power supply on state or the external power supply off state by comparing the determination voltage determined corresponding to the input voltage level to the constant voltage circuit 13 with the power supply line 6c. Is detected. The detection result by the external power supply detection circuit 28 is transmitted to the power supply switching circuit 23, the constant voltage circuit 13, and the digital circuit 16.
  • the power supply switching circuit 23 connects the power supply line 6c to the input side of the constant voltage circuit 13 when the external power supply is turned on. On the other hand, when the external power supply is off, the power supply switching circuit 23 connects the power supply lines 6a and 6b to the input side of the constant voltage circuit 13.
  • the operation when the external power supply is turned off is the same as that of the semiconductor device 10x. That is, the power supply voltage VCORE of the semiconductor device 10y is generated from the power generation voltages VPWRa and VPWRb of the power supply lines 6a and 6b.
  • the power supply voltage VCORE is generated from the external power supply voltage input to the power supply terminal 201.
  • the power of the power generation pulse is used only as the power supply of the setting change circuit 11 and the voltage comparison circuits 20a and 20b, and the input voltage of the comparator 24 (FIGS. 7 to 9), and thus is described with reference to FIG.
  • the semiconductor device is characterized in that the start determination voltage Vdet is switched between when the external power supply is turned on and when the external power supply is turned off.
  • FIG. 16 shows a conceptual waveform diagram for explaining the setting of the start determination voltage Vdet in the semiconductor device according to the fourth embodiment.
  • the start determination voltage Vdet when the external power supply is turned on from time ta to tb is set when the external power supply is turned off (before time ta and after time tb). Set lower than the start determination voltage Vdet.
  • the power generation pulse PLS2 which could not be detected in FIG. 14, can be detected, so that the probability of pulse omission can be reduced. That is, the state in which the external power supply is turned on corresponds to the "first state", and the state in which the external power supply is turned off corresponds to the "second state”.
  • FIG. 17 shows a mechanism for switching the start determination voltage Vdet between the external power supply on and the external power supply off by using the voltage comparison circuit 20 and the setting change circuit 11 shown in FIG.
  • the voltage comparison circuit 20 shown in FIG. 17 differs from the voltage comparison circuit 20 of FIG. 7 in that it further includes a selector 26 and a pull-down resistor 27.
  • the selector 26 selects one of the control signal Ssg from the setting change circuit 11 and the control signal Ssg from the digital circuit 16 according to the voltage level of the node Nz, and sets the voltage divider circuit 22X as in FIG. introduce.
  • the digital circuit 16 can output a control signal Ssg set according to the control built in in advance. Alternatively, as shown by the dotted line in the figure, the control signal Ssg can be set or changed by writing the data for generating the control signal Ssg to the digital circuit 16.
  • the digital circuit 16 cannot operate until the generated voltage VPWR rises, so the node Nx is set to the ground voltage GND (L level) by the pull-down resistor 27. At this time, the selector 26 transmits the control signal Ssg from the setting change circuit 11 input to the “0” side to the voltage divider circuit 22X.
  • the digital circuit 16 when the external power supply is turned on, the digital circuit 16 outputs an H level (VCORE) voltage to the node Nx by the power supply voltage VCORE generated from the external power supply voltage, and outputs a preset control signal Ssg. can do.
  • the selector 26 transmits the control signal Ssg from the digital circuit 16 input to the “1” side to the voltage divider circuit 22X.
  • the start determination voltage Vdet is variably set by changing the voltage division ratio of the voltage divider circuit 22X according to the control signal Ssg according to the setting input 11v to the setting change circuit 11 as in the first embodiment. can. Further, when the external power supply is turned on, the start determination voltage Vdet can be variably set by changing the voltage dividing ratio of the voltage dividing circuit 22X according to the control signal Ssg according to the setting input 11d previously input to the digital circuit 16.
  • FIG. 18 shows a mechanism for switching the start determination voltage Vdet between when the external power supply is on and when the external power supply is off, using the voltage comparison circuit 20 and the setting change circuit 11 shown in FIG.
  • the voltage comparison circuit 20 shown in FIG. 18 is different from the voltage comparison circuit 20 of FIG. 8 in that it further includes a selector 26 and a pull-down resistor 27 similar to those in FIG. Also in the configuration of FIG. 18, when the external power supply is turned off, the selector 26 transmits the control signal Ssg from the setting change circuit 11 input to the “0” side to the A / D converter 25. On the other hand, when the external power supply is turned on, the selector 26 transmits the control signal Ssg from the digital circuit 16 input to the “1” side to the A / D converter 25.
  • the start determination voltage Vdet can be variably set by changing the reference voltage VREF according to the control signal Ssg according to the setting input 11v to the setting change circuit 11 as in the first embodiment. Further, when the external power supply is turned on, the start determination voltage Vdet can be variably set by changing the reference voltage VREF according to the control signal Ssg set in advance according to the setting input 11d for the digital circuit 16.
  • the start determination voltage Vdet when the external power supply is turned on can be variably set individually from when the external power supply is turned off. Further, in the configurations of FIGS. 17 and 18, the start determination voltage Vdet set by the control signal Ssg from the digital circuit 16 is lower than the start determination voltage Vdet set by the control signal Ssg from the setting change circuit 11.
  • the switching of the start determination voltage Vdet shown in FIG. 16 can be realized. That is, it is possible to set the start determination voltage Vdet when the external power is turned on to be lower than the start determination voltage Vdet when the external power is turned off.
  • FIG. 19 shows a block diagram showing a configuration example of the semiconductor device and the multi-rotation encoder according to the modified example of the fourth embodiment.
  • the semiconductor device 10z according to the modified example of the fourth embodiment has the same capacitance as the capacitance value adjusting circuit 18 of the second embodiment as compared with the semiconductor device 10y according to the fourth embodiment.
  • the difference is that the value adjusting circuits 18a and 18b are further provided.
  • the capacitance value adjusting circuits 18a and 18b are connected to the power supply lines 6a and 6b, respectively.
  • the additional capacitance value connected by the capacitance value adjusting circuits 18a and 18b can be commonly adjusted by the control signal from the setting changing circuit 11 as in the second embodiment.
  • the signal processing device 200z shown in FIG. 19 is configured by mounting a semiconductor device 10z to which the capacitance value adjusting circuits 18a and 18b are added.
  • the semiconductor device 10z can also be operated by the external power supply voltage VDD input to the power supply terminal 201.
  • the electric power (or the amount of electric charge) required for the power generation pulse is smaller than when the external power supply is turned off. Therefore, in the semiconductor device 10z, the voltage of the power generation pulse may exceed the maximum operating voltage when the external power supply is turned on.
  • the capacitance value (additional capacitance value) of the subcapacitor additionally connected by the capacitance value adjusting circuit 18 (18a, 18b) is externally set. It is preferable to introduce a control that is larger than when the power is turned off.
  • the control signal of the capacitance value adjusting circuit 18 (18a, 18b) is generated by the control signal from the setting change circuit 11, while the external power supply is turned on.
  • the additional capacitance value by the capacitance value adjusting circuit 18 (18a, 18b) can be individually and variably set between when the external power supply is turned on and when the external power supply is turned off.
  • the setting input 11c and the setting input 11c to the setting change circuit 11 so that the additional capacitance value set by the control signal from the digital circuit 16 becomes larger than the additional capacitance value set by the control signal from the setting change circuit 11.
  • the setting input 11d to the digital circuit 16 can be set. As a result, the voltage of the power generation pulse when the external power supply is turned on can be reduced.
  • the energy harvesting device 100 that intermittently outputs a positive voltage power generation pulse or a negative voltage power generation pulse is assumed, but the power generation pulse of only the positive voltage intermittently corresponds to the energy harvesting device 100.
  • the semiconductor device and the multi-rotation encoder according to the present embodiment. In this case, it is possible to omit the arrangement of the rectifier circuits 2 (2a, 2b) shown in FIG. 1 and the like.
  • the configurations described in the respective embodiments are appropriately combined within a range that does not cause inconsistency or contradiction, including combinations not mentioned in the specification. Also states in a confirmatory manner the points planned from the beginning of the application.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

環境発電装置（１００）は、キャパシタ（４）が接続された電源ライン（６）へ発電電荷を出力する。電圧比較回路（２０）は、キャパシタ（４）の充電電圧に相当する発電電圧（ＶＰＷＲ）が起動判定電圧以上であるときに電圧検出信号（ＶＣＭＰ）を出力する。半導体装置（１０ｘ）の内部回路（１３，１６）は、電圧検出信号（ＶＣＭＰ）に応答して起動される。設定変更回路（１１）は、設定入力（１１ｖ）に従って起動判定電圧を切替える。

Description

半導体装置及び多回転エンコーダ
　本開示は、半導体装置及び多回転エンコーダに関する。
　周囲の環境から得たエネルギを電力に変換する環境発電装置が発電した電力を電源として動作する半導体装置が開発されている。環境発電は、エナジーハーベスト、又は、エナジーハーベスティング等とも呼ばれている。環境発電の例としては、振動発電、光発電、及び、温度差発電の他、モータの回転又は振動からエネルギを得ることも可能である。この様な環境発電装置を電源とすることで、電池を必要としないバッテリレス装置を開発することが可能となる。
　一例として、特許第５７６９８７９号公報（特許文献１）には、モータ回転軸の回転エネルギによる発電電力を用いて、当該回転軸の回転方向及び１回転以上の回転数を計数して保持する、バッテリレス方式の多回転エンコーダが記載されている。
特許第５７６９８７９号公報
　間欠的に発電する環境発電装置の発電電力を電源とする半導体装置では、発電された電荷を蓄積するためのキャパシタを経由して電力が供給されることが一般的である。一方で、環境発電装置の発電電力と、当該キャパシタの容量値とのバランスに応じて、キャパシタから半導体装置への入力電圧は変化する。
　キャパシタの容量値が過小であると、半導体装置への入力電圧の最大値が定格（最大動作電圧）を超えてしまう、或いは、入力電圧の立ち上がり時間が短くなり過ぎて半導体装置の内部回路の起動時間が確保できなくなる等の問題の発生が懸念される。反対に、キャパシタの容量が過大であると、半導体装置への入力電圧が、半導体装置が動作可能となる電圧レベルに上昇するまでに長時間を要することが懸念される。この様に、半導体装置に入力電圧を供給するキャパシタの容量値は、環境発電装置の発電電力とバランスする様に調整することが必要である。
　一方で、キャパシタの容量値が変化すると、半導体装置への入力電圧と当該キャパシタの充電電荷量（即ち、エネルギ）との関係も変化する。この結果、当該入力電圧が、半導体装置が動作可能となる電圧まで上昇するのに必要な電荷量も、キャパシタの容量値に依存して変化する。従って、発電電力が異なる環境発電装置に対応させて、半導体装置を適切に起動することが困難となる。
　本開示は、このような問題点を解決するためになされたものであって、本開示の目的は、環境発電装置から電源を供給される半導体装置を、環境発電装置の発電能力の違いに対応させて適切に起動すること、及び、当該半導体装置が適用された多回転エンコーダを提供することである。
　本開示のある局面では、環境発電装置による発電電荷が出力される電源ラインと接続された半導体装置であって、電圧比較回路と、内部回路と、設定変更回路とを備える。電圧比較回路は、電源ラインに接続されたキャパシタの充電電圧に相当する発電電圧が起動判定電圧以上であるときに電圧検出信号を出力する。内部回路は、電圧比較回路からの電圧検出信号に応答して起動される。設定変更回路は、第１の設定入力に従って起動判定電圧を切替える。
　本開示の他のある局面によれば、回転軸の回転数を検出するための多回転エンコーダであって、本開示に係る半導体装置を備え、環境発電装置は、回転軸と連動して回動する磁石に取り付けられた、大バルクハウゼン効果を有する磁性ワイヤを用いた発電素子によって構成される。内部回路は、起動判定電圧以上の発電電圧を有する電圧パルスが発電素子から出力される毎に起動されて、回転軸の多回転値をカウントする。
　本開示によれば、環境発電装置の発電能力（電荷量）に対応してキャパシタの容量値が調整された下で、半導体装置の起動判定電圧を外部からの設定入力に従って切替えることができるので、環境発電装置の発電能力の違いに対応させて適切に起動することが可能となる。これにより、当該半導体装置が適用されたバッテリレス型の多回転エンコーダを提供することができる。
実施の形態１に係る半導体装置の構成を説明するブロック図である。 半導体装置の起動時における第１の動作例を示す概念的な波形図である。 半導体装置の起動時における第２の動作例を示す概念的な波形図である。 半導体装置の起動時における第３の動作例を示す概念的な波形図である。 半導体装置の起動時における第４の動作例を示す概念的な波形図である。 半導体装置の起動時における第５の動作例を示す概念的な波形図である。 図１に示された設定変更回路及び電圧比較回路の第１の構成例を説明するブロック図である。 設定変更回路及び電圧比較回路の第２の構成例を説明するブロック図である。 設定変更回路及び電圧比較回路の第３の構成例を説明するブロック図である。 実施の形態１の変形例に係る起動判定電圧の設定を説明するための概念的な棒グラフである。 実施の形態２に係る半導体装置の構成を説明するブロック図である。 実施の形態２に係る半導体装置の構成の変形例を説明するブロック図である。 実施の形態３に係る多回転エンコーダの構成例を示すブロック図である。 パルス抜けを説明するための発電パルスの概念的な波形図である。 実施の形態４に係る半導体装置及び多回転エンコーダの構成例を示すブロック図である。 実施の形態４に係る半導体装置における起動判定電圧の設定を説明するための概念的な波形図である。 実施の形態４に係る半導体装置における電圧比較回路及び設定変更回路の第１の構成例を説明するブロック図である。 実施の形態４に係る半導体装置における電圧比較回路及び設定変更回路の第２の構成例を説明するブロック図である。 実施の形態４の変形例に係る半導体装置及び多回転エンコーダの構成例を示すブロック図である。
　以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。
　実施の形態１．
　図１は、実施の形態１に係る半導体装置の構成を説明するブロック図である。
　図１に示される様に、実施の形態１に係る半導体装置１０ａは、環境発電装置１００の発電電力を電源として動作する。半導体装置１０ａが搭載された信号処理装置２００ａは、整流回路２、クランプ回路３、及び、キャパシタ４を、環境発電装置１００及び半導体装置１０ａの間に備える。
　本実施の形態では、環境発電装置１００は間欠的な発電要素を想定しており、例えば、大バルクハウゼン効果を有する磁性ワイヤとピックアップコイルとを組み合わせた発電素子、磁歪素子とピックアップコイルを組み合わせた発電モジュール、又は、ピエゾ素子の変位により発電する圧電素子によって構成することができる。環境発電装置１００から出力された正電圧の発電パルス及び負電圧の発電パルスが整流回路２を通過することで、電源ライン６に対して、環境発電装置１００による発電電荷が供給される。
　電源ライン６には、キャパシタ４及びクランプ回路３が接続される。キャパシタ４は、環境発電装置１００からの発電電荷によって充電される。従って、電源ライン６の電圧ＶＰＷＲ（以下、「発電電圧ＶＰＷＲ」とも称する）は、キャパシタ４の充電電圧に相当するので、キャパシタ４の充電電荷Ｑｃｈ及び容量値Ｃｃｈを用いて、発電電圧ＶＰＷＲ＝Ｑｃｈ／Ｃｃｈと表すことができる。
　発電電圧ＶＰＷＲは、半導体装置１０ａに入力される。電源ライン６には、過電圧保護を目的として、クランプ回路３が接続される。クランプ回路３は、一般的には、発電電圧ＶＰＷＲが予め定められた上限電圧Ｖｍａｘを超えると導通するダイオードによって構成されて、ＶＰＷＲ≦Ｖｍａｘを確保するための保護回路として動作する。
　半導体装置１０ａは、定電圧回路１３と、ＰＯＲ（Power　On　Reset）回路１５と、アプリケーションに応じた機能が実装されているデジタル回路１６と、不揮発性メモリ１７を備えている。不揮発性メモリ１７は、デジタル回路１６で使用されるプログラム及びデータ、並びに、デジタル回路１６が生成したデータ等を記憶する。定電圧回路１３、デジタル回路１６、及び、不揮発性メモリ１７は、半導体装置１０ａの「内部回路」の一例として示される。
　定電圧回路１３は、電源ライン６の発電電圧ＶＰＷＲから、デジタル回路１６及び不揮発性メモリ１７の電源電圧ＶＣＯＲＥを生成する。ＰＯＲ回路１５は、定電圧回路１３からの電源電圧ＶＣＯＲＥの起動時に、電源電圧ＶＣＯＲＥが、安定的に規定のリセット解除電圧以上の状態であることを検出すると、デジタル回路１６のリセット状態を解除するためのＰＯＲ信号を生成する。
　尚、図１の例では、デジタル回路１６及び不揮発性メモリ１７が共通の定電圧回路１３からの電源電圧ＶＣＯＲＥによって動作する構成を示しているが、デジタル回路１６及び不揮発性メモリ１７に対しては、異なる定電圧回路から異なる電源電圧が供給されてもよい。或いは、デジタル回路１６及び不揮発性メモリ１７の一方の電源電圧を定電圧回路によって生成するとともに、当該電源電圧を昇圧又は降圧することで、他方の電源電圧を生成することも可能である。
　尚、図１の例では、整流回路２及びクランプ回路３が半導体装置１０ａの外部に配置されているが、整流回路２及びクランプ回路３は、半導体装置１０ａの内部に搭載することも可能である。反対に、不揮発性メモリ１７については、半導体装置１０ａの外部に配置することも可能である。
　半導体装置１０ａは、電源ライン６上の発電電圧ＶＰＷＲと、起動判定電圧Ｖｄｅｔとを比較する電圧比較回路２０と、半導体装置１０ａの外部からの設定入力１１ｖに応じて起動判定電圧Ｖｄｅｔを切替える設定変更回路１１とを更に備える。電圧比較回路２０は、電源ライン６上の発電電圧ＶＰＷＲが起動判定電圧Ｖｄｅｔ以上になると、電圧検出信号ＶＣＭＰを生成する。定電圧回路１３は、当該電圧検出信号ＶＣＭＰに応じて起動される。
　半導体装置１０ａの一連の動作について説明する。環境発電装置１００からの発電パルスが、整流回路２により整流され、キャパシタ４に充電されることで、発電電圧ＶＰＷＲが上昇する。発電電圧ＶＰＷＲが、設定変更回路１１により可変に設定される起動判定電圧Ｖｄｅｔ以上となったことを電圧比較回路２０が検出すると、定電圧回路１３が起動される。以下では、定電圧回路１３の起動を、半導体装置１０ａの起動とも称する。
　デジタル回路１６は、電源電圧ＶＣＯＲＥの上昇に伴うＰＯＲ信号（ＰＯＲ回路１５）に応答して、リセット状態を解除されることで動作を開始する。これにより、デジタル回路１６は、予め実装された処理を開始する。デジタル回路１６の動作時において、デジタル回路１６及び不揮発性メモリ１７の間で、データの入出力（読出及び書込）が実行される。
　ここで、半導体装置１０ａは、当該処理の開始から完了までに必要な電荷量（半導体装置１０ａの消費エネルギ）がキャパシタ４に充電されてから起動される必要がある。なぜなら、当該必要な電荷量が充電されていない状態で、その後の発電電荷の供給を期待して半導体装置１０ａの処理を開始した場合には、その後、半導体装置１０ａ処理完了までに環境発電装置１００が必要な電荷量を発電できない故障モードが考えられためである。特に、不揮発性メモリ１７にＦｅＲＡＭ（Ferroelectric　Random　Access　Memory）の様な破壊読出型メモリが適用されている場合には、電荷量の不足による電源電圧ＶＣＯＲＥの低下に起因して半導体装置１０ａの処理が完了までに中断されてしまうと、不揮発性メモリ１７のデータが消失するという破壊モードに至ることが懸念される。
　次に、図２～図６を用いて、半導体装置１０ａの起動時の動作例を、発電電圧ＶＰＷＲ及び電源電圧ＶＣＯＲＥの波形例によって説明する。
　図２において、環境発電装置１００による発電電荷がキャパシタ４に充電されることで発電電圧ＶＰＷＲが上昇する。時刻ｔ１において、発電電圧ＶＰＷＲが起動判定電圧Ｖｄｅｔ（Ｖ１）以上となると、電圧検出信号ＶＣＭＰに応答して定電圧回路１３が起動される。これにより、電源電圧ＶＣＯＲＥの生成が開始される。
　半導体装置１０ａの起動後において、電源電圧ＶＣＯＲＥは、定電圧回路１３によって一定に維持される。一方で、デジタル回路１６及び不揮発性メモリ１７でのエネルギ消費に伴ってキャパシタ４の充電電荷が放電されるため、発電電圧ＶＰＷＲは徐々に低下する。デジタル回路１６及び不揮発性メモリ１７による処理が完了すると、時刻ｔ２において、定電圧回路１３は、電源電圧ＶＣＯＲＥの生成を停止する。
　図２の例では、環境発電装置１００の発電能力（電荷量）に対して、キャパシタ４の容量値は、発電電圧ＶＰＷＲの最大値が、半導体装置１０ａの最大動作電圧Ｖｏｐｍａｘを超えない様に調整されている。
　図２において、時刻ｔ１の時点でのキャパシタ４に充電されている電荷量Ｑｏｐｒ１は、キャパシタ４の容量値をＣｃｈｇ１とすると、下記の式（１）で表される。
　Ｑｏｐｒ１＝Ｖ１・Ｃｃｈｇ１　　…（１）
　図３には、環境発電装置１００の発電能力（電荷量）が図２よりも大きいときの動作波形例が示される。
　図３では、デジタル回路１６及び不揮発性メモリ１７の処理による消費エネルギ（電荷量）、及び、キャパシタ４の容量値は、図２と同一である。一方で、環境発電装置１００から電源ライン６に出力される電荷量は、図２よりも増加する。
　この結果、発電電圧ＶＰＷＲの最大値が、半導体装置１０ａの最大動作電圧Ｖｏｍａｘを超えてしまっている。逆に言えば、環境発電装置１００の発電能力（電荷量）に併せて、発電電圧ＶＰＷＲの最大値が最大動作電圧Ｖｏｐｍａｘより低くなるように、キャパシタ４の容量値を調整することが必要である。
　図４には、図３のケースにおいて、発電電圧ＶＰＷＲの最大値が最大動作電圧Ｖｏｐｍａｘを超えない様に、キャパシタ４の容量値を調整したときの動作波形が示される。
　図４では、キャパシタ４の容量値がＣｃｈｇ２（Ｃｃｈｇ２＞Ｃｃｈｇ１）とされることにより、発電電圧ＶＰＷＲの最大値が最大動作電圧Ｖｏｐｍａｘより低くなっている。
　一方で、図４においても、図２及び図３と同様の起動判定電圧Ｖｄｅｔ＝Ｖ１を用いて、半導体装置１０ａの起動タイミングが判定されている。このため、ＶＰＷＲ≧Ｖｄｅｔ（Ｖ１）となる時刻ｔ１ａにおいて、キャパシタ４に充電されている電荷量Ｑｏｐｒ２は、キャパシタ４の容量値Ｃｃｈｇ２を用いて、下記の式（２）で表される。
　Ｑｏｐｒ２＝Ｖ１・Ｃｃｈｇ２　　…（２）
　ここで、Ｃｃｈｇ２＞Ｃｃｈｇ１であることから、Ｑｏｐｒ２＞Ｑｏｐｒ１である。即ち、キャパシタ４の容量値を大きくすると、同一の起動判定電圧Ｖｄｅｔまで発電電圧ＶＰＷＲを上昇させるのに必要となる電荷量も大きくなる。
　一方で、キャパシタ４の容量値をＣｃｈｇ１からＣｃｈｇ２に大きくしているため、図４のケースでは、発電電圧ＶＰＷＲがＶ１（Ｖｄｅｔ＝Ｖ１）よりも低い状態で、半導体装置１０ａの処理完了までに必要な電荷量が充電されることが理解される。即ち、図４のケースにおいて、起動判定電圧Ｖｄｅｔを図２と同様のＶ１としているのは、半導体装置１０ａの起動に必要な電荷量を無用に増加させていることと等価である。
　そこで、本実施の形態では、設定変更回路１１への設定入力１１ｖに従って、起動判定電圧Ｖｄｅｔを可変に設定可能である点が特徴である。これにより、環境発電装置１００からの発電電荷を蓄積するキャパシタ４の容量値の調整に対応させて、起動判定電圧Ｖｄｅｔを変化させることができる。
　図５には、図４のケースに対して、起動判定電圧Ｖｄｅｔを低くしたときの動作波形図が示される。
　図５では、図４と同様のキャパシタ４の容量値（Ｃｃｈｇ２）を用いることで、発電電圧ＶＰＷＲの最大値が最大動作電圧Ｖｏｐｍａｘより低くなっている。更に、起動判定電圧Ｖｄｅｔ＝Ｖ２（Ｖ２＜Ｖ１）とすることで、時刻ｔ１ｂにおいて、図４の時刻ｔ１ａでキャパシタ４に充電されている電荷量よりも小さい電荷量で、電圧検出信号ＶＣＭＰの発生により半導体装置１０ａを起動することができる。
　図５の時刻ｔ１ｂの時点でのキャパシタ４に充電されている電荷量Ｑｏｐｒ３は、キャパシタ４の容量値Ｃｃｈｇ２を用いて、下記の式（３）で表される。
　Ｑｏｐｒ３＝Ｖ２・Ｃｃｈｇ２　　…（３）
　式（３）の電荷量Ｑｏｐｒ３と、式（１）の電荷量Ｑｏｐｒ１とを同等とするためには、図５での起動判定電圧Ｖｄｅｔ（Ｖｄｅｔ＝Ｖ２）を下記の式（４）に従って設定すればよいことが理解される。従って、Ｃｃｈｇ２＞Ｃｃｈｇ１のときはＶ２＜Ｖ１であり、起動判定電圧Ｖｄｅｔは、キャパシタ４の容量値が大きくなる程、相対的に低い電圧に可変設定される。
　Ｖ２＝Ｖ１・（Ｃｃｈｇ１／Ｃｃｈｇ２）　　…（４）
　又、後述する様に、起動判定電圧Ｖｄｅｔを完全に任意の値に設定することは困難であるため、図５での起動判定電圧Ｖｄｅｔ（Ｖｄｅｔ＝Ｖ２）は、下記の式（５）を満たす範囲内で、設定入力１１ｖに従って段階的に設定可能な複数の電圧値のうちの最小電圧とすることが好ましい。
　Ｖ２≧Ｖ１・（Ｃｃｈｇ１／Ｃｃｈｇ２）　　…（５）
　図２～図５では、発電電圧ＶＰＷＲと最大動作電圧Ｖｏｐｍａｘとの関係からキャパシタ４の容量値を調整する例を説明した。一方で、図３とは反対に、環境発電装置１００の発電能力（電荷量）が図２よりも小さい場合には、発電電圧ＶＰＷＲが起動判定電圧Ｖｄｅｔに達することができず、半導体装置１０ａの処理を開始できなくなることが懸念される。従って、このようなケースでは、上記とは反対に、キャパシタ４の容量値を小さくする調整が必要になる。
　しかしながら、キャパシタ４の容量値を小さくすると同一の起動判定電圧Ｖｄｅｔでキャパシタ４に充電される電荷量は小さくなる。このため、半導体装置１０ａの処理完了までに必要な電荷量を確保するためには、起動判定電圧Ｖｄｅｔを図２よりも高く設定する必要がある。
　更に、キャパシタ４の容量値については、発電電圧ＶＰＷＲの立上がり時間の観点から調整が必要となるケースも考えられる。
　図６に示される様に、同じ環境発電装置１００に対して、キャパシタ４の容量値を変えると、発電電圧ＶＰＷＲの立上がり時間も変化する。この立上がり時間が、半導体装置１０ａが許容可能な立上がり時間よりも短くなると、半導体装置１０ａの起動不良が懸念される。例えば、半導体装置１０ａでは、発電電圧ＶＰＷＲと起動判定電圧Ｖｄｅｔとを比較する電圧比較回路２０が動作を開始するまでには一定の準備時間が必要である。当該準備時間を確保するためのスペック値として、上述の許容可能な立上がり時間は設定される。
　例えば、キャパシタ４の容量値がＣｃｈｇ１であるときの立上がり時間Ｔｏｎ１が、半導体装置１０ａが許容可能な立上がり時間よりも短い一方で、キャパシタ４の容量値がＣｃｈｇ２（Ｃｃｈｇ２＞Ｃｃｈｇ１）であるときの立上がり時間Ｔｏｎ２が、当該許容可能な立上がり時よりも長いケースが想定される。
　この様なケースでは、環境発電装置１００の発電能力（電荷量）に対応して、キャパシタ４の容量値をＣｃｈｇ２に設定することが必要となる。この場合にも、図４での説明と同様に、キャパシタ４の容量値がＣｃｈｇ１であるときと比較すると、起動判定電圧Ｖｄｅｔを低くすることが好ましい。
　このように、環境発電装置１００の発電能力（電荷量）に対応して、発電電荷を充電するキャパシタの容量値を調整する必要がある。この様にキャパシタ４の容量値が調整される下で、本実施の形態に係る半導体装置１０ａでは、発電電圧ＶＰＷＲと比較される起動判定電圧Ｖｄｅｔを切替可能とすることで、異なる特性の環境発電装置１００に対して、半導体装置１０ａの起動に必要な電荷量を無用に増加させることなく対応することが可能となる。
　次に、起動判定電圧Ｖｄｅｔの設定を切替えるための設定変更回路１１及び電圧比較回路２０の構成例を説明する。
　図７には、設定変更回路１１及び電圧比較回路２０の第１の構成例が示される。
　設定変更回路１１は、起動判定電圧Ｖｄｅｔの設定を切替えるための制御信号Ｓｓｇを生成する。当該制御信号Ｓｓｇは、デジタル回路１６の起動前に設定される必要がある。このため、デジタル回路１６によってデータが読み出される不揮発性メモリ１７を用いて、設定変更回路１１を構成することはできない。
　設定変更回路１１には、読出動作が不要である、メタルヒューズ、ポリシリコンヒューズ、及び、ツェナーザップ等のトリミング素子１２が設けられる。例えば、ｎ個（ｎ：２以上の整数）のトリミング素子１２１～１２ｎが、設定変更回路１１に内蔵される。
　各トリミング素子１２は、レーザ照射又は電圧・電流入力等のトリミング入力によって、非破壊状態及び破壊状態の間で不可逆的な遷移を生じる様に、即ち、トリミング可能に構成される。発電電圧ＶＰＷＲが印加されると、トリミング素子１２毎に、非破壊状態及び破壊状態のいずれであるかによって、接地電圧ＧＮＤを論理ローレベル（以下、「Ｌレベル」）とし、発電電圧ＶＰＷＲを論理ハイレベル（以下、「Ｈレベル」）とする１ビットのデジタル信号を生成することができる。従って、設定変更回路１１は、ｎ個のトリミング素子１２１～１２ｎに対するトリミング入力を設定入力１１ｖとして、ｎビットの制御信号Ｓｓｇを生成することができる。
　尚、設定変更回路１１への設定入力１１ｖは、レーザ照射によるトリミングであれば半導体装置１０ａの製造工程で設定されることが一般的である。又、電圧・電流入力等によるトリミングであれば半導体装置１０ａの製造工程で設定される場合もあれば、半導体装置１０ａが基板に実装された後にマイコン等の制御回路（図示せず）を介して設定される場合もある。この様に、設定入力１１ｖは、半導体装置１０ａの完成前（製造中）及び完成後の少なくとも一方において、半導体装置１０ａの構成要素とは異なる外部要素、即ち、半導体装置１０ａの外部から設定変更回路１１に入力される。
　図７に示される様に、電圧比較回路２０は、分圧回路２２Ｘと、コンパレータ２４とを有する。分圧回路２２Ｘは、電源ライン６及びノードＮｘの間に接続された抵抗素子２１（電気抵抗値Ｒ１）と、ノードＮｘ及び接地ライン７の間に接続された抵抗素子２２（電気抵抗値Ｒ２）とを有する。
　分圧回路２２Ｘは、ノードＮｘに、発電電圧ＶＰＷＲが抵抗素子２１，２２によって分圧された分圧電圧ＶＤＩＶを出力する。分圧回路２２Ｘの分圧比Ｋｒ（Ｋｒ＝Ｒ２／（Ｒ１＋Ｒ２））を用いると、ＶＤＩＶ＝Ｋｒ・ＶＰＷＲで示される（Ｋｒ＜１．０）。
　コンパレータ２４が、分圧電圧ＶＤＩＶ及び一定の基準電圧ＶＲＥＦを比較する。ＶＤＩＶ≧ＶＲＥＦを検出すると、コンパレータ２４の出力電圧が、ＬレベルからＨレベルに変化する。これにより、コンパレータ２４から電圧検出信号ＶＣＭＰが出力される。
　従って、発電電圧ＶＰＷＲが起動判定電圧Ｖｄｅｔ以上となったとき（ＶＰＷＲ≧Ｖｄｅｔ）に電圧検出信号ＶＣＭＰを発生するためには、基準電圧ＶＲＥＦ、起動判定電圧Ｖｄｅｔ、及び、分圧比Ｋｒの間には、下記の式（６）の関係が成立する。
　Ｖｄｅｔ＝ＶＲＥＦ／Ｋｒ　　…（６）
　分圧回路２２Ｘにおいて、抵抗素子２１及び２２の少なくとも一方は、制御信号Ｓｓｇに応じて電気抵抗値が変化する可変抵抗素子によって構成される。図７の例では、抵抗素子２１及び２２の各々が可変抵抗素子で構成される。この結果、制御信号Ｓｓｇに応じて、抵抗素子２１及び／又は２２の電気抵抗値を変化させることで、分圧回路２２Ｘによる分圧比Ｋｒを変えることができる。
　これにより、式（６）において、基準電圧ＶＲＥＦが一定であるのに対して、制御信号Ｓｓｇによって分圧比Ｋｒを変えることで、起動判定電圧Ｖｄｅｔを可変に設定することが可能となる。
　図８には、設定変更回路１１及び電圧比較回路２０の第２の構成例が示される。
　図８に示された構成例では、電圧比較回路２０は、分圧回路２２Ｙと、コンパレータ２４よ、デジタルアナログ（Ｄ／Ａ）変換器２５とを含む。
　分圧回路２２Ｙは、抵抗素子２１及び２２によって分圧された分圧電圧ＶＤＩＶをノードＮｘに出力する（ＶＤＩＶ＝Ｋｒ・ＶＰＷＲ）。抵抗素子２１及び２２の電気抵抗値は固定されており、分圧回路２２Ｙによる分圧比Ｋｒ（Ｋｒ＝Ｒ２／（Ｒ１＋Ｒ２））は一定値である。
　図７と同様に構成された設定変更回路１１からの制御信号Ｓｓｇは、基準電圧ＶＲＥＦを発生するＤ／Ａ変換器２５に入力される。Ｄ／Ａ変換器２５は、複数ビットの制御信号Ｓｓｇをアナログ変換したアナログ電圧を、基準電圧ＶＲＥＦとして生成する。即ち、Ｄ／Ａ変換器２５は「電圧発生器」の一実施例に対応する。
　図８の構成例では、式（６）において、分圧比Ｋｒが一定であるのに対して、制御信号Ｓｓｇによって基準電圧ＶＲＥＦを変化させることで、起動判定電圧Ｖｄｅｔを可変に設定することが可能となる。
　或いは、図９に示される様に、半導体装置１０ａの外部からアナログ電圧を入力可能に設けられた端子１１ｘを用いて、基準電圧ＶＲＥＦを入力することも可能である。この場合には、端子１１ｘへのアナログ電圧により、半導体装置１０ａの外部から起動判定電圧Ｖｄｅｔを可変設定することで、設定変更回路１１が構成されることになる。
　この様にして、半導体装置１０ａでは、電圧比較回路２０によって発電電圧ＶＰＷＲと比較される起動判定電圧Ｖｄｅｔを、設定変更回路１１への設定入力１１ｖによって切替えることができる。これにより、異なる特性の環境発電装置１００に対して、発電電荷を充電するキャパシタの容量値を適切に調整した下で、半導体装置１０ａでの処理に必要な電荷量の確保に応じて、半導体装置１０ａを適切に起動することが可能となる。これにより、当該半導体装置を種々の環境発電装置に対応して用いることが可能となるので、逆に言うと、半導体装置が搭載される製品に応じて、適切な環境発電装置を選択することも可能となる。
　例えば、本実施の形態に係る半導体装置１０ａが、小型基板に搭載される製品に適用される場合には、発電電荷量は小さいが寸法も小さく高価な環境発電装置１００が使用される。従って、環境発電装置１００の発電能力（電荷量）に併せて調整されたキャパシタ４の容量値と適合するように、半導体装置１０ａでは、設定変更回路１１への設定入力１１ｖにより起動判定電圧Ｖｄｅｔを相対的に高く設定することができる。
　一方で、本実施の形態に係る半導体装置１０ａが、大型の基板に搭載される製品に適用される場合には、発電電荷量及び寸法が大きく安価な環境発電装置１００を使用することができる。従って、環境発電装置１００の発電能力（電荷量）に併せて調整されたキャパシタ４の容量値と適合するように、半導体装置１０ａでは、設定変更回路１１への設定入力１１ｖにより起動判定電圧Ｖｄｅｔを相対的に低く設定することができる。この様に、実施の形態１に係る半導体装置１０ａでは、環境発電装置１００に対する汎用性が高められる。
　実施の形態１の変形例．
　実施の形態１の変形例では、実施の形態１の半導体装置１０ａにおける起動判定電圧Ｖｄｅｔの更に詳細な設定について説明する。
　図１０には、実施の形態１に係る起動判定電圧の設定を説明するための概念的な棒グラフが示される。図１０の横軸の幅はキャパシタ４の容量値を示しており、縦軸の長さは起動判定電圧Ｖｄｅｔを示している。従って、棒の各々の面積は、容量値と電圧値の積となり、発電電圧ＶＰＷＲが起動判定電圧Ｖｄｅｔに達した時点（即ち、半導体装置１０ａの起動時）において、キャパシタ４に充電されている電荷量を示している。
　図１０の縦軸には、半導体装置１０ａの最低動作電圧Ｖｏｐｍｉｎが示される。最低動作電圧Ｖｏｐｍｉｎは、半導体装置１０ａが動作可能である入力電源電圧の下限値を示すスペック値として定められる。図１の例において、定電圧回路１３からの電源電圧ＶＣＯＲＥを１．８［Ｖ］とすると、定電圧回路１３の入力電圧となる発電電圧ＶＰＷＲは、１．８［Ｖ］よりも０．２～０．３［Ｖ］高い必要がある。このため、例えば、最低動作電圧Ｖｏｐｍｉｎは、２．０［Ｖ］程度となる。
　半導体装置１０ａの起動時において、キャパシタ４には、発電電圧ＶＰＷＲが最小動作電圧Ｖｏｐｍｉｎに達するための電荷量Ｑｍｉｎと、半導体装置１０ａが予め実装された処理の開始から完了までに消費する電荷量Ｑａｃｔとの和が蓄積されている必要がある。電荷量Ｑｍｉｎは、キャパシタ４の容量値に依存して変化することが理解される。
　一方で、電荷量Ｑａｃｔは、半導体装置１０ａが予め実装された処理を実行する際に、定電圧回路１３、ＰＯＲ回路１５、デジタル回路１６、及び、不揮発性メモリ１７の動作によって消費されるエネルギ（電荷量）に相当する。従って、電荷量Ｑａｃｔは、半導体装置１０ａの回路構成及び処理内容によって決まるため、キャパシタ４の容量値には依存しない。
　従って、半導体装置１０ａの起動時に必量な電荷量Ｑｓｔｒ（Ｑｓｔｒ＝Ｑａｃｔ＋Ｑｍｉｎ）は、キャパシタ４の容量値に依存して変化し、容量値が小さい程、電荷量Ｑｓｔｒが小さくなることが理解される。
　図１０の右端には、図２で説明した、キャパシタ４の容量値Ｃｃｈｇ１に対して、起動判定電圧Ｖｄｅｔ＝Ｖ１に設定したときの電荷量Ｑｍｉｎ１及びＱａｃｔが示される。Ｑｍｉｎ１は、容量値Ｃｃｈｇ１及び最低動作電圧Ｖｏｐｍｉｎの積で示される。尚、ここでは、Ｖ１＝２・Ｖｏｐｍｉｎとしている。右端のケースでは、半導体装置１０ａの起動時にキャパシタ４に充電されている電荷量Ｑｓｔｒ１＝Ｖ１・Ｃｃｈｇ１＝２・Ｖｏｐｍｉｎ・Ｃｃｈｇ１で示される。
　ここで、異なるスペックの環境発電装置１００に対応するためにキャパシタ４の容量値を、Ｃｃｈｇ１の（２／３）倍であるＣｃｈｇ３に設定したケースでの起動判定電圧Ｖｄｅｔの設定を考える（Ｃｃｈｇ３＝（２／３）・Ｃｃｈｇ１）。
　図１０の中央には、上述の式（４）を用いて、キャパシタ４の容量値の比に従って、起動判定電圧Ｖｄｅｔ＝Ｖ３（即ち、Ｖ３＝（３／２）・Ｖ１＝３・Ｖｏｐｍｉｎ）としたケースが示される。当該ケースにおいて、処理開始時刻でキャパシタ４に充電されている電荷量Ｑｓｔｒ２＝Ｖ３・Ｃｃｈｇ３＝（３／２）・Ｖ１・（２／３）・Ｃｃｈｇ１＝Ｖ１・Ｃｃｈｇ１＝Ｑｓｔｒ１であることが理解される。
　一方で、中央のケースでは、キャパシタ４の容量値の低下に伴い、最低動作電圧Ｖｏｐｍｉｎを確保するための電荷量Ｑｍｉｎ３は、右端のケースでの電荷量Ｑｍｉｎ１よりも小さくなる。従って、電荷量（Ｑｓｔｒ２－Ｑｍｉｎ３）は、半導体装置１０ａが消費する電荷量Ｑａｃｔよりも大きくなっており、電荷量Ｑｓｔｒ２は、最低限必要な電荷量Ｑｍｉｎ３＋Ｑａｃｔに対して過剰であることが理解される。
　図１０の左端には、実施の形態１の変形例に係る起動判定電圧Ｖｄｅｔの設定例が示される。左端のケースでは、処理開始時刻でキャパシタ４に充電されている電荷量Ｑｓｔｒ３が、最低動作電圧Ｖｏｐｍｉｎを確保するための電荷量Ｑｍｉｎ３と、半導体装置１０ａによる処理で消費される電荷量Ｑａｃｔとの和となる様に、起動判定電圧Ｖｄｅｔ＝Ｖ４に設定される。
　上述の様に、電荷量Ｑｍｉｎ３は、キャパシタ４の容量値Ｃｃｈｇ３に依存して、Ｑｍｉｎ３＝Ｃｃｈｇ３・Ｖｏｐｍｉｎで示される。一方で、電荷量Ｑａｃｔは、キャパシタ４の容量値に依存せず、右端のケース（Ｑｓｔｒ１）と同じ値である。
　右端のケースにおいて、Ｖ１＝２・Ｖｏｐｍｉｎから、Ｑａｃｔ＝Ｃｃｈｇ１・（Ｖ１－Ｖｏｐｍｉｎ）＝Ｃｃｈｇ１・（２．Ｖｏｐｍｉｎ－Ｖｏｐｍｉｎ）＝Ｃｃｈｇ１・Ｖｏｐｍｉｎで示される。従って、左端のケースでは、Ｃｃｈｇ３＝（２／３）・Ｃｃｈｇ１から、Ｑａｃｔ＝（３／２）・Ｃｃｈｇ３・Ｖｏｐｍｉｎと示すことができる。又、中央のケースと同様に、Ｑｍｉｎ３＝Ｃｃｈｇ３・Ｖｏｐｍｉｎで示される。この結果、Ｑｓｔｒ３＝Ｑｍｉｎ３＋Ｑａｃｔ＝（５／２）・Ｃｃｈｇ３・Ｖｏｐｍｉｎとなるので、Ｖｄｅｔ＝Ｖ４＝２．５・Ｖｏｐｍｉｎに設定することができる。
　この結果、実施の形態１の変形例に係る左端のケースでは、起動判定電圧Ｖｄｅｔを、式（５）に従う中央のケースよりも低く設定することができる。これにより、実施の形態１よりも少ない電荷量で、半導体装置１０ａを適切に起動することが可能となる。
　以上を整理すると、実施の形態１の変形例では、スペック値としての最低動作電圧Ｖｏｐｍｉｎと、半導体装置１０ａが予め実装された処理を実行するための消費電荷量Ｑａｃｔと、環境発電装置１００の発電電荷量を充電するキャパシタの容量値Ｃｃｈｇを用いて、起動判定電圧Ｖｄｅｔを下記の式（７）に従って設定することができる。消費電荷量Ｑａｃｔは、消費電力の実測値やシミュレーションによる設計値に基づいて予め決めることができる。
　Ｖｄｅｔ＝Ｖｏｐｍｉｎ＋（Ｑａｃｔ／Ｃｃｈｇ）　　…（７）
　実施の形態１の変形例に従う起動判定電圧Ｖｄｅｔの設定によれば、発電電荷量の小さい環境発電装置１００に対応できるよう半導体装置１０ａの汎用性が高められる。
　実施の形態２．
　図１１は、実施の形態２に係る半導体装置の構成を説明するブロック図である。
　図１１に示される様に、実施の形態２に係る半導体装置１０ｂは、信号処理装置２００ｂに搭載される。信号処理装置２００ｂは、半導体装置１０ａに代えて半導体装置１０ｂを備える点で、図１に示された信号処理装置２００ａと異なる。
　実施の形態２に係る半導体装置１０ｂは、電源ライン６に接続された容量値調整回路１８を更に備える点で、実施の形態１に係る半導体装置１０ａと異なる。半導体装置１０ｂのその他の構成は、半導体装置１０ａと同様であるので、詳細な説明は繰り返さない。
　容量値調整回路１８は、電源ライン６及び接地ライン７の間に直列接続された、サブキャパシタＣｓ及びスイッチＳＷの組をｋ個（ｋ：自然数）有する。ｋ≧２のときには、直列接続されたサブキャパシタＣｓ及びスイッチＳＷの複数個の組は、電源ライン６及び接地ライン７の間に並列に接続される。
　図１１には、ｋ≧３の例が示されており、サブキャパシタＣｓ１及びスイッチＳＷ１の組、サブキャパシタＣｓ２及びスイッチＳＷ２の組、…、並びに、サブキャパシタＣｓｋ及びスイッチＳＷｋの組が、電源ライン６及び接地ライン７の間に並列接続される。
　ｋ個のスイッチのオンオフは、設定変更回路１１からの制御信号Ｓ１～Ｓｋによって制御される。制御信号Ｓ１～Ｓｋは、設定変更回路１１のトリミング素子１２の配置個数を増加することで、上述した制御信号Ｓｓｇと同様に生成することができる。即ち、制御信号Ｓ１～Ｓｋについても、トリミング入力に相当する、設定変更回路１１への設定入力１１ｃに従って生成することができる。設定入力１１ｃについても、上述した設定入力１１ｖと同様の態様で、設定変更回路１１に入力される。
　この結果、容量値調整回路１８では、サブキャパシタＣｓ１～Ｃｓｋの一部又は全部を電源ライン６に対して接続して、環境発電装置１００からの発電電荷の充電に用いることができる。即ち、制御信号Ｓ１～Ｓｋに応じて。電源ライン６に追加接続されたサブキャパシタＣｓは「補助キャパシタ」に対応する。
　キャパシタ４は、メインキャパシタとして、実施の形態１と同様に、電源ライン６に対して接続される。これにより、環境発電装置１００からの発電電荷は、キャパシタ４及び容量値調整回路１８によって追加接続されたサブキャパシタＣｓの両方によって充電される。そして、容量値調整回路１８のサブキャパシタの接続による追加容量値は、制御信号Ｓ１～Ｓｋ、即ち、設定変更回路１１への設定入力１１ｃによって可変に設定できる。
　従って、実施の形態２に係る半導体装置１０ｂでは、容量値調整回路１８の配置により、環境発電装置１００からの発電電荷を充電するキャパシタの総容量値を、設定変更回路１１への設定入力１１ｃによって調整することが可能となる。
　環境発電装置１００は、同一品番の製品であっても、製造ばらつきに起因して、量産ロット（材料、製造日時、製造装置等の違い）によって発電能力が異なる場合がある。このため、同一品番の環境発電装置でも、品番が異なる程の差異ではないものの、発電電力の小さい個体、及び、発電電力の大きい個体が存在する。
　実施の形態２に係る半導体装置１０ｂでは、環境発電装置１００の発電能力（電荷量）の製品ばらつきに対応して、設定入力１１ｃによって発電電荷を充電するキャパシタの総容量値を微調整することで、適切な起動を確保することができる。
　例えば、環境発電装置１００及び半導体装置１０ｂが搭載された製品の製造工程において、環境発電装置１００の実際の発電電荷量を測定し、発電電荷量に応じて容量値調整回路１８による追加容量値を調整することができる。更に、調整後の追加容量値を含む総容量値に対応して、設定入力１１ｖによって起動判定電圧Ｖｄｅｔを切替設定することで、環境発電装置１００の発電電力の製造ばらつきが大きくても適切に動作可能な半導体装置を提供することが可能となる。
　尚、実施の形態２の構成は、図１２に示される様に変形することも可能である。図１２に示された実施の形態２の変形例に係る半導体装置１０ｃ及び信号処理装置２００ｃでは、キャパシタ４（メインキャパシタ）が、容量値調整回路１８を具備した半導体装置１０ｃの内部に配置されている点が、図１１の半導体装置１０ｂ及び信号処理装置２００ｂと異なる。図１２の構成としても、実施の形態２に係る構成による効果を同様に享受することが可能である。
　実施の形態３．
　実施の形態３では、実施の形態１に係る半導体装置を適用したバッテリレス多回転エンコーダについて説明する。
　図１３は、実施の形態３に係るバッテリレス型の多回転エンコーダの構成例を示すブロック図である。
　図１３に示される様に、実施の形態３に係る多回転エンコーダは、外部からの電力供給を受けることなく、検出対象である回転軸１０５の回転方向及び回転数を検出して、検出結果を示すデータを保持する。多回転エンコーダは、回転軸１０５の回転を検出するための回転検出機構１１０と、回転検出機構１１０と電気的に接続される信号処理装置２００ｘとを備える。
　回転検出機構１１０は、回転軸１０５に取り付けられた磁石１１１と、発電素子１００ａ，１００ｂとを含む。回転軸１０５は、例えば、モータの出力軸（回転軸）で構成されるが、軸周り方向に回転可能な任意の回転体によって回転軸１０５を構成することができる。
　磁石１１１は、円板形状を有し、回転軸１０５に対して同心上に取り付けられる。従って、磁石１１１は、回転軸１０５と連動して、時計回り及び反時計回りの両方に回転可能である。尚、磁石１１１は、回転軸１０５の回動に連動して磁石１１１が回動するのであれば、任意の構造によって回転軸に取り付けることができる。尚、本実施の形態では、磁石１１１は、半円周ずつ２つの磁極を有する構成を例示するが、磁極数は任意とすることができる。又、磁石１１１の形状についても、円板形状に限定されるものではない。
　発電素子１００ａ，１００ｂは、磁石１１１の上方で磁石１１１の回転円周上に配置された、大バルクハウゼン効果を有する磁性ワイヤ及びピックアップコイルの組み合わせによって構成することができる。発電素子１００ａ，１００ｂは、実施の形態１及び２での環境発電装置１００に対応し、回転軸１０５の回転に伴う磁石１１１の回転に応じて発電パルスを発生する。本実施形態では、２つの発電素子１００ａ，１００ｂが設けられる構成を例示するが、発電素子の個数は任意とすることができる。
　信号処理装置２００ｘは、整流回路２ａ，２ｂと、クランプ回路３ａ，３ｂと、キャパシタ４ａ，４ｂと、電源ライン６ａ，６ｂと、実施の形態３に係る半導体装置１０ｘとを備える。
　電源ライン６ａには、整流回路２ａを介して、発電素子１００ａから発電パルスが出力される。クランプ回路３ａ及びキャパシタ４ａは、電源ライン６ａに接続される。同様に、電源ライン６ｂには、整流回路２ｂを介して、発電素子１００ｂから発電パルスが出力される。クランプ回路３ｂ及びキャパシタ４ｂは、電源ライン６ｂに接続される。
　信号処理装置２００ｘでは、２個の発電素子１００ａ，１００ｂに対して、実施の形態１での整流回路２、電源ライン６、クランプ回路３、及び、キャパシタ４が２系統配置されている。発電素子１００ａによる発電電荷がキャパシタ４ａに充電されるのに伴って、電源ライン６ａの発電電圧ＶＰＷＲａが上昇する。同様に、発電素子１００ｂによる発電電荷がキャパシタ４ｂに充電されるのに伴って、電源ライン６ｂの発電電圧ＶＰＷＲｂが上昇する。
　半導体装置１０ｘは、図１の半導体装置１０ａと比較して、電源ライン６ａ，６ｂにそれぞれ対応させて、電圧比較回路２０（図１）と同様の電圧比較回路２０ａ，２０ｂを備える点と、電圧検出信号ＶＣＭＰを生成する論理ゲート１９を更に備える点とで異なる。又、定電圧回路１３は、論理ゲート１９からの電圧検出信号ＶＣＭＰに応じて起動される。定電圧回路１３、ＰＯＲ回路１５、デジタル回路１６、及び、不揮発性メモリ１７の動作は、実施の形態１で説明したのと同様の機能を有する。
　電圧比較回路２０ａは、電源ライン６ａの発電電圧ＶＰＷＲａ及び起動判定電圧Ｖｄｅｔを比較して、ＶＰＷＲａ≧Ｖｄｅｔになると信号ＶＣＭＰａを出力する。同様に、電圧比較回路２０ｂは、電源ライン６ｂの発電電圧ＶＰＷＲｂ及び起動判定電圧Ｖｄｅｔを比較して、ＶＰＷＲｂ≧Ｖｄｅｔになると信号ＶＣＭＰｂを出力する。
　起動判定電圧Ｖｄｅｔは、電圧比較回路２０ａ，２０ｂに対して共通に設定される。実施の形態１と同様に、起動判定電圧Ｖｄｅｔは、設定変更回路１１への設定入力１１ｖによって切替可能である。
　論理ゲート１９は、信号ＶＣＭＰａ又はＶＣＭＰｂの論理和（ＯＲ）演算結果を、電圧検出信号ＶＣＭＰとして定電圧回路１３へ出力する。従って、発電電圧ＶＰＷＲａ及びＶＰＷＲｂのどちらかが起動判定電圧Ｖｄｅｔ以上となると、定電圧回路１３が起動される。そして、定電圧回路１３から出力される電源電圧ＶＣＯＲＥが安定したことをＰＯＲ回路１５が検出すると、デジタル回路１６は、リセットが解除されて、予め実装された処理を開始する。
　更に、実施の形態３では、デジタル回路１６に対して、電圧比較回路２０ａの出力信号ＶＣＭＰａと、電圧比較回路２０ｂの出力信号ＶＣＭＰｂとが入力される。デジタル回路１６は、当該信号ＶＣＭＰａ及びＶＣＭＰｂに基づき、発電素子１００ａ及び１００ｂのどちらからの発電パルスで動作しているかを認識することができる。
　多回転エンコーダに用いられる半導体装置１０ｘは、発電素子１００ａ又は１００ｂから、起動判定電圧Ｖｄｅｔ以上の電圧を有する発電パルスが出力される毎に起動されて、予め実装された処理を実行する。当該処理では、例えば、不揮発性メモリ１７から回転軸１０５の回転方向及び回転数を示す多回転値の情報（カウント値データ）を読出される。更に、予め定められた変換テーブルに従って、発電パルスの検出に応じて当該多回転値の情報（カウント値データ）を更新すると、更新した多回転値の情報（カウント値データ）が不揮発性メモリ１７に書込まれる。これによって、回転軸１０５の回転方向及び回転数を示す情報（カウント値データ）、不揮発性メモリ１７に保持される。尚、検出された発電パルスをカウント値データに反映する際の処理には、特許第５５１１７４８号公報に記載された技術等の任意の公知技術を適用することができる。
　このように、実施の形態３に係るバッテリレス型の多回転エンコーダは、回転軸１０５の回転に応じて発電素子１００ａ，１００ｂから出力された発電パルスを検出することに応じて、回転軸１０５の回転数を計測することができる。
　尚、実施の形態３に係るバッテリレス型の多回転エンコーダでは、検出対象の回転軸１０５（モータ）に対応させて、磁石１１１及び／又は発電素子１００ａ，１００ｂの変更が必要になるケースがある。この様なケースでは、磁石１１１又は発電素子１００ａ，１００ｂが変わることで、環境発電装置１００の発電電荷量も変わってしまうが、実施の形態１で説明した様に、発電電荷量に合わせてキャパシタ４の容量値を調整し、更に、キャパシタ４の容量値に合わせて起動判定電圧Ｖｄｅｔを可変設定する機構を設けることで、半導体装置１０ｘを適切に起動して、多回転エンコーダを適切に動作させることができる。
　尚、実施の形態３では、発電素子１００ａ，１００ｂが磁性ワイヤ及びピックアップコイルの組み合わせで構成される例を示しているが、発電素子はこの様な構成に限定されるものではない。例えば、回転軸１０５の回転速度が高い場合には、発電素子をコイルのみによって構成して、電磁誘導にて発電することが可能である。
　実施の形態４．
　実施の形態３に係る多回転エンコーダでは、回転軸１０５の回転に応じて発生された発電パルスによって発電電圧ＶＰＷＲ（ＶＰＷＲａ，ＶＰＷＲｂ）が起動判定電圧Ｖｄｅｔ以上となるのに応じて、デジタル回路１６が動作することで回転軸１０５の回転数が計測される。
　従って、発電パルスが発生されても発電電圧ＶＰＷＲ（ＶＰＷＲａ，ＶＰＷＲｂ）が起動判定電圧Ｖｄｅｔまで上昇しないときには、多回転エンコーダは、当該発電パルスの発生を認識することができない。このため、回転軸１０５が回転した場合でも、パルス抜けと呼ばれる、発電パルスの検出漏れが発生することにより、回転軸１０５の回転数を正確に計測できなくなる可能性がある。
　図１４には、パルス抜けを説明するための発電パルスの概念的な波形図が示される。
　図１４に示される様に、発電パルスＰＬＳ１～ＰＬＳ４の発生に対応して発電電圧ＶＰＷＲが変化する。尚、発電パルスＰＬＳ１～ＰＬＳ４は、整流回路２（２ａ，２ｂ）の通過後の波形を示している。しかしながら、発電パルスＰＬＳ２の発生時には、発電電圧ＶＰＷＲが起動判定電圧Ｖｄｅｔまで上昇していない。このため、半導体装置１０ｘでは、発電電圧ＶＰＷＲ及び起動判定電圧Ｖｄｅｔの比較に基づいて、発電パルスＰＬＳ１，ＰＬＳ２，ＰＬＳ４の発生を検出できる一方で、発電パルスＰＬＳ２の発生は検出できない。この様に、回転軸１０５の回転に対応して低電圧の発電パルスがある確率で発生することにより、パルス抜けが生じる虞がある。
　尚、上述の特許第５５１１７４８号公報に記載された技術を適用すれば、パルス抜けが生じた場合でも、以降の発電パルス（図１４での発電パルスＰＬＳ３，ＰＬＳ４）の検出時に補正を行うことで、回転軸１０５の回転数を正確に計測し続けられる場合もある。しかしながら、複数回連続してパルス抜けが生じてしまうと、上記補正が困難となることが懸念される。この場合には、必要に応じて多回転エンコーダの動作を停止して、上位のシステムに警告が伝達される。この様な補正不能なパルス抜けが生じる頻度は低いが、全くないとは言えない。従って、パルス抜けが生じる頻度を低下させることで、多回転エンコーダの動作停止が発生する確率を下げることができる。
　図１５は、実施の形態４に係るバッテリレス型の多回転エンコーダの構成を説明するブロック図である。
　図１５に示される様に、実施の形態４に係る多回転エンコーダは、実施の形態３と同様の回転検出機構１１０と、回転検出機構１１０と電気的に接続される信号処理装置２００ｙとを備える。即ち、実施の形態４に係る多回転エンコーダは、信号処理装置２００ｘに代えて信号処理装置２００ｙを備える点で、実施の形態３に係る多回転エンコーダ（図１３）と異なる。
　信号処理装置２００ｙは、外部電源電圧ＶＤＤを入力するための電源端子２０１と、電源回路８と、実施の形態４に係る半導体装置１０ｙとを備える。半導体装置１０ｙは、実施の形態３に係る半導体装置１０ｘと比較して、電源ライン６ｃと、電源切替回路２３と、外部電源検出回路２８とを更に含む点で異なる。電源ライン６ｃは、「電源ノード」に相当する。
　電源回路８は、電源端子２０１に入力された外部電源電圧ＶＤＤを定電圧回路１３の入力電圧相当の直流電圧に変換する。電源回路８からの直流電圧は、電源ライン６ｃへ出力される。外部電源検出回路２８は、外部電源電圧が入力されているか否かを検出する。以下では、外部電源電圧が入力されている状態及び入力されていない状態を、それぞれ「外部電源オン」及び「外部電源オフ」とも称する。
　例えば、外部電源検出回路２８は、定電圧回路１３への入力電圧レベルに対応して定められた判定電圧と、電源ライン６ｃとの比較により、外部電源オン及び外部電源オフのいずれの状態であるかを検出する。外部電源検出回路２８による検出結果は、電源切替回路２３、定電圧回路１３、及び、デジタル回路１６へ伝達される。
　電源切替回路２３は、外部電源オンのときは、電源ライン６ｃを定電圧回路１３の入力側と接続する。一方で、外部電源オフのときには、電源切替回路２３は、電源ライン６ａ，６ｂを定電圧回路１３の入力側と接続する。
　従って、半導体装置１０ｙにおいて、外部電源オフ時の動作は、半導体装置１０ｘと同様である。即ち、電源ライン６ａ，６ｂの発電電圧ＶＰＷＲａ，ＶＰＷＲｂから半導体装置１０ｙの電源電圧ＶＣＯＲＥが生成される。一方で、外部電源オン時には、電源端子２０１に入力された外部電源電圧から電源電圧ＶＣＯＲＥが生成される。外部電源オン時には、発電パルスの電力は、設定変更回路１１及び電圧比較回路２０ａ，２０ｂの電源、並びに、コンパレータ２４（図７～図９）の入力電圧としてのみ用いられるので、図１０で説明した電荷量Ｑｓｔｒに相当するエネルギを発電パルスで確保する必要は無い。この結果、外部電源オフ時と比較すると、発電パルスに必要とされる電力（又は、電荷量）は小さくなる。従って、起動判定電圧Ｖｄｅｔを外部電源オフ時より低下させても、半導体装置１０ｙを起動することが可能である。
　従って、実施の形態４に係る半導体装置は、外部電源オン時及び外部電源オフ時の間で起動判定電圧Ｖｄｅｔを切替えることを特徴とする。
　図１６には、実施の形態４に係る半導体装置における起動判定電圧Ｖｄｅｔの設定を説明するための概念的な波形図が示される。
　図１６に示される様に、実施の形態４に係る半導体装置では、時刻ｔａ～ｔｂの外部電源オン時の起動判定電圧Ｖｄｅｔを、外部電源オフ時（時刻ｔａ以前、及び、時刻ｔｂ以降）の起動判定電圧Ｖｄｅｔよりも低く設定する。これにより、図１４では検出不能であった発電パルスＰＬＳ２が検出可能となることで、パルス抜けが生じる確率を低下することが可能となる。即ち、外部電源オンの状態は「第１の状態」に対応し、外部電源オフの状態は「第２の状態」に対応する。
　図１７及び図１８を用いて、図１６に示した起動判定電圧Ｖｄｅｔの切替を可能とするための電圧比較回路及び設定変更回路の構成例を説明する。
　図１７には、図７に示された電圧比較回路２０及び設定変更回路１１を用いて、外部電源オン及び外部電源オフの間で起動判定電圧Ｖｄｅｔを切替えるための機構が示される。
　図１７に示された電圧比較回路２０は、図７の電圧比較回路２０と比較してセレクタ２６及びプルダウン抵抗２７を更に含む点で異なる。セレクタ２６は、ノードＮｚの電圧レベルに応じて、設定変更回路１１からの制御信号Ｓｓｇと、デジタル回路１６からの制御信号Ｓｓｇとの一方を選択して、図７と同様の分圧回路２２Ｘに伝達する。デジタル回路１６は、予め組み込まれた制御に従って設定される制御信号Ｓｓｇを出力することができる。或いは、図中に点線で表記する様に、制御信号Ｓｓｇを生成するデータをデジタル回路１６に対して書込むことで、制御信号Ｓｓｇを設定又は変更することも可能である。
　外部電源オフ時には、デジタル回路１６は発電電圧ＶＰＷＲが上昇するまで動作することができないので、ノードＮｘはプルダウン抵抗２７によって接地電圧ＧＮＤ（Ｌレベル）に設定される。このとき、セレクタ２６は、「０」側に入力される設定変更回路１１からの制御信号Ｓｓｇを分圧回路２２Ｘに伝達する。
　これに対して、外部電源オン時には、デジタル回路１６は、外部電源電圧から生成された電源電圧ＶＣＯＲＥによってノードＮｘにＨレベル（ＶＣＯＲＥ）の電圧を出力するとともに、予め設定された制御信号Ｓｓｇを出力することができる。これに応じて、セレクタ２６は、「１」側に入力されるデジタル回路１６からの制御信号Ｓｓｇを分圧回路２２Ｘに伝達する。
　従って、外部電源オフ時には、実施の形態１と同様に、設定変更回路１１への設定入力１１ｖに従う制御信号Ｓｓｇに応じて分圧回路２２Ｘの分圧比を変えることで、起動判定電圧Ｖｄｅｔを可変設定できる。更に、外部電源オン時には、予めデジタル回路１６に入力された設定入力１１ｄに従う制御信号Ｓｓｇに応じて分圧回路２２Ｘの分圧比を変えることで、起動判定電圧Ｖｄｅｔを可変設定できる。
　図１８には、図８に示された電圧比較回路２０及び設定変更回路１１を用いて、外部電源オン時及び外部電源オフ時の間で起動判定電圧Ｖｄｅｔを切替えるための機構が示される。
　図１８に示された電圧比較回路２０は、図８の電圧比較回路２０と比較して、図１７と同様のセレクタ２６及びプルダウン抵抗２７を更に含む点で異なる。図１８の構成においても、外部電源オフ時には、セレクタ２６は、「０」側に入力される設定変更回路１１からの制御信号ＳｓｇをＡ／Ｄ変換器２５に伝達する。これに対して、外部電源オン時には、セレクタ２６は、「１」側に入力されるデジタル回路１６からの制御信号ＳｓｇをＡ／Ｄ変換器２５に伝達する。
　従って、外部電源オフ時には、実施の形態１と同様に、設定変更回路１１への設定入力１１ｖに従う制御信号Ｓｓｇに応じて基準電圧ＶＲＥＦを変えることで、起動判定電圧Ｖｄｅｔを可変設定できる。更に、外部電源オン時には、デジタル回路１６に対する設定入力１１ｄに従って予め設定された制御信号Ｓｓｇに応じて基準電圧ＶＲＥＦを変えることで、起動判定電圧Ｖｄｅｔを可変設定できる。
　この結果、図１７及び図１８の各々の構成によれば、外部電源オン時の起動判定電圧Ｖｄｅｔは、外部電源オフ時とは個別に可変設定することができる。更に、図１７及び図１８の構成において、デジタル回路１６からの制御信号Ｓｓｇによって設定される起動判定電圧Ｖｄｅｔが、設定変更回路１１からの制御信号Ｓｓｇによって設定される起動判定電圧Ｖｄｅｔよりも低くなる様に、設定入力１１ｖ及び１１ｄを設定することで、図１６に示された起動判定電圧Ｖｄｅｔの切替を実現することができる。即ち、外部電源オン時の起動判定電圧Ｖｄｅｔを、外部電源オフ時の起動判定電圧Ｖｄｅｔよりも低く設定することが可能となる。
　或いは、図９のような端子１１ｘを設ける場合には、外部電源電圧ＶＤＤの供給と連動させて、基準電圧ＶＲＥＦとして外部から入力されるアナログ電圧を切替えることが可能である。
　実施の形態４の変形例．
　図１９には、実施の形態４の変形例に係る半導体装置及び多回転エンコーダの構成例を示すブロック図が示される。
　図１９に示される様に、実施の形態４の変形例に係る半導体装置１０ｚは、実施の形態４に係る半導体装置１０ｙと比較して、実施の形態２の容量値調整回路１８と同様の容量値調整回路１８ａ，１８ｂを更に備える点で異なる。容量値調整回路１８ａ及び１８ｂは、電源ライン６ａ及び６ｂにそれぞれ接続される。容量値調整回路１８ａ及び１８ｂによって接続される追加容量値は、実施の形態２と同様に設定変更回路１１からの制御信号によって共通に調整することが可能である。図１９に示された信号処理装置２００ｚは、容量値調整回路１８ａ，１８ｂが付加された半導体装置１０ｚを搭載して構成される。
　半導体装置１０ｚは、半導体装置１０ｙと同様に、電源端子２０１に入力された外部電源電圧ＶＤＤによっても動作することができる。一方で、上述の様に、外部電源オン時は、外部電源オフ時と比較すると、発電パルスに必要とされる電力（又は、電荷量）は小さくなる。このため、半導体装置１０ｚでは、外部電源オン時には、発電パルスの電圧が最大動作電圧を超える可能性がある。
　従って、半導体装置１０ｚでは、外部電源オン時には、発電パルスの電圧を低下させるために、容量値調整回路１８（１８ａ，１８ｂ）によって追加接続されるサブキャパシタの容量値（追加容量値）を、外部電源オフ時よりも大きくする制御を導入することが好ましい。
　例えば、図１７及び図１８と同様の回路構成によって、外部電源オフ時には、設定変更回路１１からの制御信号によって容量値調整回路１８（１８ａ，１８ｂ）の制御信号を生成する一方で、外部電源オン時には、デジタル回路１６からの制御信号によって容量値調整回路１８の制御信号を生成することが可能である。これにより、外部電源オン時及び外部電源オフ時の間で、容量値調整回路１８（１８ａ，１８ｂ）による追加容量値を個別に可変設定することができる。更に、デジタル回路１６からの制御信号によって設定される追加容量値が、設定変更回路１１からの制御信号によって設定される追加容量値よりも大きくなる様に、設定変更回路１１への設定入力１１ｃ及びデジタル回路１６への設定入力１１ｄを設定することができる。これにより、外部電源オン時における発電パルスの電圧を低下することができる。
　尚、図示は省略するが、図１４に示された半導体装置１０ｙにおいても、電源ライン６ａ及び６ｂに対して、図１９と同様の容量値調整回路１８ａ及び１８ｂを接続することも可能である。
　又、本実施の形態では、正電圧の発電パルス又は負電圧の発電パルスを間欠的に出力する環境発電装置１００を想定したが、正電圧のみの発電パルスが間欠的に環境発電装置１００に対しても、本実施の形態に係る半導体装置及多回転エンコーダを適用することが可能である。この場合には、図１等に記載された整流回路２（２ａ，２ｂ）の配置を省略した構成とすることが可能である。又、以上で説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている点についても、確認的に記載する。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示による技術的範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
　２，２ａ，２ｂ　整流回路、３，３ａ，３ｂ　クランプ回路、４，４ａ，４ｂ　キャパシタ、６，６ａ，６ｂ，６ｃ　電源ライン、７　接地ライン、８　電源回路、１０ａ～１０ｃ，１０ｘ～１０ｚ　半導体装置、１１　設定変更回路、１１ｃ，１１ｖ　設定入力、１１ｘ　端子、１２，１２１～１２ｎ　トリミング素子、１３　定電圧回路、１５　ＰＯＲ回路、１６　デジタル回路、１７　不揮発性メモリ、１８，１８ａ，１８ｂ　容量値調整回路、１９　論理ゲート、２０，２０ａ，２０ｂ　電圧比較回路、２１，２２　抵抗素子、２２Ｘ，２２Ｙ　分圧回路、２３　電源切替回路、２４　コンパレータ、２５　デジタルアナログ変換器、２６　セレクタ、２７　プルダウン抵抗、２８　外部電源検出回路、１００　環境発電装置、１００ａ，１００ｂ　発電素子、１０５　回転軸、１１０　回転検出機構、１１１　磁石、２００ａ～２００ｃ，２００ｘ～２００ｚ　信号処理装置、２０１　電源端子、Ｃｃｈｇ，Ｃｃｈｇ１～Ｃｃｈｇ３　容量値、Ｃｓ，Ｃｓ１～Ｃｓｋ　サブキャパシタ、ＧＮＤ　接地電圧、ＰＬＳ１～ＰＬＳ４　発電パルス、Ｓ１～Ｓｋ，Ｓｓｇ　制御信号、ＳＷ１～ＳＷｋ　スイッチ、ＶＣＭＰ　電圧検出信号、ＶＣＯＲＥ　電源電圧、ＶＤＤ　外部電源電圧、ＶＤＩＶ　分圧電圧、ＶＰＷＲ，ＶＰＷＲａ，ＶＰＷＲｂ　発電電圧、ＶＲＥＦ　基準電圧、Ｖｄｅｔ　起動判定電圧、Ｖｍａｘ　上限電圧、Ｖｏｐｍａｘ　最大動作電圧、Ｖｏｐｍｉｎ　最低動作電圧。

Claims (16)

  1. 　環境発電装置による発電電荷が出力される電源ラインと接続された半導体装置であって、
    　前記電源ラインに接続されたキャパシタの充電電圧に相当する発電電圧が起動判定電圧以上であるときに電圧検出信号を出力するための電圧比較回路と、
    　前記電圧比較回路からの前記電圧検出信号に応答して起動される内部回路と、
    　第１の設定入力に従って前記起動判定電圧を切替える設定変更回路とを備える、半導体装置。
  2. 　前記キャパシタが第１の容量値を有する場合の前記起動判定電圧は、前記キャパシタが前記第１の容量値より大きい第２の容量値を有する場合の前記起動判定電圧よりも高い電圧に設定される、請求項１記載の半導体装置。
  3. 　前記起動判定電圧は、前記内部回路が起動後に予め実装された処理を実行するための予め決められた消費電荷量を前記キャパシタの容量値で除算した値と、前記半導体装置の予め定められた最低動作電圧との和に従って設定される、請求項１又は２に記載の半導体装置。
  4. 　前記電圧比較回路は、
    　前記発電電圧を分圧する分圧回路と、
    　前記分圧回路から出力された分圧電圧と、予め定められた基準電圧とを比較して前記電圧検出信号を出力するコンパレータとを含み、
    　前記設定変更回路は、前記第１の設定入力に従った第１の制御信号を発生し、
    　前記分圧回路は、前記第１の制御信号に応じて分圧比が可変となるように構成される、請求項１～３のいずれか１項に記載の半導体装置。
  5. 　前記設定変更回路は、前記第１の設定入力に従った第１の制御信号を発生し、
    　前記電圧比較回路は、
    　前記発電電圧から出力された分圧回路と、
    　前記第１の制御信号に従った基準電圧を出力する電圧発生器と、
    　前記分圧回路によって分圧された分圧電圧と、前記電圧発生器から出力された前記基準電圧とを比較して前記電圧検出信号を出力するコンパレータとを含む、請求項１～３のいずれか１項に記載の半導体装置。
  6. 　前記設定変更回路は、
    　前記半導体装置の外部から、前記第１の設定入力としてアナログ電圧を入力するための第１の端子を含み、
    　前記電圧比較回路は、
    　前記発電電圧を分圧する分圧回路と、
    　前記分圧回路から出力された分圧電圧と、前記第１の端子への入力電圧とを比較して前記電圧検出信号を出力するコンパレータとを含む、請求項１～３のいずれか１項に記載の半導体装置。
  7. 　前記設定変更回路は、前記第１の設定入力によってトリミング可能な複数の第１のトリミング素子を有し、
    　前記設定変更回路は、接地電圧及び前記発電電圧のそれぞれを論理ローレベル及び論理ハイレベルとする第１のデジタル信号として前記第１の制御信号を生成し、
    　前記第１のデジタル信号の各ビットは、各前記第１のトリミング素子のトリミング有無に応じて、前記論理ローレベル及び前記論理ハイレベルの一方に設定される、請求項４又は５に記載の半導体装置。
  8. 　前記設定変更回路は、第２の設定入力を更に受けて、前記第２の設定入力に従う第２の制御信号を生成し、
    　前記半導体装置は、
    　前記電源ラインに対して、前記第２の制御信号に応じた可変の追加容量値を有する補助キャパシタを接続するための容量値調整回路を更に備える、請求項１～６のいずれか１項に記載の半導体装置。
  9. 　前記設定変更回路は、前記第２の設定入力によってトリミング可能な複数の第２のトリミング素子を更に有し、
    　前記設定変更回路は、接地電圧及び前記発電電圧のそれぞれを論理ローレベル及び論理ハイレベルとする第２のデジタル信号として前記第２の制御信号を生成し、
    　前記第２のデジタル信号の各ビットは、各前記第２のトリミング素子のトリミング有無に応じて、前記論理ローレベル及び前記論理ハイレベルの一方に設定される、請求項８記載の半導体装置。
  10. 　前記半導体装置の外部から外部電源電圧の入力を受けるための電源ノードと、
    　前記電源ノードの電圧に基づいて前記外部電源電圧の入力を検出する外部電源検出回路と、
    　前記外部電源検出回路の検出結果に基づいて、前記電源ラインの前記発電電圧から前記内部回路の電源電圧を生成する第１の状態と、前記電源ノードの前記外部電源電圧から前記電源電圧を生成する第２の状態とを切替える電源切替回路とを更に備え、
    　前記電圧比較回路は、前記外部電源検出回路の検出結果に基づいて、前記第１の状態では前記第２の制御信号に従って前記追加容量値を第１の値に制御する一方で、前記第２の状態では前記追加容量値を前記第１の値よりも大きい第２の値に制御する、請求項８又は９に記載の半導体装置。
  11. 　前記半導体装置の外部から外部電源電圧の入力を受けるための電源ノードと、
    　前記電源ノードの電圧に基づき前記外部電源電圧の入力を検出する外部電源検出回路と、
    　前記外部電源検出回路の検出結果に基づいて、前記電源ノードの前記外部電源電圧から前記内部回路の電源電圧を生成する第１の状態と、前記電源ラインの前記発電電圧から前記電源電圧を生成する第２の状態とを切替える電源切替回路とを更に備え、
    　前記電圧比較回路は、前記外部電源検出回路の検出結果に基づいて、前記第１の状態では前記第２の状態と比較して前記起動判定電圧を低く設定するように、前記第１及び第２の状態の間で前記起動判定電圧を切替える、請求項１～９のいずれか１項に記載の半導体装置。
  12. 　前記内部回路は、
    　前記電圧検出信号に応答して起動されて、前記電源ラインの前記発電電圧を入力として電源電圧を生成する定電圧回路と、
    　前記定電圧回路からの前記電源電圧を受けて動作するデジタル回路と、
    　前記デジタル回路の動作時に前記デジタル回路との間でデータを入出力するための不揮発性メモリとを含む、請求項１～９のいずれか１項に記載の半導体装置。
  13. 　前記内部回路は、
    　前記電圧検出信号に応答して起動されて、前記電源ラインの前記発電電圧を入力として電源電圧を生成する定電圧回路と、
    　前記定電圧回路からの前記電源電圧を受けて動作するデジタル回路とを含み、
    　前記デジタル回路は、動作時において、前記半導体装置の外部に配置された不揮発性メモリとの間でデータの読出及び書込を実行する、請求項１～９のいずれか１項に記載の半導体装置。
  14. 　前記半導体装置の外部から外部電源電圧を入力するための電源ノードと、
    　前記電源ノードの電圧に基づき前記外部電源電圧の入力を検出する外部電源検出回路と、
    　前記外部電源検出回路の検出結果に基づいて、前記外部電源電圧の入力時に前記電源ノードを前記定電圧回路と接続する一方で、前記外部電源電圧の非入力時には、前記電源ラインを前記定電圧回路と接続する電源切替回路とを更に備え、
    　前記電圧比較回路は、前記外部電源検出回路の検出結果に基づいて、前記外部電源電圧の入力時には、前記外部電源電圧の非入力時と比較して、前記起動判定電圧を低く設定するように構成される、請求項１２又は１３に記載の半導体装置。
  15. 　前記デジタル回路は、前記起動判定電圧以上の電圧を有する前記発電電圧が検出されると、当該発電電圧を入力パルスとして検出し、当該入力パルスを検出すると、前記不揮発性メモリからカウント値データを読出し、当該検出に応じて前記カウント値データを更新し、当該更新した前記カウント値データを前記不揮発性メモリに書込む一連の処理を実行する、請求項１２～１４のいずれか１項に記載の半導体装置。
  16. 　回転軸の回転数を検出するための多回転エンコーダであって、
    　請求項１～１５のいずれか１項に記載の半導体装置を備え、
    　前記環境発電装置は、前記回転軸と連動して回動する磁石に取り付けられた、大バルクハウゼン効果を有する磁性ワイヤを用いた発電素子によって構成され、
    　前記内部回路は、前記起動判定電圧以上の前記発電電圧を有する電圧パルスが前記発電素子から出力される毎に起動されて、前記回転軸の多回転値をカウントする、多回転エンコーダ。
PCT/JP2020/041207 2020-11-04 2020-11-04 半導体装置及び多回転エンコーダ WO2022097199A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2020/041207 WO2022097199A1 (ja) 2020-11-04 2020-11-04 半導体装置及び多回転エンコーダ
CN202080106750.0A CN116368705A (zh) 2020-11-04 2020-11-04 半导体装置和多转编码器
JP2022560539A JPWO2022097199A1 (ja) 2020-11-04 2020-11-04
US18/247,784 US20230417577A1 (en) 2020-11-04 2020-11-04 Semiconductor Device and Multi-Turn Encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/041207 WO2022097199A1 (ja) 2020-11-04 2020-11-04 半導体装置及び多回転エンコーダ

Publications (1)

Publication Number Publication Date
WO2022097199A1 true WO2022097199A1 (ja) 2022-05-12

Family

ID=81457614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/041207 WO2022097199A1 (ja) 2020-11-04 2020-11-04 半導体装置及び多回転エンコーダ

Country Status (4)

Country Link
US (1) US20230417577A1 (ja)
JP (1) JPWO2022097199A1 (ja)
CN (1) CN116368705A (ja)
WO (1) WO2022097199A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004135497A (ja) * 1998-12-04 2004-04-30 Seiko Epson Corp 電子機器、電子制御式時計および電源制御方法
JP2005253166A (ja) * 2004-03-03 2005-09-15 Renesas Technology Corp 電源装置
JP2015015848A (ja) * 2013-07-05 2015-01-22 株式会社日立製作所 自立電源システム
JP2018074613A (ja) * 2016-10-24 2018-05-10 富士ゼロックス株式会社 電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004135497A (ja) * 1998-12-04 2004-04-30 Seiko Epson Corp 電子機器、電子制御式時計および電源制御方法
JP2005253166A (ja) * 2004-03-03 2005-09-15 Renesas Technology Corp 電源装置
JP2015015848A (ja) * 2013-07-05 2015-01-22 株式会社日立製作所 自立電源システム
JP2018074613A (ja) * 2016-10-24 2018-05-10 富士ゼロックス株式会社 電子装置

Also Published As

Publication number Publication date
CN116368705A (zh) 2023-06-30
US20230417577A1 (en) 2023-12-28
JPWO2022097199A1 (ja) 2022-05-12

Similar Documents

Publication Publication Date Title
JP4226872B2 (ja) 電荷ポンプ回路及び電圧信号発生方法
US8303178B2 (en) Temperature detecting device and method
US10305457B2 (en) Voltage trimming circuit and integrated circuit including the voltage trimming circuit
CN108011505B (zh) 动态控制过电压保护的电压转换器
US20210074336A1 (en) Memory system and power supply circuit
CN104426507A (zh) 半导体装置以及电流量控制方法
WO2022097199A1 (ja) 半導体装置及び多回転エンコーダ
JP5281369B2 (ja) 物理量センサ
US8804440B1 (en) Memory for a voltage regulator circuit
US20230396167A1 (en) Control circuitry for controlling a power supply
JPH0720953A (ja) 制御装置
KR20150019000A (ko) 기준 전류 생성 회로 및 이의 구동 방법
JPH0313814B2 (ja)
JP2007129044A (ja) 半導体装置の過電圧印加監視回路
US20060203594A1 (en) Large voltage generation in semiconductor memory device
JPWO2022097199A5 (ja)
US6278651B1 (en) High voltage pump system for programming fuses
JPWO2018235403A1 (ja) 電子制御装置
CN1194468C (zh) 集成电路制造工艺中元件误差的修正系统
CN111580588B (zh) 用于基于自动调零操作补偿电压的电子电路
JP2004127464A (ja) 不揮発性メモリの内部電源回路
JP4400145B2 (ja) 電源装置
TW200945344A (en) A semiconductor memory device voltage generating circuit for avoiding leakage currents of parasitic diodes
SU838678A1 (ru) Стабилизатор посто нного напр жени
KR20230105288A (ko) 전압 생성기 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20960753

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022560539

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18247784

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20960753

Country of ref document: EP

Kind code of ref document: A1