WO2022091607A1 - 受光装置及び測距装置 - Google Patents

受光装置及び測距装置 Download PDF

Info

Publication number
WO2022091607A1
WO2022091607A1 PCT/JP2021/033577 JP2021033577W WO2022091607A1 WO 2022091607 A1 WO2022091607 A1 WO 2022091607A1 JP 2021033577 W JP2021033577 W JP 2021033577W WO 2022091607 A1 WO2022091607 A1 WO 2022091607A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
light receiving
chip
pixel
receiving device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/033577
Other languages
English (en)
French (fr)
Inventor
純 小木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2022558902A priority Critical patent/JPWO2022091607A1/ja
Priority to DE112021005742.1T priority patent/DE112021005742T5/de
Priority to US18/044,827 priority patent/US20230384431A1/en
Priority to CN202180071971.3A priority patent/CN116547820A/zh
Publication of WO2022091607A1 publication Critical patent/WO2022091607A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/812—Arrangements for transferring the charges in the image sensor perpendicular to the imaging plane, e.g. buried regions used to transfer generated charges to circuitry under the photosensitive region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H10F77/959—Circuit arrangements for devices having potential barriers for devices working in avalanche mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/93—Lidar systems specially adapted for specific applications for anti-collision purposes
    • G01S17/931—Lidar systems specially adapted for specific applications for anti-collision purposes of land vehicles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Definitions

  • This disclosure relates to a light receiving device and a distance measuring device.
  • a light receiving device that uses an element that generates a signal in response to the light reception of a photon as a light receiving element (photodetector).
  • a light receiving element that generates a signal in response to light reception of a photon
  • SPAD Single Photon Avalanche Diode
  • a readout circuit such as a quench circuit, a pulse shaping circuit, and a counter circuit is required for each pixel, so that there is a concern that the aperture ratio of the pixel may decrease.
  • a technique that realizes an increase in the aperture ratio of pixels by Cu-Cu bonding a readout circuit such as a quench circuit, pulse shaping circuit, or counter circuit to a SPAD element for each pixel (for example).
  • a light receiving device capable of reducing power consumption by reducing the capacity of a junction between semiconductor chips, and the light receiving device are used. It is desirable to provide a distance measuring device having.
  • the light receiving device has a laminated chip structure in which a pixel chip and a circuit chip are laminated, and the pixel chip is provided with a light receiving element that generates a signal in response to light reception of photons.
  • a circuit unit constituting a read-out circuit for reading a signal generated by a light receiving element is perpendicular to the substrate surface of the circuit chip with respect to the electrical connection portion between the pixel chip and the circuit chip. They are arranged along the direction.
  • the distance measuring device receives light from a light source unit that irradiates the distance measuring object with light, and light reflected from the distance measuring object based on the irradiation light from the light source unit.
  • a light receiving device is provided, and the light receiving device has a laminated chip structure in which a pixel chip and a circuit chip are laminated, and the pixel chip is provided with a light receiving element that generates a signal in response to light reception of a photon.
  • a circuit unit constituting a readout circuit for reading a signal generated by a light receiving element is provided in a direction perpendicular to the substrate surface of the circuit chip with respect to an electrical connection portion between the pixel chip and the circuit chip. It is arranged along.
  • FIG. 1 is a schematic configuration diagram showing an example of a distance measuring device to which the technique according to the present disclosure is applied.
  • 2A and 2B are block diagrams showing an example of a specific configuration of the distance measuring device according to this application example.
  • FIG. 3 is a circuit diagram showing an example of the configuration of a basic pixel circuit using a SPAD element as a light receiving element.
  • FIG. 4A is a characteristic diagram showing the current-voltage characteristics of the PN junction of the SPAD element
  • FIG. 4B is a waveform diagram used to explain the circuit operation of the pixel circuit.
  • FIG. 5 is an end view of a cut portion showing an example of the pixel structure according to the reference example.
  • FIG. 6 is an end view of a cut portion showing an example of the pixel structure according to the first embodiment.
  • FIG. 7 is an equivalent circuit diagram of a pixel having a pixel structure according to the first embodiment.
  • FIG. 8 is an equivalent circuit diagram of a pixel having a pixel structure according to the second embodiment.
  • FIG. 9 is an end view of a cut portion showing an example of the pixel structure according to the third embodiment.
  • FIG. 10 is an equivalent circuit diagram of a pixel having a pixel structure according to the third embodiment.
  • FIG. 11 is an end view of a cut portion showing an example of the pixel structure according to the fourth embodiment.
  • FIG. 12 is an end view of a cut portion showing an example of the pixel structure according to the fifth embodiment.
  • FIG. 13 is an end view of a cut portion showing an example of the pixel structure according to the sixth embodiment.
  • FIG. 14 is an equivalent circuit diagram of a pixel having a pixel structure according to the sixth embodiment.
  • FIG. 15 is an exploded perspective view showing an example of the laminated chip structure according to the seventh embodiment.
  • FIG. 16 is a circuit diagram showing an example of pixel sharing according to the seventh embodiment.
  • FIG. 17 is a block diagram showing an example of a schematic configuration of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • FIG. 18 is a diagram showing an example of the installation position of the image pickup unit and the vehicle exterior information detection unit.
  • Example 1 (Example in which a pulse shaping circuit and a logic circuit are laminated on a circuit chip) 3-2.
  • Example 2 (Modification example of Example 1: An example in which a pulse shaping circuit is provided together with a SPAD element and a quench circuit on the pixel chip side) 3-3.
  • Example 3 (Variation example of Example 2: An example in which a resistance element is provided between a laminated SPAD element and a quench circuit and a pulse shaping circuit in a pixel chip). 3-4.
  • Example 4 (Variation example of Example 3: An example in which a contact portion is provided in addition to a resistance element) 3-5.
  • Example 5 (Variation example of Example 1: An example in which a contact portion with a pixel is directly electrically connected to the back surface side of forming a transistor) 3-6.
  • Example 6 (Example of a three-layer laminated structure in which a circuit chip is composed of two semiconductor chips) 3-7.
  • Example 7 Example in which one logic circuit on a circuit chip is shared by a plurality of pixels on a pixel chip in a laminated chip structure) 4.
  • Modification example 5 Application example of the technique according to the present disclosure (example of moving body) 6. Configuration that can be taken by this disclosure
  • the light receiving element may be configured to consist of an avalanche photodiode operating in Geiger mode, preferably a single photon avalanche diode (SPAD).
  • avalanche photodiode operating in Geiger mode
  • SPAD single photon avalanche diode
  • the readout circuit when the readout circuit is composed of a plurality of transistor circuit sections, the plurality of transistor circuit sections are provided so as to be laminated on each other in the circuit chip.
  • the plurality of transistor circuit units are a pulse shaping circuit that shapes the pulse signal output from the light receiving element and a logic circuit that processes the pulse signal shaped by the pulse shaping circuit, the pulse shaping circuit and the logic circuit are described.
  • the circuit chip may be configured to be laminated on each other.
  • the quench circuit when the pixel chip is provided with a quench circuit for suppressing the avalanche multiplication of the light receiving element, the quench circuit may be configured to be laminated on the light receiving element in the pixel chip. ..
  • the plurality of transistor circuit units are a pulse shaping circuit for shaping a pulse signal output from the light receiving element and a pulse shaping circuit.
  • the pixel chip is provided with a quench circuit that suppresses the avalanche multiplication of the light receiving element and a pulse shaping circuit that are laminated on the light receiving element.
  • the chip may be configured to be provided with a logic circuit.
  • the electrical connection portion between the pixel chip and the circuit chip is configured to include a joint portion of direct bonding using a Cu electrode. be able to.
  • the circuit chip is composed of two stacked semiconductor chips, a pulse shaping circuit is formed on one of the two semiconductor chips and a logic circuit is formed on the other of the two semiconductor chips. can.
  • the pixel chip is provided with an analog circuit unit including a quench circuit together with the light receiving element, and the circuit chip is provided with a logic circuit.
  • the digital circuit unit including the above is formed, one digital circuit unit on the circuit chip can be shared with the analog circuit units for a plurality of pixels on the pixel chip.
  • the side on which the wiring layer of the pixel chip is formed is the substrate front surface side of the pixel including the light receiving element, the substrate back surface side. It is possible to have a configuration having a back-illuminated pixel structure that captures the light emitted from.
  • FIG. 1 is a schematic configuration diagram showing an example of a distance measuring device (that is, a range measuring device of the present disclosure) to which the technique according to the present disclosure is applied.
  • the distance measuring device 1 according to this application example has a peak wavelength in the infrared wavelength region as a measuring method for measuring the distance to the subject 10 which is the object to be measured.
  • the ToF (Time of Flight) method is adopted, in which the flight time until the laser beam) is reflected by the subject 10 and returns is measured.
  • the distance measuring device 1 according to this application example includes a light source unit 20 and a light receiving device 30.
  • the light receiving device 30 the light receiving device according to the embodiment of the present disclosure described later can be used.
  • the light source unit 20 has, for example, a laser drive unit 21, a laser light source 22, and a diffusion lens 23, and irradiates the subject 10 with laser light.
  • the laser drive unit 21 drives the laser light source 22 under the control of the control unit 40.
  • the laser light source 22 is composed of, for example, a semiconductor laser, and emits laser light by being driven by the laser driving unit 21.
  • the diffusing lens 23 diffuses the laser light emitted from the laser light source 22 and irradiates the subject 10.
  • the light receiving device 30 includes a light receiving lens 31, a light sensor 32 which is a light receiving unit, and a signal processing unit 33, and receives reflected laser light which is reflected by the subject 10 and returned from the irradiation laser light from the light source unit 20. do.
  • the light receiving lens 31 collects the reflected laser light from the subject 10 on the light receiving surface of the light sensor 32.
  • the optical sensor 32 receives the reflected laser light from the subject 10 that has passed through the light receiving lens 31 in pixel units and performs photoelectric conversion.
  • a two-dimensional array sensor in which pixels including a light receiving element are two-dimensionally arranged in a matrix (array) can be used.
  • the output signal of the optical sensor 32 is supplied to the control unit 40 via the signal processing unit 33.
  • the control unit 40 is composed of, for example, a CPU (Central Processing Unit) or the like, controls the light source unit 20 and the light receiving device 30, and the laser light emitted from the light source unit 20 toward the subject 10 is the said. The time until the subject 10 is reflected and returned is measured. Based on this measured time, the distance to the subject 10 can be obtained.
  • a CPU Central Processing Unit
  • the timer is started at the timing when the light source unit 20 irradiates the pulsed light, and the timer is stopped at the timing when the light receiving device 30 receives the pulsed light to measure the time.
  • pulsed light is irradiated from the light source unit 20 at a predetermined cycle, the cycle when the light receiving device 30 receives the pulsed light is detected, and the phase difference between the light emitting cycle and the light receiving cycle. You may measure the time from.
  • the time measurement is executed a plurality of times, and the time is measured by detecting the position of the peak of the ToF histogram obtained by accumulating the times measured a plurality of times.
  • the light receiving element of the pixel is an element that generates a signal in response to the light receiving of a photon, for example, SPAD (Single Photon Avalanche Diode).
  • SPAD Single Photon Avalanche Diode
  • a sensor consisting of elements is used. That is, the light receiving device 30 in the distance measuring device 1 according to this application example has a configuration in which a SPAD element is used as the light receiving element of the pixel.
  • a SPAD element is a type of avalanche photodiode whose light receiving sensitivity is increased by utilizing a phenomenon called avalanche multiplication, and operates in a Geiger mode in which the element is operated with a reverse voltage exceeding the breakdown voltage (decay voltage). ..
  • the SPAD element is exemplified here as the light receiving element (photodetection element) of the pixel
  • the present invention is not limited to the SPAD element. That is, as the light receiving element of the pixel, various elements operating in the Geiger mode such as APD (avalanche photodiode) and SiPM (silicon photomultiplier) can be used in addition to the SPAD element.
  • APD active photodiode
  • SiPM silicon photomultiplier
  • FIG. 3 shows an example of the configuration of a basic pixel circuit in the light receiving device 30 using the SPAD element as the light receiving element.
  • an example of a basic pixel circuit for one pixel is shown.
  • the pixel 50 of the light receiving device 30 is connected to the SPAD element 51, which is a light receiving element, and the cathode electrode of the SPAD element 51, and has a read circuit 52 for reading a signal generated by the SPAD element 51. That is, the signal generated by the SPAD element 51 in response to the light reception of photons is read out by the reading circuit 52 as the cathode potential VCA.
  • An anode voltage Vano is applied to the anode electrode of the SPAD element 51.
  • the anode voltage Vano a large negative voltage at which an avalanche multiplication occurs, that is, a voltage equal to or higher than the breakdown voltage (for example, about ⁇ 20 V) is applied (see FIG. 4B).
  • the read circuit 52 is composed of, for example, a plurality of transistor circuit units such as a quench circuit 53, a pulse shaping circuit 54, and a logic circuit 55.
  • the quench circuit 53 is a circuit that suppresses avalanche multiplication of the MOSFET element 51, and is composed of, for example, a transistor circuit unit including a quench transistor 531 made of a P-type MOS transistor.
  • a quench control voltage VQ is applied to the gate electrode of the quench transistor 531.
  • the quench transistor 531 is controlled to a constant current value by the quench control voltage VQ applied to the gate electrode, and controls the current flowing through the SPAD element 51 to suppress the avalanche multiplication of the SPAD element 51.
  • the pulse shaping circuit 54 is composed of, for example, a transistor circuit unit including a CMOS inverter circuit including a P-type MOS transistor 541 and an N-type MOS transistor 542, and detects the reaction edge of the MOSFET element 51.
  • the pulse signal shaped by the pulse shaping circuit 54 is supplied to the logic circuit 55 in the next stage.
  • the logic circuit 55 is composed of, for example, a counter circuit configured by using a transistor, a TDC (Time-to-Digital Converter: time measurement) circuit, or the like.
  • the TDC circuit measures the time until the light emitted toward the measurement target is reflected by the measurement target and returned based on the SPAD output, that is, the output pulse of the pulse shaping circuit 54.
  • the logic circuit 55 may be composed of a TDC circuit or a counter circuit.
  • a voltage equal to or higher than the breakdown voltage VBD (for example, about ⁇ 20 V) is applied to the SPAD element 51.
  • An excess voltage above the breakdown voltage VBD is called the excess bias voltage VEX.
  • the characteristics of the SPAD element 51 change depending on how large the excess bias voltage VEX is applied with respect to the voltage value of the breakdown voltage VBD.
  • FIG. 4A shows the I (current) -V (voltage) characteristics of the PN junction of the SPAD element 51 operating in the Geiger mode.
  • FIG. 4A illustrates the relationship between the breakdown voltage VBD, the excess bias voltage VEX, and the operating points of the SPAD element 51.
  • circuit operation example of a pixel circuit using a SPAD element as a light receiving element [Circuit operation example of a pixel circuit using a SPAD element as a light receiving element] Subsequently, an example of the circuit operation of the pixel circuit having the above configuration will be described with reference to the waveform diagram of FIG. 4B.
  • the cathode potential VCA drops and the voltage between the terminals of the SPAD element 51 becomes the breakdown voltage VBD of the PN diode, the avalanche current stops. Then, the electrons generated and accumulated by the avalanche multiplication are discharged through the load 54 (for example, the P-type MOS transistor QL), and the cathode potential VCA rises. Then, the cathode potential VCA recovers to the power supply voltage VDD and returns to the initial state again.
  • the load 54 for example, the P-type MOS transistor QL
  • the cathode potential VCA is waveform-shaped by the CMOS inverter 55, and the pulse signal having the pulse width T starting from the arrival time of one photon becomes the SPAD output (pixel output).
  • FIG. 5 shows an end view of a cut portion of an example of a pixel structure according to a reference example.
  • the pixel 50 of the light receiving device 30 is described as a semiconductor chip (hereinafter referred to as “pixel chip”) 56 on which the SPAD element 51 is formed and a semiconductor chip (hereinafter referred to as “circuit chip”” on which the readout circuit 52 is formed. ) 57 is laminated to have a laminated chip structure.
  • the pixel chip 56 and the circuit chip 57 are electrically connected via an electrical connection portion, for example, a Cu-Cu junction portion 58 that is directly bonded using Cu electrodes 58_1 and 58_2.
  • a pixel structure in which the quench circuit 53 is provided on the pixel chip 56 is illustrated.
  • the SPAD element 51 and the quench circuit 53 are laminated and electrically connected via the contact portion 62.
  • the quench circuit 53 is electrically connected to the Cu electrode 58_1 of the Cu-Cu junction 58 via the contact portion 63.
  • a color filter 64 is formed on the SPAD element 51, and a microlens 65 is formed on the color filter 64.
  • the pixel structure according to the reference example is a back-illuminated pixel structure that captures the light emitted from the back surface side of the substrate. This point is the same in each embodiment described later.
  • the pulse shaping circuit 54 and the logic circuit 55 are arranged side by side (so-called flat placement) in the direction parallel to the substrate surface on the circuit chip 57, and the input end of the logic circuit 55 and the output of the pulse shaping circuit 54 are arranged side by side. The ends are electrically connected.
  • the input end of the pulse shaping circuit 54 is electrically connected to the Cu electrode 58_2 of the Cu-Cu junction 58 via the wiring layer 66 and the contact portion 67.
  • the pulse shaping circuit 54 and the logic circuit 55 are arranged side by side in the direction parallel to the substrate surface in the circuit chip 57.
  • the circuit chip 57 is electrically arranged with the pixel chip 56. Since the wiring structure of the wiring layer 66 to be connected has to be complicated, the capacity of the connection portion (region W surrounded by the broken line of the thick line in the figure) including the Cu-Cu joint portion 58 becomes large, and as a result, the capacity is increased. The power consumption of the light receiving device 30 will increase.
  • the light receiving device 30 has a pixel structure having a laminated chip structure in which a pixel chip 56 and a circuit chip 57 are laminated, and the circuit chip 57 has a transistor circuit unit constituting a readout circuit 52. Is arranged along the direction perpendicular to the substrate surface of the circuit chip 57 with respect to the electrical connection portion between the pixel chip 56 and the circuit chip 57.
  • the plurality of transistor circuit sections are laminated with each other by arranging the plurality of transistor circuit sections along the direction perpendicular to the substrate surface of the circuit chip 57. It becomes the structure that was made.
  • the transistor circuit section arranged along the direction perpendicular to the substrate surface of the circuit chip 57 is not limited to a plurality of transistor circuit sections, and the transistor circuit section may be single.
  • the "vertical direction” means not only a case of a strictly vertical direction but also a case of a substantially vertical direction, and the existence of various variations caused in design or manufacturing is acceptable. Will be done.
  • the transistor circuit portion constituting the readout circuit 52 is provided along the direction perpendicular to the substrate surface of the circuit chip 57 with respect to the electrical connection portion between the pixel chip 56 and the circuit chip 57.
  • the wiring structure of the wiring layer 66 shown in FIG. 5 can be simplified as compared with the case where a plurality of transistor circuit units are arranged side by side (flat) in a direction parallel to the substrate surface. Can be done.
  • the capacity of the connection portion between the pixel chip 56 and the circuit chip 57 can be reduced, and the signal amplitude after the connection portion can be reduced, so that the power consumption of the light receiving device 30 can be reduced.
  • a quench circuit 53, a pulse shaping circuit 54, and a logic circuit 55 can be exemplified.
  • the first embodiment is an example in which the pulse shaping circuit 54 and the logic circuit 55 are laminated on the circuit chip 57.
  • FIG. 6 shows an end view of a cut portion of an example of the pixel structure according to the first embodiment
  • FIG. 7 shows an equivalent circuit diagram of a pixel having the pixel structure according to the first embodiment.
  • the pixel structure according to the first embodiment is a two-layer laminated chip structure in which a pixel chip 56 and a circuit chip 57 are laminated, and the pixel chip 56 includes a SPAD element 51 and a quench circuit 53, and the pixel chip 56. It is arranged along the direction perpendicular to the substrate surface (upper and lower direction in the figure). That is, the SPAD element 51 and the quench circuit 53 have a structure in which they are laminated via the wiring layer 61 in a direction perpendicular to the substrate surface of the pixel chip 56.
  • the SPAD element 51 and the quench circuit 53 are electrically connected to each other via the contact portion 62.
  • the quench circuit 53 is electrically connected to the Cu electrode 58_1 of the Cu-Cu junction 58 via the contact portion 63.
  • a color filter 64 is formed on the SPAD element 51, and a microlens 65 is formed on the color filter 64.
  • the pulse shaping circuit 54 composed of the CMOS inverter circuit and the logic circuit 55 composed of the counter circuit or the TDC circuit are in a direction perpendicular to the substrate surface of the circuit chip 57 (FIG. It is arranged along the vertical direction of. That is, the pulse shaping circuit 54 and the logic circuit 55 have a structure in which they are stacked in a direction perpendicular to the substrate surface of the circuit chip 57.
  • the pulse shaping circuit 54 and the logic circuit 55 are electrically connected to each other via the wiring layer 68 and the contact portion 69.
  • the pulse shaping circuit 54 is electrically connected to the Cu electrode 58_2 of the Cu-Cu junction 58 via the wiring layer 66 and the contact portion 67.
  • the pixel chip 56 and the circuit chip 57 are electrically connected via the Cu-Cu joint portion 58, which is an electrical connection portion. Specifically, it has a structure (so-called Face to Back) in which the front surface side of the pixel chip 56 (the front surface side of the SPAD element 51) and the back surface side of the circuit chip 57 formed by the transistor are opposed to each other and bonded to each other. ..
  • the pixel structure according to the first embodiment is a two-layer laminated chip structure in which a pixel chip 56 and a circuit chip 57 are laminated, and in the pixel chip 56, a SPAD element 51 and a quench circuit 53 are provided.
  • the circuit chip 57 has a three-dimensional laminated structure in which the pulse shaping circuit 54 and the logic circuit 55 are laminated.
  • the footprint of the readout circuit 52 can be reduced.
  • wiring can be performed above and below the stacked transistors, so that wiring efficiency is improved. At the same time, the circuit area can be reduced.
  • the pulse shaping circuit 54 and the logic circuit 55 are arranged along the direction perpendicular to the substrate surface of the circuit chip 57 and have a laminated structure, whereby the circuit chip 57 is formed.
  • the wiring structure of the wiring layer 66 that electrically connects the pixel chip 56 to the pixel chip 56 can be simplified. As a result, the capacity of the connection portion (region X surrounded by the broken line of the thick line in the figure) including the Cu-Cu joint portion 58 can be reduced, and the signal amplitude after the connection portion can be reduced, so that the light receiving device 30 consumes less power. It is possible to increase the power consumption.
  • the quench circuit 53 can be mounted in the pixel chip 56 without changing the aperture ratio of the pixel 50 including the SPAD element 51.
  • the number of circuit elements integrated in the circuit chip 57 can be reduced.
  • a part of the digital counter and the like constituting the logic circuit 55 can be laminated, and the overall footprint can be reduced.
  • the second embodiment is a modification of the first embodiment, and is an example in which the pulse shaping circuit 54 is provided together with the SPAD element 51 and the quench circuit 53 on the pixel chip 56 side.
  • FIG. 8 shows an equivalent circuit diagram of a pixel having a pixel structure according to the second embodiment.
  • the pixel structure according to the first embodiment has a configuration in which the SPAD element 51 and the quench circuit 53 are provided on the pixel chip 56 side.
  • the pulse shaping circuit 54 is provided together with the SPAD element 51 and the quench circuit 53 on the pixel chip 56 side. Therefore, in the pixel structure according to the second embodiment, the transistor circuit unit constituting the readout circuit 52 provided on the circuit chip 57 side is only the logic circuit 55 (single).
  • the single logic circuit 55 is arranged along the direction perpendicular to the substrate surface of the circuit chip 57.
  • the wiring structure (see FIG. 6) of the wiring layer 66 that electrically connects the circuit chip 57 to the pixel chip 56 can be simplified as in the case of the first embodiment, and as a result, Cu-Cu can be simplified. Since the capacity of the connection portion including the joint portion 58 can be reduced and the signal amplitude after the connection portion can be reduced, the power consumption of the light receiving device 30 can be reduced.
  • the pixel chip 56 has a three-dimensional laminated structure in which the SPAD element 51, the quench circuit 53, and the pulse shaping circuit 54 are laminated.
  • the effect of reducing the footprint of the readout circuit 52 can be obtained.
  • the quench circuit 53 and the pulse shaping circuit 54 can be mounted in the pixel chip 56 without changing the aperture ratio of the pixel 50 including the SPAD element 51. As a result, the number of circuit elements integrated in the circuit chip 57 can be reduced.
  • the third embodiment is a modification of the second embodiment, and is an example in which a resistance element is provided between the stacked SPAD element 51 and the quench circuit 53 and the pulse shaping circuit 54 in the pixel chip 56.
  • FIG. 9 shows an end view of a cut portion of an example of the pixel structure according to the third embodiment
  • FIG. 10 shows an equivalent circuit diagram of a pixel having the pixel structure according to the third embodiment.
  • the SPAD element 51, the quench circuit 53, and the pulse shaping circuit 54 on the pixel chip 56 side are laminated.
  • the resistance element 81 is electrically connected to the 54.
  • a polysilicon diffusion resistance element, a high resistance metal element, or the like can be used as the resistance element 81.
  • the resistance element 81 is provided between the SPAD element 51, the quench circuit 53, and the pulse shaping circuit 54, and the pixel portion ( In the figure, since the capacitance of the region Y) surrounded by the broken line of the thick line can be completely separated between the SPAD element 51 side and the quench circuit 53 and the pulse shaping circuit 54 side, the light receiving device 30 is further than in the case of the second embodiment. It is possible to reduce the power consumption of the.
  • the resistance element 81 is also used in the case of a structure in which the surface side of the SPAD element 51 and the formation surface side of the transistor are opposed to each other and laminated (so-called Face to Face). It can also be provided.
  • the transistor is formed after laminating the silicon wafer on the pixel 50. Become. Therefore, the heat for forming the transistor affects the pixel 50 and the resistance element 81 under the pixel 50, and it is necessary to make the resistance element 81 in consideration of the heat.
  • the fourth embodiment is a modification of the third embodiment, in which a contact portion is provided between the laminated SPAD element 51 and the quench circuit 53 and the pulse shaping circuit 54 in addition to the resistance element in the pixel chip 56.
  • FIG. 11 shows an end view of a cut portion of an example of the pixel structure according to the fourth embodiment.
  • the SPAD element 51, the quench circuit 53, and the pulse shaping circuit 54 on the pixel chip 56 side are laminated.
  • a resistance element 81 and a contact portion 82 are provided between the resistor element 81 and the contact portion 82.
  • the SPAD element 51, the quench circuit 53, and the pulse shaping circuit 54 are electrically connected via the resistance element 81 and the contact portion 82.
  • the same operation and effect as in the case of the pixel structure according to the third embodiment can be obtained. That is, since the capacitance of the pixel portion can be completely separated between the SPAD element 51 side and the quench circuit 53 and the pulse shaping circuit 54 side, the power consumption of the light receiving device 30 can be further reduced as compared with the case of the second embodiment. Can be done.
  • the fifth embodiment is a modification of the first embodiment, and is an example in which the contact portion with the pixel is directly electrically connected to the back surface side of the formation of the transistor.
  • FIG. 12 shows an end view of a cut portion of an example of the pixel structure according to the fifth embodiment.
  • the pixel structure according to the fifth embodiment in a structure (Face to Back) in which the front surface side of the pixel chip 56 (the front surface side of the SPAD element 51) and the back surface side of the transistor of the circuit chip 57 are opposed to each other and bonded to each other.
  • the contact portion 83 with the SPAD element 51 is electrically connected to the back surface side of the transistor formation.
  • the transistor-forming layer is not penetrated, so that the power consumption is reduced and the circuit area is reduced. Can be achieved at the same time.
  • the sixth embodiment is an example of a three-layer laminated structure in which the circuit chip 57 is composed of two semiconductor chips (circuit chips).
  • FIG. 13 shows an end view of a cut portion of an example of the pixel structure according to the sixth embodiment
  • FIG. 14 shows an equivalent circuit diagram of the pixel having the pixel structure according to the sixth embodiment.
  • the circuit chip 57 is composed of two semiconductor chips, that is, a first circuit chip 57_1 and a second circuit chip 57_2, and has a three-layer laminated chip structure with the pixel chip 56. ing.
  • the pixel chip 56 is provided with a SPAD element 51
  • the first circuit chip 57_1 is provided with a quench circuit 53 and a pulse shaping circuit 54
  • the second circuit chip 57_2 is provided. Is provided with a logic circuit 55.
  • the quench circuit 53, the pulse shaping circuit 54, and the logic circuit 55 are placed on the substrate surface.
  • the structure is laminated over the first circuit chip 57_1 and the second circuit chip 57_2 in the direction perpendicular to the direction.
  • the pixel chip 56 and the first circuit chip 57_1 are electrically connected in a face-to-face arrangement via a Cu-Cu junction 58 that is a direct junction between the Cu electrode 58_1 and the Cu electrode 58_2.
  • the first circuit chip 57_1 and the second circuit chip 57_2 are electrically connected via a Cu-Cu junction 71 which is a direct junction between the Cu electrode 71_1 and the Cu electrode 71_2.
  • the pixel structure according to the sixth embodiment is the circuit chip 57 in a three-layer laminated chip structure in which the pixel chip 56, the first circuit chip 57_1, and the second circuit chip 57_2 are laminated.
  • the quench circuit 53, the pulse shaping circuit 54, and the logic circuit 55 have a structure in which the first circuit chip 57_1 and the second circuit chip 57_2 are laminated. This makes it possible to simplify the wiring structure of the wiring layer 66 that electrically connects the first circuit chip 57_1 to the pixel chip 56.
  • connection portion region Z surrounded by the broken line of the thick line in the figure
  • the signal amplitude after the connection portion can be reduced, so that the light receiving device 30 consumes less power. It is possible to increase the power consumption.
  • Example 7 is an example in which one logic circuit 55 on the circuit chip 57 is shared by a plurality of pixels 50 on the pixel chip 56 in the laminated chip structure.
  • An exploded perspective view of an example of the laminated chip structure according to the seventh embodiment is shown in FIG. 15, and a circuit diagram of an example of pixel sharing according to the seventh embodiment is shown in FIG.
  • the pixel chip 56 is formed with an analog circuit unit including a quench circuit 53 and a pulse shaping circuit 54 in pixel units, together with a SPAD element 51 which is a light receiving element.
  • the circuit chip 57 is formed with a digital circuit unit including a logic circuit 55.
  • the logic circuit 55 is used for the analog circuit unit including the four pixels 50 on the pixel chip 56. It is a shared configuration.
  • the number of pixels 50 sharing one logic circuit 55 on the circuit chip 57 is not limited to four, and may be two pixels, three pixels, or five or more pixels.
  • a logic circuit 59 including a logical AND circuit, a logical sum circuit, an exclusive OR circuit, a switch circuit, and the like is provided in the input stage of the logic circuit 55.
  • the techniques according to the present disclosure can be applied to various products. A more specific application example will be described below.
  • the technology according to the present disclosure is any kind of movement such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, a robot, a construction machine, and an agricultural machine (tractor). It may be realized as a distance measuring device mounted on the body.
  • FIG. 17 is a block diagram showing a schematic configuration example of a vehicle control system 7000, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 7000 includes a plurality of electronic control units connected via a communication network 7010.
  • the vehicle control system 7000 includes a drive system control unit 7100, a body system control unit 7200, a battery control unit 7300, an outside information detection unit 7400, an in-vehicle information detection unit 7500, and an integrated control unit 7600. ..
  • the communication network 7010 connecting these plurality of control units conforms to any standard such as CAN (Controller Area Network), LIN (Local Interconnect Network), LAN (Local Area Network) or FlexRay (registered trademark). It may be an in-vehicle communication network.
  • CAN Controller Area Network
  • LIN Local Interconnect Network
  • LAN Local Area Network
  • FlexRay registered trademark
  • Each control unit includes a microcomputer that performs arithmetic processing according to various programs, a storage unit that stores programs executed by the microcomputer or parameters used for various arithmetic, and a drive circuit that drives various controlled devices. To prepare for.
  • Each control unit is provided with a network I / F for communicating with other control units via the communication network 7010, and is connected to devices or sensors inside or outside the vehicle by wired communication or wireless communication.
  • a communication I / F for performing communication is provided. In FIG.
  • control unit 7600 As the functional configuration of the integrated control unit 7600, the microcomputer 7610, the general-purpose communication I / F7620, the dedicated communication I / F7630, the positioning unit 7640, the beacon receiving unit 7650, the in-vehicle device I / F7660, the audio image output unit 7670, The vehicle-mounted network I / F 7680 and the storage unit 7690 are illustrated.
  • Other control units also include a microcomputer, a communication I / F, a storage unit, and the like.
  • the drive system control unit 7100 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 7100 has a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the drive system control unit 7100 may have a function as a control device such as ABS (Antilock Brake System) or ESC (Electronic Stability Control).
  • the vehicle state detection unit 7110 is connected to the drive system control unit 7100.
  • the vehicle state detection unit 7110 may include, for example, a gyro sensor that detects the angular speed of the axial rotation motion of the vehicle body, an acceleration sensor that detects the acceleration of the vehicle, an accelerator pedal operation amount, a brake pedal operation amount, or steering wheel steering. It includes at least one of sensors for detecting angles, engine speeds, wheel speeds, and the like.
  • the drive system control unit 7100 performs arithmetic processing using a signal input from the vehicle state detection unit 7110, and controls an internal combustion engine, a drive motor, an electric power steering device, a brake device, and the like.
  • the body system control unit 7200 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 7200 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, turn signals or fog lamps.
  • a radio wave transmitted from a portable device that substitutes for a key or signals of various switches may be input to the body system control unit 7200.
  • the body system control unit 7200 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the battery control unit 7300 controls the secondary battery 7310, which is the power supply source of the drive motor, according to various programs. For example, information such as the battery temperature, the battery output voltage, or the remaining capacity of the battery is input to the battery control unit 7300 from the battery device including the secondary battery 7310. The battery control unit 7300 performs arithmetic processing using these signals, and controls the temperature control of the secondary battery 7310 or the cooling device provided in the battery device.
  • the vehicle outside information detection unit 7400 detects information outside the vehicle equipped with the vehicle control system 7000.
  • the image pickup unit 7410 and the vehicle exterior information detection unit 7420 is connected to the vehicle exterior information detection unit 7400.
  • the image pickup unit 7410 includes at least one of a ToF (Time Of Flight) camera, a stereo camera, a monocular camera, an infrared camera, and other cameras.
  • the vehicle outside information detection unit 7420 is used, for example, to detect the current weather or an environment sensor for detecting the weather, or other vehicles, obstacles, pedestrians, etc. around the vehicle equipped with the vehicle control system 7000. At least one of the ambient information detection sensors is included.
  • the environment sensor may be, for example, at least one of a raindrop sensor that detects rainy weather, a fog sensor that detects fog, a sunshine sensor that detects the degree of sunshine, and a snow sensor that detects snowfall.
  • the ambient information detection sensor may be at least one of an ultrasonic sensor, a radar device, and a LIDAR (Light Detection and Ringing, Laser Imaging Detection and Ringing) device.
  • the image pickup unit 7410 and the vehicle exterior information detection unit 7420 may be provided as independent sensors or devices, or may be provided as a device in which a plurality of sensors or devices are integrated.
  • FIG. 18 shows an example of the installation position of the image pickup unit 7410 and the vehicle exterior information detection unit 7420.
  • the image pickup unit 7910, 7912, 7914, 7916, 7918 are provided, for example, at at least one of the front nose, side mirror, rear bumper, back door, and upper part of the windshield of the vehicle interior of the vehicle 7900.
  • the image pickup unit 7910 provided in the front nose and the image pickup section 7918 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 7900.
  • the image pickup units 7912 and 7914 provided in the side mirrors mainly acquire images of the side of the vehicle 7900.
  • the image pickup unit 7916 provided in the rear bumper or the back door mainly acquires an image of the rear of the vehicle 7900.
  • the image pickup unit 7918 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 18 shows an example of the shooting range of each of the imaging units 7910, 7912, 7914, 7916.
  • the imaging range a indicates the imaging range of the imaging unit 7910 provided on the front nose
  • the imaging ranges b and c indicate the imaging range of the imaging units 7912 and 7914 provided on the side mirrors, respectively
  • the imaging range d indicates the imaging range d.
  • the imaging range of the imaging unit 7916 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the image pickup units 7910, 7912, 7914, 7916, a bird's-eye view image of the vehicle 7900 can be obtained.
  • the vehicle exterior information detection unit 7920, 7922, 7924, 7926, 7928, 7930 provided on the front, rear, side, corner and the upper part of the windshield of the vehicle interior of the vehicle 7900 may be, for example, an ultrasonic sensor or a radar device.
  • the vehicle exterior information detection units 7920, 7926, 7930 provided on the front nose, rear bumper, back door, and upper part of the windshield in the vehicle interior of the vehicle 7900 may be, for example, a lidar device.
  • These out-of-vehicle information detection units 7920 to 7930 are mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, or the like.
  • the vehicle outside information detection unit 7400 causes the image pickup unit 7410 to capture an image of the outside of the vehicle and receives the captured image data. Further, the vehicle exterior information detection unit 7400 receives detection information from the connected vehicle exterior information detection unit 7420. When the vehicle exterior information detection unit 7420 is an ultrasonic sensor, a radar device, or a lidar device, the vehicle exterior information detection unit 7400 transmits ultrasonic waves, electromagnetic waves, or the like, and receives received reflected wave information.
  • the out-of-vehicle information detection unit 7400 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on a road surface based on the received information.
  • the out-of-vehicle information detection unit 7400 may perform an environment recognition process for recognizing rainfall, fog, road surface conditions, etc. based on the received information.
  • the out-of-vehicle information detection unit 7400 may calculate the distance to an object outside the vehicle based on the received information.
  • the vehicle outside information detection unit 7400 may perform image recognition processing or distance detection processing for recognizing a person, a vehicle, an obstacle, a sign, a character on the road surface, or the like based on the received image data.
  • the vehicle outside information detection unit 7400 performs processing such as distortion correction or alignment on the received image data, and synthesizes the image data captured by different image pickup units 7410 to generate a bird's-eye view image or a panoramic image. May be good.
  • the vehicle exterior information detection unit 7400 may perform the viewpoint conversion process using the image data captured by different image pickup units 7410.
  • the in-vehicle information detection unit 7500 detects the in-vehicle information.
  • a driver state detection unit 7510 that detects the state of the driver is connected to the in-vehicle information detection unit 7500.
  • the driver state detection unit 7510 may include a camera that captures the driver, a biosensor that detects the driver's biological information, a microphone that collects sound in the vehicle interior, and the like.
  • the biosensor is provided on, for example, a seat surface or a steering wheel, and detects biometric information of a passenger sitting on the seat or a driver holding the steering wheel.
  • the in-vehicle information detection unit 7500 may calculate the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 7510, and may determine whether the driver is asleep. You may.
  • the in-vehicle information detection unit 7500 may perform processing such as noise canceling processing on the collected audio signal.
  • the integrated control unit 7600 controls the overall operation in the vehicle control system 7000 according to various programs.
  • An input unit 7800 is connected to the integrated control unit 7600.
  • the input unit 7800 is realized by a device that can be input-operated by the passenger, such as a touch panel, a button, a microphone, a switch, or a lever. Data obtained by recognizing the voice input by the microphone may be input to the integrated control unit 7600.
  • the input unit 7800 may be, for example, a remote control device using infrared rays or other radio waves, or an external connection device such as a mobile phone or a PDA (Personal Digital Assistant) corresponding to the operation of the vehicle control system 7000. You may.
  • the input unit 7800 may be, for example, a camera, in which case the passenger can input information by gesture. Alternatively, data obtained by detecting the movement of the wearable device worn by the passenger may be input. Further, the input unit 7800 may include, for example, an input control circuit that generates an input signal based on the information input by the passenger or the like using the above input unit 7800 and outputs the input signal to the integrated control unit 7600. By operating the input unit 7800, the passenger or the like inputs various data to the vehicle control system 7000 and instructs the processing operation.
  • the storage unit 7690 may include a ROM (Read Only Memory) for storing various programs executed by the microcomputer, and a RAM (Random Access Memory) for storing various parameters, calculation results, sensor values, and the like. Further, the storage unit 7690 may be realized by a magnetic storage device such as an HDD (Hard Disc Drive), a semiconductor storage device, an optical storage device, an optical magnetic storage device, or the like.
  • ROM Read Only Memory
  • RAM Random Access Memory
  • the general-purpose communication I / F 7620 is a general-purpose communication I / F that mediates communication with various devices existing in the external environment 7750.
  • the general-purpose communication I / F7620 is a cellular communication protocol such as GSM (registered trademark) (Global System of Mobile communications), WiMAX, LTE (LongTermEvolution) or LTE-A (LTE-Advanced), or wireless LAN (Wi-Fi).
  • GSM Global System of Mobile communications
  • WiMAX Wireless F
  • LTE LongTermEvolution
  • LTE-A LTE-Advanced
  • Wi-Fi wireless LAN
  • Other wireless communication protocols such as (also referred to as (registered trademark)) and Bluetooth (registered trademark) may be implemented.
  • the general-purpose communication I / F7620 connects to a device (for example, an application server or a control server) existing on an external network (for example, the Internet, a cloud network, or a business-specific network) via a base station or an access point, for example. You may. Further, the general-purpose communication I / F7620 uses, for example, P2P (Peer To Peer) technology to provide a terminal existing in the vicinity of the vehicle (for example, a driver, a pedestrian or a store terminal, or an MTC (Machine Type Communication) terminal). May be connected with.
  • P2P Peer To Peer
  • MTC Machine Type Communication
  • the dedicated communication I / F 7630 is a communication I / F that supports a communication protocol formulated for use in a vehicle.
  • the dedicated communication I / F7630 uses a standard protocol such as WAVE (Wireless Access in Vehicle Environment), DSRC (Dedicated Short Range Communications), which is a combination of IEEE802.11p in the lower layer and IEEE1609 in the upper layer, or a cellular communication protocol. May be implemented.
  • Dedicated communication I / F7630 is typically vehicle-to-vehicle (Vehicle to Vehicle) communication, road-to-vehicle (Vehicle to Infrastructure) communication, vehicle-to-home (Vehicle to Home) communication, and pedestrian-to-vehicle (Vehicle to Pedestrian) communication. ) Carry out V2X communication, a concept that includes one or more of the communications.
  • the positioning unit 7640 receives, for example, a GNSS signal from a GNSS (Global Navigation Satellite System) satellite (for example, a GPS signal from a GPS (Global Positioning System) satellite) and executes positioning, and performs positioning, and the latitude, longitude, and altitude of the vehicle. Generate location information including.
  • the positioning unit 7640 may specify the current position by exchanging signals with the wireless access point, or may acquire position information from a terminal such as a mobile phone, PHS, or smartphone having a positioning function.
  • the beacon receiving unit 7650 receives, for example, a radio wave or an electromagnetic wave transmitted from a radio station or the like installed on a road, and acquires information such as a current position, a traffic jam, a road closure, or a required time.
  • the function of the beacon receiving unit 7650 may be included in the above-mentioned dedicated communication I / F 7630.
  • the in-vehicle device I / F 7660 is a communication interface that mediates the connection between the microcomputer 7610 and various in-vehicle devices 7760 existing in the vehicle.
  • the in-vehicle device I / F7660 may establish a wireless connection using a wireless communication protocol such as wireless LAN, Bluetooth®, NFC (Near Field Communication) or WUSB (Wireless USB).
  • a wireless communication protocol such as wireless LAN, Bluetooth®, NFC (Near Field Communication) or WUSB (Wireless USB.
  • the in-vehicle device I / F7660 can be connected to USB (Universal Serial Bus), HDMI (registered trademark) (High-Definition Multimedia Interface), or MHL (Mobile) via a connection terminal (and a cable if necessary) (not shown).
  • a wired connection such as High-definition Link may be established.
  • the in-vehicle device 7760 may include, for example, at least one of a passenger's mobile device or wearable device, or information device carried in or attached to the vehicle. Further, the in-vehicle device 7760 may include a navigation device that searches for a route to an arbitrary destination.
  • the in-vehicle device I / F 7660 exchanges control signals or data signals with these in-vehicle devices 7760.
  • the in-vehicle network I / F7680 is an interface that mediates communication between the microcomputer 7610 and the communication network 7010.
  • the vehicle-mounted network I / F7680 transmits / receives signals and the like according to a predetermined protocol supported by the communication network 7010.
  • the microcomputer 7610 of the integrated control unit 7600 is via at least one of general-purpose communication I / F7620, dedicated communication I / F7630, positioning unit 7640, beacon receiving unit 7650, in-vehicle device I / F7660, and in-vehicle network I / F7680.
  • the vehicle control system 7000 is controlled according to various programs based on the information acquired. For example, the microcomputer 7610 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the acquired information inside and outside the vehicle, and outputs a control command to the drive system control unit 7100. May be good.
  • the microcomputer 7610 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. Cooperative control may be performed for the purpose of.
  • the microcomputer 7610 automatically travels autonomously without relying on the driver's operation by controlling the driving force generator, steering mechanism, braking device, etc. based on the acquired information on the surroundings of the vehicle. Coordinated control may be performed for the purpose of driving or the like.
  • the microcomputer 7610 has information acquired via at least one of a general-purpose communication I / F7620, a dedicated communication I / F7630, a positioning unit 7640, a beacon receiving unit 7650, an in-vehicle device I / F7660, and an in-vehicle network I / F7680. Based on the above, three-dimensional distance information between the vehicle and an object such as a surrounding structure or a person may be generated, and local map information including the peripheral information of the current position of the vehicle may be created. Further, the microcomputer 7610 may predict the danger of a vehicle collision, a pedestrian or the like approaching or entering a closed road, and generate a warning signal based on the acquired information.
  • the warning signal may be, for example, a signal for generating a warning sound or lighting a warning lamp.
  • the audio image output unit 7670 transmits an output signal of at least one of audio and image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 7710, a display unit 7720, and an instrument panel 7730 are exemplified as output devices.
  • the display unit 7720 may include, for example, at least one of an onboard display and a head-up display.
  • the display unit 7720 may have an AR (Augmented Reality) display function.
  • the output device may be other devices such as headphones, wearable devices such as eyeglass-type displays worn by passengers, projectors or lamps other than these devices.
  • the display device displays the results obtained by various processes performed by the microcomputer 7610 or the information received from other control units in various formats such as texts, images, tables, and graphs. Display visually.
  • the audio output device converts an audio signal composed of reproduced audio data, acoustic data, or the like into an analog signal and outputs the audio signal audibly.
  • At least two control units connected via the communication network 7010 may be integrated as one control unit.
  • each control unit may be composed of a plurality of control units.
  • the vehicle control system 7000 may include another control unit (not shown).
  • the other control unit may have a part or all of the functions carried out by any of the control units. That is, as long as information is transmitted and received via the communication network 7010, predetermined arithmetic processing may be performed by any of the control units.
  • a sensor or device connected to any control unit may be connected to another control unit, and a plurality of control units may send and receive detection information to and from each other via the communication network 7010. .
  • the above is an example of a vehicle control system to which the technique according to the present disclosure can be applied.
  • the technique according to the present disclosure aims to reduce power consumption as the ToF camera when, for example, the image pickup unit 7410 or the vehicle exterior information detection unit 7420 includes a ToF camera (ToF sensor) among the components described above. It is possible to use the light receiving device according to the above-described embodiment. Therefore, by mounting the light receiving device as a ToF camera of the distance measuring device, it is possible to construct a vehicle control system with low power consumption.
  • ToF sensor ToF sensor
  • the present disclosure may also have the following configuration.
  • Light receiving device ⁇ [A-01] It has a laminated chip structure in which a pixel chip and a circuit chip are laminated, and has a laminated chip structure.
  • the pixel chip is provided with a light receiving element that generates a signal in response to the light received by a photon.
  • a transistor circuit unit constituting a readout circuit for reading a signal generated by a light receiving element is provided along a direction perpendicular to the substrate surface of the circuit chip with respect to an electrical connection portion between the pixel chip and the circuit chip.
  • the light receiving element comprises an avalanche photodiode operating in Geiger mode. The light receiving device according to the above [A-01].
  • the light receiving element is composed of a single photon avalanche diode.
  • the read circuit is composed of a plurality of transistor circuit units.
  • the plurality of transistor circuit units are a pulse shaping circuit that shapes a pulse signal output from a light receiving element, and a logic circuit that processes a pulse signal shaped by the pulse shaping circuit.
  • the pulse shaping circuit and the logic circuit are provided so as to be stacked on each other in the circuit chip.
  • the light receiving device is provided with a quench circuit that suppresses avalanche multiplication of the light receiving element.
  • the plurality of transistor circuit units are a pulse shaping circuit that shapes a pulse signal output from a light receiving element, and a logic circuit that processes a pulse signal shaped by the pulse shaping circuit.
  • the pixel chip is provided with a quench circuit that suppresses avalanche multiplication of the light receiving element and a pulse shaping circuit that are laminated on the light receiving element.
  • the circuit chip is provided with a logic circuit.
  • the light receiving device according to any one of the above [A-01] to the above [A-03].
  • the light receiving element, the quench circuit, and the pulse shaping circuit are Electrically connected via a resistance element, The light receiving device according to the above [A-07].
  • the resistance element is electrically connected to the quench circuit and the pulse shaping circuit via the contact portion.
  • the light receiving device according to the above [A-08].
  • the electrical connection portion between the pixel chip and the circuit chip is composed of a joint portion of direct bonding using a Cu electrode.
  • the light receiving device according to any one of the above [A-01] to the above [A-09].
  • the circuit chip consists of two stacked semiconductor chips.
  • a pulse shaping circuit is formed on one of the two semiconductor chips.
  • a logic circuit is formed on the other of the two semiconductor chips.
  • [A-12] The two semiconductor chips are electrically connected to each other via a junction using a Cu electrode.
  • [A-13] In the pixel chip, an analog circuit unit including a quench circuit is formed in pixel units together with a light receiving element.
  • a digital circuit section including a logic circuit is formed on the circuit chip.
  • One digital circuit unit on the circuit chip is shared with respect to the analog circuit unit including a plurality of pixels on the pixel chip.
  • the pixel including the light receiving element has a back-illuminated pixel structure that captures light emitted from the back surface side of the substrate when the side on which the wiring layer of the pixel chip is formed is the substrate front surface side.
  • the light receiving device according to any one of the above [A-01] to the above [A-13].
  • the pixel chip is provided with a light receiving element that generates a signal in response to the light received by a photon.
  • a circuit unit constituting a read circuit for reading a signal generated by a light receiving element is provided along a direction perpendicular to the substrate surface of the circuit chip with respect to an electrical connection portion between the pixel chip and the circuit chip. Have been placed, Distance measuring device.
  • the light receiving element comprises an avalanche photodiode operating in Geiger mode.
  • the light receiving element is composed of a single photon avalanche diode.
  • the read circuit is composed of a plurality of transistor circuit units. A plurality of transistor circuit units are provided so as to be laminated on each other in a circuit chip. The distance measuring device according to any one of the above [B-01] to the above [B-03].
  • the plurality of transistor circuit units are a pulse shaping circuit that shapes a pulse signal output from a light receiving element, and a logic circuit that processes a pulse signal shaped by the pulse shaping circuit.
  • the pulse shaping circuit and the logic circuit are provided so as to be stacked on each other in the circuit chip.
  • the pixel chip is provided with a quench circuit that suppresses avalanche multiplication of the light receiving element.
  • the quench circuit is provided so as to be laminated on the light receiving element in the pixel chip.
  • the distance measuring device according to the above [B-05].
  • the plurality of transistor circuit units are a pulse shaping circuit that shapes a pulse signal output from a light receiving element, and a logic circuit that processes a pulse signal shaped by the pulse shaping circuit.
  • the pixel chip is provided with a quench circuit that suppresses avalanche multiplication of the light receiving element and a pulse shaping circuit that are laminated on the light receiving element.
  • the circuit chip is provided with a logic circuit.
  • the distance measuring device according to any one of the above [B-01] to the above [B-03].
  • the light receiving element, the quench circuit, and the pulse shaping circuit are Electrically connected via a resistance element, The distance measuring device according to the above [B-07].
  • the resistance element is electrically connected to the quench circuit and the pulse shaping circuit via the contact portion.
  • the distance measuring device according to the above [B-08].
  • the electrical connection portion between the pixel chip and the circuit chip is composed of a joint portion of direct bonding using a Cu electrode.
  • the distance measuring device according to any one of the above [B-01] to the above [B-09].
  • the circuit chip consists of two stacked semiconductor chips. A pulse shaping circuit is formed on one of the two semiconductor chips. A logic circuit is formed on the other of the two semiconductor chips. The distance measuring device according to the above [B-05].
  • the two semiconductor chips are electrically connected to each other via a junction using a Cu electrode.
  • the distance measuring device In the pixel chip, an analog circuit unit including a quench circuit is formed in pixel units together with a light receiving element. A digital circuit section including a logic circuit is formed on the circuit chip. One digital circuit unit on the circuit chip is shared with respect to the analog circuit unit including a plurality of pixels on the pixel chip.
  • the distance measuring device according to the above [B-07].
  • the pixel including the light receiving element has a back-illuminated pixel structure that captures light emitted from the back surface side of the substrate when the side on which the wiring layer of the pixel chip is formed is the substrate front surface side. The distance measuring device according to any one of the above [B-01] to the above [B-13].

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

本開示の一実施形態に係る受光装置は、画素チップ及び回路チップが積層されて成る積層型チップ構造を有し、画素チップには、光子の受光に応じて信号を発生する受光素子が設けられており、回路チップには、受光素子で発生される信号を読み出す読出し回路を構成する回路部が、画素チップと回路チップとの電気的接続部に対して、回路チップの基板面に垂直な方向に沿って配置されている。

Description

受光装置及び測距装置
　本開示は、受光装置及び測距装置に関する。
　光子の受光に応じて信号を発生する素子を、受光素子（光検出素子）として用いた受光装置（光検出装置）がある。光子の受光に応じて信号を発生する受光素子としては、例えば、ＳＰＡＤ（Single Photon Avalanche Diode：単一光子アバランシェダイオード）素子が知られている。
　ＳＰＡＤ素子を受光素子として用いた受光装置では、クエンチ回路、パルス整形回路、カウンタ回路などの読出し回路が画素毎に必要であるために、画素の開口率の低下が懸念される。この懸念に対し、クエンチ回路、パルス整形回路、カウンタ回路などの読出し回路とＳＰＡＤ素子とを画素毎にＣｕ－Ｃｕ接合することで、画素の開口率の拡大を実現している技術がある（例えば、特許文献１参照）。
ＵＳ ２０１８／０３０８８８１ Ａ１
　ところで、クエンチ回路、パルス整形回路、カウンタ回路などの読出し回路の面積縮小のためにＳＯＩ（Silicon on Insulator)ウェハを用いて画素直上にトランジスタ回路部を積層する技術を適用した場合、ＳＯＩと画素を繋ぐためのアスペクトの大きいビア（ＶＩＡ）が必要となる。しかし、アスペクトの大きいビアを用いると、半導体チップ間の接合部の容量が大きくなるため、消費電力が増大するという問題がある。
　そこで、半導体チップ（半導体基板）が積層されて成る積層型チップ構造において、半導体チップ間の接合部の容量を小さくすることで、消費電力の低減を可能とした受光装置、及び、当該受光装置を有する測距装置を提供することが望ましい。
　本開示の一実施の形態に係る受光装置は、画素チップ及び回路チップが積層されて成る積層型チップ構造を有し、画素チップには、光子の受光に応じて信号を発生する受光素子が設けられており、回路チップには、受光素子で発生される信号を読み出す読出し回路を構成する回路部が、画素チップと回路チップとの電気的接続部に対して、回路チップの基板面に垂直な方向に沿って配置されている。
　本開示の一実施の形態に係る測距装置は、測距対象物に対して光を照射する光源部、及び、光源部からの照射光に基づく、測距対象物からの反射光を受光する受光装置、を具備し、受光装置は、画素チップ及び回路チップが積層されて成る積層型チップ構造を有し、画素チップには、光子の受光に応じて信号を発生する受光素子が設けられており、回路チップには、受光素子で発生される信号を読み出す読出し回路を構成する回路部が、画素チップと回路チップとの電気的接続部に対して、回路チップの基板面に垂直な方向に沿って配置されている。
図１は、本開示に係る技術が適用される測距装置の一例を示す概略構成図である。 図２Ａ及び図２Ｂは、本適用例に係る測距装置の具体的な構成の一例を示すブロック図である。 図３は、受光素子としてＳＰＡＤ素子を用いた基本的な画素回路の構成の一例を示す回路図である。 図４Ａは、ＳＰＡＤ素子のＰＮ接合の電流－電圧特性を示す特性図であり、図４Ｂは、画素回路の回路動作の説明に供する波形図である。 図５は、参考例に係る画素構造の一例を示す切断部端面図である。 図６は、実施例１に係る画素構造の一例を示す切断部端面図である。 図７は、実施例１に係る画素構造を有する画素の等価回路図である。 図８は、実施例２に係る画素構造を有する画素の等価回路図である。 図９は、実施例３に係る画素構造の一例を示す切断部端面図である。 図１０は、実施例３に係る画素構造を有する画素の等価回路図である。 図１１は、実施例４に係る画素構造の一例を示す切断部端面図である。 図１２は、実施例５に係る画素構造の一例を示す切断部端面図である。 図１３は、実施例６に係る画素構造の一例を示す切断部端面図である。 図１４は、実施例６に係る画素構造を有する画素の等価回路図である。 図１５は、実施例７に係る積層型チップ構造の一例を示す分解斜視図である。 図１６は、実施例７に係る画素共有の一例を示す回路図である。 図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成の一例を示すブロック図である。 図１８は、撮像部及び車外情報検出部の設置位置の一例を示す図である。
　以下、本開示に係る技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示に係る技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
　尚、説明は以下の順序で行う。
１．本開示の受光装置及び測距装置、全般に関する説明
２．本開示に係る技術が適用される測距装置
２－１．測距装置の具体的な構成例
２－２．受光素子としてＳＰＡＤ素子を用いた基本的な画素回路例
２－３．受光素子としてＳＰＡＤ素子を用いた画素回路の回路動作例
２－４．参考例に係る画素構造例
３．本開示の実施形態に係る受光装置
３－１．実施例１（回路チップに、パルス整形回路とロジック回路とを積層して設けた例）
３－２．実施例２（実施例１の変形例：画素チップ側に、ＳＰＡＤ素子及びクエンチ回路と共にパルス整形回路を設けた例）
３－３．実施例３（実施例２の変形例：画素チップにおいて、積層されたＳＰＡＤ素子と、クエンチ回路及びパルス整形回路との間に抵抗素子を設けた例）
３－４．実施例４（実施例３の変形例：抵抗素子に加えてコンタクト部を設けた例）
３－５．実施例５（実施例１の変形例：画素とのコンタクト部が直接トランジスタの形成裏面側に電気的に接続された例）
３－６．実施例６（回路チップが２つの半導体チップから成る３層の積層構造の例）
３－７．実施例７（積層型チップ構造において、回路チップ上の１つのロジック回路を画素チップ上の複数の画素で共有した例）
４．変形例
５．本開示に係る技術の適用例（移動体の例）
６．本開示がとることができる構成
＜本開示の受光装置及び測距装置、全般に関する説明＞
　本開示の受光装置及び測距装置にあっては、受光素子は、ガイガーモードで動作するアバランシェフォトダイオード、好ましくは、単一光子アバランシェダイオード（ＳＰＡＤ）から成る構成とすることができる。
　上述した好ましい構成を含む本開示の受光装置及び測距装置にあっては、読出し回路について、複数のトランジスタ回路部から成るとき、複数のトランジスタ回路部について、回路チップにおいて、互いに積層されて設けられている構成とすることができる。複数のトランジスタ回路部が、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であるとき、パルス整形回路及びロジック回路については、回路チップにおいて、互いに積層されて設けられている構成とすることができる。また、画素チップに、受光素子のアバランシェ増倍を抑制するクエンチ回路が設けられているとき、クエンチ回路について、画素チップにおいて、受光素子に対して積層されて設けられている構成とすることができる。
　また、上述した好ましい構成を含む本開示の受光装置及び測距装置にあっては、複数のトランジスタ回路部が、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であるとき、画素チップには、受光素子のアバランシェ増倍を抑制するクエンチ回路、及び、パルス整形回路が、受光素子に対して積層されて設けられ、回路チップには、ロジック回路が設けられている構成とすることができる。
　また、上述した好ましい構成を含む本開示の受光装置及び測距装置にあっては、画素チップと回路チップとの電気的接続部について、Ｃｕ電極を用いた直接接合の接合部から成る構成とすることができる。また、回路チップについて、積層された２つの半導体チップから成るとき、２つの半導体チップの一方にパルス整形回路が形成され、２つの半導体チップの他方にロジック回路が形成されている構成とすることができる。
　また、上述した好ましい構成を含む本開示の受光装置及び測距装置にあっては、画素チップに、受光素子と共に、クエンチ回路を含むアナログ回路部が画素単位で設けられ、回路チップに、ロジック回路を含むデジタル回路部が形成されているとき、画素チップ上の複数の画素分のアナログ回路部に対して、回路チップ上の１つのデジタル回路部が共有されている構成とすることができる。
　更に、上述した好ましい構成を含む本開示の受光装置及び測距装置にあっては、受光素子を含む画素について、画素チップの配線層が形成された側を基板表面側とするとき、基板裏面側から照射される光を取り込む裏面照射型画素構造を有する構成とすることができる。
＜本開示に係る技術が適用される測距装置＞
　図１は、本開示に係る技術が適用される測距装置（即ち、本開示の測距装置）の一例を示す概略構成図である。
　本適用例に係る測距装置１は、測距対象物である被写体１０までの距離を測定する測定法として、被写体１０に向けて照射した光（例えば、赤外の波長域にピーク波長を有するレーザ光）が、当該被写体１０で反射されて戻ってくるまでの飛行時間を測定するＴｏＦ（Time of Flight：飛行時間）法を採用している。ＴｏＦ法による距離測定を実現するために、本適用例に係る測距装置１は、光源部２０及び受光装置３０を備えている。受光装置３０としては、後述する本開示の実施形態に係る受光装置を用いることができる。
［測距装置の具体的な構成例］
　本適用例に係る測距装置１の具体的な構成の一例を図２Ａ及び図２Ｂに示す。光源部２０は、例えば、レーザ駆動部２１、レーザ光源２２、及び、拡散レンズ２３を有し、被写体１０に対してレーザ光を照射する。レーザ駆動部２１は、制御部４０による制御の下に、レーザ光源２２を駆動する。レーザ光源２２は、例えば半導体レーザから成り、レーザ駆動部２１によって駆動されることでレーザ光を出射する。拡散レンズ２３は、レーザ光源２２から出射されたレーザ光を拡散し、被写体１０に対して照射する。
　受光装置３０は、受光レンズ３１、受光部である光センサ３２、及び、信号処理部３３を有し、光源部２０からの照射レーザ光が被写体１０で反射されて戻ってくる反射レーザ光を受光する。受光レンズ３１は、被写体１０からの反射レーザ光を光センサ３２の受光面上に集光する。光センサ３２は、受光レンズ３１を経た被写体１０からの反射レーザ光を画素単位で受光し、光電変換する。光センサ３２としては、受光素子を含む画素が行列状（アレイ状）に２次元配置されて成る２次元アレイセンサを用いることができる。
　光センサ３２の出力信号は、信号処理部３３を経由して制御部４０へ供給される。制御部４０は、例えば、ＣＰＵ（Central Processing Unit：中央処理ユニット）等によって構成され、光源部２０及び受光装置３０を制御するとともに、光源部２０から被写体１０に向けて照射したレーザ光が、当該被写体１０で反射されて戻ってくるまでの時間の計測を行う。この計測した時間を基に、被写体１０までの距離を求めることができる。
　時間計測の方法としては、光源部２０からパルス光を照射したタイミングでタイマーをスタートさせ、受光装置３０が当該パルス光を受光したタイミングでタイマーをストップして時間を計測する。時間計測のその他の方法として、光源部２０から所定の周期でパルス光を照射し、受光装置３０が当該パルス光を受光した際の周期を検出し、発光の周期と受光の周期との位相差から時間を計測してもよい。時間計測は複数回実行され、複数回計測された時間を積み上げたＴｏＦヒストグラムのピークの位置を検出することによって時間を計測する。
　そして、本適用例に係る測距装置１では、光センサ３２として、画素の受光素子が、光子の受光に応じて信号を発生する素子、例えば、ＳＰＡＤ（Single Photon Avalanche Diode：単一光子アバランシェダイオード）素子から成るセンサを用いている。すなわち、本適用例に係る測距装置１における受光装置３０は、画素の受光素子としてＳＰＡＤ素子を用いた構成となっている。ＳＰＡＤ素子は、アバランシェ増倍と呼ばれる現象を利用して受光感度を上昇させたアバランシェフォトダイオードの一種であり、ブレークダウン電圧（降伏電圧）を超えた逆電圧で素子を動作させるガイガーモードで動作する。
　尚、ここでは、画素の受光素子（光検出素子）として、ＳＰＡＤ素子を例示したが、ＳＰＡＤ素子に限定されるものではない。すなわち、画素の受光素子としては、ＳＰＡＤ素子の他に、ＡＰＤ（アバランシェフォトダイオード）や、ＳｉＰＭ（シリコンフォトマルチプライヤ）等、ガイガーモードで動作する種々の素子を用いることができる。
［受光素子としてＳＰＡＤ素子を用いた基本的な画素回路例］
　受光素子としてＳＰＡＤ素子を用いた受光装置３０における基本的な画素回路の構成の一例を図３に示す。ここでは、１画素分の基本的な画素回路例を図示している。
　受光装置３０の画素５０は、受光素子であるＳＰＡＤ素子５１、及び、ＳＰＡＤ素子５１のカソード電極に接続され、ＳＰＡＤ素子５１が発生する信号を読み出す読出し回路５２を有する構成となっている。すなわち、ＳＰＡＤ素子５１が光子の受光に応じて発生する信号は、カソード電位ＶCAとして読出し回路５２によって読み出される。
　ＳＰＡＤ素子５１のアノード電極には、アノード電圧Ｖanoが印加されている。アノード電圧Ｖanoとしては、アバランシェ増倍が発生する大きな負電圧、即ち、ブレークダウン電圧以上の電圧（例えば、－２０Ｖ程度）が印加される（図４Ｂ参照）。
　読出し回路５２は、例えば、クエンチ回路５３、パルス整形回路５４、及び、ロジック回路５５等の複数のトランジスタ回路部によって構成されている。
　クエンチ回路５３は、ＳＰＡＤ素子５１のアバランシェ増倍を抑制する回路であり、例えば、Ｐ型ＭＯＳトランジスタから成るクエンチトランジスタ５３１を含むトランジスタ回路部によって構成されている。クエンチトランジスタ５３１のゲート電極には、クエンチ制御電圧ＶＱが印加される。クエンチトランジスタ５３１は、ゲート電極に印加されるクエンチ制御電圧ＶＱにより一定の電流値に制御され、ＳＰＡＤ素子５１に流れる電流を制御することで、ＳＰＡＤ素子５１のアバランシェ増倍を抑制する。
　パルス整形回路５４は、例えば、Ｐ型ＭＯＳトランジスタ５４１及びＮ型ＭＯＳトランジスタ５４２から成るＣＭＯＳインバータ回路を含むトランジスタ回路部によって構成されており、ＳＰＡＤ素子５１の反応エッジを検出する。パルス整形回路５４で整形されたパルス信号は、次段のロジック回路５５に供給される。
　ロジック回路５５は、例えば、トランジスタを用いて構成されるカウンタ回路、あるいは、ＴＤＣ（Time-to-Digital Converter：時間計測）回路等から構成されている。ＴＤＣ回路は、ＳＰＡＤ出力、即ちパルス整形回路５４の出力パルスに基づいて、測定対象物に向けて照射した光が、当該測定対象物で反射されて戻ってくるまでの時間を計測する。尚、ロジック回路５５については、ＴＤＣ回路から成る場合、あるいは、カウンタ回路から成る場合がある。
　上述したように、ＳＰＡＤ素子５１には、ブレークダウン電圧ＶBD以上の電圧（例えば、－２０Ｖ程度）が印加される。ブレークダウン電圧ＶBD以上の過剰電圧は、エクセスバイアス電圧ＶEXと呼ばれる。ブレークダウン電圧ＶBDの電圧値に対して、どの程度大きな電圧値のエクセスバイアス電圧ＶEXを印加するかによってＳＰＡＤ素子５１の特性が変わる。
　ガイガーモードで動作するＳＰＡＤ素子５１のＰＮ接合のＩ（電流）－Ｖ（電圧）特性を図４Ａに示す。図４Ａには、ブレークダウン電圧ＶBD、エクセスバイアス電圧ＶEX、及び、ＳＰＡＤ素子５１の動作点の関係を図示している。
［受光素子としてＳＰＡＤ素子を用いた画素回路の回路動作例］
　続いて、上記の構成の画素回路の回路動作の一例について、図４Ｂの波形図を用いて説明する。
　ＳＰＡＤ素子５１に電流が流れていない状態では、ＳＰＡＤ素子５１には、（ＶDD－Ｖano）の値の電圧が印加されている。この電圧値（ＶDD－Ｖano）は、（ＶBD＋ＶEX）である。そして、ＳＰＡＤ素子５１のＰＮ接合部で暗電子の発生レートＤＣＲ（Dark Count Rate）や光照射によって発生した電子がアバランシェ増倍を生じ、アバランシェ電流が発生する。この現象は、遮光されている状態（即ち、光が入射していない状態）でも確率的に発生している。これが暗電子の発生レート、即ち、ダークカウントレートＤＣＲ（Dark Count Rate）である。
　カソード電位ＶCAが低下し、ＳＰＡＤ素子５１の端子間の電圧がＰＮダイオードのブレークダウン電圧ＶBDになると、アバランシェ電流が停止する。そして、アバランシェ増倍で発生し、蓄積された電子が、負荷５４（例えば、Ｐ型ＭＯＳトランジスタＱL）を通して放電し、カソード電位ＶCAが上昇する。そして、カソード電位ＶCAが電源電圧ＶDDまで回復し、再び初期状態に戻る。
　ＳＰＡＤ素子５１に光が入射して１個でも電子－正孔対が発生すると、それが種となってアバランシェ電流が発生するので、光子１個の入射でも、ある検知効率ＰＤＥ（Photon Detection Efficiency）で検出することができる。
　以上の動作が繰り返される。そして、この一連の動作において、カソード電位ＶCAが、ＣＭＯＳインバータ５５で波形整形され、１フォトンの到来時刻を開始点とするパルス幅Ｔのパルス信号がＳＰＡＤ出力（画素出力）となる。
［受光素子としてＳＰＡＤ素子を用いた参考例に係る画素構造例］
　ここで、受光素子としてＳＰＡＤ素子５１を用いた参考例に係る画素構造について説明する。参考例に係る画素構造の一例の切断部端面図を図５に示す。
　受光装置３０の画素５０は、ＳＰＡＤ素子５１が形成された半導体チップ（以下、「画素チップ」と記述する）５６と、読出し回路５２が形成された半導体チップ（以下、「回路チップ」と記述する）５７とが積層された積層型チップ構造を有している。画素チップ５６と回路チップ５７とは、電気的接続部、例えば、Ｃｕ電極５８_1，５８_2を用いた直接接合のＣｕーＣｕ接合部５８を介して電気的に接続されている。
　ここでは、参考例に係る画素構造として、クエンチ回路５３が画素チップ５６上に設けられた画素構造を例示している。画素チップ５６において、ＳＰＡＤ素子５１とクエンチ回路５３とは積層され、コンタクト部６２を介して電気的に接続されている。クエンチ回路５３は、コンタクト部６３を介してＣｕーＣｕ接合部５８のＣｕ電極５８_1に電気的に接続されている。ＳＰＡＤ素子５１の上にはカラーフィルタ６４が形成され、カラーフィルタ６４の上にはマイクロレンズ６５が形成されている。
　ここで、画素チップ５６において、配線層６１やクエンチ回路５３が形成された側を基板表面側とするとき、カラーフィルタ６４及びマイクロレンズ６５が形成された側が基板裏面側となる。これにより、参考例に係る画素構造は、基板裏面側から照射される光を取り込む裏面照射型画素構造となっている。この点については、後述する各実施例においても同様である。
　回路チップ５７には、パルス整形回路５４とロジック回路５５とが、基板面に対して平行な方向において横並びで配置（所謂、平置）され、ロジック回路５５の入力端とパルス整形回路５４の出力端とが電気的に接続されている。そして、パルス整形回路５４の入力端は、配線層６６及びコンタクト部６７を介してＣｕーＣｕ接合部５８のＣｕ電極５８_2に電気的に接続されている。
　上述したように、参考例に係る画素構造では、回路チップ５７において、パルス整形回路５４とロジック回路５５とが、基板面に対して平行な方向において横並びで配置された構成となっている。参考例に係る画素構造の場合のように、パルス整形回路５４とロジック回路５５とが基板面に対して平行な方向において横並びで配置されていると、回路チップ５７を画素チップ５６と電気的に接続する配線層６６の配線構造が複雑にならざるを得ないため、ＣｕーＣｕ接合部５８を含む接続部（図中、太線の破線で囲った領域Ｗ）の容量が大きくなり、その結果、受光装置３０の消費電力が増大することになる。
＜本開示の実施形態に係る受光装置＞
　本開示の実施形態に係る受光装置３０は、画素チップ５６と回路チップ５７とが積層されて成る積層型チップ構造を有する画素構造において、回路チップ５７には、読出し回路５２を構成するトランジスタ回路部が、画素チップ５６と回路チップ５７との電気的接続部に対して、回路チップ５７の基板面に垂直な方向に沿って配置された構成となっている。読出し回路５２を構成するトランジスタ回路部が複数存在する場合には、複数のトランジスタ回路部を、回路チップ５７の基板面に垂直な方向に沿って配置することで、複数のトランジスタ回路部が互いに積層された構造となる。但し、回路チップ５７の基板面に垂直な方向に沿って配置するトランジスタ回路部については、複数のトランジスタ回路部に限られるものではなく、トランジスタ回路部が単一の場合もある。ここで、「垂直な方向」とは、厳密に垂直な方向である場合の他、実質的に垂直な方向である場合も含む意味であり、設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
　このように、回路チップ５７において、読出し回路５２を構成するトランジスタ回路部を、画素チップ５６と回路チップ５７との電気的接続部に対して、回路チップ５７の基板面に垂直な方向に沿って配置した構成とすることで、トランジスタ回路部を基板面に対して平行な方向において複数横並びで配置（平置）した場合に比べて、図５に示す配線層６６の配線構造を簡略化することができる。これにより、画素チップ５６と回路チップ５７との接続部の容量を低減し、接続部以降の信号振幅を低減できるために、受光装置３０の低消費電力化を図ることができる。本開示の実施形態に係る受光装置３０において、読出し回路５２を構成する複数のトランジスタ回路部としては、例えば、クエンチ回路５３、パルス整形回路５４、及び、ロジック回路５５を例示することができる。
　以下に、画素チップ５６と回路チップ５７との接続部の容量を低減し、低消費電力化を図るための本実施形態の具体的な実施例について説明する。
［実施例１］
　実施例１は、回路チップ５７に、パルス整形回路５４とロジック回路５５とを積層して設けた例である。実施例１に係る画素構造の一例の切断部端面図を図６に示し、実施例１に係る画素構造を有する画素の等価回路図を図７に示す。
　実施例１に係る画素構造は、画素チップ５６と回路チップ５７とが積層されて成る２層の積層型チップ構造において、画素チップ５６には、ＳＰＡＤ素子５１とクエンチ回路５３とが、画素チップ５６の基板面に対して垂直な方向（図の上下方向）に沿って配置されている。すなわち、ＳＰＡＤ素子５１とクエンチ回路５３とは、画素チップ５６の基板面に対して垂直な方向において、配線層６１を介して積層された構造となっている。ＳＰＡＤ素子５１とクエンチ回路５３とは、コンタクト部６２を介して電気的に接続されている。クエンチ回路５３は、コンタクト部６３を介してＣｕーＣｕ接合部５８のＣｕ電極５８_1に電気的に接続されている。ＳＰＡＤ素子５１の上にはカラーフィルタ６４が形成され、カラーフィルタ６４の上にはマイクロレンズ６５が形成されている。
　一方、回路チップ５７には、ＣＭＯＳインバータ回路によって構成されるパルス整形回路５４と、カウンタ回路あるいはＴＤＣ回路から構成されるロジック回路５５とが、回路チップ５７の基板面に対して垂直な方向（図の上下方向）に沿って配置されている。すなわち、パルス整形回路５４とロジック回路５５とは、回路チップ５７の基板面に対して垂直な方向において積層された構造となっている。パルス整形回路５４とロジック回路５５とは、配線層６８及びコンタクト部６９を介して電気的に接続されている。パルス整形回路５４は、配線層６６及びコンタクト部６７を介してＣｕーＣｕ接合部５８のＣｕ電極５８_2に電気的に接続されている。
　そして、画素チップ５６と回路チップ５７とは、電気的接続部であるＣｕーＣｕ接合部５８を介して電気的に接続されている。具体的には、画素チップ５６の表面側（ＳＰＡＤ素子５１の表面側）と、回路チップ５７のトランジスタの形成裏面側とを対向させて貼り合わせた構造（所謂、Ｆａｃｅ ｔｏ Ｂａｃｋ）となっている。
　上述したように、実施例１に係る画素構造は、画素チップ５６と回路チップ５７とが積層されて成る２層の積層型チップ構造において、画素チップ５６では、ＳＰＡＤ素子５１とクエンチ回路５３とが積層され、回路チップ５７では、パルス整形回路５４とロジック回路５５とが積層された３次元積層構造となっている。このように、３次元積層構造を用いることで、読出し回路５２のフットプリントを削減することができる。そして、クエンチ回路５３やパルス整形回路５４を構成するトランジスタを各配線層とチップ接合面との間に積層することで、積層されたトランジスタの上下で配線を行うことができるため、配線効率の向上を図ることができるとともに、回路面積の縮小が可能になる。
　また、特に回路チップ５７において、パルス整形回路５４とロジック回路５５とを、回路チップ５７の基板面に対して垂直な方向に沿って配置し、積層した構造となっていることで、回路チップ５７を画素チップ５６と電気的に接続する配線層６６の配線構造を簡略化することができる。これにより、ＣｕーＣｕ接合部５８を含む接続部（図中、太線の破線で囲った領域Ｘ）の容量を低減し、接続部以降の信号振幅を低減できるために、受光装置３０の低消費電力化を図ることができる。
　また、画素チップ５６に３次元積層構造を用いることにより、ＳＰＡＤ素子５１を含む画素５０の開口率を変えずに、画素チップ５６内にクエンチ回路５３を搭載することができる。これにより、回路チップ５７に集積する回路要素を削減することができる。更に、回路チップ５７に３次元積層構造を用いることにより、ロジック回路５５を構成するデジタルカウンタなどの一部を積層し、全体のフットプリントを削減することができる。
［実施例２］
　実施例２は、実施例１の変形例であり、画素チップ５６側に、ＳＰＡＤ素子５１及びクエンチ回路５３と共にパルス整形回路５４を設けた例である。実施例２に係る画素構造を有する画素の等価回路図を図８に示す。
　実施例１に係る画素構造では、画素チップ５６側に、ＳＰＡＤ素子５１及びクエンチ回路５３を設けた構成となっている。これに対して、実施例２に係る画素構造では、画素チップ５６側に、ＳＰＡＤ素子５１及びクエンチ回路５３と共にパルス整形回路５４を設けた構成となっている。従って、実施例２に係る画素構造では、回路チップ５７側に設けられる読出し回路５２を構成するトランジスタ回路部が、ロジック回路５５のみ（単一）となる。
　実施例２に係る画素構造においても、単一のロジック回路５５が、回路チップ５７の基板面に対して垂直な方向に沿って配置されることになる。これにより、実施例１の場合と同様に、回路チップ５７を画素チップ５６と電気的に接続する配線層６６の配線構造（図６参照）を簡略化することができ、その結果、ＣｕーＣｕ接合部５８を含む接続部の容量を低減し、接続部以降の信号振幅を低減できるために、受光装置３０の低消費電力化を図ることができる。
　また、実施例２に係る画素構造では、画素チップ５６において、ＳＰＡＤ素子５１、クエンチ回路５３、及び、パルス整形回路５４が積層された３次元積層構造となっている。このように、３次元積層構造を用いることで、読出し回路５２のフットプリントの削減効果を得ることができる。また、３次元積層構造を用いることで、ＳＰＡＤ素子５１を含む画素５０の開口率を変えずに、画素チップ５６内にクエンチ回路５３及びパルス整形回路５４を搭載することができる。これにより、回路チップ５７に集積する回路要素を削減することができる。
［実施例３］
　実施例３は、実施例２の変形例であり、画素チップ５６において、積層されたＳＰＡＤ素子５１と、クエンチ回路５３及びパルス整形回路５４との間に抵抗素子を設けた例である。実施例３に係る画素構造の一例の切断部端面図を図９に示し、実施例３に係る画素構造を有する画素の等価回路図を図１０に示す。
　実施例３に係る画素構造では、画素チップ５６側のＳＰＡＤ素子５１、クエンチ回路５３、及び、パルス整形回路５４が積層された３次元積層構造において、ＳＰＡＤ素子５１と、クエンチ回路５３及びパルス整形回路５４との間に抵抗素子８１が電気的に接続された構成となっている。抵抗素子８１としては、ポリシリコン拡散抵抗素子や高抵抗メタル素子などを用いることができる。
　このように、画素チップ５６側の３次元積層構造において、ＳＰＡＤ素子５１と、クエンチ回路５３及びパルス整形回路５４との間に抵抗素子８１を設けることで、抵抗素子８１の作用により、画素部（図中、太線の破線で囲った領域Ｙ）の容量を、ＳＰＡＤ素子５１側とクエンチ回路５３及びパルス整形回路５４側とで完全に分離できるために、実施例２の場合よりも更に受光装置３０の低消費電力化を図ることができる。
　尚、図９では、画素チップ５６側の３次元積層構造において、ＳＰＡＤ素子５１の表面側と、クエンチ回路５３及びパルス整形回路５４を構成するトランジスタの形成裏面側とを対向させて積層した構造（所謂、Ｆａｃｅ ｔｏ Ｂａｃｋ）を例示しているが、ＳＰＡＤ素子５１の表面側と、トランジスタの形成表面側とを対向させて積層した構造（所謂、Ｆａｃｅ ｔｏ Ｆａｃｅ）の場合にも、抵抗素子８１を設けるようにすることもできる。
　ＳＰＡＤ素子５１の表面側と、トランジスタの形成裏面側とを対向させて積層した構造（Ｆａｃｅ ｔｏ Ｂａｃｋ）の場合は、一般的に、画素５０上シリコンウェハを積層してからトランジスタを形成することになる。そのため、トランジスタを形成するための熱が画素５０や、その下の抵抗素子８１に影響を及ぼすことになるため、その熱を考慮して抵抗素子８１を作る必要がある。
　一方で、ＳＰＡＤ素子５１の表面側と、トランジスタの形成表面側とを対向させて積層した構造（Ｆａｃｅ ｔｏ Ｆａｃｅ）の場合は、トランジスタの形成が完了したウェハを貼り合わせることが多い。そのため、抵抗素子８１に加わる余分な熱の影響を抑えることができるために、抵抗素子８１のデバイス設計が容易になる。
［実施例４］
　実施例４は、実施例３の変形例であり、画素チップ５６において、積層されたＳＰＡＤ素子５１と、クエンチ回路５３及びパルス整形回路５４との間に抵抗素子に加えて、コンタクト部を設けた例である。実施例４に係る画素構造の一例の切断部端面図を図１１に示す。
　実施例４に係る画素構造では、画素チップ５６側のＳＰＡＤ素子５１、クエンチ回路５３、及び、パルス整形回路５４が積層された３次元積層構造において、ＳＰＡＤ素子５１と、クエンチ回路５３及びパルス整形回路５４との間に抵抗素子８１及びコンタクト部８２が設けられた構成となっている。具体的には、ＳＰＡＤ素子５１と、クエンチ回路５３及びパルス整形回路５４とが、抵抗素子８１及びコンタクト部８２を介して電気的に接続されている。
　実施例４に係る画素構造の場合にも、実施例３に係る画素構造の場合と同様の作用、効果を得ることができる。すなわち、画素部の容量を、ＳＰＡＤ素子５１側とクエンチ回路５３及びパルス整形回路５４側とで完全に分離できるために、実施例２の場合よりも更に受光装置３０の低消費電力化を図ることができる。
［実施例５］
　実施例５は、実施例１の変形例であり、画素とのコンタクト部が直接トランジスタの形成裏面側に電気的に接続された例である。実施例５に係る画素構造の一例の切断部端面図を図１２に示す。
　実施例５に係る画素構造では、画素チップ５６の表面側（ＳＰＡＤ素子５１の表面側）と、回路チップ５７のトランジスタの形成裏面側とを対向させて貼り合わせた構造（Ｆａｃｅ ｔｏ Ｂａｃｋ）において、ＳＰＡＤ素子５１とのコンタクト部８３が、直接トランジスタの形成裏面側に電気的に接続された構成となっている。
　実施例５に係る画素構造の場合、実施例１に係る画素構造のコンタクト部６２（図６参照）のように、トランジスタの形成層を突き抜けないため、消費電力の低減化と回路面積の縮小化とを同時に達成することができる。
［実施例６］
　実施例６は、回路チップ５７が２つの半導体チップ（回路チップ）から成る３層の積層構造の例である。実施例６に係る画素構造の一例の切断部端面図を図１３に示し、実施例６に係る画素構造を有する画素の等価回路図を図１４に示す。
　実施例６に係る画素構造は、回路チップ５７が２つの半導体チップ、即ち、第１の回路チップ５７_1及び第２の回路チップ５７_2から成り、画素チップ５６との３層の積層型チップ構造となっている。この３層の積層型チップ構造において、画素チップ５６には、ＳＰＡＤ素子５１が設けられ、第１の回路チップ５７_1には、クエンチ回路５３及びパルス整形回路５４が設けられ、第２の回路チップ５７_2には、ロジック回路５５が設けられている。
　すなわち、実施例６に係る画素構造は、第１の回路チップ５７_1及び第２の回路チップ５７_2から成る回路チップ５７において、クエンチ回路５３及びパルス整形回路５４と、ロジック回路５５とが、基板面に対して垂直な方向において、第１の回路チップ５７_1及び第２の回路チップ５７_2に亘って積層された構造となっている。
　画素チップ５６と第１の回路チップ５７_1とは、Ｃｕ電極５８_1とＣｕ電極５８_2との直接接合のＣｕーＣｕ接合部５８を介して、面対向配置で電気的に接続されている。第１の回路チップ５７_1と第２の回路チップ５７_2とは、Ｃｕ電極７１_1とＣｕ電極７１_2との直接接合のＣｕーＣｕ接合部７１を介して電気的に接続されている。
　上述したように、実施例６に係る画素構造は、画素チップ５６、第１の回路チップ５７_1、及び、第２の回路チップ５７_2が積層されて成る３層の積層型チップ構造において、回路チップ５７側では、クエンチ回路５３及びパルス整形回路５４と、ロジック回路５５とが、第１の回路チップ５７_1及び第２の回路チップ５７_2に亘って積層された構造となっている。これにより、画素チップ５６に対して第１の回路チップ５７_1を電気的に接続する配線層６６の配線構造を簡略化することができる。その結果、ＣｕーＣｕ接合部５８を含む接続部（図中、太線の破線で囲った領域Ｚ）の容量を低減し、接続部以降の信号振幅を低減できるために、受光装置３０の低消費電力化を図ることができる。
［実施例７］
　実施例７は、積層型チップ構造において、回路チップ５７上の１つのロジック回路５５を画素チップ５６上の複数の画素５０で共有した例である。実施例７に係る積層型チップ構造の一例の分解斜視図を図１５に示し、実施例７に係る画素共有の一例の回路図を図１６に示す。
　画素チップ５６には、受光素子であるＳＰＡＤ素子５１と共に、クエンチ回路５３及びパルス整形回路５４を含むアナログ回路部が画素単位で形成されている。回路チップ５７には、ロジック回路５５を含むデジタル回路部が形成されている。ここでは、図１５に示すように、画素チップ５６上の４つの画素５０を含むアナログ回路部に対して、回路チップ５７上の１つの１つのデジタル回路部、具体的には、ロジック回路５５が共有された構成となっている。但し、回路チップ５７上の１つのロジック回路５５を共有する画素５０の数は４つに限られるものではなく、２つの画素、３つの画素、あるいは、５つ以上の画素とすることができる。画素共有を実現するために、ロジック回路５５の入力段には、論理積回路、論理和回路、排他的論理和回路、スイッチ回路等から成る論理回路５９が設けられている。
＜変形例＞
　以上、本開示に係る技術について、好ましい実施形態に基づき説明したが、本開示に係る技術は当該実施形態に限定されるものではない。上記の実施形態において説明した受光装置及び測距装置の構成、構造は例示であり、適宜、変更することができる。
＜本開示に係る技術の適用例＞
　本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される測距装置として実現されてもよい。
［移動体］
　図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
　各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１７では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
　駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。
　駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
　ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
　車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
　環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
　ここで、図１８は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　尚、図１８には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
　車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
　図１７に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
　また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
　車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
　統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
　記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
　汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ、ＬＴＥ（Long Term Evolution）若しくはＬＴＥ－Ａ（LTE－Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。
　専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
　測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。尚、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
　ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。尚、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
　車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
　車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
　統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
　マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
　音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
　尚、図１７に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成要素のうち、例えば、撮像部７４１０あるいは車外情報検出部７４２０がＴｏＦカメラ（ＴｏＦセンサ）を含む場合に、当該ＴｏＦカメラとして、低消費電力化を図ることができる先述した実施形態に係る受光装置を用いることができる。従って、当該受光装置を測距装置のＴｏＦカメラとして搭載することで、低消費電力な車両制御システムを構築することができる。
＜本開示がとることができる構成＞
　尚、本開示は、以下のような構成をとることもできる。
≪Ａ．受光装置≫
［Ａ－０１］画素チップ及び回路チップが積層されて成る積層型チップ構造を有し、
画素チップには、光子の受光に応じて信号を発生する受光素子が設けられており、
回路チップには、受光素子で発生される信号を読み出す読出し回路を構成するトランジスタ回路部が、画素チップと回路チップとの電気的接続部に対して、回路チップの基板面に垂直な方向に沿って配置されている、
受光装置。
［Ａ－０２］受光素子は、ガイガーモードで動作するアバランシェフォトダイオードから成る、
上記［Ａ－０１］に記載の受光装置。
［Ａ－０３］受光素子は、単一光子アバランシェダイオードから成る、
上記［Ａ－０２］に記載の受光装置。
［Ａ－０４］読出し回路は、複数のトランジスタ回路部から成り、
複数のトランジスタ回路部は、回路チップにおいて、互いに積層されて設けられている、上記［Ａ－０１］乃至上記［Ａ－０３］のいずれかに記載の受光装置。
［Ａ－０５］複数のトランジスタ回路部は、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であり、
パルス整形回路及びロジック回路は、回路チップにおいて、互いに積層されて設けられている、
上記［Ａ－０４］に記載の受光装置。
［Ａ－０６］画素チップには、受光素子のアバランシェ増倍を抑制するクエンチ回路が設けられており、
クエンチ回路は、画素チップにおいて、受光素子に対して積層されて設けられている、上記［Ａ－０５］に記載の受光装置。
［Ａ－０７］複数のトランジスタ回路部は、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であり、
画素チップには、受光素子のアバランシェ増倍を抑制するクエンチ回路、及び、パルス整形回路が、受光素子に対して積層されて設けられており、
回路チップには、ロジック回路が設けられている、
上記［Ａ－０１］乃至上記［Ａ－０３］のいずれかに記載の受光装置。
［Ａ－０８］画素チップにおいて、受光素子と、クエンチ回路及びパルス整形回路とは、
抵抗素子を介して電気的に接続されている、
上記［Ａ－０７］に記載の受光装置。
［Ａ－０９］画素チップにおいて、抵抗素子は、コンタクト部を介してクエンチ回路及びパルス整形回路と電気的に接続されている、
上記［Ａ－０８］に記載の受光装置。
［Ａ－１０］画素チップと回路チップとの電気的接続部は、Ｃｕ電極を用いた直接接合の接合部から成る、
上記［Ａ－０１］乃至上記［Ａ－０９］のいずれかに記載の受光装置。
［Ａ－１１］回路チップは、積層された２つの半導体チップから成り、
２つの半導体チップの一方にパルス整形回路が形成されており、
２つの半導体チップの他方にロジック回路が形成されている、
上記［Ａ－０５］に記載の受光装置。
［Ａ－１２］２つの半導体チップは、Ｃｕ電極を用いた接合部を介して互いに電気的に接続されている、
上記［Ａ－１１］に記載の受光装置。
［Ａ－１３］画素チップには、受光素子と共に、クエンチ回路を含むアナログ回路部が画素単位で形成されており、
回路チップには、ロジック回路を含むデジタル回路部が形成されており、
画素チップ上の複数の画素を含むアナログ回路部に対して、回路チップ上の１つのデジタル回路部が共有されている、
上記［Ａ－０７］に記載の受光装置。
［Ａ－１４］受光素子を含む画素は、画素チップの配線層が形成された側を基板表面側とするとき、基板裏面側から照射される光を取り込む裏面照射型画素構造を有する、
上記［Ａ－０１］乃至上記［Ａ－１３］のいずれかに記載の受光装置。
≪Ｂ．測距装置≫
［Ｂ－０１］測距対象物に対して光を照射する光源部、及び、
光源部からの照射光に基づく、測距対象物からの反射光を受光する受光装置、
を具備し、
受光装置は、
画素チップ及び回路チップが積層されて成る積層型チップ構造を有し、
画素チップには、光子の受光に応じて信号を発生する受光素子が設けられており、
回路チップには、受光素子で発生される信号を読み出す読出し回路を構成する回路部が、画素チップと回路チップとの電気的接続部に対して、回路チップの基板面に垂直な方向に沿って配置されている、
測距装置。
［Ｂ－０２］受光素子は、ガイガーモードで動作するアバランシェフォトダイオードから成る、
上記［Ｂ－０１］に記載の測距装置。
［Ｂ－０３］受光素子は、単一光子アバランシェダイオードから成る、
上記［Ｂ－０２］に記載の測距装置。
［Ｂ－０４］読出し回路は、複数のトランジスタ回路部から成り、
複数のトランジスタ回路部は、回路チップにおいて、互いに積層されて設けられている、
上記［Ｂ－０１］乃至上記［Ｂ－０３］のいずれかに記載の測距装置。
［Ｂ－０５］複数のトランジスタ回路部は、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であり、
パルス整形回路及びロジック回路は、回路チップにおいて、互いに積層されて設けられている、
上記［Ｂ－０４］に記載の測距装置。
［Ｂ－０６］画素チップには、受光素子のアバランシェ増倍を抑制するクエンチ回路が設けられており、
クエンチ回路は、画素チップにおいて、受光素子に対して積層されて設けられている、
上記［Ｂ－０５］に記載の測距装置。
［Ｂ－０７］複数のトランジスタ回路部は、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であり、
画素チップには、受光素子のアバランシェ増倍を抑制するクエンチ回路、及び、パルス整形回路が、受光素子に対して積層されて設けられており、
回路チップには、ロジック回路が設けられている、
上記［Ｂ－０１］乃至上記［Ｂ－０３］のいずれかに記載の測距装置。
［Ｂ－０８］画素チップにおいて、受光素子と、クエンチ回路及びパルス整形回路とは、
抵抗素子を介して電気的に接続されている、
上記［Ｂ－０７］に記載の測距装置。
［Ｂ－０９］画素チップにおいて、抵抗素子は、コンタクト部を介してクエンチ回路及びパルス整形回路と電気的に接続されている、
上記［Ｂ－０８］に記載の測距装置。
［Ｂ－１０］画素チップと回路チップとの電気的接続部は、Ｃｕ電極を用いた直接接合の接合部から成る、
上記［Ｂ－０１］乃至上記［Ｂ－０９］のいずれかに記載の測距装置。
［Ｂ－１１］回路チップは、積層された２つの半導体チップから成り、
２つの半導体チップの一方にパルス整形回路が形成されており、
２つの半導体チップの他方にロジック回路が形成されている、
上記［Ｂ－０５］に記載の測距装置。
［Ｂ－１２］２つの半導体チップは、Ｃｕ電極を用いた接合部を介して互いに電気的に接続されている、
上記［Ｂ－１１］に記載の測距装置。
［Ｂ－１３］画素チップには、受光素子と共に、クエンチ回路を含むアナログ回路部が画素単位で形成されており、
回路チップには、ロジック回路を含むデジタル回路部が形成されており、
画素チップ上の複数の画素を含むアナログ回路部に対して、回路チップ上の１つのデジタル回路部が共有されている、
上記［Ｂ－０７］に記載の測距装置。
［Ｂ－１４］受光素子を含む画素は、画素チップの配線層が形成された側を基板表面側とするとき、基板裏面側から照射される光を取り込む裏面照射型画素構造を有する、
上記［Ｂ－０１］乃至上記［Ｂ－１３］のいずれかに記載の測距装置。
　本出願は、日本国特許庁において２０２０年１０月２７日に出願された日本特許出願番号２０２０－１７９６０８号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (15)

  1. 　画素チップ及び回路チップが積層されて成る積層型チップ構造を有し、
    　画素チップには、光子の受光に応じて信号を発生する受光素子が設けられており、
    　回路チップには、受光素子で発生される信号を読み出す読出し回路を構成するトランジスタ回路部が、画素チップと回路チップとの電気的接続部に対して、回路チップの基板面に垂直な方向に沿って配置されている、
    　受光装置。
  2. 　受光素子は、ガイガーモードで動作するアバランシェフォトダイオードから成る、
    　請求項１に記載の受光装置。
  3. 　受光素子は、単一光子アバランシェダイオードから成る、
    　請求項２に記載の受光装置。
  4. 　読出し回路は、複数のトランジスタ回路部から成り、
    　複数のトランジスタ回路部は、回路チップにおいて、互いに積層されて設けられている、
    　請求項１に記載の受光装置。
  5. 　複数のトランジスタ回路部は、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であり、
    　パルス整形回路及びロジック回路は、回路チップにおいて、互いに積層されて設けられている、
    　請求項４に記載の受光装置。
  6. 　画素チップには、受光素子のアバランシェ増倍を抑制するクエンチ回路が設けられており、
    　クエンチ回路は、画素チップにおいて、受光素子に対して積層されて設けられている、
    　請求項５に記載の受光装置。
  7. 　複数のトランジスタ回路部は、受光素子から出力されるパルス信号を整形するパルス整形回路、及び、パルス整形回路で整形されたパルス信号を処理するロジック回路であり、
    　画素チップには、受光素子のアバランシェ増倍を抑制するクエンチ回路、及び、パルス整形回路が、受光素子に対して積層されて設けられており、
    　回路チップには、ロジック回路が設けられている、
    　請求項１に記載の受光装置。
  8. 画素チップにおいて、受光素子と、クエンチ回路及びパルス整形回路とは、抵抗素子を介して電気的に接続されている、
    　請求項７に記載の受光装置。
  9. 　画素チップにおいて、抵抗素子は、コンタクト部を介してクエンチ回路及びパルス整形回路と電気的に接続されている、
    　請求項８に記載の受光装置。
  10. 　画素チップと回路チップとの電気的接続部は、Ｃｕ電極を用いた直接接合の接合部から成る、
    　請求項１に記載の受光装置。
  11. 　回路チップは、積層された２つの半導体チップから成り、
    　２つの半導体チップの一方にパルス整形回路が形成されており、
    　２つの半導体チップの他方にロジック回路が形成されている、
    　請求項５に記載の受光装置。
  12. 　２つの半導体チップは、Ｃｕ電極を用いた接合部を介して互いに電気的に接続されている、
    　請求項１１に記載の受光装置。
  13. 　画素チップには、受光素子と共に、クエンチ回路を含むアナログ回路部が画素単位で形成されており、
    　回路チップには、ロジック回路を含むデジタル回路部が形成されており、
    　画素チップ上の複数の画素を含むアナログ回路部に対して、回路チップ上の１つのデジタル回路部が共有されている、
    　請求項７に記載の受光装置。
  14. 　受光素子を含む画素は、画素チップの配線層が形成された側を基板表面側とするとき、基板裏面側から照射される光を取り込む裏面照射型画素構造を有する、
    　請求項１に記載の受光装置。
  15. 　測距対象物に対して光を照射する光源部、及び、
    　光源部からの照射光に基づく、測距対象物からの反射光を受光する受光装置、
    　を具備し、
    　受光装置は、
    　画素チップ及び回路チップが積層されて成る積層型チップ構造を有し、
    　画素チップには、光子の受光に応じて信号を発生する受光素子が設けられており、
    　回路チップには、受光素子で発生される信号を読み出す読出し回路を構成する回路部が、画素チップと回路チップとの電気的接続部に対して、回路チップの基板面に垂直な方向に沿って配置されている、
    　測距装置。
PCT/JP2021/033577 2020-10-27 2021-09-13 受光装置及び測距装置 Ceased WO2022091607A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022558902A JPWO2022091607A1 (ja) 2020-10-27 2021-09-13
DE112021005742.1T DE112021005742T5 (de) 2020-10-27 2021-09-13 Lichtempfangsvorrichtung und Abstandsmessvorrichtung
US18/044,827 US20230384431A1 (en) 2020-10-27 2021-09-13 Light receiving device and distance measuring apparatus
CN202180071971.3A CN116547820A (zh) 2020-10-27 2021-09-13 光接收装置和距离测量设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-179608 2020-10-27
JP2020179608 2020-10-27

Publications (1)

Publication Number Publication Date
WO2022091607A1 true WO2022091607A1 (ja) 2022-05-05

Family

ID=81382319

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/033577 Ceased WO2022091607A1 (ja) 2020-10-27 2021-09-13 受光装置及び測距装置

Country Status (6)

Country Link
US (1) US20230384431A1 (ja)
JP (1) JPWO2022091607A1 (ja)
CN (1) CN116547820A (ja)
DE (1) DE112021005742T5 (ja)
TW (1) TW202236695A (ja)
WO (1) WO2022091607A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024024515A1 (ja) * 2022-07-29 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 光検出素子および測距システム
WO2024084792A1 (ja) * 2022-10-17 2024-04-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置、測距装置、および、光検出装置の制御方法
WO2024150531A1 (ja) * 2023-01-13 2024-07-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2025016448A1 (en) * 2023-07-19 2025-01-23 Hesai Technology Co., Ltd. Chip modules and lidars
WO2025069258A1 (ja) * 2023-09-27 2025-04-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置および光検出装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240313022A1 (en) * 2021-01-06 2024-09-19 Sony Semiconductor Solutions Corporation Light receiving element and ranging system
JP2024004798A (ja) * 2022-06-29 2024-01-17 キヤノン株式会社 光電変換装置、光電変換システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005713A (ja) * 2015-06-12 2017-01-05 株式会社半導体エネルギー研究所 撮像装置、その動作方法および電子機器
WO2018186192A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2019087783A1 (ja) * 2017-10-31 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像システム
JP2019158806A (ja) * 2018-03-16 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 受光装置及び測距装置
WO2020203222A1 (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269787B2 (ja) 2019-04-26 2023-05-09 グンゼ株式会社 ポリプロピレン系延伸フィルムおよび包装用袋

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017005713A (ja) * 2015-06-12 2017-01-05 株式会社半導体エネルギー研究所 撮像装置、その動作方法および電子機器
WO2018186192A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2019087783A1 (ja) * 2017-10-31 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像システム
JP2019158806A (ja) * 2018-03-16 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 受光装置及び測距装置
WO2020203222A1 (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024024515A1 (ja) * 2022-07-29 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 光検出素子および測距システム
WO2024084792A1 (ja) * 2022-10-17 2024-04-25 ソニーセミコンダクタソリューションズ株式会社 光検出装置、測距装置、および、光検出装置の制御方法
WO2024150531A1 (ja) * 2023-01-13 2024-07-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2025016448A1 (en) * 2023-07-19 2025-01-23 Hesai Technology Co., Ltd. Chip modules and lidars
WO2025069258A1 (ja) * 2023-09-27 2025-04-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置および光検出装置

Also Published As

Publication number Publication date
CN116547820A (zh) 2023-08-04
JPWO2022091607A1 (ja) 2022-05-05
TW202236695A (zh) 2022-09-16
DE112021005742T5 (de) 2023-08-31
US20230384431A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US12474451B2 (en) Light reception device and distance measurement device
WO2022091607A1 (ja) 受光装置及び測距装置
JP7407734B2 (ja) 光検出装置及び光検出装置の制御方法、並びに、測距装置
US12247872B2 (en) Light receiving device and distance measuring device including resistor and transistors between light receiving element and readout circuit
JP2019158806A (ja) 受光装置及び測距装置
WO2020121736A1 (ja) 光検出装置及び測距装置
WO2021019939A1 (ja) 受光装置及び受光装置の制御方法、並びに、測距装置
JP2023066297A (ja) 光検出装置および測距システム
WO2023068210A1 (ja) 光検出装置、撮像装置および測距装置
US12429566B2 (en) Photodetector, driving method of photodetector, and distance measuring device
WO2021053958A1 (ja) 受光装置、並びに、測距装置及び測距装置の制御方法
WO2025234314A1 (ja) 光検出装置および測距装置
WO2023219045A1 (ja) 受光装置、制御方法、及び測距システム
WO2026083816A1 (ja) 光検出装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21885726

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18044827

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2022558902

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180071971.3

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 21885726

Country of ref document: EP

Kind code of ref document: A1