WO2022044257A1 - 電力変換用半導体装置の状態推定システム及び状態推定方法 - Google Patents

電力変換用半導体装置の状態推定システム及び状態推定方法 Download PDF

Info

Publication number
WO2022044257A1
WO2022044257A1 PCT/JP2020/032604 JP2020032604W WO2022044257A1 WO 2022044257 A1 WO2022044257 A1 WO 2022044257A1 JP 2020032604 W JP2020032604 W JP 2020032604W WO 2022044257 A1 WO2022044257 A1 WO 2022044257A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power conversion
semiconductor device
current
pair
Prior art date
Application number
PCT/JP2020/032604
Other languages
English (en)
French (fr)
Inventor
治之 山口
誠 椋木
昌彦 塚越
一郎 大村
正則 附田
理 管
和葉 渡辺
Original Assignee
東芝三菱電機産業システム株式会社
国立大学法人九州工業大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝三菱電機産業システム株式会社, 国立大学法人九州工業大学 filed Critical 東芝三菱電機産業システム株式会社
Priority to CN202080068099.2A priority Critical patent/CN114450597A/zh
Priority to PCT/JP2020/032604 priority patent/WO2022044257A1/ja
Priority to JP2021506014A priority patent/JP7019864B1/ja
Priority to US17/764,786 priority patent/US20220334152A1/en
Publication of WO2022044257A1 publication Critical patent/WO2022044257A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control

Definitions

  • An embodiment of the present invention relates to a state estimation system and a state estimation method for a semiconductor device for power conversion.
  • the power conversion device may be stopped. In order to prevent this, it is desired to be able to accurately detect the state related to the progress of deterioration of the power conversion semiconductor device.
  • An object of the present invention is to provide a state estimation system and a state estimation method for a power conversion semiconductor device that can analyze a state related to the progress of deterioration of the power conversion semiconductor device within a period of power conversion.
  • the state estimation system of the power conversion semiconductor device of the embodiment includes an analysis processing unit and an estimation processing unit.
  • the analysis processing unit detects when the pair of main terminals is forward-biased and when the pair of main terminals is reverse-biased in a power conversion semiconductor device having a pair of main terminals. Based on the first time history data of the voltage between the pair of main terminals and the second time history data of the detected values of both the forward current and the reverse current between the pair of main terminals. A point indicating the combination of the voltage detection value in the first time history data and the current detection value in the second time history data is projected onto the coordinate plane including the voltage axis and the current axis, and is projected on the coordinate plane. The distribution of the projected points is derived.
  • the estimation processing unit estimates the state of the power conversion semiconductor device based on the distribution of the projected points.
  • the block diagram of the analysis processing apparatus of 1st Embodiment. The figure for demonstrating an example of the detection value data table TBL of 1st Embodiment.
  • the block diagram of the voltage detection circuit of 1st Embodiment. The block diagram of the voltage detection circuit of the 1st modification.
  • the figure for demonstrating the state change of the voltage detection circuit of 1st Embodiment The figure for demonstrating the state change of the voltage detection circuit of 1st Embodiment.
  • 5A is a diagram for explaining the relationship between the voltage between the main terminals of the IGBT 61 of FIG.
  • the figure for demonstrating the detection result of the saturation characteristic of the IGBT of 1st Embodiment The figure for demonstrating the detection result of the saturation voltage and the saturation current of the IGBT corresponding to FIG. 6A.
  • the figure for demonstrating the detection result of the saturation voltage characteristic of the freewheeling diode of 1st Embodiment The figure for demonstrating the detection result of the saturation characteristic of the example which changed the structure of the bonding wire of the IGBT of 1st Embodiment.
  • FIG. 9 is a diagram for explaining the detection result of the temperature of the IGBT during the measurement of FIG. 9A.
  • the state transition diagram of the IGBT of the first embodiment The figure for demonstrating the relationship between the change of the state of the IGBT of 1st Embodiment and the occurrence frequency in the accidental failure.
  • FIG. 11A is a diagram for explaining a process of data collection by the state estimation system of FIG. 11A.
  • FIG. 12A is a diagram for explaining a process of data collection by the state estimation system of FIG. 12A.
  • a “power conversion semiconductor device” may include one or more solenoid valve devices, eg, one that includes one or both of controllable valve devices and non-controllable valve devices. May be.
  • An example of a semiconductor device for power conversion includes a controllable valve device and does not include a non-controllable valve device, and a non-controllable valve device and its pair of main terminals connected in antiparallel. Some include control valve devices. In this case, the non-controllable valve device may be separate from the controllable valve device or may be configured as a body diode.
  • a more specific example of a semiconductor device for power conversion includes one of an IGBT (Insulated Gate Bipolar Transistor) in which a freewheeling diode is connected in antiparallel and a MOSFET (metal-oxide-semiconductor field-effect transistor). It does not limit the application to MOSFETs in which freewheeling diodes are connected in antiparallel.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET metal-oxide-semiconductor field-effect transistor
  • in operation means the operating state in which the power conversion system is converting power.
  • the power conversion semiconductor device is controlled to repeat ON / OFF for a predetermined period within the online period.
  • FIG. 1A is a configuration diagram of a power conversion system 2 to which the state estimation system 1 of the semiconductor device for power conversion of the embodiment is applied.
  • the power conversion system 2 includes, for example, a transformer 3, a converter 4, a capacitor 5, an inverter 6, a DC voltage sensor 7, a current sensor 8, and a control unit 9.
  • the transformer 3 converts the voltage of the AC power (referred to as the power supply voltage) supplied from the AC power source G into a predetermined voltage.
  • An instrument transformer VT is provided on the primary side of the transformer 3, and the control unit 9 described later may use the input voltage feedback VAC for its control.
  • the converter 4 controls, for example, rectifies the AC power supplied from the AC power source G, and outputs a desired voltage (DC voltage) between the negative N and the positive P of the DC link connected to the output.
  • the converter 4 may be a diode converter (rectifier) that converts power without being controlled.
  • the capacitor 5 smoothes the voltage between the negative electrode N and the positive electrode P of the DC link.
  • the converter 4 and the capacitor 5 are examples of a DC power supply.
  • the inverter 6 converts the DC power supplied via the DC link into AC power by control and outputs it.
  • the converter 4 and the inverter 6 are each provided with a power conversion semiconductor device inside.
  • the motor M is the load of the power conversion system 2.
  • the electric motor M has three windings connected in a star type (Y type), and three-phase AC power is supplied from the inverter 6 and is driven accordingly.
  • the DC voltage sensor 7 detects, for example, the voltage applied to the DC link and outputs the corresponding DC voltage feedback VDC.
  • the current sensor 8 detects the phase current flowing through each phase of the multi-phase alternating current on the output side of the inverter 6, and outputs the corresponding current feedback.
  • the transformer CT is an example of the current sensor 8.
  • the current sensor 8 may be a Hall element.
  • the control unit 9 sends a gate pulse GP to the converter 4 based on, for example, a DC voltage feedback VDC, and controls the amount of power conversion by the converter 4.
  • the control unit 9 sends a gate pulse GP to the inverter 6 based on, for example, the speed reference SP_REF and the current feedback output from the current sensor 8, and controls the power conversion amount by the inverter 6.
  • the state estimation system 1 includes a data acquisition unit 1S and an analysis processing device 40.
  • the data acquisition unit 1S is provided in association with, for example, either or both of the converter 4 and the inverter 6.
  • the data acquisition unit 1S detects the state of the power conversion semiconductor device constituting the converter 4 and the inverter 6, respectively.
  • the analysis processing device 40 estimates the state related to the progress of deterioration of the power conversion semiconductor device based on the detection result by the data acquisition unit 1S.
  • FIG. 1B is a configuration diagram of an inverter 6 to which the data collection unit 1S of the embodiment is applied.
  • the inverter 6 includes, for example, a leg 6U, a leg 6V, and a leg 6W, and is configured as a three-phase full bridge type, and generates three-phase AC power by control.
  • Each leg of the leg 6U, the leg 6V, and the leg 6W includes a plurality of power conversion semiconductor devices.
  • a plurality of semiconductor devices for power conversion may be arranged in the same type.
  • the type of semiconductor device for power conversion does not matter.
  • the semiconductor device for power conversion may be, for example, a switching device such as an IGBT or MOSFET.
  • the IGBT 61 shown in FIG. 1B is provided with a freewheeling diode 62 connected in antiparallel between a pair of main terminals of the IGBT 61, and is formed so as to enable regenerative operation.
  • the U-phase winding of the motor M is connected to the output terminal of the leg 6U via the connection line LU.
  • the connection line LU is provided with a current sensor 8U.
  • the current sensor 8U detects the current flowing through the connection line LU and the U-phase winding of the motor M.
  • the V-phase winding of the motor M is connected to the output terminal of the leg 6V via the connection wire LV.
  • a current sensor 8V is provided on the connection line LV. The current sensor 8V detects the current flowing through the connection line LV and the V-phase winding of the motor M. Similarly, the W phase winding of the motor M is connected to the output terminal of the leg 6W via the connection line LW.
  • Each power conversion semiconductor device forming the inverter 6 is provided with an independently formed gate drive circuit unit 60.
  • a data acquisition unit 1S is provided in each of the gate drive circuit units 60.
  • FIG. 1C is a configuration diagram of the gate drive circuit unit 60 of the embodiment.
  • the gate drive circuit unit 60 includes a gate driver (GD, gate drive circuit) 63, a power supply 69, and a data acquisition unit 1S.
  • the gate driver 63 is an example of a gate drive circuit.
  • the input of the gate driver 63 is connected to the control unit 9 via, for example, an optical fiber, and the output of the gate driver 63 is connected to the gate terminal (control terminal) of the IGBT 61.
  • the gate driver 63 generates a gate signal for driving the IGBT 61 based on the gate pulse GP supplied from the control unit 9, and supplies this to the gate terminal of the IGBT 61 to switch the IGBT 61.
  • the power supply 69 generates DC power for functioning each part in the gate drive circuit unit 60 based on the power supplied from the outside of the gate drive circuit unit 60.
  • the DC power generated by the power supply 69 is supplied to the gate driver 63 and the data acquisition unit 1S.
  • the voltage of the DC power generated by the power source 69 may be appropriately determined depending on the configuration of the inverter 6.
  • the data acquisition unit 1S includes, for example, a voltage detection circuit 11 (the description in FIG. 1C is “Vce (sat), V F MONITOR”) and a current detection circuit 12 (the description in FIG. 1C is “Ic,”. IF MONITOR "), temperature detection circuit 13 (the description in FIG. 1C is” Tc MONITOR "), and SH circuit 14 (the description in FIG. 1C is" S / H (Sample and hold) ").
  • the AD conversion circuit 15 (the description in FIG. 1C is “ADC (ANALOG to DIGITAL CONVERTER)”), the controller 20 (the description in FIG. 1C is “CONTROLLER”), and the storage unit 30 (FIG. 1C). The description in is provided with “DATA STORAGE”).
  • the voltage detection circuit 11 detects the voltage between the main terminals of the IGBT 61 and outputs the detection result as an analog signal.
  • the voltage between the main terminals includes the saturation voltage Vce (sat) of the IGBT 61 and the forward voltage VF of the freewheeling diode 62 depending on the measurement conditions. Details of the voltage detection circuit 11 will be described later.
  • the current detection circuit 12 outputs the detection result of the collector current Ic of the IGBT 61 and the current IF of the freewheeling diode 62 as an analog signal based on the output value of the current sensor 8.
  • the temperature detection circuit 13 outputs the detection result of the temperature Tc based on the output value of the temperature sensor 13T as an analog signal.
  • the temperature sensor 13T is, for example, a thermistor, and is arranged so as to detect the temperature Tc of the IGBT 61 and the freewheeling diode 62.
  • the SH circuit 14 is an example of a sample hold circuit, and holds the value of the analog signal according to the timing of the control signal.
  • the SH circuit 14 includes a voltage value SH circuit 14V, a current value SH circuit 14I, and a temperature detection value SH circuit 14T.
  • the voltage value SH circuit 14V holds the output value of the voltage detection circuit 11.
  • the current value SH circuit 14I holds the output value of the current detection circuit 12.
  • the temperature detection value SH circuit 14T holds the output value of the temperature detection circuit 13.
  • the AD conversion circuit 15 is an example of an ADC (ANALOG to DIGITAL CONVERTER) circuit, converts an input analog signal into a digital signal having a predetermined resolution, and outputs the digital signal.
  • the AD conversion circuit 15 includes a voltage value ADC 15V, a current value ADC 15I, and a temperature detection value ADC 15T.
  • the AD conversion circuit 15 may include a plurality of independently configured conversion units for each analog signal input as described above.
  • the voltage value ADC 15V converts the output value of the voltage detection circuit 11 held by the voltage value SH circuit 14V.
  • the current value ADC 15I converts the output value of the current detection circuit 12 held by the current value SH circuit 14I.
  • the temperature detection value ADC 15T converts the output value of the temperature detection circuit 13 held by the temperature detection value SH circuit 14T.
  • the voltage detection circuit 11, the voltage value SH circuit 14V, and the voltage value ADC 15V are examples of the first data acquisition unit.
  • the voltage detection circuit 11, the voltage value SH circuit 14V, and the voltage value ADC 15V use the first time history data including the saturation voltage Vce (sat) of the IGBT 61 and the forward voltage VF of the freewheeling diode 62 as the voltage detection value. Is collected as the first time-series data indicating.
  • the current detection circuit 12, the current value SH circuit 14I, and the current value ADC 15I are examples of the second data acquisition unit.
  • the current detection circuit 12, the current value SH circuit 14I, and the current value ADC15I are the second time history based on the output value of the current sensor 8 (the current including the collector current Ic of the IGBT 61 and the current IF of the freewheeling diode 62).
  • the data is collected as the second time-series data indicating the detected value of the current.
  • each part constituting the SH circuit 14 and the AD conversion circuit 15 is illustrated as having a configuration separated from each other, it does not limit the integration of some configurations and may be appropriately selected. ..
  • the controller 20 includes an AD conversion control unit 21, a synchronization control unit 22, a data storage processing unit 23, and a communication processing unit 24.
  • the AD conversion control unit 21 controls the SH circuit 14 and the AD conversion circuit 15 at predetermined timings, and controls the saturation voltage Vce (sat) of the IGBT 61, the forward voltage VF of the freewheeling diode 62, and the collector current Ic of the IGBT 61.
  • the SH circuit 14 holds the current IF of the freewheeling diode 62 and the analog values of the temperatures Tc of the IGBT 61 and the freewheeling diode 62, respectively, and the AD conversion circuit 15 generates a digital value.
  • the synchronization control unit 22 generates a timing signal for ensuring the synchronization of conversion by the AD conversion control unit 21 and controls sampling by the SH circuit 14.
  • the data storage processing unit 23 collects the time history data of the digital values generated by the AD conversion circuit 15 and writes them in the storage unit 30 as time series data.
  • the communication processing unit 24 notifies various data written in the storage unit 30 in response to a request from the analysis processing device 40.
  • FIG. 2A is a block diagram of the analysis processing device 40 of the first embodiment.
  • the analysis processing device 40 includes, for example, a communication interface unit 41 (the description in FIG. 2A is a communication IF unit), a storage unit 43, a display 45, and an analysis processing unit 46.
  • the communication interface unit 41 communicates with an external device of the analysis processing device 40 under the control of the analysis processing unit 46 described later.
  • the communication interface unit 41 is communicably connected to the controller 20 and communicates with the controller 20 under the control of the analysis processing unit 46 described later.
  • the storage unit 43 is realized by, for example, an HDD (Hard Disk Drive), a flash memory, an EEPROM (Electrically Erasable Programmable Read Only Memory), a ROM (Read Only Memory), a RAM (Random Access Memory), or the like.
  • the storage unit 43 is provided with, for example, an area for storing the detection value data table TBL.
  • the display 45 includes a display device such as a liquid crystal display, and displays desired information on the display device under the control of the analysis processing unit 46 described later.
  • the analysis processing unit 46 analyzes the progress state of deterioration of the IGBT 61 by using the current detection value representing the current detected by the current sensor 8 and the voltage detection value representing the voltage detected by the voltage detection circuit 11.
  • the analysis processing unit 46 includes a voltage value acquisition unit 461, a current value acquisition unit 462, a temperature detection value acquisition unit 463, an analysis processing unit 465, an estimation processing unit 467, a display processing unit 468, and a communication processing unit 469.
  • Each of the voltage value acquisition unit 461, the current value acquisition unit 462, the temperature detection value acquisition unit 463, the analysis processing unit 465, the estimation processing unit 467, the display processing unit 468, and the communication processing unit 469 is, for example, a CPU (Central Processing Unit). ) And other hardware processors execute programs (software). In addition, some or all of these components are hardware (circuits) such as LSI (Large Scale Integration), ASIC (Application Specific Integrated Circuit), FPGA (Field-Programmable Gate Array), and GPU (Graphics Processing Unit). It may be realized by the part; including circuitry), or it may be realized by the cooperation of software and hardware.
  • LSI Large Scale Integration
  • ASIC Application Specific Integrated Circuit
  • FPGA Field-Programmable Gate Array
  • GPU Graphics Processing Unit
  • the voltage value acquisition unit 461 acquires a detection value (first time series data) representing the voltage between the main terminals of the IGBT 61 detected by the voltage detection circuit 11, and adds it to the voltage detection value data of the storage unit 43. Further, the voltage value acquisition unit 461 acquires detection values representing a predetermined number of voltage detection values stored in the voltage detection value data of the storage unit 43 and outputs them to the analysis processing unit 465. The voltage value acquisition unit 461 may acquire the voltage detection value from the voltage detection circuit 11 and read the voltage detection value from the voltage detection value data of the storage unit 43 in parallel.
  • the current value acquisition unit 462 acquires the current detection value (second time series data) representing the current detected by the current detection circuit 12, and adds it to the current detection value data of the storage unit 43. Further, the current value acquisition unit 462 acquires detection values representing a predetermined number of current detection values stored in the storage unit 43 and outputs them to the analysis processing unit 465. The current value acquisition unit 462 may acquire the current detection value from the current detection circuit 12 and read the current detection value from the storage unit 43 in parallel.
  • the temperature detection value acquisition unit 463 acquires a detection value (temperature detection value) representing the temperature of the IGBT 61 detected by the temperature detection circuit 13, and adds it to the temperature detection value data of the storage unit 43. Further, the detection values representing a predetermined number of temperature detection values stored in the temperature detection value data of the storage unit 43 are acquired and output to the estimation processing unit 467.
  • the temperature detection value acquisition unit 463 may acquire the voltage detection value from the voltage detection circuit 11 and read the voltage detection value from the voltage detection value data of the storage unit 43 in parallel.
  • FIG. 2B is a diagram for explaining an example of the detection value data table TBL of the first embodiment.
  • the detected value data table TBL includes items such as a time history identifier, voltage value data, current value data, and temperature detected value data. Using the data of the time history identifier as a key, voltage value data, current value data, temperature detection value data, etc. are associated with each other. The timing at which the voltage value data, the current value data, and the temperature detection value data are sampled does not have to be exactly the same, and a deviation in the time axis direction is allowed as long as they are synchronized with each other.
  • the voltage value acquisition unit 461, the current value acquisition unit 462, and the temperature detection value acquisition unit 463 are examples of the data acquisition unit.
  • the voltage value acquisition unit 461 acquires the first time-series data and associates the voltage value data corresponding to the time history identifier in the first time-series data with the time history identifier in the detection value data table TBL. to add.
  • the current value acquisition unit 462 acquires the second time series data and adds the current value data corresponding to the time history identifier in the second time series data to the detection value data table TBL in association with the time history identifier.
  • the temperature detection value acquisition unit 463 acquires the third time series data and adds the temperature detection value data corresponding to the time history identifier in the third time series data to the detection value data table TBL in association with the time history identifier. do.
  • the voltage value acquisition unit 461 and the current value acquisition unit 462 use at least the time history identifier as a key to obtain the voltage value data in the first time series data and the current in the second time series data. Can be combined with value data.
  • the time history identifier may be a series of numbers in addition to data indicating a specific time, as long as the time (timing) can be uniquely identified.
  • the time history identifier may be a combination of the identification information of the gate pulse and a series of numbers in the gate pulse.
  • the analysis processing unit 465 obtains the saturation voltage characteristic of the IGBT 61 by, for example, a predetermined process based on the data of the saturation voltage Vce (sat) of the IGBT 61 and the collector current Ic.
  • the analysis processing unit 465 obtains the saturation voltage characteristic of the freewheeling diode 62 by the same processing. The details will be described later.
  • the estimation processing unit 467 detects a change over time in the saturation voltage characteristic of the IGBT 61 obtained by analysis by the analysis processing unit 465, and indicates that deterioration is progressing when a change exceeding a predetermined value is detected. Output information.
  • the saturation voltage characteristic of the IGBT 61 changes the slope of the graph drawn on the VI coordinate plane as the deterioration progresses.
  • the reciprocal of the slope of the above graph is set as an index value indicating the deterioration status. This value can be calculated as the ratio of the change in voltage to the change in current.
  • the estimation processing unit 467 may use one threshold value and output information indicating an alarm or attention when an index value exceeding the threshold value is detected.
  • the estimation processing unit 467 may estimate the state related to the progress of deterioration of the freewheeling diode 62 by detecting the change over time in the conduction characteristics of the freewheeling diode 62 of the IGBT 61 based on the distribution of the projected points. good.
  • the display processing unit 468 displays the result of the estimation processing by the estimation processing unit 467 on the display 45.
  • the display processing unit 468 estimates that the deterioration of the IGBT 61 or the freewheeling diode 62 is progressing.
  • the display 45 may also indicate that deterioration is progressing.
  • the communication processing unit 469 communicates with the controller 20 via the communication interface unit 41 based on the control of the voltage value acquisition unit 461, the current value acquisition unit 462, and the temperature detection value acquisition unit 463.
  • the state estimation system 1 uses the above-mentioned IGBT 61 as an evaluation target, and detects the saturation voltage characteristic of the IGBT 61 based on the saturation voltage Vce (sat) of the IGBT 61 and the collector current Ic. The state estimation system 1 estimates the state (deteriorated state) based on the change in the saturation voltage characteristic of the IGBT 61 as the deterioration of the IGBT 61 progresses.
  • the state estimation system 1 detects the conduction characteristic of the freewheeling diode 62 based on the forward voltage V F of the freewheeling diode 62 and the forward current IF with the freewheeling diode 62 as an evaluation target.
  • the state estimation system 1 estimates the state (deteriorated state) based on the change in the conduction characteristic of the freewheeling diode 62 as the deterioration of the freewheeling diode 62 progresses.
  • the state estimation system 1 is not limited to individually evaluating the IGBT 61 and the freewheeling diode 62, and can evaluate the IGBT 61 and the freewheeling diode 62 using a shared measurement system.
  • the state estimation system 1 has the following elemental technologies. -"Detection technology” that detects the saturation voltage characteristics of the IGBT 61 during the operation of the power converter (converter 4 or inverter 6). -"Data acquisition technology” that logs the electrical characteristics of the IGBT 61 during operation of the power converter (converter 4 or inverter 6) continuously for a predetermined period of time. -"Analysis technology” to analyze the state related to the progress of deterioration of IGBT 61
  • the voltage detection circuit 11 and the current detection circuit 12 are used to detect the saturation voltage characteristic of the IGBT 61.
  • the voltage detection circuit 11 detects the voltage (saturation voltage) between the main terminals of the IGBT 61 in a state of being driven by PWM (Pulse Width Modulation) control.
  • the IGBT 61 When a gate signal corresponding to the PWM-controlled gate pulse GP (control pulse) is supplied to the gate of the IGBT 61, the IGBT 61 repeats ON / OFF.
  • the voltage detection circuit 11 detects the saturation voltage (Vce (sat)) of the IGBT 61, and the current detection circuit 12 detects the collector current Ic so as not to affect the PWM control in such an operating situation.
  • the temperature detection circuit 13 detects the temperature of the IGBT 61.
  • the temperature of the IGBT 61 may be the temperature of the case containing the IGBT 61, the temperature of the heat radiation fins, or the like. These are represented by the temperature of the IGBT 61.
  • FIG. 3A is a block diagram of the voltage detection circuit 11 of the embodiment.
  • the voltage detection circuit 11 includes a differential amplifier 111, an insulating diode 112, a bias circuit 113, and a clamp circuit 114.
  • the differential amplifier 111 is configured to differentially detect the potential difference between the emitter potential and the collector potential of the IGBT 61 (potential difference between the main terminals).
  • the differential amplifier 111 includes an operational amplifier OPA and resistors R1 to R4 forming peripheral circuits thereof.
  • OPA operational amplifier
  • resistors R1 to R4 forming peripheral circuits thereof.
  • DC power for driving is supplied to the power supply terminal of the operational amplifier OPA with a positive voltage (+ VP) and a negative voltage (-VP).
  • Each input of the differential amplifier 111 is connected to the emitter and collector (hereinafter referred to as a pair of main terminals) of the IGBT 61 via an insulating diode 112, respectively.
  • the insulating diode 112 includes the insulating diodes D1 and D2.
  • the insulating diodes D1 and D2 are examples of a pair of insulating diodes.
  • the cathode of the insulating diode D1 is connected to the collector of the IGBT 61 and its anode is connected to the non-inverting input of the operational amplifier OPA via the resistor R1.
  • the cathode of the insulating diode D2 is connected to the emitter of the IGBT 61, the anode of which is connected to the inverting input of the operational amplifier OPA via the resistor R2.
  • the insulating diode 112 has a dielectric strength characteristic of equal to or higher than the open circuit voltage Vce (open) of the IGBT 61 during operation.
  • the bias circuit 113 is configured to pass an equal amount of bias current to each of the above pair of main terminals via an insulating diode 112.
  • the bias circuit 113 includes, for example, a constant current source configured by a current mirror circuit.
  • the bias circuit 113 acts to conduct the insulating diode 112 by the potential of each of the main terminals of the IGBT 61.
  • the combination of the clamp circuits 114 and 115, the insulating diode 112, and the bias circuit 113 forms a diode switch.
  • the clamp circuits 114 and 115 limit the excessive voltage applied to each input of the differential amplifier 111 by the above combination.
  • the clamp circuit 114A shown in FIG. 3A comprises diodes DP and DN and uses a positive limiting voltage (+ V_clamp) and a negative limiting voltage (-V_clamp) to accommodate the non-inverting input terminal of the operational amplifier OPA.
  • Limit overvoltage The clamp circuit 115A includes diodes DP and DN and uses a positive limiting voltage (+ V_clamp) and a negative limiting voltage (-V_clamp) to limit the overvoltage at the inverting input terminal of the operational amplifier OPA.
  • the above-mentioned diodes DP and DN have anodes connected to each other and are connected to the input of the differential amplifier 111.
  • the cathode of the diode DP is connected to the pole of the positive limiting voltage (+ V_clamp).
  • the diode DN cathode is connected to the pole of the negative limiting voltage (-V_clamp).
  • the clamp circuits 114A and 115A are examples of the clamp circuits 114 and 115.
  • the clamp circuits 114A and 115A have, for example, a positive limiting voltage (+ V_clamp) that limits a voltage higher than the reference potential (potential of the pole GG) and a negative limiting voltage (-V_clamp) that limits a voltage lower than the reference potential.
  • the positive limiting voltage (+ V_clamp) that defines the upper limit is, for example, a voltage lower than the positive power supply voltage of the differential amplifier 111 and exceeds the measurement range of the saturation voltage (Vce (sat)) of the IGBT 61.
  • This relationship is shown in equation (2). For example, let the maximum value of the allowable input voltage of the operational amplifier OPA be a positive power supply voltage + VP.
  • the negative limiting voltage ( -V_clamp ) that defines the lower limit is, for example, a voltage higher than the negative power supply voltage of the differential amplifier 111 and exceeds the measurement range of the forward voltage (VF) of the freewheeling diode. Set. This relationship is shown in equation (3). For example, let the minimum value of the allowable input voltage of the operational amplifier OPA be the negative power supply voltage-VP.
  • FIG. 3B is a block diagram of the voltage detection circuit 11B of the first modification.
  • the clamp circuits 114B and 115B include Zener diodes ZD1 and ZD2, respectively.
  • the Zener diodes ZD1 and ZD2 are connected in series with their polarities opposite to each other.
  • the cathode of the Zener diode ZD1 is connected to the signal line on each input side of the differential amplifier 111, and the cathode of the Zener diode ZD2 is connected to the pole GG of the reference potential.
  • the anodes of the Zener diodes ZD1 and ZD2 are connected to each other and are connected to the input of the differential amplifier 111, respectively.
  • the clamp circuits 114B and 115B limit the voltage of each input of the differential amplifier 111 to the rated voltage of the Zener diodes ZD1 and ZD2 without using the voltage for clamping.
  • the voltage detection circuit 11B also operates in the same manner as the voltage detection circuit 11 described above. In the case of this modification, by providing the Zener diode ZD2 in the clamp circuit 115B, it is possible to measure a negative voltage, and a bidirectional withstand voltage power semiconductor can be a measurement target.
  • FIG. 3C is a configuration diagram of the voltage detection circuit 11C of the second modification.
  • the clamp circuits 114C and 115C include a Zener diode ZD1 and a diode DZ, respectively.
  • the Zener diode ZD1 and the diode DZ are connected in series with their polarities opposite to each other.
  • the cathode of the Zener diode ZD1 is connected to the signal line on each input side of the differential amplifier 111, and the cathode of the diode DZ is connected to the pole GG of the reference potential.
  • the anodes of the Zener diode ZD1 and the diode DZ are connected to each other and are connected to the input of the differential amplifier 111.
  • the clamp circuits 114C and 115C use the voltage of each input of the differential amplifier 111 as the rated voltage of the Zener diode ZD1 and the forward voltage of the die DZ without using the voltage for clamping as in the case of the above-mentioned clamp circuits 114B and 115B. Is limited to the sum of the voltages.
  • the voltage detection circuit 11C also operates in the same manner as the voltage detection circuit 11 described above. In the case of the voltage detection circuit 11C, the measurement range is limited to a positive voltage.
  • FIGS. 4A to 4C are diagrams for explaining a state change of the voltage detection circuit 11 of the embodiment.
  • the state shown in FIG. 4A indicates a state in which the IGBT 61 is blocked (Blocking State).
  • the state shown in FIG. 4B shows a state in which the saturation voltage Vce (sat) of the IGBT 61 can be detected.
  • the state shown in FIG. 4C indicates a state in which the forward voltage VF of the freewheeling diode 62 can be detected.
  • the IGBT 61 When the IGBT 61 is turned ON / OFF, the voltage of each main terminal of the IGBT 61 changes.
  • the IGBT 61 When the IGBT 61 is cut off as in the first state shown in FIG. 4A, a high voltage is applied between the main terminals of the voltage detection circuit 11.
  • the insulating diode 112 functions as a switch (diode switch) depending on the magnitude relationship with the bias voltage of the bias circuit 113.
  • a bias current I S1 flows through the clamp circuit 114B, the insulating diode D1 is reverse-biased and turned OFF, the insulating diode D2 is turned ON, and the bias current I S2 is applied to the insulating diode D2. It flows.
  • the differential amplifier 111 detects the voltage limited by the Zener diodes ZD1 and ZD2.
  • the differential amplifier 111 can detect the potential difference between the main terminals of the IGBT 61 as the saturation voltage Vce (sat) of the IGBT 61. Strictly speaking, a detection error corresponding to the forward voltage of the insulating diodes D1 and D2 occurs at each input of the differential amplifier 111, but this can be ignored in the analysis method shown below.
  • the voltage of each input of the differential amplifier 111 changes following the voltage of each terminal of the IGBT 61.
  • the third state shown in FIG. 4C shows the case where the freewheeling diode 62 is the measurement target.
  • the voltage detection circuit 11 of the embodiment can detect the forward voltage characteristic of the freewheeling diode 62 in addition to the saturation voltage (Vce (sat)) of the IGBT 61.
  • the collector potential may be lower than the emitter potential when the IGBT 61 is OFF.
  • a forward current IF flows through the freewheeling diode 62.
  • the detection of the forward voltage characteristic can be performed by the same method as the detection of the saturation voltage (Vce (sat)) of the IGBT 61.
  • the voltage detection circuit 11 (differential amplifier 111) has an output voltage with respect to the saturation voltage ( Vce (sat)) of the IGBT 61 and the forward voltage VF of the freewheeling diode 62 based on the differential voltage detected by the above method. Generate Vout.
  • the voltage V_PS between the main terminals of the IGBT 61 is converted into a value (Vout) converted by the equation (4) using the amplification factor GAIN of the voltage detection circuit 11.
  • Vout GAIN x V_PS (4)
  • the above voltage detection circuit 11 for each IGBT 61.
  • the power supply 69 in the gate drive circuit unit 60 may be shared.
  • the current detection circuit 12 may be provided at a position where the collector current I C of the IGBT 61 and the forward current I F of the freewheeling diode 62 can be detected by using the detection result of the current sensor 8.
  • This embodiment exemplifies an example in which the current detection circuit 12 is provided for each IGBT 61, but the present invention is not limited to this, and the current detection circuit 12 may be provided for each phase.
  • the temperature detection circuit 13 detects the temperature of the IGBT 61 using the temperature sensor 13T.
  • the temperature detection circuit 13 may be provided for each IGBT 61.
  • the data collection technology by the data collection unit 1S has the following features.
  • the data collection unit 1S samples the saturation voltage Vce (sat) of the IGBT 61 detected by the voltage detection circuit 11 and the collector current Ic detected by the current detection circuit 12, and collects and records them as time-series data.
  • the data acquisition unit 1S samples the forward voltage VF of the freewheeling diode 62 detected by the voltage detection circuit 11 and the forward current IF detected by the current detection circuit 12 and collects them as time-series data. Record.
  • the above sampling period by the data acquisition unit 1S is set sufficiently shorter than the pulse width of the gate pulse GP for controlling the IGBT 61.
  • Sampling by the data acquisition unit 1S is continuously performed over a predetermined period in which the gate pulse GP for the IGBT 61 is continuously supplied.
  • the above sampling may be synchronized with the gate pulse GP for the IGBT 61, but is not always required.
  • the voltage detection system circuit and the current detection system circuit may be independent circuits due to the withstand voltage and the like.
  • the voltage detection system circuit of the data acquisition unit 1S may be provided in the gate drive circuit unit 60, and the current detection system circuit may be provided on the control unit 9 side.
  • the state estimation system 1 makes, for example, each IGBT 61 of the inverter 6 (power conversion device) in operation an evaluation target.
  • the state estimation system 1 detects the saturation voltage characteristic of the IGBT 61 in the operating state based on the saturation voltage Vce (sat) of the IGBT 61 operating under operation and the collector current Ic.
  • FIG. 5A is a diagram for explaining the voltage between the main terminals of the IGBT 61 of the embodiment and the collector current Ic.
  • 5B and 5C are diagrams for explaining a procedure for deriving the saturation voltage characteristic by using the voltage between the main terminals of the IGBT 61 of FIG. 5A and the collector current Ic.
  • the data of the voltage between the main terminals of the IGBT 61 and the collector current Ic shown in FIG. 5A are used for deriving the saturation voltage characteristic.
  • this data may be recorded as time series data by the data collection unit 1S described above.
  • the state estimation system 1 uses the VI coordinate planes shown in FIGS. 5B and 5C.
  • the state estimation system 1 sets the voltage between the main terminals of the IGBT 61 and the value of the collector current Ic to V based on the data of the collector current Ic and the voltage between the main terminals of the IGBT 61, which is a set of data having a common sampling time. -Plot on the I coordinate plane.
  • the points plotted on the VI coordinate plane are discrete, but when multiple plots are interpolated, one substantially trapezoidal locus is drawn on the VI coordinate plane for each gate pulse (. FIG. 5B).
  • the state estimation system 1 repeats this and plots sampling data for a plurality of gate pulses in the same manner (FIG. 5C).
  • the IGBT 61 is saturated from the broken line obtained by interpolating the left leg (the leg closer to the current axis) of the trapezoid shown in FIG. 5C so as to connect them to each other.
  • a curve showing voltage characteristics can be obtained.
  • the state estimation system 1 detects this change from the saturation voltage characteristic curve detected during operation, detects that the failure rate is increasing, and replaces the IGBT 61 or the like before the failure occurs. Information is output. This makes it possible to reduce the occurrence of an event in which the power conversion device suddenly stops.
  • FIG. 5D is a diagram for explaining the relationship between the voltage between the main terminals of the IGBT 61 of FIG. 5A and the collector current Ic, and the relationship between the forward voltage V F and the forward current I F of the freewheeling diode 62.
  • the relationship between the voltage between the main terminals of the IGBT 61 and the collector current Ic and the relationship between the forward voltage V F and the forward current I F of the freewheeling diode 62 are shown on the VI coordinate plane shown in the square of FIG. 5D. ..
  • the detected voltage waveform is shown in the stretching direction of the current axis.
  • the detected current waveform is shown in the stretching direction of the voltage axis. At this time, the period during which the voltage waveform and the current waveform are detected are related to each other.
  • the period during which the inverter 6 is operated includes a period in which the gate pulse is given to the IGBT 61 and a period in which the gate pulse is not given to the IGBT 61.
  • an event occurs in which the main terminals of the IGBT 61 are reverse-biased.
  • the current flowing at this time flows through the freewheeling diode 62.
  • the state estimation system 1 applies the gate pulse shown in FIGS. 5A to 5C to the IGBT 61, and gives the gate pulse to the IGBT 61 for the same measurement as the period for measuring the relationship between the voltage between the main terminals and the collector current Ic. It will continue for a period of no time.
  • the state estimation system 1 can obtain the forward voltage characteristic of the freewheeling diode 62 in addition to the saturation voltage characteristic of the IGBT 61.
  • FIG. 6A is a diagram for explaining the detection result of the saturation characteristic of the IGBT 61 of the embodiment.
  • FIG. 6B is a diagram for explaining the detection result of the saturation voltage and the saturation current of the IGBT 61 corresponding to FIG. 6A.
  • the VI characteristic diagram is shown in FIG. 6A, the voltage (saturation voltage) between the main terminals of the IGBT 61 is assigned to the horizontal axis thereof, and the current (saturation current) is assigned to the vertical axis.
  • the solid line in FIG. 6A shows the result of measurement using a commercially available curve tracer, and the ⁇ (square) shows the detection result (detection value) detected by the method of this embodiment.
  • the timing chart in FIG. 6B shows the sampling results of the saturation voltage and saturation current of the IGBT 61.
  • the horizontal axis of the timing chart in FIG. 6 indicates the passage of time, the voltage value is assigned to the left vertical axis of the timing chart, and the current value is assigned to the right vertical axis.
  • ⁇ (square) indicates the saturation voltage detection result
  • ⁇ (triangle) indicates the saturation current detection result.
  • the saturation voltage and saturation current are sampled at the time when ⁇ and ⁇ are arranged. In this measurement system, each is sampled at a predetermined timing adjusted so as to maintain the simultaneity between the sampling timing of the saturation voltage and the sampling timing of the saturation current.
  • the measurement result in the state where the frequency of the PWM control is set to 1 kHz and the modulation factor is adjusted so that the duty ratio becomes 0.5 is shown. It is shown that the gate pulse GP is generated twice within the range of the time axis of this timing chart, and the IGBT 61 is turned on twice.
  • the last sampling within the period of the second gate pulse is identified by k.
  • the measurement point VIk in the above-mentioned VI characteristic diagram is associated with each other.
  • the saturation voltage and saturation current are discretized by sampling, and the measurement data is collected. Each detected value is associated with the time history (k) at the time of sampling.
  • FIG. 7 is a diagram for explaining the detection result of the saturation characteristic of the freewheeling diode 62 of the embodiment.
  • the VI characteristic diagram is shown in FIG. 7, and the forward voltage V F of the freewheeling diode 62 is assigned to the horizontal axis thereof, and the forward current I F is assigned to the vertical axis.
  • the dots in FIG. 7 indicate the detection results detected by the method of this embodiment.
  • FIG. 8 is a diagram for explaining the detection result of the saturation characteristic of the case where the configuration of the bonding wire of the IGBT 61 of the embodiment is changed.
  • the axis of the graph of FIG. 8 is the same as that of FIG. 6A described above.
  • FIG. 8 shows the saturation voltage characteristics of an example in which the number of bonding wires is changed to one, three, and five to simulate the disconnection of the bonding wires. It can be seen that the slope of the graph becomes gentler as the number of bonding wires decreases. This is because as the number of bonding wires decreases, the collector currents dispersed in each are concentrated, so that the voltage drop due to the resistance component of the bonding wires and their joints increases. With the method of this embodiment, it is possible to measure such a minute difference in voltage drop. Further, by utilizing this, it is possible to detect the progress of deterioration due to the occurrence of the above-mentioned disconnection failure of the bonding wire.
  • FIG. 9A is a diagram for explaining the distribution of the detection frequency of the points showing the saturation voltage characteristic of the IGBT 61 of the embodiment.
  • FIG. 9B is a diagram for explaining the detection result of the temperature of the IGBT 61 during the measurement of FIG. 9A.
  • the point where the histogram with high frequency shown in FIG. 9A has a high frequency corresponds to the point where the saturation voltage is detected frequently.
  • a curve with the same tendency as the above-mentioned VI characteristic diagram can be confirmed.
  • FIG. 9B the fluctuation range of the temperature of the IGBT 61 during measurement is confirmed, but since it is stable, the influence of the difference in temperature on the measurement result of the saturation voltage characteristic of the IGBT of FIG. 9A can be ignored.
  • FIG. 10A is a state transition diagram of the IGBT 61 of the embodiment.
  • FIG. 10B is a diagram for explaining the relationship between the change in the state of the IGBT 61 of the embodiment and the frequency of occurrence of accidental failures.
  • State 0 indicates that the IGBT 61 is in a functioning state and no event leading to an accidental failure has been detected.
  • State 1 indicates a state in which the IGBT 61 is functioning, but an event leading to an accidental failure has been detected.
  • State 2 indicates a failure state in which the IGBT 61 does not function. System maintenance is required to restore state 2 to state 0.
  • the transition from the state 0 to the state 2 occurs due to the accidental failure of the IGBT 61.
  • the transition from state 0 to state 2 itself could not be controlled, and the system was maintained and restored after the accidental failure occurred.
  • the index value indicating the state of the IGBT 61 tends to increase the rate of increase of the index value after a certain value.
  • the point where the accidental failure actually occurred is indicated by an "X".
  • preventive measures can be taken before the accidental failure occurs by replacing the target IGBT 61 before the occurrence rate of the accidental failure increases.
  • the above method may be applied to the determination process by the estimation process unit 467.
  • the estimation processing unit 467 determines by using the above-mentioned certain value as the threshold value TH.
  • the value of the threshold value TH may be a predetermined value associated with the temperature, or may be corrected according to the temperature.
  • the correction may be made by using an approximate expression using the temperature deviation from the reference temperature.
  • the analysis processing unit 465 makes the pair of main terminals of the IGBT 61 forward biased and the pair of main terminals reverse biased.
  • the point showing the set of the voltage detection value in the first time history data and the current detection value in the second time history data is defined as the VI coordinate plane (coordinate plane including the voltage axis and the current axis). ) Is projected onto the coordinate plane to derive the distribution of the projected points.
  • the estimation processing unit 467 estimates the state of the IGBT 61 based on the distribution of the projected points. Thereby, the state estimation system 1 can analyze the state related to the progress of deterioration of the power conversion semiconductor device within the period of power conversion.
  • the voltage detection circuit 11 sets the reference potential of the gate driver 63 (drive circuit) that supplies a control signal to the gate terminal of the IGBT 61 as a reference potential, and receives power from a DC power supply that supplies DC power to the gate driver 63. You may do it.
  • the second embodiment will be described by way of exemplifying the case of the power conversion system 1A that converts a relatively large amount of power. In the above case, it may be difficult to use the output signal of the current sensor 8 in the circuit provided on the IGBT 61 side by ensuring the withstand voltage. In this embodiment, the state estimation system 1A suitable for such a case will be described.
  • FIG. 11A is a configuration diagram of a power conversion system 2 to which the state estimation system 1A of the second embodiment is applied.
  • 11B is a diagram for explaining the data collection process by the state estimation system 1A of FIG. 11A.
  • the power conversion system 2 differs from the first embodiment in the following points.
  • the power conversion system 2 includes a control unit 9A instead of the control unit 9.
  • Each IGBT 61 forming the inverter 6 of the main circuit is provided with an independently formed gate drive circuit unit 60A instead of the gate drive circuit unit 60.
  • the gate drive circuit unit 60A is provided with a data collection unit 1V, which will be described later, in place of the data collection unit 1S of the gate drive circuit unit 60.
  • the state estimation system 1A is different from the above-mentioned state estimation system 1 mainly in the configuration related to the data acquisition technology. Hereinafter, this point will be mainly described.
  • the state estimation system 1A includes a data acquisition unit 1V, a control unit 9A, and an analysis processing device 40A.
  • the data acquisition unit 1V includes, for example, a voltage detection circuit 11, a voltage value SH circuit 14V, an AD conversion circuit 15V, an OE circuit 16, a controller 20V, and a storage unit 30V.
  • the data acquisition unit 1V does not include a current detection circuit 12, a temperature detection circuit 13, a current value SH circuit 14I and a temperature detection value SH circuit 14T, and AD conversion circuits 15I and 15T. ..
  • the current detection circuit 12, the temperature detection circuit 13, the current value SH circuit 14I and the temperature detection value SH circuit 14T, and the AD conversion circuits 15I and 15T are provided in the control unit 9A as described later.
  • the data acquisition unit 1V is configured to detect the voltage, and writes the voltage data to the storage unit 30V.
  • the OE circuit 16 is connected to, for example, a control unit 9A, which will be described later, via an optical fiber.
  • the OE circuit 16 receives the trigger signal TGAO supplied as an optical signal from the control unit 9A and generates the trigger signal AE of the electric signal.
  • the controller 20V includes a synchronization control unit 22VA instead of the synchronization control unit 22 of the controller 20.
  • the controller 20V (sub-control unit) generates a first timing for detecting the voltage by the synchronous control unit 22VA in order to convert the analog voltage value into the first time history data. The details will be described later.
  • the control unit 9A stores, for example, a current detection circuit 12, a temperature detection circuit 13, a current value SH circuit 14I, a temperature detection value SH circuit 14T, an AD conversion circuit 15I and 15T, an EO circuit 17, and a controller 20M.
  • a unit 30M is provided.
  • the controller 20M controls both the inverter 6 and the state estimation system 1A, for example.
  • the controller 20M includes an inverter control unit 26, an AD conversion control unit 21M, a synchronization control unit 22M, a data storage processing unit 23M, and a communication processing unit 24.
  • the inverter control unit 26 controls the inverter 6. Known methods may be applied to this control.
  • the AD conversion control unit 21M controls the current value SH circuit 14I, the temperature detection value SH circuit 14T, and the AD conversion circuits 15I and 15T.
  • the synchronization control unit 22M generates an S / H trigger signal AI for synchronizing current and temperature sampling, and supplies the current value SH circuit 14I and the temperature detection value SH circuit 14T. Further, the synchronization control unit 22M generates an S / H trigger signal AV of an electric signal for synchronizing voltage sampling and supplies it to the EO circuit 17.
  • the controller 20M uses these signals to synchronize the sampling timing of each signal. For example, the controller 20M (main control unit) generates a second timing for detecting the current in order to convert the analog current value into the second time history data.
  • the EO circuit 17 converts the S / H trigger signal AV of the electrical signal into an optical signal and outputs the trigger signal TGAO.
  • the OE circuit 16 converts the S / H trigger signal AV of the optical signal into the electric signal TGAE and supplies it to the synchronization control unit 22VA.
  • the synchronization control unit 22VA receives the trigger signal AE output from the OE circuit 16 and generates an S / H trigger signal AV for ensuring the synchronization of signal conversion.
  • the synchronization control unit 22VA sends the S / H trigger signal AV to the voltage value SH circuit 14V of the data acquisition unit 1V, and samples the saturation voltage Vce (sat) of the IGBT 61 by the voltage value SH circuit 14V.
  • the AD conversion circuit 15V converts the signal sampled by the voltage value SH circuit 14V into a digital signal.
  • the controller 20V collects a digital signal after being converted by the AD conversion circuit 15V, writes it to the storage unit 30V, and adds it.
  • the current detection circuit 12, the temperature detection circuit 13, the current value SH circuit 14I, the temperature detection value SH circuit 14T, and the AD conversion circuits 15I and 15T provided in the state estimation system 1 are the data of the state estimation system 1A. It is not provided in the collection unit 1V, but instead is provided in the control unit 9A, which will be described later.
  • the data storage processing unit 23M adds the current and temperature data converted by the AD conversion circuits 15I and 15T to the storage unit 30M.
  • the analysis processing device 40M collects data related to voltage from the data acquisition unit 1V, and collects data related to current and temperature from the control unit 9A.
  • the processing for each data may be the same as the processing of the analysis processing apparatus 40.
  • the state estimation system 1A after the inverter control unit 26 outputs the gate pulse GP, the data collection is repeated asynchronously to the gate pulse GP according to the time history.
  • (K-1) and (k) in FIG. 11B are examples of identification information indicating a time history.
  • the state estimation system 1A is asynchronous with the gate pulse GP, samples data at the timing generated by the synchronization control unit 22M, and collects the data.
  • the control unit 9A main control unit supplies the gate pulse GP (control pulse) and the trigger signal TGAO (synchronous trigger signal) to the main circuit side.
  • the voltage detection circuit 11 detects the voltage between the pair of main terminals of the IGBT 61 based on the supplied trigger signal TGAO, whereby the voltage detection circuit 11 and the current detection circuit 12 are combined with the main circuit side and the control unit 9A. Even when they are arranged separately on the side, it is possible to analyze the state related to the progress of deterioration of the IGBT 61 within the period of converting the power without being affected by such an arrangement.
  • the above-mentioned current detection circuit 12 is electrically configured to have the same potential as the control unit 9A (main control unit), and can be configured to output a signal having the reference potential of the control unit 9A as the reference potential. ..
  • a third embodiment will be described.
  • the example illustrated in this third embodiment is also applicable to a power conversion system that converts a relatively large amount of power, as in the second embodiment described above.
  • FIG. 12A is a configuration diagram of a power conversion system 2 to which the state estimation system 1B of the third embodiment is applied.
  • FIG. 12B is a diagram for explaining the data collection process by the state estimation system 1B of FIG. 12A.
  • control unit 9B main control unit
  • gate pulse GP control pulse
  • the power conversion system 2 of the present embodiment differs from the second embodiment in the following points.
  • the power conversion system 2 includes a control unit 9B instead of the control unit 9A.
  • Each IGBT 61 forming the inverter 6 is provided with an independently formed gate drive circuit unit 60B instead of the gate drive circuit unit 60A.
  • the gate drive circuit unit 60B is provided with a data acquisition unit 1VB, which will be described later, in place of the data acquisition unit 1V.
  • the state estimation system 1B is different from the above-mentioned state estimation system 1A mainly in the configuration related to the data acquisition technology. Hereinafter, this point will be mainly described.
  • the state estimation system 1B includes a data acquisition unit 1VB, a control unit 9B, and an analysis processing device 40A.
  • the data acquisition unit 1VB includes, for example, a voltage detection circuit 11, a voltage value SH circuit 14V, an AD conversion circuit 15V, a controller 20VB, and a storage unit 30V.
  • the controller 20VB includes a synchronization control unit 22VB instead of the synchronization control unit 22VA. The details will be described later.
  • the control unit 9B includes a controller 20MB in place of the controller 20MA of the control unit 9A.
  • the controller 20MB controls both the inverter 6 and the state estimation system 1B, for example.
  • the controller 20MB includes a synchronization control unit 22MB and a data storage processing unit 23MB in place of the synchronization control unit 22M and the data storage processing unit 23M of the controller 20MA.
  • the inverter control unit 26 outputs a gate pulse GP for controlling the inverter 6.
  • This gate pulse GP is used not only for controlling the inverter 6 but also for synchronizing the sampling of data in the state estimation system 1B.
  • the synchronization control unit 22MB generates an S / H trigger signal AI for synchronizing current and temperature sampling so as to synchronize with the gate pulse GP, and supplies the current value SH circuit 14I and the temperature detection value SH circuit 14T. ..
  • the timer is initialized at the rise of the gate pulse GP, and then the S / H trigger signal AI for sampling is generated at a predetermined interval in a predetermined period until the timing of the generation of the next gate pulse GP. You may.
  • the controller 20MB and the controller 20VB can synchronize the sampling timing of each signal by using the common gate pulse GP.
  • the synchronization control unit 22VB sends the S / H trigger signal AV to the voltage value SH circuit 14V of the data acquisition unit 1VB, and samples the saturation voltage Vce (sat) of the IGBT 61 by the voltage value SH circuit 14V.
  • the AD conversion circuit 15V converts the signal sampled by the voltage value SH circuit 14V into a digital signal.
  • the controller 20VB collects a digital signal after being converted by the AD conversion circuit 15V, writes it to the storage unit 30V, and adds it.
  • the analysis processing device 40M collects data related to voltage from the data acquisition unit 1VB, and collects data related to current and temperature from the control unit 9B.
  • the processing for each data may be the same as the processing of the analysis processing apparatus 40.
  • the control unit 9B (main control unit) supplies the gate pulse GP (control pulse) to the main circuit side.
  • the voltage detection circuit 11 may generate an S / H trigger signal AV based on the supplied gate pulse GP, and detect the voltage between the pair of main terminals of the IGBT 61 in synchronization with the S / H trigger signal AV.
  • the voltage detection circuit 11 and the current detection circuit 12 are separately arranged on the main circuit side and the control unit 9B side, they are not affected by such arrangement and within the period of power conversion. It is possible to analyze the state related to the progress of deterioration of the IGBT 61.
  • this third embodiment can also be applied to an existing power conversion system.
  • the state estimation system of the power conversion semiconductor device includes an analysis processing unit and an estimation processing unit.
  • the analysis processing unit is detected when the pair of main terminals is forward-biased and when the pair of main terminals is reverse-biased in a power conversion semiconductor device having a pair of main terminals.
  • a point indicating the combination of the voltage detection value in the first time history data and the current detection value in the second time history data is projected onto the coordinate plane including the voltage axis and the current axis, and is projected onto the coordinate plane.
  • the distribution of the projected points is derived.
  • the estimation processing unit estimates the state of the power conversion semiconductor device based on the distribution of the projected points. Thereby, the state estimation system can analyze the state related to the progress of deterioration of the power conversion semiconductor device within the period of power conversion.
  • the carrier frequency of PWM control may be fixed to a specific frequency or may be configured to fluctuate according to a predetermined rule. In the latter case, analysis processing and estimation processing for estimating the state of the deterioration of the IGBT 61 during the period when the carrier frequency is at a specific frequency or in association with the specific frequency are performed. May be good.
  • the control unit 9B switches the carrier frequency CARF of PWM control to a predetermined frequency CARF 0 to generate a gate pulse GP.
  • the synchronization control unit 22VB of the data acquisition unit 1VB reproduces the carrier frequency CARF of PWM control from the pulse train of the gate pulse GP, and when it detects that the frequency is the frequency CARF 0, it controls this to the control unit 9B.
  • the sampling of the voltage between the above pair of main terminals may be started by regarding it as a trigger signal from.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

実施形態の電力変換用半導体装置の状態推定システムは、解析処理部と、推定処理部とを備える。前記解析処理部は、１対の主端子を有する電力変換用半導体装置において前記１対の主端子間が順バイアスされるときと前記１対の主端子間が逆バイアスにされるときにそれぞれ検出された前記１対の主端子間の電圧の第１時刻歴データと、前記１対の主端子間の順方向電流と逆方向電流の双方の検出値の第２時刻歴データとに基づいて、前記第１時刻歴データにおける電圧の検出値と前記第２時刻歴データにおける電流の検出値との組みを示す点を電圧軸と電流軸とを含む座標平面上に射影して、前記座標平面上に前記射影された点の分布を導出する。推定処理部は、前記射影された点の分布に基づいて前記電力変換用半導体装置の状態を推定する。

Description

電力変換用半導体装置の状態推定システム及び状態推定方法
　本発明の実施形態は、電力変換用半導体装置の状態推定システム及び状態推定方法に関する。
　電力変換装置（電力変換システム）で用いられる電力変換用半導体装置（電子バルブデバイス）の劣化が進行して故障に至ると、その電力変換装置の停止を招くおそれがある。これを予防するために電力変換用半導体装置の劣化の進行に関わる状態を精度良く検出できることが望まれている。
　定期保守などのために電力変換装置を停止させている期間（オフライン期間）に電力変換用半導体装置の状態を検出する方法だけでは、電力変換装置が電力を変換する期間（オンライン期間）内に電力変換用半導体装置の劣化が進行していることを検出することが困難であった。
F. Stella, G. Pellegrino, E. Armando and D. Dapra, "On-line temperature estimation of SiC power MOSFET modules through on-state resistance mapping," 2017 IEEE Energy Conversion Congress and Exposition (ECCE), Cincinnati, OH, 2017, pp. 5907-5914.
　本発明の目的は、電力を変換する期間内の電力変換用半導体装置の劣化の進行に関わる状態を解析可能にする電力変換用半導体装置の状態推定システム及び状態推定方法を提供することである。
　実施形態の電力変換用半導体装置の状態推定システムは、解析処理部と、推定処理部とを備える。前記解析処理部は、１対の主端子を有する電力変換用半導体装置において前記１対の主端子間が順バイアスされるときと前記１対の主端子間が逆バイアスにされるときにそれぞれ検出された前記１対の主端子間の電圧の第１時刻歴データと、前記１対の主端子間の順方向電流と逆方向電流の双方の検出値の第２時刻歴データとに基づいて、前記第１時刻歴データにおける電圧の検出値と前記第２時刻歴データにおける電流の検出値との組みを示す点を電圧軸と電流軸とを含む座標平面上に射影して、前記座標平面上に前記射影された点の分布を導出する。推定処理部は、前記射影された点の分布に基づいて前記電力変換用半導体装置の状態を推定する。
第１の実施形態の電力変換用半導体装置の状態推定システムの適用対象である電力変換システムの構成図。 第１の実施形態のデータ収集ユニットの適用対象であるインバータの構成図。 第１の実施形態のゲート駆動回路ユニットの構成図。 第１の実施形態の解析処理装置の構成図。 第１の実施形態の検出値データテーブルＴＢＬの一例を説明するための図 第１の実施形態の電圧検出回路の構成図。 第１変形例の電圧検出回路の構成図。 第２変形例の電圧検出回路の構成図。 第１の実施形態の電圧検出回路の状態変化を説明するための図。 第１の実施形態の電圧検出回路の状態変化を説明するための図。 第１の実施形態の電圧検出回路の状態変化を説明するための図。 第１の実施形態実施形態のＩＧＢＴの主端子間の電圧とコレクタ電流Icについて説明するための図。 図５ＡのＩＧＢＴの主端子間の電圧とコレクタ電流Icを用いて飽和電圧特性を導出する手順を説明するための図。 図５ＡのＩＧＢＴの主端子間の電圧とコレクタ電流Icを用いて飽和電圧特性を導出する手順を説明するための図。 図５ＡのＩＧＢＴ６１の主端子間の電圧とコレクタ電流Icの関係と、還流ダイオード６２の順方向電圧VFと順方向電流IFの関係とを説明するための図。 第１の実施形態のＩＧＢＴの飽和特性の検出結果を説明するための図。 図６Ａに対応するＩＧＢＴの飽和電圧と飽和電流の検出結果を説明するための図。 第１の実施形態の還流ダイオードの飽和電圧特性の検出結果を説明するための図。 第１の実施形態のＩＧＢＴのボンディングワイヤの構成を変えた事例の飽和特性の検出結果を説明するための図。 第２の実施形態のＩＧＢＴの飽和電圧特性を示す点の検出頻度の分布を説明するための図。 図９Ａの測定中のＩＧＢＴの温度の検出結果を説明するための図。 第１の実施形態のＩＧＢＴの状態遷移図。 第１の実施形態のＩＧＢＴの状態の変化と、偶発故障に発生頻度の関係を説明するための図。 第２の実施形態の状態推定システムを適用した電力変換システムの構成図。 図１１Ａの状態推定システムによるデータ収集の処理を説明するための図。 第３の実施形態の状態推定システムを適用した電力変換システムの構成図。 図１２Ａの状態推定システムによるデータ収集の処理を説明するための図。
　以下、実施形態の電力変換用半導体装置の状態推定システム及び状態推定方法を、図面を参照して説明する。
　なお、以下の説明における「電力変換用半導体装置」は、電子バルブデバイスの一例である。例えば、「電力変換用半導体装置」は、１又は複数の電子バルブデバイスを含むものであってよく、例えば可制御バルブデバイスと非可制御バルブデバイスの何れか一方又は双方の電子バルブデバイスを含むものであってよい。電力変換用半導体装置の一例は、可制御バルブデバイスを含み、かつ、非可制御バルブデバイスを含まないものと、可制御バルブデバイスとその１対の主端子間に逆並列に接続された非可制御バルブデバイスとを含むものとがある。この場合、非可制御バルブデバイスは、可制御バルブデバイスと別体であってもよく、ボディダイオードとして構成されていてもよい。より具体的な一例の電力変換用半導体装置は、還流ダイオードが逆並列に接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）と、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）との何れかを含む。なお、還流ダイオードが逆並列に接続されたＭＯＳＦＥＴへの適用を制限するものではない。
　また、同一又は類似の機能を有する構成に同一の符号を付す。そして、それらの構成の重複する説明は省略する場合がある。なお、電気的に接続されることを、単に「接続される」ということがある。
　以下の説明において、「運用中」とは、電力変換システムに電力変換させている動作状態のことをいう。この動作状態にある場合、その電力変換用半導体装置は、オンライン期間内の所定の期間にわたってON/OFFを繰り返すように制御される。
　まず、実施形態の電力変換用半導体装置の状態推定システム１の適用対象である電力変換システム２から説明する。図１Ａは、実施形態の電力変換用半導体装置の状態推定システム１の適用対象である電力変換システム２の構成図である。
　電力変換システム２は、例えば、変圧器３と、コンバータ４と、コンデンサ５と、インバータ６と、ＤＣ電圧センサ７と、電流センサ８と、制御部９とを備える。
　変圧器３は、交流電源Ｇから供給される交流電力の電圧（電源電圧という。）を、所定の電圧に変換する。変圧器３の一次側に計器用変成器ＶＴが設けられていて、後述する制御部９は、入力電圧帰還VACをその制御に用いてもよい。
　コンバータ４は、例えば、制御により、交流電源Ｇから供給される交流電力を整流して、出力に接続される直流リンクの負極Ｎと正極Ｐの間に所望の電圧（直流電圧）を出力する。なお、コンバータ４は、制御によらずに電力変換するダイオードコンバータ（整流器）でもよい。コンデンサ５は、直流リンクの負極Ｎと正極Ｐの間の電圧を平滑する。コンバータ４とコンデンサ５は、直流電源の一例である。インバータ６は、直流リンクを介して供給される直流電力を、制御により交流電力に変換して出力する。上記のコンバータ４とインバータ６は、その内部に電力変換用半導体装置をそれぞれ備える。
　電動機Ｍは、電力変換システム２の負荷である。例えば、電動機Ｍは、スター型（Ｙ形）に結線された３つの巻線を有していて、インバータ６から３相交流電力が供給され、これに応じて駆動する。
　ＤＣ電圧センサ７は、例えば、直流リンクに掛かる電圧を検出して、これに対応する直流電圧帰還VDCを出力する。電流センサ８は、インバータ６の出力側の多相交流の各相に流れる相電流をそれぞれ検出して、これに対応する電流帰還を出力する。変成器ＣＴは、電流センサ８の一例である。電流センサ８は、ホール素子であってもよい。
　制御部９は、例えば直流電圧帰還VDCに基づいて、コンバータ４にゲートパルスGPを送り、コンバータ４による電力変換量を制御する。制御部９は、例えば速度基準SP_REFと、電流センサ８から出力される電流帰還などに基づいて、インバータ６にゲートパルスGPを送り、インバータ６による電力変換量を制御する。
　次に、状態推定システム１について説明する。
　状態推定システム１は、データ収集ユニット１Ｓと、解析処理装置４０とを備える。
　データ収集ユニット１Ｓは、例えば、コンバータ４とインバータ６の何れか又は両方に対応付けて設けられている。データ収集ユニット１Ｓは、コンバータ４とインバータ６をそれぞれ構成する電力変換用半導体装置の状態を検出する。
　解析処理装置４０は、データ収集ユニット１Ｓによる検出結果に基づいて電力変換用半導体装置の劣化の進行に関わる状態を推定する。
　なお、以下の説明では、代表して、インバータ６を形成する電力変換用半導体装置の状態を推定する事例を説明する。これに代わるコンバータ４の場合も同様である。
　図１Ｂは、実施形態のデータ収集ユニット１Ｓの適用対象であるインバータ６の構成図である。
　インバータ６は、例えばレグ６Ｕとレグ６Ｖとレグ６Ｗとを備え、３相フルブリッジ型で構成され、制御により３相交流電力を生成する。レグ６Ｕとレグ６Ｖとレグ６Ｗとの各レグは、それぞれ複数の電力変換用半導体装置を備える。複数の電力変換用半導体装置は、例えば、同じ種類のもので揃えるとよい。電力変換用半導体装置の種類は問わない。電力変換用半導体装置は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどのスイッチングデバイスであってよい。図１Ｂに示されたＩＧＢＴ６１には、ＩＧＢＴ６１の１対の主端子間に逆並列接続された還流ダイオード６２が設けられていて、回生運転を可能に形成されている。
　レグ６Ｕの出力端子には、接続線ＬＵを介して電動機ＭのＵ相巻線が接続される。接続線ＬＵには、電流センサ８Ｕが設けられている。電流センサ８Ｕは、接続線ＬＵと電動機ＭのＵ相巻線に流れる電流を検出する。
　レグ６Ｖの出力端子には、接続線ＬＶを介して電動機ＭのＶ相巻線が接続される。接続線ＬＶには、電流センサ８Ｖが設けられている。電流センサ８Ｖは、接続線ＬＶと電動機ＭのＶ相巻線に流れる電流を検出する。同様にレグ６Ｗの出力端子には、接続線ＬＷを介して電動機ＭのＷ相巻線が接続される。
　インバータ６を形成する各電力変換用半導体装置には、それぞれ独立に形成されたゲート駆動回路ユニット６０が設けられている。ゲート駆動回路ユニット６０のそれぞれに、データ収集ユニット１Ｓが設けられている。
　図１Ｃを参照して、ゲート駆動回路ユニット６０の一例について説明する。図１Ｃは、実施形態のゲート駆動回路ユニット６０の構成図である。
　ゲート駆動回路ユニット６０は、ゲートドライバ（ＧＤ、ゲートドライブ回路）６３と、電源６９と、データ収集ユニット１Ｓとを備える。
　ゲートドライバ６３は、ゲートドライブ回路の一例である。ゲートドライバ６３の入力は、例えば光ファイバなどを介して制御部９に接続され、ゲートドライバ６３の出力は、ＩＧＢＴ６１のゲート端子（制御端子）に接続されている。ゲートドライバ６３は、制御部９から供給されるゲートパルスGPに基づいて、ＩＧＢＴ６１を駆動するゲート信号を生成し、これをＩＧＢＴ６１のゲート端子に供給することで、ＩＧＢＴ６１をスイッチングさせる。
　電源６９は、ゲート駆動回路ユニット６０の外部から供給される電力に基づいて、ゲート駆動回路ユニット６０内の各部を機能させるための直流電力を生成する。電源６９が生成する直流電力は、ゲートドライバ６３と、データ収集ユニット１Ｓとに供給される。電源６９によって生成される直流電力の電圧は、インバータ６の構成により適宜決定してよい。
　データ収集ユニット１Ｓは、例えば、電圧検出回路１１（図１Ｃの中の記載は、「Vce(sat), VF MONITOR」）と、電流検出回路１２（図１Ｃの中の記載は、「Ic, IF MONITOR」）と、温度検出回路１３（図１Ｃの中の記載は、「Tc MONITOR」）と、ＳＨ回路１４（図１Ｃの中の記載は、「S/H(Sample and hold )」）と、ＡＤ変換回路１５（図１Ｃの中の記載は、「ＡＤＣ（ANALOG to DIGITAL CONVERTER）」）と、コントローラ２０（図１Ｃの中の記載は、「CONTROLLER」）と、記憶部３０（図１Ｃの中の記載は、「DATA STORAGE」)とを備える。
　電圧検出回路１１は、ＩＧＢＴ６１の主端子間の電圧を検出して、検出結果をアナログ信号で出力する。主端子間の電圧には、測定時の条件によって、ＩＧＢＴ６１の飽和電圧Vce(sat) と、還流ダイオード６２の順方向電圧VＦとが含まれる。電圧検出回路１１の詳細について後述する。
　電流検出回路１２は、電流センサ８の出力値に基づいて、ＩＧＢＴ６１のコレクタ電流Icと、還流ダイオード６２の電流IFとの検出結果をアナログ信号で出力する。
　温度検出回路１３は、温度センサ１３Ｔの出力値に基づいた温度Tcの検出結果をアナログ信号で出力する。温度センサ１３Ｔは、例えばサーミスタであり、ＩＧＢＴ６１と還流ダイオード６２の温度Tcを検出するように配置されている。
　ＳＨ回路１４は、サンプル・ホールド回路の一例であり、制御信号のタイミングに応じて、アナログ信号の値を保持する。例えば、ＳＨ回路１４は、電圧値ＳＨ回路１４Ｖと、電流値ＳＨ回路１４Ｉと、温度検出値ＳＨ回路１４Ｔとを備える。電圧値ＳＨ回路１４Ｖは、電圧検出回路１１の出力値を保持する。電流値ＳＨ回路１４Ｉは、電流検出回路１２の出力値を保持する。温度検出値ＳＨ回路１４Ｔは、温度検出回路１３の出力値を保持する。
　ＡＤ変換回路１５は、ＡＤＣ（ANALOG to DIGITAL CONVERTER）回路の一例であり、入力されるアナログ信号を、所定の分解能のデジタル信号に変換して、これを出力する。例えば、ＡＤ変換回路１５は、電圧値ＡＤＣ１５Ｖと、電流値ＡＤＣ１５Ｉと、温度検出値ＡＤＣ１５Ｔとを備える。ＡＤ変換回路１５は、上記のように入力されるアナログ信号ごとに、独立に構成された複数の変換部を備えるとよい。電圧値ＡＤＣ１５Ｖは、電圧値ＳＨ回路１４Ｖによって保持されている電圧検出回路１１の出力値を変換する。電流値ＡＤＣ１５Ｉは、電流値ＳＨ回路１４Ｉによって保持されている電流検出回路１２の出力値を変換する。温度検出値ＡＤＣ１５Ｔは、温度検出値ＳＨ回路１４Ｔによって保持されている温度検出回路１３の出力値を変換する。
　なお、電圧検出回路１１と、電圧値ＳＨ回路１４Ｖと、電圧値ＡＤＣ１５Ｖは、第１データ収集部の一例である。電圧検出回路１１と、電圧値ＳＨ回路１４Ｖと、電圧値ＡＤＣ１５Ｖは、ＩＧＢＴ６１の飽和電圧Vce(sat)と、還流ダイオード６２の順方向電圧VＦとを含む第１時刻歴データを電圧の検出値を示す第１時系列データとして収集する。電流検出回路１２と、電流値ＳＨ回路１４Ｉと、電流値ＡＤＣ１５Ｉは、第２データ収集部の一例である。電流検出回路１２と、電流値ＳＨ回路１４Ｉと、電流値ＡＤＣ１５Ｉは、電流センサ８の出力値（ＩＧＢＴ６１のコレクタ電流Icと、還流ダイオード６２の電流IFとを含む電流。）による第２時刻歴データを電流の検出値を示す第２時系列データとして収集する。
　なお、ＳＨ回路１４とＡＤ変換回路１５とを構成する各部について、互いに分離した構成を例示しているが、一部の構成を一体化することを制限するものではなく、適宜選択してもよい。
　コントローラ２０は、ＡＤ変換制御部２１と、同期制御部２２と、データ蓄積処理部２３と、通信処理部２４とを備える。
　ＡＤ変換制御部２１は、ＳＨ回路１４とＡＤ変換回路１５を所定のタイミングで制御して、ＩＧＢＴ６１の飽和電圧Vce(sat)と、還流ダイオード６２の順方向電圧VＦと、ＩＧＢＴ６１のコレクタ電流Icと、還流ダイオード６２の電流IFと、ＩＧＢＴ６１と還流ダイオード６２の温度Tcのアナログ値を、ＳＨ回路１４によってそれぞれ保持させて、ＡＤ変換回路１５によってデジタル値を生成させる。
　同期制御部２２は、ＡＤ変換制御部２１による変換の同期性を確保するためのタイミング信号を生成して、ＳＨ回路１４によるサンプリングを制御する。
　データ蓄積処理部２３は、ＡＤ変換回路１５によって生成されたデジタル値の時刻歴データを収集して、時系列データとして記憶部３０に書き込む。
　通信処理部２４は、記憶部３０に書き込まれた各種データを、解析処理装置４０からの要求に応じて通知する。
　図２Ａは、第１の実施形態の解析処理装置４０の構成図である。
　解析処理装置４０は、例えば、通信インタフェースユニット４１（図２Ａ中の記載は通信ＩＦユニット。）と、記憶部４３と、表示器４５と、解析処理ユニット４６とを備える。
　通信インタフェースユニット４１は、後述する解析処理ユニット４６の制御により解析処理装置４０の外部の装置と通信する。例えば、通信インタフェースユニット４１は、コントローラ２０に通信可能に接続され、後述する解析処理ユニット４６の制御によりコントローラ２０と通信する。
　記憶部４３は、例えば、ＨＤＤ（Hard Disk Drive）、フラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、ＲＯＭ（Read Only Memory）、又はＲＡＭ（Random Access Memory）等により実現される。記憶部４３には、例えば、検出値データテーブルＴＢＬを格納する領域が設けられている。
　表示器４５は、液晶表示器などの表示デバイスを含み、後述する解析処理ユニット４６の制御により所望の情報を表示デバイスに表示させる。
　解析処理ユニット４６は、電流センサ８が検出した電流を表す電流検出値と、電圧検出回路１１が検出した電圧を表す電圧検出値とを用いて、ＩＧＢＴ６１の劣化の進行状態を解析する。
　例えば、解析処理ユニット４６は、電圧値取得部４６１、電流値取得部４６２、温度検出値取得部４６３、解析処理部４６５、推定処理部４６７、表示処理部４６８及び通信処理部４６９を備える。
　電圧値取得部４６１、電流値取得部４６２、温度検出値取得部４６３、解析処理部４６５、推定処理部４６７、表示処理部４６８、及び通信処理部４６９のそれぞれは、例えば、ＣＰＵ（Central Processing Unit）などのハードウェアプロセッサがプログラム（ソフトウェア）を実行することにより実現される。また、これらの構成要素のうち一部又は全部は、ＬＳＩ（Large Scale Integration）やＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＧＰＵ（Graphics Processing Unit）などのハードウェア（回路部；circuitryを含む）によって実現されてもよいし、ソフトウェアとハードウェアの協働によって実現されてもよい。
　電圧値取得部４６１は、電圧検出回路１１によって検出されるＩＧＢＴ６１の主端子間の電圧を表す検出値（第１時系列データ）を取得し、記憶部４３の電圧検出値データに追加する。また、電圧値取得部４６１は、記憶部４３の電圧検出値データに格納されている所定の数の電圧検出値を表す検出値を取得して解析処理部４６５に出力する。なお、電圧値取得部４６１は、電圧検出回路１１からの電圧検出値の取得と、記憶部４３の電圧検出値データからの電圧検出値の読み出しとを並列に行ってもよい。
　電流値取得部４６２は、電流検出回路１２によって検出された電流を表す電流検出値（第２時系列データ）を取得し、記憶部４３の電流検出値データに追加する。また、電流値取得部４６２は、記憶部４３に格納されている所定の数の電流検出値を表す検出値を取得して解析処理部４６５に出力する。なお、電流値取得部４６２は、電流検出回路１２からの電流検出値の取得と、記憶部４３からの電流検出値の読み出しとを並列に行ってもよい。
　温度検出値取得部４６３は、温度検出回路１３によって検出されるＩＧＢＴ６１の温度を表す検出値（温度検出値）を取得し、記憶部４３の温度検出値データに追加する。また、記憶部４３の温度検出値データに格納されている所定の数の温度検出値を表す検出値を取得して推定処理部４６７に出力する。なお、温度検出値取得部４６３は、電圧検出回路１１からの電圧検出値の取得と、記憶部４３の電圧検出値データからの電圧検出値の読み出しとを並列に行ってもよい。
　図２Ｂは、第１の実施形態の検出値データテーブルＴＢＬの一例を説明するための図である。
　検出値データテーブルＴＢＬは、時刻歴識別子、電圧値データ、電流値データ、温度検出値データ等の項目を含む。時刻歴識別子のデータをキーにして、電圧値データ、電流値データ、温度検出値データ等が関連付けられている。電圧値データ、電流値データ、温度検出値データがサンプリングされるタイミングは、完全に一致していなくてもよく、互いの同期がとれている範囲で時間軸方向の偏差は許容される。
　上記の電圧値取得部４６１、電流値取得部４６２、及び温度検出値取得部４６３は、データ取得部の一例である。例えば、電圧値取得部４６１は、第１時系列データを取得して、第１時系列データのうちの時刻歴識別子に対応する電圧値データを、時刻歴識別子に関連付けて検出値データテーブルＴＢＬに追加する。電流値取得部４６２は、第２時系列データを取得して、第２時系列データのうちの時刻歴識別子に対応する電流値データを時刻歴識別子に関連付けて検出値データテーブルＴＢＬに追加する。温度検出値取得部４６３は、第３時系列データを取得して、第３時系列データのうちの時刻歴識別子に対応する温度検出値データを時刻歴識別子に関連付けて検出値データテーブルＴＢＬに追加する。上記の処理により、上記の電圧値取得部４６１と電流値取得部４６２は、少なくとも時刻歴識別子をキーにして、第１時系列データのうちの電圧値データと第２時系列データのうちの電流値データとを組み合わせることができる。
　なお、時刻歴識別子は、時刻（タイミング）を一意に識別可能であればよく、具体的な時刻を示すデータのほか、一連の番号でもよい。これに代えて、時刻歴識別子を、ゲートパルスの識別情報と、そのゲートパルス内の一連の番号との組み合わせにしてもよい。
　図２Ａに戻り説明を続ける。
　解析処理部４６５は、例えば、ＩＧＢＴ６１の飽和電圧Vce(sat)と、コレクタ電流Icのデータに基づいた所定の処理によって、ＩＧＢＴ６１の飽和電圧特性を得る。解析処理部４６５は、同様の処理によって還流ダイオード６２の飽和電圧特性を得る。この詳細について後述する。
　推定処理部４６７は、解析処理部４６５による解析によって得られたＩＧＢＴ６１の飽和電圧特性の経時的変化を検出して、所定値を超える変化が検出された場合に劣化が進行していることを示す情報を出力する。例えば、ＩＧＢＴ６１の飽和電圧特性は、劣化が進行すると、Ｖ－Ｉ座標平面に描いたグラフの傾きが変化する。例えば、上記のグラフの傾きの逆数を、劣化状況を示す指標値に定める。この値は、電流の変化分に対する電圧の変化分の比として算出できる。なお、推定処理部４６７は、１つの閾値を用いて、これを超える指標値が検出された場合には、警報又は注意を示す情報を出力するとよい。なお、推定処理部４６７は、射影された点の分布に基づいてＩＧＢＴ６１の還流ダイオード６２の導通特性の経時的変化を検出することで、還流ダイオード６２の劣化の進行に関わる状態を推定してもよい。
　表示処理部４６８は、推定処理部４６７による推定処理の結果を表示器４５に表示させる。表示処理部４６８は、推定処理部４６７による推定処理の結果に、劣化が進行したＩＧＢＴ６１又は還流ダイオード６２があると推定された場合には、劣化が進行していると推定されたＩＧＢＴ６１又は還流ダイオード６２について、劣化が進行していることを併せて表示器４５に表示させてもよい。
　通信処理部４６９は、電圧値取得部４６１、電流値取得部４６２、及び温度検出値取得部４６３の制御に基づいて、通信インタフェースユニット４１を介してコントローラ２０と通信する。
　次に、本実施形態に係る電力変換用半導体装置の状態推定システム１の基本原理について説明する。
（基本的原理）
　状態推定システム１は、上記のＩＧＢＴ６１を評価対象にして、ＩＧＢＴ６１の飽和電圧Vce(sat)と、コレクタ電流Icとに基づいて、ＩＧＢＴ６１の飽和電圧特性を検出する。状態推定システム１は、ＩＧＢＴ６１の劣化の進行に伴ってＩＧＢＴ６１の飽和電圧特性が変化することに基づいて、その状態（劣化状態）を推定する。
　また、状態推定システム１は、上記の還流ダイオード６２を評価対象にして、還流ダイオード６２の順方向電圧VFと、順方向電流IFとに基づいて、還流ダイオード６２の導通特性を検出する。状態推定システム１は、還流ダイオード６２の劣化の進行に伴って還流ダイオード６２の導通特性が変化することに基づいて、その状態（劣化状態）を推定する。なお、状態推定システム１は、ＩＧＢＴ６１と還流ダイオード６２とを個別に評価対象にすることに限られず、共有の測定系を用いてＩＧＢＴ６１と還流ダイオード６２とを評価することができる。
　以下の説明では、説明を簡略化するため、ＩＧＢＴ６１を評価対象にした事例を用いて説明する。還流ダイオード６２を評価対象にする場合もＩＧＢＴ６１の場合と同様である。
　状態推定システム１は、以下の要素技術を有する。
－　ＩＧＢＴ６１の飽和電圧特性を、電力変換装置（コンバータ４又はインバータ６）の運用中に検出する「検出技術」
－　電力変換装置（コンバータ４又はインバータ６）の運用中のＩＧＢＴ６１の電気的特性を所定期間続けてロギングする「データ収集技術」
－　ＩＧＢＴ６１の劣化の進行に関わる状態を解析する「解析技術」
　以下、これらについて順に説明する。
（検出技術）
　ＩＧＢＴ６１の飽和電圧特性の検出に、電圧検出回路１１と電流検出回路１２を利用する。
　電圧検出回路１１は、ＰＷＭ（Pulse Width Modulation）制御によって駆動されている状況のＩＧＢＴ６１の主端子間の電圧（飽和電圧）を検出する。
　ＰＷＭ制御のゲートパルスGP（制御パルス）に対応するゲート信号がＩＧＢＴ６１のゲートに供給されると、これによりＩＧＢＴ６１がON/OFFを繰り返す。このような運用中の状況の中でそのＰＷＭ制御に影響しないように、電圧検出回路１１がＩＧＢＴ６１の飽和電圧（Vce(sat)）を検出し、電流検出回路１２がコレクタ電流Icを検出する。
　これに合わせて、温度検出回路１３は、ＩＧＢＴ６１の温度を検出する。ＩＧＢＴ６１の温度とは、ＩＧＢＴ６１を内蔵するケースの温度、放熱フィンの温度などであってよい。これらを代表して、ＩＧＢＴ６１の温度という。
　図３Ａを参照して、電圧検出回路１１の構成について説明する。図３Ａは、実施形態の電圧検出回路１１の構成図である。
　電圧検出回路１１は、差動アンプ１１１と、絶縁用ダイオード１１２と、バイアス回路１１３と、クランプ回路１１４とを備える。
　差動アンプ１１１は、ＩＧＢＴ６１のエミッタ電位とコレクタ電位の電位差（主端子間の電位差）を差動で検出するように構成される。
　例えば、差動アンプ１１１は、演算増幅器ＯＰＡと、その周辺回路を形成する抵抗Ｒ１からＲ４を備える。抵抗Ｒ１からＲ４を所定の値に決定することにより、式（１）に規定される増幅率GAINを得ることができる。
GAIN = （R3）/（R1）　　　（１）
ただし、(R1) = (R2), かつ（R3) = (R4)であること。
　なお、演算増幅器ＯＰＡの電源端子には、正の電圧（＋ＶＰ）と負の電圧（－ＶＰ）で駆動用の直流電力が供給される。
　差動アンプ１１１の各入力は、絶縁用ダイオード１１２をそれぞれ介してＩＧＢＴ６１のエミッタとコレクタ（以下、１対の主端子と呼ぶ。）にそれぞれ接続されている。
　絶縁用ダイオード１１２は、絶縁用ダイオードＤ１とＤ２を含む。絶縁用ダイオードＤ１とＤ２は、１対の絶縁用ダイオードの一例である。例えば、絶縁用ダイオードＤ１のカソードがＩＧＢＴ６１のコレクタに接続され、そのアノードが抵抗Ｒ１を介して演算増幅器ＯＰＡの非反転入力に接続されている。絶縁用ダイオードＤ２のカソードがＩＧＢＴ６１のエミッタに接続され、そのアノードが抵抗Ｒ２を介して演算増幅器ＯＰＡの反転入力に接続されている。以下の説明で、絶縁用ダイオードＤ１とＤ２を区別することなく説明する場合には、単に絶縁用ダイオード１１２と呼ぶ。絶縁用ダイオード１１２は、運用中におけるＩＧＢＴ６１の開放電圧Vce（open）以上の絶縁耐圧特性を有する。
　バイアス回路１１３は、上記の１対の主端子のそれぞれに、絶縁用ダイオード１１２を介して、等量のバイアス電流をそれぞれ流すように構成されている。バイアス回路１１３は、例えば、カレントミラー回路で構成された定電流源を含む。バイアス回路１１３は、ＩＧＢＴ６１の主端子のそれぞれの電位によって、絶縁用ダイオード１１２をそれぞれ導通させるように作用する。
　クランプ回路１１４と１１５と、絶縁用ダイオード１１２と、バイアス回路１１３の組み合わせは、ダイオードスイッチを形成する。クランプ回路１１４と１１５は、上記の組み合わせにより、差動アンプ１１１の各入力に過大な電圧が掛かることを制限する。
　例えば、図３Ａに示すクランプ回路１１４Ａは、ダイオードＤＰとＤＮを備え、正の制限電圧（+V_clamp）と、負の制限電圧（-V_clamp）とを用いて、演算増幅器ＯＰＡの非反転入力端子の過電圧を制限する。クランプ回路１１５Ａは、ダイオードＤＰとＤＮを備え、正の制限電圧（+V_clamp）と、負の制限電圧（-V_clamp）とを用いて、演算増幅器ＯＰＡの反転入力端子の過電圧を制限する。例えば、上記のダイオードＤＰとＤＮは、アノードがそれぞれ接続されていて、差動アンプ１１１の入力に接続されている。ダイオードＤＰのカソードは、正の制限電圧（+V_clamp）の極に接続される。ダイオードＤＮカソードは、負の制限電圧（-V_clamp）の極に接続される。クランプ回路１１４Ａと１１５Ａは、クランプ回路１１４と１１５の一例である。
　クランプ回路１１４Ａと１１５Ａは、例えば、基準電位（極ＧＧの電位）よりも高い電圧を制限する正の制限電圧（+V_clamp）と、基準電位よりも低い電圧を制限する負の制限電圧（-V_clamp）とによって、負の制限電圧（-V_clamp）から正の制限電圧（+V_clamp）までの範囲を超える過大な電圧を制限する。上限を規定する正の制限電圧（+V_clamp）は、例えば、差動アンプ１１１の正の電源電圧よりも低い電圧であって、ＩＧＢＴ６１の飽和電圧（Vce(sat)）の測定レンジを超えるように設定される。この関係を式（２）に示す。例えば、演算増幅器ＯＰＡの許容入力電圧の最大値を正の電源電圧+VPとする。
　V_UL ＜ +V_clamp ＜+VP　　　（２）
　下限を規定する負の制限電圧（-V_clamp）は、例えば、差動アンプ１１１の負の電源電圧よりも高い電圧であって、還流ダイオードの順方向電圧（VF）の測定レンジを超えるように設定される。この関係を式（３）に示す。例えば、演算増幅器ＯＰＡの許容入力電圧の最小値を負の電源電圧-VPとする。
　V_LL ＞ -V_clamp ＞ -VP　　　（３）
　上記のように、演算増幅器ＯＰＡの許容入力電圧に対して、ノイズマージンを持たせたクランプ電圧にすることにより、サージ性ノイズの混入による演算増幅器ＯＰＡが故障することを低減させることができる。
　図３Ｂと図３Ｃとを参照して、クランプ回路の構成が異なる変形例について説明する。図３Ｂと図３Ｃとに示すクランプ回路は、クランプ用の電圧を供給する電源を必要としないため、回路を簡素化することができる。図３Ｂは、第１変形例の電圧検出回路１１Ｂの構成図である。
　クランプ回路１１４Ｂと１１５Ｂは、それぞれツェナーダイオードＺＤ１とＺＤ２とを備える。ツェナーダイオードＺＤ１とＺＤ２は、互いに極性を逆向きにして直列に接続されている。ツェナーダイオードＺＤ１のカソードが、差動アンプ１１１の各入力側の信号線に接続され、ツェナーダイオードＺＤ２のカソードが基準電位の極ＧＧに接続される。ツェナーダイオードＺＤ１とＺＤ２のアノード同士が互いに接続されていて、差動アンプ１１１の入力にそれぞれ接続されている。
　クランプ回路１１４Ｂと１１５Ｂは、クランプ用の電圧を用いることなく、差動アンプ１１１の各入力の電圧をツェナーダイオードＺＤ１とＺＤ２の定格電圧までに制限する。このように、電圧検出回路１１Ｂの場合も、前述の電圧検出回路１１と同様に作用する。なお、本変形例の場合、クランプ回路１１５Ｂに、ツェナーダイオードＺＤ２を設けたことにより、負の電圧の測定が可能になり、双方向耐圧パワー半導体を計測対象にすることができる。
　図３Ｃは、第２変形例の電圧検出回路１１Ｃの構成図である。
　クランプ回路１１４Ｃと１１５Ｃは、それぞれツェナーダイオードＺＤ１とダイオードＤＺとを備える。ツェナーダイオードＺＤ１とダイオードＤＺは、互いに極性を逆向きにして直列に接続されている。ツェナーダイオードＺＤ１のカソードが、差動アンプ１１１の各入力側の信号線に接続され、ダイオードＤＺのカソードが基準電位の極ＧＧに接続される。ツェナーダイオードＺＤ１とダイオードＤＺのアノード同士が互いに接続されていて、差動アンプ１１１の入力に接続されている。
　クランプ回路１１４Ｃと１１５Ｃは、前述のクランプ回路１１４Ｂと１１５Ｂと同様にクランプ用の電圧を用いることなく、差動アンプ１１１の各入力の電圧をツェナーダイオードＺＤ１の定格電圧とダイードＤＺの順方向電圧とを加算した電圧までに制限する。このように、電圧検出回路１１Ｃの場合も、前述の電圧検出回路１１と同様に作用する。なお、電圧検出回路１１Ｃの場合、測定範囲が正の電圧に制限される。
　次に、図４Ａから図４Ｃを参照して、電圧検出回路１１の状態変化について説明する。
　図４Ａから図４Ｃは、実施形態の電圧検出回路１１の状態変化を説明するための図である。なお、説明を簡素化するため、図３Ｂのクランプ回路を用いて説明するが、図３Ａのクランプ回路を用いる場合も同様である。図４Ａに示す状態は、ＩＧＢＴ６１を遮断した状態（Blocking State）を示す。図４Ｂに示す状態は、ＩＧＢＴ６１の飽和電圧Vce(sat)を検出可能な状態を示す。図４Ｃに示す状態は、還流ダイオード６２の順方向電圧VＦを検出可能な状態を示す。
　ＩＧＢＴ６１をON/OFFさせると、ＩＧＢＴ６１の各主端子の電圧が変化する。
　図４Ａに示す第１の状態のように、ＩＧＢＴ６１を遮断すると、電圧検出回路１１の主端子間に高電圧が印可される。その結果、バイアス回路１１３によるバイアス電圧との大小関係により絶縁用ダイオード１１２がスイッチ（ダイオードスイッチ）として機能する。例えば、クランプ回路１１４Ｂにバイアス電流IS１が流れて絶縁用ダイオードＤ１が逆バイアスされてOFF状態になり、絶縁用ダイオードＤ２がON（オン）状態になって絶縁用ダイオードＤ２にバイアス電流IS2が流れる。この状態にあるとき差動アンプ１１１は、ツェナーダイオードＺＤ１とＺＤ２によって制限された電圧を検出する。
　図４Ｂに示す第２の状態のように、ＩＧＢＴ６１を導通状態にして、かつ絶縁用ダイオードＤ１とＤ２がともにON状態になると、バイアス回路１１３からのバイアス電流IS１とIS２がＩＧＢＴ６１の主端子にそれぞれ流れる。これにより、差動アンプ１１１は、ＩＧＢＴ６１の主端子間の電位差を、ＩＧＢＴ６１の飽和電圧Vce(sat)として検出可能になる。厳密的には、絶縁用ダイオードＤ１とＤ２の順方向電圧分の検出誤差が、差動アンプ１１１のそれぞれの入力に生じるが、以下に示す解析方法では、これを無視することができる。
　クランプ回路１１４と１１５によって規定される電圧範囲内であれば、差動アンプ１１１の各入力の電圧は、ＩＧＢＴ６１の各端子の電圧に追従して変化する。
　なお、図４Ｃに示す第３の状態は、還流ダイオード６２を測定対象にした場合を示す。実施形態の電圧検出回路１１は、ＩＧＢＴ６１の飽和電圧（Vce(sat)）のほかに、還流ダイオード６２の順方向電圧特性を検出することができる。図４Ｃに示す第３の状態のように、ＩＧＢＴ６１がOFFのときにコレクタ電位がエミッタ電位よりも低くなる場合がある。このとき、還流ダイオード６２に順方向電流IFが流れる。この順方向電圧特性の検出は、ＩＧＢＴ６１の飽和電圧（Vce(sat)）の検出と同様の手法で行うことができる。
　電圧検出回路１１（差動アンプ１１１）は、上記の方法で検出した差動電圧に基づいて、ＩＧＢＴ６１の飽和電圧（Vce(sat)）と、還流ダイオード６２の順方向電圧VＦとに対する出力電圧Voutを生成する。ＩＧＢＴ６１の主端子間の電圧V_PSは、電圧検出回路１１の増幅率GAINを用いた式（４）によって換算される値（Vout）に変換される。
Vout = GAIN x V_PS 　　　（４）
　ＩＧＢＴ６１間の絶縁性を確保するためには、上記の電圧検出回路１１をＩＧＢＴ６１ごとに設けるとよい。例えば、ＩＧＢＴ６１のゲート駆動回路ユニット６０内に電圧検出回路１１を実装することで、ゲート駆動回路ユニット６０内の電源６９を共用するとよい。
　電流検出回路１２は、電流センサ８の検出結果を用いて、ＩＧＢＴ６１のコレクタ電流ICと、還流ダイオード６２の順方向電流IFとを検出可能な位置に設けるとよい。本実施形態は、電流検出回路１２をＩＧＢＴ６１ごとに設けた事例を例示するが、これに制限されず、電流検出回路１２を相ごとに設けてもよい。
　温度検出回路１３は、ＩＧＢＴ６１の温度を、温度センサ１３Ｔを用いて検出する。例えば、温度検出回路１３を、ＩＧＢＴ６１ごとに設けてもよい。
（データ収集技術）
　データ収集ユニット１Ｓによるデータ収集技術は、以下の特徴を有する。
　データ収集ユニット１Ｓは、電圧検出回路１１によって検出されたＩＧＢＴ６１の飽和電圧Vce(sat)と、電流検出回路１２によって検出されたコレクタ電流Icとを、サンプリングして時系列データとして収集し記録する。
　データ収集ユニット１Ｓは、電圧検出回路１１によって検出された還流ダイオード６２の順方向電圧VＦと、電流検出回路１２によって検出された順方向電流IFとを、サンプリングして時系列データとして収集し記録する。
　データ収集ユニット１ＳによるＩＧＢＴ６１の飽和電圧Vce(sat)と、コレクタ電流Icとのサンプリングは、互いのタイミングが揃うように同期させて行う。還流ダイオード６２についても同様である。
　データ収集ユニット１Ｓによる上記のサンプリング周期は、ＩＧＢＴ６１を制御するためのゲートパルスGPのパルス幅よりも十分に短く設定されている。
　データ収集ユニット１Ｓによるサンプリングは、ＩＧＢＴ６１に対するゲートパルスGPが連続して供給される所定の期間にわたって継続して行われる。上記のサンプリングは、ＩＧＢＴ６１に対するゲートパルスGPに同期するとよいが、必ずしも必須ではない。
　以下、データ収集ユニット１Ｓのオプション的な特徴を例示する。
　データ収集ユニット１Ｓのうち電圧検出系回路と電流検出系回路は、絶縁耐圧などの関係で互いに独立した回路にする場合がある。例えば、データ収集ユニット１Ｓの電圧検出系回路をゲート駆動回路ユニット６０内に設けて、電流検出系回路を制御部９側に設けてもよい。
　上記の場合、電圧検出系回路と電流検出系回路とを同期させることが必要になる。例えば、光通信で供給されるタイミング信号又はゲートパルスを利用して、電圧検出系回路と電流検出系回路を同期させるとよい。これらの詳細については、後述する。
（解析技術）
　状態推定システム１は、例えば、運用中にあるインバータ６（電力変換装置）の各ＩＧＢＴ６１を評価対象にする。状態推定システム１は、運用中の下で機能しているＩＧＢＴ６１の飽和電圧Vce(sat)と、コレクタ電流Icとに基づいて、動作状態のＩＧＢＴ６１の飽和電圧特性を検出する。
　図５Ａは、実施形態のＩＧＢＴ６１の主端子間の電圧とコレクタ電流Icについて説明するための図である。図５Ｂと図５Ｃは、図５ＡのＩＧＢＴ６１の主端子間の電圧とコレクタ電流Icを用いて飽和電圧特性を導出する手順を説明するための図である。
　図５Ａに示すＩＧＢＴ６１の主端子間の電圧とコレクタ電流Icのデータを、飽和電圧特性を導出に利用する。例えば、このデータは、上記のデータ収集ユニット１Ｓによって時系列データとして記録されたものであってよい。
　状態推定システム１は、図５Ｂと図５Ｃに示すＶ－Ｉ座標平面を利用する。状態推定システム１は、ＩＧＢＴ６１の主端子間の電圧と、コレクタ電流Icのデータに基づいて、サンプリング時刻が共通のデータの組のＩＧＢＴ６１の主端子間の電圧と、コレクタ電流Icの値を、Ｖ－Ｉ座標平面にプロットする。Ｖ－Ｉ座標平面にプロットされた点は離散的であるが、複数のプロットを内挿補間すると、ゲートパルス１個につき、１つの略台形状の軌跡がＶ－Ｉ座標平面上に描かれる（図５Ｂ）。
　状態推定システム１は、これを繰り返し、複数のゲートパルスに対するサンプリングデータを同様にプロットする（図５Ｃ）。これによって、各台形状の軌跡を台形とみなすと、図５Ｃに示す台形の左側の脚（電流の軸に近いほうの脚）を、それぞれ繋ぐように補間して得られる折れ線から、ＩＧＢＴ６１の飽和電圧特性を示すカーブ（飽和電圧特性カーブ）が得られる。
　本実施形態によれば、運用中のＩＧＢＴ６１の飽和電圧特性を示すカーブ（飽和電圧特性カーブ）を得ることができる。この飽和電圧特性を示すカーブの特徴量が、ＩＧＢＴ６１の劣化の進行により変化する。状態推定システム１は、この変化を、運用中に検出した飽和電圧特性カーブから検出することで、故障の発生率が高まっていることを検出して、故障に至る前にＩＧＢＴ６１等を交換するための情報を出力する。これにより、電力変換装置が突然停止するような事象の発生を軽減することが可能になる。
　図５Ｄは、図５ＡのＩＧＢＴ６１の主端子間の電圧とコレクタ電流Icの関係と、還流ダイオード６２の順方向電圧VFと順方向電流IFの関係とを説明するための図である。図５Ｄの四角の中に示すＶ－Ｉ座標平面に、ＩＧＢＴ６１の主端子間の電圧とコレクタ電流Icの関係と、還流ダイオード６２の順方向電圧VFと順方向電流IFの関係とを示す。電流の軸の延伸方向に、検出される電圧波形を示す。電圧の軸の延伸方向に、検出される電流波形を示す。このときの、電圧波形と電流波形が検出された期間は、互いに関連付けられている。
　インバータ６を運用している期間には、ゲートパルスをＩＧＢＴ６１に与える期間と、ゲートパルスをＩＧＢＴ６１に与えない期間とが含まれる。ゲートパルスをＩＧＢＴ６１に与えない期間に、ＩＧＢＴ６１の主端子間が逆バイアスされる事象が生じる。この時に流れる電流は、還流ダイオード６２に流れる。状態推定システム１は、図５Ａから図５Ｃに示したゲートパルスをＩＧＢＴ６１に与えて、その主端子間の電圧とコレクタ電流Icの関係を測定する期間と同様な測定を、ゲートパルスをＩＧＢＴ６１に与えない期間も継続する。これにより、状態推定システム１は、ＩＧＢＴ６１の飽和電圧特性に加えて、還流ダイオード６２の順方向電圧特性を得ることができる。
（検出結果）
　図６Ａと図６Ｂを参照して、実施形態のＩＧＢＴ６１の飽和特性の検出結果について説明する。図６Ａは、実施形態のＩＧＢＴ６１の飽和特性の検出結果を説明するための図である。図６Ｂは、図６Ａに対応するＩＧＢＴ６１の飽和電圧と飽和電流の検出結果を説明するための図である。
　図６Ａ中にＶ－Ｉ特性図を示し、その横軸に、ＩＧＢＴ６１の主端子間の電圧（飽和電圧）を割り付けて、縦軸に電流（飽和電流）を割り付ける。図６Ａ中の実線が、市販のカーブトレーサーを用いて測定した結果を示し、□（四角形）が、本実施形態の手法で検出された検出結果（検出値）を示す。
　図６Ｂ中のタイミングチャートに、ＩＧＢＴ６１の飽和電圧と飽和電流のサンプリングの結果を示す。図６中のタイミングチャートの横軸が時間の経過を示し、タイミングチャートの左の縦軸に電圧値を割り付けて、右の縦軸に電流値を割り付ける。
□（四角形）が飽和電圧の検出結果を示し、▲（三角形）が飽和電流の検出結果を示す。□と▲とが配置された時刻に飽和電圧と飽和電流がそれぞれサンプリングされている。この測定系では、飽和電圧のサンプリングタイミングと飽和電流のサンプリングタイミングとの同時性を保つように調整された所定のタイミングで、それぞれをサンプリングしている。
　ＰＷＭ制御の周波数を１ｋＨｚにして、Ｄｕｔｙ比が０．５になるように変調率を調整した状態の測定結果を示す。このタイミングチャートの時間軸の範囲内に、２回ゲートパルスGPが生成されて、ＩＧＢＴ６１が２回オン状態になったことが示されている。
　例えば、２回目のゲートパルスの期間内で最後のサンプリングをｋで識別する。このサンプリングｋに対応する飽和電圧の測定点ＶＰｋと飽和電流の測定点ＩＰｋがそれぞれ示す値に基づいて、前述のＶ－Ｉ特性図の測定点ＶＩｋを対応付ける。
　上記のように、飽和電圧と飽和電流は、サンプリングによって離散化されて、その測定データが収集される。各検出値は、サンプリング時の時刻歴（ｋ）に関連付けられる。
　図７を参照して、実施形態の還流ダイオード６２の飽和特性の検出結果について説明する。図７は、実施形態の還流ダイオード６２の飽和特性の検出結果を説明するための図である。
　図７中にＶ－Ｉ特性図を示し、その横軸に、還流ダイオード６２の順方向電圧VFを割り付けて、縦軸に順方向電流IFを割り付ける。図７中のドットが、本実施形態の手法で検出された検出結果を示す。
　図８を参照して、実施形態のＩＧＢＴ６１のボンディングワイヤの構成を変えた事例の比較結果について説明する。図８は、実施形態のＩＧＢＴ６１のボンディングワイヤの構成を変えた事例の飽和特性の検出結果を説明するための図である。図８のグラフの軸は、前述の図６Ａと同じである。
　図８中に、ボンディングワイヤの本数を、１本、３本、５本に変更して、ボンディングワイヤの断線を模擬した事例の飽和電圧特性を示している。ボンディングワイヤの本数が少なくなるほど、グラフの傾きが緩やかになっていることがわかる。これは、ボンディングワイヤの本数が減るほど、それぞれに分散していたコレクタ電流が集中するため、ボンディングワイヤ及びその接合部の抵抗成分による電圧降下が増加するためである。本実施形態の手法で、このような微小な電圧降下の違いを測定することができる。また、これを利用して、上記のボンディングワイヤの断線故障などが発生したことによる劣化の進行を検出することができる。
　図９Ａと図９Ｂとを参照して、図６Ａに示した事例とは異なるほかの事例に本実施形態を適用した場合のＩＧＢＴの飽和電圧特性と温度の検出結果について説明する。図９Ａは、実施形態のＩＧＢＴ６１の飽和電圧特性を示す点の検出頻度の分布を説明するための図である。図９Ｂは、図９Ａの測定中のＩＧＢＴ６１の温度の検出結果を説明するための図である。
　図９Ａに示すヒストグラムの度数が多い点は、飽和電圧の検出頻度が高い点に相当する。この度数が多い点を繋ぐと、前述のＶ－Ｉ特性図と同様の傾向の曲線が確認できる。図９Ｂに示すように、測定中のＩＧＢＴ６１の温度は、変動幅が確認されるが、安定しているので、図９ＡのＩＧＢＴの飽和電圧特性の測定結果に温度の違いによる影響は無視できる。
　図１０Ａと図１０Ｂとを参照して、ＩＧＢＴの偶発故障の予防について説明する。図１０Ａは、実施形態のＩＧＢＴ６１の状態遷移図である。図１０Ｂは、実施形態のＩＧＢＴ６１の状態の変化と、偶発故障に発生頻度の関係を説明するための図である。
　図１０Ａに示すように、ＩＧＢＴ６１の状態を３つの状態に大別する。ステート０は、ＩＧＢＴ６１が機能している状態にあり、偶発故障につながるような事象が検出されていない状態を示す。ステート１は、ＩＧＢＴ６１が機能している状態にあるが、偶発故障につながるような事象が検出された状態を示す。ステート２は、ＩＧＢＴ６１が機能しない故障状態を示す。ステート２からステート０に復旧させるには、システムの保守が必要になる。
　比較例の場合には、ステート１が定義されないため、ＩＧＢＴ６１の偶発故障が発生したことに伴いステート０からステート２への遷移が生じる。この場合、ステート０からステート２に遷移することそのものをコントロールすることができず、偶発故障が発生してからシステムを保守して復旧させていた。
　これに対して、本実施形態では、偶発故障につながるような事象が生じていることを偶発故障が発生する前に検出する。本実施形態では、これを実現するために、偶発故障につながるような事象が生じた状態（ステート１）を、上記の遷移の中に追加することを提案する。ステート１と判定された場合には、例えば、対象のＩＧＢＴ６１を交換するなどの対応により、ステート０に復帰させることができる。これにより、比較例のように故障が発生してからシステムを保守する運用方法に比べても、システムの可用性を高めることができる。
　以下、図１０Ｂを参照して、ステート０からステート１への遷移に関する判定方法の一例について説明する。
　ＩＧＢＴ６１を継続的に動作させていると、図１０Ｂに示すように、ＩＧＢＴ６１の状態を示す指標値は、ある値を過ぎるとその指標値の増加率が大きくなる傾向がある。実際に偶発故障が発生した点を「Ｘ」印で示す。
　上記の指標値がある値を過ぎる時を揃えて、そこを時間軸の起点にして、偶発故障が発生した時までの期間の情報に基づいて、統計的処理により偶発故障が発生しうる確率を分布図にして示す。
　この分布図が示す傾向により、偶発故障の発生率が大きくなる前に、対象のＩＧＢＴ６１を交換することで、偶発故障に至る前に予防処置を実施することができる。
　例えば、推定処理部４６７による判定処理に、上記の手法を適用するとよい。推定処理部４６７は、上記のある値を閾値ＴＨに用いて判定する。この閾値ＴＨの値を、温度に対応付けて予め定められた値にしてもよく、温度に応じて補正してもよい。温度に応じて補正する場合には、基準の温度からの温度偏差を利用した近似式を用いて補正してもよい。
　これにより、ステート１と判定されたＩＧＢＴ６１が生じたことを検出することができる。
　上記の実施形態によれば、解析処理部４６５は、１対の主端子を有するＩＧＢＴ６１において、ＩＧＢＴ６１の１対の主端子間が順バイアスされるときと１対の主端子間が逆バイアスにされるときにそれぞれ検出された前記１対の主端子間の電圧の第１時刻歴データと、その１対の主端子間の順方向電流と逆方向電流の双方の検出値の第２時刻歴データとに基づいて、第１時刻歴データにおける電圧の検出値と第２時刻歴データにおける電流の検出値との組みを示す点を、Ｖ－Ｉ座標平面（電圧軸と電流軸とを含む座標平面）上に射影して、その座標平面上に射影された点の分布を導出する。推定処理部４６７は、射影された点の分布に基づいてＩＧＢＴ６１の状態を推定する。これにより、状態推定システム１は、電力を変換する期間内の電力変換用半導体装置の劣化の進行に関わる状態を解析可能にすることができる。
　電圧検出回路１１は、ＩＧＢＴ６１のゲート端子に制御信号を供給するゲートドライバ６３（ドライブ回路）の基準電位を基準電位にして、ゲートドライバ６３に直流電力を供給する直流電源から電力の供給を受けるようにしてもよい。
（第２の実施形態）
　第２の実施形態について、比較的大きな電力量を変換する電力変換システム１Ａの場合を例示して説明する。上記の場合、耐電圧を確保することなどにより、電流センサ８の出力信号を、ＩＧＢＴ６１側に設けた回路で利用しにくい場合がある。本実施形態では、このような事例に適した状態推定システム１Ａについて説明する。
　図１１Ａは、第２の実施形態の状態推定システム１Ａを適用した電力変換システム２の構成図である。図１１Ｂは、図１１Ａの状態推定システム１Ａによるデータ収集の処理を説明するための図である。
　電力変換システム２は、第１の実施形態と以下の点が異なる。
　電力変換システム２は、制御部９に代わる制御部９Ａを含む。主回路のインバータ６を形成する各ＩＧＢＴ６１には、ゲート駆動回路ユニット６０に代えて、それぞれ独立に形成されたゲート駆動回路ユニット６０Ａが設けられている。ゲート駆動回路ユニット６０Ａには、ゲート駆動回路ユニット６０のデータ収集ユニット１Ｓに代えて、後述するデータ収集ユニット１Ｖがそれぞれ設けられている。
　状態推定システム１Ａは、前述の状態推定システム１に比べて、主にデータ収集技術に関する構成が異なる。以下、この点を中心に説明する。
　状態推定システム１Ａは、データ収集ユニット１Ｖと、制御部９Ａと、解析処理装置４０Ａとを備える。
　図１１Ａの中にデータ収集ユニット１Ｖの詳細図を示す。データ収集ユニット１Ｖは、例えば、電圧検出回路１１と、電圧値ＳＨ回路１４Ｖと、ＡＤ変換回路１５Ｖと、ＯＥ回路１６と、コントローラ２０Ｖと、記憶部３０Ｖとを備える。
　データ収集ユニット１Ｖは、データ収集ユニット１Ｓに比べると、電流検出回路１２と、温度検出回路１３と、電流値ＳＨ回路１４Ｉと温度検出値ＳＨ回路１４Ｔ、ＡＤ変換回路１５Ｉと１５Ｔと、を備えない。電流検出回路１２と、温度検出回路１３と、電流値ＳＨ回路１４Ｉと温度検出値ＳＨ回路１４Ｔ、ＡＤ変換回路１５Ｉと１５Ｔは、後述するように、制御部９Ａ内に設けられる。上記の通り、データ収集ユニット１Ｖは、電圧を検出するように構成されていて、電圧のデータを記憶部３０Ｖに書き込む。
　ＯＥ回路１６は、例えば後述する制御部９Ａに光ファイバを介して接続されている。ＯＥ回路１６は、制御部９Ａから光信号として供給されるトリガ信号ＴＧＡＯを受けて、電気信号のトリガ信号ＡＥを生成する。
　コントローラ２０Ｖは、コントローラ２０の同期制御部２２に代えて、同期制御部２２ＶＡを備える。コントローラ２０Ｖ（副制御部）は、アナログの電圧値を第１時刻歴データにするために、電圧を検出する第１タイミングを同期制御部２２ＶＡによって生成する。この詳細は、後述する。
　次に、各データ収集ユニット１Ｖを制御する制御部９Ａについて説明する。
　制御部９Ａは、例えば、電流検出回路１２と、温度検出回路１３と、電流値ＳＨ回路１４Ｉと温度検出値ＳＨ回路１４Ｔ、ＡＤ変換回路１５Ｉと１５Ｔと、ＥＯ回路１７と、コントローラ２０Ｍと、記憶部３０Ｍとを備える。
　コントローラ２０Ｍは、例えば、インバータ６と、状態推定システム１Ａとの両方を制御する。
　より具体的な一例を示す。コントローラ２０Ｍは、インバータ制御部２６と、ＡＤ変換制御部２１Ｍと、同期制御部２２Ｍと、データ蓄積処理部２３Ｍと、通信処理部２４とを備える。
　インバータ制御部２６は、インバータ６を制御する。この制御には、既知の方法を適用してよい。
　ＡＤ変換制御部２１Ｍは、電流値ＳＨ回路１４Ｉと温度検出値ＳＨ回路１４Ｔ、及びＡＤ変換回路１５Ｉと１５Ｔを制御する。
　同期制御部２２Ｍは、電流と温度のサンプリングを同期させるためのＳ／Ｈトリガ信号ＡＩを生成し、電流値ＳＨ回路１４Ｉと温度検出値ＳＨ回路１４Ｔに供給する。さらに、同期制御部２２Ｍは、電圧のサンプリングを同期させるための電気信号のＳ／Ｈトリガ信号ＡＶを生成して、ＥＯ回路１７に供給する。
　コントローラ２０Ｍは、これらの信号を利用して、各信号のサンプリングタイミングを同期させる。例えば、コントローラ２０Ｍ（主制御部）は、アナログの電流値を第２時刻歴データにするために、電流を検出する第２タイミングを生成する。
　例えば、電圧のサンプリングについては、ＥＯ回路１７は、電気信号のＳ／Ｈトリガ信号ＡＶを光信号に変換して、トリガ信号ＴＧＡＯを出力する。ＯＥ回路１６は、光信号のＳ／Ｈトリガ信号ＡＶを電気信号ＴＧＡＥに変換して、同期制御部２２ＶＡに供給する。
　同期制御部２２ＶＡは、ＯＥ回路１６が出力するトリガ信号ＡＥを受けて、信号の変換の同期性を確保するためのＳ／Ｈトリガ信号ＡＶを生成する。同期制御部２２ＶＡは、Ｓ／Ｈトリガ信号ＡＶをデータ収集ユニット１Ｖの電圧値ＳＨ回路１４Ｖに送り、ＩＧＢＴ６１の飽和電圧Vce(sat)を電圧値ＳＨ回路１４Ｖによってサンプリングさせる。この後、ＡＤ変換回路１５Ｖは、電圧値ＳＨ回路１４Ｖによってサンプリングされた信号をデジタル信号に変換する。コントローラ２０Ｖは、ＡＤ変換回路１５Ｖによって変換されたのちのデジタル信号を収集して、記憶部３０Ｖに書き込んで追加する。
　なお、状態推定システム１が備えていた電流検出回路１２と、温度検出回路１３と、電流値ＳＨ回路１４Ｉと温度検出値ＳＨ回路１４Ｔと、ＡＤ変換回路１５Ｉと１５Ｔは、状態推定システム１Ａのデータ収集ユニット１Ｖには設けられず、これに代えて、後述する制御部９Ａに設けられている。
　データ蓄積処理部２３Ｍは、ＡＤ変換回路１５Ｉと１５Ｔによって変換された電流と温度のデータを記憶部３０Ｍに追加する。
　解析処理装置４０Ｍは、データ収集ユニット１Ｖから電圧に関するデータを収集し、制御部９Ａから電流と温度とに関するデータを収集する。各データに対する処理は、解析処理装置４０の処理と同様の処理を行うとよい。
　図１１Ｂに示すように、状態推定システム１Ａは、インバータ制御部２６がゲートパルスGPを出力したのち、ゲートパルスGPに非同期で時刻歴に応じて、データの収集を繰り返す。図１１Ｂ中の（ｋ－１）と（ｋ）は、時刻歴を示す識別情報の一例である。状態推定システム１Ａは、ゲートパルスGPとは非同期で、同期制御部２２Ｍが生成したタイミングにデータのサンプリングを行って、そのデータを収集する。
　上記の実施形態によれば、制御部９Ａ（主制御部）は、ゲートパルスGP（制御パルス）と、トリガ信号ＴＧＡＯ（同期トリガ信号）とを主回路側に供給する。電圧検出回路１１は、供給されたトリガ信号ＴＧＡＯに基づいて、ＩＧＢＴ６１の１対の主端子間の電圧を検出することにより、電圧検出回路１１と電流検出回路１２を、主回路側と制御部９Ａ側に分離して配置した場合においても、このような配置に影響されることなく、電力を変換する期間内のＩＧＢＴ６１の劣化の進行に関わる状態を解析することができる。
　上記の電流検出回路１２は、制御部９Ａ（主制御部）と電気的に同電位で構成されていて、制御部９Ａの基準電位を基準電位にした信号を出力するように構成することができる。
（第３の実施形態）
　第３の実施形態について説明する。この第３の実施形態で例示する事例も、前述の第２の実施形態と同様に、比較的大きな電力量を変換する電力変換システムに適用可能である。
　図１２Ａは、第３の実施形態の状態推定システム１Ｂを適用した電力変換システム２の構成図である。図１２Ｂは、図１２Ａの状態推定システム１Ｂによるデータ収集の処理を説明するための図である。
　第２の実施形態の事例との違いは、制御部９Ｂ（主制御部）は、ゲートパルスGP（制御パルス）を主回路側に供給するが、トリガ信号を主回路側に供給しない点にある。以下、この点を中心に説明する。
　本実施形態の電力変換システム２は、第２の実施形態と以下の点が異なる。
　電力変換システム２は、制御部９Ａに代わる制御部９Ｂを含む。インバータ６を形成する各ＩＧＢＴ６１には、ゲート駆動回路ユニット６０Ａに代えて、それぞれ独立に形成されたゲート駆動回路ユニット６０Ｂが設けられている。ゲート駆動回路ユニット６０Ｂには、データ収集ユニット１Ｖに代えて、後述するデータ収集ユニット１ＶＢがそれぞれ設けられている。
　状態推定システム１Ｂは、前述の状態推定システム１Ａに比べて、主にデータ収集技術に関する構成が異なる。以下、この点を中心に説明する。
　状態推定システム１Ｂは、データ収集ユニット１ＶＢと、制御部９Ｂと、解析処理装置４０Ａとを備える。
　図１２Ａの中にデータ収集ユニット１ＶＢの詳細図を示す。データ収集ユニット１ＶＢは、例えば、電圧検出回路１１と、電圧値ＳＨ回路１４Ｖと、ＡＤ変換回路１５Ｖと、コントローラ２０ＶＢと、記憶部３０Ｖとを備える。
　コントローラ２０ＶＢは、同期制御部２２ＶＡに代えて、同期制御部２２ＶＢを備える。この詳細は、後述する。
　制御部９Ｂは、制御部９Ａのコントローラ２０ＭＡに代えてコントローラ２０ＭＢを備える。
　コントローラ２０ＭＢは、例えば、インバータ６と、状態推定システム１Ｂとの両方を制御する。
　より具体的な一例を示す。コントローラ２０ＭＢは、コントローラ２０ＭＡの同期制御部２２Ｍと、データ蓄積処理部２３Ｍとに代えて、同期制御部２２ＭＢと、データ蓄積処理部２３ＭＢと、を備える。
　インバータ制御部２６は、インバータ６を制御するためのゲートパルスGPを出力する。このゲートパルスGPを、インバータ６を制御することのほかに、状態推定システム１Ｂにおけるデータのサンプリングを同期させるために利用する。
　同期制御部２２ＭＢは、ゲートパルスGPに同期するように電流と温度のサンプリングを同期させるためのＳ／Ｈトリガ信号ＡＩを生成して、電流値ＳＨ回路１４Ｉと温度検出値ＳＨ回路１４Ｔに供給する。例えば、ゲートパルスGPの立ち上がり時にタイマーを初期化して、その後、次のゲートパルスGPの生成のタイミングに至るまでの所定の期間に、所定の間隔でサンプリングのためのＳ／Ｈトリガ信号ＡＩを生成してもよい。
　また、データ収集ユニット１ＶＢ側では、上記のゲートパルスGPを受信して、同期制御部２２ＶＢが、前述の同期制御部２２ＭＢと同様の方法で、Ｓ／Ｈトリガ信号ＡＶを生成する。これにより、コントローラ２０ＭＢとコントローラ２０ＶＢは、共通のゲートパルスGPを利用して、各信号のサンプリングタイミングを同期させることが可能になる。
　例えば、同期制御部２２ＶＢは、Ｓ／Ｈトリガ信号ＡＶをデータ収集ユニット１ＶＢの電圧値ＳＨ回路１４Ｖに送り、ＩＧＢＴ６１の飽和電圧Vce(sat)を電圧値ＳＨ回路１４Ｖによってサンプリングさせる。この後、ＡＤ変換回路１５Ｖは、電圧値ＳＨ回路１４Ｖによってサンプリングされた信号をデジタル信号に変換する。コントローラ２０ＶＢは、ＡＤ変換回路１５Ｖによって変換されたのちのデジタル信号を収集して、記憶部３０Ｖに書き込んで追加する。
　解析処理装置４０Ｍは、データ収集ユニット１ＶＢから電圧に関するデータを収集し、制御部９Ｂから電流と温度とに関するデータを収集する。各データに対する処理は、解析処理装置４０の処理と同様の処理を行うとよい。
　上記の実施形態によれば、制御部９Ｂ（主制御部）は、ゲートパルスGP（制御パルス）を主回路側に供給する。電圧検出回路１１は、供給されたゲートパルスGPに基づいてＳ／Ｈトリガ信号ＡＶを生成し、Ｓ／Ｈトリガ信号ＡＶに同期してＩＧＢＴ６１の１対の主端子間の電圧を検出するとよい。これにより、電圧検出回路１１と電流検出回路１２を、主回路側と制御部９Ｂ側に分離して配置した場合においても、このような配置に影響されることなく、電力を変換する期間内のＩＧＢＴ６１の劣化の進行に関わる状態を解析することができる。
　なお、この第３の実施形態は、既存の電力変換システムに適用することも可能である。この場合、既存の電力変換システムの改造を比較的少なくすることができ、ゲートパルスGPを利用して診断する状態推定システム１Ｂを追加することにより、電力変換用半導体装置の劣化の進行を検出することが可能になる。
　以上説明した少なくとも一つの実施形態によれば、電力変換用半導体装置の状態推定システムは、解析処理部と、推定処理部とを備える。解析処理部は、１対の主端子を有する電力変換用半導体装置において前記１対の主端子間が順バイアスされるときと前記１対の主端子間が逆バイアスにされるときにそれぞれ検出された前記１対の主端子間の電圧の第１時刻歴データと、前記１対の主端子間の順方向電流と逆方向電流の双方の検出値の第２時刻歴データとに基づいて、前記第１時刻歴データにおける電圧の検出値と前記第２時刻歴データにおける電流の検出値との組みを示す点を電圧軸と電流軸とを含む座標平面上に射影して、前記座標平面上に前記射影された点の分布を導出する。推定処理部は、前記射影された点の分布に基づいて前記電力変換用半導体装置の状態を推定する。これにより、状態推定システムは、電力を変換する期間内の電力変換用半導体装置の劣化の進行に関わる状態を解析可能にすることができる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
　ＰＷＭ制御のキャリア周波数は、特定の周波数に固定されていてもよく、所定の規則に従って変動するように構成してもよい。後者の場合、キャリア周波数が特定の周波数になっている期間に、又は特定の周波数になったことに関連付けてＩＧＢＴ６１の劣化の進行にかかる状態の推定のための解析処理と推定処理を実施してもよい。
　例えば、ＰＷＭ制御のキャリア周波数CARFが所定の周波数CARF0になったときに、解析処理と推定処理を実施するためのデータをサンプリングすることと規定する。制御部９Ｂは、ＰＷＭ制御のキャリア周波数CARFを所定の周波数CARF0に切り替えてゲートパルスGPを生成する。これを受信したデータ収集ユニット１ＶＢの同期制御部２２ＶＢは、ゲートパルスGPのパルス列からＰＷＭ制御のキャリア周波数CARFを再生し、その周波数が周波数CARF0であることを検出したときに、これを制御部９Ｂからのトリガ信号とみなして、上記の1対の主端子間の電圧のサンプリングを開始させてもよい。このような方法を組み合わせることで、キャリア周波数CARFが特定の周波数CARF0の期間を指定して、電力変換用半導体装置の劣化の進行に関わる状態を解析可能にすることができる。
　１、１Ａ、１Ｂ…状態推定システム、１Ｓ、１Ｖ、１ＶＢ…データ収集ユニット、２…電力変換システム、Ｇ…交流電源、Ｍ…電動機、３…変圧器、４…コンバータ、５…コンデンサ、６…インバータ、８…電流センサ、９、９Ａ、９Ｂ…制御部、１１…電圧検出回路、１２…電流検出回路、１３…温度検出回路、１４…ＳＨ回路、１５…ＡＤ変換回路、４６５…解析処理部、４６７…推定処理部

Claims (20)

  1. 　１対の主端子を有する電力変換用半導体装置において前記１対の主端子間が順バイアスされるときと前記１対の主端子間が逆バイアスにされるときにそれぞれ検出された前記１対の主端子間の電圧の第１時刻歴データと、前記１対の主端子間の順方向電流と逆方向電流の双方の検出値の第２時刻歴データとに基づいて、前記第１時刻歴データにおける電圧の検出値と前記第２時刻歴データにおける電流の検出値との組みを示す点を電圧軸と電流軸とを含む座標平面上に射影して、前記座標平面上に前記射影された点の分布を導出する解析処理部と、
    　前記射影された点の分布に基づいて前記電力変換用半導体装置の状態を推定する推定処理部と
    　を備える電力変換用半導体装置の状態推定システム。
  2. 　前記第１時刻歴データを前記電圧の検出値を示す第１時系列データとして収集する第１データ収集部と、
    　前記第２時刻歴データを前記電流の検出値を示す第２時系列データとして収集する第２データ収集部と
    　を備える請求項１に記載の電力変換用半導体装置の状態推定システム。
  3. 　前記第１時系列データと前記第２時系列データとを取得して、前記電圧と前記電流とがそれぞれ検出されたときを識別可能な時刻歴識別子をキーにして、前記第１時系列データのうちの電圧値データと前記第２時系列データのうちの電流値データとを組み合わせるデータ取得部
    　を備える請求項２に記載の電力変換用半導体装置の状態推定システム。
  4. 　前記推定処理部は、
    　前記射影された点の分布に基づいて前記電力変換用半導体装置の還流ダイオードの導通特性の経時的変化を検出することで、前記還流ダイオードの状態を推定する、
    　請求項１に記載の電力変換用半導体装置の状態推定システム。
  5. 　前記電力変換用半導体装置は、還流ダイオードが逆並列に接続されたＩＧＢＴと、ＭＯＳＦＥＴとの何れかを含む、
    　請求項１に記載の電力変換用半導体装置の状態推定システム。
  6. 　前記第１時刻歴データにするための前記電圧を検出する第１タイミングを生成する副制御部と、
    　前記第２時刻歴データにするための前記電流を検出する第２タイミングを生成する主制御部と、
    　を備える請求項１に記載の電力変換用半導体装置の状態推定システム。
  7. 　前記電力変換用半導体装置の前記１対の主端子間に掛かる前記電圧を、前記電力変換用半導体装置を用いて電力変換の運用中に検出可能に形成されている電圧検出回路
    　を備える請求項１に記載の電力変換用半導体装置の状態推定システム。
  8. 　前記電圧検出回路は、
    　前記電力変換用半導体装置の制御端子に制御信号を供給するドライブ回路の基準電位を基準電位にして、前記ドライブ回路に直流電力を供給する直流電源から電力の供給を受ける、
    　請求項７に記載の電力変換用半導体装置の状態推定システム。
  9. 　前記電圧検出回路は、
    　前記主端子間の電位差を差動で検出するように構成された差動アンプと、
    　所望の絶縁耐圧特性を有し、前記１対の主端子と前記差動アンプの各入力との間に設けられ、前記１対の主端子の過大な電圧が前記差動アンプの各入力に掛からないように絶縁する１対の絶縁用ダイオードと、
    　前記１対の主端子のそれぞれに、前記１対の絶縁用ダイオードを介してバイアス電流をそれぞれ流すように構成されているバイアス回路と、
    　を備え、
    　前記差動アンプは、
    　前記１対の絶縁用ダイオードがともにオン状態になっているときに、前記主端子間の電位差に関わる信号を出力する
    　請求項７に記載の電力変換用半導体装置の状態推定システム。
  10. 　前記差動アンプの各入力の電圧の上限を正の制限電圧までに制限するためのクランプ回路を備え、
    　前記正の制限電圧は、前記差動アンプの正の許容入力電圧よりも低い電圧であって、前記１対の主端子の電圧の測定範囲を超えるように設定されている、
    　請求項９に記載の電力変換用半導体装置の状態推定システム。
  11. 　前記差動アンプの各入力の電圧の下限を負の制限電圧までに制限するためのクランプ回路を備え、
    　前記負の制限電圧は、前記差動アンプの負の許容入力電圧よりも高い電圧であって、前記１対の主端子の電圧の測定範囲を超えるように設定されている、
    　請求項９に記載の電力変換用半導体装置の状態推定システム。
  12. 　前記電圧検出回路は、
    　前記電力変換用半導体装置ごとに設けられ、前記電力変換用半導体装置のゲート駆動回路ユニット内に実装され、前記ゲート駆動回路ユニット内のＤＣ電源を共用する、
    　請求項７に記載の電力変換用半導体装置の状態推定システム。
  13. 　前記１対の主端子間に流れる電流値を検出する電流検出回路
    　を備える請求項７に記載の電力変換用半導体装置の状態推定システム。
  14. 　前記電力変換用半導体装置を含み、回生運転を可能に形成された主回路と、
    　前記検出された前記電流値に基づいた制御パルスを生成し、前記制御パルスを供給して前記電力変換用半導体装置をスイッチングさせる主制御部と、
    　を備える電力変換装置を評価対象にする、
    　請求項１３に記載の電力変換用半導体装置の状態推定システム。
  15. 　前記電流検出回路は、
    　前記主制御部の基準電位を基準電位にした信号を出力する、
    　請求項１４に記載の電力変換用半導体装置の状態推定システム。
  16. 　前記主制御部は、
    　前記制御パルスと、同期トリガ信号とを前記主回路側に供給し、
    　前記電圧検出回路は、
    　前記供給された同期トリガ信号に基づいて、前記１対の主端子間の前記電圧を検出する、
    　請求項１４に記載の電力変換用半導体装置の状態推定システム。
  17. 　前記主制御部は、
    　前記制御パルスを前記主回路側に供給し、
    　前記電圧検出回路は、
    　前記供給された前記制御パルスに基づいて同期トリガ信号を生成し、前記同期トリガ信号に同期して前記１対の主端子間の前記電圧を検出する、
    　請求項１５に記載の電力変換用半導体装置の状態推定システム。
  18. 　前記制御パルスの周期は、前記同期トリガ信号の周期よりも長く設定されている、
    　請求項１６に記載の電力変換用半導体装置の状態推定システム。
  19. 　前記解析処理部は、
    　前記電力変換用半導体装置の１又は複数のゲートパルスの期間の時刻歴データである前記第１時刻歴データと前記第２時刻歴データとに基づいて、前記座標平面上に前記射影された点の分布に基づいた統計的処理によって前記電力変換用半導体装置の飽和電圧特性カーブを得る、
    　請求項１に記載の電力変換用半導体装置の状態推定システム。
  20. 　１対の主端子を有する電力変換用半導体装置の状態推定システムのコンピュータが、
    　前記１対の主端子間が順バイアスされるときと前記１対の主端子間が逆バイアスにされるときにそれぞれ検出された前記１対の主端子間の電圧の第１時刻歴データと、前記１対の主端子間の順方向電流と逆方向電流の双方の検出値の第２時刻歴データとに基づいて、前記第１時刻歴データにおける電圧の検出値と前記第２時刻歴データにおける電流の検出値との組みを示す点を電圧軸と電流軸とを含む座標平面上に射影して、前記座標平面上に前記射影された点の分布を導出し、
    　前記射影された点の分布に基づいて前記電力変換用半導体装置の状態を推定するステップ
    　を含む電力変換用半導体装置の状態推定方法。
PCT/JP2020/032604 2020-08-28 2020-08-28 電力変換用半導体装置の状態推定システム及び状態推定方法 WO2022044257A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080068099.2A CN114450597A (zh) 2020-08-28 2020-08-28 电力转换用半导体装置的状态推断系统及状态推断方法
PCT/JP2020/032604 WO2022044257A1 (ja) 2020-08-28 2020-08-28 電力変換用半導体装置の状態推定システム及び状態推定方法
JP2021506014A JP7019864B1 (ja) 2020-08-28 2020-08-28 電力変換用半導体装置の状態推定システム及び状態推定方法
US17/764,786 US20220334152A1 (en) 2020-08-28 2020-08-28 State estimation system and state estimation method for power conversion semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/032604 WO2022044257A1 (ja) 2020-08-28 2020-08-28 電力変換用半導体装置の状態推定システム及び状態推定方法

Publications (1)

Publication Number Publication Date
WO2022044257A1 true WO2022044257A1 (ja) 2022-03-03

Family

ID=80352973

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/032604 WO2022044257A1 (ja) 2020-08-28 2020-08-28 電力変換用半導体装置の状態推定システム及び状態推定方法

Country Status (4)

Country Link
US (1) US20220334152A1 (ja)
JP (1) JP7019864B1 (ja)
CN (1) CN114450597A (ja)
WO (1) WO2022044257A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4148976A1 (en) * 2021-09-14 2023-03-15 Schneider Electric Industries SAS Variable speed drive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002005989A (ja) * 2000-06-20 2002-01-09 Meidensha Corp 電力用半導体素子の劣化判断方法
JP2003169462A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 電力素子
JP2011023569A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd パワーモジュール
JP2014236538A (ja) * 2013-05-31 2014-12-15 カルソニックカンセイ株式会社 半田劣化検出装置及び半田劣化検出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002005989A (ja) * 2000-06-20 2002-01-09 Meidensha Corp 電力用半導体素子の劣化判断方法
JP2003169462A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 電力素子
JP2011023569A (ja) * 2009-07-16 2011-02-03 Fuji Electric Systems Co Ltd パワーモジュール
JP2014236538A (ja) * 2013-05-31 2014-12-15 カルソニックカンセイ株式会社 半田劣化検出装置及び半田劣化検出方法

Also Published As

Publication number Publication date
JP7019864B1 (ja) 2022-02-15
CN114450597A (zh) 2022-05-06
US20220334152A1 (en) 2022-10-20
JPWO2022044257A1 (ja) 2022-03-03

Similar Documents

Publication Publication Date Title
US10338128B2 (en) Life estimation circuit and semiconductor device made using the same
US7969227B2 (en) Temperature detection circuit
US10495519B2 (en) Temperature estimation in power semiconductor device in electric drive system
JP6541280B2 (ja) 同期整流器駆動方法、同期整流器回路及びスイッチング電源
US10727729B2 (en) Power converter
Peng et al. A converter-level on-state voltage measurement method for power semiconductor devices
JP7019864B1 (ja) 電力変換用半導体装置の状態推定システム及び状態推定方法
CN110456201B (zh) Mmc子模块的功率循环加速试验装置及其控制方法
WO2019198775A1 (ja) 診断装置及び診断システム
US10530253B2 (en) DC/DC converter having failure detection based on voltage sensor values
CN109088531B (zh) 电力变换单元的驱动电路及驱动方法、电力变换单元以及电力变换装置
KR20190065675A (ko) 멀티레벨 컨버터를 구비한 hvdc 시스템의 커패시터 용량 추정장치 및 그 커패시터 용량 추정방법
US10554120B2 (en) Power conversion device
JP2008187874A (ja) 三相交流電源の欠相検出装置
US7646619B2 (en) Apparatus and method for controlling power converter
JPWO2019234884A1 (ja) 制御装置、および電力制御システム
KR101623284B1 (ko) 엘리베이터의 제어 장치
US20150123639A1 (en) System for controlling power-up sequence
JP2015173539A (ja) 制御装置
CN109390913B (zh) 三相马达控制电路和三相马达控制方法
JP6807983B2 (ja) 電力変換装置
WO2020012787A1 (ja) コンバータ装置、制御信号特定方法及びプログラム
JP2020043687A (ja) パワー素子診断装置
JP2015122908A (ja) 車両用制御装置
JP2018026946A (ja) 電力変換装置、電力変換装置の寿命診断方法、電力変換装置のスイッチング素子温度検出方法および電力変換システム

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021506014

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20951509

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20951509

Country of ref document: EP

Kind code of ref document: A1