WO2022041520A1 - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
WO2022041520A1
WO2022041520A1 PCT/CN2020/131157 CN2020131157W WO2022041520A1 WO 2022041520 A1 WO2022041520 A1 WO 2022041520A1 CN 2020131157 W CN2020131157 W CN 2020131157W WO 2022041520 A1 WO2022041520 A1 WO 2022041520A1
Authority
WO
WIPO (PCT)
Prior art keywords
wires
display panel
insulating layer
adjacent
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2020/131157
Other languages
English (en)
French (fr)
Inventor
熊珏
彭邦银
金一坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to US16/972,030 priority Critical patent/US11874575B2/en
Publication of WO2022041520A1 publication Critical patent/WO2022041520A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Definitions

  • the purpose of the present application is to provide a display panel, so that the wiring of the gate driving circuit and the via hole design corresponding to the wiring can make full use of the space in the second direction, save the space in the first direction, and ensure the via hole design The number of , thereby ensuring the continuity of the transparent conductive block bridging the first wire and the second wire through the via hole.
  • the first insulating layer is located on one side of the plurality of first wires
  • the plurality of first via holes penetrate through the first insulating layer and the second insulating layer and are disposed corresponding to the plurality of the first wires;
  • the display panel further includes at least one connecting wire disposed in the frame area, and two adjacent second wires in the second direction are electrically connected through at least one of the connecting wires .

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板（100），通过第二方向上的至少两个第一导线（1041）电性连接，且第二方向上的至少两个第二导线（1042）电性连接，充分利用第二方向上的空间布设第一导线（1041）和第二导线（1042），保证对应第一导线（1041）设置的第一过孔（100a）和对应第二导线（1042）设置的第二过孔（100b）的数目，从而保证透明导电块通过第一过孔（100a）和第二过孔（100b）桥接第一导线（1041）和第二导线（1042）的导通性。

Description

显示面板 技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板。
 背景技术
目前，8K(分辨率：7680×4320)显示产品普遍要求极窄边框，这类产品通常需要将框胶放置于边框区的栅极驱动电路（Gate On Array，GOA）的走线（busline）正上方，以节省空间。然而，将框胶设置于栅极驱动电路的走线正上方对走线设计的开口率要求较高，较低的开口率以及大块金属块会导致框胶出现固化不完全，使得显示面板显示时产生周边明暗不均（Mura）等问题。
如图1以及图2所示，图1为传统栅极驱动电路的走线的平面示意图，图2为图1所示栅极驱动电路的局部截面示意图。栅极驱动电路的走线包括第一金属走线11、第二金属走线12以及氧化铟锡层13，氧化铟锡层13桥接第一金属走线11和第二金属走线12，第一金属走线11和第二金属走线12之间具有间隙D1，间隙D1用于保证开口率以改善框胶的固化程度。第一金属走线11和第二金属走线12之间设置有第一绝缘层，第二金属走线12和氧化铟锡层13之间设置有第二绝缘层，氧化铟锡层13通过贯穿第一绝缘层和第二绝缘层的过孔a与第一金属线11电性连接，且通过贯穿第二绝缘层的过孔b与第二金属线12电性连接。然而，图1所示栅极驱动电路的走线设计只适用于产品尺寸较大、纵向空间充足、对过孔数目及导通性要求较低的产品。对于尺寸较小、纵向空间不足、过孔数目较多及导通性要求高的8K产品并不能适用。
 技术问题
本申请的目的在于提供一种显示面板，以使栅极驱动电路的走线以及对应走线设置的过孔设计充分利用第二方向上的空间，节省在第一方向上的空间，保证过孔的数目从而保证透明导电块通过过孔桥接第一导线和第二导线的导通性。
 技术解决方案
为实现上述目的，本申请提供一种显示面板，所述显示面板具有边框区，所述显示面板包括：
多个沿第一方向延伸且沿第二方向并排设置的第一导线，多个所述第一导线设置于所述边框区，至少两个所述第一导线电性连接；
第一绝缘层，所述第一绝缘层位于多个所述第一导线的一侧；
多个沿所述第一方向延伸且沿所述第二方向并排设置的第二导线，多个所述第二导线设置于所述边框区且位于所述第一绝缘层远离多个所述第一导线的一侧，至少两个所述第二导线电性连接；
第二绝缘层，所述第二绝缘层位于多个所述第二导线远离所述第一绝缘层的一侧；
多个第一过孔，多个所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层且对应多个所述第一导线设置；
多个第二过孔，多个所述第二过孔贯穿所述第二绝缘层且对应多个所述第二导线设置；
至少一个透明导电块，至少一个所述透明导电块位于所述第二绝缘层远离多个所述第二导线的一侧，同一个所述透明导电块通过所述第一过孔电性连接至少一个所述第一导线，且通过所述第二过孔电性连接至少一个所述第一导线对应的所述第二导线。
在上述显示面板中，在所述第二方向上相邻两个所述第二导线之间设置有一个所述第一导线，每个所述第一导线和与所述第一导线在所述第二方向上相邻的一个所述第二导线对应。
在上述显示面板中，同一个所述透明导电块通过所述第一过孔电性连接在所述第二方向上相邻两个所述第一导线，且通过所述第二过孔电性连接与在所述第二方向上相邻两个所述第一导线在所述第二方向上相邻的两个所述第二导线。
在上述显示面板中，所述显示面板还包括设置于所述边框区的至少一个连接导线，在所述第二方向上相邻两个所述第二导线通过至少一个所述连接导线电性连接。
在上述显示面板中，所述连接导线与所述第二导线同层设置。
在上述显示面板中，在所述第二方向上相邻两个所述第二导线通过两个所述连接导线电性连接，且每个所述连接导线的两端分别连接相邻两个所述第二导线的同一端，电性连接相邻两个所述第二导线的两个所述连接导线关于所述第二导线与所述第二方向平行的对称轴对称设置，所述第一方向与所述第二方向之间的夹角等于90度。
在上述显示面板中，每个所述连接导线的宽度为5微米-15微米。
在上述显示面板中，每个所述第一导线的宽度为40微米-80微米，每个所述第二导线的宽度为40微米-80微米，每个所述第一导线和与所述第一导线在所述第二方向上相邻的所述第二导线之间的间距的宽度为20微米-40微米。
在上述显示面板中，每个所述第一导线的宽度等于每个所述第二导线的宽度。
在上述显示面板中，所述显示面板还包括框胶，所述框胶设置于所述边框区且位于至少一个所述透明导电块远离所述第二绝缘层的一侧。
 有益效果
本申请的显示面板通过第二方向上的至少两个第一导线电性连接，且第二方向上的至少两个第二导线电性连接，充分利用第二方向上的空间布设第一导线和第二导线，且减少第一导线和第二导线在第一方向上所占用的空间，也使得对应第一导线设置的第一过孔和对应第二导线设置的第二过孔在第二方向上的数目增加且在第一方向上的数目减小，保证对应第一导线设置的第一过孔和对应第二导线设置的第二过孔的数目，从而保证透明导电块通过第一过孔和第二过孔桥接第一导线和第二导线的导通性。另外，多个第一导线和多个第二导线在第二方向上错开设置，保证第一导线和第二导线之间的开口率，有利于框胶的充分固化。
 附图说明
图1为传统栅极驱动电路的走线的平面示意图；
图2为图1所示栅极驱动电路的局部截面示意图；
图3为本申请实施例显示面板的示意图；
图4为图3所示栅极驱动电路的局部示意图；
图5为沿图4的B-B切线的截面示意图；
图6为图4所示栅极驱动电路C处的局部放大示意图；
图7为图4所示时钟信号线的平面示意图。
 本发明的实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图3，其为本申请实施例显示面板的示意图。显示面板100为液晶显示面板。显示面板包括阵列基板101、彩膜基板102以及设置于阵列基板101和彩膜基板102之间的框胶103。
显示面板100具有显示区AA以及位于显示区AA外围的边框区NA。显示面板100的显示区AA设置有多个显示像素（未示出）。显示像素包括驱动电路，驱动电路包括多个阵列排布的薄膜晶体管（未示出）。显示像素还包括设置于阵列基板101上的像素电极，像素电极与薄膜晶体管的漏极电性连接。显示面板100的边框区NA设置有栅极驱动电路104，栅极驱动电路104用于输出控制薄膜晶体管的导通和截止的栅极控制信号。框胶103设置于显示面板100的边框区NA，且位于栅极驱动电路104的正上方。框胶103是经过在边框区NA涂布未固化的胶后再经光照后固化得到。
请参阅图4，其为图3所示栅极驱动电路的局部示意图。栅极驱动电路104包括各种信号线以及多个栅极驱动单元GOA等。各种信号线包括多个时钟信号线CK、低电位电源信号线VSS以及低频率信号线LC。多个时钟信号线CK、低电位电源信号线VSS以及低频率信号线LC均沿第一方向延伸且沿第二方向并排设置。多个时钟信号线CK、低频率信号线LC、低电位电源信号线VSS以及栅极驱动单元GOA在第二方向上从远离显示区AA至靠近显示区AA依次排布。低电位电源信号线VSS、低频率信号线LC以及多个时钟信号线CK均与栅极驱动单元GOA电性连接。其中，多个时钟信号线CK用于传输时钟信号，低电位电源信号线VSS用于传输低电位电源信号，低频率信号线LC用于传输低频率的信号，栅极驱动单元GOA用于接收低电位电源信号、低频率的信号、时钟信号等且产生栅极控制信号。
栅极驱动电路104还包括电性连接各种信号线和栅极驱动单元GOA的分支信号线1046。分支信号线1046沿第二方向延伸且沿第一方向排布。透明导电块1045通过第一过孔100a与各种信号线电性连接，透明导电块1045通过第二过孔100b与分支信号线1046电性连接，即透明导电块1045桥接各种信号线以及分支信号线1046。
本申请通过使多个时钟信号线CK、低电位电源信号线VSS以及低频率信号线LC中的任意一个包括在第二方向上并排设置的至少两个电性连接的第一导线1041，以保证多个时钟信号线CK、低电位电源信号线VSS以及低频率信号线LC中的任意一个相对于传统技术对应的信号线占用的面积基本不变时，充分利用第二方向上的空间布设信号线，减少信号线在第一方向上占用的空间，对应地相对于传统技术增加第二方向上的第一过孔100a的数目且减小第一方向上的第一过孔100a的数目，以保证透明导电块1045与各种信号线之间的导通。且通过每个分支信号线1046包括在第二方向并排设置的至少两个电性连接的第二导线1042，以保证每个分支信号线1046相对于传统技术对应的分支信号线的面积不变时，充分利用第二方向上的空间以布设分支信号线1046，减少分支信号线1046在第一方向上占用的空间，对应地增加第二方向上第二过孔100b的数目且减小第一方向上的第二过孔100b的数目，从而保证透明导电块1045与信号分支线1046之间的导通。
时钟信号线CK、低电位电源信号线VSS以及低频率信号线LC中的任意一个为具有至少一个狭缝的导电矩形条，具体为，时钟信号线CK、低电位电源信号线VSS以及低频率信号线LC中的任意一个包括至少两个沿第二方向并排设置且相互连接的第一导线1041，每个第一导线1041沿第一方向延伸，相邻两个第一导线1041之间具有间隙，以保证开口率从而使得框胶能充分固化。时钟信号线CK、低电位电源信号线VSS以及低频率信号线LC中的任意一个包括的第一导线1041的数目为偶数，例如2个，4个，6个，8个等。
每个分支信号线1046包括第一连接线10461以及第二连接线10462，第一连接线10461与第二连接线10462同层设置，第二连接线10462连接于第一连接线10461和栅极驱动单元GOA之间。每个第一连接线10461包括至少两个沿第一方向延伸且沿第二方向并排设置的第二导线1042，每个第一连接线10461的至少两个第二导线1042相互之间连接，相邻两个第二导线1042之间具有间隙，以保证开口率从而使得框胶固化充分。
以下以透明导电块1045桥接时钟信号线CK和分支信号线1046为例进行说明。
请参阅图5、图6以及图7，图5为沿图4的B-B切线的截面示意图，图6为图4所示栅极驱动电路C处的局部放大示意图，图7为图4所示时钟信号线的平面示意图。
每个时钟信号线CK包括多个第一导线1041，多个第一导线1041沿第一方向延伸且沿第二方向并排设置，多个第一导线1041设置于边框区NA，至少两个第一导线1041电性连接，第一方向与第二方向之间的夹角大于0度，以使得第一导线1041可以在第二方向上占用的空间增加且在第一方向上占用的空间可以减小，即使传统技术中设置于第一方向上的第一导线1041分割后设置于第二方向上。
具体地，第一方向与第二方向之间的夹角等于90度，第一方向为边框区NA的长度方向，第二方向为边框区NA的宽度方向。如图7所示，多个第一导线1041沿第二方向并排设置，每个第一导线1041为矩形导线，每个第一导线1041的宽度为40微米-80微米，例如60微米。相邻两个第一导线1041之间的间隙的宽度为20微米-40微米，例如为30微米，以保证具有足够的开口率，使得框胶103固化充分。沿第二方向上相邻的四个第一导线1041的相对两端均连接，使得相邻的四个第一导线1041互相电性连接，以形成具有三个狭缝的导电矩形条。第一导线1041的制备材料选自钼、铝、钛、铜中至少一种。第一导线1041与显示区AA的薄膜晶体管的栅极同层设置且均是通过图案化第一金属层后制备得到。
第一绝缘层1043位于多个第一导线1041的一侧。第一绝缘层1043用于使多个第一导线1041所在膜层与多个第二导线1042所在膜层之间绝缘。具体地，第一绝缘层1043覆盖多个第一导线1041。第一绝缘层1043的制备材料选自氮化硅、氧化硅中的至少一种。第一绝缘层1043为栅极绝缘层。
每个分支信号线1046包括第一连接线10461以及第二连接线10462，每个第一连接线10461包括多个第二导线1042，多个第二导线1042沿第一方向延伸且沿第二方向并排设置，多个第二导线1042设置于边框区NA且位于第一绝缘层1043远离多个第一导线1041的一侧，至少两个第二导线1042电性连接。在第二方向上的至少两个第二导线1042电性连接，使得传统技术中设置于第一方向上的部分第二导线1042可以设置于第二方向上。第二导线1042和显示区AA的薄膜晶体管的源漏电极同层设置且均是通过图案化第二金属层后制备得到。
具体地，多个第二导线1042设置于第一绝缘层1043上，在第二方向上相邻两个第二导线1042之间设置有一个第一导线1041，每个第一导线1041和与第一导线1041在第二方向上相邻的一个第二导线1042对应，以使得每个第一导线1041和与第一导线1041在第二方向上相邻的一个第二导线1042之间电性连接时的阻抗较小。
一个第二导线1042在显示面板100的厚度方向上对应一个第一导线1041设置，且每个第一导线1041的宽度等于每个第二导线1042的宽度，以使得在第二方向上相邻的第二导线1042与第一导线1041之间的间距的宽度等于相邻两个第一导线1041之间的宽度，以保证开口率。每个第二导线1042的宽度为40微米-80微米，例如为60微米。第二导线1042的制备材料为钼、铝、钛、铜中至少一种。
需要说明的是，在第二方向上多个第二导线1042之间、在第二方向上多个第一导线1041之间、在第二方向上相邻的第一导线1041和第二导线1042之间均具有间隙，以保证第一走线1041和第二走线1042布设的开口率，保证框胶固化充分。另外，每个第二导线1042沿第一方向的长度小于每个第一导线1041沿第一方向的长度，由于需要多个第二导线1042也沿着第一方向排布且在显示面板100的厚度方向对应第一导线1041设置，导致在第一方向上过孔布设的空间存在不足的问题。
在本实施例中，在第二方向上相邻两个第二导线1042通过至少一个连接导线1047电性连接，以实现第二方向上相邻两个第二导线1042之间的导通性。
具体地，在第二方向上相邻两个第二导线1042通过两个连接导线1047电性连接，且每个连接导线1047的两端分别连接相邻两个第二导线1042的同一端，电性连接相邻两个第二导线1042的两个连接导线1047关于第二导线1042与第二方向平行的对称轴对称设置。通过在第二方向上相邻两个第二导线1042通过两个连接导线1047电性连接，进一步地增加第二方向上相邻两个第二导线1042之间的导通性。
在本实施例中，连接导线1047与第二导线1042同层设置。每个连接导线1047的宽度为5微米-15微米，例如为12微米，以保证相邻两个第二导线1042之间的导通性。
第二绝缘层1044位于多个第二导线1042远离第一绝缘层1043的一侧。具体地，第二绝缘层1044覆盖第一绝缘层1043以及多个第二导线1042。第二绝缘层1044的制备材料选自氮化硅、氧化硅中的至少一种。第二绝缘层1044为层间绝缘层。
多个第一过孔100a贯穿第一绝缘层1043和第二绝缘层1044且对应多个第一导线1041设置。多个第二过孔100b贯穿第二绝缘层1044且对应多个第二导线1042设置。
至少一个透明导电块1045位于第二绝缘层1044远离多个第二导线1042的一侧，同一个透明导电块1045通过第一过孔100a电性连接至少一个第一导线1041，且通过第二过孔100b电性连接至少一个第一导线1041对应的第二导线1042，以使得透明导电块1045通过足够数目的第一过孔100a和第二过孔100b桥接第一导线1041和第二导线1042，保证第一导线1041和第二导线1042之间的导通性，从而电性连接时钟信号线CK以及分支信号线1046。
具体地，同一个透明导电块1045通过第一过孔100a电性连接在第二方向上相邻两个第一导线1041，且通过第二过孔100b电性连接与在第二方向上相邻两个第一导线1041在第二方向上相邻的两个第二导线1042。透明导电块1045的制备材料为氧化铟锡。透明导电块1045与显示区AA的像素电极同层设置且通过图案化氧化铟锡层得到。
在本实施例中，框胶104设置于边框区NA且位于至少一个透明导电块1045远离第二绝缘层1044的一侧，即框胶104位于多个第一导线1041和第二导线1042的正上方。
本申请显示面板通过第二方向上的至少两个第一导线电性连接，且第二方向上的至少两个第二导线电性连接，充分利用第二方向上的空间布设第一导线和第二导线，且减少第一导线和第二导线在第一方向上所占用的空间，也使得对应第一导线设置的第一过孔和对应第二导线设置的第二过孔在第二方向上的数目增加且在第一方向上的数目减小，保证对应第一导线设置的第一过孔和对应第二导线设置的第二过孔的数目，从而保证透明导电块通过第一过孔和第二过孔桥接第一导线和第二导线的导通性。另外，多个第一导线和多个第二导线在第二方向上错开设置，保证第一导线和第二导线之间的开口率，有利于框胶的充分固化。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (18)

  1. 一种显示面板，其中，所述显示面板具有边框区，所述显示面板包括：
    多个沿第一方向延伸且沿第二方向并排设置的第一导线，多个所述第一导线设置于所述边框区，至少两个所述第一导线电性连接；
    第一绝缘层，所述第一绝缘层位于多个所述第一导线的一侧；
    多个沿所述第一方向延伸且沿所述第二方向并排设置的第二导线，多个所述第二导线设置于所述边框区且位于所述第一绝缘层远离多个所述第一导线的一侧，至少两个所述第二导线电性连接；
    第二绝缘层，所述第二绝缘层位于多个所述第二导线远离所述第一绝缘层的一侧；
    多个第一过孔，多个所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层且对应多个所述第一导线设置；
    多个第二过孔，多个所述第二过孔贯穿所述第二绝缘层且对应多个所述第二导线设置；
    至少一个透明导电块，至少一个所述透明导电块位于所述第二绝缘层远离多个所述第二导线的一侧，同一个所述透明导电块通过所述第一过孔电性连接至少一个所述第一导线，且通过所述第二过孔电性连接至少一个所述第一导线对应的所述第二导线；以及
    框胶，所述框胶设置于所述边框区且位于至少一个所述透明导电块远离所述第二绝缘层的一侧；
    其中，每个所述第一导线的宽度等于每个所述第二导线的宽度。
  2. 根据权利要求1所述的显示面板，其中，在所述第二方向上相邻两个所述第二导线之间设置有一个所述第一导线，每个所述第一导线和与所述第一导线在所述第二方向上相邻的一个所述第二导线对应。
  3. 根据权利要求2所述的显示面板，其中，同一个所述透明导电块通过所述第一过孔电性连接在所述第二方向上相邻两个所述第一导线，且通过所述第二过孔电性连接与在所述第二方向上相邻两个所述第一导线在所述第二方向上相邻的两个所述第二导线。
  4. 根据权利要求2所述的显示面板，其中，所述显示面板还包括设置于所述边框区的至少一个连接导线，在所述第二方向上相邻两个所述第二导线通过至少一个所述连接导线电性连接。
  5. 根据权利要求4所述的显示面板，其中，所述连接导线与所述第二导线同层设置。
  6. 根据权利要求4所述的显示面板，其中，在所述第二方向上相邻两个所述第二导线通过两个所述连接导线电性连接，且每个所述连接导线的两端分别连接相邻两个所述第二导线的同一端，电性连接相邻两个所述第二导线的两个所述连接导线关于所述第二导线与所述第二方向平行的对称轴对称设置，所述第一方向与所述第二方向之间的夹角等于90度。
  7. 根据权利要求4所述的显示面板，其中，每个所述连接导线的宽度为5微米-15微米。
  8. 根据权利要求2所述的显示面板，其中，每个所述第一导线的宽度为40微米-80微米，每个所述第二导线的宽度为40微米-80微米，每个所述第一导线和与所述第一导线在所述第二方向上相邻的所述第二导线之间的间距的宽度为20微米-40微米。
  9. 一种显示面板，其中，所述显示面板具有边框区，所述显示面板包括：
    多个沿第一方向延伸且沿第二方向并排设置的第一导线，多个所述第一导线设置于所述边框区，至少两个所述第一导线电性连接；
    第一绝缘层，所述第一绝缘层位于多个所述第一导线的一侧；
    多个沿所述第一方向延伸且沿所述第二方向并排设置的第二导线，多个所述第二导线设置于所述边框区且位于所述第一绝缘层远离多个所述第一导线的一侧，至少两个所述第二导线电性连接；
    第二绝缘层，所述第二绝缘层位于多个所述第二导线远离所述第一绝缘层的一侧；
    多个第一过孔，多个所述第一过孔贯穿所述第一绝缘层和所述第二绝缘层且对应多个所述第一导线设置；
    多个第二过孔，多个所述第二过孔贯穿所述第二绝缘层且对应多个所述第二导线设置；
    至少一个透明导电块，至少一个所述透明导电块位于所述第二绝缘层远离多个所述第二导线的一侧，同一个所述透明导电块通过所述第一过孔电性连接至少一个所述第一导线，且通过所述第二过孔电性连接至少一个所述第一导线对应的所述第二导线。
  10. 根据权利要求9所述的显示面板，其中，在所述第二方向上相邻两个所述第二导线之间设置有一个所述第一导线，每个所述第一导线和与所述第一导线在所述第二方向上相邻的一个所述第二导线对应。
  11. 根据权利要求10所述的显示面板，其中，同一个所述透明导电块通过所述第一过孔电性连接在所述第二方向上相邻两个所述第一导线，且通过所述第二过孔电性连接与在所述第二方向上相邻两个所述第一导线在所述第二方向上相邻的两个所述第二导线。
  12. 根据权利要求10所述的显示面板，其中，所述显示面板还包括设置于所述边框区的至少一个连接导线，在所述第二方向上相邻两个所述第二导线通过至少一个所述连接导线电性连接。
  13. 根据权利要求12所述的显示面板，其中，所述连接导线与所述第二导线同层设置。
  14. 根据权利要求12所述的显示面板，其中，在所述第二方向上相邻两个所述第二导线通过两个所述连接导线电性连接，且每个所述连接导线的两端分别连接相邻两个所述第二导线的同一端，电性连接相邻两个所述第二导线的两个所述连接导线关于所述第二导线与所述第二方向平行的对称轴对称设置，所述第一方向与所述第二方向之间的夹角等于90度。
  15. 根据权利要求12所述的显示面板，其中，每个所述连接导线的宽度为5微米-15微米。
  16. 根据权利要求10所述的显示面板，其中，每个所述第一导线的宽度为40微米-80微米，每个所述第二导线的宽度为40微米-80微米，每个所述第一导线和与所述第一导线在所述第二方向上相邻的所述第二导线之间的间距的宽度为20微米-40微米。
  17. 根据权利要求9所述的显示面板，其中，每个所述第一导线的宽度等于每个所述第二导线的宽度。
  18. 根据权利要求9所述的显示面板，其中，所述显示面板还包括框胶，所述框胶设置于所述边框区且位于至少一个所述透明导电块远离所述第二绝缘层的一侧。
PCT/CN2020/131157 2020-08-24 2020-11-24 显示面板 Ceased WO2022041520A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/972,030 US11874575B2 (en) 2020-08-24 2020-11-24 Display panel having first and second wires extended and arranged in the same direction in the bezel region

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202021774037.7 2020-08-24
CN202021774037.7U CN211577626U (zh) 2020-08-24 2020-08-24 显示面板

Publications (1)

Publication Number Publication Date
WO2022041520A1 true WO2022041520A1 (zh) 2022-03-03

Family

ID=72528155

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/131157 Ceased WO2022041520A1 (zh) 2020-08-24 2020-11-24 显示面板

Country Status (2)

Country Link
CN (1) CN211577626U (zh)
WO (1) WO2022041520A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN211577626U (zh) * 2020-08-24 2020-09-25 深圳市华星光电半导体显示技术有限公司 显示面板
US11874575B2 (en) 2020-08-24 2024-01-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having first and second wires extended and arranged in the same direction in the bezel region
CN116779616A (zh) 2022-03-07 2023-09-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114815421B (zh) * 2022-04-21 2024-04-19 南京京东方显示技术有限公司 阵列基板、显示面板及显示设备
CN117936547B (zh) * 2023-12-13 2024-12-10 长沙惠科光电有限公司 阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070153209A1 (en) * 2003-08-29 2007-07-05 Samsung Electronics Co., Ltd Display device and panel therefor
CN204595383U (zh) * 2015-05-08 2015-08-26 上海天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN107490913A (zh) * 2015-04-01 2017-12-19 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN111384066A (zh) * 2020-03-19 2020-07-07 京东方科技集团股份有限公司 阵列基板、显示装置
CN211577626U (zh) * 2020-08-24 2020-09-25 深圳市华星光电半导体显示技术有限公司 显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070153209A1 (en) * 2003-08-29 2007-07-05 Samsung Electronics Co., Ltd Display device and panel therefor
CN107490913A (zh) * 2015-04-01 2017-12-19 上海天马微电子有限公司 阵列基板、显示面板及显示装置
CN204595383U (zh) * 2015-05-08 2015-08-26 上海天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN111384066A (zh) * 2020-03-19 2020-07-07 京东方科技集团股份有限公司 阵列基板、显示装置
CN211577626U (zh) * 2020-08-24 2020-09-25 深圳市华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
CN211577626U (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN211577626U (zh) 显示面板
US7821584B2 (en) Display device
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
CN203365869U (zh) 阵列基板及显示装置
CN108389868A (zh) 阵列基板及显示面板
CN105204252A (zh) 薄膜晶体管阵列基板及液晶显示面板
CN105093757A (zh) 一种显示面板及其制备方法、显示装置
WO2020015070A1 (zh) 阵列基板
WO2020224172A1 (zh) 显示面板及显示装置
WO2020062596A1 (zh) 显示面板和显示装置
US11874575B2 (en) Display panel having first and second wires extended and arranged in the same direction in the bezel region
JP6291215B2 (ja) 表示装置
CN116679497A (zh) 一种阵列基板、显示面板和显示装置
KR100473588B1 (ko) 액정 표시 장치용 어레이 기판
CN115657378B (zh) 显示面板及显示装置
JPH11202364A (ja) 液晶表示装置
CN214586331U (zh) 显示模组及显示装置
JPH10133232A (ja) 液晶表示装置
CN111308813B (zh) 一种显示面板
WO2022262120A1 (zh) 一种显示面板及显示终端
KR101766221B1 (ko) 액정표시장치용 기판 및 그를 이용한 액정표시장치와 그 제조방법
CN223664875U (zh) 一种胆固醇液晶面板及其彩膜基板
CN114578624B (zh) 阵列基板及显示面板
CN111463220B (zh) 阵列基板及显示装置
KR101027842B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20951188

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20951188

Country of ref document: EP

Kind code of ref document: A1