WO2021251524A1 - 반도체 발광소자 및 이를 이용한 디스플레이 장치 - Google Patents

반도체 발광소자 및 이를 이용한 디스플레이 장치 Download PDF

Info

Publication number
WO2021251524A1
WO2021251524A1 PCT/KR2020/007555 KR2020007555W WO2021251524A1 WO 2021251524 A1 WO2021251524 A1 WO 2021251524A1 KR 2020007555 W KR2020007555 W KR 2020007555W WO 2021251524 A1 WO2021251524 A1 WO 2021251524A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
semiconductor light
electrode
emitting device
Prior art date
Application number
PCT/KR2020/007555
Other languages
English (en)
French (fr)
Inventor
박주도
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2020/007555 priority Critical patent/WO2021251524A1/ko
Priority to KR1020227036406A priority patent/KR20220157450A/ko
Publication of WO2021251524A1 publication Critical patent/WO2021251524A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a semiconductor light emitting device, in particular, a semiconductor light emitting device having a size of several to several tens of ⁇ m and a display device using the same.
  • LCD liquid crystal displays
  • OLEDs organic light emitting diode displays
  • micro LED displays are competing.
  • a display using a semiconductor light emitting device having a diameter or cross-sectional area of 100 ⁇ m or less can provide very high efficiency because it does not absorb light by using a polarizing plate or the like.
  • micro LED display requires millions of semiconductor light emitting devices to implement a large area, it is difficult to transfer the devices compared to other technologies.
  • Another object of the present invention is to provide a semiconductor light emitting device having a structure in which contact with a wiring electrode is easy and a display device using the semiconductor light emitting device.
  • a semiconductor light emitting device includes a body including a first conductivity type semiconductor layer, an active layer formed on one surface of the first conductivity type semiconductor layer, and a second conductivity type semiconductor layer formed on one surface of the active layer; an electrode unit including a first conductivity type electrode formed on the other surface of the first conductivity type semiconductor layer and a second conductivity type electrode formed on one surface of the second conductivity type semiconductor layer; a guide layer covering at least a portion of a side surface of the body portion and formed to have a slope different from that of the side surface of the body portion; and a reflective layer formed on a side surface of the body part to cover at least the guide layer.
  • the guide layer is characterized in that it is formed extending from the first conductivity-type semiconductor layer to the second conductivity-type semiconductor layer along the side surface of the body portion.
  • the guide layer is characterized in that the portion covering the second conductivity type semiconductor layer is formed to be thicker than the portion covering the first conductivity type semiconductor layer.
  • the guide layer is characterized in that it is formed of an insulating material.
  • the reflective layer is characterized in that it is formed extending from the side of the body portion to the first conductivity-type electrode to further cover the first conductivity-type electrode.
  • a display device includes a substrate; semiconductor light emitting devices disposed on the substrate; a planarization layer formed to fill a space between the semiconductor light emitting devices and to cover a portion of the semiconductor light emitting devices; and a wiring electrode disposed on the substrate and electrically connected to the semiconductor light emitting devices, wherein the semiconductor light emitting devices include a first conductivity type semiconductor layer and an active layer formed on one surface of the first conductivity type semiconductor layer.
  • a body portion including a second conductivity-type semiconductor layer formed on one surface of the active layer; an electrode unit including a first conductivity type electrode formed on the other surface of the first conductivity type semiconductor layer and a second conductivity type electrode formed on one surface of the second conductivity type electrode; a guide layer covering at least a portion of a side surface of the body portion and formed to have a slope different from that of the side surface of the body portion; and a reflective layer formed on a side surface of the body part to cover at least the guide layer.
  • the reflective layer is characterized in that it is formed extending from the side of the body portion to the first conductivity-type electrode to further cover the first conductivity-type electrode.
  • the wiring electrode may include: a first wiring electrode disposed on one surface of the substrate and electrically connected to the first conductive type electrode; and a second wire electrode disposed on the planarization layer to cross the first wire electrode and electrically connected to the second conductivity-type electrode.
  • the planarization layer may include a first planarization layer disposed between the semiconductor light emitting devices; and a second planarization layer formed on the first planarization layer and formed to cover a portion of the semiconductor light emitting devices, wherein the wiring electrode is disposed on the first planarization layer and provides the first conductivity through the reflection layer a first wiring electrode electrically connected to the type electrode; and a second wire electrode disposed on the second planarization layer to cross the first wire electrode and electrically connected to the second conductivity-type electrode.
  • the wiring electrode is characterized in that it includes a transparent electrode.
  • the present invention can reduce light loss and improve light extraction efficiency by forming a reflective layer directly on a semiconductor light emitting device.
  • the light extraction efficiency can be maximized when the reflective layer is formed entirely on the surface other than the surface from which the light is emitted, or when the light directivity angle is set within a predetermined range.
  • an electrical contact between the semiconductor light emitting device and the wiring electrode may be formed through the reflective layer, and the contact freedom of the vertical semiconductor light emitting device may be improved.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of a portion A of the display device of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2 .
  • FIG. 4 is a conceptual diagram illustrating the flip-chip type semiconductor light emitting device of FIG. 3 .
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing color in relation to a flip-chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view illustrating another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • Fig. 8 is a cross-sectional view taken along line D-D of Fig. 7;
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8 .
  • FIG. 10 is a cross-sectional view of a conventional display device according to an exemplary embodiment.
  • FIG. 11(a) is a conceptual diagram illustrating a semiconductor light emitting device according to the present invention
  • FIG. 11(b) is a cross-sectional view taken along line E-E' of FIG. 11(a).
  • FIG. 12 is a graph illustrating light extraction efficiency according to an inclination angle of a guide layer in the semiconductor light emitting device of FIG. 11 .
  • FIGS. 13A to 13I are cross-sectional views illustrating a process of manufacturing a semiconductor light emitting device according to the present invention.
  • FIG. 14 to 17 are cross-sectional views illustrating a process of manufacturing a display device using the semiconductor light emitting device according to the present invention.
  • the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • slate PC tablet PC
  • ultrabook ultrabook
  • digital TV digital TV
  • desktop computer desktop computer
  • the configuration according to the embodiment described in this specification can be applied as long as it can include a display even in a new product form to be developed later.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • the flexible display includes a display that can be bent, bent, twisted, folded, or rolled by an external force.
  • the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, folded, or rolled like paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be a curved surface.
  • the information displayed in the second state may be visual information output on the curved surface.
  • Such visual information is implemented by independently controlling the light emission of sub-pixels arranged in a matrix form.
  • the unit pixel means a minimum unit for realizing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed to have a small size, so that it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2
  • FIG. 4 is a conceptual diagram illustrating the flip-chip type semiconductor light emitting device of FIG. 3
  • 5A to 5C are conceptual diagrams illustrating various forms of implementing color in relation to a flip-chip type semiconductor light emitting device.
  • FIG 2, 3A, and 3B illustrate a display device 100 using a passive matrix (PM) type semiconductor light emitting device as the display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 includes a substrate 110 , a first electrode 120 , a conductive adhesive layer 130 , a second electrode 140 , and a plurality of semiconductor light emitting devices 150 .
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI) to realize flexible performance.
  • an insulating and flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET) may be used as a component of the substrate 110 .
  • the substrate 110 may be any of a transparent material or an opaque material.
  • the substrate 110 may be a wiring substrate on which the first electrode 120 is disposed, and the first electrode 120 may be located on the substrate 110 .
  • the insulating layer 160 may be formed by being stacked on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160 .
  • a state in which the insulating layer 160 is laminated on the substrate 110 may be a single wiring substrate.
  • the insulating layer 160 is an insulating and flexible material such as PI, PEN, PET, etc., and is integrally formed with the substrate 110 to form a single wiring board.
  • the auxiliary electrode 170 is an electrode electrically connecting the first electrode 120 and the semiconductor light emitting device 150 , and is positioned on the insulating layer 160 and is disposed to correspond to the position of the first electrode 120 .
  • the auxiliary electrode 170 may have a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 penetrating the insulating layer 160 .
  • the electrode hole 171 may be formed by filling the via hole with a conductive material.
  • the conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not necessarily limited thereto.
  • a layer performing a specific function may be formed between the insulating layer 160 and the conductive adhesive layer 130 , and a structure in which the conductive adhesive layer 130 is disposed on a substrate without the insulating layer 160 is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, the conductive adhesive layer 130 may be formed by mixing a material having conductivity and a material having adhesiveness. In addition, the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropy conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropy conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the z-direction passing through the thickness, but may be configured as an electrically insulating layer in the horizontal x-y direction. Accordingly, the conductive adhesive layer 130 may be referred to as a z-axis conductive layer (however, hereinafter, it is referred to as a 'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with the insulating base member, and when heat and pressure are applied, conductivity by the anisotropic conductive medium is limited to a specific portion.
  • heat and pressure are applied to the anisotropic conductive film, but in order for the anisotropic conductive film to have partial conductivity, another method (for example, only one of heat and pressure is applied or UV curing method) can also be used.
  • the anisotropic conductive medium may be a conductive ball or conductive particles.
  • the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion of the conductive balls has conductivity.
  • the anisotropic conductive film may be in a state in which the core of the conductive material is covered with an insulating film made of a polymer material. will have At this time, the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film. More specifically, heat and pressure are applied as a whole to the anisotropic conductive film, and an electrical connection in the z-axis direction may be partially formed by a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may be in a state in which an insulating core contains a plurality of particles coated with a conductive material.
  • the conductive material in the portion to which heat and pressure is applied is deformed (stuck) and has conductivity in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the z-axis direction to have conductivity in the thickness direction of the film is also possible.
  • the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of the insulating base member.
  • ACF fixed array anisotropic conductive film
  • the insulating base member is formed of a material having an adhesive property, and the conductive balls are intensively disposed on the bottom portion of the insulating base member.
  • the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, and is composed of a plurality of layers, in which conductive balls are disposed on one layer (double-ACF). ) are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which a conductive ball is mixed with an insulating and adhesive base material.
  • the solution containing conductive particles may be a solution containing conductive particles or nanoparticles.
  • the second electrode 140 is spaced apart from the auxiliary electrode 170 and is positioned on the insulating layer 160 . That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 in which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140 .
  • the semiconductor light emitting device 150 may be a flip chip type light emitting device as shown in FIG. 4 .
  • the semiconductor light emitting device 150 includes a p-type electrode 156 , a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, and an active layer 154 formed on the p-type semiconductor layer 155 . , an n-type semiconductor layer 153 formed on the active layer 154 and an n-type electrode 152 spaced apart from the p-type electrode 156 in the horizontal direction on the n-type semiconductor layer 153 .
  • the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 by the conductive adhesive layer 130
  • the n-type electrode 152 may be electrically connected to the second electrode 140 .
  • the auxiliary electrode 170 is formed to be elongated in one direction so that one auxiliary electrode 170 may be electrically connected to the plurality of semiconductor light emitting devices 150 .
  • the p-type electrodes 156 of the semiconductor light emitting devices 150 on the left and right with the auxiliary electrode 170 as the center may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is press-fitted into the conductive adhesive layer 130 by heat and pressure, and through this, a portion between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 . And, only the portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 has conductivity, and there is no press-fitting of the semiconductor light emitting device 150 in the remaining portion, so that it does not have conductivity.
  • the conductive adhesive layer 130 may electrically connect as well as mutually couple the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140 .
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed on the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices 150 having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120 .
  • the semiconductor light emitting devices 150 are arranged in several columns, and the semiconductor light emitting devices 150 in each column are connected to any one of the plurality of first electrodes 120 . may be electrically connected.
  • the semiconductor light emitting devices 150 are connected in a flip-chip form, the semiconductor light emitting devices 150 grown on a transparent dielectric substrate may be used.
  • the semiconductor light emitting devices 150 may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured even with a small size.
  • a barrier rib 190 may be formed between the semiconductor light emitting devices 150 .
  • the partition wall 190 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130 .
  • the base member of the anisotropic conductive film may form the partition wall 190 .
  • the barrier rib 190 may have reflective properties and increase contrast even without a separate black insulator.
  • a separate reflective barrier rib may be provided as the barrier rib 190 .
  • the barrier rib 190 may include a black or white insulator depending on the purpose of the display device. When the barrier rib 190 made of a white insulator is used, it is possible to increase reflectivity, and when the barrier rib 190 made of a black insulator is used, it is possible to have reflective properties and to increase the contrast ratio.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 180 converts the blue (B) light into the color of a unit pixel. can do.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting an individual pixel.
  • a red phosphor 181 capable of converting blue (B) light into red (R) light may be stacked on the blue semiconductor light emitting device 151 , and a green unit pixel may be stacked.
  • a green phosphor 182 capable of converting blue (B) light into green (G) light may be stacked on the blue semiconductor light emitting device 151 at a position of .
  • only the blue semiconductor light emitting device 151 may be used alone in the portion constituting the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the phosphor 180 of one color may be stacked along each line of the first electrode 120 , and thus, one line in the first electrode 120 may be an electrode controlling one color. have. That is, red (R), green (G), and blue (B) may be sequentially disposed along the second electrode 140 , and a unit pixel may be implemented.
  • the present invention is not necessarily limited thereto, and instead of the phosphor 180 , the semiconductor light emitting device 150 and the quantum dot (QD) are combined to form red (R), green (G) and blue (B) unit pixels. can be implemented
  • a black matrix 191 may be disposed between each of the phosphor layers 180 to improve contrast of light and dark.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.
  • each semiconductor light emitting device 150 mainly uses gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to emit light of various colors including blue. It can be implemented as a light emitting device of
  • the semiconductor light emitting device 150 may include red, green, and blue semiconductor light emitting devices to form each sub-pixel.
  • red, green, and blue semiconductor light emitting devices R, G, and B are alternately disposed, and unit pixels of red, green, and blue are formed as one pixel by the red, green and blue semiconductor light emitting devices. , and through this, a full-color display can be realized.
  • the semiconductor light emitting device 150 may be a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181 , a green phosphor layer 182 , and a blue phosphor layer 183 may be provided on the white light emitting device W to form a unit pixel.
  • a unit pixel may be formed on the white light emitting device W by using a color filter in which red, green, and blue are repeated.
  • a red phosphor layer 181 , a green phosphor layer 182 , and a blue phosphor layer 183 may be provided on the ultraviolet light emitting device UV.
  • the semiconductor light emitting device 150 can be used in not only the visible light region but also the entire region including ultraviolet light, and can be extended in the form of a semiconductor light emitting device in which ultraviolet light can be used as an excitation source of the upper phosphor.
  • the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting device 150 may be a rectangular or square device having a side length of 80 ⁇ m or less. In the case of a rectangular shape, the size may be 20 ⁇ 80 ⁇ m or less.
  • the square semiconductor light emitting device 150 having a side length of 10 ⁇ m is used as a unit pixel, sufficient brightness to form a display device can be realized. Therefore, for example, when the unit pixel is a rectangular pixel having one side of 600 ⁇ m and the other side of 300 ⁇ m, the distance between the semiconductor light emitting device 150 is relatively large enough to realize a flexible display device of HD quality. .
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6 .
  • a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned.
  • An insulating layer 160 is laminated on the first substrate 110 to form one substrate (or wiring board), and the wiring substrate includes a first electrode 120 , an auxiliary electrode 170 , and a second electrode 140 . this is placed
  • the first electrode 120 and the second electrode 150 may be disposed in a direction perpendicular to each other.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by an anisotropic conductive film, and for this purpose, the anisotropic conductive film may be applied to a substrate positioned on the insulating layer 160 .
  • a second substrate 112 on which a plurality of semiconductor light emitting devices 150 corresponding to the positions of the auxiliary electrode 170 and the second electrodes 140 and constituting individual pixels are located is formed as the semiconductor light emitting device 150 . is disposed to face the auxiliary electrode 170 and the second electrode 140 .
  • the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a sapphire substrate or a silicon substrate.
  • the semiconductor light emitting device 150 can be effectively used in a display device by having an interval and a size that can form a display device when formed in a wafer unit.
  • the wiring substrate and the second substrate 112 are thermocompression-bonded.
  • the wiring substrate and the second substrate 112 may be thermocompression-bonded by applying an ACF press head.
  • the wiring substrate and the second substrate 112 are bonded by the thermocompression bonding. Due to the properties of the anisotropic conductive film having conductivity by thermocompression bonding, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, and the electrodes are the semiconductor light emitting device 150 . can be electrically connected to. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and through this, a barrier rib may be formed between the semiconductor light emitting devices 150 .
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method.
  • LLO laser lift-off
  • CLO chemical lift-off
  • a transparent insulating layer (not shown) may be formed by coating the wiring board to which the semiconductor light emitting device 150 is coupled with silicon oxide (SiOx) or the like.
  • the method may further include forming a phosphor layer on one surface of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red or green phosphor for converting the blue (B) light into the color of a unit pixel is the blue semiconductor light emitting device.
  • a layer may be formed on one surface of the device.
  • the manufacturing method or structure of the display device using the semiconductor light emitting device described above may be modified and implemented in various forms.
  • the vertical semiconductor light emitting device may be applied to the display device described above.
  • a vertical structure will be described with reference to FIGS. 5 and 6 .
  • FIG. 7 is a perspective view showing another embodiment of a display device using a semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along line DD of FIG. 7
  • FIG. 9 is a vertical type semiconductor light emitting device of FIG. It is a conceptual diagram.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210 , a first electrode 220 , a conductive adhesive layer 230 , a second electrode 240 , and a plurality of semiconductor light emitting devices 250 .
  • the substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any insulating and flexible material may be used. .
  • the first electrode 220 is positioned on the substrate 210 and may be formed as a bar-shaped electrode long in one direction.
  • the first electrode 220 may serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is positioned.
  • the conductive adhesive layer 230 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • anisotropic conductive paste a solution containing conductive particles, or the like.
  • the conductive adhesive layer 230 is implemented by an anisotropic conductive film is exemplified.
  • the semiconductor light emitting device 250 When the semiconductor light emitting device 250 is connected by applying heat and pressure after positioning the anisotropic conductive film on the substrate 210 in a state where the first electrode 220 is positioned, the semiconductor light emitting device 250 is the first electrode It is electrically connected to 220 . In this case, the semiconductor light emitting device 250 is preferably disposed on the first electrode 220 .
  • the electrical connection is created because, as described above, when heat and pressure are applied to the anisotropic conductive film, it has partial conductivity in the thickness direction. Accordingly, the anisotropic conductive film is divided into a conductive portion 231 and a non-conductive portion 232 in the thickness direction.
  • the conductive adhesive layer 230 implements not only electrical connection but also mechanical bonding between the semiconductor light emitting device 250 and the first electrode 220 .
  • the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured even with a small size.
  • the size of the individual semiconductor light emitting device 150 may be a rectangular or square device having a side length of 80 ⁇ m or less. In the case of a rectangular shape, the size may be 20 ⁇ 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices 250 in a direction crossing the longitudinal direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting devices 250 , respectively. this is located
  • the vertical semiconductor light emitting device includes a p-type electrode 256 , a p-type semiconductor layer 255 formed on the p-type electrode 256 , and an active layer 254 formed on the p-type semiconductor layer 255 . ), an n-type semiconductor layer 253 formed on the active layer 254 , and an n-type electrode 252 formed on the n-type semiconductor layer 253 .
  • the lower p-type electrode 256 may be electrically connected to the first electrode 220 by the conductive adhesive layer 230
  • the upper n-type electrode 252 may be a second electrode 240 to be described later.
  • the vertical semiconductor light emitting device 250 has a great advantage in that it is possible to reduce the size of the chip since electrodes can be arranged up and down.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250 .
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel. This may be provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue (B) light into red (R) light may be stacked on the blue semiconductor light emitting device 251 at a position constituting a red unit pixel, and a green unit pixel may be stacked on the blue semiconductor light emitting device 251 .
  • a green phosphor 282 capable of converting blue (B) light into green (G) light may be stacked on the blue semiconductor light emitting device 251 at the position formed.
  • the blue semiconductor light emitting device 251 may be used alone in the portion constituting the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and as described above in a display device to which a flip chip type light emitting device is applied, other structures for realizing blue, red, and green may be applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250 .
  • the semiconductor light emitting devices 250 may be disposed in a plurality of columns, and the second electrode 240 may be positioned between the rows of the semiconductor light emitting devices 250 .
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250 .
  • the second electrode 240 may be formed as a long bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode 220 .
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected to each other by an electrode protruding from the second electrode 240 .
  • the connection electrode may be the n-type electrode 252 of the semiconductor light emitting device 250 .
  • the n-type electrode 252 is formed as an ohmic electrode for ohmic contact, and the second electrode 240 covers at least a portion of the ohmic electrode by printing or deposition. Through this, the second electrode 240 and the n-type electrode 252 of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230 , and, if necessary, is transparent including silicon oxide (SiOx) on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • An insulating layer (not shown) may be formed.
  • the second electrode 240 is positioned after forming the transparent insulating layer, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • the present invention has the advantage of not using a transparent electrode such as ITO by locating the second electrode 240 between the semiconductor light emitting devices 250 . Therefore, it is possible to improve light extraction efficiency by using a conductive material having good adhesion to the n-type semiconductor layer 253 as a horizontal electrode without being limited by the selection of a transparent material.
  • a transparent electrode such as indium tin oxide (ITO)
  • ITO indium tin oxide
  • a barrier rib 290 may be positioned between the semiconductor light emitting devices 250 .
  • a barrier rib 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels.
  • the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230 . For example, by inserting the semiconductor light emitting device 250 into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall 290 .
  • the barrier rib 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.
  • the barrier rib 290 may be separately provided with a reflective barrier rib.
  • the barrier rib 290 may include a black or white insulator depending on the purpose of the display device.
  • the barrier rib 290 is formed between the vertical semiconductor light emitting device 250 and the second electrode 240 .
  • the barrier rib 290 is formed between the vertical semiconductor light emitting device 250 and the second electrode 240 .
  • individual unit pixels can be configured even with a small size by using the semiconductor light emitting device 250 , and the distance between the semiconductor light emitting devices 250 is relatively large enough to connect the second electrode 240 to the semiconductor light emitting device 250 . It can be positioned between them, and there is an effect that a flexible display device of HD quality can be obtained.
  • a black matrix 291 may be disposed between the respective phosphors in order to improve contrast of light and dark.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230 and constitutes individual pixels in the display device through this. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size. Accordingly, a full-color display in which unit pixels of red (R), green (G), and blue (B) constitute one pixel can be implemented by the semiconductor light emitting device 250 .
  • the present invention relates to a semiconductor light emitting device having a novel structure and a display device using the same.
  • FIG. 10 is a cross-sectional view of a conventional display device according to an exemplary embodiment.
  • the conventional display device 300 is configured by disposing semiconductor light emitting devices 350 on a substrate 310 .
  • the substrate 310 may have receiving grooves 311 formed at predetermined intervals, and the semiconductor light emitting devices 350 may be seated in the receiving grooves 311 formed in the substrate 310 .
  • one semiconductor light emitting device 350 may be seated in one receiving groove 311 .
  • a barrier rib 312 exists between the accommodating grooves 311 , so that the semiconductor light emitting devices 350 may be separated from other semiconductor light emitting devices 350 while seated in the receiving groove 311 .
  • a planarization layer 320 is disposed on the substrate 310 to fill a space between the semiconductor light emitting device 350 seated in the receiving groove 311 and the barrier rib 312 . Furthermore, the planarization layer 320 may be formed to cover the semiconductor light emitting devices 350 to planarize one surface of the substrate 310 .
  • the wiring electrode 330 may be formed on the planarization layer 320 according to the structure or arrangement state of the semiconductor light emitting device 350 constituting the conventional display device 300 as shown in FIG. 10 .
  • the semiconductor light emitting device 350 disposed on the substrate 310 is a vertical semiconductor light emitting device
  • the wiring electrode 330 may be formed on the planarization layer 320 .
  • the vertical semiconductor light emitting device is advantageous in miniaturization of the semiconductor light emitting device because electrodes can be arranged up and down, and in particular, it has an advantage in that a light emitting area can be formed wider than that of a horizontal semiconductor light emitting device having the same size. Nevertheless, as semiconductor light emitting devices are miniaturized, there is a problem in that light efficiency is lowered.
  • the conventional display device 300 includes a reflective layer 340 formed on a side surface of the receiving groove 311 in which the semiconductor light emitting device 350 is seated in order to improve light extraction efficiency.
  • the reflective layer 340 is formed by forming the receiving groove 311 on the substrate 310 and then depositing or coating a metal material having high reflectivity on the side of the receiving groove 311 .
  • the side surface of the receiving groove 311 is formed to have an inclination. Through this structure, the reflective layer 340 formed on the side of the receiving groove 311 has a predetermined inclination, thereby increasing the light directivity angle of the display device 300 .
  • the light directing angle is determined by the structure of the substrate 310 rather than the semiconductor light emitting device 350 , and is disposed between the receiving groove 311 and the semiconductor light emitting device 350 .
  • the present invention relates to a semiconductor light emitting device having a size of several to several tens of ⁇ m having a structure advantageous for light extraction and a display device using the same.
  • FIG. 11 (a) is a conceptual diagram illustrating a semiconductor light emitting device according to the present invention
  • FIG. 11 (b) is a cross-sectional view taken along E-E' of FIG. 11 (a)
  • FIG. 12 is a semiconductor light emitting device according to FIG. is a graph showing the light extraction efficiency according to the inclination angle of the guide layer.
  • the semiconductor light emitting device 400 is a vertical semiconductor light emitting device having a size of several to several tens of ⁇ m, and includes a body portion 410 and an electrode portion 420 .
  • the body portion 410 includes a first conductivity-type semiconductor layer 411 , an active layer 413 , and a second conductivity-type semiconductor layer 412 , and has a structure in which they are sequentially stacked.
  • the active layer 413 is formed on one surface of the first conductivity-type semiconductor layer 411
  • the second conductivity-type semiconductor layer 412 is formed on one surface of the active layer 413 .
  • the side surface 410 ′ of the body portion may have a predetermined inclination.
  • the slope refers to the angle (a) of the side surface 410 ′ of the body portion with respect to one surface of the second conductivity type semiconductor layer 413 .
  • the electrode part 420 includes a first conductivity-type electrode 421 and a second conductivity-type electrode 422 arranged vertically.
  • the first conductivity type electrode 421 is formed on the other surface of the first conductivity type semiconductor layer 411
  • the second conductivity type electrode 422 is formed on one surface of the second conductivity type semiconductor layer 412 . do.
  • the first conductivity-type semiconductor layer 411 and the first conductivity-type electrode 421 mean an n-type semiconductor layer and an n-type electrode, respectively, and the second conductivity
  • the type semiconductor layer 412 and the second conductivity type electrode 422 mean a p-type semiconductor layer and a p-type electrode.
  • the embodiment is not limited thereto and vice versa is also possible.
  • the semiconductor light emitting device 400 may include a guide layer 430 and a reflective layer 440 to improve light efficiency.
  • the guide layer 430 determines the beam angle (or divergence angle) of light
  • the reflective layer 440 reflects light leaking to a surface other than the light emitting surface, thereby improving overall light extraction efficiency.
  • the guide layer 430 may be formed to cover at least a portion of the side surface 410 ′ of the body portion. Specifically, the guide layer 430 is formed from the first conductivity-type semiconductor layer 411 to the second conductivity-type semiconductor layer 412 (or from the second conductivity-type semiconductor layer 412 ) along the side surface 410 ′ of the body portion.
  • the first conductivity-type semiconductor layer 411) may be formed to extend, and thus the first conductivity-type semiconductor layer 411, the second conductivity-type semiconductor layer 412, and the first conductivity-type semiconductor layer 411 and the second conductivity
  • the active layer 413 disposed between the type semiconductor layers 412 may be covered.
  • the guide layer 430 may be formed to completely cover the side surface 410 ′ of the body portion or may cover a portion of the side surface 410 ′ of the body portion.
  • the guide layer 430 has a structure that simultaneously covers the first conductivity-type semiconductor layer 411 , the second conductivity-type semiconductor layer 412 , and the active layer 413 , it may be formed of an insulating material.
  • an inorganic insulating material such as SiO 2 , SiN x, etc. may be a material of the guide layer 430 .
  • the guide layer 430 may be formed to have a predetermined inclination to determine the direction angle (or divergence angle) characteristic of the light output from the semiconductor light emitting device 400 .
  • the guide layer 430 may be formed to have a slope different from that of the side surface 410 ′ of the body portion.
  • the slope (b) is determined by the angle (b) between one surface and the side surface of the guide layer 430
  • one surface of the guide layer 430 is one surface and the second conductive semiconductor layer 413 in FIG. 11 . It means the planes arranged side by side in the horizontal direction.
  • a portion covering the second conductivity type semiconductor layer 412 may be formed to be thicker than a portion covering the first conductivity type semiconductor layer 411 .
  • the guide layer 430 may be gradually formed to be thicker from the first conductivity-type semiconductor layer 411 side toward the second conductivity-type semiconductor layer 412 side.
  • this thickness difference may determine the angle b of the guide layer 430 .
  • the slope of the guide layer 430 may be formed gradually. have.
  • the thickness of the guide layer 430 that determines the inclination of the guide layer 430 may be determined by adjusting the etching degree, and the angle b of the guide layer 430 is between 75 degrees and 85 degrees, preferably 77 degrees. It is advantageous for light extraction efficiency to be formed between to 83 degrees (see FIG. 12 ).
  • the reflective layer 440 may be formed on the side surface 410 ′ of the body portion to cover at least the guide layer 430 . Since the guide layer 430 is formed to cover the active layer 413 in which light is generated, when the reflective layer 440 is formed to cover at least the guide layer 430 , it is possible to reflect light leaking around the active layer 413 . can
  • the reflective layer 440 may be formed to extend from the side surface 410 ′ of the body portion to the first conductivity type electrode 421 to further cover the first conductivity type electrode 421 .
  • the reflective layer 440 is formed on all surfaces except for the region overlapping the light emitting surface, light loss can be minimized, and furthermore, there is an advantage in that the degree of freedom of the wiring process in the vertical semiconductor light emitting device is increased.
  • the wiring process of the vertical semiconductor light emitting device is generally performed on the upper and lower portions of the semiconductor light emitting device. Since the contact can be formed, it is also possible to perform a wiring process collectively on the upper or lower portions of the semiconductor light emitting device.
  • the aforementioned reflective layer 440 should have high reflectivity and high electrical conductivity, it may be formed of a material such as silver (Ag) or aluminum (Al).
  • FIGS. 13A to 13I are cross-sectional views illustrating a process of manufacturing a semiconductor light emitting device according to the present invention.
  • the step of forming the body portion 410 on the growth substrate 500 is performed (FIG. 13a).
  • a sapphire substrate, a Si substrate, a SiC substrate, a GaN substrate, or the like may be prepared as the growth substrate 500 .
  • the first conductivity type semiconductor layer 411, the active layer 413, and the second conductivity type semiconductor layer 412 constituting the body portion 410 of the present invention may be sequentially grown through the MOCVD method.
  • the semiconductor layer undoped with the buffer layer 510 may be first grown before the first conductivity type semiconductor layer 411 is grown.
  • a step of depositing the second conductivity type electrode 422 on the second conductivity type semiconductor layer 412 may be performed.
  • the second conductivity type electrode 422 since the light generated by the semiconductor light emitting device 400 is extracted through the second conductivity type electrode 422 , the second conductivity type electrode 422 may correspond to a transparent electrode such as ITO.
  • the donor substrate 600 may include an adhesive layer 610 on one surface to which the growth substrate 500 is bonded, and the growth substrate 500 is bonded to the donor substrate 600 through the second conductive electrode 422 .
  • the growth substrate 500 may be removed through a laser lift-off method (LLO), and the buffer layer 510 may be removed through dry etching or polishing.
  • LLO laser lift-off method
  • a material such as chromium (Cr), gold (Au), titanium (Ti), etc. may be deposited on the first conductivity type semiconductor layer 411 to be utilized as the first conductivity type electrode 421 .
  • a step of forming a semiconductor light emitting device array through isolation is performed ( FIG. 13E ).
  • a photolithography process may be utilized to form the pattern of the first conductivity type electrode 421 , and then, the layers constituting the body portion 410 may be dry-etched to form a semiconductor light emitting device array.
  • dry etching is performed until the second conductive type electrode 422 is exposed, and the semiconductor light emitting device array is formed on the donor substrate 600 .
  • the passivation layer 430 may be formed by a PECVD method, and a portion of the passivation layer 430 may be a guide layer 430 in the semiconductor light emitting device 400 according to the present invention.
  • the passivation layer 430 is etched, and a portion of the second conductivity type electrode 422 is etched to form a second conductivity type electrode 422 pattern ( FIG. 13G ).
  • a portion of the passivation layer 430 covering the side surface of the body portion 410 is not etched and remains to form the guide layer 430 .
  • the angle b of the guide layer 430 may be determined, and the guide layer 430 may be formed to have an angle b between 75 degrees and 85 degrees.
  • the second conductivity type electrode 422 is selectively etched using an etching solution, and as shown in the drawing, the etching proceeds from the portion exposed between the semiconductor light emitting device arrays to be patterned.
  • the step of separating the semiconductor light emitting device 400 from the donor substrate 600 (FIG. 13I) is performed.
  • the reflective layer 440 may be deposited on the entire surface of the semiconductor light emitting device array through the MOCVD method to cover the side surface of the body 410 and the first conductive type electrode 421 .
  • the semiconductor light emitting device 400 may be separated from the donor substrate 600 by a laser lift-off method (LLO).
  • LLO laser lift-off method
  • FIG. 13 a display device including semiconductor light emitting devices manufactured through the process according to FIG. 13 will be described with reference to FIGS. 14 to 17 .
  • the display device described below may be driven by a passive matrix method or an active matrix method.
  • the display device to be described below may include any one or two or more of red (R), green (G), and blue (B) semiconductor light emitting devices.
  • FIG. 14 to 17 are cross-sectional views illustrating a process of manufacturing a display device using the semiconductor light emitting device according to the present invention.
  • the display apparatus 1000 includes a substrate 1100 , a planarization layer 1200 , a wiring electrode 1300 , and the semiconductor light emitting devices 400 described above. Accordingly, the description of the semiconductor light emitting devices 400 will be replaced with the above description below.
  • the substrate 1100 may include glass, quartz, or a polymer material, and the above-described semiconductor light emitting devices 400 may be disposed on the substrate 1100 .
  • the substrate 1100 may or may not include the receiving groove 1110 .
  • the semiconductor light emitting devices 400 may be seated in the receiving groove 1110 .
  • the barrier rib 1120 is disposed between the receiving groove 1110 , and the semiconductor light emitting devices 400 may be separated from each other by the barrier rib 1120 . have.
  • a planarization layer 1200 may be formed on the substrate 1100 to cover a portion of the semiconductor light emitting devices 400 while filling between the semiconductor light emitting devices 400 .
  • a photosensitive organic insulating material may be formed as a planarization layer ( 1200) can be configured.
  • the planarization layer 1200 fills a space between the semiconductor light emitting device 400 seated in the receiving groove 1110 and the barrier rib 1120 to planarize the substrate 1100 . can do.
  • the planarization layer 1200 may be filled at least to the same height as the semiconductor light emitting device 400 , and the planarization layer 1200 serves as a barrier rib. can be done
  • planarization layer 1200 may be formed to cover a portion of the semiconductor light emitting device 400 .
  • the planarization layer 1200 may be formed to expose only a portion of the second conductivity type electrode 422 and cover the semiconductor light emitting device 400 for a wiring process.
  • a wiring electrode 1300 electrically connected to the semiconductor light emitting devices 400 may be disposed on the substrate 1100 .
  • the wiring electrode 1300 may be disposed above and below the semiconductor light emitting device 400 as a reference.
  • the wiring electrode 1300 is disposed on one surface of the substrate 1100 and is disposed on the first wiring electrode 1310 and the planarization layer 1200 electrically connected to the first conductivity-type electrode 421 .
  • a second wire electrode 1320 electrically connected to the second conductivity type electrode 422 may be included.
  • the extending directions of the first wiring electrode 1310 and the second wiring electrode 1320 may cross each other, and preferably, the first wiring electrode 1310 and the second wiring electrode 1320 may be disposed to be perpendicular to each other.
  • the first wiring electrode 1310 may be disposed inside the receiving groove 1110 .
  • the first conductivity type electrode 421 or the reflective layer 440 of the semiconductor light emitting device 400 may be disposed on the first wiring electrode 1310 .
  • the first wiring electrode 1310 may be electrically connected to the first conductivity-type electrode 421 through the reflective layer 440 .
  • a solder material may be further disposed between the first wiring electrode 1310 and the first conductivity-type electrode 421 or the reflective layer 440 . After being plated on the first wiring electrode 1310 in advance, the solder material may be coupled to the first conductivity-type electrode 421 or the reflective layer 440 by thermal energy.
  • the solder material is a low-melting material, and may be, for example, at least one of antimony (Sb), palladium (Pd), silver (Ag), gold (Au), and bismuth (Bi).
  • the second wiring electrode 1320 may extend to the second conductivity type electrode 422 on the planarization layer 1200 to be electrically connected to the second conductivity type electrode 422 .
  • the second conductivity type electrode 422 since the second conductivity type electrode 422 is formed on the light emitting surface side, it may be formed as a transparent electrode or may include a transparent electrode portion.
  • the wiring process may be collectively performed on the upper side of the semiconductor light emitting device 400 .
  • both the first wiring electrode 1310 and the second wiring electrode 1320 may be formed on the planarization layer 1200 .
  • the planarization layer 1200 is formed on the first planarization layer 1210 and the first planarization layer 1210 disposed between the semiconductor light emitting devices 400 to be a part of the semiconductor light emitting devices 400 . It may include a second planarization layer 1220 covering the.
  • a first wiring electrode 1310 may be formed on the first planarization layer 1210 to extend to the reflective layer 440 .
  • the first wiring electrode 1310 may be formed over the first planarization layer 1210 and the partition wall 1120 .
  • the first wiring electrode 1310 may be in contact with the reflective layer 440 to be electrically connected to the first conductivity-type electrode 421 .
  • the second wiring electrode 1320 may be formed on the second planarization layer 1220 , and extends from the second planarization layer 1220 to the second conductivity type electrode 422 to the second conductivity type. It may be electrically connected to the electrode 422 .
  • both the first wiring electrode 1310 and the second wiring electrode 1320 are disposed on the light emitting surface side, they may be formed of a transparent electrode or may include a transparent electrode portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 반도체 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층 및 상기 활성층의 일면 상에 형성된 제2 도전형 반도체층을 포함하는 바디부; 상기 제1 도전형 반도체층의 타면 상에 형성된 제1 도전형 전극 및 상기 제2 도전형 반도체층의 일면 상에 형성된 제2 도전형 전극을 포함하는 전극부; 상기 바디부의 측면의 적어도 일부를 덮고, 상기 바디부의 측면의 기울기와 상이한 기울기를 갖도록 형성된 가이드층; 및 적어도 상기 가이드층을 덮도록 상기 바디부의 측면 상에 형성된 반사층을 포함하는 것을 특징으로 한다.

Description

반도체 발광소자 및 이를 이용한 디스플레이 장치
본 발명은 반도체 발광소자, 특히, 수 내지 수십 ㎛ 크기의 반도체 발광소자 및 이를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
이들 중 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 이용한 디스플레이는 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다.
그러나 마이크로 LED 디스플레이의 경우 대면적을 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술들에 비해 소자들을 전사하는 것이 어려운 문제가 있다.
한편, 마이크로 LED의 전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-Off, LLO) 또는 자가조립 등이 있다.
본 발명의 일 목적은 광 추출에 유리한 구조의 반도체 발광소자와 상기 반도체 발광소자들을 이용한 디스플레이 장치를 제공하는 것이다.
또한, 본 발명의 다른 일 목적은 배선 전극과 컨택이 용이한 구조의 반도체 발광소자와 상기 반도체 발광소자들을 이용한 디스플레이 장치를 제공하는 것이다.
본 발명에 따른 반도체 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층 및 상기 활성층의 일면 상에 형성된 제2 도전형 반도체층을 포함하는 바디부; 상기 제1 도전형 반도체층의 타면 상에 형성된 제1 도전형 전극 및 상기 제2 도전형 반도체층의 일면 상에 형성된 제2 도전형 전극을 포함하는 전극부; 상기 바디부의 측면의 적어도 일부를 덮고, 상기 바디부의 측면의 기울기와 상이한 기울기를 갖도록 형성된 가이드층; 및 적어도 상기 가이드층을 덮도록 상기 바디부의 측면 상에 형성된 반사층을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 가이드층은 상기 바디부의 측면을 따라 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층으로 연장 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 가이드층은 상기 제2 도전형 반도체층을 덮는 부분이 상기 제1 도전형 반도체층을 덮는 부분보다 두껍게 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 가이드층은 절연성 있는 소재로 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 반사층은 상기 제1 도전형 전극을 더 덮도록 상기 바디부의 측면에서 상기 제1 도전형 전극으로 연장 형성된 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치는 기판; 상기 기판 상에 배치되는 반도체 발광소자들; 상기 반도체 발광소자들 사이를 채우면서 상기 반도체 발광소자들의 일부를 덮도록 형성된 평탄화층; 및 상기 기판 상에 배치되며, 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극을 포함하고, 상기 반도체 발광소자들은, 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층 및 상기 활성층의 일면 상에 형성된 제2 도전형 반도체층을 포함하는 바디부; 상기 제1 도전형 반도체층의 타면 상에 형성된 제1 도전형 전극 및 상기 제2 도전형 전극의 일면 상에 형성된 제2 도전형 전극을 포함하는 전극부; 상기 바디부의 측면의 적어도 일부를 덮고, 상기 바디부의 측면의 기울기와 상이한 기울기를 갖도록 형성된 가이드층; 및 적어도 상기 가이드층을 덮도록 상기 바디부의 측면 상에 형성된 반사층을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 반사층은 상기 제1 도전형 전극을 더 덮도록 상기 바디부의 측면에서 상기 제1 도전형 전극으로 연장 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 배선 전극은, 상기 기판의 일면 상에 배치되며 상기 제1 도전형 전극과 전기적으로 연결되는 제1 배선 전극; 및 상기 평탄화층 상에 상기 제1 배선 전극과 교차하도록 배치되며 상기 제2 도전형 전극과 전기적으로 연결되는 제2 배선 전극을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 평탄화층은, 상기 반도체 발광소자들의 사이에 배치되는 제1 평탄화층; 및 상기 제1 평탄화층 상에 형성되며 상기 반도체 발광소자들의 일부를 덮도록 형성된 제2 평탄화층을 포함하며, 상기 배선 전극은, 상기 제1 평탄화층 상에 배치되며 상기 반사층을 통해 상기 제1 도전형 전극과 전기적으로 연결되는 제1 배선 전극; 및 상기 제2 평탄화층 상에 상기 제1 배선 전극과 교차하도록 배치되며 상기 제2 도전형 전극과 전기적으로 연결되는 제2 배선 전극을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 배선 전극은 투명 전극을 포함하는 것을 특징으로 한다.
본 발명은 반도체 발광소자 상에 직접 반사층을 형성하여 광손실은 줄이면서, 광 추출 효율은 향상시킬 수 있다. 특히, 반사층을 광이 발산되는 면을 제외한 나머지 면에 전체적으로 형성하거나, 광 지향각을 소정 범위 내로 설정하는 경우 광 추출 효율을 극대화할 수 있다.
또한, 본 발명은 반사층을 통해 반도체 발광소자와 배선 전극 사이의 전기적 컨택이 형성될 수 있으며, 수직형 반도체 발광소자의 컨택 자유도가 개선될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립칩 타입 반도체 발광소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 종래 디스플레이 장치의 일 실시예에 따른 단면도이다.
도 11(a)는 본 발명에 따른 반도체 발광소자를 나타내는 개념도이고, 도 11(b)는 도 11(a)의 E-E'를 따라 취한 단면도이다.
도 12는 도 11에 따른 반도체 발광소자에서 가이드층의 경사각에 따른 광 추출 효율을 나타내는 그래프이다.
도 13a 내지 도 13i는 본 발명에 따른 반도체 발광소자를 제작하는 공정을 나타내는 단면도들이다.
도 14 내지 도 17은 본 발명에 따른 반도체 발광소자를 이용하여 디스플레이 장치를 제작하는 공정을 나타내는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테ㄹ블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display) 상에 표시될 수 있다. 플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나, 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
플렉서블 디스플레이가 휘어지지 않은 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 ‘제1상태’라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 사태, 이하 ‘제2상태’라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각정보가 될 수 있다. 이러한 시각정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광을 독자적으로 제어함으로써 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자의 일 종류로서 발광 다이오드(light emitting diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하에서는, 첨부된 도면을 참조하여 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 보다 상세하게 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이고, 도 4는 도 3의 플립칩 타입 반도체 발광소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b는, 반도체 발광소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 기판(110)은 플렉서블한 성능을 구현하기 위하여 유리 또는 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도, 기판(110)의 성분으로 PEN(Polyethylene Naphthalate), PET (Polyethylene Terephthalate) 등과 같이 절연성이 있고 유연성이 있는 재질이 사용될 수도 있다. 또한, 기판(110)은 투명한 재질 또는 불투명한 재질 중 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판일 수 있으며, 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 적층되어 형성된 것일 수 있으며, 절연층(160)에는 보조전극(170)이 배치될 수 있다. 이 경우, 기판(110) 상에 절연층(160)이 적층되어 형성된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 PI, PEN, PET 등과 같이 절연성 있고 유연성 있는 재질로서, 상기 기판 (110)과 일체로 이루어져 하나의 배선기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광소자(150)를 전기적으로 연결하는 전극으로서 절연층(160) 상에 위치하고 제1전극(120) 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐으로써 형성될 수 있다.
첨부된 도면에 의하면, 절연층(160)의 일면에는 전도성 접착층 (130)이 형성되나 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130) 사이에는 특정 기능을 수행하는 레이어가 형성될 수 있으며, 절연층(160) 없이 전도성 접착층(130)이 기판 상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판 상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 전도성 접착층(130)은 전도성을 갖는 물질과 접착성을 갖는 물질이 혼합되어 형성될 수 있따. 또한, 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플랙서블 기능을 가능하게 할 수 있다.
일례로, 전도성 접착층(130)은 이방성 전도성 필름(anisotropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 전도성 접착층(130)은 두께를 관통하는 z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 x-y 방향으로는 전기 절연성의 레이어로 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 z축 전도층으로 명명될 수 있다(다만, 이하에서는 ‘전도성 접착층’이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분에 한하여 이방성 전도매질에 의한 전도성을 가지게 된다. 본 명세서에서는 상기 이방성 전도성 필름에 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도 필름이 부분적인 전도성을 가지게 하기 위하여 다른 방법(예를 들어, 열 및 압력 중 어느 하나만이 가해지거나 UV 경화에 의하는 방법)에 의할 수도 있다.
또한, 상기 이방성 전도매질은 도전볼이나 도전성 입자일 수 있다. 도시에 의하면, 이방성 전도 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 도전볼에 의하여 특정 부분만 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 형태의 입자들이 함유된 상태일 수 있으며, 이 경우 열 및 압력이 가해진 부분에 함유된 입자들의 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이 때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적으로, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 z축 방향의 전기적 연결이 부분적으로 형성될 수 있다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태일 수 있다. 이 경우, 열 및 압력이 가해진 부분의 전도성 물질이 변형되면서(눌러 붙음) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하며, 이 때, 전도성 물질은 뾰족한 단부를 가질 수 있다.
도시에 의하면, 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도필름(fixed array ACF)일 수 있다. 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되어 상기 베이스 부재로부터 열 및 압력이 가해지면 상기 도전볼과 함께 변형되어 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 입자 또는 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
첨부된 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에 열 및 압력을 가하여 반도체 발광소자 (150)를 플립 칩 형태로 접속시키면, 상기 반도체 발광소자(150)는 제1전극 (120) 및 제2전극(140)과 전기적으로 연결된다.
반도체 발광소자(150)는 도 4와 같이 플립 칩 타입(flip chip type)의 발광소자 일 수 있다.
예를 들어, 상기 반도체 발광소자(150)는 p형 전극(156), p형 전극 (156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층 (153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극 (152)을 포함한다. 이 경우, p형 전극(156)은 전도성 접착층(130)에 의하여 보조전극(170)과 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극 (140)과 전기적으로 연결될 수 있다.
도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일 방향으로 길게 형성됨으로써 하나의 보조전극(170)이 복수의 반도체 발광소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극(170)을 중심으로 좌우의 반도체 발광소자들(150)의 p형 전극(156)들이 하나의 보조전극에 전기적으로 연결될 수 있다.
구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광소자(150)가 압입되며, 이를 통해 반도체 발광소자(150)의 p형 전극(156) 및 보조전극(170) 사이의 부분과, 반도체 발광소자(150)의 n형 전극(152) 및 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광소자(150)의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광소자(150)와 보조전극(170) 사이 및 반도체 발광소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적으로 연결시킬 수 있다.
또한, 복수의 반도체 발광소자(150)는 발광소자 어레이(array)를 구성하며, 발광소자 어레이에는 형광체층(180)이 형성된다.
발광소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광소자 (150)들을 포함할 수 있다. 각각의 반도체 발광소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극 (120)은 복수 개일 수 있고, 반도체 발광소자(150)들은 수 열로 배치되며, 각 열의 반도체 발광소자(150)들은 상기 복수 개의 제1전극(120) 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광소자(150)들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광소자(150)들을 이용할 수 있다. 상기 반도체 발광소자(150)들은 예를 들어, 질화물 반도체 발광소자일 수 있다. 반도체 발광소자(150)는 휘도가 우수하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도면을 참조하면, 반도체 발광소자(150)의 사이에는 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽(190)을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비 (contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 별도의 반사성 격벽이 구비될 수 있다. 이 경우, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙 또는 화이트 절연체를 포함할 수 있다. 화이트 절연체의 격벽(190)을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우 반사 특성을 갖는 동시에 대비비를 증가시킬 수 있다.
형광체층(180)은 반도체 발광소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B)광을 발광하는 청색 반도체 발광소자인 경우, 상기 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행할 수 있다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자 (151) 상에는 청색(B) 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체 (181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자(151) 상에 청색(B) 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자(151)만이 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체(180)가 적층될 수 있으며, 따라서 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체(180) 대신에 반도체 발광소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 명암의 대조를 향상시키기 위하여 각각의 형광체층(180)들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광소자(150)는 질화갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광소자(150)는 각각의 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광소자로 구비될 수 있다. 예를 들어, 적색, 녹색 및 청색 반도체 발광소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광소자에 의하여 적색, 녹색 및 청색의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통해 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광소자(150)는 황색 형광체층이 개별 소자마다 구비된 백색 발광소자(W)일 수 있다. 이 경우, 단위 화소를 이루기 위하여 백색 발광소자(W) 상에 적색 형광체층(181), 녹색 형광체층 (182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광소자(W) 상에 적색, 녹색 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182) 및 청색 형광체층(183)이 구비될 수 있다. 이와 같이, 반도체 발광소자(150)는 가시광선 영역뿐만 아니라 자외선까지 전 영역에 사용 가능하며, 자외선이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광소자(150)는 전도성 접착층 (130) 상에 위치되어 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광소자(150)는 휘도가 우수하여 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광소자(150)의 크기는 한 변의 길이가 80㎛ 이하의 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20×80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 구현될 수 있다. 따라서 단위 화소의 크기가 한변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광소자(150)의 거리가 상대적으로 충분히 크게되어 HD 화질의 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
이상에서 설명된 반도체 발광소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있는 바, 이하에서는 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6을 참조하면, 먼저 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층 (160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 제1전극(120)과 제2전극(150)은은 상호 직교하는 방향으로 배치될 수 있다. 또한, 플렉서블 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위해 절연층(160)에 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음으로, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고 개별 화소를 구성하는 복수의 반도체 발광소자(150)가 위치된 제2기판(112)을 상기 반도체 발광소자(150)가 보조전극(170) 및 제2전극(140)과 대향하도록 배치한다.
이 경우 제2기판(112)은 반도체 발광소자(150)를 성장시키는 성장기판으로, 사파이어 기판 또는 실리콘 기판이 될 수 있다.
상기 반도체 발광소자(150)는 웨이퍼 단위로 형성될 때 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써 디스플레이 장치에 효과적으로 이용될 수 있다.
다음으로, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head를 적용하여 열압착 될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광소자(150)와 보조전극(170) 및 제2전극(140) 사이의 부분만 전도성을 가지게 되며, 전극들은 반도체 발광소자(150)와 전기적으로 연결될 수 있다. 이 때, 반도체 발광소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통해 반도체 발광소자(150) 사이에 격벽이 형성될 수 있다.
다음으로, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판 (112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용항 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광소자(150)를 외부로 노출시킨다. 필요에 따라 반도체 발광소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등으로 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러 가지 형태로 변형되어 실시될 수 있다. 그 예로, 이상에서 설명된 디스플레이 장치에는 수직형 반도체 발광소자가 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하에서 설명되는 변형예 도는 실시예는 앞선 예와 동일 또는 유사한 구조에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음의 설명으로 갈음된다.
도 7은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이고, 도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층 (230), 제2전극(240) 및 복수의 반도체 발광소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플랙서블 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있으며, 이외에도 절연성 및 유연성 있는 재질이라면 어느 것이라도 사용할 수 있다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 할 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210) 상에 형성된다. 플립 칩 타입(flip chip type)의 발광소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(ACF), 이방성 전도 페이스트, 전도성 입자를 함유한 솔루션 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후 반도체 발광소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 반도체 발광소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이 이방성 전도성 필름에 열 및 압력이 가해지면 두께방향으로 부분적인 전도성을 가지기 때문에 생성된다. 따라서 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분 (231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광소자(150)는 전도성 접착층 (130) 상에 위치되어 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광소자 (150)는 휘도가 우수하여 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광소자(150)의 크기는 한 변의 길이가 80㎛ 이하의 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20×80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광소자(250)는 수직형 구조일 수 있다.
수직형 반도체 발광소자(250)들 사이에는 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광소자(250)와 각각 전기적으로 연결되는 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254) 상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 전도성 접착층(230)에 의하여 제1전극(220)과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 장점을 갖는다.
도 8을 참조하면, 상기 반도체 발광소자(250)의 일면에는 형광체층 (280)이 형성될 수 있다. 예를 들어, 반도체 발광소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서 청색 반도체 발광소자 (251) 상에는 청색(B) 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체 (281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는 청색 반도체 발광소자(251) 상에 청색(B) 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자(251)가 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입 (flip chip type)의 발광소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
본 실시예를 살펴보면, 제2전극(240)은 반도체 발광소자(250)들 사이에 위치하고, 반도체 발광소자(250)들과 전기적으로 연결된다. 예를 들어, 반도체 발광소자(250)들은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광소자(250)들의 열 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광소자(250)들 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극(220)과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광소자(250)는 제2전극(240)에서 돌출된 전극에 의해 전기적으로 연결될 수 있다. 구체적으로, 상기 연결 전극이 반도체 발광소자(250)의 n형 전극(252)이 될 수 있다. 예를 들어, n형 전극(252)은 오믹 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극 (240)은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광소자(250)의 n형 전극(252)이 전기적으로 연결될 수 있다.
도시에 의하면, 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있으며, 필요에 따라 반도체 발광소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층 형성 후 제2전극(240)을 위치시킬 경우, 상기 제2전극 (240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
반도체 발광소자(250) 상에 제2전극(240)을 위치시킴에 있어 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용하는 경우, ITO 물질은 n형 반도체층(253)과는 접착성이 좋지 않은 문제가 있다. 따라서 본 발명은 반도체 발광소자(250) 사이에 제2전극(240)을 위치시킴으로써 ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서 투명한 재료의 선택에 구속되지 않고, n형 반도체층(253)과 접착성이 좋은 전도성 물질을 수평전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도면을 참조하면, 반도체 발광소자(250)의 사이에는 격벽(290)이 위치할 수 있다. 개별 화소를 이루는 반도체 발광소자(250)를 격리시키기 위하여 수직형 반도체 발광소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽(290)을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없이도 격벽(290)은 반사 특성을 가지는 동시에 대비비가 증가될 수 있다.
다른 예로서, 격벽(290)은 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙 또는 화이트 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광소자(250) 사이의 전도성 접착층 (230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광소자(250) 및 제2전극(240)의 사이에 위치될 수 있다. 따라서 반도체 발광소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광소자(250) 사이에 위치시킬 수 있으며, HD 화질의 플렉서블 디스플레이 장치를 구혈할 수 있는 효과가 있다.
또한, 명암의 대조를 향상시키기 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다.
설명한 것과 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서 반도체 발광소자(250)에 의하여 적색(R), 녹색(G) 및 청색 (B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
본 발명은 새로운 구조의 반도체 발광소자 및 이를 이용한 디스플레이 장치에 관한 것이다.
도 10은 종래 디스플레이 장치의 일 실시예에 따른 단면도이다.
도 10을 참조하면, 종래 디스플레이 장치(300)는 기판(310) 상에 반도체 발광소자들(350)이 배치되어 구성된다. 일 실시예로, 기판(310)은 소정 간격으로 수용홈(311)이 형성된 것일 수 있으며, 반도체 발광소자들(350)은 기판(310)에 형성된 수용홈(311)에 안착될 수 있다. 이 때, 하나의 수용홈(311)에는 하나의 반도체 발광소자(350)가 안착될 수 있다. 또한, 수용홈(311)의 사이에는 격벽(312)이 존재하여, 반도체 발광소자들(350)은 수용홈(311)에 안착된 상태에서 다른 반도체 발광소자들(350)과 분리될 수 있다.
또한, 종래 디스플레이 장치(300)의 구조에서 기판(310) 상에는 수용홈(311)에 안착된 반도체 발광소자(350)와 격벽(312) 사이의 공간을 채우도록 평탄화층(320)이 배치된다. 나아가, 평탄화층(320)은 반도체 발광소자들(350)을 덮도록 형성되어 기판(310)의 일면을 평탄화할 수 있다.
한편, 종래 디스플레이 장치(300)를 구성하는 반도체 발광소자(350)의 구조 또는 배치 상태에 따라 평탄화층(320) 상에는 도 10과 같이 배선 전극(330)이 형성될 수 있다. 예를 들어, 기판(310) 상에 배치되는 반도체 발광소자(350)가 수직형 반도체 발광소자인 경우, 디스플레이 장치(300)는 평탄화층(320) 상에는 배선 전극(330)이 형성될 수 있다.
수직형 반도체 발광소자는 전극을 상/하로 배치할 수 있으므로 반도체 발광소자의 소형화에 유리하며, 특히, 동일한 크기를 갖는 수평형 반도체 발광소자보다 발광면적을 넓게 형성할 수 있는 이점이 있다. 그럼에도 반도체 발광소자가 소형화 됨에 따라 광 효율이 저하되는 문제는 존재한다.
종래 디스플레이 장치(300)는 광 추출 효율을 향상시키기 위해 반도체 발광소자(350)가 안착되는 수용홈(311)의 측면에 형성된 반사층(340)을 포함하였다. 반사층(340)은 기판(310) 상에 수용홈(311)을 형성한 후, 수용홈(311)의 측면에 반사도가 높은 금속 물질을 증착 또는 코팅함으로써 형성된다. 나아가, 종래 디스플레이 장치(300)는 수용홈(311)의 측면이 경사를 갖도록 형성하였다. 이러한 구조를 통해 수용홈(311) 측면에 형성되는 반사층(340)은 소정 경사를 가지게 되어 디스플레이 장치(300)의 광 지향각을 증가시켰다.
그러나 전술한 종래 디스플레이 장치(300) 구조의 경우 광 지향각이 반도체 발광소자(350)가 아닌 기판(310)의 구조에 의해 결정되고, 수용홈(311)과 반도체 발광소자(350) 사이에 배치되는 평탄화층(320)을 구성하는 물질에 의해 광 손실이 발생하는 등의 문제가 존재하였다.
본 발명은 광 추출에 유리한 구조를 갖는 수 내지 수십 ㎛ 크기의 반도체 발광소자 및 이를 이용한 디스플레이 장치에 관한 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 반도체 발광소자 및 디스플레이 장치에 대해 설명한다.
먼저, 도 11 내지 도 13을 참조하여 본 발명에 따른 반도체 발광소자의 구조 및 이를 제작하는 공정에 대해 설명한다.
도 11(a)는 본 발명에 따른 반도체 발광소자를 나타내는 개념도이고, 도 11(b)는 도 11(a)의 E-E'를 따라 취한 단면도이며, 도 12는 도 11에 따른 반도체 발광소자에서 가이드층의 경사각에 따른 광 추출 효율을 나타내는 그래프이다.
본 발명에 따른 반도체 발광소자(400)는 수 내지 수십 ㎛ 크기를 갖는 수직형 반도체 발광소자로서, 바디부(410)와 전극부(420)를 포함한다.
바디부(410)는 제1 도전형 반도체층(411), 활성층(413) 및 제2 도전형 반도체층(412)을 포함하며, 이들이 차례로 적층된 구조를 갖는다. 구체적으로, 제1 도전형 반도체층(411)의 일면 상에는 활성층(413)이 형성되고, 활성층(413)의 일면 상에는 제2 도전형 반도체층(412)이 형성된다. 또한, 바디부 측면(410')은 소정 기울기를 가질 수 있다. 여기서, 기울기는 제2 도전형 반도체층(413)의 일면에 대한 바디부 측면(410')의 각도(a)를 의미한다.
전극부(420)는 상/하로 배치된 제1 도전형 전극(421) 및 제2 도전형 전극(422)을 포함한다. 자세하게, 제1 도전형 전극(421)은 제1 도전형 반도체층(411)의 타면 상에 형성되고, 제2 도전형 전극(422)은 제2 도전형 반도체층(412)의 일면 상에 형성된다.
본 명세서의 바디부(410) 및 전극부(420)에서 제1 도전형 반도체층(411) 및 제1 도전형 전극(421)은 각각 n형 반도체층 및 n형 전극을 의미하고, 제2 도전형 반도체층(412) 및 제2 도전형 전극(422)은 p형 반도체층 및 p형 전극을 의미한다. 그러나 이에 한정되지 않고 그 반대의 경우가 되는 실시예도 가능하다.
본 발명에 따른 반도체 발광소자(400)는 광 효율을 향상시키기 위하여 가이드층(430) 및 반사층(440)을 포함할 수 있다. 본 발명에서, 가이드층(430)은 광의 지향각(또는 발산각)을 결정하고, 반사층(440)은 발광면 이외의 면으로 누설되는 광을 반사시켜 전체적인 광 추출 효율을 향상시킬 수 있다.
가이드층(430)은 바디부 측면(410')의 적어도 일부를 덮도록 형성될 수 있다. 구체적으로, 가이드층(430)은 바디부의 측면(410')을 따라 제1 도전형 반도체층(411)에서 제2 도전형 반도체층(412)(또는 제2 도전형 반도체층(412)에서 제1 도전형 반도체층(411))으로 연장 형성될 수 있으며, 따라서 제1 도전형 반도체층(411), 제2 도전형 반도체층(412) 및 제1 도전형 반도체층(411)과 제2 도전형 반도체층(412) 사이에 배치된 활성층(413)을 덮을 수 있다. 가이드층(430)은 바디부 측면(410')을 전체적으로 덮도록 형성되거나, 바디부 측면(410')의 일부를 덮을 수도 있다.
가이드층(430)은 제1 도전형 반도체층(411), 제2 도전형 반도체층(412) 및 활성층(413)을 동시에 덮는 구조이므로, 절연성 있는 소재로 형성될 수 있다. 예를 들어, SiO 2, SiN x 등과 같은 무기 절연물질이 가이드층(430)의 소재가 될 수 있다.
가이드층(430)은 반도체 발광소자(400)에서 출력되는 광의 지향각(또는 발산각) 특성을 결정할 수 있도록 소정 기울기를 갖도록 형성될 수 있다. 가이드층(430)은 바디부 측면(410')의 기울기와 상이한 기울기를 갖도록 형성될 수 있다. 여기서, 기울기(b)는 가이드층(430)의 일면과 측면 사이의 각도(b)에 의해 결정되고, 가이드층(430)의 일면은 도 11에서 제2 도전형 반도체층(413)의 일면과 수평 방향으로 나란하게 배치된 면을 의미한다.
본 발명에 따르면, 가이드층(430)은 제2 도전형 반도체층(412)을 덮는 부분이 제1 도전형 반도체층(411)을 덮는 부분보다 두껍게 형성될 수 있다. 예를 들어, 가이드층(430)은 제1 도전형 반도체층(411) 측에서 제2 도전형 반도체층(412) 측으로 갈수록 점차적으로 두껍게 형성될 수 있다. 가이드층(430) 형성 시 이러한 두께 차이는 가이드층(430)의 각도(b)를 결정할 수 있다. 가이드층(430)에서 제2 도전형 반도체층(412)을 덮는 부분과 제1 도전형 반도체층(413)을 덮는 부분의 두께 차이가 커질수록 가이드층(430)의 기울기는 완만하게 형성될 수 있다. 가이드층(430)의 기울기를 결정하는 가이드층(430)의 두께는 식각 정도를 조절함으로써 결정될 수 있으며, 가이드층(430)의 각도(b)는 75도 내지 85도 사이, 바람직하게는 77도 내지 83도 사이로 형성되는 것이 광 추출 효율에 유리하다(도 12 참조).
한편, 반사층(440)은 적어도 상기 가이드층(430)을 덮도록 바디부 측면(410') 상에 형성될 수 있다. 가이드층(430)은 빛이 생성되는 활성층(413)을 덮도록 형성되므로, 반사층(440)이 적어도 가이드층(430)을 덮도록 형성되는 경우, 활성층(413) 주변으로 누설되는 광을 반사시킬 수 있다.
또 다른 실시예로, 반사층(440)은 제1 도전형 전극(421)을 더 덮도록 바디부 측면(410')에서 제1 도전형 전극(421)으로 연장 형성될 수 있다. 이러한 구조는 발광면과 오버랩 되는 영역을 제외한 모든 면에 반사층(440)이 형성되므로 광 손실을 최소화할 수 있으며, 나아가 수직형 반도체 발광소자에서 배선 공정의 자유도가 증가되는 이점이 있다. 예를 들어, 수직형 반도체 발광소자의 배선 공정은 반도체 발광소자의 상부 및 하부에서 각각 이루어지는 것이 일반적이나, 상기 구조에서는 반사층(440)이 제1 도전형 전극(421)을 대신하여 배선 전극과 전기적 컨택을 형성할 수 있으므로 반도체 발광소자의 상부 또는 하부에서 일괄적으로 배선 공정이 진행되는 것도 가능하다.
전술한 반사층(440)은 높은 반사도를 가지면서 전기 전도성도 높아야 하므로, 은(Ag), 알루미늄(Al) 등과 같은 소재로 형성될 수 있다.
다음으로는, 도 13을 참조하여 본 발명에 따른 반도체 발광소자(400)를 제작하는 공정에 대해 설명한다.
도 13a 내지 도 13i는 본 발명에 따른 반도체 발광소자를 제작하는 공정을 나타내는 단면도들이다.
먼저, 성장기판(500) 상에 바디부(410)를 형성하는 단계가 수행된다(도 13a). 예를 들어, 성장기판(500)으로는 사파이어 기판, Si 기판, SiC 기판, GaN 기판 등이 준비될 수 있다. 성장기판(500)에는 MOCVD법을 통해 본 발명의 바디부(410)를 구성하는 제1 도전형 반도체층(411), 활성층(413) 및 제2 도전형 반도체층(412)을 차례로 성장시킬 수 있으며, 선택적으로 제1 도전형 반도체층(411)을 성장시키기 전에 버퍼층(510)으로 언도프된 반도체층을 먼저 성장시킬 수 있다.
성장기판(500) 상에 바디부(410)를 성장시킨 후, 제2 도전형 반도체층(412) 상에 제2 도전형 전극(422)을 증착하는 단계가 수행될 수 있다. 본 실시예에 따르면, 반도체 발광소자(400)에서 생성된 광은 제2 도전형 전극(422)을 통해 추출되므로, 제2 도전형 전극(422)은 ITO와 같은 투명 전극에 해당할 수 있다.
다음으로, 성장기판(500)과 도너기판(600)을 합착시키는 단계가 수행된다(도 13b). 도너기판(600)은 성장기판(500)이 합착되는 일면에 접착층(610)을 포함할 수 있으며, 성장기판(500)은 제2 도전형 전극(422)을 통해 도너기판(600)에 합착될 수 있다.
다음으로, 성장기판(500)을 제거하는 단계(도 13c) 및 버퍼층(510)을 제거하고, 제1 도전형 반도체층(411) 상에 제1 도전형 전극(421)을 증착하는 단계가 순차적으로 수행된다(도 13d). 성장기판(500)은 레이저 리프트 오프법(LLO)을 통해 제거되고, 버퍼층(510)은 건식 식각 또는 폴리싱을 통해 제거될 수 있다. 또한, 제1 도전형 반도체층(411) 상에는 크롬(Cr), 금(Au), 티타늄(Ti) 등과 같은 물질이 증착되어 제1 도전형 전극(421)으로 활용될 수 있다.
다음으로, 제1 도전형 전극(421) 패턴을 형성한 후, 아이솔레이션을 통해 반도체 발광소자 어레이를 형성하는 단계가 수행된다(도 13e). 제1 도전형 전극(421) 패턴 형성에는 포토리소그래피 공정이 활용될 수 있으며, 이 후 바디부(410)를 구성하는 층들을 건식 식각하여 반도체 발광소자 어레이를 형성할 수 있다. 본 발명에 따르면, 아이솔레이션 시 건식 식각은 제2 도전형 전극(422)이 노출될 때까지 진행되며, 반도체 발광소자 어레이는 도너기판(600) 상에 형성된다.
다음으로, 반도체 발광소자 어레이를 덮도록 패시베이션층(430)을 형성하는 단계가 수행된다(도 13f). 패시베이션층(430)은 PECVD법으로 형성될 수 있으며, 패시베이션층(430)의 일부는 본 발명에 따른 반도체 발광소자(400)에서 가이드층(430)이 될 수 있다.
다음으로, 패시베이션층(430)을 식각하고, 제2 도전형 전극(422) 일부를 식각하여 제2 도전형 전극(422) 패턴을 형성하는 단계가 수행된다(도 13g). 본 단계에서 바디부(410)의 측면을 덮는 패시베이션층(430)의 일부는 식각되지 않고 남아 가이드층(430)을 형성하게 된다. 본 단계에서 가이드층(430)의 각도(b)가 결정될 수 있으며, 가이드층(430)은 75도 내지 85도 사이의 각도(b)를 갖도록 형성될 수 있다.
제2 도전형 전극(422)은 식각 용액을 이용하여 선택적으로 식각이 진행되며, 도면에 나타난 것과 같이 반도체 발광소자 어레이 사이에 노출된 부분부터 식각이 진행되어 패턴화 될 수 있다.
마지막으로, 반도체 발광소자 어레이를 덮도록 반사층(440)을 형성한 후(도 13h), 도너기판(600)으로부터 반도체 발광소자(400)를 분리하는 단계(도 13i)가 수행된다. 반사층(440)은 MOCVD법을 통해 반도체 발광소자 어레이 전면에 증착되어 바디부(410)의 측면 및 제1 도전형 전극(421)을 덮을 수 있다.
반도체 발광소자(400)는 레이저 리프트 오프법(LLO)에 의해 도너기판(600)으로부터 분리될 수 있다.
이하에서는, 도 14 내지 도 17을 참조하여 도 13에 따른 공정을 거쳐 제작된 반도체 발광소자들로 구성된 디스플레이 장치에 대해 설명한다.
이하에서 설명하는 디스플레이 장치는 패시브 매트릭스 방식 또는 액티브 매트릭스 방식에 의해 구동될 수 있다. 또한, 이하에서 설명하는 디스플레이 장치는 적색(R), 녹색(G) 및 청색(B) 반도체 발광소자 중 어느 하나 또는 2 이상으로 구성된 것일 수 있다.
도 14 내지 도 17은 본 발명에 따른 반도체 발광소자를 이용하여 디스플레이 장치를 제작하는 공정을 나타내는 단면도들이다.
본 발명에 따른 디스플레이 장치(1000)는 기판(1100), 평탄화층(1200) 및 배선 전극(1300)과, 전술한 반도체 발광소자들(400)을 포함한다. 따라서 이하에서 반도체 발광소자들(400)에 관한 설명은 전술한 내용으로 갈음한다.
기판(1100)은 유리, 쿼츠(quartz) 또는 폴리머 재질 등을 포함할 수 있으며, 기판(1100)에는 전술한 반도체 발광소자들(400)이 배치될 수 있다. 기판(1100)은 수용홈(1110)을 포함하거나 포함하지 않을 수 있다. 기판(1100)이 수용홈(1110)을 포함하는 경우, 반도체 발광소자들(400)은 수용홈(1110) 내에 안착될 수 있다. 또한, 기판(1100)이 수용홈(1110)을 포함하는 경우, 수용홈(1110) 사이에는 격벽(1120)이 배치되어, 반도체 발광소자들(400)은 격벽(1120)에 의해 서로 분리될 수 있다.
기판(1100)에는 반도체 발광소자들(400) 사이를 채우면서 반도체 발광소자들(400)의 일부를 덮도록 평탄화층(1200)이 형성될 수 있으며, 일례로 감광성 있는 유기 절연물질이 평탄화층(1200)을 구성할 수 있다. 기판(1100)이 수용홈(1110)을 포함하는 경우, 평탄화층(1200)은 수용홈(1110)에 안착된 반도체 발광소자(400)와 격벽(1120) 사이를 충진하여 기판(1100)을 평탄화할 수 있다. 반면, 기판(1100)이 수용홈(1110)을 포함하지 않는 경우, 평탄화층(1200)은 적어도 반도체 발광소자(400)와 동일한 높이만큼 충진될 수 있으며, 평탄화층(1200)이 격벽의 역할을 수행할 수 있다.
나아가, 평탄화층(1200)은 반도체 발광소자(400)의 일부를 덮도록 형성될 수 있다. 예를 들어, 평탄화층(1200)은 배선 공정을 위해 제2 도전형 전극(422)의 일부만을 노출시키고 반도체 발광소자(400)를 덮도록 형성될 수 있다.
또한, 기판(1100)에는 반도체 발광소자들(400)과 전기적으로 연결되는 배선 전극(1300)이 배치될 수 있다.
일 실시예에 따르면, 본 발명에서 반도체 발광소자(400)는 수직형 반도체 발광소자이므로, 배선 전극(1300)이 반도체 발광소자(400)를 기준으로 상/하에 배치될 수 있다.
구체적으로, 배선 전극(1300)은 기판(1100)의 일면 상에 배치되며 제1 도전형 전극(421)과 전기적으로 연결되는 제1 배선 전극(1310) 및 평탄화층(1200) 상에 배치되어 제2 도전형 전극(422)과 전기적으로 연결되는 제2 배선 전극(1320)을 포함할 수 있다. 제1 배선 전극(1310) 및 제2 배선 전극(1320)의 연장 방향은 서로 교차할 수 있으며, 바람직하게 제1 배선 전극(1310)과 제2 배선 전극(1320)은 서로 직교하도록 배치될 수 있다. 한편, 기판(1100)이 수용홈(1110)을 포함하는 경우, 제1 배선 전극(1310)은 수용홈(1110) 내부에 배치될 수 있다.
상기 실시예에서, 제1 배선 전극(1310) 상에는 반도체 발광소자(400)의 제1 도전형 전극(421) 또는 반사층(440)이 배치될 수 있다. 후자의 경우, 제1 배선 전극(1310)은 반사층(440)을 통해 제1 도전형 전극(421)과 전기적으로 연결될 수 있다.
제1 배선 전극(1310)과 제1 도전형 전극(421) 또는 반사층(440) 사이에는 솔더 물질이 더 배치될 수 있다. 솔더 물질은 제1 배선 전극(1310) 상에 미리 도금된 후 열에너지에 의해 제1 도전형 전극(421) 또는 반사층(440)과 결합될 수 있다. 솔더 물질은 저융점 물질로서, 예를 들어, 안티모니(Sb), 팔라듐(Pd), 은(Ag), 금(Au) 및 비스무스(Bi) 중 적어도 하나가 될 수 있다.
상기 실시예에서, 제2 배선 전극(1320)은 평탄화층(1200) 상에서 제2 도전형 전극(422)으로 연장되어 제2 도전형 전극(422)과 전기적으로 연결될 수 있다. 이 때, 제2 도전형 전극(422)은 발광면 측에 형성되므로 투명 전극으로 형성되거나 투명 전극 부분을 포함할 수 있다.
다른 실시예에 따르면, 본 발명에서 반도체 발광소자(400)는 바디부 측면(410')으로 연장된 반사층(440)을 포함하므로 반도체 발광소자(400)의 상측에서 일괄적으로 배선 공정이 수행될 수 있다. 이 경우, 제1 배선 전극(1310) 및 제2 배선 전극(1320)은 모두 평탄화층(1200) 상에 형성될 수 있다.
상기 실시예에서, 평탄화층(1200)은 반도체 발광소자들(400) 사이에 배치되는 제1 평탄화층(1210) 및 제1 평탄화층(1210) 상에 형성되어 반도체 발광소자들(400)의 일부를 덮는 제2 평탄화층(1220)을 포함할 수 있다.
제1 평탄화층(1210) 상에는 제1 배선 전극(1310)이 형성되어 반사층(440)으로 연장될 수 있다. 기판(1100)이 수용홈(1110)을 포함하는 경우, 제1 배선 전극(1310)은 제1 평탄화층(1210) 및 격벽(1120)에 걸쳐 형성될 수 있다. 제1 배선 전극(1310)은 반사층(440)과 컨택되어 제1 도전형 전극(421)과 전기적으로 연결될 수 있다.
상기 실시예에서, 제2 배선 전극(1320)은 제2 평탄화층(1220) 상에 형성될 수 있으며, 제2 평탄화층(1220) 상에서 제2 도전형 전극(422)으로 연장되어 제2 도전형 전극(422)과 전기적으로 연결될 수 있다.
상기 실시예에 따르면, 제1 배선 전극(1310) 및 제2 배선 전극(1320)은 모두 발광면 측에 배치되므로 투명 전극으로 형성되거나 투명 전극 부분을 포함할 수 있다.
전술한 본 발명은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수 있다.

Claims (10)

  1. 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층 및 상기 활성층의 일면 상에 형성된 제2 도전형 반도체층을 포함하는 바디부;
    상기 제1 도전형 반도체층의 타면 상에 형성된 제1 도전형 전극 및 상기 제2 도전형 반도체층의 일면 상에 형성된 제2 도전형 전극을 포함하는 전극부;
    상기 바디부의 측면의 적어도 일부를 덮고, 상기 바디부의 측면의 기울기와 상이한 기울기를 갖도록 형성된 가이드층; 및
    적어도 상기 가이드층을 덮도록 상기 바디부의 측면 상에 형성된 반사층을 포함하는 것을 특징으로 하는, 반도체 발광소자.
  2. 제1항에 있어서,
    상기 가이드층은 상기 바디부의 측면을 따라 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층으로 연장 형성된 것을 특징으로 하는, 반도체 발광소자.
  3. 제2항에 있어서,
    상기 가이드층은 상기 제2 도전형 반도체층을 덮는 부분이 상기 제1 도전형 반도체층을 덮는 부분보다 두껍게 형성된 것을 특징으로 하는, 반도체 발광소자.
  4. 제1항에 있어서,
    상기 가이드층은 절연성 있는 소재로 형성된 것을 특징으로 하는, 반도체 발광소자.
  5. 제1항에 있어서,
    상기 반사층은 상기 제1 도전형 전극을 더 덮도록 상기 바디부의 측면에서 상기 제1 도전형 전극으로 연장 형성된 것을 특징으로 하는, 반도체 발광소자.
  6. 기판;
    상기 기판에 배치되는 반도체 발광소자들;
    상기 반도체 발광소자들 사이를 채우면서 상기 반도체 발광소자들의 일부를 덮도록 형성된 평탄화층; 및
    상기 기판 상에 배치되며, 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극을 포함하고,
    상기 반도체 발광소자들은, 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일면 상에 형성된 활성층 및 상기 활성층의 일면 상에 형성된 제2 도전형 반도체층을 포함하는 바디부;
    상기 제1 도전형 반도체층의 타면 상에 형성된 제1 도전형 전극 및 상기 제2 도전형 반도체층의 일면 상에 형성된 제2 도전형 전극을 포함하는 전극부;
    상기 바디부의 측면의 적어도 일부를 덮고, 상기 바디부의 측면의 기울기와 상이한 기울기를 갖도록 형성된 가이드층; 및
    적어도 상기 가이드층을 덮도록 상기 바디부의 측면 상에 형성된 반사층을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 반사층은 상기 제1 도전형 전극을 더 덮도록 상기 바디부의 측면에서 상기 제1 도전형 전극으로 연장 형성된 것을 특징으로 하는, 디스플레이 장치.
  8. 제6항에 있어서,
    상기 배선 전극은, 상기 기판의 일면 상에 배치되며 상기 제1 도전형 전극과 전기적으로 연결되는 제1 배선 전극; 및
    상기 평탄화층 상에 상기 제1 배선 전극과 교차하도록 배치되며 상기 제2 도전형 전극과 전기적으로 연결되는 제2 배선 전극을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 평탄화층은, 상기 반도체 발광소자들의 사이에 배치되는 제1 평탄화층; 및
    상기 제1 평탄화층 상에 형성되며 상기 반도체 발광소자들의 일부를 덮도록 형성된 제2 평탄화층을 포함하며,
    상기 배선 전극은, 상기 제1 평탄화층 상에 배치되며 상기 반사층을 통해 상기 제1 도전형 전극과 전기적으로 연결되는 제1 배선 전극; 및
    상기 제2 평탄화층 상에 상기 제1 배선 전극과 교차하도록 배치되며 상기 제2 도전형 전극과 전기적으로 연결되는 제2 배선 전극을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  10. 제6항에 있어서,
    상기 배선 전극은 투명 전극을 포함하는 것을 특징으로 하는, 디스플레이 장치.
PCT/KR2020/007555 2020-06-11 2020-06-11 반도체 발광소자 및 이를 이용한 디스플레이 장치 WO2021251524A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2020/007555 WO2021251524A1 (ko) 2020-06-11 2020-06-11 반도체 발광소자 및 이를 이용한 디스플레이 장치
KR1020227036406A KR20220157450A (ko) 2020-06-11 2020-06-11 반도체 발광소자 및 이를 이용한 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/007555 WO2021251524A1 (ko) 2020-06-11 2020-06-11 반도체 발광소자 및 이를 이용한 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2021251524A1 true WO2021251524A1 (ko) 2021-12-16

Family

ID=78846393

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/007555 WO2021251524A1 (ko) 2020-06-11 2020-06-11 반도체 발광소자 및 이를 이용한 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20220157450A (ko)
WO (1) WO2021251524A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034765A1 (ko) * 2022-08-10 2024-02-15 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 표시 장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999039413A2 (en) * 1998-01-28 1999-08-05 Koninklijke Philips Electronics N.V. Ii-iv lasers having index-guided structures
JP2004506331A (ja) * 2000-08-08 2004-02-26 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
KR100714123B1 (ko) * 2005-12-08 2007-05-02 한국전자통신연구원 실리콘 발광소자
KR20120038539A (ko) * 2009-07-30 2012-04-23 쓰리엠 이노베이티브 프로퍼티즈 컴파니 픽셀화된 ｌｅｄ
US20190088820A1 (en) * 2017-09-15 2019-03-21 Glo Ab Etendue enhancement for light emitting diode subpixels

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999039413A2 (en) * 1998-01-28 1999-08-05 Koninklijke Philips Electronics N.V. Ii-iv lasers having index-guided structures
JP2004506331A (ja) * 2000-08-08 2004-02-26 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
KR100714123B1 (ko) * 2005-12-08 2007-05-02 한국전자통신연구원 실리콘 발광소자
KR20120038539A (ko) * 2009-07-30 2012-04-23 쓰리엠 이노베이티브 프로퍼티즈 컴파니 픽셀화된 ｌｅｄ
US20190088820A1 (en) * 2017-09-15 2019-03-21 Glo Ab Etendue enhancement for light emitting diode subpixels

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034765A1 (ko) * 2022-08-10 2024-02-15 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
KR20220157450A (ko) 2022-11-29

Similar Documents

Publication Publication Date Title
WO2018097447A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2019004508A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2018101539A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2017007118A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2017073865A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2016122125A1 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2019142965A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2019146819A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법 및 디스플레이 장치
WO2018105810A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2019135441A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020096314A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020175756A1 (ko) 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
WO2020159046A1 (en) Semiconductor light emitting element, manufacturing method thereof, and display device including the same
WO2016186376A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020085640A1 (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
WO2021246537A1 (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
WO2019146816A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020222343A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020122694A2 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021251524A1 (ko) 반도체 발광소자 및 이를 이용한 디스플레이 장치
WO2017099307A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20939747

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227036406

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20939747

Country of ref document: EP

Kind code of ref document: A1