WO2021251159A1 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
WO2021251159A1
WO2021251159A1 PCT/JP2021/020204 JP2021020204W WO2021251159A1 WO 2021251159 A1 WO2021251159 A1 WO 2021251159A1 JP 2021020204 W JP2021020204 W JP 2021020204W WO 2021251159 A1 WO2021251159 A1 WO 2021251159A1
Authority
WO
WIPO (PCT)
Prior art keywords
piezoelectric
recess
layer
piezoelectric device
base
Prior art date
Application number
PCT/JP2021/020204
Other languages
English (en)
French (fr)
Inventor
勇蔵 岸
諭卓 岸本
伸介 池内
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2021251159A1 publication Critical patent/WO2021251159A1/ja
Priority to US18/079,479 priority Critical patent/US20230115834A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H10N30/2048—Membrane type having non-planar shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Definitions

  • the present invention relates to a piezoelectric device.
  • Non-Patent Document 1 includes an SOI (Silicon on Insulator) substrate having a cavity, a piezoelectric layer arranged at least above the cavity, and an upper electrode layer provided above the piezoelectric layer. , A lower electrode layer provided on the side opposite to the upper electrode layer with the piezoelectric layer interposed therebetween is provided.
  • SOI Silicon on Insulator
  • the piezoelectric layer in the vibrating portion has a flat plate shape. , Vibration propagates and attenuates around the periphery of the piezoelectric device, and the excitation efficiency and Q value of the piezoelectric device become low.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a piezoelectric device having high excitation efficiency and Q value.
  • the piezoelectric device based on the present invention includes a base portion and a laminated portion.
  • the base includes one main surface and the other main surface located on the opposite side of one main surface, and has a recess formed in one main surface.
  • the laminated portion is laminated on one main surface side of the base portion and covers the recess from above.
  • the laminated portion has a membrane portion that includes a piezoelectric layer and a pair of electrode layers that apply a voltage to the piezoelectric layer, and is a portion that covers the recess, at least above the recess.
  • the piezoelectric membrane portion constituting the membrane portion in the piezoelectric layer bulges to at least one of the concave side and the side opposite to the concave side.
  • the excitation efficiency and Q value of the piezoelectric device can be increased.
  • FIG. 3 is a cross-sectional view showing a state in which the upper surface of the piezoelectric layer is thickened in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention. It is sectional drawing which shows the state which provided the upper electrode layer on the upper surface of the piezoelectric layer in the manufacturing method of the piezoelectric device which concerns on Embodiment 1 of this invention. It is sectional drawing which shows the structure of the piezoelectric device which concerns on 1st modification of Embodiment 1 of this invention. It is sectional drawing which shows the structure of the piezoelectric device which concerns on the 2nd modification of Embodiment 1 of this invention.
  • FIG 3 is a cross-sectional view showing a state in which the upper surface of the piezoelectric layer is thickened in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention. It is sectional drawing which shows the state which provided the upper electrode layer on the upper surface of the piezoelectric layer in the manufacturing method of the piezoelectric device which concerns on Embodiment 2 of this invention. It is sectional drawing which shows the structure of the piezoelectric device which concerns on 1st modification of Embodiment 2 of this invention. It is sectional drawing which shows the structure of the piezoelectric device which concerns on the 2nd modification of Embodiment 2 of this invention.
  • FIG. 1 is a cross-sectional view showing the configuration of the piezoelectric device according to the first embodiment of the present invention.
  • the piezoelectric device 100 according to the first embodiment of the present invention includes a base 110 and a laminated portion 120.
  • the base 110 includes one main surface 111 and the other main surface 112 located on the opposite side of one main surface 111.
  • the base 110 has a recess 113 formed in one of the main surfaces 111.
  • the recess 113 is covered from above by a laminated portion 120 laminated on one main surface 111 side of the base 110.
  • the inside of the recess 113 is a closed space.
  • the pressure inside the recess 113 is a negative pressure.
  • the pressure inside the recess 113 may be atmospheric pressure or positive pressure.
  • the base 110 is made of Si.
  • the material constituting the base 110 is not limited to Si.
  • the laminated portion 120 includes a piezoelectric layer 130 and a pair of electrode layers.
  • the pair of electrode layers applies a voltage to the piezoelectric layer 130.
  • the pair of electrode layers is composed of an upper electrode layer 140 and a lower electrode layer 150.
  • the lower electrode layer 150 may not be provided, and the upper electrode layer 140 may form a pair of electrode layers in which a voltage is applied between the upper electrode layers 140 while being located at intervals from each other.
  • the laminated portion 120 further includes an intermediate layer 160.
  • the laminated portion 120 has a membrane portion Mb which is a portion covering the recess 113.
  • the membrane portion Mb is a portion located inside the open end of the recess 113 in the laminated portion 120 when viewed from a direction orthogonal to one of the main surfaces 111.
  • the membrane portion Mb may be formed with a slit that penetrates the membrane portion Mb in the vertical direction.
  • the piezoelectric layer 130 is located above the base 110. A part of the piezoelectric layer 130 is located above the recess 113.
  • the piezoelectric layer 130 has a piezoelectric membrane portion 132 which is a portion covering the recess 113.
  • the piezoelectric membrane portion 132 constitutes a part of the membrane portion Mb.
  • the piezoelectric membrane portion 132 bulges to at least one of the recess 113 side and the side opposite to the recess 113 side. In the present embodiment, the piezoelectric membrane portion 132 bulges on both the concave portion 113 side and the side opposite to the concave portion 113 side.
  • the surface of the portion of the piezoelectric membrane portion 132 that bulges toward the recess 113 is a curved surface.
  • the surface of the portion of the piezoelectric membrane portion 132 that bulges on the side opposite to the concave portion 113 side is a curved surface.
  • the surface of the portion of the piezoelectric membrane portion 132 that bulges toward the recess 113 may be a conical surface.
  • the surface of the portion of the piezoelectric membrane portion 132 that bulges on the side opposite to the concave portion 113 side may be a conical surface.
  • the piezoelectric layer 130 has a hole 131.
  • the hole 131 is formed so as to penetrate the piezoelectric layer 130 vertically.
  • the hole 131 is located above one main surface 111 of the base 110 and not above the recess 113.
  • the portion of the piezoelectric layer 130 other than the hole 131 and the piezoelectric membrane 132 is flat.
  • the dimension of the thickness of the flat plate-shaped portion is Ta.
  • the portion of the piezoelectric membrane portion 132 that bulges toward the recess 113 is most bulged at a position on the center of the recess 113 when viewed from a direction orthogonal to one of the main surfaces 111.
  • the dimension of the height of the bulge is Tb.
  • the portion of the piezoelectric membrane portion 132 that bulges on the side opposite to the recess 113 side is the most bulging at the position on the center of the recess 113 when viewed from the direction orthogonal to one of the main surfaces 111.
  • the dimension of the bulge height is Tc.
  • the thickness dimension (Ta + Tb + Tc) of the piezoelectric membrane portion 132 increases.
  • the piezoelectric layer 130 is made of a single crystal piezoelectric material. Specifically, the piezoelectric layer 130 is made of lithium tantalate or lithium niobate. The polarization state of the piezoelectric layer 130 composed of lithium tantalate or lithium niobate is uniform.
  • the upper electrode layer 140 is arranged above the piezoelectric layer 130. A part of the upper electrode layer 140 is located above the recess 113. In the present embodiment, the upper electrode layer 140 is arranged above a part of the piezoelectric layer 130.
  • the upper electrode layer 140 is made of a metal such as Al or Pt. A close contact layer made of Ti or the like may be arranged between the upper electrode layer 140 and the piezoelectric layer 130.
  • a part of the lower electrode layer 150 faces a part of the upper electrode layer 140 with the piezoelectric membrane portion 132 interposed therebetween.
  • the other part of the lower electrode layer 150 is located below the hole 131 formed in the piezoelectric layer 130.
  • the lower electrode layer 150 is formed so as to cover the hole 131 of the piezoelectric layer 130 from below.
  • a leader wiring connected on the lower electrode layer 150 may be formed in the hole 131.
  • the lower electrode layer 150 is made of a metal such as Al or Pt.
  • the lower electrode layer 150 may be formed so as to cover the lower part of the hole 131 of the piezoelectric layer 130 with the adhesion layer.
  • the material of the adhesion layer is not particularly limited as long as it is a material having conductivity and adhesion.
  • the adhesion layer is composed of, for example, Ti, Cr, Ni or NiCr.
  • the intermediate layer 160 is laminated so as to cover the lower electrode layer 150 from below.
  • the intermediate layer 160 is provided so as to be in contact with each of the lower surface of the lower electrode layer 150 and the lower surface of the piezoelectric layer 130 that is not covered by the lower electrode layer 150.
  • a part of the lower surface of the intermediate layer 160 is in contact with one main surface 111 of the base 110.
  • the intermediate layer 160 of the portion covering the recess 113 is curved convexly toward the other main surface 112.
  • the intermediate layer 160 of the portion that does not cover the recess 113 has a flat plate shape.
  • the intermediate layer 160 and the base 110 of the portion that does not cover the recess 113 are directly connected to each other.
  • the intermediate layer 160 and the base 110 of the portion that does not cover the recess 113 may not be directly connected to each other.
  • the intermediate layer 160 and the base 110 of the portion that does not cover the recess 113 may be connected to each other via a metal layer.
  • the intermediate layer 160 is composed of SiO 2.
  • the material of the intermediate layer 160 is not limited to SiO 2 , and may be an insulator.
  • the intermediate layer 160 may be made of an organic material having electrical insulating properties and heat insulating properties.
  • the laminated portion 120 includes the piezoelectric layer 130, the upper electrode layer 140, the lower electrode layer 150, and the intermediate layer 160 at least above the recess 113.
  • the outer shape of the recess 113 is rectangular when viewed from the direction orthogonal to one of the main surfaces 111.
  • the outer shape of the recess 113 is not limited to a rectangle, and may be a polygon or a circle other than a rectangle.
  • FIG. 2 is a cross-sectional view showing a state in which a lower electrode layer is provided on the lower surface of the piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the thickness of the piezoelectric layer 130 at the time of formation is thicker than the thickness of the piezoelectric layer 130 finally included in the piezoelectric device 100 according to the present embodiment.
  • the lower electrode layer 150 is provided on the lower surface of the piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • FIG. 3 is a cross-sectional view showing a state in which an intermediate layer is provided on the lower surfaces of each of the lower electrode layer and the piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • an intermediate layer 160 is provided on the lower surfaces of each of the lower electrode layer 150 and the piezoelectric layer 130 by a CVD (Chemical Vapor Deposition) method or a PVD (Physical Vapor Deposition) method.
  • CVD Chemical Vapor Deposition
  • PVD Physical Vapor Deposition
  • FIG. 4 is a cross-sectional view showing a state in which the lower surface of the intermediate layer is flattened in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the lower surface of the intermediate layer 160 is flattened by chemical mechanical polishing (CMP) or the like.
  • FIG. 5 is a cross-sectional view showing a state before forming a recess in the base in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a state in which a recess is formed in the base in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • a recess 113 is formed in the base 110 by performing deep reactive ion etching (DRIE: Deep Reactive Ion Etching) or the like from one main surface 111 side to the base 110. ..
  • DRIE Deep Reactive Ion Etching
  • FIG. 7 is a cross-sectional view showing a state in which a base is bonded to a plurality of layers shown in FIG. 4 in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • FIG. 8 is a cross-sectional view showing a state in which the base portion is bonded to the lower surface of the intermediate layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • one main surface 111 of the base 110 is bonded to the lower surface of the intermediate layer 160 by surface activation bonding or atomic diffusion bonding. As a result, the inside of the recess 113 becomes a closed space.
  • the intermediate layer 160 and the base 110 are joined under vacuum pressure in order to prevent foreign matter from entering the recess 113.
  • the vacuum pressure may be any of low vacuum, medium vacuum, high vacuum and ultra-high vacuum. Since the intermediate layer 160 and the base 110 are joined in this way, the pressure inside the recess 113 becomes a negative pressure.
  • the atmosphere when the intermediate layer 160 and the base 110 are joined is not limited to vacuum pressure.
  • the intermediate layer 160 may be joined to the base 110 under atmospheric pressure, or may be joined to the base 110 under a pressure higher than the atmospheric pressure.
  • FIG. 9 is a cross-sectional view showing a state in which the upper surface of the piezoelectric layer is thickened in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the upper surface of the piezoelectric layer 130 is processed by grinding, polishing, CMP, or the like to make the piezoelectric layer 130 a desired thickness.
  • a release layer may be formed by implanting ions in advance on the upper surface side of the piezoelectric layer 130. In this case, the thickness of the piezoelectric layer 130 can be easily adjusted by peeling the release layer before the upper surface of the piezoelectric layer 130 is ground, polished, or processed by CMP.
  • the piezoelectric membrane portion 132 is formed by scraping the upper surface of the piezoelectric layer 130 to make the piezoelectric layer 130 thinner. Specifically, the upper surface of the piezoelectric layer 130 is scraped so that a portion of the piezoelectric membrane portion 132 that bulges on the side opposite to the concave portion 113 side is formed. Since the pressure inside the recess 113 is negative, as the upper surface of the piezoelectric layer 130 is scraped and the thickness of the piezoelectric layer 130 becomes thinner, the piezoelectric layer 130 in the portion covering the recess 113 is curved. A bulging portion is formed on the concave portion 113 side of the piezoelectric membrane portion 132.
  • FIG. 10 is a cross-sectional view showing a state in which an upper electrode layer is provided on the upper surface of the piezoelectric layer in the method for manufacturing a piezoelectric device according to the first embodiment of the present invention.
  • the upper electrode layer 140 is provided on a part of the upper surface of the piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like. In this way, the laminated portion 120 is laminated on one main surface 111 side of the base 110.
  • a hole 131 is provided on a part of the upper surface of the piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • the piezoelectric device 100 according to the first embodiment of the present invention shown in FIG. 1 is manufactured.
  • the piezoelectric membrane portion 132 bulges to at least one of the recess 113 side and the side opposite to the recess 113 side, so that the piezoelectric membrane portion 132 Since the vibration propagation path of the piezoelectric layer 130 is narrowed and narrowed at the boundary between the flat plate-shaped portion of the piezoelectric layer 130 and the piezoelectric membrane portion 132, it is possible to suppress the vibration propagating and dampening to the peripheral edge of the piezoelectric device 100. .. As a result, the excitation efficiency and Q value of the piezoelectric device 100 can be increased.
  • the piezoelectric layer 130 is made of a single crystal piezoelectric material. As a result, the polarization state of the piezoelectric layer 130 can be made uniform, and the excitation characteristics of the piezoelectric device 100 can be improved.
  • the surface of the portion of the piezoelectric membrane portion 132 that bulges toward the concave portion 113 is a curved surface.
  • the dimension of the bulging height of the piezoelectric membrane portion 132 increases, the dimension of the thickness of the piezoelectric membrane portion 132 increases.
  • the symmetry of the shape of the piezoelectric membrane portion 132 can be improved with respect to the virtual center line located on the center of the recess 113.
  • the excitation characteristics of the piezoelectric device 100 can be improved.
  • the inside of the recess 113 is sealed, it is possible to suppress foreign matter from entering the inside of the recess 113.
  • the piezoelectric layer 130 is thinned so that the piezoelectric membrane portion 132 easily bulges toward the recess 113. be able to.
  • the bulging height Tb of the portion of the piezoelectric membrane portion 132 that bulges toward the recess 113 can be increased. can. As a result, the excitation efficiency and the Q value of the piezoelectric device 100 can be effectively increased.
  • the intermediate layer 160 is laminated so as to cover the lower electrode layer 150 from below. As a result, the lower surface of the lower electrode layer 150 is not exposed to the outside and the recess 113, so that deterioration of the lower electrode layer 150 can be suppressed.
  • the intermediate layer 160 does not necessarily have to be provided.
  • a SiO 2 layer and a Si layer may be provided between the base 110 and the intermediate layer 160. In this case, the base 110, the SiO 2 layer, and the Si layer are SOI substrates.
  • FIG. 11 is a cross-sectional view showing the configuration of the piezoelectric device according to the first modification of the first embodiment of the present invention.
  • FIG. 11 it is shown in the same cross-sectional view as in FIG.
  • the recess 113 side of the piezoelectric membrane portion 132 when viewed from a direction orthogonal to one main surface 111.
  • the most bulging position of the bulging part and the most bulging position of the bulging part on the side opposite to the recess 113 side of the piezoelectric membrane portion 132 are positioned so as to be offset from each other. There is.
  • FIG. 12 is a cross-sectional view showing the configuration of the piezoelectric device according to the second modification of the first embodiment of the present invention.
  • the base 110 is provided with a hole 170 penetrating from the bottom of the recess 113 to the other main surface 112 of the base 110. ing.
  • the area of the hole 170 is smaller than the area of the membrane portion Mb when viewed from the direction orthogonal to one of the main surfaces 111. As a result, it is possible to prevent the rigidity of the base 110 from being significantly reduced due to the provision of the holes 170.
  • the diameter of the hole 170 is 140 ⁇ m or less when viewed from the direction orthogonal to one of the main surfaces 111.
  • the hole 170 can be formed by DRIE or the like. As a result, it is possible to prevent water or foreign matter from entering the recess 113 from the outside of the piezoelectric device 100b through the hole 170.
  • the area of the hole 170 and the area of the membrane portion Mb may be the same when viewed from a direction orthogonal to one of the main surfaces 111.
  • FIG. 13 is a cross-sectional view showing the configuration of the piezoelectric device according to the third modification of the first embodiment of the present invention.
  • FIG. 13 it is shown in the same cross-sectional view as in FIG.
  • the piezoelectric membrane portion 132 bulges only toward the recess 113.
  • the upper surface of the piezoelectric membrane portion 132 is a flat surface.
  • FIG. 14 is a cross-sectional view showing the configuration of the piezoelectric device according to the fourth modification of the first embodiment of the present invention.
  • FIG. 14 it is shown in the same cross-sectional view as in FIG.
  • the piezoelectric membrane portion 132 bulges only on the side opposite to the concave portion 113 side.
  • the lower surface of the piezoelectric membrane portion 132 is a flat surface.
  • the pressure inside the recess 113 is atmospheric pressure or positive pressure.
  • the piezoelectric device according to the second embodiment of the present invention is different from the piezoelectric device 100 according to the first embodiment of the present invention in that the lower electrode layer contains Si as a main component. The description of the configuration similar to that of the piezoelectric device 100 will not be repeated.
  • FIG. 15 is a cross-sectional view showing the configuration of the piezoelectric device according to the second embodiment of the present invention.
  • the piezoelectric device 200 according to the second embodiment of the present invention includes a base 210 and a laminated portion 220.
  • the base 210 includes one main surface 211 and the other main surface 212 located on the opposite side of one main surface 211.
  • the base 210 has a recess 213 formed in one of the main surfaces 211.
  • the recess 213 is covered from above by the laminated portion 220 laminated on one main surface 211 side of the base portion 210.
  • the inside of the recess 213 is a closed space.
  • the pressure inside the recess 213 is a negative pressure.
  • the pressure inside the recess 213 may be atmospheric pressure or positive pressure.
  • the base portion 210 is composed of a main body base portion 210a and a surface layer base portion 210b that covers one main surface 211a of the main body base portion 210a.
  • the surface layer base 210b also covers the inner surface of the recess 213.
  • the main body base 210a is made of Si and the surface layer base 210b is made of SiO 2 .
  • the material constituting the main body base portion 210a is not limited to Si, and the material constituting the surface layer base portion 210b is not limited to SiO 2.
  • the laminated portion 220 includes a piezoelectric layer 130 and a pair of electrode layers.
  • the pair of electrode layers applies a voltage to the piezoelectric layer 130.
  • the pair of electrode layers is composed of an upper electrode layer 140 and a lower electrode layer 250.
  • the laminated portion 220 has a membrane portion Mb which is a portion covering the recess 213.
  • the membrane portion Mb is a portion located inside the open end of the recess 213 in the laminated portion 220 when viewed from a direction orthogonal to one of the main surfaces 211.
  • the membrane portion Mb may be formed with a slit that penetrates the membrane portion Mb in the vertical direction.
  • the piezoelectric layer 130 is located above the base 210. A part of the piezoelectric layer 130 is located above the recess 213.
  • the piezoelectric layer 130 has a piezoelectric membrane portion 132 which is a portion covering the recess 213.
  • the piezoelectric membrane portion 132 constitutes a part of the membrane portion Mb.
  • the lower surface of the piezoelectric layer 130 is a flat surface.
  • the piezoelectric membrane portion 132 bulges to the side opposite to the concave portion 213 side or the concave portion 213 side. In the present embodiment, the piezoelectric membrane portion 132 bulges on the side opposite to the concave portion 213 side.
  • the surface of the portion of the piezoelectric membrane portion 132 that bulges on the side opposite to the concave portion 213 side is a curved surface.
  • the surface of the portion of the piezoelectric membrane portion 132 that bulges on the side opposite to the concave portion 213 side may be a conical surface.
  • a part of the lower electrode layer 250 faces a part of the upper electrode layer 140 with the piezoelectric membrane portion 132 interposed therebetween.
  • the other part of the lower electrode layer 250 is located below the hole 131 formed in the piezoelectric layer 130.
  • the lower electrode layer 250 is formed so as to cover the hole 131 of the piezoelectric layer 130 from below.
  • a leader wiring connected on the lower electrode layer 250 may be formed in the hole 131.
  • the portion 252 covering the recess 213 of the lower electrode layer 250 is curved convexly toward the other main surface 212.
  • the upper surface of the lower electrode layer 250 is a flat surface.
  • the portion of the lower electrode layer 250 that does not cover the recess 213 is flat.
  • the portion of the lower electrode layer 250 that does not cover the recess 213 and the base 210 are directly connected to each other.
  • the dimension of the thickness of the flat plate-shaped portion is Td.
  • the portion 252 that bulges toward the recess 213 of the lower electrode layer 250 bulges most at the position on the center of the recess 213 when viewed from the direction orthogonal to one of the main surfaces 211.
  • the dimension of the height of the bulge is Te.
  • the thickness dimension (Td + Te) of the lower electrode layer 250 increases.
  • the lower electrode layer 250 contains Si as a main component.
  • the lower electrode layer 250 contains single crystal Si as a main component.
  • the lower electrode layer 250 is composed of single crystal Si doped with an element that lowers the electrical resistivity of the lower electrode layer 250.
  • the element to be doped is, for example, B, Al, Ga, P, As or Sb.
  • the electrical resistivity of the material constituting the lower electrode layer 250 is preferably low, specifically, 20 m ⁇ ⁇ cm or less.
  • the lower electrode layer 250 and the piezoelectric layer 130 are bonded to each other by surface activation bonding, atomic diffusion bonding, or the like.
  • the piezoelectric layer 130 is made of a single crystal piezoelectric material and the lower electrode layer 250 contains a single crystal Si as a main component, the electromechanical conversion efficiency of the piezoelectric device 200 is good.
  • the laminated portion 220 includes the piezoelectric layer 130, the upper electrode layer 140, and the lower electrode layer 250 at least above the recess 213.
  • the outer shape of the recess 213 is rectangular when viewed from the direction orthogonal to one of the main surfaces 211.
  • the outer shape of the recess 213 is not limited to a rectangle, and may be a polygon or a circle other than a rectangle.
  • FIG. 16 is a cross-sectional view showing a state before forming a recess in the base in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • FIG. 17 is a cross-sectional view showing a state in which a recess is formed in the base in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • a recess 213 is formed in the main body base 210a by performing deep reactive ion etching or the like from one main surface 211a side to the main body base 210a.
  • FIG. 18 is a cross-sectional view showing a state in which the base is thermally oxidized in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • each of the main surface 211a of the main body base 210a and the inner surface of the recess 213 is thermally oxidized.
  • a surface layer base portion 210b that covers each of the main surface 211a of the main body base portion 210a and the inner surface of the recess 213 is formed.
  • the base 210 is composed of the main body base 210a and the surface layer base 210b.
  • the base 210 includes one main surface 211 and the other main surface 212 located on the opposite side of one main surface 211.
  • FIG. 19 is a cross-sectional view showing a state in which the base is bonded to the lower electrode layer in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • one main surface 211 of the base 210 is bonded to the lower surface of the lower electrode layer 250 by surface activation bonding, atomic diffusion bonding, or the like.
  • the inside of the recess 213 becomes a closed space.
  • the lower electrode layer 250 and the base 210 are joined under vacuum pressure in order to prevent foreign matter from entering the recess 213.
  • the vacuum pressure may be any of low vacuum, medium vacuum, high vacuum and ultra-high vacuum. Since the lower electrode layer 250 and the base 210 are joined in this way, the pressure inside the recess 213 becomes a negative pressure.
  • the atmosphere when the lower electrode layer 250 and the base 210 are joined is not limited to vacuum pressure.
  • the lower electrode layer 250 may be bonded to the base 210 under atmospheric pressure, or may be bonded to the base 210 under a pressure higher than the atmospheric pressure.
  • FIG. 20 is a cross-sectional view showing a state in which the lower electrode layer and the piezoelectric layer are joined in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • FIG. 21 is a cross-sectional view showing a state in which the piezoelectric layer is bonded to the upper surface of the lower electrode layer in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • the lower surface of the piezoelectric layer 130 is bonded to the upper surface of the lower electrode layer 250 by surface activation bonding or atomic diffusion bonding.
  • FIG. 22 is a cross-sectional view showing a state in which the upper surface of the piezoelectric layer is thickened in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • the upper surface of the piezoelectric layer 130 is processed by grinding, polishing, CMP, or the like to make the piezoelectric layer 130 a desired thickness.
  • a release layer may be formed by implanting ions in advance on the upper surface side of the piezoelectric layer 130. In this case, the thickness of the piezoelectric layer 130 can be easily adjusted by peeling the release layer before the upper surface of the piezoelectric layer 130 is ground, polished, or processed by CMP.
  • the piezoelectric membrane portion 132 is formed by scraping the upper surface of the piezoelectric layer 130 to make the piezoelectric layer 130 thinner. Specifically, the upper surface of the piezoelectric layer 130 is scraped so that a portion of the piezoelectric membrane portion 132 that bulges on the side opposite to the concave portion 213 side is formed. Since the pressure inside the recess 213 is negative, the portion 252 covering the recess 213 of the lower electrode layer 250 bends as the upper surface of the piezoelectric layer 130 is scraped and the thickness of the piezoelectric layer 130 becomes thinner. , Swells to the concave 213 side.
  • FIG. 23 is a cross-sectional view showing a state in which an upper electrode layer is provided on the upper surface of the piezoelectric layer in the method for manufacturing a piezoelectric device according to the second embodiment of the present invention.
  • the upper electrode layer 140 is provided on a part of the upper surface of the piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like. In this way, the laminated portion 220 is laminated on one main surface 211 side of the base portion 210.
  • a hole 131 is provided on a part of the upper surface of the piezoelectric layer 130 by a lift-off method, a plating method, an etching method, or the like.
  • the piezoelectric device 200 according to the second embodiment of the present invention shown in FIG. 15 is manufactured.
  • the piezoelectric membrane portion 132 bulges to the side opposite to the recess 213 side, so that the propagation path of the vibration of the piezoelectric membrane portion 132 is piezoelectric. Since it is narrowed and narrowed at the boundary between the flat plate-shaped portion of the body layer 130 and the piezoelectric membrane portion 132, it is possible to suppress the vibration from propagating to the peripheral edge of the piezoelectric device 200 and being attenuated. As a result, the excitation efficiency and Q value of the piezoelectric device 200 can be increased.
  • the lower electrode layer 250 is made of Si having a low electrical resistivity
  • the intermediate layer 160 and the intermediate layer 160 of the first embodiment shown in FIGS. 3 and 4 are formed and the intermediate layer 160 is formed.
  • the CMP on the lower surface of the can be eliminated.
  • FIG. 24 is a cross-sectional view showing the configuration of the piezoelectric device according to the first modification of the second embodiment of the present invention.
  • FIG. 24 it is shown in the same cross-sectional view as in FIG.
  • the recess 213 of the piezoelectric membrane portion 132 when viewed from a direction orthogonal to one of the main surfaces 211.
  • the most bulging position of the portion bulging on the opposite side and the most bulging position of the portion bulging toward the recess 213 side of the lower electrode layer 250 are positioned so as to be offset from each other.
  • FIG. 25 is a cross-sectional view showing the configuration of the piezoelectric device according to the second modification of the second embodiment of the present invention.
  • the base 210 is provided with a hole 270 penetrating from the bottom of the recess 213 to the other main surface 212 of the base 210. ing.
  • the area of the hole 270 is smaller than the area of the membrane portion Mb when viewed from the direction orthogonal to one of the main surfaces 211. As a result, it is possible to prevent the rigidity of the base 210 from being significantly reduced due to the provision of the holes 270.
  • the diameter of the hole 270 is 140 ⁇ m or less when viewed from the direction orthogonal to one of the main surfaces 211.
  • the hole 270 can be formed by DRIE or the like. As a result, it is possible to prevent water or foreign matter from entering the recess 213 from the outside of the piezoelectric device 200b through the hole 270.
  • the area of the hole 270 and the area of the membrane portion Mb may be the same when viewed from a direction orthogonal to one of the main surfaces 211.
  • FIG. 26 is a cross-sectional view showing the configuration of the piezoelectric device according to the third modification of the second embodiment of the present invention.
  • FIG. 26 it is shown in the same cross-sectional view as in FIG.
  • the piezoelectric membrane portion 132 bulges toward the concave portion 213.
  • the upper surface of the piezoelectric membrane portion 132 is a flat surface.
  • FIG. 27 is a cross-sectional view showing the configuration of the piezoelectric device according to the fourth modification of the second embodiment of the present invention.
  • the lower electrode layer 250 has a flat plate shape.
  • the pressure inside the recess 213 is atmospheric pressure or positive pressure.
  • Piezoelectric device 110, 210 base, 111, 112, 211, 211a, 212 main surface, 113, 213 recess, 120, 220 laminated part, 130 Piezoelectric layer, 131 holes, 132 Piezoelectric membranes, 140 upper electrode layer, 150, 250 lower electrode layer, 160 intermediate layer, 170,270 holes, 210a body base, 210b surface layer base, 252 lower electrode layer recesses The part that covers the Mb membrane part.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

圧電デバイスは、基部(１１０)と、積層部(１２０)とを備える。積層部(１２０)は、少なくとも凹部(１１３)の上方において、圧電体層(１３０)と、圧電体層(１３０)に電圧を印加する１対の電極層(１４０，１５０)とを含み、かつ、凹部(１１３)を覆っている部分であるメンブレン部(Ｍｂ)を有する。圧電体層(１３０)においてメンブレン部(Ｍｂ)を構成している圧電体メンブレン部(１３２)は、凹部(１１３)側および凹部(１１３)側とは反対側の少なくとも一方に膨出している。

Description

圧電デバイス
　本発明は、圧電デバイスに関する。
　圧電デバイスの構成を記載した先行文献として、たとえば下記の非特許文献１がある。非特許文献１に記載された圧電デバイスは、キャビティを有するＳＯＩ(Silicon　on　Insulator)基板と、少なくともキャビティの上方に配置された圧電体層と、圧電体層の上側に設けられた上部電極層と、圧電体層を挟んで上部電極層とは反対側に設けられた下部電極層とを備えている。
"Modeling,　Fabrication,　and　Characterization　of　Piezoelectric　Micromachined　Ultrasonic　Transducer　Arrays　Based　on　Cavity　SOI　Wafers"　Y.　Lu　et　al.,　Journal　Microelectromechanical　Systems,　vol.　24,　no.　4,　August　2015,　p.1143-1149.
　非特許文献１に記載された圧電デバイスにおいては、上部電極層と下部電極層との間に電圧が印加されて圧電体層が振動した際、振動する部分の圧電体層が平板状であるため、圧電デバイスの周縁に振動が伝搬して減衰し、圧電デバイスの励振効率およびＱ値が低くなる。
　本発明は上記の問題点に鑑みてなされたものであって、励振効率およびＱ値の高い圧電デバイスを提供することを目的とする。
　本発明に基づく圧電デバイスは、基部と、積層部とを備える。基部は、一方の主面と、一方の主面とは反対側に位置する他方の主面とを含み、かつ、一方の主面に形成された凹部を有する。積層部は、基部の一方の主面側に積層され、上記凹部を上方から覆う。積層部は、少なくとも上記凹部の上方において、圧電体層と、圧電体層に電圧を印加する１対の電極層とを含み、かつ、上記凹部を覆っている部分であるメンブレン部を有する。圧電体層においてメンブレン部を構成している圧電体メンブレン部は、凹部側および凹部側とは反対側の少なくとも一方に膨出している。
　本発明によれば、圧電デバイスの励振効率およびＱ値を高くすることができる。
本発明の実施形態１に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、圧電体層の下面に下部電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、下部電極層および圧電体層の各々の下面に中間層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、中間層の下面を平坦にした状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部を形成する前の状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部を形成した状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、図４に示す複数の層に基部を接合させる状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、中間層の下面に基部を接合させた状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、圧電体層の上面を厚み加工した状態を示す断面図である。 本発明の実施形態１に係る圧電デバイスの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。 本発明の実施形態１の第１変形例に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態１の第２変形例に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態１の第３変形例に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態１の第４変形例に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態２に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、基部に凹部を形成する前の状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、基部に凹部を形成した状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、基部を熱酸化した状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層に基部を接合させる状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層と圧電体層とを接合させる状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層の上面に圧電体層を接合させた状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、圧電体層の上面を厚み加工した状態を示す断面図である。 本発明の実施形態２に係る圧電デバイスの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。 本発明の実施形態２の第１変形例に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態２の第２変形例に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態２の第３変形例に係る圧電デバイスの構成を示す断面図である。 本発明の実施形態２の第４変形例に係る圧電デバイスの構成を示す断面図である。
　以下、本発明の各実施形態に係る圧電デバイスについて図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
　(実施形態１)
　図１は、本発明の実施形態１に係る圧電デバイスの構成を示す断面図である。図１に示すように、本発明の実施形態１に係る圧電デバイス１００は、基部１１０と、積層部１２０とを備えている。
　基部１１０は、一方の主面１１１と、一方の主面１１１とは反対側に位置する他方の主面１１２とを含んでいる。基部１１０は、一方の主面１１１に形成された凹部１１３を有している。
　凹部１１３は、基部１１０の一方の主面１１１側に積層された積層部１２０によって上方から覆われている。本実施形態においては、凹部１１３の内部は、密閉空間になっている。
　本実施形態に係る圧電デバイス１００においては、凹部１１３の内部の圧力が負圧である。なお、凹部１１３の内部の圧力は、大気圧であってもよいし、正圧であってもよい。
　本実施形態において、基部１１０はＳｉで構成されている。ただし、基部１１０を構成する材料は、Ｓｉに限定されない。
　積層部１２０は、圧電体層１３０と、１対の電極層とを含んでいる。１対の電極層は、圧電体層１３０に電圧を印加する。本実施形態においては、１対の電極層は、上部電極層１４０と、下部電極層１５０とで構成されている。なお、下部電極層１５０が設けられておらず、上部電極層１４０が、互いに間隔をあけて位置しつつ互いの間に電圧が印加される一対の電極層を構成していてもよい。積層部１２０は、中間層１６０をさらに含んでいる。
　積層部１２０は、凹部１１３を覆っている部分であるメンブレン部Ｍｂを有する。メンブレン部Ｍｂは、一方の主面１１１に直交する方向から見て、積層部１２０における凹部１１３の開口端の内側に位置する部分である。メンブレン部Ｍｂには、メンブレン部Ｍｂを上下方向に貫通するスリットが形成されていてもよい。
　圧電体層１３０は、基部１１０の上側に位置している。圧電体層１３０の一部は、凹部１１３の上方に位置している。圧電体層１３０は、凹部１１３を覆っている部分である圧電体メンブレン部１３２を有している。圧電体メンブレン部１３２は、メンブレン部Ｍｂの一部を構成している。
　圧電体メンブレン部１３２は、凹部１１３側および凹部１１３側とは反対側の少なくとも一方に膨出している。本実施形態においては、圧電体メンブレン部１３２は、凹部１１３側および凹部１１３側とは反対側の両方に膨出している。
　圧電体メンブレン部１３２の凹部１１３側に膨出している部分の表面は、湾曲面である。圧電体メンブレン部１３２の凹部１１３側とは反対側に膨出している部分の表面は、湾曲面である。なお、圧電体メンブレン部１３２の凹部１１３側に膨出している部分の表面は、錐面であってもよい。圧電体メンブレン部１３２の凹部１１３側とは反対側に膨出している部分の表面は、錐面であってもよい。
　圧電体層１３０は、孔部１３１を有している。孔部１３１は、圧電体層１３０を上下に貫通するように形成されている。本実施形態において、孔部１３１は、基部１１０の一方の主面１１１の上方に位置しており、凹部１１３の上方には位置していない。圧電体層１３０における孔部１３１および圧電体メンブレン部１３２以外の部分は、平板状である。
　図１に示すように、圧電体層１３０において、平板状である部分の厚みの寸法はＴａである。本実施形態においては、圧電体メンブレン部１３２の凹部１１３側に膨出している部分は、一方の主面１１１に直交する方向から見たときの凹部１１３の中心上の位置にて最も膨出しており、膨出高さの寸法がＴｂである。圧電体メンブレン部１３２の凹部１１３側とは反対側に膨出している部分は、一方の主面１１１に直交する方向から見たときの凹部１１３の中心上の位置にて最も膨出しており、膨出高さの寸法がＴｃである。
　圧電体メンブレン部１３２の膨出高さの寸法(Ｔｂ＋Ｔｃ)が大きくなるにしたがって、圧電体メンブレン部１３２の厚みの寸法(Ｔａ＋Ｔｂ＋Ｔｃ)が大きくなっている。
　圧電体層１３０は、単結晶圧電体で構成されている。具体的には、圧電体層１３０は、タンタル酸リチウムまたはニオブ酸リチウムで構成されている。タンタル酸リチウムまたはニオブ酸リチウムで構成された圧電体層１３０の分極状態は一様である。
　上部電極層１４０は、圧電体層１３０の上側に配置されている。上部電極層１４０の一部は、凹部１１３の上方に位置している。本実施形態において、上部電極層１４０は圧電体層１３０の一部の上側に配置されている。上部電極層１４０は、たとえばＡｌまたはＰｔなどの金属で構成されている。なお、上部電極層１４０と圧電体層１３０との間に、Ｔｉなどで構成された密着層が配置されていてもよい。
　下部電極層１５０の一部は、圧電体メンブレン部１３２を挟んで上部電極層１４０の一部と対向している。下部電極層１５０の他の一部は、圧電体層１３０に形成された孔部１３１の下方に位置している。本実施形態においては、下部電極層１５０は、圧電体層１３０の孔部１３１を下方から覆うように形成されている。孔部１３１内において下部電極層１５０上に接続された引出配線が形成されていてもよい。下部電極層１５０は、たとえばＡｌまたはＰｔなどの金属で構成されている。
　なお、下部電極層１５０は、圧電体層１３０の孔部１３１の下方を、密着層を介して覆うように形成されていてもよい。密着層の材料は、導電性および密着性を有する材料であれば特に限定されない。密着層は、たとえばＴｉ、Ｃｒ、ＮｉまたはＮｉＣｒで構成される。
　中間層１６０は、下部電極層１５０を下方から覆うように積層されている。本実施形態において、中間層１６０は、下部電極層１５０の下面、および、圧電体層１３０の下面のうち下部電極層１５０に覆われていない部分の、各々と接するように設けられている。中間層１６０の下面の一部は、基部１１０の一方の主面１１１と接している。
　凹部１１３を覆っている部分の中間層１６０は、他方の主面１１２側に凸状に湾曲している。凹部１１３を覆っていない部分の中間層１６０は、平板状である。凹部１１３を覆っていない部分の中間層１６０と基部１１０とは互いに直接接続されている。なお、凹部１１３を覆っていない部分の中間層１６０と基部１１０とは互いに直接接続されていなくてもよい。凹部１１３を覆っていない部分の中間層１６０と基部１１０とは、金属層を介して互いに接続されていてもよい。
　本実施形態において、中間層１６０は、ＳｉＯ2で構成されている。中間層１６０の材料は、ＳｉＯ2に限定されず、絶縁物であればよい。たとえば、中間層１６０は、電気絶縁性および断熱性を有する有機材料で構成されていてもよい。
　このように、本実施形態において、積層部１２０は、少なくとも凹部１１３の上方において、圧電体層１３０と、上部電極層１４０と、下部電極層１５０と、中間層１６０とを含んでいる。
　本実施形態においては、一方の主面１１１に直交する方向から見て、凹部１１３の外形は、矩形である。ただし、一方の主面１１１に直交する方向から見て、凹部１１３の外形は、矩形に限られず、矩形以外の多角形または円形であってもよい。
　以下、本発明の実施形態１に係る圧電デバイス１００の製造方法について説明する。
　図２は、本発明の実施形態１に係る圧電デバイスの製造方法において、圧電体層の下面に下部電極層を設けた状態を示す断面図である。形成時の圧電体層１３０の厚みは、本実施形態に係る圧電デバイス１００に最終的に含まれる圧電体層１３０の厚みより厚い。
　図２に示すように、リフトオフ法、めっき法、または、エッチング法などにより、圧電体層１３０の下面に下部電極層１５０を設ける。
　図３は、本発明の実施形態１に係る圧電デバイスの製造方法において、下部電極層および圧電体層の各々の下面に中間層を設けた状態を示す断面図である。図３に示すように、ＣＶＤ(Chemical　Vapor　Deposition)法またはＰＶＤ(Physical　Vapor　Deposition)法などにより、下部電極層１５０および圧電体層１３０の各々の下面に、中間層１６０を設ける。
　図４は、本発明の実施形態１に係る圧電デバイスの製造方法において、中間層の下面を平坦にした状態を示す断面図である。図４に示すように、中間層１６０の下面を化学機械研磨(ＣＭＰ：Chemical　Mechanical　Polishing)などにより、平坦にする。
　図５は、本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部を形成する前の状態を示す断面図である。図６は、本発明の実施形態１に係る圧電デバイスの製造方法において、基部に凹部を形成した状態を示す断面図である。
　図５および図６に示すように、基部１１０に対して一方の主面１１１側から深掘反応性イオンエッチング（ＤＲＩＥ：Deep　Reactive　Ion　Etching）などを行なうことにより、基部１１０に凹部１１３を形成する。
　図７は、本発明の実施形態１に係る圧電デバイスの製造方法において、図４に示す複数の層に基部を接合させる状態を示す断面図である。図８は、本発明の実施形態１に係る圧電デバイスの製造方法において、中間層の下面に基部を接合させた状態を示す断面図である。
　図７および図８に示すように、表面活性化接合または原子拡散接合などにより、中間層１６０の下面に、基部１１０の一方の主面１１１を接合させる。これにより、凹部１１３の内部が、密閉空間となる。
　本実施形態においては、凹部１１３の内部に異物が侵入することを抑制するため、真空圧下で中間層１６０と基部１１０とを接合させる。この場合、上記真空圧は、低真空、中真空、高真空および超高真空のいずれであってもよい。このように中間層１６０と基部１１０とを接合するため、凹部１１３の内部の圧力は負圧となる。なお、中間層１６０と基部１１０とを接合させる際の雰囲気は、真空圧下に限定されない。中間層１６０は、大気圧下で基部１１０と接合されてもよいし、大気圧より高い圧力下で基部１１０と接合されてもよい。
　図９は、本発明の実施形態１に係る圧電デバイスの製造方法において、圧電体層の上面を厚み加工した状態を示す断面図である。図９に示すように、圧電体層１３０の上面を研削、研磨またはＣＭＰなどにより加工し、圧電体層１３０を所望の厚みにする。なお、圧電体層１３０の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、圧電体層１３０の上面を研削、研磨またはＣＭＰなどにより加工する前に、剥離層を剥離させることにより、圧電体層１３０の厚み調整が容易になる。
　本実施形態においては、圧電体層１３０の上面を削って圧電体層１３０を薄くすることにより、圧電体メンブレン部１３２が形成される。具体的には、圧電体メンブレン部１３２の凹部１１３側とは反対側に膨出している部分が形成されるように、圧電体層１３０の上面が削られる。凹部１１３の内部の圧力が負圧であるため、圧電体層１３０の上面が削られて圧電体層１３０の厚みが薄くなるに従って、凹部１１３を覆っている部分の圧電体層１３０が湾曲し、圧電体メンブレン部１３２の凹部１１３側に膨出している部分が形成される。
　図１０は、本発明の実施形態１に係る圧電デバイスの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。図１０に示すように、リフトオフ法、めっき法、または、エッチング法などにより、圧電体層１３０の上面の一部に、上部電極層１４０を設ける。このようにして、積層部１２０が基部１１０の一方の主面１１１側に積層される。
　最後に、リフトオフ法、めっき法、または、エッチング法などにより、圧電体層１３０の上面の一部に、孔部１３１を設ける。
　上記の工程により、図１に示す本発明の実施形態１に係る圧電デバイス１００が製造される。
　上記のように、本実施形態に係る圧電デバイス１００においては、圧電体メンブレン部１３２が、凹部１１３側および凹部１１３側とは反対側の少なくとも一方に膨出していることにより、圧電体メンブレン部１３２の振動の伝搬経路が圧電体層１３０における平板状である部分と圧電体メンブレン部１３２との境界において狭くなって絞られるため、圧電デバイス１００の周縁に振動が伝搬して減衰することを抑制できる。その結果、圧電デバイス１００の励振効率およびＱ値を高くすることができる。
　本実施形態に係る圧電デバイス１００においては、圧電体層１３０は、単結晶圧電体で構成されている。これにより、圧電体層１３０の分極状態を一様にして、圧電デバイス１００の励振特性を向上することができる。
　本実施形態に係る圧電デバイス１００においては、圧電体メンブレン部１３２の凹部１１３側に膨出している部分の表面は湾曲面である。これにより、圧電体層１３０における平板状である部分と圧電体メンブレン部１３２との境界に予め応力集中を発生させ、圧電体メンブレン部１３２の励振時に当該境界に発生する応力の振幅を低減することができる。その結果、圧電デバイス１００の励振特性を向上することができる。
　本実施形態に係る圧電デバイス１００においては、圧電体メンブレン部１３２の膨出高さの寸法が大きくなるにしたがって、圧電体メンブレン部１３２の厚みの寸法が大きくなる。これにより、圧電体メンブレン部１３２の縦断面において、凹部１１３の中心上に位置する仮想中心線に関して、圧電体メンブレン部１３２の形状の対称性を向上することができる。その結果、圧電デバイス１００の励振特性を向上することができる。
　本実施形態に係る圧電デバイス１００においては、凹部１１３の内部が密閉されていることにより、凹部１１３の内部への異物の混入を抑制することができる。
　本実施形態に係る圧電デバイス１００においては、凹部１１３の内部の圧力が負圧であることにより、圧電体層１３０を薄くすることにより、圧電体メンブレン部１３２を凹部１１３側に容易に膨出させることができる。
　本実施形態に係る圧電デバイス１００においては、凹部１１３の内部の圧力が真空であることにより、圧電体メンブレン部１３２の凹部１１３側に膨出している部分の膨出高さＴｂを高くすることができる。その結果、圧電デバイス１００の励振効率およびＱ値を効果的に高くすることができる。
　本実施形態に係る圧電デバイス１００においては、中間層１６０が、下部電極層１５０を下方から覆うように積層されている。これにより、下部電極層１５０の下面が外部および凹部１１３に露出しないため、下部電極層１５０の劣化を抑制することができる。なお、中間層１６０は、必ずしも設けられていなくてもよい。または、基部１１０と中間層１６０との間に、ＳｉＯ2層とＳｉ層とが設けられていてもよい。この場合、基部１１０とＳｉＯ2層とＳｉ層とは、ＳＯＩ基板である。
　以下、本発明の実施形態１に係る圧電デバイスの変形例について説明する。
　図１１は、本発明の実施形態１の第１変形例に係る圧電デバイスの構成を示す断面図である。図１１においては、図１と同一の断面視にて図示している。図１１に示すように、本発明の実施形態１の第１変形例に係る圧電デバイス１００ａにおいては、一方の主面１１１に直交する方向から見たときの、圧電体メンブレン部１３２の凹部１１３側に膨出している部分の最も膨出している位置と、圧電体メンブレン部１３２の凹部１１３側とは反対側に膨出している部分の最も膨出している位置とが、互いにずれて位置している。
　図１２は、本発明の実施形態１の第２変形例に係る圧電デバイスの構成を示す断面図である。図１２においては、図１と同一の断面視にて図示している。図１２に示すように、本発明の実施形態１の第２変形例に係る圧電デバイス１００ｂにおいては、基部１１０に凹部１１３の底から基部１１０の他方の主面１１２まで貫通した孔１７０が設けられている。
　一方の主面１１１に直交する方向から見て、孔１７０の面積は、メンブレン部Ｍｂの面積より小さい。これにより、基部１１０の剛性が、孔１７０を設けたことにより著しく低下することを抑制することができる。
　一方の主面１１１に直交する方向から見て、孔１７０の直径は１４０μｍ以下である。孔１７０は、ＤＲＩＥなどにより形成することができる。これにより、圧電デバイス１００ｂの外部から、孔１７０を通じて凹部１１３内に、水または異物が侵入することを抑制することができる。なお、一方の主面１１１に直交する方向から見て、孔１７０の面積と、メンブレン部Ｍｂの面積とが、同一であってもよい。
　図１３は、本発明の実施形態１の第３変形例に係る圧電デバイスの構成を示す断面図である。図１３においては、図１と同一の断面視にて図示している。図１３に示すように、本発明の実施形態１の第３変形例に係る圧電デバイス１００ｃにおいては、圧電体メンブレン部１３２は、凹部１１３側にのみ膨出している。圧電体メンブレン部１３２の上面は、平坦面である。
　図１４は、本発明の実施形態１の第４変形例に係る圧電デバイスの構成を示す断面図である。図１４においては、図１と同一の断面視にて図示している。図１４に示すように、本発明の実施形態１の第４変形例に係る圧電デバイス１００ｄにおいては、圧電体メンブレン部１３２は、凹部１１３側とは反対側にのみ膨出している。圧電体メンブレン部１３２の下面は、平坦面である。凹部１１３の内部の圧力は、大気圧または正圧である。
　(実施形態２)
　以下、本発明の実施形態２に係る圧電デバイスについて図を参照して説明する。本発明の実施形態２に係る圧電デバイスは、下部電極層がＳｉを主成分として含む点が主に、本発明の実施形態１に係る圧電デバイス１００と異なるため、本発明の実施形態１に係る圧電デバイス１００と同様である構成については説明を繰り返さない。
　図１５は、本発明の実施形態２に係る圧電デバイスの構成を示す断面図である。図１５に示すように、本発明の実施形態２に係る圧電デバイス２００は、基部２１０と、積層部２２０とを備えている。
　基部２１０は、一方の主面２１１と、一方の主面２１１とは反対側に位置する他方の主面２１２とを含んでいる。基部２１０は、一方の主面２１１に形成された凹部２１３を有している。
　凹部２１３は、基部２１０の一方の主面２１１側に積層された積層部２２０によって上方から覆われている。本実施形態においては、凹部２１３の内部は、密閉空間になっている。
　本実施形態に係る圧電デバイス２００においては、凹部２１３の内部の圧力が負圧である。なお、凹部２１３の内部の圧力は、大気圧であってもよいし、正圧であってもよい。
　本実施形態においては、基部２１０は、本体基部２１０ａと、本体基部２１０ａの一方の主面２１１ａを覆う表層基部２１０ｂとから構成されている。表層基部２１０ｂは、凹部２１３の内面も覆っている。本実施形態においては、本体基部２１０ａはＳｉで構成され、表層基部２１０ｂはＳｉＯ2で構成されている。ただし、本体基部２１０ａを構成する材料はＳｉに限定されず、表層基部２１０ｂを構成する材料はＳｉＯ2に限定されない。
　積層部２２０は、圧電体層１３０と、１対の電極層とを含んでいる。１対の電極層は、圧電体層１３０に電圧を印加する。本実施形態においては、１対の電極層は、上部電極層１４０と、下部電極層２５０とで構成されている。
　積層部２２０は、凹部２１３を覆っている部分であるメンブレン部Ｍｂを有する。メンブレン部Ｍｂは、一方の主面２１１に直交する方向から見て、積層部２２０における凹部２１３の開口端の内側に位置する部分である。メンブレン部Ｍｂには、メンブレン部Ｍｂを上下方向に貫通するスリットが形成されていてもよい。
　圧電体層１３０は、基部２１０の上側に位置している。圧電体層１３０の一部は、凹部２１３の上方に位置している。圧電体層１３０は、凹部２１３を覆っている部分である圧電体メンブレン部１３２を有している。圧電体メンブレン部１３２は、メンブレン部Ｍｂの一部を構成している。圧電体層１３０の下面は、平坦面である。
　圧電体メンブレン部１３２は、凹部２１３側または凹部２１３側とは反対側に膨出している。本実施形態においては、圧電体メンブレン部１３２は、凹部２１３側とは反対側に膨出している。圧電体メンブレン部１３２の凹部２１３側とは反対側に膨出している部分の表面は、湾曲面である。なお、圧電体メンブレン部１３２の凹部２１３側とは反対側に膨出している部分の表面は、錐面であってもよい。
　下部電極層２５０の一部は、圧電体メンブレン部１３２を挟んで上部電極層１４０の一部と対向している。下部電極層２５０の他の一部は、圧電体層１３０に形成された孔部１３１の下方に位置している。本実施形態においては、下部電極層２５０は、圧電体層１３０の孔部１３１を下方から覆うように形成されている。孔部１３１内において下部電極層２５０上に接続された引出配線が形成されていてもよい。
　下部電極層２５０の凹部２１３を覆っている部分２５２は、他方の主面２１２側に凸状に湾曲している。下部電極層２５０の上面は、平坦面である。下部電極層２５０の凹部２１３を覆っていない部分は、平板状である。下部電極層２５０の凹部２１３を覆っていない部分と基部２１０とは互いに直接接続されている。
　図１５に示すように、下部電極層２５０において、平板状である部分の厚みの寸法はＴｄである。本実施形態においては、下部電極層２５０の凹部２１３側に膨出している部分２５２は、一方の主面２１１に直交する方向から見たときの凹部２１３の中心上の位置にて最も膨出しており、膨出高さの寸法がＴｅである。下部電極層２５０の膨出高さの寸法Ｔｅが大きくなるにしたがって、下部電極層２５０の厚みの寸法(Ｔｄ＋Ｔｅ)が大きくなっている。
　下部電極層２５０は、Ｓｉを主成分として含む。本実施形態においては、下部電極層２５０は、単結晶Ｓｉを主成分として含んでいる。具体的には、下部電極層２５０は、下部電極層２５０の電気抵抗率を低くする元素がドープされた単結晶Ｓｉで構成されている。
　ドープされる元素は、たとえば、Ｂ、Ａｌ、Ｇａ、Ｐ、ＡｓまたはＳｂなどである。本実施形態において、下部電極層２５０を構成する材料の電気抵抗率は、低いことが好ましく、具体的には、２０ｍΩ・ｃｍ以下であることが好ましい。
　下部電極層２５０と圧電体層１３０とは、表面活性化接合または原子拡散接合などにより互いに接合されている。本実施形態においては、圧電体層１３０が単結晶圧電体からなり、下部電極層２５０が単結晶Ｓｉを主成分として含んでいるため、圧電デバイス２００の電気機械変換効率が良好である。
　このように、本実施形態において、積層部２２０は、少なくとも凹部２１３の上方において、圧電体層１３０と、上部電極層１４０と、下部電極層２５０とを含んでいる。
　本実施形態においては、一方の主面２１１に直交する方向から見て、凹部２１３の外形は、矩形である。ただし、一方の主面２１１に直交する方向から見て、凹部２１３の外形は、矩形に限られず、矩形以外の多角形または円形であってもよい。
　以下、本発明の実施形態２に係る圧電デバイス２００の製造方法について説明する。
　図１６は、本発明の実施形態２に係る圧電デバイスの製造方法において、基部に凹部を形成する前の状態を示す断面図である。図１７は、本発明の実施形態２に係る圧電デバイスの製造方法において、基部に凹部を形成した状態を示す断面図である。
　図１６および図１７に示すように、本体基部２１０ａに対して一方の主面２１１ａ側から深掘反応性イオンエッチングなどを行なうことにより、本体基部２１０ａに凹部２１３を形成する。
　図１８は、本発明の実施形態２に係る圧電デバイスの製造方法において、基部を熱酸化した状態を示す断面図である。図１８に示すように、本体基部２１０ａの一方の主面２１１ａおよび凹部２１３の内面の各々を熱酸化させる。これにより、本体基部２１０ａの一方の主面２１１ａおよび凹部２１３の内面の各々を覆う表層基部２１０ｂが形成される。
　このように、本体基部２１０ａと表層基部２１０ｂとから基部２１０が構成されている。基部２１０は、一方の主面２１１と、一方の主面２１１とは反対側に位置する他方の主面２１２とを含んでいる。
　図１９は、本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層に基部を接合させる状態を示す断面図である。図１９に示すように、表面活性化接合または原子拡散接合などにより、下部電極層２５０の下面に、基部２１０の一方の主面２１１を接合させる。これにより、凹部２１３の内部が、密閉空間となる。
　本実施形態においては、凹部２１３の内部に異物が侵入することを抑制するため、真空圧下で下部電極層２５０と基部２１０とを接合させる。この場合、上記真空圧は、低真空、中真空、高真空および超高真空のいずれであってもよい。このように下部電極層２５０と基部２１０とを接合するため、凹部２１３の内部の圧力は負圧となる。なお、下部電極層２５０と基部２１０とを接合させる際の雰囲気は、真空圧下に限定されない。下部電極層２５０は、大気圧下で基部２１０と接合されてもよいし、大気圧より高い圧力下で基部２１０と接合されてもよい。
　図２０は、本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層と圧電体層とを接合させる状態を示す断面図である。図２１は、本発明の実施形態２に係る圧電デバイスの製造方法において、下部電極層の上面に圧電体層を接合させた状態を示す断面図である。
　図２０および図２１に示すように、表面活性化接合または原子拡散接合などにより、下部電極層２５０の上面に、圧電体層１３０の下面を接合させる。
　図２２は、本発明の実施形態２に係る圧電デバイスの製造方法において、圧電体層の上面を厚み加工した状態を示す断面図である。図２２に示すように、圧電体層１３０の上面を研削、研磨またはＣＭＰなどにより加工し、圧電体層１３０を所望の厚みにする。なお、圧電体層１３０の上面側に、予めイオン注入することにより、剥離層を形成していてもよい。この場合、圧電体層１３０の上面を研削、研磨またはＣＭＰなどにより加工する前に、剥離層を剥離させることにより、圧電体層１３０の厚み調整が容易になる。
　本実施形態においては、圧電体層１３０の上面を削って圧電体層１３０を薄くすることにより、圧電体メンブレン部１３２が形成される。具体的には、圧電体メンブレン部１３２の凹部２１３側とは反対側に膨出している部分が形成されるように、圧電体層１３０の上面が削られる。凹部２１３の内部の圧力が負圧であるため、圧電体層１３０の上面が削られて圧電体層１３０の厚みが薄くなるに従って、下部電極層２５０の凹部２１３を覆っている部分２５２が湾曲し、凹部２１３側に膨出する。
　図２３は、本発明の実施形態２に係る圧電デバイスの製造方法において、圧電体層の上面に上部電極層を設けた状態を示す断面図である。図２３に示すように、リフトオフ法、めっき法、または、エッチング法などにより、圧電体層１３０の上面の一部に、上部電極層１４０を設ける。このようにして、積層部２２０が基部２１０の一方の主面２１１側に積層される。
　最後に、リフトオフ法、めっき法、または、エッチング法などにより、圧電体層１３０の上面の一部に、孔部１３１を設ける。
　上記の工程により、図１５に示す本発明の実施形態２に係る圧電デバイス２００が製造される。
　上記のように、本実施形態に係る圧電デバイス２００においては、圧電体メンブレン部１３２が、凹部２１３側とは反対側に膨出していることにより、圧電体メンブレン部１３２の振動の伝搬経路が圧電体層１３０における平板状である部分と圧電体メンブレン部１３２との境界において狭くなって絞られるため、圧電デバイス２００の周縁に振動が伝搬して減衰することを抑制できる。その結果、圧電デバイス２００の励振効率およびＱ値を高くすることができる。
　本実施形態に係る圧電デバイス２００においては、下部電極層２５０が電気抵抗率の低いＳｉで構成されていることにより、図３および図４に示す実施形態１の中間層１６０の形成および中間層１６０の下面のＣＭＰを不要とすることができる。
　以下、本発明の実施形態２に係る圧電デバイスの変形例について説明する。
　図２４は、本発明の実施形態２の第１変形例に係る圧電デバイスの構成を示す断面図である。図２４においては、図１５と同一の断面視にて図示している。図２４に示すように、本発明の実施形態２の第１変形例に係る圧電デバイス２００ａにおいては、一方の主面２１１に直交する方向から見たときの、圧電体メンブレン部１３２の凹部２１３とは反対側に膨出している部分の最も膨出している位置と、下部電極層２５０の凹部２１３側に膨出している部分の最も膨出している位置とが、互いにずれて位置している。
　図２５は、本発明の実施形態２の第２変形例に係る圧電デバイスの構成を示す断面図である。図２５においては、図１５と同一の断面視にて図示している。図２５に示すように、本発明の実施形態２の第２変形例に係る圧電デバイス２００ｂにおいては、基部２１０に凹部２１３の底から基部２１０の他方の主面２１２まで貫通した孔２７０が設けられている。
　一方の主面２１１に直交する方向から見て、孔２７０の面積は、メンブレン部Ｍｂの面積より小さい。これにより、基部２１０の剛性が、孔２７０を設けたことにより著しく低下することを抑制することができる。
　一方の主面２１１に直交する方向から見て、孔２７０の直径は１４０μｍ以下である。孔２７０は、ＤＲＩＥなどにより形成することができる。これにより、圧電デバイス２００ｂの外部から、孔２７０を通じて凹部２１３内に、水または異物が侵入することを抑制することができる。なお、一方の主面２１１に直交する方向から見て、孔２７０の面積と、メンブレン部Ｍｂの面積とが、同一であってもよい。
　図２６は、本発明の実施形態２の第３変形例に係る圧電デバイスの構成を示す断面図である。図２６においては、図１５と同一の断面視にて図示している。図２６に示すように、本発明の実施形態２の第３変形例に係る圧電デバイス２００ｃにおいては、圧電体メンブレン部１３２は、凹部２１３側に膨出している。圧電体メンブレン部１３２の上面は、平坦面である。
　図２７は、本発明の実施形態２の第４変形例に係る圧電デバイスの構成を示す断面図である。図２７においては、図１５と同一の断面視にて図示している。図２７に示すように、本発明の実施形態２の第４変形例に係る圧電デバイス２００ｄにおいては、下部電極層２５０は、平板状である。凹部２１３の内部の圧力は、大気圧または正圧である。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，２００，２００ａ，２００ｂ，２００ｃ，２００ｄ　圧電デバイス、１１０，２１０　基部、１１１，１１２，２１１，２１１ａ，２１２　主面、１１３，２１３　凹部、１２０，２２０　積層部、１３０　圧電体層、１３１　孔部、１３２　圧電体メンブレン部、１４０　上部電極層、１５０，２５０　下部電極層、１６０　中間層、１７０，２７０　孔、２１０ａ　本体基部、２１０ｂ　表層基部、２５２　下部電極層の凹部を覆っている部分、Ｍｂ　メンブレン部。

Claims (7)

  1. 　一方の主面と、該一方の主面とは反対側に位置する他方の主面とを含み、かつ、前記一方の主面に形成された凹部を有する基部と、
    　前記基部の前記一方の主面側に積層され、前記凹部を上方から覆う積層部とを備え、
    　前記積層部は、少なくとも前記凹部の上方において、圧電体層と、該圧電体層に電圧を印加する１対の電極層とを含み、かつ、前記凹部を覆っている部分であるメンブレン部を有し、
    　前記圧電体層において前記メンブレン部を構成している圧電体メンブレン部は、凹部側および該凹部側とは反対側の少なくとも一方に膨出している、圧電デバイス。
  2. 　前記圧電体層は、単結晶圧電体で構成されている、請求項１に記載の圧電デバイス。
  3. 　前記圧電体メンブレン部の前記凹部側に膨出している部分の表面は、湾曲面である、請求項１または請求項２に記載の圧電デバイス。
  4. 　前記圧電体メンブレン部の膨出高さの寸法が大きくなるにしたがって、前記圧電体メンブレン部の厚みの寸法が大きくなる、請求項１から請求項３のいずれか１項に記載の圧電デバイス。
  5. 　前記凹部の内部は、密閉空間である、請求項１から請求項４のいずれか１項に記載の圧電デバイス。
  6. 　前記凹部の内部の圧力は、負圧である、請求項５に記載の圧電デバイス。
  7. 　前記基部に前記凹部の底から前記基部の前記他方の主面まで貫通した孔が設けられている、請求項１から請求項４のいずれか１項に記載の圧電デバイス。
PCT/JP2021/020204 2020-06-11 2021-05-27 圧電デバイス WO2021251159A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/079,479 US20230115834A1 (en) 2020-06-11 2022-12-12 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-101385 2020-06-11
JP2020101385 2020-06-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/079,479 Continuation US20230115834A1 (en) 2020-06-11 2022-12-12 Piezoelectric device

Publications (1)

Publication Number Publication Date
WO2021251159A1 true WO2021251159A1 (ja) 2021-12-16

Family

ID=78845601

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/020204 WO2021251159A1 (ja) 2020-06-11 2021-05-27 圧電デバイス

Country Status (2)

Country Link
US (1) US20230115834A1 (ja)
WO (1) WO2021251159A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135853A1 (ja) * 2022-01-11 2023-07-20 株式会社村田製作所 トランスデューサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000006398A (ja) * 1998-04-21 2000-01-11 Seiko Epson Corp インクジェット式記録ヘッド及びその製造方法並びにインクジェット式記録装置
JP2013005250A (ja) * 2011-06-17 2013-01-07 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス、及び超音波トランスデューサー
JP2013538446A (ja) * 2010-07-26 2013-10-10 富士フイルム株式会社 湾曲圧電膜を有するデバイスの形成
JP2015507388A (ja) * 2011-11-29 2015-03-05 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 圧電導電性誘電体膜を備えたマイクロスピーカー
JP2019114979A (ja) * 2017-12-25 2019-07-11 京セラ株式会社 超音波センサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000006398A (ja) * 1998-04-21 2000-01-11 Seiko Epson Corp インクジェット式記録ヘッド及びその製造方法並びにインクジェット式記録装置
JP2013538446A (ja) * 2010-07-26 2013-10-10 富士フイルム株式会社 湾曲圧電膜を有するデバイスの形成
JP2013005250A (ja) * 2011-06-17 2013-01-07 Seiko Epson Corp Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス、及び超音波トランスデューサー
JP2015507388A (ja) * 2011-11-29 2015-03-05 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 圧電導電性誘電体膜を備えたマイクロスピーカー
JP2019114979A (ja) * 2017-12-25 2019-07-11 京セラ株式会社 超音波センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023135853A1 (ja) * 2022-01-11 2023-07-20 株式会社村田製作所 トランスデューサ

Also Published As

Publication number Publication date
US20230115834A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
US11495728B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
WO2020026735A1 (ja) Ｍｅｍｓデバイス
WO2015190429A1 (ja) 圧電デバイスおよび圧電デバイスの製造方法
WO2021251159A1 (ja) 圧電デバイス
JP6750765B1 (ja) 圧電デバイス
WO2021053892A1 (ja) 圧電デバイスおよびその製造方法
JP7251560B2 (ja) 圧電デバイス
WO2021246443A1 (ja) 圧電デバイス
WO2021172259A1 (ja) 圧電デバイス
WO2020059199A1 (ja) 圧電デバイス
WO2021166837A1 (ja) 圧電デバイス
JP6703320B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
US20220045261A1 (en) Piezoelectric device
WO2021256265A1 (ja) 圧電デバイス
WO2021256264A1 (ja) 圧電デバイス
WO2021210595A1 (ja) 圧電デバイス
US11784629B2 (en) Piezoelectric device
WO2021049100A1 (ja) 圧電素子
WO2020136983A1 (ja) 圧電トランスデューサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21821223

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21821223

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP