WO2021246101A1 - シリコンウェーハの評価方法、評価システム及び製造方法 - Google Patents

シリコンウェーハの評価方法、評価システム及び製造方法 Download PDF

Info

Publication number
WO2021246101A1
WO2021246101A1 PCT/JP2021/017393 JP2021017393W WO2021246101A1 WO 2021246101 A1 WO2021246101 A1 WO 2021246101A1 JP 2021017393 W JP2021017393 W JP 2021017393W WO 2021246101 A1 WO2021246101 A1 WO 2021246101A1
Authority
WO
WIPO (PCT)
Prior art keywords
defect density
crystal defect
silicon wafer
wafer
evaluation
Prior art date
Application number
PCT/JP2021/017393
Other languages
English (en)
French (fr)
Inventor
繁 梅野
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to JP2022528497A priority Critical patent/JP7420248B2/ja
Publication of WO2021246101A1 publication Critical patent/WO2021246101A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • Most silicon wafers for semiconductors are manufactured by slicing silicon single crystal ingots manufactured by the Czochralski method (CZ method). Since the quartz crucible is used to hold the molten silicon in the CZ method, the molten silicon contains oxygen dissolved from the surface of the quartz crucible. Oxygen taken into the silicon single crystal becomes supersaturated in the process of cooling the silicon single crystal and aggregates to form an oxygen precipitate. The density of oxygen precipitates in the silicon wafer cut out from the silicon single crystal ingot is low, and the effect on the device characteristics is small.
  • CZ method Czochralski method
  • oxygen precipitates may become denser in the process.
  • oxygen precipitates are generated on the surface of a silicon wafer, which is a device active region, they adversely affect device characteristics such as bonding leaks.
  • the oxygen precipitates present in a region deeper than the device active region effectively function as a gettering site for capturing metal impurities mixed in the device process. Therefore, it is desirable that oxygen precipitates do not exist on the surface layer portion of the silicon wafer, and oxygen precipitates exist at a high density in a region deeper than the surface layer portion (inside the wafer).
  • the selective etching method and the infrared tomography method are well known as methods for measuring the oxygen precipitate density of a silicon wafer.
  • a silicon wafer W having a plane orientation of ⁇ 100 ⁇ is cleaved in the ⁇ 110> direction, and the etch pits generated by etching the cleaved surface CS are measured with an optical microscope.
  • This is a method for obtaining the defect density and DZ (Denuded Zone) width.
  • the infrared tomograph method for example, a silicon wafer having a plane orientation of ⁇ 100 ⁇ is cleaved in the ⁇ 110> direction, and then an infrared laser is incident from the surface of the wafer ( ⁇ 100 ⁇ plane) to be perpendicular to the surface of the wafer.
  • This is a method of detecting scattered light due to crystal defects from the cleaved surface ( ⁇ 110 ⁇ surface).
  • the defect density can be obtained from the number of scattered light, and the defect size can be obtained from the intensity of the scattered light.
  • the DZ width can be obtained from the defect distribution near the wafer surface.
  • a silicon wafer is heat-treated to form a secondary defect, and then the surface of the wafer is polished, and the polished silicon wafer is inspected by an LLS (Localized Light Scatters). It is described to evaluate the crystal defect of the silicon wafer by inspecting with.
  • LLS Localized Light Scatters
  • the selective etching method and the infrared tomography method are generally used as a method for measuring the crystal defect density of a silicon wafer.
  • the measurement direction of the crystal defect density is a cleavage plane ( ⁇ 110 ⁇ ). It is limited to the ⁇ 110> direction along the surface). Therefore, even if the crystal defect density in a direction other than the ⁇ 110> direction deviates from the standard due to the eccentricity of the crystal defect density distribution, this cannot be detected and defective products may flow out.
  • the defect evaluation method described in Patent Document 1 measures almost the entire surface of the wafer using an LLS inspection device, it is also possible to evaluate the defect density and defect size at any position on the wafer surface.
  • the LLS inspection device is a highly sensitive device for detecting minute defects contained in a so-called defect-free silicon wafer, it can measure only a defect density of about 8 ⁇ 10 8 / cm 3 at the maximum.
  • the defect density of oxygen precipitates which are typical and important crystal defects, is typically about 1 ⁇ 10 8 / cm 3 to 1 ⁇ 10 10 / cm 3 . Therefore, the LLS inspection device is not suitable for measuring the density and size of oxygen precipitates contained in a general silicon wafer.
  • the wafer surface must be mirror-polished in order to expose crystal defects, and it takes time and cost to prepare an inspection sample. Furthermore, since this defect evaluation method evaluates crystal defects exposed on the surface of the polished wafer, the position in the depth direction that can be evaluated is determined by the polishing allowance, and the distribution of crystal defects in the depth direction and no defects. The layer width cannot be evaluated.
  • an object of the present invention is an evaluation method, an evaluation system, and a manufacturing method for a silicon wafer capable of correctly evaluating that the crystal defect density is within the standard even if the crystal defect density distribution is eccentric. Is to provide.
  • the silicon wafer evaluation method has a plurality of radial crystal defect density distributions with the center of the wafer as a reference position, or at least one radial crystal defect density distribution and the circumference of the wafer. It is characterized in that the crystal defect density distribution in the direction is measured to evaluate whether or not the crystal defect density of the silicon wafer is within the standard.
  • the crystal defect density distribution in one radial direction and the crystal defect density distribution in the circumferential direction are measured with the center of the wafer as a reference position, and the crystal defect density of the silicon wafer is standardized. It is preferable to evaluate whether or not it is inside.
  • a pass / fail judgment for, for example, the upper limit of the crystal defect density in one radial distribution and making a pass / fail judgment for, for example, the lower limit of the standard for the crystal defect density in the circumferential direction distribution at the outer peripheral portion of the wafer, the deviation is not overlooked.
  • the measurement time can be shortened.
  • a plurality of radial crystal defect density distributions and a circumferential crystal defect density distribution with the center of the wafer as a reference position are measured, and the crystal defect density of the silicon wafer is standardized. It is also preferable to evaluate whether or not it is inside. This makes it possible to improve the accuracy of pass / fail determination based on the radial distribution of the crystal defect density.
  • the plane orientation of the silicon wafer may be ⁇ 100 ⁇ or may be other than ⁇ 100 ⁇ .
  • the surface orientation of the silicon wafer is ⁇ 100 ⁇
  • the plurality of radial directions include radial directions other than the ⁇ 110> direction. Since it is not necessary to cut the silicon wafer with a dicer regardless of the plane orientation, the direction for measuring the crystal defect density is not limited to the direction along the cut plane, and even if the crystal defect density distribution is eccentric, the crystal defects It can be correctly evaluated that the density is within the standard.
  • the crystal defect to be evaluated may be an oxygen precipitate generated during crystal growth or an oxygen precipitate generated by heat treatment received after wafer processing, and is a pore aggregate generated during crystal growth. May be good. For any crystal defect, it can be correctly evaluated that the crystal defect density is within the standard.
  • the method for evaluating a silicon wafer it is preferable to measure the crystal defect density distribution by using an infrared laser bright-field interferometry or an infrared confocal microscopy method.
  • the direction in which the crystal defect density is measured is not limited to the direction along the cut surface, and the crystal defect density in any direction is not limited. The distribution can be measured.
  • the method for manufacturing a silicon wafer according to the present invention includes a step of cutting out a silicon block from a silicon single crystal ingot manufactured by the CZ method and a step of processing the silicon block to prepare a sample for evaluation of a silicon wafer.
  • a step of evaluating the crystal defect density distribution of the evaluation sample by the evaluation method of the silicon wafer according to the present invention and a silicon block from which the evaluation sample is cut out when the crystal defect density of the evaluation sample is within the standard are produced. It is characterized by having a step for processing.
  • the eccentricity of the crystal defect density distribution can improve the detection accuracy of a silicon wafer that should be out of specification, and can improve the reliability of quality assurance of a silicon wafer.
  • FIG. 7 (a) to 7 (h) are graphs showing the radial crystal defect density distribution of the silicon wafer according to the first embodiment.
  • FIG. 8 is a graph showing the crystal defect density distribution in the circumferential direction of the silicon wafer according to the first embodiment.
  • 9 (a) to 9 (h) are graphs showing the radial crystal defect density distribution of the silicon wafer according to the second embodiment.
  • FIG. 10 is a graph showing the crystal defect density distribution in the circumferential direction of the silicon wafer according to the second embodiment.
  • 11 (a) to 11 (h) are graphs showing the radial crystal defect density distribution of the silicon wafer according to the third embodiment.
  • FIG. 12 is a graph showing the crystal defect density distribution in the circumferential direction of the silicon wafer according to the third embodiment.
  • FIG. 13 is a graph showing the crystal defect density distribution in the circumferential direction of the silicon wafer according to Comparative Example 1.
  • FIG. 14 is a graph showing the crystal defect density distribution in the circumferential direction of the silicon wafer according to Comparative Example 2.
  • FIG. 15 is an explanatory diagram of a method for evaluating the crystal defect density of a conventional silicon wafer.
  • FIG. 1 is a flowchart illustrating a method for manufacturing a silicon wafer according to an embodiment of the present invention. Further, FIG. 2 is a schematic diagram showing a method for producing a sample for evaluation of a silicon wafer.
  • the method for manufacturing a silicon wafer includes step S1 of cutting out a silicon block 11 from a silicon single crystal ingot 10 manufactured by the CZ method and processing the silicon block 11 for evaluation of a silicon wafer.
  • Step S2 for preparing the sample 12s
  • step S3 for heat-treating the evaluation sample 12s
  • step S4 for measuring the crystal defect density distribution of the evaluation sample after the heat treatment, and evaluation based on the measurement result of the crystal defect density distribution.
  • Step S5 to evaluate whether the crystal defect density of the sample 12s is within the standard, and when the crystal defect density of the evaluation sample 12s is within the standard, the silicon block from which the evaluation sample 12s is cut out.
  • a step S6 for processing the product 11 is provided.
  • the silicon single crystal ingot 10 manufactured by the CZ method has a shoulder portion 10a whose diameter gradually increases with crystal growth, a straight body portion 10b having a constant crystal diameter, and a tail portion 10c whose crystal diameter is gradually narrowed. is doing.
  • a plurality of silicon blocks 11 are completed by removing the shoulder portion 10a and the tail portion 10c from the silicon single crystal ingot 10 and dividing the straight body portion 10b into appropriate lengths (step S1).
  • the evaluation sample 12s of the silicon wafer is cut out from both ends or one end of the silicon block 11 (step S2).
  • the evaluation sample 12s is mirror-finished to be a polished wafer in the same manner as the wafer product.
  • the plane orientation of the silicon wafer is not limited to the ⁇ 100 ⁇ plane, and may be a ⁇ 111 ⁇ plane or a ⁇ 110 ⁇ plane.
  • the heat treatment of the evaluation sample (step S3) is, for example, a two-stage heat treatment at 800 ° C. for 4 hours and 1000 ° C. for 16 hours. In this way, the oxygen precipitates in the silicon wafer can be made apparent by the oxygen precipitate evaluation heat treatment that imitates the manufacturing process of the semiconductor device.
  • the crystal defect density distribution in a plurality of radial directions or the crystal defect density distribution in the circumferential direction of the wafer is measured with the center of the wafer as a reference position.
  • Infrared laser brightfield interferometry or infrared confocal microscopy is preferably used to measure the crystal defect density.
  • Conventional methods for measuring crystal defect densities such as the selective etching method and the infrared tomograph method, can only measure the crystal defect density in one direction because a silicon wafer needs to be cleaved.
  • the infrared laser bright-field interferometry or the infrared confocal microscopy it is possible to measure the crystal defect density in any direction without opening the silicon wafer.
  • the crystal defect density of the evaluation sample is within the standard (step S5). Specifically, it is evaluated whether or not the density and size of the BMD (Bulk Micro Defect) are within the standard, or whether or not the DZ width is within the standard.
  • the crystal defects to be evaluated include oxygen precipitates generated during crystal growth and oxygen precipitates generated by heat treatment received after wafer processing.
  • the silicon block 11 from which the silicon wafer is cut out is sent to the product processing process (step S6).
  • steps such as slicing using a wire saw, wrapping, etching, mirror polishing, and cleaning are performed to complete the silicon wafer product 12p.
  • the evaluation sample 12s of the silicon wafer is not within the standard, the evaluation result is fed back to the crystal pulling process after the next batch, and the crystal pulling condition is adjusted.
  • FIG. 3 is a schematic diagram showing the principle of the infrared laser bright-field interferometry.
  • the infrared laser light is bipolarized and incident on one place of the silicon wafer W, and the transmitted light interferes with each other to scatter from the defect. Detects the phase difference caused by.
  • the infrared laser beam L emitted from the laser light source 21 is reflected by the mirror 22 and then divided into two linearly polarized light A and B having vibration planes orthogonal to each other by the Nomalski prism 24, and arranged in a slightly overlapped state.
  • a defect is present at the incident position of either of the two linearly polarized light A and B, a phase difference occurs between the two incident lights. This phase difference is detected as the intensity difference (signal intensity) of the laser light entering the first and second detectors 29a and 29b.
  • the defect size can be determined from the signal strength.
  • the silicon wafer W is vibrated in the X direction and moved in the Y direction or the Z direction to capture a signal.
  • the position of the surface of the silicon wafer W is determined by the maximum reflection position by detecting the reflected light from the surface with the third detector 29c.
  • the distribution of defects in the depth direction can be specified in units of 1 ⁇ m from the surface.
  • defects at an arbitrary depth from the front surface to the back surface of the wafer can be evaluated, and the volume density of oxygen precipitates in the silicon wafer W after heat treatment can be obtained.
  • FIG. 4 is a schematic diagram showing the principle of infrared confocal microscopy.
  • the infrared confocal microscope is a device that evaluates crystal defects without damaging the silicon wafer W.
  • the infrared laser beam L emitted from the laser light source 31 is converted into parallel light by the collimator lens 32, and then passes through the beam splitter 33 and the objective lens 34 to irradiate the silicon wafer W.
  • the optical path of the infrared laser light L reflected by the silicon wafer W is changed by the beam splitter 33, the light is focused by the condenser lens 35, and the light L is detected by the detector 36.
  • the infrared confocal microscopy is a method of detecting crystal defects by using the reflected light from the sample surface, and can detect only the information of the focused position. Infrared confocal microscopy can evaluate crystal defects at any depth up to 200 ⁇ m from the wafer surface.
  • FIG. 5 is a block diagram showing a configuration of a silicon wafer evaluation system according to an embodiment of the present invention.
  • the silicon wafer evaluation system 40 includes a measuring unit 41 that measures the crystal defect density of an arbitrary point on the silicon wafer W by an infrared laser bright-field interference method or an infrared photocofocal microscopy method.
  • the stage unit 42 on which the silicon wafer W is placed, the evaluation unit 43 for evaluating the crystal defect density distribution of the silicon wafer based on the measurement result of the crystal defect density by the measurement unit 41, and the stage unit 42 are moved horizontally.
  • the configuration of the measuring unit 41 for measuring the crystal defect density by the infrared laser bright-field interferometry is as shown in FIG. 3, and the configuration of the measuring unit 41 for measuring the crystal defect density by the infrared confocal microscopy is as shown in FIG. This is as shown in FIG. Since these relate to the crystal defect density of any one point on the silicon wafer W, the measurement position control unit 44 controls the measurement position of the silicon wafer W.
  • the stage portion 42 is moved in the X and Y directions to measure the crystal defect density along the radial direction of the wafer, and to measure the crystal defect density in the circumferential direction along the outer peripheral portion of the wafer.
  • the stage portion 42 may have a rotation function, which makes it possible to easily measure the crystal defect density in the circumferential direction along the outer peripheral portion of the wafer.
  • 6 (a) to 6 (d) are schematic views showing a method of measuring the crystal defect density distribution of a silicon wafer.
  • FIGS. 7 (a) to 7 (h) show the radial distribution of the crystal defect density measured at intervals of 45 degrees, with the direction of 90 degrees counterclockwise from the notch being 0 degrees. Further, FIG. 8 shows the circumferential distribution of the crystal defect density measured at intervals of 30 degrees at a position of 148 mm from the center of the wafer.
  • Example 2> There are n-type CZ silicon wafer products with a plane orientation of ⁇ 111 ⁇ , a notch orientation of ⁇ 110>, an oxygen concentration of 11 ⁇ 10 17 ASTM / cm 3 (ASTM F121-79), and a diameter of 300 mm.
  • the lower limit of the crystal defect density of this product is 1 ⁇ 10 8 / cm 3 .
  • An evaluation sample was prepared from the silicon block for this product, and subjected to two-stage heat treatment at 800 ° C. for 4 hours and 1000 for 16 hours in an oxygen atmosphere to obtain a defect density measurement sample.
  • Example 3> There is a p-type CZ silicon wafer product with a plane orientation of ⁇ 110 ⁇ , a notch orientation of ⁇ 110>, an oxygen concentration of 13 ⁇ 10 17 ASTM / cm 3 (ASTM F121-79), and a diameter of 200 mm.
  • the lower limit of the crystal defect density of this product is 5 ⁇ 10 8 / cm 3 .
  • An evaluation sample was prepared from the silicon block for this product, and subjected to two-stage heat treatment at 800 ° C. for 4 hours and 1000 ° C. for 16 hours in an oxygen atmosphere to obtain a defect density measurement sample.
  • the crystal defect density at a depth of 300 ⁇ m from the wafer surface was measured by the infrared laser bright-field interferometry.
  • 11 (a) to 11 (h) show the radial distribution of the crystal defect density measured at intervals of 45 degrees, with the direction of 90 degrees counterclockwise from the notch being 0 degrees.
  • FIG. 12 shows the circumferential distribution of the crystal defect density measured at intervals of 30 degrees at a position 95 mm from the center of the wafer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Pathology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】結晶欠陥密度分布が偏心していても結晶欠陥密度が規格内に収まっていることを短時間で正しく評価することが可能なシリコンウェーハの評価方法、評価システム及び製造方法を提供する。 【解決手段】本発明によるシリコンウェーハの評価方法は、ウェーハ中心を基準位置とした複数の径方向の結晶欠陥密度分布、又は少なくとも一つの径方向の結晶欠陥密度分布とウェーハの円周方向の結晶欠陥密度分布を測定して、シリコンウェーハＷの結晶欠陥密度が規格内に入っているか否かを評価する。

Description

シリコンウェーハの評価方法、評価システム及び製造方法
　本発明は、シリコンウェーハの評価方法、評価システム及び製造方法に関し、特に、シリコンウェーハ中の結晶欠陥密度分布の評価方法及びこれを用いたシリコンウェーハの製造方法に関する。
　半導体用シリコンウェーハの多くはチョクラルスキー法（ＣＺ法）により製造されたシリコン単結晶インゴットをスライスして製造される。ＣＺ法では溶融シリコンの保持に石英ルツボを使用するため、溶融シリコン中には石英ルツボの表面から溶け出した酸素が含まれている。シリコン単結晶中に取り込まれた酸素はシリコン単結晶が冷却される過程で過飽和状態となり、凝集して酸素析出物を形成する。シリコン単結晶インゴットから切り出されたシリコンウェーハ中の酸素析出物の密度は低く、デバイス特性に与える影響は小さい。
　しかし、半導体デバイスの製造工程ではシリコンウェーハに対して種々の熱処理が繰り返し施され、その過程で酸素析出物が高密度化することがある。酸素析出物がデバイス活性領域であるシリコンウェーハの表面に発生すると、接合リーク等のデバイス特性に悪影響を及ぼす。一方、デバイス活性領域よりも深い領域に存在する酸素析出物は、デバイスプロセス中に混入した金属不純物を捕獲するゲッタリングサイトとして有効に機能する。そのため、シリコンウェーハの表層部には酸素析出物が存在せず、表層部よりも深い領域（ウェーハ内部）には酸素析出物が高密度に存在していることが望ましい。
　シリコンウェーハの酸素析出物密度を測定する方法としては、選択エッチング法や赤外トモグラフ法がよく知られている。選択エッチング法は、例えば図１５に示すように、面方位が｛１００｝のシリコンウェーハＷを＜１１０＞方向に劈開し、劈開面ＣＳをエッチングすることにより生じたエッチピットを光学顕微鏡で計測して欠陥密度やＤＺ（Denuded Zone）幅を求める方法である。
　また赤外トモグラフ法は、例えば面方位が｛１００｝のシリコンウェーハを＜１１０＞方向に劈開した後、ウェーハの表面（｛１００｝面）から赤外レーザーを入射し、ウェーハの表面に垂直な劈開面（｛１１０｝面）から結晶欠陥による散乱光を検出する方法である。赤外トモグラフ法によれば、散乱光の個数から欠陥密度を求めることができ、散乱光の強度から欠陥サイズを求めることができる。さらに、ウェーハ表面近傍の欠陥分布からＤＺ幅を求めることもできる。
　シリコンウェーハの欠陥評価方法に関し、例えば特許文献１には、シリコンウェーハに熱処理を施して二次欠陥を形成した後、ウェーハ表面を研磨し、該研磨したシリコンウェーハをＬＬＳ（Localized Light Scatters）検査装置で検査することによって、シリコンウェーハの結晶欠陥を評価することが記載されている。
特開２０１７－２２０５８７号公報
　上記のように、シリコンウェーハの結晶欠陥密度の測定方法としては選択エッチング法や赤外トモグラフ法が一般的である。しかしながら、選択エッチング法や赤外トモグラフ法による測定結果に基づいて、例えば面方位が｛１００｝のシリコンウェーハの結晶欠陥密度分布を評価する場合、結晶欠陥密度の測定方向が劈開面（｛１１０｝面）に沿った＜１１０＞方向に限定される。そのため、結晶欠陥密度分布の偏心によって＜１１０＞方向以外の方向の結晶欠陥密度が規格から外れていてもこれを検知できず、不良品が流出するおそれがある。
　また、面方位が｛１００｝以外のシリコンウェーハの結晶欠陥密度分布を評価する場合、ウェーハをダイサーで切断したときの切断面がウェーハ表面に対して垂直になるように鏡面研磨しなければならないので、評価用サンプルの作製に時間と費用がかかる。さらに、結晶欠陥密度を測定する方向が切断面に沿った方向に限定されるため、結晶欠陥密度分布の偏心によって切断方向以外の方向の結晶欠陥密度が規格から外れていてもこれを検知できず、不良品が流出するおそれがある。
　特許文献１に記載の欠陥評価方法は、ＬＬＳ検査装置を用いてウェーハのほぼ全面を測定するので、ウェーハ面内の任意の位置の欠陥密度や欠陥サイズを評価することも可能である。しかし、ＬＬＳ検査装置は、いわゆる無欠陥シリコンウェーハに含まれる微小欠陥を検出するための高感度な装置であるため、最大でも８×１０８／ｃｍ３程度の欠陥密度までしか測定できない。一方、代表的で重要な結晶欠陥である酸素析出物の欠陥密度は、典型的には１×１０８／ｃｍ３～１×１０１０／ｃｍ３程度である。そのため、ＬＬＳ検査装置は、一般的なシリコンウェーハに含まれる酸素析出物の密度やサイズの測定には適していない。
　また、特許文献１に記載の欠陥評価方法は、結晶欠陥を露出させるためにウェーハ表面を鏡面研磨しなければならず、検査サンプルの作製に時間と費用がかかる。さらに、この欠陥評価方法では、研磨されたウェーハ表面に露出した結晶欠陥を評価するので、評価できる深さ方向の位置は研磨の取り代で決まってしまい、結晶欠陥の深さ方向分布や無欠陥層幅を評価できない。
　したがって、本発明の目的は、結晶欠陥密度分布が偏心していても結晶欠陥密度が規格内に収まっていることを短時間で正しく評価することが可能なシリコンウェーハの評価方法、評価システム及び製造方法を提供することにある。
　上記課題を解決するため、本発明によるシリコンウェーハの評価方法は、ウェーハ中心を基準位置とした複数の径方向の結晶欠陥密度分布、又は少なくとも一つの径方向の結晶欠陥密度分布とウェーハの円周方向の結晶欠陥密度分布を測定して、シリコンウェーハの結晶欠陥密度が規格内に入っているか否かを評価することを特徴とする。
　また、本発明によるシリコンウェーハの評価システムは、シリコンウェーハ上の任意の一点の結晶欠陥密度を測定する測定部と、前記シリコンウェーハが載置されるステージ部と、前記ステージ部を水平に動かすことにより前記測定部による前記シリコンウェーハの測定位置を制御する測定位置制御部と、前記測定部による前記結晶欠陥密度の測定結果に基づいて、前記シリコンウェーハの結晶欠陥密度分布を評価する評価部とを備え、前記測定位置制御部は、ウェーハ中心を基準位置とした複数の径方向に沿った複数の測定点、又は少なくとも一つの径方向及びウェーハ外周部の円周方向に沿った複数の測定点において前記結晶欠陥密度を測定するように、前記ステージ部を制御することを特徴とする。
　本発明によれば、結晶欠陥密度分布の偏心によって本来規格外となるべきシリコンウェーハの検出精度を高めることができ、シリコンウェーハの品質保証の信頼性を高めることができる。
　本発明によるシリコンウェーハの評価方法は、ウェーハ中心を基準位置とした一つの径方向の結晶欠陥密度分布と前記円周方向の結晶欠陥密度分布を測定して、前記シリコンウェーハの結晶欠陥密度が規格内に入っているか否かを評価することが好ましい。一つの径方向分布で例えば結晶欠陥密度の規格上限に対する合否判定を行い、ウェーハ外周部での円周方向分布で例えば結晶欠陥密度の規格下限に対する合否判定を行うことにより、規格外れを見逃すことなく測定時間を短縮することができる。
　本発明によるシリコンウェーハの評価方法は、ウェーハ中心を基準位置とした複数の径方向の結晶欠陥密度分布と前記円周方向の結晶欠陥密度分布を測定して、前記シリコンウェーハの結晶欠陥密度が規格内に入っているか否かを評価することもまた好ましい。これにより、結晶欠陥密度の径方向分布に基づく合否判定の精度を高めることができる。
　本発明において、前記シリコンウェーハの面方位は｛１００｝であってもよく、｛１００｝以外であってもよい。シリコンウェーハの面方位が｛１００｝である場合、複数の径方向は＜１１０＞方向以外の径方向を含むことが好ましい。いずれの面方位であってもシリコンウェーハをダイサーで切断する必要がないので、結晶欠陥密度を測定する方向が切断面に沿った方向に限定されず、結晶欠陥密度分布が偏心していても結晶欠陥密度が規格内に収まっていることを正しく評価することができる。
　本発明において、評価対象の結晶欠陥は、結晶成長時に生成した酸素析出物又はウェーハ加工後に受けた熱処理によって生成した酸素析出物であってもよく、結晶成長時に生成した空孔凝集体であってもよい。いずれの結晶欠陥であっても、結晶欠陥密度が規格内に収まっていることを正しく評価することができる。
　本発明によるシリコンウェーハの評価方法は、赤外レーザー明視野干渉法又は赤外光共焦点顕微鏡法を使用して、前記結晶欠陥密度分布を測定することが好ましい。これらの測定方法によれば、シリコンウェーハの劈開面又は切断面を形成する必要がないので、結晶欠陥密度を測定する方向が切断面に沿った方向に限定されず、任意の方向の結晶欠陥密度分布を測定可能である。
　また、本発明によるシリコンウェーハの製造方法は、ＣＺ法により製造されたシリコン単結晶インゴットからシリコンブロックを切り出すステップと、シリコンブロックを加工してシリコンウェーハの評価用サンプルを作製するステップと、上述した本発明によるシリコンウェーハの評価方法により評価用サンプルの結晶欠陥密度分布を評価するステップと、評価用サンプルの結晶欠陥密度が規格内に入っている場合に評価用サンプルが切り出されたシリコンブロックを製品加工するステップとを備えることを特徴とする。
　本発明によれば、結晶欠陥密度分布の偏心によって本来規格外となるべきシリコンウェーハの検出精度を高めることができ、シリコンウェーハの品質保証の信頼性を高めることができる。
　本発明によれば、結晶欠陥密度分布が偏心していても結晶欠陥密度が規格内に収まっていることを短時間で正しく評価することが可能なシリコンウェーハの評価方法、評価システム及び製造方法を提供することにある。
図１は、本発明の実施の形態によるシリコンウェーハの評価方法を説明するフローチャートである。 図２は、シリコンウェーハの評価用サンプルの作製方法を示す模式図である。 図３は、赤外レーザー明視野干渉法の原理を示す模式図である。 図４は、赤外光共焦点顕微鏡法の原理を示す模式図である。 図５は、本発明の実施の形態によるシリコンウェーハの評価システムの構成を示すブロック図である。 図６（ａ）～（ｄ）は、シリコンウェーハの結晶欠陥密度分布の測定方法を示す模式図である。 図７（ａ）～（ｈ）は、実施例１によるシリコンウェーハの径方向の結晶欠陥密度分布を示すグラフである。 図８は、実施例１によるシリコンウェーハの円周方向の結晶欠陥密度分布を示すグラフである。 図９（ａ）～（ｈ）は、実施例２によるシリコンウェーハの径方向の結晶欠陥密度分布を示すグラフである。 図１０は、実施例２によるシリコンウェーハの円周方向の結晶欠陥密度分布を示すグラフである。 図１１（ａ）～（ｈ）は、実施例３によるシリコンウェーハの径方向の結晶欠陥密度分布を示すグラフである。 図１２は、実施例３によるシリコンウェーハの円周方向の結晶欠陥密度分布を示すグラフである。 図１３は、比較例１によるシリコンウェーハの円周方向の結晶欠陥密度分布を示すグラフである。 図１４は、比較例２によるシリコンウェーハの円周方向の結晶欠陥密度分布を示すグラフである。 図１５は、従来のシリコンウェーハの結晶欠陥密度の評価方法の説明図である。
　以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
　図１は、本発明の実施の形態によるシリコンウェーハの製造方法を説明するフローチャートである。また、図２は、シリコンウェーハの評価用サンプルの作製方法を示す模式図である。
　図１及び図２に示すように、シリコンウェーハの製造方法は、ＣＺ法により製造されたシリコン単結晶インゴット１０からシリコンブロック１１を切り出すステップＳ１と、シリコンブロック１１を加工してシリコンウェーハの評価用サンプル１２ｓを作製するステップＳ２と、評価用サンプル１２ｓを熱処理するステップＳ３と、熱処理後の評価用サンプルの結晶欠陥密度分布を測定するステップＳ４と、結晶欠陥密度分布の測定結果に基づいて評価用サンプル１２ｓの結晶欠陥密度が規格内に入っているか否かを評価するステップＳ５と、評価用サンプル１２ｓの結晶欠陥密度が規格内に入っている場合に、評価用サンプル１２ｓの切り出し元のシリコンブロック１１を製品加工するステップＳ６とを備えている。
　ＣＺ法により製造されるシリコン単結晶インゴット１０は、結晶成長と共に直径が徐々に拡大したショルダー部１０ａ、結晶直径が一定である直胴部１０ｂ、結晶直径が徐々に絞られたテイル部１０ｃを有している。このシリコン単結晶インゴット１０からショルダー部１０ａとテイル部１０ｃを除去し、直胴部１０ｂを適切な長さで分割することにより、複数のシリコンブロック１１が完成する（ステップＳ１）。
　続いて、シリコンブロック１１の両端又は一端からシリコンウェーハの評価用サンプル１２ｓを切り出す（ステップＳ２）。評価用サンプル１２ｓは、ウェーハ製品と同様に鏡面加工されてポリッシュドウェーハとなる。シリコンウェーハの面方位は｛１００｝面に限定されず、｛１１１｝面や｛１１０｝面であってもよい。
　評価用サンプルの熱処理（ステップＳ３）は、例えば、８００℃で４時間と１０００℃で１６時間の２段熱処理である。このように、半導体デバイスの製造過程を模した酸素析出評価熱処理により、シリコンウェーハ中の酸素析出物を顕在化させることができる。
　評価用サンプルの結晶欠陥密度分布の測定（ステップＳ４）では、ウェーハ中心を基準位置として複数の径方向の結晶欠陥密度分布、あるいはウェーハの円周方向の結晶欠陥密度分布を測定する。結晶欠陥密度の測定には、赤外レーザー明視野干渉法又は赤外光共焦点顕微鏡法を用いることが好ましい。選択エッチング法や赤外トモグラフ法といった従来の結晶欠陥密度の測定方法は、シリコンウェーハを劈開する必要があるため、一方向の結晶欠陥密度を測定することしかできなかった。しかし、赤外レーザー明視野干渉法又は赤外光共焦点顕微鏡法によれば、シリコンウェーハを劈開することなく任意の方向の結晶欠陥密度を測定することが可能である。
　その後、結晶欠陥密度分布の測定結果に基づいて、評価用サンプルの結晶欠陥密度が規格内に収まっているか否かを評価する（ステップＳ５）。詳細には、ＢＭＤ（Bulk Micro Defect）の密度及びサイズが規格内に収まっているか否か、或いはＤＺ幅が規格内に収まっているか否かを評価する。このように、評価対象の結晶欠陥は、結晶成長時に生成した酸素析出物及びウェーハ加工後に受けた熱処理によって生成した酸素析出物を含む。
　シリコンウェーハの評価用サンプル１２ｓが規格内に入っている場合、その切り出し元のシリコンブロック１１が製品加工工程に送られる（ステップＳ６）。シリコンブロック１１の製品加工では、ワイヤソーを用いたスライス加工、ラッピング、エッチング、鏡面研磨、洗浄等の工程が行われ、シリコンウェーハ製品１２ｐが完成する。
　シリコンウェーハの評価用サンプル１２ｓが規格内に入っていない場合、評価結果が次バッチ以降の結晶引き上げ工程にフィードバックされ、結晶引き上げ条件の調整が行われる。
　図３は、赤外レーザー明視野干渉法の原理を示す模式図である。
　図３に示すように、赤外レーザー明視野干渉法は、赤外レーザー光を二偏光分岐してシリコンウェーハＷの一か所に入射し、透過光を互いに干渉させることで、欠陥からの散乱に起因する位相差を検出する。レーザー光源２１から出射した赤外レーザー光Ｌは、ミラー２２で反射した後、ノマルスキープリズム２４によって互いに直交する振動面を持つ２つの直線偏光Ａ，Ｂに分割され、わずかに重なり合った状態に配置される。２つの直線偏光Ａ，Ｂのどちらか一方の入射位置に欠陥が存在した場合、２つの入射光の間に位相差が生じる。この位相差を第１及び第２検出器２９ａ、２９ｂに入るレーザー光の強度差（信号強度）として検出する。欠陥の種類が同じである場合、信号強度から欠陥サイズを判別することができる。
　測定時にはシリコンウェーハＷをＸ方向に振動させながら、Ｙ方向又はＺ方向に移動させて、信号を取り込む。シリコンウェーハＷの表面の位置は、表面からの反射光を第３検出器２９ｃで検出し、最大反射位置で決定される。結果的に欠陥の深さ方向の分布は表面から１μｍ単位で特定することが可能である。赤外レーザー明視野干渉法によれば、ウェーハ表面から裏面までの任意の深さの欠陥を評価でき、熱処理後のシリコンウェーハＷ中の酸素析出物の体積密度等を求めることができる。
　図４は、赤外光共焦点顕微鏡法の原理を示す模式図である。
　図４に示すように、赤外光共焦点顕微鏡は、シリコンウェーハＷにダメージを与えることなく結晶欠陥の評価を行う装置である。レーザー光源３１から出射した赤外レーザー光Ｌは、コリメーターレンズ３２によって平行光にされた後、ビームスプリッター３３及び対物レンズ３４を通過してシリコンウェーハＷに照射される。シリコンウェーハＷで反射した赤外レーザー光Ｌはビームスプリッター３３によって光路が変更され、集光レンズ３５によって集光され、検出器３６によって検出される。
　焦点位置がウェーハ表面にある場合、ウェーハ表面からの反射光は検出器３６上でも焦点を結び、ほとんどすべての反射光が検出器３６に届く。しかし非合焦時の光は、ウェーハ表面からずれた位置で焦点を結ぶ反射光は検出器３６上で収束せずに拡散し、大部分の反射光は検出器３６に届かない。このように、赤外光共焦点顕微鏡法は、サンプル表面からの反射光を用いて結晶欠陥を検出する方法であり、焦点が合った位置の情報のみを検出することができる。赤外光共焦点顕微鏡法では、ウェーハ表面から２００μｍまでの任意の深さの結晶欠陥を評価できる。
　図５は、本発明の実施の形態によるシリコンウェーハの評価システムの構成を示すブロック図である。
　図５に示すように、シリコンウェーハの評価システム４０は、シリコンウェーハＷ上の任意の一点の結晶欠陥密度を赤外レーザー明視野干渉法又は赤外光共焦点顕微鏡法により測定する測定部４１と、シリコンウェーハＷが載置されるステージ部４２と、測定部４１による結晶欠陥密度の測定結果に基づいて、シリコンウェーハの結晶欠陥密度分布を評価する評価部４３と、ステージ部４２を水平に動かすことにより測定部４１によるシリコンウェーハＷの測定位置を制御する測定位置制御部４４とを備えている。
　赤外レーザー明視野干渉法により結晶欠陥密度を測定する測定部４１の構成は図３に示した通りであり、また赤外光共焦点顕微鏡法により結晶欠陥密度を測定する測定部４１の構成は図４に示した通りである。これらはシリコンウェーハＷ上の任意の一点の結晶欠陥密度に関するものであるため、測定位置制御部４４はシリコンウェーハＷの測定位置を制御する。ステージ部４２をＸ方向およびＹ方向に動かして、ウェーハの径方向に沿った結晶欠陥密度の測定を行い、またウェーハ外周部に沿った円周方向の結晶欠陥密度の測定を行う。ステージ部４２は回転機能を有していてもよく、これによりウェーハ外周部に沿った円周方向の結晶欠陥密度の測定を容易に行うことができる。
　測定位置制御部４４は、予め定められたプログラムに従ってシリコンウェーハＷを載置したステージ部４２の測定位置を制御する。測定位置制御部４４がシリコンウェーハＷを載置したステージ部４２の位置を制御することにより、測定部４１は、ウェーハ中心を基準位置とした複数の径方向に沿った複数の測定点、又は少なくとも一つの径方向及びウェーハ外周部の円周方向に沿った複数の測定点において、結晶欠陥密度を測定する。評価部４３はコンピュータシステムであり、測定部４１による結晶欠陥密度の測定結果に基づいて、シリコンウェーハＷの結晶欠陥密度が規格内に入っているか否かを評価する。評価部４３はデータベースを有し、評価結果及び測定データはシリコンウェーハＷの識別コードと関連付けられてデータベースに保存される。
　図６（ａ）～（ｄ）は、シリコンウェーハの結晶欠陥密度分布の測定方法を示す模式図である。
　図６（ａ）に示す測定方法は、ウェーハ中心を基準位置とした径方向の結晶欠陥密度分布を９０度間隔で測定するものである。すなわち、シリコンウェーハの中心位置で互いに直交するＸ方向及びＹ方向の結晶欠陥密度分布をそれぞれ測定する。シリコンウェーハの面方位が｛１００｝である場合、Ｘ方向及びＹ方向は＜１１０＞方向であってもよく、＜１１０＞方向以外の方向であってもよい。このように、４つの径方向の結晶欠陥密度分布を測定することにより、径方向の結晶欠陥密度分布に基づく合否判定の精度を高めることができる。
　図６（ｂ）に示す測定方法は、ウェーハ中心を基準位置とした径方向の結晶欠陥密度分布を４５度間隔で測定するものである。そのため、シリコンウェーハの面方位が｛１００｝である場合、４５度間隔の８つの径方向には、＜１１０＞方向以外の方向が必ず含まれることになる。このように、８つの径方向の結晶欠陥密度分布を測定することにより、図６（ａ）の場合よりも結晶欠陥密度分布の測定結果の信頼性をさらに高めることができる。したがって、結晶欠陥密度分布が偏心していても結晶欠陥密度が規格内に入っているか否かを正しく評価することができ、結晶欠陥密度分布の偏心による規格外れの検出精度を高めることができる。
　図６（ｃ）に示す測定方法は、ウェーハ中心を基準位置とした１つの径方向の結晶欠陥密度分布を測定すると共に、ウェーハの外周近傍における円周方向の結晶欠陥密度分布を測定するものである。結晶欠陥密度の円周方向分布の測定位置（径方向位置）は、ウェーハ最外周から内側に１０ｍｍまでの範囲内であることが好ましく、ウェーハ最外周から内側に２ｍｍ以上５ｍｍ以下の範囲内であることが特に好ましい。このように、径方向の結晶欠陥密度分布を測定することにより、径方向の結晶欠陥密度分布が規格内に入っているか否かを評価することができる。また、径方向のみならずウェーハ外周近傍の円周方向の結晶欠陥密度分布を測定することにより、結晶欠陥密度分布の偏心による規格外れの検出精度を高めることができる。
　図６（ｄ）に示す測定方法は、ウェーハ中心を基準位置とした径方向の結晶欠陥密度分布を９０度間隔で測定すると共に、ウェーハの外周近傍における円周方向の結晶欠陥密度分布を測定するものである。このように、４方向の結晶欠陥密度分布を測定することにより、径方向の結晶欠陥密度分布の測定結果の信頼性を高めることができる。また、径方向のみならずウェーハ外周近傍の円周方向の結晶欠陥密度分布を測定することにより、結晶欠陥密度分布の偏心による規格外れの検出精度を高めることができる。
　一又は複数の径方向の結晶欠陥密度分布と円周方向の結晶欠陥密度分布を組み合わせる場合、円周方向の測定点の数は、径方向の測定ライン数よりも大きいことが必要である。例えば、径方向の結晶欠陥密度分布を９０度間隔で測定する場合、これによりウェーハの外周近傍の４点が測定されるので、円周方向の結晶欠陥密度分布の測定では、前記４点を除いた他の測定点の結晶欠陥密度を測定する必要がある。例えば、ウェーハの外周近傍の結晶欠陥密度を円周方向に３０度間隔で測定することにより、４つの径方向だけを測定する場合よりも測定点の総数を８つ増やすことができ、円周方向の結晶欠陥密度分布をより正確に評価することができる。
　選択エッチング法や赤外トモグラフ法を用いた従来のシリコンウェーハの評価方法は、例えば面方位が｛１００｝のシリコンウェーハであれば＜１１０＞方向に劈開し、劈開面に沿った一方向の結晶欠陥密度分布しか検査できないので、結晶欠陥密度分布が周方向に均一でない場合には、結晶欠陥密度の変化が大きいウェーハの外周部で結晶欠陥密度が顧客仕様から外れていたとしてもこれを検知することができなかった。
　しかしながら、本発明によるシリコンウェーハの評価方法は、ウェーハ断面に依存せず内部の欠陥を評価できる装置、具体的には赤外レーザー明視野干渉法または赤外光共焦点顕微鏡法を原理とする装置を使用して、複数の径方向の結晶欠陥密度分布、或いは少なくとも一つの径方向及び円周方向の結晶欠陥密度分布を測定するので、結晶欠陥密度分布が偏心していても結晶欠陥密度が顧客仕様を満たしているか否かを正しく評価することができる。
　以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
　例えば、上記実施形態においては、評価熱処理後のシリコンウェーハの結晶欠陥密度分布を評価する場合を例に挙げたが、本発明はこれに限定されるものではなく、評価熱処理前のAs-grownシリコンウェーハの結晶欠陥密度分布の評価に用いることも可能である。また、結晶成長時に生成した空孔凝集体の評価に用いることも可能である。
＜実施例１＞
　面方位が｛１００｝、ノッチ方位が＜１１０＞、酸素濃度が１３×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-79）、直径が３００ｍｍのｐ型ＣＺシリコンウェーハの表面に厚さが４μｍのエピタキシャル層を形成したエピタキシャルウェーハ製品がある。この製品の結晶欠陥密度の下限規格は、５×１０８／ｃｍ３である。この製品用のシリコンブロックから評価用サンプルを作製し、酸素雰囲気中で、８００℃で４時間と１０００℃で１６時間の２段熱処理を施して、欠陥密度測定サンプルを得た。
　次に赤外光共焦点顕微鏡（Semilab製SIRM-2500）を用いて、ウェーハ表面から１５０μｍの深さの結晶欠陥密度を測定した。ノッチから左回りに９０度の方向を０度として、４５度間隔で測定した結晶欠陥密度の径方向分布を図７（ａ）～（ｈ）に示す。また、ウェーハ中心から１４８ｍｍの位置で、３０度間隔で測定した結晶欠陥密度の円周方向分布を図８に示す。
　図７（ａ）～（ｈ）では、１３５度の方向において、結晶欠陥密度が下限規格を下回っていることが分かる。また図８では、１２０度、１５０度、及び１８０度の方向において、結晶欠陥密度が下限規格を下回っていることが分かる。
　図７（ａ）～（ｈ）の径方向分布から分かるように、結晶欠陥密度分布の偏心の影響は、結晶欠陥密度が急激に低下するウェーハ外周部以外では小さい。従って、結晶欠陥密度の上限規格については一つの径方向分布測定で合否判定が可能である。規格外れを見逃すことなく測定時間を短縮するには、一つの径方向分布で上限に対する合否判定を行い、ウェーハ外周部での円周方向分布で下限に対する合否判定を行えば良い。例えば、図７（ａ）の０度方向の径方向分布と図８の円周方向分布を組み合わせて、結晶欠陥密度の合否を判定するのである。実施例２と３についても同様である。
＜実施例２＞
　面方位が｛１１１｝、ノッチ方位が＜１１０＞、酸素濃度が１１×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-79）、直径が３００ｍｍのｎ型ＣＺシリコンウェーハ製品がある。この製品の結晶欠陥密度の下限規格は、１×１０８／ｃｍ３である。この製品用のシリコンブロックから評価用サンプルを作製し、酸素雰囲気中で、８００℃で４時間と１０００で１６時間の２段熱処理を施して、欠陥密度測定サンプルを得た。
　次に赤外光共焦点顕微鏡（Semilab製SIRM-2500）を用いて、ウェーハ表面から１５０μｍの深さの結晶欠陥密度を測定した。ノッチから左回りに９０度の方向を０度として、４５度間隔で測定した結晶欠陥密度の径方向分布を図９（ａ）～（ｈ）に示す。また、ウェーハ中心から１４８ｍｍの位置で、３０度間隔で測定した結晶欠陥密度の円周方向分布を図１０に示す。
　図９（ａ）～（ｈ）では、４５度の方向において、結晶欠陥密度が下限規格を下回っていることが分かる。また図１０では、３０度及び６０度の方向において、結晶欠陥密度が下限規格を下回っていることが分かる。
＜実施例３＞
　面方位が｛１１０｝、ノッチ方位が＜１１０＞、酸素濃度が１３×１０１７ａｔｏｍｓ／ｃｍ３（ASTM F121-79）、直径が２００ｍｍのｐ型ＣＺシリコンウェーハ製品がある。この製品の結晶欠陥密度の下限規格は、５×１０８／ｃｍ３である。この製品用のシリコンブロックから評価用サンプルを作製し、酸素雰囲気中で、８００℃で４時間と１０００℃で１６時間の２段熱処理を施して、欠陥密度測定サンプルを得た。
　次にHigh Yield Technology製ＯＰＰ（Optical Precipitate Profiler）を用いて、ウェーハ表面から３００μｍの深さの結晶欠陥密度を赤外レーザー明視野干渉法により測定した。ノッチから左回りに９０度の方向を０度として、４５度間隔で測定した結晶欠陥密度の径方向分布を図１１（ａ）～（ｈ）に示す。また、ウェーハ中心から９５ｍｍの位置で、３０度間隔で測定した結晶欠陥密度の円周方向分布を図１２に示す。
　図１１（ａ）～（ｈ）では、２２５度の方向において、結晶欠陥密度の下限規格を下回っていることが分かる。また図１２では、１８０度、２１０度、２４０度、及び２７０度の方向において、結晶欠陥密度の下限規格を下回っていることが分かる。
＜比較例１＞
　実施例１で使用した欠陥密度測定サンプルをノッチの位置から劈開して、表面（｛１００｝面）に対して垂直な劈開面（｛１１０｝面）を有する半円形のサンプルを作製した。このサンプルの結晶欠陥密度を赤外トモグラフ装置（Semilab製LST-2500）で測定した。詳細には、劈開面から７０μｍ離れた表面に、赤外レーザー光を入射し、サンプルを劈開面に平行な方向に走査した。サンプル内部の結晶欠陥によって散乱された赤外光をカメラで撮像して、表面から１００～３００μｍの範囲の散乱像を得た。散乱像を画像処理して、結晶欠陥密度を測定した。ウェーハ中心から外周（ノッチの反対側）に向かって測定した結晶欠陥密度の径方向分布（実施例１の９０度方向に相当）を図１３に示す。
　実施例１では、結晶欠陥密度が下限規格を下回る位置が見つかったにも関わらず、比較例１の検査方法では結晶欠陥密度がウェーハ外周部でも下限規格を下回らなかった。そのため、比較例１では、本来不合格であるサンプルが合格と判定されてしまう場合があることが分かった。
＜比較例２＞
　実施例２で使用した欠陥密度測定サンプルをノッチの位置からダイサーで半分に切断し、切断面から１ｃｍ離れた位置を切断面に平行にダイサーで切断して、幅が１ｃｍの短冊状サンプルを作製した。この短冊状サンプルの切断面を鏡面研磨して、表面（｛１１１｝面）に対して垂直で、平滑な断面を有する短冊状サンプルを作製した。このサンプルの結晶欠陥密度を赤外トモグラフ装置（三井金属鉱業製ＭＯ－４４１）で測定した。詳細には、劈開面から４０μｍ離れた表面に、赤外レーザー光を入射し、サンプルを劈開面に平行な方向に走査した。サンプル内部の結晶欠陥によって散乱された赤外光をカメラで撮像して、表面から１００～３００μｍの範囲の散乱像を得た。散乱像を画像処理して、結晶欠陥密度を測定した。ウェーハ中心から外周（ノッチの反対側）に向かって測定した結晶欠陥密度の径方向分布（実施例２の９０度方向に相当）を図１４に示す。
　実施例２では、結晶欠陥密度が下限規格を下回る位置が見つかったにも関わらず、比較例２の検査方法では結晶欠陥密度がウェーハ外周部でも下限規格を下回らなかった。そのため、比較例２では、本来不合格であるサンプルが合格と判定されてしまう場合があることが分かった。
１０　　シリコン単結晶インゴット
１０ａ　　ショルダー部
１０ｂ　　直胴部
１０ｃ　　テイル部
１１　　シリコンブロック
１２ｓ　　シリコンウェーハの評価用サンプル
１２ｐ　　シリコンウェーハ製品
２１　　レーザー光源
２２　　ミラー
２３　　ビームスプリッター
２４　　ノマルスキープリズム
２５　　集光レンズ
２６　　集光レンズ
２７　　ノマルスキープリズム
２８　　ウォーラストンプリズム
２９ａ　　第１検出器
２９ｂ　　第２検出器
２９ｃ　　第３検出器
３１　　レーザー光源
３２　　コリメーターレンズ
３３　　ビームスプリッター
３４　　対物レンズ
３５　　集光レンズ
３６　　検出器
４０　　評価システム
４１　　測定部
４２　　ステージ部
４３　　評価部
４４　　測定位置制御部
Ｌ　　赤外レーザー光
ＣＳ　　劈開面
Ｗ　　シリコンウェーハ
Ｓ１　　シリコンブロック切り出しステップ
Ｓ２　　評価用サンプル作製ステップ
Ｓ３　　熱処理ステップ
Ｓ４　　結晶欠陥密度分布測定ステップ
Ｓ５　　評価ステップ
Ｓ６　　製品加工ステップ

Claims (10)

  1. 　ウェーハ中心を基準位置とした複数の径方向の結晶欠陥密度分布、又は少なくとも一つの径方向の結晶欠陥密度分布とウェーハの円周方向の結晶欠陥密度分布を測定して、シリコンウェーハの結晶欠陥密度が規格内に入っているか否かを評価することを特徴とするシリコンウェーハの評価方法。
  2. 　ウェーハ中心を基準位置とした一つの径方向の結晶欠陥密度分布と前記円周方向の結晶欠陥密度分布を測定して、前記シリコンウェーハの結晶欠陥密度が規格内に入っているか否かを評価する、請求項１に記載のシリコンウェーハの評価方法。
  3. 　ウェーハ中心を基準位置とした複数の径方向の結晶欠陥密度分布と前記円周方向の結晶欠陥密度分布を測定して、前記シリコンウェーハの結晶欠陥密度が規格内に入っているか否かを評価する、請求項１に記載のシリコンウェーハの評価方法。
  4. 　前記シリコンウェーハの面方位が｛１００｝であり、前記複数の径方向は、＜１１０＞方向以外の径方向を含む、請求項１に記載のシリコンウェーハの評価方法。
  5. 　前記シリコンウェーハの面方位が｛１００｝以外である、請求項１乃至３のいずれか一項に記載のシリコンウェーハの評価方法。
  6. 　評価対象の結晶欠陥が、結晶成長時に生成した酸素析出物又はウェーハ加工後に受けた熱処理によって生成した酸素析出物である、請求項１乃至５のいずれか一項に記載のシリコンウェーハの評価方法。
  7. 　評価対象の結晶欠陥が、結晶成長時に生成した空孔凝集体である、請求項１乃至５のいずれか一項に記載のシリコンウェーハの評価方法。
  8. 　赤外レーザー明視野干渉法又は赤外光共焦点顕微鏡法を使用して、前記結晶欠陥密度分布を測定する、請求項１乃至７のいずれか一項に記載のシリコンウェーハの評価方法。
  9. 　シリコンウェーハ上の任意の一点の結晶欠陥密度を測定する測定部と、
    　前記シリコンウェーハが載置されるステージ部と、
    　前記ステージ部を水平に動かすことにより前記測定部による前記シリコンウェーハの測定位置を制御する測定位置制御部と、
    　前記測定部による前記結晶欠陥密度の測定結果に基づいて、前記シリコンウェーハの結晶欠陥密度分布を評価する評価部とを備え、
    　前記測定位置制御部は、ウェーハ中心を基準位置とした複数の径方向に沿った複数の測定点、又は少なくとも一つの径方向及びウェーハ外周部の円周方向に沿った複数の測定点において、前記結晶欠陥密度を測定するように前記ステージ部を制御することを特徴とするシリコンウェーハの評価システム。
  10. 　ＣＺ法により製造されたシリコン単結晶インゴットからシリコンブロックを切り出すステップと、
    　前記シリコンブロックを加工してシリコンウェーハの評価用サンプルを作製するステップと、
    　請求項１乃至８のいずれか一項に記載のシリコンウェーハの評価方法により前記評価用サンプルの結晶欠陥密度分布を評価するステップと、
    　前記評価用サンプルの結晶欠陥密度が規格内に入っている場合に前記評価用サンプルが切り出された前記シリコンブロックを製品加工するステップとを備えることを特徴とするシリコンウェーハの製造方法。
PCT/JP2021/017393 2020-06-05 2021-05-06 シリコンウェーハの評価方法、評価システム及び製造方法 WO2021246101A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022528497A JP7420248B2 (ja) 2020-06-05 2021-05-06 シリコンウェーハの評価方法、評価システム及び製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020098767 2020-06-05
JP2020-098767 2020-06-05

Publications (1)

Publication Number Publication Date
WO2021246101A1 true WO2021246101A1 (ja) 2021-12-09

Family

ID=78830868

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/017393 WO2021246101A1 (ja) 2020-06-05 2021-05-06 シリコンウェーハの評価方法、評価システム及び製造方法

Country Status (2)

Country Link
JP (1) JP7420248B2 (ja)
WO (1) WO2021246101A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311580A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体評価装置及び半導体評価方法
JP2010278363A (ja) * 2009-05-29 2010-12-09 Toyota Central R&D Labs Inc 結晶欠陥検出方法
WO2014162657A1 (ja) * 2013-04-02 2014-10-09 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311580A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体評価装置及び半導体評価方法
JP2010278363A (ja) * 2009-05-29 2010-12-09 Toyota Central R&D Labs Inc 結晶欠陥検出方法
WO2014162657A1 (ja) * 2013-04-02 2014-10-09 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム

Also Published As

Publication number Publication date
JPWO2021246101A1 (ja) 2021-12-09
JP7420248B2 (ja) 2024-01-23

Similar Documents

Publication Publication Date Title
CN108140593B (zh) 缺陷区域的判定方法
KR102297269B1 (ko) 실리콘 웨이퍼의 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
TWI602236B (zh) 砷化鎵基片和表面處理過的砷化鎵基片及其製法和使用
KR20070112118A (ko) 실리콘 단결정 웨이퍼의 결정 결함의 평가방법
KR20070048183A (ko) 실리콘 단결정의 품질평가방법
KR100327340B1 (ko) 웨이퍼 표면 검사방법
US5995218A (en) Method for inspecting defects of wafer and inspection equipment thereof
WO2021246101A1 (ja) シリコンウェーハの評価方法、評価システム及び製造方法
TWI735548B (zh) 檢測裝置及檢測方法
JP7143828B2 (ja) シリコン単結晶ウェーハのスリップ検出方法
KR101360251B1 (ko) 웨이퍼 디펙트 검사장치 및 그 방법
KR102436876B1 (ko) 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
JP6809422B2 (ja) 半導体ウェーハの評価方法
KR101759878B1 (ko) 실리콘 웨이퍼의 평가 방법
JP2011249479A (ja) 単結晶シリコンウェーハの評価方法
JPH09210918A (ja) シリコンウエハ表面の異物検出光学系
JP7457896B2 (ja) 加工変質層の評価方法及び評価システム
JP2004259779A (ja) ウェーハの評価方法
KR20020031905A (ko) 반도체 웨이퍼 결함 검출 방법
JP2022111560A (ja) スリップ欠陥の評価方法
JP4207827B2 (ja) 半導体ウェーハの形状判定方法及び装置
JP2022092809A (ja) エピタキシャルウェーハの欠陥検査方法
JP2008130831A (ja) 化合物半導体ウエハ表裏面の検査方法および化合物半導体ウエハの表裏面の検査装置
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
JPH07211652A (ja) エピタキシャルウェーハ製造装置及び製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21818055

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022528497

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21818055

Country of ref document: EP

Kind code of ref document: A1