WO2021221460A1 - 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법 - Google Patents

접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법 Download PDF

Info

Publication number
WO2021221460A1
WO2021221460A1 PCT/KR2021/005373 KR2021005373W WO2021221460A1 WO 2021221460 A1 WO2021221460 A1 WO 2021221460A1 KR 2021005373 W KR2021005373 W KR 2021005373W WO 2021221460 A1 WO2021221460 A1 WO 2021221460A1
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive layer
substrate
adhesive
transfer film
bonding
Prior art date
Application number
PCT/KR2021/005373
Other languages
English (en)
French (fr)
Inventor
전영환
우경환
송용설
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200051778A external-priority patent/KR20210133069A/ko
Priority claimed from KR1020200053136A external-priority patent/KR20210135025A/ko
Priority claimed from KR1020200053480A external-priority patent/KR20210135136A/ko
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to CN202180045549.0A priority Critical patent/CN115734994B/zh
Priority to JP2022565929A priority patent/JP7531238B2/ja
Priority to US17/921,966 priority patent/US20230178509A1/en
Publication of WO2021221460A1 publication Critical patent/WO2021221460A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/26—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used
    • B41M5/382—Contact thermal transfer or sublimation processes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C08K2003/0806—Silver
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/204—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive coating being discontinuous
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2467/00—Presence of polyester
    • C09J2467/006—Presence of polyester in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/2744—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Definitions

  • the present invention relates to an adhesive transfer film and a method for manufacturing a substrate for a power module using the same, an adhesive transfer film manufactured for bonding semiconductor chips and spacers to a substrate, and a method for manufacturing a substrate for a power module using the same It is about MANUFACTURING POWER MODULE SUBSTRATE USING THE SAME ⁇ .
  • the power module changes the voltage used in electric vehicles from direct current to alternating current and supplies it to the motor. Due to the high performance of electric vehicles, semiconductor chips mounted on power modules are changing from silicon (Si) to silicon carbide (SiC) with excellent performance. However, heat dissipation is important because power modules using silicon carbide semiconductors generate high heat due to high voltage.
  • the power module uses a bonding method using Ag sintering paste to mount a semiconductor chip between two substrates and to improve the heat dissipation characteristics of the semiconductor chip.
  • Ag sintering paste it is difficult to uniformly apply Ag sintering paste to semiconductor chips or spacers. There is a problem that requires
  • the power module uses a soldering bonding method to prevent damage to the semiconductor chip when bonding each component, but the soldering bonding has a problem in that the bonding is separated due to low bonding strength.
  • An object of the present invention is to enable uniform thickness and void-free bonding by manufacturing Ag sintering paste in the form of a film in the bonding process for bonding semiconductor chips and spacers to a substrate, and to minimize the sintering process To provide an adhesive transfer film capable of reducing process time and reducing equipment investment cost and a method for manufacturing a substrate for a power module using the same.
  • Another object of the present invention is to produce an adhesive layer made of Ag sintering paste in the form of a pattern on the film, thereby reducing the frequency of occurrence of burrs in the bonding process and lowering the unit cost. It is to provide a method for manufacturing a substrate for a power module using.
  • Another object of the present invention is to provide an adhesive transfer film capable of securing high thermal conductivity and having high fracture strength after sintering and minimizing defects due to cracks and a method for manufacturing a substrate for a power module using the same.
  • the present invention includes a base film, an adhesive layer formed on the base film, and an adhesive layer formed on the adhesive layer.
  • the adhesive layer is an Ag adhesive layer, and the Ag adhesive layer includes 97 to 99 wt% of Ag powder and 1 to 3 wt% of a binder.
  • the base film may be a PET film, and the adhesive layer may be OCA.
  • the adhesive layer may be formed in a pattern shape on the adhesive layer.
  • the adhesive layer may be formed in a multilayer structure on the adhesive layer.
  • the adhesive layer includes a first adhesive layer laminated on the upper surface of the adhesive layer, a second adhesive layer laminated on the upper surface of the first adhesive layer, and a third adhesive layer laminated on the upper surface of the second adhesive layer, the first adhesive layer and the third adhesive layer are Ag powder composed of nanoparticles, the first to third adhesive layers contain Ag powder composed of flaky nanoparticles, and the average particle diameter of Ag powder particles included in the second adhesive layer is the first adhesive layer and the third adhesive layer It is relatively small compared to the average particle diameter of the Ag powder particles included in the
  • the method for manufacturing a substrate for a power module includes a preparation step of preparing an adhesive transfer film, a temporary bonding step of transferring an adhesive layer on the adhesive transfer film to an object, and temporary bonding of the object to which the adhesive layer is transferred to a lower substrate through an adhesive layer; and bonding and sintering the upper substrate to the upper portion of the object temporarily bonded to the substrate, thereby bonding the object between the lower substrate and the upper substrate.
  • the preparation step includes preparing a base film, forming an adhesive layer on the base film, and forming an adhesive layer on the adhesive layer.
  • the preparation step includes attaching an OCA film on the PET film, applying or printing Ag sintering paste on the OCA film, and drying the Ag adhesive layer to form an Ag adhesive layer.
  • an adhesive transfer film may be prepared so that an adhesive layer having a pattern shape corresponding to the position of the object is formed.
  • the preparation step may include attaching the OCA film on the PET film, mesh screen printing or stencil printing of the Ag sintering paste on the OCA film, and drying the Ag sintering paste to form a patterned Ag adhesive layer.
  • the preparation step includes the steps of preparing the base film, forming the adhesive layer on the base film, and coating and drying the Ag sintering paste on the adhesive layer three or more times to form an adhesive layer having a multilayer structure. It may include the step of forming.
  • the temporary bonding step includes fixing the adhesive transfer film to the die, fixing the object to the upper chuck for adsorbing and fixing the object using a vacuum, and heating the upper chuck and the die, respectively, to attach the object fixed to the upper chuck to the adhesive transfer film
  • the die is heated to a temperature of 80 ⁇ 100°C, and the upper chuck is heated to a temperature of 100 ⁇ 170°C.
  • sintering is performed for 2 to 5 minutes while heating and pressing at 240 to 300 °C.
  • the object includes a semiconductor chip, a first conductive spacer and a second conductive spacer
  • the adhesive layer on the adhesive transfer film is transferred to the lower surface of the semiconductor chip, and the semiconductor chip to which the adhesive layer is transferred is interposed between the adhesive layer
  • a first temporary bonding step of temporarily bonding to the upper surface of the lower substrate with A second temporary bonding step of bonding, a third temporary bonding step of transferring the adhesive layer on the adhesive transfer film to the lower surface of the second conductive spacer, and temporarily bonding the second conductive spacer to which the adhesive layer is transferred to the upper surface of the lower substrate via the adhesive layer include
  • the height of the second conductive spacer is the same as the sum of the heights of the semiconductor chip, the adhesive layer, and the first conductive spacer.
  • the bonding step includes forming an adhesive layer on the lower surface of the upper substrate so as to correspond to the first conductive spacer and the second conductive spacer temporarily bonded on the lower substrate, fixing the upper substrate to the upper chuck, and fixing the upper substrate to the upper chuck. and main bonding the semiconductor chip and the first conductive spacer and the second conductive spacer between the upper substrate and the lower substrate by heating and pressing the substrate toward the lower substrate.
  • An AMB substrate or a DBC substrate is used for the upper substrate and the lower substrate.
  • a silver sintering paste is manufactured in the form of a film and used for bonding a semiconductor chip and a spacer to a lower substrate.
  • an adhesive layer is formed on the final upper substrate by a printing method, and is sintered by heating and pressing while bonding with the spacer of the lower substrate.
  • the base film holds the flatness of the lower surface of the adhesive layer bonding the semiconductor chip and the spacer between the lower substrate and the upper substrate, and the upper surface flatness of the adhesive layer can be obtained by the pressing force of the upper chuck, so the thickness of the adhesive layer is reduced. It can be formed thinly and uniformly. Therefore, the present invention enables uniform bonding of the upper substrate and the lower substrate, which has an effect that can contribute to increasing the reliability of the power module product.
  • the present invention enables mass production by patterning the adhesive layer and allows a plurality of objects such as semiconductor chips to be temporarily bonded to the substrate with one transfer, thereby reducing the amount of adhesive transfer film used and greatly reducing the bonding process time. .
  • the patterned adhesive layer is transferred in one-to-one correspondence with the object, the generation of burrs during transfer can be greatly reduced, and the area of the adhesive layer using Ag in the adhesive transfer film is greatly reduced, thereby reducing the product cost. It has the effect of significantly lowering it.
  • the present invention prepares an adhesive transfer film in which Ag sintering paste is coated three or more times on a base film and dried to form an Ag adhesive layer having a multilayer structure on the base film, and the adhesive transfer film is applied to semiconductor chips and spacers. It can be used for bonding to a substrate.
  • the above-described multi-layered Ag adhesive layer has a small shrinkage during sintering because the Ag powder particles have a flake shape. Defects due to cracks are minimized, and high breaking strength (tensile strength) of 50 MPa or more can be secured.
  • the above-described multi-layered Ag adhesive layer can secure high thermal conductivity by minimizing pores when bonding semiconductor chips and spacers to a substrate by applying a pressure sintering method, and can shorten the sintering time to increase process efficiency can have an effect.
  • FIG. 1 is a cross-sectional view showing an adhesive transfer film according to a first embodiment of the present invention.
  • FIG. 2 is a view for explaining a method of manufacturing a substrate for a power module according to the first embodiment of the present invention.
  • FIG 3 is a plan view showing an example of a substrate for a power module according to the first embodiment of the present invention.
  • FIG. 4 is a view for explaining a method of manufacturing a substrate for a power module of FIG. 3;
  • FIG. 5 is a plan view showing another example of a substrate for a power module according to the first embodiment of the present invention.
  • FIG. 6 is a view for explaining a method of manufacturing a substrate for a power module of FIG. 5;
  • FIG. 7 is a cross-sectional view showing an adhesive transfer film according to a second embodiment of the present invention.
  • FIG. 8 is a view for explaining a method of manufacturing a substrate for a power module according to a second embodiment of the present invention.
  • FIG. 9 is a view showing an example of a method for manufacturing a substrate for a power module according to a second embodiment of the present invention.
  • FIG. 10 is a bottom view of an upper chuck to which a semiconductor chip is fixed, and a plan view of an adhesive transfer film corresponding thereto;
  • FIG. 11 is a cross-sectional view of FIG.
  • FIGS. 10 and 11 are views for explaining a method of manufacturing a substrate for a power module using the upper chuck and the adhesive transfer film shown in FIGS. 10 and 11 .
  • FIG. 13 is a cross-sectional view illustrating a structure of an adhesive layer of an adhesive transfer film according to a third embodiment of the present invention and a state in which the adhesive layer is sintered.
  • FIG. 14 is a cross-sectional view showing the microstructure of the adhesive layer of the adhesive transfer film according to the third embodiment of the present invention.
  • 15 is a view for explaining a shrinkage state after sintering of the adhesive layer bonding the object to the substrate in the adhesive transfer film according to the third embodiment of the present invention.
  • 16 is a view showing warpage occurring while cooling and heating are repeated in a semiconductor chip of a power module.
  • Example 17 is an SEM photograph comparing the cracking characteristics of the present invention by applying the Ag adhesive layer (Example 3) and Sn Solder (Comparative Example) to a power module.
  • Example 3 is a SEM photograph showing the microstructure of the Ag adhesive layer (Example 3) of the present invention in a state in which it is sintered without pressure at 250° C. for 30 minutes.
  • FIG. 21 is a photograph of the structure of the Ag adhesive layer (Ag sintered layer) sintered after press-sintering the Si semiconductor chip to which the Ag adhesive layer of the present invention has been transferred (the third embodiment).
  • Example 22 is a graph comparing the adhesive strength of the Ag adhesive layer (Example 3) of the present invention with that of a competitor product (Comparative Example).
  • FIG. 23 is a general photograph of the fracture surface of the Example and Comparative Example of FIG. 22 .
  • Figure 24 is a SEM photograph of the fracture surface of the Example and Comparative Example of Figure 22.
  • Example 25 is a photograph comparing the shrinkage rate, warpage occurrence, and microstructure of the Ag adhesive layer of the present invention (Example 3) and Comparative Example (product of another company).
  • Figure 26 is a graph comparing the weight loss (weight loss) of the Ag adhesive layer according to the third embodiment of the present invention and a comparative example (manufactured by a third party).
  • FIG. 27 is a graph of measuring calorimetric of an Ag adhesive layer according to a third embodiment of the present invention and a comparative example (manufactured by another company).
  • the adhesive transfer film 10 according to the first embodiment of the present invention may be used for bonding an object such as a power semiconductor chip, a conductive spacer (CQC), or an insulating spacer to a substrate.
  • an object such as a power semiconductor chip, a conductive spacer (CQC), or an insulating spacer to a substrate.
  • CQC conductive spacer
  • the adhesive transfer film 10 includes a base film 11 , a sticky layer 12 and an adhesive layer formed on the base film 11 . and an adhesive layer 13 formed thereon.
  • the adhesive transfer film 10 is made of Ag sintering paste in the form of a film.
  • the base film 11 is a PET film
  • the adhesive layer 12 is an OCA film
  • the adhesive layer 13 is an Ag adhesive layer.
  • the Ag adhesive layer 13 is used for good heat dissipation properties.
  • the Ag adhesive layer includes 98 to 99% by weight of Ag powder and 1 to 2% by weight of a binder.
  • the Ag adhesive layer increases the content of Ag powder to increase thermal conductivity.
  • the Ag has good heat dissipation properties due to its high thermal conductivity, and allows the adhesive layer to have conductivity.
  • the binder ensures that Ag has high adhesion and is uniformly applied.
  • the Ag adhesive layer enables low-temperature sintering by maximizing the content of Ag powder and minimizing the content of the binder in the range that can be applied uniformly.
  • the low temperature sintering temperature may be in the range of 240 ⁇ 300 °C.
  • the organic content is lowered, so that the thermal decomposition and sintering temperature of the Ag adhesive layer can be lowered by about 60 to 100°C.
  • the low sintering temperature enables fast sintering of the Ag adhesive layer.
  • the rapid sintering of the Ag adhesive layer reduces the shrinkage during sintering and prevents cracking of the sintered layer, thereby lowering the defect rate.
  • the Ag adhesive layer contains Ag powder in the form of nanoparticles.
  • Ag powder has a liquid phase temperature of 900° C. or higher, so it can be sintered in a range of 240 to 300° C., and Ag solder cannot be sintered in a range of 240 to 300° C. because a liquid phase temperature is 200° C. or higher. Therefore, the Ag adhesive layer should contain Ag powder, not Ag solder, in the form of nanoparticles.
  • the Ag adhesive layer has high thermal conductivity with a thermal conductivity of 200 to 300 W/mK, a shear strength of 50 MPa or more, and a viscosity of 40 to 100 kcps, so it has high adhesion to various surfaces. It is also possible to use Au instead of Ag, but it is preferable to use Ag in view of cost.
  • the adhesive transfer film 10 may be formed by attaching an OCA film on the base film 11 , applying or printing Ag sintering paste on the OCA film, and drying. Alternatively, the adhesive transfer film 10 may be formed by applying or printing Ag sintering paste on the base film 11 and drying it. Printing may be screen printing or stencil printing.
  • the adhesive layer 12 improves the releasability of the adhesive layer 13 to the base film 11 .
  • the Ag sintering paste contains 97 to 99% by weight of Ag powder and 1 to 3% by weight of the binder in the same manner as the Ag adhesive layer.
  • the adhesive transfer film 10 manufactured in the form of a film can make the height of the adhesive layer 13 very uniform.
  • the height of the adhesive layer 13 must be uniform so that a tolerance does not occur between the two substrates and a problem does not occur in the final product.
  • a void refers to the occurrence of pores in the adhesive layer 13 after sintering, and a stand-off defect means that the object is inclined to one side without being flatly bonded to the substrate.
  • the thickness of the base film 11 may be 75 to 100 ⁇ m.
  • the thickness of the adhesive layer 13 may be 40 to 60 ⁇ m, preferably 50 ⁇ m.
  • the adhesive transfer film 10 can control the thickness and voids of the adhesive layer 13 .
  • the adhesive transfer film 10 may be applied to a method of manufacturing a substrate for a power module.
  • an adhesive layer is transferred to an object 40 using an adhesive transfer film 10, and , the object 40 to which the adhesive layer 13 is transferred may be temporarily bonded to the upper surface of the lower substrate 20 .
  • a method of manufacturing a substrate for a power module includes a preparation step of preparing an adhesive transfer film 10, a temporary bonding step of transferring an adhesive layer on the adhesive transfer film to an object, and temporarily bonding the object to which the adhesive layer is transferred to a lower substrate through the adhesive layer and bonding the upper substrate 30 to the upper portion of the object 40 temporarily bonded on the lower substrate 20 and sintering to bond the object 40 between the lower substrate and the upper substrate 30.
  • the preparation step is a step of pre-coating an adhesive layer on the base film.
  • the preparation step includes preparing the base film 11 , forming the adhesive layer 12 on the base film 11 , and forming the adhesive layer 13 on the adhesive layer 12 .
  • the preparation step includes attaching an OCA film on a PET film, applying or printing Ag sintering paste on the OCA film, and drying the Ag adhesive layer to form an Ag adhesive layer.
  • the base film 11 may be a PC (Polycarbonate) film in addition to a PET (Polyester) film.
  • the PET film is advantageous in maintaining the flatness of the lower surface of the adhesive layer 13 .
  • the flatness of the upper surface of the adhesive layer 13 may be maintained by the pressing force of the upper chuck 3 . If the flatness of the adhesive layer 13 is not good, there is a problem in that the adhesive layer is bent during sintering.
  • the adhesive transfer film 10 is fixed to the die 1 , and the object 40 is attached to the upper chuck 3 for adsorbing and fixing the object 40 using a vacuum.
  • the step of fixing (s1) while heating the upper chuck 3 and the die 1, respectively, pressing the object 40 fixed to the upper chuck 3 toward the adhesive transfer film 10 to the adhesive transfer film 10
  • the step (s2) of transferring the adhesive layer 13 on the upper surface to the object 40, and the step of raising the upper chuck 3 while maintaining the vacuum to raise the object 40 to which the adhesive layer 13 is attached (s3) and , a step (s4) of transferring the upper chuck 3 to the upper portion of the lower substrate 20, and pressing the object 40 fixed to the upper chuck 3 toward the lower substrate 20 to lower the object 40 It includes a step (s5) of temporary bonding to the substrate (20), and a step (s6) of releasing the vacuum of the upper chuck (3) and raising the upper chuck (3).
  • Steps (s1) to (s3) are steps of transferring the adhesive layer 13 from the adhesive transfer film 10 to the object 40, and steps (s5) to (s6) are the steps to which the adhesive layer 13 is transferred. ) is a step of temporarily bonding the lower substrate 20 .
  • Step (s1) is a step in which the upper chuck 3 picks up the object 40 in a vacuum.
  • Step (s2) is a step of transferring the adhesive layer 13 to the lower surface of the object 40.
  • the die 1 is heated to a temperature of 80 ⁇ 100 °C
  • the upper chuck 3 is heated to a temperature of 100 ⁇ 170 °C.
  • the die is heated to a temperature of 80 to 100°C
  • the upper chuck 3 is heated to a temperature of 160°C.
  • Pressurization may be performed at 1-4 MPa.
  • the heating temperature of the upper chuck 3 is higher than the heating temperature of the die 1 , the adhesive layer 13 can be strongly adhered to the object 40 having a higher temperature.
  • Step (s3) is a step of picking up the adhesive layer 13 by attaching it to the object.
  • the adhesive layer 13 is attached to the lower surface of the object 40 by transfer and is separated from the base film 11 . At this time, since the adhesive layer 12 is not separated from the base film 11 , the adhesive layer 13 can be separated cleanly.
  • Step (s4) is a step of transferring the object 40 to the upper portion of the lower substrate 20 in order to temporarily bond the object 40 on the lower substrate 20 .
  • the lower substrate 20 may be an AMB substrate or a DBC substrate.
  • Step (s5) is a step of temporarily bonding the object 40 on the lower substrate 20 by pressing the object 40 fixed to the upper chuck 3 toward the lower substrate 20 .
  • the die 1 is heated to a temperature of 80 ⁇ 100 °C
  • the upper chuck 3 is heated to a temperature of 100 ⁇ 170 °C.
  • the die 1 is heated to a temperature of 80 to 100°C
  • the upper chuck 3 is heated to a temperature of 160°C.
  • Pressurization may be performed in the range of 1 to 4 MPa.
  • Step (s6) is a step of releasing the vacuum and raising the upper chuck 3 to complete the temporary welding.
  • the adhesive transfer film 10 is heated using the die 1 heated to a temperature of 80 to 100° C.
  • the object 40 is heated using the upper chuck 3 heated to a temperature of 100 to 170° C.
  • the adhesive layer 13 on the adhesive transfer film 10 is on the lower surface of the object 40 with a higher temperature. can be transcribed.
  • the upper substrate (refer to reference numeral 30 in FIG. 4 ) is bonded to the upper portion of the object 40 temporarily bonded on the lower substrate 20 and sintered between the lower substrate 20 and the upper substrate 30 .
  • a step of bonding the object 40 is performed. Sintering is carried out for 2 to 5 minutes while heating and pressing at 240 ⁇ 300 °C. Pressurization may be performed in the range of 8 to 15 MPa.
  • the pressurization is to prevent the occurrence of voids. Pressurization increases the density and significantly reduces the sintering process time. Therefore, when the pressure sintering is performed, the adhesive layer 13 is dense without holes, so that the heat conduction is increased and the heat dissipation characteristics are excellent. In addition, pressurization enables fast sintering.
  • the sintering temperature and time at the time of main bonding can be adjusted within the above-mentioned range in order to shorten the mass production time. For example, for sintering during main bonding, it is preferable to pressurize at 250°C for 5 minutes, but pressurization may be performed at 300°C for 2 minutes to improve mass productivity. Sintering is intended to improve bonding strength.
  • the flatness of the adhesive layer 13 is ensured by pressing with a uniform pressure when pressing.
  • the temporary bonding step and the main bonding step may be performed separately or may be performed simultaneously.
  • the meaning of progress means that the temporary bonding is omitted from the temporary bonding step and the main bonding step can be performed.
  • step (s5) the object 40 fixed to the upper chuck 3 is heated and pressed toward the substrate 20 at a temperature of 240 to 300° C. and a pressure of 8 to 15 MPa for 2 minutes to 5 minutes. (40) may be bonded to the substrate 20 without the provisional bonding.
  • FIG 3 shows an example of a substrate for a power module according to the first embodiment of the present invention.
  • the power module has a multilayer structure of a lower substrate 20 and an upper substrate 30 , and a semiconductor chip 40a is installed between the lower substrate 20 and the upper substrate 30 .
  • the semiconductor chip is a power semiconductor chip such as Si, SiC, or GaN.
  • the lower substrate 20 and the upper substrate 30 are a metal layer 22 brazed to at least one surface of the ceramic substrate 21 and the ceramic substrate 21 to increase heat dissipation efficiency of the heat generated from the semiconductor chip 40a.
  • a ceramic substrate comprising a.
  • the ceramic substrate 21 may be, for example, any one of alumina (Al 2 O 3 ), AlN, SiN, and Si 3 N 4 .
  • the metal layer 22 is formed of an electrode pattern for mounting the semiconductor chip 40a and an electrode pattern for mounting a driving element, respectively, with a metal foil brazed on the ceramic substrate 21 .
  • the metal foil may be an aluminum foil or a copper foil as an example. As an example, the metal foil is fired at 780° C. to 1100° C.
  • AMB substrate on a ceramic substrate and brazed to the ceramic substrate.
  • a TPC substrate or a DBA substrate may be applied.
  • AMB substrates are most suitable.
  • the semiconductor chip 40a, the first conductive spacer 40b, and the second conductive spacer 40c transfer the adhesive layer 13 on the adhesive transfer film 10, and use the adhesive layer 13 to the lower substrate 20 and the upper substrate 30 .
  • the adhesive layer 13 is an Ag adhesive layer having high heat dissipation.
  • an insulating spacer (refer to reference numeral 40d in FIG. 5 ) is used, and the lower substrate 20 and the upper substrate 30 are used. ), the conductive spacers 40b and 40c are used when electricity must pass between them.
  • the Ag adhesive layer having high heat dissipation is used to prevent heat generated in the semiconductor chip 40a from being diffused to the upper substrate 30 through the lower substrate 20 .
  • one positioned at the center of the lower substrate 20 is the second conductive spacer 40c, and four spaced apart from each other around the second conductive spacer 40c are the first conductive spacers 40b.
  • the first conductive spacer 40b is bonded to the upper surface of the semiconductor chip 40a and is bonded to the upper substrate 30 .
  • the semiconductor chip 40a and the first conductive spacer 40b are laminatedly bonded between the lower substrate 20 and the upper substrate 30 .
  • the semiconductor chip 40a and the first conductive spacer 40b are laminatedly bonded between the lower substrate 20 and the upper substrate 30 .
  • the second conductive spacer 40c is bonded between the lower substrate 20 and the upper substrate 30 to have the same height as the sum of the heights of the semiconductor chip 40a and the first conductive spacer 40b, thereby providing heat dissipation characteristics and electrical conductivity.
  • FIG. 4 shows power according to the first embodiment of the present invention, including temporarily bonding a semiconductor chip, a first conductive spacer, and a second conductive spacer to the lower substrate of FIG. 3 , and bonding and sintering the upper substrate thereon
  • An example of a method for manufacturing a substrate for a module is shown.
  • the adhesive layer 13 on the adhesive transfer film 10 is transferred to the lower surface of the semiconductor chip 40a, and the adhesive layer 13 is transferred to the semiconductor chip.
  • the adhesive layer 13 on (10) is transferred to the lower surface of the second conductive spacer 40c, and the second conductive spacer 40c to which the adhesive layer 13 is transferred is transferred to the lower substrate 20 via the adhesive layer 13.
  • the semiconductor chip 40a is a power semiconductor chip such as Si, SiC, or GaN.
  • the first conductive spacer 40b is an interconnection spacer (CQC).
  • the second conductive spacer 40c is an interconnection spacer (CQC).
  • the interconnection spacer CQC is used when electricity needs to pass between the lower substrate 20 and the upper substrate 30 .
  • the interconnection spacer (CQC) may be formed in the form of a conductive metal block or in the form of a block in which a conductive metal is coated on the outer surface of the injection-molded product.
  • the height of the second conductive spacer 40c is the same as the sum of the heights of the semiconductor chip 40a, the adhesive layer 13, and the first conductive spacer 40b.
  • the lower substrate 20 may be an AMB substrate or a DBC substrate.
  • the upper chuck 3 fixes the semiconductor chip 40a, the first conductive spacer 40b, and the second conductive spacer 40c to the upper chuck 3 by vacuum suction. .
  • the heating and pressurization by the upper chuck 3 is performed for about 20 seconds at a temperature of 100 to 170° C. and a pressure of 1 to 4 MPa. At this time, the die 1 is heated and maintained at a temperature of 80 to 100 °C.
  • the upper substrate 30 is bonded and sintered on the upper portions of the first conductive spacer 40b and the second conductive spacer 40c that are temporarily bonded on the lower substrate 20, and the lower substrate ( A bonding step of bonding the semiconductor chip 40a, the first conductive spacer 40b, and the second conductive spacer 40c between the 20) and the upper substrate 30 is performed.
  • the bonding step is performed on the lower surface of the upper substrate 30 with an adhesive layer ( 13) forming step (s40), fixing the upper substrate 30 to the upper chuck 3, heating and pressing the upper substrate 30 fixed to the upper chuck 3 toward the lower substrate 20
  • a step (s50) of bonding the temporary bonding body 40' of the chip 40a and the first conductive spacer 40b and the second conductive spacer 40c between the upper substrate 30 and the lower substrate 20 (s50) include In the bonding step, heating and pressurization is performed for 2 minutes to 5 minutes at a temperature of 240 to 300 °C and a pressure of 8 to 15 MPa.
  • the adhesive layer 13 of the temporary bonding step becomes a sintered bonding layer 13' after performing the bonding step. Since the sintered adhesive layer 13' is dense without voids by pressure sintering, bonding strength is improved and it functions as an excellent heat dissipation electrode.
  • FIG 5 shows another example of a substrate for a power module according to the first embodiment of the present invention.
  • the substrate for the power module shown in FIG. 5 is a lower substrate 20, two of which are located in the center of the lower substrate 20 are second conductive spacers 40c, and the first conductive spacer 40b is a second conductive spacer.
  • Four are arranged on both sides of 40c, respectively, and are joined to the semiconductor chip 40a.
  • four at the corners of the lower substrate 20 are insulating spacers 40d.
  • the first conductive spacer 40b and the second conductive spacer 40c are interconnection spacers (CQC), and the insulating spacer 40d functions to form a heat dissipation space between the lower substrate 20 and the upper substrate 30 .
  • the insulating spacer 40d may be formed of a ceramic material.
  • the first conductive spacer 40b and the second conductive spacer 40c perform three functions of heat dissipation and electrical conduction.
  • the insulating spacer 40d forms a space between the two substrates to perform a heat dissipation function.
  • the semiconductor chip 40a, the first conductive spacer 40b, and the second conductive spacer 40c are formed on the lower substrate 20 through the process as shown in FIG. 4 . and the insulating spacers 40d may be bonded to each other at a uniform height.
  • the method for manufacturing a substrate for a power module shown in FIG. 6 includes a semiconductor chip 40a, a first conductive spacer 40b, a second conductive spacer 40c, and an insulating spacer 40d to which the adhesive layer 13 on the adhesive transfer film is transferred.
  • a temporary bonding step (s100) of temporarily bonding to the lower substrate 20 via the adhesive layer 13, and a semiconductor chip 40a, a first conductive spacer 40b, and a second conductive spacer on the lower substrate 20 ( 40c) and the insulating spacer 40d are sintered to form the semiconductor chip 40a, the first conductive spacer 40b, the second conductive spacer 40c, and the insulating spacer 40d on the lower substrate 20 by sintering
  • the main bonding step (s200) of bonding is performed.
  • the die 1 on which the lower substrate 20 is seated is heated to 80 to 100° C.
  • the upper chuck for temporarily bonding each object 40 to the lower substrate 20 is 100 to 170° C. can be heated to a temperature of
  • the die 1' on which the lower substrate 20 is seated is heated to 240 ⁇ 300 °C, and a heating and pressure press (5) for bonding each object 40 to the lower substrate 20. can be pressurized at a pressure of 8 to 15 MPa while heating to a temperature of 240 to 300 °C.
  • FIG. 6 has been described as temporarily bonding and sintering the object 40 only to the lower substrate 20 , in a state in which the object 40 is temporarily bonded to the lower substrate 20 , the upper substrate is placed on the object 40 .
  • a bonding step of bonding and sintering (30) may be performed.
  • the base film 11 holds the flatness of the lower surface of the adhesive layer 13 , and the flatness of the upper surface of the adhesive layer 13 is determined by the upper chuck 3 . Since it can be held by the pressing force of , the thickness of the adhesive layer 13 can be formed thinly and uniformly.
  • the semiconductor chip 40a and the first conductive spacer ( 40b) is laminated, and then the final one-time sintering furnace bonding process is completed, so the process is minimized, the process time can be reduced, and the equipment investment cost is also reduced.
  • the operation of temporarily bonding the semiconductor chip 40a to the lower substrate 20 and temporarily bonding the first conductive spacer 40b to the semiconductor chip 40a is performed using Ag sintering paste
  • the lower substrate 20 The semiconductor chip 40a and the first conductive spacer 40b are temporarily bonded to the first conductive spacer 40b and then sintered, and on the first conductive spacer 40b to bond the upper substrate 30 to the first conductive spacer 40b.
  • there is a cumbersome application of the Ag sintering paste and secondary sintering and it is difficult to uniformly apply the Ag sintering paste.
  • FIGS. 7 to 12 an adhesive transfer film according to a second embodiment of the present invention and a method of manufacturing a substrate for a power module using the same will be described with reference to FIGS. 7 to 12 .
  • descriptions of the same components as those of the first embodiment shown in FIGS. 1 to 6 will be omitted, and differences will be mainly described below.
  • the adhesive transfer film 10 according to the second embodiment of the present invention is prepared by forming an Ag sintering paste on a film in a pattern shape.
  • the adhesive transfer film 10 may be formed by attaching an OCA film on the base film 11 , printing Ag sintering paste in a pattern form on the OCA film, and drying. Alternatively, the adhesive transfer film 10 may be formed by printing Ag sintering paste in a pattern form on the base film 11 and drying it. In the method of printing the adhesive layer 13 in the form of a pattern, mesh screen printing or stencil printing may be applied to uniformly control the height of the adhesive layer 13 . In the stencil printing, a stencil metal mask having pattern-shaped holes is disposed on the upper surface of the base film 11 and screen-printed to form an adhesive layer pattern of a certain thickness. Mesh screen printing is a printing method in which an adhesive layer pattern is transferred onto a base film using a screen mesh.
  • a mesh screen is chemically treated (coated) of a certain area of a finely woven fabric to form a film on the mesh to prevent the paste from passing through, and a screen mesh is manufactured and used so that the paste can be transmitted through the development operation of only a desired part of the image.
  • FIG. 8 shows a method of manufacturing a substrate for a power module using an adhesive transfer film according to a second embodiment of the present invention.
  • an adhesive layer 13 is transferred to an object 40 using an adhesive transfer film 10 , and the adhesive layer 13
  • the transferred object 40 may be temporarily bonded to the upper surface of the lower substrate 20 .
  • the adhesive layer 13 is formed on the base film 11 in a pattern shape corresponding to a position corresponding to the object 40 . In this way, forming the adhesive layer 13 on the base film 11 in a pattern shape corresponding to a position corresponding to the object 40 can reduce the amount of the adhesive transfer film 10 used, and defects due to burrs. factors can also be reduced.
  • a method of manufacturing a substrate for a power module includes a preparation step of preparing an adhesive transfer film 10, a temporary bonding step of transferring an adhesive layer on the adhesive transfer film to an object, and temporarily bonding the object to which the adhesive layer is transferred to a lower substrate through the adhesive layer and bonding the upper substrate 30 to the upper portion of the object 40 temporarily bonded on the lower substrate 20 and sintering to bond the object 40 between the lower substrate and the upper substrate 30.
  • the preparation step is a step of pre-coating the adhesive layer 13 on the base film 11 in a pattern shape corresponding to a position corresponding to the object.
  • the preparation step includes preparing the base film 11, forming the adhesive layer 12 on the base film 11, and patterning the adhesive layer 12 by stencil printing or mesh screen printing method. and forming an adhesive layer 13 of
  • the preparation step includes attaching an OCA film on a PET film, applying or printing Ag sintering paste on the OCA film, and drying the Ag adhesive layer to form an Ag adhesive layer.
  • the base film 11 may be a PC (Polycarbonate) film in addition to a PET (Polyester) film.
  • the PET film is advantageous in maintaining the flatness of the lower surface of the adhesive layer 13 .
  • the flatness of the upper surface of the adhesive layer 13 may be maintained by the pressing force of the upper chuck 3 . If the flatness of the adhesive layer 13 is not good, there is a problem in that the adhesive layer is bent during sintering.
  • the adhesive transfer film 10 is fixed to the die 1, and the object 40 is attached to the upper chuck 3 for adsorbing and fixing the object 40 using a vacuum.
  • the step of fixing (s1) while heating the upper chuck 3 and the die 1, respectively, pressing the object 40 fixed to the upper chuck 3 toward the adhesive transfer film 10 to the adhesive transfer film 10
  • the step (s2) of transferring the adhesive layer 13 on the upper surface to the object 40, and the step of raising the upper chuck 3 while maintaining the vacuum to raise the object 40 to which the adhesive layer 13 is attached (s3) and , a step (s4) of transferring the upper chuck 3 to the upper portion of the lower substrate 20, and pressing the object 40 fixed to the upper chuck 3 toward the lower substrate 20 to lower the object 40 It includes a step (s5) of temporary bonding to the substrate (20), and a step (s6) of releasing the vacuum of the upper chuck (3) and raising the upper chuck (3).
  • Steps (s1) to (s3) are steps of transferring the adhesive layer 13 from the adhesive transfer film 10 to the object 40, and steps (s5) to (s6) are the steps to which the adhesive layer 13 is transferred. ) is a step of temporarily bonding the lower substrate 20 .
  • the upper substrate (refer to reference numeral 30 in FIG. 4 ) is bonded to the upper portion of the object 40 temporarily bonded on the lower substrate 20 and sintered between the lower substrate 20 and the upper substrate 30 .
  • a step of bonding the object 40 is performed. Sintering is carried out for 2 to 5 minutes while heating and pressing at 240 ⁇ 300 °C. Pressurization may be performed in the range of 8 to 15 MPa.
  • FIG. 9 shows an embodiment of a method for manufacturing a substrate for a power module, which includes temporarily bonding a semiconductor chip, a first conductive spacer, and a second conductive spacer to a lower substrate, and bonding and sintering an upper substrate thereon.
  • the adhesive layer 13 on the adhesive transfer film 10 is transferred to the lower surface of the semiconductor chip 40a, and the adhesive layer 13 is transferred to the semiconductor chip.
  • a first temporary bonding step (s10) of temporarily bonding (40a) to the upper surface of the lower substrate 20 via the adhesive layer 13, and the adhesive layer 13 on the adhesive transfer film 10 with a first conductive spacer (40b) of the semiconductor chip (
  • a second temporary bonding step (s20) of temporarily bonding the upper surface of 40a) and the upper surface of the lower substrate 20 is included.
  • the adhesive layer 13 is formed on the base film 11 in a shape corresponding to the position corresponding to the semiconductor chip 40a, so that clean transfer without burr is possible. .
  • the first conductive spacer 40b and the second conductive spacer 40c are interconnection spacers (CQC).
  • the height of the second conductive spacer 40c is the same as the sum of the heights of the semiconductor chip 40a, the adhesive layer 13, and the first conductive spacer 40b.
  • the lower substrate 20 may be an AMB substrate or a DBC substrate.
  • the upper chuck 3 is vacuum-adsorbed to the upper chuck 3 by a semiconductor chip 40a, a first conductive spacer 40b, and a second conductive spacer ( 40c) fix the back.
  • the upper substrate 30 is bonded and sintered on the upper portions of the first conductive spacer 40b and the second conductive spacer 40c that are temporarily bonded on the lower substrate 20, and the lower substrate ( A bonding step of bonding the semiconductor chip 40a, the first conductive spacer 40b, and the second conductive spacer 40c between the 20) and the upper substrate 30 is performed.
  • the bonding step is an adhesive layer ( 13) forming step (s30), fixing the upper substrate 30 to the upper chuck 3, heating and pressing the upper substrate 30 fixed to the upper chuck 3 toward the lower substrate 20
  • the step (s40) of bonding the temporary bonding body 40' of the chip 40a and the first conductive spacer 40b and the second conductive spacer 40c between the upper substrate 30 and the lower substrate 20 (s40) include In the bonding step, heating and pressurization is performed for 2 minutes to 5 minutes at a temperature of 240 to 300 °C and a pressure of 8 to 15 MPa.
  • the adhesive layer 13 of the temporary bonding step becomes a sintered bonding layer 13' after performing the bonding step. Since the sintered adhesive layer 13' is dense without voids by pressure sintering, bonding strength is improved and it functions as an excellent heat dissipation electrode.
  • FIG. 10 shows another example of a method for manufacturing a substrate for a power module according to a second embodiment of the present invention.
  • a method of manufacturing a substrate for a power module can be mass-produced by using a patterned adhesive layer.
  • the plurality of semiconductor chips 40a can be fixed to the upper chuck 3 manufactured in the form of a jig to fix the plurality of semiconductor chips 40a, and as shown in FIG. 10B , Similarly, the adhesive transfer film 10 may be manufactured so that the adhesive layer 13 is formed in a pattern shape corresponding to positions corresponding to the semiconductor chips 40a. In this case, since the semiconductor chips 40a can be fixed for each position and the adhesive layer 13 can be transferred to the semiconductor chips 40a at a time through a one-time heating and pressing process, the temporary bonding process time can be significantly reduced.
  • the upper chuck 3 is provided with a vacuum suction line S so that the semiconductor chip 40a can be fixed at a set position by vacuum suction.
  • the adhesive layer 13 is formed in a pattern shape corresponding to a position corresponding to the semiconductor chip 40a. The adhesive layer 13 is pre-printed on the base film 11 and dried.
  • the adhesive transfer film 10 having the patterned adhesive layer 13 formed thereon is fixed to the die 1 , and the vacuum adsorption line S is formed.
  • the semiconductor chips 40a are fixed to the upper chuck 3 by using.
  • the upper chuck 3 is heated with a heat and pressure press 5 and the semiconductor chips 40a fixed to the upper chuck 3 are pressed toward the adhesive transfer film 10 while heating the die 1 with a heater to obtain an adhesive.
  • the adhesive layers 13 on the transfer film 10 are transferred to the semiconductor chips 40a.
  • the upper chuck 3 is raised while maintaining the vacuum to raise the semiconductor chips 40a to which the adhesive layer 13 is attached.
  • the die 1 is heated to a temperature of 80 to 100° C. using an internal heater, and the upper chuck 3 is heated to a temperature of 100 to 170° C. by using a heating and pressurizing press 5 .
  • the die is heated to a temperature of 80 to 100 °C, and the heating press 5 is heated to a temperature of 160 °C. Pressurization may be performed at 1-4 MPa.
  • the heating temperature of the heating and pressing press 5 is higher than the heating temperature of the die 1 , the adhesive layers 13 can be strongly adhered to the semiconductor chips 40a having a higher temperature.
  • the end of the adhesive layer 13 attached to the semiconductor chip 40a is contracted due to the temperature of the transfer process, and since the patterned adhesive layer 13 is transferred to the semiconductor chip 40a, the The burr factor can be significantly reduced.
  • the adhesive layer 13 is formed on the entire surface of the base film 11 and the adhesive layer 13 is transferred to the semiconductor chip, the adhesive layer 13 transferred to the semiconductor chip 40a while the upper chuck 3 is raised. ) may be torn off and a burr may be generated.
  • the method for manufacturing a substrate for a power module according to the second embodiment of the present invention described above can be mass-produced by patterning the adhesive layer 13 . That is, by using the upper chuck 3 manufactured in the form of a jig, the semiconductor chips 40a are arranged in advance to correspond to the positions to be mounted on the power module, and the adhesive layer is positioned at the positions of the semiconductor chips 40a on the upper chuck 3 . After preparing the adhesive transfer film 10 having the adhesive layer 13 that is patterned to be transferred, the adhesive layer 13 may be transferred to the lower surface of the semiconductor chip 40a by heating and pressing. Since the semiconductor chip can be temporarily bonded to the DBC substrate or AMB substrate with one transfer, it is possible to reduce the amount of adhesive transfer film used and significantly reduce the bonding process time. In addition, since the patterned adhesive layer is attached to the semiconductor chip in a one-to-one correspondence, it is effective in that it can greatly reduce the generation of residues during transfer, and the area of the adhesive layer using Ag is greatly reduced, which can significantly lower the product cost
  • FIGS. 13 to 15 For convenience of description, descriptions of the same components as those of the first embodiment shown in FIGS. 1 to 6 will be omitted, and differences will be mainly described below.
  • the adhesive transfer film 10 is an Ag coated dry film dried by coating Ag sintering paste on a PET film, and the adhesive layer 13 has a multilayer structure. .
  • the adhesive layer 13 may be three or more layers.
  • the adhesive layer 13 is a first adhesive layer 13a laminated on the upper surface of the adhesive layer 12, a second adhesive layer 13b laminated on the upper surface of the first adhesive layer 13a, and the second adhesive layer 13b. and a third adhesive layer 13c laminated thereon.
  • the average particle diameter of the Ag powder particles included in the first adhesive layer 13a and the third adhesive layer 13c is different from the average particle diameter of the Ag powder particles included in the second adhesive layer 13b.
  • the average particle diameter of the Ag powder particles included in the second adhesive layer 13b is relatively smaller than the average particle diameter of the Ag powder particles included in the first adhesive layer 13a and the third adhesive layer 13c.
  • the average particle diameter of the Ag powder particles included in the second adhesive layer 13b is the average particle diameter of the Ag included in the third adhesive layer 13c and the first adhesive layer 13a, which are the upper and lower layers of the second adhesive layer 13b.
  • the shrinkage rate of the second adhesive layer 13b having a relatively small average particle diameter during sintering is greater than that of the first adhesive layer 13a and the third adhesive layer 13c, so that the adhesive layer ( 13) can control the shape of both ends to be concave.
  • stress in the central portion of the adhesive layer 13 can be relieved to increase the breaking strength (tensile strength).
  • the adhesive layer 13 may enable dense sintering even if the adhesive layer 13 having a thick overall thickness is applied by applying Ag powder particles having a small average particle diameter to the center.
  • the adhesive layer 13 having a multi-layer structure using an Ag sintering paste in which Ag particle sizes are clearly distinguished, it is possible to prevent the occurrence of cracks at heterogeneous interfaces.
  • the shape of both ends of the adhesive layer 13 can be controlled by configuring each layer differently to prevent cracks from occurring in the center of the adhesive layer 13 so that the shrinkage rate is different depending on the Ag particle size. This relieves the stress in the center of the adhesive layer 13 to increase the breaking strength.
  • the adhesive layer 13 which is a multi-layer structure on the adhesive transfer film 10 , is transferred to the object 40 , and then the upper chuck 3 fixing the object 40 holds the object 40 to the substrate.
  • the sintering bonding between the object 40 and the substrate 20 is performed.
  • the shape of both ends of the sintered adhesive layer 13 is a concave shape by the second adhesive layer 13b, which shrinks more relative to the first adhesive layer 13a and the third adhesive layer 13c, and relieves stress in the center.
  • the sintered adhesive layer 13" has a higher thermal conductivity because the sintered density is higher at the center than the others. Thermal conductivity is high at the minimum pore condition.
  • the Ag powder particles included in the adhesive layer 13 are made of flake-like nanoparticles.
  • the first adhesive layer 13a to the third adhesive layer 13c include Ag powder particles made of flake-like nanoparticles, and the average particle diameter of the Ag powder particles included in the second adhesive layer 13b is the first adhesive layer.
  • the average particle diameter of Ag powder particles included in (13a) and the third adhesive layer (13c) is relatively small.
  • the embodiment includes Ag powder particles made of flake-like nanoparticles so that the content of the organic binder is minimized and the content of Ag powder particles is maximized.
  • the flake shape has a flat elliptical shape with a thickness of several nanometers.
  • the adhesive transfer film 10 is an Ag coated dry film in which an Ag sintering paste is coated on a PET film three times or more and dried to form an Ag adhesive layer having a multilayer structure on a base film.
  • a method for manufacturing a substrate for a power module using an adhesive transfer film 10 includes a preparation step of preparing an adhesive transfer film 10, transferring an adhesive layer on the adhesive transfer film to an object, and the adhesive layer
  • a temporary bonding step of temporarily bonding the transferred object to the lower substrate through the adhesive layer, and bonding and sintering the upper substrate 30 to the upper portion of the object 40 temporarily bonded on the lower substrate 20 to the lower substrate and the upper substrate (30) includes a bonding step of bonding the object 40 between.
  • the preparation step is a step of pre-coating the adhesive layer 13 on the base film 11 .
  • the preparation step includes the steps of preparing the base film 11 , forming the adhesive layer 12 on the base film 11 , and coating and drying the Ag sintering paste on the adhesive layer 12 . and forming the adhesive layer 13 having a multilayer structure by performing it more than once.
  • the preparation step includes the steps of attaching an OCA film on a PET film, applying or printing an Ag sintering paste on the OCA film, and performing drying three times to form an Ag adhesive layer composed of three layers. do.
  • the average particle diameter of the Ag powder particles of the second adhesive layer 13 constituting the intermediate layer is relatively compared to the average particle diameter of the Ag powder particles of the third adhesive layer 13 and the second adhesive layer 13 formed on the upper and lower parts of the intermediate layer.
  • the shape of both ends of the Ag adhesive layer during sintering is controlled in a direction to remove the stress of the intermediate layer.
  • the Ag adhesive layer uses a thing in which Ag powder particle
  • the adhesive layer 13" of the multi-layer structure sintered through the temporary bonding step and the bonding step has a shrinkage rate of the sintered adhesive layer 13", but is as small as about 6%. Moreover, the adhesive layer 13 is It does not shrink well up and down and small shrinkage occurs on both sides, because Ag constituting the adhesive layer 13 is in the form of flakes. The flake shape increases the bonding force of the adhesive layer 13" to improve the breaking strength.
  • Table 1 below shows the characteristics of the Ag adhesive layer (Example) and the Sn-Ag solder layer (Comparative Example) obtained by sintering the adhesive layer according to Example 3 of the present invention compared to pure Ag.
  • the Ag adhesive layer of the third embodiment includes 98 to 99% by weight of Ag powder and 1 to 2% by weight of a binder.
  • the Ag adhesive layer according to the third embodiment of the present invention has a high thermal conductivity with a thermal conductivity of 200 W/mK, and a tensile strength of 50 MPa or more, which is higher than that of the Sn-Ag solder layer. . From this, it can be seen that the thermal conductivity and tensile strength of the Ag adhesive layer according to the third embodiment of the present invention are superior to those of the Sn-Ag solder layer.
  • FIG. 16 is a view showing the warpage that occurs during repeated cooling and heating in the semiconductor chip of the power module
  • FIG. 17 is a power module by applying the Ag adhesive layer (third embodiment) and Sn Solder (comparative example) of the present invention to the power module. It is an SEM photograph comparing the crack properties.
  • the operating temperature of the semiconductor chip of the power module is 150 to 250° C., and bending occurs while cooling and heating are repeated.
  • the Ag adhesive layer according to the third embodiment of the present invention was tested 800 times at an operating temperature of -40 to 125° C., and no cracks were observed.
  • FIG. 18 is an SEM photograph and graph for explaining the microstructure according to the binder content of the Ag adhesive layer (third embodiment) of the present invention
  • FIG. 19 is a microstructure according to the binder content of the Sn Solder (Comparative Example). SEM photos and graphs for
  • FIG. 18a is a SEM photograph of the Ag adhesive layer (Example 3) of the present invention sintered at 250° C. for 10 minutes
  • FIG. 18b is a weight loss according to the binder content of the example of FIG. 18a and It is a graph measuring calorimetric.
  • FIG. 19a is an SEM photograph of Sn Solder sintered at 250° C. for 10 minutes
  • FIG. 19b is a graph measuring weight loss and calorimetric according to the binder content of the embodiment of FIG. 19a.
  • the pores are minimized as the content of the binder, which is an organic material, is minimized.
  • the content of the organic binder is preferably 1 to 2 wt %.
  • Ag powder particles must be uniformly diffused to form a uniform adhesive layer 13 .
  • Example 3 shows the Ag adhesive layer of the present invention (Example 3) being sintered at 250° C. for 30 minutes without pressure.
  • FIG. 20B is an enlarged view of FIG. 20A.
  • adhesive strength of 60 MPa or more was secured.
  • the Ag adhesive layer is sintered without pressure, and the organic matter is minimized, so that thermal conductivity of about 150 W/mK or more is secured.
  • FIG. 21 shows the structure of the Ag adhesive layer (Ag sintered layer) sintered after press-sintering the Si semiconductor chip to which the Ag adhesive layer has been transferred.
  • FIG. 21A is an Ag adhesive layer formed on the base film by 150 ⁇ m mask stencil printing
  • FIG. 21B is an Ag adhesive layer formed on the base film by 200 ⁇ m mask stencil printing.
  • the Ag adhesive layer shown in FIGS. 21A and 21B was pressure sintered at 240° C. for 4 minutes at 15 MPa. After pressure sintering, a dense bonding layer with a porosity of 7-8% was confirmed. In the case of FIG. 21 , sufficient bonding was possible even if the sintering time was short, adhesive strength of 50 MPa or more, and thermal conductivity of about 300 W/mK were secured. The porosity is confirmed to be secured at 7-8% by minimizing organic matter after sintering, and it is confirmed that the thermal conductivity is increased due to the minimum pore condition.
  • Example 22 is a comparison of the adhesive strength of the Ag adhesive layer according to Example 3 of the present invention with that of a competitor product (Comparative Example).
  • a third-party product is Semipowerrex (Korea). In both Examples and Comparative Examples, sintering was performed at 290° C. for 150 sec.
  • the embodiment can obtain sufficient bonding strength within a short time of about 2 minutes at a temperature of 290 °C, it can be confirmed that the bonding strength is very high, 65 MPa or more.
  • FIG. 23 is a general photograph of the fracture surface of the Example and Comparative Example of FIG. 22
  • FIG. 24 is an SEM photograph of the fracture surface of the Example and Comparative Example of FIG. 22 .
  • the Ag adhesive layer was ruptured in the middle of the Ag adhesive layer, and in the comparative example (manufactured by another company), the entire adhesive layer was separated from the substrate. This phenomenon is confirmed because, in the case of Examples, the central portion of the Ag adhesive layer has a higher sintering density than other portions and the Ag powder particles are flaky. In the comparative example, the Ag powder particles are close to spherical. Moreover, the Example ruptures at about 65 MPa and the Comparative Example ruptures at about 23 MPa.
  • Examples and Comparative Examples were sintered at a temperature of 270° C. for 60 minutes in a non-pressurized state.
  • Example As shown in FIG. 25 , in the Example, about 6% shrinkage occurred, and in the Comparative Example, about 24% shrinkage occurred. In addition, the Example did not cause warpage after sintering, while the Comparative Example showed warpage after sintering. In addition, in the Example, a flake phase was confirmed in the microstructure measured by SEM, whereas in the Comparative Example, a sphere phase was confirmed.
  • the shrinkage rate of the Ag adhesive layer of the embodiment is 20% lower than that of the comparative example, and can contribute to reducing defects due to jig tolerance after bonding the semiconductor chip.
  • FIG. 26 is a graph comparing the weight loss of the Ag adhesive layer according to the third embodiment of the present invention and the comparative example (manufactured by another company), and FIG. 27 is a comparison with the Ag adhesive layer according to the third embodiment of the present invention. This is a graph measuring the calorimetric of Yes (a third-party product).
  • the Ag adhesive layer of the example has a thermal decomposition and sintering temperature of 60-100° C. lower at an organic content of 1 to 2 wt % compared to the comparative example (product of another company). Through this, it can be expected that the low sintering temperature enables fast sintering.
  • the above-described Ag adhesive layer according to the third embodiment of the present invention can secure thermal conductivity of 150W/mK in pressureless sintering, 280W/mK or more during pressure sintering using test equipment, and 300W/mK or more thermal conductivity when using official pressurization equipment can be obtained
  • the Ag adhesive layer according to the third embodiment of the present invention has a small shrinkage rate because the Ag powder particles have a flake shape, and the Ag adhesive layer is composed of a multilayer structure and different powder particles, which has an advantage in removing residual stress, so that cracks after sintering Defects caused by this are minimized, and high breaking strength (tensile strength) of 50 MPa or more can be secured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Optics & Photonics (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 반도체 칩 및 스페이서를 기판에 접합하기 위해 Ag 소결 페이스트를 필름 형태로 제작한 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법에 관한 것으로, 소결 공정을 최소화하여 공정 시간을 감소시킬 수 있고, 설비 투자비를 감소시킬 수 있다.

Description

접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법
본 발명은 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법에 관한 것으로, 반도체 칩 및 스페이서를 기판에 접합하기 위해 제작된 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법(ADHESIVE TRANSFER FILM AND METHOD FOR MANUFACTURING POWER MODULE SUBSTRATE USING THE SAME}에 관한 것이다.
파워모듈은 전기차에 사용되는 전압을 직류에서 교류로 변경하여 모터로 공급한다. 전기차의 고성능화로 인해 파워모듈에 실장되는 반도체 칩은 기존 실리콘(Si)에서 성능이 우수한 탄화규소(SiC)로 바뀌고 있다. 그런데 탄화규소 반도체를 사용하는 파워모듈은 고전압으로 인해 높은 발열이 발생하기 때문에 방열이 중요하다.
파워모듈은 두 기판의 사이에 반도체 칩이 실장되고 반도체 칩의 방열 특성을 양호하게 하기 위해 Ag 소결 페이스트(Ag Sintering Paste)를 이용한 접합 방식을 사용한다. 그런데 Ag 소결 페이스트를 이용한 접합은 반도체 칩 또는 스페이서에 Ag 소결 페이스트를 균일하게 도포하기 어렵고, 반도체 칩에 스페이서가 올라가는 형태인 경우 추가로 접착제 도포 및 2차 소결이 요구되므로 공정 시간이 길고 고가의 장비가 필요한 문제점이 있다.
또한, 파워모듈은 각 구성을 접합시킬 때 반도체 칩의 파손을 방지하기 위해 솔더링 접합 방식을 사용하기도 하는데, 솔더링 접합은 접합 강도가 낮아 접합이 분리되는 문제점이 있다.
본 발명의 목적은 반도체 칩 및 스페이서를 기판에 접합하기 위한 접합 공정에서, Ag 소결 페이스트(Ag Sintering Paste)를 필름 형태로 제작하여 균일한 두께 및 보이드 없는 접합이 가능하도록 하며, 더불어 소결 공정을 최소화하여 공정 시간을 감소시킬 수 있고, 설비 투자비가 감소되도록 한 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 Ag 소결 페이스트(Ag Sintering Paste)로 이루어진 접착층을 필름에 패턴 형태로 제작하여, 접합 공정에서 잔유물(burr)의 발생 빈도를 줄이며, 단가를 낮출 수 있도록 한 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 높은 열전도율 확보와 소결 후 높은 파괴 강도를 갖고 균열로 인한 불량을 최소화할 수 있는 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 베이스 필름과 베이스 필름 상에 형성된 점착층과 점착층 상에 형성된 접착층을 포함한다.
접착층은 Ag 접착층이고, Ag 접착층은 Ag 분말 97~99 중량%와 바인더 1~3 중량%를 포함한다.
베이스 필름은 PET 필름이고, 점착층은 OCA일 수 있다.
접착층은 점착층 상에 패턴 형상으로 형성될 수 있다.
또한, 접착층은 점착층 상에 다층 구조로 형성될 수 있다.
접착층은 점착층의 상면에 적층되는 제1 접착층과, 제1 접착층의 상면에 적층되는 제2 접착층과, 제2 접착층의 상면에 적층된 제3 접착층을 포함하고, 제1 접착층 및 제3 접착층은 나노 입자로 이루어진 Ag 분말을 포함하고, 제1 접착층 내지 제3 접착층은 플레이크상 나노 입자로 이루어진 Ag 분말을 포함하고, 제2 접착층에 포함된 Ag 분말 입자의 평균입경은 제1 접착층과 제3 접착층에 포함된 Ag 분말 입자의 평균입경에 비해 상대적으로 작다.
파워모듈용 기판 제조방법은 접착제 전사 필름을 준비하는 준비단계와 접착제 전사 필름 상의 접착층을 대상물에 전사시키고, 접착층이 전사된 대상물을 접착층을 매개로 하부 기판에 가접합시키는 가접단계와, 하부 기판 상에 가접된 대상물의 상부에 상부 기판을 접합하고 소결하여 하부 기판과 상부 기판의 사이에 상기 대상물을 본접합시키는 본접단계를 포함한다.
준비단계는, 베이스 필름을 준비하는 단계와 베이스 필름 상에 점착층을 형성하는 단계와 점착층 상에 접착층을 형성하는 단계를 포함한다.
준비단계는, PET 필름 상에 OCA 필름을 부착하는 단계와 OCA 필름 상에 Ag 소결 페이스트를 도포 또는 인쇄하고 건조하여 Ag 접착층을 형성하는 단계를 포함한다.
준비단계에서, 대상물의 위치와 대응되는 패턴 형상의 접착층이 형성되게 접착제 전사 필름을 준비할 수 있다.
또한, 준비단계는, PET 필름 상에 OCA 필름을 부착하는 단계와, OCA 필름 상에 Ag 소결 페이스트를 메쉬 스크린 인쇄 또는 스텐실 인쇄하고, 건조하여 패턴 형상의 Ag 접착층을 형성하는 단계를 포함할 수 있다.
또한, 준비단계는, 베이스 필름을 준비하는 단계와, 베이스 필름 상에 점착층을 형성하는 단계와, 점착층 상에 Ag 소결 페이스트를 코팅하고 건조하는 과정을 3회 이상 수행하여 다층 구조의 접착층을 형성하는 단계를 포함할 수 있다.
가접단계는, 다이에 접착제 전사 필름을 고정시키고, 진공을 이용하여 대상물을 흡착 및 고정하는 상부척에 대상물을 고정시키는 단계와, 상부척과 다이를 각각 가열하면서 상부척에 고정된 대상물을 접착제 전사 필름 측으로 가압하여 접착제 전사 필름 상의 접착층을 대상물에 전사시키는 단계와, 진공을 유지하면서 상부척을 상승시켜 상기 접착층이 부착된 대상물을 상승시키는 단계와, 상부척을 하부 기판의 상부로 이송시키는 단계와, 상부척에 고정된 대상물을 하부 기판 측으로 가압하여 대상물을 하부 기판에 가접합시키는 단계와, 진공을 해제하고 상부척을 상승시키는 단계를 포함한다.
가접단계에서 다이는 80~100℃의 온도로 가열하고, 상부척은 100~170℃의 온도로 가열한다.
본접단계에서 소결은 240~300℃에서 가열 가압하면서 2분~5분 동안 수행한다.
가접단계에서, 대상물은 반도체 칩, 제1 전도성 스페이서 및 제2 전도성 스페이서를 포함하고, 가접단계는, 접착제 전사 필름 상의 접착층을 반도체 칩의 하면에 전사시키고, 접착층이 전사된 반도체 칩을 접착층을 매개로 하부 기판의 상면에 가접합시키는 제1 가접단계와, 접착제 전사 필름 상의 접착층을 제1 전도성 스페이서의 하면에 전사시키고, 접착층이 전사된 제1 전도성 스페이서를 접착층을 매개로 반도체 칩의 상면에 가접합시키는 제2 가접단계와, 접착제 전사 필름 상의 접착층을 제2 전도성 스페이서의 하면에 전사시키고, 접착층이 전사된 제2 전도성 스페이서를 접착층을 매개로 하부 기판의 상면에 가접합시키는 제3 가접단계를 포함한다.
제2 전도성 스페이서의 높이는 반도체 칩, 접착층, 제1 전도성 스페이서의 높이를 합한 높이와 동일한 높이이다.
본접단계는 하부 기판 상에 가접된 제1 전도성 스페이서 및 제2 전도성 스페이서와 대응되게 위치되도록 상부 기판의 하면에 접착층을 형성하는 단계와, 상부 기판을 상부척에 고정하고, 상부척에 고정된 상부 기판을 하부 기판 측으로 가열 가압하여 반도체 칩과 제1 전도성 스페이서의 가접합체 및 제2 전도성 스페이서를 상부 기판과 하부 기판 사이에 본접합시키는 단계를 포함한다.
상부 기판과 상기 하부 기판은 AMB기판 또는 DBC 기판을 사용한다.
본 발명은 은 소결 페이스트를 필름 형태로 제작하여 반도체 칩 및 스페이서를 하부 기판에 접합하는 용도로 사용한다. 또한, 본 발명은 최종 상부 기판에 접착층을 인쇄 방식으로 형성하고 하부 기판의 스페이서와 접합하면서 가열 가압하여 소결한다.
따라서 본 발명은 하부 기판을 뒤집을 필요없이 하부 기판 상의 스페이서와 상부 기판의 본접합 가능하므로 소결이 1회로 간소화되고, 이로 인해 공정 시간이 감소하고 설비 투자비도 줄일 수 있는 효과가 있다.
또한, 본 발명은 하부 기판과 상부 기판의 사이에 반도체 칩과 스페이서를 접합하는 접착층의 하면 평탄도를 베이스 필름이 잡아주고, 접착층의 상면 평탄도는 상부척의 가압력으로 잡아줄 수 있으므로 접착층의 두께를 얇고 균일하게 형성할 수 있다. 따라서 본 발명은 상부 기판과 하부 기판의 균일 접합이 가능하고 이는 파워모듈 제품의 신뢰성을 높이는데 기여할 수 있는 효과가 있다.
또한, 본 발명은 접착층의 패턴화로 대량 생산이 가능하고 1번의 전사로 반도체 칩과 같은 복수 개의 대상물을 기판에 가접할 수 있으므로 접착제 전사 필름의 사용량을 줄이고 가접공정 시간을 크게 줄일 수 있는 효과가 있다.
또한, 본 발명은 패턴화한 접착층이 대상물과 1대1로 대응하여 전사되므로 전사시 잔유물(burr)의 발생을 크게 줄일 수 있고 접착제 전사 필름에서 Ag를 사용하는 접착층의 면적이 크게 줄어 제품 단가를 크게 낮출 수 있는 효과가 있다.
또한, 본 발명은 베이스 필름 상에 Ag 소결 페이스트를 3회 이상 코팅하고 건조하여, 베이스 필름 상에 다층 구조의 Ag 접착층을 형성한 접착제 전사 필름을 제작하고, 이 접착제 전사 필름을 반도체 칩 및 스페이서를 기판에 접합하는 용도로 사용할 수 있다.
상기한 다층 구조의 Ag 접착층은 Ag 분말 입자가 플레이크상을 가지므로 소결시 수축율이 적고, Ag 접착층이 다층 구조 및 이종 분말 입자로 구성되므로 크랙의 시발점이 되는 잔류 응력의 제거에 이점이 있어 소결 후 균열로 인한 불량이 최소화되며, 50MPa 이상의 높은 파괴 강도(인장 강도)를 확보할 수 있는 효과가 있다.
또한, 상기한 다층 구조의 Ag 접착층은 가압 소결 방식을 적용하여 반도체 칩 및 스페이서 등을 기판에 접합하는 경우 기공을 최소화하여 높은 열전도율을 확보할 수 있고, 소결시간을 짧게 할 수 있어 공정 효율을 높일 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 접착제 전사 필름을 보인 단면도.
도 2는 본 발명의 제1 실시예에 따른 파워모듈용 기판 제조방법을 설명하기 위한 도면.
도 3은 본 발명의 제1 실시예에 따른 파워모듈용 기판의 예를 도시한 평면도.
도 4는 도 3의 파워모듈용 기판 제조방법을 설명하기 위한 도면.
도 5는 본 발명의 제1 실시예에 따른 파워모듈용 기판의 다른 예를 도시한 평면도.
도 6은 도 5의 파워모듈용 기판 제조방법을 설명하기 위한 도면.
도 7은 본 발명의 제2 실시예에 따른 접착제 전사 필름을 보인 단면도.
도 8은 본 발명의 제2 실시예에 따른 파워모듈용 기판 제조방법을 설명하기 위한 도면.
도 9는 본 발명의 제2 실시예에 따른 파워모듈용 기판 제조방법의 예를 도시한 도면.
도 10은 반도체 칩을 고정한 상부척의 저면도 및 이에 대응되는 접착제 전사 필름의 평면도.
도 11은 도 10의 단면도.
도 12는 도 10 및 도 11에 도시된 상부척 및 접착제 전사 필름에 의한 파워모듈용 기판 제조방법을 설명하기 위한 도면.
도 13은 본 발명의 제3 실시예에 따른 접착제 전사 필름의 접착층 구조와 접착층이 소결된 상태를 보인 단면도.
도 14는 본 발명의 제3 실시예에 따른 접착제 전사 필름의 접착층의 미세구조를 보인 단면도.
도 15는 본 발명의 제3 실시예에 따른 접착제 전사 필름에서 대상물을 기판에 접합한 접착층의 소결 후 수축된 모습을 설명하기 위한 도면.
도 16은 파워모듈의 반도체 칩에서 냉각과 가열을 반복하는 동안 발생하는 휨을 나타낸 도면.
도 17은 본 발명의 Ag 접착층(제3 실시예)과 Sn Solder(비교예)를 파워모듈에 적용하여 균열 특성을 비교한 SEM 사진.
도 18은 본 발명의 Ag 접착층(제3 실시예)의 바인더 함량에 따른 미세조직을 설명하기 위한 SEM 사진 및 그래프.
도 19는 Sn Solder(비교예)의 바인더 함량에 따른 미세조직을 설명하기 위한 SEM 사진 및 그래프.
도 20은 본 발명의 Ag 접착층(제3 실시예)을 250℃에서 30분동안 가압하지 않고 소결한 상태의 미세조직을 보여주는 SEM 사진.
도 21은 본 발명의 Ag 접착층(제3 실시예)을 전사한 Si 반도체 칩을 기판에 가압 소결한 다음 소결된 Ag 접착층(Ag 소결층)의 조직을 촬영한 조직 사진.
도 22는 본 발명의 Ag 접착층(제3 실시예)의 접착 강도를 타사 제품(비교예)과 비교한 그래프.
도 23은 도 22의 실시예와 비교예의 파단 표면의 일반 촬영 사진.
도 24는 도 22의 실시예와 비교예의 파단 표면의 SEM 사진.
도 25는 본 발명의 Ag 접착층(제3 실시예)과 비교예(타사 제품)의 수축율, 휨 발생, 미세조직을 비교한 사진.
도 26은 본 발명의 제3 실시예에 따른 Ag 접착층과 비교예(타사 제품)의 무게 감소(Weight loss)를 비교한 그래프.
도 27은 본 발명의 제3 실시예에 따른 Ag 접착층과 비교예(타사 제품)의 열량(Calorimetric)을 측정한 그래프.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
본 발명의 제1 실시예에 따른 접착제 전사 필름(10)은 전력 반도체 칩(Chip), 전도성 스페이서(CQC), 절연 스페이서 등의 대상물을 기판에 접합하기 위한 용도로 사용될 수 있다.
도 1에 도시된 바에 의하면, 본 발명의 제1 실시예에 따른 접착제 전사 필름(10)은 베이스 필름(11), 베이스 필름(11) 상에 형성된 점착층(sticky layer)(12) 및 점착층(12) 상에 형성된 접착층(Adhesive layer)(13)을 포함한다. 접착제 전사 필름(10)은 Ag 소결 페이스트를 필름 형태로 제작한 것이다. 베이스 필름(11)은 PET 필름을 적용하고, 점착층(12)은 OCA 필름을 적용하고, 접착층(13)은 Ag 접착층을 적용한다. Ag 접착층(13)은 방열 특성을 양호하기 위해 사용한다.
Ag 접착층은 Ag 분말 98~99 중량%와 바인더 1~2 중량%를 포함한다. Ag 접착층은 Ag 분말의 함량을 높여 열전도도를 높인다.
Ag는 높은 열전도율로 방열 특성을 양호하게 하고, 접착층이 전도성을 갖도록 한다. 바인더는 Ag가 높은 접착력을 갖고 균일 도포되도록 한다. Ag 접착층은 균일 도포 가능한 범위에서 Ag 분말의 함량을 최대로 하고 바인더의 함량을 최소로 하여 저온 소결이 가능하도록 한다. 저온소결 온도는 240~300℃ 범위일 수 있다.
바인더의 함량이 1~2 중량% 범위로 낮아지면 유기 함량이 낮아져 Ag 접착층의 열분해 및 소결 온도를 약 60~100℃ 정도 낮출 수 있다. 낮은 소결 온도는 Ag 접착층의 빠른 소결을 가능하게 한다. Ag 접착층의 빠른 소결은 소결시 수축율을 줄이고 소결층의 균열을 방지하여 불량률을 낮춘다.
Ag 접착층은 Ag 분말이 나노입자 형태로 포함된다. Ag 분말은 액상이 되는 온도가 900℃ 이상이므로 240~300℃ 범위에서 소결이 가능하고, Ag 솔더는 액상이 되는 온도가 200℃ 이상이므로 240~300℃ 범위에서 소결이 불가능하다. 따라서 Ag 접착층은 Ag 솔더가 아닌 Ag 분말이 나노입자 형태로 포함되어야 한다.
Ag 접착층은 열전도성(Thermal conductivity)이 200~300W/mK로 높은 열전도율을 갖고, 전단강도(Shear strength)가 50MPa 이상이고 점도(Viscosity)가 40~100kcps로 여러 표면에 높은 접착력을 갖는다. Ag 대신 Au를 사용할 수도 있으나 비용상 Ag를 사용하는 것이 바람직하다.
접착제 전사 필름(10)은 베이스 필름(11) 상에 OCA 필름을 부착하고 OCA 필름 상에 Ag 소결 페이스트를 도포 또는 인쇄하고 건조하여 형성할 수 있다. 또는, 접착제 전사 필름(10)은 베이스 필름(11) 상에 Ag 소결 페이스트를 도포 또는 인쇄하고 건조하여 형성할 수 있다. 인쇄는 스크린 인쇄 또는 스텐실 인쇄일 수 있다.
점착층(12)은 베이스 필름(11)에 대한 접착층(13)의 이형성을 좋게한다. Ag 소결 페이스트는 Ag 접착층과 동일하게 Ag 분말 97~99 중량%와 바인더 1~3 중량%를 포함한다.
필름 형태로 제조된 접착제 전사 필름(10)은 접착층(13)의 높이를 굉장히 균일하게 할 수 있다. 두 기판의 사이에 대상물을 접합하는 경우, 접착층(13)의 높이가 균일해야 두 기판의 사이에 공차가 발생하지 않고 최종 제품에 문제가 발생하지 않는다.
더불어, 두 기판의 사이에 대상물을 접합시 접착제 전사 필름(10)을 사용하면 종래 대상물에 페이스트를 도포하고 기판에 접합하는 페이스트(paste) 공정 대비 보이드(void) 및 스탠드 오프(atand off) 결함을 줄일 수 있다. 보이드(void)는 소결 후 접착층(13)에 기공이 발생하는 것이고, 스탠드 오프 결함은 대상물이 기판에 평평하게 접합되지 않고 어느 일측으로 기울어진 것을 의미한다.
접착제 전사 필름(10)은 베이스 필름(11)의 두께가 75~100㎛일 수 있다. 접착층(13)의 두께는 40~60㎛일 수 있으며, 바람직하게는 50㎛이다. 접착제 전사 필름(10)은 접착층(13)의 두께와 보이드(void)의 조절이 가능하다.
접착제 전사 필름(10)은 파워모듈용 기판 제조방법에 적용될 수 있다.
도 2에 도시된 바에 의하면, 본 발명의 제1 실시예에 따른 접착제 전사 필름(10)을 이용한 파워모듈용 기판 제조방법은 접착제 전사 필름(10)을 사용하여 대상물(40)에 접착층을 전사하고, 접착층(13)이 전사된 대상물(40)을 하부 기판(20)의 상면에 가접합할 수 있다.
파워모듈용 기판 제조방법은 접착제 전사 필름(10)을 준비하는 준비단계와, 접착제 전사 필름 상의 접착층을 대상물에 전사시키고, 접착층이 전사된 대상물을 상기 접착층을 매개로 하부 기판에 가접합시키는 가접단계와, 하부 기판(20) 상에 가접된 대상물(40)의 상부에 상부 기판(30)을 접합하고 소결하여 하부 기판과 상부 기판(30)의 사이에 대상물(40)을 본접합시키는 본접단계를 포함한다.
준비단계는, 베이스 필름에 접착층을 사전 코팅하는 단계이다.
준비단계는, 베이스 필름(11)을 준비하는 단계와 베이스 필름(11) 상에 점착층(12)을 형성하는 단계와 점착층(12) 상에 접착층(13)을 형성하는 단계를 포함한다. 일예로, 준비단계는, PET 필름 상에 OCA 필름을 부착하는 단계와 OCA 필름 상에 Ag 소결 페이스트를 도포 또는 인쇄하고 건조하여 Ag 접착층을 형성하는 단계를 포함한다. 베이스 필름(11)은 PET(Polyester) 필름외에도 PC(Polycarbonate) 필름을 사용할 수 있다. 그러나 PET 필름은 PC 필름에 비해 접착층(13)의 하면 평탄도를 잡아주는데 유리하다. 접착층(13)의 상면 평탄도는 상부척(3)의 가압력으로 잡아줄 수 있다. 접착층(13)의 평탄도가 좋지 않으면 소결시 접착층이 휘어지는 문제가 된다.
도 2에 도시된 바에 의하면, 가접단계는 다이(1)에 접착제 전사 필름(10)을 고정시키고, 진공을 이용하여 대상물(40)을 흡착 및 고정하는 상부척(3)에 대상물(40)을 고정시키는 단계(s1)와, 상부척(3)과 다이(1)를 각각 가열하면서 상부척(3)에 고정된 대상물(40)을 접착제 전사 필름(10) 측으로 가압하여 접착제 전사 필름(10) 상의 접착층(13)을 대상물(40)에 전사시키는 단계(s2)와, 진공을 유지하면서 상부척(3)을 상승시켜 접착층(13)이 부착된 대상물(40)을 상승시키는 단계(s3)와, 상부척(3)을 하부 기판(20)의 상부로 이송시키는 단계(s4)와, 상부척(3)에 고정된 대상물(40)을 하부 기판(20) 측으로 가압하여 대상물(40)을 하부 기판(20)에 가접합시키는 단계(s5)와, 상부척(3)의 진공을 해제하고 상부척(3)을 상승시키는 단계(s6)를 포함한다. (s1)에서 (s3) 단계는 접착제 전사 필름(10)에서 대상물(40)로 접착층(13)을 전사하는 단계이고, (s5)에서 (s6) 단계는 접착층(13)이 전사된 대상물(40)을 하부 기판(20)에 가접합하는 단계이다.
(s1) 단계는 상부척(3)이 진공으로 대상물(40)을 픽업(pick up)하는 단계이다.
(s2) 단계는 대상물(40)의 하면에 접착층(13)을 전사하는 단계이다. (s2) 단계에서, 다이(1)는 80~100℃의 온도로 가열하고, 상부척(3)은 100~170℃의 온도로 가열한다. 바람직하게는 다이는 80~100℃의 온도로 가열하고, 상부척(3)은 160℃의 온도로 가열한다. 가압은 1~4MPa로 수행할 수 있다. 상부척(3)의 가열 온도가 다이(1)의 가열 온도보다 높아야 접착층(13)이 온도가 높은 쪽인 대상물(40)에 강하게 접착될 수 있다.
(s3) 단계는 접착층(13)을 대상물에 부착하여 픽업(pick up)하는 단계이다. (s3) 단계에서, 접착층(13)은 대상물(40)의 하면에 전사에 의해 부착되고 베이스 필름(11)에서 분리된다. 이때, 점착층(12)은 베이스 필름(11)에서 분리되지 않으므로 접착층(13)이 깨끗하게 분리될 수 있다.
(s4) 단계는 대상물(40)을 하부 기판(20) 상에 가접합하기 위해 대상물(40)을 하부 기판(20)의 상부로 이송하는 단계이다. 하부 기판(20)은 AMB 기판 또는 DBC 기판일 수 있다.
(s5) 단계는 상부척(3)에 고정된 대상물(40)을 하부 기판(20) 측으로 가압하여 대상물(40)을 하부 기판(20) 상에 가접시키는 단계이다. (s5) 단계에서, 다이(1)는 80~100℃의 온도로 가열하고, 상부척(3)은 100~170℃의 온도로 가열한다. 바람직하게는 다이(1)는 80~100℃의 온도로 가열하고, 상부척(3)은 160℃의 온도로 가열한다. 가압은 1~4MPa 범위로 수행할 수 있다.
(s6) 단계는 진공을 해제하고 상부척(3)을 상승시켜 가접을 완료하는 단계이다. 이와 같이, 80~100℃의 온도로 가열된 다이(1)를 이용하여 접착제 전사 필름(10)을 가열하고, 100~170℃의 온도로 가열된 상부척(3)을 이용하여 대상물(40)을 가열한 다음, 대상물(40)이 접착제 전사 필름(10) 측으로 가압되도록 상부척(3)을 하강시키면 접착제 전사 필름(10) 상의 접착층(13)이 온도가 더 높은 대상물(40)의 하면에 전사될 수 있다.
가접단계 후, 하부 기판(20) 상에 가접된 대상물(40)의 상부에 상부 기판(도 4의 도면 부호 30 참조)을 접합하고 소결하여 하부 기판(20)과 상부 기판(30)의 사이에 대상물(40)을 본접합시키는 단계를 수행한다. 소결은 240~300℃에서 가열 가압하면서 2분~5분 동안 수행한다. 가압은 8~15MPa 범위로 수행할 수 있다.
가압은 보이드(void) 발생을 방지하기 위한 것이다. 가압은 밀도를 높여 소결 공정시간을 현저하게 줄여준다. 따라서 가압 소결하면 접착층(13)이 구멍이 없이 조밀하게 되어 열전도가 높아지고 방열 특성이 우수해진다. 또한, 가압은 빠른 소결을 가능하게 한다.
본접합시 소결 온도 및 시간은 양산 시간을 단축하기 위해 전술한 범위 내에서 조정가능하다. 예로서, 본접합시 소결은 250℃에서 가압을 5분 수행하는 것이 바람직하나, 양산성 향상을 위해 300℃에서 가압을 2분 수행할 수 있다. 소결은 접합 강도를 향상시키기 위한 것이다. 가압시 균일한 압력으로 가압하여 접착층(13)의 평탄도를 확보한다.
가접단계와 본접단계는 각각 진행될 수도 있고 동시에 진행될 수도 있다. 동시에 진행의 의미는 가접단계에서 가접이 생략되고 본접단계를 수행할 수 있음을 의미한다. 예로서, (s5) 단계에서, 상부척(3)에 고정된 대상물(40)을 기판(20) 측으로 240~300℃의 온도, 8~15MPa의 압력으로 2분~5분 동안 가열 가압하여 대상물(40)을 기판(20) 상에 가접합하지 않고 본접합할 수 있다.
도 3에는 본 발명의 제1 실시예에 따른 파워모듈용 기판의 예가 도시되어 있다.
파워모듈은 하부 기판(20)과 상부 기판(30)의 복층 구조이며, 하부 기판(20)과 상부 기판(30)의 사이에 반도체 칩(40a)이 설치된다. 반도체 칩은 Si, SiC, GaN과 같은 전력 반도체 칩이다.
하부 기판(20)과 상부 기판(30)은 반도체 칩(40a)으로부터 발생하는 열의 방열 효율을 높일 수 있도록, 세라믹 기재(21)와 세라믹 기재(21)의 적어도 일면에 브레이징 접합된 금속층(22)을 포함하는 세라믹 기판이다. 세라믹 기재(21)는 알루미나(Al 2O 3), AlN, SiN, Si 3N 4 중 어느 하나인 것을 일 예로 할 수 있다. 금속층(22)은 세라믹 기재(21) 상에 브레이징 접합된 금속박으로 반도체 칩(40a)을 실장하는 전극패턴 및 구동소자를 실장하는 전극패턴으로 각각 형성된다. 금속박은 알루미늄박 또는 동박인 것을 일 예로 한다. 금속박은 세라믹 기재 상에 780℃~1100℃로 소성되어 세라믹 기재와 브레이징 접합된 것을 일 예로 한다. 실시예는 AMB기판 또는 DBC 기판을 예로 들어 설명하나 TPC 기판, DBA 기판을 적용할 수도 있다. 그러나 내구성 및 방열 효율면에서 AMB기판이 가장 적합하다.
반도체 칩(40a), 제1 전도성 스페이서(40b) 및 제2 전도성 스페이서(40c)는 접착제 전사 필름(10) 상의 접착층(13)을 전사시키고, 이 접착층(13)을 이용하여 하부 기판(20)과 상부 기판(30)의 사이에 접합된다. 접착층(13)은 고방열성을 갖는 Ag 접착층이다.
상하 복층 구조의 기판 사용시 하부 기판(20)과 상부 기판(30)의 사이의 간격을 유지하기 위하여 절연 스페이서(도 5의 도면 부호 40d 참조)를 사용하며, 하부 기판(20)과 상부 기판(30)의 사이에 전기가 통해야 할 경우 전도성 스페이서(40b,40c)를 사용한다. 이 경우 고방열성을 갖는 Ag 접착층을 사용하여 반도체 칩(40a)에서 발생하는 열이 하부 기판(20)을 통해서 상부 기판(30)으로 열 확산되는 것이 방지되도록 한다.
도 3에서 하부 기판(20)의 중앙에 위치한 1개가 제2 전도성 스페이서(40c)이고, 제2 전도성 스페이서(40c) 주위에 서로 이격되게 배치된 4개는 제1 전도성 스페이서(40b)이다. 제1 전도성 스페이서(40b)는 반도체 칩(40a)의 상면에 접합되고 상부 기판(30)과 접합된다. 본 발명의 제1 실시예에 따른 파워모듈용 기판 제조방법은 하부 기판(20)과 상부 기판(30)의 사이에 반도체 칩(40a)과 제1 전도성 스페이서(40b)를 적층식으로 접합한다. 또한. 제2 전도성 스페이서(40c)는 반도체 칩(40a)과 제1 전도성 스페이서(40b)의 높이를 합한 높이와 동일하게 하부 기판(20)과 상부 기판(30)의 사이에 접합하여 방열 특성과 전기 전도성을 확보할 수 있다.
도 4에는 도 3의 하부 기판에 반도체 칩, 제1 전도성 스페이서, 제2 전도성 스페이서를 가접합하고, 그 상부에 상부 기판을 접합하여 소결하는 단계를 포함하는 본 발명의 제1 실시예에 따른 파워모듈용 기판 제조방법의 예가 도시되어 있다.
도 4a 내지 도 4c에 도시된 바에 의하면, 파워모듈용 기판 제조방법은 접착제 전사 필름(10) 상의 접착층(13)을 반도체 칩(40a)의 하면에 전사시키고, 접착층(13)이 전사된 반도체 칩(40a)을 접착층(13)을 매개로 하부 기판(20)의 상면에 가접합시키는 제1 가접단계(s10)와, 접착제 전사 필름(10) 상의 접착층(13)을 제1 전도성 스페이서(40b)의 하면에 전사시키고, 접착층(13)이 전사된 제1 전도성 스페이서(40b)를 접착층(13)을 매개로 반도체 칩(40a)의 상면에 가접합시키는 제2 가접단계(s20)와 접착제 전사 필름(10) 상의 접착층(13)을 제2 전도성 스페이서(40c)의 하면에 전사시키고, 접착층(13)이 전사된 제2 전도성 스페이서(40c)를 접착층(13)을 매개로 하부 기판(20)의 상면에 가접합시키는 제3 가접단계(S30)를 포함한다.
제1 가접단계(s10)에서, 반도체 칩(40a)은 Si, SiC, GaN과 같은 전력 반도체 칩이다.
제2 가접단계(S20)에서, 제1 전도성 스페이서(40b)는 인터커넥션 스페이서(CQC)이다. 또한, 제3 가접단계(S30)에서 제2 전도성 스페이서(40c)는 인터커넥션 스페이서(CQC)이다. 인터커넥션 스페이서(CQC)는 하부 기판(20)과 상부 기판(30)의 사이에 전기가 통해야 할 경우 사용한다. 인터커넥션 스페이서(CQC)는 전도성 금속 블록형태로 이루어지거나 사출물의 외면에 전도성 금속이 코팅된 블록형태로 이루어질 수 있다. 제2 전도성 스페이서(40c)의 높이는 반도체 칩(40a), 접착층(13), 제1 전도성 스페이서(40b)의 높이를 합한 높이와 동일한 높이로 형성된다.
하부 기판(20)은 AMB 기판 또는 DBC 기판일 수 있다. 제1 가접단계 내지 제3 가접단계에서 상부척(3)은 진공 흡착으로 상부척(3)에 반도체 칩(40a), 제1 전도성 스페이서(40b) 및 제2 전도성 스페이서(40c) 등을 고정한다.
제1 가접단계(s10) 내지 제3 가접단계(s30)에서 상부척(3)에 의한 가열 가압은 100~170℃의 온도 1~4MPa의 압력으로 20초 정도 수행한다. 이때, 다이(1)는 80~100℃의 온도로 가열되어 유지된다.
제3 가접단계(S30)후, 하부 기판(20) 상에 가접된 제1 전도성 스페이서(40b)와 제2 전도성 스페이서(40c)의 상부에 상부 기판(30)을 접합하고 소결하여, 하부 기판(20)과 상부 기판(30)의 사이에 반도체 칩(40a), 제1 전도성 스페이서(40b), 제2 전도성 스페이서(40c)를 본접합시키는 본접단계를 수행한다.
도 4d에 도시된 바에 의하면, 본접단계는 하부 기판(20) 상에 가접된 제1 전도성 스페이서(40b) 및 제2 전도성 스페이서(40c)와 대응되게 위치되도록 상부 기판(30)의 하면에 접착층(13)을 형성하는 단계(s40)와, 상부 기판(30)을 상부척(3)에 고정하고, 상부척(3)에 고정된 상부 기판(30)을 하부 기판(20) 측으로 가열 가압하여 반도체 칩(40a)과 제1 전도성 스페이서(40b)의 가접합체(40') 및 제2 전도성 스페이서(40c)를 상부 기판(30)과 하부 기판(20)의 사이에 본접합시키는 단계(s50)를 포함한다. 본접단계에서, 가열 가압은 240~300℃의 온도 8~15MPa의 압력으로 2분~5분 동안 수행한다.
가접단계의 접착층(Adhesive layer)(13)은 본접단계 수행 후 소결된 접착층(Bonding layer)(13')이 된다. 소결된 접착층(13')은 가압 소결에 의해 보이드(void) 없이 조밀하게 되므로 접합 강도 향상되고 우수한 방열 전극의 기능을 하게 된다.
도 5에는 본 발명의 제1 실시예에 따른 파워모듈용 기판의 다른 예가 도시되어 있다.
도 5에 도시된 파워모듈용 기판은 하부 기판(20)이며, 하부 기판(20)의 중앙에 위치한 2개는 제2 전도성 스페이서(40c)이고, 제1 전도성 스페이서(40b)는 제2 전도성 스페이서(40c)의 양측에 각각 4개가 배치되며, 반도체 칩(40a)과 접합된다. 그리고 하부 기판(20)의 모서리에 위치한 4개는 절연 스페이서(40d)이다.
제1 전도성 스페이서(40b)와 제2 전도성 스페이서(40c)는 인터커넥션 스페이서(CQC)이고, 절연 스페이서(40d)는 하부 기판(20)과 상부 기판(30)의 사이에 방열 공간을 형성하는 기능을 한다. 절연 스페이서(40d)는 세라믹 재질로 형성될 수 있다. 제1 전도성 스페이서(40b)와 제2 전도성 스페이서(40c)는 방열과 전기적 도통의 3가지 기능을 수행한다. 절연 스페이서(40d)는 두 기판 사이에 공간을 형성하여 방열 기능을 수행한다.
도 5에 도시된 파워모듈용 기판의 경우도 도 4에 도시된 바와 같은 공정 과정을 통해 하부 기판(20)에 반도체 칩(40a), 제1 전도성 스페이서(40b), 제2 전도성 스페이서(40c) 및 절연 스페이서(40d)를 균일한 높이로 접합할 수 있다.
도 6에 도시된 파워모듈용 기판 제조방법은 접착제 전사 필름 상의 접착층(13)이 전사된 반도체 칩(40a), 제1 전도성 스페이서(40b), 제2 전도성 스페이서(40c) 및 절연 스페이서(40d)를 접착층(13)을 매개로 하부 기판(20)에 가접합시키는 가접단계(s100)와, 하부 기판(20) 상에 반도체 칩(40a), 제1 전도성 스페이서(40b) 및 제2 전도성 스페이서(40c), 절연 스페이서(40d)가 가접된 상태를 소결하여 하부 기판(20) 상에 반도체 칩(40a), 제1 전도성 스페이서(40b) 및 제2 전도성 스페이서(40c), 절연 스페이서(40d)를 본접합시키는 본접단계(s200)를 수행한다.
가접단계(s100)에서, 하부 기판(20)이 안착되는 다이(1)는 80~100℃로 가열하고, 하부 기판(20)에 각 대상물(40)을 가접하기 위한 상부척은 100~170℃의 온도로 가열할 수 있다.
본접단계(S200)에서, 하부 기판(20)이 안착되는 다이(1')는 240~300℃로 가열하고, 하부 기판(20)에 각 대상물(40)을 본접하기 위한 가열가압프레스(5)는 240~300℃의 온도로 가열하면서 8~15MPa의 압력으로 가압할 수 있다.
한편, 도 6에 도시된 예는 하부 기판(20)에만 대상물(40)을 가접하고 소결하는 것으로 설명하였으나, 하부 기판(20)에 대상물(40)이 가접된 상태에서 대상물(40)에 상부 기판(30)을 접합 및 소결하는 본접단계가 수행될 수도 있다.
상술한 본 발명의 제1 실시예에 따른 파워모듈용 기판 제조방법은 접착층(13)의 하면 평탄도를 베이스 필름(11)이 잡아주고, 접착층(13)의 상면 평탄도는 상부척(3)의 가압력으로 잡아줄 수 있으므로 접착층(13)의 두께를 얇고 균일하게 형성할 수 있다.
또한 상술한 본 발명의 제1 실시예에 따른 파워모듈용 기판 제조방법은 필름 형태로 제작된 접착제 전사 필름(10)을 이용하여 하부 기판(20)에 반도체 칩(40a)과 제1 전도성 스페이서(40b)를 적층식으로 접합한 다음 최종 1회 소결로 접합 공정이 완료되므로 공정이 최소화되고 공정 시간을 감소시킬 수 있으며 설비 투자비도 감소된다.
만약, 하부 기판(20)에 반도체 칩(40a)을 가접합하고 반도체 칩(40a)에 제1 전도성 스페이서(40b)를 가접합하는 작업을 Ag 소결 페이스트를 이용하여 수행하면, 하부 기판(20)에 반도체 칩(40a)과 제1 전도성 스페이서(40b)를 가접합한 다음 1차 소결하고, 제1 전도성 스페이서(40b)에 상부 기판(30)을 접합하기 위해 제1 전도성 스페이서(40b) 상에 추가로 Ag 소결 페이스트를 도포하고 2차 소결해야하는 번거로움이 있고, Ag 소결 페이스트를 균일하게 도포하기 어렵다. 또한, 각 소결공정마다 가압이 이루어지기 때문에 공정시간이 길어지고, Ag 소결 페이스트의 도포를 위해 고가의 장비가 필요하게 되므로 설비 투자비가 증가한다. 따라서 Ag 소결 페이스트를 필름 형태로 제작하여 파워모듈용 기판 제조방법에 적용하는 것이 공정 시간을 감소시키고 설비 투자비도 감소시킬 수 있는 점에서 효과적이다.
이하, 도 7 내지 도 12를 참조하여, 본 발명의 제2 실시예에 따른 접착제 전사 필름 및 및 이를 이용한 파워모듈용 기판 제조방법을 설명하기로 한다. 설명의 편의상, 도 1 내지 도 6에 도시된 제1 실시예와 동일한 구성 요소에 대한 설명은 생략하며, 이하 차이점을 위주로 설명하기로 한다.
도 7에 도시된 바에 의하면, 본 발명의 제2 실시예에 따른 접착제 전사 필름(10)은 Ag 소결 페이스트를 필름에 패턴 형태로 제작한 것이다.
접착제 전사 필름(10)은 베이스 필름(11) 상에 OCA 필름을 부착하고 OCA 필름 상에 Ag 소결 페이스트를 패턴 형태로 인쇄하고 건조하여 형성할 수 있다. 또는, 접착제 전사 필름(10)은 베이스 필름(11) 상에 Ag 소결 페이스트를 패턴 형태로 인쇄하고 건조하여 형성할 수 있다. 접착층(13)을 패턴 형태로 인쇄하는 방법은 접착층(13)의 높이를 균일하게 제어하기 위해 메쉬 스크린 인쇄, 스텐실 인쇄를 적용할 수 있다. 스텐실 인쇄는 패턴 형상의 구멍을 형성한 스텐실 메탈 마스크를 베이스 필름(11)의 상면에 배치하고 스크린 인쇄하여 일정한 두께의 접착층 패턴이 형성되게 하는 것이다. 메쉬 스크린 인쇄는 스크린 메쉬를 사용하여 베이스 필름 상에 접착층 패턴을 전사하는 인쇄 방법이다. 메쉬 스크린은 정교하게 짜여진 천 종류의 일정 영역을 화학적 처리(코팅)하여 페이스트가 통과하지 못하도록 메쉬에 막을 형성하고 원하는 일부 이미지 부위만 현상 작업으로 페이스트가 투과되도록 스크린 메쉬를 제작하여 사용한다.
도 8에는 본 발명의 제2 실시예에 따른 접착제 전사 필름을 이용한 파워모듈용 기판 제조방법이 도시되어 있다.
도 8에 도시된 바에 의하면, 본 발명의 제2 실시예에 따른 파워모듈용 기판 제조방법은 접착제 전사 필름(10)을 사용하여 대상물(40)에 접착층(13)을 전사하고, 접착층(13)이 전사된 대상물(40)을 하부 기판(20)의 상면에 가접합할 수 있다. 접착층(13)은 대상물(40)과 대응되는 위치에 대응되는 패턴 형상으로 베이스 필름(11)에 형성된다. 이와 같이 베이스 필름(11)에 접착층(13)을 대상물(40)과 대응되는 위치에 대응되는 패턴 형상으로 형성하는 것은, 접착제 전사 필름(10)의 사용량을 줄일 수 있고 잔유물(burr)로 인한 불량 요인도 줄일 수 있다.
파워모듈용 기판 제조방법은 접착제 전사 필름(10)을 준비하는 준비단계와, 접착제 전사 필름 상의 접착층을 대상물에 전사시키고, 접착층이 전사된 대상물을 상기 접착층을 매개로 하부 기판에 가접합시키는 가접단계와, 하부 기판(20) 상에 가접된 대상물(40)의 상부에 상부 기판(30)을 접합하고 소결하여 하부 기판과 상부 기판(30)의 사이에 대상물(40)을 본접합시키는 본접단계를 포함한다.
준비단계는, 베이스 필름(11)에 접착층(13)을 대상물과 대응되는 위치에 대응되는 패턴 형상으로 사전 코팅하는 단계이다.
준비단계는, 베이스 필름(11)을 준비하는 단계와, 베이스 필름(11) 상에 점착층(12)을 형성하는 단계와, 점착층(12) 상에 스텐실 인쇄 또는 메쉬 스크린 인쇄 방법으로 패턴 형상의 접착층(13)을 형성하는 단계를 포함한다. 일예로, 준비단계는, PET 필름 상에 OCA 필름을 부착하는 단계와, OCA 필름 상에 Ag 소결 페이스트를 도포 또는 인쇄하고 건조하여 Ag 접착층을 형성하는 단계를 포함한다. 베이스 필름(11)은 PET(Polyester) 필름외에도 PC(Polycarbonate) 필름을 사용할 수 있다. 그러나 PET 필름은 PC 필름에 비해 접착층(13)의 하면 평탄도를 잡아주는데 유리하다. 접착층(13)의 상면 평탄도는 상부척(3)의 가압력으로 잡아줄 수 있다. 접착층(13)의 평탄도가 좋지 않으면 소결시 접착층이 휘어지는 문제가 된다.
도 8에 도시된 바에 의하면, 가접단계는 다이(1)에 접착제 전사 필름(10)을 고정시키고, 진공을 이용하여 대상물(40)을 흡착 및 고정하는 상부척(3)에 대상물(40)을 고정시키는 단계(s1)와, 상부척(3)과 다이(1)를 각각 가열하면서 상부척(3)에 고정된 대상물(40)을 접착제 전사 필름(10) 측으로 가압하여 접착제 전사 필름(10) 상의 접착층(13)을 대상물(40)에 전사시키는 단계(s2)와, 진공을 유지하면서 상부척(3)을 상승시켜 접착층(13)이 부착된 대상물(40)을 상승시키는 단계(s3)와, 상부척(3)을 하부 기판(20)의 상부로 이송시키는 단계(s4)와, 상부척(3)에 고정된 대상물(40)을 하부 기판(20) 측으로 가압하여 대상물(40)을 하부 기판(20)에 가접합시키는 단계(s5)와, 상부척(3)의 진공을 해제하고 상부척(3)을 상승시키는 단계(s6)를 포함한다. (s1)에서 (s3) 단계는 접착제 전사 필름(10)에서 대상물(40)로 접착층(13)을 전사하는 단계이고, (s5)에서 (s6) 단계는 접착층(13)이 전사된 대상물(40)을 하부 기판(20)에 가접합하는 단계이다.
가접단계 후, 하부 기판(20) 상에 가접된 대상물(40)의 상부에 상부 기판(도 4의 도면 부호 30 참조)을 접합하고 소결하여 하부 기판(20)과 상부 기판(30)의 사이에 대상물(40)을 본접합시키는 단계를 수행한다. 소결은 240~300℃에서 가열 가압하면서 2분~5분 동안 수행한다. 가압은 8~15MPa 범위로 수행할 수 있다.
도 9에는 하부 기판에 반도체 칩, 제1 전도성 스페이서, 제2 전도성 스페이서를 가접합하고, 그 상부에 상부 기판을 접합하여 소결하는 단계를 포함하는 파워모듈용 기판 제조방법의 실시예가 도시되어 있다.
도 9a 및 도 9b에 도시된 바에 의하면, 파워모듈용 기판 제조방법은 접착제 전사 필름(10) 상의 접착층(13)을 반도체 칩(40a)의 하면에 전사시키고, 접착층(13)이 전사된 반도체 칩(40a)을 접착층(13)을 매개로 하부 기판(20)의 상면에 가접합시키는 제1 가접단계(s10)와, 접착제 전사 필름(10) 상의 접착층(13)을 제1 전도성 스페이서(40b)의 하면과 제2 전도성 스페이서(40c)의 하면에 각각 전사시키고, 접착층(13)이 전사된 제1 전도성 스페이서(40b)와 제2 전도성 스페이서(40c)를 접착층(13)을 매개로 반도체 칩(40a)의 상면과 하부 기판(20)의 상면에 각각 가접합시키는 제2 가접단계(s20)를 포함한다.
제1 가접단계(s10)에서, 접착층(13)은 반도체 칩(40a)과 대응되는 위치에 대응되는 형상으로 베이스 필름(11) 상에 형성되므로 잔유물(burr)이 발생하지 않는 깔끔한 전사가 가능하다.
제2 가접단계(s20)에서, 제1 전도성 스페이서(40b)와 제2 전도성 스페이서(40c)는 인터커넥션 스페이서(CQC)이다. 제2 전도성 스페이서(40c)의 높이는 반도체 칩(40a), 접착층(13), 제1 전도성 스페이서(40b)의 높이를 합한 높이와 동일한 높이로 형성된다.
하부 기판(20)은 AMB 기판 또는 DBC 기판일 수 있다. 제1 가접단계(s10) 및 제2 가접단계(s20)에서 상부척(3)은 진공 흡착으로 상부척(3)에 반도체 칩(40a), 제1 전도성 스페이서(40b) 및 제2 전도성 스페이서(40c) 등을 고정한다.
제2 가접단계(s20)후, 하부 기판(20) 상에 가접된 제1 전도성 스페이서(40b)와 제2 전도성 스페이서(40c)의 상부에 상부 기판(30)을 접합하고 소결하여, 하부 기판(20)과 상부 기판(30)의 사이에 반도체 칩(40a), 제1 전도성 스페이서(40b), 제2 전도성 스페이서(40c)를 본접합시키는 본접단계를 수행한다.
도 9c에 도시된 바에 의하면, 본접단계는 하부 기판(20) 상에 가접된 제1 전도성 스페이서(40b) 및 제2 전도성 스페이서(40c)와 대응되게 위치되도록 상부 기판(30)의 하면에 접착층(13)을 형성하는 단계(s30)와, 상부 기판(30)을 상부척(3)에 고정하고, 상부척(3)에 고정된 상부 기판(30)을 하부 기판(20) 측으로 가열 가압하여 반도체 칩(40a)과 제1 전도성 스페이서(40b)의 가접합체(40') 및 제2 전도성 스페이서(40c)를 상부 기판(30)과 하부 기판(20)의 사이에 본접합시키는 단계(s40)를 포함한다. 본접단계에서, 가열 가압은 240~300℃의 온도 8~15MPa의 압력으로 2분~5분 동안 수행한다.
가접단계의 접착층(Adhesive layer)(13)은 본접단계 수행 후 소결된 접착층(Bonding layer)(13')이 된다. 소결된 접착층(13')은 가압 소결에 의해 보이드(void) 없이 조밀하게 되므로 접합 강도 향상되고 우수한 방열 전극의 기능을 하게 된다.
도 10에는 본 발명의 제2 실시예에 따른 파워모듈용 기판 제조방법의 다른 예가 도시되어 있다.
파워모듈용 기판 제조방법은 패턴화한 접착층을 활용하여 대량 생산이 가능하다.
도 10a에 도시된 바와 같이 복수 개의 반도체 칩(40a)을 고정할 수 있도록 지그 형태로 제작한 상부척(3)에 복수 개의 반도체 칩(40a)을 고정할 수 있도록 하고, 도 10b에 도시된 바와 같이 반도체 칩들(40a)과 대응되는 위치에 대응되는 패턴 형상으로 접착층(13)이 형성되게 접착제 전사 필름(10)을 제작할 수 있다. 이 경우, 반도체 칩들(40a)을 위치별로 고정하고 1회 가열 가압 공정으로 반도체 칩들(40a)에 한 번에 접착층(13)을 전사할 수 있어 가접합 공정 시간을 현저히 줄일 수 있다.
도 11에 도시된 바에 의하면, 상부척(3)은 진공흡착라인(S)이 구비되어 설정 위치에 반도체 칩(40a)이 진공 흡착으로 고정될 수 있다. 접착제 전사 필름(10)은 반도체 칩(40a)과 대응되는 위치에 대응되는 패턴 형상으로 접착층(13)이 형성된다. 접착층(13)은 베이스 필름(11)에 미리 인쇄되고 건조된 형태이다.
도 12에 도시된 바와 같이, 대량 생산이 가능한 파워모듈용 기판 제조방법은 다이(1)에 패턴화된 접착층(13)이 형성된 접착제 전사 필름(10)을 고정시키고, 진공흡착라인(S)을 이용하여 상부척(3)에 반도체 칩들(40a)을 고정시킨다. 다음으로 가열가압프레스(5)로 상부척(3)을 가열하고 히터로 다이(1)를 가열하면서 상부척(3)에 고정된 반도체 칩들(40a)을 접착제 전사 필름(10) 측으로 가압하여 접착제 전사 필름(10) 상의 접착층들(13)을 반도체 칩들(40a)에 전사시킨다. 다음으로 진공을 유지하면서 상부척(3)을 상승시켜 접착층(13)이 부착된 반도체 칩들(40a)을 상승시킨다.
다이(1)는 내부 히터를 이용하여 80~100℃의 온도로 가열하고, 상부척(3)은 가열가압프레스(5)를 이용하여 100~170℃의 온도로 가열한다. 바람직하게는 다이는 80~100℃의 온도로 가열하고, 가열가압프레스(5)는 160℃의 온도로 가열한다. 가압은 1~4MPa로 수행할 수 있다. 가열가압프레스(5)의 가열 온도가 다이(1)의 가열 온도보다 높아야 접착층(13)들이 온도가 높은 쪽인 반도체 칩들(40a)에 강하게 접착될 수 있다.
도 12에 의하면, 반도체 칩(40a)에 부착된 접착층(13)은 전사 공정의 온도로 인해 끝단이 수축하는데, 패턴화된 접착층(13)을 반도체 칩(40a)에 전사하므로 전사시 발생할 수 있는 잔유물(burr) 요인을 현저히 줄일 수 있다.
만약, 베이스 필름(11)의 전체면에 접착층(13)을 형성하고 반도체 칩에 접착층(13)을 전사하면, 상부척(3)이 상승하는 과정에서 반도체 칩(40a)에 전사된 접착층(13)의 끝단이 뜯어지면서 잔유물(burr)이 발생할 수 있다.
상술한 본 발명의 제2 실시예에 따른 파워모듈용 기판 제조방법은 접착층(13)을 패턴화하여 대량 생산이 가능하다. 즉, 지그 형태로 제작한 상부척(3)을 이용하여 파워모듈에 장착될 위치에 대응되게 반도체 칩(40a)을 미리 배열하고, 상부척(3) 상의 반도체 칩(40a)의 위치로 접착층이 전사되게 패턴화한 접착층(13)을 구비한 접착제 전사 필름(10)을 준비한 다음, 가열 가압하여 반도체 칩(40a)의 하면에 접착층(13)을 전사할 수 있다. 이는 1번의 전사로 반도체 칩을 DBC 기판 또는 AMB 기판에 가접할 수 있으므로 접착제 전사 필름의 사용량을 줄이고 가접공정 시간을 크게 줄일 수 있다. 또한 패턴화한 접착층은 반도체 칩과 1대1로 대응하여 부착되므로 전사시 잔유물 발생을 크게 줄일 수 있는 점에서 효과적이고 Ag를 사용하는 접착층의 면적이 크게 줄어 제품 단가를 크게 낮출수 있다.
이하, 도 13 내지 도 15를 참조하여, 본 발명의 제3 실시예에 따른 접착제 전사 필름 및 및 이를 이용한 파워모듈용 기판 제조방법을 설명하기로 한다. 설명의 편의상, 도 1 내지 도 6에 도시된 제1 실시예와 동일한 구성 요소에 대한 설명은 생략하며, 이하 차이점을 위주로 설명하기로 한다.
도 13에 도시된 바에 의하면, 본 발명의 제3 실시예에 따른 접착제 전사 필름(10)은 PET 필름 상에 Ag 소결 페이스트를 코팅하여 건조한 Ag 코팅 건조 필름이고, 접착층(13)이 다층 구조로 된다. 접착층(13)은 3층 이상일 수 있다. 접착층(13)은 점착층(12)의 상면에 적층되는 제1 접착층(13a)과, 제1 접착층(13a)의 상면에 적층되는 제2 접착층(13b)과, 제2 접착층(13b)의 상면에 적층된 제3 접착층(13c)을 포함한다.
제1 접착층(13a)과 제3 접착층(13c)에 포함된 Ag 분말 입자의 평균입경은 제2 접착층(13b)에 포함된 Ag 분말 입자의 평균입경과 상이하다. 바람직하게는 제1 접착층(13a)과 제3 접착층(13c)에 포함된 Ag 분말 입자의 평균입경에 비해 제2 접착층(13b)에 포함된 Ag 분말 입자의 평균입경이 상대적으로 작다. 접착층(13)을 다층 구조로 형성하고 각 층에 포함되는 Ag 분말 입자의 평균입경의 크기가 상이하면 소결시 수축율이 다르게 발생한다.
실시예와 같이, 중간층인 제2 접착층(13b)에 포함된 Ag 분말 입자의 평균입경을 제2 접착층(13b)의 상하층인 제3 접착층(13c)과 제1 접착층(13a)에 포함된 Ag 분말 입자의 평균입경에 비해 상대적으로 작은 것을 적용하면, 소결시 평균입경이 상대적으로 작은 제2 접착층(13b)의 수축율이 제1 접착층(13a) 및 제3 접착층(13c)에 비해 더 커져 접착층(13)의 양 끝단 형상을 오목하게 제어할 수 있다. 접착층(13)의 양 끝단의 형상을 오목하게 제어하면 접착층(13)의 중심부의 응력을 완화하여 파괴 강도(인장 강도)를 높일 수 있다.
더욱이, 접착층(13)은 중심부에 평균입경이 작은 Ag 분말 입자를 적용하여 전체 두께가 두꺼운 접착층(13)을 적용하여도 치밀한 소결이 가능하도록 할 수 있다.
열응력으로 인한 휨으로 인한 파괴 현상에서, 대부분은 이종계면의 접합면을 따라 크랙이 발생하면서 파괴가 진행된다. 그런데 접착층(13)을 다층 구조로 하면 단일 소재의 소결시 접합강도가 더 높아지게 되어, 이종계면의 접합면보다 소결된 접착층(13)의 중심부가 크랙의 시작점이 될 가능성이 높아진다.
즉, Ag 입자 크기가 확실하게 구분되는 Ag 소결 페이스트를 사용하여 다층 구조의 접착층(13)을 형성함으로써 이종계면의 크랙 발생을 방지할 수 있다. 또한 접착층(13)의 중심부에서 크랙 발생이 방지되도록 Ag 입자 크기에 따라 수축율이 다르게 발생하도록 각 층을 상이하게 구성하여 접착층(13)의 양 끝단 형상을 제어할 수 있다. 이는 접착층(13)의 중심부의 응력을 완화하여 파괴 강도를 높이게 된다.
도 13에 도시된 바와 같이, 접착제 전사 필름(10) 상의 다층 구조인 접착층(13)은 대상물(40)에 전사된 다음, 대상물(40)을 고정한 상부척(3)이 대상물(40)을 기판(20) 측으로 가열 가압함에 따라 대상물(40)과 기판(20)의 사이를 소결 접합한다. 소결된 접착층(13")의 양 끝단 형상은 제1 접착층(13a)과 제3 접착층(13c)에 비해 상대적인 수축이 더 많이 발생하는 제2 접착층(13b)에 의해 오목한 형상이 되고 중심부의 응력 완화가 가능하게 된다. 또한, 소결된 접착층(13")은 중심에서 다른 것보다 소결 밀도가 더 높기 때문에 열전도율이 높다. 열전도율은 최소 기공 조건에서 높아진다.
도 14에 도시된 바에 의하면, 접착층(13)에 포함되는 Ag 분말 입자는 플레이크상 나노 입자로 이루어진다. 구체적으로, 제1 접착층(13a) 내지 상기 제3 접착층(13c)은 플레이크상 나노 입자로 이루어진 Ag 분말 입자를 포함하고, 제2 접착층(13b)에 포함된 Ag 분말 입자의 평균입경은 제1 접착층(13a)과 제3 접착층(13c)에 포함된 Ag 분말 입자의 평균입경에 비해 상대적으로 작다.
플레이크(flake)상으로 이루어진 Ag 분말 입자는 유기물인 바인더의 양을 최소화하면서 소결성을 향상시킨다. 더욱이 플레이크상으로 이루어진 Ag 분말 입자는 나노 사이즈 구(spare)상의 Ag 분말 입자에 비해 소결시 수축율이 적고, 접합력이 좋으며 전단 강도가 높다. 접착층(13)에 유기물인 바인더의 양이 많으면 과전압으로 인한 350~400℃의 온도 상승시 가스가 발생하고 접착층의 균열이 발생할 수 있다. 따라서 실시예는 유기물인 바인더의 함량이 최소화되고 Ag 분말 입자의 함량이 최대가 되도록 플레이크상 나노 입자로 이루어진 Ag 분말 입자를 포함한다. 실시예에서 플레이크상은 두께가 수 나노미터로 납작한 타원 형상을 갖는다.
이와 같이, 접착제 전사 필름(10)은 PET 필름 상에 Ag 소결 페이스트를 3회 이상 코팅하고 건조하여, 베이스 필름 상에 다층 구조의 Ag 접착층을 형성한 Ag 코팅 건조 필름이다.
본 발명의 제3 실시예에 따른 접착제 전사 필름(10)을 이용한 파워모듈용 기판 제조방법은 접착제 전사 필름(10)을 준비하는 준비단계와, 접착제 전사 필름 상의 접착층을 대상물에 전사시키고, 접착층이 전사된 대상물을 상기 접착층을 매개로 하부 기판에 가접합시키는 가접단계와, 하부 기판(20) 상에 가접된 대상물(40)의 상부에 상부 기판(30)을 접합하고 소결하여 하부 기판과 상부 기판(30)의 사이에 대상물(40)을 본접합시키는 본접단계를 포함한다.
여기서 준비단계는, 베이스 필름(11)에 접착층(13)을 사전 코팅하는 단계이다.
준비단계는, 베이스 필름(11)을 준비하는 단계와 베이스 필름(11) 상에 점착층(12)을 형성하는 단계와, 점착층(12) 상에 Ag 소결 페이스트를 코팅하고 건조하는 과정을 3회 이상 수행하여 다층 구조의 접착층(13)을 형성하는 단계를 포함한다.
일예로, 준비단계는, PET 필름 상에 OCA 필름을 부착하는 단계와 OCA 필름 상에 Ag 소결 페이스트를 도포 또는 인쇄하고 건조하는 과정을 3회 수행하여 3층으로 구성된 Ag 접착층을 형성하는 단계를 포함한다.
Ag 접착층은 중간층을 구성하는 제2 접착층(13)의 Ag 분말 입자의 평균입경이 중간층의 상하부에 형성된 제3 접착층(13)과 제2 접착층(13)의 Ag 분말 입자의 평균입경에 비해 상대적으로 작은 것을 채용하여 소결시 Ag 접착층의 양 끝단 형상이 중간층의 응력을 제거하는 방향으로 제어되게 한다. 또한, Ag 접착층은 Ag 분말 입자가 플레이크상인 것을 사용한다.
도 15에 도시된 바에 의하면, 가접단계와 본접단계를 거쳐 소결된 다층 구조의 접착층(13”)은 소결된 접착층(13")은 수축율이 발생하나 약 6% 정도로 작다. 더욱이 접착층(13)은 상하로 잘 수축하지 않고 양측으로 작은 수축이 발생하는데, 이는 접착층(13)을 구성하는 Ag가 플레이크상이기 때문이다. 플레이크상은 접착층(13")의 결합력을 높여 파괴 강도를 향상시킨다.
아래의 표 1은 순수 Ag 대비하여 본 발명의 제3 실시예에 따른 접착층을 소결한 Ag 접착층(실시예)과 Sn-Ag 솔더층(비교예)의 특성을 나타내었다. 제3 실시예의 Ag 접착층은 Ag 분말 98~99 중량%와 바인더 1~2 중량%를 포함한다.
구분 Pure Ag Ag 소결층(접착층) Sn-Ag 솔더층
Liquidus (℃) 961 961 221
Electrical Conductivity (MS/m) 68 41 7.8
Thermal Conductivity (W/mK) 429 200 70
Density (g/cm3) 10.5 8.2 8.4
CTE (ppm/℃) 19.3 19 28
Tensile strength (MPa) 139 55 30
표 1에 의하면, 본 발명의 제3 실시예에 따른 Ag 접착층은 열전도율(Therma conductivity)이 200W/mK로 높은 열전도율을 갖고, 인장강도(Tensile strength)가 50MPa 이상으로 Sn-Ag 솔더층에 비해 높다. 이로부터 본 발명의 제3 실시예에 따른 Ag 접착층의 열전도율과 인장강도가 Sn-Ag 솔더층에 비해 더 우수함을 알 수 있다.
도 16은 파워모듈의 반도체 칩에서 냉각과 가열을 반복하는 동안 발생하는 휨을 나타낸 도면이고, 도 17은 본 발명의 Ag 접착층(제3 실시예)과 Sn Solder(비교예)를 파워모듈에 적용하여 균열 특성을 비교한 SEM 사진이다.
도 16에 도시된 바에 의하면, 파워모듈의 반도체 칩의 작동온도는 150~250℃이고, 냉각과 가열을 반복하는 동안 휨이 발생한다.
도 17a 및 도 17b에 도시된 바에 의하면, 기판에 반도체 칩을 Sn Solder(SAC305, SN100C)로 접합한 경우 작동온도 -40~125℃에서 800회 시험한 결과 SEM 사진에서 확인한 Sn Solder 접합면에서 크랙이 발생하였다.
반면, 도 17c에 도시된 바에 의하면, 본 발명의 제3 실시예에 따른 Ag 접착층은 작동온도 -40~125℃에서 800회 시험한 결과 크랙이 확인되지 않았다.
도 18은 본 발명의 Ag 접착층(제3 실시예)의 바인더 함량에 따른 미세조직을 설명하기 위한 SEM 사진 및 그래프이고, 도 19는 Sn Solder(비교예)의 바인더 함량에 따른 미세조직을 설명하기 위한 SEM 사진 및 그래프이다.
구체적으로, 도 18a는 본 발명의 Ag 접착층(제3 실시예)을 250℃에서 10분동안 소결한 것의 SEM 사진이고, 도 18b는 도 18a의 실시예의 바인더 함량에 따른 무게 감소(Weight loss) 및 열량(Calorimetric)을 측정한 그래프이다.
도 19a는 Sn Solder를 250℃에서 10분동안 소결한 것의 SEM 사진이고, 도 19b는 도 19a의 실시예의 바인더 함량에 따른 무게 감소(Weight loss) 및 열량(Calorimetric)을 측정한 그래프이다.
도 18 및 도 19에 도시된 바에 의하면, 유기물인 바인더의 함량이 최소화될 수록 기공이 최소화됨을 확인할 수 있다. 이를 통해 불필요한 유기물을 최소화하는 것이 우수한 소결성을 확보할 수 있고, 소결층의 균열을 방지할 수 있음을 알 수 있다. 그러나 Ag 분말 입자의 균일 확산을 위해 유기물인 바인더의 함량은 1~2 중량% 포함하는 것이 바람직하다. Ag 분말 입자가 균일 확산되어야 균일한 접착층(13)을 형성할 수 있다.
도 20은 본 발명의 Ag 접착층(제3 실시예)을 250℃에서 30분동안 가압하지 않고 소결한 것이다.
도 20b는 도 20a를 확대한 것으로, Ag 접착층을 250℃에서 30분 동안 무압력으로 소결한 결과, 접착강도가 60MPa 이상 확보되었다. 또한, Ag 접착층은 가압하지 않고 소결하여도 유기물이 최소화되어 열전도율이 약 150W/mK 이상 확보됨을 확인할 수 있다.
도 21에는 Ag 접착층을 전사한 Si 반도체 칩을 기판에 가압 소결한 다음 소결된 Ag 접착층(Ag 소결층)의 조직을 촬영한 것이다. 여기서, 도 21a는 베이스 필름에 150㎛ 마스크 스텐실 인쇄를 통해 형성된 Ag 접착층이고, 도 21b는 베이스 필름에 200㎛ 마스크 스텐실 인쇄를 통해 형성된 Ag 접착층이다.
도 21a, 도 21b에 도시된 Ag 접착층은 240℃에서 4분 동안 15MPa로 가압 소결하였다. 가압 소결 후, 다공도가 7~8%인 조밀한 결합층이 확인되었다. 도 21의 경우, 소결 시간이 짧아도 충분한 결합이 가능하였고, 접착강도 50MPa 이상, 약 300W/mK의 열전도율이 확보되었다. 다공도는 소결 후 유기물이 최소화되어 7~8%로 확보된 것으로 확인되며, 최소 기공 조건으로 인해 열전도율이 높아진 것으로 확인된다.
도 21은 접착층을 가압 소결함에 의해 기공이 최소화되고, 도 20은 무압력으로 소결함에 의해 많은 기공이 확인된다. 이를 통해, 가압 소결은 기공을 최소화시켜 열전도율을 높이는 효과가 있음을 알 수 있다.
도 22는 본 발명의 제3 실시예에 따른 Ag 접착층의 접착 강도를 타사 제품(비교예)과 비교하였다.
타사 제품은 Semipowerrex(korea)이다. 실시예와 비교예 모두 소결은 290℃에서 150sec 수행하였다.
도 22에서 확인되듯이, 실시예는 290℃ 온도에서 약 2분의 짧은 시간 내에 충분한 결합강도를 얻을 수 있고, 결합강도가 65MPa 이상으로 매우 높음을 확인할 수 있다.
도 23은 도 22의 실시예와 비교예의 파단 표면의 일반 촬영 사진이고, 도 24는 도 22의 실시예와 비교예의 파단 표면의 SEM 사진이다.
도 23에 도시된 바에 의하면, 실시예는 Ag 접착층의 일부가 떨어져 분리된 반면, 비교예는 접착층과 기판의 접합면이 파단되었다.
도 24에 도시된 바에 의하면, 파단 표면의 형상에서 Ag 접착층은 Ag 접착층의 중간에 파열이 발생하고, 비교예(타사 제품)는 접착층 전체가 기판에서 분리되었다. 이러한 현상은, 실시예의 경우 Ag 접착층의 중심 부분이 다른 부분에 비해 소결밀도가 더 높고 Ag 분말 입자가 플레이크상이기 때문으로 확인된다. 비교예는 Ag 분말 입자가 구상에 가깝다. 더욱이 실시예는 약 65MPa에서 파열되고 비교예는 약 23MPa에서 파열되었다.
도 25는 본 발명의 제3 실시예에 따른 Ag 접착층과 비교예(타사 제품)의 수축율, 휨 발생, 미세조직을 비교한 것이다.
실시예와 비교예는 무가압 상태로 270℃ 온도에서 60분 동안 소결하였다.
도 25에 도시된 바에 의하면, 실시예는 6% 정도 수축이 발생하였고, 비교예는 24% 정도 수축이 발생하였다. 또한 실시예는 소결 후 휨이 발생하지 않은 반면, 비교예는 소결 후 휨이 발생하였다. 또한, 실시예는 SEM으로 측정한 미세조직에서 플레이크(flake)상이 확인되는 반면, 비교예는 구(sphere)상이 확인된다.
위 결과로부터, 실시예의 Ag 접착층은 수축율이 비교예에 비해 20% 적음이 확인되고, 반도체 칩의 본딩 후 지그 공차로 인한 결함을 줄이는데 기여할 수 있음을 알 수 있다.
도 26은 본 발명의 제3 실시예에 따른 Ag 접착층과 비교예(타사 제품)의 무게 감소(Weight loss)를 비교한 그래프이고, 도 27은 본 발명의 제3 실시예에 따른 Ag 접착층과 비교예(타사 제품)의 열량(Calorimetric)을 측정한 그래프이다.
실시예의 Ag 접착층은 비교예(타사 제품)에 비해 유기 함량 1~2wt%에서 열분해 및 소결온도가 60~100℃ 낮은 것이 확인된다. 이를 통해 낮은 소결온도는 빠른 소결을 가능하게 함을 예상할 수 있다.
상술한 본 발명의 제3 실시예에 따른 Ag 접착층은 무압력 소결에서 150W/mK의 열전도율을 확보할 수 있고, 테스트 장비를 이용한 가압 소결시 280W/mK 이상, 공식적인 가압장비 사용시 300W/mK 이상의 열전도율을 확보할 수 있다.
또한, 본 발명의 제3 실시예에 따른 Ag 접착층은 Ag 분말 입자가 플레이크상을 가지므로 수축율이 적고, Ag 접착층이 다층 구조 및 이종 분말 입자로 구성되어 잔류 응력의 제거에 이점이 있으므로 소결 후 균열로 인한 불량이 최소화되며, 50MPa 이상의 높은 파괴 강도(인장 강도)를 확보할 수 있다.
본 발명은 도면과 명세서에 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명은 기술분야의 통상의 지식을 가진 자라면, 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 권리범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (19)

  1. 베이스 필름;
    상기 베이스 필름 상에 형성된 점착층; 및
    상기 점착층 상에 형성된 접착층;
    을 포함하는 접착제 전사 필름.
  2. 제1항에 있어서,
    상기 접착층은 Ag 접착층이고,
    상기 Ag 접착층은 Ag 분말 97~99 중량%와 바인더 1~3 중량%를 포함하는 접착제 전사 필름.
  3. 제1항에 있어서,
    상기 베이스 필름은 PET 필름이고,
    상기 점착층은 OCA인 접착제 전사 필름.
  4. 제1항에 있어서,
    상기 접착층은 상기 점착층 상에 패턴 형상으로 형성된 접착제 전사 필름.
  5. 제1항에 있어서,
    상기 접착층은 상기 점착층 상에 다층 구조로 형성된 접착제 전사 필름.
  6. 제5항에 있어서,
    상기 접착층은,
    상기 점착층의 상면에 적층되는 제1 접착층;
    상기 제1 접착층의 상면에 적층되는 제2 접착층; 및
    상기 제2 접착층의 상면에 적층된 제3 접착층을 포함하고,
    상기 제1 접착층 내지 상기 제3 접착층은 플레이크상 나노 입자로 이루어진 Ag 분말을 포함하고,
    상기 제2 접착층에 포함된 Ag 분말의 평균입경은 상기 제1 접착층과 상기 제3 접착층에 포함된 Ag 분말의 평균입경에 비해 상대적으로 작은 접착제 전사 필름.
  7. 접착제 전사 필름을 준비하는 준비단계;
    상기 접착제 전사 필름 상의 접착층을 대상물에 전사시키고, 상기 접착층이 전사된 대상물을 상기 접착층을 매개로 하부 기판에 가접합시키는 가접단계; 및
    상기 하부 기판 상에 가접된 상기 대상물의 상부에 상부 기판을 접합하고 소결하여 상기 하부 기판과 상기 상부 기판의 사이에 상기 대상물을 본접합시키는 본접단계;
    를 포함하는 파워모듈용 기판 제조방법.
  8. 제7항에 있어서,
    상기 준비단계는,
    베이스 필름을 준비하는 단계;
    상기 베이스 필름 상에 점착층을 형성하는 단계; 및
    상기 점착층 상에 접착층을 형성하는 단계;
    를 포함하는 파워모듈용 기판 제조방법.
  9. 제7항에 있어서,
    상기 준비단계는,
    PET 필름 상에 OCA 필름을 부착하는 단계; 및
    상기 OCA 필름 상에 Ag 소결 페이스트를 도포 또는 인쇄하고 건조하여 Ag 접착층을 형성하는 단계;
    를 포함하는 파워모듈용 기판 제조방법.
  10. 제7항에 있어서,
    상기 준비단계에서,
    상기 대상물의 위치와 대응되는 패턴 형상의 접착층이 형성되게 접착제 전사 필름을 준비하는 파워모듈용 기판 제조방법.
  11. 제7항에 있어서,
    상기 준비단계는,
    PET 필름 상에 OCA 필름을 부착하는 단계; 및
    상기 OCA 필름 상에 Ag 소결 페이스트를 메쉬 스크린 인쇄 또는 스텐실 인쇄하고, 건조하여 패턴 형상의 Ag 접착층을 형성하는 단계;
    를 포함하는 파워모듈용 기판 제조방법.
  12. 제7항에 있어서,
    상기 준비단계는,
    베이스 필름을 준비하는 단계;
    상기 베이스 필름 상에 점착층을 형성하는 단계; 및
    상기 점착층 상에 Ag 소결 페이스트를 코팅하고 건조하는 과정을 3회 이상 수행하여 다층 구조의 접착층을 형성하는 단계;
    를 포함하는 파워모듈용 기판 제조방법.
  13. 제7항에 있어서,
    상기 가접단계는,
    다이에 상기 접착제 전사 필름을 고정시키고, 진공을 이용하여 대상물을 흡착 및 고정하는 상부척에 대상물을 고정시키는 단계;
    상기 상부척과 상기 다이를 각각 가열하면서 상기 상부척에 고정된 상기 대상물을 상기 접착제 전사 필름 측으로 가압하여 상기 접착제 전사 필름 상의 접착층을 상기 대상물에 전사시키는 단계;
    진공을 유지하면서 상기 상부척을 상승시켜 상기 접착층이 부착된 대상물을 상승시키는 단계;
    상기 상부척을 하부 기판의 상부로 이송시키는 단계;
    상기 상부척에 고정된 대상물을 상기 하부 기판 측으로 가압하여 상기 대상물을 상기 하부 기판에 가접합시키는 단계; 및
    진공을 해제하고 상기 상부척을 상승시키는 단계;
    를 포함하는 파워모듈용 기판 제조방법.
  14. 제13항에 있어서,
    상기 다이는 80~100℃의 온도로 가열하고, 상기 상부척은 100~170℃의 온도로 가열하는 파워모듈용 기판 제조방법.
  15. 제7항에 있어서,
    상기 소결은 240~300℃에서 가열 가압하면서 2분~5분 동안 수행하는 파워모듈용 기판 제조방법.
  16. 제7항에 있어서,
    상기 가접단계에서,
    상기 대상물은 반도체 칩, 제1 전도성 스페이서 및 제2 전도성 스페이서를 포함하고,
    상기 가접단계는,
    상기 접착제 전사 필름 상의 접착층을 반도체 칩의 하면에 전사시키고, 상기 접착층이 전사된 반도체 칩을 상기 접착층을 매개로 하부 기판의 상면에 가접합시키는 제1 가접단계;
    상기 접착제 전사 필름 상의 접착층을 제1 전도성 스페이서의 하면에 전사시키고, 상기 접착층이 전사된 제1 전도성 스페이서를 상기 접착층을 매개로 상기 반도체 칩의 상면에 가접합시키는 제2 가접단계; 및
    상기 접착제 전사 필름 상의 접착층을 제2 전도성 스페이서의 하면에 전사시키고, 상기 접착층이 전사된 제2 전도성 스페이서를 상기 접착층을 매개로 상기 하부 기판의 상면에 가접합시키는 제3 가접단계;
    를 포함하는 파워모듈용 기판 제조방법.
  17. 제16항에 있어서,
    상기 제2 전도성 스페이서의 높이는 상기 반도체 칩, 상기 접착층, 상기 제1 전도성 스페이서의 높이를 합한 높이와 동일한 높이인 파워모듈용 기판 제조방법.
  18. 제16항에 있어서,
    상기 본접단계는,
    상기 하부 기판 상에 가접된 상기 제1 전도성 스페이서 및 상기 제2 전도성 스페이서와 대응되게 위치되도록 상부 기판의 하면에 접착층을 형성하는 단계; 및
    상기 상부 기판을 상부척에 고정하고, 상기 상부척에 고정된 상부 기판을 상기 하부 기판 측으로 가열 가압하여 상기 반도체 칩과 상기 제1 전도성 스페이서의 가접합체 및 상기 제2 전도성 스페이서를 상기 상부 기판과 상기 하부 기판 사이에 본접합시키는 단계;
    를 포함하는 파워모듈용 기판 제조방법.
  19. 제7항에 있어서,
    상기 상부 기판과 상기 하부 기판은 AMB기판 또는 DBC 기판을 사용하는 파워모듈용 기판 제조방법.
PCT/KR2021/005373 2020-04-28 2021-04-28 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법 WO2021221460A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180045549.0A CN115734994B (zh) 2020-04-28 2021-04-28 粘合剂转移膜及使用粘合剂转移膜制造电源模块基板的方法
JP2022565929A JP7531238B2 (ja) 2020-04-28 2021-04-28 接着剤転写フィルムおよびこれを用いたパワーモジュール用基板の製造方法
US17/921,966 US20230178509A1 (en) 2020-04-28 2021-04-28 Adhesive transfer film and method for manufacturing power module substrate by using same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2020-0051778 2020-04-28
KR1020200051778A KR20210133069A (ko) 2020-04-28 2020-04-28 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법
KR10-2020-0053480 2020-05-04
KR1020200053136A KR20210135025A (ko) 2020-05-04 2020-05-04 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법
KR10-2020-0053136 2020-05-04
KR1020200053480A KR20210135136A (ko) 2020-05-04 2020-05-04 접착제 전사 필름 및 이를 이용한 접합 방법

Publications (1)

Publication Number Publication Date
WO2021221460A1 true WO2021221460A1 (ko) 2021-11-04

Family

ID=78373677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/005373 WO2021221460A1 (ko) 2020-04-28 2021-04-28 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법

Country Status (4)

Country Link
US (1) US20230178509A1 (ko)
JP (1) JP7531238B2 (ko)
CN (1) CN115734994B (ko)
WO (1) WO2021221460A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4322204A1 (de) * 2022-08-11 2024-02-14 Siemens Aktiengesellschaft Gesintertes leistungselektronisches modul

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11993066B2 (en) * 2021-03-31 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Chuck, lamination process, and manufacturing method of semiconductor package using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170125350A (ko) * 2015-03-23 2017-11-14 후지필름 가부시키가이샤 적층체, 가접착용 조성물 및 가접착막
WO2019180914A1 (ja) * 2018-03-23 2019-09-26 三菱マテリアル株式会社 電子部品実装モジュール
KR20190110376A (ko) * 2018-03-20 2019-09-30 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
KR20190130152A (ko) * 2017-03-29 2019-11-21 닛토덴코 가부시키가이샤 가열 접합용 시트 및 가열 접합용 시트를 구비한 다이싱 테이프
KR20200039735A (ko) * 2017-09-15 2020-04-16 린텍 가부시키가이샤 필름상 소성 재료, 및 지지 시트를 가지는 필름상 소성 재료

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5880300B2 (ja) * 2012-06-14 2016-03-08 日立化成株式会社 接着剤組成物及びそれを用いた半導体装置
TWI583760B (zh) 2012-08-02 2017-05-21 Lintec Corp A film-like adhesive, a bonding sheet for semiconductor bonding, and a method of manufacturing the semiconductor device
JP6428716B2 (ja) * 2016-07-12 2018-11-28 千住金属工業株式会社 導電性接着剤、接合体および継手
JP7080721B2 (ja) * 2017-09-15 2022-06-06 リンテック株式会社 フィルム状焼成材料、及び支持シート付フィルム状焼成材料
SG11202011196SA (en) 2018-05-15 2020-12-30 Showa Denko Materials Co Ltd Semiconductor device, thermosetting resin composition used for production thereof, and dicing die bonding integrated tape

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170125350A (ko) * 2015-03-23 2017-11-14 후지필름 가부시키가이샤 적층체, 가접착용 조성물 및 가접착막
KR20190130152A (ko) * 2017-03-29 2019-11-21 닛토덴코 가부시키가이샤 가열 접합용 시트 및 가열 접합용 시트를 구비한 다이싱 테이프
KR20200039735A (ko) * 2017-09-15 2020-04-16 린텍 가부시키가이샤 필름상 소성 재료, 및 지지 시트를 가지는 필름상 소성 재료
KR20190110376A (ko) * 2018-03-20 2019-09-30 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
WO2019180914A1 (ja) * 2018-03-23 2019-09-26 三菱マテリアル株式会社 電子部品実装モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4322204A1 (de) * 2022-08-11 2024-02-14 Siemens Aktiengesellschaft Gesintertes leistungselektronisches modul
WO2024033017A1 (de) * 2022-08-11 2024-02-15 Siemens Aktiengesellschaft Gesintertes leistungselektronisches modul

Also Published As

Publication number Publication date
US20230178509A1 (en) 2023-06-08
JP7531238B2 (ja) 2024-08-09
CN115734994B (zh) 2024-08-13
JP2023524011A (ja) 2023-06-08
CN115734994A (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
WO2021221460A1 (ko) 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법
WO2011021824A2 (ko) 정전척 및 이의 제조 방법
CN101356641B (zh) 半导体搭载用布线基板、其制造方法及布线基板组件
WO2016171530A1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
WO2018117361A1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
WO2021251716A1 (ko) Ａｇ 페이스트 조성물 및 이를 이용하여 제조된 접합 필름
WO2012011701A9 (en) Radiant heat circuit board and method for manufacturing the same
WO2020036360A1 (ko) 프레임 일체형 마스크의 제조 방법 및 프레임
JPH11168134A (ja) 静電吸着装置およびその製造方法
WO2011034259A1 (ko) 광소자 기판, 광소자 디바이스 및 그 제조 방법
WO2021215741A1 (ko) Led칩 전사용 감광성 전사 수지, 그 감광성 전사 수지를 이용한 led칩 전사 방법 및 이를 이용한 디스플레이 장치의 제조 방법
WO2012087058A2 (en) Printed circuit board and method for manufacturing the same
WO2015147509A1 (ko) 열경화성 반도체 웨이퍼용 임시접착필름, 이를 포함하는 적층체 및 적층체 분리방법
WO2013137668A1 (en) The printed circuit board and the method for manufacturing the same
WO2019093609A1 (ko) 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 본딩 장치
WO2013176520A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2018117484A1 (ko) 히팅 로드, 이를 포함하는 발열 모듈 및 이를 포함하는 히팅 장치
WO2020076021A1 (ko) 마스크 지지 템플릿과 그의 제조 방법 및 프레임 일체형 마스크의 제조 방법
WO2019203510A1 (ko) 프레임 일체형 마스크의 제조 장치
KR20210133069A (ko) 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법
WO2022005183A1 (ko) 파워모듈
WO2017057927A1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 모듈
WO2011059137A1 (ko) 광소자 디바이스 및 그 제조 방법
WO2020185021A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
WO2017154408A1 (ja) パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21796752

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022565929

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21796752

Country of ref document: EP

Kind code of ref document: A1