WO2021210696A1 - 구동 ic가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치 - Google Patents

구동 ic가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2021210696A1
WO2021210696A1 PCT/KR2020/004994 KR2020004994W WO2021210696A1 WO 2021210696 A1 WO2021210696 A1 WO 2021210696A1 KR 2020004994 W KR2020004994 W KR 2020004994W WO 2021210696 A1 WO2021210696 A1 WO 2021210696A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
emitting device
electrode
driving
Prior art date
Application number
PCT/KR2020/004994
Other languages
English (en)
French (fr)
Inventor
홍대운
박상태
최수인
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020227038630A priority Critical patent/KR20220165266A/ko
Priority to PCT/KR2020/004994 priority patent/WO2021210696A1/ko
Publication of WO2021210696A1 publication Critical patent/WO2021210696A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • the present invention relates to a semiconductor light emitting device package having a built-in driving IC and a method for manufacturing the same.
  • LCD Liguid Crystal Display
  • AMOLED Active Matrix Organic Light Emitting Diodes
  • a light emitting diode (Light Emitting Diode: LED) is a well-known semiconductor light emitting device that converts electric current into light. It has been used as a light source for display images of electronic devices including communication devices. Accordingly, a method for solving the above problems by implementing a display using the semiconductor light emitting device may be proposed.
  • Such a light emitting diode has various advantages, such as a long lifespan, low power consumption, excellent initial driving characteristics, and high vibration resistance, compared to a filament-based light emitting device.
  • each pixel of the display may include a red LED, a green LED, and a blue LED, and the semiconductor light emitting devices included in the pixel may be controlled by a driver IC.
  • the driver IC must be provided for each pixel, as the number of pixels increases, the number of driver ICs may also increase.
  • An object of the present invention is to provide a semiconductor light emitting device package capable of preventing insufficient space for disposing a driving IC chip due to an increase in pixels of a display device including a semiconductor light emitting device or a decrease in a distance between the semiconductor light emitting devices. .
  • Another object of the present invention is to provide a structure capable of minimizing the size of a semiconductor light emitting device package in which a driving IC is embedded.
  • a semiconductor light emitting device package includes a driving IC chip including a substrate, a driving IC formed on an upper surface or a rear surface of the substrate, and at least one semiconductor light emitting diode attached to a surface opposite to the surface on which the driving IC is formed. a device, and a plurality of side electrodes formed to correspond to a height between the upper surface and the rear surface and electrically connecting each of the at least one semiconductor light emitting device and the driving IC.
  • the semiconductor light emitting device package may further include at least one side electrode substrate connected to at least one side surface of the substrate, and the plurality of side electrodes may be formed in the at least one side electrode substrate. .
  • the semiconductor light emitting device package further includes a plurality of wiring electrodes formed on a surface to which the at least one semiconductor light emitting device is attached among the surfaces of the substrate, and each of the plurality of wiring electrodes includes the plurality of may be connected to different side electrodes among the side electrodes of the .
  • the plurality of side electrodes may be electrically connected to a different one of a plurality of connection pads formed in the driving IC.
  • each of the at least one semiconductor light emitting device may include a first electrode and a second electrode facing the same direction, and the first electrode and the second electrode may be attached to face the substrate.
  • each of the plurality of side electrodes may be formed to pass through between the upper surface and the rear surface of the substrate.
  • a side electrode assembly substrate including a substrate body, an opening formed in the substrate body, and a plurality of side electrodes adjacent to a boundary surface of the opening; inserting a driving IC chip to which at least one semiconductor light emitting device is attached into the opening; forming a plurality of connection pads between a plurality of wiring electrodes formed on the driving IC chip and the plurality of side electrodes; and cutting an area of the substrate body except for a predetermined area including the plurality of side electrodes to be separated from the driving IC chip.
  • a display device includes a panel substrate, a plurality of semiconductor light emitting device packages mounted on one surface of the panel substrate, and a plurality of semiconductor light emitting device packages mounted on one side of the panel substrate, and electrically connected to the plurality of semiconductor light emitting device packages a driving IC chip including a control circuit connected to at least one semiconductor light emitting device attached to a surface opposite to the surface on which the driving IC is formed; and a plurality of side electrodes formed to correspond to a height between the upper surface and the rear surface and electrically connecting each of the at least one semiconductor light emitting device and the driving IC.
  • the semiconductor light emitting device package is implemented by embedding the driving IC, it is possible to solve the problem of insufficient space for disposing the driving IC when implementing a high pixel or high PPI display device.
  • the semiconductor light emitting device package is provided by stacking semiconductor light emitting devices on a driving IC chip, the size of the semiconductor light emitting device package may be minimized. Accordingly, since the distance between pixels formed of the semiconductor light emitting devices is reduced, it may be advantageous to implement a high pixel display device or a high pixel per inch (PPI) display device.
  • PPI pixel per inch
  • the driving IC and the plurality of semiconductor light emitting devices included in the semiconductor light emitting device package are formed on opposite surfaces of the substrate, heat transfer between each other can be minimized. Accordingly, deterioration in performance of the driving IC and deterioration in luminous efficiency of semiconductor light emitting devices may be minimized.
  • the semiconductor light emitting device package may be manufactured by inserting the driving IC chip into the assembly substrate on which the side electrode is formed, and then cutting the assembly substrate so that the side electrode is connected to the driving IC chip. That is, when the side electrode for electrical connection between the semiconductor light emitting device and the driving IC is formed, the process difficulty is lowered, thereby reducing the manufacturing cost of the semiconductor light emitting device package and maximizing the manufacturing yield.
  • side electrodes connecting the plurality of semiconductor light emitting devices and the driving IC may be formed inside the substrate. Accordingly, although the semiconductor light emitting device package includes the semiconductor light emitting devices and the driving IC chip, the size may correspond to the size of the driving IC chip. That is, since the size of the semiconductor light emitting device package is minimized, it can be more effectively applied to a high pixel display device or a high PPI display device.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is an enlarged view of a portion A of the display device of FIG. 1 .
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2 .
  • FIG. 4 is an enlarged view illustrating another embodiment of the semiconductor light emitting device of FIG. 2 .
  • 5A to 5D are conceptual views for explaining an example of a manufacturing process of the above-described semiconductor light emitting device.
  • FIG. 6 is a perspective view illustrating an embodiment of a semiconductor light emitting device package including a semiconductor light emitting device and a driving IC.
  • FIG. 7 is an exploded perspective view illustrating a detailed configuration of the semiconductor light emitting device package shown in FIG. 6 .
  • FIG. 8A to 8F are exemplary views for explaining a manufacturing process of the semiconductor light emitting device package illustrated in FIG. 6 .
  • FIG. 9 is a perspective view illustrating another embodiment of a semiconductor light emitting device package including a semiconductor light emitting device and a driving IC.
  • FIG. 10 is a view for explaining a driving IC chip included in the semiconductor light emitting device package shown in FIG. 9 .
  • FIG. 11 is a perspective view illustrating another embodiment of a semiconductor light emitting device package including a semiconductor light emitting device and a driving IC.
  • FIG. 12 is a diagram schematically illustrating a display device on which a semiconductor light emitting device package is mounted according to an embodiment of the present invention.
  • the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, and a slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer, and the like.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • Tablet PC Ultra Book
  • digital TV desktop computer
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device of the present invention
  • FIG. 2 is an enlarged view of a portion A of the display device of FIG. 1
  • FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2
  • FIG. 4 is an enlarged view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
  • information processed by the control unit of the display apparatus 100 may be output through the display module 140 .
  • a closed-loop case 101 surrounding an edge of the display module 140 may form a bezel of the display device 100 .
  • the display module 140 includes a panel 141 on which an image is displayed, and the panel 141 includes a semiconductor light emitting device 150 and a wiring board 110 on which the semiconductor light emitting device 150 is mounted.
  • the semiconductor light emitting device 150 may include a mini-LED having a diameter or cross-sectional area of about 100 micrometers, or a micro LED having a size of less than or equal to about 100 micrometers.
  • a wiring may be formed on the wiring board 110 to be connected to the n-type electrode 152 and the p-type electrode 156 of the semiconductor light emitting device 150 .
  • the semiconductor light emitting device 150 may be provided on the wiring board 110 as individual pixels that emit light.
  • the image displayed on the panel 141 is visual information and is realized by independently controlling light emission of sub-pixels arranged in a matrix form through the wiring.
  • a micro LED Light Emitting Diode
  • mini LED is exemplified as a type of the semiconductor light emitting device 150 that converts current into light.
  • the micro LED may be a light emitting diode formed in a small size of 100 micro or less.
  • blue, red, and green colors are respectively provided in the light emitting region, and a unit pixel may be realized by a combination thereof. That is, the unit pixel means a minimum unit for realizing one color, and at least three micro LEDs may be provided in the unit pixel.
  • the semiconductor light emitting device 150 may have a vertical structure.
  • the semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to be implemented as a high power light emitting device that emits various lights including blue.
  • GaN gallium nitride
  • Al aluminum
  • the vertical semiconductor light emitting device includes a p-type electrode 156 , a p-type semiconductor layer 155 formed on the p-type electrode 156 , an active layer 154 formed on the p-type semiconductor layer 155 , and an active layer 154 . It includes an n-type semiconductor layer 153 formed on the n-type semiconductor layer 153 , and an n-type electrode 152 formed on the n-type semiconductor layer 153 .
  • the lower p-type electrode 156 may be electrically connected to the p-electrode of the wiring board
  • the upper n-type electrode 152 may be electrically connected to the n-electrode at the upper side of the semiconductor light emitting device.
  • the vertical semiconductor light emitting device 150 has a great advantage in that it is possible to reduce the chip size because electrodes can be arranged up and down.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device 150' is formed on the p-type electrode 156', the p-type semiconductor layer 155' on which the p-type electrode 156' is formed, and the p-type semiconductor layer 155'.
  • the formed active layer 154', the n-type semiconductor layer 153' formed on the active layer 154', and the n-type semiconductor layer 153' are formed below the p-type electrode 156' and are spaced apart from the p-type electrode 156' in the horizontal direction. and an n-type electrode 152 ′.
  • both the p-type electrode 156 ′ and the n-type electrode 152 ′ may be electrically connected to the p-electrode and the n-electrode of the wiring board under the semiconductor light emitting device.
  • the vertical semiconductor light emitting device and the horizontal semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device, respectively.
  • gallium nitride (GaN) is mainly used, and indium (In) and/or aluminum (Al) are added together to implement a high power light emitting device that emits green or blue light.
  • the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, InGan, etc.
  • the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN.
  • the p-type semiconductor layer may be P-type GaAs, and the n-type semiconductor layer may be N-type GaAs.
  • the p-type semiconductor layer may be P-type GaN doped with Mg on the p-electrode side
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the above-described semiconductor light emitting devices may be semiconductor light emitting devices without an active layer.
  • the unit pixels that emit self-luminescence can be vertically arranged in the display panel, thereby realizing a high-definition display device.
  • the semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel.
  • the micro-sized semiconductor light emitting device 150 may be transferred from the wafer to a predetermined position on the substrate of the display panel.
  • a transfer technology there are technologies such as pick and place, stamp transfer, roll transfer, fluidic assembly, and laser transfer.
  • 5A to 5D are conceptual views for explaining an example of a manufacturing process of the above-described semiconductor light emitting device.
  • a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified.
  • PM passive matrix
  • AM active matrix
  • the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are grown on the growth substrate 159 , respectively ( FIG. 5A ).
  • first conductivity type semiconductor layer 153 After the first conductivity type semiconductor layer 153 is grown, an active layer 154 is grown on the first conductivity type semiconductor layer 153 , and then a second conductivity type semiconductor is grown on the active layer 154 . Layer 155 is grown. In this way, when the first conductivity type semiconductor layer 153, the active layer 154, and the second conductivity type semiconductor layer 155 are sequentially grown, as shown in FIG. 5A, the first conductivity type semiconductor layer 153 , the active layer 154 and the second conductive semiconductor layer 155 form a stacked structure.
  • the first conductivity type semiconductor layer 153 may be a p-type semiconductor layer
  • the second conductivity type semiconductor layer 155 may be an n-type semiconductor layer.
  • the present invention is not necessarily limited thereto, and examples in which the first conductivity type is n-type and the second conductivity type is p-type are also possible.
  • the present embodiment exemplifies the case in which the active layer is present, a structure in which the active layer is not present is also possible in some cases as described above.
  • the p-type semiconductor layer may be P-type GaN doped with Mg
  • the n-type semiconductor layer may be N-type GaN doped with Si on the n-electrode side.
  • the growth substrate 159 may be formed of a material having a light-transmitting property, for example, sapphire (Al 2 O 3 ), GaN, ZnO, or AlO, but is not limited thereto.
  • the growth substrate 159 may be formed of a carrier wafer, a material suitable for semiconductor material growth. It can be formed of a material having excellent thermal conductivity, and includes a conductive substrate or an insulating substrate, for example, a SiC substrate or Si, GaAs, GaP, InP, Ga 2 that has higher thermal conductivity than a sapphire (Al 2 O 3 ) substrate. At least one of O 3 may be used.
  • the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are removed to form a plurality of semiconductor light emitting devices ( FIG. 5B ).
  • isolation is performed so that a plurality of light emitting devices form a light emitting device array. That is, the first conductivity type semiconductor layer 153 , the active layer 154 , and the second conductivity type semiconductor layer 155 are vertically etched to form a plurality of semiconductor light emitting devices.
  • the active layer 154 and the second conductivity type semiconductor layer 155 are partially removed in the vertical direction so that the first conductivity type semiconductor layer 153 is exposed to the outside.
  • the exposed mesa process, and thereafter, the first conductive type semiconductor layer is etched to form a plurality of semiconductor light emitting device arrays by isolation (isolation) may be performed.
  • second conductivity type electrodes 156 are respectively formed on one surface of the second conductivity type semiconductor layer 155 ( FIG. 5C ).
  • the second conductive electrode 156 may be formed by a deposition method such as sputtering, but the present invention is not limited thereto.
  • the first conductivity type semiconductor layer and the second conductivity type semiconductor layer are an n-type semiconductor layer and a p-type semiconductor layer, respectively, the second conductivity type electrode 156 may be an n-type electrode.
  • the growth substrate 159 is removed to provide a plurality of semiconductor light emitting devices.
  • the growth substrate 159 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method ( FIG. 5D ).
  • LLO laser lift-off
  • CLO chemical lift-off
  • the plurality of semiconductor light emitting devices separated as the growth substrate 159 is removed may be transferred to the substrate according to the above-described transfer technique.
  • each of the plurality of semiconductor light emitting devices implemented as described above may be mounted as one sub-pixel in the display device.
  • a pixel of the display device includes R (red), G (green), and B (blue) sub-pixels
  • one pixel may include three semiconductor light emitting devices.
  • a display device including a semiconductor light emitting device may include a driving IC for controlling driving of each pixel.
  • the size of the driving IC chip including the driving IC may be larger than the size of the semiconductor light emitting device.
  • the resolution of the display device is also increasing to 4K or higher.
  • the resolution of a display device having a predetermined area increases, the number of semiconductor light emitting devices may increase and an interval between the semiconductor light emitting devices may decrease.
  • a driving IC chip including semiconductor light emitting devices (eg, red LED, green LED, and blue LED) constituting one pixel and a driving IC for driving the semiconductor light emitting devices are formed in one semiconductor.
  • the semiconductor light emitting device package according to an embodiment of the present invention can be effectively applied to a high-pixel display device by being implemented to minimize the distance between pixels.
  • FIG. 6 is a perspective view illustrating an embodiment of a semiconductor light emitting device package including a semiconductor light emitting device and a driving IC.
  • 7 is an exploded perspective view illustrating a detailed configuration of the semiconductor light emitting device package shown in FIG. 6 .
  • a semiconductor light emitting device package 600 may include a plurality of semiconductor light emitting devices 150a to 150c constituting one pixel, and a driving IC chip 200 on which a driving IC is formed.
  • Each of the plurality of semiconductor light emitting devices 150a to 150c may be implemented as a semiconductor light emitting device (micro LED or mini LED) having a diameter or cross-sectional area of a predetermined size or less (eg, about 100 micrometers or less).
  • each of the plurality of semiconductor light emitting devices 150a to 150c may be implemented as the flip-chip type horizontal semiconductor light emitting device described above with reference to FIG. 4 , but is limited thereto. no.
  • Each of the plurality of semiconductor light emitting devices 150a to 150c may correspond to a sub-pixel included in one pixel.
  • the first semiconductor light emitting device 150a is a red sub-pixel emitting red (R) light
  • the second semiconductor light emitting device 150b may be a green sub-pixel emitting green (G) light
  • the third semiconductor light emitting device 150c may be a blue sub-pixel emitting blue (B) light.
  • the configuration of the pixel may vary, and accordingly, the number or color of the semiconductor light emitting device included in the semiconductor light emitting device package 600 may vary.
  • the driving IC chip 200 may include a substrate 210 and a driving integrated circuit (IC) 220 formed on one surface of the substrate 210 .
  • the substrate 210 may be implemented as a substrate made of a known material, such as silicon.
  • the driving IC 220 may control driving of the plurality of semiconductor light emitting devices 150a to 150c.
  • the driving IC 220 may be implemented in the form of a chip on one surface of the substrate 210 by a semiconductor process.
  • the surface on which the driver IC 220 is formed among both surfaces of the substrate 210 is referred to as a top side surface of the substrate 210
  • the opposite surface of the surface on which the driver IC 220 is formed is referred to as the substrate 210 .
  • the plurality of semiconductor light emitting devices 150a to 150c may be attached to one surface of the substrate 210 of the driving IC chip 200 . 6 to 7 , the rear surface of the substrate 210 may face upward, and the plurality of semiconductor light emitting devices 150a to 150c may be attached to the rear surface of the substrate 210 .
  • the driving IC 220 formed on the upper surface of the substrate 210 is directly connected to the panel substrate 1220 (refer to FIG. 12 ) of the display device, and is based on a control signal transmitted from the processor or controller of the display device.
  • the semiconductor light emitting devices 150a to 150c may be driven.
  • the semiconductor light emitting devices 150a to 150c are attached to the rear surface of the substrate 210 , the semiconductor light emitting devices 150a to 150c and the driving IC chip 200 may be vertically stacked. As a result, the width of the semiconductor light emitting device package 600 is effectively reduced, and accordingly, the distance between the semiconductor light emitting device packages, that is, the distance between the semiconductor light emitting devices can be minimized, so that a high-pixel display device can be effectively implemented.
  • the driving IC 220 caused by heat generated from the semiconductor light emitting devices 150a to 150c.
  • a decrease in performance and a decrease in luminous efficiency of the semiconductor light emitting devices 150a to 150c due to heat generated from the driving IC 220 may be minimized.
  • the semiconductor light emitting device package 600 may further include an electrical connection structure for electrical connection between the plurality of semiconductor light emitting devices 150a to 150c and the driving IC 220 .
  • the electrical connection structure may include a plurality of wiring electrodes 610a to 610d formed on the rear surface of the substrate 210 .
  • Each of the plurality of wiring electrodes 610a to 610d may be attached or deposited on the rear surface so as not to contact each other.
  • each of the plurality of wire electrodes 610a to 610d may be implemented as an electrode pad having a predetermined length and shape.
  • each of the plurality of wire electrodes 610a to 610d may have one end adjacent to the vertex of the rear surface, but this is not necessarily the case.
  • the plurality of semiconductor light emitting devices 150a to 150c may be attached to the rear surface of the substrate 210 .
  • each of the plurality of semiconductor light emitting devices 150a to 150c may be attached to be electrically connected to two wire electrodes among the plurality of wire electrodes 610a to 610d.
  • the first semiconductor light emitting device 150a may be electrically connected to a partial region 611a of the first wiring electrode 610a and a partial region 611d of the fourth wiring electrode 610d.
  • the second semiconductor light emitting device 150b may be electrically connected to a partial region 611b of the second wiring electrode 610b and a partial region 612d of the fourth wiring electrode 610d.
  • the third semiconductor light emitting device 150c may be electrically connected to the partial region 611c of the third wiring electrode 610c and the partial region 613d of the fourth wiring electrode 610d. That is, the fourth wiring electrode 610d is a common electrode and may correspond to an anode electrode (p electrode) or a cathode electrode (n electrode) depending on a driving method.
  • the first wire electrode 610a, the second wire electrode 610b, and the third wire electrode 610c are connected to the corresponding p-type electrode 156' (refer to FIG. 4) of the semiconductor light emitting device
  • the four wire electrode 610d may be connected to the n-type electrode 152 ′ (refer to FIG. 4 ) of each of the semiconductor light emitting devices.
  • the first wiring electrode 610a applies a current (or voltage) related to driving of the first semiconductor light emitting device 150a to the first semiconductor light emitting device 150a
  • the second wiring electrode 610b may apply a current related to driving of the second semiconductor light emitting device 150b to the second semiconductor light emitting device 150b
  • the third wiring electrode 610c may apply a current related to driving of the third semiconductor light emitting device 150c to the third semiconductor light emitting device 150c.
  • the electrical connection structure may further include a plurality of side electrodes 320a to 320d formed on at least one side surface of the substrate 210 .
  • Each of the plurality of side electrodes 320a to 320d may be formed to have a predetermined height perpendicular to the upper surface or the rear surface of the substrate 210 , but is not limited thereto.
  • Each of the plurality of side electrodes 320a to 320d may be formed to connect a corresponding one of the plurality of wiring electrodes 610a to 610d to the driving IC 220 .
  • the height of each of the plurality of side electrodes 320a to 320d may be the same as the height of the substrate 210 , but is not limited thereto.
  • the plurality of side electrodes 320a to 320d are also the rear surface of the substrate 210 . It may be formed at a position adjacent to the vertex of .
  • the plurality of wire electrodes 610a to 610d and the plurality of side electrodes 320a to 320d are connected by connection pads 620a to 620d including solder paste or solder balls. can be electrically connected.
  • the plurality of side electrodes 320a to 320d may be electrically connected to different one of the plurality of connection pads 222 formed in the driving IC 220 .
  • a configuration substantially identical to or similar to that of the connection pads 620a to 620d may be formed between the plurality of side electrodes 320a to 320d and the connection pad 222 .
  • each of the plurality of side electrodes 320a to 320d may be formed on the side electrode substrate 310 attached to at least one side surface of the substrate 210 .
  • the side electrode substrate 310 may constitute a part of the side electrode assembly substrate 300 to be described later with reference to FIGS. 8A to 8E .
  • each of the plurality of side electrodes 320a to 320d is formed to vertically penetrate a partial region of the substrate 210 (eg, TSV (Through Silicon Via) method, etc.) may be
  • TSV Through Silicon Via
  • the cost and difficulty are high, and additional problems such as cracks or damage of the substrate 210 may occur.
  • the process cost and difficulty can be reduced, and the size increase of the semiconductor light emitting device package 600 can be minimized. have.
  • FIGS. 6 to 7 a manufacturing process of the semiconductor light emitting device package 600 shown in FIGS. 6 to 7 will be described with reference to FIGS. 8A to 8E .
  • FIG. 8A to 8F are exemplary views for explaining a manufacturing process of the semiconductor light emitting device package illustrated in FIG. 6 .
  • a side electrode assembly substrate 300 for manufacturing a semiconductor light emitting device package 600 according to an embodiment of the present invention may be provided.
  • the side electrode assembly substrate 300 includes a substrate body 301 , a plurality of openings 302 formed in a plurality of regions of the substrate body 301 , and a boundary (or an outer edge) of each of the plurality of openings 302 . It may include a plurality of side electrodes 320a to 320d disposed adjacent to each other.
  • the size of the plurality of openings 302 may correspond to the size of the substrate 210 .
  • Each of the plurality of side electrodes 320a to 320d may be formed to vertically penetrate the substrate body 301 .
  • Each of the plurality of side electrodes 320a to 320d includes a plurality of wiring electrodes 610a to 610d formed on the driving IC chip 200 to be inserted into the opening 302 , and to the driving IC 220 . It may be formed to be adjacent to each of the formed connection pads 222 .
  • the driving IC chip 200 may be inserted into each of the plurality of openings 302 of the side electrode assembly substrate 300 .
  • a plurality of semiconductor light emitting devices 150a to 150c and a plurality of wiring electrodes 610a to 610d may be formed on the driving IC chip 200 .
  • the plurality of wiring electrodes 610a to 610d may be formed on a surface opposite to the surface on which the driving IC 220 is formed. can After the plurality of wiring electrodes 610a to 610d are formed, the plurality of semiconductor light emitting devices 150a to 150c may be attached.
  • a side of the driving IC chip 200 facing the plurality of side electrodes 320a to 320d or the opening 302 before the driving IC chip 200 is inserted, a side of the driving IC chip 200 facing the plurality of side electrodes 320a to 320d or the opening 302 .
  • a process of applying an adhesive to a surface adjacent to the plurality of side electrodes 320a to 320d among the inner circumferential surfaces may be further performed.
  • connection pads 620a to 620d may be formed between the plurality of side electrodes 320a to 320d and the plurality of wiring electrodes 610a to 610d.
  • the connection pads 620a to 620d include a first connection pad 620a formed between the first wiring electrode 610a and the third side electrode 320c, a second wiring electrode 610b and a first side electrode ( 320a) a second connection pad 620b, a third connection pad 620c formed between the third wiring electrode 610c and the second side electrode 320b, and a fourth wiring electrode 610d;
  • a fourth connection pad 620d formed between the fourth side electrodes 320d may be included.
  • connection pads 620a to 620d may be formed of a conductive metal paste (eg, solder paste) or conductive metal ball (eg, solder ball) applied between the side electrodes 320a to 320d and the wiring electrodes 610a to 610d. It may be formed by melting and curing, but is not limited thereto.
  • the plurality of side electrodes 320a to 320d and the plurality of wire electrodes 610a to 610d may be electrically connected to each other by forming the connection pads 620a to 620d.
  • connection pad between the side electrodes 320a to 320d and the connection pad 222 may be further performed.
  • cutting of the side electrode assembly substrate 300 may be performed.
  • the side electrode assembly substrate 300 may be cut by various known means and methods, such as a laser.
  • the cutting region may include a portion of each of the side electrodes 320a to 320d. Also, all of the side electrode assembly substrates 300 on the side where the connection pads 620a to 620d are not formed may be cut. After the cutting process is performed, the remaining portion of the side electrode assembly substrate 300 attached to the substrate 210 may correspond to the above-described side electrode substrate 310 .
  • a process of forming a protective resin on both surfaces of the plurality of semiconductor light emitting devices 150a to 150c and the substrate 210 may be further performed. have.
  • the protective resin may be removed after cutting the side electrode assembly substrate 300 .
  • the semiconductor light emitting device package 600 is formed by stacking the semiconductor light emitting devices 150a to 150c on the driving IC chip 200 , thereby forming the semiconductor light emitting device package 600 . ) can be minimized. Accordingly, since the distance between pixels formed of the semiconductor light emitting devices is reduced, it may be advantageous to implement a high pixel display device or a high pixel per inch (PPI) display device.
  • PPI pixel per inch
  • the driving IC 220 and the plurality of semiconductor light emitting devices 150a to 150c included in the semiconductor light emitting device package 600 are formed on opposite surfaces of the substrate 210, heat transfer between each other can be minimized. . Accordingly, deterioration in performance of the driving IC 220 and reduction in luminous efficiency of the semiconductor light emitting devices 150a to 150c may be minimized.
  • the driving IC chip 200 is inserted into the assembly substrate 300 on which the side electrodes 320a to 320d are formed, and then, the side electrodes 320a to 320d are formed by the driving IC chip. It may be manufactured by cutting the assembly substrate 300 to maintain a state connected to 200 . That is, it is possible to reduce the manufacturing cost and maximize the manufacturing yield of the semiconductor light emitting device package 600 by simply implementing a process of forming a side electrode for electrical connection between the semiconductor light emitting devices 150a to 150c and the driving IC 220 . make it
  • FIG. 9 is a perspective view illustrating another embodiment of a semiconductor light emitting device package including a semiconductor light emitting device and a driving IC.
  • FIG. 10 is a view for explaining a driving IC included in the semiconductor light emitting device package shown in FIG. 9 .
  • the arrangement of the plurality of semiconductor light emitting devices 150a to 150c , the driving IC 220 , and the plurality of wiring electrodes 910a to 910d is substantially the same as that of the embodiment of FIG. 6 . may be the same. That is, the driving IC 220 may be directly connected to a panel substrate (not shown) of the display device to drive the plurality of semiconductor light emitting devices 150a to 150c based on a control signal transmitted from a processor or a controller of the display device. have.
  • the plurality of side electrodes 920a to 920d connected between the plurality of wire electrodes 910a to 910d and the connection pad 222 of the driving IC 220 may be formed inside the substrate 210 . have.
  • the plurality of side electrodes 920a to 920d may be formed according to a TSV (Through Silicon Via) method.
  • the plurality of side electrodes 920a to 920d may be formed after the driving IC 220 is formed on the substrate 210 , but in some embodiments, the side electrodes 920a to 920d before the driving IC 220 is formed. 920d) may be formed first.
  • a process for forming the plurality of side electrodes 920a to 920d will be described.
  • a process of forming a via hole by penetrating a predetermined region of the substrate 210 may be performed.
  • a photosensitive agent photoresist
  • a via drilling process of forming a via hole by etching the uncoated area may be included.
  • the via hole may be formed by a deep reactive ion etching (DRIE) technique, but is not limited thereto.
  • DRIE deep reactive ion etching
  • the insulating layer may be formed by depositing an insulating material such as silicon oxide or nitride through chemical vapor deposition (CVD) or plasma enhanced chemical vapor deposition (PECVD).
  • CVD chemical vapor deposition
  • PECVD plasma enhanced chemical vapor deposition
  • the conductive paste may include a metal such as copper, but is not limited thereto.
  • the conductive paste may be filled according to a method such as electroplating, physical vapor deposition (PVD), or printing.
  • a process of forming a contact metal and a diffusion preventing metal layer on a wall surface of the via hole and a part of the rear surface of the substrate 210 may be further performed before the filling process of the conductive paste.
  • the contact metal and the diffusion preventing metal may include Ta, TaN, Au, or the like.
  • the contact metal and the diffusion preventing metal formed on the rear surface of the substrate 210 may be removed after filling the conductive paste.
  • a plurality of side electrodes 920a to 920d may be formed.
  • Each of the plurality of wire electrodes 910a to 910d may have one end in contact with one of the plurality of side electrodes 920a to 920d.
  • one end of the first wiring electrode 910a may be in contact with the first side electrode 920a
  • one end of the second wiring electrode 910b may be in contact with the second side electrode 920b
  • One end of the third wiring electrode 910c may be in contact with the third side electrode 920c
  • one end of the fourth wiring electrode 910d may be in contact with the fourth side electrode 920d.
  • the first semiconductor light emitting device 150a is connected to the first wiring electrode 910a and the fourth wiring electrode 910d
  • the second semiconductor light emitting device 150d is connected to the second wiring electrode 910b and the fourth wiring.
  • the electrode 910d may be connected
  • the third semiconductor light emitting device 150c may be connected to the third wiring electrode 910c and the fourth wiring electrode 910d. Accordingly, the plurality of semiconductor light emitting devices 150a to 150c and the driving IC 220 may be electrically connected through the wire electrodes 910a to 910d and the side electrodes 920a to 920d.
  • side electrodes 920a to 920d connecting the plurality of semiconductor light emitting devices 150a to 150c and the driving IC 220 are formed inside the substrate 210 .
  • the semiconductor light emitting device package 900 includes the semiconductor light emitting devices 150a to 150c and the driving IC chip 200 , the size may correspond to the size of the driving IC chip 200 . That is, since the size of the semiconductor light emitting device package 900 is minimized, it can be more effectively applied to a high pixel display device or a high PPI display device.
  • FIG. 11 is a perspective view illustrating another embodiment of a semiconductor light emitting device package including a semiconductor light emitting device and a driving IC.
  • the top surface of the substrate 210 may face upward, and the plurality of semiconductor light emitting devices 150a to 150c may be attached to the top surface of the substrate 210 .
  • the plurality of semiconductor light emitting devices 150a to 150c are in direct contact with the driving IC 220 and electrically can be connected to
  • contact regions 1110a to 1110c and 1111a to 1111c for electrical connection with the plurality of semiconductor light emitting devices 150a to 150c may be formed in the driving IC 220 .
  • the contact regions 1110a to 1110c and 1111a to 1111c may be formed at positions corresponding to the p electrode and the n electrode of each of the plurality of semiconductor light emitting devices 150a to 150c.
  • conductive pads may be formed in the contact regions 1110a to 1110c and 1111a to 1111c, but the present invention is not limited thereto.
  • Each of the plurality of semiconductor light emitting devices 150a to 150c may be electrically connected to the driving IC 220 by attaching the p-electrode and the n-electrode to contact the contact regions 1110a to 1110c and 1111a to 1111c, respectively.
  • the rear surface of the substrate 210 of the driving IC chip 200 may contact the panel substrate.
  • a plurality of side electrodes 1120a to 1120c and a plurality of contact pads 1122 may be formed on the substrate 210 for electrical connection between the driving IC 220 and the panel substrate.
  • the plurality of side electrodes 1120a to 1120c may be formed in the same manner as the plurality of side electrodes 920a to 920d described above with reference to FIGS. 9 to 10 .
  • FIG. 12 is a diagram schematically illustrating a display device on which a semiconductor light emitting device package is mounted according to an embodiment of the present invention.
  • the display device 1200 includes a plurality of semiconductor light emitting device packages 600 , a panel substrate 1220 on which the plurality of semiconductor light emitting device packages 600 are mounted, and the plurality of semiconductor light emitting device packages ( A control circuit 1240 for controlling driving of 600 may be included.
  • the control circuit 1240 may be implemented by various processors or controllers such as a CPU, an application processor (AP), a microcomputer, an integrated circuit, or an application specific integrated circuit (ASIC).
  • the control circuit 1240 is connected to the driving IC 220 of each of the plurality of semiconductor light emitting device packages 600 through the panel substrate 1220 to drive the plurality of semiconductor light emitting devices 150a to 150c.
  • a control signal for control may be transmitted to the driving IC 220 .
  • the driving IC 220 may drive the plurality of semiconductor light emitting devices 150a to 150c to output light of a predetermined color or brightness based on a control signal received from the control circuit 1240 .

Abstract

본 발명의 실시 예에 따른 반도체 발광 소자 패키지는, 기판, 및 상기 기판의 상면 또는 배면에 형성된 구동 IC를 포함하는 구동 IC 칩, 상기 구동 IC가 형성된 면의 반대면에 부착되는 적어도 하나의 반도체 발광 소자, 및 상기 상면과 상기 배면 사이의 높이에 대응하게 형성되고, 상기 적어도 하나의 반도체 발광 소자 각각과 상기 구동 IC를 전기적으로 연결하는 복수의 측면 전극들을 포함한다.

Description

구동 IC가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치
본 발명은 구동 IC가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광 소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
특히, 최근에는 약 100 마이크로미터 이하의 직경 또는 단면적을 가지는 반도체 발광 소자(마이크로 LED 또는 미니 LED)를 이용한 디스플레이 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 디스플레이 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 디스플레이로서 각광받고 있다.
한편, 반도체 발광 소자를 이용한 디스플레이 장치에서, 디스플레이의 화소 각각은 적색 LED, 녹색 LED, 및 청색 LED를 포함할 수 있고, 화소에 포함된 반도체 발광 소자들은 구동 IC(Driver IC)에 의해 제어될 수 있다. 구동 IC는 화소마다 구비되어야 하므로, 화소 수가 증가할수록 구동 IC의 수 또한 증가할 수 있다.
다만, 반도체 발광 소자를 이용하여 소정 면적 이하의 고화소 디스플레이 장치를 구현하고자 할 경우, 구동 IC들의 배치 공간이 부족해질 수 있다. 이를 해결하기 위해 구동 IC들을 다수의 층으로 적층하는 방안이 고려될 수 있으나, 구동 IC들이 적층됨에 따라 디스플레이 장치의 두께가 증가하는 문제가 발생한다. 또한, 구동 IC와 반도체 발광 소자 사이의 전기적 연결을 위한 배선 구조가 복잡해지므로 공정 난이도가 증가하고 제품 신뢰성이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는, 반도체 발광 소자를 포함하는 디스플레이 장치의 화소 증가 또는 반도체 발광 소자들 간의 간격 감소에 따른 구동 IC 칩의 배치 공간 부족을 방지할 수 있는 반도체 발광 소자 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 구동 IC가 내장된 반도체 발광 소자 패키지의 사이즈를 최소화할 수 있는 구조를 제공하는 것이다.
본 발명의 실시 예에 따른 반도체 발광 소자 패키지는, 기판, 및 상기 기판의 상면 또는 배면에 형성된 구동 IC를 포함하는 구동 IC 칩, 상기 구동 IC가 형성된 면의 반대면에 부착되는 적어도 하나의 반도체 발광 소자, 및 상기 상면과 상기 배면 사이의 높이에 대응하게 형성되고, 상기 적어도 하나의 반도체 발광 소자 각각과 상기 구동 IC를 전기적으로 연결하는 복수의 측면 전극들을 포함한다.
실시 예에 따라, 상기 반도체 발광 소자 패키지는, 상기 기판의 적어도 일 측면에 연결되는 적어도 하나의 측면 전극 기판을 더 포함하고, 상기 복수의 측면 전극들은 상기 적어도 하나의 측면 전극 기판 내에 형성될 수 있다.
실시 예에 따라, 상기 반도체 발광 소자 패키지는 상기 기판의 면들 중, 상기 적어도 하나의 반도체 발광 소자가 부착된 면에 형성되는 복수의 배선 전극들을 더 포함하고, 상기 복수의 배선 전극들 각각은 상기 복수의 측면 전극들 중 서로 다른 측면 전극과 연결될 수 있다.
실시 예에 따라, 상기 복수의 측면 전극들은 상기 구동 IC에 형성된 복수의 접속 패드들 중 서로 다른 어느 하나와 전기적으로 연결될 수 있다.
실시 예에 따라, 상기 적어도 하나의 반도체 발광 소자 각각은 동일한 방향을 향하는 제1 전극과 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극이 상기 기판을 향하도록 부착될 수 있다.
실시 예에 따라, 상기 복수의 측면 전극들 각각은, 상기 기판의 상면과 배면 사이를 관통하여 형성될 수 있다.
본 발명의 실시 예에 따른 반도체 발광 소자 패키지의 제조 방법은, 기판 본체, 상기 기판 본체에 형성된 개구부, 및 상기 개구부의 경계면과 인접한 복수의 측면 전극들을 포함하는 측면 전극 조립 기판이 제공되고, 상부에 적어도 하나의 반도체 발광 소자가 부착된 구동 IC 칩을 상기 개구부에 삽입하는 단계; 상기 구동 IC 칩의 상부에 형성된 복수의 배선 전극들과 상기 복수의 측면 전극들 사이에 복수의 연결 패드들을 형성하는 단계; 및 상기 기판 본체 중, 상기 복수의 측면 전극들을 포함하는 소정 영역을 제외한 나머지 영역을 상기 구동 IC 칩과 분리되도록 컷팅하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는, 패널 기판, 상기 패널 기판의 일 면에 장착되는 복수의 반도체 발광 소자 패키지, 및 상기 패널 기판의 일 측에 장착되고, 상기 복수의 반도체 발광 소자 패키지와 전기적으로 연결되는 제어 회로를 포함하고, 상기 복수의 반도체 발광 소자 패키지 각각은, 기판, 및 상기 기판의 상면 또는 배면에 형성된 구동 IC를 포함하는 구동 IC 칩; 상기 구동 IC가 형성된 면의 반대면에 부착되는 적어도 하나의 반도체 발광 소자; 및 상기 상면과 상기 배면 사이의 높이에 대응하게 형성되고, 상기 적어도 하나의 반도체 발광 소자 각각과 상기 구동 IC를 전기적으로 연결하는 복수의 측면 전극들을 포함할 수 있다.
본 발명의 실시 예에 따르면, 반도체 발광 소자 패키지는 구동 IC를 내장하여 구현됨으로써, 고화소 또는 고 PPI 디스플레이 장치의 구현 시 구동 IC의 배치 공간 부족 문제를 해소할 수 있다.
또한, 반도체 발광 소자 패키지는 구동 IC 칩 상에 반도체 발광 소자들을 적층하여 제공됨으로써, 반도체 발광 소자 패키지의 사이즈를 최소화할 수 있다. 이에 따라, 반도체 발광 소자들로 구성된 픽셀 간의 간격이 감소되므로, 고화소 디스플레이 장치 또는 고 PPI(Pixel Per Inch) 디스플레이 장치의 구현에 유리할 수 있다.
뿐만 아니라, 반도체 발광 소자 패키지에 포함된 구동 IC와 복수의 반도체 발광 소자들은 기판의 반대면에 형성되므로, 상호 간의 열 전달을 최소화할 수 있다. 이에 따라 구동 IC의 성능 저하, 및 반도체 발광 소자들의 발광 효율 저하가 최소화될 수 있다.
또한, 반도체 발광 소자 패키지는 측면 전극이 형성된 조립 기판에 구동 IC 칩을 삽입한 후, 상기 측면 전극이 상기 구동 IC 칩과 연결된 상태를 유지하도록 상기 조립 기판을 컷팅하여 제조될 수 있다. 즉, 반도체 발광 소자와 구동 IC 간의 전기적 연결을 위한 측면 전극의 형성 시 공정 난이도가 낮아짐으로써, 반도체 발광 소자 패키지의 제조 비용 절감 및 제조 수율의 극대화를 가능하게 한다.
또한, 복수의 반도체 발광 소자들과 구동 IC 사이를 연결하는 측면 전극들이 기판의 내부에 형성될 수도 있다. 이에 따라, 반도체 발광 소자 패키지는 반도체 발광 소자들과 구동 IC 칩을 포함하고도 그 사이즈는 구동 IC 칩의 사이즈와 대응될 수 있다. 즉, 반도체 발광 소자 패키지의 사이즈가 최소화되므로, 고화소 디스플레이 장치 또는 고 PPI 디스플레이 장치에 보다 효과적으로 적용될 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분의 확대도이다.
도 3은 도 2의 반도체 발광 소자의 확대도이다.
도 4는 도 2의 반도체 발광 소자의 다른 실시 예를 나타내는 확대도이다.
도 5a 내지 도 5d는 전술한 반도체 발광 소자의 제작 공정의 일례를 설명하기 위한 개념도들이다.
도 6은 반도체 발광 소자 및 구동 IC를 포함하는 반도체 발광 소자 패키지의 일 구현 예를 나타내는 사시도이다.
도 7은 도 6에 도시된 반도체 발광 소자 패키지의 상세 구성을 보여주는 분해 사시도이다.
도 8a 내지 도 8f는 도 6에 도시된 반도체 발광 소자 패키지의 제조 과정을 설명하기 위한 예시도들이다.
도 9는 반도체 발광 소자 및 구동 IC를 포함하는 반도체 발광 소자 패키지의 다른 구현 예를 나타내는 사시도이다.
도 10은 도 9에 도시된 반도체 발광 소자 패키지에 포함된 구동 IC 칩을 설명하기 위한 도면이다.
도 11은 반도체 발광 소자 및 구동 IC를 포함하는 반도체 발광 소자 패키지의 다른 구현 예를 나타내는 사시도이다.
도 12는 본 발명의 실시 예에 따른 반도체 발광 소자 패키지가 장착된 디스플레이 장치를 개략적으로 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A부분의 확대도이다. 도 3은 도 2의 반도체 발광 소자의 확대도이고, 도 4는 도 2의 반도체 발광 소자의 다른 실시 예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)을 통해 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치(100)의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 반도체 발광 소자(150)와 상기 반도체 발광 소자(150)가 장착되는 배선기판(110)을 구비할 수 있다. 상기 반도체 발광 소자(150)는 약 100마이크로미터의 직경 또는 단면적을 갖는 미니 LED, 또는 그 이하의 사이즈를 갖는 마이크로 LED 등을 포함할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광 소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광 소자(150)는 자발광하는 개별 화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode) (또는 미니 LED)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광 소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(150')는 p형 전극(156'), p형 전극(156')이 형성되는 p형 반도체층(155'), p형 반도체층(155') 상에 형성된 활성층(154'), 활성층(154') 상에 형성된 n형 반도체층(153'), 및 n형 반도체층(153') 하부에 형성되고 p형 전극(156')과 수평방향으로 이격 배치되는 n형 전극(152')을 포함한다. 이 경우, p형 전극(156')과 n형 전극(152')은 모두 반도체 발광 소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광 소자와 수평형 반도체 발광 소자는 각각 녹색 반도체 발광 소자, 청색 반도체 발광 소자 또는 적색 반도체 발광 소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광 소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN 이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정 세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광 소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광 소자(150)는 웨이퍼로부터 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사될 수 있다. 이러한 전사기술로는 픽앤플레이스(pick and place), 스탬프 전사, 롤(roll) 전사, 유체 조립(fluidic assembly), 레이저 전사 등의 기술이 존재한다.
도 5a 내지 도 5d는 전술한 반도체 발광 소자의 제작 공정의 일례를 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al 2O 3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(159)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al 2O 3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga 2O 3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광 소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광 소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광 소자를 구비한다. 예를 들어, 성장기판(159)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d). 성장기판(159)이 제거됨에 따라 분리된 복수의 반도체 발광 소자는 상술한 전사기술에 따라 기판에 전사될 수 있다.
한편, 상술한 바와 같이 구현되는 복수의 반도체 발광 소자들 각각은, 디스플레이 장치에서 하나의 서브 픽셀로서 장착될 수 있다. 예컨대 디스플레이 장치의 픽셀이 R(레드), G(그린), 및 B(블루)의 서브픽셀들을 포함할 경우, 하나의 픽셀에는 세 개의 반도체 발광 소자들이 포함될 수 있다.
또한, 반도체 발광 소자를 포함하는 디스플레이 장치는, 픽셀들 각각의 구동을 제어하는 구동 IC를 포함할 수 있다. 일반적으로, 구동 IC를 포함하는 구동 IC 칩의 사이즈는 반도체 발광 소자의 사이즈에 비해 클 수 있다.
한편, 최근에는 4K 해상도(3840X2160) 이상의 고화질 콘텐츠의 보급이 확대됨에 따라, 디스플레이 장치의 해상도 또한 4K 이상으로 증가하고 있다. 소정 면적을 갖는 디스플레이 장치의 해상도가 증가함에 따라, 반도체 발광 소자들의 수가 증가하고 반도체 발광 소자들 간의 간격은 감소할 수 있다.
반도체 발광 소자들의 수 증가 및 간격 감소에 따라, 구동 IC 칩들의 배치 공간이 부족해질 수 있다. 이를 해결하기 위해 구동 IC 칩들을 적층하는 방법이 제시되나, 구동 IC 칩들의 적층 시 디스플레이 장치의 두께가 증가하고 배선 구조가 복잡해지는 문제가 발생한다.
본 발명의 실시 예에 따르면, 하나의 픽셀을 구성하는 반도체 발광 소자들(예컨대 적색 LED, 녹색 LED, 및 청색 LED)과, 상기 반도체 발광 소자들을 구동하는 구동 IC가 형성된 구동 IC 칩이 하나의 반도체 발광 소자 패키지로 제공됨으로써, 구동 IC 칩의 배치 공간과 관련된 문제를 해소할 수 있다.
또한, 본 발명의 실시 예에 따른 반도체 발광 소자 패키지는, 픽셀들 간의 간격을 최소화할 수 있도록 구현됨으로써, 고화소 디스플레이 장치에 효과적으로 적용될 수 있다.
본 발명의 실시 예에 따른 반도체 발광 소자 패키지의 구현 예들에 대해 이하 도 6 내지 도 11을 참조하여 설명한다.
도 6은 반도체 발광 소자 및 구동 IC를 포함하는 반도체 발광 소자 패키지의 일 구현 예를 나타내는 사시도이다. 도 7은 도 6에 도시된 반도체 발광 소자 패키지의 상세 구성을 보여주는 분해 사시도이다.
도 6을 참조하면, 반도체 발광 소자 패키지(600)는 하나의 픽셀을 구성하는 복수의 반도체 발광 소자들(150a~150c), 및 구동 IC가 형성된 구동 IC 칩(200)을 포함할 수 있다.
상기 복수의 반도체 발광 소자들(150a~150c) 각각은 소정 크기 이하(예컨대 약 100마이크로미터 이하)의 직경 또는 단면적을 갖는 반도체 발광 소자(마이크로 LED 또는 미니 LED)로 구현될 수 있다.
한편 도 6 내지 도 11에 도시된 실시 예에서, 복수의 반도체 발광 소자들(150a~150c) 각각은 도 4에서 상술한 플립 칩 타입의 수평형 반도체 발광 소자로 구현될 수 있으나, 이에 한정되는 것은 아니다.
상기 복수의 반도체 발광 소자들(150a~150c) 각각은 하나의 픽셀에 포함된 서브 픽셀에 해당할 수 있다. 예컨대, 상기 픽셀이 적색(R), 녹색(G), 및 청색(B) 서브 픽셀들로 구성되는 경우, 제1 반도체 발광 소자(150a)는 적색(R) 광을 방출하는 적색 서브 픽셀이고, 제2 반도체 발광 소자(150b)는 녹색(G) 광을 방출하는 녹색 서브 픽셀이며, 제3 반도체 발광 소자(150c)는 청색(B) 광을 방출하는 청색 서브 픽셀일 수 있다. 다만, 상기 픽셀의 구성은 다양할 수 있고, 이에 따라 반도체 발광 소자 패키지(600)에 포함되는 반도체 발광 소자의 수나 색상은 달라질 수 있다.
구동 IC 칩(200)은 기판(210), 및 기판(210)의 일 면에 형성된 구동 IC(Integrated Circuit; 220)를 포함할 수 있다. 기판(210)은 실리콘 등 기 공지된 재질의 기판으로 구현될 수 있다.
상기 구동 IC(220)는, 복수의 반도체 발광 소자들(150a~150c)의 구동을 제어할 수 있다. 예컨대 상기 구동 IC(220)는 기판(210)의 일 면 상에 반도체 공정에 의해 칩 형태로 구현될 수 있다.
이하, 기판(210)의 양 면 중 구동 IC(220)가 형성된 면을 기판(210)의 상면(top side surface)으로 지칭하고, 구동 IC(220)가 형성된 면의 반대면을 기판(210)의 배면(back side surface)으로 지칭한다.
본 발명의 실시 예에 따르면, 복수의 반도체 발광 소자들(150a~150c)은 구동 IC 칩(200)의 기판(210)의 일 면에 부착될 수 있다. 도 6 내지 도 7에 도시된 바와 같이, 기판(210)은 배면이 상부를 향하고, 복수의 반도체 발광 소자들(150a~150c)은 기판(210)의 배면에 부착될 수 있다. 이 경우, 기판(210)의 상면에 형성된 구동 IC(220)는 디스플레이 장치의 패널 기판(1220; 도 12 참조)과 직접 연결되어, 디스플레이 장치의 프로세서 또는 컨트롤러로부터 전송되는 제어 신호에 기초하여 복수의 반도체 발광 소자들(150a~150c)을 구동할 수 있다.
복수의 반도체 발광 소자들(150a~150c)이 기판(210)의 배면에 부착됨으로써 반도체 발광 소자들(150a~150c)과 구동 IC 칩(200)이 수직 방향으로 적층될 수 있다. 그 결과 반도체 발광 소자 패키지(600)의 폭이 효과적으로 감소하고, 이에 따라 반도체 발광 소자 패키지들 간의 간격, 즉 반도체 발광 소자들 간의 간격이 최소화될 수 있으므로, 고화소 디스플레이 장치를 효과적으로 구현할 수 있다.
또한, 복수의 반도체 발광 소자들(150a~150c)과 구동 IC(220)가 기판(210)의 반대면에 서로 형성됨으로써, 반도체 발광 소자들(150a~150c)로부터 발생한 열로 인한 구동 IC(220)의 성능 저하, 및 구동 IC(220)로부터 발생하는 열로 인한 반도체 발광 소자들(150a~150c)의 발광 효율 저하가 최소화될 수 있다.
한편, 반도체 발광 소자 패키지(600)는 복수의 반도체 발광 소자들(150a~150c)과 구동 IC(220) 간의 전기적 연결을 위한 전기 접속 구조를 더 포함할 수 있다.
상기 전기 접속 구조는, 기판(210)의 배면에 형성되는 복수의 배선 전극들(610a~610d)을 포함할 수 있다. 상기 복수의 배선 전극들(610a~610d) 각각은 서로 접촉되지 않도록 상기 배면에 부착 또는 증착될 수 있다. 예컨대 상기 복수의 배선 전극들(610a~610d) 각각은 소정 길이 및 형상을 갖는 전극 패드로 구현될 수 있다.
한편, 상기 복수의 배선 전극들(610a~610d) 각각은 일 단이 상기 배면의 꼭지점과 인접하도록 형성될 수 있으나, 반드시 그러한 것은 아니다.
상기 복수의 배선 전극들(610a~610d)이 형성된 후, 상기 복수의 반도체 발광 소자들(150a~150c)이 상기 기판(210)의 배면에 부착될 수 있다. 이 때, 복수의 반도체 발광 소자들(150a~150c) 각각은 복수의 배선 전극들(610a~610d) 중 두 개의 배선 전극과 전기적으로 연결되도록 부착될 수 있다.
예컨대, 제1 반도체 발광 소자(150a)는 제1 배선 전극(610a)의 일부 영역(611a), 및 제4 배선 전극(610d)의 일부 영역(611d)에서 전기적으로 연결될 수 있다. 제2 반도체 발광 소자(150b)는 제2 배선 전극(610b)의 일부 영역(611b), 및 제4 배선 전극(610d)의 일부 영역(612d)에서 전기적으로 연결될 수 있다. 제3 반도체 발광 소자(150c)는 제3 배선 전극(610c)의 일부 영역(611c), 및 제4 배선 전극(610d)의 일부 영역(613d)에서 전기적으로 연결될 수 있다. 즉, 제4 배선 전극(610d)은 공통 전극으로서, 구동 방식에 따라 anode 전극(p 전극) 또는 cathode 전극(n 전극)에 해당할 수 있다.
일례로, 제1 배선 전극(610a), 제2 배선 전극(610b), 및 제3 배선 전극(610c)은 대응하는 반도체 발광 소자의 p형 전극(156'; 도 4 참조)과 연결되고, 제4 배선 전극(610d)은 반도체 발광 소자들 각각의 n형 전극(152'; 도 4 참조)과 연결될 수 있다.
즉, 상기 제1 배선 전극(610a)은 상기 제1 반도체 발광 소자(150a)의 구동과 관련된 전류(또는 전압)를 상기 제1 반도체 발광 소자(150a)로 인가하고, 상기 제2 배선 전극(610b)은 상기 제2 반도체 발광 소자(150b)의 구동과 관련된 전류를 상기 제2 반도체 발광 소자(150b)로 인가할 수 있다. 또한, 상기 제3 배선 전극(610c)은 상기 제3 반도체 발광 소자(150c)의 구동과 관련된 전류를 상기 제3 반도체 발광 소자(150c)로 인가할 수 있다.
상기 전기 접속 구조는, 상기 기판(210)의 적어도 일 측면에 형성되는 복수의 측면 전극들(320a~320d)을 더 포함할 수 있다. 상기 복수의 측면 전극들(320a~320d) 각각은 상기 기판(210)의 상면 또는 배면과 수직으로 소정 높이를 갖도록 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 복수의 측면 전극들(320a~320d) 각각은 상기 복수의 배선 전극들(610a~610d) 중 대응하는 어느 하나와 상기 구동 IC(220)를 연결하도록 형성될 수 있다. 상기 복수의 측면 전극들(320a~320d) 각각의 높이는 상기 기판(210)의 높이와 동일할 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 상기 복수의 배선 전극들(610a~610d) 각각의 일 단이 상기 기판(210)의 배면의 꼭지점과 인접한 경우, 상기 복수의 측면 전극들(320a~320d) 또한 상기 기판(210)의 배면의 꼭지점과 인접한 위치에 형성될 수 있다. 상기 복수의 배선 전극들(610a~610d)과 상기 복수의 측면 전극들(320a~320d)은, 솔더 페이스트(solder paste) 또는 솔더 볼(solder ball)을 포함하는 연결 패드(620a~620d)에 의해 전기적으로 연결될 수 있다.
비록 도시되지는 않았으나, 상기 복수의 측면 전극들(320a~320d)은 구동 IC(220)에 형성된 복수의 접속 패드들(222) 중 서로 다른 어느 하나와 전기적으로 연결될 수 있다. 이를 위해 상기 복수의 측면 전극들(320a~320d)과 상기 접속 패드(222) 사이에는 상기 연결 패드(620a~620d)와 실질적으로 동일 또는 유사한 구성이 형성될 수 있다.
한편, 복수의 측면 전극들(320a~320d) 각각은, 상기 기판(210)의 적어도 일 측면에 부착된 측면 전극 기판(310)에 형성될 수 있다. 상기 측면 전극 기판(310)은 도 8a 내지 도 8e에서 후술할 측면 전극 조립 기판(300)의 일부를 구성할 수 있다.
후술할 도 9 내지 도 11의 실시 예와 같이, 복수의 측면 전극들(320a~320d) 각각은 기판(210)의 일부 영역을 수직으로 관통하도록 형성(예컨대 TSV(Through Silicon Via) 공법 등)될 수도 있다. 다만, 기판(210)의 일부 영역에 대해 미세한 크기의 관통 영역을 형성하는 공정의 경우 비용 및 난이도가 높으며, 기판(210)의 크랙이나 파손 등의 추가적인 문제가 발생할 수 있다.
본 발명의 실시 예에 따르면, 기판(210)의 적어도 일 측면에 측면 전극 기판(310)을 부착함으로써 공정 비용 및 난이도를 저감할 수 있고, 반도체 발광 소자 패키지(600)의 사이즈 증가를 최소화할 수 있다.
이하 도 8a 내지 도 8e를 참조하여, 도 6 내지 도 7에 도시된 반도체 발광 소자 패키지(600)의 제조 과정에 대해 설명한다.
도 8a 내지 도 8f는 도 6에 도시된 반도체 발광 소자 패키지의 제조 과정을 설명하기 위한 예시도들이다.
도 8a를 참조하면, 본 발명의 실시 예에 따른 반도체 발광 소자 패키지(600)의 제조를 위한 측면 전극 조립 기판(300)이 제공될 수 있다.
상기 측면 전극 조립 기판(300)은 기판 본체(301), 기판 본체(301)의 복수의 영역들에 형성된 복수의 개구부(302), 및 상기 복수의 개구부(302) 각각의 경계(또는 외곽)에 인접하게 배치되는 복수의 측면 전극들(320a~320d)을 포함할 수 있다.
상기 복수의 개구부(302)의 사이즈는 기판(210)의 사이즈에 대응할 수 있다.
상기 복수의 측면 전극들(320a~320d) 각각은, 상기 기판 본체(301)를 수직 관통하여 형성될 수 있다. 상기 복수의 측면 전극들(320a~320d) 각각은 상기 개구부(302)에 삽입될 구동 IC 칩(200)의 상부에 형성된 복수의 배선 전극들(610a~610d)과, 상기 구동 IC(220)에 형성된 복수의 접속 패드(222) 각각과 인접하도록 형성될 수 있다.
도 8b와 도 8c를 참조하면, 측면 전극 조립 기판(300)의 복수의 개구부(302) 각각에 구동 IC 칩(200)이 삽입될 수 있다. 상기 구동 IC 칩(200)의 상부에는 복수의 반도체 발광 소자들(150a~150c) 및 복수의 배선 전극들(610a~610d)이 형성된 상태일 수 있다. 예컨대, 상기 복수의 배선 전극들(610a~610d)은 구동 IC 칩(200)의 기판(210)에 구동 IC(220)가 형성된 후, 상기 구동 IC(220)가 형성된 면의 반대면에 형성될 수 있다. 상기 복수의 배선 전극들(610a~610d)의 형성 이후, 상기 복수의 반도체 발광 소자들(150a~150c)이 부착될 수 있다.
실시 예에 따라, 상기 구동 IC 칩(200)이 삽입되기 이전에, 상기 구동 IC 칩(200)의 측면 중 상기 복수의 측면 전극들(320a~320d)을 향하는 면, 또는 상기 개구부(302)의 내둘레면 중 상기 복수의 측면 전극들(320a~320d)과 인접한 면에 접착제(adhesive)를 도포하는 과정이 더 수행될 수 있다.
도 8d를 참조하면, 복수의 측면 전극들(320a~320d)과 상기 복수의 배선 전극들(610a~610d) 사이에 연결 패드(620a~620d)가 형성될 수 있다. 상기 연결 패드(620a~620d)는, 제1 배선 전극(610a)과 제3 측면 전극(320c) 사이에 형성되는 제1 연결 패드(620a), 제2 배선 전극(610b)과 제1 측면 전극(320a) 사이에 형성되는 제2 연결 패드(620b), 제3 배선 전극(610c)과 제2 측면 전극(320b) 사이에 형성되는 제3 연결 패드(620c), 및 제4 배선 전극(610d)과 제4 측면 전극(320d) 사이에 형성되는 제4 연결 패드(620d)를 포함할 수 있다.
예컨대, 상기 연결 패드(620a~620d)는 측면 전극들(320a~320d)과 배선 전극들(610a~610d) 사이에 도포되는 도전성 금속 페이스트(예컨대 솔더 페이스트) 또는 도전성 금속 볼(예컨대 솔더 볼)의 멜팅 및 경화에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다. 상기 연결 패드(620a~620d)의 형성에 의해 복수의 측면 전극들(320a~320d)과 상기 복수의 배선 전극들(610a~610d)이 전기적으로 연결될 수 있다.
도시되지는 않았으나, 상기 측면 전극들(320a~320d)과 접속 패드(222) 사이에 연결 패드가 형성되는 공정이 더 수행될 수 있다.
도 8e 내지 도 8f를 참조하면, 상기 연결 패드(620a~620d)의 형성 후, 측면 전극 조립 기판(300)에 대한 컷팅이 수행될 수 있다. 예컨대, 상기 측면 전극 조립 기판(300)은 레이저 등의 공지된 다양한 수단 및 방식에 의해 컷팅될 수 있다.
상기 컷팅 시, 반도체 발광 소자 패키지(600)의 사이즈를 최소화하기 위해, 컷팅 영역은 상기 측면 전극들(320a~320d) 각각의 일부분을 포함할 수도 있다. 또한, 연결 패드(620a~620d)가 형성되지 않은 면의 측면 전극 조립 기판(300)은 모두 컷팅될 수 있다. 상기 컷팅 과정의 수행 후, 측면 전극 조립 기판(300) 중 상기 기판(210)에 부착된 잔여 부분은 상술한 측면 전극 기판(310)에 대응할 수 있다.
실시 예에 따라, 상기 측면 전극 조립 기판(300)의 컷팅 전에, 복수의 반도체 발광 소자들(150a~150c) 및 기판(210)의 양면에 보호용 레진(resin)을 형성하는 과정이 더 수행될 수도 있다. 상기 보호용 레진은 상기 측면 전극 조립 기판(300)의 컷팅 이후 제거될 수 있다.
즉, 도 6 내지 도 8f에 도시된 실시 예에 따르면, 반도체 발광 소자 패키지(600)는 구동 IC 칩(200) 상에 반도체 발광 소자들(150a~150c)을 적층함으로써, 반도체 발광 소자 패키지(600)의 사이즈를 최소화할 수 있다. 이에 따라, 반도체 발광 소자들로 구성된 픽셀 간의 간격이 감소되므로, 고화소 디스플레이 장치 또는 고 PPI(Pixel Per Inch) 디스플레이 장치의 구현에 유리할 수 있다.
또한, 반도체 발광 소자 패키지(600)에 포함된 구동 IC(220)와 복수의 반도체 발광 소자들(150a~150c)은 기판(210)의 반대면에 형성되므로, 상호 간의 열 전달을 최소화할 수 있다. 이에 따라 구동 IC(220)의 성능 저하, 및 반도체 발광 소자들(150a~150c)의 발광 효율 저하를 최소화할 수 있다.
뿐만 아니라, 반도체 발광 소자 패키지(600)는 측면 전극(320a~320d)이 형성된 조립 기판(300)에 구동 IC 칩(200)을 삽입한 후, 상기 측면 전극(320a~320d)이 상기 구동 IC 칩(200)과 연결된 상태를 유지하도록 상기 조립 기판(300)을 컷팅하여 제조될 수 있다. 즉, 반도체 발광 소자(150a~150c)와 구동 IC(220) 간의 전기적 연결을 위한 측면 전극의 형성 과정을 간단하게 구현함으로써, 반도체 발광 소자 패키지(600)의 제조 비용 절감 및 제조 수율의 극대화를 가능하게 한다.
이하, 도 9 내지 도 11을 참조하여, 본 발명의 다른 실시 예에 따른 반도체 발광 소자 패키지의 구현 예들을 설명한다.
도 9는 반도체 발광 소자 및 구동 IC를 포함하는 반도체 발광 소자 패키지의 다른 구현 예를 나타내는 사시도이다. 도 10은 도 9에 도시된 반도체 발광 소자 패키지에 포함된 구동 IC를 설명하기 위한 도면이다.
도 9 내지 도 10을 참조하면, 복수의 반도체 발광 소자들(150a~150c), 구동 IC(220), 및 복수의 배선 전극들(910a~910d)의 배치 형태는 도 6의 실시 예와 실질적으로 동일할 수 있다. 즉 구동 IC(220)는 디스플레이 장치의 패널 기판(미도시)과 직접 연결되어, 디스플레이 장치의 프로세서 또는 컨트롤러로부터 전송되는 제어 신호에 기초하여 복수의 반도체 발광 소자들(150a~150c)을 구동할 수 있다.
한편, 상기 복수의 배선 전극들(910a~910d)과 구동 IC(220)의 접속 패드(222) 사이에 연결되는 복수의 측면 전극들(920a~920d)은 기판(210)의 내부에 형성될 수 있다.
예컨대, 상기 복수의 측면 전극들(920a~920d)은 TSV(Through Silicon Via) 공법에 따라 형성될 수 있다. 상기 복수의 측면 전극들(920a~920d)은 기판(210) 상에 구동 IC(220)가 형성된 후에 형성될 수 있으나, 실시 예에 따라서는 구동 IC(220)의 형성 전 측면 전극들(920a~920d)이 먼저 형성될 수도 있다.
복수의 측면 전극들(920a~920d)의 형성 공정에 대해 설명하면, 먼저 기판(210)의 소정 영역을 관통시켜 비아 홀(via hole)을 형성하는 공정이 수행될 수 있다. 예컨대 상기 공정은, 기판(210)의 일 면(예컨대 배면) 중 측면 전극들(920a~920d)이 형성될 영역을 제외한 나머지 영역에 감광제(포토레지스트 (photoresist))를 도포하는 공정, 및 감광제가 도포되지 않은 영역에 대한 에칭을 통해 비아 홀을 형성하는 비아 천공 공정을 포함할 수 있다. 상기 비아 홀은 DRIE(Deep Reactive Ion Etching) 기법에 의해 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 비아 홀이 형성된 후, 비아 홀의 벽면에 절연층을 형성하는 공정이 수행될 수 있다. 예컨대 상기 절연층은 silicon oxide 또는 nitride 등의 절연 물질을 화학 기상 증착법(Chemical Vapor Deposition (CVD)) 또는 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition (PECVD)) 등을 통해 증착함으로써 형성될 수 있다.
이 후 비아 홀에 전도성 페이스트(conductive paste)를 충진하는 공정이 수행될 수 있다. 상기 전도성 페이스트는 구리 등의 금속을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 전도성 페이스트는 전기도금(electroplating), 물리 기상 증착법(Physical Vapor Deposition (PVD)), 인쇄 등의 방식에 따라 충진될 수 있다.
실시 예에 따라, 상기 전도성 페이스트의 충진 공정 이전에, 비아 홀의 벽면 및 기판(210)의 배면 일부에 접촉 금속 및 확산 방지 금속층을 형성하는 공정이 더 수행될 수 있다. 상기 접촉 금속 및 확산 방지 금속은 Ta, TaN, Au 등을 포함할 수 있다. 기판(210)의 배면에 형성된 접촉 금속 및 확산 방지 금속은 전도성 페이스트의 충진 이후 제거될 수 있다.
상기 전도성 페이스트가 충진됨에 따라, 복수의 측면 전극들(920a~920d)이 형성될 수 있다.
복수의 배선 전극들(910a~910d) 각각은 일 단이 상기 복수의 측면 전극들(920a~920d) 중 하나와 접촉되도록 형성될 수 있다. 예컨대 제1 배선 전극(910a)의 일단은 제1 측면 전극(920a)과 접촉되고, 제2 배선 전극(910b)의 일단은 제2 측면 전극(920b)과 접촉될 수 있다. 제3 배선 전극(910c)의 일단은 제3 측면 전극(920c)과 접촉되고, 제4 배선 전극(910d)의 일단은 제4 측면 전극(920d)과 접촉될 수 있다.
그리고, 제1 반도체 발광 소자(150a)는 제1 배선 전극(910a) 및 제4 배선 전극(910d)과 연결되고, 제2 반도체 발광 소자(150d)는 제2 배선 전극(910b) 및 제4 배선 전극(910d)과 연결되며, 제3 반도체 발광 소자(150c)는 제3 배선 전극(910c) 및 제4 배선 전극(910d)과 연결될 수 있다. 이에 따라, 상기 복수의 반도체 발광 소자들(150a~150c)과 구동 IC(220)는 상기 배선 전극들(910a~910d) 및 상기 측면 전극들(920a~920d)을 통해 전기적으로 연결될 수 있다.
즉, 도 9 내지 도 10의 실시 예에 따르면 복수의 반도체 발광 소자들(150a~150c)과 구동 IC(220) 사이를 연결하는 측면 전극들(920a~920d)이 기판(210)의 내부에 형성될 수 있다. 이에 따라, 반도체 발광 소자 패키지(900)는 반도체 발광 소자들(150a~150c)과 구동 IC 칩(200)을 포함하고도 그 사이즈는 구동 IC 칩(200)의 사이즈와 대응될 수 있다. 즉, 반도체 발광 소자 패키지(900)의 사이즈가 최소화되므로, 고화소 디스플레이 장치 또는 고 PPI 디스플레이 장치에 보다 효과적으로 적용될 수 있다.
도 11은 반도체 발광 소자 및 구동 IC를 포함하는 반도체 발광 소자 패키지의 다른 구현 예를 나타내는 사시도이다.
도 11을 참조하면, 반도체 발광 소자 패키지(1100)는 기판(210)의 상면이 상부를 향하고, 복수의 반도체 발광 소자들(150a~150c)은 기판(210)의 상면에 부착될 수 있다.
한편, 기판(210)의 상면에는 구동 IC(220)가 형성되어 있으므로, 상기 복수의 반도체 발광 소자들(150a~150c)은 구동 IC(220) 상에 직접 접촉되어, 구동 IC(220)와 전기적으로 연결될 수 있다. 예컨대, 구동 IC(220)에는 복수의 반도체 발광 소자들(150a~150c)과의 전기적 연결을 위한 접촉 영역(1110a~1110c, 1111a~1111c)이 형성될 수 있다. 상기 접촉 영역(1110a~1110c, 1111a~1111c)은 복수의 반도체 발광 소자들(150a~150c) 각각의 p전극과 n전극에 대응하는 위치에 형성될 수 있다. 예컨대 상기 접촉 영역(1110a~1110c, 1111a~1111c)에는 도전성 패드 등이 형성될 수 있으나, 이에 한정되는 것은 아니다. 복수의 반도체 발광 소자들(150a~150c) 각각은 p전극 및 n전극이 상기 접촉 영역(1110a~1110c, 1111a~1111c)과 접촉되도록 부착됨으로써, 구동 IC(220)와 전기적으로 연결될 수 있다.
한편, 반도체 발광 소자 패키지(1100)가 디스플레이 장치의 패널 기판에 장착될 때, 구동 IC 칩(200)의 기판(210)의 배면이 상기 패널 기판에 접촉될 수 있다. 이 경우, 구동 IC(220)와 상기 패널 기판 사이의 전기적 연결을 위해, 기판(210)에는 복수의 측면 전극들(1120a~1120c) 및 복수의 접촉 패드(1122)가 형성될 수 있다. 상기 복수의 측면 전극들(1120a~1120c)은 도 9 내지 도 10에서 상술한 복수의 측면 전극들(920a~920d)과 동일한 방식으로 형성될 수 있다.
도 11의 실시 예에 따르면, 구동 IC(220)와 복수의 반도체 발광 소자들(150a~150c)이 직접 접촉되므로, 별도의 배선 전극들의 형성을 위한 공정이 제거되어 공정 비용이나 시간 등이 도 9의 실시 예에 비해 단축될 수 있다.
도 12는 본 발명의 실시 예에 따른 반도체 발광 소자 패키지가 장착된 디스플레이 장치를 개략적으로 도시한 도면이다.
도 12를 참조하면, 디스플레이 장치(1200)는 복수의 반도체 발광 소자 패키지(600), 상기 복수의 반도체 발광 소자 패키지(600)가 장착되는 패널 기판(1220), 및 상기 복수의 반도체 발광 소자 패키지(600)의 구동을 제어하는 제어 회로(1240)를 포함할 수 있다.
상기 제어 회로(1240)는 CPU, AP(application processor), 마이크로컴퓨터, 집적 회로, ASIC(application specific integrated circuit) 등의 각종 프로세서나 컨트롤러로 구현될 수 있다. 상기 제어 회로(1240)는 상기 패널 기판(1220)을 통해 상기 복수의 반도체 발광 소자 패키지(600) 각각의 구동 IC(220)와 연결되어, 상기 복수의 반도체 발광 소자들(150a~150c)의 구동 제어를 위한 제어 신호를 구동 IC(220)로 전송할 수 있다. 구동 IC(220)는 제어 회로(1240)로부터 수신된 제어 신호에 기초하여 소정 색상이나 밝기의 광을 출력하도록 복수의 반도체 발광 소자들(150a~150c)을 구동할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (19)

  1. 기판, 및 상기 기판의 상면 또는 배면에 형성된 구동 IC를 포함하는 구동 IC 칩;
    상기 구동 IC가 형성된 면의 반대면에 부착되는 적어도 하나의 반도체 발광 소자; 및
    상기 상면과 상기 배면 사이의 높이에 대응하게 형성되고, 상기 적어도 하나의 반도체 발광 소자 각각과 상기 구동 IC를 전기적으로 연결하는 복수의 측면 전극들을 포함하는 반도체 발광 소자 패키지.
  2. 제1항에 있어서,
    상기 기판의 적어도 일 측면에 연결되는 적어도 하나의 측면 전극 기판을 더 포함하고,
    상기 복수의 측면 전극들은 상기 적어도 하나의 측면 전극 기판 내에 형성되는 반도체 발광 소자 패키지.
  3. 제2항에 있어서,
    상기 기판의 면들 중, 상기 적어도 하나의 반도체 발광 소자가 부착된 면에 형성되는 복수의 배선 전극들을 더 포함하고,
    상기 복수의 배선 전극들 각각은 상기 복수의 측면 전극들 중 서로 다른 측면 전극과 연결되는 반도체 발광 소자 패키지.
  4. 제3항에 있어서,
    상기 복수의 배선 전극들 중 제1 배선 전극은 상기 적어도 하나의 반도체 발광 소자 각각과 연결되고, 상기 제1 배선 전극을 제외한 적어도 하나의 배선 전극은 상기 적어도 하나의 반도체 발광 소자 중 어느 하나에 연결되는 반도체 발광 소자 패키지.
  5. 제4항에 있어서,
    상기 제1 배선 전극은 상기 적어도 하나의 반도체 발광 소자 각각의 동일한 전극과 연결되는 반도체 발광 소자 패키지.
  6. 제3항에 있어서,
    상기 복수의 배선 전극들과 상기 복수의 측면 전극들 사이에 연결되는 복수의 연결 패드들을 더 포함하는 반도체 발광 소자 패키지.
  7. 제1항에 있어서,
    상기 복수의 측면 전극들은 상기 구동 IC에 형성된 복수의 접속 패드들 중 서로 다른 어느 하나와 전기적으로 연결되는 반도체 발광 소자 패키지.
  8. 제1항에 있어서,
    상기 적어도 하나의 반도체 발광 소자 각각은 제1 전극과 제2 전극을 포함하고, 상기 제1 전극과 제2 전극은 동일한 방향을 향하도록 형성되는 반도체 발광 소자 패키지.
  9. 제8항에 있어서,
    상기 적어도 하나의 반도체 발광 소자 각각은, 상기 제1 전극과 상기 제2 전극이 상기 기판을 향하도록 부착되는 반도체 발광 소자 패키지.
  10. 제1항에 있어서,
    상기 복수의 측면 전극들 각각은,
    상기 기판의 상면과 배면 사이를 관통하여 형성되는 반도체 발광 소자 패키지.
  11. 기판 본체, 상기 기판 본체에 형성된 개구부, 및 상기 개구부의 경계면과 인접한 복수의 측면 전극들을 포함하는 측면 전극 조립 기판이 제공되고, 상부에 적어도 하나의 반도체 발광 소자가 부착된 구동 IC 칩을 상기 개구부에 삽입하는 단계;
    상기 구동 IC 칩의 상부에 형성된 복수의 배선 전극들과 상기 복수의 측면 전극들 사이에 복수의 연결 패드들을 형성하는 단계; 및
    상기 기판 본체 중, 상기 복수의 측면 전극들을 포함하는 소정 영역을 제외한 나머지 영역을 상기 구동 IC 칩과 분리되도록 컷팅하는 단계를 포함하는 반도체 발광 소자 패키지의 제조 방법.
  12. 제11항에 있어서,
    상기 개구부의 사이즈는 상기 구동 IC 칩의 기판의 사이즈와 대응하는 반도체 발광 소자의 제조 방법.
  13. 제11항에 있어서,
    상기 구동 IC 칩을 상기 개구부에 삽입하는 단계는,
    상기 구동 IC 칩의 기판의 측면 중 상기 복수의 측면 전극들을 향하는 면, 또는 상기 개구부의 내둘레면 중 상기 복수의 측면 전극들과 인접한 면에 접착제를 도포하는 단계; 및
    상기 구동 IC 칩을 상기 개구부에 삽입하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  14. 제11항에 있어서,
    상기 구동 IC 칩을 상기 개구부에 삽입하는 단계 이전에, 상기 반도체 발광 소자의 제조 방법은,
    상기 구동 IC 칩의 기판의 일 면에 구동 IC를 형성하는 단계;
    상기 일 면의 반대면에 상기 복수의 배선 전극들을 형성하는 단계; 및
    상기 복수의 배선 전극들이 형성된 면 상에 상기 적어도 하나의 반도체 발광 소자를 부착하는 단계를 더 포함하는 반도체 발광 소자의 제조 방법.
  15. 제14항에 있어서,
    상기 복수의 배선 전극들 중 제1 배선 전극은 상기 적어도 하나의 반도체 발광 소자 각각과 연결되고, 상기 제1 배선 전극을 제외한 나머지 적어도 하나의 배선 전극은 상기 적어도 하나의 반도체 발광 소자 중 서로 다른 어느 하나와 연결되는 반도체 발광 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 제1 배선 전극은 상기 적어도 하나의 반도체 발광 소자 각각의 동일한 전극과 연결되는 반도체 발광 소자의 제조 방법.
  17. 제14항에 있어서,
    상기 적어도 하나의 반도체 발광 소자 각각은 제1 전극과 제2 전극을 포함하고, 상기 제1 전극과 제2 전극은 동일한 방향을 향하도록 형성되는 반도체 발광 소자의 제조 방법.
  18. 제17항에 있어서,
    상기 적어도 하나의 반도체 발광 소자를 부착하는 단계는,
    상기 제1 전극과 상기 제2 전극이 상기 기판을 향하도록 상기 적어도 하나의 반도체 발광 소자를 부착하는 단계인 반도체 발광 소자의 제조 방법.
  19. 패널 기판;
    상기 패널 기판의 일 면에 장착되는 복수의 반도체 발광 소자 패키지; 및
    상기 패널 기판의 일 측에 장착되고, 상기 복수의 반도체 발광 소자 패키지와 전기적으로 연결되는 제어 회로를 포함하고,
    상기 복수의 반도체 발광 소자 패키지 각각은,
    기판, 및 상기 기판의 상면 또는 배면에 형성된 구동 IC를 포함하는 구동 IC 칩;
    상기 구동 IC가 형성된 면의 반대면에 부착되는 적어도 하나의 반도체 발광 소자; 및
    상기 상면과 상기 배면 사이의 높이에 대응하게 형성되고, 상기 적어도 하나의 반도체 발광 소자 각각과 상기 구동 IC를 전기적으로 연결하는 복수의 측면 전극들을 포함하는 디스플레이 장치.
PCT/KR2020/004994 2020-04-13 2020-04-13 구동 ic가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치 WO2021210696A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020227038630A KR20220165266A (ko) 2020-04-13 2020-04-13 구동 ic가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치
PCT/KR2020/004994 WO2021210696A1 (ko) 2020-04-13 2020-04-13 구동 ic가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/004994 WO2021210696A1 (ko) 2020-04-13 2020-04-13 구동 ic가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2021210696A1 true WO2021210696A1 (ko) 2021-10-21

Family

ID=78085336

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/004994 WO2021210696A1 (ko) 2020-04-13 2020-04-13 구동 ic가 내장된 반도체 발광 소자 패키지 및 그의 제조 방법, 그를 포함하는 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20220165266A (ko)
WO (1) WO2021210696A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710973U (ja) * 1993-07-28 1995-02-14 富士通テン株式会社 集積回路基板の実装構造
KR101169228B1 (ko) * 2011-01-14 2012-08-02 전자부품연구원 광 도파로 매립형 광전 변환 모듈
US20130106284A1 (en) * 2009-03-23 2013-05-02 Hyun Kim Light emitting device, light emitting system comprising the same, and method of fabricating thereof
KR20150104437A (ko) * 2014-03-05 2015-09-15 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR20200022626A (ko) * 2018-08-23 2020-03-04 박철 마이크로 led를 포함하는 디스플레이 패널 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710973U (ja) * 1993-07-28 1995-02-14 富士通テン株式会社 集積回路基板の実装構造
US20130106284A1 (en) * 2009-03-23 2013-05-02 Hyun Kim Light emitting device, light emitting system comprising the same, and method of fabricating thereof
KR101169228B1 (ko) * 2011-01-14 2012-08-02 전자부품연구원 광 도파로 매립형 광전 변환 모듈
KR20150104437A (ko) * 2014-03-05 2015-09-15 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR20200022626A (ko) * 2018-08-23 2020-03-04 박철 마이크로 led를 포함하는 디스플레이 패널 및 그 제조방법

Also Published As

Publication number Publication date
KR20220165266A (ko) 2022-12-14

Similar Documents

Publication Publication Date Title
WO2017126762A1 (en) Display device using semiconductor light emitting device
WO2021149861A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020262792A1 (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021086026A1 (ko) Led 디스플레이 장치
WO2016133250A1 (en) Display device using semiconductor light emitting devices
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2021162155A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021162152A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2021054702A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지
WO2020085677A1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
WO2020222557A1 (en) Light emitting diode element, method of manufacturing light emitting diode element, and display panel including light emitting diode element
WO2019146819A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법 및 디스플레이 장치
WO2020096314A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021080311A1 (ko) Led 디스플레이 장치
WO2021112555A1 (ko) 표시 장치
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2020085678A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2021137404A1 (ko) 표시장치
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021006450A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107278A1 (ko) 표시 장치 및 표시 장치 제조 방법
WO2021107273A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020085640A1 (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20930819

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20227038630

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20930819

Country of ref document: EP

Kind code of ref document: A1