WO2021140920A1 - 固体撮像装置、撮像装置及び撮像システム - Google Patents

固体撮像装置、撮像装置及び撮像システム Download PDF

Info

Publication number
WO2021140920A1
WO2021140920A1 PCT/JP2020/048291 JP2020048291W WO2021140920A1 WO 2021140920 A1 WO2021140920 A1 WO 2021140920A1 JP 2020048291 W JP2020048291 W JP 2020048291W WO 2021140920 A1 WO2021140920 A1 WO 2021140920A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
solid
state image
image sensor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/048291
Other languages
English (en)
French (fr)
Inventor
鈴木　三佐男
清茂 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202080087841.4A priority Critical patent/CN114830339A/zh
Priority to JP2021569827A priority patent/JP7566790B2/ja
Priority to KR1020227022092A priority patent/KR20220124161A/ko
Priority to DE112020006460.3T priority patent/DE112020006460T5/de
Priority to US17/790,540 priority patent/US12243897B2/en
Publication of WO2021140920A1 publication Critical patent/WO2021140920A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/021—Manufacture or treatment of image sensors covered by group H10F39/12 of image sensors having active layers comprising only Group III-V materials, e.g. GaAs, AlGaAs or InP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H10F39/193—Infrared image sensors
    • H10F39/1935—Infrared image sensors of the hybrid type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body

Definitions

  • the present disclosure relates to a solid-state image sensor, an image sensor, and an image pickup system.
  • CMOS Complementary Metal Oxide Semiconductor
  • CIS CMOS Image Sensor
  • photoelectric conversion films using holes as carriers for photoelectric conversion include quantum dots, InGaAs (iridium gallium arsenide) sensors, and organic compounds.
  • a solid-state image sensor using InGaAs as a photoelectric conversion film has a low dark current and a narrower band gap energy than silicon, and can capture long-wavelength light such as infrared light, so it can be applied to high-sensitivity infrared cameras and the like. Is expected.
  • an image sensor that uses a substance with a narrower band cap energy than silicon, such as InGaAs, for the photoelectric conversion film is more sensitive to temperature fluctuations than an image sensor that uses silicon for the photoelectric conversion film. Therefore, the higher the temperature, the more dark current is generated, which causes a problem that the image quality is deteriorated.
  • the solid-state image sensor includes a photoelectric conversion unit configured by using a material having a band gap energy smaller than that of silicon, and a circuit joined to the photoelectric conversion unit.
  • the circuit board includes a board, a pixel signal generation circuit that generates a pixel signal having a voltage value corresponding to a charge generated by the photoelectric conversion unit, and a thermometer circuit that detects the temperature of the circuit board.
  • thermometer circuit which concerns on 1st system configuration example of 1st Embodiment. It is a block diagram which shows the schematic configuration example of the imaging system which concerns on the 2nd system configuration example of 1st Embodiment. It is a layout diagram for demonstrating the arrangement of the thermometer circuit which concerns on 1st example of 1st Embodiment. It is a figure for demonstrating the arrangement of the thermometer circuit which concerns on 2nd example of 1st Embodiment. It is a figure for demonstrating the arrangement of the thermometer circuit which concerns on 3rd example of 1st Embodiment. It is a circuit diagram which shows an example of the thermometer circuit which concerns on 1st Embodiment.
  • SWIR shortwave infrared
  • the CMOS image sensor uses a photoelectric conversion unit provided on a silicon substrate as a light receiving element, and its sensitivity wavelength is physically up to about 1100 nm (nanometers), but a compound such as InGaAs is used as a photoelectric conversion film. By using it, it is possible to create an image sensor having sensitivity to infrared light having a wavelength of 1200 nm or more.
  • photoelectric conversion materials with a smaller bandgap energy than silicon have higher sensitivity to temperature fluctuations than silicon. Therefore, the higher the temperature, the more noise called dark current is generated.
  • an image sensor is used as a mechanism for cooling a chip containing a photoelectric conversion film (hereinafter, also referred to as a sensor chip) or keeping it at a constant temperature (hereinafter, also referred to as a temperature control mechanism). It may be installed in the package to be accommodated.
  • a Perche element for example, a Perche element or the like can be used.
  • a discrete thermistor element for measuring the temperature of the chip is attached to the sensor chip, and a temperature control circuit arranged outside the sensor chip controls the Pelche element based on the current or voltage output from the thermistor element. Can be considered.
  • Temperature control can be executed by applying current or voltage to the Pelche element inside the package from, for example, a temperature control circuit outside the package through an external terminal provided in the package.
  • the voltage or current that correlates with the temperature output from the thermistor element in the package is input to the temperature control circuit through the external terminal of the package.
  • the purpose of temperature control is temperature-induced noise generated in the sensor chip, but in a configuration in which discrete thermistor elements are physically mounted in a package, the temperature of the sensor chip is not always accurately monitored. I can't. Since the thermal resistance from the sensor chip to the thermistor element varies depending on the mounting situation, the error of the signal output from the thermistor element is also large.
  • the thermistor element is generally an analog output, it has low robustness against external noise. It is necessary to wire the output of the thermistor element to an external temperature control circuit, but since the control signal line and the power supply wiring are wired in parallel with this wiring, it is easy to have a capacity.
  • a Perche element when, for example, a Perche element is used as the temperature control mechanism, it is necessary to dissipate the heat generated by this Perche element to the outside of the package. Therefore, a wide area where terminals are not provided is formed on the back surface of the package, and as a result, the number of terminals provided in the package cannot be increased.
  • a terminal for outputting the output of the thermistor element to the outside of the package and a terminal for inputting the control signal of the Pelche element to the inside of the package are required. , Squeeze the number of terminals in the package.
  • the addition of the thermistor element in the package contributes to the deterioration of the yield of the product as an image sensor due to the defect of the thermistor element itself and the mounting defect thereof.
  • FIG. 1 is a block diagram showing a schematic configuration example of the solid-state image sensor according to the first embodiment.
  • FIG. 2 is a circuit diagram showing a schematic configuration example of sensor pixels according to the first embodiment.
  • FIG. 3 is a perspective view showing a schematic configuration example of the solid-state image sensor according to the first embodiment.
  • the solid-state image sensor 1 is, for example, an infrared image sensor, and has sensitivity to, for example, light having a wavelength of 1200 nm or more.
  • the solid-state image sensor 1 includes a pixel array unit 10 in which a plurality of sensor pixels 11 including a photoelectric conversion element are two-dimensionally arranged in a matrix shape.
  • the sensor pixel 11 is composed of, for example, a pixel circuit 14 that performs photoelectric conversion and a readout circuit 15 that outputs a pixel signal based on the charge output from the pixel circuit 14.
  • the pixel circuit 14 has, for example, a photodiode PD, a transfer transistor TRG, a floating diffusion FD, and an emission transistor OFG.
  • the transfer transistor TRG and the emission transistor OFG are, for example, NMOS (Metal Oxide Semiconductor) transistors.
  • the photodiode PD corresponds to a specific example of the "photoelectric conversion unit" of the present disclosure.
  • the photodiode PD is a photoelectric conversion unit that absorbs light having a predetermined wavelength (for example, light having a wavelength in the infrared region of 1200 nm or more) to generate a signal charge.
  • a photoelectric conversion material constituting the photodiode PD for example, a material containing a compound semiconductor such as a group III-V semiconductor can be used.
  • III-V semiconductor used for the photodiode PD examples include InGaP, InAlP, InGaAs, InAlAs, and compound semiconductors having a chalcopyrite structure.
  • a compound semiconductor having a chalcopyrite structure is a material that can obtain a high light absorption coefficient and high sensitivity over a wide wavelength range, and is preferably used as an n-type semiconductor material for photoelectric conversion.
  • the photodiode PD may include amorphous silicon (Si), germanium (Ge), a quantum dot photoelectric conversion film, an organic photoelectric conversion film, and the like. In the following description, the case where InGaAs is used for the photodiode PD will be illustrated.
  • the cathode of the photodiode PD is connected to the source of the transfer transistor TRG, and the anode of the photodiode PD is connected to the power supply line to which the voltage Vtop is applied.
  • the drain of the transfer transistor TRG is connected to the floating diffusion FD, and the gate of the transfer transistor TRG is connected to the pixel drive line 12.
  • the transfer transistor TRG is connected between the cathode of the photodiode PD and the floating diffusion FD, and transfers the electric charge held in the photodiode PD to the floating diffusion FD according to the control signal applied to the gate electrode. To do.
  • the drain of the transfer transistor TRG is electrically connected to the floating diffusion FD, and the gate of the transfer transistor TRG is connected to the pixel drive line 12.
  • the floating diffusion FD is a floating diffusion region that temporarily holds the electric charge transferred from the photodiode PD via the transfer transistor TRG.
  • the reading circuit 15 is connected to the floating diffusion FD, and the vertical signal line 13 is connected via the reading circuit 15.
  • the floating diffusion FD is connected to the input end of the read circuit 15.
  • the drain is connected to the power supply line to which the voltage Vdr is applied, and the source is connected to the cathode of the photodiode PD.
  • the emission transistor OFG initializes (reset) the charge of the photodiode PD according to the control signal applied to the gate electrode.
  • the read-out circuit 15 has, for example, a reset transistor RST, a selection transistor SEL, and an amplification transistor AMP.
  • the source of the reset transistor RST (the input end of the read circuit 15) is connected to the floating diffusion FD, and the drain of the reset transistor RST is connected to the power supply line VDD and the drain of the amplification transistor AMP.
  • the gate of the reset transistor RST is connected to the pixel drive line 12.
  • the source of the amplification transistor AMP is connected to the drain of the selection transistor SEL, and the gate of the amplification transistor AMP is connected to the source of the reset transistor RST.
  • the source of the selection transistor SEL (the output end of the readout circuit 15) is connected to the vertical signal line 13, and the gate of the selection transistor SEL is connected to the pixel drive line 12.
  • the reset transistor RST initializes (reset) the potential of the floating diffusion FD to a predetermined potential.
  • the selection transistor SEL controls the output timing of the pixel signal from the readout circuit 15.
  • the amplification transistor AMP generates a signal of a voltage corresponding to the level of the electric charge held in the floating diffusion FD as a pixel signal. That is, the amplification transistor AMP generates a signal having a voltage corresponding to the amount of light received by the sensor pixel 11 as a pixel signal.
  • the amplification transistor AMP constitutes a source follower type amplifier, and outputs a pixel signal having a voltage corresponding to the level of electric charge generated by the photodiode PD.
  • the selection transistor SEL When the selection transistor SEL is turned on, the amplification transistor AMP amplifies the potential of the floating diffusion FD and outputs a voltage corresponding to the potential to the horizontal selection circuit 40 described later via the vertical signal line 13.
  • the selection transistor SEL may be provided between the power supply line VDD and the amplification transistor AMP.
  • the drain of the reset transistor RST is connected to the drain of the power supply line VDD and the selection transistor SEL.
  • the source of the selection transistor SEL is connected to the drain of the amplification transistor AMP, and the gate of the selection transistor SEL is connected to the pixel drive line 12.
  • the source of the amplification transistor AMP (the output end of the readout circuit 15) is connected to the vertical signal line 13, and the gate of the amplification transistor AMP is connected to the source of the reset transistor RST.
  • the solid-state image sensor 1 includes, for example, two substrates (light receiving substrate 100 and circuit board 200) as shown in FIG.
  • the solid-state image sensor 1 has a three-dimensional structure (also referred to as a laminated structure) formed by laminating two substrates (light receiving substrate 100 and circuit board 200).
  • the light receiving substrate 100 has a structure in which a plurality of photodiode PDs are formed in a matrix on an InGaAs substrate.
  • the upper surface of the light receiving substrate 100 (the surface opposite to the circuit board 200) is the light receiving surface 100A.
  • the circuit board 200 includes, for example, a structure in which a pixel signal generation circuit area 200A and a peripheral circuit area 200B are provided on one surface side of a silicon (Si) substrate.
  • a plurality of pixel signal generation circuits 45 are formed in a matrix in the pixel signal generation circuit area 200A.
  • Each pixel signal generation circuit 45 is a circuit of the sensor pixels 11 excluding the photodiode PD.
  • the light receiving board 100 is joined to the pixel signal generation circuit area 200A in the circuit board 200.
  • a circuit element such as a transistor is basically not built in the light receiving substrate 100, and it mainly functions as a photoelectric conversion film.
  • the light emitted from the circuit element is also photoelectrically converted, so that a pixel circuit is formed below the light receiving substrate 100. This is because if a circuit element other than 14 (excluding the photodiode PD) is present, the light emitted from this circuit element may impair the uniformity of the pixels.
  • a logic circuit for processing a pixel signal is formed in the peripheral circuit area 200B.
  • a vertical drive circuit 20, a horizontal drive circuit 30, a horizontal selection circuit 40, a system control circuit 16, a film voltage control unit 17, and a voltage generation are formed.
  • the circuit 18 is arranged.
  • the logic circuit composed of these outputs a pixel signal (digital value) for each sensor pixel 11 to the outside.
  • the peripheral circuit area 200B that is not covered by the light receiving substrate 100 may be covered with an insulating film such as a passivation, for example.
  • the solid-state imaging device 1 includes a pixel array unit 10, a vertical drive circuit 20, a horizontal drive circuit 30, a horizontal selection circuit 40, a system control circuit 16, a film voltage control unit 17, and a voltage generation circuit 18.
  • the system control circuit 16 Based on the master clock, the system control circuit 16 generates a clock signal, a control signal, and the like that serve as a reference for the operation of the vertical drive circuit 20, the horizontal drive circuit 30, the horizontal selection circuit 40, the membrane voltage control unit 17, and the like, and is vertical. It is given to the drive circuit 20, the horizontal selection circuit 40, the film voltage control unit 17, and the like.
  • the vertical drive circuit 20 includes, for example, a shift register and controls row scanning of a plurality of sensor pixels 11 via a plurality of pixel drive lines 12.
  • the horizontal selection circuit 40 is, for example, a circuit in which an ADC (Analog-to-Digital Converter) 40a and a switch element 40b are provided for each pixel row (or vertical signal line 13) of the pixel array unit 10.
  • the ADC 40a AD-converts the pixel signal.
  • the ADC 40a can change the analog range R, and sets the analog range R based on the range setting value input from the outside. In this embodiment, it is assumed that the analog range R is set to Ra.
  • a vertical signal line 13 is connected to the input end of the ADC 40a, and a switch element 40b is connected to the output end of the ADC 40a.
  • the horizontal drive circuit 30 is composed of, for example, a shift register or the like, and drives each switch element 40b of the horizontal selection circuit 40 in order. By driving each switch element 40b in order by the horizontal drive circuit 30, each pixel signal transmitted through each of the vertical signal lines 13 is sequentially output to the horizontal signal line 40c and input to the DSP circuit or the like.
  • the membrane voltage control unit 17 controls the membrane voltage Vf applied to each photodiode PD based on the pixel signal obtained from the sensor pixel 11.
  • the membrane voltage control unit 17 outputs a control signal for controlling the membrane voltage Vf to the voltage generation circuit 18.
  • the voltage generation circuit 18 generates analog voltages (voltages Vtop and Vdr) based on the control signal input from the membrane voltage control unit 17, and applies them to each photodiode PD via the power supply line. That is, the film voltage control unit 17 and the voltage generation circuit 18 control the image quality of the image data obtained from the pixel signal by applying the film voltage Vf based on the pixel signal obtained from the sensor pixel 11 to each photodiode PD. ..
  • FIG. 4 is a cross-sectional view showing a cross-sectional configuration example around the photoelectric conversion unit (photodiode PD) in the solid-state image sensor according to the first embodiment.
  • the light receiving substrate 100 has an n-type semiconductor film 21 which is a photoelectric conversion unit (photodiode PD).
  • the n-type semiconductor film 21 is formed on the entire surface of the pixel array portion 10, and is made of, for example, the material described above as a material used for the photodiode PD.
  • the n-type semiconductor film 21 is made of InGaAs, and other configurations will be described.
  • the light receiving substrate 100 further has a p-type semiconductor layer 22 in contact with the surface of the n-type semiconductor film 21 on the circuit board 200 side for each sensor pixel 11.
  • Each p-type semiconductor layer 22 is formed of a high-concentration p-type semiconductor, for example, of p-type InGaAs.
  • the p-type semiconductor layer 22 has a function as an electrode (second electrode) of the photodiode PD.
  • a predetermined voltage Vdr is applied to the p-type semiconductor layer 22 via the discharge transistor OFG in the on state, or the voltage Vdd of the power supply line VDD is applied to the p-type semiconductor layer 22 via the transfer transistor TRG in the on state and the reset transistor RST. ..
  • the light receiving substrate 100 further has an n-type semiconductor layer 23 that separates the p-type semiconductor layers 22 from each other.
  • the n-type semiconductor layer 23 is formed in the same layer as each p-type semiconductor layer 22, and is formed by, for example, n-type InP.
  • the light receiving substrate 100 further has an n-type semiconductor layer 24 in contact with the surface of the n-type semiconductor film 21 on the light receiving surface 100A side.
  • the n-type semiconductor layer 24 is formed of an n-type semiconductor having a higher concentration than that of the n-type semiconductor film 21, and is formed of, for example, n-type InGaAs, n-type InP, or n-type InAlAs.
  • the n-type semiconductor layer 24 functions as a barrier layer for preventing backflow of electric charges generated by the n-type semiconductor film 21.
  • the light receiving substrate 100 further has an antireflection film 25 in contact with the surface of the n-type semiconductor layer 24 on the light receiving surface 100A side.
  • the antireflection film 25 includes, for example, silicon nitride (SiN), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), tantalum oxide (Ta 2 Ta 5 ), and titanium oxide (Tio). It is formed by 2 ) and the like.
  • the n-type semiconductor layer 24 also functions as an upper electrode (first electrode) of the electrodes that sandwich the n-type semiconductor film 21 vertically. A predetermined voltage Vtop is applied to the upper electrode.
  • the light receiving substrate 100 further has a color filter 26 and an on-chip lens 27 on the antireflection film 25.
  • the color filter 26 is composed of a plurality of filters 26R that selectively transmit red light, a plurality of filters 26G that selectively transmit green light, and a plurality of filters 26G that selectively transmit blue light.
  • the plurality of filters 26R, 26G, and 26B are provided one by one for each sensor pixel 11, and are arranged in a Bayer array in a plane parallel to the light receiving surface 100A, for example.
  • the sensor pixel 11 provided with the filter 26R is described as 11R
  • the sensor pixel 11 provided with the filter 26G is described as 11G
  • the sensor pixel 11 provided with the filter 26B is described as 11G. Is written as 11B.
  • the color filter 26 may be omitted if necessary.
  • the light receiving substrate 100 further has a passivation layer 28 and an insulating layer 29 under the p-type semiconductor layer 22 and the n-type semiconductor layer 23.
  • the light receiving substrate 100 further has a connection electrode 31 that penetrates the passivation layer 28 and is in contact with the p-type semiconductor layer 22, and a bump electrode 32 that penetrates the insulation layer 29 and is in contact with the connection electrode 31.
  • a set of connection electrodes 31 and bump electrodes 32 is provided for each sensor pixel 11.
  • the bump electrode 32 is bonded to the connection layer 43 (described later) of the circuit board 200, and is electrically connected to the connection layer 43.
  • the bump electrode 32 is joined to the connection layer 43 of the circuit board 200, for example, when the light receiving substrate 100 and the circuit board 200 are bonded to each other.
  • the passivation layer 28 and the insulating layer 29 may be configured as an interlayer insulating layer. At that time, at least one of the passivation layer 28 and the insulating layer 29 may have a multilayer structure.
  • the connection electrode 31 and the bump electrode 32 may be a part of the wiring provided in the layer-viewing insulating layer. In that case, the wiring of the interlayer insulating layer (bump electrode 32) and the wiring of the interlayer insulating layer 42 in the circuit board 200 (connection layer 43) are directly bonded to the light receiving substrate 100 (for example, the photodiode PD).
  • a circuit board 200 (for example, a pixel circuit 14 other than the photodiode PD and a readout circuit 15) is electrically connected.
  • the circuit board 200 includes a support board 41 and an interlayer insulating layer 42.
  • the support substrate 41 is made of, for example, a silicon (Si) substrate.
  • the interlayer insulating layer 42 is provided between the supporting substrate 41 and the insulating layer 291 (light receiving substrate 100).
  • the interlayer insulating layer 42 is provided with, for example, a plurality of connection layers 43, a plurality of readout electrodes 44, a plurality of pixel signal generation circuits 45, and a plurality of wirings 46 in order from a position closest to the light receiving substrate 100.
  • a plurality of sets of connection layers 43, a read electrode 44, a pixel signal generation circuit 45, and a wiring 46 are provided for each sensor pixel 11.
  • a plurality of interlayer insulating layers 42 in the interlayer insulating layer 42 are provided in, for example, a ROIC (Read Out IC) for reading charges from each photodiode PD.
  • the above-mentioned logic circuit is provided in a portion of the interlayer insulating layer 42 of the circuit board 200 corresponding to the peripheral circuit region 200B.
  • FIGS. 5 and 6 are diagrams showing a configuration example of the solid-state image sensor according to the first embodiment.
  • FIG. 5 shows the planar configuration of the solid-state image sensor 1
  • FIG. 6 shows the cross-sectional configuration along the line AA of FIG.
  • the solid-state image sensor 1 is provided with, for example, a plurality of light receiving unit regions P (sensor pixels 11) arranged two-dimensionally (FIG. 6).
  • the solid-state image sensor 1 has an element region R1 in the central portion and a peripheral region R2 provided outside the element region R1 and surrounding the element region R1 (FIG. 5).
  • the solid-state image sensor 1 has a conductive film 33 provided from the element region R1 to the peripheral region R2.
  • the conductive film 33 has an opening in a region facing the central portion of the element region R1.
  • the solid-state image sensor 1 has a laminated structure of a light receiving substrate 100 and a circuit board 200 (FIG. 6).
  • One surface of the light receiving substrate 100 is a light incident surface (light incident surface S1), and the surface opposite to the light incident surface S1 (the other surface) is a bonding surface (joining surface S2) with the circuit board 200.
  • the light receiving substrate 100 has an insulating layer 29, a connection electrode 31, a semiconductor layer 21A, an n-type semiconductor layer 24, and an antireflection film 25 in this order from a position close to the circuit board 200.
  • the facing surface and the end surface (side surface) of the semiconductor layer 21A with the insulating layer 29 are covered with the passivation layer 28.
  • the circuit board 200 is a so-called ROIC (Readout integrated circuit), and the light receiving board 100 is sandwiched between the wiring layer 35 and the interlayer insulating layer 42 in contact with the junction surface S2 of the light receiving board 100 and the wiring layer 35 and the interlayer insulating layer 42. It has a support substrate 41 facing the same.
  • the light receiving substrate 100 has a semiconductor layer 21A in the element region R1.
  • the region provided with the semiconductor layer 21A is the element region R1 of the solid-state image sensor 1.
  • the region exposed from the conductive film 33 is the light receiving region.
  • the region covered with the conductive film 33 is the OPB (Optical Black) region R1B.
  • the OPB region R1B is provided so as to surround the light receiving region.
  • the OPB region R1B is used to obtain a black level pixel signal.
  • the light receiving substrate 100 has an embedded layer 36 together with a passivation layer 28 in the peripheral region R2.
  • the peripheral region R2 is provided with holes H1 and H2 that penetrate the light receiving substrate 100 and reach the circuit board 200.
  • the solid-state imaging device 1 light is incident on the semiconductor layer 21A from the light incident surface S1 of the light receiving substrate 100 via the antireflection film 25, the n-type semiconductor layer 24, and the n-type semiconductor layer 24.
  • the signal charge photoelectrically converted by the semiconductor layer 21A moves through the connection electrode 31 and the insulating layer 29 and is read out by the circuit board 200.
  • the configuration of each part will be described.
  • the insulating layer 29 is provided over the element region R1 and the peripheral region R2, and has a bonding surface S2 with the circuit board 200.
  • the joint surface S2 of the light receiving substrate 100 is provided in the element region R1 and the peripheral region R2.
  • the joint surface S2 of the element region R1 and the joint surface S2 of the peripheral region R2 form the same plane. ing.
  • the joint surface S2 of the peripheral region R2 is formed by providing the embedded layer 36.
  • the insulating layer 29 has a bump electrode 32 and a dummy electrode 32D in, for example, the interlayer insulating films 29A and 29B constituting the insulating layer 29.
  • an interlayer insulating film 29B is arranged on the circuit board 200 side, and an interlayer insulating film 29A is arranged on the p-type semiconductor layer 22 side, and these interlayer insulating films 29A and 29B are laminated and provided.
  • the interlayer insulating films 29A and 29B are made of, for example, an inorganic insulating material.
  • this inorganic insulating material examples include silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and hafnium oxide (HfO 2 ).
  • the interlayer insulating films 29A and 29B may be made of the same inorganic insulating material.
  • the bump electrode 32 is provided in, for example, the element region R1.
  • the bump electrode 32 is for electrically connecting the connection electrode 31 and the circuit board 200, and is provided in the element region R1 for each pixel P.
  • the adjacent bump electrodes 32 are electrically separated by the embedded layer 36 and the interlayer insulating films 29A and 29B.
  • the bump electrode 32 is composed of, for example, a copper (Cu) pad and is exposed on the joint surface S2.
  • the dummy electrode 32D is provided in, for example, the peripheral region R2.
  • the dummy electrode 32D is connected to the dummy connection layer 43D of the wiring layer 35 described later. By providing the dummy electrode 32D and the dummy connection layer 43D, it is possible to improve the strength of the peripheral region R2.
  • the dummy electrode 32D is formed in the same process as the bump electrode 32, for example.
  • the dummy electrode 32D is composed of, for example, a copper (Cu) pad and is exposed on the joint surface S2.
  • connection electrode 31 provided between the bump electrode 32 and the semiconductor layer 21A has a signal charge generated in the n-type semiconductor film 21 (holes or electrons, hereinafter for convenience, the signal charge will be described as a hole). It is an electrode (anode) to which a voltage for reading is supplied, and is provided for each pixel P in the element region R1.
  • the connection electrode 31 is provided so as to embed the opening of the passivation layer 28, and is in contact with the semiconductor layer 21A (more specifically, the diffusion region 22A).
  • the connection electrode 31 is larger than the opening of the passivation layer 28, for example, and a part of the connection electrode 31 is provided in the embedded layer 36.
  • connection electrode 31 (the surface on the semiconductor layer 21A side) is in contact with the diffusion region 22A, and the lower surface and a part of the side surface of the connection electrode 31 are in contact with the embedded layer 36.
  • the adjacent connection electrodes 31 are electrically separated by a passivation layer 28 and an embedded layer 36.
  • connection electrode 31 is, for example, titanium (Ti), tungsten (W), titanium nitride (TiN), platinum (Pt), gold (Au), germanium (Ge), palladium (Pd), zinc (Zn), nickel ( It is composed of a single substance of Ni) and aluminum (Al), or an alloy containing at least one of them.
  • the connection electrode 31 may be a single film of such a constituent material, or may be a laminated film in which two or more kinds are combined.
  • the connection electrode 31 is made of a laminated film of titanium and tungsten.
  • the thickness of the connection electrode 31 is, for example, several tens of nm to several hundreds of nm.
  • the semiconductor layer 21A includes, for example, a p-type semiconductor layer 22, an n-type semiconductor film 21, and an n-type semiconductor layer 24 from a position close to the insulating layer 29.
  • the p-type semiconductor layer 22, the n-type semiconductor film 21, and the n-type semiconductor layer 24 have the same planar shape, and their end faces are arranged at the same positions in a plan view.
  • the p-type semiconductor layer 22 is provided in common to all pixels P, for example, and is arranged between the passivation layer 28 and the n-type semiconductor film 21.
  • the p-type semiconductor layer 22 is for electrically separating adjacent pixels P, and the p-type semiconductor layer 22 is provided with, for example, a plurality of diffusion regions 22A.
  • a compound semiconductor material having a bandgap larger than the bandgap of the compound semiconductor material constituting the n-type semiconductor film 21 for the p-type semiconductor layer 22 dark current can be suppressed.
  • n-type InP indium phosphide
  • the diffusion regions 22A provided in the p-type semiconductor layer 22 are arranged apart from each other.
  • the diffusion region 22A is arranged for each pixel P, and the connection electrode 31 is connected to each diffusion region 22A.
  • a diffusion region 22A is also provided in the OPB region R1B.
  • the diffusion region 22A is for reading out the signal charge generated in the n-type semiconductor film 21 for each pixel P, and contains, for example, a p-type impurity. Examples of the p-type impurity include Zn (zinc) and the like. In this way, a pn junction interface is formed between the diffusion region 22A and the p-type semiconductor layer 22 other than the diffusion region 22A, and adjacent pixels P are electrically separated.
  • the diffusion region 22A is provided, for example, in the thickness direction of the p-type semiconductor layer 22, and is also provided in a part of the n-type semiconductor film 21 in the thickness direction.
  • the n-type semiconductor film 21 between the connection electrode 31 and the n-type semiconductor layer 24, more specifically, between the p-type semiconductor layer 22 and the n-type semiconductor layer 24, is common to all pixels P, for example. It is provided.
  • the n-type semiconductor film 21 absorbs light having a predetermined wavelength to generate a signal charge, and is made of, for example, a compound semiconductor material such as an i-type III-V group semiconductor.
  • Examples of the compound semiconductor material constituting the n-type semiconductor film 21 include InGaAs (indium gallium arsenide), InAsSb (indium arsenide antimony), InAs (indium arsenide), InSb (indium antimony) and HgCdTe (mercury cadmium tellurium). Can be mentioned.
  • the n-type semiconductor film 21 may be formed of Ge (germanium). In the n-type semiconductor film 21, for example, photoelectric conversion of light having a wavelength in the visible region to the short infrared region is performed.
  • the n-type semiconductor layer 24 is provided in common to all pixels P, for example.
  • the n-type semiconductor layer 24 is provided between the n-type semiconductor film 21 and the n-type semiconductor layer 24 and is in contact with the n-type semiconductor layer 24.
  • the n-type semiconductor layer 24 is a region in which charges discharged from the n-type semiconductor layer 24 move, and is composed of, for example, a compound semiconductor containing n-type impurities.
  • n-type InP indium phosphide
  • the n-type semiconductor layer 24 is provided, for example, as an electrode common to each pixel P, on the n-type semiconductor layer 24 (on the light incident side) so as to be in contact with the n-type semiconductor layer 24.
  • the n-type semiconductor layer 24 is for discharging a charge that is not used as a signal charge among the charges generated by the n-type semiconductor film 21 (cathode). For example, when holes are read out from the connection electrode 31 as signal charges, electrons can be discharged, for example, through the n-type semiconductor layer 24.
  • the n-type semiconductor layer 24 is made of a conductive film capable of transmitting incident light such as infrared rays.
  • n-type semiconductor layer 24 for example, ITO (Indium Tin Oxide) or ITOO (In 2 O 3- TIO 2 ) or the like can be used.
  • the n-type semiconductor layer 24 may be provided in a grid pattern so as to partition adjacent pixels P, for example.
  • a conductive material having low light transmittance can be used for the n-type semiconductor layer 24.
  • the antireflection film 25 covers the n-type semiconductor layer 24 from the light incident surface S1 side.
  • the antireflection film 25 may have an antireflection function.
  • silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 3 ) and the like can be used.
  • the antireflection film 25 has an opening 37H in the OPB region R1B.
  • the opening 37H is provided, for example, in a frame shape surrounding the light receiving region (FIG. 5).
  • the opening 37H may be, for example, a quadrangular or circular hole in a plan view.
  • the conductive film 33 is electrically connected to the n-type semiconductor layer 24 by the opening 37H of the antireflection film 25.
  • the passion layer 28 is provided between the p-type semiconductor layer 22 and the embedded layer 36, and is the end face of the p-type semiconductor layer 22, the end face of the n-type semiconductor film 21, the end face of the n-type semiconductor layer 24, and the n-type semiconductor. It covers the end face of the layer 24 and is in contact with the antireflection film 25 in the peripheral region R2.
  • the passivation layer 28 is composed of, for example, an oxide such as silicon oxide (SiO X ) or aluminum oxide (Al 2 O 3 ).
  • the passivation layer 28 may be formed by a laminated structure composed of a plurality of films.
  • the passivation layer 28 may be made of a silicon (Si) -based insulating material such as silicon oxynitride (SiON), carbon-containing silicon oxide (SiOC), silicon nitride (SiN), and silicon carbide (SiC).
  • Si silicon oxynitride
  • SiOC carbon-containing silicon oxide
  • SiN silicon nitride
  • SiC silicon carbide
  • the thickness of the passivation layer 28 is, for example, several tens of nm to several hundreds of nm.
  • the conductive film 33 is provided from the OPB region R1B to the hole H1 in the peripheral region R2.
  • the conductive film 33 is in contact with the n-type semiconductor layer 24 at the opening 37H of the antireflection film 25 provided in the OPB region R1B, and is in contact with the wiring 46 of the circuit board 200 through the hole H1.
  • a voltage is supplied from the circuit board 200 to the n-type semiconductor layer 24 via the conductive film 33.
  • the conductive film 33 functions as a voltage supply path to the n-type semiconductor layer 24 and also as a light-shielding film, and forms the OPB region R1B.
  • the conductive film 33 is made of a metal material containing, for example, tungsten (W), aluminum (Al), titanium (Ti), molybdenum (Mo), tantalum (Ta) or copper (Cu).
  • a passivation film may be provided on the conductive film 33.
  • An adhesive layer B may be provided between the end of the n-type semiconductor layer 24 and the n-type semiconductor layer 24. As will be described later, this adhesive layer B is used when forming the solid-state image sensor 1, and plays a role of joining the semiconductor layer 21A to a temporary substrate (not shown).
  • the adhesive layer B is made of, for example, tetraethoxysilane (TEOS) or silicon oxide (SiO 2 ).
  • TEOS tetraethoxysilane
  • SiO 2 silicon oxide
  • the adhesive layer B is provided, for example, wider than the end face of the p-type semiconductor layer 22, and is covered with the embedded layer 36 together with the semiconductor layer 21A.
  • a passivation layer 28 is provided between the adhesive layer B and the embedded layer 36.
  • the adhesive layer B may be provided over a wide region of the peripheral region R2.
  • the adhesive layer B extends from the vicinity of the edge of the semiconductor layer 21A (element region R1) to between the holes H1 and H2. May be good.
  • the adhesive layer B may extend from the vicinity of the edge of the semiconductor layer 21A (element region R1) to the chip end (chip end E).
  • the embedded layer 36 is for filling a step between the temporary substrate and the semiconductor layer 21A in the manufacturing process of the solid-state image sensor 1. Although the details will be described later, in the present embodiment, since the embedded layer 36 is formed, it is possible to suppress the occurrence of defects in the manufacturing process due to the step between the semiconductor layer 21A and the temporary substrate.
  • the embedded layer 36 of the peripheral region R2 is provided between the insulating layer 29 and the passivation layer 28, and between the insulating layer 29 and the antireflection film 25, and has, for example, a thickness equal to or greater than the thickness of the semiconductor layer 21A. ing.
  • the embedded layer 36 is provided so as to surround the semiconductor layer 21A, a region around the semiconductor layer 21A (peripheral region R2) is formed.
  • the joint surface S2 with the circuit board 200 can be provided in the peripheral region R2. If the joint surface S2 is formed in the peripheral region R2, the thickness of the embedded layer 36 may be reduced, but the embedded layer 36 covers the semiconductor layer 21A in the thickness direction, and the entire end surface of the semiconductor layer 21A is buried.
  • the embedded layer 36 can effectively suppress the infiltration of water into the semiconductor layer 21A.
  • the embedded layer 36 of the element region R1 is provided between the semiconductor layer 21A and the insulating layer 29 so as to cover the connection electrode 31.
  • the surface of the embedded layer 36 on the joint surface S2 side is flattened, and in the peripheral region R2, the insulating layer 29 is provided on the surface of the flattened embedded layer 36.
  • an inorganic insulating material such as silicon oxide (SiO X), silicon nitride (SiN), silicon oxynitride (SiON), carbon-containing silicon oxide (SiOC), and silicon carbide (SiC) is used. Can be done.
  • the insulating layer 29 including the interlayer insulating films 29A and 29B and the bump electrode 32 is formed above the embedded layer 36. Will be done.
  • a circuit board 200 including a wiring layer 35 is attached to a light receiving substrate 100 including the insulating layer 29 to form a solid-state image sensor 1.
  • the bump electrode 32 of the insulating layer 29 and the connecting layer 43 of the wiring layer 35 are connected.
  • the bump electrode 32 and the connecting layer 43 have, for example, a Cu pad, and the bump electrode 32 and the connecting layer 43 are connected by direct bonding of the Cu pad.
  • the embedded layer 36 arranged below the copper film to be polished is required to have a hardness that can withstand the stress during polishing. Further, in order to directly bond the Cu pads of the bump electrode 32 and the connection layer 43 to each other, it is necessary to form the light receiving substrate 100 and the circuit board 200 extremely flat. Therefore, it is preferable that the embedded layer 36 arranged below the copper film has a hardness that can withstand the stress during polishing.
  • the constituent material of the embedded layer 36 is preferably a material having a higher hardness than the encapsulant or the organic material arranged around the die in a general semiconductor package. Examples of the material having such high hardness include an inorganic insulating material.
  • the embedded layer 36 can be formed by forming a film of this inorganic insulating material by, for example, a CVD (Chemical Vapor Deposition) method, a sputtering method, or a coating method.
  • the embedded layer 36 is provided with holes H1 and H2 penetrating the embedded layer 36.
  • the holes H1 and H2 penetrate the insulating layer 29 together with the embedded layer 36 and reach the circuit board 200.
  • the holes H1 and H2 have, for example, a quadrangular planar shape, and a plurality of holes H1 and H2 are provided so as to surround the element region R1 (FIG. 5).
  • the hole H1 is provided at a position closer to the element region R1 than the hole H2, and the side wall and the bottom surface of the hole H1 are covered with the conductive film 33.
  • the hole H1 is for connecting the n-type semiconductor layer 24 (conductive film 33) and the wiring of the circuit board 200 (wiring 46 described later), and is an antireflection film 25, an embedded layer 36, and an insulating layer 29. It is provided through.
  • the hole H2 is provided at a position closer to the tip end E than the hole H1, for example.
  • the hole H2 penetrates the antireflection film 25, the embedding layer 36, and the insulating layer 29, and reaches the pad electrode (pad electrode 38 described later) of the circuit board 200.
  • An electrical connection between the outside and the solid-state image sensor 1 is made through the hole H2.
  • the holes H1 and H2 do not have to reach the circuit board 200.
  • the holes H1 and H2 may reach the wiring of the insulating layer 29, and this wiring may be connected to the wiring 46 and the pad electrode 38 of the circuit board 200.
  • the holes H1 and H2 may penetrate the adhesive layer B.
  • the distance between the connection electrode 31 and the n-type semiconductor layer 24 is a distance sufficient for photoelectric conversion and not too far apart. That is, it is preferable to reduce the thickness of the light receiving substrate 100.
  • the distance between the connection electrode 31 and the n-type semiconductor layer 24 or the thickness of the light receiving substrate 100 is 10 ⁇ m or less, further 7 ⁇ m or less, and further 5 ⁇ m or less.
  • the support substrate 41 of the circuit board 200 faces the light receiving substrate 100 with the wiring layer 35 and the interlayer insulating layer 42 in between.
  • the support substrate 41 is made of, for example, silicon (Si).
  • a plurality of transistors are provided in the vicinity of the surface of the support substrate 41 (the surface on the wiring layer 35 side). For example, a read out circuit is configured for each pixel P by using the plurality of transistors.
  • the wiring layer 35 has, for example, the interlayer insulating film 35A and the interlayer insulating film 35B in this order from the light receiving substrate 100 side, and these interlayer insulating films 35A and 35B are provided in a laminated manner.
  • a connection layer 43 and a dummy connection layer 43D are provided in the interlayer insulating film 35A.
  • the interlayer insulating layer 42 is provided so as to face the light receiving substrate 100 with the wiring layer 35 in between.
  • a pad electrode 38 and a plurality of wirings 46 are provided in the interlayer insulating layer 42.
  • the interlayer insulating films 35A and 35B are made of, for example, an inorganic insulating material. Examples of this inorganic insulating material include silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and hafnium oxide (HfO 2 ).
  • connection layer 43 is for electrically connecting the connection electrode 31 and the wiring 46, and is provided in the element region R1 for each pixel P.
  • the connection layer 43 is in contact with the bump electrode 32 at the joint surface S2 of the light receiving substrate 100.
  • the adjacent connecting layers 43 are electrically separated by the interlayer insulating film 35A.
  • the dummy connection layer 43D provided in the peripheral region R2 is in contact with the dummy electrode 32D at the joint surface S2 of the light receiving substrate 100.
  • the dummy connection layer 43D is formed, for example, in the same process as the connection layer 43.
  • the connection layer 43 and the dummy connection layer 43D are composed of, for example, copper (Cu) pads, and are exposed on the surface of the circuit board 200 facing the light receiving board 100. That is, for example, CuCu bonding is performed between the bump electrode 32 and the connection layer 43, and between the dummy electrode 32D and the dummy connection layer 43D. Details will be described later, but this makes it possible to miniaturize the pixel P.
  • the wiring 46 connected to the bump electrode 32 is connected to a transistor provided near the surface of the support substrate 41, and the connection electrode 31 and the read circuit are connected to each pixel P.
  • the wiring 46 connected to the conductive film 33 via the hole H1 is connected to, for example, a predetermined potential.
  • one of the electric charges (for example, holes) generated in the n-type semiconductor film 21 is read out from the connection electrode 31 to the reading circuit via the bump electrode 32 and the connection layer 43, and the n-type semiconductor film 21
  • the other side (for example, electrons) of the electric charge generated in is discharged from the n-type semiconductor layer 24 to a predetermined potential via the conductive film 33.
  • the pad electrode 38 provided in the peripheral region R2 is for making an electrical connection with the outside.
  • a hole H2 that penetrates the light receiving substrate 100 and reaches the pad electrode 38 is provided in the vicinity of the chip end E of the solid-state image sensor 1, and is electrically connected to the outside through the hole H2. ..
  • the connection is made, for example, by a method such as wire bonding or bumping.
  • a predetermined potential may be supplied from the external terminal arranged in the hole H2 to the n-type semiconductor layer 24 via the wiring 46 of the hole H2 and the conductive film 33.
  • the signal voltage read from the connection electrode 31 is read out to the read circuit of the support substrate 41 via the bump electrode 32 and the connection layer 43, and this read circuit is used. It may be output to an external terminal arranged in the hole H2 via the circuit. The signal voltage may be output to an external terminal together with the read circuit via, for example, another circuit included in the circuit board 200.
  • Other circuits include, for example, signal processing circuits and output circuits.
  • the thickness of the circuit board 200 is preferably larger than the thickness of the light receiving board 100.
  • the thickness of the circuit board 200 is preferably 2 times or more, further 5 times or more, further 10 times or more larger than the thickness of the light receiving substrate 100.
  • the thickness of the circuit board 200 is, for example, 100 ⁇ m or more, 150 ⁇ m or more, or 200 ⁇ m or more.
  • the circuit board 200 having such a large thickness ensures the mechanical strength of the solid-state image sensor 1.
  • the circuit board 200 may include only one layer of the support board 41 forming the circuit, or may further include a board such as a support board in addition to the support board 41 forming the circuit. Good.
  • FIG. 7 is a cross-sectional view showing an example of the joining structure of the first embodiment.
  • each sensor pixel 11 in the pixel array unit 10 is divided into a normal pixel 11a or a charge emission pixel 11b depending on the control of the reset transistor RST, but the pixel structure is a normal pixel 11a and a charge emission pixel. Since both of 11b are the same, it will be described simply as the sensor pixel 11.
  • the charge emission pixel 11b is arranged on the outermost side of the pixel array unit 10.
  • the transfer transistor TRG, emission transistor OFG, floating diffusion FD, reset transistor RST, amplification transistor AMP, and pixel signal generation circuit 45 of the selection transistor SEL of each sensor pixel 11 are made of a single crystal material such as single crystal silicon (Si). It is formed for each pixel on the circuit board 200 made of.
  • the reference numerals of the transfer transistor TRG, the discharge transistor OFG, the floating diffusion FD, the reset transistor RST, the amplification transistor AMP, and the selection transistor SEL formed on the circuit board 200 are omitted.
  • An n-type semiconductor film 21 serving as a photodiode PD is formed on the entire surface of the pixel array portion 10 on the upper side of the circuit board 200 on the light incident side.
  • As the n-type semiconductor film 21, InGaP, InAlP, InGaAs, InAlAs, and further compound semiconductors having a chalcopyrite structure are used as the n-type semiconductor film 21, InGaP, InAlP, InGaAs, InAlAs, and further compound semiconductors having a chalcopyrite structure are used.
  • a compound semiconductor having a chalcopyrite structure is a material that can obtain a high light absorption coefficient and high sensitivity over a wide wavelength range, and is preferably used as an n-type semiconductor film 21 for photoelectric conversion.
  • Such a compound semiconductor having a chalcopyrite structure is composed of elements around Group IV elements such as Cu, Al, Ga, In, S, and Se, and is composed of CuGaInS-based mixed crystals, CuAlGaInS-based mixed crystals, and CuAlGaInSse-based. Examples include mixed crystals.
  • amorphous silicon (Si), germanium (Ge), quantum dot photoelectric conversion film, organic photoelectric conversion film and the like can also be used.
  • a high-concentration p-type semiconductor layer 22 constituting a pixel electrode is formed for each pixel on the lower side of the n-type semiconductor film 21 on the circuit board 200 side. Then, between the high-concentration p-type semiconductor layers 22 formed for each pixel, an n-type semiconductor layer 23 as a pixel separation region for separating each sensor pixel 11 is formed of, for example, a compound semiconductor such as InP. ing.
  • the n-type semiconductor layer 23 has a role of preventing dark current as well as a function as a pixel separation region.
  • an n-type semiconductor layer 24 having a higher concentration than that of the n-type semiconductor film 21 is formed by using a compound semiconductor such as InP used as a pixel separation region. ing.
  • the high-concentration n-type semiconductor layer 24 functions as a barrier layer for preventing the backflow of electric charges generated by the n-type semiconductor film 21.
  • compound semiconductors such as InGaAs, InP, and InAlAs can be used.
  • An antireflection film 25 is formed on the high-concentration n-type semiconductor layer 24 as a barrier layer.
  • the material of the antireflection film 25 includes, for example, silicon nitride (SiN), hafnium oxide (HfO 2 ), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), tantalum oxide (Ta 2 Ta 5 ), and oxidation. Titanium (TiO 2 ) or the like can be used.
  • Either one of the high-concentration n-type semiconductor layer 24 or the antireflection film 25 also functions as an upper upper electrode among the electrodes sandwiching the n-type semiconductor film 21 above and below, and the high-concentration n-type as the upper electrode.
  • a predetermined voltage Va is applied to the semiconductor layer 24 or the antireflection film 25.
  • a color filter 26 and an on-chip lens 27 are further formed on the antireflection film 25.
  • the color filter 26 is a filter that transmits light (wavelength light) of either R (red), G (green), or B (blue).
  • the color filter 26 is arranged in a so-called Bayer array in the pixel array unit 10. ing.
  • a passivation layer 28 and an insulating layer 29 are formed under the high-concentration p-type semiconductor layer 22 constituting the pixel electrode and the n-type semiconductor layer 23 as the pixel separation region.
  • the connection electrode 31, the connection layer 43, and the bump electrode 32 are formed so as to penetrate the passivation layer 28 and the insulating layer 29.
  • the connection electrode 31, the connection layer 43, and the bump electrode 32 electrically connect the high-concentration p-type semiconductor layer 22 constituting the pixel electrode and the floating diffusion FD that accumulates electric charges.
  • the normal pixel 11a and the charge emission pixel 11b are configured as described above and have the same pixel structure.
  • control method of the reset transistor RST is different between the normal pixel 11a and the charge emission pixel 11b.
  • the reset transistor RST is turned on and off based on the reset signal RST according to the charge generation period (light receiving period) by the photodiode PD, the reset period of the potential of the floating diffusion FD before the start of light receiving, and the like.
  • the reset transistor RST is always controlled to be ON. As a result, the electric charge generated by the photodiode PD is discharged to the ground, and a constant voltage Va is always applied to the electric charge emission pixel 11b.
  • FIG. 8 is a plan view showing a configuration example of a sensor package (also referred to as an image pickup apparatus) according to the first embodiment.
  • FIG. 9 is a cross-sectional view showing a configuration example of the sensor package according to the first embodiment. Note that FIG. 9 shows a cross section of FIG. 8 cut along the XX plane passing through the BB line.
  • the sensor package 1100 includes a package 50 and a lid 60 with a sealing glass (an example of the lid) attached to the upper surface 50a side of the package 50.
  • the package 50 includes a package substrate 70, a Perche element 80, a ceramic interposer substrate 90 (also referred to as a support substrate), and a solid-state image pickup device 1. First, the configuration of the package 50 will be described.
  • FIG. 10 is an exploded cross-sectional view showing a configuration example of the sensor package according to the first embodiment.
  • the package substrate 70 is a multilayer substrate made of ceramic such as alumina (aluminum oxide), and is, for example, a PGA (Pin Grid Array) substrate.
  • the package substrate 70 has a first surface (for example, an upper surface 70a) and a second surface (for example, a lower surface 70b) located on the opposite side of the first surface.
  • a plurality of wirings are provided in multiple layers inside the package substrate 70 located between the upper surface 70a and the lower surface 70b. These wirings are connected to a plurality of terminals (for example, pin-shaped terminals 73) provided on the lower surface 70b of the package substrate 70.
  • FIG. 11 is a plan view showing a configuration example of the upper surface side of the package substrate according to the first embodiment.
  • a cavity 71 is provided on the upper surface 70a side of the package substrate 70.
  • the cavity 71 has a first recess 111 and a second recess 112 (an example of the recess) provided on the bottom surface 111a of the first recess 111.
  • the shapes of the first recess 111 and the second recess 112 in a plan view are, for example, rectangular.
  • the diameter of the opening surface of the first recess 111 is larger than that of the second recess 112.
  • a perche element 80 as a temperature control element is arranged in the second recess 112, and for example, the perche element 80 is attached to the bottom surface 112a of the second recess 112 via an adhesive 51 (see FIG. 9). ..
  • the upper surface of the Pelche element 80 arranged in the second recess 112 (for example, the upper surface 85a of the second ceramic substrate 85 described later) is at the same height as or substantially the same height as the bottom surface 111a of the first recess 111.
  • a pin-shaped terminal 72 for connecting to the lead wire of the Pelche element 80 is provided on the bottom surface 112a of the second recess 112. Two pin-shaped terminals 72 are provided. Of the two pin-shaped terminals 72, one is connected to the lead wire of the positive electrode of the Perche element 80, and the other is connected to the lead wire of the negative electrode of the Perche element 80.
  • the external connection terminal can be a ball terminal, a land terminal, or the like instead of the pin-shaped terminal 73.
  • a seal ring 75 is provided on the upper surface 70a side of the outer peripheral portion of the package substrate 70.
  • the seal ring 75 is continuously provided so as to surround the cavity 71 of the package substrate 70 in a plan view.
  • the seal ring 75 is a portion to be joined to a metal portion 63 described later of the lid 60 with a seal glass.
  • the seal ring 75 is, for example, an alloy of iron (Fe) -nickel (Ni) -cobalt (Co) (so-called Kovar), which has been surface-treated by plating Ni, gold (Au), or the like.
  • FIG. 12 is a plan view illustrating the positional relationship between the package substrate and the ceramic interposer substrate according to the first embodiment.
  • the lower surface 90b side of the ceramic interposer substrate 90 is attached to the bottom surface 111a of the first recess 111 and the Perche element 80 via an adhesive 51.
  • the ceramic interposer substrate 90 is arranged so as to cover the entire opening surface of the second recess 112.
  • a plurality of bonding pads 74 are provided on the bottom surface 111a of the first recess 111, which is exposed from below the ceramic interposer substrate 90. Further, a plurality of bonding pads 91 are provided on the lower surface 90b side of the ceramic interposer substrate 90. At least a part of the plurality of bonding pads 91 is connected to the bonding pad 74 via a wire 54. Further, at least a part of the plurality of bonding pads 91 is connected to the bonding pad 92 of the solid-state image sensor 1 via a wire 55. Alternatively, both the wires 54 and 55 may be connected to one bonding pad 91.
  • the wires 54 and 55 are, for example, gold wires.
  • a bonding pad 92 is provided in the outer peripheral region on the upper surface 93a side of the solid-state image sensor 1.
  • the lower surface 93b side of the solid-state image sensor 1 is attached to the lower surface 90b side of the ceramic interposer substrate 90 via an adhesive 51.
  • FIG. 13 is a cross-sectional view showing a configuration example of the Perche element according to the first embodiment.
  • the Perche element 80 includes a first ceramic substrate 81, a first copper electrode 82 provided on the first ceramic substrate 81, a second ceramic substrate 85 facing the first ceramic substrate 81, and a second ceramic substrate 85. 2 It has a second copper electrode 86 provided on a ceramic substrate 85, a P-type thermoelectric semiconductor 87, and an N-type thermoelectric semiconductor 88.
  • the P-type thermoelectric semiconductor 87 and the N-type thermoelectric semiconductor 88 are arranged between the first ceramic substrate 81 and the second ceramic substrate 85, respectively.
  • Each of the P-type thermoelectric semiconductor 87 and the N-type thermoelectric semiconductor 88 has one end connected to the first copper electrode 82 and the other end connected to the second copper electrode 86.
  • the P-type thermoelectric semiconductor 87 and the N-type thermoelectric semiconductor 88 are alternately connected in series via the first copper electrode 82 and the second copper electrode 86.
  • the Perche element 80 when a direct current is passed from the N-type thermoelectric semiconductor 88, the second ceramic substrate 85 absorbs (endothermics) heat T1 and the first ceramic substrate 81 heats. Emit T2 (dissipate heat). Since the second ceramic substrate 85 is attached to the ceramic interposer substrate 90 via the adhesive 51 and the first ceramic substrate 81 is attached to the package substrate 70 via the adhesive 51, the Perche element 80 is a solid-state imaging device. The heat generated in the first magnitude can be released from the ceramic interposer substrate 90 to the package substrate 70.
  • the lid 60 with a sealing glass is provided on the sealing glass 61, the ceramic frame 62 provided on the lower surface 61b side of the outer peripheral portion of the sealing glass 61, and the lower surface 62b side of the ceramic frame 62. It has a metal portion 63 and a metal portion 63.
  • the seal glass 61 and the ceramic frame 62 are joined to each other by, for example, low melting point glass.
  • the ceramic frame 62 and the metal portion 63 are joined to each other with, for example, Ag—Cu brazing material.
  • the metal portion 63 is a portion to be joined to the seal ring 75 of the package substrate 70 by means such as seam welding.
  • the metal portion 63 is made of the same material as the seal ring 75.
  • it is an alloy of iron (Fe) -nickel (Ni) -cobalt (Co) (so-called Kovar), and Ni and gold (Au). ) Etc. are surface-treated by plating.
  • the lid 60 with a sealing glass is joined to the upper surface 50a side of the package 50, and the upper surface 50a side of the package 50 is airtightly sealed.
  • Temperature control mechanism In the solid-state image sensor 1 using a photoelectric conversion material having a smaller band gap energy than silicon, in other words, having sensitivity to light having a wavelength of about 1200 nm or more, as described above. As described above, in order to suppress the generation of dark current, which is noise, it is necessary to provide a mechanism (temperature control mechanism) for cooling the sensor chip or keeping it at a constant temperature.
  • thermometer circuit is arranged in the solid-state imaging device 1, and the Perche element in the package can be controlled from the temperature control circuit arranged outside the package based on the output from the thermometer circuit. Configure. As a result, it is possible to obtain merits in terms of accuracy of the measured sensor chip temperature, robustness of the measured temperature, restrictions on the number of terminals, yield, and the like.
  • thermometer circuit 120 as the temperature sensor according to the present embodiment is built in, for example, the circuit board 200 of the solid-state imaging device 1.
  • the current or voltage which is the measurement result output from the thermometer circuit 120, is output to the outside of the sensor package 1100 via, for example, the bonding pad 91, the wire 54, the bonding pad 74, and the pin-shaped terminal 73.
  • an AD conversion circuit 121 that converts an analog current or voltage value output from the thermometer circuit 120 into a digital value is provided in the circuit board 200, and is output from the AD conversion circuit 121.
  • the digital value may be output to the outside of the sensor package 1100 via the pin-shaped terminal 73 or the like.
  • the ADC 40a in the horizontal selection circuit 40 may be used for the AD conversion circuit 121, or a dedicated ADC built in the circuit board 200 separately from the ADC 40a may be used.
  • thermometer circuit 120 is not limited to the circuit board 200, and may be provided on the light receiving board 100 side, for example.
  • FIG. 14 is a block diagram showing a schematic configuration example of an imaging system according to the first system configuration example of the first embodiment.
  • the imaging system 1000 according to the first system configuration example includes the above-mentioned sensor package 1100, FPGA (Field-Programmable Gate Array) 1200, and temperature controller 1300.
  • FPGA Field-Programmable Gate Array
  • the sensor package 1100 includes a structure for accommodating the solid-state image sensor 1 in the cavity 71 formed by the package 50 and the lid 60 with a sealing glass.
  • the FPGA 1200 is, for example, a control device for controlling the solid-state image sensor 1, and inputs a control signal for controlling the solid-state image sensor 1 to the solid-state image sensor 1 inside the package 50 via a pin-shaped terminal.
  • I2C Inter-Integrated Circuit
  • SPI Serial Peripheral Interface
  • An information processing device such as an ISP (Image Signal Processor) may be used instead of the FPGA 1200.
  • the temperature data (detection result) detected by the thermometer circuit 120 of the solid-state image sensor 1 and converted into a digital value by the AD conversion circuit 121 is, for example, an interface such as I2C or SPI that connects the FPGA 1200 and the solid-state image sensor 1. It is output to the FPGA 1200 outside the package via the same interface as. Therefore, in the present embodiment, the dedicated line and the dedicated terminal for outputting the temperature data to the outside of the package can be omitted.
  • the temperature controller 1300 is configured to control the perche element 80 in the sensor package 1100 according to, for example, a control signal from the FPGA 1200. Specifically, the temperature controller 1300 generates a current waveform to be applied to the Pelche element 80 according to a control signal from the FPGA 1200, and supplies this to the Pelche element 80 in the sensor package 1100 via the pin-shaped terminal 73.
  • thermometer circuit 120 since the thermometer circuit 120 is arranged in the solid-state image sensor 1, it is possible to directly measure the temperature of the solid-state image sensor 1 itself. This makes it possible to improve the accuracy of the measured sensor chip temperature.
  • thermometer circuit 120 since the analog value output from the thermometer circuit 120 is converted into a digital value by the AD conversion circuit 121 in the solid-state image sensor 1, the influence of noise of the measurement result detected by the thermometer circuit 120 is reduced. It becomes possible to do. Thereby, it becomes possible to enhance the robustness of the measurement temperature.
  • the measurement result can be output to the outside of the sensor package 1100 using a control signal such as I2C or SPI, so that the measurement result is output to the outside of the sensor package 1100.
  • a control signal such as I2C or SPI
  • the discrete thermistor element since it is not configured to attach a separate component to the solid-state image sensor 1, it is possible to suppress a decrease in yield due to a defect or attachment failure of the thermistor element.
  • FIG. 15 is a block diagram showing a schematic configuration example of an imaging system according to a second system configuration example of the first embodiment.
  • the temperature control device 1400 is added to the image pickup system 1000A according to the second system configuration example in the same configuration as the image pickup system 1000 according to the first system configuration example.
  • the perche element 80 mounted in the sensor package 1100 may be omitted in the first system configuration example.
  • the temperature control device 1400 is a mechanism for controlling the temperature of the solid-state image pickup device 1 in the sensor package 1100 instead of the Perche element 80 in the sensor package 1100.
  • various temperature control devices such as a cooling element such as a Pelche element bonded to the outer surface of the sensor package 1100, a heat sink, an air cooling device, and a water cooling device can be used. Therefore, in the second system configuration example, the temperature controller 1300 controls the temperature of the solid-state image sensor 1 inside the sensor package 1100 from the outside of the sensor package 1100 by controlling the temperature control device 1400.
  • the case where the temperature controller 1300 is arranged outside the sensor package 1100 is exemplified, but the present invention is not limited to this, and a part or all of the temperature controller 1300 is a sensor. It may be placed in package 1100. In that case, a part or all of the temperature controller 1300 may be arranged on the circuit board 200 of the solid-state image sensor 1.
  • thermometer circuit 120 in the solid-state image sensor 1 will be described with some examples.
  • the horizontal selection circuit 40 and the horizontal drive circuit 30 will be collectively referred to as a horizontal circuit 40A.
  • FIG. 16 is a layout diagram for explaining the arrangement of the thermometer circuit according to the first example of the first embodiment.
  • the main heat generating portion is the horizontal circuit 40A and the system control circuit 16 on the circuit board 200. Therefore, in the first example, as shown in FIG. 16, the thermometer circuit 120 is arranged in the vicinity of the horizontal circuit 40A, the system control circuit 16, and the like, which are the main heat generating portions.
  • the number of the thermometer circuits 120 to be arranged is not limited to one, and may be a plurality as shown in FIG. By arranging the plurality of thermometer circuits 120 in a distributed manner, it is possible to measure the temperature of the solid-state image sensor 1 more accurately. However, when a material having high thermal conductivity such as a silicon substrate is used for the circuit board 200, sufficient accuracy can be obtained even with a single thermometer circuit 120.
  • the terminal 133 for inputting a control signal to the solid-state image sensor 1 and outputting the image data generated by the solid-state image sensor 1 is connected to the thermometer circuit 120 or the AD conversion circuit 121 connected to the thermometer circuit 120 or the AD conversion circuit 121.
  • a register that holds the temperature data generated by the AD conversion circuit 121 is also connected. This may be the same in other examples described later.
  • FIG. 17 is a diagram for explaining the arrangement of the thermometer circuit according to the second example of the first embodiment.
  • the thermometer circuit 120 may be arranged in the vicinity of the light receiving substrate 100, which is the object of temperature control.
  • the thermometer circuit 120 is the light receiving substrate 100. It may be arranged in a region which is in the vicinity of and does not overlap with the light receiving substrate 100.
  • thermometer circuits 120 are arranged so as to surround the light receiving substrate 100, it is possible to measure the temperature distribution of the light receiving substrate 100 and the like, so that the temperature control of the solid-state image sensor 1 is more accurate. Can be executed.
  • FIG. 18 is a diagram for explaining the arrangement of the thermometer circuit according to the third example of the first embodiment.
  • the thermometer circuit 120 may be arranged between the horizontal circuit 40A and the system control circuit 16 which are the main heat generating portions and the light receiving substrate 100 which is the object of temperature control.
  • the Pelche element 80 it is possible to drive the Pelche element 80 and start cooling before the heat generated in the horizontal circuit 40A or the system control circuit 16 is transferred to the light receiving substrate 100, so that more accurate temperature control can be performed. Is possible.
  • thermometer circuit 120 is arranged at a position where it overlaps with the perche element 80 in the substrate thickness direction of the solid-state imaging device 1. It is good. As a result, the temperature controlled by the Perche element 80 can be quickly detected, so that more accurate temperature control can be performed.
  • thermometer circuit 120 according to the present embodiment will be described with an example.
  • FIG. 19 is a circuit diagram showing an example of a thermometer circuit according to the first embodiment. As shown in FIG. 19, for example, a silicon diode can be used in the thermometer circuit 120.
  • Silicon diodes have a temperature coefficient of -2 mV / ° C in the forward voltage (corresponding to the membrane voltage) Vf, and have the characteristic that Vf decreases linearly as the temperature rises, so the temperature can be easily adjusted from the voltage value of Vf. It has the advantage of being able to be identified. Further, since it has such characteristics, it is possible to obtain an advantage that calibration can be performed at the time of manufacturing the solid-state image sensor 1. Further, since the silicon diode can be formed by the same process as each transistor of the pixel circuit 14, it is not necessary to add a new step of forming the thermometer circuit 120, and the complexity of the manufacturing process can be suppressed. You can also get the merit.
  • thermometer circuit 120 is not limited to the silicon diode, and various temperature sensors that can be built in the circuit board 200, such as a semiconductor temperature sensor such as a PNP transistor, can be used. Is.
  • temperature data is periodically acquired in the solid-state imaging device 1 and the value is recorded in a register, and if necessary from the outside (for example, FPGA 1200).
  • a method of acquiring temperature data by accessing a register from FPGA1200) can be considered.
  • the former will be described as a first flow example, and the latter will be described as a second flow example.
  • the temperature control flow according to the present disclosure is not limited to these. Further, in the following description, attention will be paid to the operation of the solid-state image sensor 1.
  • FIG. 20 is a flowchart showing an example of the temperature control flow according to the first flow example of the first embodiment.
  • the solid-state image sensor 1 first resets the counter for measuring the elapsed time (step S101).
  • This counter may be, for example, a counter that measures the elapsed time by counting the clock supplied from the system control circuit 16.
  • the solid-state image sensor 1 waits until a predetermined time elapses based on the value of the counter (NO in step S102). After that, when the predetermined time elapses (YES in step S102), the solid-state image sensor 1 resets the counter (step S103).
  • the solid-state imaging device 1 acquires temperature data by converting the analog current or voltage output from the thermometer circuit 120 into digital temperature data by the AD conversion circuit 121 (step S104), and acquires the temperature data.
  • the temperature data is registered in a register (not shown) (step S105).
  • This register may be a register accessible from FPGA 1200 outside the sensor package 1100. Therefore, the FPGA 1200 accesses the register periodically (for example, 30 times / second) or as needed, acquires the temperature data registered in the register, and inputs the control signal to the temperature controller 1300.
  • step S106 determines whether or not to end this operation (step S106), and if it ends (YES in step S106), ends this operation. On the other hand, if it does not end (NO in step S106), the solid-state image sensor 1 returns to step S102 and executes the subsequent operations.
  • FIG. 21 is a flowchart showing an example of the temperature control flow according to the second flow example of the first embodiment.
  • the solid-state image sensor 1 first waits until it receives a request for temperature data from an external example, the FPGA 1200 (NO in step S201).
  • the solid-state imaging device 1 converts the analog current or voltage output from the thermometer circuit 120 into the AD conversion circuit in the same manner as in steps S104 to S105 of FIG.
  • the temperature data is acquired by converting it into digital temperature data in 121 (step S202), and the acquired temperature data is registered in a register (not shown) (step S203).
  • This register may be a register accessible from FPGA 1200 outside the sensor package 1100. Therefore, the FPGA 1200 and / or other external device that requested the temperature data accesses the register, acquires the temperature data registered in the register, and inputs the control signal to the temperature controller 1300.
  • the solid-state image sensor 1 determines whether or not to end this operation (step S204), and if it ends (YES in step S204), ends this operation. On the other hand, if it does not end (NO in step S204), the solid-state image sensor 1 returns to step S201 and executes the subsequent operations.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 22 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or a character on the road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the image pickup unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether or not the driver has fallen asleep.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving, etc., which runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs coordinated control for the purpose of anti-glare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits an output signal of at least one of audio and an image to an output device capable of visually or audibly notifying information to the passenger or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 23 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the vehicle 12100 has image pickup units 12101, 12102, 12103, 12104, 12105 as the image pickup unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the image pickup unit 12101 provided on the front nose and the image pickup section 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the images in front acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 23 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, utility poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 is used via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the solid-state image sensor 1 can be applied to the image pickup unit 12031.
  • FIG. 24 is a diagram showing an example of a schematic configuration of an endoscopic surgery system to which the technique according to the present disclosure (the present technique) can be applied.
  • FIG. 24 shows a surgeon (doctor) 11131 performing surgery on patient 11132 on patient bed 11133 using the endoscopic surgery system 11000.
  • the endoscopic surgery system 11000 includes an endoscope 11100, other surgical tools 11110 such as an abdominal tube 11111 and an energy treatment tool 11112, and a support arm device 11120 that supports the endoscope 11100.
  • a cart 11200 equipped with various devices for endoscopic surgery.
  • the endoscope 11100 is composed of a lens barrel 11101 in which a region having a predetermined length from the tip is inserted into the body cavity of the patient 11132, and a camera head 11102 connected to the base end of the lens barrel 11101.
  • the endoscope 11100 configured as a so-called rigid mirror having a rigid barrel 11101 is illustrated, but the endoscope 11100 may be configured as a so-called flexible mirror having a flexible barrel. Good.
  • An opening in which an objective lens is fitted is provided at the tip of the lens barrel 11101.
  • a light source device 11203 is connected to the endoscope 11100, and the light generated by the light source device 11203 is guided to the tip of the lens barrel by a light guide extending inside the lens barrel 11101 to be an objective. It is irradiated toward the observation target in the body cavity of the patient 11132 through the lens.
  • the endoscope 11100 may be a direct endoscope, a perspective mirror, or a side endoscope.
  • An optical system and an image sensor are provided inside the camera head 11102, and the reflected light (observation light) from the observation target is focused on the image sensor by the optical system.
  • the observation light is photoelectrically converted by the image pickup device, and an electric signal corresponding to the observation light, that is, an image signal corresponding to the observation image is generated.
  • the image signal is transmitted as RAW data to the camera control unit (CCU: Camera Control Unit) 11201.
  • CCU Camera Control Unit
  • the CCU11201 is composed of a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), and the like, and comprehensively controls the operations of the endoscope 11100 and the display device 11202. Further, the CCU 11201 receives an image signal from the camera head 11102, and performs various image processing on the image signal for displaying an image based on the image signal, such as development processing (demosaic processing).
  • a CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the display device 11202 displays an image based on the image signal processed by the CCU 11201 under the control of the CCU 11201.
  • the light source device 11203 is composed of, for example, a light source such as an LED (Light Emitting Diode), and supplies irradiation light to the endoscope 11100 when photographing an operating part or the like.
  • a light source such as an LED (Light Emitting Diode)
  • LED Light Emitting Diode
  • the input device 11204 is an input interface for the endoscopic surgery system 11000.
  • the user can input various information and input instructions to the endoscopic surgery system 11000 via the input device 11204.
  • the user inputs an instruction to change the imaging conditions (type of irradiation light, magnification, focal length, etc.) by the endoscope 11100.
  • the treatment tool control device 11205 controls the drive of the energy treatment tool 11112 for cauterizing, incising, sealing a blood vessel, or the like of a tissue.
  • the pneumoperitoneum device 11206 uses a gas in the pneumoperitoneum tube 11111 to inflate the body cavity of the patient 11132 for the purpose of securing the field of view by the endoscope 11100 and securing the work space of the operator.
  • the recorder 11207 is a device capable of recording various information related to surgery.
  • the printer 11208 is a device capable of printing various information related to surgery in various formats such as text, images, and graphs.
  • the light source device 11203 that supplies the irradiation light to the endoscope 11100 when photographing the surgical site can be composed of, for example, an LED, a laser light source, or a white light source composed of a combination thereof.
  • a white light source is configured by combining RGB laser light sources, the output intensity and output timing of each color (each wavelength) can be controlled with high accuracy. Therefore, the light source device 11203 adjusts the white balance of the captured image. It can be carried out.
  • the laser light from each of the RGB laser light sources is irradiated to the observation target in a time-division manner, and the drive of the image sensor of the camera head 11102 is controlled in synchronization with the irradiation timing to correspond to each of RGB. It is also possible to capture the image in a time-division manner. According to this method, a color image can be obtained without providing a color filter on the image sensor.
  • the drive of the light source device 11203 may be controlled so as to change the intensity of the output light at predetermined time intervals.
  • the drive of the image sensor of the camera head 11102 in synchronization with the timing of changing the light intensity to acquire an image in a time-divided manner and synthesizing the image, so-called high dynamic without blackout and overexposure. A range image can be generated.
  • the light source device 11203 may be configured to be able to supply light in a predetermined wavelength band corresponding to special light observation.
  • special light observation for example, by utilizing the wavelength dependence of light absorption in body tissue to irradiate light in a narrow band as compared with the irradiation light (that is, white light) in normal observation, the surface layer of the mucous membrane.
  • a so-called narrow band imaging is performed in which a predetermined tissue such as a blood vessel is photographed with high contrast.
  • fluorescence observation may be performed in which an image is obtained by fluorescence generated by irradiating with excitation light.
  • the body tissue is irradiated with excitation light to observe the fluorescence from the body tissue (autofluorescence observation), or a reagent such as indocyanine green (ICG) is locally injected into the body tissue and the body tissue is injected. It is possible to obtain a fluorescence image by irradiating excitation light corresponding to the fluorescence wavelength of the reagent.
  • the light source device 11203 may be configured to be capable of supplying narrow band light and / or excitation light corresponding to such special light observation.
  • FIG. 25 is a block diagram showing an example of the functional configuration of the camera head 11102 and CCU11201 shown in FIG. 24.
  • the camera head 11102 includes a lens unit 11401, an imaging unit 11402, a driving unit 11403, a communication unit 11404, and a camera head control unit 11405.
  • CCU11201 includes a communication unit 11411, an image processing unit 11412, and a control unit 11413.
  • the camera head 11102 and CCU11201 are communicatively connected to each other by a transmission cable 11400.
  • the lens unit 11401 is an optical system provided at a connection portion with the lens barrel 11101.
  • the observation light taken in from the tip of the lens barrel 11101 is guided to the camera head 11102 and incident on the lens unit 11401.
  • the lens unit 11401 is configured by combining a plurality of lenses including a zoom lens and a focus lens.
  • the image pickup unit 11402 is composed of an image pickup element.
  • the image sensor constituting the image pickup unit 11402 may be one (so-called single plate type) or a plurality (so-called multi-plate type).
  • each image pickup element may generate an image signal corresponding to each of RGB, and a color image may be obtained by synthesizing them.
  • the image pickup unit 11402 may be configured to have a pair of image pickup elements for acquiring image signals for the right eye and the left eye corresponding to 3D (Dimensional) display, respectively.
  • the 3D display enables the operator 11131 to more accurately grasp the depth of the biological tissue in the surgical site.
  • a plurality of lens units 11401 may be provided corresponding to each image pickup element.
  • the imaging unit 11402 does not necessarily have to be provided on the camera head 11102.
  • the imaging unit 11402 may be provided inside the lens barrel 11101 immediately after the objective lens.
  • the drive unit 11403 is composed of an actuator, and the zoom lens and focus lens of the lens unit 11401 are moved by a predetermined distance along the optical axis under the control of the camera head control unit 11405. As a result, the magnification and focus of the image captured by the imaging unit 11402 can be adjusted as appropriate.
  • the communication unit 11404 is composed of a communication device for transmitting and receiving various information to and from the CCU11201.
  • the communication unit 11404 transmits the image signal obtained from the image pickup unit 11402 as RAW data to the CCU 11201 via the transmission cable 11400.
  • the communication unit 11404 receives a control signal for controlling the drive of the camera head 11102 from the CCU 11201 and supplies the control signal to the camera head control unit 11405.
  • the control signal includes, for example, information to specify the frame rate of the captured image, information to specify the exposure value at the time of imaging, and / or information to specify the magnification and focus of the captured image, and the like. Contains information about the condition.
  • the above-mentioned imaging conditions such as frame rate, exposure value, magnification, and focus may be appropriately specified by the user, or may be automatically set by the control unit 11413 of CCU11201 based on the acquired image signal. Good.
  • the so-called AE (Auto Exposure) function, AF (Auto Focus) function, and AWB (Auto White Balance) function are mounted on the endoscope 11100.
  • the camera head control unit 11405 controls the drive of the camera head 11102 based on the control signal from the CCU 11201 received via the communication unit 11404.
  • the communication unit 11411 is composed of a communication device for transmitting and receiving various information to and from the camera head 11102.
  • the communication unit 11411 receives an image signal transmitted from the camera head 11102 via the transmission cable 11400.
  • the communication unit 11411 transmits a control signal for controlling the drive of the camera head 11102 to the camera head 11102.
  • Image signals and control signals can be transmitted by telecommunications, optical communication, or the like.
  • the image processing unit 11412 performs various image processing on the image signal which is the RAW data transmitted from the camera head 11102.
  • the control unit 11413 performs various controls related to the imaging of the surgical site and the like by the endoscope 11100 and the display of the captured image obtained by the imaging of the surgical site and the like. For example, the control unit 11413 generates a control signal for controlling the drive of the camera head 11102.
  • control unit 11413 causes the display device 11202 to display an image captured by the surgical unit or the like based on the image signal processed by the image processing unit 11412.
  • the control unit 11413 may recognize various objects in the captured image by using various image recognition techniques. For example, the control unit 11413 detects the shape, color, and the like of the edge of an object included in the captured image to remove surgical tools such as forceps, a specific biological part, bleeding, and mist when using the energy treatment tool 11112. Can be recognized.
  • the control unit 11413 may superimpose and display various surgical support information on the image of the surgical unit by using the recognition result. By superimposing and displaying the surgical support information and presenting it to the surgeon 11131, it is possible to reduce the burden on the surgeon 11131 and to allow the surgeon 11131 to proceed with the surgery reliably.
  • the transmission cable 11400 that connects the camera head 11102 and CCU11201 is an electric signal cable that supports electric signal communication, an optical fiber that supports optical communication, or a composite cable thereof.
  • the communication is performed by wire using the transmission cable 11400, but the communication between the camera head 11102 and the CCU11201 may be performed wirelessly.
  • the technique according to the present disclosure can be suitably applied to the imaging unit 11402 provided on the camera head 11102 of the endoscope 11100.
  • the technique according to the present disclosure can be suitably applied to the imaging unit 11402, a high-quality photographed image can be obtained, so that the high-quality endoscope 11100 can be provided.
  • the present technology can also have the following configurations.
  • a photoelectric conversion unit constructed using a material with a bandgap energy smaller than that of silicon, The circuit board bonded to the photoelectric conversion unit and With The circuit board A pixel signal generation circuit that generates a pixel signal with a voltage value corresponding to the electric charge generated by the photoelectric conversion unit, and a pixel signal generation circuit.
  • a thermometer circuit that detects the temperature of the circuit board and A solid-state image sensor.
  • the pixel signal generation circuit is arranged in a first region on the first surface of the circuit board.
  • thermometer circuit is formed in a region other than the first region on the first surface of the circuit board.
  • the circuit board includes a second region located around the first region on the first surface of the circuit board and in which a logic circuit for processing the pixel signal is arranged.
  • thermometer circuit is arranged between the first region and the second region.
  • (6) The solid-state image sensor according to any one of (1) to (5) above, further comprising a conversion circuit for converting an analog signal output from the thermometer circuit into a digital signal.
  • the photoelectric conversion unit includes at least one of InGaP, InAlP, InGaAs, InAlAs, a compound semiconductor having a chalcopyrite structure, amorphous silicon, germanium, a quantum dot photoelectric conversion film, and an organic photoelectric conversion film (1).
  • the solid-state imaging device according to any one of (7).
  • the thermometer circuit includes at least one of a silicon diode and a PNP transistor.
  • thermometer circuits The solid-state image pickup device according to any one of (1) to (9), further comprising the plurality of the thermometer circuits.
  • a photoelectric conversion unit constructed using a material that is sensitive to light having a wavelength of 1200 nm (nanometers) or higher, and The circuit board bonded to the photoelectric conversion unit and With The circuit board A pixel signal generation circuit that generates a pixel signal with a voltage value corresponding to the electric charge generated by the photoelectric conversion unit, and a pixel signal generation circuit.
  • a thermometer circuit that detects the temperature of the circuit board and A solid-state image sensor.
  • the temperature control element arranged in the package and arranged on the second surface side opposite to the first surface on which the pixel signal generation circuit and the thermometer circuit are arranged on the circuit board is further provided (12).
  • the imaging device according to. (14) The imaging device according to (13), wherein the thermometer circuit is arranged in a region superimposing on the temperature control element in a direction perpendicular to the first surface.
  • the temperature control element is a Perche element.
  • An image pickup device including the solid-state image pickup device according to (1) or (11) and a temperature control element for controlling the temperature of the solid-state image pickup device.
  • a temperature control device that controls the temperature control element A control device that controls the solid-state image sensor and the temperature control device, With The control device is an imaging system that controls the temperature control device based on the temperature detected by the thermometer circuit.
  • the solid-state image sensor further includes a conversion circuit that converts an analog signal output from the thermometer circuit into a digital signal.
  • the image pickup device further includes a package for accommodating the solid-state image pickup device and the temperature control element. The package comprises terminals for transmitting or receiving digital signals between the solid-state image sensor and the control device.
  • the image pickup system according to (16), wherein the solid-state image pickup device transmits the digital signal to the control device via the terminal.
  • the imaging system according to (17), wherein the solid-state imaging device and the control device are connected via I2C (Inter-Integrated Circuit) or SPI (Serial Peripheral Interface).
  • Solid-state image sensor 10 pixel array unit 11, 11R, 11G, 11B sensor pixel 12 pixel drive line 13 vertical signal line 14 pixel circuit 15 readout circuit 16 system control circuit 17 film voltage control unit 18 voltage generation circuit 20 vertical drive circuit 21 n Type semiconductor film (InGaAs) 21A Semiconductor layer 22p-type semiconductor layer 22A Diffusion region 23 n-type semiconductor layer 24 n-type semiconductor layer 25 Antireflection film 26 Color filter 26R, 26G, 26B filter 27 On-chip lens 28 Passion layer 29 Insulation layer 29A, 29B, 35A, 35B interlayer insulating film 30 Horizontal drive circuit 31 Connection electrode 32 Bump electrode 32D Dummy electrode 33 Conductive film 35 Wiring layer 36 Embedded layer 37H Opening 38 Pad electrode 40 Horizontal selection circuit 40A Horizontal circuit 40a ADC 40b Switch element 40c Horizontal signal line 41 Support board 42 Interlayer insulation layer 43 Connection layer 43D Dummy connection layer 44 Read electrode 45 Pixel signal generation circuit 46 Wiring 50 Package 51 Adhesive 54, 55 Wire 60 Lid with

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

画質の低下を抑制する。実施形態に係る固体撮像装置（１）は、シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部（ＰＤ）と、前記光電変換部に接合される回路基板（２００）とを備え、前記回路基板は、前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路（４５）と、前記回路基板の温度を検出する温度計回路（１２０）とを備える。

Description

固体撮像装置、撮像装置及び撮像システム
　本開示は、固体撮像装置、撮像装置及び撮像システムに関する。
　近年、ＣＭＯＳ（Complementary　Metal　Oxide　Semiconductor）イメージセンサ（ＣＩＳ：CMOS　Image　Sensor）等の固体撮像素子の普及が著しく、様々な分野でフィルム式の撮影装置と置き換えて活用されている。固体撮像素子は、通常の可視光の撮影においてフィルム式の撮影装置に代えて活用されていることはもちろん、紫外線や赤外線、Ｘ線やガンマ線といった非可視光の撮影における活用も顕著である。
　さらに、固体撮像素子の中に光電変換膜を有する撮像装置の中には、光電変換のキャリアとして正孔を取り扱う撮像装置が存在する。例えば、正孔を光電変換のキャリアとする光電変換膜には、量子（Ｑ：Quantum）ｄｏｔ、ＩｎＧａＡｓ（イリジウムガリウムヒ素）センサ、有機化合物などがある。特に光電変換膜としてＩｎＧａＡｓを用いた固体撮像素子は、暗電流が低く、且つバンドギャップエネルギーがシリコンより狭く赤外光などの長波長の光を捉えられるため、高感度の赤外線カメラなどへの応用が期待されている。
特開２０１１－１３０３６４号公報
　しかしながら、ＩｎＧａＡｓなどのシリコンよりもバンドキャップエネルギーが狭い物質を光電変換膜に使用したイメージセンサは、シリコンを光電変換膜に使用したイメージセンサと比べて温度変動に対する感度が高い。そのため、高温になるほど多くの暗電流が発生してしまい、それにより、画質が低下してしまうという課題が存在する。
　そこで本開示では、画質の低下を抑制することが可能な固体撮像装置、撮像装置及び撮像システムを提案する。
　上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部と、前記光電変換部に接合される回路基板とを備え、前記回路基板は、前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、前記回路基板の温度を検出する温度計回路とを備える。
第１の実施形態に係る固体撮像装置の概略構成例を示すブロック図である。 第１の実施形態に係るセンサ画素の概略構成例を示す回路図である。 第１の実施形態に係る固体撮像装置の概略構成例を示す斜視図である。 第１の実施形態に係る固体撮像装置の断面構成例を示す断面図である。 第１の実施形態に係る受光素子の概略構成を表す平面模式図である。 図５のＡ－Ａ線に沿った断面構成を表す模式図である。 第１の実施形態の画素構造を示す断面図である。 第１の実施形態に係るセンサパッケージの構成例を示す平面図である。 第１の実施形態に係るセンサパッケージの構成例を示す断面図である。 第１の実施形態に係るセンサパッケージの構成例を示す分解断面図である。 第１の実施形態に係るパッケージ基板の上面側の構成例を示す平面図である。 第１の実施形態に係るパッケージ基板とセラミックインターポーザ基板との位置関係を例示する平面図である。 第１の実施形態に係るペルチェ素子の構成例を示す断面図である。 第１の実施形態の第１システム構成例に係る撮像システムの概略構成例を示すブロック図である。 第１の実施形態の第２システム構成例に係る撮像システムの概略構成例を示すブロック図である。 第１の実施形態の第１例に係る温度計回路の配置を説明するためのレイアウト図である。 第１の実施形態の第２例に係る温度計回路の配置を説明するための図である。 第１の実施形態の第３例に係る温度計回路の配置を説明するための図である。 第１の実施形態に係る温度計回路の一例を示す回路図である。 第１の実施形態の第１フロー例に係る温度制御フローの一例を示すフローチャートである。 第１の実施形態の第２フロー例に係る温度制御フローの一例を示すフローチャートである。 本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図２２に示す撮像部の設置位置の例を示す図である。 本開示に係る技術が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。 図２４に示すカメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
　以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
　また、以下に示す項目順序に従って本開示を説明する。
　　１．はじめに
　　２．第１の実施形態
　　　２．１　構成例
　　　２．２　光電変換部周辺の断面構造例
　　　２．３　固体撮像装置の構成例
　　　２．４　接合構造例
　　　２．５　固体撮像装置のパッケージングについて
　　　２．６　温度制御機構について
　　　２．７　温度センサ（温度計回路）の位置について
　　　２．８　撮像システムの概略構成例
　　　　２．８．１　第１システム構成例
　　　　２．８．２　第２システム構成例
　　　２．９　温度計回路の配置例
　　　　２．９．１　第１例
　　　　２．９．２　第２例
　　　　２．９．３　第３例
　　　２．１０　温度計回路の例
　　　２．１１　温度制御フロー
　　　　２．１１．１　第１フロー例
　　　　２．１１．２　第２フロー例
　　３．応用例
　１．はじめに
　一般的な固体撮像装置（以下、イメージセンサともいう）は、シリコン基板内に形成されたフォトダイオードなどの光電変換部で入射光を光電変換し、これにより発生した電荷に基づいてイメージ画像を生成する。
　また、近年では、光電変換膜に化合物半導体等が使用されたイメージセンサも存在する。その例としては、ＩｎＧａＡｓを積層した短波赤外（ＳＷＩＲ）センサなどが挙げられる。
　ＣＭＯＳイメージセンサ（ＣＩＳ）は、シリコン基板に設けられた光電変換部を受光素子としており、その感度波長は物理的に１１００ｎｍ（ナノメートル）程度までであるが、ＩｎＧａＡｓなどの化合物を光電変換膜に使用することにより、波長１２００ｎｍ以上の赤外光に対して感度を持つイメージセンサを作成することができる。
　これは、ＩｎＧａＡｓのバンドギャップエネルギーがシリコンのそれよりも小さく、１２００ｎｍ以上の長波長の光に対しても光電変換が可能なためである。
　ただし、シリコンよりもバンドギャップエネルギーが小さい光電変換材料は、温度変動に対してもシリコン以上の感度を持つ。そのため、高温になるほど暗電流と言われるノイズを多く発生させる。
　ノイズである暗電流の発生を抑えるためには、光電変換膜を含むチップ（以下、センサチップともいう）を冷却又は一定の温度に保つ仕組み（以下、温度制御機構ともいう）を、イメージセンサを収容するパッケージ内に設けることが考えられる。
　温度制御機構には、例えば、ペルチェ素子などを用いることができる。その場合、チップの温度を測るためのディスクリートのサーミスタ素子をセンサチップに取り付け、センサチップ外に配置された温度制御回路が、サーミスタ素子から出力された電流又は電圧に基づいてペルチェ素子を制御する構成が考えられる。
　パッケージ内のペルチェ素子へは、例えば、パッケージ外の温度制御回路からパッケージに設けられた外部端子を通して電流又は電圧を与えることで、温度制御を実行することができる。
　また、パッケージ内にのサーミスタ素子から出力された温度と相関のある電圧又は電流は、パッケージの外部端子通して温度制御回路に入力される。
　しかしながら、以上のような構成では、以下のような課題が存在する。
　まず、温度制御の目的はセンサチップで生じる温度起因のノイズであるが、ディスクリートのサーミスタ素子が物理的にパッケージ内に実装される構成では、センサチップの温度が正確にモニタされているとは限られない。実装状況によりセンサチップからサーミスタ素子までの熱抵抗がばらつくため、サーミスタ素子から出力される信号の誤差も大きい。
　また、サーミスタ素子は一般的にアナログ出力であるため、外来ノイズに対するロバスト性が低い。サーミスタ素子の出力を外部の温度制御回路へ配線する必要があるが、この配線には制御信号線や電源配線が平行して配線されるため、容量を持ち易い。
　さらに、温度制御機構として例えばペルチェ素子を用いた場合、このペルチェ素子が発生した熱をパッケージ外部へ放熱する必要がある。そのため、パッケージの裏面には端子が設けられていない広い領域がひつようとなり、それにより、パッケージに設ける端子数を多くすることができない。加えて、イメージセンサ用の制御端子や電源端子以外に、サーミスタ素子の出力をパッケージ外部へ出力するための端子とペルチェ素子の制御信号をパッケージ内部に入力するための端子とが必要となり、その分、パッケージの端子数を圧迫する。
　さらにまた、パッケージ内にサーミスタ素子を追加になることにより、サーミスタ素子自体の不良やその実装不良により、イメージセンサとしての製品の歩留が悪化する一因となる。
　そこで以下の実施形態では、上記課題のうちの少なくとも１つを解決することで、画質の低下を抑制することが可能な固体撮像装置及び撮像システムを提案する。
　２．第１の実施形態
　まず、本開示の第１の実施形態に係る固体撮像装置及び撮像システムについて、図面を参照して詳細に説明する。
　２．１　構成例
　図１は、第１の実施形態に係る固体撮像装置の概略構成例を示すブロック図である。図２は、第１の実施形態に係るセンサ画素の概略構成例を示す回路図である。図３は、第１の実施形態に係る固体撮像装置の概略構成例を示す斜視図である。
　図１に示すように、固体撮像装置１は、例えば赤外線イメージセンサであり、例えば波長１２００ｎｍ以上の光に対しても感度を有している。固体撮像装置１は、光電変換素子を含む複数のセンサ画素１１が行列状（マトリックス状）に２次元配置されてなる画素アレイ部１０を備えている。センサ画素１１は、例えば、図２に示すように、光電変換を行う画素回路１４と、画素回路１４から出力された電荷に基づく画素信号を出力する読出し回路１５とによって構成されている。
　画素回路１４は、例えば、フォトダイオードＰＤと、転送トランジスタＴＲＧと、フローティングディフュージョンＦＤと、排出トランジスタＯＦＧとを有している。転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、例えば、ＮＭＯＳ（Metal　Oxide　Semiconductor）トランジスタである。フォトダイオードＰＤは、本開示の「光電変換部」の一具体例に相当する。
　フォトダイオードＰＤは、所定の波長の光（例えば、波長１２００ｎｍ以上の赤外領域の波長の光）を吸収して、信号電荷を発生する光電変換部である。フォトダイオードＰＤを構成する光電変換材料には、例えば、ＩＩＩ－Ｖ族半導体などの化合物半導体を含む材料が用いられ得る。
　フォトダイオードＰＤに用いられるＩＩＩ－Ｖ族半導体としては、例えば、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、カルコパイライト構造の化合物半導体などが挙げられる。カルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡って高い感度が得られる材料であり、光電変換用のｎ型半導体材料として好ましく用いられる。フォトダイオードＰＤは、上述した化合物半導体の他、アモルファスシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを含んで構成されていてもよい。以下の説明では、ＩｎＧａＡｓをフォトダイオードＰＤに用いた場合を例示する。
　フォトダイオードＰＤのカソードが、転送トランジスタＴＲＧのソースに接続されており、フォトダイオードＰＤのアノードが、電圧Ｖｔｏｐが印加される電源線に接続されている。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに接続され、転送トランジスタＴＲＧのゲートは画素駆動線１２に接続されている。
　転送トランジスタＴＲＧは、フォトダイオードＰＤのカソードとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤに保持されている電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線１２に接続されている。
　フローティングディフュージョンＦＤは、転送トランジスタＴＲＧを介してフォトダイオードＰＤから転送された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、読出し回路１５が接続されるとともに、読出し回路１５を介して垂直信号線１３が接続されている。フローティングディフュージョンＦＤは、読出し回路１５の入力端に接続されている。
　排出トランジスタＯＦＧでは、ドレインが、電圧Ｖｄｒが印加される電源線に接続され、ソースがフォトダイオードＰＤのカソードに接続されている。排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤの電荷を初期化（リセット）する。
　読出し回路１５は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。リセットトランジスタＲＳＴのソース（読出し回路１５の入力端）がフローティングディフュージョンＦＤに接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに接続されている。リセットトランジスタＲＳＴのゲートは画素駆動線１２に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに接続されている。選択トランジスタＳＥＬのソース（読出し回路１５の出力端）が垂直信号線１３に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線１２に接続されている。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位に初期化（リセット）する。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読出し回路１５からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。つまり、増幅トランジスタＡＭＰは、画素信号として、センサ画素１１における受光量の応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力する。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線１３を介して、後述の水平選択回路４０に出力する。
　なお、選択トランジスタＳＥＬが、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。この場合、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに接続されており、選択トランジスタＳＥＬのゲートが画素駆動線１２に接続されている。増幅トランジスタＡＭＰのソース（読出し回路１５の出力端）が垂直信号線１３に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに接続されている。
　固体撮像装置１は、例えば、図３に示すように、２つの基板（受光基板１００および回路基板２００）を備えている。固体撮像装置１は、２つの基板（受光基板１００および回路基板２００）を貼り合わせて構成された３次元構造（積層構造ともいう）を備えている。
　受光基板１００は、ＩｎＧａＡｓ基板に、複数のフォトダイオードＰＤが行列状に形成された構造を備える。受光基板１００の上面（回路基板２００とは反対側の表面）が受光面１００Ａとなっている。
　回路基板２００は、例えば、シリコン（Ｓｉ）基板の一方の面側に、画素信号生成回路領域２００Ａと、周辺回路領域２００Ｂとが設けられた構造を備える。
　画素信号生成回路領域２００Ａには、複数の画素信号生成回路４５が行列状に形成されている。各画素信号生成回路４５は、センサ画素１１のうちフォトダイオードＰＤを除いた回路である。
　受光基板１００は、回路基板２００における画素信号生成回路領域２００Ａに接合される。これは、受光基板１００には基本的にトランジスタなどの回路素子が作り込まれず、主に光電変換膜として機能するためである。また、受光基板１００に１２００ｎｍよりも長い波長の光に対しても感度を持つ化合物半導体を用いた場合、回路素子から発せられた光も光電変換してしまうため、受光基板１００の下方に画素回路１４（ただし、フォトダイオードＰＤは除く）以外の回路素子が存在すると、この回路素子から発せられた光により画素の均一性が損なわれる恐れがあるためである。
　周辺回路領域２００Ｂには、画素信号を処理するロジック回路が形成されており、例えば、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０、システム制御回路１６、膜電圧制御部１７および電圧生成回路１８が配置されている。これらで構成されたロジック回路は、センサ画素１１ごとの画素信号（デジタル値）を外部に出力する。
　なお、受光基板１００で覆われていない周辺回路領域２００Ｂは、例えば、パッシベーションなどの絶縁膜により覆われていてもよい。
　このように、固体撮像装置１は、画素アレイ部１０、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０、システム制御回路１６、膜電圧制御部１７および電圧生成回路１８を備えている。
　システム制御回路１６は、マスタークロックに基づいて、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０および膜電圧制御部１７などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路２０、水平選択回路４０および膜電圧制御部１７などに対して与える。
　垂直駆動回路２０は、例えば、シフトレジスタなどを含み、複数の画素駆動線１２を介して、複数のセンサ画素１１の行走査の制御を行う。
　水平選択回路４０は、例えば、画素アレイ部１０の画素列（または垂直信号線１３）ごとに、ＡＤＣ（Ａnalog-to-Digital　Converter）４０ａおよびスイッチ素子４０ｂが設けられた回路である。ＡＤＣ４０ａは、画素信号をＡＤ変換する。ＡＤＣ４０ａは、アナログレンジＲを可変させることが可能となっており、外部から入力されたレンジ設定値に基づくアナログレンジＲに設定する。なお、本実施形態では、アナログレンジＲはＲａに設定されているものとする。
　ＡＤＣ４０ａの入力端には垂直信号線１３が接続されており、ＡＤＣ４０ａの出力端にはスイッチ素子４０ｂが接続されている。水平駆動回路３０は、例えば、シフトレジスタなどによって構成され、水平選択回路４０の各スイッチ素子４０ｂを順番に駆動する。水平駆動回路３０によって各スイッチ素子４０ｂを順番に駆動することにより、垂直信号線１３の各々を通して伝送される各画素信号が順番に水平信号線４０ｃに出力され、ＤＳＰ回路などに入力される。
　膜電圧制御部１７は、センサ画素１１から得られる画素信号に基づいて、各フォトダイオードＰＤに印加する膜電圧Ｖｆを制御する。膜電圧制御部１７は、膜電圧Ｖｆを制御するための制御信号を電圧生成回路１８に出力する。電圧生成回路１８は、膜電圧制御部１７から入力された制御信号に基づいて、アナログの電圧（電圧ＶｔｏｐおよびＶｄｒ）を生成し、電源線を介して各フォトダイオードＰＤに印加する。つまり、膜電圧制御部１７および電圧生成回路１８は、センサ画素１１から得られる画素信号に基づく膜電圧Ｖｆを各フォトダイオードＰＤに印加することにより、画素信号から得られる画像データの画質を制御する。
　２．２　光電変換部周辺の断面構造例
　図４は、第１の実施形態に係る固体撮像装置における光電変換部（フォトダイオードＰＤ）周辺の断面構成例を示す断面図である。図４に示すように、固体撮像装置１において、受光基板１００は、光電変換部（フォトダイオードＰＤ）であるｎ型半導体膜２１を有している。ｎ型半導体膜２１は画素アレイ部１０の全面に形成されており、例えば、フォトダイオードＰＤに用いられる材料として上述した材料によって構成されている。なお、以下では、ｎ型半導体膜２１がＩｎＧａＡｓによって構成されているものとして、他の構成についての説明を行う。
　受光基板１００は、さらに、ｎ型半導体膜２１の、回路基板２００側の面に接するｐ型半導体層２２をセンサ画素１１ごとに有している。各ｐ型半導体層２２は、高濃度のｐ型半導体によって形成されており、例えば、ｐ型ＩｎＧａＡｓによって形成されている。ｐ型半導体層２２は、フォトダイオードＰＤの電極（第２電極）としての機能を有している。ｐ型半導体層２２には、オン状態の排出トランジスタＯＦＧを介して所定の電圧Ｖｄｒが印加されたり、オン状態の転送トランジスタＴＲＧおよびリセットトランジスタＲＳＴを介して電源線ＶＤＤの電圧Ｖｄｄが印加されたりする。受光基板１００は、さらに、各ｐ型半導体層２２を互いに分離するｎ型半導体層２３を有している。ｎ型半導体層２３は、各ｐ型半導体層２２と同一の層内に形成されており、例えば、ｎ型ＩｎＰによって形成されている。
　受光基板１００は、さらに、ｎ型半導体膜２１の、受光面１００Ａ側の面に接するｎ型半導体層２４を有している。ｎ型半導体層２４は、ｎ型半導体膜２１よりも高濃度のｎ型半導体によって形成されており、例えば、ｎ型ＩｎＧａＡｓ、ｎ型ＩｎＰまたはｎ型ＩｎＡｌＡｓによって形成されている。ｎ型半導体層２４は、ｎ型半導体膜２１で生成された電荷の逆流を防止するバリア層として機能する。受光基板１００は、さらに、ｎ型半導体層２４の、受光面１００Ａ側の面に接する反射防止膜２５を有している。反射防止膜２５は、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｔａ５）、酸化チタン（ＴｉＯ２）などによって形成されている。ｎ型半導体層２４は、ｎ型半導体膜２１を上下に挟む電極のうちの上側の電極（第１電極）としても機能する。上部電極には、所定の電圧Ｖｔｏｐが印加される。
　受光基板１００は、さらに、反射防止膜２５の上に、カラーフィルタ２６およびオンチップレンズ２７を有している。カラーフィルタ２６は、赤色光を選択的に透過させる複数のフィルタ２６Ｒと、緑色光を選択的に透過させる複数のフィルタ２６Ｇと、青色光を選択的に透過させる複数のフィルタ２６Ｇとによって構成されている。複数のフィルタ２６Ｒ，２６Ｇ，２６Ｂは、センサ画素１１ごとに１つずつ設けられており、例えば、受光面１００Ａと平行な面内にベイヤー配列で配置されている。なお、図４には、フィルタ２６Ｒが設けられたセンサ画素１１が１１Ｒと表記されており、フィルタ２６Ｇが設けられたセンサ画素１１が１１Ｇと表記されており、フィルタ２６Ｂが設けられたセンサ画素１１が１１Ｂと表記されている。なお、カラーフィルタ２６は、必要に応じて省略され得る。
　受光基板１００は、さらに、ｐ型半導体層２２およびｎ型半導体層２３の下側に、パッシベーション層２８および絶縁層２９を有している。受光基板１００は、さらに、パッシベーション層２８を貫通するとともにｐ型半導体層２２に接する接続電極３１と、絶縁層２９を貫通するとともに接続電極３１に接するバンプ電極３２とを有している。一組の接続電極３１およびバンプ電極３２は、センサ画素１１ごとに１つずつ設けられている。バンプ電極３２は、回路基板２００の接続層４３（後述）に接合されており、接続層４３と電気的に接続されている。バンプ電極３２は、例えば、受光基板１００と回路基板２００とを互いに貼り合わせた際に、回路基板２００の接続層４３に接合される。
　なお、パッシベーション層２８及び絶縁層２９は、層間絶縁層として構成されていてもよい。その際、パッシベーション層２８及び絶縁層２９のうちの少なくとも一方は、多層構造を有していてもよい。パッシベーション層２８及び絶縁層２９を層間絶縁層とした場合、接続電極３１及びバンプ電極３２は、層観絶縁層中に設けられた配線の一部であってもよい。その場合、この層間絶縁層の配線（バンプ電極３２）と回路基板２００における層間絶縁層４２の配線（接続層４３）とが直接接合されることで、受光基板１００（例えば、フォトダイオードＰＤ）と回路基板２００（例えば、フォトダイオードＰＤ以外の画素回路１４及び読出し回路１５）とが電気的に接続される。
　回路基板２００は、支持基板４１と層間絶縁層４２とを含む。支持基板４１は、例えばシリコン（Ｓｉ）基板により構成されている。層間絶縁層４２は、支持基板４１と絶縁層２９１（受光基板１００）との間に設けられている。層間絶縁層４２には、例えば、受光基板１００に近い位置から順に、複数の接続層４３、複数の読出し電極４４、複数の画素信号生成回路４５および複数の配線４６が設けられている。複数組の接続層４３、読出し電極４４、画素信号生成回路４５および配線４６がセンサ画素１１ごとに一組ずつ設けられている。層間絶縁層４２内の複数の層間絶縁層４２が、例えば、各フォトダイオードＰＤから電荷の読み出しを行うためのＲＯＩＣ（Read　Out　IC）内に設けられている。回路基板２００の層間絶縁層４２のうち、周辺回路領域２００Ｂに対応する箇所には、上述のロジック回路が設けられている。
　２．３　固体撮像装置の構成例
　図５及び図６は、第１の実施形態に係る固体撮像装置の構成例を示す図である。図５は、固体撮像装置１の平面構成を表し、図６は、図５のＡ－Ａ線に沿った断面構成を表している。この固体撮像装置１には、例えば２次元配置された複数の受光単位領域Ｐ（センサ画素１１）が設けられている（図６）。
　固体撮像装置１は、中央部の素子領域Ｒ１と、素子領域Ｒ１の外側に設けられ、素子領域Ｒ１を囲む周辺領域Ｒ２とを有している（図５）。固体撮像装置１は、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられた導電膜３３を有している。この導電膜３３は、素子領域Ｒ１の中央部に対向する領域に開口を有している。
　固体撮像装置１は、受光基板１００および回路基板２００の積層構造を有している（図６）。受光基板１００の一方の面は光入射面（光入射面Ｓ１）であり、光入射面Ｓ１と反対の面（他方の面）が、回路基板２００との接合面（接合面Ｓ２）である。
　受光基板１００は、回路基板２００に近い位置にから、絶縁層２９、接続電極３１、半導体層２１Ａ、ｎ型半導体層２４および反射防止膜２５をこの順に有している。半導体層２１Ａの絶縁層２９との対向面および端面（側面）は、パッシベーション層２８により覆われている。回路基板２００は、いわゆるＲＯＩＣ（Readout　integrated　circuit）であり、受光基板１００の接合面Ｓ２に接する配線層３５および層間絶縁層４２と、この配線層３５および層間絶縁層４２を間にして受光基板１００に対向する支持基板４１とを有している。
　受光基板１００は素子領域Ｒ１に半導体層２１Ａを有している。換言すれば、半導体層２１Ａが設けられた領域が、固体撮像装置１の素子領域Ｒ１である。素子領域Ｒ１のうち、導電膜３３から露出された領域（導電膜３３の開口に対向する領域）が、受光領域である。素子領域Ｒ１のうち、導電膜３３で覆われた領域は、ＯＰＢ（Optical　Black）領域Ｒ１Ｂである。ＯＰＢ領域Ｒ１Ｂは、受光領域を囲むように設けられている。ＯＰＢ領域Ｒ１Ｂは、黒レベルの画素信号を得るために用いられる。受光基板１００は、周辺領域Ｒ２に、パッシベーション層２８とともに埋込層３６を有している。周辺領域Ｒ２には、受光基板１００を貫通し、回路基板２００に達する穴Ｈ１，Ｈ２が設けられている。固体撮像装置１では、受光基板１００の光入射面Ｓ１から、反射防止膜２５、ｎ型半導体層２４およびｎ型半導体層２４を介して半導体層２１Ａに光が入射するようになっている。半導体層２１Ａで光電変換された信号電荷は、接続電極３１および絶縁層２９を介して移動し、回路基板２００で読みだされる。以下、各部の構成について説明する。
　絶縁層２９は、素子領域Ｒ１および周辺領域Ｒ２にわたって設けられ、回路基板２００との接合面Ｓ２を有している。固体撮像装置１では、この受光基板１００の接合面Ｓ２が素子領域Ｒ１および周辺領域Ｒ２に設けられ、例えば素子領域Ｒ１の接合面Ｓ２と周辺領域Ｒ２の接合面Ｓ２とは、同一平面を構成している。後述するように、固体撮像装置１では、埋込層３６を設けることにより周辺領域Ｒ２の接合面Ｓ２が形成される。
　絶縁層２９は、例えば絶縁層２９を構成する層間絶縁膜２９Ａ，２９Ｂ中に、バンプ電極３２およびダミー電極３２Ｄを有している。例えば、回路基板２００側に層間絶縁膜２９Ｂが、ｐ型半導体層２２側に層間絶縁膜２９Ａが配置され、これら層間絶縁膜２９Ａ，２９Ｂが積層して設けられている。層間絶縁膜２９Ａ，２９Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ２Ｏ３），酸化ケイ素（ＳｉＯ２）および酸化ハフニウム（ＨｆＯ２）等が挙げられる。層間絶縁膜２９Ａ，２９Ｂを同一の無機絶縁材料により構成するようにしてもよい。
　バンプ電極３２は、例えば、素子領域Ｒ１に設けられている。このバンプ電極３２は、接続電極３１と回路基板２００とを電気的に接続するためのものであり、素子領域Ｒ１に画素Ｐ毎に設けられている。隣り合うバンプ電極３２は、埋込層３６および層間絶縁膜２９Ａ，２９Ｂにより電気的に分離されている。バンプ電極３２は、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。ダミー電極３２Ｄは、例えば、周辺領域Ｒ２に設けられている。このダミー電極３２Ｄは、後述の配線層３５のダミー接続層４３Ｄに接続されている。このダミー電極３２Ｄおよびダミー接続層４３Ｄを設けることにより、周辺領域Ｒ２の強度を向上させることが可能となる。ダミー電極３２Ｄは、例えば、バンプ電極３２と同一工程で形成されている。ダミー電極３２Ｄは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。
　バンプ電極３２と半導体層２１Ａとの間に設けられた接続電極３１は、ｎ型半導体膜２１で発生した信号電荷（正孔または電子、以下便宜上、信号電荷が正孔であるとして説明する。）を読みだすための電圧が供給される電極（アノード）であり、素子領域Ｒ１に画素Ｐ毎に設けられている。接続電極３１は、パッシベーション層２８の開口を埋め込むように設けられ、半導体層２１Ａ（より具体的には、拡散領域２２Ａ）に接している。接続電極３１は、例えば、パッシベーション層２８の開口よりも大きく、接続電極３１の一部は、埋込層３６に設けられている。即ち、接続電極３１の上面（半導体層２１Ａ側の面）は、拡散領域２２Ａに接し、接続電極３１の下面および側面の一部は埋込層３６に接している。隣り合う接続電極３１は、パッシベーション層２８および埋込層３６により電気的に分離されている。
　接続電極３１は、例えば、チタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），ゲルマニウム（Ｇｅ），パラジウム（Ｐｄ），亜鉛（Ｚｎ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。接続電極３１は、このような構成材料の単膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。例えば、接続電極３１は、チタンおよびタングステンの積層膜により構成されている。接続電極３１の厚みは、例えば数十ｎｍ～数百ｎｍである。
　半導体層２１Ａは、例えば、絶縁層２９に近い位置から、ｐ型半導体層２２、ｎ型半導体膜２１およびｎ型半導体層２４を含んでいる。ｐ型半導体層２２、ｎ型半導体膜２１およびｎ型半導体層２４は、互いに同じ平面形状を有し、各々の端面は、平面視で同じ位置に配置されている。
　ｐ型半導体層２２は、例えば、全ての画素Ｐに共通して設けられ、パッシベーション層２８とｎ型半導体膜２１との間に配置されている。ｐ型半導体層２２は、隣り合う画素Ｐを電気的に分離するためのものであり、ｐ型半導体層２２には、例えば複数の拡散領域２２Ａが設けられている。ｐ型半導体層２２に、ｎ型半導体膜２１を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。ｐ型半導体層２２には、例えばｎ型のＩｎＰ（インジウムリン）を用いることができる。
　ｐ型半導体層２２に設けられた拡散領域２２Ａは、互いに離間して配置されている。拡散領域２２Ａは、画素Ｐ毎に配置され、それぞれの拡散領域２２Ａに接続電極３１が接続されている。ＯＰＢ領域Ｒ１Ｂにも拡散領域２２Ａが設けられている。拡散領域２２Ａは、ｎ型半導体膜２１で発生した信号電荷を画素Ｐ毎に読み出すためのものであり、例えば、ｐ型不純物を含んでいる。ｐ型不純物としては、例えばＺｎ（亜鉛）等が挙げられる。このように、拡散領域２２Ａと、拡散領域２２Ａ以外のｐ型半導体層２２との間にｐｎ接合界面が形成され、隣り合う画素Ｐが電気的に分離されるようになっている。拡散領域２２Ａは、例えばｐ型半導体層２２の厚み方向に設けられ、ｎ型半導体膜２１の厚み方向の一部にも設けられている。
　接続電極３１とｎ型半導体層２４との間、より具体的には、ｐ型半導体層２２とｎ型半導体層２４との間のｎ型半導体膜２１は、例えば、全ての画素Ｐに共通して設けられている。このｎ型半導体膜２１は、所定の波長の光を吸収して、信号電荷を発生させるものであり、例えば、ｉ型のＩＩＩ－Ｖ族半導体などの化合物半導体材料により構成されている。ｎ型半導体膜２１を構成する化合物半導体材料としては、例えば、ＩｎＧａＡｓ（インジウムガリウム砒素），ＩｎＡｓＳｂ（インジウム砒素アンチモン），ＩｎＡｓ（インジウム砒素），ＩｎＳｂ（インジムアンチモン）およびＨｇＣｄＴｅ（水銀カドミウムテルル）等が挙げられる。Ｇｅ（ゲルマニウム）によりｎ型半導体膜２１を構成するようにしてもよい。ｎ型半導体膜２１では、例えば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。
　ｎ型半導体層２４は、例えば、全ての画素Ｐに共通して設けられている。このｎ型半導体層２４は、ｎ型半導体膜２１とｎ型半導体層２４との間に設けられ、これらに接している。ｎ型半導体層２４は、ｎ型半導体層２４から排出される電荷が移動する領域であり、例えば、ｎ型の不純物を含む化合物半導体により構成されている。ｎ型半導体層２４には、例えば、ｎ型のＩｎＰ（インジウムリン）を用いることができる。
　ｎ型半導体層２４は、例えば各画素Ｐに共通の電極として、ｎ型半導体層２４上（光入射側）に、ｎ型半導体層２４に接するように設けられている。ｎ型半導体層２４は、ｎ型半導体膜２１で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである（カソード）。例えば、正孔が、信号電荷として接続電極３１から読み出される場合には、このｎ型半導体層２４を通じて例えば電子を排出することができる。ｎ型半導体層２４は、例えば赤外線などの入射光を透過可能な導電膜により構成されている。ｎ型半導体層２４には、例えば、ＩＴＯ（Indium　Tin　Oxide）またはＩＴｉＯ（Ｉｎ２Ｏ３－ＴｉＯ２）等を用いることができる。ｎ型半導体層２４は、例えば、隣り合う画素Ｐを仕切るように、格子状に設けられていてもよい。このｎ型半導体層２４には、光透過性の低い導電材料を用いることが可能である。
　反射防止膜２５は、ｎ型半導体層２４を光入射面Ｓ１側から覆っている。反射防止膜２５は、反射防止機能を有していてもよい。反射防止膜２５には、例えば窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ２Ｏ３），酸化ケイ素（ＳｉＯ２）および酸化タンタル（Ｔａ２Ｏ３）等を用いることができる。反射防止膜２５は、ＯＰＢ領域Ｒ１Ｂに開口３７Ｈを有している。開口３７Ｈは、例えば、受光領域を囲む額縁状に設けられている（図５）。開口３７Ｈは、例えば平面視で四角形状または円状の孔であってもよい。この反射防止膜２５の開口３７Ｈにより、ｎ型半導体層２４に導電膜３３が電気的に接続されている。
　パッシベーション層２８は、ｐ型半導体層２２と埋込層３６との間に設けられるとともに、ｐ型半導体層２２の端面、ｎ型半導体膜２１の端面、ｎ型半導体層２４の端面およびｎ型半導体層２４の端面を覆い、周辺領域Ｒ２では反射防止膜２５に接している。このパッシベーション層２８は、例えば、酸化シリコン（ＳｉＯＸ）または酸化アルミニウム（Ａｌ２Ｏ３）等の酸化物を含んで構成されている。複数の膜からなる積層構造によりパッシベーション層２８を構成するようにしてもよい。パッシベーション層２８は、例えば酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ），窒化シリコン（ＳｉＮ）およびシリコンカーバイド（ＳｉＣ）などのシリコン（Ｓｉ）系絶縁材料により構成するようにしてもよい。パッシベーション層２８の厚みは、例えば数十ｎｍ～数百ｎｍである。
　導電膜３３は、ＯＰＢ領域Ｒ１Ｂから周辺領域Ｒ２の穴Ｈ１にわたって設けられている。この導電膜３３は、ＯＰＢ領域Ｒ１Ｂに設けられた反射防止膜２５の開口３７Ｈでｎ型半導体層２４に接するとともに、穴Ｈ１を介して回路基板２００の配線４６に接している。これにより、回路基板２００から導電膜３３を介してｎ型半導体層２４に電圧が供給されるようになっている。導電膜３３は、このようなｎ型半導体層２４への電圧供給経路として機能するとともに、遮光膜としての機能を有し、ＯＰＢ領域Ｒ１Ｂを形成する。導電膜３３は、例えば、タングステン（Ｗ），アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ）または銅（Ｃｕ）を含む金属材料により構成されている。導電膜３３上にパッシベーション膜が設けられていてもよい。
　ｎ型半導体層２４の端部とｎ型半導体層２４との間に、接着層Ｂが設けられていてもよい。この接着層Ｂは、後述するように、固体撮像装置１を形成する際に用いられるものであり、半導体層２１Ａを不図示の仮基板に接合する役割を担っている。接着層Ｂは、例えばテトラエトキシシラン（ＴＥＯＳ）または酸化シリコン（ＳｉＯ２）等により構成されている。接着層Ｂは、例えば、ｐ型半導体層２２の端面よりも拡幅して設けられ、半導体層２１Ａとともに、埋込層３６に覆われている。接着層Ｂと埋込層３６との間には、パッシベーション層２８が設けられている。
　なお、接着層Ｂは、周辺領域Ｒ２の広い領域にわたって設けられていてもよく、例えば、半導体層２１Ａ（素子領域Ｒ１）の縁近傍から、穴Ｈ１と穴Ｈ２との間まで延在していてもよい。あるいは、接着層Ｂは、半導体層２１Ａ（素子領域Ｒ１）の縁近傍から、チップ端（チップ端Ｅ）まで延在していてもよい。
　埋込層３６は、固体撮像装置１の製造工程で、仮基板と半導体層２１Ａとの段差を埋めるためのものである。詳細は後述するが、本実施形態では、この埋込層３６を形成するので、半導体層２１Ａと仮基板との段差に起因した製造工程の不具合の発生が抑えられる。
　周辺領域Ｒ２の埋込層３６は、絶縁層２９とパッシベーション層２８との間、および絶縁層２９と反射防止膜２５との間に設けられ、例えば、半導体層２１Ａの厚み以上の厚みを有している。ここでは、この埋込層３６が半導体層２１Ａを囲んで設けられているので、半導体層２１Ａの周囲の領域（周辺領域Ｒ２）が形成される。これにより、この周辺領域Ｒ２に回路基板２００との接合面Ｓ２を設けることができるようになっている。周辺領域Ｒ２に接合面Ｓ２が形成されていれば、埋込層３６の厚みを小さくしてもよいが、埋込層３６が半導体層２１Ａを厚み方向にわたって覆い、半導体層２１Ａの端面全面が埋込層３６に覆われていることが好ましい。埋込層３６が、パッシベーション層２８を介して半導体層２１Ａの端面全面を覆うことにより、半導体層２１Ａへの水分の浸入を効果的に抑えることができる。素子領域Ｒ１の埋込層３６は、接続電極３１を覆うように、半導体層２１Ａと絶縁層２９との間に設けられている。
　接合面Ｓ２側の埋込層３６の面は平坦化されており、周辺領域Ｒ２では、この平坦化された埋込層３６の面に絶縁層２９が設けられている。埋込層３６には、例えば、酸化シリコン（ＳｉＯ　X），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ）およびシリコンカーバイド（ＳｉＣ）等の無機絶縁材料を用いることができる。
　後述するように、固体撮像装置１を製造する工程では、埋込層３６を形成した後、埋込層３６の上方に、層間絶縁膜２９Ａ，２９Ｂとバンプ電極３２とを含む絶縁層２９が形成される。この絶縁層２９を含む受光基板１００に、配線層３５を含む回路基板２００が貼り合わされて、固体撮像装置１が形成される。このとき、絶縁層２９のバンプ電極３２と、配線層３５の接続層４３とが接続される。バンプ電極３２，接続層４３は、例えばＣｕパッドを有しており、このＣｕパッドの直接接合により、バンプ電極３２，接続層４３接続されるようになっている。バンプ電極３２をＣＭＰ（Chemical　Mechanical　Polishing）法を用いて形成するとき、研磨対象の銅膜の下方に配置された埋込層３６には、研磨時の応力に耐え得る硬度が求められる。また、バンプ電極３２，接続層４３のＣｕパッド同士を直接接合させるためには、受光基板１００および回路基板２００を極めて平坦に形成することが必要である。このため、銅膜の下方に配置される埋込層３６は、研磨時の応力に耐え得る硬度を有していることが好ましい。具体的には、埋込層３６の構成材料は、一般的な半導体パッケージにおいてダイの周囲に配置される封止剤や有機材料よりも硬度が高い材料であることが好ましい。このような高い硬度を有する材料としては、例えば、無機絶縁材料が挙げられる。この無機絶縁材料を、例えばＣＶＤ（Chemical　Vapor　Deposition）法、スパッタ法あるいはコーティング法で成膜することにより、埋込層３６を形成することができる。
　埋込層３６には、埋込層３６を貫通する穴Ｈ１，Ｈ２が設けられている。この穴Ｈ１，Ｈ２は、埋込層３６とともに、絶縁層２９を貫通し、回路基板２００に達している。穴Ｈ１，Ｈ２は、例えば、四角形状の平面形状を有し、素子領域Ｒ１を囲むように、各々複数の穴Ｈ１，Ｈ２が設けられている（図５）。穴Ｈ１は、穴Ｈ２よりも素子領域Ｒ１に近い位置に設けられており、穴Ｈ１の側壁および底面は、導電膜３３に覆われている。この穴Ｈ１は、ｎ型半導体層２４（導電膜３３）と回路基板２００の配線（後述の配線４６）とを接続するためのものであり、反射防止膜２５、埋込層３６および絶縁層２９を貫通して設けられている。
　穴Ｈ２は、例えば、穴Ｈ１よりもチップ端Ｅに近い位置に設けられている。この穴Ｈ２は、反射防止膜２５、埋込層３６および絶縁層２９を貫通し、回路基板２００のパッド電極（後述のパッド電極３８）に達している。この穴Ｈ２を介して、外部と固体撮像装置１との電気的な接続が行われるようになっている。穴Ｈ１，Ｈ２は、回路基板２００に達していなくてもよい。例えば、穴Ｈ１，Ｈ２が、絶縁層２９の配線に達し、この配線が回路基板２００の配線４６、パッド電極３８に接続されていてもよい。穴Ｈ１，Ｈ２は、接着層Ｂを貫通していてもよい。
　ｎ型半導体膜２１で発生した正孔および電子は、接続電極３１およびｎ型半導体層２４から読み出される。この読出し動作を高速に行うためには、接続電極３１とｎ型半導体層２４との間の距離を、光電変換するに足る距離であってかつ離間し過ぎない距離にすることが好ましい。即ち、受光基板１００の厚みを小さくすることが好ましい。例えば、接続電極３１とｎ型半導体層２４との間の距離または受光基板１００の厚みは、１０μｍ以下、さらには、７μｍ以下、さらには５μｍ以下である。
　回路基板２００の支持基板４１は、配線層３５および層間絶縁層４２を間にして、受光基板１００に対向している。この支持基板４１は、例えば、シリコン（Ｓｉ）により構成されている。支持基板４１の表面（配線層３５側の面）近傍には、複数のトランジスタが設けられている。例えば、この複数のトランジスタを用いて、画素Ｐ毎に、読出回路（Read　Out　Circuit）が構成されている。配線層３５は、例えば、受光基板１００側から、層間絶縁膜３５Ａおよび層間絶縁膜３５Ｂをこの順に有しており、これら層間絶縁膜３５Ａ，３５Ｂは積層して設けられている。例えば、層間絶縁膜３５Ａ中に、接続層４３およびダミー接続層４３Ｄが設けられている。層間絶縁層４２は、配線層３５を間にして受光基板１００に対向して設けられている。例えば、この層間絶縁層４２中に、パッド電極３８および複数の配線４６が設けられている。層間絶縁膜３５Ａ，３５Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ２Ｏ３），酸化ケイ素（ＳｉＯ２）および酸化ハフニウム（ＨｆＯ２）等が挙げられる。
　接続層４３は、接続電極３１と配線４６とを電気的に接続するためのものであり、素子領域Ｒ１に、画素Ｐ毎に設けられている。この接続層４３は、受光基板１００の接合面Ｓ２でバンプ電極３２に接している。隣り合う接続層４３は、層間絶縁膜３５Ａにより電気的に分離されている。
　周辺領域Ｒ２に設けられたダミー接続層４３Ｄは、受光基板１００の接合面Ｓ２でダミー電極３２Ｄに接している。このダミー接続層４３Ｄは、例えば、接続層４３と同一工程で形成されている。接続層４３およびダミー接続層４３Ｄは、例えば銅（Ｃｕ）パッドにより構成されており、回路基板２００の受光基板１００との対向面に露出されている。即ち、バンプ電極３２と接続層４３との間、および、ダミー電極３２Ｄとダミー接続層４３Ｄとの間で例えばＣｕＣｕ接合がなされている。詳細は後述するが、これにより、画素Ｐを微細化することが可能となる。
　バンプ電極３２に接続された配線４６は、支持基板４１の表面近傍に設けられたトランジスタに接続されており、画素Ｐ毎に、接続電極３１と読出回路とが接続されるようになっている。穴Ｈ１を介して導電膜３３に接続された配線４６は、例えば所定の電位に接続されている。このように、ｎ型半導体膜２１で発生した電荷の一方（例えば、正孔）は、接続電極３１から、バンプ電極３２，接続層４３を介して読出回路に読み出され、ｎ型半導体膜２１で発生した電荷の他方（例えば、電子）は、ｎ型半導体層２４から、導電膜３３を介して、所定の電位に排出されるようになっている。
　周辺領域Ｒ２に設けられたパッド電極３８は、外部と電気的な接続を行うためのものである。固体撮像装置１のチップ端Ｅ近傍には、受光基板１００を貫通し、パッド電極３８に達する穴Ｈ２が設けられ、この穴Ｈ２を介して外部と電気的な接続がなされるようになっている。接続は、例えば、ワイヤーボンドまたはバンプ等の方法によりなされる。例えば、穴Ｈ２内に配置された外部端子から、ｎ型半導体層２４に、穴Ｈ２の配線４６および導電膜３３を介して所定の電位が供給されるようになっていてもよい。ｎ型半導体膜２１での光電変換の結果、接続電極３１から読み出された信号電圧が、バンプ電極３２，接続層４３を介して、支持基板４１の読出回路に読み出され、この読出回路を経由して穴Ｈ２内に配置された外部端子に出力されるようになっていてもよい。信号電圧は、読出回路とともに、例えば、回路基板２００に含まれる他の回路を経由して外部端子に出力されるようになっていてもよい。他の回路とは、例えば、信号処理回路および出力回路等である。
　回路基板２００の厚みは、受光基板１００の厚みよりも大きいことが好ましい。例えば、回路基板２００の厚みは、受光基板１００の厚みよりも、２倍以上、さらには、５倍以上、さらには、１０倍以上大きいことが好ましい。あるいは、回路基板２００の厚みは、例えば、１００μｍ以上、あるいは、１５０μｍ以上、あるいは、２００μｍ以上である。このような大きな厚みを有する回路基板２００により、固体撮像装置１の機械強度が確保される。なお、この回路基板２００は、回路を形成する支持基板４１を１層のみ含むものであってもよいし、回路を形成する支持基板４１の他に、支持基板などの基板をさらに備えていてもよい。
　２．４　接合構造例
　次に、固体撮像装置１の接合構造例について説明する。図７は、第１の実施形態の接合構造例を示す断面図である。図７においては、画素アレイ部１０内の各センサ画素１１が、リセットトランジスタＲＳＴの制御の違いによって、通常画素１１ａかまたは電荷放出画素１１ｂに分けられるが、画素構造は通常画素１１ａと電荷放出画素１１ｂのどちらも同一であるので、単にセンサ画素１１として説明する。なお、電荷放出画素１１ｂは、画素アレイ部１０の最も外側に配置されている。
　各センサ画素１１の転送トランジスタＴＲＧ、排出トランジスタＯＦＧ、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬの画素信号生成回路４５が、例えば単結晶シリコン（Ｓｉ）などの単結晶材料からなる回路基板２００に画素ごとに形成されている。なお、図７では、回路基板２００に形成されている、転送トランジスタＴＲＧ、排出トランジスタＯＦＧ、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰ、及び、選択トランジスタＳＥＬの符号の図示が省略されている。
　回路基板２００の光入射側である上側には、フォトダイオードＰＤとなるｎ型半導体膜２１が、画素アレイ部１０の全面に形成されている。ｎ型半導体膜２１は、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、さらにはカルコパイライト構造の化合物半導体が用いられる。カルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡る高い感度が得られる材料であり、光電変換用のｎ型半導体膜２１として好ましく用いられる。このようなカルコパイライト構造の化合物半導体は、Ｃｕ、Ａｌ、Ｇａ、Ｉｎ、Ｓ、Ｓｅなど、ＩＶ族元素の周囲の元素を用いて構成され、ＣｕＧａＩｎＳ系混晶、ＣｕＡｌＧａＩｎＳ系混晶、およびＣｕＡｌＧａＩｎＳＳｅ系混晶等が例示される。
　また、ｎ型半導体膜２１の材料には、上述した化合物半導体の他、アモルファスシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを用いることも可能である。
　本実施形態では、ｎ型半導体膜２１として、ＩｎＧａＡｓの化合物半導体が用いられているものとする。
　ｎ型半導体膜２１の回路基板２００側である下側には、画素電極を構成する高濃度のｐ型半導体層２２が、画素ごとに形成されている。そして、画素ごとに形成された高濃度のｐ型半導体層２２の間には、各センサ画素１１を分離する画素分離領域としてのｎ型半導体層２３が、例えば、ＩｎＰ等の化合物半導体で形成されている。このｎ型半導体層２３は、画素分離領域としての機能の他、暗電流を防止する役割も有する。
　一方、ｎ型半導体膜２１の光入射側である上側にも、画素分離領域として用いたＩｎＰ等の化合物半導体を用いて、ｎ型半導体膜２１よりも高濃度のｎ型半導体層２４が形成されている。この高濃度のｎ型半導体層２４は、ｎ型半導体膜２１で生成された電荷の逆流を防止するバリア層として機能する。高濃度のｎ型半導体層２４の材料には、例えば、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＡｌＡｓなどの化合物半導体を用いることができる。
　バリア層としての高濃度のｎ型半導体層２４の上には、反射防止膜２５が形成されている。反射防止膜２５の材料には、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｔａ５）、酸化チタン（ＴｉＯ２）などを用いることができる。
　高濃度のｎ型半導体層２４または反射防止膜２５のいずれか一方は、ｎ型半導体膜２１を上下に挟む電極のうちの上側の上部電極としても機能し、上部電極としての高濃度のｎ型半導体層２４または反射防止膜２５には、所定の電圧Ｖａが印加される。
　反射防止膜２５の上には、カラーフィルタ２６及びオンチップレンズ２７がさらに形成されている。カラーフィルタ２６は、Ｒ（赤）、Ｇ（緑）、またはＢ（青）のいずれかの光（波長光）を透過させるフィルタであり、例えば、画素アレイ部１０において、いわゆるベイヤー配列で配置されている。
　画素電極を構成する高濃度のｐ型半導体層２２と、画素分離領域としてのｎ型半導体層２３の下側には、パッシベーション層２８および絶縁層２９が形成されている。そして、接続電極３１及び接続層４３とバンプ電極３２が、パッシベーション層２８および絶縁層２９を貫通するように形成されている。接続電極３１及び接続層４３とバンプ電極３２は、画素電極を構成する高濃度のｐ型半導体層２２と、電荷を蓄積するフローティングディフュージョンＦＤとを電気的に接続する。
　通常画素１１ａ及び電荷放出画素１１ｂは、以上のように構成されており、同一の画素構造を有している。
　しかしながら、通常画素１１ａ及び電荷放出画素１１ｂとでは、リセットトランジスタＲＳＴの制御方法が異なる。
　通常画素１１ａでは、フォトダイオードＰＤによる電荷の生成期間（受光期間）、受光開始前のフローティングディフュージョンＦＤの電位のリセット期間等に応じて、リセットトランジスタＲＳＴが、リセット信号RSTに基づいてオンオフされるが、電荷放出画素１１ｂでは、リセットトランジスタＲＳＴが、常にオンに制御されている。これにより、フォトダイオードＰＤで生成された電荷はグランドへ排出され、電荷放出画素１１ｂには常に一定の電圧Ｖａが印加される。
　２．５　固体撮像装置のパッケージングについて
　つづいて、上述した固体撮像装置１のパッケージングについて説明する。図８は、第１の実施形態に係るセンサパッケージ（撮像装置ともいう）の構成例を示す平面図である。図９は、第１の実施形態に係るセンサパッケージの構成例を示す断面図である。なお、図９は、図８をＢ－Ｂ線を通るＸ－Ｚ平面で切断した断面を示している。
　図８及び図９に示すように、センサパッケージ１１００は、パッケージ５０と、パッケージ５０の上面５０ａ側に取り付けられたシールガラス付きリッド６０（リッドの一例）とを備える。パッケージ５０は、パッケージ基板７０と、ペルチェ素子８０と、セラミックインターポーザ基板９０（支持基板ともいう）と、固体撮像装置１と、を備える。まず、パッケージ５０の構成を説明する。
　図１０は、第１の実施形態に係るセンサパッケージの構成例を示す分解断面図である。パッケージ基板７０は、アルミナ（酸化アルミニウム）等のセラミックで構成される多層基板であり、例えばＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）基板である。図１０に示すように、パッケージ基板７０は、第１面（例えば、上面７０ａ）と、第１面の反対側に位置する第２面（例えば、下面７０ｂ）とを有する。パッケージ基板７０において、上面７０ａと下面７０ｂとの間に位置する内部には、複数の配線が多層に設けられている。これらの配線は、パッケージ基板７０の下面７０ｂに設けられた、複数の端子（例えば、ピン状端子７３）に接続している。
　図１１は、第１の実施形態に係るパッケージ基板の上面側の構成例を示す平面図である。図１０及び図１１に示すように、パッケージ基板７０の上面７０ａ側には、キャビティ７１が設けられている。キャビティ７１は、第１凹部１１１と、第１凹部１１１の底面１１１ａに設けられた第２凹部１１２（凹部の一例）とを有する。第１凹部１１１及び第２凹部１１２の平面視による形状は、例えば矩形である。第１凹部１１１は、第２凹部１１２よりも開口面の径が大きい。
　第２凹部１１２には、温度制御素子としてのペルチェ素子８０が配置されており、例えば、第２凹部１１２の底面１１２ａに接着剤５１（図９参照）を介してペルチェ素子８０が取り付けられている。第２凹部１１２に配置されたペルチェ素子８０の上面（例えば、後述する第２セラミック基板８５の上面８５ａ）は、第１凹部１１１の底面１１１ａと同じ高さ、又は、ほぼ同じ高さである。
　第２凹部１１２の底面１１２ａには、ペルチェ素子８０のリード線に接続するためのピン状端子７２が設けられている。ピン状端子７２は２つ設けられている。２つのピン状端子７２のうち、１つはペルチェ素子８０の正極のリード線に接続され、もう１つはペルチェ素子８０の負極のリード線に接続されている。
　なお、外部接続端子は、ピン状端子７３に代えて、ボール端子やランド端子などとすることも可能である。
　図９から図１１に示すように、パッケージ基板７０の外周部の上面７０ａ側には、シールリング７５が設けられている。シールリング７５は、平面視で、パッケージ基板７０のキャビティ７１を囲むように連続して設けられている。シールリング７５は、シールガラス付きリッド６０の後述する金属部６３と接合される部位である。シールリング７５は、例えば、鉄（Ｆｅ）－ニッケル（Ｎｉ）－コバルト（Ｃｏ）の合金（いわゆるコバール）であって、Ｎｉおよび金（Ａｕ）等のめっきによる表面処理がなされたものである。
　図１２は、第１の実施形態に係るパッケージ基板とセラミックインターポーザ基板との位置関係を例示する平面図である。図９に示したように、セラミックインターポーザ基板９０は、その下面９０ｂ側が接着剤５１を介して第１凹部１１１の底面１１１ａとペルチェ素子８０とに取り付けられている。図９及び図１２に示すように、セラミックインターポーザ基板９０は、第２凹部１１２の開口面を全て覆うように配置されている。
　第１凹部１１１の底面１１１ａであって、セラミックインターポーザ基板９０下から露出する領域に、複数のボンディングパッド７４が設けられている。また、セラミックインターポーザ基板９０の下面９０ｂ側には、複数のボンディングパッド９１が設けられている。複数のボンディングパッド９１の少なくとも一部は、ワイヤー５４を介して、ボンディングパッド７４に接続されている。また、複数のボンディングパッド９１の少なくとも一部は、ワイヤー５５を介して、固体撮像装置１のボンディングパッド９２に接続されている。あるいは、１つのボンディングパッド９１に、ワイヤー５４、５５の両方が接続されていてもよい。ワイヤー５４、５５は、例えば金線である。
　固体撮像装置１の上面９３ａ側の外周領域にボンディングパッド９２が設けられている。固体撮像装置１の下面９３ｂ側は、接着剤５１を介してセラミックインターポーザ基板９０の下面９０ｂ側に取り付けられている。
　図１３は、第１の実施形態に係るペルチェ素子の構成例を示す断面図である。図１３に示すように、ペルチェ素子８０は、第１セラミック基板８１と、第１セラミック基板８１に設けられた第１銅電極８２と、第１セラミック基板８１と向かい合う第２セラミック基板８５と、第２セラミック基板８５に設けられた第２銅電極８６と、Ｐ型熱電半導体８７と、Ｎ型熱電半導体８８と、を有する。Ｐ型熱電半導体８７及びＮ型熱電半導体８８は、第１セラミック基板８１と第２セラミック基板８５との間にそれぞれ配置されている。Ｐ型熱電半導体８７及びＮ型熱電半導体８８は、それぞれ、一端が第１銅電極８２に接続し、他端が第２銅電極８６に接続している。第１銅電極８２及び第２銅電極８６を介して、Ｐ型熱電半導体８７及びＮ型熱電半導体８８は、交互に直列に接続されている。
　図１３に示すように、ペルチェ素子８０では、Ｎ型熱電半導体８８の方から直流電流が流されると、第２セラミック基板８５は熱Ｔ１を吸収し（吸熱し）、第１セラミック基板８１は熱Ｔ２を放出する（放熱する）。第２セラミック基板８５は接着剤５１を介してセラミックインターポーザ基板９０に取り付けられ、第１セラミック基板８１は接着剤５１を介してパッケージ基板７０に取り付けられているので、ペルチェ素子８０は、固体撮像装置１等で生じた熱をセラミックインターポーザ基板９０からパッケージ基板７０へ逃がすことができる。
　次に、パッケージ５０の構成を説明する。図８から図１０に示すように、シールガラス付きリッド６０は、シールガラス６１と、シールガラス６１の外周部の下面６１ｂ側に設けられたセラミック枠６２と、セラミック枠６２の下面６２ｂ側に設けられた金属部６３と、を有する。シールガラス６１とセラミック枠６２は、例えば低融点ガラスで互いに接合されている。セラミック枠６２と金属部６３は、例えばＡｇ－Ｃｕろう材などで互いに接合されている。
　金属部６３は、例えばシーム溶接などの手段により、パッケージ基板７０のシールリング７５と接合される部位である。金属部６３はシールリング７５と同じ材料で構成されており、一例を挙げると、鉄（Ｆｅ）－ニッケル（Ｎｉ）－コバルト（Ｃｏ）の合金（いわゆるコバール）であって、Ｎｉおよび金（Ａｕ）等のめっきによる表面処理がなされたものである。シールガラス付きリッド６０は、パッケージ５０の上面５０ａ側に接合されており、パッケージ５０の上面５０ａ側を気密に封止している。
　２．６　温度制御機構について
　以上のような、シリコンよりもバンドギャップエネルギーが小さい、言い換えれば、約１２００ｎｍ以上の波長の光に対して感度を持つ光電変換材料を用いた固体撮像装置１においては、上述したように、ノイズである暗電流の発生を抑えるために、センサチップを冷却又は一定の温度に保つ仕組み（温度制御機構）を設ける必要がある。
　ただし、ディスクリートのサーミスタ素子を固体撮像装置１に取り付け、パッケージ外に配置された温度制御回路がサーミスタ素子からの出力に基づいてパッケージ内のペルチェ素子を制御する構成では、上述したように、測定されたセンサチップ温度の正確性、測定温度のロバスト性、端子数の制約、歩留りなどの点において課題が存在する。
　そこで本実施形態では、固体撮像装置１内に温度計回路を配置し、この温度計回路からの出力に基づいて、パッケージ外に配置された温度制御回路からパッケージ内のペルチェ素子を制御できるように構成する。それにより、測定されたセンサチップ温度の正確性、測定温度のロバスト性、端子数の制約、歩留りなどの点においてメリットを得ることが可能となる。
　２．７　温度センサ（温度計回路）の位置について
　図９に示すように、本実施形態に係る温度センサとしての温度計回路１２０は、例えば、固体撮像装置１の回路基板２００に作り込まれる。温度計回路１２０から出力された測定結果である電流又は電圧は、例えば、ボンディングパッド９１、ワイヤー５４、ボンディングパッド７４及びピン状端子７３を介して、センサパッケージ１１００外部へ出力される。
　なお、図９に示すように、温度計回路１２０から出力されたアナログの電流又は電圧値をデジタル値に変換するＡＤ変換回路１２１を回路基板２００内に設け、このＡＤ変換回路１２１から出力されたデジタル値をピン状端子７３等を介してセンサパッケージ１１００外部へ出力するように構成してもよい。その場合、ＡＤ変換回路１２１には、水平選択回路４０内のＡＤＣ４０ａが用いられてもよいし、ＡＤＣ４０ａとは別に回路基板２００内に作り込まれた専用のＡＤＣが用いられてもよい。
　また、温度計回路１２０は、回路基板２００に限定されず、例えば、受光基板１００側に設けられてもよい。
　２．８　撮像システムの概略構成例
　つづいて、本実施形態に係る温度制御機構を備えた撮像システムについて、幾つか例を挙げて説明する。なお、以下の説明では、固体撮像装置１内に温度計回路１２０からの出力をデジタル値に変換するＡＤ変換回路１２１を設けた場合を例示する。
　２．８．１　第１システム構成例
　図１４は、第１の実施形態の第１システム構成例に係る撮像システムの概略構成例を示すブロック図である。図１４に示すように、第１システム構成例に係る撮像システム１０００は、上述したセンサパッケージ１１００と、ＦＰＧＡ（Field-Programmable　Gate　Ａrray）１２００と、温度コントローラ１３００とを備える。
　センサパッケージ１１００は、上述したように、パッケージ５０及びシールガラス付きリッド６０が形成するキャビティ７１内に固体撮像装置１を収容する構造を備える。
　ＦＰＧＡ１２００は、例えば、固体撮像装置１を制御するための制御装置であり、固体撮像装置１を制御するための制御信号をピン状端子を介してパッケージ５０内部の固体撮像装置１に入力する。ＦＰＧＡ１２００と固体撮像装置１とを接続するインタフェースには、上述したように、Ｉ２Ｃ（Inter-Integrated　Circuit）やＳＰＩ（Serial　Peripheral　Interface）などを用いることができる。なお、ＦＰＧＡ１２００に代えて、ＩＳＰ（Image　Signal　Processor）などの情報処理装置が用いられてもよい。
　固体撮像装置１の温度計回路１２０で検出されてＡＤ変換回路１２１でデジタル値に変換された温度データ（検出結果）は、例えば、ＦＰＧＡ１２００と固体撮像装置１とを接続するＩ２ＣやＳＰＩなどのインタフェースと同じインタフェースを介して、パッケージ外部のＦＰＧＡ１２００に出力される。そのため、本実施形態では、温度データをパッケージ外部へ出力するための専用線や専用端子を省略することができる。
　温度コントローラ１３００は、例えば、ＦＰＧＡ１２００からの制御信号に従って、センサパッケージ１１００内のペルチェ素子８０を制御するための構成である。具体的には、温度コントローラ１３００は、ＦＰＧＡ１２００からの制御信号に従ってペルチェ素子８０に与える電流波形を生成し、これをピン状端子７３を介してセンサパッケージ１１００内のペルチェ素子８０に供給する。
　以上のような構成によれば、固体撮像装置１内に温度計回路１２０が配置されているため、固体撮像装置１自体の温度を直接測定することが可能となる。それにより、測定されたセンサチップ温度の正確性を高めることが可能となる。
　また、例えば、温度計回路１２０から出力されたアナログ値が固体撮像装置１内のＡＤ変換回路１２１でデジタル値に変換されるため、温度計回路１２０で検出された測定結果のノイズによる影響を低減することが可能となる。それにより、測定温度のロバスト性を高めることが可能となる。
　さらに、測定結果をデジタル値に変換することで、Ｉ２ＣやＳＰＩなどの制御信号を用いて測定結果をセンサパッケージ１１００の外部へ出力することが可能となるため、測定結果をセンサパッケージ１１００外へ出力するための専用端子を設ける必要がない。それにより、センサパッケージ１１００に対する端子数の制約を受けずに、測定結果を外部へ出力することが可能となる。
　さらにまた、ディスクリートのサーミスタ素子のように、別個の部品を固体撮像装置１に取り付ける構成ではないため、サーミスタ素子の不良や取り付け不良などによる歩留りの低下も抑制することが可能となる。
　２．８．２　第２システム構成例
　図１５は、第１の実施形態の第２システム構成例に係る撮像システムの概略構成例を示すブロック図である。図１５に示すように、第２システム構成例に係る撮像システム１０００Ａは、第１システム構成例に係る撮像システム１０００と同様の構成において、温度制御装置１４００が追加されている。また、第２システム構成例では、第１システム構成例においてセンサパッケージ１１００内に実装されるペルチェ素子８０が省略され得いる。
　温度制御装置１４００は、センサパッケージ１１００内のペルチェ素子８０に代わり、センサパッケージ１１００内の固体撮像装置１の温度を制御するための機構である。この温度制御装置１４００には、例えば、センサパッケージ１１００の外表面に接合されたペルチェ素子などの冷却素子、ヒートシンク、空冷装置、水冷装置等、種々の温度制御装置を用いることが可能である。したがって、第２システム構成例では、温度コントローラ１３００は、温度制御装置１４００を制御することで、センサパッケージ１１００の外部からセンサパッケージ１１００内部の固体撮像装置１の温度を制御する。
　このように、固体撮像装置１の温度を制御するための構成がセンサパッケージ１１００の外部に設けられている場合でも、第１システム構成例と同様の効果を奏することが可能である。
　なお、上述した第１及び第２システム構成例では、温度コントローラ１３００がセンサパッケージ１１００外に配置された場合が例示されているが、これに限定されず、温度コントローラ１３００の一部又は全部がセンサパッケージ１１００内に配置されてもよい。その場合、温度コントローラ１３００の一部又は全部が、固体撮像装置１の回路基板２００に配置されてもよい。
　２．９　温度計回路の配置例
　次に、固体撮像装置１における温度計回路１２０の配置について、幾つか例を挙げて説明する。なお、以下の説明では、明確化のため、水平選択回路４０と水平駆動回路３０とをまとめて水平回路４０Ａとして説明する。
　２．９．１　第１例
　図１６は、第１の実施形態の第１例に係る温度計回路の配置を説明するためのレイアウト図である。図１６に例示するレイアウトにおいて、主な発熱部分は、回路基板２００における水平回路４０Ａやシステム制御回路１６などである。そこで第１例では、図１６に示すように、主な発熱部分である水平回路４０Ａやシステム制御回路１６等の近傍に、温度計回路１２０が配置される。
　また、配置する温度計回路１２０の数は１つに限定されず、図１６に示すように、複数であってもよい。複数の温度計回路１２０を分散して配置することで、固体撮像装置１のより正確な温度を測定することが可能となる。ただし、回路基板２００にシリコン基板などの熱伝導率の高い材料を用いた場合には、単一の温度計回路１２０でも十分な精度を得ることが可能である。
　なお、固体撮像装置１に対する制御信号を入力したり、固体撮像装置１で生成した画像データを出力したりするための端子１３３には、温度計回路１２０又はこれに接続されたＡＤ変換回路１２１若しくはＡＤ変換回路１２１で生成された温度データを保持するレジスタも接続されている。これは、後述する他の例でも同様であってよい。
　２．９．２　第２例
　図１７は、第１の実施形態の第２例に係る温度計回路の配置を説明するための図である。図１７に示すように、温度計回路１２０は、温度制御の目的である受光基板１００の近傍に配置されてもよい。ただし、上述したように、温度計回路１２０と受光基板１００とを重畳させると、温度計回路１２０からの光により画素の均一性が損なわれる恐れがあるため、温度計回路１２０は、受光基板１００の近傍であって、受光基板１００と重畳しない領域に配置されてもよい。
　その際、受光基板１００を取り囲むように、複数の温度計回路１２０を配置することで、受光基板１００の温度分布なども測定することが可能となるため、固体撮像装置１のより的確な温度制御を実行することが可能となる。
　２．９．３　第３例
　図１８は、第１の実施形態の第３例に係る温度計回路の配置を説明するための図である。図１８に示すように、温度計回路１２０は、主な発熱部分である水平回路４０Ａやシステム制御回路１６などと、温度制御の目的である受光基板１００との間に配置されてもよい。それにより、水平回路４０Ａやシステム制御回路１６などで発生した熱が受光基板１００に伝わる前にペルチェ素子８０を駆動して冷却を開始することが可能となるため、より正確な温度制御を行うことが可能となる。
　なお、上述した第１例～第３例及びその他の説明を省略する例の何れにおいても、温度計回路１２０は、固体撮像装置１の基板厚方向において、ペルチェ素子８０と重畳する位置に配置されるとよい。それにより、ペルチェ素子８０により制御された温度を迅速に検出することが可能となるため、より精確な温度制御を行うことが可能となる。
　２．１０　温度計回路の例
　ここで、本実施形態に係る温度計回路１２０について、例を挙げて説明する。図１９は、第１の実施形態に係る温度計回路の一例を示す回路図である。図１９に示すように、温度計回路１２０には、例えば、シリコンダイオードを用いることが可能である。
　シリコンダイオードは、順方向電圧（膜電圧に相当）Ｖｆに－２ｍＶ／℃の温度係数があり、温度が上昇するほどＶｆがリニアに下がるという特性があるため、Ｖｆの電圧値から容易に温度を特定することができるというメリットがある。また、このような特性を持つことから、固体撮像装置１の製造時にキャリブレーションを行うことができるというメリットも得られる。さらに、シリコンダイオードは、画素回路１４の各トランジスタと同じプロセスで形成することが可能であるため、新たに温度計回路１２０を形成する工程を追加する必要がなく、製造プロセスの煩雑化を抑制できるというメリットも得られる。
　ただし、本実施形態に係る温度計回路１２０は、シリコンダイオードに限定されず、例えば、ＰＮＰトランジスタなどの半導体温度センサなど、回路基板２００に作り込むことが可能な種々の温度センサを用いることが可能である。
　２．１１　温度制御フロー
　次に、本実施形態に係る温度制御フローについて、幾つか例を挙げて説明する。
　固体撮像装置１の温度を制御するフローとしては、例えば、固体撮像装置１内で定期的に温度データを取得してその値をレジスタに記録しておき、外部（例えば、ＦＰＧＡ１２００）から必要に応じてレジスタへアクセスして温度データを取得する方法や、外部（例えば、ＦＰＧＡ１２００）からの要求に応じて固体撮像装置１内で温度データを取得してその値をレジスタに記録し、外部（例えば、ＦＰＧＡ１２００）からレジスタへアクセスして温度データを取得する方法などが考えられる。
　そこで以下の説明では、前者を第１フロー例とし、後者を第２フロー例として説明する。ただし、本開示に係る温度制御フローは、これらに限定されるものではない。また、以下の説明では、固体撮像装置１の動作に着目する。
　２．１１．１　第１フロー例
　図２０は、第１の実施形態の第１フロー例に係る温度制御フローの一例を示すフローチャートである。図２０に示すように、第１フロー例では、固体撮像装置１は、まず、経過時間を計測するためのカウンタをリセットする（ステップＳ１０１）。このカウンタは、例えば、システム制御回路１６から供給されたクロックをカウントすることで経過時間を計測するカウンタであってもよい。
　次に、固体撮像装置１は、カウンタの値に基づき、所定時間が経過するまで待機する（ステップＳ１０２のＮＯ）。その後、所定時間が経過すると（ステップＳ１０２のＹＥＳ）、固体撮像装置１は、カウンタをリセットする（ステップＳ１０３）。
　次に、固体撮像装置１は、温度計回路１２０から出力されたアナログの電流又は電圧をＡＤ変換回路１２１にてデジタルの温度データに変換することで温度データを取得し（ステップＳ１０４）、取得した温度データを不図示のレジスタに登録する（ステップＳ１０５）。このレジスタは、センサパッケージ１１００外部のＦＰＧＡ１２００からアクセス可能なレジスタであってよい。したがって、ＦＰＧＡ１２００は、定期的（例えば、３０回／秒）又は必要に応じてレジスタへアクセスし、レジスタに登録されている温度データを取得して、温度コントローラ１３００に制御信号を入力する。
　その後、固体撮像装置１は、本動作を終了するか否かを判定し（ステップＳ１０６）、終了する場合（ステップＳ１０６のＹＥＳ）、本動作を終了する。一方、終了しない場合（ステップＳ１０６のＮＯ）、固体撮像装置１はステップＳ１０２へ戻り、以降の動作を実行する。
　２．１１．２　第２フロー例
　図２１は、第１の実施形態の第２フロー例に係る温度制御フローの一例を示すフローチャートである。図２１に示すように、第２フロー例では、固体撮像装置１は、まず、外部の例えばＦＰＧＡ１２００から温度データの要求を受け付けるまで待機する（ステップＳ２０１のＮＯ）。
　その後、温度データの要求を受け付けると（ステップＳ２０１のＹＥＳ）、固体撮像装置１は、図２０のステップＳ１０４～Ｓ１０５と同様に、温度計回路１２０から出力されたアナログの電流又は電圧をＡＤ変換回路１２１にてデジタルの温度データに変換することで温度データを取得し（ステップＳ２０２）、取得した温度データを不図示のレジスタに登録する（ステップＳ２０３）。このレジスタは、センサパッケージ１１００外部のＦＰＧＡ１２００からアクセス可能なレジスタであってよい。したがって、温度データを要求したＦＰＧＡ１２００及び／又はその他の外部装置は、レジスタへアクセスしてこれに登録されている温度データを取得して、温度コントローラ１３００に制御信号を入力する。
　その後、固体撮像装置１は、本動作を終了するか否かを判定し（ステップＳ２０４）、終了する場合（ステップＳ２０４のＹＥＳ）、本動作を終了する。一方、終了しない場合（ステップＳ２０４のＮＯ）、固体撮像装置１はステップＳ２０１へ戻り、以降の動作を実行する。
　３．応用例
［応用例１］
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検出した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２３は、撮像部１２０３１の設置位置の例を示す図である。
　図２３は、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、固体撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
［応用例２］
　図２４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２４では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２５は、図２４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、高画質な内視鏡１１１００を提供することができる。
　以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
　また、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部と、
　前記光電変換部に接合される回路基板と、
　を備え、
　前記回路基板は、
　　前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、
　　前記回路基板の温度を検出する温度計回路と、
　を備える固体撮像装置。
（２）
　前記画素信号生成回路は、前記回路基板の第１面における第１領域に配置され、
　前記光電変換部は、前記回路基板の前記第１領域に接合されている
　前記（１）に記載の固体撮像装置。
（３）
　前記温度計回路は、前記回路基板の前記第１面における前記第１領域以外の領域に形成されている
　前記（２）に記載の固体撮像装置。
（４）
　前記回路基板は、前記回路基板の前記第１面における前記第１領域の周囲に位置し、前記画素信号を処理するロジック回路が配置された第２領域を含み、
　前記温度計回路は、前記第２領域の近傍に配置されている
　前記（２）又は（３）に記載の固体撮像装置。
（５）
　前記温度計回路は、前記第１領域と前記第２領域との間に配置されている
　前記（４）に記載の固体撮像装置。
（６）
　前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備える
　前記（１）～（５）の何れか１項に記載の固体撮像装置。
（７）
　前記光電変換部は、化合物半導体にて構成されている
　前記（１）～（６）の何れか１項に記載の固体撮像装置。
（８）
　前記光電変換部は、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、カルコパイライト構造の化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、及び、有機光電変換膜のうちの少なくとも１つを含む
　前記（１）～（７）の何れか１項に記載の固体撮像装置。
（９）
　前記温度計回路は、シリコンダイオード及びＰＮＰトランジスタのうちの少なくとも１つを含む
　前記（１）～（８）の何れか１項に記載の固体撮像装置。
（１０）
　複数の前記温度計回路を備える
　前記（１）～（９）の何れか１項に記載の固体撮像装置。
（１１）
　１２００ｎｍ（ナノメートル）以上の波長の光に対して感度を持つ材料を用いて構成された光電変換部と、
　前記光電変換部に接合される回路基板と、
　を備え、
　前記回路基板は、
　　前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、
　　前記回路基板の温度を検出する温度計回路と、
　を備える固体撮像装置。
（１２）
　前記（１）又は（１１）に記載の固体撮像装置と、
　前記固体撮像装置を収容するパッケージと、
　を備える撮像装置。
（１３）
　前記パッケージ内に配置され、前記回路基板における前記画素信号生成回路及び前記温度計回路が配置された第１面と反対側の第２面側に配置された温度制御素子をさらに備える
　前記（１２）に記載の撮像装置。
（１４）
　前記温度計回路は、前記第１面と垂直な方向において前記温度制御素子と重畳する領域に配置されている
　前記（１３）に記載の撮像装置。
（１５）
　前記温度制御素子は、ペルチェ素子である
　前記（１３）又は（１４）に記載の撮像装置。
（１６）
　前記（１）又は（１１）に記載の固体撮像装置と、前記固体撮像装置の温度を制御するための温度制御素子とを備える撮像装置と、
　前記温度制御素子を制御する温度制御装置と、
　前記固体撮像装置及び温度制御装置を制御する制御装置と、
　を備え、
　前記制御装置は、前記温度計回路で検出された温度に基づいて、前記温度制御装置を制御する
　撮像システム。
（１７）
　前記固体撮像装置は、前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備え、
　前記撮像装置は、前記固体撮像装置及び前記温度制御素子を収容するパッケージをさらに備え、
　前記パッケージは、前記固体撮像装置と前記制御装置との間でデジタル信号を送信又は受信するための端子を備え、
　前記固体撮像装置は、前記端子を介して、前記デジタル信号を前記制御装置へ送信する
　前記（１６）に記載の撮像システム。
（１８）
　前記固体撮像装置と前記制御装置とは、Ｉ２Ｃ（Inter-Integrated　Circuit）又はＳＰＩ（Serial　Peripheral　Interface）を介して接続されている
　前記（１７）に記載の撮像システム。
　１　固体撮像装置
　１０　画素アレイ部
　１１、１１Ｒ、１１Ｇ、１１Ｂ　センサ画素
　１２　画素駆動線
　１３　垂直信号線
　１４　画素回路
　１５　読出し回路
　１６　システム制御回路
　１７　膜電圧制御部
　１８　電圧生成回路
　２０　垂直駆動回路
　２１　ｎ型半導体膜（ＩｎＧａＡｓ）
　２１Ａ　半導体層
　２２　ｐ型半導体層
　２２Ａ　拡散領域
　２３　ｎ型半導体層
　２４　ｎ型半導体層
　２５　反射防止膜
　２６　カラーフィルタ
　２６Ｒ、２６Ｇ、２６Ｂ　フィルタ
　２７　オンチップレンズ
　２８　パッシベーション層
　２９　絶縁層
　２９Ａ、２９Ｂ、３５Ａ、３５Ｂ　層間絶縁膜
　３０　水平駆動回路
　３１　接続電極
　３２　バンプ電極
　３２Ｄ　ダミー電極
　３３　導電膜
　３５　配線層
　３６　埋込層
　３７Ｈ　開口
　３８　パッド電極
　４０　水平選択回路
　４０Ａ　水平回路
　４０ａ　ＡＤＣ
　４０ｂ　スイッチ素子
　４０ｃ　水平信号線
　４１　支持基板
　４２　層間絶縁層
　４３　接続層
　４３Ｄ　ダミー接続層
　４４　読出し電極
　４５　画素信号生成回路
　４６　配線
　５０　パッケージ
　５１　接着剤
　５４、５５　ワイヤー
　６０　シールガラス付きリッド
　６１　シールガラス
　６２　セラミック枠
　６３　金属部
　７０　パッケージ基板
　７１　キャビティ
　７２、７３　ピン状端子
　７４、９１、９２　ボンディングパッド
　７５　シールリング
　８０　ペルチェ素子
　８１　第１セラミック基板
　８２　第１銅電極
　８５　第２セラミック基板
　８６　第２銅電極
　８７　Ｐ型熱電半導体
　８８　Ｎ型熱電半導体
　９０　セラミックインターポーザ基板
　１００　受光基板（ＩｎＧａＡｓ基板）
　１００Ａ　受光面
　１２０　温度計回路
　１２１　ＡＤ変換回路
　１３３　端子
　２００　回路基板
　２００Ａ　画素信号生成回路領域
　２００Ｂ　周辺回路領域
　１０００　撮像システム
　１１００　センサパッケージ
　１２００　ＦＰＧＡ
　１３００　温度コントローラ
　１４００　温度制御装置
　ＡＭＰ　増幅トランジスタ
　ＦＤ　フローティングディフュージョン
　ＯＦＧ　排出トランジスタ
　ＰＤ　フォトダイオード
　ＲＳＴ　リセットトランジスタ
　ＳＥＬ　選択トランジスタ
　ＴＲＧ　転送トランジスタ

Claims (18)

  1. 　シリコンよりもバンドギャップエネルギーが小さい材料を用いて構成された光電変換部と、
    　前記光電変換部に接合される回路基板と、
    　を備え、
    　前記回路基板は、
    　　前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、
    　　前記回路基板の温度を検出する温度計回路と、
    　を備える固体撮像装置。
  2. 　前記画素信号生成回路は、前記回路基板の第１面における第１領域に配置され、
    　前記光電変換部は、前記回路基板の前記第１領域に接合されている
    　請求項１に記載の固体撮像装置。
  3. 　前記温度計回路は、前記回路基板の前記第１面における前記第１領域以外の領域に形成されている
    　請求項２に記載の固体撮像装置。
  4. 　前記回路基板は、前記回路基板の前記第１面における前記第１領域の周囲に位置し、前記画素信号を処理するロジック回路が配置された第２領域を含み、
    　前記温度計回路は、前記第２領域の近傍に配置されている
    　請求項２に記載の固体撮像装置。
  5. 　前記温度計回路は、前記第１領域と前記第２領域との間に配置されている
    　請求項４に記載の固体撮像装置。
  6. 　前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備える
    　請求項１に記載の固体撮像装置。
  7. 　前記光電変換部は、化合物半導体にて構成されている
    　請求項１に記載の固体撮像装置。
  8. 　前記光電変換部は、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、カルコパイライト構造の化合物半導体、アモルファスシリコン、ゲルマニウム、量子ドット光電変換膜、及び、有機光電変換膜のうちの少なくとも１つを含む
    　請求項１に記載の固体撮像装置。
  9. 　前記温度計回路は、シリコンダイオード及びＰＮＰトランジスタのうちの少なくとも１つを含む
    　請求項１に記載の固体撮像装置。
  10. 　複数の前記温度計回路を備える
    　請求項１に記載の固体撮像装置。
  11. 　１２００ｎｍ（ナノメートル）以上の波長の光に対して感度を持つ材料を用いて構成された光電変換部と、
    　前記光電変換部に接合される回路基板と、
    　を備え、
    　前記回路基板は、
    　　前記光電変換部で発生した電荷に応じた電圧値の画素信号を生成する画素信号生成回路と、
    　　前記回路基板の温度を検出する温度計回路と、
    　を備える固体撮像装置。
  12. 　請求項１に記載の固体撮像装置と、
    　前記固体撮像装置を収容するパッケージと、
    　を備える撮像装置。
  13. 　前記パッケージ内に配置され、前記回路基板における前記画素信号生成回路及び前記温度計回路が配置された第１面と反対側の第２面側に配置された温度制御素子をさらに備える
    　請求項１２に記載の撮像装置。
  14. 　前記温度計回路は、前記第１面と垂直な方向において前記温度制御素子と重畳する領域に配置されている
    　請求項１３に記載の撮像装置。
  15. 　前記温度制御素子は、ペルチェ素子である
    　請求項１３に記載の撮像装置。
  16. 　請求項１に記載の固体撮像装置と、前記固体撮像装置の温度を制御するための温度制御素子とを備える撮像装置と、
    　前記温度制御素子を制御する温度制御装置と、
    　前記固体撮像装置及び温度制御装置を制御する制御装置と、
    　を備え、
    　前記制御装置は、前記温度計回路で検出された温度に基づいて、前記温度制御装置を制御する
    　撮像システム。
  17. 　前記固体撮像装置は、前記温度計回路から出力されたアナログ信号をデジタル信号に変換する変換回路をさらに備え、
    　前記撮像装置は、前記固体撮像装置及び前記温度制御素子を収容するパッケージをさらに備え、
    　前記パッケージは、前記固体撮像装置と前記制御装置との間でデジタル信号を送信又は受信するための端子を備え、
    　前記固体撮像装置は、前記端子を介して、前記デジタル信号を前記制御装置へ送信する
    　請求項１６に記載の撮像システム。
  18. 　前記固体撮像装置と前記制御装置とは、Ｉ２Ｃ（Inter-Integrated　Circuit）又はＳＰＩ（Serial　Peripheral　Interface）を介して接続されている
    　請求項１７に記載の撮像システム。
PCT/JP2020/048291 2020-01-08 2020-12-23 固体撮像装置、撮像装置及び撮像システム Ceased WO2021140920A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202080087841.4A CN114830339A (zh) 2020-01-08 2020-12-23 固态成像装置、成像装置和成像系统
JP2021569827A JP7566790B2 (ja) 2020-01-08 2020-12-23 固体撮像装置、撮像装置及び撮像システム
KR1020227022092A KR20220124161A (ko) 2020-01-08 2020-12-23 고체 촬상 장치, 촬상 장치 및 촬상 시스템
DE112020006460.3T DE112020006460T5 (de) 2020-01-08 2020-12-23 Festkörper-bildgebungsvorrichtung, bildgebungsvorrichtung und bildgebungssystem
US17/790,540 US12243897B2 (en) 2020-01-08 2020-12-23 Solid-state imaging apparatus, imaging apparatus, and imaging system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020001209 2020-01-08
JP2020-001209 2020-01-08

Publications (1)

Publication Number Publication Date
WO2021140920A1 true WO2021140920A1 (ja) 2021-07-15

Family

ID=76788667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/048291 Ceased WO2021140920A1 (ja) 2020-01-08 2020-12-23 固体撮像装置、撮像装置及び撮像システム

Country Status (6)

Country Link
US (1) US12243897B2 (ja)
JP (1) JP7566790B2 (ja)
KR (1) KR20220124161A (ja)
CN (1) CN114830339A (ja)
DE (1) DE112020006460T5 (ja)
WO (1) WO2021140920A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176522A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2024100994A1 (ja) * 2022-11-08 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 ペルチェ素子および半導体パッケージ
WO2024106011A1 (ja) * 2022-11-17 2024-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、電子装置、および、半導体パッケージの制御方法
WO2024185282A1 (ja) * 2023-03-06 2024-09-12 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025063157A1 (ja) * 2023-09-20 2025-03-27 ソニーセミコンダクタソリューションズ株式会社 光検出モジュール

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124138A1 (de) * 2020-09-16 2022-03-17 Tdk Electronics Ag Vorrichtung und Verfahren zur Erzeugung einer dielektrischen Barriereentladung
KR20220105212A (ko) * 2021-01-18 2022-07-27 삼성전자주식회사 이미지 센서
WO2022259585A1 (ja) * 2021-06-09 2022-12-15 ソニーセミコンダクタソリューションズ株式会社 半導体集積回路、電子装置、および、半導体集積回路の制御方法
US12119285B2 (en) * 2021-09-03 2024-10-15 Microsoft Technology Licensing, Llc Image sensor with actively cooled sensor array
JP2024126525A (ja) * 2023-03-07 2024-09-20 キヤノン株式会社 放射線検出器、放射線検出システムおよび放射線ｃｔ装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236158A (ja) * 2007-03-19 2008-10-02 Olympus Imaging Corp 撮像モジュール
WO2013084529A1 (ja) * 2011-12-09 2013-06-13 住友電気工業株式会社 撮像装置およびその製造方法
JP2013232529A (ja) * 2012-04-27 2013-11-14 Tokyo Electron Ltd 不純物拡散方法、基板処理装置及び半導体装置の製造方法
JP2014241376A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 イメージセンサ
JP2015005533A (ja) * 2011-10-21 2015-01-08 富士フイルム株式会社 放射線画像撮影装置
JP2017092781A (ja) * 2015-11-12 2017-05-25 キヤノン株式会社 撮像装置
WO2018194030A1 (ja) * 2017-04-19 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法、並びに電子機器
JP2018182020A (ja) * 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL115332A0 (en) * 1994-09-30 1995-12-31 Honeywell Inc Compact thermal camera
JP2008182020A (ja) 2007-01-24 2008-08-07 Toshiba Corp モールドコイル
US9119533B2 (en) * 2008-10-07 2015-09-01 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
JP5458869B2 (ja) 2009-12-21 2014-04-02 ソニー株式会社 固体撮像装置およびその駆動方法、カメラ
US10645309B2 (en) * 2015-11-06 2020-05-05 Intel Corporation Systems, methods, and apparatuses for implementing maximum likelihood image binarization in a coded light range camera
KR102724720B1 (ko) * 2016-12-28 2024-11-01 삼성전자주식회사 광센서
CN107147856B (zh) 2017-03-30 2019-11-22 深圳大学 一种像素单元及其去噪方法、动态视觉传感器、成像装置
CN107359174B (zh) * 2017-07-11 2023-07-25 展谱光电科技（上海）有限公司 多光谱摄像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236158A (ja) * 2007-03-19 2008-10-02 Olympus Imaging Corp 撮像モジュール
JP2015005533A (ja) * 2011-10-21 2015-01-08 富士フイルム株式会社 放射線画像撮影装置
WO2013084529A1 (ja) * 2011-12-09 2013-06-13 住友電気工業株式会社 撮像装置およびその製造方法
JP2013232529A (ja) * 2012-04-27 2013-11-14 Tokyo Electron Ltd 不純物拡散方法、基板処理装置及び半導体装置の製造方法
JP2014241376A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 イメージセンサ
JP2017092781A (ja) * 2015-11-12 2017-05-25 キヤノン株式会社 撮像装置
JP2018182020A (ja) * 2017-04-11 2018-11-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
WO2018194030A1 (ja) * 2017-04-19 2018-10-25 ソニーセミコンダクタソリューションズ株式会社 半導体素子およびその製造方法、並びに電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176522A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2024100994A1 (ja) * 2022-11-08 2024-05-16 ソニーセミコンダクタソリューションズ株式会社 ペルチェ素子および半導体パッケージ
WO2024106011A1 (ja) * 2022-11-17 2024-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、電子装置、および、半導体パッケージの制御方法
WO2024185282A1 (ja) * 2023-03-06 2024-09-12 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ、半導体装置、および、半導体パッケージの製造方法
WO2025063157A1 (ja) * 2023-09-20 2025-03-27 ソニーセミコンダクタソリューションズ株式会社 光検出モジュール

Also Published As

Publication number Publication date
CN114830339A (zh) 2022-07-29
US20230071949A1 (en) 2023-03-09
DE112020006460T5 (de) 2022-10-27
JP7566790B2 (ja) 2024-10-15
JPWO2021140920A1 (ja) 2021-07-15
KR20220124161A (ko) 2022-09-13
US12243897B2 (en) 2025-03-04

Similar Documents

Publication Publication Date Title
JP7566790B2 (ja) 固体撮像装置、撮像装置及び撮像システム
JP7211935B2 (ja) 半導体素子およびその製造方法、並びに電子機器
JP7660642B2 (ja) 半導体素子
CN114586338B (zh) 半导体装置、摄像元件和电子设备
JPWO2020137283A1 (ja) 半導体素子
US12484329B2 (en) Semiconductor element and electronic apparatus
JP2021090112A (ja) 固体撮像装置及び電子機器
US20230014646A1 (en) Semiconductor element and electronic apparatus
US12335642B2 (en) Solid-state imaging device and electronic device
JP7577643B2 (ja) 撮像素子および撮像装置
JP2021090111A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20912360

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021569827

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20912360

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 17790540

Country of ref document: US