JP7577643B2 - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
JP7577643B2
JP7577643B2 JP2021504891A JP2021504891A JP7577643B2 JP 7577643 B2 JP7577643 B2 JP 7577643B2 JP 2021504891 A JP2021504891 A JP 2021504891A JP 2021504891 A JP2021504891 A JP 2021504891A JP 7577643 B2 JP7577643 B2 JP 7577643B2
Authority
JP
Japan
Prior art keywords
voltage
pixel signal
unit
control unit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021504891A
Other languages
English (en)
Other versions
JPWO2020184149A1 (ja
JPWO2020184149A5 (ja
Inventor
三佐男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2020184149A1 publication Critical patent/JPWO2020184149A1/ja
Publication of JPWO2020184149A5 publication Critical patent/JPWO2020184149A5/ja
Application granted granted Critical
Publication of JP7577643B2 publication Critical patent/JP7577643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、撮像素子および撮像装置に関する。
近年、赤外領域に感度を有する撮像素子（赤外線センサ）が商品化されている。例えば、特許文献１では、このような赤外線センサにＩｎＧａＡｓ（インジウムガリウム砒素）等のＩＩＩ－Ｖ族半導体を光電変換部として用いることが記載されている。この光電変換部において、赤外線が吸収されることで電荷が発生する。
国際公開ＷＯ２０１７／１５０１６７
このような撮像素子では、画質の低下を抑えることが望まれている。従って、画質の低下を抑えることが可能な撮像素子および撮像装置を提供することが望ましい。
本開示の一実施の形態に係る撮像素子は、複数のセンサ画素と、電圧制御部とを備えている。各センサ画素は、光電変換部と、光電変換部から出力された電荷に基づく画素信号を出力する読み出し回路とを含む。電圧制御部は、画素信号に基づく制御電圧を各光電変換部に印加する。
本開示の一実施の形態に係る撮像装置は、撮像素子と、画質制御回路とを備えている。撮像素子は、複数のセンサ画素を有している。各センサ画素は、光電変換部と、光電変換部から出力された電荷に基づく画素信号を出力する読み出し回路とを含む。画質制御回路は、画素信号に基づく制御電圧を各光電変換部に印加する。
本開示の一実施の形態に係る撮像素子および撮像装置では、画素信号に基づく制御電圧が各光電変換部に印加される。これにより、撮像素子で得られる画像データの画質が制御されるので、各光電変換部に固定電圧を印加した場合と比べて、画像データの輝度の大きさに応じた画質調整が行われ得る。
本開示の第１の実施形態に係る撮像素子の概略構成例を表す図である。 図１のセンサ画素の回路構成例を表す図である。 図１の撮像素子の斜視構成例を表す図である。 図３の撮像素子の断面構成例を表す図である。 （Ａ）図１の撮像素子の膜電圧と保持可能な電荷との関係の一例を表す図である。（Ｂ）ＡＤＣのアナログレンジと画素信号の振幅との関係の一例を表す図である。 図１の撮像素子の膜電圧とノイズとの関係の一例を表す図である。 図１の撮像素子の画質調整手順の一例を表す図である。 図１の撮像素子の概略構成の一変形例を表す図である。 図１の撮像素子の概略構成の一変形例を表す図である。 ＡＤＣのアナログレンジと画素信号の振幅との関係の一例を表す図である。 図９の撮像素子の画質調整手順の一例を表す図である。 図９の撮像素子の概略構成の一変形例を表す図である。 図９の撮像素子の概略構成の一変形例を表す図である。 図１の撮像素子の概略構成の一変形例を表す図である。 図１４のセンサ画素の回路構成例を表す図である。 ＡＤＣのアナログレンジと画素信号の振幅との関係の一例を表す図である。 図１４の撮像素子の画質調整手順の一例を表す図である。 図１４の撮像素子の概略構成の一変形例を表す図である。 図１４の撮像素子の概略構成の一変形例を表す図である。 図２のセンサ画素の回路構成の一変形例を表す図である。 図１５のセンサ画素の回路構成の一変形例を表す図である。 図２のセンサ画素の回路構成の一変形例を表す図である。 図１５のセンサ画素の回路構成の一変形例を表す図である。 図３の撮像素子の断面構成の一変形例を表す図である。 図１の撮像素子の平面構成の一例を表す図である。 図２５の撮像素子のＡ－Ａ線での断面構成の一例を表す図である。 本開示の第２の実施形態に係る撮像装置の概略構成例を表す図である。 図２７の撮像装置における撮像手順の一例を表す図である。 図２７の撮像装置の概略構成の一変形例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（撮像素子）…図１～図７
２．第１の実施の形態の変形例（撮像素子）…図８～図２６
３．第２の実施の形態（撮像装置）…図２７、図２８
４．第２の実施の形態の変形例（撮像装置）…図２９
５．応用例
応用例１（移動体）…図３０、図３１
応用例２（手術システム）…図３２、図３３
＜１．第１の実施の形態＞
[構成]
本開示の第１の実施形態に係る撮像素子１について説明する。図１は、撮像素子１の概略構成例を表したものである。撮像素子１は、例えば赤外線イメージセンサであり、例えば波長８００ｎｍ以上の光に対しても感度を有している。撮像素子１は、光電変換素子を含む複数のセンサ画素１１が行列状（マトリックス状）に２次元配置されてなる画素アレイ部１０を備えている。センサ画素１１は、例えば、図２に示したように、光電変換を行う画素回路１４と、画素回路１４から出力された電荷に基づく画素信号を出力する読み出し回路１５とによって構成されている。
画素回路１４は、例えば、フォトダイオードＰＤと、転送トランジスタＴＲＧと、フローティングディフュージョンＦＤと、排出トランジスタＯＦＧとを有している。転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、例えば、ＮＭＯＳ（Metal Oxide Semiconductor）トランジスタである。フォトダイオードＰＤは、本開示の「光電変換部」の一具体例に相当する。
フォトダイオードＰＤは、所定の波長の光（例えば、波長９００ｎｍ～１７００ｎｍの赤外領域の波長の光）を吸収して、信号電荷を発生する光電変換部である。フォトダイオードＰＤは、例えば、ＩＩＩ－Ｖ族半導体などの化合物半導体を含んで構成されている。フォトダイオードＰＤに用いられるＩＩＩ－Ｖ族半導体としては、例えば、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、またはカルコパイライト構造の化合物半導体などが挙げられる。カルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡って高い感度が得られる材料であり、光電変換用のｎ型半導体材料として好ましく用いられる。フォトダイオードＰＤは、上述した化合物半導体の他、アモルファスシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを含んで構成されていてもよい。
フォトダイオードＰＤのカソードが、転送トランジスタＴＲＧのソースに接続されており、フォトダイオードＰＤのアノードが、電圧Ｖｔｏｐが印加される電源線に接続されている。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに接続され、転送トランジスタＴＲＧのゲートは画素駆動線１２に接続されている。
転送トランジスタＴＲＧは、フォトダイオードＰＤのカソードとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤに保持されている電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、転送トランジスタＴＲＧのゲートは画素駆動線１２に接続されている。
フローティングディフュージョンＦＤは、転送トランジスタＴＲＧを介してフォトダイオードＰＤから転送された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、読み出し回路１５が接続されるとともに、読み出し回路１５を介して垂直信号線１３が接続されている。フローティングディフュージョンＦＤは、読み出し回路１５の入力端に接続されている。
排出トランジスタＯＦＧでは、ドレインが、電圧Ｖｄｒが印加される電源線に接続され、ソースがフォトダイオードＰＤのカソードに接続されている。排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤの電荷を初期化（リセット）する。
読み出し回路１５は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。リセットトランジスタＲＳＴのソース（読み出し回路１５の入力端）がフローティングディフュージョンＦＤに接続されており、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび増幅トランジスタＡＭＰのドレインに接続されている。リセットトランジスタＲＳＴのゲートは画素駆動線１２に接続されている。増幅トランジスタＡＭＰのソースが選択トランジスタＳＥＬのドレインに接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに接続されている。選択トランジスタＳＥＬのソース（読み出し回路１５の出力端）が垂直信号線１３に接続されており、選択トランジスタＳＥＬのゲートが画素駆動線１２に接続されている。
リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位に初期化（リセット）する。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、読み出し回路１５からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。つまり、増幅トランジスタＡＭＰは、画素信号として、センサ画素１１における受光量の応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、ソースフォロア型のアンプを構成しており、フォトダイオードＰＤで発生した電荷のレベルに応じた電圧の画素信号を出力する。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧を、垂直信号線１３を介して、後述の水平選択回路４０に出力する。
なお、選択トランジスタＳＥＬが、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。この場合、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに接続されており、選択トランジスタＳＥＬのゲートが画素駆動線１２に接続されている。増幅トランジスタＡＭＰのソース（読み出し回路１５の出力端）が垂直信号線１３に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに接続されている。
撮像素子１は、例えば、図３に示したように、２つの基板（受光基板１００および駆動基板２００）を備えている。撮像素子１は、２つの基板（受光基板１００および駆動基板２００）を貼り合わせて構成された３次元構造を備えている。
受光基板１００は、シリコン（Ｓｉ）基板上に、複数のフォトダイオードＰＤが行列状に形成された基板である。受光基板１００の上面（駆動基板２００とは反対側の表面）が受光面１００Ａとなっている。駆動基板２００は、Ｓｉ基板上に、画素信号生成回路領域２００Ａおよび周辺回路領域２００Ｂが形成された基板である。画素信号生成回路領域２００Ａには、複数の画素信号生成回路４５が行列状に形成されている。各画素信号生成回路４５は、センサ画素１１のうちフォトダイオードＰＤを除いた回路である。周辺回路領域２００Ｂには、画素信号を処理するロジック回路が形成されており、例えば、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０、システム制御回路５０、膜電圧制御部６０および電圧生成回路７０が形成されている。つまり、撮像素子１は、画素アレイ部１０、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０、システム制御回路５０、膜電圧制御部６０および電圧生成回路７０を備えている。ロジック回路は、センサ画素１１ごとの画素信号（デジタル値）を外部に出力する。
システム制御回路５０は、マスタークロックに基づいて、垂直駆動回路２０、水平駆動回路３０、水平選択回路４０および膜電圧制御部６０などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路２０、水平選択回路４０および膜電圧制御部６０などに対して与える。
垂直駆動回路２０は、例えば、シフトレジスタなどによって構成され、複数の画素駆動線１２を介して、複数のセンサ画素１１の行走査の制御を行う。水平選択回路４０は、例えば、画素アレイ部１０の画素列（または垂直信号線１３）ごとに、ＡＤＣ４０ａおよびスイッチ素子４０ｂが設けられた回路である。ＡＤＣ４０ａは、画素信号をＡＤ（Analog-to-Digital）変換する。ＡＤＣ４０ａは、アナログレンジＲを可変させることが可能となっており、外部から入力されたレンジ設定値に基づくアナログレンジＲに設定する。なお、本実施の形態では、アナログレンジＲはＲａに設定されている。
ＡＤＣ４０ａの入力端には垂直信号線１３が接続されており、ＡＤＣ４０ａの出力端にはスイッチ素子４０ｂが接続されている。水平駆動回路３０は、例えば、シフトレジスタなどによって構成され、水平選択回路４０の各スイッチ素子４０ｂを順番に駆動する。水平駆動回路３０によって各スイッチ素子４０ｂを順番に駆動することにより、垂直信号線１３の各々を通して伝送される各画素信号が順番に水平信号線４０ｃに出力され、ＤＳＰ回路などに入力される。
膜電圧制御部６０は、センサ画素１１から得られる画素信号に基づいて、各フォトダイオードＰＤに印加する膜電圧Ｖｆを制御する。膜電圧制御部６０は、膜電圧Ｖｆを制御するための制御信号を電圧生成回路７０に出力する。電圧生成回路７０は、膜電圧制御部６０から入力された制御信号に基づいて、アナログの電圧（電圧ＶｔｏｐおよびＶｄｒ）を生成し、電源線を介して各フォトダイオードＰＤに印加する。つまり、膜電圧制御部６０および電圧生成回路７０は、センサ画素１１から得られる画素信号に基づく膜電圧Ｖｆを各フォトダイオードＰＤに印加することにより、画素信号から得られる画像データの画質を制御する。
図４は、撮像素子１の断面構成例を表したものである。撮像素子１において、受光基板１００は、光電変換部（フォトダイオードＰＤ）であるｎ型半導体膜２１を有している。ｎ型半導体膜２１は画素アレイ部１０の全面に形成されており、例えば、フォトダイオードＰＤに用いられる材料として上述した材料によって構成されている。なお、以下では、ｎ型半導体膜２１がＩｎＧａＡｓによって構成されているものとして、他の構成についての説明を行う。
受光基板１００は、さらに、ｎ型半導体膜２１の、駆動基板２００側の面に接するｐ型半導体層２２をセンサ画素１１ごとに有している。各ｐ型半導体層２２は、高濃度のｐ型半導体によって形成されており、例えば、ｐ型ＩｎＧａＡｓによって形成されている。ｐ型半導体層２２は、フォトダイオードＰＤの電極（第２電極）としての機能を有している。ｐ型半導体層２２には、オン状態の排出トランジスタＯＦＧを介して所定の電圧Ｖｄｒが印加されたり、オン状態の転送トランジスタＴＲＧおよびリセットトランジスタＲＳＴを介して電源線ＶＤＤの電圧Ｖｄｄが印加されたりする。受光基板１００は、さらに、各ｐ型半導体層２２を互いに分離するｎ型半導体層２３を有している。ｎ型半導体層２３は、各ｐ型半導体層２２と同一の層内に形成されており、例えば、ｎ型ＩｎＰによって形成されている。
受光基板１００は、さらに、ｎ型半導体膜２１の、受光面１００Ａ側の面に接するｎ型半導体層２４を有している。ｎ型半導体層２４は、ｎ型半導体膜２１よりも高濃度のｎ型半導体によって形成されており、例えば、ｎ型ＩｎＧａＡｓ、ｎ型ＩｎＰまたはｎ型ＩｎＡｌＡｓによって形成されている。ｎ型半導体層２４は、ｎ型半導体膜２１で生成された電荷の逆流を防止するバリア層として機能する。受光基板１００は、さらに、ｎ型半導体層２４の、受光面１００Ａ側の面に接する反射防止膜２５を有している。反射防止膜２５は、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化タンタル（Ｔａ2Ｔａ5）、酸化チタン（ＴｉＯ2）などによって形成されている。ｎ型半導体層２４は、ｎ型半導体膜２１を上下に挟む電極のうちの上側の電極（第１電極）としても機能する。上部電極には、所定の電圧Ｖｔｏｐが印加される。
受光基板１００は、さらに、反射防止膜２５の上に、カラーフィルタ２６およびオンチップレンズ２７を有している。カラーフィルタ２６は、赤色光を選択的に透過させる複数のフィルタ２６Ｒと、緑色光を選択的に透過させる複数のフィルタ２６Ｇと、青色光を選択的に透過させる複数のフィルタ２６Ｇとによって構成されている。複数のフィルタ２６Ｒ，２６Ｇ，２６Ｂは、センサ画素１１ごとに１つずつ設けられており、例えば、受光面１００Ａと平行な面内にベイヤー配列で配置されている。なお、図４には、フィルタ２６Ｒが設けられたセンサ画素１１が１１Ｒと表記されており、フィルタ２６Ｇが設けられたセンサ画素１１が１１Ｇと表記されており、フィルタ２６Ｂが設けられたセンサ画素１１が１１Ｂと表記されている。なお、カラーフィルタ２６は、必要に応じて省略され得る。
受光基板１００は、さらに、ｐ型半導体層２２およびｎ型半導体層２３の下側に、パッシベーション層２８および絶縁層２９を有している。受光基板１００は、さらに、パッシベーション層２８を貫通するとともにｐ型半導体層２２に接する接続電極３１と、絶縁層２９を貫通するとともに接続電極３１に接するバンプ電極３２とを有している。一組の接続電極３１およびバンプ電極３２は、センサ画素１１ごとに１つずつ設けられている。バンプ電極３２は、駆動基板２００の接続層４３（後述）に接合されており、接続層４３と電気的に接続されている。バンプ電極３２は、例えば、受光基板１００と駆動基板２００とを互いに貼り合わせた際に、駆動基板２００の接続層４３に接合される。
駆動基板２００は、支持基板４１と層間絶縁層４２とを含む。支持基板４１は、例えばシリコン（Ｓｉ）基板により構成されている。層間絶縁層４２は、支持基板４１と絶縁層２９（受光基板１００）との間に設けられている。層間絶縁層４２には、例えば、受光基板１００に近い位置から順に、複数の接続層４３、複数の読み出し電極４４、複数の画素信号生成回路４５および複数の配線４６が設けられている。複数組の接続層４３、読み出し電極４４、画素信号生成回路４５および配線４６がセンサ画素１１ごとに一組ずつ設けられている。層間絶縁層４２内の複数の層間絶縁層４２が、例えば、各フォトダイオードＰＤから電荷の読み出しを行うためのＲＯＩＣ（Read Out IC）内に設けられている。駆動基板２００は、層間絶縁層４２のうち、周辺回路領域２００Ｂに対応する箇所には、上述のロジック回路が設けられている。
図５（Ａ）は、フォトダイオードＰＤに印加される膜電圧Ｖｆと、フォトダイオードＰＤに保持可能な電荷Ｑｓとの関係の一例を表したものである。図５（Ｂ）は、ＡＤＣ４０ａのアナログレンジ（ダイナミックレンジ）と画素信号の振幅Ｖｄとの関係の一例を表したものである。図５（Ｂ）には、ＡＤＣ４０ａのアナログレンジがＲａに設定されている場合が例示されている。
図５（Ａ）から、フォトダイオードＰＤ（ｎ型半導体膜２１）に対して印加する電圧（膜電圧Ｖｆ＝Ｖｔｏｐ－Ｖｄｒ）を大きくするにつれて、フォトダイオードＰＤ（ｎ型半導体膜２１）に保持可能な電荷Ｑｓの量も大きくなることがわかる。フォトダイオードＰＤ（ｎ型半導体膜２１）に保持される電荷Ｑｓの量が増えるにつれて、画素信号の振幅Ｖｄも大きくなる。ただし、これは、図５（Ｂ）に示したように、画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ（後述）がＡＤＣ４０ａのアナログレンジＲａに対応する電圧Ｖｄａを超えないことが肝要である。画素信号の振幅Ｖｄの平均値ＶｄａｖｇがＡＤＣ４０ａのアナログレンジＲａに対応する電圧Ｖｄａを超えた場合、ＡＤＣ４０ａが飽和し、ＡＤＣ４０ａの出力が一定値となる。
図６は、フォトダイオードＰＤに印加される膜電圧Ｖｆと、フォトダイオードＰＤに生じるノイズ（暗電流）との関係の一例を表したものである。図６から、フォトダイオードＰＤ（ｎ型半導体膜２１）に対して印加する電圧（膜電圧Ｖｆ＝Ｖｔｏｐ－Ｖｄｒ）を大きくするにつれて、フォトダイオードＰＤに生じるノイズ（暗電流）のレベルが指数関数的に増加することがわかる。従って、高輝度のときは、光ショットノイズが支配的になるので、膜電圧Ｖｆを高めに設定し、低輝度のときは、ノイズ（暗電流）が支配的になるので、膜電圧Ｖｆを低めに設定することで、画質劣化が抑制され得る。

[画質調整]
次に、図７を参照して、撮像素子１の画質調整手順について説明する。図７は、撮像素子１の画質調整手順の一例を表したものである。システム制御回路５０は、撮像指令を受けると、膜電圧設定指令を膜電圧制御部６０に出力する。膜電圧制御部６０は、膜電圧設定指令を受けると、まず、膜電圧ＶｆをＶｆａに設定する（ステップＳ１０１）。具体的には、膜電圧制御部６０は、Ｖｔｏｐ（第１電圧）とＶｄｒ（第２電圧）との電位差（Ｖｔｏｐ－Ｖｄｒ）がＶｆａとなるように、ＶｔｏｐおよびＶｄｒを設定する。例えば、膜電圧制御部６０は、Ｖｔｏｐを＋２Ｖに設定し、Ｖｄｒを＋１Ｖに設定する。膜電圧制御部６０は、ＶｔｏｐおよびＶｄｒの設定値を電圧生成回路７０に出力する。電圧生成回路７０は、膜電圧制御部６０から入力された設定値に基づいて、フォトダイオードＰＤのアノードに接続された電源線に対して、Ｖｔｏｐ＝＋２Ｖの電圧を印加し、排出トランジスタＯＦＧのドレインに接続された電源線に対して、Ｖｄｒ＝＋１Ｖの電圧を印加する。
次に、膜電圧制御部６０は、画素アレイ部１０のうち対象領域の複数のセンサ画素１１から得られた複数の画素信号の平均値Ｖｄａｖｇが所定の閾値Ｖｔｈ１（第１閾値）を超えているか否かを判定する（ステップＳ１０２）。閾値Ｖｔｈ１は、膜電圧ＶｆがＶｆａに設定されているときに光ショットノイズが支配的か否かを判断するための閾値である。その結果、平均値Ｖｄａｖｇが所定の閾値Ｖｔｈ１を超えている場合には、膜電圧制御部６０は、膜電圧Ｖｆを、Ｖｆｂ（Ｖｆｂ＞Ｖｆａ）に設定する（ステップＳ１０３）。つまり、膜電圧制御部６０は、膜電圧Ｖｆを、Ｖｆａよりも相対的に大きくする。具体的には、膜電圧制御部６０は、Ｖｔｏｐ－ＶｄｒがＶｆｂとなるように、平均値Ｖｄａｖｇに基づいて、ＶｔｏｐおよびＶｄｒを設定する。例えば、膜電圧制御部６０は、Ｖｔｏｐを＋３Ｖに設定し、Ｖｄｒを＋１Ｖに設定する。膜電圧制御部６０は、ＶｔｏｐおよびＶｄｒの設定値を電圧生成回路７０に出力する。電圧生成回路７０は、膜電圧制御部６０から入力された設定値に基づいて、フォトダイオードＰＤのアノードに接続された電源線に対して、Ｖｔｏｐ＝＋３Ｖの電圧を印加し、排出トランジスタＯＦＧのドレインに接続された電源線に対して、Ｖｄｒ＝＋１Ｖの電圧を印加する。
平均値Ｖｄａｖｇが所定の閾値Ｖｔｈ１以下の場合と、膜電圧ＶｆをＶｆｂ（Ｖｆｂ＞Ｖｆａ）に設定した場合には、膜電圧制御部６０は、平均値Ｖｄａｖｇが所定の閾値Ｖｔｈ２（第２閾値）（Ｖｔｈ２＜Ｖｔｈ１）を下回っているか否かを判定する（ステップＳ１０４）。閾値Ｖｔｈ２は、画素信号がノイズに埋もれているか否かを判断するための閾値である。その結果、平均値Ｖｄａｖｇが所定の閾値Ｖｔｈ２を下回っている場合には、膜電圧制御部６０は、膜電圧ＶｆをＶｆｃ（Ｖｆｃ＜Ｖｆａ）に設定する（ステップＳ１０５）。つまり、膜電圧制御部６０は、膜電圧Ｖｆを、Ｖｆａよりも相対的に小さくする。具体的には、膜電圧制御部６０は、Ｖｔｏｐ－ＶｄｒがＶｆｃとなるように、平均値Ｖｄａｖｇに基づいて、ＶｔｏｐおよびＶｄｒを設定する。一方、平均値Ｖｄａｖｇが所定の閾値Ｖｔｈ２以上となっている場合には、膜電圧制御部６０は、電圧の設定値をそのままにしておく。システム制御回路５０は、撮像終了指令を受けた場合には、撮像を終了するとともに、撮像素子１の画質調整も終了する（ステップＳ１０６）。システム制御回路５０は、撮像終了指令を受けていない場合には、膜電圧制御部６０に対して、再び、ステップＳ１０２からの実行を指示する。このようにして、撮像素子１の画質調整が行われる。
[効果]
本実施形態では、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）に基づく膜電圧Ｖｆを各フォトダイオードＰＤ（ｎ型半導体膜２１）に印加することにより、画素信号から得られる画像データの画質が制御される。具体的には、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ１を超えたときに膜電圧Ｖｆを相対的に大きくし、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ２を下回ったときに膜電圧Ｖｆを相対的に小さくする。このように、本実施形態では、高輝度のときは、膜電圧Ｖｆを相対的に大きくして、光ショットノイズの影響を低減し、低輝度のときは、膜電圧Ｖｆを相対的に小さくして、Ｓ／Ｎ比を高くしている。これにより、画質劣化を抑制することができる。
また、本実施の形態では、電圧Ｖｔｏｐと電圧Ｖｄｒとの電位差（Ｖｔｏｐ－Ｖｄｒ）が膜電圧Ｖｆとなるように、画素信号に基づいて電圧Ｖｔｏｐおよび電圧Ｖｄｒが生成される。このようにして生成された膜電圧Ｖｆが、各フォトダイオードＰＤ（ｎ型半導体膜２１）に印加されることにより、画質劣化を抑制することができる。
また、本実施の形態では、各画素回路１４には、フォトダイオードＰＤ（ｎ型半導体膜２１）と、転送トランジスタＴＲＧと、排出トランジスタＯＦＧとが設けられている。そして、排出トランジスタがオンしているときに、ｐ型半導体層２２にＶｄｒが印加される。これにより、画素信号に基づいて、各フォトダイオードＰＤ（ｎ型半導体膜２１）に膜電圧Ｖｆが印加される。従って、画質劣化を抑制することができる。
＜２．第１の実施の形態の変形例＞
[[変形例Ａ]]
上記実施の形態では、膜電圧制御部６０および電圧生成回路７０は、撮像素子１内に設けられていたが、例えば、図８に示したように、撮像素子１とは別体の画質制御回路２内に設けられていてもよい。この場合、膜電圧制御部６０は、例えば、図８に示したように、撮像素子１の出力に基づいて、膜電圧Ｖｆを設定してもよい。このようにした場合であっても、上記実施の形態と同様の効果を奏する。
[[変形例Ｂ]]
上記実施の形態において、撮像素子１は、例えば、図９に示したように、アナログレンジ制御部８０を更に備えていてもよい。アナログレンジ制御部８０は、膜電圧制御部６０から入力される判定結果（つまり、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ））に基づいて、ＡＤＣ４０ａのアナログレンジＲを制御する。具体的には、アナログレンジ制御部８０は、膜電圧制御部６０から入力される判定結果（つまり、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ））に基づくレンジ設定値をＡＤＣ４０ａに出力することにより、画素信号から得られる画像データの画質を制御する。
図１０は、ＡＤＣ４０ａのアナログレンジＲ（ダイナミックレンジ）と画素信号の振幅Ｖｄとの関係の一例を表したものである。図１０には、ＡＤＣ４０ａのアナログレンジＲがＲａまたはＲｂに設定されている場合が例示されている。
図１０に示したように、画素信号の振幅Ｖｄの平均値ＶｄａｖｇがＡＤＣ４０ａのアナログレンジＲａに対応する電圧Ｖｄａを超えている場合、ＡＤＣ４０ａが飽和する。しかし、ＡＤＣ４０ａのアナログレンジＲをＲａからＲｂに拡大することにより、画素信号の振幅Ｖｄの平均値Ｖｄａｖｇが、ＡＤＣ４０ａのアナログレンジＲｂに対応する電圧Ｖｄｂを下回り、ＡＤＣ４０ａの飽和が解消する。従って、高輝度のときは、白とびを防ぐために、ＡＤＣ４０ａのダイナミックレンジＲを高めに設定し、低輝度のときは、ノイズ（暗電流）が支配的になるので、ＡＤＣ４０ａのダイナミックレンジＲを低めに設定することで、画質劣化が抑制され得る。
[画質調整]
次に、図１１を参照して、本変形例に係る撮像素子１の画質調整手順について説明する。図１１は、本変形例に係る撮像素子１の画質調整手順の一例を表したものである。なお、本変形例では、撮像素子１は、図７に記載の画質調整手順を実行するとともに、図１１に記載の画質調整手順を実行する。
アナログレンジ制御部８０は、まず、ＡＤＣ４０ａのアナログレンジＲをＲａに設定する（ステップＳ２０１）。具体的には、アナログレンジ制御部８０は、アナログレンジＲをＲａにする制御信号をＡＤＣ４０ａに出力する。ＡＤＣ４０ａは、アナログレンジ制御部８０から、アナログレンジＲをＲａにする制御信号が入力されると、アナログレンジＲをＲａに設定する。
次に、アナログレンジ制御部８０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ＞Ｖｔｈ３”である場合、アナログレンジＲをＲｂ（Ｒｂ＞Ｒａ）に設定する（ステップＳ２０２，２０３）。つまり、アナログレンジ制御部８０は、アナログレンジＲを、Ｒａよりも相対的に大きくする。閾値Ｖｔｈ３（第１閾値）は、膜電圧ＶｆがＶｆａに設定されているときに画像が白とびをするか否かを判断するための閾値である。このとき、アナログレンジ制御部８０は、アナログレンジＲをＲｂにする制御信号をＡＤＣ４０ａに出力する。ＡＤＣ４０ａは、アナログレンジ制御部８０から、アナログレンジＲをＲｂにする制御信号が入力されると、アナログレンジＲをＲｂに設定する。
アナログレンジ制御部８０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ≦Ｖｔｈ３”である場合、または、アナログレンジＲをＲｂに設定した場合には、平均値Ｖｄａｖｇと閾値Ｖｔｈ２との大小関係についての判定結果が膜電圧制御部６０から入力されるのを待つ。このとき、アナログレンジ制御部８０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ＜Ｖｔｈ２”（Ｖｔｈ２＜Ｖｔｈ３）である場合、アナログレンジＲをＲａに設定する（ステップＳ２０４，２０１）。つまり、アナログレンジ制御部８０は、アナログレンジＲを、Ｒｂよりも相対的に小さくする。具体的には、アナログレンジ制御部８０は、アナログレンジＲをＲａにする制御信号をＡＤＣ４０ａに出力する。ＡＤＣ４０ａは、アナログレンジ制御部８０から、アナログレンジＲをＲａにする制御信号が入力されると、アナログレンジＲをＲａに設定する。
アナログレンジ制御部８０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ≧Ｖｔｈ２”である場合、撮像終了指令が入力されていないときには、ステップＳ２０２を実行する（ステップＳ２０４，２０５）。アナログレンジ制御部８０は、撮像終了指令が入力されたときには、アナログレンジＲの設定を終了する（ステップＳ２０５）。このようにして、撮像素子１の画質調整が行われる。
[効果]
本変形例では、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）に基づく膜電圧Ｖｆを各フォトダイオードＰＤ（ｎ型半導体膜２１）に印加することにより、画素信号から得られる画像データの画質が制御される。具体的には、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ１を超えたときに膜電圧Ｖｆを相対的に大きくし、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ２を下回ったときに膜電圧Ｖｆを相対的に小さくする。このように、本変形例では、高輝度のときは、膜電圧Ｖｆを相対的に大きくして、光ショットノイズの影響を低減し、低輝度のときは、膜電圧Ｖｆを相対的に小さくして、Ｓ／Ｎ比を高くしている。これにより、画質劣化を抑制することができる。
本変形例では、さらに、画素信号に基づくレンジ設定値をＡＤＣ４０ａに出力することにより、画素信号から得られる画像データの画質が制御される。具体的には、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ３を超えたときにレンジ設定値を相対的に大きくし、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ２を下回ったときにレンジ設定値を相対的に小さくする。このように、本変形例では、高輝度のときは、レンジ設定値を相対的に大きくして、画像が白とびするのを抑制し、低輝度のときは、レンジ設定値を相対的に小さくして、Ｓ／Ｎ比を高くしている。これにより、画質劣化を抑制することができる。
[[変形例Ｃ]]
上記変形例Ｂでは、膜電圧制御部６０、電圧生成回路７０およびアナログレンジ制御部８０は、撮像素子１内に設けられていたが、例えば、図１２に示したように、撮像素子１とは別体の画質制御回路２内に設けられていてもよい。この場合、膜電圧制御部６０は、例えば、図１２に示したように、撮像素子１の出力に基づいて、膜電圧Ｖｆを設定してもよい。このようにした場合であっても、上記実施の形態と同様の効果を奏する。
[[変形例Ｄ]]
上記変形例Ｂでは、膜電圧制御部６０、電圧生成回路７０およびアナログレンジ制御部８０は、撮像素子１内に設けられていた。しかし、例えば、図１３に示したように、膜電圧制御部６０および電圧生成回路７０が、撮像素子１とは別体の画質制御回路２内に設けられ、アナログレンジ制御部８０が撮像素子１内に設けられていてもよい。
この場合、膜電圧制御部６０は、例えば、図１３に示したように、撮像素子１の出力に基づいて、膜電圧Ｖｆを設定してもよい。また、アナログレンジ制御部８０は、例えば、図１３に示したように、電圧生成回路７０の出力電圧（Ｖｔｏｐ、Ｖｄｒ）の値に基づいて、ＡＤＣ４０ａのアナログレンジＲを設定してもよい。
本変形例では、撮像素子１の出力に基づいて各フォトダイオードＰＤ（ｎ型半導体膜２１）に印加される膜電圧Ｖｆが設定され、各フォトダイオードＰＤ（ｎ型半導体膜２１）に印加される電圧（Ｖｔｏｐ、Ｖｄｒ）の値に基づいて、ＡＤＣ４０ａのアナログレンジＲが設定される。これにより、画質劣化を抑制することができる。
[[変形例Ｅ]]
上記実施の形態において、撮像素子１は、例えば、図１４に示したように、効率変換制御部９０を更に備えていてもよい。効率変換制御部９０は、膜電圧制御部６０から入力される判定結果（つまり、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ））に基づいて、画素回路１４の変換効率ηを制御する。具体的には、効率変換制御部９０は、膜電圧制御部６０から入力される判定結果（つまり、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ））に基づく制御信号を後述のスイッチ素子ＳＷに出力することにより、画素信号から得られる画像データの画質を制御する。
図１５は、本変形例に係るセンサ画素１１の回路構成の一例を表したものである。本変形例に係るセンサ画素１１において、画素回路１４は、フローティングディフュージョンＦＤに接続されたスイッチ素子ＳＷと、スイッチ素子ＳＷを介してフローティングディフュージョンＦＤの容量（ＦＤ容量Ｃｆｄ）と並列に接続された補助容量Ｃｅとを有している。効率変換制御部９０は、スイッチ素子ＳＷのオンオフを制御することにより、画素回路１４の変換効率ηを制御する。
図１６は、ＡＤＣ４０ａのアナログレンジＲと画素信号の振幅Ｖｄとの関係の一例を表したものである。図１６には、ＡＤＣ４０ａのアナログレンジＲがＲｂに設定されている場合が例示されている。
効率変換制御部９０の制御によってスイッチ素子ＳＷがオンしている場合、互いに並列接続されたＦＤ容量Ｃｆｄおよび補助容量Ｃｅに蓄積された電荷によって生じる電圧が読み出し回路１５に入力される。このときの画素回路１４の変換効率ηをη１とする。効率変換制御部９０の制御によってスイッチ素子ＳＷがオフした場合、補助容量Ｃｅは、フローティングディフュージョンＦＤから分離されるので、ＦＤ容量Ｃｆｄに蓄積された電荷によって生じる電圧が読み出し回路１５に入力される。このときの画素回路１４の変換効率η２は、η１／αとなる。ここで、αは、（Ｃｆｄ＋Ｃｅ）／Ｃｆｄ）である。つまり、スイッチ素子ＳＷをオフすることにより、変換効率ηが１／αだけ低くなる。例えば、補助容量ＣｅがＦＤ容量Ｃｆｄの２倍の容量となっている場合、変換効率η２は、変換効率η１の１／３倍となる。変換効率ηが低くなると、例えば、図１６に示したように、変換効率ηが低くなった分だけ、画素信号の振幅Ｖｄが小さくなる。そこで、例えば、スイッチ素子ＳＷがオンしているときの平均値Ｖｄａｖｇ１がＡＤＣ４０ａのアナログレンジＲの上限（Ｒｂ）に対応する電圧値Ｖｄｂよりも大きく、ＡＤＣ４０ａが飽和している場合に、スイッチ素子ＳＷをオフすることにより、スイッチ素子ＳＷオフ時の平均値Ｖｄａｖｇ２がＶｄａｖｇ１／αとなり、電圧値Ｖｄｂよりも小さくすることができる。従って、高輝度のときは、白とびを防ぐために、変換効率ηを低めに設定し、低輝度のときは、ノイズ（暗電流）が支配的になるので、変換効率ηを高めに設定することで、画質劣化が抑制され得る。
[画質調整]
次に、図１７を参照して、撮像素子１の画質調整手順について説明する。図１７は、撮像素子１の画質調整手順の一例を表したものである。なお、本変形例では、撮像素子１は、図７に記載の画質調整手順を実行するとともに、図１７に記載の画質調整手順を実行する。
効率変換制御部９０は、まず、画素回路１４の変換効率ηをη１に設定する（ステップＳ３０１）。具体的には、効率変換制御部９０は、画素回路１４内のスイッチ素子ＳＷに対して、スイッチ素子ＳＷをオンさせる制御信号を出力する。スイッチ素子ＳＷは、効率変換制御部９０から、スイッチ素子ＳＷをオンさせる制御信号が入力されると、オンする。これにより、ＦＤ容量Ｃｆｄと補助容量Ｃｅとが互いに並列に接続される。
次に、効率変換制御部９０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ＞Ｖｔｈ３”である場合、変換効率ηをη２（η２＜η１）に設定する（ステップＳ３０２，３０３）。このとき、効率変換制御部９０は、スイッチ素子ＳＷをオフさせる制御信号をスイッチ素子ＳＷに出力する。スイッチ素子ＳＷは、効率変換制御部９０から、スイッチ素子ＳＷをオフさせる制御信号が入力されると、オフする。つまり、効率変換制御部９０は、平均値ＶｄａｖｇがＶｔｈ３を超えたときにスイッチ素子ＳＷをオフする。これにより、補助容量ＣｅがフローティングディフュージョンＦＤから分離される。
効率変換制御部９０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ≦Ｖｔｈ３”である場合、または、スイッチ素子ＳＷをオフに設定した場合には、平均値Ｖｄａｖｇと閾値Ｖｔｈ２（Ｖｔｈ２＜Ｖｔｈ３）との大小関係についての判定結果が膜電圧制御部６０から入力されるのを待つ。このとき、効率変換制御部９０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ＜Ｖｔｈ２”である場合、変換効率ηをη１に設定する（ステップＳ３０４，３０１）。具体的には、効率変換制御部９０は、スイッチ素子ＳＷに対して、スイッチ素子ＳＷをオンさせる制御信号を出力する。スイッチ素子ＳＷは、効率変換制御部９０から、スイッチ素子ＳＷをオンさせる制御信号が入力されると、オンする。つまり、効率変換制御部９０は、平均値ＶｄａｖｇがＶｔｈ３よりも小さなＶｔｈ２を下回ったときにスイッチ素子ＳＷをオンする。これにより、ＦＤ容量Ｃｆｄと補助容量Ｃｅとが互いに並列に接続される。
効率変換制御部９０は、膜電圧制御部６０から入力された判定結果が“Ｖｄａｖｇ≧Ｖｔｈ２”である場合、撮像終了指令が入力されていないときには、ステップＳ３０２を実行する（ステップＳ３０４，３０２）。効率変換制御部９０は、撮像終了指令が入力されたときには、変換効率ηの設定を終了する（ステップＳ３０５）。このようにして、撮像素子１の画質調整が行われる。
[効果]
本変形例では、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）に基づく膜電圧Ｖｆを各フォトダイオードＰＤ（ｎ型半導体膜２１）に印加することにより、画素信号から得られる画像データの画質が制御される。具体的には、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ１を超えたときに膜電圧Ｖｆを相対的に大きくし、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ２を下回ったときに膜電圧Ｖｆを相対的に小さくする。このように、本変形例では、高輝度のときは、膜電圧Ｖｆを相対的に大きくして、光ショットノイズの影響を低減し、低輝度のときは、膜電圧Ｖｆを相対的に小さくして、Ｓ／Ｎ比を高くしている。これにより、画質劣化を抑制することができる。
本変形例では、さらに、画素信号に基づく制御信号をスイッチ素子ＳＷに出力することにより、画素信号から得られる画像データの画質が制御される。具体的には、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ３を超えたときにスイッチ素子ＳＷをオフし、撮像素子１の出力（画素信号の振幅Ｖｄの平均値Ｖｄａｖｇ）が閾値Ｖｔｈ２を下回ったときにスイッチ素子ＳＷをオンする。このように、本変形例では、高輝度のときは、スイッチ素子ＳＷをオフして、画像が白とびするのを抑制し、低輝度のときは、スイッチ素子ＳＷをオンして、Ｓ／Ｎ比を高くしている。これにより、画質劣化を抑制することができる。
[[変形例Ｆ]]
上記変形例Ｅでは、膜電圧制御部６０、電圧生成回路７０および効率変換制御部９０は、撮像素子１内に設けられていた。しかし、例えば、図１８に示したように、膜電圧制御部６０、電圧生成回路７０および効率変換制御部９０が、撮像素子１とは別体の画質制御回路２内に設けられていてもよい。この場合、膜電圧制御部６０は、例えば、図１８に示したように、撮像素子１の出力に基づいて、膜電圧Ｖｆを設定してもよい。このようにした場合であっても、上記実施の形態と同様の効果を奏する。
[[変形例Ｇ]]
上記変形例Ｅでは、膜電圧制御部６０、電圧生成回路７０および効率変換制御部９０は、撮像素子１内に設けられていた。しかし、例えば、図１９に示したように、膜電圧制御部６０および電圧生成回路７０が、撮像素子１とは別体の画質制御回路２内に設けられ、効率変換制御部９０が撮像素子１内に設けられていてもよい。
この場合、膜電圧制御部６０は、例えば、図１９に示したように、撮像素子１の出力に基づいて、膜電圧Ｖｆを設定してもよい。また、効率変換制御部９０は、例えば、図１９に示したように、電圧生成回路７０の出力電圧（Ｖｔｏｐ、Ｖｄｒ）の値に基づいて、画素回路１４の変換効率ηを設定してもよい。
本変形例では、撮像素子１の出力に基づいてフォトダイオードＰＤ（ｎ型半導体膜２１）に印加される膜電圧Ｖｆが設定され、フォトダイオードＰＤ（ｎ型半導体膜２１）に印加される電圧（Ｖｔｏｐ、Ｖｄｒ）の値に基づいて、画素回路１４の変換効率ηが設定される。これにより、画質劣化を抑制することができる。
[[変形例Ｈ]]
上記実施の形態およびその変形例において、画素回路１４は、例えば、図２０、図２１に示したように、排出トランジスタＯＦＧが省略されてもよい。このとき、膜電圧制御部６０は、ｎ型半導体層２４に印加する電圧Ｖｔｏｐと、転送トランジスタＴＲＧがオンしているときにリセットトランジスタＲＳＴによって印加されたｐ型半導体層２２の電極Ｖｄｒとの電位差（Ｖｔｏｐ－Ｖｄｒ）が膜電圧Ｖｆとなるように、画素信号に基づいて電圧Ｖｔｏｐを生成してもよい。
また、上記実施の形態およびその変形例において、画素回路１４は、例えば、図２２、図２３に示したように、排出トランジスタＯＦＧおよび転送トランジスタＴＲＧが省略されてもよい。このとき、膜電圧制御部６０は、ｎ型半導体層２４に印加する電圧Ｖｔｏｐと、リセットトランジスタＲＳＴによって印加されたｐ型半導体層２２の電極Ｖｄｒとの電位差（Ｖｔｏｐ－Ｖｄｒ）が膜電圧Ｖｆとなるように、画素信号に基づいて電圧Ｖｔｏｐを生成してもよい。
本変形例では、これらのようにした場合であっても、上記実施の形態およびその変形例に係る撮像素子１と同様の効果を奏する。
[[変形例Ｉ]]
上記実施の形態およびその変形例Ａ～Ｈでは、受光基板１００と駆動基板２００とが、バンプ接合されていた。しかし、上記実施の形態およびその変形例Ａ～Ｈにおいて、受光基板１００と駆動基板２００とが、Ｃｕ－Ｃｕ接合されていてもよい。図２４は、本変形例に係る撮像素子１の断面構成の一変形例を表したものである。
受光基板１００は、パッシベーション層２８、絶縁層２９、複数の接続電極３１および複数のバンプ電極３２の代わりに、絶縁膜３３、埋め込み層３４、層間絶縁膜３５，３６、複数の電極３７および複数のコンタクト電極３８を有している。
絶縁膜３３は、ｎ型半導体層２３と、各ｐ型半導体層２２の一部とを覆っており、各ｐ型半導体層２２と対向する箇所に開口を有している。絶縁膜３３は、例えば、酸化シリコン（ＳｉＯx）または酸化アルミニウム（Ａｌ2Ｏ3）等の酸化物を含んで構成されている。複数の膜からなる積層構造により絶縁膜３３を構成するようにしてもよい。絶縁膜３３は、例えば、酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ），窒化シリコン（ＳｉＮ）およびシリコンカーバイド（ＳｉＣ）などのシリコン（Ｓｉ）系絶縁材料により構成するようにしてもよい。絶縁膜３３の厚みは、例えば数十ｎｍ～数百ｎｍである。
複数の電極３７は、絶縁膜３３の各開口に１つずつ設けられており、ｐ型半導体層２２ごとに１つずつ設けられている。各電極３７は、対応するｐ型半導体層２２に接している。各電極３７は、例えば、チタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），ゲルマニウム（Ｇｅ），パラジウム（Ｐｄ），亜鉛（Ｚｎ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。各電極３７は、このような構成材料の単膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。例えば、各電極３７は、チタンおよびタングステンの積層膜により構成されている。各電極３７の厚みは、例えば数十ｎｍ～数百ｎｍである。
埋め込み層３４は、各電極３７を埋め込んで形成されている。埋め込み層３４において、駆動基板２００側の面は平坦になっている。埋め込み層３４は、例えば、酸化シリコン（ＳｉＯx），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），炭素含有酸化シリコン（ＳｉＯＣ）およびシリコンカーバイド（ＳｉＣ）等の無機絶縁材料により構成されている。
層間絶縁膜３５，３６は、埋め込み層３４の、駆動基板２００側の平坦面にこの順に積層されている。層間絶縁膜３５，３６は、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。層間絶縁膜３５，３６を同一の無機絶縁材料により構成するようにしてもよい。
複数のコンタクト電極３８は、電極３７ごとに１つずつ設けられている。各コンタクト電極３８は、対応する電極３７に接している。各コンタクト電極３８の、駆動基板２００側の面は、層間絶縁膜３６から露出している。各コンタクト電極３８の、駆動基板２００側の面と、層間絶縁膜３６の、駆動基板２００側の面とは、同一の面内に配置されている。
駆動基板２００は、複数の接続層４３の代わりに、複数のコンタクト電極４７を有している。駆動基板２００は、さらに、層間絶縁膜４８，４９を有している。複数のコンタクト電極４７は、読み出し電極４４ごとに１つずつ設けられている。各コンタクト電極４７は、対応する読み出し電極４４に接している。
層間絶縁膜４８，４９は、層間絶縁層４２の、受光基板１００側の面にこの順に積層されている。層間絶縁膜４８，４９は、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。
各コンタクト電極４７の、受光基板１００側の面は、層間絶縁膜４９から露出している。各コンタクト電極４７の、受光基板１００側の面と、層間絶縁膜４９の、受光基板１００側の面とは、同一の面内に配置されている。コンタクト電極３８，４７は、例えば、銅（Ｃｕ）により構成されている。コンタクト電極３８とコンタクト電極４７とが互いに接合されている。
図２５は、本変形例に係る撮像素子１の平面構成の一例を表したものである。図２６は、図２５の撮像素子１のＡ－Ａ線での断面構成の一例を表したものである。撮像素子１は、中央部の素子領域Ｒ１と、素子領域Ｒ１の外側に設けられ、素子領域Ｒ１を囲む周辺領域Ｒ２とを有している。素子領域Ｒ１は、撮像素子１において、ｎ型半導体膜２１（フォトダイオードＰＤ）が設けられた箇所に対応している。撮像素子１は、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられた導電膜５１を有している。この導電膜５１は、素子領域Ｒ１の中央部に対向する領域に開口を有している。素子領域Ｒ１のうち、導電膜５１から露出された領域（導電膜５１の開口に対向する領域）が、受光領域である。素子領域Ｒ１のうち、導電膜５１で覆われた領域は、ＯＰＢ（Optical Black）領域である。ＯＰＢ領域は、受光領域を囲むように設けられている。ＯＰＢ領域は、黒レベルの画素信号を得るために用いられる。
受光基板１００において、絶縁膜３３は、ｎ型半導体層２３と、各ｐ型半導体層２２の一部とを覆うとともに、ｎ型半導体膜２１（フォトダイオードＰＤ）の側面を覆っている。受光基板１００において、埋め込み層３４は、絶縁膜３３を介してｎ型半導体膜２１の側面を覆っており、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられている。周辺領域Ｒ２には、受光基板１００を貫通し、駆動基板２００に達する穴Ｈ１，Ｈ２が設けられている。
穴Ｈ１は、穴Ｈ２よりも素子領域Ｒ１に近い位置に設けられており、穴Ｈ１の側壁および底面は、導電膜５１に覆われている。穴Ｈ１は、ｎ型半導体膜２１と駆動基板２００の配線４６とを接続するためのものであり、反射防止膜２５、埋め込み層３４、層間絶縁膜３５および層間絶縁膜３６を貫通して設けられている。
穴Ｈ２は、例えば、穴Ｈ１よりも受光基板１００の端部に近い位置に設けられている。穴Ｈ２は、反射防止膜２５、埋め込み層３４、層間絶縁膜３５および層間絶縁膜３６を貫通し、駆動基板２００の配線４６に達している。穴Ｈ２を介して、外部と撮像素子１との電気的な接続が行われる。穴Ｈ１，Ｈ２は、駆動基板２００に達していなくてもよい。例えば、穴Ｈ１，Ｈ２が、層間絶縁膜３６に設けられた配線に達しており、この配線が駆動基板２００の配線４６に接続されていてもよい。
受光基板１００において、層間絶縁膜３６、層間絶縁膜３５および埋め込み層３４は、駆動基板２００に近い位置にからこの順に設けられている。層間絶縁膜３６、層間絶縁膜３５および埋め込み層３４は、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられており、層間絶縁膜３６および各コンタクト電極３８が駆動基板２００との接合面を構成している。受光基板１００の接合面が素子領域Ｒ１および周辺領域Ｒ２に設けられており、素子領域Ｒ１の接合面と周辺領域Ｒ２の接合面とは、同一平面を構成している。
受光基板１００に設けられた複数のコンタクト電極３８のうち、周辺領域Ｒ２に設けられた複数のコンタクト電極３８は、ｎ型半導体膜２１（フォトダイオードＰＤ）との電気的な接続が無く、受光基板１００と駆動基板２００との接合のために設けられたダミー電極３８Ｄである。
駆動基板２００において、層間絶縁膜４９、層間絶縁膜４８および層間絶縁層４２は、受光基板１００に近い位置にからこの順に設けられている。層間絶縁膜４９、層間絶縁膜４８および層間絶縁層４２は、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられており、層間絶縁膜４９および各コンタクト電極４７が受光基板１００との接合面を構成している。駆動基板２００の接合面が素子領域Ｒ１および周辺領域Ｒ２に設けられており、素子領域Ｒ１の接合面と周辺領域Ｒ２の接合面とは、同一平面を構成している。
駆動基板２００に設けられた複数のコンタクト電極４７のうち、周辺領域Ｒ２に設けられた複数のコンタクト電極４７は、ｎ型半導体膜２１（フォトダイオードＰＤ）との電気的な接続が無く、受光基板１００と駆動基板２００との接合のために設けられたダミー電極４７Ｄである。ダミー電極４７Ｄは、ダミー電極３８Ｄと対向する位置に設けられており、対向位置に設けられたダミー電極３８Ｄに接合されている。これにより、周辺領域Ｒ２の強度を向上させることが可能となる。
導電膜５１は、ＯＰＢ領域から周辺領域Ｒ２の穴Ｈ１にわたって設けられている。導電膜５１は、ＯＰＢ領域に設けられた反射防止膜２５の開口２５Ｈにおいてｎ型半導体層２４に接するとともに、穴Ｈ１を介して駆動基板２００の配線４６に接している。これにより、駆動基板２００から導電膜５１を介してｎ型半導体層２４に電圧が供給される。導電膜５１は、ｎ型半導体層２４への電圧供給経路として機能するとともに、遮光膜としての機能を有し、ＯＰＢ領域を形成する。導電膜５１は、例えば、タングステン（Ｗ），アルミニウム（Ａｌ），チタン（Ｔｉ），モリブデン（Ｍｏ），タンタル（Ｔａ）または銅（Ｃｕ）を含む金属材料により構成されている。導電膜５１上にパッシベーション膜５２が設けられていてもよい。
＜３．第２の実施の形態＞
図２７は、上記実施の形態、上記変形例Ｂ、上記変形例Ｅおよび上記変形例Ｈに係る撮像素子１（以下、「撮像素子１ａ」と称する。）を備えた撮像装置３の概略構成の一例を表したものである。
撮像装置３は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像装置３は、例えば、撮像素子１ａ、光学系１４１、シャッタ装置１４２、ＤＳＰ回路１４３、フレームメモリ１４４、表示部１４５、記憶部１４６、操作部１４７および電源部１４８を備えている。撮像装置３において、撮像素子１ａ、シャッタ装置１４２、ＤＳＰ回路１４３、フレームメモリ１４４、表示部１４５、記憶部１４６、操作部１４７および電源部１４８は、バスライン１４９を介して相互に接続されている。
撮像素子１ａは、入射光に応じた画像データ（デジタル値）を出力する。光学系１４１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を撮像素子１ａに導き、撮像素子１ａの受光面に結像させる。シャッタ装置１４２は、光学系１４１および撮像素子１ａの間に配置され、撮像素子１ａへの光照射期間および遮光期間を制御する。ＤＳＰ回路１４３は、撮像素子１ａから出力される画像データ（デジタル値）を処理する信号処理回路である。フレームメモリ１４４は、ＤＳＰ回路１４３により処理された画像データを、フレーム単位で一時的に保持する。表示部１４５は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像素子１ａで撮像された動画又は静止画を表示する。記憶部１４６は、撮像素子１ａで撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部１４７は、ユーザによる操作に従い、撮像装置３が有する各種の機能についての操作指令を発する。電源部１４８は、撮像素子１ａ、シャッタ装置１４２、ＤＳＰ回路１４３、フレームメモリ１４４、表示部１４５、記憶部１４６および操作部１４７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
次に、撮像装置３における撮像手順の一例について説明する。
図２８は、撮像装置３における撮像動作のフローチャートの一例を表す。ユーザは、操作部１４７を操作することにより撮像開始を指示する（ステップＳ４０１）。すると、操作部１４７は、撮像指令を撮像素子１ａに送信する（ステップＳ４０２）。撮像装置３において、撮像素子１ａは、撮像指令を受けると、各種設定（例えば、上述の画質調整など）を行う（ステップＳ４０３）。その後、撮像素子１ａは、所定の撮像方式での撮像を実行する（ステップＳ４０４）。なお、撮像装置３において、撮像素子１ａは、必要に応じて、ステップＳ４０３およびステップＳ４０４を繰り返し実行する。
撮像素子１ａは、撮像により得られた画像データをＤＳＰ回路１４３に出力する。ここで、画像データとは、フローティングディフュージョンＦＤに一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路１４３は、撮像素子１ａから入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ４０５）。ＤＳＰ回路１４３は、所定の信号処理がなされた画像データをフレームメモリ１４４に保持させ、フレームメモリ１４４は、画像データを記憶部１４６に記憶させる（ステップＳ４０６）。このようにして、撮像装置３における撮像が行われる。
本実施の形態では、撮像素子１ａが撮像装置３に適用される。これにより、撮像素子１ａの画質調整を自動的に行うことができる。
＜４．第２の実施の形態の変形例＞
上記第２の実施の形態において、撮像装置３は、撮像素子１ａの代わりに、上記変形例Ａ、上記変形例Ｃ、上記変形例Ｄ、上記変形例Ｆ、上記変形例Ｇおよび上記変形例Ｈに係る撮像素子１（以下、「撮像素子１ｂ」と称する。）を備えていてもよい。この場合、撮像装置３は、例えば、図２９に示したように、画質制御回路２を備えていてもよい。このようにした場合であっても、上記適用例と同様、撮像素子１ｂの画質調整を自動的に行うことができる。
＜５．応用例＞
[応用例１]
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検出した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３１は、撮像部１２０３１の設置位置の例を示す図である。
図３１は、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、撮像装置３は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
[応用例２]
図３２は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図３２では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図３３は、図３２に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、高画質な内視鏡１１１００を提供することができる。
以上、実施の形態およびその変形例、適用例および応用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
また、例えば、本開示は以下のような構成を取ることができる。
（１）
各々が光電変換部と、前記光電変換部から出力された電荷に基づく画素信号を出力する読み出し回路とを含む複数のセンサ画素と、
前記画素信号に基づく制御電圧を各前記光電変換部に印加する電圧制御部と
を備えた撮像素子。
（２）
前記電圧制御部は、前記画素信号が第１閾値を超えたときに前記制御電圧を相対的に大きくし、前記画素信号が前記第１閾値よりも小さな第２閾値を下回ったときに前記制御電圧を相対的に小さくする
（１）に記載の撮像素子。
（３）
各前記センサ画素は、前記光電変換部を挟み込む第１電極および第２電極を更に有し、
前記電圧制御部は、前記第１電極に印加する第１電圧と、前記第２電極に印加する第２電圧との電位差が前記制御電圧となるように、前記画素信号に基づいて前記第１電圧および前記第２電圧を生成する
（１）または（２）に記載の撮像素子。
（４）
各前記センサ画素は、
前記光電変換部から転送された電荷を保持する電荷保持部と
前記第２電極に電気的に接続され、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと
前記第２電極に電気的に接続され、前記光電変換部の電荷を初期化する排出トランジスタと
を更に含み、
前記電圧制御部は、前記排出トランジスタがオンしているときに、前記第２電極に前記第２電圧を印加する
（３）に記載の撮像素子。
（５）
各前記画素は、
前記光電変換部を挟み込む第１電極および第２電極と、
前記光電変換部から転送された電荷を保持する電荷保持部と
前記第２電極に電気的に接続され、前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと
を更に含み、
前記読み出し回路は、前記電荷保持部の電位を初期化するリセットトランジスタを有し、
前記電圧制御部は、前記第１電極に印加する第１電圧と、前記転送トランジスタがオンしているときに前記リセットトランジスタによって印加された前記第２電極の第２電圧との電位差が前記制御電圧となるように、前記画素信号に基づいて前記第１電圧を生成する
（１）または（２）に記載の撮像素子。
（６）
各前記画素は、前記光電変換部から転送された電荷を保持する電荷保持部を更に含み、
前記読み出し回路は、前記電荷保持部の電位を初期化するリセットトランジスタを有し、
前記電圧制御部は、前記第１電極に印加する第１電圧と、前記リセットトランジスタによって印加された前記第２電極の第２電圧との電位差が前記制御電圧となるように、前記画素信号に基づいて前記第１電圧を生成する
（１）または（２）に記載の撮像素子。
（７）
前記画素信号をＡＤ（Analog-to-Digital）変換するＡＤ変換回路と、
前記画素信号に基づくレンジ設定値を前記ＡＤ変換回路に出力するレンジ制御部と
を更に備えた
（１）ないし（６）のいずれか１つに記載の撮像素子。
（８）
前記レンジ制御部は、前記画素信号が第１閾値を超えたときに前記レンジ設定値を相対的に大きくし、前記画素信号が前記第１閾値よりも小さな第２閾値を下回ったときに前記レンジ設定値を相対的に小さくする
（７）に記載の撮像素子。
（９）
各前記センサ画素は、
前記光電変換部から転送された電荷を保持する電荷保持部と
前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと
前記電荷保持部に接続されたスイッチ素子と、
前記スイッチ素子を介して前記電荷保持部の容量と並列に接続された補助容量と、
前記画素信号に基づいて前記スイッチ素子のオンオフを制御する変換効率制御部と
を更に備えた
（１）ないし（６）のいずれか１つに記載の撮像素子。
（１０）
前記変換効率制御部は、前記画素信号が第１閾値を超えたときに前記スイッチ素子をオフし、前記画素信号が前記第１閾値よりも小さな第２閾値を下回ったときに前記前記スイッチ素子をオンする
（９）に記載の撮像素子。
（１１）
各々が光電変換部と、前記光電変換部から出力された電荷に基づく画素信号を出力する読み出し回路とを含む複数のセンサ画素を有する撮像素子と、
前記画素信号に基づく制御電圧を各前記光電変換部に印加する画質制御回路と
を備えた
撮像装置。
本開示の一実施の形態に係る撮像素子および撮像装置によれば、画素信号に基づく制御電圧を各光電変換部に印加するようにしたので、各光電変換部に固定電圧を印加した場合と比べて、画像データの輝度の大きさに応じた画質調整を行うことができる。従って、画質の低下を抑えることができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
本出願は、日本国特許庁において２０１９年３月１１日に出願された日本特許出願番号第２０１９－０４３７８６号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (7)

  1. 各々が光電変換部と、前記光電変換部から出力された電荷に基づく画素信号を出力する読み出し回路とを含む複数のセンサ画素と、
    前記画素信号に基づく制御電圧を各前記光電変換部に印加する電圧制御部と、
    変換効率制御部と
    を備え、
    各前記センサ画素は、
    前記光電変換部から転送された電荷を保持する電荷保持部と、
    前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと、
    前記電荷保持部に接続されたスイッチ素子と、
    前記スイッチ素子を介して前記電荷保持部の容量と並列に接続された補助容量と
    を更に有し、
    前記変換効率制御部は、前記画素信号に基づいて前記スイッチ素子のオンオフを制御し、
    前記変換効率制御部は、前記画素信号が第１閾値を超えたときに前記スイッチ素子をオフし、前記画素信号が前記第１閾値よりも小さな第２閾値を下回ったときに前記スイッチ素子をオンする
    撮像素子。
  2. 前記電圧制御部は、前記画素信号が前記第１閾値を超えたときに前記制御電圧を、前記第２閾値を下回ったときの前記制御電圧と比べて相対的に大きくし、前記画素信号が前記第２閾値を下回ったときに前記制御電圧を、前記画素信号が前記第１閾値を超えたときの前記制御電圧と比べて相対的に小さくする
    請求項１に記載の撮像素子。
  3. 各前記センサ画素は、前記光電変換部を挟み込む第１電極および第２電極を更に有し、
    前記電圧制御部は、前記第１電極に印加する第１電圧と、前記第２電極に印加する第２電圧との電位差が前記制御電圧となるように、前記画素信号に基づいて前記第１電圧および前記第２電圧を生成する
    請求項１に記載の撮像素子。
  4. 各前記センサ画素は、前記光電変換部の電荷を初期化する排出トランジスタを更に含み、
    前記転送トランジスタは、前記第２電極に電気的に接続され、
    前記排出トランジスタは、前記第２電極に電気的に接続され、
    前記電圧制御部は、前記排出トランジスタがオンしているときに、前記第２電極に前記第２電圧を印加する
    請求項３に記載の撮像素子。
  5. 各前記センサ画素は、前記光電変換部を挟み込む第１電極および第２電極を更に含み、
    前記転送トランジスタは、前記第２電極に電気的に接続され、
    前記読み出し回路は、前記電荷保持部の電位を初期化するリセットトランジスタを有し、
    前記電圧制御部は、前記第１電極に印加する第１電圧と、前記転送トランジスタがオンしているときに前記リセットトランジスタによって印加された前記第２電極の第２電圧との電位差が前記制御電圧となるように、前記画素信号に基づいて前記第１電圧を生成する
    請求項１に記載の撮像素子。
  6. 各前記センサ画素は、前記光電変換部を挟み込む第１電極および第２電極を更に含み、
    前記読み出し回路は、前記電荷保持部の電位を初期化するリセットトランジスタを有し、
    前記電圧制御部は、前記第１電極に印加する第１電圧と、前記リセットトランジスタによって印加された前記第２電極の第２電圧との電位差が前記制御電圧となるように、前記画素信号に基づいて前記第１電圧を生成する
    請求項１に記載の撮像素子。
  7. 各々が光電変換部と、前記光電変換部から出力された電荷に基づく画素信号を出力する読み出し回路とを含む複数のセンサ画素を有する撮像素子と、
    前記画素信号に基づく制御電圧を各前記光電変換部に印加する画質制御回路と
    を備え、
    各前記センサ画素は、
    前記光電変換部から転送された電荷を保持する電荷保持部と
    前記光電変換部から前記電荷保持部に電荷を転送する転送トランジスタと
    前記電荷保持部に接続されたスイッチ素子と、
    前記スイッチ素子を介して前記電荷保持部の容量と並列に接続された補助容量と、
    前記画素信号に基づいて前記スイッチ素子のオンオフを制御する変換効率制御部と
    を更に有し、
    前記変換効率制御部は、前記画素信号が第１閾値を超えたときに前記スイッチ素子をオフし、前記画素信号が前記第１閾値よりも小さな第２閾値を下回ったときに前記スイッチ素子をオンする
    撮像装置。
JP2021504891A 2019-03-11 2020-02-21 撮像素子および撮像装置 Active JP7577643B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019043786 2019-03-11
JP2019043786 2019-03-11
PCT/JP2020/007045 WO2020184149A1 (ja) 2019-03-11 2020-02-21 撮像素子および撮像装置

Publications (3)

Publication Number Publication Date
JPWO2020184149A1 JPWO2020184149A1 (ja) 2020-09-17
JPWO2020184149A5 JPWO2020184149A5 (ja) 2023-02-22
JP7577643B2 true JP7577643B2 (ja) 2024-11-05

Family

ID=72427897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021504891A Active JP7577643B2 (ja) 2019-03-11 2020-02-21 撮像素子および撮像装置

Country Status (6)

Country Link
US (1) US11838670B2 (ja)
JP (1) JP7577643B2 (ja)
CN (1) CN113330541B (ja)
DE (1) DE112020001187T5 (ja)
TW (1) TWI846824B (ja)
WO (1) WO2020184149A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022118538A1 (ja) * 2020-12-01 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 受光素子及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134909A (ja) 2015-01-22 2016-07-25 キヤノン株式会社 撮像装置及びその制御方法
WO2017150167A1 (ja) 2016-02-29 2017-09-08 ソニー株式会社 固体撮像素子
JP2018098690A (ja) 2016-12-15 2018-06-21 キヤノン株式会社 撮像装置、撮像装置の駆動方法及び撮像システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956490B (zh) * 2005-10-28 2012-06-20 索尼株式会社 固态成像器件、驱动固态成像器件的方法和成像设备
JP4375364B2 (ja) * 2006-07-14 2009-12-02 ソニー株式会社 固体撮像装置の駆動方法
JP5167677B2 (ja) 2007-04-12 2013-03-21 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
JP2012204938A (ja) * 2011-03-24 2012-10-22 Nikon Corp 撮像装置
US9137432B2 (en) * 2011-09-16 2015-09-15 Samsung Electronics Co., Ltd. Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
CN104124256B (zh) * 2014-07-01 2017-06-20 上海奕瑞光电子科技有限公司 一种像素aec平板探测器
US9736406B2 (en) 2015-01-22 2017-08-15 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof
WO2017057397A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 撮像素子および電子カメラ
US10063797B2 (en) * 2016-12-22 2018-08-28 Raytheon Company Extended high dynamic range direct injection circuit for imaging applications
JP7053191B2 (ja) 2017-08-30 2022-04-12 株式会社オーク製作所 オゾン生成装置および紫外線照射装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134909A (ja) 2015-01-22 2016-07-25 キヤノン株式会社 撮像装置及びその制御方法
WO2017150167A1 (ja) 2016-02-29 2017-09-08 ソニー株式会社 固体撮像素子
JP2018098690A (ja) 2016-12-15 2018-06-21 キヤノン株式会社 撮像装置、撮像装置の駆動方法及び撮像システム

Also Published As

Publication number Publication date
WO2020184149A1 (ja) 2020-09-17
CN113330541A (zh) 2021-08-31
TW202044571A (zh) 2020-12-01
DE112020001187T5 (de) 2022-03-17
US20220124277A1 (en) 2022-04-21
JPWO2020184149A1 (ja) 2020-09-17
TWI846824B (zh) 2024-07-01
US11838670B2 (en) 2023-12-05
CN113330541B (zh) 2025-03-18

Similar Documents

Publication Publication Date Title
JP7631384B2 (ja) 半導体素子および電子機器
JP7642528B2 (ja) 撮像素子および半導体素子
KR102653046B1 (ko) 수광 소자 및 전자 기기
JP7676319B2 (ja) 撮像装置および電子機器
KR102761019B1 (ko) 고체 촬상 장치 및 전자 기기
JP7634991B2 (ja) 半導体素子
JP7660642B2 (ja) 半導体素子
KR20230012667A (ko) 수광 소자, 수광 소자의 제조 방법, 촬상 소자 및 전자 기기
CN108475688A (zh) 受光元件、受光元件的制造方法、成像元件以及电子设备
JP7631226B2 (ja) 固体撮像装置および電子機器
CN114586338A (zh) 半导体装置、摄像元件和电子设备
JP7520499B2 (ja) 半導体素子および電子機器
JP7524160B2 (ja) 受光素子の製造方法
JP7577643B2 (ja) 撮像素子および撮像装置
US12335642B2 (en) Solid-state imaging device and electronic device
WO2021085290A1 (ja) 過光量検知回路、受光素子、および電子機器
JP7653788B2 (ja) 撮像素子および電子機器
WO2024253074A1 (ja) 光検出装置および電子機器
WO2024202672A1 (ja) 光検出装置および電子機器
WO2024181273A1 (ja) 光検出装置及び電子機器
WO2024154646A1 (ja) 光検出装置および光検出装置の製造方法
KR20240116912A (ko) 수광 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241023

R150 Certificate of patent or registration of utility model

Ref document number: 7577643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150