WO2021112076A1 - 半導体回路制御方法、及びそれを適用した電力変換器 - Google Patents

半導体回路制御方法、及びそれを適用した電力変換器 Download PDF

Info

Publication number
WO2021112076A1
WO2021112076A1 PCT/JP2020/044661 JP2020044661W WO2021112076A1 WO 2021112076 A1 WO2021112076 A1 WO 2021112076A1 JP 2020044661 W JP2020044661 W JP 2020044661W WO 2021112076 A1 WO2021112076 A1 WO 2021112076A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
period
diode
igbt
gate control
Prior art date
Application number
PCT/JP2020/044661
Other languages
English (en)
French (fr)
Inventor
智之 三好
鈴木　弘
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to EP20895753.0A priority Critical patent/EP4071813A4/en
Priority to CN202080090750.6A priority patent/CN114902548A/zh
Publication of WO2021112076A1 publication Critical patent/WO2021112076A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Definitions

  • the present invention relates to a control method of a semiconductor circuit control method and a power conversion device to which the control method is applied, and in particular, from low power devices such as air conditioners and microwave ovens to high power devices such as inverters of automobiles, railways and steel mills.
  • the present invention relates to a suitable method for controlling a semiconductor circuit, and a power conversion device using the same.
  • the gate control type diode described in Patent Document 1 is known as a technique mainly for reducing the reverse recovery loss of the diode. This consists of a structure in which a gate electrode capable of controlling the injection carrier concentration in the drift region is arranged on the surface of the anode region, and the control technology thereof.
  • the present invention has been made in view of the above problems, and in contrast to the conventional gate control type diode control method, in addition to the conduction loss generated in the diode under various pulse conditions in the PWM operation of the inverter, the forward recovery loss is reduced.
  • An object of the present invention is to provide a semiconductor circuit control method capable of reducing power consumption and miniaturization by reducing the power consumption.
  • the present invention that solves the above problems is a method of controlling a semiconductor circuit composed of a pair of arms in which an arm in which a gate control type diode is connected to an IGBT is connected in series.
  • the arm connects the conduction direction by the collector and the emitter of the IGBT and the conduction direction by the anode and the cathode of the gate control diode in antiparallel, and the pair arm is connected from one arm to the other.
  • a gate control diode and an IGBT are connected in series across the arm, and the gate control diode is provided on a semiconductor substrate so as to insulate an anode electrode, a cathode electrode, and a gate electrode.
  • the carrier concentration in the drift region is controlled in the semiconductor substrate according to the voltage applied to the gate electrode, and in the forward recovery state, the interface between the gate electrode and the anode electrode is the interface between the gate electrode and the anode electrode.
  • a negative bias voltage signal that creates a hole layer is applied to, and a zero bias or positive bias voltage signal that creates an electron layer at the interface between the gate electrode and the anode electrode is applied between the gate electrode and the anode electrode in the reverse recovery state.
  • the negative bias is switched to the voltage signal to which the zero bias or the positive bias is applied, and the pulse width of the other arm is determined according to the pulse width of one arm in the pair arm.
  • the period for applying zero bias or positive bias is variably controlled according to the non-conducting period of the IGBTs connected in series.
  • a semiconductor circuit control method capable of reducing power consumption and miniaturization is provided by reducing not only conduction loss generated in a diode but also forward recovery loss under various pulse conditions in the PWM operation of an inverter. it can. Issues, configurations and effects other than those described above will be clarified by the description of the following embodiments.
  • FIG. 5 is a timing chart showing c when the non-conduction period t off is shorter than that of FIG. 1A. It is a circuit diagram of the PWM inverter which applies the method of FIG. It is a timing chart which shows a when the non-conduction period t off is long with the same content as FIG. 1A. 3 is a timing chart showing c when the non-conduction period t off is short for comparison with FIG. 3A.
  • FIG. 8A It is a correspondence figure of the gate bias when the forward recovery voltage is larger than FIG. 8A. It is a timing chart which shows the method which concerns on embodiment of this invention, and shows the case where the non-conduction period t off is long. 9 is a timing chart showing a case where the non-conduction period t off is shorter than that of FIG. 9A. It is a circuit diagram which shows the inverter which connected the gate control circuit and the arm which realizes the control method of FIG. 9A and FIG. 9B. It is a timing chart which shows the sequence of each signal in the gate control circuit of FIG. 10, and shows the case where the on-command period is long. A case where the on-command period is shorter than that of FIG. 11A is shown.
  • FIG. 9A and FIG. 9B It is a circuit diagram of the inverter which applies the control method of FIG. 9A and FIG. 9B. It is a timing chart which shows the IGBT of the pair arm (upper and lower arm) at the time of the regenerative operation of the inverter of FIG. 12, the gate waveform of the gate control type diode, and the main circuit waveform. It is a figure which shows the IGBT of the pair arm (upper and lower arm), the gate waveform of the gate control type diode, and the main circuit waveform at the time of the power running operation of the inverter of FIG. It is a circuit diagram which shows the inverter which connected the gate control circuit and the arm which realizes the method which concerns on embodiment of this invention.
  • FIG. 5 is a timing chart showing a sequence of each signal in the gate control circuit of FIG. 15 especially when the command pulse width is long.
  • FIG. 5 is a timing chart showing a sequence of each signal in the gate control circuit of FIG. 15 especially when the command pulse width is short.
  • It is a circuit diagram of the three-phase AC inverter to which the method which concerns on embodiment of this invention is applied. As a modification with respect to FIG. 18, it is a circuit diagram of a three-phase AC inverter to which a dual gate type IGBT is applied. It is a circuit diagram of a three-phase inverter having a pair arm configuration. It is a figure of the evaluation circuit which evaluates the recovery characteristic of a diode assuming the operation of the power conversion device which produces an AC output from a DC power supply. It is a timing chart which shows the recovery characteristic obtained by the evaluation circuit of FIG.
  • Example 1A to 8B will be used to explain Example 1
  • FIGS. 9A to 14 will be used to explain Example 2
  • FIGS. 15 to 17 will be used to explain Example 3
  • FIG. 18 will be used to explain Example 3.
  • Example 4 will be described, and a modified example of the fourth embodiment will be described with reference to FIG.
  • the basic technique and comparative examples of the present invention will be described with reference to FIGS. 20 to 22.
  • a single wire is simply shown for the gate terminal as a conductive wire for transmitting the gate signal.
  • a reference conductive wire for using the emitter potential as a reference, and a voltage with respect to the reference potential is input.
  • the description of the reference conductive wire that conducts with the emitter of the dual gate IGBT is also omitted.
  • the gate control type diode control method (semiconductor circuit control method) according to the first embodiment of the present invention is as defined in the timing charts 200, 200'of FIGS. 1A and 1B. That is, the method shown in the timing charts 200, 200'in FIGS. 1A and 1B is the method of the first embodiment.
  • FIG. 1A shows a when the non-conducting period t off 19 is long.
  • the horizontal axis of the timing chart including FIG. 1A indicates a common time T.
  • FIG. 1B shows c when the non-conducting period t off 19 is shorter than that of FIG. 1A.
  • the timing charts 200 of FIGS. 1A and 1B show the gate control diode 93 (FIG. 2), the gate control signal waveforms 1 and 2 of 203 (FIGS. 7A and 7B), and the cathode / anode voltage V KA 3. And the current waveform I K 4 and.
  • FIG. 2 is a circuit diagram of the PWM inverter 130 to which the method of FIG. 1 is applied.
  • the PWM inverter 130 (hereinafter, also simply referred to as “inverter 130”) has two IGBTs 91 connected in series and a gate control diode 93 connected in antiparallel to each of the DC power supply 169. It is connected to form a pair of arms 92,94 consisting of an arm 92 and an arm 94.
  • the inductive load 95 is connected to the neutral point 90 to which the IGBTs 91 of the anti-arms 92 and 94 are connected in series.
  • the two IGBTs 91 (hereinafter, also referred to as “anti-arm IGBTs”) arranged on the anti-arms 92 and 94 are controlled by PWM command signals 63 and 64 having a complementary conduction sequence to perform switching operations.
  • the DC power 169 is converted to AC power at the inductive load 95.
  • the anti-arm IGBT viewed from the own arm refers to an IGBT belonging to the other arm as seen from one arm in the anti-arm.
  • the method of the first embodiment is a control method of applying a bias voltage to the gate of a gate control type diode having a function of controlling the carrier concentration in the drift region.
  • the single-phase PWM inverter 130 shown in FIG. 2 is exemplified.
  • the inverter 130 is composed of an IGBT 91 arranged on each of the pair arms 92 and 94 and a diode 93 connected in antiparallel to each of them.
  • the gate terminal 67 As the gate terminals of the IGBT 91 arranged on each of the anti-arms 92 and 94, both are collectively referred to as the gate terminal 67. Further, if it is necessary to distinguish between the upper and lower arms, the gate terminal 67A of the IGBT 91 arranged on the upper arm 92 and the gate terminal 67B of the IGBT 91 arranged on the lower arm 94 are distinguished by dividing the code.
  • the current is transferred to the diode 93 arranged in the same arm 92 by the off command of the IGBT 91 arranged in one arm 92, so that the diode 93 becomes conductive. Further, by the ON command of the IGBT 91, the IGBT 91 becomes conductive and the diode 93 arranged on the same arm becomes non-conductive.
  • This state is called the forward recovery state 23, and the forward recovery period t fr 36 is required until a stable conduction state is reached. Then, in this forward recovery period t fr 36, a forward recovery loss occurs due to the product of the transient V KA change and the I K change.
  • the gate control type diode 93 by biasing the gate control signal 2 to a negative voltage 12 below the threshold voltage in the forward recovery state 23, the carrier concentration to be injected can be increased and the increase in V KA can be suppressed.
  • the diode 93 is in the conduction state 28, but a low conduction loss can be obtained by maintaining the negative bias 12.
  • the gate control signal 1 of the IGBT 91 of the same arm 92 is turned on 18, the current I K 4 of the diode 93 is attenuated and commutated to the IGBT 91 of the same arm 92.
  • V KA 3 rises to the power supply voltage 13 of the inverter 130 and reaches the non-conducting state 27.
  • the reverse recovery current 22 which is a reverse current, flows through the diode 93, and the reverse recovery period until the non-conducting state 27 is reached. It takes t rr 37. This state is called the reverse recovery state 24, and the reverse recovery loss occurs due to the product of the transient V KA change and the I K change.
  • the gate control diode 93 controls the gate control signal 2 to apply zero bias or positive bias 11 in the carrier extraction period t d_rr 20 immediately before the reverse recovery state 24.
  • the injection carrier concentration of the anode / charge can be reduced, and the electron carriers that contributed to the conductivity modulation can be discharged to the anode.
  • the carrier concentration in the drift region can be temporarily reduced, and the reverse recovery current 22 can be reduced in the reverse recovery state 24. Therefore, low reverse recovery loss performance can be obtained.
  • the inverter 130 since the inverter 130 creates an AC waveform by PWM operation, it is necessary to consider the operation of the IGBT 91 and the diode 93 in various conductive and non-conducting widths.
  • the diode 93 in the inverter 130 conducts during the period when the IGBT 91 of the same arm is turned off. Therefore, the diode 93 is in a forward recovery state, a conduction state, and a reverse recovery state at the turn-off and turn-on timings of the IGBT 91 of the same arm. Therefore, the gate bias applied to the gate control diode 93 at that timing is important for deriving the loss reduction effect in the inverter 130.
  • the forward recovery loss, the conduction loss, and the reverse recovery loss of the diode 93 are both shown in the case where the non-conduction period t off 19 of the same arm is long and the case where the non-conduction period t off 19 is short.
  • the gate control signal 2 of the gate control diode 93 that can be reduced is shown.
  • the gate bias is set to a negative bias 12 below the threshold voltage.
  • the carrier concentration of the gate control diode 93 can be optimized by a sequence in which the gate bias is zero biased or the positive bias 11 is applied at the time of the reverse recovery state 24. Also, considering the PWM operation of the inverter 130, the carrier pull-out period t d_rr 20 is set according to the OFF command period t off 19 of the IGBT 91 of the same arm. The loss reduction effect of the diode 93 can be derived in the PWM inverter 130 by variable control so as to satisfy the relationship of [t off ⁇ t d_rr + t fr].
  • the gate terminal 67 of the IGBT 91, the gate terminal 68 of the gate control diode, and the emitter sense terminal for the reference potential (hereinafter, also referred to as “emitter electrode”) 69 are a gate control circuit board (hereinafter, also referred to as “gate control circuit”). It is connected to 66. In this gate control circuit 66, a gate control signal that enables PWM operation of the IGBT 91 and reduction of diode loss is generated in response to command signals 63 and 64. In the gate control signal of the gate control type diode 93, t d_rr is a signal variably controlled according to the off period of the anti-arm IGBT. As a result, the power loss generated by the diode 93 during the PWM operation of the inverter 130 is minimized.
  • FIG. 3A is a timing chart showing a when the non-conduction period t off is long with the same contents as in FIG. 1A. It is a timing chart which shows the method which concerns on the comparative example of this invention.
  • FIG. 3B is a timing chart showing c when the non-conduction period t off is short for comparison with FIG. 3A. That is, FIG. 3B shows a control waveform when t d_rr of the gate control diode is set as a fixed value and a waveform of V KA 3 and I K 4 obtained as a comparative example with respect to the method of Example 1. There is.
  • the obvious reference numerals may be omitted from the inverter and its components.
  • the gate control signal 1 of the anti-arm IGBT the gate control signal 2 of the gate control diode, the cathode / anode voltage (V KA ) waveform 3 of the gate control diode, and the gate control diode.
  • the current (I K ) waveform 4 and the time integration of the V KA ⁇ I K product of the gate-controlled diode, that is, the generated energy E fr 5, the on-voltage 9, the off-voltage 10, zero bias or positive bias 11, Negative bias 12 below the threshold voltage, high voltage (power supply voltage) 13, 0V potential 14, high current (load current) 15, and 0A potential 16 are shown.
  • the gate control signal 2 with the fixed value b t d_rr that can reduce the forward recovery loss, conduction loss, and reverse recovery loss is set to c when the off period of the anti-arm IGBT is short.
  • the forward recovery loss increases. This is because when the gate bias of the gate control type diode is zero bias or positive bias, commutation occurs from the anti-arm IGBT to the diode, so that the carrier injection efficiency is poor and a large negative V KA 25 is transiently generated. is there.
  • the non-conduction period of the IGBT in the arm arrangement is variously modulated with respect to the diode, so the gate bias of the gate control type diode is negatively biased below the threshold voltage at the turn-off timing, and the carrier injection efficiency is improved. If a high condition is not formed, the forward recovery loss will increase.
  • variably controlling the gate with t d_rr which is the period of zero bias or positive bias, according to the non-conduction period of the anti-arm IGBT, causes the forward recovery loss and reverse recovery loss that occur in the diode in the PWM operation of the inverter. Both are needed to reduce.
  • FIG. 4 is a timing chart showing Example 1 of FIGS. 1A and 3A, a comparative example of FIG. 3B, and a time-integrated waveform of a current waveform, a voltage waveform, and a current / voltage product according to each method.
  • FIG. 4 the difference between the control 6 of the practical example 1 and the control 7 of the comparative example by the broken line is clarified.
  • FIG. 4 shows the I K waveform 4 at the time of forward recovery of the gate control type diode, the V KA waveform 3, and the generated energy E fr 5 calculated by the time integration of the current / voltage product.
  • the comparative example here refers to a case where the period of t d_rr in the gate control signal of the gate control type diode is a fixed width, and the off period of the anti-arm IGBT is shorter than that of t d_rr.
  • the I K waveform 4 of the gate control type diode that transiently increases due to the commutation of the anti-arm IGBT is controlled 6 of Example 1 and FIG. 3B shown in FIGS. 1A and 3A due to the action of the inductive load of the inverter. There is no difference from the control 7 of the comparative example shown in the above, and no change is observed.
  • the control 6 of the first embodiment has an effect of suppressing the voltage rise due to the forward recovery of the diode as compared with the control 7 of the comparative example.
  • This effect can be obtained even when t d_rr is variably controlled according to the off period of the anti-arm IGBT by the control 6 of the first embodiment and the off period is short. That is, since a negative bias equal to or less than the threshold voltage is applied to the gate of the gate control type diode at the time of forward recovery 23 of the first embodiment, it is an effect produced by increasing the carrier injection efficiency.
  • the control 6 of the first embodiment is smaller than the control 7 of the comparative example, and highly efficient inverter operation can be realized.
  • FIG. 5A is a timing chart illustrating the operation of the inverter 130 of FIG.
  • FIG. 5B is a correlation diagram between the loss and the carrier extraction time t d_rr in the gate control diode 93 of FIG. 2, and shows a case where the non-conduction period t off is large.
  • FIG. 5C is a correlation diagram showing a case where the non-conduction period t off is smaller than that in FIG. 5B.
  • the horizontal axis is the time axis that associates the optimum carrier withdrawal time t d_rr with the non-conduction period t off
  • the vertical axis shows the diode loss E.
  • 5A-5C show the forward recovery loss, the conduction loss, the reverse recovery loss generation sequence, and the correlation between the loss and t d_rr in the control of the gate control type diode in the inverter operation.
  • the gate control type diode goes through the reverse recovery state 24 and reaches the non-conducting state 27.
  • the generated energy 5 is calculated by time-integrating the product of the current I K 4 flowing through the diode and the cathode / anode voltage V KA 3.
  • the generated energy 5 is divided into a loss E cond 29 generated in the conduction state 28 through the forward recovery state and a loss E rrsw 30 generated in the reverse recovery state 24. And think about it. Further, in the gate control type diode 92, the loss increases due to a temporary increase in the forward voltage during the period t d_rr 20 in which zero bias or positive bias is applied to the gate for the purpose of reducing the carrier concentration immediately before the reverse recovery. It is included here in E cond 29 in consideration of the above.
  • t d_rr that minimizes the total loss E cond 29 + E rrsw 30 generated in the diode. This is fixed to a constant value by the structure of the diode for a long period of t off 19, and the loss can be minimized at the fixed value b.
  • the structure of the diode is the thickness of the drift region and the lifetime of the carrier.
  • FIG. 6A is a timing chart illustrating the optimum t d_rr that minimizes the loss in the gate control diode 93 of FIG.
  • FIG. 6B is a correlation diagram between the optimum t d_rr in the gate control diode 93 of FIG. 2 and the excessive period t off of the anti-arm IGBT.
  • both the vertical axis and the horizontal axis are time axes.
  • the forward recovery period t fr 36 is defined by the diode current 4 and V KA 3, and the optimum t d_rr that minimizes diode loss is described by the method of Example 1. ..
  • the V KA reverses when the voltage for injecting the carrier is applied to take the maximum value, and the carrier takes the maximum value.
  • V KA stabilizes at a forward voltage of 32 and current I K stabilizes at an arm IGBT load current of 15.
  • the change ⁇ E fr of the forward recovery loss that can be controlled by the gate bias of the gate control type diode is the change before and after the commutation starts and the negative V KA reaches the maximum value, so the current changes from the start of commutation.
  • the period up to the time of stabilization is defined as the forward recovery period t fr 36, and the optimum control condition t d_rr that takes this t fr 36 into consideration exists.
  • the diode When the off period t off of the anti-arm IGBT, that is, the gate control type diode conduction period is longer than the fixed value b + t fr determined by the structure of the diode, the diode is set by setting the fixed value b in t d_rr. Loss can be reduced most. On the other hand, when t off is smaller than the fixed value b + t fr , the diode loss is maximized by setting a variable value [t off --t fr ] for t d_rr so that the forward recovery loss does not increase. Can be reduced.
  • the PWM of the inverter is controlled by variably controlling the period of t d_rr according to the non-conduction period of the anti-arm IGBT, that is, the conduction period of the diode.
  • the diode loss in operation can be minimized.
  • the carrier injection efficiency can always be improved in the forward recovery state due to the commutation to the gate control type diode. it can.
  • the transient increase in the anode / cathode voltage can be suppressed and the forward recovery loss of the diode can be reduced.
  • the carrier concentration can be temporarily reduced by controlling the gate bias, so that both low conduction loss and low reverse recovery loss can be achieved at the same time.
  • FIG. 7A is a cross-sectional view of the gate control diode 203 whose operation has been described with reference to FIGS. 1A and 1B, and a schematic view showing carriers at the time of conduction.
  • FIG. 7B is a cross-sectional view of the gate control diode 203 of FIG. 7A, which is a schematic view of a carrier when a negative voltage 71 lower than the threshold voltage and a zero bias or a positive bias 70 are applied to the gate and passed through. ..
  • the gate control diode 203 shown in FIGS. 7A and 7B is different from the P-type anode layer 84 and the P-type anode layer 84 vertically adjacent to the N-type cathode drift layer 87 and the N-type cathode drift layer 87.
  • An N + type cathode layer 88 vertically adjacent to the N-type cathode drift layer 87 is provided on the opposite side.
  • an N-type well layer 85 is adjacent to the upper part of the P-type anode layer 84, and a P-type anode layer 77 is present above the N-type well layer 85.
  • the P-type anode layer 84, the N-type well layer 85, and the P-type anode layer 77 are subjected to a trench gate type insulating gate (simply "gate") having a gate electrode 81 via a gate insulating film (gate oxide film) 82. It is also in contact with 83.
  • the anode region is composed of the P-type anode layer 84, the N-type well layer 85, and the P-type anode layer 77 in this order from the lower layer to the upper layer.
  • the anode electrode 86 has a downwardly convex trench shape and is in contact with the P-type anode layer 77 and the N-type well layer 85, and the P-type anode layer 84 is electrically connected to the N-type well layer 85 via the N-type well layer 85. It is separated into.
  • the anode electrode 86 is electrically connected to the P-type anode layer 77 by Ohmic contact (barrier) 78, and the cathode electrode 89 is electrically connected to the N + type cathode layer 88 by ohmic contact.
  • the semiconductor layer used here is formed of silicon (silicon: Si) or silicon carbide (SiC), and the gate insulating film 82 is formed of silicon dioxide (SiO 2).
  • the anode electrode 86 has a convex shape from the upper layer to the lower layer, and the position in contact with the P-type anode layer 77 is formed so as to be on the upper layer side from the position in contact with the N-type well layer 85. Further, the N-type well layer 85 and the P-type anode layer 77 are both electrically connected to the anode electrode 86 and electrically separated from the semiconductor substrate. However, the N-type well layer 85 may have a low concentration, and the anode electrode 86 and the P-type anode layer 84 may be partially or wholly in contact with each other.
  • the P-type anode layer 84 and the N-type well layer 85 have an electron layer with respect to the gate electrode 81.
  • a negative bias 71 lower than the generated threshold voltage a hole layer 73 is formed at the interface of the gate oxide film 82.
  • the anode electrode 86 is transferred to the N-type cathode drift layer 87 via the hole layer 73.
  • the hole carrier 74 is injected at a high concentration, and the electron carrier 75 injected from the cathode electrode 89 causes conductivity modulation, so that low forward voltage performance can be obtained.
  • the diode 203 by applying a zero bias or a positive bias 70 in which an electron layer is generated to the P-type anode layer 84 and the N-type well layer 85 to the gate electrode 81, at the interface of the gate oxide film 82. , The electron layer 76 is generated.
  • the N-type cathode drift layer 87 passes through the electron layer 76 generated at the interface of the gate oxide film 82.
  • the electron carriers are discharged to the anode electrode 86, and the carrier concentration of the N-type cathode drift layer 87 is reduced.
  • the hole carriers injected from the anode electrode 86 are injected at a low concentration toward the N-type cathode drift layer 87 in the region directly below the anode electrode 86 and away from the gate oxide film 82. At this time, a high voltage exceeding the injection barrier is applied. As a result, the forward voltage applied to the anode electrode 86 and the cathode electrode 89 increases.
  • FIG. 8A is a correspondence diagram of a gate bias when the forward recovery voltage (transient voltage) at the time of commutation (arrow) of the gate control type diode whose operation is described with reference to FIGS. 1A and 1B is small.
  • FIG. 8B is a correspondence diagram of the gate bias when the forward recovery voltage is larger than that of FIG. 8A.
  • FIGS. 8A and 8B when a negative bias 71 lower than the threshold voltage is applied to the gate electrode 81, the hole carrier injection efficiency from the anode electrode 86 is high at the time of commutation with the diode. As a result, the forward recovery voltage applied transiently to cause the conductivity modulation in the N-type cathode drift layer 87 is small.
  • the semiconductor circuit control method according to the first embodiment of the present invention it is possible to minimize the forward recovery loss, conduction loss, and reverse recovery loss of the gate control type diode in the PWM operation of the inverter.
  • FIG. 9A is a timing chart 300 showing the method of the second embodiment, and shows a case where the non-conduction period t off is long.
  • FIG. 9B is a timing chart 300'showing a case where the non-conduction period t off 19 is shorter than that of FIG. 9A.
  • FIGS. 9A and 9B the gate control signal waveform 1 of the IGBT arranged with respect to the arm, the gate control signal waveform 33 of the IGBT arranged with the own arm, and the gate control signal waveform 2 of the gate control type diode arranged with the own arm are shown. It shows.
  • the gate control signal of the conduction command is complementary to the gate of the IGBT arranged on the arm.
  • a dead time DT34 is provided in the gate control signal in order to prevent a short-circuit phenomenon which is an operation abnormality caused by turning on the anti-arms at the same time.
  • FIG. 9A is a gate control signal when the non-conduction period t off of the anti-arm IGBT is long, that is, when the conduction period of the own arm diode is long
  • FIG. 9B is a gate control signal when the non-conduction period t off is short.
  • a case period t off are long, the gate control type diode, pull the zero bias or forward bias the applied carrier to the gate, t D_rr period in which the carrier concentration of the drift region to minimize reverse recovery losses stabilized
  • t D_rr period in which the carrier concentration of the drift region to minimize reverse recovery losses stabilized
  • an off command is sent to the gate of the own arm IGBT with the carrier withdrawal period t d_rr as the fixed period b. Furthermore, via DT34, an on command is entered at the gate of the anti-arm IGBT, and the anti-arm IGBT reaches turn-on 18. That is, the gate control type diode reaches the reverse recovery state. Then, after the gate-controlled diode elapses the reverse recovery period trr 37 and reaches the non-conducting state, a negative bias 12 lower than the threshold voltage is applied to the gate again to prepare for the next forward recovery state.
  • the carrier withdrawal period t d_rr is controlled so as to maintain only the sum of the on-command period f of the own arm IGBT and the dead time f + DT.
  • the carrier withdrawal period t d_rr is controlled by a variable value synchronized with the on-command period f of the own arm IGBT, that is, the non-conduction period t off 19 of the counter-arm IGBT.
  • an off command is entered at the gate of the own arm IGBT.
  • an on command is entered into the gate of the anti-arm IGBT via DT34, and the anti-arm IGBT reaches turn-on 18. That is, the gate control type diode reaches the reverse recovery state.
  • the gate control signal of the own arm IGBT is generated by utilizing the relationship that the gate control signal of the counter-arm IGBT and the gate control signal of the own arm IGBT complementarily enter the on command while maintaining the DT. It can be used to generate a gate control signal for a gate control diode.
  • variable t d_rr value f + DT is when the diode reverse recovery period t fr is shorter than the dead time DT for the arm, and when t fr is longer than DT.
  • the same effect can be obtained by delaying the timing of giving zero or positive bias to the gate control diode by x for a certain period of time from the timing of the ON command of the own arm IGBT, that is, by setting t d_rr to f + DT --x.
  • FIG. 10 is a circuit diagram of an inverter 140 in which a gate control circuit 66 and an arm 96 that realize the control methods of FIGS. 9A and 9B are connected.
  • the gate control circuit 66 is a circuit that receives a command signal 62 for PWM operation of the inverter and generates a gate control signal for the IGBT 91 and the gate control diode 93.
  • the gate control signal is a voltage signal input to the gate terminal 67 of the IGBT and the gate terminal 68 of the gate control diode with the emitter sense terminal (emitter electrode) 69 of the IGBT 91 and the gate control diode 93 as a reference potential.
  • the gate control circuit 66 receives the PWM operation command signal 62, and generates the IGBT operation trigger signal A and the fixed pulse signal B for the gate control type diode in the trigger signal generation block 58.
  • the operation trigger signal A of the IGBT is generated so as to have the same on / off period as the command signal 62
  • the fixed pulse signal B is generated so as to be turned on before a certain time when the turn-off command of the IGBT is input. It is preset in block 58.
  • the trigger signal D of the gate control type diode is generated by passing the signal C and the signal B whose A is delayed for a certain period of time by the delay block 55 through the logical product block 56.
  • t d_rr is variably controlled according to the on-command period of the IGBT.
  • the operation trigger signal A of the IGBT and the operation trigger signal D of the gate control type diode are converted into a voltage-adjusted signal by the output buffer 57, and control the gate terminals 67 and 68 of the IGBT 91 and the gate control type diode 93.
  • FIG. 11A is a timing chart 301 showing a sequence of each signal in the gate control circuit 66 of FIG. 10, and shows a case where the on-command period is long.
  • FIG. 11B is a timing chart 302 showing a case where the on-command period is shorter than that of FIG. 11A.
  • 11A and 11B show the sequences of the signals A to B when the command signal of the pulse g having a long on-command period of the IGBT is input and when the command signal of a short pulse f is input.
  • a long pulse is a case where t d_rr of a gate control diode can be controlled by a fixed value
  • a short pulse is a case where t d_rr is controlled by a variable value.
  • the on-level 59 and the off-level 60 are shown on the vertical axis and the time T is shown on the horizontal axis.
  • the trigger signal D of the gate control diode rises with the rise of the fixed pulse signal B generated by the generation block 58 in the gate control circuit 66 as a trigger, and the gate in the anti-arm arrangement
  • a fixed value b period is provided as the carrier extraction period t d_rr before the counter-arm IGBT is turned on by the signal A in the control circuit and the gate control diode is reversely recovered.
  • the trigger signal D of the gate control diode rises triggered by the rise of signal C, which delays signal A for a certain period of time.
  • the carrier withdrawal period t d_rr before the anti-arm IGBT is turned on by the signal A and the gate control diode reversely recovers is a variable value according to the on command period f of the signal A.
  • the gate trigger signal D of the gate control diode is in the period when the anti-arm IGBT turns off and the gate control diode recovers forward. Since it can stand by at the off level, it is possible to apply a negative bias below the threshold voltage to the gate of the gate control diode.
  • the trigger signal D of the gate of the gate control diode can stand by at the on level, so that the gate of the gate control diode is zero biased or positive. Bias can be applied under conditions that make t d_rr variable. Note that Q in FIGS. 11A and 11B indicates a signal A (see FIG. 10) of the gate control circuit for the arm, which is omitted from FIG.
  • the falling timing of the variable pulse signal C by the fixed pulse signal B or the signal A is set to be after the reverse recovery time tr r 37 of the gate control diode is taken into consideration, so that the gate control diode is reversed. After recovery, a negative bias below the threshold voltage can be applied again to the gate to prepare for the next forward recovery state. Therefore, for a command signal having any on-command width, a gate control sequence that minimizes the forward recovery loss, conduction loss, and reverse recovery loss of the gate control diode can be given by the embodiment.
  • FIG. 12 is a circuit diagram of an inverter 150 to which the control methods of FIGS. 9A and 9B are applied.
  • the gate control circuit 66 capable of deriving the above-mentioned operation sequence
  • the IGBT 91 connected to the gate control circuit 66, and the gate control diode 93 are arranged on the pair arms 92 and 94 and guided to the neutral point 90.
  • a sexual load 95 is installed, and the anti-arm is connected to the DC power supply 169.
  • a signal 63 and a signal 64 are input to the gate control circuit 66 of the arm to instruct the complementary operation for the inverter to operate in PWM and output AC power.
  • a trigger signal of the IGBT 91 and the gate control diode 93 is generated inside the gate control circuit 66 that has received these signals 63 and 64. This trigger signal is connected to the gate terminal 67 of the IGBT 91 and the gate terminal 68 of the gate control diode 93, respectively.
  • FIG. 13 is a timing chart 303 showing the gate waveforms of the anti-arm IGBT and the gate control diode during the regenerative operation of the inverter of FIG. 12, and the main circuit waveform.
  • the gate waveforms 97,98,101,102 and the main circuit waveforms 99,100,103,104 of the counterarm in the state where the current flows from the inductive load 95 toward the neutral point 90 of the counterarm IGBT, that is, in the regenerative operation of sucking the current from the load to the inverter, are shown. It shows.
  • the gate control signal 97 of the upper arm IGBT, the gate control signal 98 of the upper arm gate control type diode, the cathode / anode voltage V KA 99 of the upper arm gate control type diode, and the upper arm gate control The cathode current I K 100 of the type diode, the gate control signal 101 of the lower arm IGBT, the gate control signal 102 of the lower arm gate control type diode, the collector / emitter voltage V CE 103 of the lower arm IGBT, and the lower arm IGBT.
  • the collector current I C 104 and is shown.
  • the main circuit waveforms are the voltage V CE or V KA applied between the collector / emitter terminals or the cathode / emitter terminals of the diode of the IGBT or antiparallel connection, and the current I C flowing through the IGBT or the current I flowing through the diode.
  • It is a waveform of K.
  • FIG. 13 shows the state transition from the conduction period 105 of the lower arm IGBT to the conduction period 106 of the diode of the upper arm and then to the conduction period 105 of the lower arm IGBT again.
  • the turn-off command 17 is input to the gate of the lower arm IGBT from the state in which the lower arm IGBT is conducted, the current is commutated to the gate control type diode of the upper arm, and the forward recovery state is established.
  • the gate control circuit of the upper arm applies a negative bias 12 less than the threshold voltage to the gate 98 of the gate control type diode of the upper arm, and the forward recovery loss is small.
  • the conduction period 106 of the diode of the upper arm when the turn-on command 18 is input to the gate of the lower arm IGBT, the current is commutated to the IGBT of the lower arm, and the gate control type diode of the upper arm is in the reverse recovery state.
  • the reverse recovery loss is small by inputting the zero bias or the positive bias 11 of the t d_rr period controlled by the variable value.
  • FIG. 14 is a timing chart 304 showing the gate waveforms of the anti-arm IGBT and the gate control diode during the power running operation of the inverter of FIG. 12, and the main circuit waveform.
  • the collector / emitter voltage V CE 115 of the upper arm IGBT the collector current I C 116 of the upper arm IGBT, the cathode / anode voltage V KA 117 of the lower arm gate control diode, and the lower arm.
  • the cathode current I K 118 of the gate control diode is shown.
  • the state transition from the conduction period 119 of the diode of the lower arm to the conduction period 120 of the IGBT of the upper arm and then to the conduction period 119 of the diode of the lower arm is shown.
  • the turn-on command 18 is input to the gate of the upper arm IGBT from the state where the diode of the lower arm is conducting 119, the current is transferred to the IGBT of the upper arm, and the diode of the lower arm is in the reverse recovery state.
  • the reverse recovery loss is small by inputting the zero bias or the positive bias 11 of the t d_rr period controlled by the variable value.
  • the gate control circuit of the lower arm applies a negative bias 12 less than the threshold voltage to the gate of the gate control type diode of the lower arm, and the forward recovery loss is small.
  • the diode in the pair of arms can be in the forward recovery state, the conduction state, and the reverse recovery state in any of the power running operation and the regenerative operation of the inverter. It is possible to control the power loss that occurs to the minimum, and it is possible to realize miniaturization and high efficiency of the inverter.
  • the gate control type diode (semiconductor circuit) 93 causes a loss consisting of a forward recovery loss, a conduction loss, and a reverse recovery loss. Can be minimized.
  • FIG. 15 is a circuit diagram showing an inverter 160 in which the gate control circuit 66 and the arm 96 that realize the method of the third embodiment are connected.
  • the inverter 160 shows a gate control circuit 66, an IGBT 91 connected to the gate control circuit 66, and a gate control type diode 93.
  • the gate control circuit 66 is a circuit that receives a command signal 62 for PWM operation of the inverter and generates a gate control signal for the IGBT 91 and the gate control diode 63.
  • the gate control signal is a gate control circuit 66 related to a voltage signal input to the gate terminal 67 of the IGBT and the gate terminal 68 of the gate control type diode with the emitter sense terminal 69 of the IGBT 91 and the gate control type diode 93 as a reference potential.
  • the trigger signal generation block 58 In response to the PWM operation command signal 62, the trigger signal generation block 58 generates an IGBT operation trigger signal E and a fixed pulse signal F for the gate control type diode.
  • the trigger signal generation block 58 maintains the same on-command period as the command signal 62, and is fixed for a certain period by the delay circuit 53 that delays the on / off timing by a certain period and the off command of the command signal 62 as a trigger. It is composed of a circuit 54 that generates a pulse. Then, the trigger signal H of the gate control type diode is generated by passing the signal G and the signal F obtained by delaying the operation trigger signal E of the IGBT for a certain period of time through the logical product block 56.
  • the operation trigger signal E of the IGBT and the operation trigger signal H of the gate control type diode are converted into a voltage-adjusted signal by the output buffer 57, and control the gate terminals 67 and 68 of the IGBT 91 and the gate control type diode 93. If the arm 96 of FIG. 15 is used as the upper arm and there is a paired arm configuration (not shown), the command signal 62'to the arm IGBT 91 and the operation trigger signal E are shown in FIGS. 16 and 16. As shown below 17.
  • FIG. 16 is a timing chart 400 showing a sequence of each signal in the gate control circuit of FIG. 15, especially when the command pulse width is long.
  • FIG. 16 shows a sequence of signals E to H when a pulse g having a long on-command period of the IGBT is input, a command signal of the arm to which the dead time DT34 is provided and the on-command is complementarily input, and the signal E. And the sequence of.
  • a long pulse is a case where t d_rr can be controlled by a fixed value.
  • the command signal 62 is input, a signal E having the same pulse width g and delayed by a certain period of time is generated.
  • the fixed period a is a value b --DT obtained by subtracting the dead time DT34, which is the on-command interval of the anti-arm, from the fixed t d_rr period b, which is effective for reducing the reverse recovery loss of the gate control type diode.
  • the signal F rises triggered by the falling edge of the command signal 62 and is turned on for a certain period of time.
  • the fixed period here is the sum of b and the reverse recovery period t rr 37, b + t rr .
  • the signal G is generated from the signal E with a delay in consideration of the forward recovery time and the reverse recovery time of the gate control type diode.
  • the signal H is generated by the logical product of the signal F and the signal G. In this case, the signal H rises triggered by the rising edge of the fixed pulse signal F, and the anti-arm IGBT turns on by the anti-arm signal E to control the gate.
  • a fixed value b period is provided as the carrier withdrawal period t d_rr.
  • FIG. 17 is a timing chart 401 showing the sequence of each signal in the gate control circuit 66 of FIG. 15, especially when the command pulse width is short. That is, FIG. 17 shows a case where the command signal 62 of the pulse f having a short conduction time is input to the gate control circuit 66.
  • the method shown in the timing charts 400 and 401 of FIGS. 16 and 17 is the method of the third embodiment.
  • the pulse When the pulse becomes shorter than b --DT, it is delayed for a certain period from the command signal 62 and has a variable width according to the on command width of the command signal 62 than the signal F having a fixed width that turns on at the falling edge of the command signal 62. Since the signal G is turned on with a delay, the signal H rises triggered by the rising edge of the signal G, and before the anti-arm IGBT turns on by the anti-arm signal E and the gate control type diode reversely recovers. In addition , a variable value f + DT period is provided as the carrier withdrawal period t d_rr.
  • the generation block 58 in the gate control circuit 66 of the third embodiment maintains the same on-command period as the command signal 62, and delays the on / off timing for a certain period of time with the delay circuit 53 and the off command of the command signal 62.
  • the circuit is composed of a circuit 54 that generates a fixed pulse for a certain period of time in the trigger.
  • Such a gate control circuit 66 can generate a signal that can always minimize the loss of the diode 93 by variably controlling t d_rr with respect to a command width having various conduction widths.
  • the loss of the diode 93 including the forward recovery loss, the conduction loss, and the reverse recovery loss can be minimized.
  • FIG. 18 is a circuit diagram of a three-phase AC inverter 500 to which the method of the fourth embodiment is applied, so that the control circuit 66, the IGBT 91 connected to the control circuit 66, and the gate control diode 93 are configured as three relative arms. , A total of 6 sets of circuits are shown.
  • a signal is input from the command unit 951 to the gate control circuit 66 of the anti-arm to command the complementary operation of each layer for the inverter 501 to operate PWM and output AC power to rotate the motor.
  • the trigger signals of the IGBT and the gate control diode are generated inside the gate control circuit 66 arranged in each arm of each phase, and are connected to the gate terminals of the IGBT 91 and the gate control diode 93.
  • the gate control diode operates with the signal generated by the gate control circuit 66 according to the control method shown in the fourth embodiment, so that the power loss that occurs in the forward recovery state, the conduction state, and the reverse recovery state is minimized. Be made.
  • FIG. 19 is a circuit diagram of a three-phase AC inverter 501 to which a gate control type diode control method and a dual gate type IGBT are applied according to a modified example with respect to FIG.
  • the dual gate type IGBT901 has two isolated gate terminals, and is controlled by two signals having a timing delay period in which the carrier concentration can be controlled during conduction and switching. This is intended to reduce the switching loss and conduction loss of the IGBT.
  • the gate control circuit 902 in addition to the gate of the gate control type diode 93, two gates of the dual gate type IGBT901, a total of three gate signals are generated according to the command signal in each arm of each layer for a common emitter sense.
  • the loss reduction effect of the gate control type diode 93 it is possible to produce the loss reduction effect of the IGBT 901, and as a result, the efficiency of the three-phase AC inverter 501 can be improved and the size can be reduced.
  • the loss of the diode 93 including the forward recovery loss, the conduction loss, and the reverse recovery loss can be minimized, and a highly efficient inverter (power converter) 501 can be realized.
  • FIG. 20 is a circuit diagram of a three-phase inverter 600 having a pair-arm configuration, which is the basic technique of the present invention.
  • a diode 172 is connected in antiparallel to the IGBT 170 having an insulated gate terminal (abbreviated as “gate”) 171.
  • the inverter 600 is configured to control the power supplied to the connected inductive load 168 by supplying power from the voltage source 169, applying a voltage to the gate 171 of the IGBT 170, and repeating turn-on and turn-off at high speed. ..
  • the inductive load 168 is, for example, a motor (motor).
  • the IGBT 170 and the diode 172 generate a conduction loss at the time of conduction, a switching loss at the time of switching, and the temperature rises due to the thermal resistance of the element and its surroundings. Therefore, since the current density that can be passed through the IGBT and the diode is defined by its maximum allowable temperature, a predetermined volume by parallel connection is required to satisfy the rated current of the desired inverter.
  • the loss is roughly classified into a conduction loss that occurs when the IGBT and the diode conduct each other, and a switching loss that occurs between the IGBT and the diode when the IGBT switches.
  • the switching loss is further divided into four types: turn-on loss that occurs when the IGBT turns on, reverse recovery loss at the diode against the arm, turn-off loss that occurs when the IGBT turns off, and forward recovery loss at the diode against the arm. Be done.
  • the temperature rise of the element can be suppressed, so that the allowable current density can be increased, that is, the inverter can be made smaller and more efficient by reducing the number of parallel connections and the element area. ..
  • This gate control type diode which is a comparative example of the present invention will be described in detail with reference to FIGS. 21 and 22.
  • This gate control type diode is a technology for reducing the reverse recovery loss of the diode, and comprises a structure in which a gate electrode capable of controlling the injection carrier concentration in the drift region is arranged on the surface of the anode region and the control technology thereof.
  • FIG. 21 is a diagram of an evaluation circuit 700 that evaluates the recovery characteristics of a diode assuming the operation of a power converter that produces an AC output from a DC power supply.
  • the evaluation circuit 700 has a circuit configuration in which the gate control type diode 45 and the IGBT 44 of the pair arm are connected in series to the DC power supply 47, and the inductive load 48 is connected in parallel with the diode 45. Will be done.
  • an AC output voltage is generated across the inductive load 48 in response to the input signal 42 of the gate of the IGBT 44.
  • FIG. 22 is a timing chart showing the recovery characteristics obtained by the evaluation circuit 700 of FIG. 21. It is a timing chart which shows the recovery characteristic by the evaluation circuit 700 of FIG. As the recovery characteristics, the gate control signal 43 of FIG. 21, the current waveform 107 which is the switching characteristic obtained accordingly, and the cathode / anode voltage waveform 108 which is the same characteristic are shown.
  • the gate control diode 45 reduces the conduction loss by applying a negative bias 112 below the threshold voltage to the gate to increase the injection carrier concentration in the drift region and decrease the forward voltage. be able to.
  • the current 107 of the diode 45 is attenuated.
  • a reverse recovery current 49 in the reverse direction is transiently generated, and a reverse recovery period 110 in which the cathode / anode voltage 108 rises elapses.
  • the reverse recovery current 50 of the conventional pn diode was large, but it could be reduced as shown by the solid line 49.
  • the non-conduction period 09 is reached in which the cathode / anode voltage 51 reaches the power supply voltage and stabilizes.
  • the cathode / anode voltage 52 of the conventional pn diode was large, but it could be reduced like the cathode / anode voltage 51 shown by the solid line.
  • the injection carrier concentration of the anode / charge is reduced by applying a positive bias 113 equal to or higher than the threshold voltage to the gate immediately before the reverse recovery period 1. Further, since the carriers in the drift region are discharged to the anode via the electron inversion layer generated at the interface of the oxide film, the carrier concentration in the drift region can be temporarily reduced. As a result, the reverse recovery current in the reverse recovery period 110 is reduced, and the rate of increase of the cathode / anode voltage 51 is increased, so that the reverse recovery loss can be reduced.
  • both the conduction loss and the reverse recovery loss can be reduced by the structure and the gate control method.
  • the diode 45 since the diode 45 has a loss even in the forward recovery state, it is important to reduce the loss. In the forward recovery state, the diode undergoes commutation when the IGBT of the pair turns off, and the transient anode / cathode occurs when the carrier fills the drift region of the diode 45 during the commutation. It is a state in which a voltage rise occurs.
  • a forward recovery loss occurs due to the product of the current and voltage rise due to this commutation.
  • the IGBT of the anti-arm turns off and the diode recovers forward.
  • the inverter is a device that converts DC to AC by modulating the pulse width of the pair arm, which is the conduction command of the IGBT (PWM: Pulse Width Modulation), and has various pulse widths to maintain the quality of the AC waveform. Control needs to be considered. That is, since the gate control type diode 45 of the evaluation circuit 700 of FIG. 21 has a loss even in the forward recovery state, it is an object of the present invention to reduce the loss.
  • the semiconductor circuit control method according to Examples 1 to 4 of the present invention and the power converter to which the semiconductor circuit control method is applied can be summarized as follows.
  • the semiconductor circuit to be controlled by this method is a semiconductor circuit composed of a pair of arms in which arms 92 and 94 in which gate control type diodes 93 and 203 are connected to IGBT 91 and 901 are connected in series. More specifically, in addition to the single-phase PWM inverters 130 and 150 shown in FIGS. 2 (1) and 12 (2), 18 (4) and 19 (a modified example of 4) are shown. It is suitable for the three-phase inverters 500 and 501 shown.
  • the arms 92 and 94 connect the conduction direction of the collector and emitter of the BT91,901 and the conduction direction of the gate control diode 93,203 by the anode 86 and the cathode 89 in antiparallel connection, that is, in parallel in the opposite direction.
  • the circuit is configured by connecting.
  • the pair arm is configured by connecting the gate control type diodes 93, 203 and the IGBT 91, 901 in series from one arm 92 (94) to the other arm 94 (92), respectively.
  • the gate control type diodes 93 and 203 are provided on the semiconductor substrate by insulating the anode electrode 86, the cathode electrode 89 and the gate electrode 81.
  • the gate control type diodes 93 and 203 have the following features.
  • the carrier concentration is controlled in the drift region 87 in the semiconductor substrate according to the voltage applied to the gate electrode 81.
  • the gate control type diodes 93 and 203 operate as follows by controlling the carrier concentration.
  • a zero bias or positive bias 70 voltage signal is applied between the gate electrode 81 and the anode electrode 86, where an electron layer is generated at the interface of the gate electrode 81.
  • a negative bias voltage signal in which a hole layer is generated at the interface of the gate electrode 81 is applied between the gate electrode 81 and the anode electrode 86.
  • the negative bias 71 is switched to the voltage signal to which the zero bias or the positive bias 70 is applied.
  • This method controls so as to determine the pulse width of the other arm 94 (92) corresponding to the pulse width of one arm 92 (94) in the pair arm. More specifically, the gate control type diodes 93,203 variably control the period for applying the zero bias or the positive bias 70 according to the non-conducting period of the IGBTs 91,901 connected in series with them. According to such a semiconductor circuit control method, the transient response characteristics for various pulse conditions in the PWM operation of the inverter, that is, the ON / OFF transition state is improved, and the conduction loss generated in the diode and the forward recovery loss are reduced. This makes it possible to reduce power consumption and miniaturization.
  • control is performed based on the following definitions as shown in FIGS. 1A and 1B.
  • the non-conduction period of the IGBTs 91,901 connected in series is defined as t off.
  • the states of the gate control type diodes 93 and 203 are defined as follows. The period from the application of zero bias or positive bias 70 between the gate electrode 81 and the anode electrode 86 to the reverse recovery state is defined as t d_rr. Also, the period of forward recovery is defined as t fr.
  • the relationship of the total period t d_rr + t fr which is the sum of the period t d_rr leading to the reverse recovery state and the period t fr of the forward recovery state, satisfies t off ⁇ t d_rr + t fr with respect to the non-conduction period t off.
  • the period t d_rr until the reverse recovery state is variably controlled according to the length of the non-conducting period t off.
  • control is performed based on the following definition.
  • b be a fixed period that does not depend on the non-conduction period t off.
  • the period t d_rr to reach the recovery state is defined as the fixed period b.
  • the period t d_rr until the recovery state is variably controlled according to the non-conducting period t off.
  • the objects to be controlled by the methods according to Examples 1 to 4 of the present invention are the semiconductor circuits exemplified by the single-phase PWM inverters 130 and 150 and the three-phase inverters 500 and 501.
  • These semiconductor circuits consist of a first IGBT 91,901 arranged on one arm 92, a second IGBT 91,901 arranged on the other arm 94, and a gate connected in series with the first IGBT 91,901.
  • a circuit is configured with control type diodes 93 and 203.
  • the terminal to which a voltage can be applied between the gate electrode of the first IGBT 91,901 and the emitter sense terminal (emitter electrode) 69 is defined as the first gate terminal 67A. Further, a terminal to which a voltage can be applied between the gate electrode 67A of the second IGBT 91,901 and the emitter electrode 69 is referred to as a second gate terminal 67B.
  • the first gate terminal and the second gate terminal are controlled so that the first IGBT 91,901 and the second IGBT 91, 901 are complementary to each other at regular intervals and are conductive or non-conducting, and have a pulse width.
  • a voltage signal (FIGS. 2, FIG. 12, FIG. 18, and FIG. 19) based on the modulated first PWM command signal 63 and the second PWM command signal 64 is input. Further, the voltage signal applied between the gate electrode 81 and the anode electrode 86 of the gate control diode 203 as illustrated in FIGS. 7A, 7B and 8 is generated based on the second PWM command signal 64. .. This further improves the above-mentioned transient response characteristics.
  • the voltage signal applied between the gate electrode 81 and the anode electrode 86 of the gate control type diodes 93 and 203 is the first.
  • the voltage signal applied to the gate terminal 67B of 2 and the second PWM command signal 64 are received and generated in the same gate control circuit board 66,902 (FIGS. 2, FIG. 12, FIG. 18, and FIG. 19). ..
  • the present invention can be easily implemented.
  • the voltage signal applied between the gate electrode 81 and the anode electrode 86 of the gate control type diodes 93 and 203 is shown in FIG.
  • a PWM trigger signal in which the second PWM command signal 64 is delayed for a certain period of time and synchronized with the pulse width of the second PWM command signal 64, and a conduction command period longer than the fixed period b.
  • the signal G shown in FIGS. 15 and 16 is the forward recovery time and the reverse recovery time of the gate control type diode from the signal E. Is generated with a delay in consideration of. That is, the pulses of the PWM trigger signal and the fixed trigger signal delay the timing at which the pulses fall until the reverse recovery state of the gate control type diodes 93 and 203 elapses. This makes the present invention more reliable.
  • the first gate terminal 67A and the second gate terminal 67B are A voltage signal delayed by the same fixed period a is input from the first PWM command signal 63 and the second PWM command signal 64, respectively.
  • the first and second gate terminals 67B are controlled as specified below.
  • the fixed trigger signal having a continuity command period longer than the fixed period b is controlled so that the on command is input at the timing when the pulse in the second PWM command signal 64 falls.
  • the power converter according to the first to fourth embodiments of the present invention is a power converter to which any of the above methods [1] to [8] is applied, for example, FIGS. 2, 12, 18, and 18.
  • the first conductive type will be mainly exemplified as the N type, and the second conductive type as the P type, but the whole may be reversed.
  • the gate-controlled diodes 93,203 in the inverters 130,150,500,501 have the features shown in FIGS. 7A and 7B.
  • the gate control type diodes 93 and 203 are of the first conductive type (N type) semiconductor substrate, the first conductive type cathode region (N + type cathode layer 88 and the cathode electrode 89), and the second conductive type (P type). It includes an anode region (P-type anode layer 84 and an anode electrode 86) and a gate electrode 81.
  • the cathode region (N + type cathode layer 88 and cathode electrode 89) of the first conductive type (N type) is provided on the first surface side of the semiconductor substrate.
  • the second conductive type (P type) anode region (P type anode layer 84 and anode electrode 86) is provided on the second surface side opposite to the first surface side of the semiconductor substrate.
  • the anode electrode 86 is arranged on the second surface side of the anode region (P-type anode layer 84 and the anode electrode 86).
  • the gate electrode 81 is adjacent to the anode 86 region via the gate insulating film 82.
  • the inside of the trench extending from the second surface side through the anode 86 region (P-type anode layer 84 and anode electrode 86) to the cathode region (N + type cathode layer 88) is surrounded by the gate insulating film 82. ing.
  • the anode 86 region (77,84) is in contact with the first conductive type well region (N-type well layer 85) in contact with the gate insulating film 82.
  • the well region 85 is adjacent to the first conductive type drift region (N-type cathode drift layer 87) in contact with the cathode region (N + type cathode layer 88).
  • the power converter according to the fourth embodiment of the present invention is a dual gate IGBT901 in which the GBT901 in the above [9] has a first gate terminal and a second gate terminal as shown in FIG. , Has the following control functions.
  • the dual gate IGBT 901 shifts from the non-conducting state to the conducting state when a voltage equal to or higher than the threshold value is applied to at least one gate terminal. Further, the dual gate IGBT 901 shifts from the conductive state to the non-conducting state when the voltages applied to the two gate terminals are both less than the threshold value.
  • inverters 130, 150, 500, 501 that can reduce conduction loss and forward recovery loss that occur in the diode under the pulse condition of PWM operation, and can save energy and reduce the size.
  • the power converter according to the first, second, and fourth embodiments of the present invention converts direct current into single-phase or three-phase alternating current and supplies power to the load 950.
  • the power converter is configured as described above, and is, for example, a single-phase inverter shown in FIGS. 2 and 12, or a three-phase inverter shown in FIGS. 18 and 19. That is, this power converter is configured by a circuit consisting of a pair of arms corresponding to the number of alternating current phases to be converted. These pairs of arms are DC input terminals that connect one of the two extremes and the other, positively and negatively, respectively.
  • AC terminals 121 to 123 are used to connect the neutral points to which the arms 92 and 94 are connected to the load 950. This makes it possible to provide a single-phase or three-phase inverter having high practical value capable of energy saving and miniaturization.
  • Gate control signal for anti-arm IGBT 2 ...
  • Gate-controlled diode current I K 5 ... Time integration of V KA ⁇ I K product of gate control diode, generated energy E fr 6 ...
  • Control of the present invention 7 ...
  • Control of comparative example 8 ... Increase in forward recovery loss ⁇ E fr 9 ... On voltage 10 ... Off voltage 11 ... Zero bias or positive bias 12 ... Negative bias below threshold voltage 13 ...
  • Zero bias or positive bias 71 Negative bias below threshold voltage 72 ... Forward external power supply 73 . Hole layer 74 ; Hole carrier 75 ... Electronic carrier 76 ; Electronic layer 77 ... P-type anode layer 78 ... Ohmic Contact (barrier) 81 ... Gate electrode 82 ...
  • Lower arm IGBT gate control signal 102 ... Lower arm gate control diode gate control signal 103 ... Lower arm IGBT collector / emitter voltage V CE 104... Collector current of lower arm IGBT I C 105... Lower arm IGBT conduction period 106... Upper arm gate control diode conduction period 107... Current flowing through the diode 108... Conate / anode voltage 109... Period during which the diode is in a conductive state, conduction period 110... Diode reverse recovery Period of state, reverse recovery period 111 ... Period of diode in reverse bias state, non-conduction period 112 ... Negative bias below threshold voltage 113 ... Positive bias above threshold voltage 115 ...
  • Example 3 On When g with a long command period is input 401... Method of Example 3, when f with a short on-command period is input 500... Three-phase AC inverter 501... Modification of three-phase AC inverter 600... Three-phase AC inverter (Fig. 20) 700 ... Evaluation circuit (Fig. 21) 901 ... Dual gate type IGBT 902 ... Gate control circuit 950 ... Motor 951 ... Three-phase AC inverter command unit T ... Time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ゲート制御型ダイオード203のゲート電極81に印加する電圧に応じて半導体基板内でドリフト領域87のキャリア濃度を制御する。逆回復状態のとき、ゲート電極81とアノード電極86との間に、ゲート電極81の界面で電子層が生じるゼロバイアス又は正バイアスの電圧信号を印加する。順回復状態のとき、ゲート電極81とアノード電極86との間に、ゲート電極81の界面で正孔層が生じる負バイアスの電圧信号を印加する。順回復状態の後、負バイアスから、ゼロバイアス又は正バイアスを印加する電圧信号へと切り替える。ゲート制御型ダイオード203は、それらに直列接続されたIGBTの非導通期間に応じて、ゼロバイアス又は正バイアスを印加する期間を可変制御する。

Description

半導体回路制御方法、及びそれを適用した電力変換器
　本発明は、半導体回路制御方法の制御方法及びそれを適用した電力変換装置に係り、特に、エアコンや電子レンジなどの小電力機器から、自動車、鉄道や製鉄所のインバータなどの大電力機器にも好適な半導体回路の制御方法、及びそれを用いた電力変換装置に関する。
　地球温暖化が世界共通の重要な緊急課題となっており、その対策の一つとしてパワーエレクトロニクス技術の貢献期待度が高まっている。特に、電力変換機能を司るインバータの高効率化に向けて、それを構成するパワースイッチング機能を果たすIGBT(Insulated Gate Bipolar Transistor)と、整流機能を果たすダイオードを主としたパワー半導体デバイスの低消費電力化が求められている。
　主にダイオードの逆回復損失を低減する技術として、特許文献1に記載のゲート制御型ダイオードが知られている。これはアノード領域の表面にドリフト領域への注入キャリア濃度を制御できるゲート電極を配置した構造と、その制御技術から成る。
特開2018-117044号公報
　しかしながら、対アームのダイオードにおいては、IGBTに対する様々な非導通の指令期間において通流する状態となるため、IGBTと同ように様々な導通期間やスイッチングモードでの動作を考慮し、導通損失、逆回復損失、順回復損失を最小化できる技術が求められる。そのため、特許文献1に示されたダイオードの技術では、インバータのPWM（Pulse Width Modulation）動作における順回復損失の低減が困難であった。
　本発明は、上記課題に鑑みてなされたものであり、従来のゲート制御型ダイオードの制御方法に対し、インバータのPWM動作における様々なパルス条件において、ダイオードに発生する導通損失のほか順回復損失を低減することにより、低消費電力化や小型化が可能な半導体回路制御方法を提供することにある。
　上記課題を解決する本発明は、IGBTにゲート制御型ダイオードが接続されたアームを直列接続した対アームで構成された半導体回路を制御する方法である。制御対象とする半導体回路において、アームは、IGBTのコレクタとエミッタによる導通方向と、ゲート制御型ダイオードのアノードとカソードによる導通方向と、を逆並列接続し、対アームは、一方のアームから他方のアームにわたって、ゲート制御型ダイオードとIGBTとをそれぞれ直列接続し、ゲート制御型ダイオードは、半導体基板にアノード電極とカソード電極とゲート電極とを絶縁して設けられている。この半導体回路に対する制御方法は、ゲート電極に印加する電圧に応じて半導体基板内でドリフト領域のキャリア濃度が制御され、順回復状態のとき、ゲート電極とアノード電極との間で、ゲート電極の界面に正孔層が生じる負バイアスの電圧信号を印加し、逆回復状態のとき、ゲート電極とアノード電極との間で、ゲート電極の界面に電子層が生じるゼロバイアス又は正バイアスの電圧信号を印加し、順回復状態の後、負バイアスから、ゼロバイアス又は正バイアスを印加する電圧信号へと切り替え、対アームにおける一方のアームのパルス幅に対応して他方のアームのパルス幅を決めるように、ゼロバイアス又は正バイアスを印加する期間を直列接続されたIGBTの非導通期間に応じて可変制御する。
　本発明によれば、インバータのPWM動作における様々なパルス条件において、ダイオードに発生する導通損失のほか順回復損失を低減することにより、低消費電力化や小型化が可能な半導体回路制御方法を提供できる。上記した以外の課題、構成及び効果は、以下の実施形態の説明によって明らかにされる。
本発明の実施形態に係るゲート制御型ダイオードの制御方法（以下、「半導体回路制御方法」又は「制御方法」あるいは単に「方法」ともいう）を示すタイミングチャートであり、非導通期間toffが長い場合aを示す。 図１Ａと比較して、非導通期間toffが短い場合cを示すタイミングチャートである。 図１の方法を適用するPWMインバータの回路図である。 図１Ａと同一内容で非導通期間toffが長い場合aを示すタイミングチャートである。 図３Ａと比較するための、非導通期間toffが短い場合cを示すタイミングチャートである。 図１Ａ及び図３Ａの実施形態と、図３Ｂの比較例と、それぞれの方法による電流波形、電圧波形、電流・電圧積の時間積分波形を示すタイミングチャートである。 図２のインバータの動作を説明するタイミングチャートである。 図２のゲート制御型ダイオードにおける損失とキャリア引き抜き時間td_rrの相関図であり、非導通期間toffが大の場合を示す。 図５Ｂと比較して、非導通期間toffが小の場合を示す相関図である。 図２のゲート制御型ダイオードにおける損失を最小にする最適td_rrについて説明するタイミングチャートである。 図２のゲート制御型ダイオードにおける最適td_rrと、対アーム（上下アーム）におけるIGBTの非道通期間toffと、の相関図である。 図１Ａ及び図１Ｂにより動作説明したゲート制御型ダイオードの断面図と導通時のキャリアを示す模式図である。 図１Ａ及び図１Ｂにより動作説明したゲート制御型ダイオードの断面図と導通時のキャリアを示す模式図である。 図１Ａ及び図１Ｂにより動作説明したゲート制御型ダイオードの転流時における順回復電圧が小さい場合のゲートバイアスの対応図である。 図８Ａと比較して上記順回復電圧が大きい場合のゲートバイアスの対応図である。 本発明の実施形態に係る方法を示すタイミングチャートであり、非導通期間toffが長い場合を示す。 図９Ａと比較して、非導通期間toffが短い場合を示すタイミングチャートである。 図９Ａ及び図９Ｂの制御方法を実現するゲート制御回路とアームとを接続したインバータを示す回路図である。 図１０のゲート制御回路における各信号のシーケンスを示すタイミングチャートであり、オン指令期間が長い場合を示す。 図１１Ａと比較して、オン指令期間が短い場合を示す。 図９Ａ及び図９Ｂの制御方法を適用するインバータの回路図である。 図１２のインバータの回生動作時における対アーム（上下アーム）のIGBTと、ゲート制御型ダイオードのゲート波形と、主回路波形と、を示すタイミングチャートである。 図１２のインバータの力行動作時における対アーム（上下アーム）のIGBTとゲート制御型ダイオードのゲート波形と、主回路波形と、を示す図である。 本発明の実施形態に係る方法を実現するゲート制御回路とアームとを接続したインバータを示す回路図である。 図１５のゲート制御回路において、特に指令パルス幅が長い場合における各信号のシーケンスを示すタイミングチャートである。 図１５のゲート制御回路において、特に指令パルス幅が短い場合における各信号のシーケンスを示すタイミングチャートである。 本発明の実施形態に係る方法を適用した三相交流インバータの回路図である。 図１８に対する変形例として、デュアルゲート型IGBTを適用した三相交流インバータの回路図である。 対アーム構成を有する三相インバータの回路図である。 直流電源から交流出力を生み出す電力変換装置の動作を想定したダイオードのリカバリー特性を評価する評価回路の図である。 図２１の評価回路で得られたリカバリー特性を示すタイミングチャートである。
　以下、図面を参照しながら、本発明の実施例１～実施例４、及びそれらの基本技術について説明する。図１Ａ～図８Ｂを用いて実施例１を説明し、図９Ａ～図１４を用いて実施例２を説明し、図１５～図１７を用いて実施例３を説明し、図１８を用いて実施例４を説明し、図１９を用いて実施例４の変形例を説明する。また、図２０～図２２を用いて本発明の基本技術及び比較例を説明する。
　なお、各図中の回路図において、ゲート信号を伝える導電線として、ゲート端子に対して一本の線で簡易的に示している。この点について、実際にはエミッタ電位を基準とするための、基準用導電線も存在し、その基準電位に対する電圧を入力する。また、各図中の回路図において、デュアルゲートIGBTのエミッタと導電する基準用導電線の記載も省略する。
　本発明の実施例１に係るゲート制御型ダイオードの制御方法（半導体回路制御方法）は、図１Ａ及び図１Ｂのタイミングチャート200,200’で規定するとおりである。すなわち、図１Ａ及び図１Ｂのタイミングチャート200,200’に示す方法を実施例１の方法とする。図１Ａは、非導通期間toff 19が長い場合aを示す。以下、図１Ａを始めとするタイミングチャートの横軸は、共通の時間Ｔを示している。
　図１Ｂは、図１Ａと比較して、非導通期間toff 19が短い場合cを示す。これら、図１Ａ及び図１Ｂのタイミングチャート200は、ゲート制御型ダイオード93（図２）と、203（図７Ａ、図７Ｂ）のゲート制御信号波形1，2と、カソード/アノード間電圧VKA3と、電流波形IK4と、を示している。
　図２は、図１の方法を適用するPWMインバータ130の回路図である。図２に示すように、PWMインバータ130（以下、単に「インバータ130」ともいう）は、その直流電源169に対し、直列接続した2つのIGBT91と各々に逆並列接続されたゲート制御型ダイオード93を接続し、アーム92とアーム94とによる対アーム92,94を構成する。
　対アーム92,94それぞれのIGBT91が直列接続された中性点90に誘導性負荷95が接続されている。対アーム92,94に配置された２つのIGBT91（以下、「対アームIGBT」ともいう）は、相補的に導通させるシーケンスを持ったPWMの指令信号63,64に制御されてスイッチング動作する。その結果、直流電力169は誘導性負荷95において交流電力に変換される。なお、自アームから見た対アームIGBTとは、対アームにおける一方のアームから見た他方のアームに属するIGBTを指すものとする。
　実施例１の方法は、換言すると、ドリフト領域のキャリア濃度が制御される機能を有したゲート制御型ダイオードのゲートにバイアス電圧を印加する制御方法である。この方法を適用するインバータとして、図２に示す単相PWMインバータ130が例示されている。このインバータ130は、対アーム92,94のそれぞれに配置されたIGBT91と、それら各々に逆並列接続されたダイオード93と、により回路構成される。
　逆並列接続とは、図２に示したアーム92,94において、IGBT91のコレクタとエミッタによる導通方向と、ゲート制御型ダイオード（以下、単に「ダイオード」ともいう）93のアノード86とカソード89による導通方向（図７Ａ、図７Ｂ、図８Ａ、図８Ｂ）と、を逆方向にして並列接続した回路形態をいう。なお、「アノード」や「カソード」は、説明の状況に合わせて「アノード電極」や「カソード電極」という。
　なお、対アーム92,94のそれぞれに配置されたIGBT91のゲート端子について、両方をまとめてゲート端子67とする。また、上下何れのアームか区別する必要があれば、上アーム92に配置されたIGBT91のゲート端子67Aと、下アーム94に配置されたIGBT91のゲート端子67Bと、符号を分けて区別する。
　インバータ130は、一つのアーム92に配置されたIGBT91のオフ指令によって、同一アーム92に配置されたダイオード93に電流が転流するので、ダイオード93は導通状態となる。また、IGBT91のオン指令によって、IGBT91が導通状態になるとともに、同一アームに配置されたダイオード93は非導通状態となる。
　図１Ａ及び図１Ｂにおいて、対アーム92,94それぞれのIGBT91（対アームIGBT）のゲート制御信号1がターンオフ17すると、ダイオード93に電流が転流し、VKA3は下降し、IK4が上昇する。一般的に、インバータの誘導性負荷は、一定の電流を流し続けるように作用するため、ダイオード93にはIGBT91の通流と同じ負荷電流を流そうとする。したがって、ダイオード93では、負荷電流15を流すキャリアをドリフト領域87（図７Ａ及び図７Ｂ）に通流するため、高い負性の順回復電圧VKA21が過渡的に生じる。
　この状態を順回復状態23と呼び、安定した導通状態に至るまでの順回復期間tfr36を要する。そして、この順回復期間tfr36では過渡的なVKAの変化とIKの変化の積によって順回復損失が生じる。ゲート制御型ダイオード93では、ゲート制御信号2を順回復状態23において閾値電圧未満の負電圧12にバイアスすることで、注入するキャリア濃度を上昇でき、VKAの上昇を抑制できる。
　したがって順回復損失を低減させる性能が得られる。次に、ダイオード93は導通状態28となるが、負バイアス12を維持することで低い導通損失を得られる。その後、同一アーム92のIGBT91のゲート制御信号1がターンオン18すると、ダイオード93の電流IK4は減衰し、同一アーム92のIGBT91へ転流する。そして、VKA3はインバータ130の電源電圧13まで上昇し非導通状態27に至る。
　ここで、ダイオード93には導通時に伝導度変調に寄与していた残存キャリアがアノード86に戻ることで逆方向の電流である逆回復電流22が流れ、非導通状態27に至るまでの逆回復期間trr37を要する。この状態を逆回復状態24と呼び、過渡的なVKAの変化とIKの変化の積によって逆回復損失が生じる。
　ゲート制御型ダイオード93では、ゲート制御信号2を逆回復状態24の直前のキャリア引き抜き期間td_rr20において、ゼロバイアス又は正バイアス11を印加するように制御する。この制御により、アノード/カらの注入キャリア濃度を低減できるとともに、伝導度変調に寄与していた電子キャリアをアノードへ排出できる。その結果、一時的にドリフト領域のキャリア濃度を低減でき、逆回復状態24において、逆回復電流22を低減できる。したがって低い逆回復損失の性能を得られる。
　一方、インバータ130ではPWM動作により交流波形を作り出すことから、様々な導通、非導通幅でのIGBT91とダイオード93の動作を考慮する必要がある。特にインバータ130におけるダイオード93は、同一アームのIGBT91がオフする期間に導通する。このため、同一アームのIGBT91のターンオフ、ターンオンのタイミングでダイオード93に順回復状態、導通状態、逆回復状態が生じる。したがって、そのタイミングにおけるゲート制御型ダイオード93に印加するゲートバイアスが、インバータ130における、損失の低減効果を導出するために重要である。
　上述のように、図１Ａ及び図１Ｂには、同一アームのIGBT91の非導通期間toff 19が長い場合aと、短い場合cにおいて、ダイオード93の順回復損失、導通損失、逆回復損失を共に低減できるゲート制御型ダイオード93のゲート制御信号2を示している。順回復状態23時にゲートバイアスを閾値電圧未満の負バイアス12とする。
　また、逆回復状態24時にゲートバイアスをゼロバイアス又は正バイアス11を印加するシーケンスによって、ゲート制御型ダイオード93のキャリア濃度を最適化できる。また、インバータ130のPWM動作を考慮すると、キャリア引き抜き期間td_rr20を、同一アームのIGBT91のオフ指令期間toff 19に応じ、
［toff ≧ td_rr + tfr］の関係を満たすように、可変制御することで、ダイオード93の損失低減効果をPWMインバータ130において導出することができる。
　IGBT91のゲート端子67とゲート制御型ダイオードのゲート端子68と基準電位用のエミッタセンス端子（以下、「エミッタ電極」ともいう）69は、ゲート制御回路基板（以下、「ゲート制御回路」ともいう）66に接続されている。このゲート制御回路66において、IGBT91のPWM動作とダイオードの低損失化を可能にするゲート制御信号が、指令信号63,64を受けて生成される。このゲート制御型ダイオード93のゲート制御信号は、td_rrを対アームIGBTのオフ期間に応じて可変制御された信号とする。その結果、インバータ130のPWM動作中に、ダイオード93で発生する電力損失が最小化される。
　このようなゲート制御型ダイオード93は、非導通状態において、IGBT91のゲート電極67とエミッタ電極69との間にオフ指令電圧が印加されることで、IGBT91に通流していた電流が転流して順回復状態となる。逆に、ゲート制御型ダイオード93は、導通状態において、IGBT91のゲート電極67とエミッタ電極69との間にオン指令電圧が印加されることで、通流していた電流が、IGBT91へ転流し逆回復状態となる。
　図３Ａは、図１Ａと同一内容で非導通期間toffが長い場合aを示すタイミングチャートである。本発明の比較例に係る方法を示すタイミングチャートである。図３Ｂは、図３Ａと比較するための、非導通期間toffが短い場合cを示すタイミングチャートである。すなわち、図３Ｂは、実施例１の方法に対する比較例として、ゲート制御型ダイオードのtd_rrを固定値とした場合の制御波形と、得られるVKA3,IK4の波形と、を示している。なお、以下の説明において、タイミングチャートを始めとするグラフに付された符号を重視する代わりに、インバータ及びその構成要素から自明の符号を省略することがある。
　図３Ａ及び図３Ｂにおいて、対アームIGBTのゲート制御信号1と、ゲート制御型ダイオードのゲート制御信号2と、ゲート制御型ダイオードのカソード/アノード間電圧(VKA)波形3、ゲート制御型ダイオードの電流(IK)波形4と、ゲート制御型ダイオードのVKA・IK積の時間積分、すなわち発生エネルギーEfr5と、オン電圧9と、オフ電圧10と、ゼロバイアス又は正バイアス11と、閾値電圧未満の負バイアス12と、高電圧(電源電圧)13と、0V電位14と、高電流(負荷電流)15と、0A電位16と、を示している。
　対アームIGBTのオフ期間が長い場合aにおいて順回復損失、導通損失、逆回復損失を低減できる固定値bのtd_rrを持ったゲート制御信号2を、対アームIGBTのオフ期間が短い場合cにも適用した場合、すなわち、［toff ≧ td_rr + tfr］の関係を満たさない場合、順回復損失の増大を招く。これは、ゲート制御型ダイオードのゲートバイアスがゼロバイアス又は正バイアスにて、対アームIGBTからダイオードへ転流が生じるため、キャリアの注入効率が悪く大きな負性VKA 25が過渡的に生じるためである。
　インバータのPWM動作では、ダイオードに対し対アーム配置のIGBTの非導通期間が様々に変調するため、そのターンオフのタイミングにおいてゲート制御型ダイオードのゲートバイアスを閾値電圧未満に負バイアスし、キャリア注入効率の高い状態を形成しなければ順回復損失の上昇を招く。
　さらに逆回復時の逆回復損失を低減するためには、対アームIGBTのターンオンのタイミングにおいてゲート制御型ダイオードのゲートをゼロバイアス又は正バイアスし、キャリア注入効率を下げることが必要である。
　したがって、ゲートをゼロバイアス又は正バイアスの期間であるtd_rrを対アームIGBTの非導通期間に応じて可変制御することが、インバータのPWM動作において、ダイオードに発生する順回復損失と逆回復損失をともに低減するために必要となる。
　実施例１の方法による効果について、図４～図６Ｂを参照しながら説明する。図４は、図１Ａ及び図３Ａの実施例１と、図３Ｂの比較例と、それぞれの方法による電流波形、電圧波形、電流・電圧積の時間積分波形を示すタイミングチャートである。図４において、実践による可実施例１の制御6と、破線による比較例の制御7と、の違い明示している。
　すなわち、図４は、ゲート制御型ダイオードの順回復時のIK波形4と、VKA波形3と、電流・電圧積の時間積分で算出される発生エネルギーEfr5と、を示している。ここでの比較例とは、ゲート制御型ダイオードのゲート制御信号におけるtd_rrの期間を固定幅とし、対アームIGBTのオフ期間が、td_rrよりも短くなる場合をいう。
　対アームIGBTの転流によって過渡的に増加するゲート制御型ダイオードのIK波形4は、インバータの誘導性負荷の働きによって、図１Ａ及び図３Ａに示した実施例１の制御6と、図３Ｂに示した比較例の制御７と、差が無く変化は見られない。一方、VKA波形3について、実施例１の制御6は、比較例の制御７に対し、ダイオードの順回復による電圧上昇を抑制する効果が得られる。
　この効果は、実施例１の制御6によって、対アームIGBTのオフ期間に応じ、td_rrを可変制御とし、そのオフ期間が短い場合であっても得られる。つまり、実施例１の順回復時23において、ゲート制御型ダイオードのゲートに閾値電圧以下の負バイアスが印加されるため、キャリア注入効率を高くできることにより生み出される効果である。
　このように、過渡的な順回復電圧の抑制によって、ゲート制御型ダイオードにかかる電流・電圧積が小さくなる。その結果、順回復時の発生エネルギーEfr5の観点から、比較例の制御７に対し、実施例１の制御6は小さく、高効率なインバータ動作を実現できる。
　図５Ａは、図２のインバータ130の動作を説明するタイミングチャートである。図５Ｂは、図２のゲート制御型ダイオード93における損失とキャリア引き抜き時間td_rrの相関図であり、非導通期間toffが大の場合を示す。図５Ｃは、図５Ｂと比較して、非導通期間toffが小の場合を示す相関図である。図５Ｂ及び図５Ｃにおいて、横軸は最適なキャリア引き抜き時間td_rrを非導通期間toffと関連付ける時間軸であり、縦軸はダイオード損失Ｅを示している。
　図５Ａ～図５Ｃは、インバータ動作においてダイオードで生じる順回復損失と、導通損失と、逆回復損失の発生シーケンスと、損失とゲート制御型ダイオードの制御におけるtd_rrの相関と、を示している。対アームIGBTのゲート制御信号1にオフ指令が入りIGBTがターンオフ17することで、ゲート制御型ダイオードは、順回復状態23を経て導通状態28に至る。
　次に、対アームIGBTのゲート制御信号1にオン指令が入りIGBTがターンオン18することで、ゲート制御型ダイオードは、逆回復状態24を経過し非導通状態27に至る。このシーケンスにおいて、ダイオードに通流する電流IK4とカソード/アノード間電圧VKA3の積を時間積分することで、発生エネルギー5が算出される。
　ここで、実施例１の方法による効果を明瞭化するため、発生エネルギー5を、順回復状態を経た導通状態28で発生する損失Econd29と逆回復状態24で発生する損失Errsw30に分割して考える。また、ゲート制御型ダイオード92において、逆回復する直前にキャリア濃度の低減を目的としゲートにゼロバイアス又は正バイアスを印加する期間td_rr20において、一時的に順方向電圧が上昇することによる損失上昇も考慮しEcond29に含めるこことする。
　図５Ｂに示すように、対アームIGBTのオフ期間toff 19が長い条件においては、td_rr20を制御パラメータとした場合、td_rr20を増加することで逆回復直前のキャリア引き抜き効果が高まりErrsw30が低減する。一方、逆回復直前におけるtd_rr期間20での導通損失の上昇によってEcond29が上昇する。
　これによって、ダイオードに発生する全損失Econd29 + Errsw30が最小となる最適td_rrが存在する。これはtoff 19が長い期間おいては、ダイオードの構造により一定の値に定まり、固定値bで損失の最小化が可能である。ここで、ダイオードの構造とはドリフト領域の厚さやキャリアのライフタイムである。
　一方、図５Ｃに示すように、toffが短い条件、特に固定値bよりも短くなる条件では、td_rr20を大きくすると導通損失Econd29に順回復損失の上昇分ΔEfrが大きく占めるようになり、全損失Econd29 + Errsw30が上昇する。すなわち、ΔEfr8の上昇が生じない条件でダイオードの損失Ｅは最も下がり、順回復期間tfr36に対し、td_rrを［toff - tfr］の可変値を持った期間で制御することによって、ダイオードの損失Ｅを最も下げられる。
　図６Ａは、図２のゲート制御型ダイオード９３における損失を最小にする最適td_rrについて説明するタイミングチャートである。図６Ｂは、図２のゲート制御型ダイオード９３における最適td_rrと、対アームIGBTの非道通期間toffと、の相関図である。図６Ｂにおいて、縦軸、及び横軸の何れも時間軸である。
　図６Ａ及び図６Ｂを用いて、順回復期間tfr36をダイオードの電流4とVKA 3で定義し、また、実施例１の方法によって、ダイオードの損失を最小化する最適td_rrについて説明する。図６Ａ及び図６Ｂにおいて、順回復時に転流が開始しダイオードの電流4が上昇を開始した後、VKAはキャリアを注入する電圧が印加されることで反転して最大値をとり、キャリアが充填されることでVKAは順方向電圧32にて、電流IKは対アームIGBT負荷電流15で安定化する。
　ゲート制御型ダイオードのゲートバイアスで制御できる順回復損失の変化分ΔEfrは、転流が開始し負性のVKAが最大値をとる前後での変化であるので、転流開始時点から電流が安定化する時点までの期間を順回復期間tfr36と定義し、このtfr36を考慮した最適制御条件td_rrが存在することとなる。
　対アームIGBTのオフ期間toff、すなわちゲート制御型ダイオード導通期間が、ダイオードの構造で決定される固定値b + tfrより長い場合においては、td_rrに固定値bを設定することで、ダイオードの損失を最も低減できる。一方、toffが固定値b + tfrより小さい場合においては、順回復損失の上昇が生じぬ様、td_rrに可変値［toff - tfr］を設定することで、ダイオードの損失を最も低減できる。
　以上のように、実施例１の方法によれば、ゲート制御型ダイオードにおいて、td_rrの期間を対アームIGBTの非導通期間、すなわちダイオードの導通期間に応じて可変制御することで、インバータのPWM動作におけるダイオードの損失を最低にすることができる。
　実施例１の方法によれば、インバータのPWM動作によって対アームIGBTのターンオフのタイミングが変化しても、常に、ゲート制御型ダイオードへの転流による順回復状態においてキャリアの注入効率を高めることができる。その結果、過渡的なアノード/カソード間電圧の上昇を抑制できてダイオードの順回復損失を低減できる。
　そして、逆回復状態に至る直前においては、ゲートバイアスの制御により一時的にキャリア濃度を低減することもできることから、低導通損失と低逆回復損失との両立が可能である。
　次に、実施例１の効果が得られる理由について、図７Ａ～図８を参照しながら説明する。図７Ａは、図１Ａ及び図１Ｂにより動作説明したゲート制御型ダイオード203の断面図と導通時のキャリアを示す模式図である。
　図７Ｂは、図７Ａのゲート制御型ダイオード203の断面図であり、ゲートに閾値電圧未満の負電圧71、及びゼロバイアス又は正バイアス70を印加し、通流したときのキャリアの模式図である。
　図７Ａ及び図７Ｂに示すゲート制御型ダイオード203は、N-型カソードドリフト層87、N-型カソードドリフト層87に縦方向で隣接するP-型アノード層84、P-型アノード層84とは反対側においてN-型カソードドリフト層87と縦方向で隣接するN+型カソード層88を備える。なお、当業者自明の範囲において、同一部位であっても、説明の状況に応じて「層」と「領域」あるいは「電極」といった表現を変えたり、省略したりしている。
　さらに、P-型アノード層84の上部には、N型ウェル層85が隣接し、その上部にP型アノード層77が存在する。そしてこれらP-型アノード層84、N型ウェル層85、P型アノード層77は、ゲート絶縁膜（ゲート酸化膜）82を介して、ゲート電極81を有するトレンチゲート型の絶縁ゲート（単に「ゲート」ともいう）83と接している。
　つまり、アノード領域は、下層から上層に向かって順に、P-型アノード層84と、N型ウェル層85と、P型アノード層77と、を含んで構成されている。アノード電極86は、下に凸のトレンチ形状を有して、P型アノード層77とN型ウェル層85と接しており、P-型アノード層84とはN型ウェル層85を介して電気的に分離されている。
　アノード電極86は、ショットキー又はオーミック接触（障壁）78によって、P型アノード層77と電気的に接続され、カソード電極89は、N+型カソード層88とオーミック接触によって、電気的に接続される。なお、ここで用いる半導体層は、ケイ素(シリコン：Si)又は炭化ケイ素(SiC)から形成され、ゲート絶縁膜82は二酸化ケイ素(SiO2)から形成される。
　つまり、アノード電極86は、上層から下層に向かって凸形状を有し、かつ、P型アノード層77と接する位置はN型ウェル層85と接する位置より上層側になるように形成されている。また、N型ウェル層85及びP型アノード層77は、共にアノード電極86と電気的に接続され、かつ、半導体基板とは電気的に分離されて形成されている。ただし、N型ウェル層85は低濃度とし、アノード電極86と、P-型アノード層84と、を部分的、又は全面的に接した構造でもよい。
　図７Ａ及び図７Ｂに示すゲート制御型ダイオード203の構造（以下、「ダイオード203の構造」ともいう）において、ゲート電極81に対し、P-型アノード層84とN型ウェル層85に電子層の生じる閾値電圧未満の負バイアス71を印加することで、ゲート酸化膜82の界面において、正孔層73が生じる。
　この状態において、順方向の外部電源72からアノード電極86とカソード電極89の間に順方向の電流が通流すると、正孔層73を介して、アノード電極86からN-型カソードドリフト層87に正孔キャリア74が高濃度に注入され、かつカソード電極89から注入される電子キャリア75によって伝導度変調が生じ、低い順方向電圧の性能が得られる。
　一方、ダイオード203の構造において、ゲート電極81に対し、P-型アノード層84とN型ウェル層85に電子層の生じるゼロバイアス又は正バイアス70を印加することで、ゲート酸化膜82の界面において、電子層76が生じる。
　この状態において、外部電源72からアノード電極86とカソード電極89の間に順方向の電流が通流すると、ゲート酸化膜82の界面に生じた電子層76を介して、N-型カソードドリフト層87の電子キャリアがアノード電極86に排出され、N-型カソードドリフト層87のキャリア濃度が低減する。
　アノード電極86から注入される正孔キャリアは、アノード電極86直下の、ゲート酸化膜82から離れた領域にてN-型カソードドリフト層87に向けて低濃度に注入される。このとき、注入のバリアを超える高い電圧が印加される。その結果、アノード電極86とカソード電極89に印加される順方向電圧は上昇する。
　ゲートバイアスによるダイオード203の状態変化を踏まえ、図８Ａ及び図８Ｂを参照しながら、インバータ動作中におけるゲート制御型ダイオードの順回復状態について説明する。図８Ａは、図１Ａ及び図１Ｂにより動作説明したゲート制御型ダイオードの転流（矢印）時における順回復電圧（過渡電圧）が小さい場合のゲートバイアスの対応図である。
　図８Ｂは、図８Ａと比較して上記順回復電圧が大きい場合のゲートバイアスの対応図である。図８Ａ及び図８Ｂに示すように、ゲート電極81に閾値電圧未満の負バイアス71が印加された状態では、ダイオードでの転流時にアノード電極86からの正孔キャリアの注入効率が高い。これにより、N-型カソードドリフト層87での伝導度変調を起こすために過渡的に印加される順回復電圧が小さい。
　一方、ゲート電極81にゼロバイアス又は正バイアス70が印加された状態では、ダイオードでの転流時にアノード電極86からの正孔キャリアの注入効率が低く、N-型カソードドリフト層での伝導度変調を起こすために過渡的に印加される順回復電圧が大きくなる。
　したがって、順回復損失の低減には、ゲート制御型ダイオードへの転流時のゲートに閾値電圧未満の負バイアス71を印加する制御シーケンスが必要である。それに加えて、導通損失と逆回復損失の低減をインバータのPWM動作において両立するには、td_rrを可変制御する実施例１の方法が有効である。
　以上、説明したように、本発明の実施例１に係る半導体回路制御方法によれば、インバータのPWM動作において、ゲート制御型ダイオードの順回復損失、導通損失、及び逆回復損失を最小化できる。
　本発明に係る実施例２のゲート制御型ダイオードの制御方法（半導体回路制御方法）について、図９Ａ～図１４を参照しながら説明する。図９Ａは、実施例２の方法を示すタイミングチャート300であり、非導通期間toffが長い場合を示す。図９Ｂは、図９Ａと比較して、非導通期間toff 19が短い場合を示すタイミングチャート300’である。
　図９Ａ及び図９Ｂでは、対アーム配置のIGBTのゲート制御信号波形1と、自アーム配置のIGBTのゲート制御信号波形33と、自アーム配置のゲート制御型ダイオードのゲート制御信号波形2と、を示している。
　PWMインバータでは、対アームに配置された二つのIGBTを相補的に導通させ直流電力を交流電力に変換する機能であることから、対アーム配置のIGBTのゲートに相補的に導通指令のゲート制御信号を導入する。さらに、対アームが同時にオンすることで生じる動作異常である短絡現象を防止するため、デットタイムDT34をゲート制御信号において設ける。
　実施例２では、対アームIGBTのゲート制御信号に同期した自アームIGBTのゲート制御信号を利用して、ゲート制御型ダイオードの損失を最小化できるゲート制御信号のタイミングと、それを実現するゲート制御回路66について説明する。図９Ａは、対アームIGBTの非導通期間toffが長い場合、すなわち自アームダイオードの導通期間が長い場合のゲート制御信号であり、図９Ｂは、短い場合でのゲート制御信号である。
　ここで、期間toffが長い場合とは、ゲート制御型ダイオードにおいて、ゲートにゼロバイアス又は正バイアスを印加しキャリアを引き抜き、ドリフト領域のキャリア濃度が安定化し逆回復損失が最小化するtd_rr期間bと順回復期間tfrの和に対し、期間toffが長い場合を示す。
　まず、期間toff 19が長い条件として説明する。その条件で、自アームIGBTにオン指令が入るタイミング35において、自アームのゲート制御型ダイオードのゲートに閾値電圧未満の負バイアス12を印加された状態とする。次に、ダイオードの導通期間28において、ゲートにゼロバイアス又は正バイアス11を印加してキャリアの引き抜きを開始する。
　その後、キャリアの引き抜き期間td_rrを固定期間bとして、自アームIGBTのゲートにオフ指令が入る。さらにDT34を経て、対アームIGBTのゲートにオン指令が入って、対アームIGBTがターンオン18に至る。すなわち、ゲート制御型ダイオードが逆回復状態に至る。そして、ゲート制御型ダイオードが逆回復期間trr37を経過し、非導通状態に至った後、再びゲートに閾値電圧未満の負バイアス12を印加し、次の順回復状態に備えるシーケンスとする。
　逆に、期間toff 19が期間b + tfrより短い条件として説明する。その条件で、ゲート制御型ダイオードのゲートに閾値電圧未満の負バイアス12を印加した状態から、自アームIGBTにオン指令を入れるタイミング35において、ゲート制御型ダイオードのゲートにゼロバイアス又は正バイアス11を印加する。
　その後、キャリアの引き抜き期間td_rrを、自アームIGBTのオン指令期間fとデットタイムの和f + DTだけ保つように制御する。そのためには、自アームIGBTのオン指令期間f、すなわち、対アームIGBTの非導通期間toff 19と同期した可変値でキャリアの引き抜き期間td_rrを制御する。この後、自アームIGBTのゲートにオフ指令が入る。さらに、DT34を経て対アームIGBTのゲートにオン指令が入って対アームIGBTがターンオン18に至る。すなわち、ゲート制御型ダイオードが逆回復状態に至る。
　そして、ゲート制御型ダイオードが逆回復期間trr37を経過し、非導通状態27に至った後、再びゲートに閾値電圧未満の負バイアス12を印加し、次の順回復状態に備えるものとする。以上の制御を適用すれば、インバータのPWM動作によって、ダイオードの導通期間が変化した場合でも、順回復時においてゲートに閾値電圧未満の負バイアスを与えられ、かつ逆回復時においてゲートにゼロバイアス又は正バイアスを与えられることで、順回復損失、導通損失、逆回復損失を最小化することができる。
　そして、実施例２によれば、対アームIGBTのゲート制御信号と自アームIGBTのゲート制御信号がDTを保って相補的にオン指令が入る関係を利用して、自アームIGBTのゲート制御信号を使ってゲート制御型ダイオードのゲート制御信号を生成することができる。
　なお、以上の制御において、可変時のtd_rrの値f + DTは、ダイオードの逆回復期間tfrが対アームのデットタイムDTに対し、短い場合であり、tfrがDTに対し長い場合は、ゲート制御型ダイオードにゼロ又は正バイアスを与えるタイミングを自アームIGBTのオン指令のタイミングから一定時間xだけ遅らせる、すなわちtd_rrをf + DT - xとすることで同様の効果が得られる。
　図１０は、図９Ａ及び図９Ｂの制御方法を実現するゲート制御回路66とアーム96とを接続したインバータ140の回路図である。図１０に示すように、インバータ140において、ゲート制御回路66は、インバータのPWM動作の指令信号62を受け、IGBT91とゲート制御型ダイオード93のゲート制御信号を生成する回路である。ここで、ゲート制御信号はIGBT91とゲート制御型ダイオード93のエミッタセンス端子（エミッタ電極）69を基準電位とし、IGBTのゲート端子67とゲート制御型ダイオードのゲート端子68に入力する電圧信号である。
　ゲート制御回路66はPWM動作の指令信号62を受け、トリガ信号の生成ブロック58にて、IGBTの動作トリガ信号Aとゲート制御型ダイオード用の固定パルス信号Bを生成する。ここで、IGBTの動作トリガ信号Aは、指令信号62と同一のオン/オフ期間を有するように、また、固定パルス信号Bは、IGBTのターンオフ指令が入る一定時間前にオンするように、生成ブロック58にて予め設定される。
　さらに遅延ブロック55によりAを一定時間遅延させた信号Cと信号Bを論理積ブロック56に通すことで、ゲート制御型ダイオードのトリガ信号Dを生成する。これにより、IGBTのオン指令期間に応じて可変にtd_rrを制御した信号を生成できる。IGBTの動作トリガ信号Aとゲート制御型ダイオードの動作トリガ信号Dは、出力バッファ57により、電圧が調整された信号に変換され、IGBT91とゲート制御型ダイオード93のゲート端子67と68を制御する。
　図１１Ａは、図１０のゲート制御回路66における各信号のシーケンスを示すタイミングチャート301であり、オン指令期間が長い場合を示す。図１１Ｂは、図１１Ａと比較して、オン指令期間が短い場合を示すタイミングチャート302である。図１１Ａ及び図１１Ｂでは、IGBTのオン指令期間が長いパルスgの指令信号が入力した場合と、短いパルスfの指令信号が入力した場合における信号A～Bのシーケンスを示す。ここで長いパルスとは、ゲート制御型ダイオードのtd_rrを固定値で制御できる場合であり、また短いパルスとは、td_rrを可変値で制御する場合である。
　なお、図１１Ａ及び図１１Ｂにおいて、オンレベル59と、オフレベル60と、を縦軸に示し、横軸に時間Ｔを示している。長いパルスgの指令信号が入力すると、ゲート制御回路66内の生成ブロック58で生成される固定パルス信号Bの立ち上がりをトリガにして、ゲート制御型ダイオードのトリガ信号Dが立ち上がり、対アーム配置のゲート制御回路における信号Aによって対アームIGBTがターンオンしてゲート制御型ダイオードが逆回復する前に、キャリア引き抜き期間td_rrとして、固定値bの期間が設けられる。
　一方、短いパルスfの指令信号が入力すると、信号Aを一定時間遅延させた信号Cの立ち上がりをトリガにして、ゲート制御型ダイオードのトリガ信号Dが立ち上がるようになり、対アーム配置のゲート制御回路における信号Aによって対アームIGBTがターンオンしてゲート制御型ダイオードが逆回復する前のキャリア引き抜き期間td_rrは、信号Aのオン指令期間fに応じた可変値となる。
　そして、長いオン指令期間g、短いオン指令期間fのいずれの場合においても、対アームIGBTがターンオフし、ゲート制御型ダイオードが順回復する期間においては、ゲート制御型ダイオードのゲートのトリガ信号Dはオフレベルで待機できることから、ゲート制御型ダイオードのゲートに閾値電圧未満の負バイアスを与えることができる。
　かつ、対アームIGBTがターンオンし、ゲート制御型ダイオードが逆回復する期間においては、ゲート制御型ダイオードのゲートのトリガ信号Dはオンレベルで待機できることから、ゲート制御型ダイオードのゲートにゼロバイアス又は正バイアスを、td_rrを可変にする条件下で与えることができる。なお、図１１Ａ及び図１１ＢにおけるＱは、図１０からは省略している対アーム用ゲート制御回路の信号A（図１０参照）を示している。
　また、固定パルス信号B又は信号Aによる可変パルス信号Cの立下りタイミングは、ゲート制御型ダイオードの逆回復時間trr37を考慮し、それ以降と設定することで、当該ゲート制御型ダイオードが逆回復後に、ゲートに閾値電圧未満の負バイアスを再び印加でき、次の順回復状態に備えることができる。したがって、いかなるオン指令幅を有した指令信号に対しても、ゲート制御型ダイオードの順回復損失、導通損失、逆回復損失を最小化するゲートの制御シーケンスを実施例により与えることができる。
　図１２～図１４を用いて、実施例１の制御方法を適用したインバータの回路図と動作波形を示す。図１２は、図９Ａ及び図９Ｂの制御方法を適用するインバータ150の回路図である。図１２に示すインバータ150の回路は、上述した動作シーケンスを導出できるゲート制御回路66と、それに接続したIGBT91と、ゲート制御型ダイオード93を対アーム92,94に配置し、中性点90に誘導性負荷95を設置し、対アームを直流電源169に接続されている。
　さらに、図１２に示すインバータの回路は、対アームのゲート制御回路66には、インバータがPWM動作し交流電力を出力するための相補的な動作を指令する信号63と信号64が入力される。これらの信号63と信号64を受けたゲート制御回路66の内部で、IGBT91とゲート制御型ダイオード93のトリガ信号が生成される。このトリガ信号は、IGBT91のゲート端子67と、ゲート制御型ダイオード93のゲート端子68にそれぞれ接続されている。
　図１３は、図１２のインバータの回生動作時における対アームのIGBTとゲート制御型ダイオードのゲート波形、ならびに主回路波形を示すタイミングチャート303である。図１３では、誘導性負荷95から対アームIGBTの中性点90に向かって電流が流れる状態、すなわち負荷からインバータに電流を吸い込む回生動作における対アームのゲート波形97,98,101,102と主回路波形99,100,103,104を示している。
　なお、図１３において、上アームIGBTのゲート制御信号97と、上アームゲート制御型ダイオードのゲート制御信号98と、上アームゲート制御型ダイオードのカソード/アノード間電圧VKA99と、上アームゲート制御型ダイオードのカソード電流IK100と、下アームIGBTのゲート制御信号101と、下アームゲート制御型ダイオードのゲート制御信号102と、下アームIGBTのコレクタ/エミッタ間電圧VCE103と、下アームIGBTのコレクタ電流IC104と、を示している。
　ここで、主回路波形とは、IGBT又は逆並列接続のダイオードのコレクタ/エミッタ端子間又はカソード/エミッタ端子間にかかる電圧VCE又はVKAと、IGBTに流れる電流IC又はダイオードに流れる電流IKの波形である。なお、図１３においては、下アームのIGBTの導通期間105から上アームのダイオードの導通期間106を経て、再び下アームのIGBTの導通期間105に至る際の状態推移を示している。まず、下アームのIGBTが導通した状態から、下アームIGBTのゲートにターンオフ指令17が入ることで、上アームのゲート制御型ダイオードに電流が転流し、順回復状態となる。
　ここで、上アームのゲート制御回路によって、上アームのゲート制御型ダイオードのゲート98には、閾値電圧未満の負バイアス12が印加され、順回復損失は小さい。次に、上アームのダイオードの導通期間106を経て、下アームIGBTのゲートにターンオン指令18が入ることで、電流は下アームのIGBTに転流し、上アームのゲート制御型ダイオードは逆回復状態となる。ここで、上アームのダイオードの導通期間106において、可変値で制御されるtd_rr期間のゼロバイアス又は正バイアス11が入力されることで、逆回復損失は小さい。
　次に、図１４を用いて、対アームIGBTの中性点90から誘導性負荷95に向かって電流が流れる状態、すなわちインバータから負荷に電流を送り込む力行動作における対アームのゲート波形97，98，101，102と主回路波形115，116，117，118を示す。図１４は、図１２のインバータの力行動作時における対アームのIGBTとゲート制御型ダイオードのゲート波形、ならびに主回路波形を示すタイミングチャート304である。なお、図１４において、上アームIGBTのコレクタ/エミッタ間電圧VCE115と、上アームIGBTのコレクタ電流IC116と、下アームゲート制御型ダイオードのカソード/アノード間電圧VKA117と、下アームゲート制御型ダイオードのカソード電流IK118と、を示している。
　ここで、下アームのダイオードの導通期間119から上アームのIGBTの導通期間120を経て、再び下アームのダイオードの導通期間119に至る際の状態推移を示している。まず下アームのダイオードが導通した状態119から、上アームIGBTのゲートにターンオン指令18が入ることで、電流は上アームのIGBTに転流し、下アームのダイオードは逆回復状態となる。ここで、下アームのダイオードの導通期間119において、可変値で制御されるtd_rr期間のゼロバイアス又は正バイアス11が入力されることで、逆回復損失は小さい。
　次に、上アームのIGBTの導通期間120を経て、上アームIGBTのゲートにターンオフ指令17が入ることで、電流は下アームのダイオードに転流し、下アームのダイオードは順回復状態となる。ここで、下アームのゲート制御回路によって、下アームのゲート制御型ダイオードのゲートには、閾値電圧未満の負バイアス12が印加され、順回復損失は小さい。
　すなわち、実施例の制御方法を適用したゲート制御回路を対アームに配置することで、インバータの力行動作、回生動作、いずれにおいても、対アームのダイオードの順回復状態、導通状態、逆回復状態にて発生する電力損失を最小限に制御することができ、インバータの小型化、高効率化を実現できる。
　なお、図９Ａ、図９Ｂ、図１１Ａ、図１１Ｂ、図１３及び図１４のタイミングチャート300～304に示す方法を実施例２の方法とする。以上、説明したように、本発明の実施例２に係る方法を適用したインバータのPWM動作において、ゲート制御型ダイオード（半導体回路）93は、順回復損失、導通損失、逆回復損失からなる損失を最小化できる。
　本発明の実施例３に係るゲート制御型ダイオードの制御方法について、図１５～図１７を参照しながら説明する。図１５は、実施例３の方法を実現するゲート制御回路66とアーム96とを接続したインバータ160を示す回路図である。図１５に示すように、インバータ160は、ゲート制御回路66と、それに接続するIGBT91と、ゲート制御型ダイオード93と、を示す。ゲート制御回路66は、インバータのPWM動作の指令信号62を受け、IGBT91とゲート制御型ダイオード63のゲート制御信号を生成する回路である。
　ここで、ゲート制御信号は、IGBT91とゲート制御型ダイオード93のエミッタセンス端子69を基準電位としIGBTのゲート端子67とゲート制御型ダイオードのゲート端子68に入力する電圧信号に係るゲート制御回路66はPWM動作の指令信号62を受け、トリガ信号の生成ブロック58にて、IGBTの動作トリガ信号Eとゲート制御型ダイオード用の固定パルス信号Fを生成する。
　ここで、トリガ信号の生成ブロック58は、指令信号62と同じオン指令期間を保ち、オン/オフのタイミングを一定期間だけ遅らせる遅延回路53と、指令信号62のオフ指令をトリガに一定期間の固定パルスを生成する回路54で構成される。そして、IGBTの動作トリガ信号Eをさらに一定時間遅延させた信号Gと信号Fを論理積ブロック56に通すことで、ゲート制御型ダイオードのトリガ信号Hを生成する。
　これにより、IGBTのオン指令期間に応じて可変にtd_rrを制御した信号を生成できる。IGBTの動作トリガ信号Eとゲート制御型ダイオードの動作トリガ信号Hは、出力バッファ57により、電圧が調整された信号に変換され、IGBT91とゲート制御型ダイオード93のゲート端子67と68を制御する。なお、図１５のアーム96を上アームとし、これに対をなす不図示の対アーム構成があるとすれば、対アームIGBT91への指令信号62’及び動作トリガ信号Eについては、図１６及び図１７の下方に示すとおりである。
　図１６は、図１５のゲート制御回路において、特に指令パルス幅が長い場合における各信号のシーケンスを示すタイミングチャート400である。この図１６は、IGBTのオン指令期間が長いパルスgが入力した場合の信号E～Hのシーケンスと、デットタイムDT34が設けられ相補的にオン指令が入る対アームの指令信号と、その信号Eのシーケンスと、を示している。ここで長いパルスとは、td_rrを固定値で制御できる場合である。指令信号62が入力すると、同じパルス幅gを持ち、一定期間aだけ遅延した信号Eが生成される。
　ここでの一定期間aは、ゲート制御型ダイオードの逆回復損失の低減に有効な固定のtd_rr期間bから、対アームのオン指令間隔であるデットタイムDT34を差し引いた値b - DTである。次に、信号Fは、指令信号62の立下りをトリガにして立ち上がり、一定期間だけオンする。
　ここでの一定期間は、bと逆回復期間trr37の和b + trrである。さらに、信号Gは、信号Eからゲート制御型ダイオードの順回復時間と逆回復時間を考慮し遅延させて生成する。信号Fと信号Gの論理積により信号Hは生成され、この場合、信号Hは、固定パルス信号Fの立ち上がりをトリガにして立ち上がり、対アームIGBTが対アームの信号Eによりターンオンしてゲート制御型ダイオードが逆回復する前に、キャリア引き抜き期間td_rrとして、固定値bの期間が設けられることとなる。
　次に、図１７は、図１５のゲート制御回路66において、特に指令パルス幅が短い場合における各信号のシーケンスを示すタイミングチャート401である。すなわち、図１７は、導通時間が短いパルスfの指令信号62がゲート制御回路66に入力された場合を示す。なお、図１６及び図１７のタイミングチャート400,401に示す方法を実施例３の方法とする。
　パルスがb - DTより短くなると、指令信号62の立下りでオンする固定幅を持った信号Fよりも、指令信号62から一定期間遅れ、指令信号62のオン指令幅に応じて可変幅を持った信号Gが遅れてオンするシーケンスとなることから、信号Hは、信号Gの立ち上がりをトリガにして立ち上がり、対アームIGBTが対アームの信号Eによりターンオンしてゲート制御型ダイオードが逆回復する前に、キャリア引き抜き期間td_rrとして、可変値f + DTの期間が設けられることとなる。
　このように、実施例３のゲート制御回路66における生成ブロック58は、指令信号62と同じオン指令期間を保ち、オン/オフのタイミングを一定期間遅らせる遅延回路53と、指令信号62のオフ指令をトリガに一定期間の固定パルスを生成する回路54と、により回路構成されている。このようなゲート制御回路66は、様々な導通幅をもった指令幅に対し、td_rrを可変制御しダイオード93の損失を常に最小化できる信号を生成することができる。
　以上、説明したように、実施例３の方法を適用したインバータ501のPWM動作において、順回復損失、導通損失、逆回復損失からなるダイオード93の損失を最小化できる。
　本発明の実施例４に係るゲート制御型ダイオードの制御方法を適用した電力変換器である三相交流インバータについて、図１８及び図１９を参照しながら説明する。図１８は、実施例４の方法を適用した三相交流インバータ500の回路図であり、制御回路66と、それに接続したIGBT91と、ゲート制御型ダイオード93と、を三相対アームに構成するように、合計6組配置した回路を示している。
　対アームの中性点121、122、123に誘導性負荷であるモータ950を配置し、対アームを直流電源169に接続する。対アームのゲート制御回路66には、インバータ501がPWM動作し交流電力を出力してモータが回転動作するための各層の相補的な動作を指令する信号が指令部951から入力される。
　指令信号を受け、各相各アームに配置されたゲート制御回路66の内部で、IGBTとゲート制御型ダイオードのトリガ信号がそれぞれ生成され、IGBT91とゲート制御型ダイオード93のゲート端子に接続される。ゲート制御型ダイオードは、実施例４に示された制御方法に従い、ゲート制御回路66にて生成された信号で動作することで、順回復状態、導通状態、逆回復状態で生じる電力損失は、最小化される。
　図１９は、図１８に対する変形例に係るゲート制御型ダイオードの制御方法とデュアルゲート型IGBTを適用した三相交流インバータ501の回路図である。図１９に示すように、デュアルゲート型IGBT901は、二つの絶縁されたゲート端子を有し、導通時とスイッチング時にキャリア濃度を制御可能なタイミングディレイ期間を設けた二つの信号で制御することで、IGBTのスイッチング損失と導通損失を低減できるようにしたものである。
　ゲート制御回路902では、ゲート制御型ダイオード93のゲートに加え、デュアルゲート型IGBT901の二つのゲート、計３つのゲート信号を共通のエミッタセンスに対し、各層各アームで指令信号に従い生成する。これにより、ゲート制御型ダイオード93の損失低減効果に加え、IGBT901の損失低減効果を生み出すことも可能であり、その結果、三相交流インバータ501の効率向上、小型化を図ることができる。
　以上、説明したように、実施例３の方法によれば、順回復損失、導通損失、逆回復損失からなるダイオード93の損失を最小化し、高効率なインバータ（電力変換器）501を実現できる。
［基本技術］
　ここで、本発明の基本技術について、図２０を参照しながら説明する。図２０は、本発明の基本技術となる対アーム構成を有する三相インバータ600の回路図である。図２０に示すように、三相インバータ600において、絶縁ゲート端子（「ゲート」と略す）171を有するIGBT170には、IGBT170と逆並列にダイオード172が接続されている。
　インバータ600は、電圧源169から電力が供給され、IGBT170のゲート171に電圧が印加され高速にターンオン、ターンオフを繰り返すことで接続された誘導性負荷168に供給する電力を制御する構成となっている。なお、誘導性負荷168は、例えばモータ(電動機)である。
　IGBT170とダイオード172は導通時に導通損失を発生し、スイッチング時にスイッチング損失を発生し、素子やその周辺の熱抵抗によって温度が上昇する。したがって、IGBTとダイオードに流すことのできる電流密度は、その最大許容温度により規定されるため、所望のインバータの定格電流を満たすには、並列接続による所定の体積が必要となる。
　インバータを小型化、高効率化するには、熱抵抗の低減と共に、IGBTとダイオードの損失低減が有効である。損失は、IGBTとダイオードがそれぞれ導通する際に生じる導通損失と、IGBTがスイッチングする際にIGBTとダイオードで生ずるスイッチング損失に大別される。
　さらにスイッチング損失は、IGBTがターンオンする際に発生するターンオン損失、対アームのダイオードにおける逆回復損失、さらにIGBTがターンオフする際に発生するターンオフ損失、対アームのダイオードにおける順回復損失の4つに分けられる。
　これら損失を低減することで、素子の温度上昇を抑制できるため、許容電流密度の上昇を可能とし、すなわち並列接続数の低減や素子面積の低減によってインバータの小型化や高効率化を可能にする。
［比較例］
　ここで、本発明の比較例となるゲート制御型ダイオードについて、図２１及び図２２を参照しながら、詳細に説明する。このゲート制御型ダイオードは、ダイオードの逆回復損失を低減する技術であり、アノード領域の表面にドリフト領域への注入キャリア濃度を制御できるゲート電極を配置した構造と、その制御技術から成る。
　図２１は、直流電源から交流出力を生み出す電力変換装置の動作を想定したダイオードのリカバリー特性を評価する評価回路700の図である。図２１に示すように、評価回路700は、直流電源47に対し、ゲート制御型ダイオード45と対アームのIGBT44を直列に接続し、また誘導性負荷48をダイオード45に並列に接続して回路構成される。この評価回路700において、IGBT44のゲートの入力信号42に応じ、誘導性負荷48の両端に交流出力電圧を生じさせる。
　図２２は、図２１の評価回路700で得られたリカバリー特性を示すタイミングチャートである。図２１の評価回路700によるリカバリー特性を示すタイミングチャートである。リカバリー特性として、図２１のゲート制御信号43と、それに応じて得られるスイッチング特性である電流波形107と、同様の特性であるカソード/アノード間電圧波形108と、を示す。
　ゲート制御型ダイオード45は、導通期間109において、ゲートに閾値電圧未満の負バイアス112を印加することでドリフト領域への注入キャリア濃度が上昇し、順方向電圧が下がることにより、導通損失を低減させることができる。次に、対アームのIGBTがターンオンすることでダイオード45の電流107が減衰する。さらに、残存キャリアが戻ることで逆方向の逆回復電流49が過渡的に生じ、カソード/アノード間電圧108が上昇する逆回復期間110を経過する。
　ここは、図２２に破線で示すように、従来pnダイオードの逆回復電流50が大きかったところ、実線で示す逆回復電流49のように減少させることができた。その後、カソード/アノード間電圧51が電源電圧に達して安定化する非導通期間09に至る。ここは、図２２に破線で示すように、従来pnダイオードのカソード/アノード間電圧52が大きかったところ、実線で示すカソード/アノード間電圧51のように減少させることができた。
　図２１の評価回路700では、逆回復期間1の直前に、ゲートに閾値電圧以上の正バイアス113を印加することにより、アノード/カらの注入キャリア濃度を低減する。さらに酸化膜界面に生成される電子反転層を介し、ドリフト領域のキャリアをアノードへ排出するので、ドリフト領域のキャリア濃度を一時的に低減できる。これにより逆回復期間110における逆回復電流が低減すると共に、カソード/アノード間電圧51の上昇速度が上昇して逆回復損失を低減することができる。
　すなわち、図２１の評価回路700のゲート制御型ダイオード45では、その構造とゲート制御方式によって、導通損失と逆回復損失を共に低減することができる。一方で、このダイオード45には順回復状態においても損失が生じるため、その損失低減も重要となる。順回復状態は、対アームのIGBTがターンオフする際に、ダイオードに転流が生じるが、その転流の際にダイオード45のドリフト領域へキャリアが充填する際に生じる過渡的なアノード/カソード間の電圧上昇が生じる状態である。
　この転流による電流と電圧上昇の積によって順回復損失が発生する。また、逆回復損失を低減するためその直前に導入するゲートに閾値電圧以上の正バイアスを印加する制御を導入する期間において、対アームのIGBTがターンオフし、ダイオードが順回復する状態と重なった場合、順回復損失上昇の副作用を招く。
　これは、ゲートに閾値電圧以上の正バイアスが印加されることで、アノード/カらの注入キャリア濃度が低減するため、転流に必要な一定量のキャリアの充填に必要となるカソード/アノード間電圧が上昇するために生じる。
　インバータは、IGBTの導通指令となる対アームのパルス幅を変調(PWM：Pulse Width Modulation)することで直流を交流に変換する装置であり、交流波形の品質を維持するため様々なパルス幅での制御を考慮する必要がある。つまり、図２１の評価回路700のゲート制御型ダイオード45には順回復状態においても損失が生じるため、その損失低減を図ることが本発明の課題である。
　本発明の実施例１～４に係る半導体回路制御方法、及びそれを適用した電力変換器は、次のように総括できる。
［１］この方法によって制御する対象となる半導体回路は、IGBT91,901にゲート制御型ダイオード93,203が接続されたアーム92,94を直列接続した対アームで構成された半導体回路である。より具体的には、図２（実施例１）、図１２（実施例２）に示す単相PWMインバータ130,150のほか、図１８（実施例４）、図１９（実施例４の変形例）に示す三相インバータ500,501に好適である。
　この半導体回路において、アーム92,94は、BT91,901のコレクタとエミッタによる導通方向と、ゲート制御型ダイオード93,203のアノード86とカソード89による導通方向と、を逆並列接続、すなわち、逆方向に並列接続して回路構成されている。対アームは、一方のアーム92（94）から他方のアーム94（92）にわたって、ゲート制御型ダイオード93,203とIGBT91,901とをそれぞれ直列接続して回路構成されている。
　ゲート制御型ダイオード93,203は、半導体基板にアノード電極86とカソード電極89とゲート電極81とを絶縁して設けられている。特に、このゲート制御型ダイオード93,203は、次のような特徴を備える。ゲート電極81に印加する電圧に応じて半導体基板内のドリフト領域87でキャリア濃度が制御される。ゲート制御型ダイオード93,203は、キャリア濃度が制御されることにより、次のように動作する。
　逆回復状態のとき、ゲート電極81とアノード電極86との間に、ゲート電極81の界面で電子層が生じるゼロバイアス又は正バイアス70の電圧信号を印加する。また、順回復状態のとき、ゲート電極81とアノード電極86との間に、ゲート電極81の界面で正孔層が生じる負バイアスの電圧信号を印加する。また、順回復状態の後、負バイアス71から、ゼロバイアス又は正バイアス70を印加する電圧信号へと切り替える。
　この方法は、対アームにおける一方のアーム92（94）のパルス幅に対応して他方のアーム94（92）のパルス幅を決めるように制御する。より具体的には、ゲート制御型ダイオード93,203は、それらに直列接続されたIGBT91,901の非導通期間に応じて、ゼロバイアス又は正バイアス70を印加する期間を可変制御する。このような半導体回路制御方法によれば、インバータのPWM動作における様々なパルス条件に対する過渡応答特性、すなわちON/OFF遷移状態を改善し、ダイオードに発生する導通損失のほか、順回復損失を低減することにより、低消費電力化や小型化が可能となる。
［２］さらに本発明の実施例１～４に係る方法では、上記［１］の方法に加え、図１Ａ及び図１Ｂに示すように、次の定義に基づいて制御する。まず、直列接続されたIGBT91,901の非導通期間をtoffと定義する。そのほか、ゲート制御型ダイオード93,203の状態について、次のように定義する。ゲート電極81とアノード電極86との間に、ゼロバイアス又は正バイアス70を印加してから逆回復状態に至る期間をtd_rrと定義する。また、順回復状態の期間をtfrと定義する。
　また、非導通期間toffに対し、逆回復状態に至る期間td_rrと順回復状態の期間tfrとを合計した期間td_rr + tfrの関係は、toff ≧ td_rr + tfrを満たすように制御する。また、逆回復状態に至る期間td_rrを、非導通期間toffの長さに応じて可変制御する。これにより、上述の過渡応答特性をより良好にして、発熱損失少なくON/OFF切換え完了できる。
［３］さらに本発明の実施例１～４に係る方法では、上記［２］の方法に加え、次の定義に基づいて制御する。まず、非導通期間toffに依らない固定期間をbとする。図９Ａに示すように、非導通期間toffが、toff > b + tfr の関係を満たす場合、回復状態に至る期間td_rrを固定期間bとする。回復状態に至る期間td_rrを、非導通期toffに応じて可変制御する。これにより、上述の過渡応答特性をさらに良好にして、発熱損失少なくON/OFF切換え完了できる。
［４］上記［３］の方法に加え、さらに本発明の実施例１～４に係る方法により制御する対象は、単相PWMインバータ130,150のほか、三相インバータ500,501により例示する半導体回路である。それらの半導体回路は、一方のアーム92に配された第１のIGBT91,901と、他方のアーム94に配された第２のIGBT91,901と、第１のIGBT91,901に直列接続されたゲート制御型ダイオード93,203と、を備えて回路構成される。また、第１のIGBT91,901のゲート電極とエミッタセンス端子（エミッタ電極）69との間に電圧を印加できる端子を第１のゲート端子67Aとする。また、第２のIGBT91,901のゲート電極67Aとエミッタ電極69との間に電圧を印加できる端子を第２のゲート端子67Bとする。
　第１のゲート端子と第２のゲート端子には、第１のIGBT91,901と第２のIGBT91,901が一定間隔を保ち相補的に導通、又は非導通するように制御され、かつ、パルス幅の変調された第１のPWM指令信号63と第２のPWM指令信号64に基づいた電圧信号（図２、図１２、図１８、及び図１９）が入力される。また、図７Ａ、図７Ｂ及び図８に例示するようなゲート制御型ダイオード203のゲート電極81とアノード電極86との間に印加する電圧信号は、第２のPWM指令信号64に基づき生成される。これにより、上述の過渡応答特性をさらに良好にする。
［５］さらに本発明の実施例１～４に係る方法は、上記［４］の方法に加え、ゲート制御型ダイオード93,203のゲート電極81とアノード電極86との間に印加する電圧信号は、第２のゲート端子67Bに印加する電圧信号と、第２のPWM指令信号64と、を受けて、同一のゲート制御回路基板66,902（図２、図１２、図１８、及び図１９）において生成される。このように本発明は容易に実施可能である。
［６］さらに本発明の実施例２に係る方法は、上記［５］の方法に加え、ゲート制御型ダイオード93,203のゲート電極81とアノード電極86との間に印加する電圧信号は、図１２に示すゲート制御回路基板66において、第２のPWM指令信号64を一定期間遅延させ、かつ、第２のPWM指令信号64のパルス幅と同期したPWMトリガ信号と、固定期間bよりも長い導通指令期間をもった固定トリガ信号との、論理積をとることにより、電圧信号を切り替えるタイミングが生成される。これで、本発明は確実に実施可能となる。
［７］さらに本発明の実施例３に係る方法は、上記［６］の方法に加え、図１５及び図１６に示す信号Gは、信号Eからゲート制御型ダイオードの順回復時間と逆回復時間を考慮し遅延させて生成する。すなわち、PWMトリガ信号と、固定トリガ信号のパルスは、ゲート制御型ダイオード93,203の逆回復状態が経過するまで、パルスの立ち下がるタイミングを遅延させる。これで、本発明はより確実に実施可能となる。
［８］さらに本発明の実施例２に係る方法は、上記［７］の方法に加えて、図１１Ａ及び図１１Ｂに示すように、第１のゲート端子67Aと第２のゲート端子67Bは、それぞれ第１のPWM指令信号63と第２のPWM指令信号64から同一の一定期間aだけ遅延した電圧信号が入力される。また、第１のPWM指令信号63と第２のPWM指令信号64における導通の指令信号の間隔期間をDT34とした場合、第１、第２のゲート端子67Bは、次に規定するように制御される。まず、固定期間bと一定期間aとの間隔期間DTの関係は、b = a + DT  とする。かつ、固定期間bよりも長い導通指令期間をもった固定トリガ信号は、第２のPWM指令信号64におけるパルスの立ち下がるタイミングでオン指令が入るように制御される。
［９］さらに本発明の実施例１～４に係る電力変換器は、上記［１］～［８］の何れかの方法を適用した電力変換器、例えば、図２、図１２、図１８及び図１９に示すインバータ130,150,500,501である。以下、第１導電型にＮ型、第２導電型にＰ型として主に例示するが、全体を逆にしても良い。インバータ130,150,500,501における、ゲート制御型ダイオード93,203は、図７Ａ及び図７Ｂに示すような特徴を備えている。すなわち、ゲート制御型ダイオード93,203は、第１導電型（Ｎ型）半導体基板と、第１導電型のカソード領域（N+型カソード層88及びカソード電極89）と、第２導電型（Ｐ型）のアノード領域（P型アノード層84及びアノード電極86）と、ゲート電極81と、を備えている。
　第１導電型（Ｎ型）のカソード領域（N+型カソード層88及びカソード電極89）は、半導体基板の第１表面側に設けられている。第２導電型（Ｐ型）のアノード領域（P型アノード層84及びアノード電極86）は、半導体基板の第１表面側とは反対側の第２表面側に設けられている。アノード電極86は、アノード領域（P型アノード層84及びアノード電極86）の第２表面側に配設されている。ゲート電極81は、ゲート絶縁膜82を介してアノード86領域に隣接する。
　ゲート電極81は、第２表面側からアノード86領域（P型アノード層84及びアノード電極86）を貫通してカソード領域（N+型カソード層88）まで達するトレンチの内部がゲート絶縁膜82に囲われている。アノード86領域（77,84）は、ゲート絶縁膜82に接する第１導電型のウェル領域（N型ウェル層85）と接している。ウェル領域85は、カソード領域（N+型カソード層88）と接する第１導電型のドリフト領域（N-型カソードドリフト層87）と隣接している。
　アノード電極86に対しゲート電極81に負バイアスが印加されたとき、ウェル領域（N型ウェル層85）のうちゲート絶縁膜82と接する部分に正孔層が形成される。順回復状態のときに、ウェル領域（N型ウェル層85）に形成される正孔層からドリフト領域（N-型カソードドリフト層87）に正孔が注入される。これにより、PWM動作のパルス条件において、ダイオードに発生する導通損失や順回復損失を低減し、省エネや小型化が可能なインバータ500,501を提供できる。
［１０］さらに本発明の実施例４に係る電力変換器は、上記［９］におけるGBT901が、図１９に示すように、第１のゲート端子と第２のゲート端子を有するデュアルゲートIGBT901であり、次の制御機能を有する。このデュアルゲートIGBT901は、少なくとも一つのゲート端子に閾値以上の電圧を印加すれば、非導通状態から導通状態へ移行する。また、このデュアルゲートIGBT901は、二つのゲート端子に印加される電圧がどちらも閾値未満であれば、導通状態から非導通状態へ移行する。これにより、PWM動作のパルス条件において、ダイオードに発生する導通損失や順回復損失を低減し、省エネや小型化が可能なインバータ130,150,500,501を提供できる。
［１１］さらに本発明の実施例１，２，４に係る電力変換器は、上記［９］又は［１０］において、直流を単相又は三相の交流に変換して負荷950に電力供給するように回路構成された電力変換器であり、例えば、図２及び図１２に示す単相インバータや、図１８及び図１９に示す三相インバータのようなものである。すなわち、この電力変換器は、変換される交流の相数に応じた組数の対アームにより回路構成されている。これらの対アームは、その両極端の一方と他方それぞれを正と負に接続する直流の入力端子とする。また、相数に応じた対アーム毎に、各アーム92,94どうしが接続された中性点それぞれを負荷950に接続する交流端子121～123とする。これにより、省エネや小型化が可能な実用価値の高い単相又は三相のインバータを提供できる。
　1…対アームIGBTのゲート制御信号
　2…ゲート制御型ダイオードのゲート制御信号
　3…ゲート制御型ダイオードのカソード/アノード間電圧VKA 
　4…ゲート制御型ダイオードの電流IK
　5…ゲート制御型ダイオードのVKA・IK積の時間積分、発生エネルギーEfr
　6…本発明の制御
　7…比較例の制御
　8…順回復損失の上昇分ΔEfr
　9…オン電圧
　10…オフ電圧
　11…ゼロバイアス又は正バイアス
　12…閾値電圧未満の負バイアス
　13…高電圧(電源電圧)
　14…0V電位
　15…高電流(負荷電流)
　16…0A電位
　17…対アームIGBTのターンオフ
　18…対アームIGBTのターンオン
　19…対アームIGBTの非導通期間toff
　20…ゲート制御型ダイオードのキャリア引き抜き期間td_rr
　21…順回復電圧
　22…逆回復電流
　23…順回復状態
　24…逆回復状態
　25…比較例での順回復電圧、大きな負性VKAの発生
　26…ゼロ(基準)
　27…ゲート制御型ダイオードの非導通期間
　28…ゲート制御型ダイオードの導通期間
　29…導通状態で発生する損失Econd
　30…逆回復状態で発生する損失Errsw
　32…導通時の順方向電圧
　33…自アームIGBTのゲート制御信号
　34…デットタイムDT
　35…自アームIGBTにオン指令が入るタイミング
　36…順回復期間tfr
　37…逆回復期間trr
　42…制御信号
　43…ゲート制御型ダイオードのゲート制御信号
　44…IGBT
　45…ゲート制御型ダイオード
　47…直流電源
　48…誘導性負荷
　49…従来のゲート制御型ダイオードの逆回復電流
　50…従来のpnダイオードの逆回復電流
　51…特許文献1記載のカソード/アノード間電圧
　52…従来pnダイオードのカソード/アノード間電圧
　53…指令遅延ブロック
　54…オフ指令トリガ型固定パルス生成ブロック
　55…遅延ブロック
　56…論理積ブロック
　57…出力バッファ
　58…トリガ信号の生成ブロック
　59…オンレベル
　60…オフレベル
　62…インバータのPWM動作の指令信号
　63…上アームの指令信号
　64…下アームの指令信号
　66…ゲート制御回路
　67…IGBTのゲート端子
　68…ゲート制御型ダイオードのゲート端子
　69…エミッタセンス端子
　70…ゼロバイアス又は正バイアス
　71…閾値電圧未満の負バイアス
　72…順方向の外部電源
　73…正孔層
　74…正孔キャリア
　75…電子キャリア
　76…電子層
　77…P型アノード層
　78…オーミック接触（障壁）
　81…ゲート電極
　82…ゲート絶縁膜（ゲート酸化膜）
　83…絶縁ゲート（ゲート）
　84…P-型アノード層
　85…N型ウェル層
　86…アノード電極
　87…N-型カソードドリフト層
　88…N+型カソード層
　89…カソード電極
　90…中性点
　91…IGBT
　92…上アーム
　93…ゲート制御型ダイオード
　94…下アーム
　95…誘導性負荷
　96…上アーム又は下アーム
　97…上アームIGBTのゲート制御信号
　98…上アームゲート制御型ダイオードのゲート制御信号
　99…上アームゲート制御型ダイオードのカソード/アノード間電圧VKA
　100…上アームゲート制御型ダイオードのカソード電流IK
　101…下アームIGBTのゲート制御信号
　102…下アームゲート制御型ダイオードのゲート制御信号
　103…下アームIGBTのコレクタ/エミッタ間電圧VCE
　104…下アームIGBTのコレクタ電流IC
　105…下アームIGBTの導通期間
　106…上アームゲート制御型ダイオードの導通期間
　107…ダイオードに流れる電流
　108…カソード/アノード間電圧
　109…ダイオードが導通状態である期間、導通期間
　110…ダイオードが逆回復状態である期間、逆回復期間
　111…ダイオードが逆方向バイアス状態である期間、非導通期間
　112…閾値電圧未満の負バイアス
　113…閾値電圧以上の正バイアス
　115…上アームIGBTのコレクタ/エミッタ間電圧VCE
　116…上アームIGBTのコレクタ電流IC
　117…下アームゲート制御型ダイオードのカソード/アノード間電圧VKA
　118…下アームゲート制御型ダイオードのカソード電流IK
　119…下アームゲート制御型ダイオードの導通期間
　120…上アームIGBTの導通期間
　121…三相交流インバータの中性点
　122…三相交流インバータの中性点
　123…三相交流インバータの中性点
　130…単相交流インバータ（図２）
　140…ゲート制御回路とアームとを接続したインバータの回路（図１０）
　150…単相交流インバータ（図１２）
　160…ゲート制御回路とアームとを接続したインバータの回路（図１５）
　164…制御回路
　167…IGBTのゲートを制御する制御回路
　168…誘導性負荷
　169…直流電圧(電力)源
　170…IGBT
　171…IGBT70の絶縁ゲート（端子）
　172…IGBT70と逆並列接続のダイオード
　200,200’…実施例１の方法
　201…実施例１に対する比較例の方法
　203…ゲート制御型ダイオード
　300,300’…実施例２の方法
　400…実施例３の方法、オン指令期間が長いgを入力した場合
　401…実施例３の方法、オン指令期間が短いfを入力した場合
　500…三相交流インバータ
　501…三相交流インバータの変形例
　600…三相交流インバータ（図２０）
　700…評価回路（図２１）
　901…デュアルゲート型IGBT
　902…ゲート制御回路
　950…モータ
　951…三相交流インバータの指令部
　Ｔ…時間

Claims (11)

  1. 　IGBTにゲート制御型ダイオードが接続されたアームを直列接続した対アームで構成された半導体回路を制御する方法であって、
    　前記アームは、IGBTのコレクタとエミッタによる導通方向と、ゲート制御型ダイオードのアノードとカソードによる導通方向と、を逆並列接続し、
    　前記対アームは、一方の前記アームから他方の前記アームにわたって、前記ゲート制御型ダイオードとIGBTとをそれぞれ直列接続し、
    　前記ゲート制御型ダイオードは、
    　半導体基板にアノード電極とカソード電極とゲート電極とを絶縁して設けられ、
    　前記ゲート電極に印加する電圧に応じて前記半導体基板内でドリフト領域のキャリア濃度が制御され、
    　順回復状態のとき、前記ゲート電極と前記アノード電極との間で、前記ゲート電極の界面に正孔層が生じる負バイアスの電圧信号を印加し、
    　逆回復状態のとき、前記ゲート電極と前記アノード電極との間で、前記ゲート電極の界面に電子層が生じるゼロバイアス又は正バイアスの電圧信号を印加し、
    　前記順回復状態の後、前記負バイアスから、前記ゼロバイアス又は前記正バイアスを印加する電圧信号へと切り替え、
    　前記対アームにおける一方の前記アームのパルス幅に対応して他方の前記アームのパルス幅を決めるように、前記ゼロバイアス又は前記正バイアスを印加する期間を前記直列接続されたIGBTの非導通期間に応じて可変制御する、
    　半導体回路制御方法。
  2. 　前記直列接続されたIGBTの非導通期間をtoffと定義するほか、
    　前記ゲート制御型ダイオードの状態について、
    　前記ゲート電極と前記アノード電極との間に、前記ゼロバイアス又は前記正バイアスを印加してから前記逆回復状態に至る期間をtd_rrと定義し、
    　前記順回復状態の期間をtfrと定義し、
    　前記非導通期間toffに対し、前記逆回復状態に至る期間td_rrと前記順回復状態の期間tfrとを合計した期間td_rr + tfrの関係は、
    　toff ≧ td_rr + tfrを満たすように、
    　前記逆回復状態に至る期間td_rrを、前記非導通期間toffの長さに応じて可変制御する、
    　請求項１に記載の半導体回路制御方法。
  3. 　前記非導通期間toffに依らない固定期間をbとし、
    　前記非導通期間toffが、toff > b + tfr の関係を満たす場合、前記回復状態に至る期間td_rrを前記固定期間bとし、
    　前記回復状態に至る期間td_rrを、前記非導通期toffに応じて可変制御する、
    　請求項２に記載の半導体回路制御方法。
  4. 　前記一方のアームに配された第１のIGBTと、
    　前記他方のアームに配された第２のIGBTと、
    　前記第１のIGBTに直列接続された前記ゲート制御型ダイオードと、
    　を備えた半導体回路を用い、
    　前記第１のIGBTのゲート電極とエミッタ電極との間に電圧を印加できる端子を第１のゲート端子とし、
    　前記第２のIGBTのゲート電極とエミッタ電極との間に電圧を印加できる端子を第２のゲート端子とし、
    　前記第１のゲート端子と前記第２のゲート端子には、前記第１のIGBTと前記第２のIGBTが一定間隔を保ち相補的に導通、又は非導通するように制御され、かつパルス幅の変調された第１のPWM指令信号と第２のPWM指令信号に基づいた電圧信号が入力され、
    　前記ゲート制御型ダイオードのゲート電極とアノード電極との間に印加する電圧信号は、前記第２のPWM指令信号に基づき生成される、
    　請求項３に記載の半導体回路制御方法。
  5. 　前記第２のゲート端子に印加する電圧信号と、
    　前記ゲート制御型ダイオードのゲート電極とアノード電極との間に印加する電圧信号は、前記第２のPWM指令信号を受け、同一のゲート制御回路基板において生成される、
    　請求項４に記載の半導体回路制御方法。
  6. 　前記ゲート制御型ダイオードのゲート電極とアノード電極との間に印加する電圧信号は、前記ゲート制御回路基板において、前記第２のPWM指令信号を一定期間遅延させ、
    　かつ、当該第２のPWM指令信号のパルス幅と同期したPWMトリガ信号と、前記固定期間bよりも長い導通指令期間をもった固定トリガ信号との、論理積をとることにより、当該電圧信号を切り替えるタイミングが生成される、
    　請求項５に記載の半導体回路制御方法。
  7. 　前記PWMトリガ信号と、前記固定トリガ信号のパルスは、前記ゲート制御型ダイオードの逆回復状態を経過するまで、パルスの立ち下がるタイミングを遅延させる、
    　請求項６に記載の半導体回路制御方法。
  8. 　前記第１のゲート端子と前記第２のゲート端子は、それぞれ前記第１のPWM指令信号と前記第２のPWM指令信号から同一の一定期間aだけ遅延した電圧信号が入力され、
    　前記第１のPWM指令信号と前記第２のPWM指令信号における導通の指令信号の間隔期間をDTとした場合、
    　前記固定期間bと前記一定期間aとの前記間隔期間DTの関係は、b = a + DT  であり、かつ、
    　前記固定期間bよりも長い導通指令期間をもった前記固定トリガ信号は、前記第２のPWM指令信号におけるパルスの立ち下がるタイミングでオン指令が入る、
    　請求項７に記載の半導体回路制御方法。
  9. 　前記ゲート制御型ダイオードは、
    　第１導電型の前記半導体基板と、
    　前記半導体基板の第１表面側に設けられた第１導電型のカソード領域と、
    　前記半導体基板の前記第１表面側とは反対側の第２表面側に設けられた第２導電型のアノード領域と、
    　前記アノード領域の前記第２表面側に配設されたアノード電極と、
    　ゲート絶縁膜を介して前記アノード領域に隣接するゲート電極と、
    　を備え、
    　前記ゲート電極は、前記第２表面側から前記アノード領域を貫通して前記カソード領域まで達するトレンチの内部が前記ゲート絶縁膜に囲われ、
    　前記アノード領域は、前記ゲート絶縁膜に接する第１導電型のウェル領域と接し、
    　前記ウェル領域は、前記カソード領域と接する第１導電型のドリフト領域と隣接し、
    　前記アノード電極に対し、前記アノード電極に対し前記ゲート電極に前記負バイアスが印加されたとき、前記ウェル領域のうち前記ゲート絶縁膜と接する部分に正孔層が形成され、
    　前記順回復状態のときに、前記ウェル領域に形成される正孔層から前記ドリフト領域に正孔が注入される、
    　請求項１～８の何れか一項に記載の半導体回路制御方法を適用した電力変換器。
  10. 　前記IGBTは、前記第１のゲート端子と前記第２のゲート端子を有するデュアルゲートIGBTであり、
    　少なくとも一つのゲート端子に閾値以上の電圧を印加すれば、非導通状態から導通状態へ移行し、
    　二つのゲート端子に印加される電圧がどちらも閾値未満であれば、導通状態から非導通状態へ移行する制御機能を有する、
    　請求項９に記載の電力変換器。
  11. 　直流を単相又は三相の交流に変換して負荷に電力供給するように、
    　前記変換される交流の相数に応じた組数の前記対アームにより回路構成され、
    　前記対アームの両極端の一方と他方それぞれを正と負に接続する前記直流の入力端子とし、
    　前記相数に応じた前記対アーム毎に各アームどうしが接続された中性点それぞれを前記負荷に接続する交流端子とする、
    　請求項９又は１０に記載の電力変換器。
PCT/JP2020/044661 2019-12-06 2020-12-01 半導体回路制御方法、及びそれを適用した電力変換器 WO2021112076A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20895753.0A EP4071813A4 (en) 2019-12-06 2020-12-01 SEMICONDUCTOR CIRCUIT CONTROL METHOD AND POWER CONVERTER ADOPTING SAME
CN202080090750.6A CN114902548A (zh) 2019-12-06 2020-12-01 半导体电路控制方法和应用其的功率转换器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019220925A JP7315443B2 (ja) 2019-12-06 2019-12-06 半導体回路制御方法、及びそれを適用した電力変換器
JP2019-220925 2019-12-06

Publications (1)

Publication Number Publication Date
WO2021112076A1 true WO2021112076A1 (ja) 2021-06-10

Family

ID=76220543

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/044661 WO2021112076A1 (ja) 2019-12-06 2020-12-01 半導体回路制御方法、及びそれを適用した電力変換器

Country Status (4)

Country Link
EP (1) EP4071813A4 (ja)
JP (1) JP7315443B2 (ja)
CN (1) CN114902548A (ja)
WO (1) WO2021112076A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023117442A1 (de) 2022-09-27 2024-03-28 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Steuerung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146977A (ja) * 2010-12-28 2012-08-02 Infineon Technologies Austria Ag ダイオードを含む半導体装置
JP2018117044A (ja) 2017-01-18 2018-07-26 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
JP2019149511A (ja) * 2018-02-28 2019-09-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006639T5 (de) * 2013-02-25 2015-10-29 Hitachi, Ltd. Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung
JP6709062B2 (ja) * 2016-02-05 2020-06-10 株式会社 日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146977A (ja) * 2010-12-28 2012-08-02 Infineon Technologies Austria Ag ダイオードを含む半導体装置
JP2018117044A (ja) 2017-01-18 2018-07-26 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
JP2019149511A (ja) * 2018-02-28 2019-09-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4071813A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023117442A1 (de) 2022-09-27 2024-03-28 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu deren Steuerung

Also Published As

Publication number Publication date
EP4071813A4 (en) 2023-12-06
JP7315443B2 (ja) 2023-07-26
CN114902548A (zh) 2022-08-12
EP4071813A1 (en) 2022-10-12
JP2021090026A (ja) 2021-06-10

Similar Documents

Publication Publication Date Title
US8299737B2 (en) Motor driving circuit
US9595602B2 (en) Switching device for power conversion and power conversion device
US11296212B2 (en) Semiconductor device and power conversion device
CN110678988B (zh) 半导体装置
JP5970194B2 (ja) 半導体スイッチング素子の駆動回路並びにそれを用いた電力変換回路
US8853736B2 (en) Semiconductor device and power converter using it
JP6227677B2 (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
CN109962699A (zh) 用于控制mosfet开关模块的方法和装置
WO2017135037A1 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
EP3573109A1 (en) Semiconductor device and electric power conversion device using same
US7582939B2 (en) Semiconductor diode, electronic component and voltage source inverter
JP2019161720A (ja) インバータ装置
JP6964538B2 (ja) 半導体装置および電力変換装置
CN116110959A (zh) 半导体装置、电力变换装置及半导体装置的驱动方法
WO2021112076A1 (ja) 半導体回路制御方法、及びそれを適用した電力変換器
US20200112307A1 (en) Semiconductor device
US20230275576A1 (en) Semiconductor switching module with insulated gate bipolar transistor and unipolar switching device
US20160013299A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
JP6338145B2 (ja) 半導体装置及びそれを用いた電力変換装置
US20160013300A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
WO2024057598A1 (ja) 半導体スイッチング素子のゲート駆動回路、電動機制御システムおよび半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20895753

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020895753

Country of ref document: EP

Effective date: 20220706