WO2021104049A1 - 有机发光二极管显示基板、显示面板和装置 - Google Patents

有机发光二极管显示基板、显示面板和装置 Download PDF

Info

Publication number
WO2021104049A1
WO2021104049A1 PCT/CN2020/128744 CN2020128744W WO2021104049A1 WO 2021104049 A1 WO2021104049 A1 WO 2021104049A1 CN 2020128744 W CN2020128744 W CN 2020128744W WO 2021104049 A1 WO2021104049 A1 WO 2021104049A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal lines
pair
vent hole
display substrate
vent
Prior art date
Application number
PCT/CN2020/128744
Other languages
English (en)
French (fr)
Other versions
WO2021104049A9 (zh
Inventor
卢江楠
商广良
郑灿
冯宇
刘利宾
张洁
李梅
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/427,076 priority Critical patent/US11963407B2/en
Publication of WO2021104049A1 publication Critical patent/WO2021104049A1/zh
Publication of WO2021104049A9 publication Critical patent/WO2021104049A9/zh
Priority to US17/953,941 priority patent/US20230021618A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Definitions

  • both of the two first signal lines of the pair of first signal lines overlap with the projections of the same row of vent holes in the vent hole projection pattern.
  • the number of the vent holes in the two rows of the vent holes overlapping the same pair of first signal lines is the same, and the area of each vent hole is the same.
  • the source-drain layer includes a plurality of pairs of first signal lines, and the relationship between any two pairs of first signal lines and the overlap area of the vent hole projection pattern is one of equal and unequal.
  • At least one embodiment of the present disclosure provides a display panel.
  • the display panel includes the display substrate as described above.
  • At least one embodiment of the present disclosure provides a display device, which includes: the display panel as described above.
  • FIG. 2 is a schematic diagram of an area of an OLED display substrate provided by an embodiment of the present disclosure
  • FIG. 4 is a timing diagram of a clock signal in a related technology provided by an embodiment of the present disclosure.
  • FIG. 5 is a schematic structural diagram of an organic light emitting diode display substrate provided by an embodiment of the present disclosure
  • FIG. 1 is a hierarchical diagram of an OLED display substrate provided by an embodiment of the present disclosure.
  • the OLED display substrate includes a substrate 100, a first gate (English: Gate) layer 104, a gate insulating layer (English: Gate Insulator, GI) 105, and a second gate stacked on the substrate 100.
  • Layer 106 interlayer insulating layer 107, source drain (English: Source Drain, abbreviation: SD) layer 101, planarization layer (English: Planarization, abbreviation: PLN) 102, anode layer 103, pixel defining layer (English: Pixel Definition Layer (abbreviation: PDL) 108, organic light-emitting layer 109 and cathode layer 1010.
  • the pixel defining layer 108 may be a layer of liquid repellent material, such as a layer of fluorine-containing polyimide or fluorine-containing polymethyl methacrylate.
  • the organic light emitting layer 109 may include a hole transport layer, a light emitting layer, an electron transport layer, etc., which are stacked.
  • FIG. 3 is a schematic diagram of a film layer in a related technology provided by an embodiment of the present disclosure.
  • the signal line 1000 includes a first signal line 110 and a second signal line 120, where the first signal line 110 refers to a signal line that overlaps with the projection of the exhaust hole 131, and the second signal line 120 is a summation line.
  • the projection of the air hole 131 is staggered (not overlapped) by the signal line.
  • the overlap area of the common power line and the two first signal lines of the pair of first signal lines, the common power line and the two first signal lines of the pair of first signal lines is equal, so that the parasitic capacitance between the common power line and the two first signal lines of the pair of first signal lines is the same, so that the signals transmitted by the pair of first signal lines match, that is, the pair of first signal lines
  • the rising edge duration and the falling edge duration of the signals transmitted by the two first signal lines in one signal line are both equal, which ensures the uniformity of the displayed image.
  • the difference between the parasitic capacitance between the CK1 and VSS lines and the parasitic capacitance between the CB1 and VSS lines is only about 1fF, which is much smaller than the difference in the parasitic capacitance in the related technology (in the related technology, the parasitic capacitance between the CK1 and VSS lines is The parasitic capacitance difference between the CB1 and VSS lines is at least 10fF).
  • FIG. 6 is a timing diagram of a clock signal provided by an embodiment of the present disclosure.
  • the rising edge x1 (or falling edge) of CK1 and the rising edge x1 (or falling edge) of CB1 are longer The same (see Figure 6 that the rising edge of CK1 and the rising edge of CB1 have different slopes, and the falling edge of CK1 and the falling edge of CB1 are also the same), because the rising edge (or falling edge) duration of the two signals is the same, so that the two The high and low time lengths of the channel signals are also consistent, which in turn makes the output match and ensures the display uniformity of the display panel. Even in high-frequency display products, this rise time and fall time will not affect the display uniformity, ensuring the display effect.
  • the overlapping areas of the projections of the two first signal lines 110 and the same vent hole 131 are equal.
  • the overlapping areas of the projections of the two first signal lines 110 and the same vent hole 131 may be unequal, and only the sum of the overlapping areas of the projections of one first signal line and multiple vent holes 131 is required.
  • the sum of the overlapping area of the projection of the other first signal line and the plurality of vent holes 131 should be equal; for example, the leftmost pair of first signal line and the vent hole projection pattern overlap in FIG.
  • the two first signal lines 110 of the pair of first signal lines 110 overlap with the projections of the same row of vent holes 131 in the projection pattern of the vent holes 131, and only each vent hole is required.
  • the projection of 131 and the overlap area of the two first signal lines 110 are equal, which can ensure that the overlap area of the two first signal lines 110 of the pair of first signal lines 110 and the projection pattern of the vent hole is equal. Since there is a certain distance between the two first signal lines, if one vent hole 131 overlaps with two first signal lines at the same time, in this case, a larger vent hole 131 can be designed to facilitate the patterning of the common power line.
  • each vent hole 131 in a row of vent holes 131 in FIG. 5 are the same.
  • the shape of each vent hole 131 in a row of vent holes 131 may not be completely the same, for example, part of the vent hole 131 is circular, and the shape of part of the vent hole 131 is square; or, each vent hole in a row of vent holes 131
  • the area of 131 may not be completely the same, for example, the area of part of the vent holes 131 is the same, and the area of the other vent holes 131 are different.
  • the two first signal lines 110 of the pair of first signal lines 110 in the at least one pair of first signal lines 110 respectively overlap with the projections of a row of vent holes 131 in the vent hole projection pattern.
  • the number of vent holes 131 of the two rows of vent holes 131 is the same, and the area of each vent hole 131 is the same.
  • FIG. 7 is a schematic structural diagram of another organic light emitting diode display substrate provided by an embodiment of the present disclosure.
  • the shape of the vent hole 131 may be a square; in other implementation manners, the vent hole 131 may also be a circle.
  • the use of square or round vent holes 131 is convenient for design and production. In other implementations, the vent 131 may also be other regular or irregular patterns.
  • vent holes 131 can be distributed at intervals, as shown in FIG. 5, when the spacing m of the vent holes 131 in the row direction is greater than the total width n of the pair of second signal lines, a pair of second signal lines 120 and vent holes will appear. There is no overlap between the projection patterns.
  • neither of the second signal lines CK2 and CB2 overlaps the projection of the vent hole 131, that is, the projection of the vent hole 131 on the source and drain layer is outside of CK2 and CB2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种有机发光二极管显示基板、显示面板和装置。显示基板包括：依次层叠的源漏极层（101）、平坦化层（102）和阳极层（103）；源漏极层（101）包括至少一对第一信号线（110）；阳极层（103）包括公共电源线（130），公共电源线（130）上具有放气孔（131）；任一对第一信号线（110）中的两根第一信号线（110）与放气孔（131）投影图案的重叠面积相等，重叠面积大于0，放气孔（131）投影图案为公共电源线（130）上的放气孔（131）在源漏极层（101）上的正投影的图案。公共电源线（130）和一对第一信号线（110）中的两根第一信号线（110）的重叠面积相等，从而使得公共电源线（130）和一对第一信号线（110）中的两根第一信号线（110）之间寄生电容大小相同，从而使得一对第一信号线（110）传递的信号匹配，保证了显示画面的均一性。

Description

有机发光二极管显示基板、显示面板和装置
本申请要求于2019年11月28日提交的申请号为201911189833.6、发明名称为“有机发光二极管显示基板、显示面板和装置”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本公开涉及一种有机发光二极管显示基板、显示面板和装置。
背景技术
在有机发光二极管(Organic Light Emitting Diode)显示面板中，阳极层设置在平坦化层(Planarizationlayer，PLN)上。PLN制备过程中会产生气体，为了将这些气体顺利排出，会在阳极层中位于外围区域的公共电源(VSS)线上设置排气孔。
发明内容
本公开实施例提供了一种有机发光二极管显示基板、显示面板和装置。
本公开至少一实施例提供了一种有机发光二极管显示基板，所述显示基板包括：
依次层叠的源漏极层、平坦化层和阳极层；
所述源漏极层包括至少一对第一信号线；所述阳极层包括公共电源线，所述公共电源线上具有放气孔；
任一对所述第一信号线中的两根第一信号线与放气孔投影图案的重叠面积相等，所述重叠面积大于0，所述放气孔投影图案为所述公共电源线上的放气孔在所述源漏极层上的正投影的图案。
可选地，所述公共电源线上的放气孔排成多列；
任一对所述第一信号线中的两根第一信号线与所述放气孔投影图案中的至少一列所述放气孔的投影重叠。
可选地，一对所述第一信号线中的两根第一信号线均与所述放气孔投影图案中的同一列放气孔的投影重叠。
可选地，所述两根第一信号线与同一个放气孔的投影的重叠面积相等。
可选地，所述一列放气孔中的每个放气孔的形状均为中心对称图形，所述放气孔的投影的中心位于所述两根第一信号线的正中间。
可选地，所述放气孔在所述第一信号线的宽度方向上的最大尺寸，大于任一根所述第一信号线的宽度。
可选地，一对所述第一信号线中的两根第一信号线分别与所述放气孔投影图案中的一列放气孔的投影重叠。
可选地，投影与同一对第一信号线重叠的两列所述放气孔的放气孔数量相同，各个放气孔的面积相同。
可选地，所述源漏极层还包括：至少一对第二信号线；任一对所述第二信号线中的两根第二信号线与所述放气孔投影图案错开。
可选地，所述放气孔的形状为方形和圆形中的一种。
可选地，所述源漏极层包括多对第一信号线，任意两对第一信号线与所述放气孔投影图案的重叠面积的关系为相等和不等中的一种。
可选地，所述至少一对第一信号线中的一对第一信号线包括高电平时钟信号线和低电平时钟信号线。
可选地，所述至少一对第一信号线中的一对第一信号线包括栅极高电平线和栅极低电平线。
本公开至少一实施例提供了一种显示面板，所述显示面板包括：如前所述的显示基板。
本公开至少一实施例提供了一种显示装置，所述显示装置包括：如前所述的显示面板。
附图说明
图1是本公开实施例提供的一种OLED显示基板的层级图；
图2是本公开实施例提供的一种OLED显示基板的区域示意图；
图3是本公开实施例提供的一种相关技术中的膜层示意图；
图4是本公开实施例提供的一种相关技术中的时钟信号的时序图；
图5是本公开实施例提供的一种有机发光二极管显示基板的结构示意图；
图6是本公开实施例提供的一种时钟信号的时序图；
图7是本公开实施例提供的另一种有机发光二极管显示基板的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
有机发光二极管(英文：Organic Light Emitting Diode，简称：OLED)显示面板按驱动方式可分为无源矩阵驱动有机发光二极管(英文：Passive Matrix Driving OLED，简称：PMOLED)和有源矩阵驱动有机发光二极管(英文：Active Matrix Driving OLED，简称：AMOLED)两种。本申请提供的方案主要应用于AMOLED显示面板。
图1是本公开实施例提供的一种OLED显示基板的层级图。参见图1，OLED显示基板包括基板100以及层叠设置在基板100上的第一栅极(英文：Gate)层104、栅极绝缘层(英文：Gate Insulator，简称：GI)105、第二栅极层106、层间绝缘层107、源漏极(英文：Source Drain，简称：SD)层101、平坦化层(英文：Planarization，简称：PLN)102、阳极层103、像素界定层(英文：Pixel Definition Layer，简称：PDL)108、有机发光层109和阴极层1010。
示例性地，基板100可以为透明基板，例如玻璃基板。栅极绝缘层105、层间绝缘层107可以为氮化硅绝缘层，或者其他有机或无机绝缘层。平坦化层102可以为树脂层，或者其他有机材料层。两个第一栅极层104、第二栅极层106、源漏极层101可以为金属层或氧化铟锡薄膜层。阳极层103可以为金属层。阴极层1010可以为氧化铟锡薄膜层。像素界定层108可以为疏液材料层，例如含氟聚酰亚胺或含氟聚甲基丙烯酸甲酯层。有机发光层109可以包括层叠设置的空穴传输层、发光层和电子传输层等。
图2是本公开实施例提供的一种OLED显示基板的区域示意图。参见图2，该OLED显示面板具有显示区域10和围绕显示区域10设置的外围区域20。
再次参见图1，在外围区域20中，阳极层103布置有公共电源(VSS)线130，源漏极层101布置有用于驱动电路的信号线1000。例如，通常设置在源漏极层101的信号线1000为阵列上栅极(Gate on array，GOA)电路的信号线，成对设置的时钟信号线(高电平时钟信号线CK、低电平时钟信号线CB)、栅极驱动线(栅极高电平线VGH、栅极低电平线VGL)。
阳极层的VSS线和源漏极层的走线存在较大寄生电容。图3是本公开实施例提供的一种相关技术中的膜层示意图。参见图3，信号线1000包括第一信号 线110和第二信号线120，其中，第一信号线110是指和排气孔131的投影重叠的信号线，第二信号线120则是和排气孔131的投影错开(不重叠)的信号线。
VSS线上的排气孔131与一对第一信号线110的两根第一信号线的重叠面积不同，例如，排气孔131与CK1、CB1的重叠面积不同，这种情况会造成VSS线130与一对第一信号线110中的两根第一信号线110重叠的面积不同，进而导致VSS线130和两根第一信号线110之间产生的寄生电容不同。寄生电容不同会导致一对第一信号线传递的信号不匹配(也即一对第一信号线中两根第一信号线传递的信号的上升沿时长和下降沿时长不相等)，导致显示画面不均一。值得说明的是，图3仅使出了显示区域一侧的外围区域的线路布置图，例如显示区域左侧的外围区域，显示区域右侧的外围区域的结构与左侧相同，而VSS线会经过显示区域左侧、上侧和右侧的外围区域，因此显示区域左右两侧的第一信号线110都会受到寄生电容不均的影响。
下表示出了图3中VSS线和CK1、CB1间的寄生电容大小。
Figure PCTCN2020128744-appb-000001
从表中可以看出CK1和VSS线间寄生电容与CB1和VSS线间寄生电容至少相差10fF。
图4是本公开实施例提供的一种相关技术中的时钟信号的时序图。参见图4，由于CK1和VSS线间寄生电容与CB1和VSS线间寄生电容相差10fF，导致CK1的上升沿x1(或下降沿)、CB1的上升沿x1(或下降沿)时长不一致(图4上看CK1的上升沿和CB1的上升沿斜率不同，同样地CK1的下降沿和CB1的下降沿斜率也不同)，由于两路信号上升沿(或下降沿)时长不同，使得两路信号的高低电平时长也不一致，进而造成输出不匹配，导致显示面板显示异常。显示面板的频率越高，这种上升时间、下降时间不同所带来的影响也就越大，因此高频状态下，导致的显示异常更严重。
图5是本公开实施例提供的一种有机发光二极管显示基板的结构示意图。参见图5，源漏极层101包括至少一对第一信号线110；阳极层103包括公共电源线130，公共电源线130上具有放气孔131。
任一对第一信号线110中的两根第一信号线110与放气孔投影图案的重叠面积相等，重叠面积大于0，放气孔投影图案为公共电源线130上的放气孔131在源漏极层上101的正投影的图案。其中，重叠是指第一信号线110与放气孔投影图案的重合面积大于0。
在本公开实施例中，通过设计公共电源线和一对第一信号线中的两根第一信号线的重叠面积，使得公共电源线和一对第一信号线中的两根第一信号线的重叠面积相等，从而使得公共电源线和一对第一信号线中的两根第一信号线之间寄生电容大小相同，从而使得一对第一信号线传递的信号匹配，也即一对第一信号线中两根第一信号线传递的信号的上升沿时长和下降沿时长均相等，保证了显示画面的均一性。
以一对第一信号线CK1、CB1为例来说明本申请提供的方案的效果，下表示出了图5中VSS线和CK1、CB1间的寄生电容大小。
Figure PCTCN2020128744-appb-000002
从表中可以看出CK1和VSS线间寄生电容与CB1和VSS线间寄生电容相差仅为1fF左右，远小于相关技术中寄生电容的差值(相关技术中，CK1和VSS线间寄生电容与CB1和VSS线间寄生电容至少相差10fF)。
图6是本公开实施例提供的一种时钟信号的时序图。参见图6，由于CK1和VSS线间寄生电容与CB1和VSS线间寄生电容相差较小，这种情况下CK1的上升沿x1(或下降沿)与CB1的上升沿x1(或下降沿)时长一致(图6上看CK1的上升沿和CB1的上升沿斜率不同，同样地CK1的下降沿和CB1的下降沿斜率也相同)，由于两路信号上升沿(或下降沿)时长相同，使得两路信号的高低电平时长也一致，进而使得输出匹配，保证了显示面板的显示均一性。即使在高频显示产品中，这种上升时间、下降时间也不会影响显示均一性，保证了显示效果。
如图5所示，公共电源线130上的放气孔131排成多列。在其他实现方式中，公共电源线130上的放气孔131还可以不按列分布，例如放气孔131无规律分布，只要保证能够实现每对第一信号线的两根第一信号线和放气孔投影图案的重叠面积相等即可。
在图5所示的结构中，任一对第一信号线110中的两根第一信号线110与放气孔投影图案中的至少一列放气孔131的投影重叠。也即，在本公开实施例中，一对第一信号线110可以只与一列放气孔131的投影重叠，一对第一信号线110也可以与多列放气孔131的投影重叠。
在本公开实施例中，可以有多种方式实现使得一对第一信号线110中的两根第一信号线110与放气孔投影图案的重叠面积相等。由于只需保证每对第一信号线中两根第一信号线110和放气孔投影图案的重叠面积相等，因此不同对第一信号线和放气孔投影图案重叠的方式可以相同，也可以不同，下面介绍几种可能的重叠实现方式：
在一种可能的实现方式中，至少一对第一信号线110中的一对第一信号线110中的两根第一信号线110均与放气孔131投影图案中的同一列放气孔131的投影重叠。
示例性地，如图5所示，两根第一信号线110与同一个放气孔131的投影的重叠面积相等。在其他实现方式中，还可以两根第一信号线110与同一个放气孔131的投影的重叠面积不相等，只需要一根第一信号线和多个放气孔131的投影的重叠面积之和，与另一根第一信号线和多个放气孔131的投影的重叠面积之和相等即可；例如图5中最左侧的一对第一信号线和放气孔投影图案重叠还可以这样设计：第一个孔的投影和该对第一信号线中左侧的第一信号线的重叠面积大于第一个孔的投影和该对第一信号线中右侧的第一信号线的重叠面积，第二个孔的投影和该对第一信号线中左侧的第一信号线的重叠面积小于第二个孔的投影和该对第一信号线中右侧的第一信号线的重叠面积，但两个孔的投影和该对第一信号线中左侧的第一信号线的重叠面积之和，等于两个孔的投影和该对第一信号线中右侧的第一信号线的重叠面积之和。
在图5所示的实现方式中，一对第一信号线110中的两根第一信号线110均与放气孔131投影图案中的同一列放气孔131的投影重叠，只需要每个放气孔131的投影和这两根第一信号线110的重叠面积相等，即可保证一对第一信号线110中的两根第一信号线110与放气孔投影图案的重叠面积相等。由于两根第一信号线间存在一定距离，如果一个放气孔131同时与2根第一信号线重叠，这种情况下可以设计较大的放气孔131，便于公共电源线的图形化。
如图5所示，CK1和CB1与同一列放气孔131的投影重叠，且CK1和CB1与同一个放气孔131的投影的重叠面积相等。VGH和VGL与同一列放气孔131 的投影重叠，且VGH和VGL与同一个放气孔131的投影的重叠面积相等。
在图5所示的结构中，与CK1和CB1重叠的放气孔131的形状及面积、与VGH和VGL重叠的放气孔131的形状及面积均相同。在其他实现方式中，与CK1和CB1重叠的放气孔131的形状、与VGH和VGL重叠的放气孔131的形状也可以不同；或者，与CK1和CB1重叠的放气孔131的面积、与VGH和VGL重叠的放气孔131的面积也可以不同。
示例性地，一列放气孔131中的每个放气孔131的形状均为中心对称图形，放气孔131的投影的中心位于一对第一信号线110中的两根第一信号线110的正中间。
如图5所示，放气孔131的投影的中心O位于两根第一信号线110的正中间，也即该中心O到两根第一信号线110的侧边的距离a相等。
如图5所示，放气孔131可以的形状为方形；在其他实现方式中，放气孔131也可以为圆形。采用方形或圆形放气孔131便于设计和制作。在其他实现方式中，放气孔131也可以为其他规则或不规则图形。
这种实现方式中，放气孔131在第一信号线110的宽度方向上的最大尺寸，可以大于任一根第一信号线110的宽度。例如图5所示，放气孔131的边长d大于第一信号线110的宽度w。
示例性地，图5中一列放气孔131中各个放气孔131的形状和面积均相同。在其他实现方式中，一列放气孔131中各个放气孔131的形状可以不完全相同，例如部分放气孔131为圆形、部分放气孔131的形状为方形；或者，一列放气孔131中各个放气孔131的面积可以不完全相同，例如部分放气孔131的面积相同，其余放气孔131的面积各不相同。
在一种可能的实现方式中，至少一对第一信号线110中的一对第一信号线110中的两根第一信号线110分别与放气孔投影图案中的一列放气孔131的投影重叠。
示例性地，两列放气孔131的放气孔131数量相同，各个放气孔131的面积相同。
在这种方式中，一对第一信号线110中的两根第一信号线110分别与两列放气孔131投影图案重叠，只需要两列放气孔131的数量相等，各个放气孔131的面积相同，即可保证一对第一信号线110中的两根第一信号线110与放气孔投影图案的重叠面积相等，这样更便于放气孔的设计和制作。
示例性地，各个放气孔131的形状相同，采用相同的形状设计各个放气孔，便于设计和制作，同时能够更容易保证各个放气孔131的面积相等，进而保证两根第一信号线110与两列放气孔131投影的重叠面积相等。
在其他实现方式中，还可以两列放气孔131的放气孔131数量不相同，或者各个放气孔131中至少部分放气孔131的面积不相等，只需要与一根第一信号线重叠的一列放气孔131的面积之和，和与另一根第一信号线重叠的一列放气孔131的面积之和相等即可。
图7是本公开实施例提供的另一种有机发光二极管显示基板的结构示意图。参见图7，放气孔131可以的形状为方形；在其他实现方式中，放气孔131也可以为圆形。采用方形或圆形放气孔131便于设计和制作。在其他实现方式中，放气孔131也可以为其他规则或不规则图形。
由于两根第一信号线间的距离不大，为了避免两列放气孔131靠的太近不利于图形化，可以适当减小放气孔131的尺寸，增大两列放气孔131的间距。
例如，放气孔131在第一信号线110的宽度方向上的最大尺寸，可以小于任一根第一信号线110的宽度。如图7所示，放气孔131的边长或直径可以小于第一信号线110的宽度。
当然，除了图7的这种一根第一信号线110与一列放气孔重叠的方式外，一根第一信号线110还可以与多列放气孔重叠。
由于第一信号线110是沿着显示基板的列方向排布的，因此，为了方便设计和制作，本申请中的放气孔131也是沿列方向排布的。在其他实现方式中，放气孔也可以沿着其他方向排布，例如排列方向与列方向呈一定角度，本申请对此不限定。
再次参见图5和图7，源漏极层101还包括：至少一对第二信号线120；任一对第二信号线120中的两根第二信号线120与放气孔投影图案错开(不重叠)，由于两根第二信号线120均不与放气孔投影图案重叠，这种实现方式也保证了两根第二信号线120与公共电源线之间寄生电容的大小相等。
由于放气孔131可以间隔分布，如图5所示，当放气孔131在行方向上的间距m大于一对第二信号线的总宽度n时，则会出现一对第二信号线120与放气孔投影图案没有重叠的情况。
如图5和图7所示，第二信号线CK2和CB2均不与放气孔131的投影重叠，即放气孔131在源漏极层上的投影均在CK2和CB2之外。
再次参见图5和图7，源漏极层101包括多对信号线1000，任意两对信号线1000与放气孔投影图案的重叠面积相等或不等。
也即在本公开实施例中，不同对信号线1000可以采用不同的实现方式实现，一对信号线与公共电源线之间的寄生电容平衡，不需要每对都采用同样的方式，这样给设计提供了更高的自由度。
例如，图5中，最左侧的一对第一信号线110和最右侧的一对第一信号线110均采用的是与同一列放气孔131的投影重叠的方式，这两对信号线1000与放气孔投影图案的重叠面积相等。
最左侧的一对第一信号线110采用的是与同一列放气孔131的投影重叠的方式，中间的一对第二信号线120采用的是不与放气孔131的投影重叠的方式(相当于重叠面积为0)，这两对信号线1000与放气孔投影图案的重叠面积不相等。
图7中，最左侧的一对第一信号线110和最右侧的一对第一信号线110均采用的分别与一列放气孔131的投影重叠的方式，这两对信号线1000与放气孔投影图案的重叠面积相等。
最左侧的一对第一信号线110采用的分别与一列放气孔131的投影重叠的方式，中间的一对第二信号线120采用的是不与放气孔131的投影重叠的方式，这两对信号线1000与放气孔投影图案的重叠面积不相等。
在其他实现方式中，也可以每对信号线1000都采用同样的方式与放气孔131的投影重叠，也可以采用3种方式与放气孔131的投影重叠，本申请对此不做限制。
本公开提供了一种显示面板，该显示面板包括如前任一幅附图所示的显示基板。
在本公开实施例中，通过设计公共电源线和一对第一信号线中的两根第一信号线的重叠面积，使得公共电源线和一对第一信号线中的两根第一信号线的重叠面积相等，从而使得公共电源线和一对第一信号线中的两根第一信号线之间寄生电容大小相同，从而使得一对第一信号线传递的信号匹配，也即一对第一信号线中两根第一信号线传递的信号的上升沿时长和下降沿时长均相等，保证了显示画面的均一性。
本公开提供了一种显示装置，该显示装置包括如前所述的显示面板。
在具体实施时，本公开实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本公开实施例中，通过设计公共电源线和一对第一信号线中的两根第一信号线的重叠面积，使得公共电源线和一对第一信号线中的两根第一信号线的重叠面积相等，从而使得公共电源线和一对第一信号线中的两根第一信号线之间寄生电容大小相同，从而使得一对第一信号线传递的信号匹配，也即一对第一信号线中两根第一信号线传递的信号的上升沿时长和下降沿时长均相等，保证了显示画面的均一性。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (15)

  1. 一种有机发光二极管显示基板，所述显示基板包括：
    依次层叠的源漏极层(101)、平坦化层(102)和阳极层(103)；
    所述源漏极层(101)包括至少一对第一信号线(110)；所述阳极层(103)包括公共电源线(130)，所述公共电源线(130)上具有放气孔(131)；
    任一对所述第一信号线(110)中的两根第一信号线(110)与放气孔投影图案的重叠面积相等，所述重叠面积大于0，所述放气孔投影图案为所述公共电源线(130)上的放气孔(131)在所述源漏极层上(101)的正投影的图案。
  2. 根据权利要求1所述的显示基板，其中，所述公共电源线(130)上的放气孔(131)排成多列；
    任一对所述第一信号线(110)中的两根第一信号线(110)与所述放气孔投影图案中的至少一列所述放气孔(131)的投影重叠。
  3. 根据权利要求2所述的显示基板，其中，一对所述第一信号线(110)中的两根第一信号线(110)均与所述放气孔投影图案中的同一列放气孔(131)的投影重叠。
  4. 根据权利要求3所述的显示基板，其中，所述两根第一信号线(110)与同一个放气孔(131)的投影的重叠面积相等。
  5. 根据权利要求4所述的显示基板，其中，所述一列放气孔(131)中的每个放气孔(131)的形状均为中心对称图形，所述放气孔(131)的投影的中心位于所述两根第一信号线(110)的正中间。
  6. 根据权利要求3至5任一项所述的显示基板，其中，所述放气孔(131)在所述第一信号线(110)的宽度方向上的最大尺寸，大于任一根所述第一信号线(110)的宽度。
  7. 根据权利要求2所述的显示基板，其中，一对所述第一信号线(110)中的两根第一信号线(110)分别与所述放气孔投影图案中的一列放气孔(131)的投影重叠。
  8. 根据权利要求7所述的显示基板，其中，投影与同一对第一信号线(110)重叠的两列所述放气孔(131)的放气孔(131)数量相同，各个放气孔(131)的面积相同。
  9. 根据权利要求1至8任一项所述的显示基板，其中，所述源漏极层(101) 还包括：至少一对第二信号线(120)；任一对所述第二信号线(120)中的两根第二信号线(120)与所述放气孔投影图案错开。
  10. 根据权利要求1至9任一项所述的显示基板，其中，所述放气孔(131)的形状为方形和圆形中的一种。
  11. 根据权利要求1至10任一项所述的显示基板，其中，所述源漏极层(101)包括多对第一信号线(110)，任意两对第一信号线(110)与所述放气孔投影图案的重叠面积的关系为相等和不等中的一种。
  12. 根据权利要求1至11任一项所述的显示基板，其中，所述至少一对第一信号线(110)中的一对第一信号线包括高电平时钟信号线和低电平时钟信号线。
  13. 根据权利要求1至12任一项所述的显示基板，其中，所述至少一对第一信号线(110)中的一对第一信号线包括栅极高电平线和栅极低电平线。
  14. 一种显示面板，所述显示面板包括：如权利要求1至13任一项所述的显示基板。
  15. 一种显示装置，所述显示装置包括：如权利要求14所述的显示面板。
PCT/CN2020/128744 2019-11-28 2020-11-13 有机发光二极管显示基板、显示面板和装置 WO2021104049A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/427,076 US11963407B2 (en) 2019-11-28 2020-11-13 Organic light-emitting diode display substrate including an anode layer comprises a common power line provided with vent holes, display panel and display device
US17/953,941 US20230021618A1 (en) 2019-11-28 2022-09-27 Organic light-emitting diode display substrate, display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911189833.6A CN110890407B (zh) 2019-11-28 2019-11-28 有机发光二极管显示基板、显示面板和装置
CN201911189833.6 2019-11-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US17/427,076 A-371-Of-International US11963407B2 (en) 2019-11-28 2020-11-13 Organic light-emitting diode display substrate including an anode layer comprises a common power line provided with vent holes, display panel and display device
US17/953,941 Continuation US20230021618A1 (en) 2019-11-28 2022-09-27 Organic light-emitting diode display substrate, display panel and display device

Publications (2)

Publication Number Publication Date
WO2021104049A1 true WO2021104049A1 (zh) 2021-06-03
WO2021104049A9 WO2021104049A9 (zh) 2021-07-15

Family

ID=69749218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/128744 WO2021104049A1 (zh) 2019-11-28 2020-11-13 有机发光二极管显示基板、显示面板和装置

Country Status (3)

Country Link
US (2) US11963407B2 (zh)
CN (2) CN114725172A (zh)
WO (1) WO2021104049A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725172A (zh) * 2019-11-28 2022-07-08 京东方科技集团股份有限公司 显示基板、显示面板和装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494014A (zh) * 2008-01-22 2009-07-29 三星电子株式会社 显示器件和防止显示器件中信号延迟的方法
US20120268002A1 (en) * 2009-10-15 2012-10-25 Panasonic Corporation Display panel apparatus and method of fabricating display panel apparatus
US20160211309A1 (en) * 2015-01-21 2016-07-21 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same
CN107452772A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 有机发光显示设备
CN107665911A (zh) * 2016-07-29 2018-02-06 三星显示有限公司 显示装置
US20180061918A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic Light Emitting Display Device
CN109037282A (zh) * 2018-07-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN209199931U (zh) * 2019-02-28 2019-08-02 昆山国显光电有限公司 一种oled显示面板和显示装置
CN110890407A (zh) * 2019-11-28 2020-03-17 京东方科技集团股份有限公司 有机发光二极管显示基板、显示面板和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP4357413B2 (ja) * 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
JP5909759B2 (ja) 2011-09-07 2016-04-27 株式会社Ｊｏｌｅｄ 画素回路、表示パネル、表示装置および電子機器
TW202334724A (zh) 2013-08-28 2023-09-01 日商半導體能源研究所股份有限公司 顯示裝置
WO2016088394A1 (ja) * 2014-12-04 2016-06-09 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US10210798B2 (en) * 2016-07-04 2019-02-19 Samsung Display Co., Ltd. Display device having protective structure
KR101974377B1 (ko) * 2016-07-29 2019-05-03 삼성디스플레이 주식회사 표시장치
KR102601207B1 (ko) 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
CN108511478A (zh) 2017-02-24 2018-09-07 上海和辉光电有限公司 有机发光二极管显示器
KR102457251B1 (ko) * 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102470042B1 (ko) * 2017-11-16 2022-11-24 삼성디스플레이 주식회사 표시 장치
KR102622861B1 (ko) 2018-06-22 2024-01-10 삼성디스플레이 주식회사 연성 기판 및 이를 포함하는 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494014A (zh) * 2008-01-22 2009-07-29 三星电子株式会社 显示器件和防止显示器件中信号延迟的方法
US20120268002A1 (en) * 2009-10-15 2012-10-25 Panasonic Corporation Display panel apparatus and method of fabricating display panel apparatus
US20160211309A1 (en) * 2015-01-21 2016-07-21 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same
CN107452772A (zh) * 2016-05-31 2017-12-08 三星显示有限公司 有机发光显示设备
CN107665911A (zh) * 2016-07-29 2018-02-06 三星显示有限公司 显示装置
US20180061918A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Organic Light Emitting Display Device
CN109037282A (zh) * 2018-07-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN209199931U (zh) * 2019-02-28 2019-08-02 昆山国显光电有限公司 一种oled显示面板和显示装置
CN110890407A (zh) * 2019-11-28 2020-03-17 京东方科技集团股份有限公司 有机发光二极管显示基板、显示面板和装置

Also Published As

Publication number Publication date
CN114725172A (zh) 2022-07-08
US11963407B2 (en) 2024-04-16
WO2021104049A9 (zh) 2021-07-15
CN110890407B (zh) 2022-07-22
CN110890407A (zh) 2020-03-17
US20230021618A1 (en) 2023-01-26
US20220149138A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
US11545508B2 (en) Display panel and fabrication method thereof, and display device
US10580836B2 (en) OLED touch display panel with baffles on a TFT back plate, method for manufacturing the same and touch display device
US20210081063A1 (en) Flexible display panel and flexible display device
US20220328604A1 (en) Stretchable display panel and display device
US9905626B2 (en) Array substrate, display panel and display apparatus
WO2016119373A1 (zh) 阵列基板、触控面板及阵列基板的制作方法
WO2016150078A1 (zh) 一种阵列基板、显示面板及显示装置
US20200235172A1 (en) Organic light-emitting display device and method of manufacturing the same
US20170092698A1 (en) An array substrate, display panel and display device
KR102215092B1 (ko) 유기 발광 표시 장치
US11985867B2 (en) Display substrate having bridge regions with different stiffness, display panel and display apparatus
US11079890B2 (en) Touch sensing unit and display device including the same
US11121331B2 (en) Flexible substrate and display panel using the same
US11611024B2 (en) Display device
KR20150137236A (ko) 표시장치
JP2007017935A (ja) 表示基板、その製造方法、及びこれを有する表示装置
WO2018040492A1 (zh) Amoled显示装置及其阵列基板
US20230030745A1 (en) Display substrate and display apparatus
US8941804B2 (en) Liquid crystal display device
WO2021104049A1 (zh) 有机发光二极管显示基板、显示面板和装置
US10719687B2 (en) Display panel capable of fingerprint identification
US20230132313A1 (en) Display panel and manufacturing method thereof, and display device
KR20140143046A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
WO2016029542A1 (zh) 阵列基板及显示装置
US20180040278A1 (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20893329

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20893329

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20893329

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 02.02.2023)

122 Ep: pct application non-entry in european phase

Ref document number: 20893329

Country of ref document: EP

Kind code of ref document: A1