WO2021102945A1 - 显示基板的扇出走线的断路检测方法及显示基板 - Google Patents

显示基板的扇出走线的断路检测方法及显示基板 Download PDF

Info

Publication number
WO2021102945A1
WO2021102945A1 PCT/CN2019/122080 CN2019122080W WO2021102945A1 WO 2021102945 A1 WO2021102945 A1 WO 2021102945A1 CN 2019122080 W CN2019122080 W CN 2019122080W WO 2021102945 A1 WO2021102945 A1 WO 2021102945A1
Authority
WO
WIPO (PCT)
Prior art keywords
pad
detection unit
fan
out wiring
pads
Prior art date
Application number
PCT/CN2019/122080
Other languages
English (en)
French (fr)
Inventor
肖丽
刘冬妮
玄明花
赵蛟
郑皓亮
张振宇
陈亮
陈昊
刘静
齐琪
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2019/122080 priority Critical patent/WO2021102945A1/zh
Priority to CN201980002716.6A priority patent/CN113383241B/zh
Priority to US17/253,960 priority patent/US11972989B2/en
Publication of WO2021102945A1 publication Critical patent/WO2021102945A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54—Testing for continuity
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58—Testing of lines, cables or conductors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种显示基板的扇出走线（13）的断路检测方法及显示基板，属于显示技术领域。其中，所述显示基板包括：基底（10），所述基底（10）包括相对设置的第一表面和第二表面，在所述第一表面上间隔设置多个连接结构，所述多个连接结构中的每个包括第一焊盘（91）、第二焊盘（92）和扇出走线（13），且所述扇出走线（13）电连接所述第一焊盘（91）和所述第二焊盘（92）；所述扇出走线（13）的断路检测方法，包括：形成至少一个检测单元（C）；其中，形成所述检测单元（C）包括：将至少两个所述连接结构通过连接部（15）串联连接；对所述检测单元（C）的首端和末端进行检测，获取所述检测单元（C）的电阻，以判断所述检测单元（C）中的扇出走线（13）是否存在断路。

Description

显示基板的扇出走线的断路检测方法及显示基板 技术领域
本发明属于显示技术领域，具体涉及一种显示基板的扇出走线的断路检测方法及显示基板。
背景技术
目前大多的显示面板都是有边框的，其通常将接线焊盘(例如：集成电路绑定pad)设置在显示面板的显示区的外围。而全屏无边框的显示产品，可以使用户获得更好的观看体验，必将引爆新的消费市场。全面屏技术逐渐成为手机等手持设备的主流技术，目前采用GOA(Gate Driver On Array)技术实现左右边框的窄型化，采用COF(Chip On Film)技术实现下边框的窄型化。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板的扇出走线的断路检测方法及显示基板。
第一方面，本发明实施例提供一种显示基板上扇出走线的断路检测方法，其中，所述显示基板包括：基底，所述基底包括相对设置的第一表面和第二表面，在所述第一表面上间隔设置多个连接结构，所述多个连接结构中的每个包括第一焊盘、第二焊盘和扇出走线，且所述扇出走线电连接所述第一焊盘和所述第二焊盘；所述扇出走线的断路检测方法，包括：
形成至少一个检测单元；其中，形成所述检测单元包括：将至少两个所述连接结构通过连接部串联连接；
对所述检测单元的首端和末端进行检测，获取所述检测单元的电阻，以判断所述检测单元中的所述扇出走线是否存在断路。
其中，所述形成至少一个检测单元的步骤，包括：
将每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；将除相隔距离最远的两个所述连接结构外的，每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连接，并将每N个串联连接的所述连接结构作为一个所述检测单元；其中，N为大于等于2的整数。
其中，所述N为偶数。
其中，所述形成至少一个检测单元的步骤，包括：
将除相隔距离最远的两个所述连接结构外的，每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；将每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连接，并将每N个串联连接的所述连接结构作为一个所述检测单元；其中，N为大于等于2的整数。
其中，每个所述检测单元中包括多个子检测单元；每个所述子检测单元包括M个串联连接的所述连接结构，M为大于等于1的整数；所述将所述检测单元的首端和末端进行检测，获取所述检测单元的电阻，以判断所述检测单元中的所述扇出走线是否存在断路的步骤包括：
对每个所述检测单元的首端和末端进行检测，获取所述检测单元的电阻，并根据第一预设条件和所获取的所述检测单元的电阻，判断所述检测单元中是否存在断路的所述扇出走线；
若存在，则对存在断路的所述扇出走线的所述检测单元中每个所述子检测单元的首端和末端进行检测，以获取存在断路的扇出走线。
其中，所述子检测单元的首端和末端均为所述第二焊盘。
其中，在所述对所述检测单元的首端和末端进行检测，获取所述检测单元的电阻，以判断所述检测单元中的所述扇出走线是否存在断路的步骤之后，还包括：
将显示基板上位于第二焊盘远离第一焊盘一侧的连接部切除；以及将位于第一焊盘远离第二焊盘一侧的连接部切断。
第二方面，本发明实施例提供一种显示基板，其包括：
基底，包括相对设置的第一表面和第二表面；
至少一个检测单元，设置在基底上，所述检测单元包括：至少两个通过连接部串联连接的连接结构；每个所述连接结构包括：第一焊盘、第二焊盘和扇出走线，且所述扇出走线将所述第一焊盘和所述第二焊盘电连接。
其中，每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；除相隔距离最远的两个所述连接结构外的，每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连接；其中，每N个串联连接的所述连接结构作为一个所述检测单元；N为大于等于2的整数。
其中，除相隔距离最远的两个所述连接结构外的，每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连接；其中，每N个串联连接的所述连接结构作为一个所述检测单元；N为大于等于2的整数。
其中，在所述第二表面上设置间隔设置的多个第三焊盘和像素单元；
所述第二焊盘通过侧边走线与所述第三焊盘连接；
所述第三焊盘通过信号引入线与像素单元连接。
第二方面，本发明实施例提供一种显示基板，其包括：
基底，包括相对设置的第一表面和第二表面；
多个连接结构和多个连接部，设置在基底上，所述多个连接结构中的每个包括第一焊盘、第二焊盘和扇出走线，且所述扇出走线电连接所述第一焊盘和所述第二焊盘；所述多个连接部中的每个对应两个所述连接结构中的所述第一焊盘，不同的所述连接部对应的所述第一焊盘，且所述连接部与所述第一焊盘断开设置。
其中，在所述第二表面上设置间隔设置的多个第三焊盘和像素单元；
所述第二焊盘通过侧边走线与所述第三焊盘连接；
所述第三焊盘通过信号引入线与像素单元连接。
附图说明
图1为本发明实施例的显示基板的截面图。
图2为本发明实施例的显示基板中的像素电路图。
图3为本发明实施例的显示基板的扇出走线断路的检测方法流程图。
图4A为本发明实施例的一种显示基板的检测接单元的示意图。
图4B为本发明实施例的另一种显示基板的检测接单元的示意图。
图4C为本发明实施例的另一种显示基板的检测接单元的示意图。
图5为本发明实施例的另一种显示基板的检测接单元的示意图。
图6为本发明实施例的另一种显示基板的检测接单元的示意图。
图7为本发明实施例的另一种显示基板的检测接单元的示意图。
图8为本发明实施例的一种显示基板的检测接单元和子检测单元的示意图。
图9为本发明实施例的显示基板的连接部切除的示意图。
图10为本发明实施例的一种显示基板示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理 的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了实现真正的无边框，发明人提出通过显示基板正反面工艺实现无边框显示技术，具体地，基底正面为设计有薄膜晶体管等驱动元件的一侧，基底反面为集成电路绑定焊盘(IC bonding pad)设计，可通过基底打孔，再在孔中填入金属实现正反面信号的连接；或通过侧边包边的工艺将正反面信号连接，实现无边框。当显示基板采用侧边走线工艺进行正反面连接信号时，显示基板的Fanout区(扇出区)则设置在基底反面，此时，在基底的反面设置有第一焊盘和第二焊盘，第一焊盘用于与集成电路绑定，并通过设置在Fanout区的扇出走线与第二焊盘电连接，第二焊盘再通过侧边走线与设置在基底正面的第三焊盘连接，将集成电路提供的外部信号传输至基底正面的驱动元件。
在本发明的一些实施例中，显示基板的基底具有相对设置的第一表面和第二表面，其中，第一表面和第二表面中的一者用于设置像素单元，另一者则用于设置绑定集成电路的第一焊盘；为了描述方便，设置绑定集成电路的第一焊盘的表面作为第一表面，将基底设置有像素单元的表面作为第二表面。也就是说，本发明实施例中的第一焊盘和第二焊盘设置在基底的第一表面上；像素单元和第三焊盘设置在基底的第二表面上；其中，第三焊盘通过信号引入线与像素单元连接，同时通过侧边引线与第二焊盘连接，第二焊盘则通过扇出走线与第一焊盘连接；这样一来，第一焊盘上绑定的集成电路所提供的信号则可以通过扇出走线、侧边走线、信号引入线而传输像素单元。其中，将扇出走线电连接第一焊盘和第二焊盘所构成的结构定义为连接结构；也即，显示基板上的第一表面上间隔设置多个连接结构。
其中，电连接的扇出走线、侧边走线、信号引入线可以为像素单元提供数据电压信号、电源电压信号等。图1所示，为了清楚本发明实施例中的显示基板的具体结构，首先，如图1所示，给出一种示例性的显示基板的结构， 以便于更好的理解本发明实施例中的显示基板。但应当理解的是，该显示基板并不构成对发明实施例保护范围的限定。其中，像素单元中像素电路至少包括开关晶体管和驱动晶体管，当然还可以包括阈值补偿晶体管、存储电容等结构，如图2所示，给出一种示例性的像素电路。该像素电路具体包括：其包括：第一复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、开关晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7、第一存储电容C1，以及发光器件D；其中，第一晶体管T1的第一极连接初始电压信号端Vint，第一复位晶体管T1的第二极连接第一存储电容C1的第二端、阈值补偿晶体管T2的第一极和驱动晶体管T3的控制极，第一复位晶体管T1的控制极连接复位信号端Reset；阈值补偿晶体管T2的第二极连接驱动晶体管T3的第二极和第二发光控制晶体管T6的第一极，阈值补偿晶体管T2的控制极连接栅线Gate；驱动晶体管T3的第一极连接第一电源电压端VDD；开关晶体管T4的第一极连接数据线Data，开关晶体管T4的第二极连接第一发光控制晶体管T5的第二极、第二复位晶体管T7的第二极和第一存储电容C1的第一极；开关晶体管T4的控制极连接栅线；第一发光控制晶体管T5的第一极连接基准电压信号端Vref，第一发光控制晶体管T5的控制极连接发光控制线EM；第二发光控制晶体管T6的第二极连接发光器件D的第一极，第二发光控制晶体管T6的控制极连接发光控制线EM；第二复位晶体管T7的第一极连接基准电压信号端Vref，第二复位晶体管T7的控制极连接复位信号端Reset，发光器件的第二极连接第二电源电压端VSS。
其中，上述的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，当采用P型晶体管时，第一极为P型晶体管的源极，第二极为P型晶体管的漏极，栅极输入低电平时，源漏极 导通；当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入高电平时，源漏极导通。其中，上述的像素电路中的晶体管均是以N型晶体管为例进行说明的，可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
其中，以连接的扇出走线、侧边走线、信号引入线可以为像素单元提供数据电压信号，图1中所示的信号引入线包括第一子信号引入线和第二信号引入线。图1所示的显示基板的截面图中所示的各膜层的位置关系进行说明，在其中在图1中只是示意了部分器件，例如：开关晶体管T4、驱动晶体管T3等，其中，以开关晶体管T4和驱动晶体管T3为顶栅型薄膜晶体管为例进行说明。
该显示基板包括：基底10，位于基底10第二表面上的缓冲层1；位于缓冲层1之上、且同层设置的开关晶体管T4的有源层和驱动晶体管T3的有源层；位于开关晶体管T4的有源层和驱动晶体管T3的有源层所在层之上的栅极绝缘层2，该栅极绝缘层2覆盖显示区和绑定区；位于栅极绝缘层2之上、且同层设置的开关晶体管T4的栅极和驱动晶体管T3的栅极；位于开关晶体管T1的栅极和驱动晶体管T3的栅极所在层之上的第一绝缘层3，该第一绝缘层3覆盖显示区和绑定区；位于第一绝缘层3之上，且同层设置的开关晶体管T4的源极和漏极，驱动晶体管T3的源极和漏极，以及与开关晶体管T4源极连接的数据线；位于开关晶体管T4的源极和漏极，驱动晶体管T3的源极和漏极，以及与开关晶体管T4源极连接的数据线所在层之上的第一平坦化层41，该第一平坦化层41仅位于显示区；位于第一平坦化层41之上的第一钝化层42，该第一钝化层42覆盖显示区和绑定区；位于第一平坦化层41至上，且同层设置的第二子信号引入线52和第一连接电极6；第二子信号引入线52通过贯穿第一平坦化层41和第一钝化层42的第一过孔与数据线连接，第一连接电极6通过贯穿第一平坦化层41和第一钝化层42的第三过孔与驱动晶体管T3的漏极连接；位于第二子信号引入线52和第一连 接电极6所在层之上的第二平坦化层43，该第二平坦化层43仅位于显示区；位于第二平坦化层43之上的第二钝化层44，该第二钝化层44覆盖显示区和绑定区；位于第二钝化层44之上，且同层设置的第一子信号引入线51、第一衬垫71、第二衬垫72；第一子信号引入线51由显示区延伸至绑定区，且通过贯穿第二平坦化层43和第二钝化层44的第二过孔与第二子信号引入线52连接；第一衬垫71通过贯穿第二平坦化层43和第二钝化层44的第四过孔与第一连接电极6连接；位于第一子信号引入线51、第一衬垫71、第二衬垫72上的第三钝化层12，其中，发光器件D的第一极通过贯穿第三钝化层的第五过孔与第一衬垫71电连接，第二极通过贯穿第三钝化层的第五过孔与第二衬垫72电连接。在基底的第二表面10-2上设置有扇出走线13，位于扇出走线13之上的第四钝化层14；位于第四钝化层14之上设置有第一焊盘91和第二焊盘92；其中，第二焊盘92通过贯穿第四钝化层14的第六过孔与扇出走线13的一端连接，第一焊盘91通过贯穿第四钝化层14的第七过孔与扇出走线13的另一端连接；第一子信号引入线51与绑定区的第三焊盘93连接，第三焊盘93通过侧边走线11与基底的第二表面10-2上的第二焊盘92连接。
其中，发光器件D可以是微型无机发光二极管，进一步地，可以为电流型发光二极管，如微型发光二极管(Micro Light Emitting Diode，Micro LED)或者迷你发光二极管(Mini Light Emitting Diode，Mini LED)，当然，在发明实施例中的发光器件D还可以是有机电致发光二极管(Organic Light Emitting Diode，OLED)。发光器件D的第一极和第二极中的一者为阳极，另一者为阴极。
其中，上述的显示基板将第一焊盘91、第二焊盘92、扇出走线13设置在基底的第一表面上，虽然基底的第一表面布线空间较大，走线之间距离较大不易发生短路的问题，当基底的第一表面和第二表面的工艺完成后，需要将发光器件绑定在基底的第二表面上第一衬垫和第二衬垫上，在该工艺过程中存在机台摩擦、运输摩擦等问题，会造成基底第一表面表层划伤的问题， 和/或基底第一表面上扇出走线13、第一焊盘91、第二焊盘92等发生划伤容易导致断路的问题。若扇出走线13发生断路，则会严重影响后续模组绑定及面板测试等。因此，显示基板第一表面上的扇出走线13的断路测试显得尤为重要，为此本发明实施例提供如下技术方案。
如图3、图4A-至图4C、图5所示，本发明实施例提供一种显示基板的扇出走线13的断路检测方法，该方法包括如下步骤：
S1、形成至少一个检测单元C；其中，形成所述检测单元C包括：将至少两个连接结构通过连接部15串联连接。
在本发明的一些实施例中，如图4A所示，以每个检测单元C中包含四个连接结构为例，沿水平方向，由左至右分别排布有第一连接结构、第二连接结构、第三连接结构、第四连接结构。步骤S1具体可以包括：将第二连接结构的第二焊盘92和第三连接结构的第二焊盘92通过一个连接部15连接；将第一连接结构的第一焊盘91和第二连接结构的第一焊盘91通过一个连接部15连接；将第三连接结构的第一焊盘91和第四连接结构的第一焊盘91通过一个连接部15连接，以形成包括四个连接结构串联连接的检测单元C。此时，第一连接结构的第二焊盘92和第四连接结构的第二焊盘92则作为检测单元C的首端和末端，也即检测单元C的检测点。
图4B给出另一种包含四个连接结构的检测单元C，同样地，沿水平方向，由左至右分别排布有第一连接结构、第二连接结构、第三连接结构、第四连接结构。步骤S1具体可以包括：将第一连接结构的第二焊盘92和第三连接结构的第二焊盘92通过一个连接部15连接；将第二连接结构的第一焊盘91和第四连接结构的第二焊盘92通过一个连接部15连接；将第三连接结构的第一焊盘91和第四连接结构的第一焊盘91通过一个连接部15连接，以形成包括四个连接结构串联连接的检测单元C。此时，第一连接结构的第一焊盘91和第二连接结构的第二焊盘92则作为检测单元C的首端和末端，也即检测单元C的检测点。
在本发明的一些实施例中，如图4C所示的包含四个连接结构的检测单 元C，也可以将第一个连接结构的第二焊盘92与第三个连接结构的第二焊盘92通过一个连接部15连接；将第二个连接结构的第二焊盘92与第四个连接结构的第二焊盘92通过一个连接部15连接；将第三个连接结构的第一焊盘91与第四个连接结构的第一焊盘91通过一个连接部15连接；此时，第一个连接结构的第一焊盘91和第二个连接结构的第一焊盘91则作为检测单元C的首端和末端，也即，第一个连接结构的第一焊盘91和第二个连接结构的第一焊盘91也就是该检测单元C的检测点。在此需要说明的是，各个第二焊盘92所连接的两个连接部15由于存在交叉，故需要分层设置，以避免发生短路。在实际设计中，为了降低基板的后续和制作复杂度，本领域技术人员可以选择各连接部不存在交叉点的方式来设置个连接结构的串联关系。
图5给出一种包含五个连接结构的检测单元C，同样地，沿水平方向，由左至右分别排布有第一连接结构、第二连接结构、第三连接结构、第四连接结构、第五连接结构。步骤S1具体可以包括：将第一连接结构的第二焊盘92和第三连接结构的第二焊盘92通过一个连接部15连接；将第二连接结构的第一焊盘91和第五连接结构的第二焊盘92通过一个连接部15连接；将第三连接结构的第一焊盘91和第四连接结构的第一焊盘91通过一个连接部15连接；将第四连接结构的第二焊盘92和第五连接结构的第二焊盘92通过一个连接部15连接，以形成包括五个连接结构串联连接的检测单元C。此时，第一连接结构的第一焊盘91和第二连接结构的第二焊盘92则作为检测单元C的首端和末端，也即检测单元C的检测点。
其中，在步骤S1中，所形成的检测单元C的首端和末端优选的均为第二焊盘92，因为第一焊盘91需要和集成电路绑定，而集成电路的管脚(PIN)本身宽度尺寸和管脚之间的间距尺寸都很小，故相邻第一焊盘91之间的间距与之相同，也很小，不便于检测；而第二焊盘92通过侧边走线与显示面板另一表面上的相对间距较大的焊盘进行连接，故其尺寸可以相对较宽，做大，故将第二焊盘92作为检测单元C的首端和末端，易于后续的检测。
S2、对检测单元C的首端和末端进行检测，获取检测单元C的电阻，以 判断所述检测单元C中的所述扇出走线13是否存在断路。
在步骤S2中可以通过步骤S1中所形成的检测单元C中的首端和末端进行测试，获取每个检测单元C中各连接结构的第一焊盘91、各第二焊盘92、扇出走线13的电阻值，之后可以根据所获取的电阻值的大小，判断检测单元C中的扇出走线13是否的发生断路，例如，所获取的检测单元C电阻值远远大于预设值或者达到MΩ级别，则判定检测单元C中的扇出走线13发生了断路；而所获取的检测单元C电阻值与预设值偏差不大，或者相等则判定检测单元C中的扇出走线13未发生断路。
本发明实施例提供了一种扇出走线13断路的检测方法，该方法通过测量检测单元C的电阻来判断扇出走线13是否发生断路，这样一来，当检测出扇出走线13发生断路后可以扇出走线13进行修复，以提高显示基板的良率。而且，在本发明实施例的检测方法中，以第二焊盘92作为测试点，便于电阻的检测。
在一些实施例中，上述步骤S1具体可以包括如下步骤：
将每两个相邻的所述连接结构中的第一焊盘91通过所述连接部15连接；将除相隔距离最远的两个连接结构外的，每两个相邻的连接结构中的所述第二焊盘92通过所述连接部15连接，并将每N个串联连接的连接结构作为一个所述检测单元C；其中，N为大于等于2的整数。
也就是说，此时可以通过连接结构将第一焊盘91、第二焊盘92连接，形成如图6所示的S型结构。此时第一个和最后一个连接结构的第二焊盘92则分别作为S型结构的首端和末端。之后，再将串联连接的每N个连接结构作为一个检测单元C。而之所以分成N个检测单元C，是为了之后的检测中方便定位出现断路的扇出走线13所在区域范围。
在一些实施例中，N取偶数可以保证每个检测单元C的首端和末端均为第二焊盘92，以方便后续的检测。在一些实施例中，N也可以是奇数。
在一些实施例中，上述步骤S1具体可以包括如下步骤：
将除相隔距离最远的两个连接结构外的，每两个相邻的连接结构中的所述第一焊盘91通过连接部15连接；将每两个相邻的连接结构中的第二焊盘92通过所述连接部15连接，并将每N个串联连接的连接结构作为一个检测单元C；其中，N为大于等于2的整数。
此时，连接结构将第一焊盘91、第二焊盘92连接，形成如图7所示的S型结构，此时第一个和最后一个连接结构的第一焊盘91则分别作为S型结构的首端和末端。之后，再将串联连接的每N个连接结构作为一个检测单元C。而之所以分成N个检测单元C，是为了之后的检测中方便定位出现断路的扇出走线13所在范围。
在一些实施例中，如图8所示，每个检测单元C包括多个子检测单元C1；每个所述子检测单元C1包括M个串联连接的所述连接结构，M为大于等于1的整数；上述的步骤S2将所述检测单元C的首端和末端进行检测，获取所述检测单元C的电阻，以判断所述检测单元C中的所述扇出走线13是否存在断路的步骤包括：
S21、对每个所述检测单元C的首端和末端进行检测，获取所述检测单元C的电阻，并根据第一预设条件和所获取的所述检测单元C的电阻，判断所述检测单元C中是否存在断路的所述扇出走线13；若判断出存在断路的扇出走线13的检测单元C，则执行步骤S22。
S22、对存在断路的所述扇出走线13的所述检测单元C中每个子检测单元C1的首端和末端进行检测，以获取存在断路的扇出走线13。
以下举例对步骤S21和步骤S22进行说明，如基底10的第二表面上共设置480个连接结构；将每相邻的24连接结构划分为一组检测单元C，也即显示基板上包括20组检测单元C；再将每组检测单元C中每六个连接结构划分为一个子检测单元C，也即每个检测单元C包括四个子检测单元C。将每个检测单元C中的第一个和最后一个连接结构的第二焊盘92作为第一次检测的测试点；每个子检测单元C中的第一个和最后一个连接结构的第二焊盘92作为第二次检测的测试点。
第一次检测，对每个检测单元C中的连接结构的第一个和最后一个第二焊盘92进行检测，获取每个检测单元C的电阻值，并根据电阻值判断检测单元C中是否存在发生断路的扇出走线13，若判断出存在具有断路的扇出走线13的检测单元C；则进行第二次检测。
第二次检测，对存在具有断路的扇出走线13的检测单元C中的每个子检测单元C中的连接结构的第一个和最后一个第二焊盘92进行检测，获取每个子检测单元C的电阻值，根据电阻值可以缩小出现断路的扇出走线13的范围。
在此需要说明的是，在检测出发生断路的扇出走线13后，可以将扇出走线13出现断线的位置进行维修，以使扇出走线13断线位置连接。当然，如果扇出走线13出现断线的位置损坏严重，则对该显示基板进行报废处理。
在一些实施例中，若在前述步骤S2后未发现断路的扇出走线13或者已经将发生断路的扇出走线13修复，则本发明实施例中的扇出走线断路检测方法还包括步骤S3：将显示基板上位于第二焊盘92远离第一焊盘91一侧的连接部15的部分切除；以及将位于第一焊盘91远离第二焊盘92一侧的连接部15切断，以使各个连接结构相互独立。
具体的，如图9所示，每一个显示基板是由显示母板切割得到，而为了实现无边框的显示基板，则需要在将基底10的第二表面上第三焊盘与基底10上的第一表面上的第二焊盘92通过侧边走线连接之前，需要进行一系列的电学检测，故需要将显示基板的边缘进行再次切割保证第二焊盘92位于显示基板的最边缘。而在本发明实施例中的步骤S3中位于第二焊盘92远离第一焊盘91一侧的连接部15的切除则可以通过再次切割实现。
在一些实施例中，可以通过激光切割的方式将位于第一焊盘91远离第二焊盘92一侧的连接部15切断。
第二方面，本发明实施例提供一种显示基板，该显示基板包括：基底10、至少一个检测单元C，其中，基底10包括相对设置的第一表面和第二表面； 检测单元C设置在基底10上，每个检测单元C包括：至少两个通过连接部15串联连接的连接结构；每个连接结构包括：第一焊盘91、第二焊盘92和扇出走线13，且扇出走线13将第一焊盘91和第二焊盘92电连接。
本发明实施例提供的显示基板可以通过上述的扇出走线13的断路检测方法进行检测，对于具体检测方法，在此不再重复赘述。
其中，在基底10的第二表面上间隔设置有多个第三焊盘和像素单元；第三焊盘通过侧边走线与第二焊盘92连接；第三焊盘通过信号引入线与像素单元连接。
在一些实施例中，每两个相邻的连接结构中的第一焊盘91通过连接部15连接；除相隔距离最远的两个连接结构外，每两个相邻的连接结构中的第二焊盘92通过连接部15连接；其中，每N个串联连接的连接结构作为一个检测单元C；N为大于等于2的整数。
也就是说，此时可以通过连接结构将第一焊盘91、第二焊盘92连接，形成如图6所示的S型结构。此时第一个和最后一个连接结构的第二焊盘92则分别作为S型结构的首端和末端。之后，再将串联连接的每N个连接结构作为一个检测单元C。而之所以分成N个检测单元C，是为了之后的检测中方便定位出现断路的扇出走线13所在范围。
在一些实施例中，除相隔距离最远的两个连接结构外，每两个相邻的连接结构中的第一焊盘91通过连接部15连接；每两个相邻的连接结构中的第二焊盘92通过连接部15连接；其中，每N个串联连接的连接结构作为一个检测单元C；N为大于等于2的整数。
此时，连接结构将第一焊盘91、第二焊盘92连接，形成如图7所示的S型结构，此时第一个和最后一个连接结构的第一焊盘91则分别作为S型结构的首端和末端。之后，再将串联连接的每N个连接结构作为一个检测单元C。而之所以分成N个检测单元C，是为了之后的检测中方便定位出现断路的扇出走线13所在范围。
对于显示基板的其余结构与上述结构相同在此不再重复赘述。
第三方面，如图10所示，本发明实施例提供一种显示基板，该显示基板由上述的显示基板在扇出走线13的断路检测完成后，对第二焊盘92远离第一焊盘91一侧的连接部15切除，将第一焊盘91远离第二焊盘92一侧的连接部15切断后得到；该显示基板包括基底10、多个连接结构和多个连接部15；其中，基底10包括相对设置的第一表面和第二表面；多个连接结构和多个连接部15设置在基底10上，其中，每个连接结构包括第一焊盘91、第二焊盘92和扇出走线13，且所述扇出走线13电连接所述第一焊盘91和所述第二焊盘92；每个连接部15对应两个连接结构中的第一焊盘91，不同的连接部15对应的第一焊盘91，且位于第一焊盘91远离第二焊盘92一侧的所述连接部15与第一焊盘91断开设置。也就是说，连接部15和第一焊盘91之间存在一定的距离d，该距离d取决于激光的精度，通常该距离d的范围在2μm-5μm左右。
其中，在基底10的第二表面上间隔设置有多个第三焊盘93和像素单元；第三焊盘通过侧边走线与第二焊盘92连接；第三焊盘93通过信号引入线5与像素单元连接。
基底10对于显示基板的其余结构与上述结构相同，在此不再重复赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

  1. 一种显示基板上扇出走线的断路检测方法，其中，所述显示基板包括：基底，所述基底包括相对设置的第一表面和第二表面，在所述第一表面上间隔设置多个连接结构，所述多个连接结构中的每个包括第一焊盘、第二焊盘和扇出走线，且所述扇出走线电连接所述第一焊盘和所述第二焊盘；所述扇出走线的断路检测方法，包括：
    形成至少一个检测单元；其中，形成所述检测单元包括：将至少两个所述连接结构通过连接部串联连接；
    对所述检测单元的首端和末端进行检测，获取所述检测单元的电阻，以判断所述检测单元中的扇出走线是否存在断路。
  2. 根据权利要求1所述的方法，其中，所述形成至少一个检测单元的步骤，包括：
    将每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；将除相隔距离最远的两个所述连接结构外，每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连接，并将每N个串联连接的所述连接结构作为一个所述检测单元；其中，N为大于等于2的整数。
  3. 根据权利要求2所述的方法，其中，所述N为偶数。
  4. 根据权利要求1所述的方法，其中，所述形成至少一个检测单元的步骤，包括：
    将除相隔距离最远的两个所述连接结构外，每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；将每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连接，并将每N个串联连接的所述连接结构作为一个所述检测单元；其中，N为大于等于2的整数。
  5. 根据权利要求1-4中任一项所述的方法，其中，每个所述检测单元中包括多个子检测单元；每个所述子检测单元包括M个串联连接的所述连接结构，M为大于等于1的整数；所述将所述检测单元的首端和末端进行检测， 获取所述检测单元的电阻，以判断所述检测单元中的所述扇出走线是否存在断路的步骤包括：
    对每个所述检测单元的首端和末端进行检测，获取所述检测单元的电阻，并根据第一预设条件和所获取的所述检测单元的电阻，判断所述检测单元中是否存在断路的所述扇出走线；
    若存在，则对存在断路的所述扇出走线的所述检测单元中每个所述子检测单元的首端和末端进行检测，以获取存在断路的扇出走线。
  6. 根据权利要求5所述的方法，其中，所述子检测单元的首端和末端均为第二焊盘。
  7. 根据权利要求1-6中任一项所述的方法，其中，在所述对所述检测单元的首端和末端进行检测，获取所述检测单元的电阻，以判断所述检测单元中的所述扇出走线是否存在断路的步骤之后，还包括：
    将显示基板上位于第二焊盘远离第一焊盘一侧的连接部切除；以及将位于第一焊盘远离第二焊盘一侧的连接部切断。
  8. 一种显示基板，其包括：
    基底，包括相对设置的第一表面和第二表面；
    至少一个检测单元，设置在基底上，所述检测单元包括：至少两个通过连接部串联连接的连接结构；每个所述连接结构包括：第一焊盘、第二焊盘和扇出走线，且所述扇出走线将所述第一焊盘和所述第二焊盘电连接。
  9. 根据权利要求8所述的显示基板，其中，每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；除相隔距离最远的两个所述连接结构外的，每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连接；其中，每N个串联连接的所述连接结构作为一个所述检测单元；N为大于等于2的整数。
  10. 根据权利要求8所述的显示基板，其中，除相隔距离最远的两个所述连接结构外的，每两个相邻的所述连接结构中的所述第一焊盘通过所述连接部连接；每两个相邻的所述连接结构中的所述第二焊盘通过所述连接部连 接；其中，每N个串联连接的所述连接结构作为一个所述检测单元；N为大于等于2的整数。
  11. 根据权利要求8-10任一项所述的显示基板，其中，在所述第二表面上设置间隔设置的多个第三焊盘和像素单元；
    所述第二焊盘通过侧边走线与所述第三焊盘连接；
    所述第三焊盘通过信号引入线与像素单元连接。
  12. 一种显示基板，其包括：
    基底，包括相对设置的第一表面和第二表面；
    多个连接结构和多个连接部，设置在基底上，所述多个连接结构中的每个包括第一焊盘、第二焊盘和扇出走线，且所述扇出走线电连接所述第一焊盘和所述第二焊盘；所述多个连接部中的每个对应两个所述连接结构中的所述第一焊盘，不同的所述连接部对应的所述第一焊盘，且所述连接部与所述第一焊盘断开设置。
  13. 根据权利要求12所述的显示基板，其中，在所述第二表面上设置间隔设置的多个第三焊盘和像素单元；
    所述第二焊盘通过侧边走线与所述第三焊盘连接；
    所述第三焊盘通过信号引入线与像素单元连接。
PCT/CN2019/122080 2019-11-29 2019-11-29 显示基板的扇出走线的断路检测方法及显示基板 WO2021102945A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2019/122080 WO2021102945A1 (zh) 2019-11-29 2019-11-29 显示基板的扇出走线的断路检测方法及显示基板
CN201980002716.6A CN113383241B (zh) 2019-11-29 2019-11-29 显示基板的扇出走线的断路检测方法及显示基板
US17/253,960 US11972989B2 (en) 2019-11-29 2019-11-29 Display substrate and method for detecting broken fanout wire of display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/122080 WO2021102945A1 (zh) 2019-11-29 2019-11-29 显示基板的扇出走线的断路检测方法及显示基板

Publications (1)

Publication Number Publication Date
WO2021102945A1 true WO2021102945A1 (zh) 2021-06-03

Family

ID=76128992

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2019/122080 WO2021102945A1 (zh) 2019-11-29 2019-11-29 显示基板的扇出走线的断路检测方法及显示基板

Country Status (3)

Country Link
US (1) US11972989B2 (zh)
CN (1) CN113383241B (zh)
WO (1) WO2021102945A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462282B2 (en) * 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
KR20220016347A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US20220123188A1 (en) * 2020-10-15 2022-04-21 Innolux Corporation Method of manufacturing electronic device
CN114429963A (zh) * 2020-10-29 2022-05-03 群创光电股份有限公司 电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201043991Y (zh) * 2007-05-08 2008-04-02 上海摩波彼克半导体有限公司 集成电路芯片测试平台的外管脚测试结构
CN104808859A (zh) * 2015-05-08 2015-07-29 厦门天马微电子有限公司 一种内嵌式触摸面板和触摸显示装置
CN104965321A (zh) * 2015-07-01 2015-10-07 深圳市华星光电技术有限公司 显示面板检测系统及检测方法
CN205750184U (zh) * 2016-04-29 2016-11-30 厦门天马微电子有限公司 显示面板以及显示装置
CN108845702A (zh) * 2018-06-28 2018-11-20 武汉华星光电技术有限公司 触控显示面板及其测试方法、触控显示装置
CN110082631A (zh) * 2019-04-29 2019-08-02 昆山龙腾光电有限公司 触控面板的测试方法及测试装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053626A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102054849B1 (ko) * 2013-06-03 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 패널
KR20190129153A (ko) * 2018-05-09 2019-11-20 삼성디스플레이 주식회사 표시 장치
CN109445135A (zh) * 2018-12-12 2019-03-08 惠科股份有限公司 一种显示面板的修复方法和显示面板
CN109459875B (zh) * 2018-12-12 2020-05-22 惠科股份有限公司 一种显示面板的修复方法和显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201043991Y (zh) * 2007-05-08 2008-04-02 上海摩波彼克半导体有限公司 集成电路芯片测试平台的外管脚测试结构
CN104808859A (zh) * 2015-05-08 2015-07-29 厦门天马微电子有限公司 一种内嵌式触摸面板和触摸显示装置
CN104965321A (zh) * 2015-07-01 2015-10-07 深圳市华星光电技术有限公司 显示面板检测系统及检测方法
CN205750184U (zh) * 2016-04-29 2016-11-30 厦门天马微电子有限公司 显示面板以及显示装置
CN108845702A (zh) * 2018-06-28 2018-11-20 武汉华星光电技术有限公司 触控显示面板及其测试方法、触控显示装置
CN110082631A (zh) * 2019-04-29 2019-08-02 昆山龙腾光电有限公司 触控面板的测试方法及测试装置

Also Published As

Publication number Publication date
CN113383241A (zh) 2021-09-10
US20210375702A1 (en) 2021-12-02
CN113383241B (zh) 2023-09-01
US11972989B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
WO2021102945A1 (zh) 显示基板的扇出走线的断路检测方法及显示基板
US20230326812A1 (en) Display device
KR102098743B1 (ko) 유기 발광 표시 패널
US11004371B2 (en) Display device and method for inspection thereof
EP4068258A1 (en) Array substrate, display panel, tiled display panel and display driving method
US11217185B2 (en) Display device and fabricating method thereof
WO2016206224A1 (zh) 一种内嵌式触摸显示屏、其驱动方法及显示装置
US20160104402A1 (en) Organic light-emitting display panel and test method
TWI708384B (zh) 有機發光二極體顯示面板及具有該面板的有機發光二極體顯示裝置
US11063108B2 (en) Organic light emitting diode array substrate and electronic device
US10403209B2 (en) Array substrate, electrical aging method, display device and manufacturing method thereof
TWI658578B (zh) 微型化發光裝置
WO2021102899A1 (zh) 显示基板的侧边走线电阻检测方法及显示基板
US11854481B1 (en) Display panel and display device
WO2022151792A1 (zh) 裂纹检测方法、显示基板及显示装置
KR101296907B1 (ko) 표시장치
WO2024055786A1 (zh) 显示母板及其检测方法、显示基板和显示装置
US20210359180A1 (en) Pixel array substrate
CN112259576B (zh) 阵列基板、显示面板及显示装置
US11210979B2 (en) Detection circuit, array substrate and detection method, electronic paper and detection tool using the same
US20230380225A1 (en) Touch display device
US11348536B2 (en) Detection circuit and driving method thereof, and display panel
WO2022252112A1 (zh) 显示基板及显示装置
WO2023159425A1 (zh) 显示基板和显示装置
JP6927805B2 (ja) 発光素子基板の検査方法および発光素子基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19954510

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19954510

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 07/02/2023)

122 Ep: pct application non-entry in european phase

Ref document number: 19954510

Country of ref document: EP

Kind code of ref document: A1