WO2021100526A1 - 発光素子駆動回路および発光装置 - Google Patents

発光素子駆動回路および発光装置 Download PDF

Info

Publication number
WO2021100526A1
WO2021100526A1 PCT/JP2020/041781 JP2020041781W WO2021100526A1 WO 2021100526 A1 WO2021100526 A1 WO 2021100526A1 JP 2020041781 W JP2020041781 W JP 2020041781W WO 2021100526 A1 WO2021100526 A1 WO 2021100526A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting element
circuit
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/041781
Other languages
English (en)
French (fr)
Inventor
黒木　勝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/772,346 priority Critical patent/US20220408528A1/en
Priority to CN202080078634.2A priority patent/CN114731023A/zh
Publication of WO2021100526A1 publication Critical patent/WO2021100526A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/38—Switched mode power supply [SMPS] using boost topology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/345—Current stabilisation; Maintaining constant current

Definitions

  • the present disclosure relates to a light emitting element drive circuit and a light emitting device.
  • a light emitting device including a light emitting element such as a laser diode (LD) or an LED (Light Emitting Diode) is provided with a light emitting element drive circuit that supplies a drive current to the light emitting element (for example, Patent Document 1). reference).
  • a light emitting element such as a laser diode (LD) or an LED (Light Emitting Diode)
  • a light emitting element drive circuit that supplies a drive current to the light emitting element
  • the present disclosure proposes a light emitting element drive circuit and a light emitting device that can achieve both a reduction in the rise time of the light emitting element and a reduction in power consumption.
  • a light emitting element drive circuit includes a constant current circuit, a switch, and a booster circuit.
  • the constant current circuit supplies a constant current to the light emitting element from the power supply voltage.
  • the switch interrupts the current flowing through the light emitting element based on an external signal.
  • the booster circuit boosts the voltage between the power supply voltage and the light emitting element in synchronization with the timing at which the light emitting element is turned on.
  • a light emitting device including a light emitting element such as a laser diode (LD) or an LED (Light Emitting Diode) is provided with a light emitting element drive circuit that supplies a drive current to the light emitting element.
  • a light emitting element such as a laser diode (LD) or an LED (Light Emitting Diode)
  • LD laser diode
  • LED Light Emitting Diode
  • this light emitting element drive circuit a technique is known in which a weak current is passed before the light emitting element is made to emit light to shorten the rise time when the light emitting element emits light.
  • FIG. 1 is a circuit diagram showing a configuration example of a light emitting device 1 and a light emitting element drive circuit 2 according to the embodiment of the present disclosure.
  • the light emitting device 1 includes a light emitting element drive circuit 2 and a light emitting element 3.
  • the light emitting element 3 emits light by supplying a drive current from the light emitting element drive circuit 2 to the light emitting element 3.
  • the light emitting element 3 is, for example, a laser diode or an LED.
  • the light emitting element 3 has a diode 4 that emits light when a drive current is supplied from the light emitting element drive circuit 2, and a parasitic inductor 5. Then, inside the light emitting element 3, the diode 4 and the parasitic inductor 5 are connected in series.
  • the light emitting element drive circuit 2 includes a constant current circuit 10, a switch 20, a booster circuit 30, and an inductor element 40.
  • the constant current circuit 10 supplies a predetermined constant current to the light emitting element 3 from the power supply voltage Vcc.
  • the power supply voltage Vcc is a predetermined voltage (for example, 3.3 (V), 5 (V), etc.) capable of emitting light from the light emitting element 3.
  • the switch 20 interrupts (disconnects or connects) the current flowing through the light emitting element 3 based on an external signal.
  • the booster circuit 30 boosts the voltage between the power supply voltage Vcc and the light emitting element 3 in synchronization with the timing at which the light emitting element 3 is turned on.
  • the inductor element 40 is provided between the power supply voltage Vcc and the light emitting element 3.
  • the anode of the diode 4 in the light emitting element 3 is connected to the power supply voltage Vcc via the parasitic inductor 5 and the inductor element 40 connected in series.
  • the cathode of the diode 4 is grounded via an N-type transistor 11 and a switch 20 connected in series.
  • the N-type transistor 11 is a part of the constant current circuit 10, and the switch 20 is composed of an N-type transistor.
  • the constant current circuit 10 includes an N-type transistor 11, an N-type transistor 12, a constant current source 13, an N-type transistor 14, and a capacitor 15.
  • the N-type transistor 11 and the N-type transistor 12 are high withstand voltage transistors (for example, LDMOS) having substantially the same element characteristics, and form a current mirror.
  • the gate of the N-type transistor 11 is connected to the gate of the N-type transistor 12, and the gate of the N-type transistor 12 is connected to the drain of the N-type transistor 12.
  • the drain of the N-type transistor 12 is connected to the voltage VL for logic operation via the constant current source 13, and the source of the N-type transistor 12 is grounded via the N-type transistor 14.
  • the voltage VL for logic operation is, for example, 1.8 (V).
  • a voltage VL for logic operation is connected to the gate of the N-type transistor 14, and the gate of the N-type transistor 11 and the gate of the N-type transistor 12 are grounded via the capacitor 15.
  • the constant current circuit 10 can pass a constant current through the N-type transistor 11 based on the constant current flowing from the constant current source 13 through the N-type transistor 12. As a result, the constant current circuit 10 can supply a constant current to the light emitting element 3 connected in series with the N-type transistor 11.
  • the N-type transistor 11 and the N-type transistor 12 have substantially the same element characteristics, and the N-type transistor 14 has substantially the same element characteristics as the switch 20.
  • the constant current circuit 10 can supply the light emitting element 3 with a stable constant current in which the mirror ratio of the current mirror is close to the element size.
  • the drain of the switch 20 composed of the N-type transistor is connected to the light emitting element 3 via the N-type transistor 11 of the constant current circuit 10, and the source of the switch 20 is grounded. Further, a signal S1 from a control unit (not shown) is input to the gate of the switch 20.
  • the signal S1 is an example of an external signal.
  • the switch 20 When the signal S1 is at a high level, the switch 20 is in a conductive state, so that a predetermined constant current is supplied to the light emitting element 3 from the power supply voltage Vcc, and the light emitting element 3 is in a lighting state. On the other hand, when the signal S1 is at a low level, the switch 20 is in the disconnected state, so that a constant current is not supplied to the light emitting element 3 from the power supply voltage Vcc, and the light emitting element 3 is turned off.
  • the booster circuit 30 has a capacitor 31 and an inverter 32. Further, the inverter 32 has a P-type transistor 32a and an N-type transistor 32b.
  • the source of the P-type transistor 32a is connected to the voltage VL for logic operation, and the drain of the P-type transistor 32a is connected to the drain of the N-type transistor 32b via the node 32c.
  • the node 32c corresponds to the output terminal of the inverter 32. Further, the source of the N-type transistor 32b is grounded.
  • the capacitor 31 is provided between the node 32c, which is the output terminal of the inverter 32, and the node 33 provided between the power supply voltage Vcc and the light emitting element 3 (specifically, between the inductor element 40 and the light emitting element 3). Be done.
  • FIG. 2 is a circuit diagram showing a configuration example of the light emitting device 1 and the light emitting element drive circuit 2 of Reference Example 1. As shown in FIG. 2, the light emitting device 1 of Reference Example 1 has the same configuration as that of the embodiment except that the booster circuit 30 is not provided.
  • FIG. 3 is a timing chart showing an operation example of the light emitting element drive circuit 2 of Reference Example 1, showing a voltage V1, a signal S1, a voltage V2, and a current I1.
  • the voltage V1 is the voltage on the input side of the light emitting element 3 (that is, the anode side of the diode 4), and the signal S1 is an external signal input to the gate of the switch 20.
  • the voltage V2 is the voltage on the output side of the light emitting element 3 (that is, the cathode side of the diode 4)
  • the current I1 is the output current of the light emitting element 3 (that is, the current output from the cathode of the diode 4). is there.
  • the switch 20 As shown in FIG. 3, since the signal S1 is at a low level in the initial state, the switch 20 (see FIG. 2) is in the disconnected state. Therefore, in the initial state, the output current (current I1) of the light emitting element 3 is zero, and the light emitting element 3 is in the extinguished state.
  • the voltage V1 on the input side and the voltage V2 on the output side of the light emitting element 3 are both substantially equal to the power supply voltage Vcc.
  • this voltage V2 can be regarded as the output voltage of the constant current circuit 10 which is the current mirror circuit, but when the output voltage (voltage V2) of the current mirror circuit drops significantly in this way, the constant current circuit 10 The mirror ratio cannot be maintained.
  • the current I1 finally reaches a predetermined constant current Ia at the time T2.
  • FIG. 4 is a circuit diagram showing a configuration example of the light emitting device 1 and the light emitting element drive circuit 2 of Reference Example 2.
  • the light emitting device 1 of Reference Example 2 has the same configuration as that of the embodiment except that the booster circuit 30 is not provided and the power supply voltage is Vcc + VL instead of Vcc.
  • FIG. 5 is a timing chart showing an operation example of the light emitting element drive circuit 2 of Reference Example 2, and shows a voltage V1, a signal S1, a voltage V2, and a current I1 as in Reference Example 1.
  • the switch 20 As shown in FIG. 5, since the signal S1 is at a low level in the initial state, the switch 20 (see FIG. 4) is in the disconnected state. Therefore, in the initial state, the output current (current I1) of the light emitting element 3 is zero, and the light emitting element 3 is in the extinguished state.
  • the voltage V1 on the input side and the voltage V2 on the output side of the light emitting element 3 are both substantially equal to the power supply voltage Vcc + VL.
  • the voltage V2 on the output side of the light emitting element 3 drops significantly to the voltage Va1.
  • the value of the voltage Va1 is larger than the voltage Va of the modified example 1, and the mirror ratio of the constant current circuit 10 can be maintained. Is maintained at.
  • the current required for the light emitting element 3 can be passed from the constant current circuit 10 faster, so that the current I1 is increased. Therefore, in the modified example 2, the current I1 reaches a predetermined constant current Ia at the time T2a before the time T2 in the modified example 1.
  • the mirror ratio of the constant current circuit 10 can be maintained even when the light emitting element 3 rises by boosting the power supply voltage itself, so that the rising time of the light emitting element 3 (FIG. In 5, T2a-T1) can be shortened.
  • the voltage Vb1 is larger than the voltage Vb in the first modification.
  • the value of the voltage V2 becomes the voltage Vb1 larger than that of the modified example 1 during the period from the time T2a to the time T3 when the current I1 reaches the predetermined constant current Ia.
  • the loss in the light emitting device 1 becomes large, so that the power consumption of the light emitting device 1 increases.
  • FIG. 6 is a timing chart showing an operation example of the light emitting element drive circuit 2 according to the embodiment of the present disclosure, and shows a signal S2 in addition to the voltage V1, the signal S1, the voltage V2, and the current I1.
  • the signal S2 is an external signal input to the input terminal of the inverter 32 in the booster circuit 30.
  • the change in voltage V2 in Reference Example 2 is shown by a chain double-dashed line.
  • the voltage V1 on the input side and the voltage V2 on the output side of the light emitting element 3 are both substantially equal to the power supply voltage Vcc.
  • the P-type transistor 32a is in a disconnected state, and the N-type transistor 32b is in a conductive state.
  • the power supply voltage Vcc and the ground voltage are applied to both terminals of the capacitor 31, respectively, and the capacitor 31 is charged so that the potential difference between both terminals becomes substantially equal to the power supply voltage Vcc.
  • the signal S2 switches from the high level to the low level in synchronization with the signal S1.
  • the P-type transistor 32a is in a conductive state and the N-type transistor 32b is in a disconnected state, so that the voltage at the output terminal (node 32c) of the inverter 32 changes from zero to the voltage VL.
  • the voltage VL of the output terminal (node 32c) of the inverter 32 is added to the potential difference (voltage Vcc) of both terminals of the capacitor 31, and the voltage of the node 33 (that is, the voltage V1 on the input side of the light emitting element 3). Is boosted to Vcc + VL.
  • the voltage of the node 33 is boosted by the booster circuit 30 in synchronization with the timing (time T1) when the light emitting element 3 is turned on.
  • the voltage V2 on the output side of the light emitting element 3 drops significantly to the voltage Va1.
  • the value of the voltage V2 can maintain the mirror ratio of the constant current circuit 10 as in the modification 2. The value (voltage Va1) is maintained.
  • the current required for the light emitting element 3 can be passed from the constant current circuit 10 faster, the increase of the current I1 is promoted, and the current I1 becomes a predetermined value at the same time T2a as in the second modification.
  • the constant current Ia is reached.
  • the booster circuit 30 boosts the input side terminal of the light emitting element 3, so that the current of the mirror ratio of the constant current circuit 10 is increased faster even when the light emitting element 3 rises. Since it can be flowed, the rise time (T2a-T1) of the light emitting element 3 can be shortened.
  • the signal S2 switches from the low level to the high level at the time T2b after the time T2a.
  • the voltage at the output terminal (node 32c) of the inverter 32 changes from the voltage VL to zero, so that the node 33 is not boosted by the capacitor 31.
  • the voltage V1 on the input side of the light emitting element 3 returns to a value substantially equal to the power supply voltage Vcc at time T2b.
  • the voltage V2 on the output side of the light emitting element 3 also drops from the voltage Vb1 to the same voltage Vb as in the first modification at time T2b.
  • the value of the voltage V2 can be reduced to a voltage Vb smaller than that of the modification 2 from the time T2b to the time T3.
  • the loss in the light emitting device 1 can be reduced, so that the power consumption of the light emitting device 1 can be reduced.
  • the rise time of the light emitting element 3 is shortened by boosting the input side terminal of the light emitting element 3 by the booster circuit 30 in synchronization with the timing when the light emitting element 3 is turned on. It is possible to achieve both reduction of power consumption.
  • the terminal on the input side of the light emitting element 3 can be stably boosted.
  • the booster circuit 30 does not necessarily have to be configured by using the capacitor 31 and the inverter 32, and the terminal on the input side of the light emitting element 3 may be boosted by using another known booster circuit.
  • the power supply voltage Vcc which is higher than the logic voltage VL, is generated by the light emitting element 3. Can be connected to.
  • the drive current of the light emitting element 3 can be increased. Further, in the embodiment, since the current mirror is composed of a pair of high withstand voltage transistors having substantially the same element characteristics, a stable constant current whose mirror ratio of the current mirror is close to the element size can be supplied to the light emitting element 3.
  • the booster circuit 30 may boost the node 33 at least until the current I1 flowing through the light emitting element 3 rises and becomes constant (that is, at least between the time T1 and the time T2a).
  • the node 33 is boosted at least from the time T1 to the time T2a, it is possible to suppress a long time until the current I1 reaches a predetermined constant current Ia.
  • the booster circuit 30 is a node during the period from before the current I1 flowing through the light emitting element 3 falls to after the current I1 falls (that is, at least before the time T3 and after the time T4). It is preferable to stop the boosting of 33.
  • the node 33 is boosted from the time T2a to the time T3. ..
  • a constant current Ia flows through the light emitting element 3, and the voltage V2 is maintained at the voltage Vb1 from the time T2a to the time T3 when the power consumption of the light emitting element 3 is the largest.
  • the loss becomes large, and the power consumption of the light emitting device 1 increases.
  • the boosting of the node 33 is stopped at least before the time T3, the increase in the power consumption in the light emitting device 1 can be suppressed.
  • the width of the signal S2 (that is, the time from the time T1 to the time T2b) may be in the range of 1.1Tr to 1.5Tr. As a result, an increase in power consumption in the light emitting device 1 can be effectively suppressed.
  • FIG. 7 is a circuit diagram showing a configuration example of the light emitting device 1 and the light emitting element drive circuit 2 according to the embodiment of the present disclosure, and is a diagram showing details of a signal S2 generation circuit.
  • the constant current circuit 10 is represented by one symbol with the constant current source as the constant current source.
  • the booster circuit 30 has a pulse generation circuit 34 and an inverter 35 in addition to the above-mentioned capacitor 31 and the inverter 32.
  • the pulse generation circuit 34 generates a pulse signal having a predetermined width.
  • the pulse generation circuit 34 has, for example, an edge detection circuit and a delay circuit (not shown) inside, and generates a rising pulse signal synchronized with the rising edge of the input signal. Further, the pulse generation circuit 34 generates a pulse signal having a width based on a preset delay time in the internal delay circuit.
  • a signal S1 is input to the gate of the switch 20 from a control unit (not shown), and the interruption of the switch 20 is controlled. Further, the signal S1 is also input to the pulse generation circuit 34.
  • the pulse generation circuit 34 outputs the signal S2x to the inverter 35 based on the input signal S1.
  • the signal S2x is a pulse signal having the same rise timing (here, time T1) as the signal S1 and having a width from time T1 to time T2b.
  • FIG. 8 is a timing chart showing an operation example of each signal according to the embodiment of the present disclosure.
  • the inverter 35 to which the signal S2x is input outputs the signal S2 (see FIG. 8) in which the signal S2x is inverted to the inverter 32.
  • the signal S2 By generating the signal S2 based on the signal S1 in this way, the rising edge of the light emitting element 3 and the booster circuit 30 can be accurately synchronized.
  • the example of FIG. 7 is just an example, and the signal S2 may be generated from the signal S1 by using a circuit other than the pulse generation circuit 34 and the inverter 35.
  • the source of the P-type transistor 32a is connected to the voltage VL for logic to boost the voltage VL by the booster circuit 30
  • the voltage can be boosted by the booster circuit 30.
  • the voltage is not limited to the applied voltage VL.
  • the source of the P-type transistor 32a may be connected to the power supply voltage Vcc, or the source of the P-type transistor 32a may be connected to another voltage source.
  • FIG. 9 is a circuit diagram showing a configuration example of a light emitting device 1 and a light emitting element drive circuit 2 according to a modification 1 of the embodiment of the present disclosure, and is a drawing corresponding to FIG. 7 of the embodiment.
  • the light emitting element drive circuit 2 of the modification 1 is different from the embodiment in that the assist switch 50 is provided.
  • the assist switch 50 is connected between the light emitting element 3 and the constant current circuit 10 and between the ground potential. That is, the assist switch 50 is connected between the terminal on the output side of the light emitting element 3 and the ground potential.
  • the assist switch 50 is intermittent based on the signal S2x output from the pulse generation circuit 34. That is, the assist switch 50 conducts in synchronization with the boosting operation of the boosting circuit 30.
  • the assist switch 50 is an N-type transistor, and the signal S2x is input to the gate of the N-type transistor.
  • the rise of the current I1 is further promoted, so that the rise time of the light emitting element 3 can be further shortened.
  • FIG. 10 is a circuit diagram showing a configuration example of a light emitting device 1 and a light emitting element drive circuit 2 according to a modification 2 of the embodiment of the present disclosure, and is a drawing corresponding to FIG. 7 of the embodiment.
  • one booster circuit 30 is common to a plurality of light emitting elements 3A and 3B connected in parallel between the power supply voltage Vcc and the ground potential. Connected to.
  • the light emitting element 3A is interrupted by the signal S1a from the outside, and the light emitting element 3B is interrupted by the signal S1b from the outside. Then, these signals S1a and S1b are both input to the pulse generation circuit 34 of the second modification.
  • the booster circuit 30 of the second modification can input both the signal S2a corresponding to the signal S1a and the signal S2b corresponding to the signal S1b to the inverter 32.
  • the booster circuit 30 of the second modification can boost the node 33 at the timing when the light emitting element 3A emits light, and can boost the node 33 at the timing when the light emitting element 3B emits light.
  • one booster circuit 30 can boost both the input side terminals of the plurality of light emitting elements 3A and 3B.
  • one booster circuit 30 can be shared with the plurality of light emitting elements 3A and 3B, so that the chip area of the light emitting element drive circuit 2 can be reduced. Can be done.
  • one booster circuit 30 is shared by two light emitting elements 3A and 3B, but the number of light emitting elements 3 sharing one booster circuit 30 is not limited to two.
  • One booster circuit 30 may be shared by three or more light emitting elements 3.
  • FIG. 11 is a circuit diagram showing a configuration example of a light emitting device 1 and a light emitting element drive circuit 2 according to a modification 3 of the embodiment of the present disclosure, and is a drawing corresponding to FIG. 1 of the embodiment.
  • the light emitting element drive circuit 2 of the modification 3 has a circuit configuration of the constant current circuit 10 different from that of the embodiment.
  • the constant current circuit 10 includes an N-type transistor 11A, an N-type transistor 12A, a constant current source 13, an N-type transistor 14, a capacitor 15, and an N-type transistor 16.
  • the N-type transistor 11A and the N-type transistor 12A are provided in place of the N-type transistor 11 and the N-type transistor 12 of the embodiment.
  • the N-type transistor 11A and the N-type transistor 12A are low withstand voltage transistors having substantially the same element characteristics and form a current mirror.
  • the N-type transistor 16 separately added from the embodiment is a high withstand voltage transistor (for example, LDMOS), and is connected between the N-type transistor 11A and the light emitting element 3.
  • LDMOS high withstand voltage transistor
  • the drain of the N-type transistor 16 is connected to the terminal on the output side of the light emitting element 3, and the source of the N-type transistor 16 is connected to the drain of the N-type transistor 11A. Further, a voltage VL for logic operation is connected to the gate of the N-type transistor 14.
  • the constant current circuit 10 of the modified example 3 can pass a constant current to the N-type transistor 11A based on the constant current flowing from the constant current source 13 to the N-type transistor 12.
  • the constant current circuit 10 of the modification 3 can supply a constant current to the light emitting element 3 connected in series with the N-type transistor 11A.
  • the high voltage transistor N-type transistor 16
  • the power supply has a voltage higher than the voltage VL for logic.
  • the voltage Vcc can be connected to the light emitting element 3. Therefore, according to the modification 3, the drive current of the light emitting element 3 can be increased.
  • the number of high withstand voltage transistors that require a larger area than the low withstand voltage transistor in the constant current circuit 10 can be reduced (embodiment: 2, modified example 3: 1). Therefore, according to the modification 3, the chip area of the light emitting element drive circuit 2 can be reduced.
  • the light emitting element drive circuit 2 includes a constant current circuit 10, a switch 20, and a booster circuit 30.
  • the constant current circuit 10 supplies the constant current Ia to the light emitting element 3 from the power supply voltage Vcc.
  • the switch 20 interrupts the current I1 flowing through the light emitting element 3 based on the external signal (signal S2).
  • the booster circuit 30 boosts the voltage between the power supply voltage Vcc and the light emitting element 3 in synchronization with the timing at which the light emitting element 3 is turned on.
  • the booster circuit 30 boosts the voltage between the power supply voltage Vcc and the light emitting element 3 from the time when the current I1 flowing through the light emitting element 3 rises until it becomes constant.
  • the booster circuit 30 boosts the voltage between the power supply voltage Vcc and the light emitting element 3 from before the current I1 flowing through the light emitting element 3 falls to after the current I1 falls. To stop.
  • the booster circuit 30 has a capacitor 31 and an inverter 32. Further, one terminal of the capacitor 31 is connected between the power supply voltage Vcc and the light emitting element 3, and the other terminal of the capacitor 31 is connected to the output terminal (node 32c) of the inverter 32.
  • the terminal on the input side of the light emitting element 3 can be stably boosted.
  • the constant current circuit 10 has a pair of high withstand voltage transistors (N-type transistors 11 and 12) constituting the current mirror.
  • the drive current of the light emitting element 3 can be increased, and a stable constant current whose mirror ratio of the current mirror is close to the element size can be supplied to the light emitting element 3.
  • the constant current circuit 10 has a pair of low withstand voltage transistors (N-type transistors 11A, 12A) constituting the current mirror. Further, the constant current circuit 10 has a high withstand voltage transistor (N-type transistor 16) connected between one of the low withstand voltage transistors and the light emitting element 3.
  • the light emitting element drive circuit 2 has an assist switch 50 which is connected between the light emitting element 3 and the constant current circuit 10 and between the ground potential and conducts in synchronization with the boosting operation of the boosting circuit 30. Further prepare.
  • the rise time of the light emitting element 3 can be further shortened.
  • the light emitting element drive circuit 2 includes a plurality of light emitting elements 3, and the booster circuit 30 commonly boosts a plurality of light emitting elements 3 connected in parallel to the power supply voltage Vcc.
  • the present technology can also have the following configurations.
  • a constant current circuit that supplies a constant current to the light emitting element from the power supply voltage, A switch that interrupts the current flowing through the light emitting element based on an external signal, A booster circuit that boosts the voltage between the power supply voltage and the light emitting element in synchronization with the timing at which the light emitting element is turned on.
  • a light emitting element drive circuit comprising.
  • the booster circuit according to (1) or (2) wherein the booster circuit stops boosting between the power supply voltage and the light emitting element from before the current flowing through the light emitting element falls to after the current falls.
  • the booster circuit has a capacitor and an inverter. One terminal of the capacitor is connected between the power supply voltage and the light emitting element, and the other terminal of the capacitor is connected to the output terminal of the inverter. Any one of (1) to (3).
  • the light emitting element drive circuit according to. (5) The light emitting element drive circuit according to any one of (1) to (4) above, wherein the constant current circuit has a pair of high withstand voltage transistors constituting a current mirror.
  • the constant current circuit has a pair of low withstand voltage transistors constituting a current mirror and a high withstand voltage transistor connected between one of the low withstand voltage transistors and the light emitting element.
  • the light emitting element drive circuit according to any one. (7) Any one of (1) to (6) above, further comprising an assist switch connected between the light emitting element and the constant current circuit and between the ground potential and conducting in synchronization with the boosting operation of the boosting circuit.
  • the light emitting element drive circuit according to 1.
  • a plurality of the light emitting elements are provided.
  • the light emitting element driving circuit according to any one of (1) to (7), wherein the boosting circuit commonly boosts a plurality of the light emitting elements connected in parallel with the power supply voltage.
  • Light emitting element and A constant current circuit that supplies a constant current from the power supply voltage to the light emitting element, a switch that interrupts the current flowing through the light emitting element based on an external signal, and the power supply voltage in synchronization with the timing at which the light emitting element is lit.
  • a light emitting element drive circuit having a booster circuit that boosts pressure between the light emitting element and the light emitting element.
  • a light emitting device equipped with (10) The light emitting device according to (9), wherein the booster circuit boosts the voltage between the power supply voltage and the light emitting element from the time when the current flowing through the light emitting element rises until it becomes constant.
  • the booster circuit has a capacitor and an inverter. One terminal of the capacitor is connected between the power supply voltage and the light emitting element, and the other terminal of the capacitor is connected to the output terminal of the inverter. Any one of (9) to (11).
  • the light emitting device according to. (13) The light emitting device according to any one of (9) to (12) above, wherein the constant current circuit has a pair of high withstand voltage transistors constituting a current mirror.
  • the constant current circuit has a pair of low withstand voltage transistors constituting a current mirror and a high withstand voltage transistor connected between one of the low withstand voltage transistors and the light emitting element.
  • the light emitting device according to any one. (15) Any one of (9) to (14) above, further comprising an assist switch that is connected between the light emitting element and the constant current circuit and between the ground potential and conducts in synchronization with the boosting operation of the boosting circuit.
  • the light emitting device according to one. (16) A plurality of the light emitting elements are provided.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本開示に係る発光素子駆動回路（２）は、定電流回路（１０）と、スイッチ（２０）と、昇圧回路（３０）とを備える。定電流回路（１０）は、電源電圧（Ｖｃｃ）から発光素子（３）に定電流（Ｉａ）を供給する。スイッチ（２０）は、外部信号に基づいて発光素子（３）に流れる電流（Ｉ１）を断続させる。昇圧回路（３０）は、発光素子（３）が点灯するタイミングと同期して、電源電圧（Ｖｃｃ）と発光素子（３）との間を昇圧する。

Description

発光素子駆動回路および発光装置
　本開示は、発光素子駆動回路および発光装置に関する。
　レーザダイオード（Laser　Diode：ＬＤ）やＬＥＤ（Light　Emitting　Diode）などの発光素子を備える発光装置には、かかる発光素子に駆動電流を供給する発光素子駆動回路が設けられている（たとえば、特許文献１参照）。
特開２００３－６０２８９号公報
　本開示では、発光素子の立ち上がり時間の短縮と消費電力の低減とを両立させることができる発光素子駆動回路および発光装置を提案する。
　本開示によれば、発光素子駆動回路が提供される。発光素子駆動回路は、定電流回路と、スイッチと、昇圧回路とを備える。定電流回路は、電源電圧から発光素子に定電流を供給する。スイッチは、外部信号に基づいて前記発光素子に流れる電流を断続させる。昇圧回路は、前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する。
本開示の実施形態に係る発光装置および発光素子駆動回路の構成例を示す回路図である。 参考例１の発光装置および発光素子駆動回路の構成例を示す回路図である。 参考例１の発光素子駆動回路の動作例を示すタイミングチャートである。 参考例２の発光装置および発光素子駆動回路の構成例を示す回路図である。 参考例２の発光素子駆動回路の動作例を示すタイミングチャートである。 本開示の実施形態に係る発光素子駆動回路の動作例を示すタイミングチャートである。 本開示の実施形態に係る発光装置および発光素子駆動回路の構成例を示す回路図である。 本開示の実施形態に係る各信号の動作例を示すタイミングチャートである。 本開示の実施形態の変形例１に係る発光装置および発光素子駆動回路の構成例を示す回路図である。 本開示の実施形態の変形例２に係る発光装置および発光素子駆動回路の構成例を示す回路図である。 本開示の実施形態の変形例３に係る発光装置および発光素子駆動回路の構成例を示す回路図である。
　以下に、本開示の各実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
　レーザダイオード（Laser　Diode：ＬＤ）やＬＥＤ（Light　Emitting　Diode）などの発光素子を備える発光装置には、かかる発光素子に駆動電流を供給する発光素子駆動回路が設けられている。
　また、この発光素子駆動回路において、発光素子を発光させる前から微弱な電流を流しておくことにより、発光素子が発光する際の立ち上がり時間を短縮する技術が知られている。
　しかしながら、上記の技術では、発光素子が発光していない状態であっても発光素子に電流が流されていることから、発光装置の消費電力が増大してしまうという問題があった。
　そこで、上述の問題点を克服し、発光素子の立ち上がり時間の短縮と消費電力の低減とを両立させることができる技術の実現が期待されている。
［発光装置および発光素子駆動回路の構成］
　最初に、発光装置１および発光素子駆動回路２の具体的な構成について、図１を参照しながら説明する。図１は、本開示の実施形態に係る発光装置１および発光素子駆動回路２の構成例を示す回路図である。
　図１に示すように、発光装置１は、発光素子駆動回路２と、発光素子３とを備える。かかる発光装置１では、発光素子駆動回路２から発光素子３に駆動電流が供給されることにより、発光素子３が発光する。
　発光素子３は、たとえば、レーザダイオードやＬＥＤなどである。発光素子３は、発光素子駆動回路２から駆動電流が供給されることで発光するダイオード４と、寄生インダクタ５とを有する。そして、発光素子３の内部では、ダイオード４と寄生インダクタ５とが直列に接続される。
　発光素子駆動回路２は、定電流回路１０と、スイッチ２０と、昇圧回路３０と、インダクタ素子４０とを備える。定電流回路１０は、電源電圧Ｖｃｃから発光素子３に所定の定電流を供給する。なお、電源電圧Ｖｃｃは、発光素子３を発光可能な所定の電圧（たとえば、３．３（Ｖ）や５（Ｖ）など）である。
　スイッチ２０は、外部信号に基づいて、発光素子３に流れる電流を断続（切断または接続）させる。昇圧回路３０は、発光素子３が点灯するタイミングと同期して、電源電圧Ｖｃｃと発光素子３との間を昇圧する。インダクタ素子４０は、電源電圧Ｖｃｃと発光素子３との間に設けられる。
　つづいて、発光装置１における各部の具体的な回路構成について説明する。発光素子３におけるダイオード４のアノードは、直列に接続された寄生インダクタ５およびインダクタ素子４０を介して、電源電圧Ｖｃｃに接続される。
　また、ダイオード４のカソードは、直列に接続されたＮ型トランジスタ１１およびスイッチ２０を介して接地される。なお、Ｎ型トランジスタ１１は定電流回路１０の一部であり、スイッチ２０はＮ型トランジスタで構成される。
　定電流回路１０は、Ｎ型トランジスタ１１と、Ｎ型トランジスタ１２と、定電流源１３と、Ｎ型トランジスタ１４と、コンデンサ１５とを有する。Ｎ型トランジスタ１１およびＮ型トランジスタ１２は、略等しい素子特性を有する高耐圧トランジスタ（たとえば、ＬＤＭＯＳ）であり、カレントミラーを構成する。
　すなわち、Ｎ型トランジスタ１１のゲートはＮ型トランジスタ１２のゲートに接続され、Ｎ型トランジスタ１２のゲートはＮ型トランジスタ１２のドレインに接続される。
　また、Ｎ型トランジスタ１２のドレインは定電流源１３を介してロジック動作用の電圧ＶＬに接続され、Ｎ型トランジスタ１２のソースはＮ型トランジスタ１４を介して接地される。なお、ロジック動作用の電圧ＶＬは、たとえば、１．８（Ｖ）である。
　さらに、Ｎ型トランジスタ１４のゲートにはロジック動作用の電圧ＶＬが接続され、Ｎ型トランジスタ１１のゲートおよびＮ型トランジスタ１２のゲートはコンデンサ１５を介して接地される。
　このような回路構成によって、定電流回路１０は、定電流源１３からＮ型トランジスタ１２に流される定電流に基づいて、Ｎ型トランジスタ１１に定電流を流すことができる。これにより、定電流回路１０は、Ｎ型トランジスタ１１と直列に接続される発光素子３に対して、定電流を供給することができる。
　なお、実施形態に係る定電流回路１０では、Ｎ型トランジスタ１１とＮ型トランジスタ１２とが略等しい素子特性を有し、Ｎ型トランジスタ１４はスイッチ２０と略等しい素子特性を有するとよい。
　これにより、実施形態に係る定電流回路１０は、カレントミラーのミラー比が素子サイズに近い安定した定電流を発光素子３に供給することができる。
　Ｎ型トランジスタで構成されるスイッチ２０のドレインは、定電流回路１０のＮ型トランジスタ１１を介して発光素子３に接続され、スイッチ２０のソースは接地される。また、スイッチ２０のゲートには、図示しない制御部からの信号Ｓ１が入力される。かかる信号Ｓ１は、外部信号の一例である。
　信号Ｓ１がハイレベルである場合、スイッチ２０は導通状態となることから、電源電圧Ｖｃｃから発光素子３に所定の定電流が供給され、発光素子３は点灯状態となる。一方で、信号Ｓ１がローレベルである場合、スイッチ２０は切断状態となることから、電源電圧Ｖｃｃから発光素子３には定電流が供給されず、発光素子３は消灯状態となる。
　昇圧回路３０は、コンデンサ３１と、インバータ３２とを有する。また、インバータ３２は、Ｐ型トランジスタ３２ａとＮ型トランジスタ３２ｂとを有する。
　Ｐ型トランジスタ３２ａのソースはロジック動作用の電圧ＶＬに接続され、Ｐ型トランジスタ３２ａのドレインは、ノード３２ｃを介してＮ型トランジスタ３２ｂのドレインに接続される。かかるノード３２ｃは、インバータ３２の出力端子に対応する。また、Ｎ型トランジスタ３２ｂのソースは接地される。
　そして、インバータ３２の入力端子であるＰ型トランジスタ３２ａのゲートおよびＮ型トランジスタ３２ｂのゲートには、別の外部信号である信号Ｓ２が入力される。かかる信号Ｓ２の詳細については後述する。
　コンデンサ３１は、インバータ３２の出力端子であるノード３２ｃと、電源電圧Ｖｃｃおよび発光素子３の間（具体的には、インダクタ素子４０および発光素子３の間）に設けられるノード３３との間に設けられる。
［発光素子駆動回路の動作］
　つづいて、実施形態に係る発光素子駆動回路２の動作について、図２～図８を参照しながら説明する。なお、以降においては、理解を容易にするため、実施形態と参考例１および参考例２とを比較しながら説明する。
　まず、本開示の参考例１について説明する。図２は、参考例１の発光装置１および発光素子駆動回路２の構成例を示す回路図である。図２に示すように、参考例１の発光装置１は、昇圧回路３０が設けられない以外は実施形態と同様の構成である。
　次に、図２に加えて図３を参照しながら、参考例１の発光素子駆動回路２の動作について説明する。図３は、参考例１の発光素子駆動回路２の動作例を示すタイミングチャートであり、電圧Ｖ１と、信号Ｓ１と、電圧Ｖ２と、電流Ｉ１とを示している。
　ここで、図２に示すように、電圧Ｖ１は、発光素子３の入力側（すなわち、ダイオード４のアノード側）の電圧であり、信号Ｓ１はスイッチ２０のゲートに入力される外部信号である。
　また、電圧Ｖ２は、発光素子３の出力側（すなわち、ダイオード４のカソード側）の電圧であり、電流Ｉ１は、発光素子３の出力電流（すなわち、ダイオード４のカソードから出力される電流）である。
　図３に示すように、初期状態において、信号Ｓ１はローレベルであることから、スイッチ２０（図２参照）は切断状態である。したがって、初期状態では、発光素子３の出力電流（電流Ｉ１）がゼロであり、発光素子３は消灯状態である。
　また、初期状態では、電流Ｉ１がゼロであることから、発光素子３の入力側の電圧Ｖ１および出力側の電圧Ｖ２は、ともに電源電圧Ｖｃｃと略等しい値になる。
　次に、時間Ｔ１において、信号Ｓ１がローレベルからハイレベルに切り替わると、スイッチ２０が導通状態となるため、発光素子３に電流が流れ始める。これにより、時間Ｔ１から徐々に電流Ｉ１の値が上昇する。
　また、時間Ｔ１において発光素子３内に電流が流れ始めると、発光素子３の入力側と出力側との間で電位差が生じることから、出力側の電圧Ｖ２が低下する。さらに、発光素子３内には寄生インダクタ５があることから、かかる寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧降下が生じる。
　これにより、時間Ｔ１の後に、発光素子３の出力側の電圧Ｖ２は、接地電圧（図３ではＧＮＤ）近傍の電圧Ｖａまで大きく低下する。
　なお、この電圧Ｖ２は、カレントミラー回路である定電流回路１０の出力電圧とみなすことができるが、このようにカレントミラー回路の出力電圧（電圧Ｖ２）が大きく低下した場合、定電流回路１０のミラー比が維持できなくなる。
　そして、定電流回路１０のミラー比が崩れてしまうと、定電流回路１０から発光素子３に必要な電流を流しにくくなることから、電流Ｉ１の上昇が抑制される。したがって、変形例１では、ようやく時間Ｔ２で電流Ｉ１は所定の定電流Ｉａに達する。
　ここまで説明したように、変形例１では、発光素子３内の寄生インダクタ５に起因して発光素子３内で大きな電圧降下が生じることから、発光素子３の立ち上がり時間（図３ではＴ２－Ｔ１）を短縮することが困難である。
　時間Ｔ２以降の流れについて説明する。時間Ｔ２において電流Ｉ１が所定の定電流Ｉａに達すると、寄生インダクタ５による電圧降下がなくなることから、発光素子３の出力側の電圧Ｖ２が上昇し、電圧Ｖｂで一定となる。そして、発光素子３は、点灯状態を維持する。
　次に、時間Ｔ３において、信号Ｓ１がハイレベルからローレベルに切り替わると、スイッチ２０が切断状態となるため、発光素子３に流れる電流が低下し始める。これにより、時間Ｔ３から徐々に電流Ｉ１の値が減少する。
　また、時間Ｔ３において発光素子３内の電流が減少し始めると、発光素子３の入力側と出力側との間の電位差が小さくなることから、出力側の電圧Ｖ２が上昇する。さらに、発光素子３内には寄生インダクタ５があることから、かかる寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧上昇が生じる。
　これにより、時間Ｔ３の後に、発光素子３の出力側の電圧Ｖ２は、電源電圧Ｖｃｃを超えた電圧Ｖｄまで上昇する。
　そして、時間Ｔ４で電流Ｉ１の値がゼロになると、発光素子３は消灯し、初期状態に戻る。また、時間Ｔ４において電流Ｉ１がゼロで一定になると、寄生インダクタ５による電圧上昇がなくなることから、発光素子３の出力側の電圧Ｖ２は電源電圧Ｖｃｃと略等しい値に戻る。
　つづいて、本開示の参考例２について説明する。図４は、参考例２の発光装置１および発光素子駆動回路２の構成例を示す回路図である。図４に示すように、参考例２の発光装置１は、昇圧回路３０が設けられないことと、電源電圧がＶｃｃではなくＶｃｃ＋ＶＬであること以外は実施形態と同様の構成である。
　次に、図４に加えて図５を参照しながら、参考例２の発光素子駆動回路２の動作について説明する。図５は、参考例２の発光素子駆動回路２の動作例を示すタイミングチャートであり、参考例１と同様に電圧Ｖ１と、信号Ｓ１と、電圧Ｖ２と、電流Ｉ１とを示している。
　また、図５では、理解を容易にするため、参考例１における電圧Ｖ２および電流Ｉ１の変化を一点鎖線で示している。
　図５に示すように、初期状態において、信号Ｓ１はローレベルであることから、スイッチ２０（図４参照）は切断状態である。したがって、初期状態では、発光素子３の出力電流（電流Ｉ１）がゼロであり、発光素子３は消灯状態である。
　また、初期状態では、電流Ｉ１がゼロであることから、発光素子３の入力側の電圧Ｖ１および出力側の電圧Ｖ２は、ともに電源電圧Ｖｃｃ＋ＶＬと略等しい値となる。
　次に、時間Ｔ１において、信号Ｓ１がローレベルからハイレベルに切り替わると、スイッチ２０が導通状態となるため、発光素子３に電流が流れ始める。これにより、時間Ｔ１から徐々に電流Ｉ１の値が上昇する。
　また、時間Ｔ１において発光素子３内に電流が流れ始めると、発光素子３の入力側と出力側との間で電位差が生じることから、出力側の電圧Ｖ２が低下する。また、変形例１と同様に、発光素子３内の寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧降下が生じる。
　これにより、時間Ｔ１の後に、発光素子３の出力側の電圧Ｖ２は、電圧Ｖａ１まで大きく低下する。一方で、変形例２では、電源電圧自体をＶｃｃ＋ＶＬに昇圧していることから、電圧Ｖａ１の値は変形例１の電圧Ｖａよりも大きくなり、定電流回路１０のミラー比が維持可能な値に維持される。
　したがって、変形例２では、定電流回路１０から発光素子３に必要な電流をより早く流すことができることから、電流Ｉ１の上昇が促進される。したがって、変形例２では、変形例１における時間Ｔ２よりも前の時間Ｔ２ａで、電流Ｉ１は所定の定電流Ｉａに達する。
　ここまで説明したように、変形例２では、電源電圧自体を昇圧することにより、発光素子３の立ち上がりの際にも定電流回路１０のミラー比を維持できることから、発光素子３の立ち上がり時間（図５ではＴ２ａ－Ｔ１）を短縮することができる。
　時間Ｔ２ａ以降の流れについて説明する。時間Ｔ２ａにおいて電流Ｉ１が所定の定電流Ｉａに達すると、寄生インダクタ５による電圧降下がなくなることから、発光素子３の出力側の電圧Ｖ２が上昇し、電圧Ｖｂ１で一定となる。そして、発光素子３は、点灯状態を維持する。
　なお、かかる電圧Ｖｂ１は、電源電圧自体が昇圧されていることから、変形例１における電圧Ｖｂよりも大きい値となる。
　次に、時間Ｔ３において、信号Ｓ１がハイレベルからローレベルに切り替わると、スイッチ２０が切断状態となるため、発光素子３に流れる電流が低下し始める。これにより、時間Ｔ３から徐々に電流Ｉ１の値が減少する。
　また、時間Ｔ３において発光素子３内の電流が減少し始めると、発光素子３の入力側と出力側との間の電位差が小さくなることから、出力側の電圧Ｖ２が上昇する。さらに、発光素子３内には寄生インダクタ５があることから、かかる寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧上昇が生じる。
　これにより、時間Ｔ３の後に、発光素子３の出力側の電圧Ｖ２は、電源電圧Ｖｃｃ＋ＶＬを超えた電圧Ｖｄ１まで上昇する。
　そして、時間Ｔ４で電流Ｉ１の値がゼロになると、発光素子３は消灯し、初期状態に戻る。また、時間Ｔ４において電流Ｉ１がゼロで一定になると、寄生インダクタ５による電圧上昇がなくなることから、発光素子３の出力側の電圧Ｖ２は電源電圧Ｖｃｃ＋ＶＬと略等しい値に戻る。
　ここで、変形例２では、電流Ｉ１が所定の定電流Ｉａに達した時間Ｔ２ａから時間Ｔ３までの間、電圧Ｖ２の値が変形例１よりも大きい電圧Ｖｂ１となる。これにより、発光装置１内の損失が大きくなることから、発光装置１の消費電力が増大してしまう。
　つづいて、図１および図６を参照しながら、実施形態に係る発光素子駆動回路２の動作について説明する。図６は、本開示の実施形態に係る発光素子駆動回路２の動作例を示すタイミングチャートであり、電圧Ｖ１、信号Ｓ１、電圧Ｖ２および電流Ｉ１に加えて、信号Ｓ２も示している。
　ここで、図１に示すように、信号Ｓ２は、昇圧回路３０におけるインバータ３２の入力端子に入力される外部信号である。また、図６では、理解を容易にするため、参考例２における電圧Ｖ２の変化を二点鎖線で示している。
　図６に示すように、初期状態において、信号Ｓ１はローレベルであることから、スイッチ２０（図１参照）は切断状態である。したがって、初期状態では、発光素子３の出力電流（電流Ｉ１）がゼロであり、発光素子３は消灯状態である。
　また、初期状態では、電流Ｉ１がゼロであることから、発光素子３の入力側の電圧Ｖ１および出力側の電圧Ｖ２は、ともに電源電圧Ｖｃｃと略等しい値となる。
　さらに、初期状態では、信号Ｓ２がハイレベルであることから、Ｐ型トランジスタ３２ａは切断状態となり、Ｎ型トランジスタ３２ｂは導通状態となる。これにより、コンデンサ３１の両方の端子にはそれぞれ電源電圧Ｖｃｃおよび接地電圧が印加され、両方の端子の電位差が電源電圧Ｖｃｃと略等しい値になるようにコンデンサ３１が充電される。
　次に、時間Ｔ１において、信号Ｓ１がローレベルからハイレベルに切り替わると、スイッチ２０が導通状態となるため、発光素子３に電流が流れ始める。これにより、時間Ｔ１から徐々に電流Ｉ１の値が上昇する。
　また、時間Ｔ１では、信号Ｓ１と同期して、信号Ｓ２がハイレベルからローレベルに切り替わる。これにより、Ｐ型トランジスタ３２ａは導通状態となり、Ｎ型トランジスタ３２ｂは切断状態となることから、インバータ３２の出力端子（ノード３２ｃ）の電圧がゼロから電圧ＶＬに変化する。
　これにより、インバータ３２の出力端子（ノード３２ｃ）の電圧ＶＬがコンデンサ３１の両方の端子の電位差（電圧Ｖｃｃ）と足し合わされ、ノード３３の電圧（すなわち、発光素子３の入力側の電圧Ｖ１）がＶｃｃ＋ＶＬに昇圧される。
　すなわち、実施形態では、発光素子３が点灯するタイミング（時間Ｔ１）と同期して、ノード３３の電圧を昇圧回路３０で昇圧する。
　そして、時間Ｔ１において発光素子３内に電流が流れ始めると、発光素子３の入力側と出力側との間で電位差が生じることから、出力側の電圧Ｖ２が低下する。また、変形例２と同様に、発光素子３内の寄生インダクタ５に流れる電流値の変化に起因して、発光素子３内で大きな電圧降下が生じる。
　これにより、時間Ｔ１の後に、発光素子３の出力側の電圧Ｖ２は、電圧Ｖａ１まで大きく低下する。一方で、実施形態では、発光素子３の入力側の端子（電圧Ｖ１）を昇圧していることから、変形例２と同様に、電圧Ｖ２の値は、定電流回路１０のミラー比が維持可能な値（電圧Ｖａ１）に維持される。
　したがって、実施形態では、定電流回路１０から発光素子３に必要な電流をより早く流すことができることから、電流Ｉ１の上昇が促進され、変形例２と同様の時間Ｔ２ａで、電流Ｉ１は所定の定電流Ｉａに達する。
　ここまで説明したように、実施形態では、昇圧回路３０で発光素子３の入力側の端子を昇圧することで、発光素子３の立ち上がりの際にも定電流回路１０のより早くミラー比の電流を流すことができることから、発光素子３の立ち上がり時間（Ｔ２ａ－Ｔ１）を短縮することができる。
　時間Ｔ２ａ以降の流れについて説明する。時間Ｔ２ａにおいて電流Ｉ１が所定の定電流Ｉａに達すると、寄生インダクタ５による電圧降下がなくなることから、発光素子３の出力側の電圧Ｖ２が上昇し、電圧Ｖｂ１で一定となる。そして、発光素子３は、点灯状態を維持する。
　ここで、実施形態では、時間Ｔ２ａよりも後の時間Ｔ２ｂにおいて、信号Ｓ２がローレベルからハイレベルに切り替わる。これにより、インバータ３２の出力端子（ノード３２ｃ）の電圧が電圧ＶＬからゼロに変化することから、ノード３３がコンデンサ３１によって昇圧されなくなる。
　すなわち、実施形態では、時間Ｔ２ｂで発光素子３の入力側の電圧Ｖ１が電源電圧Ｖｃｃと略等しい値に戻る。これにより、発光素子３の出力側の電圧Ｖ２も、時間Ｔ２ｂで電圧Ｖｂ１から変形例１と同様の電圧Ｖｂに低下する。
　次に、時間Ｔ３において、信号Ｓ１がハイレベルからローレベルに切り替わると、スイッチ２０が切断状態となるため、発光素子３に流れる電流が低下し始める。これにより、時間Ｔ３から徐々に電流Ｉ１の値が減少する。以降は上述の変形例１と同様であるため、説明を省略する。
　ここで、実施形態では、時間Ｔ２ｂから時間Ｔ３までの間、電圧Ｖ２の値を変形例２よりも小さい電圧Ｖｂに低減することができる。これにより、発光装置１内の損失を小さくすることができることから、発光装置１の消費電力を低減することができる。
　ここまで説明したように、実施形態では、発光素子３が点灯するタイミングと同期して、昇圧回路３０により発光素子３の入力側の端子を昇圧することにより、発光素子３の立ち上がり時間の短縮と消費電力の低減とを両立させることができる。
　また、実施形態では、コンデンサ３１およびインバータ３２を用いて昇圧回路３０を構成することにより、発光素子３の入力側の端子を安定して昇圧することができる。
　なお、実施形態において、昇圧回路３０は、必ずしもコンデンサ３１およびインバータ３２を用いて構成する必要はなく、その他の既知の昇圧回路を用いて発光素子３の入力側の端子を昇圧してもよい。
　また、実施形態では、一対の高耐圧トランジスタ（Ｎ型トランジスタ１１およびＮ型トランジスタ１２）でカレントミラーを構成することにより、ロジック用の電圧ＶＬよりも高電圧である電源電圧Ｖｃｃを発光素子３に接続することができる。
　したがって、実施形態によれば、発光素子３の駆動電流を大きくすることができる。さらに、実施形態では、素子特性が略等しい一対の高耐圧トランジスタでカレントミラーを構成することから、カレントミラーのミラー比が素子サイズに近い安定した定電流を発光素子３に供給することができる。
　また、実施形態では、昇圧回路３０が、少なくとも発光素子３を流れる電流Ｉ１が立ち上がってから一定になるまでの間（すなわち、少なくとも時間Ｔ１から時間Ｔ２ａまでの間）、ノード３３を昇圧するとよい。
　もし仮に、電流Ｉ１が立ち上がっている最中に（すなわち、時間Ｔ２ａよりも前に）ノード３３の昇圧を停止すると、発光素子３の出力側の電圧Ｖ２が低下してしまうことから、定電流回路１０のミラー比が維持できなくなる恐れがある。
　そしてこの場合、定電流回路１０から発光素子３に必要な電流を流しにくくなることから、電流Ｉ１の上昇が抑制され、電流Ｉ１が所定の定電流Ｉａに達するまでの時間が長くかかってしまう。
　しかしながら、実施形態では、少なくとも時間Ｔ１から時間Ｔ２ａまでの間ノード３３を昇圧することから、電流Ｉ１が所定の定電流Ｉａに達するまでの時間が長くなることを抑制することができる。
　また、実施形態では、昇圧回路３０が、発光素子３を流れる電流Ｉ１が立ち下がる前から立ち下がった後までの間（すなわち、少なくとも時間Ｔ３よりも前から時間Ｔ４の後までの間）、ノード３３の昇圧を停止するとよい。
　もし仮に、電流Ｉ１が立ち下がり始めた後から（すなわち、時間Ｔ３よりも後から）ノード３３の昇圧を停止した場合、時間Ｔ２ａから時間Ｔ３までの間はノード３３が昇圧されていたことになる。
　そしてこの場合、発光素子３に定電流Ｉａが流れ、発光素子３の消費電力が最も大きい時間Ｔ２ａから時間Ｔ３までの間は、電圧Ｖ２が電圧Ｖｂ１で維持されることから、発光装置１内の損失が大きくなり、発光装置１の消費電力が増大してしまう。
　しかしながら、実施形態では、少なくとも時間Ｔ３よりも前にノード３３の昇圧を停止することから、発光装置１における消費電力の増大を抑制することができる。
　なお、実施形態では、発光素子３が立ち上がった時間Ｔ２ａの後、速やかにノード３３の昇圧を停止するとよい。たとえば、発光素子３の立ち上がり時間をＴｒとした場合、信号Ｓ２の幅（すなわち、時間Ｔ１から時間Ｔ２ｂまでの時間）を１．１Ｔｒ～１．５Ｔｒの範囲にするとよい。これにより、発光装置１における消費電力の増大を効果的に抑制することができる。
　ここまで説明した昇圧回路３０による昇圧のタイミングは、信号Ｓ２により制御される。そこで、かかる信号Ｓ２の生成方法の一例について、図７および図８を参照しながら説明する。
　図７は、本開示の実施形態に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、信号Ｓ２の生成回路についての詳細を示した図である。なお、図７では、定電流回路１０を定電流源として１つの記号で記載している。
　図７の例では、昇圧回路３０が、上述のコンデンサ３１とインバータ３２とに加えて、パルス生成回路３４と、インバータ３５とを有する。
　パルス生成回路３４は、所定の幅を有するパルス信号を生成する。パルス生成回路３４は、たとえば、図示しないエッジ検出回路および遅延回路を内部に有し、入力信号の立ち上がりエッジと同期した立ち上がりのパルス信号を生成する。また、パルス生成回路３４は、内部の遅延回路において予め設定された遅延時間に基づいた幅のパルス信号を生成する。
　図７に示すように、図示しない制御部から信号Ｓ１がスイッチ２０のゲートに入力され、かかるスイッチ２０の断続が制御される。また、かかる信号Ｓ１は、パルス生成回路３４にも入力される。
　そして、パルス生成回路３４は、入力された信号Ｓ１に基づいて、信号Ｓ２ｘをインバータ３５に出力する。かかる信号Ｓ２ｘは、図８に示すように、信号Ｓ１と同じ立ち上がりタイミング（ここでは時間Ｔ１）であり、時間Ｔ１から時間Ｔ２ｂまでの幅を有するパルス信号である。図８は、本開示の実施形態に係る各信号の動作例を示すタイミングチャートである。
　そして、図７に示すように、信号Ｓ２ｘが入力されたインバータ３５は、かかる信号Ｓ２ｘを反転させた信号Ｓ２（図８参照）をインバータ３２に出力する。
　このように、信号Ｓ１に基づいて信号Ｓ２を生成することにより、発光素子３の立ち上がりと昇圧回路３０とを精度よく同期させることができる。なお、図７の例はあくまで一例であり、パルス生成回路３４およびインバータ３５以外の回路を用いて、信号Ｓ１から信号Ｓ２を生成してもよい。
　また、上記の実施形態では、Ｐ型トランジスタ３２ａのソースをロジック用の電圧ＶＬに接続することにより、かかる電圧ＶＬだけ昇圧回路３０で昇圧する例について示したが、昇圧回路３０で昇圧可能な電圧はかかる電圧ＶＬに限られない。
　たとえば、Ｐ型トランジスタ３２ａのソースを電源電圧Ｖｃｃに接続してもよいし、その他の電圧源にＰ型トランジスタ３２ａのソースを接続してもよい。
［各種変形例］
　つづいて、実施形態の各種変形例について、図９～図１１を参照しながら説明する。図９は、本開示の実施形態の変形例１に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、実施形態の図７に対応する図面である。
　図９に示すように、変形例１の発光素子駆動回路２は、アシストスイッチ５０が設けられる点が実施形態と異なる。かかるアシストスイッチ５０は、発光素子３および定電流回路１０の間と、接地電位との間に接続される。すなわち、アシストスイッチ５０は、発光素子３の出力側の端子と接地電位との間に接続される。
　また、アシストスイッチ５０は、パルス生成回路３４から出力される信号Ｓ２ｘに基づいて断続される。すなわち、アシストスイッチ５０は、昇圧回路３０の昇圧動作と同期して導通する。たとえば、アシストスイッチ５０はＮ型トランジスタであり、かかるＮ型トランジスタのゲートに信号Ｓ２ｘが入力される。
　この変形例１では、昇圧回路３０の昇圧動作と同期してアシストスイッチ５０を導通させることで、発光素子３の出力側の電圧Ｖ２が低下して定電流回路１０の動作が弱った際に、アシストスイッチ５０のオン抵抗で定電流回路１０の動作を補助することができる。
　したがって、変形例１によれば、電流Ｉ１の上昇がさらに促進されることから、発光素子３の立ち上がり時間をさらに短縮することができる。
　図１０は、本開示の実施形態の変形例２に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、実施形態の図７に対応する図面である。
　図１０に示すように、変形例２の発光素子駆動回路２は、電源電圧Ｖｃｃから接地電位の間に並列に接続される複数の発光素子３Ａ、３Ｂに対して、１つの昇圧回路３０が共通に接続される。
　この変形例２では、発光素子３Ａが外部からの信号Ｓ１ａにより断続され、発光素子３Ｂが外部からの信号Ｓ１ｂにより断続される。そして、変形例２のパルス生成回路３４には、これらの信号Ｓ１ａ、Ｓ１ｂがともに入力される。
　これにより、変形例２の昇圧回路３０は、信号Ｓ１ａに応じた信号Ｓ２ａと、信号Ｓ１ｂに応じた信号Ｓ２ｂとを両方インバータ３２に入力することができる。
　すなわち、変形例２の昇圧回路３０は、発光素子３Ａが発光するタイミングでノード３３を昇圧することができるとともに、発光素子３Ｂが発光するタイミングでノード３３を昇圧することができる。
　したがって、変形例２によれば、１つの昇圧回路３０で複数の発光素子３Ａ、３Ｂの入力側の端子をともに昇圧することができる。
　このように、変形例２の発光素子駆動回路２では、複数の発光素子３Ａ、３Ｂに対して１つの昇圧回路３０を共有することができることから、発光素子駆動回路２のチップ面積を低減することができる。
　なお、図１０の例では、１つの昇圧回路３０を２つの発光素子３Ａ、３Ｂで共有した例について示したが、１つの昇圧回路３０を共有する発光素子３の数は２つに限られず、３つ以上の発光素子３で１つの昇圧回路３０を共有してもよい。
　図１１は、本開示の実施形態の変形例３に係る発光装置１および発光素子駆動回路２の構成例を示す回路図であり、実施形態の図１に対応する図面である。図１１に示すように、変形例３の発光素子駆動回路２は、定電流回路１０の回路構成が実施形態と異なる。
　図１１に示すように、定電流回路１０は、Ｎ型トランジスタ１１Ａと、Ｎ型トランジスタ１２Ａと、定電流源１３と、Ｎ型トランジスタ１４と、コンデンサ１５と、Ｎ型トランジスタ１６とを有する。
　Ｎ型トランジスタ１１ＡおよびＮ型トランジスタ１２Ａは、実施形態のＮ型トランジスタ１１およびＮ型トランジスタ１２と入れ替わって設けられる。Ｎ型トランジスタ１１ＡおよびＮ型トランジスタ１２Ａは、略等しい素子特性を有する低耐圧トランジスタであり、カレントミラーを構成する。
　また、実施形態から別途追加されるＮ型トランジスタ１６は、高耐圧トランジスタ（たとえば、ＬＤＭＯＳ）であり、Ｎ型トランジスタ１１Ａと発光素子３との間に接続される。
　すなわち、Ｎ型トランジスタ１６のドレインは発光素子３の出力側の端子に接続され、Ｎ型トランジスタ１６のソースはＮ型トランジスタ１１Ａのドレインに接続される。また、Ｎ型トランジスタ１４のゲートにはロジック動作用の電圧ＶＬが接続される。
　このような回路構成によって、変形例３の定電流回路１０は、定電流源１３からＮ型トランジスタ１２に流される定電流に基づいて、Ｎ型トランジスタ１１Ａに定電流を流すことができる。これにより、変形例３の定電流回路１０は、Ｎ型トランジスタ１１Ａと直列に接続される発光素子３に対して、定電流を供給することができる。
　また、変形例３の定電流回路１０は、発光素子３の出力側の端子に高耐圧トランジスタ（Ｎ型トランジスタ１６）が接続されることから、ロジック用の電圧ＶＬよりも高電圧である電源電圧Ｖｃｃを発光素子３に接続することができる。したがって、変形例３によれば、発光素子３の駆動電流を大きくすることができる。
　さらに、変形例３では、定電流回路１０において、低耐圧トランジスタに比べて大きな面積が必要となる高耐圧トランジスタの数を減らすことができる（実施形態：２個、変形例３：１個）。したがって、変形例３によれば、発光素子駆動回路２のチップ面積を低減することができる。
　なお、変形例３の定電流回路１０において、Ｎ型トランジスタ１２Ａに接続される電圧は電源電圧Ｖｃｃではなくロジック用の電圧ＶＬであることから、Ｎ型トランジスタ１２Ａに低耐圧トランジスタを用いたとしても特に支障は無い。
［効果］
　実施形態に係る発光素子駆動回路２は、定電流回路１０と、スイッチ２０と、昇圧回路３０とを備える。定電流回路１０は、電源電圧Ｖｃｃから発光素子３に定電流Ｉａを供給する。スイッチ２０は、外部信号（信号Ｓ２）に基づいて発光素子３に流れる電流Ｉ１を断続させる。昇圧回路３０は、発光素子３が点灯するタイミングと同期して、電源電圧Ｖｃｃと発光素子３との間を昇圧する。
　これにより、発光素子３の立ち上がり時間の短縮と消費電力の低減とを両立させることができる。
　また、実施形態に係る発光素子駆動回路２において、昇圧回路３０は、発光素子３を流れる電流Ｉ１が立ち上がってから一定になるまでの間、電源電圧Ｖｃｃと発光素子３との間を昇圧する。
　これにより、発光素子３を流れる電流Ｉ１が所定の定電流Ｉａに達するまでの時間が長くなることを抑制することができる。
　また、実施形態に係る発光素子駆動回路２において、昇圧回路３０は、発光素子３を流れる電流Ｉ１が立ち下がる前から立ち下がった後までの間、電源電圧Ｖｃｃと発光素子３との間の昇圧を停止する。
　これにより、発光装置１における消費電力の増大を抑制することができる。
　また、実施形態に係る発光素子駆動回路２において、昇圧回路３０は、コンデンサ３１およびインバータ３２を有する。また、コンデンサ３１の一方の端子が電源電圧Ｖｃｃと発光素子３との間に接続され、コンデンサ３１の他方の端子がインバータ３２の出力端子（ノード３２ｃ）に接続される。
　これにより、発光素子３の入力側の端子を安定して昇圧することができる。
　また、実施形態に係る発光素子駆動回路２において、定電流回路１０は、カレントミラーを構成する一対の高耐圧トランジスタ（Ｎ型トランジスタ１１、１２）を有する。
　これにより、発光素子３の駆動電流を大きくすることができるとともに、カレントミラーのミラー比が素子サイズに近い安定した定電流を発光素子３に供給することができる。
　また、実施形態に係る発光素子駆動回路２において、定電流回路１０は、カレントミラーを構成する一対の低耐圧トランジスタ（Ｎ型トランジスタ１１Ａ、１２Ａ）を有する。また、定電流回路１０は、低耐圧トランジスタの一方と発光素子３との間に接続される高耐圧トランジスタ（Ｎ型トランジスタ１６）を有する。
　これにより、発光素子駆動回路２のチップ面積を低減することができる。
　また、実施形態に係る発光素子駆動回路２は、発光素子３および定電流回路１０の間と、接地電位との間に接続され、昇圧回路３０の昇圧動作と同期して導通するアシストスイッチ５０をさらに備える。
　これにより、発光素子３の立ち上がり時間をさらに短縮することができる。
　また、実施形態に係る発光素子駆動回路２は、発光素子３を複数備え、昇圧回路３０は、電源電圧Ｖｃｃに並列に接続される複数の発光素子３を共通に昇圧する。
　これにより、発光素子駆動回路２のチップ面積を低減することができる。
　以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
　また、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　電源電圧から発光素子に定電流を供給する定電流回路と、
　外部信号に基づいて前記発光素子を流れる電流を断続させるスイッチと、
　前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、
　を備える発光素子駆動回路。
（２）
　前記昇圧回路は、前記発光素子を流れる電流が立ち上がってから一定になるまでの間、前記電源電圧と前記発光素子との間を昇圧する
　前記（１）に記載の発光素子駆動回路。
（３）
　前記昇圧回路は、前記発光素子を流れる電流が立ち下がる前から立ち下がった後までの間、前記電源電圧と前記発光素子との間の昇圧を停止する
　前記（１）または（２）に記載の発光素子駆動回路。
（４）
　前記昇圧回路は、コンデンサおよびインバータを有し、
　前記コンデンサの一方の端子が前記電源電圧と前記発光素子との間に接続され、前記コンデンサの他方の端子が前記インバータの出力端子に接続される
　前記（１）～（３）のいずれか一つに記載の発光素子駆動回路。
（５）
　前記定電流回路は、カレントミラーを構成する一対の高耐圧トランジスタを有する
　前記（１）～（４）のいずれか一つに記載の発光素子駆動回路。
（６）
　前記定電流回路は、カレントミラーを構成する一対の低耐圧トランジスタと、前記低耐圧トランジスタの一方と前記発光素子との間に接続される高耐圧トランジスタとを有する
　前記（１）～（４）のいずれか一つに記載の発光素子駆動回路。
（７）
　前記発光素子および前記定電流回路の間と、接地電位との間に接続され、前記昇圧回路の昇圧動作と同期して導通するアシストスイッチをさらに備える
　前記（１）～（６）のいずれか一つに記載の発光素子駆動回路。
（８）
　前記発光素子を複数備え、
　前記昇圧回路は、前記電源電圧に並列に接続される複数の前記発光素子を共通に昇圧する
　前記（１）～（７）のいずれか一つに記載の発光素子駆動回路。
（９）
　発光素子と、
　電源電圧から前記発光素子に定電流を供給する定電流回路と、外部信号に基づいて前記発光素子に流れる電流を断続させるスイッチと、前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、を有する発光素子駆動回路と、
　を備える発光装置。
（１０）
　前記昇圧回路は、前記発光素子を流れる電流が立ち上がってから一定になるまでの間、前記電源電圧と前記発光素子との間を昇圧する
　前記（９）に記載の発光装置。
（１１）
　前記昇圧回路は、前記発光素子を流れる電流が立ち下がる前から立ち下がった後までの間、前記電源電圧と前記発光素子との間の昇圧を停止する
　前記（９）または（１０）に記載の発光装置。
（１２）
　前記昇圧回路は、コンデンサおよびインバータを有し、
　前記コンデンサの一方の端子が前記電源電圧と前記発光素子との間に接続され、前記コンデンサの他方の端子が前記インバータの出力端子に接続される
　前記（９）～（１１）のいずれか一つに記載の発光装置。
（１３）
　前記定電流回路は、カレントミラーを構成する一対の高耐圧トランジスタを有する
　前記（９）～（１２）のいずれか一つに記載の発光装置。
（１４）
　前記定電流回路は、カレントミラーを構成する一対の低耐圧トランジスタと、前記低耐圧トランジスタの一方と前記発光素子との間に接続される高耐圧トランジスタとを有する
　前記（９）～（１２）のいずれか一つに記載の発光装置。
（１５）
　前記発光素子および前記定電流回路の間と、接地電位との間に接続され、前記昇圧回路の昇圧動作と同期して導通するアシストスイッチをさらに備える
　前記（９）～（１４）のいずれか一つに記載の発光装置。
（１６）
　前記発光素子を複数備え、
　前記昇圧回路は、前記電源電圧に並列に接続される複数の前記発光素子を共通に昇圧する
　前記（９）～（１５）のいずれか一つに記載の発光装置。
１　　発光装置
２　　発光素子駆動回路
３　　発光素子
４　　ダイオード
５　　寄生インダクタ
１０　定電流回路
２０　スイッチ
３０　昇圧回路
３１　コンデンサ
３２　インバータ
４０　インダクタ素子
５０　アシストスイッチ
Ｉ１　電流
Ｓ１　信号（外部信号の一例）

Claims (9)

  1. 　電源電圧から発光素子に定電流を供給する定電流回路と、
    　外部信号に基づいて前記発光素子を流れる電流を断続させるスイッチと、
    　前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、
    　を備える発光素子駆動回路。
  2. 　前記昇圧回路は、前記発光素子を流れる電流が立ち上がってから一定になるまでの間、前記電源電圧と前記発光素子との間を昇圧する
    　請求項１に記載の発光素子駆動回路。
  3. 　前記昇圧回路は、前記発光素子を流れる電流が立ち下がる前から立ち下がった後までの間、前記電源電圧と前記発光素子との間の昇圧を停止する
    　請求項１に記載の発光素子駆動回路。
  4. 　前記昇圧回路は、コンデンサおよびインバータを有し、
    　前記コンデンサの一方の端子が前記電源電圧と前記発光素子との間に接続され、前記コンデンサの他方の端子が前記インバータの出力端子に接続される
    　請求項１に記載の発光素子駆動回路。
  5. 　前記定電流回路は、カレントミラーを構成する一対の高耐圧トランジスタを有する
    　請求項１に記載の発光素子駆動回路。
  6. 　前記定電流回路は、カレントミラーを構成する一対の低耐圧トランジスタと、前記低耐圧トランジスタの一方と前記発光素子との間に接続される高耐圧トランジスタとを有する
    　請求項１に記載の発光素子駆動回路。
  7. 　前記発光素子および前記定電流回路の間と、接地電位との間に接続され、前記昇圧回路の昇圧動作と同期して導通するアシストスイッチをさらに備える
    　請求項１に記載の発光素子駆動回路。
  8. 　前記発光素子を複数備え、
    　前記昇圧回路は、前記電源電圧に並列に接続される複数の前記発光素子を共通に昇圧する
    　請求項１に記載の発光素子駆動回路。
  9. 　発光素子と、
    　電源電圧から前記発光素子に定電流を供給する定電流回路と、外部信号に基づいて前記発光素子に流れる電流を断続させるスイッチと、前記発光素子が点灯するタイミングと同期して、前記電源電圧と前記発光素子との間を昇圧する昇圧回路と、を有する発光素子駆動回路と、
    　を備える発光装置。
PCT/JP2020/041781 2019-11-19 2020-11-09 発光素子駆動回路および発光装置 Ceased WO2021100526A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/772,346 US20220408528A1 (en) 2019-11-19 2020-11-09 Light emitting element driving circuit and light emitting device
CN202080078634.2A CN114731023A (zh) 2019-11-19 2020-11-09 发光元件驱动电路和发光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019208755A JP2021082699A (ja) 2019-11-19 2019-11-19 発光素子駆動回路および発光装置
JP2019-208755 2019-11-19

Publications (1)

Publication Number Publication Date
WO2021100526A1 true WO2021100526A1 (ja) 2021-05-27

Family

ID=75965999

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/041781 Ceased WO2021100526A1 (ja) 2019-11-19 2020-11-09 発光素子駆動回路および発光装置

Country Status (4)

Country Link
US (1) US20220408528A1 (ja)
JP (1) JP2021082699A (ja)
CN (1) CN114731023A (ja)
WO (1) WO2021100526A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114299870A (zh) * 2022-02-14 2022-04-08 Tcl华星光电技术有限公司 驱动电路及显示面板
JP2024137258A (ja) * 2023-03-24 2024-10-07 ソニーセミコンダクタソリューションズ株式会社 光源駆動装置及び測距システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231644A (ja) * 2008-03-25 2009-10-08 Panasonic Corp 発光素子駆動回路
JP2011108799A (ja) * 2009-11-17 2011-06-02 Sharp Corp 発光装置、並びに、当該発光装置を備えた照明装置及び表示装置
JP2012151057A (ja) * 2011-01-21 2012-08-09 Sony Corp 発光素子駆動回路、発光装置、表示装置、および発光制御方法
JP2012204301A (ja) * 2011-03-28 2012-10-22 Funai Electric Co Ltd 点灯制御回路、及び、表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4376385B2 (ja) * 1999-11-15 2009-12-02 富士通株式会社 発光素子駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231644A (ja) * 2008-03-25 2009-10-08 Panasonic Corp 発光素子駆動回路
JP2011108799A (ja) * 2009-11-17 2011-06-02 Sharp Corp 発光装置、並びに、当該発光装置を備えた照明装置及び表示装置
JP2012151057A (ja) * 2011-01-21 2012-08-09 Sony Corp 発光素子駆動回路、発光装置、表示装置、および発光制御方法
JP2012204301A (ja) * 2011-03-28 2012-10-22 Funai Electric Co Ltd 点灯制御回路、及び、表示装置

Also Published As

Publication number Publication date
US20220408528A1 (en) 2022-12-22
JP2021082699A (ja) 2021-05-27
CN114731023A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN104837237B (zh) 车辆用灯具及其驱动装置、控制方法
CN104348337B (zh) 半导体元件的驱动电路
JP5567509B2 (ja) Ｌｅｄ駆動回路
WO2016051739A1 (ja) 点灯装置
KR100691634B1 (ko) Ｌｃｄ 백라이트 인버터 구동회로
WO2021100526A1 (ja) 発光素子駆動回路および発光装置
TWI423727B (zh) 發光二極體的驅動電路
JP6618730B2 (ja) 発振回路
US9917415B2 (en) Driving circuit for light emitting element
JP6343865B2 (ja) 発光ダイオード点灯装置及び該発光ダイオード点灯装置を用いた照明装置
CN113841336B (zh) 负电压轨
JP4376385B2 (ja) 発光素子駆動回路
US9360881B2 (en) Drive circuit, integrated circuit device, and method for controlling charge pump circuit
JP2020009637A (ja) 光源切替回路
JP2014220091A (ja) 車両用灯具駆動回路
US10568168B1 (en) Lighting system
JP2013157238A (ja) 発光素子駆動装置、発光装置、車両
JP2006165545A (ja) 発光ダイオードの高速点滅回路
JP2011258797A (ja) 発光ダイオードの駆動制御回路およびバックライト照明装置
JP2009231644A (ja) 発光素子駆動回路
JP2017059825A (ja) 半導体光源駆動装置、及び投写型映像表示装置
US9332600B2 (en) Driving circuit for light emitting element, and light emitting device
TW201603633A (zh) 發光二極體背光驅動裝置
JP2012080019A (ja) 発光素子駆動回路
TWI531158B (zh) 差動放大器及驅動電路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20889203

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20889203

Country of ref document: EP

Kind code of ref document: A1