WO2021100101A1

WO2021100101A1 - 光周波数制御装置、光発振装置、周波数変換装置及び電波発生装置

Info

Publication number: WO2021100101A1
Application number: PCT/JP2019/045159
Authority: WO
Inventors: 隼也西岡; 秋山　智浩; 裕太竹本; 俊行安藤
Original assignee: 三菱電機株式会社
Priority date: 2019-11-19
Filing date: 2019-11-19
Publication date: 2021-05-27
Also published as: US20220244617A1; EP4043951A4; JPWO2021100765A1; JP7069428B2; EP4043951A1; WO2021100765A1; US11835844B2

Abstract

第１の光源（１１）により発振された第１の光を局発信号源（１５）により発振された局発信号によって変調し、変調後の光のサイドバンド光と第２の光源（１２）により発振された第２の光との差ビート信号を検波する検波回路（１６）と、検波回路（１６）により検波された差ビート信号を第１の分周数によって分周し、基準信号源（２０）により発振された基準信号を第２の分周数によって分周し、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号を第２の光源（１２）に出力することによって、第２の光源（１２）により発振される第２の光に含まれる第２の周波数を変える光源制御回路（２１）と、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差の設定値に従って、第１の分周数及び第２の分周数のそれぞれを設定する信号処理部（２４）とを備えるように、光周波数制御装置（１）を構成した。

Description

光周波数制御装置、光発振装置、周波数変換装置及び電波発生装置

　この発明は、光に含まれる周波数を変える光周波数制御装置と、光周波数制御装置を備える光発振装置と、光発振装置を備える周波数変換装置と、光発振装置を備える電波発生装置とに関するものである。

　以下の特許文献１には、被制御出力光である半導体レーザダイオードの出力光と、基準光との周波数差を制御する光周波数制御装置が開示されている。当該光周波数制御装置は、半導体レーザダイオードの出力光と基準光とを混合して、第１の中間周波数信号を生成する光カプラと、発振周波数を連続的に変化させることが可能な第１の局部発振器と、発振周波数が一定の第２の局部発振器と、第１の中間周波数信号と第１の局部発振器の出力信号とを混合して、第２の中間周波数信号を生成するミキサとを備えている。
　また、当該光周波数制御装置は、第２の局部発振器の出力信号と第２の中間周波数信号との位相差を検出し、位相差に応じた誤差信号を出力する位相比較器と、誤差信号に基づいて、半導体レーザダイオードの発振周波数を変化させる制御電流注入装置とを備えている。

特開平３－１２０７７４号公報

　特許文献１に開示されている光周波数制御装置では、第１の局部発振器が、発振周波数を変化させることによって、被制御出力光と基準光との周波数差を制御している。しかし、当該光周波数制御装置が、被制御出力光と基準光との周波数差を広帯域に変えられるようにするには、第１の局部発振器として、例えば、発振周波数を広帯域で変えることが可能な周波数シンセサイザを用いらなければならない。周波数差を広帯域で変えることが可能な周波数シンセサイザは、不要な周波数の発生を抑圧するためのフィルタ等を実装しており、不要な周波数の発生数は、周波数差の可変範囲が広いほど増加する。したがって、周波数差を広帯域で変えることが可能な周波数シンセサイザは、周波数差の可変範囲が広いものほど、実装するフィルタ等の回路規模が大きくなり、当該光周波数制御装置が大型化してしまうという課題があった。

　この発明は上記のような課題を解決するためになされたもので、周波数シンセサイザが不要な光周波数制御装置を得ることを目的とする。

　この発明に係る光周波数制御装置は、第１の光源により発振された第１の光を局発信号源により発振された局発信号によって変調し、変調後の光のサイドバンド光と第２の光源により発振された第２の光との差ビート信号を検波する検波回路と、検波回路により検波された差ビート信号を第１の分周数によって分周し、基準信号源により発振された基準信号を第２の分周数によって分周し、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号を第２の光源に出力することによって、第２の光源により発振される第２の光に含まれる第２の周波数を変える光源制御回路と、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差の設定値に従って、第１の分周数及び第２の分周数のそれぞれを設定する信号処理部とを備えるようにしたものである。

　この発明によれば、周波数シンセサイザを用いることなく、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差を変えることができる。

実施の形態１に係る光周波数制御装置１を含む光発振装置２を示す構成図である。第１の光源１１を示す構成図である。第２の光源１２を示す構成図である。ＰＬＬ回路２２を示す構成図である。信号処理部２４を示す構成図である。第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２と、サイドバンド光に含まれる周波数ｆ_１－ｆｍと、サイドバンド光に含まれる周波数ｆ_１＋ｆｍとを示す説明図である。オフセットロッキング光を示す説明図である。実施の形態２に係る光周波数制御装置１を含む光発振装置２を示す構成図である。信号処理部７２を示す構成図である。実施の形態３に係る光周波数制御装置１の信号処理部８１を示す構成図である。第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２と、次数ｄが－２次～＋３次におけるそれぞれのサイドバンド光に含まれる周波数とを示す説明図である。実施の形態４に係る光周波数制御装置１を含む光発振装置２を示す構成図である。ＰＬＬ回路９１を示す構成図である。信号処理部１００を示す構成図である。第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２と、次数ｄが－２次～＋２次におけるそれぞれのサイドバンド光に含まれる周波数とを示す説明図である。実施の形態５に係る光周波数制御装置１を含む光発振装置２を示す構成図である。信号処理部１２０を示す構成図である。ＬＮ位相変調器１７の変調電力に対するサイドバンドレベルの計算例を示す説明図である。実施の形態６に係る周波数変換装置を示す構成図である。実施の形態７に係る電波発生装置を示す構成図である。第１の光源１１、第２の光源１２及び検波回路１６の全てが、プレーナ光波回路として集積化されている例を示す説明図である。第１の光源１１、第２の光源１２、検波回路１６、光源制御回路２１及び信号処理部２４の全てが、シリコンを用いて、集積化されている例を示す説明図である。

　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
　図１は、実施の形態１に係る光周波数制御装置１を含む光発振装置２を示す構成図である。
　図１において、光周波数制御装置１は、第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２との周波数差Δｆ（＝ｆ_２－ｆ_１）であるオフセット周波数を可変可能な装置である。
　光発振装置２は、光周波数制御装置１を備えており、第１の周波数ｆ_１と第２の周波数ｆ_２とを含む光であるオフセットロッキング光を出力する装置である。

　第１の光源１１は、後述する信号処理部２４から出力された第１の制御信号に従って、第１の光に含まれる第１の周波数ｆ_１を変更し、変更後の第１の周波数ｆ_１を含む第１の光を発振する。
　第１の光源１１は、例えば光ファイバを介して、後述する第１の光分配器１３と接続されており、第１の周波数ｆ_１を含む第１の光を第１の光分配器１３に出力する。
　第２の光源１２は、後述する光源制御回路２１に含まれている後述するループフィルタ２３から出力された位相誤差信号及び信号処理部２４から出力された第２の制御信号のそれぞれに従って、第２の光に含まれる第２の周波数ｆ_２を変更し、変更後の第２の周波数ｆ_２を含む第２の光を発振する。
　第２の光源１２は、例えば光ファイバを介して、後述する第２の光分配器１４と接続されており、第２の周波数ｆ_２を含む第２の光を第２の光分配器１４に出力する。

　第１の光分配器１３は、第１の光源１１により発振された第１の光を分配する。
　第１の光分配器１３は、例えば光ファイバを介して、後述する検波回路１６に含まれている後述するＬＮ位相変調器１７と接続されている。ＬＮは、リチウムナイオベートである。
　第１の光分配器１３は、分配後の一方の光である第１の分岐光をＬＮ位相変調器１７に出力し、分配後の他方の光である第１の同期光を、オフセットロッキング光における一方の光として外部に出力する。

　第２の光分配器１４は、第２の光源１２により発振された第２の光を分配する。
　第２の光分配器１４は、例えば光ファイバを介して、検波回路１６に含まれている後述する光合波器１８と接続されている。
　第２の光分配器１４は、分配後の一方の光である第２の分岐光を光合波器１８に出力し、分配後の他方の光である第２の同期光を、オフセットロッキング光における他方の光として外部に出力する。

　局発信号源１５は、周波数がｆｍの局発信号を発振する。
　局発信号源１５は、例えば光ファイバを介して、ＬＮ位相変調器１７と接続されており、局発信号をＬＮ位相変調器１７に出力する。

　検波回路１６は、ＬＮ位相変調器１７、光合波器１８及びフォトダイオード１９を備えている。
　検波回路１６は、第１の光源１１により発振された第１の光を局発信号源１５により発振された局発信号によって変調し、変調後の光のサイドバンド光と第２の光源１２により発振された第２の光との差ビート信号を検波する。
　検波回路１６は、差ビート信号を光源制御回路２１に出力する。

　ＬＮ位相変調器１７は、第１の光分配器１３から出力された第１の分岐光を局発信号源１５により発振された局発信号によって変調することによって、周波数がｆ_１±ｆｍのサイドバンド光を発生する。ｆｍは、ＬＮ位相変調器１７による変調周波数である。
　ＬＮ位相変調器１７は、例えば光ファイバを介して、光合波器１８と接続されており、第１の周波数ｆ_１及び周波数ｆ_１±ｆｍのそれぞれを含む変調光を光合波器１８に出力する。
　図１に示す光周波数制御装置１では、検波回路１６がＬＮ位相変調器１７を備えている。しかし、サイドバンド光を発生することが可能な変調器であれば、ＬＮ位相変調器１７に限るものではなく、検波回路１６が、マッハツェンダー型強度変調器又は電界吸収型変調器等を備えるものであってもよい。

　光合波器１８は、ＬＮ位相変調器１７から出力された変調光と、第２の光分配器１４から出力された第２の分岐光とを合波する。
　光合波器１８は、例えば光ファイバを介して、フォトダイオード１９と接続されており、変調光と第２の分岐光との合波光をフォトダイオード１９に出力する。

　フォトダイオード１９は、光合波器１８から出力された合波光を電気信号に変換する。
　フォトダイオード１９は、電気信号の中から、第２の光に含まれる周波数ｆ_２と、サイドバンド光に含まれる周波数ｆ_１＋ｆｍとの差分の周波数ｆ_２－（ｆ_１＋ｆｍ）を検波する。
　フォトダイオード１９は、差分の周波数ｆ_２－（ｆ_１＋ｆｍ）を含む信号を差ビート信号として、光源制御回路２１に含まれている後述するＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回路２２に出力する。

　基準信号源２０は、周波数がｆｒの基準信号を発振する。
　基準信号源２０は、基準信号をＰＬＬ回路２２に出力する。

　光源制御回路２１は、ＰＬＬ回路２２及びループフィルタ２３を備えている。
　光源制御回路２１は、検波回路１６により検波された差ビート信号を第１の分周数Ｎによって分周する。
　光源制御回路２１は、基準信号源２０により発振された基準信号を第２の分周数Ｒによって分周する。
　光源制御回路２１は、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号を第２の光源１２に出力することによって、第２の光源１２により発振される第２の光に含まれる第２の周波数ｆ_２を変える。

　ＰＬＬ回路２２は、フォトダイオード１９から出力された差ビート信号を第１の分周数Ｎによって分周する。
　ＰＬＬ回路２２は、基準信号源２０から出力された基準信号を第２の分周数Ｒによって分周する。
　ＰＬＬ回路２２は、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号をループフィルタ２３に出力する。
　なお、ＰＬＬ回路２２は、インテジャーＮ型のＰＬＬ回路であってもよいし、分数分周の設定が可能なフラクショナルＮ型のＰＬＬ回路であってもよい。
　ループフィルタ２３は、ＰＬＬ回路２２から出力された位相誤差信号を積分し、積分後の位相誤差信号を第２の光源１２に出力することによって、第２の光源１２により発振される第２の光に含まれる第２の周波数ｆ_２を変える。

　信号処理部２４は、第１の光に含まれる第１の周波数ｆ_１と第２の光に含まれる第２の周波数ｆ_２との周波数差Δｆの設定値Δｆ_ｓｅｔに従って、第１の分周数Ｎ及び第２の分周数Ｒのそれぞれを設定する。
　信号処理部２４は、第１の分周数Ｎ及び第２の分周数ＲのそれぞれをＰＬＬ回路２２に出力する。
　信号処理部２４は、設定値Δｆ_ｓｅｔに従って、第１の周波数ｆ_１を制御するための第１の制御信号及び第２の周波数ｆ_２を制御するための第２の制御信号のそれぞれを設定する。
　信号処理部２４は、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。

　第１の制御信号は、第１の光源１１に含まれている後述するレーザダイオード３１（図２を参照）を制御するための制御信号として、レーザダイオード３１の注入電流の設定値を含んでいる。
　また、第１の制御信号は、第１の光源１１に含まれている後述するペルチェ素子３５（図２を参照）を制御するための制御信号として、レーザダイオード３１の素子温度の設定値を含んでいる。

　第２の制御信号は、第２の光源１２に含まれている後述するレーザダイオード４１（図３を参照）を制御するための制御信号として、レーザダイオード４１の注入電流の設定値を含んでいる。
　また、第２の制御信号は、第２の光源１２に含まれている後述するペルチェ素子４５（図３を参照）を制御するための制御信号として、レーザダイオード４１の素子温度の設定値を含んでいる。

　図２は、第１の光源１１を示す構成図である。
　第１の光源１１は、レーザダイオード３１、定電流ドライバ３２、サーミスタ３３、ＴＥＣ（Ｔｈｅｒｍｏ　Ｅｌｅｃｔｒｉｃ　Ｃｏｏｌｅｒｓ）ドライバ３４及びペルチェ素子３５を備えている。
　レーザダイオード３１は、第１の光を発振して、第１の光を第１の光分配器１３に出力する。
　定電流ドライバ３２は、信号処理部２４から出力された第１の制御信号に含まれている、レーザダイオード３１の注入電流の設定値に従って、レーザダイオード３１の注入電流を制御することにより、レーザダイオード３１により発振される第１の光に含まれる第１の周波数ｆ_１を調整する。

　サーミスタ３３は、レーザダイオード３１の素子温度を検出し、素子温度を示す温度情報をＴＥＣドライバ３４に出力する。
　ＴＥＣドライバ３４は、信号処理部２４から出力された第１の制御信号に含まれている、レーザダイオード３１の素子温度の設定値と、サーミスタ３３から出力された温度情報が示す素子温度との差分に基づいて、ペルチェ素子３５に出力する電流を制御する。
　ペルチェ素子３５は、ＴＥＣドライバ３４から出力された電流に従ってレーザダイオード３１の素子温度を制御することにより、レーザダイオード３１により発振される第１の光に含まれる第１の周波数ｆ_１を調整する。

　図２に示す第１の光源１１は、レーザダイオード３１、定電流ドライバ３２、サーミスタ３３、ＴＥＣドライバ３４及びペルチェ素子３５を備えている。しかし、第１の光源１１は、第１の光に含まれる第１の周波数ｆ_１を調整できればよく、図２に示す構成に限るものではない。第１の光源１１は、例えば、光源の共振器長を制御することによって、第１の光に含まれる第１の周波数ｆ_１を制御する構成であってもよいし、セロダイン変調を実施して、光源周波数をシフトさせることによって、第１の光に含まれる第１の周波数ｆ_１を制御する構成であってもよい。

　図３は、第２の光源１２を示す構成図である。
　第２の光源１２は、レーザダイオード４１、定電流ドライバ４２、サーミスタ４３、ＴＥＣドライバ４４及びペルチェ素子４５を備えている。
　レーザダイオード４１は、第２の光を発振して、第２の光を第２の光分配器１４に出力する。
　定電流ドライバ４２は、信号処理部２４から出力された第２の制御信号に含まれている、レーザダイオード４１の注入電流の設定値を、ループフィルタ２３から出力された積分後の位相誤差信号に従って調整する。
　定電流ドライバ４２は、調整後の設定値に従って、レーザダイオード４１の注入電流を制御することにより、レーザダイオード４１により発振される第２の光に含まれる第２の周波数ｆ_２を調整する。

　サーミスタ４３は、レーザダイオード４１の素子温度を検出し、素子温度を示す温度情報をＴＥＣドライバ４４に出力する。
　ＴＥＣドライバ４４は、信号処理部２４から出力された第２の制御信号に含まれている、レーザダイオード４１の素子温度の設定値と、サーミスタ４３から出力された温度情報が示す素子温度との差分に基づいて、ペルチェ素子４５に出力する電流を制御する。
　ペルチェ素子４５は、ＴＥＣドライバ４４から出力された電流に従ってレーザダイオード４１の素子温度を制御することにより、レーザダイオード４１により発振される第２の光に含まれる第２の周波数ｆ_２を調整する。

　図３に示す第２の光源１２は、レーザダイオード４１、定電流ドライバ４２、サーミスタ４３、ＴＥＣドライバ４４及びペルチェ素子４５を備えている。しかし、第２の光源１２は、第２の光に含まれる第２の周波数ｆ_２を調整できればよく、図３に示す構成に限るものではない。第２の光源１２は、例えば、光源の共振器長を制御することによって、第２の光に含まれる第２の周波数ｆ_２を制御する構成であってもよいし、セロダイン変調を実施して、光源周波数をシフトさせることによって、第２の光に含まれる第２の周波数ｆ_２を制御する構成であってもよい。

　図４は、ＰＬＬ回路２２を示す構成図である。
　ＰＬＬ回路２２は、プリスケーラ５１、プリスケーラ５２及び位相比較器５３を備えている。
　プリスケーラ５１は、フォトダイオード１９から出力された差ビート信号を、信号処理部２４から出力された第１の分周数Ｎによって分周する。
　プリスケーラ５１は、分周後の差ビート信号を位相比較器５３に出力する。
　プリスケーラ５２は、基準信号源２０から出力された基準信号を、信号処理部２４から出力された第２の分周数Ｒによって分周する。
　プリスケーラ５２は、分周後の基準信号を位相比較器５３に出力する。

　位相比較器５３は、プリスケーラ５１から出力された分周後の差ビート信号と、プリスケーラ５２から出力された分周後の基準信号との位相差を検出する。
　位相比較器５３は、位相差を示す位相誤差信号をループフィルタ２３に出力する。
　なお、位相比較器５３は、電流出力型の位相比較器であってもよいし、電圧出力型の位相比較器であってもよい。

　図５は、信号処理部２４を示す構成図である。
　信号処理部２４は、分周数設定部６１及び制御信号設定部６２を備えている。
　分周数設定部６１は、減算器６１ａ、除算器６１ｂ及び乗算器６１ｃを備えている。
　分周数設定部６１の内部メモリには、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが格納されている。
　図５に示す信号処理部２４では、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが分周数設定部６１の内部メモリに格納されている。しかし、これは一例に過ぎず、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが、信号処理部２４の外部から与えられるものであってもよい。
　分周数設定部６１は、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔ、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれに従って第１の分周数Ｎを設定する。
　分周数設定部６１は、第１の分周数Ｎ及び第２の分周数ＲのそれぞれをＰＬＬ回路２２に出力する。

　減算器６１ａは、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔから変調周波数ｆｍを減算し、減算の結果Δｆ_ｓｅｔ－ｆｍを乗算器６１ｃに出力する。
　除算器６１ｂは、第２の分周数Ｒを周波数ｆｒによって除算し、除算の結果Ｒ／ｆｒを乗算器６１ｃに出力する。
　乗算器６１ｃは、減算器６１ａから出力された減算の結果Δｆ_ｓｅｔ－ｆｍと、除算器６１ｂから出力された除算の結果Ｒ／ｆｒとを乗算し、乗算の結果（Δｆ_ｓｅｔ－ｆｍ）×Ｒ／ｆｒを第１の分周数ＮとしてＰＬＬ回路２２のプリスケーラ５１に出力する。

　制御信号設定部６２は、周波数差Δｆの設定値Δｆ_ｓｅｔに対応する第１の制御信号及び第２の制御信号のそれぞれを記憶しているテーブル６２ａを備えている。
　テーブル６２ａは、第１の制御信号として、設定値Δｆ_ｓｅｔに対応するレーザダイオード３１の注入電流の設定値と、設定値Δｆ_ｓｅｔに対応するレーザダイオード３１の素子温度の設定値とを記憶している。
　テーブル６２ａは、第２の制御信号として、設定値Δｆ_ｓｅｔに対応するレーザダイオード４１の注入電流の設定値と、設定値Δｆ_ｓｅｔに対応するレーザダイオード４１の素子温度の設定値とを記憶している。
　制御信号設定部６２は、テーブル６２ａから、第１の制御信号及び第２の制御信号のそれぞれを取り出し、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。

　図１に示す光周波数制御装置１では、第１の光源１１、第２の光源１２及び検波回路１６の中の１つ以上が、プレーナ光波回路として集積化されている。
　図２１は、第１の光源１１、第２の光源１２及び検波回路１６の全てが、プレーナ光波回路として集積化されている例を示す説明図である。
　また、図１に示す光周波数制御装置１では、第１の光源１１、第２の光源１２、検波回路１６、光源制御回路２１及び信号処理部２４の中の１つ以上が、シリコンを用いて、集積化されているものであってもよい。
　図２２は、第１の光源１１、第２の光源１２、検波回路１６、光源制御回路２１及び信号処理部２４の全てが、シリコンを用いて、集積化されている例を示す説明図である。

　次に、図１に示す光発振装置２の動作について説明する。
　第１の光源１１は、信号処理部２４から出力された第１の制御信号に従って、第１の光に含まれる第１の周波数ｆ_１を変更し、変更後の第１の周波数ｆ_１を含む第１の光を発振する。
　第１の光源１１は、第１の周波数ｆ_１を含む第１の光を第１の光分配器１３に出力する。
　第２の光源１２は、信号処理部２４から出力された第２の制御信号に従って、第２の光に含まれる第２の周波数ｆ_２を変更し、変更後の第２の周波数ｆ_２を含む第２の光を発振する。
　第２の光源１２は、第２の周波数ｆ_２を含む第２の光を第２の光分配器１４に出力する。

　第１の光分配器１３は、第１の光源１１から第１の光を受けると、第１の光を分配する。
　第１の光分配器１３は、分配後の一方の光である第１の分岐光をＬＮ位相変調器１７に出力する。
　第１の光分配器１３は、分配後の他方の光である第１の同期光を、オフセットロッキング光における一方の光として外部に出力する。

　第２の光分配器１４は、第２の光源１２から第２の光を受けると、第２の光を分配する。
　第２の光分配器１４は、分配後の一方の光である第２の分岐光を光合波器１８に出力する。
　第２の光分配器１４は、分配後の他方の光である第２の同期光を、オフセットロッキング光における他方の光として外部に出力する。

　局発信号源１５は、周波数がｆｍの局発信号を発振し、局発信号をＬＮ位相変調器１７に出力する。
　ＬＮ位相変調器１７は、第１の光分配器１３から出力された第１の分岐光を局発信号源１５により発振された局発信号によって変調することによって、周波数がｆ_１±ｆｍのサイドバンド光（図６を参照）を発生する。ＬＮ位相変調器１７による変調周波数ｆｍの位相は、例えば、マイクロ波領域において、安定している。
　ＬＮ位相変調器１７は、第１の周波数ｆ_１及び周波数ｆ_１±ｆｍのそれぞれを含む変調光を光合波器１８に出力する。
　図６は、第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２と、サイドバンド光に含まれる周波数ｆ_１－ｆｍと、サイドバンド光に含まれる周波数ｆ_１＋ｆｍとを示す説明図である。
　図６において、ｆ_２－（ｆ_１＋ｆｍ）は、第２の光に含まれるｆ_２の周波数と、サイドバンド光に含まれる周波数ｆ_１＋ｆｍとの差分の周波数である。

　図１に示す光周波数制御装置１では、ＬＮ位相変調器１７が、第１の周波数ｆ_１を中心にして、第１の周波数ｆ_１の両サイドに、変調周波数ｆｍの間隔で、周波数がｆ_１±ｆｍのサイドバンド光を発生している。しかし、これは一例に過ぎず、ＬＮ位相変調器１７が、第１の周波数ｆ_１の片側サイドに、例えば、周波数がｆ_１＋ｆｍのサイドバンド光のみを発生するものであってもよい。

　光合波器１８は、ＬＮ位相変調器１７から出力された変調光と、第２の光分配器１４から出力された第２の分岐光とを合波する。
　光合波器１８は、変調光と第２の分岐光との合波光をフォトダイオード１９に出力する。
　合波光は、図６に示すように、第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２と、サイドバンド光に含まれる周波数ｆ_１－ｆｍと、サイドバンド光に含まれる周波数ｆ_１＋ｆｍとを含んでいる。

　フォトダイオード１９は、光合波器１８から合波光を受けると、合波光を電気信号に変換する。
　フォトダイオード１９は、電気信号の中から、第２の光に含まれる周波数ｆ_２と、サイドバンド光に含まれる周波数ｆ_１＋ｆｍとの差分の周波数ｆ_２－（ｆ_１＋ｆｍ）を検波する。
　フォトダイオード１９は、差分の周波数ｆ_２－（ｆ_１＋ｆｍ）を含む信号を差ビート信号として、ＰＬＬ回路２２に出力する。

　基準信号源２０は、周波数がｆｒの基準信号を発振し、基準信号をＰＬＬ回路２２に出力する。
　光源制御回路２１は、フォトダイオード１９から出力された差ビート信号を第１の分周数Ｎによって分周し、基準信号源２０から出力された基準信号を第２の分周数Ｒによって分周する。
　光源制御回路２１は、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号を第２の光源１２に出力することによって、第２の光源１２により発振される第２の光に含まれる第２の周波数ｆ_２を変える。

　以下、光源制御回路２１の動作を具体的に説明する。
　ＰＬＬ回路２２のプリスケーラ５１は、フォトダイオード１９から出力された差ビート信号を、信号処理部２４から出力された第１の分周数Ｎによって分周する。
　差ビート信号に含まれる周波数がｆ_２－（ｆ_１＋ｆｍ）であるため、プリスケーラ５１による分周後の差ビート信号の周波数は、（ｆ_２－（ｆ_１＋ｆｍ））／Ｎである。
　プリスケーラ５１は、分周後の差ビート信号を位相比較器５３に出力する。

　ＰＬＬ回路２２のプリスケーラ５２は、基準信号源２０から出力された基準信号を、信号処理部２４から出力された第２の分周数Ｒによって分周する。
　基準信号に含まれる周波数がｆｒであるため、プリスケーラ５２による分周後の基準信号は、ｆｒ／Ｒである。
　プリスケーラ５２は、分周後の基準信号を位相比較器５３に出力する。

　ＰＬＬ回路２２の位相比較器５３は、プリスケーラ５１から出力された分周後の差ビート信号と、プリスケーラ５２から出力された分周後の基準信号との位相差を検出する。
　位相比較器５３は、位相差を示す位相誤差信号をループフィルタ２３に出力する。
　ループフィルタ２３は、位相比較器５３から出力された位相誤差信号を積分し、積分後の位相誤差信号を第２の光源１２に出力する。
　積分後の位相誤差信号が第２の光源１２に出力されることによって、第２の光源１２から出力される第２の光に含まれる第２の周波数ｆ_２が変化する。

　位相比較器５３により検出される位相差が収束して、ＰＬＬ回路２２の位相同期が確立すると、以下の式（１）が成立する。

　式（１）は、以下の式（２）のように整理することができる。

　式（２）は、第１の光源１１により発振される第１の光に含まれる第１の周波数ｆ_１と、第２の光源１２により発振される第２の光に含まれる第２の周波数ｆ_２とのオフセット周波数ｆ_２－ｆ_１を示している。オフセット周波数ｆ_２－ｆ_１は、第１の分周数Ｎ、第２の分周数Ｒ、基準信号に含まれる周波数ｆｒ及び変調周波数ｆｍによって決定される。
　オフセット周波数ｆ_２－ｆ_１は、第１の同期光に含まれる第１の周波数ｆ_１と、第２の同期光に含まれる第２の周波数ｆ_２との周波数差に相当する。第１の同期光及び第２の同期光は、オフセットロッキング光を構成する光である。

　式（１）において、Ｎについて解くと、以下の式（３）のように表される。

　信号処理部２４は、外部から、第１の周波数ｆ_１と第２の周波数ｆ_２との周波数差Δｆの設定値Δｆ_ｓｅｔを受けると、設定値Δｆ_ｓｅｔに従って、第１の分周数Ｎ及び第２の分周数Ｒのそれぞれを設定する。
　信号処理部２４は、第１の分周数Ｎ及び第２の分周数ＲのそれぞれをＰＬＬ回路２２に出力する。
　また、信号処理部２４は、設定値Δｆ_ｓｅｔに従って、第１の周波数ｆ_１を制御するための第１の制御信号及び第２の周波数ｆ_２を制御するための第２の制御信号のそれぞれを設定する。
　信号処理部２４は、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。

　以下、信号処理部２４の動作を具体的に説明する。
　まず、分周数設定部６１は、内部メモリに格納している第２の分周数ＲをＰＬＬ回路２２のプリスケーラ５２に出力する。
　分周数設定部６１の減算器６１ａは、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、内部メモリに格納している変調周波数ｆｍを取得し、設定値Δｆ_ｓｅｔから変調周波数ｆｍを減算する。
　減算器６１ａは、減算の結果Δｆ_ｓｅｔ－ｆｍを乗算器６１ｃに出力する。

　分周数設定部６１の除算器６１ｂは、内部メモリに格納している第２の分周数Ｒと、内部メモリに格納している基準信号に含まれる周波数ｆｒとを取得する。
　除算器６１ｂは、第２の分周数Ｒを周波数ｆｒによって除算し、除算の結果Ｒ／ｆｒを乗算器６１ｃに出力する。
　分周数設定部６１の乗算器６１ｃは、減算器６１ａから出力された減算の結果Δｆ_ｓｅｔ－ｆｍと、除算器６１ｂから出力された除算の結果Ｒ／ｆｒとを乗算する。
　減算の結果Δｆ_ｓｅｔ－ｆｍと除算の結果Ｒ／ｆｒとの乗算の結果（Δｆ_ｓｅｔ－ｆｍ）×Ｒ／ｆｒは、式（３）より、第１の分周数Ｎに相当する。
　乗算器６１ｃは、乗算の結果（Δｆ_ｓｅｔ－ｆｍ）×Ｒ／ｆｒを第１の分周数ＮとしてＰＬＬ回路２２のプリスケーラ５１に出力する。

　制御信号設定部６２は、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、テーブル６２ａから、設定値Δｆ_ｓｅｔに対応する第１の制御信号と、設定値Δｆ_ｓｅｔに対応する第２の制御信号とを取得する。
　即ち、制御信号設定部６２は、テーブル６２ａから、第１の制御信号として、設定値Δｆ_ｓｅｔに対応するレーザダイオード３１の注入電流の設定値と、設定値Δｆ_ｓｅｔに対応するレーザダイオード３１の素子温度の設定値とを取得する。
　また、制御信号設定部６２は、テーブル６２ａから、第２の制御信号として、設定値Δｆ_ｓｅｔに対応するレーザダイオード４１の注入電流の設定値と、設定値Δｆ_ｓｅｔに対応するレーザダイオード４１の素子温度の設定値とを取得する。
　制御信号設定部６２は、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。

　図５に示すテーブル６２ａでは、レーザダイオード３１の注入電流の設定値が、第１の光源の注入電流設定値と記載され、レーザダイオード３１の素子温度の設定値が、第１の光源のＴＥＣ設定値と記載されている。
　また、レーザダイオード４１の注入電流の設定値が、第２の光源の注入電流設定値と記載され、レーザダイオード４１の素子温度の設定値が、第２の光源のＴＥＣ設定値と記載されている。
　図５に示すテーブル６２ａでは、設定値Δｆ_ｓｅｔがΔｆ_１であれば、レーザダイオード３１の注入電流の設定値が１２０ｍＡ、レーザダイオード３１の素子温度の設定値が３０°Ｃ、レーザダイオード４１の注入電流の設定値が１００ｍＡ、レーザダイオード４１の素子温度の設定値が３０°Ｃである。
　また、設定値Δｆ_ｓｅｔがΔｆ_２であれば、レーザダイオード３１の注入電流の設定値が１２０ｍＡ、レーザダイオード３１の素子温度の設定値が３５°Ｃ、レーザダイオード４１の注入電流の設定値が１１０ｍＡ、レーザダイオード４１の素子温度の設定値が３０°Ｃである。

　第１の光源１１の定電流ドライバ３２は、信号処理部２４から第１の制御信号を受けると、第１の制御信号に含まれている、レーザダイオード３１の注入電流の設定値を抽出する。
　定電流ドライバ３２は、注入電流の設定値に従って、レーザダイオード３１の注入電流を制御することにより、レーザダイオード３１により発振される第１の光に含まれる第１の周波数ｆ_１を調整する。

　第１の光源１１のサーミスタ３３は、レーザダイオード３１の素子温度を検出し、素子温度を示す温度情報をＴＥＣドライバ３４に出力する。
　ＴＥＣドライバ３４は、信号処理部２４から第１の制御信号を受けると、第１の制御信号に含まれている、レーザダイオード３１の素子温度の設定値を抽出する。
　ＴＥＣドライバ３４は、レーザダイオード３１の素子温度の設定値と、サーミスタ３３から出力された温度情報が示す素子温度との差分に基づいて、ペルチェ素子３５に出力する電流を制御する。
　ペルチェ素子３５は、ＴＥＣドライバ３４から出力された電流に従ってレーザダイオード３１の素子温度を制御することにより、レーザダイオード３１により発振される第１の光に含まれる第１の周波数ｆ_１を調整する。
　これにより、第１の光に含まれる第１の周波数ｆ_１は、周波数差Δｆの設定値Δｆ_ｓｅｔに従って調整される。

　第２の光源１２の定電流ドライバ４２は、信号処理部２４から第２の制御信号を受けると、第２の制御信号に含まれている、レーザダイオード４１の注入電流の設定値を抽出する。
　定電流ドライバ４２は、レーザダイオード４１の注入電流の設定値を、ループフィルタ２３から出力された積分後の位相誤差信号に従って調整する。定電流ドライバ４２は、例えば、注入電流の設定値から積分後の位相誤差信号を減算することによって、注入電流の設定値を調整する。
　定電流ドライバ４２は、調整後の設定値に従って、レーザダイオード４１の注入電流を制御することにより、レーザダイオード４１により発振される第２の光に含まれる第２の周波数ｆ_２を調整する。

　第２の光源１２のサーミスタ４３は、レーザダイオード４１の素子温度を検出し、素子温度を示す温度情報をＴＥＣドライバ４４に出力する。
　ＴＥＣドライバ４４は、信号処理部２４から第２の制御信号を受けると、第２の制御信号に含まれている、レーザダイオード４１の素子温度の設定値を抽出する。
　ＴＥＣドライバ４４は、レーザダイオード４１の素子温度の設定値と、サーミスタ４３から出力された温度情報が示す素子温度との差分に基づいて、ペルチェ素子４５に出力する電流を制御する。
　ペルチェ素子４５は、ＴＥＣドライバ４４から出力された電流に従ってレーザダイオード４１の素子温度を制御することにより、レーザダイオード４１により発振される第２の光に含まれる第２の周波数ｆ_２を調整する。
　これにより、第２の光に含まれる第２の周波数ｆ_２は、周波数差Δｆの設定値Δｆ_ｓｅｔに従って調整される。

　第１の光分配器１３は、第１の光源１１から第１の光を受けると、第１の光を分配し、分配後の一方の光である第１の分岐光をＬＮ位相変調器１７に出力する。
　第１の光分配器１３は、分配後の他方の光である第１の同期光を、オフセットロッキング光における一方の光として外部に出力する。
　第２の光分配器１４は、第２の光源１２から第２の光を受けると、第２の光を分配し、分配後の一方の光である第２の分岐光を光合波器１８に出力する。
　第２の光分配器１４は、分配後の他方の光である第２の同期光を、オフセットロッキング光における他方の光として外部に出力する。
　図７は、オフセットロッキング光を示す説明図である。
　図７において、周波数ｆ_１は、第１の同期光に含まれている第１の周波数であり、周波数ｆ_２は、第２の同期光に含まれている第２の周波数である。
　第１の周波数ｆ_１及び第２の周波数ｆ_２のそれぞれは、周波数差Δｆの設定値Δｆ_ｓｅｔに従って調整されるため、第１の周波数ｆ_１と第２の周波数ｆ_２との周波数差Δｆを変えることができる。

　以上の実施の形態１では、第１の光源１１により発振された第１の光を局発信号源１５により発振された局発信号によって変調し、変調後の光のサイドバンド光と第２の光源１２により発振された第２の光との差ビート信号を検波する検波回路１６と、検波回路１６により検波された差ビート信号を第１の分周数によって分周し、基準信号源２０により発振された基準信号を第２の分周数によって分周し、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号を第２の光源１２に出力することによって、第２の光源１２により発振される第２の光に含まれる第２の周波数を変える光源制御回路２１と、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差の設定値に従って、第１の分周数及び第２の分周数のそれぞれを設定する信号処理部２４とを備えるように、光周波数制御装置１を構成した。したがって、光周波数制御装置１は、周波数シンセサイザを用いることなく、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差を変えることができる。

実施の形態２．
　実施の形態２では、光源制御回路２１から出力された位相誤差信号に基づいて、制御信号設定部７５が、内部のテーブル６２ａを更新することにより、第１の制御信号及び第２の制御信号のそれぞれを調整する光周波数制御装置１について説明する。

　図８は、実施の形態２に係る光周波数制御装置１を含む光発振装置２を示す構成図である。図８において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
　電圧モニタ７１は、ループフィルタ２３から出力された積分後の位相誤差信号をサンプリングし、サンプリングした位相誤差信号を電圧データに変換する。
　電圧モニタ７１は、電圧データを後述する信号処理部７２に出力する。

　信号処理部７２は、図１に示す信号処理部２４と同様に、第１の光に含まれる第１の周波数ｆ_１と第２の光に含まれる第２の周波数ｆ_２との周波数差Δｆの設定値Δｆ_ｓｅｔに従って、第１の分周数Ｎ及び第２の分周数Ｒのそれぞれを設定する。
　信号処理部７２は、第１の分周数Ｎ及び第２の分周数ＲのそれぞれをＰＬＬ回路２２に出力する。
　信号処理部７２は、図１に示す信号処理部２４と同様に、設定値Δｆ_ｓｅｔに従って、第１の周波数ｆ_１を制御するための第１の制御信号及び第２の周波数ｆ_２を制御するための第２の制御信号のそれぞれを設定する。
　信号処理部７２は、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。
　信号処理部７２は、図１に示す信号処理部２４と異なり、電圧モニタ７１から出力された電圧データに基づいて、第１の制御信号及び前記第２の制御信号のそれぞれを調整する。

　図９は、信号処理部７２を示す構成図である。
　図９に示す信号処理部７２は、図５に示す信号処理部２４と同様に、分周数設定部６１を備えている。
　図９に示す信号処理部７２は、図５に示す信号処理部２４と異なり、電圧範囲記憶部７３、比較器７３及び制御信号設定部７５を備えている。
　電圧範囲記憶部７３は、ループフィルタ２３から出力された積分後の位相誤差信号の電圧範囲を記憶するための記憶媒体である。
　ループフィルタ２３から出力される積分後の位相誤差信号の電圧スイング幅が、例えば、０～１０Ｖの範囲となるように設計されている場合、位相誤差信号の電圧範囲として、電圧スイング幅よりも狭い、例えば、３～７Ｖの範囲が電圧範囲記憶部７３に記憶される。

　比較器７４は、電圧モニタ７１から出力された電圧データが、電圧範囲記憶部７３により記憶されている電圧範囲の範囲外であれば、制御信号設定部７５が有しているテーブル６２ａを更新する。
　制御信号設定部７５は、図５に示す制御信号設定部６２と同様に、周波数差Δｆの設定値Δｆ_ｓｅｔに対応する第１の制御信号及び第２の制御信号のそれぞれを記憶しているテーブル６２ａを備えている。
　制御信号設定部７５は、図５に示す制御信号設定部６２と同様に、テーブル６２ａから、第１の制御信号及び第２の制御信号のそれぞれを取り出し、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。
　制御信号設定部７５が有するテーブル６２ａは、図５に示す制御信号設定部６２が有するテーブル６２ａと異なり、比較器７４によって更新される。

　次に、図８に示す光周波数制御装置１の動作について説明する。
　図８に示す光周波数制御装置１は、ループフィルタ２３から出力される積分後の位相誤差信号の電圧スイング幅が、例えば、０～１０Ｖの範囲となるように設計されている場合、位相誤差信号の電圧範囲が、例えば、３～７Ｖの範囲に引き込まれるように動作するものである。
　電圧モニタ７１及び信号処理部７２以外は、図１に示す光周波数制御装置１と同様であるため、ここでは、電圧モニタ７１及び信号処理部７２の動作のみを説明する。

　電圧モニタ７１は、ループフィルタ２３から出力された積分後の位相誤差信号をサンプリングし、サンプリングした位相誤差信号を電圧データに変換する。
　電圧モニタ７１は、電圧データを信号処理部７２の比較器７４に出力する。

　比較器７４は、電圧モニタ７１から出力された電圧データと、電圧範囲記憶部７３により記憶されている電圧範囲とを比較する。
　比較器７４は、比較結果が、電圧データが電圧範囲の範囲外である旨を示していれば、制御信号設定部７５が有しているテーブル６２ａを更新する。
　以下、比較器７４によるテーブル６２ａの更新例を具体的に説明する。

　比較器７４は、位相誤差信号の電圧範囲が、例えば、３～７Ｖの範囲であるとき、電圧モニタ７１から出力された電圧データが、電圧範囲の下限の３Ｖよりも小さければ、テーブル６２ａに記憶されているレーザダイオード３１，４１の素子温度の設定値を例えば１°Ｃだけ上げるように更新する。
　比較器７４は、電圧モニタ７１から出力された電圧データが、電圧範囲の上限の７Ｖよりも大きければ、テーブル６２ａに記憶されているレーザダイオード３１，４１の素子温度の設定値を例えば１°Ｃだけ下げるように更新する。
　比較器７４は、電圧モニタ７１から出力された電圧データが、電圧範囲内であれば、テーブル６２ａに記憶されているレーザダイオード３１，４１の素子温度の設定値を更新しない。
　比較器７４がテーブル６２ａに記憶されている素子温度の設定値を更新することにより、位相誤差信号の電圧範囲が、例えば、３～７Ｖの範囲に引き込まれる。

　図８に示す光周波数制御装置１では、比較器７４が、レーザダイオード３１，４１の素子温度の設定値を更新している。しかし、位相誤差信号の電圧範囲が、例えば、３～７Ｖの範囲に引き込まれるように更新するものであればよく、例えば、比較器７４が、テーブル６２ａに記憶されているレーザダイオード３１，４１の注入電流の設定値を更新するようにしてもよい。

　制御信号設定部７５は、比較器７４によって更新されるテーブル６２ａから、設定値Δｆ_ｓｅｔに対応する第１の制御信号と、設定値Δｆ_ｓｅｔに対応する第２の制御信号との取り出しを行う。
　制御信号設定部７５は、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。

　以上の実施の形態２では、信号処理部７２が、光源制御回路２１から出力された位相誤差信号に基づいて、第１の制御信号及び前記第２の制御信号のそれぞれを調整するように、図８に示す光周波数制御装置１を構成した。したがって、図８に示す光周波数制御装置１は、図１に示す光周波数制御装置１と同様に、周波数シンセサイザを用いることなく、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差を変えることができる。
　また、図８に示す光周波数制御装置１は、動作環境の変化又は経年変化等によって、第１の光源１１、第２の光源１２及び局発信号源１５におけるそれぞれの発振周波数がドリフトしても、位相同期非確立中又は同期中に、ロックオフに陥ることを回避できる。
　また、ループフィルタ２３から出力される位相誤差信号の電圧スイング幅が狭い場合でも、ロックオフに陥ることを回避できるため、第１の光源１１、第２の光源１２及び局発信号源１５として、低位相雑音の光源を用いても、同期を維持することができ、また、低位相雑音を低減することができる。

実施の形態３．
　実施の形態３では、信号処理部８１が、設定値Δｆ_ｓｅｔに基づいてサイドバンド光の次数ｄを決定し、設定値Δｆ_ｓｅｔ及び次数ｄのそれぞれに従って、第１の分周数Ｎを設定する光周波数制御装置１について説明する。

　図１０は、実施の形態３に係る光周波数制御装置１の信号処理部８１を示す構成図である。図１０において、図５及び図９と同一符号は同一又は相当部分を示すので説明を省略する。
　図１０に示す信号処理部８１は、図９に示す信号処理部７２と同様に、電圧範囲記憶部７３、比較器７４及び制御信号設定部７５を備えている。しかし、これは一例に過ぎず、信号処理部８１は、電圧範囲記憶部７３、比較器７４及び制御信号設定部７５の代わりに、図５に示す制御信号設定部６２を備えるものであってもよい。

　分周数設定部８２は、減算器８２ａ、比較器８２ｂ、インクリメント部８２ｃ、乗算器８２ｄ、除算器８２ｅ及び乗算器８２ｆを備えている。
　分周数設定部８２の内部メモリには、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが格納されている。
　図１０に示す信号処理部８１では、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが分周数設定部８２の内部メモリに格納されている。しかし、これは一例に過ぎず、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが、信号処理部８１の外部から与えられるものであってもよい。
　分周数設定部８２は、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔ及び変調周波数ｆｍのそれぞれに基づいてサイドバンド光の次数ｄを決定する。
　分周数設定部８２は、設定値Δｆ_ｓｅｔ、次数ｄ、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれに従って第１の分周数Ｎを設定する。
　分周数設定部８２は、第１の分周数Ｎ及び第２の分周数ＲのそれぞれをＰＬＬ回路２２に出力する。

　減算器８２ａは、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔから、乗算器８３ｄの乗算結果ｄ×ｆｍを減算し、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを比較器８２ｂに出力する。
　比較器８２ｂは、減算器８２ａから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、変調周波数ｆｍとを比較する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍ以上であれば、次数ｄのインクリメント指令をインクリメント部８２ｃに出力する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍよりも小さければ、現時点の次数ｄをサイドバンド光の次数ｄに決定し、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを乗算器８２ｆに出力する。

　インクリメント部８２ｃは、比較器８２ｂからインクリメント指令を受けると、次数ｄを１だけインクリメントする。次数ｄの初期値は、０である。
　乗算器８２ｄは、インクリメント部８２ｃから出力された次数ｄと変調周波数ｆｍとを乗算し、次数ｄと変調周波数ｆｍとの乗算の結果ｄ×ｆｍを減算器８２ａに出力する。

　除算器８２ｅは、第２の分周数Ｒを周波数ｆｒによって除算し、除算の結果Ｒ／ｆｒを乗算器８２ｆに出力する。
　乗算器８２ｆは、比較器８２ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、除算器８２ｅから出力された除算の結果Ｒ／ｆｒとを乗算し、乗算の結果（Δｆ_ｓｅｔ－ｄ×ｆｍ）×Ｒ／ｆｒを第１の分周数ＮとしてＰＬＬ回路２２のプリスケーラ５１に出力する。

　次に、信号処理部８１の動作について説明する。ただし、分周数設定部８２以外は、図９に示す信号処理部７２と同様であるため、ここでは、分周数設定部８２の動作のみを説明する。
　まず、分周数設定部８２は、内部メモリに格納している第２の分周数ＲをＰＬＬ回路２２のプリスケーラ５２に出力する。

　減算器８２ａは、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔから、乗算器８３ｄの乗算結果ｄ×ｆｍを減算する。ただし、次数ｄの初期値は、０であるため、現時点の乗算結果ｄ×ｆｍは、０である。
　減算器８２ａは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを比較器８２ｂに出力する。

　比較器８２ｂは、減算器８２ａから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、例えば内部メモリに格納している変調周波数ｆｍとを比較する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍ以上であれば、次数ｄのインクリメント指令をインクリメント部８２ｃに出力する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍよりも小さければ、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを乗算器８２ｆに出力する。
　ここでは、説明の便宜上、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍ以上であり、比較器８２ｂが、次数ｄのインクリメント指令をインクリメント部８２ｃに出力するものとする。

　インクリメント部８２ｃは、比較器８２ｂからインクリメント指令を受けると、次数ｄを１だけインクリメントする。インクリメントする前の次数ｄは０であるため、インクリメント部８２ｃから出力される次数ｄは１である。
　乗算器８２ｄは、インクリメント部８２ｃから出力された次数ｄと変調周波数ｆｍとを乗算し、次数ｄと変調周波数ｆｍとの乗算の結果ｄ×ｆｍを減算器８２ａに出力する。

　減算器８２ａは、乗算器８２ｄから乗算結果ｄ×ｆｍを受けると、周波数差Δｆの設定値Δｆ_ｓｅｔから乗算結果ｄ×ｆｍを減算する。インクリメント部８２ｃから出力された次数ｄが１であるため、乗算結果ｄ×ｆｍは、ｆｍと等しい。
　減算器８２ａは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを比較器８２ｂに出力する。

　比較器８２ｂは、減算器８２ａから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、変調周波数ｆｍとを比較する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍ以上であれば、次数ｄのインクリメント指令をインクリメント部８２ｃに出力する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍよりも小さければ、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを乗算器８２ｆに出力する。
　ここでは、説明の便宜上、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍ以上であり、比較器８２ｂが、次数ｄのインクリメント指令をインクリメント部８２ｃに出力するものとする。

　インクリメント部８２ｃは、比較器８２ｂからインクリメント指令を受けると、次数ｄを１だけインクリメントする。インクリメントする前の次数ｄは１であるため、インクリメント部８２ｃから出力される次数ｄは２である。
　乗算器８２ｄは、インクリメント部８２ｃから出力された次数ｄと変調周波数ｆｍとを乗算し、次数ｄと変調周波数ｆｍとの乗算の結果ｄ×ｆｍを減算器８２ａに出力する。

　減算器８２ａは、乗算器８２ｄから乗算結果ｄ×ｆｍを受けると、周波数差Δｆの設定値Δｆ_ｓｅｔから乗算結果ｄ×ｆｍを減算する。インクリメント部８２ｃから出力された次数ｄが２であるため、乗算結果ｄ×ｆｍは、２ｆｍと等しい。
　減算器８２ａは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを比較器８２ｂに出力する。

　比較器８２ｂは、減算器８２ａから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、変調周波数ｆｍとを比較する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍ以上であれば、次数ｄのインクリメント指令をインクリメント部８２ｃに出力する。
　比較器８２ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍよりも小さければ、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを乗算器８２ｆに出力する。
　ここでは、説明の便宜上、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが変調周波数ｆｍよりも小さく、比較器８２ｂが、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを乗算器８２ｆに出力するものとする。

　除算器８２ｅは、内部メモリに格納している第２の分周数Ｒと、内部メモリに格納している基準信号に含まれる周波数ｆｒとを取得する。
　除算器８２ｅは、第２の分周数Ｒを周波数ｆｒによって除算し、除算の結果Ｒ／ｆｒを乗算器８２ｆに出力する。
　乗算器８２ｆは、比較器８２ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、除算器８２ｅから出力された除算の結果Ｒ／ｆｒとを乗算する。
　減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと除算の結果Ｒ／ｆｒとの乗算の結果（Δｆ_ｓｅｔ－ｄ×ｆｍ）×Ｒ／ｆｒは、以下の式（４）に示すように、第１の分周数Ｎに相当する。
　乗算器６１ｃは、乗算の結果（Δｆ_ｓｅｔ－ｄ×ｆｍ）×Ｒ／ｆｒを第１の分周数ＮとしてＰＬＬ回路２２のプリスケーラ５１に出力する。

　図１１は、第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２と、次数ｄが－２次～＋３次におけるそれぞれのサイドバンド光に含まれる周波数とを示す説明図である。
　図１１において、ｆ_２－（ｆ_１＋２ｆｍ）は、第２の光に含まれるｆ_２の周波数と、＋２次のサイドバンド光に含まれる周波数ｆ_１＋２ｆｍとの差分の周波数である。
　図１１には、差分の周波数がｆ_２－（ｆ_１＋２ｆｍ）のオフセット周波数のみを表記している。しかし、実際には、差分の周波数がｆ_２－（ｆ_１＋２ｆｍ）のオフセット周波数の他に、差分の周波数がｆ_２－（ｆ_１＋ｆｍ）のオフセット周波数、又は、差分の周波数がｆ_２－（ｆ_１＋３ｆｍ）のオフセット周波数等が、合波光に含まれていることがある。

　ＰＬＬ回路２２の位相比較器５３により検出される位相差が収束して、ＰＬＬ回路２２の位相同期が確立すると、以下の式（５）が成立する。

　したがって、オフセットロッキング光が有する第１の同期光に含まれる第１の周波数ｆ_１と、オフセットロッキング光が有する第２の同期光に含まれる第２の周波数ｆ_２との周波数差は、式（５）に従って収束する。

　以上の実施の形態３では、信号処理部８１が、設定値Δｆ_ｓｅｔに基づいてサイドバンド光の次数ｄを決定し、設定値Δｆ_ｓｅｔ及び次数ｄのそれぞれに従って、第１の分周数Ｎを設定するように、光周波数制御装置１を構成した。したがって、光周波数制御装置１は、実施の形態１と同様に、周波数シンセサイザを用いることなく、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差を変えることができる。

　また、光周波数制御装置１は、信号処理部８１が、サイドバンド光の次数ｄを高い次数に決定すれば、次数ｄが高い周波数のオフセットロッキング光を得ることができる。
　信号処理部８１が、サイドバンド光の次数ｄを高い次数に決定しても、フォトダイオード１９及びＰＬＬ回路２２におけるそれぞれの応答速度は、サイドバンド光の次数ｄが低い場合の応答速度と同じである。したがって、次数ｄが変わっても、フォトダイオード１９及びＰＬＬ回路２２のそれぞれを代える必要がない。

実施の形態４．
　実施の形態４では、信号処理部１００が、光源制御回路９０から出力される位相誤差信号の極性を切り替える光周波数制御装置１について説明する。

　図１２は、実施の形態４に係る光周波数制御装置１を含む光発振装置２を示す構成図である。図１２において、図１及び図８と同一符号は同一又は相当部分を示すので説明を省略する。
　図１２に示す光周波数制御装置１では、光源制御回路９０及び信号処理部１００が、図８に示す光周波数制御装置１に適用されている。しかし、これは一例に過ぎず、光源制御回路９０及び信号処理部１００が、図１に示す光周波数制御装置１に適用されているものであってもよい。

　光源制御回路９０は、ＰＬＬ回路９１及びループフィルタ２３を備えている。
　光源制御回路９０は、図１及び図８に示す光源制御回路２１と同様に、検波回路１６により検波された差ビート信号を第１の分周数Ｎによって分周し、基準信号源２０により発振された基準信号を第２の分周数Ｒによって分周する。
　光源制御回路９０は、図１及び図８に示す光源制御回路２１と異なり、信号処理部１００から出力された極性設定値に従って、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号の極性を設定する。
　光源制御回路９０は、設定した極性を有する位相誤差信号を第２の光源１２に出力する。

　ＰＬＬ回路９１は、フォトダイオード１９から出力された差ビート信号を第１の分周数Ｎによって分周する。
　ＰＬＬ回路９１は、基準信号源２０から出力された基準信号を第２の分周数Ｒによって分周する。
　ＰＬＬ回路９１は、信号処理部１００から出力された極性設定値に従って、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号の極性を設定する。
　ＰＬＬ回路９１は、設定した極性を有する位相誤差信号をループフィルタ２３に出力する。

　信号処理部１００は、図１０に示す信号処理部８１と同様に、設定値Δｆ_ｓｅｔに基づいてサイドバンド光の次数ｄを決定し、設定値Δｆ_ｓｅｔ及び次数ｄのそれぞれに従って、第１の分周数Ｎを設定する。
　信号処理部１００は、第１の分周数Ｎ及び第２の分周数ＲのそれぞれをＰＬＬ回路９１に出力する。
　信号処理部１００は、図１０に示す信号処理部８１と異なり、位相誤差信号の極性を示す極性設定値をＰＬＬ回路９１に出力する。

　信号処理部１００は、図１０に示す信号処理部８１と同様に、設定値Δｆ_ｓｅｔに従って、第１の周波数ｆ_１を制御するための第１の制御信号及び第２の周波数ｆ_２を制御するための第２の制御信号のそれぞれを設定する。
　信号処理部１００は、第１の制御信号を第１の光源１１に出力し、第２の制御信号を第２の光源１２に出力する。
　信号処理部１００は、図１０に示す信号処理部８１と同様に、電圧モニタ７１から出力された電圧データに基づいて、第１の制御信号及び前記第２の制御信号のそれぞれを調整する。
　信号処理部１００は、電圧データに基づいて、第１の制御信号及び前記第２の制御信号のそれぞれを調整している。しかし、これは一例に過ぎず、図１に示す信号処理部２４と同様に、第１の制御信号及び前記第２の制御信号のそれぞれを、電圧データに基づいて調整しないようにしてもよい。

　図１３は、ＰＬＬ回路９１を示す構成図である。図１３において、図４と同一符号は同一又は相当部分を示すので説明を省略する。
　極性切替器５４は、信号処理部１００から出力された極性設定値が、位相誤差信号の極性をプラスに設定する旨を示していれば、位相比較器５３から出力される位相誤差信号の極性をプラスに設定する。
　極性切替器５４は、信号処理部１００から出力された極性設定値が、位相誤差信号の極性をマイナスに設定する旨を示していれば、位相比較器５３から出力される位相誤差信号の極性をマイナスに設定する。

　図１４は、信号処理部１００を示す構成図である。図１４において、図５、図９及び図１０と同一符号は同一又は相当部分を示すので説明を省略する。
　図１４に示す信号処理部１００は、図９に示す信号処理部７２及び図１０に示す信号処理部８１と同様に、電圧範囲記憶部７３、比較器７４及び制御信号設定部７５を備えている。しかし、これは一例に過ぎず、信号処理部８１は、電圧範囲記憶部７３、比較器７４及び制御信号設定部７５の代わりに、図５に示す制御信号設定部６２を備えるものであってもよい。

　分周数設定部１０１は、減算器１０１ａ、比較器１０１ｂ、インクリメント部１０１ｃ、乗算器１０１ｄ、絶対値演算器１０１ｅ、除算器１０１ｆ、乗算器１０１ｇ及び符号抽出器１０１ｈを備えている。
　分周数設定部１０１の内部メモリには、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが格納されている。
　図１４に示す信号処理部１００では、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが分周数設定部１０１の内部メモリに格納されている。しかし、これは一例に過ぎず、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれが、信号処理部１００の外部から与えられるものであってもよい。
　分周数設定部１０１は、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔ及び変調周波数ｆｍのそれぞれに基づいてサイドバンド光の次数ｄを決定する。
　分周数設定部１０１は、設定値Δｆ_ｓｅｔ、次数ｄ、変調周波数ｆｍ、周波数ｆｒ及び第２の分周数Ｒのそれぞれに従って第１の分周数Ｎを設定する。
　分周数設定部１０１は、第１の分周数Ｎ及び第２の分周数ＲのそれぞれをＰＬＬ回路９１に出力する。
　分周数設定部１０１は、設定値Δｆ_ｓｅｔ、次数ｄ及び変調周波数ｆｍのそれぞれに従って、位相誤差信号の極性を設定し、極性を示す極性設定値をＰＬＬ回路９１に出力する。

　減算器１０１ａは、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔから、乗算器１０１ｄの乗算結果ｄ×ｆｍを減算し、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを比較器１０１ｂに出力する。
　比較器１０１ｂは、減算器１０１ａから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、－ｆｍ／２とを比較し、また、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、＋ｆｍ／２とを比較する。
　比較器１０１ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが－ｆｍ／２以下、又は、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが＋ｆｍ／２以上であれば、次数ｄのインクリメント指令をインクリメント部１０１ｃに出力する。
　比較器１０１ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが、－ｆｍ／２よりも大きく、＋ｆｍ／２よりも小さければ、現時点の次数ｄをサイドバンド光の次数ｄに決定し、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを絶対値演算器１０１ｅ及び符号抽出器１０１ｈのそれぞれに出力する。

　インクリメント部１０１ｃは、比較器１０１ｂからインクリメント指令を受けると、次数ｄを１だけインクリメントする。次数ｄの初期値は、１である。
　乗算器１０１ｄは、インクリメント部１０１ｃから出力された次数ｄと変調周波数ｆｍとを乗算し、次数ｄと変調周波数ｆｍとの乗算の結果ｄ×ｆｍを減算器１０１ａに出力する。
　絶対値演算器１０１ｅは、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍの絶対値｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜を演算し、絶対値｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜を乗算器１０１ｇに出力する。

　除算器１０１ｆは、第２の分周数Ｒを周波数ｆｒによって除算し、除算の結果Ｒ／ｆｒを乗算器１０１ｇに出力する。
　乗算器１０１ｇは、絶対値演算器１０１ｅから出力された絶対値｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜と、除算器１０１ｆから出力された除算の結果Ｒ／ｆｒとを乗算し、乗算の結果｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜×Ｒ／ｆｒを第１の分周数ＮとしてＰＬＬ回路９１のプリスケーラ５１に出力する。
　符号抽出器１０１ｈは、例えば、第２の周波数ｆ_２が第１の周波数ｆ_１よりも大きいとき、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０以上であれば、プラスの極性を示す極性設定値をＰＬＬ回路９１の極性切替器５４に出力する。
　符号抽出器１０１ｈは、例えば、第２の周波数ｆ_２が第１の周波数ｆ_１よりも大きいとき、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０よりも小さければ、マイナスの極性を示す極性設定値を極性切替器５４に出力する。
　符号抽出器１０１ｈは、例えば、第１の周波数ｆ_１が第２の周波数ｆ_２以上であるとき、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０以上であれば、マイナスの極性を示す極性設定値を極性切替器５４に出力する。
　符号抽出器１０１ｈは、例えば、第１の周波数ｆ_１が第２の周波数ｆ_２以上であるとき、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０よりも小さければ、プラスの極性を示す極性設定値を極性切替器５４に出力する。

　次に、図１２に示す光周波数制御装置１の動作について説明する。ただし、光源制御回路９０のＰＬＬ回路９１及び信号処理部１００の分周数設定部１０１以外は、図８に示す光周波数制御装置１と同様であるため、ここでは、ＰＬＬ回路９１及び分周数設定部１０１の動作のみを説明する。

　分周数設定部１０１の減算器１０１ａは、例えば、外部から周波数差Δｆの設定値Δｆ_ｓｅｔが与えられると、設定値Δｆ_ｓｅｔから、乗算器１０１ｄの乗算結果ｄ×ｆｍを減算する。ただし、次数ｄの初期値は、１であるため、現時点では、乗算結果ｄ×ｆｍは、ｆｍと等しい。
　減算器１０１ａは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを比較器１０１ｂに出力する。

　比較器１０１ｂは、減算器１０１ａから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、－ｆｍ／２とを比較し、また、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、＋ｆｍ／２とを比較する。
　比較器１０１ｂは、以下の式（６）に示すように、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが－ｆｍ／２以下、又は、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが＋ｆｍ／２以上であれば、次数ｄのインクリメント指令をインクリメント部１０１ｃに出力する。
Δｆ_ｓｅｔ－ｄ×ｆｍ≦－ｆｍ／２
　　ＯＲ
Δｆ_ｓｅｔ－ｄ×ｆｍ≧ｆｍ／２
　　　　　　　　　　　　　　　　　　　　　（６）

　比較器１０１ｂは、以下の式（７）に示すように、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが、－ｆｍ／２よりも大きく、＋ｆｍ／２よりも小さければ、現時点の次数ｄをサイドバンド光の次数ｄに決定する。
－ｆｍ／２＜Δｆ_ｓｅｔ－ｄ×ｆｍ＜ｆｍ／２　　　　（７）
　比較器１０１ｂは、サイドバンド光の次数ｄに決定すると、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを絶対値演算器１０１ｅ及び符号抽出器１０１ｈのそれぞれに出力する。

　ここでは、説明の便宜上、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが、－ｆｍ／２以下、又は、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが、＋ｆｍ／２以上であり、比較器１０１ｂが、次数ｄのインクリメント指令をインクリメント部１０１ｃに出力するものとする。
　インクリメント部１０１ｃは、比較器１０１ｂからインクリメント指令を受けると、次数ｄを１だけインクリメントする。インクリメントする前の次数ｄは１であるため、インクリメント部１０１ｃから出力される次数ｄは２である。
　乗算器１０１ｄは、インクリメント部１０１ｃから出力された次数ｄと変調周波数ｆｍとを乗算し、次数ｄと変調周波数ｆｍとの乗算の結果ｄ×ｆｍを減算器１０１ａに出力する。

　減算器１０１ａは、乗算器１０１ｄから乗算結果ｄ×ｆｍを受けると、周波数差Δｆの設定値Δｆ_ｓｅｔから乗算結果ｄ×ｆｍを減算する。インクリメント部１０１ｃから出力された次数ｄが２であるため、乗算結果ｄ×ｆｍは、２ｆｍと等しい。
　減算器１０１ａは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを比較器１０１ｂに出力する。

　比較器１０１ｂは、減算器１０１ａから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、－ｆｍ／２とを比較し、また、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍと、＋ｆｍ／２とを比較する。
　比較器１０１ｂは、式（６）に示すように、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが－ｆｍ／２以下、又は、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが＋ｆｍ／２以上であれば、次数ｄのインクリメント指令をインクリメント部１０１ｃに出力する。
　比較器１０１ｂは、式（７）に示すように、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが、－ｆｍ／２よりも大きく、＋ｆｍ／２よりも小さければ、現時点の次数ｄをサイドバンド光の次数ｄに決定する。
　比較器１０１ｂは、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを絶対値演算器１０１ｅ及び符号抽出器１０１ｈのそれぞれに出力する。
　ここでは、説明の便宜上、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが、－ｆｍ／２よりも大きく、＋ｆｍ／２よりも小さいものであり、比較器１０１ｂが、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを絶対値演算器１０１ｅ及び符号抽出器１０１ｈのそれぞれに出力するものとする。

　絶対値演算器１０１ｅは、比較器１０１ｂから減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍを受けると、減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍの絶対値｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜を演算する。
　絶対値演算器１０１ｅは、絶対値｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜を乗算器１０１ｇに出力する。

　除算器１０１ｆは、内部メモリに格納している第２の分周数Ｒと、内部メモリに格納している基準信号に含まれる周波数ｆｒとを取得する。
　除算器１０１ｆは、第２の分周数Ｒを周波数ｆｒによって除算し、除算の結果Ｒ／ｆｒを乗算器１０１ｇに出力する。
　乗算器１０１ｇは、絶対値演算器１０１ｅから出力された絶対値｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜と、除算器１０１ｆから出力された除算の結果Ｒ／ｆｒとを乗算する。
　絶対値｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜と除算の結果Ｒ／ｆｒとの乗算の結果｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜×Ｒ／ｆｒは、以下の式（８）に示すように、第１の分周数Ｎに相当する。
　乗算器１０１ｇは、乗算の結果｜Δｆ_ｓｅｔ－ｄ×ｆｍ｜×Ｒ／ｆｒを第１の分周数ＮとしてＰＬＬ回路９１のプリスケーラ５１に出力する。

　符号抽出器１０１ｈは、例えば、第２の周波数ｆ_２が第１の周波数ｆ_１よりも大きいとき、以下の式（９）に示すように、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０以上であれば、プラスの極性を示す極性設定値をＰＬＬ回路９１の極性切替器５４に出力する。
Δｆ_ｓｅｔ－ｄ×ｆｍ≧０　　　　　　　　　　（９）
　符号抽出器１０１ｈは、例えば、第２の周波数ｆ_２が第１の周波数ｆ_１よりも大きいとき、以下の式（１０）に示すように、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０よりも小さければ、マイナスの極性を示す極性設定値を極性切替器５４に出力する。
Δｆ_ｓｅｔ－ｄ×ｆｍ＜０　　　　　　　　　　（１０）
　符号抽出器１０１ｈは、例えば、第１の周波数ｆ_１が第２の周波数ｆ_２以上であるとき、式（９）に示すように、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０以上であれば、マイナスの極性を示す極性設定値を極性切替器５４に出力する。
　符号抽出器１０１ｈは、例えば、第１の周波数ｆ_１が第２の周波数ｆ_２以上であるとき、式（１０）に示すように、比較器１０１ｂから出力された減算の結果Δｆ_ｓｅｔ－ｄ×ｆｍが０よりも小さければ、プラスの極性を示す極性設定値を極性切替器５４に出力する。

　ＰＬＬ回路９１のプリスケーラ５１は、フォトダイオード１９から出力された差ビート信号を、分周数設定部１０１の乗算器１０１ｇから出力された第１の分周数Ｎによって分周する。
　差ビート信号に含まれる周波数がｆ_２－（ｆ_１＋ｄ×ｆｍ）であるため、プリスケーラ５１による分周後の差ビート信号の周波数は、（ｆ_２－（ｆ_１＋ｄ×ｆｍ））／Ｎである。
　プリスケーラ５１は、分周後の差ビート信号を極性切替器５４に出力する。

　ＰＬＬ回路９１のプリスケーラ５２は、基準信号源２０から出力された基準信号を、分周数設定部１０１から出力された第２の分周数Ｒによって分周する。
　基準信号に含まれる周波数がｆｒであるため、プリスケーラ５２による分周後の基準信号は、ｆｒ／Ｒである。
　プリスケーラ５２は、分周後の基準信号を極性切替器５４に出力する。

　ＰＬＬ回路９１の極性切替器５４は、符号抽出器１０１ｈから出力された極性設定値が、位相誤差信号の極性をプラスに設定する旨を示していれば、位相比較器５３から出力される位相誤差信号の極性をプラスに設定する。
　極性切替器５４は、符号抽出器１０１ｈから出力された極性設定値が、位相誤差信号の極性をマイナスに設定する旨を示していれば、位相比較器５３から出力される位相誤差信号の極性をマイナスに設定する。

　ＰＬＬ回路９１の位相比較器５３により検出される位相差が収束して、ＰＬＬ回路９１の位相同期が確立すると、以下の式（１１）が成立する。

　したがって、オフセットロッキング光が有する第１の同期光に含まれる第１の周波数ｆ_１と、オフセットロッキング光が有する第２の同期光に含まれる第２の周波数ｆ_２との周波数差は、式（１１）に従って収束する。

　図１５は、第１の光に含まれる第１の周波数ｆ_１と、第２の光に含まれる第２の周波数ｆ_２と、次数ｄが－２次～＋２次におけるそれぞれのサイドバンド光に含まれる周波数とを示す説明図である。
　ここでは、説明の便宜上、ＰＬＬ回路９１の応答周波数が、ＤＣ（直流）～Ｂｐｌｌの範囲であるとする。Ｂｐｌｌ＞０である。
　例えば、分周数設定部１０１の比較器１０１ｂにより決定された次数ｄが１であり、分周数設定部１０１の極性切替器５４により設定された極性がマイナスである場合を想定する。
　この場合、第２の光に含まれる第２の周波数ｆ_２は、＋１次のサイドバンド光に含まれるサイドバンド周波数ｆ_１＋ｆｍと、サイドバンド周波数ｆ_１＋ｆｍからＢｐｌｌだけ低い周波数との範囲に、収束させることが可能である。
　次に、比較器１０１ｂにより決定された次数ｄが１であり、極性切替器５４により設定された極性がプラスである場合を想定する。
　この場合、第２の光に含まれる第２の周波数ｆ_２は、サイドバンド周波数ｆ_１＋ｆｍと、サイドバンド周波数ｆ_１＋ｆｍからＢｐｌｌだけ高い周波数との範囲に、収束させることが可能である。
　したがって、次数ｄが１であれば、第２の光に含まれる第２の周波数ｆ_２は、２Ｂｐｌｌの範囲だけ変えることができる。２Ｂｐｌｌの範囲は、位相誤差信号の極性が固定である場合の第２の周波数ｆ_２の可変幅の２倍である。

　例えば、分周数設定部１０１の比較器１０１ｂにより決定された次数ｄが２であり、分周数設定部１０１の極性切替器５４により設定された極性がマイナスである場合を想定する。
　この場合、第２の光に含まれる第２の周波数ｆ_２は、＋２次のサイドバンド光に含まれるサイドバンド周波数ｆ_１＋２ｆｍと、サイドバンド周波数ｆ_１＋２ｆｍからＢｐｌｌだけ低い周波数との範囲に、収束させることが可能である。
　次に、比較器１０１ｂにより決定された次数ｄが２であり、極性切替器５４により設定された極性がプラスである場合を想定する。
　この場合、第２の光に含まれる第２の周波数ｆ_２は、サイドバンド周波数ｆ_１＋２ｆｍと、サイドバンド周波数ｆ_１＋２ｆｍからＢｐｌｌだけ高い周波数との範囲に、収束させることが可能である。
　したがって、次数ｄが２であれば、第２の光に含まれる第２の周波数ｆ_２は、２Ｂｐｌｌの範囲だけ変えることができる。２Ｂｐｌｌの範囲は、位相誤差信号の極性が固定である場合の第２の周波数ｆ_２の可変幅の２倍である。
　次数ｄをｎ段階に切り替えることが可能であれば、第２の光に含まれる第２の周波数ｆ_２は、２×ｎ×Ｂｐｌｌの範囲だけ変えることができる。

　以上の実施の形態４では、信号処理部１００が、光源制御回路９０から出力される位相誤差信号の極性を切り替えるように、図１２に示す光周波数制御装置１を構成した。したがって、図１２に示す光周波数制御装置１は、図１に示す光周波数制御装置１と同様に、周波数シンセサイザを用いることなく、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差を変えることができる。
　また、図１２に示す光周波数制御装置１は、図１に示す光周波数制御装置１よりも、第２の光に含まれる第２の周波数の可変幅を２倍に広げることができる。したがって、ＰＬＬ回路９１の応答帯域を、図１に示すＰＬＬ回路２２の応答帯域の２分の１に緩和できる。
　また、図１２に示す光周波数制御装置１は、図１に示す光周波数制御装置１と比べて、所望の次数のサイドバンドと、当該サイドバンドと隣接する次数のサイドバンドとのミキシングによるスプリアスが、ＰＬＬ回路９１に混入する可能性を低減することができる。

実施の形態５．
　実施の形態５では、局発信号源１５により発振された局発信号の電力を調整する電力調整器１１０を備えている光周波数制御装置１について説明する。

　図１６は、実施の形態５に係る光周波数制御装置１を含む光発振装置２を示す構成図である。図１６において、図１、図８及び図１２と同一符号は同一又は相当部分を示すので説明を省略する。
　電力調整器１１０は、例えば、可変アッテネータによって実現される。
　電力調整器１１０は、局発信号源１５により発振された局発信号の電力が、後述する信号処理部１２０から出力される変調電力Ｐ_ｍとなるように、局発信号の電力を調整し、電力調整後の局発信号を検波回路１６のＬＮ位相変調器１７に出力する。
　信号処理部１２０は、図１２に示す信号処理部１００と同様の動作を行うほか、比較器１０１ｂにより決定された次数ｄに基づいて、電力調整器１１０による電力の調整を制御する。
　図１６に示す光周波数制御装置１では、信号処理部１２０が、図１２に示す信号処理部１００と同様の動作を行うとしている。しかし、これは一例に過ぎず、信号処理部１２０が、図１０に示す信号処理部８１と同様の動作を行い、比較器８２ｂにより決定された次数ｄに基づいて、電力調整器１１０による電力の調整を制御するものであってもよい。

　図１７は、信号処理部１２０を示す構成図である。図１７において、図１４と同一符号は同一又は相当部分を示すので説明を省略する。
　電力演算部１２１は、比較器１０１ｂにより決定された次数ｄに基づいて、電力調整器１１０の変調電力Ｐ_ｍを演算し、変調電力Ｐ_ｍを電力調整器１１０に出力する。

　次に、図１６に示す光周波数制御装置１の動作について説明する。ただし、電力調整器１１０及び信号処理部１２０の電力演算部１２１以外は、図１２に示す光周波数制御装置１と同様であるため、ここでは、電力調整器１１０及び電力演算部１２１の動作のみを説明する。

　図１６に示す光周波数制御装置１は、サイドバンド発生器として、ＬＮ位相変調器１７を用いている。
　光周波数制御装置１がＬＮ位相変調器１７を用いている場合、次数がｄのサイドバンド光の光パワーは、第一種ベッセル関数の２乗（｜Ｊ_ｄ（ｍ）｜^２）に比例する。ｍは、ＬＮ位相変調器１７による変調指数であり、以下の式（１２）のように表される。

　式（１２）において、Ｖ_πは、ＬＮ位相変調器１７の半波長電圧［Ｖ］、Ｚは、ＬＮ位相変調器１７における変調ポートの入力インピーダンス［ｏｈｍ］、Ｐ_ｍは、変調電力［Ｗ］である。

　図１８は、ＬＮ位相変調器１７の変調電力に対するサイドバンドレベルの計算例を示す説明図である。図１８の計算例では、ＬＮ位相変調器１７の半波長電圧Ｖ_πが３［Ｖ］、ＬＮ位相変調器１７における変調ポートの入力インピーダンスＺが５０［ｏｈｍ］である。
　図１８において、横軸は、変調電力Ｐ_ｍ［Ｗ］、縦軸は、サイドバンドレベル［ｄＢ］である。
　「１次Ｌｏｗｅｒ　ＭＩＸ」は、１次のサイドバンド光の低周波側に第２の光が混合されたことを意味し、「１次Ｕｐｐｅｒ　ＭＩＸ」は、１次のサイドバンド光の高周波側に第２の光が混合されたことを意味する。「２次Ｌｏｗｅｒ　ＭＩＸ」は、２次のサイドバンド光の低周波側に第２の光が混合されたことを意味し、「２次Ｕｐｐｅｒ　ＭＩＸ」は、２次のサイドバンド光の高周波側に第２の光が混合されたことを意味する。
　例えば、次数ｄが２次のサイドバンド光の低周波側に、第２の光に含まれる第２の周波数ｆ_２を発生させる場合、スプリアス要因となる隣接サイドバンド光は、次数ｄが１次のサイドバンド光である。
　図１８に示すように、変調電力Ｐ_ｍが約１３５［ｍＷ］であるとき、１次のサイドバンド光が抑圧され、１次のサイドバンド光に対する２次のサイドバンド光のレベル比を大きく確保できるため、光発振装置２は、差ビート信号の検波時の主たるスプリアスを抑圧できる。

　電力演算部１２１は、比較器１０１ｂにより決定された次数ｄに基づいて、電力調整器１１０の変調電力Ｐ_ｍを演算し、変調電力Ｐ_ｍを電力調整器１１０に出力する。
　即ち、電力演算部１２１は、比較器１０１ｂにより決定された次数ｄのサイドバンド光の隣接のサイドバンド光に対して、次数ｄのサイドバンド光のレベル比が最大となるような変調電力Ｐ_ｍを演算する。
　電力演算部１２１が演算する変調電力Ｐ_ｍは、隣接のサイドバンド光に対して、次数ｄのサイドバンド光のレベル比が最大となるような変調電力に限るものではなく、次数ｄのサイドバンド光のレベルが、隣接のサイドバンド光のレベルよりも大きくなるような変調電力であってもよい。
　電力演算部１２１は、演算した変調電力Ｐ_ｍを電力調整器１１０に出力する。

　電力調整器１１０は、局発信号源１５により発振された局発信号の電力が、電力演算部１２１から出力される変調電力Ｐ_ｍとなるように、局発信号の電力を調整する。
　電力調整器１１０は、電力調整後の局発信号をＬＮ位相変調器１７に出力する。

　以上の実施の形態５では、局発信号源１５により発振された局発信号の電力を調整する電力調整器１１０を備え、信号処理部１２０が、サイドバンド光の次数に基づいて、電力調整器１１０による電力の調整を制御するように、図１６に示す光周波数制御装置１を構成した。したがって、図１６に示す光周波数制御装置１は、図１に示す光周波数制御装置１と同様に、周波数シンセサイザを用いることなく、第１の光に含まれる第１の周波数と第２の光に含まれる第２の周波数との周波数差を変えることができる。
　また、図１６に示す光周波数制御装置１は、図１に示す光周波数制御装置１と比べて、ＰＬＬ回路９１へのスプリアスが混入する可能性を低減することができる。
　また、図１６に示す光周波数制御装置１は、ｄを整数として、ｆ_２－ｆ_１＝（ｎ＋０．５）×ｆｍとなる条件で生じる２つの信号の混信を回避できる。即ち、１次の差ビート信号と２次の差ビート信号との混信を回避できる。このため、ＰＬＬ回路９１の帯域Ｂｐｌｌが、変調周波数ｆｍの２分の１となる条件でも、ＰＬＬ回路９１の同期不能を回避できる。

実施の形態６．
　実施の形態６では、実施の形態１～５のうちのいずれかの実施の形態に係る光発振装置２を含む周波数変換装置について説明する。

　図１９は、実施の形態６に係る周波数変換装置を示す構成図である。
　光発振装置２は、実施の形態１～５のうちのいずれかの実施の形態に係る光発振装置光である。
　光発振装置２は、オフセットロッキング光における一方の光である第１の同期光を後述する光変調器１３１に出力する。
　光発振装置２は、オフセットロッキング光における他方の光である第２の同期光を後述する光合波器１３２に出力する。

　光変調器１３１は、例えば、ＬＮ位相変調器によって実現されている。
　光変調器１３１は、光発振装置２から出力された第１の同期光を、マイクロ波の入力信号、又は、ミリ波の入力信号によって変調し、変調後の第１の同期光を光合波器１３２に出力する。
　図１９に示す周波数変換装置では、光変調器１３１がＬＮ位相変調器によって実現されている。しかし、これは一例に過ぎず、光変調器１３１が、例えば、マッハツェンダー型強度変調器又は電界吸収型変調器によって実現されていてもよい。
　光合波器１３２は、光発振装置２から出力された第２の同期光と、光変調器１３１から出力された変調後の第１の同期光とを合波し、合波後の光である合波光を後述する光パワー安定化装置１３３に出力する。

　光パワー安定化装置１３３は、光合波器１３２から出力された合波光の光パワーの変動を抑制する。
　光パワー安定化装置１３３は、例えば、モニタ用光カプラと、フォトダイオードと、アナログデジタルコンバータ（以下、「ＡＤコンバータ」と称する）と、半導体光増幅器又は光可変アッテネータとを備えている。光パワー安定化装置１３３は、モニタ用光カプラと、フォトダイオードと、ＡＤコンバータとを用いて、光合波器１３２から出力された合波光の光パワーをモニタする。光パワー安定化装置１３３は、光パワーのモニタ結果に従って、半導体光増幅器の利得調整又は光可変アッテネータの利得調整を行うことで、合波光の光パワーの変動を抑制する。

　光電変換器１３４は、例えば、フォトダイオードによって実現される。
　光電変換器１３４は、光パワー安定化装置１３３により光パワーの変動が抑制された合波光を電気信号に変換する。
　光電変換器１３４は、電気信号を周波数変換出力信号として、外部に出力する。

　次に、図１９に示す周波数変換装置の動作について説明する。
　光発振装置２は、第１の周波数ｆ_１を含む第１の同期光を光変調器１３１に出力し、第２の周波数ｆ_２を含む第２の同期光を光合波器１３２に出力する。
　光変調器１３１は、光発振装置２から第１の同期光を受けると、マイクロ波の入力信号、又は、ミリ波の入力信号によって、第１の同期光を変調する。
　光変調器１３１は、変調後の第１の同期光を光合波器１３２に出力する。

　光合波器１３２は、光発振装置２から出力された第２の同期光と、光変調器１３１から出力された変調後の第１の同期光とを合波する。
　光合波器１３２は、合波後の光である合波光を光パワー安定化装置１３３に出力する。
　合波光の周波数は、マイクロ波の入力信号の周波数、又は、ミリ波の入力信号の周波数が、オフセット周波数ｆ_２－ｆ_１だけ、アップコンバート又はダウンコンバートされた周波数である。

　光パワー安定化装置１３３は、光合波器１３２から出力された合波光の光パワーの変動を抑制する。
　光パワー安定化装置１３３によって、合波光の光パワーの変動が抑制されることにより、光周波数制御装置１がオフセット周波数ｆ_２－ｆ_１を変更したときに生じる合波光の光パワーの変動、又は、第１の光源１１及び第２の光源１２におけるそれぞれの波長変動に光位相同期が追従したときに生じる合波光の光パワーの変動を補正することができる。合波光の光パワーの変動が補正されることによって、周波数変換効率の変動を抑制することができる。
　光電変換器１３４は、光パワー安定化装置１３３により光パワーが安定化された合波光を電気信号に変換し、電気信号を周波数変換出力信号として、外部に出力する。

　以上の実施の形態６では、光発振装置２と、第１の光源１１により発振された第１の光を、入力信号によって変調する光変調器１３１と、第２の光源１２により発振された第２の光と光変調器１３１による変調後の第１の光とを合波する光合波器１３２と、光合波器１３２による合波後の光を電気信号に変換する光電変換器１３４とを備えるように、周波数変換装置を構成した。したがって、周波数変換装置は、マイクロ波の入力信号の周波数、又は、ミリ波の入力信号の周波数を、オフセット周波数ｆ_２－ｆ_１だけ、アップコンバート又はダウンコンバートすることができる。

実施の形態７．
　実施の形態７では、実施の形態１～５のうちのいずれかの実施の形態に係る光発振装置２を含む電波発生装置について説明する。
　図２０は、実施の形態７に係る電波発生装置を示す構成図である。図２０において、図１及び図１９と同一符号は同一又は相当部分を示すので説明を省略する。
　光発振装置２は、実施の形態１～５のうちのいずれかの実施の形態に係る光発振装置である。
　光発振装置２は、オフセットロッキング光における一方の光である第１の同期光を後述する光合波器１４１に出力する。
　光発振装置２は、オフセットロッキング光における他方の光である第２の同期光を光合波器１４１に出力する。

　光合波器１４１は、光発振装置２から出力された第１の同期光と、光発振装置２から出力された第２の同期光とを合波する。
　光合波器１４１は、合波後の光である合波光を光パワー安定化装置１３３に出力する。
　合波光の周波数は、オフセット周波数ｆ_２－ｆ_１である。

　次に、図２０に示す電波発生装置の動作について説明する。
　光発振装置２は、第１の周波数ｆ_１を含む第１の同期光を光合波器１４１に出力し、第２の周波数ｆ_２を含む第２の同期光を光合波器１４１に出力する。
　光合波器１４１は、光発振装置２から出力された第１の同期光と、光発振装置２から出力された第２の同期光とを合波する。
　光合波器１４１は、第１の同期光と第２の同期光との合波光を光パワー安定化装置１３３に出力する。

　光パワー安定化装置１３３は、光合波器１４１から出力された合波光の光パワーの変動を抑制する。
　光電変換器１３４は、光パワー安定化装置１３３により光パワーが安定化された合波光を電気信号に変換し、電気信号を、マイクロ波の信号、又は、ミリ波の信号として、外部に出力する。
　マイクロ波の信号、又は、ミリ波の信号は、オフセット周波数ｆ_２－ｆ_１を含む信号である。

　以上の実施の形態７では、光発振装置２と、第１の光源１１により発振された第１の光と第２の光源１２により発振された第２の光とを合波する光合波器１４１と、光合波器１４１による合波後の光を電気信号に変換する光電変換器１３４とを備えるように、電波発生装置を構成した。したがって、電波発生装置は、オフセット周波数ｆ_２－ｆ_１を含む信号を出力することができる。

　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

　この発明は、光に含まれる周波数を変える光周波数制御装置と、光周波数制御装置を備える光発振装置と、光発振装置を備える周波数変換装置と、光発振装置を備える電波発生装置とに適している。

　１　光周波数制御装置、２　光発振装置、１１　第１の光源、１２　第２の光源、１３　第１の光分配器、１４　第２の光分配器、１５　局発信号源、１６　検波回路、１７　ＬＮ位相変調器、１８　光合波器、１９　フォトダイオード、２０　基準信号源、２１　光源制御回路、２２　ＰＬＬ回路、２３　ループフィルタ、２４　信号処理部、３１　レーザダイオード、３２　定電流ドライバ、３３　サーミスタ、３４　ＴＥＣドライバ、３５　ペルチェ素子、４１　レーザダイオード、４２　定電流ドライバ、４３　サーミスタ、４４　ＴＥＣドライバ、４５　ペルチェ素子、５１　プリスケーラ、５２　プリスケーラ、５３　位相比較器、５４　極性切替器、６１　分周数設定部、６１ａ　減算器、６１ｂ　除算器、６１ｃ　乗算器、６２　制御信号設定部、６２ａ　テーブル、７１　電圧モニタ、７２　信号処理部、７３　電圧範囲記憶部、７４　比較器、７５　制御信号設定部、８１　信号処理部、８２　分周数設定部、８２ａ　減算器、８２ｂ　比較器、８２ｃ　インクリメント部、８２ｄ　乗算器、８２ｅ　除算器、８２ｆ　乗算器、９０　光源制御回路、９１　ＰＬＬ回路、１００　信号処理部、１０１　分周数設定部、１０１ａ　減算器、１０１ｂ　比較器、１０１ｃ　インクリメント部、１０１ｄ　乗算器、１０１ｅ　絶対値演算器、１０１ｆ　除算器、１０１ｇ　乗算器、１０１ｈ　符号抽出器、１１０　電力調整器、１２０　信号処理部、１２１　電力演算部、１３１　光変調器、１３２　光合波器、１３３　光パワー安定化装置、１３４　光電変換器、１４１　光合波器。

Claims

　第１の光源により発振された第１の光を局発信号源により発振された局発信号によって変調し、変調後の光のサイドバンド光に含まれる周波数と第２の光源により発振された第２の光に含まれる第２の周波数との差分の周波数を含む差ビート信号を検波する検波回路と、
　前記検波回路により検波された差ビート信号を第１の分周数によって分周し、基準信号源により発振された基準信号を第２の分周数によって分周し、分周後の差ビート信号と分周後の基準信号との位相差を示す位相誤差信号を前記第２の光源に出力することによって、前記第２の光源により発振される第２の光に含まれる周波数を変える光源制御回路と、
　前記第１の光に含まれる周波数と前記第２の光に含まれる周波数との周波数差の設定値に従って、前記第１の分周数及び前記第２の分周数のそれぞれを設定する信号処理部と
　を備えた光周波数制御装置。
　前記信号処理部は、前記設定値に基づいて前記サイドバンド光の次数を決定し、前記設定値及び前記次数のそれぞれに従って、前記第１の分周数を設定することを特徴とする請求項１記載の光周波数制御装置。
　前記信号処理部は、前記光源制御回路から出力される位相誤差信号の極性を切り替えることを特徴とする請求項１記載の光周波数制御装置。
　前記局発信号源により発振された局発信号の電力を調整する電力調整器を備え、
　前記信号処理部は、前記サイドバンド光の次数に基づいて、前記電力調整器による電力の調整を制御することを特徴とする請求項２記載の光周波数制御装置。
　請求項１記載の光周波数制御装置と、
　前記第１の光を発振する第１の光源と、
　前記第２の光を発振する第２の光源と、
　前記局発信号を発振する局発信号源と、
　前記基準信号を発振する基準信号源と
　を備えた光発振装置。
　前記信号処理部は、前記設定値に従って、前記第１の光に含まれる周波数を制御するための第１の制御信号及び前記第２の光に含まれる周波数を制御するための第２の制御信号のそれぞれを出力し、
　前記第１の光源は、前記信号処理部から出力された第１の制御信号に従って、前記第１の光に含まれる周波数を変更し、
　前記第２の光源は、前記光源制御回路から出力された位相誤差信号及び前記信号処理部から出力された第２の制御信号のそれぞれに従って、前記第２の光に含まれる周波数を変更することを特徴とする請求項５記載の光発振装置。
　前記信号処理部は、前記光源制御回路から出力された位相誤差信号に基づいて、前記第１の制御信号及び前記第２の制御信号のそれぞれを調整することを特徴とする請求項５記載の光発振装置。
　前記第１の光源により発振された光を分配して、分配後の一方の光を前記検波回路に出力し、分配後の他方の光を、オフセットロッキング光における一方の光として出力する第１の光分配器と、
　前記第２の光源により発振された光を分配して、分配後の一方の光を前記検波回路に出力し、分配後の他方の光を、前記オフセットロッキング光における他方の光として出力する第２の光分配器と
　を備えたことを特徴とする請求項５記載の光発振装置。
　前記第１の光源、前記第２の光源及び前記検波回路の中の１つ以上が、プレーナ光波回路として集積化されていることを特徴とする請求項５記載の光発振装置。
　前記第１の光源、前記第２の光源、前記検波回路、前記光源制御回路及び前記信号処理部の中の１つ以上が、シリコンを用いて、集積化されていることを特徴とする請求項５記載の光発振装置。
　請求項５から請求項１０のうちのいずれか１項記載の光発振装置と、
　前記第１の光源により発振された第１の光を、入力信号によって変調する光変調器と、
　前記第２の光源により発振された第２の光と、前記光変調器による変調後の光とを合波する光合波器と、
　前記光合波器による合波後の光を電気信号に変換する光電変換器と
　を備えた周波数変換装置。
　前記光合波器による合波後の光のパワー変動を抑制し、パワー変動抑制後の光を前記光電変換器に出力する光パワー安定化装置を備えたことを特徴とする請求項１１記載の周波数変換装置。
　請求項５から請求項１０のうちのいずれか１項記載の光発振装置と、
　前記第１の光源により発振された第１の光と、前記第２の光源により発振された第２の光とを合波する光合波器と、
　前記光合波器による合波後の光を電気信号に変換する光電変換器と
　を備えた電波発生装置。
　前記光合波器による合波後の光のパワー変動を抑制し、パワー変動抑制後の光を前記光電変換器に出力する光パワー安定化装置を備えたことを特徴とする請求項１３記載の電波発生装置。