WO2021091113A1 - 광대역 커패시터 - Google Patents

광대역 커패시터 Download PDF

Info

Publication number
WO2021091113A1
WO2021091113A1 PCT/KR2020/014176 KR2020014176W WO2021091113A1 WO 2021091113 A1 WO2021091113 A1 WO 2021091113A1 KR 2020014176 W KR2020014176 W KR 2020014176W WO 2021091113 A1 WO2021091113 A1 WO 2021091113A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
disposed
main
main electrode
dielectric
Prior art date
Application number
PCT/KR2020/014176
Other languages
English (en)
French (fr)
Inventor
임병국
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190142961A external-priority patent/KR102536171B1/ko
Priority claimed from KR1020190142960A external-priority patent/KR102536166B1/ko
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to CN202080083098.5A priority Critical patent/CN114762067A/zh
Priority to US17/775,309 priority patent/US11908624B2/en
Publication of WO2021091113A1 publication Critical patent/WO2021091113A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Definitions

  • the present invention relates to a broadband capacitor, and more particularly, to a broadband capacitor (BROADBAND CAPACITOR) used in the configuration of a high-speed communication network.
  • BROADBAND CAPACITOR broadband capacitor
  • a conventional broadband capacitor is constructed by stacking a plurality of electrode units including a main electrode having an extension arm formed on a side of one end and a C-shaped electrode surrounding the other end of the main electrode.
  • a primary capacitance is formed by overlapping the main electrodes, and a secondary capacitance is formed between the C-type electrode and the main electrode to increase the capacitance, thereby realizing a wideband characteristic.
  • the range in which the area of the main electrode can be changed is limited due to the C-type electrode and the end where the extension arm and the main electrode are connected, so that it is difficult to change the capacitance value.
  • the present invention has been proposed in order to solve the above-described conventional problem, and an object of the present invention is to provide a broadband capacitor in which an electrode unit is configured with a main electrode and a plurality of side electrodes so that the capacitance value can be easily changed.
  • the present invention has been proposed in order to solve the above-described conventional problem, and provides a broadband capacitor in which floating electrodes are disposed on top and bottom of a stack in which a plurality of electrode units composed of a main electrode and a plurality of side electrodes are stacked. To provide for a different purpose.
  • a laminate in which a plurality of electrode sets are stacked is disposed, and the upper surface, the lower surface, the first side, the second side opposite to the first side, and the second side A dielectric having a third side and a fourth side opposite to the third side, a first external electrode disposed on the first side of the dielectric, and a second disposed on the second side of the dielectric and facing the first external electrode.
  • An external electrode is included, and the plurality of electrode sets includes a first electrode set and a second electrode set, and the laminate is configured by alternately stacking a first electrode set and a second electrode set.
  • the first electrode set includes a first main electrode having a first side, a second side facing the first side, a third side, and a fourth side facing the third side, and a first main electrode spaced apart from the first main electrode.
  • a first side electrode disposed facing the third side of and skewed toward the first side of the first main electrode, and disposed to face the fourth side of the first main electrode while being spaced apart from the first main electrode,
  • Including a third side electrode arranged to be skewed and a fourth side electrode spaced apart from the first main electrode and disposed to face the fourth side of the first main electrode, and disposed skewed toward the second side of the first main electrode. can do.
  • the first side electrode and the second side electrode have one side disposed on the same line as the first side of the first main electrode, and the third side electrode and the fourth side electrode are the first side and the first side of the first main electrode.
  • the first side electrode does not have a side disposed on the same line as the second side, and the first side electrode faces the second side electrode around the first main electrode, and the third side electrode is a fourth side electrode around the first main electrode.
  • the first main electrode, the first side electrode, and the second side electrode may be electrically connected to the first external electrode, and the third side electrode and the fourth side electrode may be electrically connected to the second external electrode.
  • the second electrode set includes a first side, a second main electrode having a second side facing the first side, a third side, and a fourth side facing the third side, and a second main electrode spaced apart from the second main electrode.
  • a fifth side electrode disposed facing the third side of the second main electrode and disposed to be skewed toward the first side of the second main electrode, and disposed to face the fourth side of the second main electrode while being spaced apart from the second main electrode
  • Including a seventh side electrode that is skewed and disposed to face the fourth side of the second main electrode and spaced apart from the second main electrode, and is skewed toward the second side of the second main electrode. can do.
  • the fifth side electrode and the sixth side electrode have one side disposed on the same line as the first side of the second main electrode, and the seventh side electrode and the eighth side electrode are the first side and the first side of the second main electrode.
  • the fifth side electrode does not have a side disposed on the same line as the second side, and the fifth side electrode faces the sixth side electrode with the second main electrode as the center, and the seventh side electrode is the eighth side electrode with the second main electrode as the center.
  • the second main electrode, the fifth side electrode, and the sixth side electrode may be electrically connected to the second external electrode, and the seventh side electrode and the eighth side electrode may be electrically connected to the first external electrode.
  • the dielectric material includes a plurality of first dielectric sheets on which the first electrode set is disposed and a plurality of second dielectric sheets on which the second electrode set is disposed, and the plurality of first dielectric sheets and the plurality of second dielectric sheets are alternately stacked. Can be.
  • the first external electrode and the second external electrode are disposed extending to the upper surface, the lower surface, the third side and the fourth side of the dielectric, and may be spaced apart from each other at the upper and lower surfaces, the third and fourth sides of the dielectric.
  • the broadband capacitor according to the embodiment of the present invention is disposed inside the dielectric, but is disposed on the upper side of the stack, and is disposed on the upper surface of the dielectric, and the upper floating electrode overlaps the first and second external electrodes, and the inside of the dielectric.
  • a lower floating electrode disposed under the stacked body and overlapping with the first external electrode and the second external electrode disposed on a lower surface of the dielectric may be further included.
  • the upper floating electrode and the lower floating electrode may be positioned between the dielectric and the stacked body to be disposed inside the dielectric, and the upper floating electrode and the lower floating electrode may be spaced apart from the stacked body with the dielectric layer interposed therebetween.
  • the upper floating electrode includes one or more first electrode plates stacked between the upper surface of the dielectric and the upper surface of the stack, and the lower floating electrode includes one or more second electrode plates stacked between the lower surface of the dielectric and the lower surface of the stack. can do.
  • the capacitance when a broadband capacitor is manufactured with the same size as a general capacitor, the capacitance can be increased compared to the conventional capacitor, so that loss below the reference can be maintained in a wide frequency band range, thereby covering a broadband. There is an effect.
  • the broadband capacitor can extend the main electrode to a location adjacent to the external electrode that is not electrically connected, the required capacitance value can be realized by varying the length of the main electrode, so the degree of freedom of the capacitance value even in a small area. Has the effect of increasing.
  • the broadband capacitor has an effect of improving the broadband characteristic by reducing the resonance frequency and level compared to the conventional broadband capacitor by disposing a plurality of side patterns on the side of the main electrode.
  • the broadband capacitor has an effect of reducing a resonance level by disposing floating electrodes on top and bottom of a stacked body in which a plurality of electrode sets including a main electrode and a plurality of side electrodes are stacked.
  • the broadband capacitor has an effect of further reducing the resonance level by configuring the floating electrode in a plurality of layers.
  • 1 to 4 are views for explaining a broadband capacitor according to a first embodiment of the present invention.
  • 5 to 11 are views for explaining an electrode unit of a broadband capacitor according to a first embodiment of the present invention.
  • FIG. 12 is a view for explaining the performance of a broadband capacitor according to the first embodiment of the present invention compared with a conventional broadband capacitor.
  • FIG. 13 and 14 are views for explaining a broadband capacitor according to a second embodiment of the present invention.
  • 15 is a view for explaining a modified example of the broadband capacitor according to the second embodiment of the present invention.
  • 16 is a view for explaining a comparison of the performance of a broadband capacitor according to a second embodiment of the present invention with a conventional broadband capacitor.
  • the broadband capacitor according to the first embodiment of the present invention includes a dielectric 100, a plurality of electrode units 200 disposed in the dielectric 100, a first external electrode 320, and a first electrode. 2 external electrodes 340 are included.
  • the dielectric 100 is made of a rectangular parallelepiped having an upper surface, a lower surface, a first side surface, a second side surface facing the first side surface, a third side surface, and a fourth side surface facing the third side surface.
  • the dielectric 100 may be formed by stacking a plurality of dielectric 100 sheets on which the electrode unit 200 is formed.
  • the first external electrode 320 is an electrode disposed on the first side of the dielectric 100.
  • the first external electrode 320 and the second external electrode 340 may be formed to extend to an upper surface, a lower surface, a third side, and a fourth side of the dielectric 100.
  • the second external electrode 340 is an electrode disposed on the second side of the dielectric 100.
  • the second external electrode 340 and the second external electrode 340 may be formed to extend to the upper surface, the lower surface, the third side and the fourth side of the dielectric 100.
  • first external electrode 320 and the second external electrode 340 may be formed to face each other by being spaced apart from each other at a predetermined distance from the top, bottom, third and fourth sides of the dielectric 100.
  • the plurality of electrode units 200 are sequentially stacked and disposed inside the dielectric 100.
  • Each electrode unit 200 includes a first electrode set 220 and a second electrode set 240. Accordingly, a plurality of dielectric 100 sheets on which the first electrode set 220 is formed and a plurality of dielectric 100 sheets on which the second electrode set 240 are formed are alternately stacked in the dielectric 100 to be formed. Take that as an example.
  • three electrode units 200 that is, three first electrode sets 220 and three second electrode sets 240
  • electrodes stacked to form a broadband capacitor The number of units 200 is not limited to the number shown in the drawings because it can be variously changed according to characteristics such as capacitance required by the installed device.
  • the first electrode set 220 includes a first main electrode 221, a first side electrode 223, a second side electrode 225, a third side electrode 227, and a fourth side electrode 229. .
  • the first main electrode 221 is composed of a plate-shaped conductor.
  • the first main electrode 221 is a first side electrically connected to the first external electrode 320, a second side opposite to the first side, and a third side disposed in the direction of one end of the first side and the second side. And a fourth side disposed in the direction of the other end of the first side and the second side and facing the third side.
  • the first side electrode 223 is formed of a plate-shaped conductor and is disposed to be spaced apart from the first main electrode 221 by a predetermined distance.
  • the first side electrode 223 is disposed to be skewed from the third side direction of the first main electrode 221 to the first side direction of the first main electrode 221.
  • the second side electrode 225 is formed of a plate-shaped conductor and is disposed to be spaced apart from the first main electrode 221 by a predetermined distance.
  • the second side electrode 225 is arranged to be skewed from the fourth side direction of the first main electrode 221 to the first side direction of the first main electrode 221. Accordingly, the second side electrode 225 is disposed to face the first side electrode 223 with the first main electrode 221 as the center.
  • the third side electrode 227 is formed of a plate-shaped conductor and is disposed to be spaced apart from the first main electrode 221 by a predetermined distance.
  • the third side electrode 227 is disposed to be skewed from the third side direction of the first main electrode 221 to the second side direction of the first main electrode 221. Accordingly, the third side electrode 227 is disposed to face the first main electrode 221 and the first side electrode 223.
  • the fourth side electrode 229 is formed of a plate-shaped conductor and is disposed to be spaced apart from the first main electrode 221 by a predetermined distance.
  • the fourth side electrode 229 is disposed to be skewed from the fourth side direction of the first main electrode 221 to the second side direction of the first main electrode 221. Accordingly, the fourth side electrode 229 is disposed to face the third side electrode 227 with the first main electrode 221 as the center, and the first main electrode 221 and the second side electrode 225 It is placed facing each other.
  • the first main electrode 221, the first side electrode 223, and the second side electrode 225 are electrically connected to the first external electrode 320, and the third side electrode 227 and the fourth side The electrode 229 is electrically connected to the second external electrode 340.
  • the second side of the first main electrode 221 is spaced apart from the second external electrode 340 by a predetermined distance to be electrically separated from the second external electrode 340.
  • the second electrode set 240 includes a second main electrode 241, a fifth side electrode 243, a sixth side electrode 245, a seventh side electrode 247, and an eighth side electrode 249. It is composed.
  • the second main electrode 241 is formed of a plate-shaped conductor.
  • the second main electrode 241 is a first side electrically connected to the second external electrode 340, a second side opposite to the first side, and a third side disposed in the direction of one end of the first side and the second side. And a fourth side disposed in the direction of the other end of the first side and the second side and facing the third side.
  • the fifth side electrode 243 is formed of a plate-shaped conductor and is disposed to be spaced apart from the second main electrode 241 by a predetermined distance.
  • the fifth side electrode 243 is disposed to be skewed from the third side direction of the second main electrode 241 to the first side direction of the second main electrode 241.
  • the sixth side electrode 245 is formed of a plate-shaped conductor and is disposed to be spaced apart from the second main electrode 241 by a predetermined distance.
  • the sixth side electrode 245 is arranged to be skewed from the fourth side direction of the second main electrode 241 to the first side direction of the second main electrode 241. Accordingly, the sixth side electrode 245 is disposed to face the fifth side electrode 243 with the second main electrode 241 as the center.
  • the seventh side electrode 247 is formed of a plate-shaped conductor and is disposed to be spaced apart from the second main electrode 241 by a predetermined distance.
  • the seventh side electrode 247 is arranged to be skewed from the third side direction of the second main electrode 241 to the second side direction of the second main electrode 241. Accordingly, the seventh side electrode 247 is disposed to face the second main electrode 241 and the fifth side electrode 243.
  • the eighth side electrode 249 is formed of a plate-shaped conductor and is disposed to be spaced apart from the second main electrode 241 by a predetermined distance.
  • the eighth side electrode 249 is disposed so as to be skewed from the fourth side direction of the second main electrode 241 to the second side direction of the second main electrode 241. Accordingly, the eighth side electrode 249 is disposed to face the seventh side electrode 247 with the second main electrode 241 as the center, and the second main electrode 241 and the sixth side electrode 245 It is placed facing each other.
  • the second main electrode 241, the fifth side electrode 243, and the sixth side electrode 245 are electrically connected to the second external electrode 340, and the seventh side electrode 247 and the eighth side electrode
  • the electrode 249 is electrically connected to the first external electrode 320.
  • the second side of the second main electrode 241 is spaced apart from the first external electrode 320 by a predetermined distance to be electrically separated from the first external electrode 320.
  • the broadband capacitor forms a first capacitance C1 between adjacent electrode units 200. That is, as the plurality of electrode units 200 are stacked, an overlapping region is formed between the first main electrode 221 and the second main electrode 241, and the broadband capacitor includes the first main electrode 221 and the second main electrode. A first capacitance C1 is formed in the overlapping region of the electrode 241.
  • the broadband capacitor forms a second capacitance C2 in a region where the main electrode and the side electrode face each other, and in the region where the main electrode and the external electrode face each other. That is, the broadband capacitor is between the first main electrode 221 and the third side electrode 227, between the first main electrode 221 and the fourth side electrode 229, and between the first main electrode 221 and the second external electrode.
  • a second capacitance C2 is formed between the electrodes 340.
  • the broadband capacitor includes the second main electrode 241 and the seventh side electrode 247, the second main electrode 241 and the eighth side electrode 249, and the second main electrode 241 and the first external electrode ( A second capacitance C2 is formed between 320). In this case, a second capacitance C2 less than the first capacitance C1 is formed between the main electrode, the side electrode, and the external electrode.
  • the broadband capacitor forms a third capacitance C3 in a region where two adjacent side electrodes face each other. That is, the broadband capacitor is between the first side electrode 223 and the third side electrode 227, between the second side electrode 225 and the fourth side electrode 229, the fifth side electrode 243 and the seventh side A third capacitance C3 is formed between the electrodes 247 and between the sixth side electrode 245 and the eighth side electrode 249. In this case, a third capacitance C3 smaller than the first capacitance C1 and the second capacitance C2 is formed between the two adjacent side electrodes.
  • the broadband capacitor when manufactured in the same size as a general capacitor, it can increase the capacitance compared to the conventional capacitor, and thus, it can maintain a loss below the reference in a wide frequency band range.
  • the length D1 of the first main electrode 221 may be changed to adjust (variable) the capacitance. That is, the length D1 of the first main electrode 221 means a linear distance from the first side to the second side of the first main electrode 221, and the minimum overlapping area with the second main electrode 241
  • the second external electrode 340 is not electrically connected to the second external electrode 340 from the position P11 where the region exists when facing the third side electrode 227 and the fourth side electrode 229 while forming ) And the nearest position (P12) can be changed.
  • the length D2 of the second main electrode 241 may also be changed to adjust the capacitance. That is, the length D2 of the second main electrode 241 means a linear distance from the first side to the second side of the second main electrode 241, and the minimum overlapping area with the first main electrode 221
  • the first external electrode 320 is not electrically connected to the first external electrode 320 from the position P21 where the region exists when facing the seventh side electrode 247 and the eighth side electrode 249 while forming ) And the nearest position (P22) can be changed.
  • the broadband capacitor can extend the main electrode to a location adjacent to the external electrode that is not electrically connected, the required capacitance value can be realized by varying the length of the main electrode, so the degree of freedom of the capacitance value even in a small area. It gets higher.
  • the broadband capacitor may adjust (variable) the capacitance by changing the length DS of the side electrode.
  • all of the first to fourth side electrodes 223 to 229 are formed to have the same length DS.
  • the area when the capacitance is increased, when the first main electrode 221, the third side electrode 227, and the fourth side electrode 229 face each other, the area must be enlarged.
  • the length DS2 of the fourth side electrode 229 is longer than the length DS1 of the first side electrode 223 and the second side electrode 225.
  • the area when the capacitance is lowered, when the first main electrode 221, the third side electrode 227, and the fourth side electrode 229 face each other, the area must be smaller, so that the third side electrode 227 And the length DS2 of the fourth side electrode 229 is shorter than the length DS1 of the first side electrode 223 and the second side electrode 225.
  • the fifth side electrode 243 and the eighth side electrode 249 inside the fifth side electrode 243 are also used for adjusting (variable) capacitance, similar to the first side electrode 223 and the fourth side electrode 229. can be changed.
  • resonance occurs at about 4 GHz and about 12 GHz, and the resonance level at each frequency is measured to be about -0.4 dB and about -0.3 dB.
  • the resonance level at the corresponding frequency is measured to be about -0.3 dB.
  • the broadband capacitor according to the first embodiment of the present invention by disposing a plurality of side patterns on the side of the main electrode, the resonance frequency and level are reduced compared to the conventional broadband capacitor, thereby improving broadband characteristics.
  • an upper floating electrode 420 disposed on a stacked body in which a plurality of electrode sets are stacked and a lower floating electrode disposed under the stacked body ( 440) may be further included.
  • the upper floating electrode 420 is composed of a plate-shaped conductor.
  • the upper floating electrode 420 is disposed on a stack in which a plurality of electrode units are stacked.
  • the upper floating electrode 420 is spaced apart from an electrode set disposed at the top of the stacked body by a predetermined distance, and a dielectric layer is interposed therebetween.
  • the lower floating electrode 440 is composed of a plate-shaped conductor.
  • the lower floating electrode 440 is disposed under a stack in which a plurality of electrode units are stacked.
  • the lower floating electrode 440 is spaced apart from an electrode set disposed at the lowermost portion of the stacked body by a predetermined distance, and a dielectric layer is interposed therebetween.
  • the upper floating electrode 420 and the lower floating electrode 440 are disposed to face each other around the stacked body, and are disposed to overlap at least a portion of the first and second external electrodes 320 and 340.
  • the broadband capacitor according to the second embodiment of the present invention has been illustrated and described as including both an upper floating electrode 420 and a lower floating electrode 440, but is not limited thereto and may include only one floating electrode. May be. Even in this case, there is an effect of reducing the resonance level compared to the conventional broadband capacitor.
  • the broadband capacitor does not use a flange effect in which capacitance is formed in a space between the external electrodes in the conventional wideband capacitor, but increases the total capacitance by using the fourth capacitance formed between the external electrode and the floating electrode.
  • a fourth capacitance is formed between the first and second external electrodes and the upper floating electrode 420 disposed on the upper surface of the dielectric. Likewise, a fourth capacitance is also formed between the first external electrode and the second external electrode and the lower floating electrode 440 disposed under the dielectric. In this case, the fourth capacitance has a capacitance value equal to or greater than the capacitance formed between the external electrodes.
  • the upper floating electrode 420 and the lower floating electrode 440 may each include a plurality of electrode plates.
  • the upper floating electrode 420 is configured by stacking a plurality of first electrode plates 422.
  • the plurality of first electrode plates 422 are respectively disposed on a dielectric sheet, and a dielectric layer is interposed between the plurality of first electrode plates 422 as the dielectric sheets are stacked.
  • the lower floating electrode 440 is configured by stacking a plurality of second electrode plates 442. At this time, the plurality of second electrode plates 442 are respectively disposed on a dielectric sheet, and a dielectric layer is interposed between the plurality of second electrode plates 442 as the dielectric sheets are stacked.
  • a fourth capacitance is formed between the first and second external electrodes disposed on the upper surface of the dielectric and the upper floating electrode 420. Likewise, a fourth capacitance is also formed between the first external electrode and the second external electrode and the lower floating electrode 440 disposed under the dielectric. In this case, a fourth capacitance may also be formed between the first electrode plates 422 and the second electrode plates.
  • resonance occurs at about 4 GHz, about 10 GHz, and about 18 GHz, and the resonance level at each frequency is about -0.64 dB, about -0.27 dB, and It measures about -0.24dB.
  • the resonance level at the corresponding frequency is approximately -0.31. It is measured in dB.
  • resonance occurs only at about 1 GHz, and the resonance level at the corresponding frequency is measured to be about -0.11.
  • the resonance and the resonance level are measured substantially the same as that of the floating electrode structure of the single layer, and the resonance level is subtly reduced.
  • the resonance level can be reduced by disposing floating electrodes on the upper and lower portions of the stacked body in which a plurality of electrode sets including a main electrode and a plurality of side electrodes are stacked.
  • the broadband capacitor according to an embodiment of the present invention may further reduce the resonance level by configuring the floating electrode in a plurality of layers.
  • the floating electrode may be disposed on a stacked body in which a plurality of electrode units composed of a main electrode having an extension arm formed on one end of the main electrode and a C-shaped electrode surrounding the other end of the main electrode are stacked.
  • electrode sets including electrodes are disposed on a stacked body, the effect of reducing the resonance level is increased.

Abstract

메인 전극과 복수의 사이드 전극으로 전극 유닛을 구성하여 정전 용량값의 변경이 용이하도록 한 광대역 커패시터를 제시한다. 제시된 광대역 커패시터는 제1 메인 전극 및 제1 메인 전극과 이격된 복수의 사이드 전극으로 구성된 제1 전극 세트와 제2 메인 전극 및 제2 메인 전극과 이격된 복수의 사이드 전극으로 구성된 제2 전극 세트를 교대로 적층하여 형성된다.

Description

광대역 커패시터
본 발명은 광대역 커패시터에 관한 것으로, 더욱 상세하게는 고속 통신망의 구성에 사용되는 광대역 커패시터(BROADBAND CAPACITOR)에 관한 것이다.
종래의 광대역 커패시터는 일단부의 측부에 익스텐션 암이 형성된 주전극과 주전극의 타단부를 감싸는 C형 전극으로 구성된 복수의 전극 유닛을 적층하여 구성된다. 종래의 광대역 커패시터는 주전극들 간의 중첩을 통해 1차 정전 용량을 형성하고, C형 전극과 주전극 사이에서 2차 정전 용량을 형성하여 정전 용량을 증가시켜 광대역 특성을 구현하고 있다.
하지만, 종래의 광대역 커패시터는 익스텐션 암과 주전극이 연결되는 단부와 C형 전극으로 인해 주전극의 면적을 변경할 수 있는 범위가 한정되어 정전 용량값의 변경이 어려운 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 메인 전극과 복수의 사이드 전극으로 전극 유닛을 구성하여 정전 용량값의 변경이 용이하도록 한 광대역 커패시터를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 메인 전극과 복수의 사이드 전극으로 구성된 복수의 전극 유닛을 적층한 적층체의 상부 및 하부에 플로팅 전극을 배치하도록 한 광대역 커패시터를 제공하는 것을 다른 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 광대역 커패시터는 내부에 복수의 전극 세트가 적층된 적층체가 배치되고, 상면, 하면, 제1 측면, 제1 측면과 대향되는 제2 측면, 제3 측면 및 제3 측면과 대향되는 제4 측면을 갖는 유전체, 유전체의 제1 측면에 배치된 제1 외부 전극 및 유전체의 제2 측면에 배치되어 제1 외부 전극과 대향되어 마주보도록 배치된 제2 외부 전극을 포함하고, 복수의 전극 세트는 제1 전극 세트 및 제2 전극 세트를 포함하고, 적층체는 제1 전극 세트 및 제2 전극 세트가 교대로 적층되어 구성된다.
제1 전극 세트는 제1 변, 제1 변과 대향되는 제2 변, 제3 변 및 제3 변과 대향되는 제4 변을 갖는 제1 메인 전극, 제1 메인 전극과 이격되어 제1 메인 전극의 제3 변과 마주하여 배치되고, 제1 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제1 사이드 전극, 제1 메인 전극과 이격되어 제1 메인 전극의 제4 변과 마주하여 배치되고, 제1 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제2 사이드 전극, 제1 메인 전극과 이격되어 제1 메인 전극의 제3 변과 마주하여 배치되고, 제1 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제3 사이드 전극 및 제1 메인 전극과 이격되어 제1 메인 전극의 제4 변과 마주하여 배치되고, 제1 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제4 사이드 전극을 포함할 수 있다.
이때, 제1 사이드 전극 및 제2 사이드 전극은 제1 메인 전극의 제1 변과 동일 선상에 배치된 한 변을 갖고, 제3 사이드 전극 및 제4 사이드 전극은 제1 메인 전극의 제1 변 및 제2 변과 동일 선상에 배치된 변을 갖지 않고, 제1 사이드 전극은 제1 메인 전극을 중심으로 제2 사이드 전극과 대향되고, 제3 사이드 전극은 제1 메인 전극을 중심으로 제4 사이드 전극과 대향되고, 제1 메인 전극, 제1 사이드 전극 및 제2 사이드 전극은 제1 외부 전극과 전기적으로 연결되고, 제3 사이드 전극 및 제4 사이드 전극은 제2 외부 전극과 전기적으로 연결될 수 있다.
제2 전극 세트는 제1 변, 제1 변과 대향되는 제2 변, 제3 변 및 제3 변과 대향되는 제4 변을 갖는 제2 메인 전극, 제2 메인 전극과 이격되어 제2 메인 전극의 제3 변과 마주하여 배치되고, 제2 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제5 사이드 전극, 제2 메인 전극과 이격되어 제2 메인 전극의 제4 변과 마주하여 배치되고, 제2 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제6 사이드 전극, 제2 메인 전극과 이격되어 제2 메인 전극의 제3 변과 마주하여 배치되고, 제2 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제7 사이드 전극 및 제2 메인 전극과 이격되어 제2 메인 전극의 제4 변과 마주하여 배치되고, 제2 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제8 사이드 전극을 포함할 수 있다.
이때, 제5 사이드 전극 및 제6 사이드 전극은 제2 메인 전극의 제1 변과 동일 선상에 배치된 한 변을 갖고, 제7 사이드 전극 및 제8 사이드 전극은 제2 메인 전극의 제1 변 및 제2 변과 동일 선상에 배치된 변을 갖지 않고, 제5 사이드 전극은 제2 메인 전극을 중심으로 제6 사이드 전극과 대향되고, 제7 사이드 전극은 제2 메인 전극을 중심으로 제8 사이드 전극과 대향되고, 제2 메인 전극, 제5 사이드 전극 및 제6 사이드 전극은 제2 외부 전극과 전기적으로 연결되고, 제7 사이드 전극 및 제8 사이드 전극은 제1 외부 전극과 전기적으로 연결될 수 있다.
유전체는 제1 전극 세트가 배치된 복수의 제1 유전체 시트 및 제2 전극 세트가 배치된 복수의 제2 유전체 시트를 포함하고, 복수의 제1 유전체 시트 및 복수의 제2 유전체 시트는 교대로 적층될 수 있다.
제1 외부 전극 및 제2 외부 전극은 유전체의 상면, 하면, 제3측면 및 제4 측면으로 연장되어 배치되되, 유전체의 상면, 하면, 제3측면 및 제4 측면에서 서로 이격될 수 있다.
본 발명의 실시 예에 따른 광대역 커패시터는 유전체의 내부에 배치되되 적층체의 상부에 배치되고, 유전체의 상면에 배치된 제1 외부 전극 및 제2 외부 전극과 중첩된 상부 플로팅 전극, 유전체의 내부에 배치되되 적층체의 하부에 배치되고, 유전체의 하면에 배치된 제1 외부 전극 및 제2 외부 전극과 중첩된 하부 플로팅 전극을 더 포함할 수 있다.
이때, 상부 플로팅 전극 및 하부 플로팅 전극은 유전체와 적층체 사이에 위치하여 유전체의 내부에 배치되고, 상부 플로팅 전극 및 하부 플로팅 전극은 유전체층을 사이에 두고 적층체와 이격될 수 있다. 상부 플로팅 전극은 유전체의 상면과 적층체의 상면 사이에서 적층된 하나 이상의 제1 전극판을 포함하고, 하부 플로팅 전극은 유전체의 하면과 적층체의 하면 사이에서 적층된 하나 이상의 제2 전극판을 포함할 수 있다.
본 발명에 의하면, 광대역 커패시터는 일반적인 커패시터와 동일한 크기로 제작된 경우, 기존의 커패시터에 비해 정전 용량을 증가시킬 수 있기 때문에, 넓은 주파수 대역 범위에서 기준 이하의 손실을 유지할 수 있어 광대역을 커버할 수 있어 효과가 있다.
또한, 광대역 커패시터는 메인 전극을 전기적으로 연결되지 않은 외부 전극과 인접한 위치까지 확장할 수 있기 때문에, 메인 전극의 길이를 가변을 통해 요구되는 정전 용량값을 구현할 수 있어 작은 면적에서도 정전 용량값의 자유도가 높아지는 효과가 있다.
또한, 광대역 커패시터는 메인 전극의 측면에 복수의 사이드 패턴을 배치함으로써, 종래의 광대역 커패시터에 비해 공진 빈도 및 레벨이 감소되어 광대역 특성이 향상되는 효과가 있다.
또한, 광대역 커패시터는 메인 전극과 복수의 사이드 전극으로 구성된 복수의 전극 세트를 적층한 적층체의 상부 및 하부에 플로팅 전극을 배치함으로써, 공진 레벨을 감소시킬 수 있는 효과가 있다.
또한, 광대역 커패시터는 플로팅 전극을 복수층으로 구성함으로써, 공진 레벨을 더욱 감소시킬 수 있는 효과가 있다.
도 1 내지 도 4는 본 발명의 제1 실시 예에 따른 광대역 커패시터를 설명하기 위한 도면.
도 5 내지 도 11은 본 발명의 제1 실시 예에 따른 광대역 커패시터의 전극 유닛을 설명하기 위한 도면.
도 12는 본 발명의 제1 실시 예에 따른 광대역 커패시터의 성능을 종래의 광대역 커패시터와 비교 설명하기 위한 도면.
도 13 및 도 14는 본 발명의 제2 실시 예에 따른 광대역 커패시터를 설명하기 위한 도면.
도 15는 본 발명의 제2 실시 예에 따른 광대역 커패시터의 변형 예를 설명하기 위한 도면.
도 16은 본 발명의 제2 실시 예에 따른 광대역 커패시터의 성능을 종래의 광대역 커패시터와 비교 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 내지 도 4를 참조하면, 본 발명의 제1 실시 예에 따른 광대역 커패시터는 유전체(100), 유전체(100) 내에 배치된 복수의 전극 유닛(200), 제1 외부 전극(320) 및 제2 외부 전극(340)을 포함하여 구성된다.
유전체(100)는 상면, 하면, 제1 측면, 제1 측면에 대향되는 제2 측면, 제3 측면, 제3 측면에 대향되는 제4 측면을 갖는 직육면체로 구성된 것을 일례로 한다. 유전체(100)는 전극 유닛(200)이 형성된 복수의 유전체(100) 시트가 적층되어 구성될 수 있다.
제1 외부 전극(320)은 유전체(100)의 제1 측면에 배치되는 전극이다. 제1 외부 전극(320) 및 제2 외부 전극(340)은 유전체(100)의 상면, 하면, 제3측면 및 제4 측면으로 연장되어 형성될 수 있다.
제2 외부 전극(340)은 유전체(100)의 제2 측면에 배치되는 전극이다. 제2 외부 전극(340) 및 제2 외부 전극(340)은 유전체(100)의 상면, 하면, 제3측면 및 제4 측면으로 연장되어 형성될 수 있다.
이때, 제1 외부 전극(320) 및 제2 외부 전극(340)은 유전체(100)의 상면, 하면, 제3측면 및 제4 측면에서 소정 간격 이격되어 서로 마주보도록 형성될 수 있다.
복수의 전극 유닛(200)은 순차적으로 적층되어 유전체(100) 내부에 배치된다. 각 전극 유닛(200)은 제1 전극 세트(220) 및 제2 전극 세트(240)를 포함하여 구성된다. 그에 따라, 유전체(100)의 내부에는 제1 전극 세트(220)가 형성된 복수의 유전체(100) 시트 및 제2 전극 세트(240)가 형성된 복수의 유전체(100) 시트가 교대로 적층되어 형성되는 것을 일례로 한다.
여기서, 도 4에서는 3개의 전극 유닛(200; 즉, 3개의 제1 전극 세트(220) 및 3개의 제2 전극 세트(240))가 적층된 것으로 도시하였으나, 광대역 커패시터를 구성하기 위해 적층되는 전극 유닛(200)의 개수는 설치되는 장치에서 요구되는 커패시턴스 등의 특성에 따라 다양하게 변경될 수 있으므로 도면에 도시된 개수로 한정되지 않는다.
제1 전극 세트(220)는 제1 메인 전극(221), 제1 사이드 전극(223), 제2 사이드 전극(225), 제3 사이드 전극(227) 및 제4 사이드 전극(229)을 포함한다.
제1 메인 전극(221)은 판상의 도전체로 구성된다. 제1 메인 전극(221)은 제1 외부 전극(320)과 전기적으로 연결되는 제1 변, 제1 변에 대향되는 제2 변, 제1 변과 제2 변의 일측 단부 방향으로 배치된 제3 변 및 제1 변과 제2 변의 타측 단부 방향으로 배치되어 제3 변과 대향되는 제4 변을 갖는다.
제1 사이드 전극(223)은 판상의 도전체로 구성되어 제1 메인 전극(221)과 소정간격 이격되어 배치된다. 제1 사이드 전극(223)은 제1 메인 전극(221)의 제3 변 방향에서 제1 메인 전극(221)의 제1 변 방향으로 치우쳐져 배치된다.
제2 사이드 전극(225)은 판상의 도전체로 구성되어 제1 메인 전극(221)과 소정간격 이격되어 배치된다. 제2 사이드 전극(225)은 제1 메인 전극(221)의 제4 변 방향에서 제1 메인 전극(221)의 제1 변 방향으로 치우쳐져 배치된다. 그에 따라, 제2 사이드 전극(225)은 제1 메인 전극(221)을 중심으로 하여 제1 사이드 전극(223)과 대향되도록 배치된다.
제3 사이드 전극(227)은 판상의 도전체로 구성되어 제1 메인 전극(221)과 소정간격 이격되도록 배치된다. 제3 사이드 전극(227)은 제1 메인 전극(221)의 제3 변 방향에서 제1 메인 전극(221)의 제2 변 방향으로 치우쳐져 배치된다. 그에 따라, 제3 사이드 전극(227)은 제1 메인 전극(221) 및 제1 사이드 전극(223)과 마주하여 배치된다.
제4 사이드 전극(229)은 판상의 도전체로 구성되어 제1 메인 전극(221)과 소정간격 이격되도록 배치된다. 제4 사이드 전극(229)은 제1 메인 전극(221)의 제4 변 방향에서 제1 메인 전극(221)의 제2 변 방향으로 치우쳐져 배치된다. 그에 따라, 제4 사이드 전극(229)은 제1 메인 전극(221)을 중심으로 하여 제3 사이드 전극(227)과 대향되도록 배치되며, 제1 메인 전극(221) 및 제2 사이드 전극(225)과 마주하여 배치된다.
이때, 제1 메인 전극(221), 제1 사이드 전극(223) 및 제2 사이드 전극(225)은 제1 외부 전극(320)과 전기적으로 연결되며, 제3 사이드 전극(227) 및 제4 사이드 전극(229)은 제2 외부 전극(340)과 전기적으로 연결된다. 또한, 제1 메인 전극(221)의 제2 변은 제2 외부 전극(340)과 소정 간격 이격되어 제2 외부 전극(340)과 전기적으로 분리된다.
제2 전극 세트(240)는 제2 메인 전극(241), 제5 사이드 전극(243), 제6 사이드 전극(245), 제7 사이드 전극(247) 및 제8 사이드 전극(249)을 포함하여 구성된다.
제2 메인 전극(241)은 판상의 도전체로 구성된다. 제2 메인 전극(241)은 제2 외부 전극(340)과 전기적으로 연결되는 제1 변, 제1 변에 대향되는 제2 변, 제1 변과 제2 변의 일측 단부 방향으로 배치된 제3 변 및 제1 변과 제2 변의 타측 단부 방향으로 배치되어 제3 변과 대향되는 제4 변을 갖는다.
제5 사이드 전극(243)은 판상의 도전체로 구성되어 제2 메인 전극(241)과 소정간격 이격되어 배치된다. 제5 사이드 전극(243)은 제2 메인 전극(241)의 제3 변 방향에서 제2 메인 전극(241)의 제1 변 방향으로 치우쳐져 배치된다.
제6 사이드 전극(245)은 판상의 도전체로 구성되어 제2 메인 전극(241)과 소정간격 이격되어 배치된다. 제6 사이드 전극(245)은 제2 메인 전극(241)의 제4 변 방향에서 제2 메인 전극(241)의 제1 변 방향으로 치우쳐져 배치된다. 그에 따라, 제6 사이드 전극(245)은 제2 메인 전극(241)을 중심으로 하여 제5 사이드 전극(243)과 대향되도록 배치된다.
제7 사이드 전극(247)은 판상의 도전체로 구성되어 제2 메인 전극(241)과 소정간격 이격되도록 배치된다. 제7 사이드 전극(247)은 제2 메인 전극(241)의 제3 변 방향에서 제2 메인 전극(241)의 제2 변 방향으로 치우쳐져 배치된다. 그에 따라, 제7 사이드 전극(247)은 제2 메인 전극(241) 및 제5 사이드 전극(243)과 마주하여 배치된다.
제8 사이드 전극(249)은 판상의 도전체로 구성되어 제2 메인 전극(241)과 소정간격 이격되도록 배치된다. 제8 사이드 전극(249)은 제2 메인 전극(241)의 제4 변 방향에서 제2 메인 전극(241)의 제2 변 방향으로 치우쳐져 배치된다. 그에 따라, 제8 사이드 전극(249)은 제2 메인 전극(241)을 중심으로 하여 제7 사이드 전극(247)과 대향되도록 배치되며, 제2 메인 전극(241) 및 제6 사이드 전극(245)과 마주하여 배치된다.
이때, 제2 메인 전극(241), 제5 사이드 전극(243) 및 제6 사이드 전극(245)은 제2 외부 전극(340)과 전기적으로 연결되며, 제7 사이드 전극(247) 및 제8 사이드 전극(249)은 제1 외부 전극(320)과 전기적으로 연결된다. 또한, 제2 메인 전극(241)의 제2 변은 제1 외부 전극(320)과 소정 간격 이격되어 제1 외부 전극(320)과 전기적으로 분리된다.
도 5 및 도 6을 참조하면, 광대역 커패시터는 인접한 전극 유닛(200)들 사이에서 제1 정전 용량(C1)을 형성한다. 즉, 복수의 전극 유닛(200)들이 적층됨에 따라 제1 메인 전극(221) 및 제2 메인 전극(241) 사이에 중첩 영역이 형성되며, 광대역 커패시터는 제1 메인 전극(221) 및 제2 메인 전극(241)의 중첩 영역에서 제1 정전 용량(C1)을 형성한다.
또한, 광대역 커패시터는 메인 전극과 사이드 전극이 마주하는 영역 및 메인 전극과 외부 전극이 마주하는 영역에서 제2 정전 용량(C2)을 형성한다. 즉, 광대역 커패시터는 제1 메인 전극(221)과 제3 사이드 전극(227) 사이, 제1 메인 전극(221)과 제4 사이드 전극(229) 사이 및 제1 메인 전극(221)과 제2 외부 전극(340) 사이에서 제2 정전 용량(C2)을 형성한다. 광대역 커패시터는 제2 메인 전극(241)과 제7 사이드 전극(247) 사이, 제2 메인 전극(241)과 제8 사이드 전극(249) 사이 및 제2 메인 전극(241)과 제1 외부 전극(320) 사이에서 제2 정전 용량(C2)을 형성한다. 이때, 메인 전극과 사이드 전극 및 외부 전극 사이에서는 제1 정전 용량(C1)보다 적은 제2 정전 용량(C2)이 형성된다.
또한, 광대역 커패시터는 인접 배치된 두 사이드 전극이 마주하는 영역에서 제3 정전 용량(C3)을 형성한다. 즉, 광대역 커패시터는 제1 사이드 전극(223) 및 제3 사이드 전극(227) 사이, 제2 사이드 전극(225) 및 제4 사이드 전극(229) 사이, 제5 사이드 전극(243) 및 제7 사이드 전극(247) 사이 및 제6 사이드 전극(245) 및 제8 사이드 전극(249) 사이에서 제3 정전 용량(C3)을 형성한다. 이때, 인접 배치된 두 사이드 전극 사이에서는 제1 정전 용량(C1) 및 제2 정전 용량(C2)보다 적은 제3 정전 용량(C3)이 형성된다.
이처럼, 광대역 커패시터는 일반적인 커패시터와 동일한 크기로 제작된 경우, 기존의 커패시터에 비해 정전 용량을 증가시킬 수 있기 때문에, 넓은 주파수 대역 범위에서 기준 이하의 손실을 유지할 수 있다.
도 7 및 도 8을 참조하면, 제1 메인 전극(221)의 길이(D1)는 정전 용량의 조절(가변)을 위해 변경될 수 있다. 즉, 제1 메인 전극(221)의 길이(D1)는 제1 메인 전극(221)의 제1 변에서 제2 변까지의 직선 거리를 의미하고, 제2 메인 전극(241)과 최소한의 중첩 영역을 형성하면서 제3 사이드 전극(227) 및 제4 사이드 전극(229)과 마주하면 영역이 존재하는 위치(P11)에서부터 제2 외부 전극(340)과 전기적으로 연결되지 않으면서 제2 외부 전극(340)과 가장 인접한 위치(P12)까지 변경이 가능하다.
제2 메인 전극(241)의 길이(D2)도 정전 용량의 조절을 위해 변경될 수 있다. 즉, 제2 메인 전극(241)의 길이(D2)는 제2 메인 전극(241)의 제1 변에서 제2 변까지의 직선 거리를 의미하고, 제1 메인 전극(221)과 최소한의 중첩 영역을 형성하면서 제7 사이드 전극(247) 및 제8 사이드 전극(249)과 마주하면 영역이 존재하는 위치(P21)에서부터 제1 외부 전극(320)과 전기적으로 연결되지 않으면서 제1 외부 전극(320)과 가장 인접한 위치(P22)까지 변경이 가능하다.
이처럼, 광대역 커패시터는 메인 전극을 전기적으로 연결되지 않은 외부 전극과 인접한 위치까지 확장할 수 있기 때문에, 메인 전극의 길이를 가변하여 요구되는 정전 용량값을 구현할 수 있어 작은 면적에서도 정전 용량값의 자유도가 높아진다.
광대역 커패시터는 사이드 전극의 길이(DS)를 변경하여 정전 용량을 조절(가변)할 수도 있다.
도 9를 참조하면, 일반적으로 제1 사이드 전극(223) 내지 제4 사이드 전극(229)은 모두 동일한 길이(DS)를 갖도록 형성된다.
도 10을 참조하면, 정전 용량을 높이는 경우 제1 메인 전극(221)과 제3 사이드 전극(227) 및 제4 사이드 전극(229)이 마주하면 영역이 커져야 하기 때문에 제3 사이드 전극(227) 및 제4 사이드 전극(229)의 길이(DS2)는 제1 사이드 전극(223) 및 제2 사이드 전극(225)의 길이(DS1)보다 길게 형성된다.
도 11을 참조하면, 정전 용량을 낮추는 경우 제1 메인 전극(221)과 제3 사이드 전극(227) 및 제4 사이드 전극(229)이 마주하면 영역이 작아져야 하기 때문에 제3 사이드 전극(227) 및 제4 사이드 전극(229)의 길이(DS2)는 제1 사이드 전극(223) 및 제2 사이드 전극(225)의 길이(DS1)보다 짧게 형성된다.
여기서, 도면에 도시하지는 않았으나, 제5 사이드 전극(243) 내치 제8 사이드 전극(249)도 제1 사이드 전극(223) 및 제4 사이드 전극(229)과 마찬가지로 정전 용량의 조절(가변)을 위해 변경될 수 있다.
도 12를 참조하면, 종래의 광대역 커패시터(A)는 대략 4GHz 정도와 12GHz 정도에서 공진이 발생하며, 각 주파수에서의 공진 레벨이 대략 -0.4dB 정도 및 대략 -0.3dB 정도로 측정된다.
이에 반해, 본 발명의 제1 실시 예에 따른 광대역 커패시터(B)는 대략 10GHz 정도에서만 공진이 발생하면, 해당 주파수에서의 공진 레벨이 대략 -0.3dB 정도로 측정된다.
이처럼, 본 발명의 제1 실시 예에 따른 광대역 커패시터는 메인 전극의 측면에 복수의 사이드 패턴을 배치함으로써, 종래의 광대역 커패시터에 비해 공진 빈도 및 레벨이 감소되어 광대역 특성이 향상된다.
도 13을 참조하면, 본 발명의 제2 실시 예에 따른 광대역 커패시터는 복수의 전극 세트가 적층된 적층체의 상부에 배치된 상부 플로팅 전극(420) 및 적층체의 하부에 배치된 하부 플로팅 전극(440)을 더 포함할 수 있다.
상부 플로팅 전극(420)은 판상의 도전체로 구성된다. 상부 플로팅 전극(420)은 복수의 전극 유닛이 적층된 적층체의 상부에 배치된다. 상부 플로팅 전극(420)은 적층체의 최상부에 배치된 전극 세트와 소정 간격 이격되며, 그 사이에는 유전체층이 개재된다.
하부 플로팅 전극(440)은 판상의 도전체로 구성된다. 하부 플로팅 전극(440)은 복수의 전극 유닛이 적층된 적층체의 하부에 배치된다. 하부 플로팅 전극(440)은 적층체의 최하부에 배치된 전극 세트와 소정 간격 이격되며, 그 사이에는 유전체층이 개재된다.
상부 플로팅 전극(420) 및 하부 플로팅 전극(440)은 적층체를 중심으로 대향되도록 배치되며, 제1 외부 전극(320) 및 제2 외부 전극(340)과 적어도 일부가 중첩되도록 배치된다.
여기서, 본 발명의 제2 실시 예에 따른 광대역 커패시터는 상부 플로팅 전극(420) 및 하부 플로팅 전극(440)을 모두 포함하는 것으로 도시 및 설명하였으나, 이에 한정되지 않고 하나의 플로팅 전극만을 포함하여 구성될 수도 있다. 이 경우에도, 종래의 광대역 커패시터에 비해 공진 레벨이 감소되는 효과가 있다.
광대역 커패시터는 종래의 광대역 커패시터에서 외부 전극들 사이의 이격 공간에서 정전 용량이 형성되는 프렌지 이펙트를 이용하지 않고, 외부 전극과 플로팅 전극 사이에서 형성된 제4 정전 용량을 이용하여 전체 정전 용량을 증가시킨다.
도 14를 참조하면, 유전체의 상면에 배치된 제1 외부 전극 및 제2 외부 전극과 상부 플로팅 전극(420) 사이에는 제4 정전 용량이 형성된다. 마찬가지로, 유전체의 하부에 배치된 제1 외부 전극 및 제2 외부 전극과 하부 플로팅 전극(440) 사이에도 제4 정전 용량이 형성된다. 이때, 제4 정전 용량은 외부 전극들 사이에서 형성된 정전 용량 이상의 정전 용량값을 가진다.
도 15를 참조하면, 상부 플로팅 전극(420) 및 하부 플로팅 전극(440)은 각각 복수의 전극판을 포함하여 구성될 수 있다.
상부 플로팅 전극(420)은 복수의 제1 전극판(422)이 적층되어 구성된다. 이때, 복수의 제1 전극판(422)은 각각 유전체 시트에 배치되고, 유전체 시트들이 적층됨에 따라 복수의 제1 전극판(422) 사이에는 유전체층이 개재된다.
하부 플로팅 전극(440)은 복수의 제2 전극판(442)이 적층되어 구성된다. 이때, 복수의 제2 전극판(442)은 각각 유전체 시트에 배치되고, 유전체 시트들이 적층됨에 따라 복수의 제2 전극판(442) 사이에는 유전체층이 개재된다.
유전체의 상면에 배치된 제1 외부 전극 및 제2 외부 전극과 상부 플로팅 전극(420) 사이에는 제4 정전 용량이 형성된다. 마찬가지로, 유전체의 하부에 배치된 제1 외부 전극 및 제2 외부 전극과 하부 플로팅 전극(440) 사이에도 제4 정전 용량이 형성된다. 이때, 제1 전극판(422)들 및 제2 전극 판들 사이에도 제4 정전 용량이 형성될 수 있다.
도 16을 참조하면, 종래의 광대역 커패시터(A)는 대략 4GHz 정도, 대략 10GHz 정도와 대략 18GHz 정도에서 공진이 발생하며, 각 주파수에서의 공진 레벨이 대략 -0.64dB 정도, 대략 -0.27dB 정도 및 대략 -0.24dB 정도로 측정된다.
이에 반해, 본 발명의 제2 실시 예에서 광대역 커패시터 중 메인 전극의 측면에 복수의 사이드 패턴을 배치한 구조(B)에서는 대략 10GHz 정도에서만 공진이 발생하면, 해당 주파수에서의 공진 레벨이 대략 -0.31dB 정도로 측정된다.
또한, 본 발명의 제2 실시 예에서 광대역 커패시터 중 단층의 플로팅 전극을 배치한 구조(C)에서는 대략 1GHz 정도에서만 공진이 발생하며, 해당 주파수에서의 공진 레벨이 대략 -0.11 정도로 측정된다.
이때, 본 발명의 제2 실시 예에서 광대역 커패시터 중 복층의 플로팅 전극을 배치한 구조에서는 단층의 플로팅 전극 구조와 거의 동일한 공진 및 공진 레벨이 측정되며, 미세하게 공진 레벨이 감소된다.
이처럼, 본 발명의 실시 예에 따른 광대역 커패시터는 메인 전극과 복수의 사이드 전극으로 구성된 복수의 전극 세트를 적층한 적층체의 상부 및 하부에 플로팅 전극을 배치함으로써, 공진 레벨을 감소시킬 수 있다
또한, 본 발명의 실시 예에 따른 광대역 커패시터는 플로팅 전극을 복수층으로 구성함으로써, 공진 레벨을 더욱 감소시킬 수 있다.
여기서, 플로팅 전극은 일단부의 측부에 익스텐션 암이 형성된 주전극과 주전극의 타단부를 감싸는 C형 전극으로 구성된 복수의 전극 유닛들이 적층된 적층체 상에 배치될 수도 있으나, 메인 전극 및 복수의 사이드 전극을 포함하는 전극 세트들이 적층된 적층체 상에 배치될때 공진 레벨 감소 효과가 증대된다.
이상에서 본 발명에 따른 바람직한 실시 예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형 예 및 수정 예를 실시할 수 있을 것으로 이해된다.

Claims (15)

  1. 내부에 복수의 전극 세트가 적층된 적층체가 배치되고, 상면, 하면, 제1 측면, 제1 측면과 대향되는 제2 측면, 제3 측면 및 제3 측면과 대향되는 제4 측면을 갖는 유전체;
    상기 유전체의 제1 측면에 배치된 제1 외부 전극; 및
    상기 유전체의 제2 측면에 배치되어 상기 제1 외부 전극과 대향되어 마주보도록 배치된 제2 외부 전극을 포함하고,
    상기 복수의 전극 세트는 제1 전극 세트 및 제2 전극 세트를 포함하고,
    상기 적층체는 상기 제1 전극 세트 및 상기 제2 전극 세트가 교대로 적층되어 구성된 광대역 커패시터.
  2. 제1항에 있어서,
    상기 제1 전극 세트는,
    제1 변, 제1 변과 대향되는 제2 변, 제3 변 및 제3 변과 대향되는 제4 변을 갖는 제1 메인 전극;
    상기 제1 메인 전극과 이격되어 상기 제1 메인 전극의 제3 변과 마주하여 배치되고, 상기 제1 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제1 사이드 전극;
    상기 제1 메인 전극과 이격되어 상기 제1 메인 전극의 제4 변과 마주하여 배치되고, 상기 제1 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제2 사이드 전극;
    상기 제1 메인 전극과 이격되어 상기 제1 메인 전극의 제3 변과 마주하여 배치되고, 상기 제1 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제3 사이드 전극; 및
    상기 제1 메인 전극과 이격되어 상기 제1 메인 전극의 제4 변과 마주하여 배치되고, 상기 제1 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제4 사이드 전극을 포함하는 광대역 커패시터.
  3. 제2항에 있어서,
    상기 제1 사이드 전극 및 상기 제2 사이드 전극은 상기 제1 메인 전극의 제1 변과 동일 선상에 배치된 한 변을 갖고, 상기 제3 사이드 전극 및 상기 제4 사이드 전극은 상기 제1 메인 전극의 제1 변 및 제2 변과 동일 선상에 배치된 변을 갖지 않는 광대역 커패시터.
  4. 제2항에 있어서,
    상기 제1 사이드 전극은 상기 제1 메인 전극을 중심으로 상기 제2 사이드 전극과 대향되고, 상기 제3 사이드 전극은 상기 제1 메인 전극을 중심으로 상기 제4 사이드 전극과 대향된 광대역 커패시터.
  5. 제2항에 있어서,
    상기 제1 메인 전극, 상기 제1 사이드 전극 및 상기 제2 사이드 전극은 상기 제1 외부 전극과 전기적으로 연결되고,
    상기 제3 사이드 전극 및 상기 제4 사이드 전극은 상기 제2 외부 전극과 전기적으로 연결된 광대역 커패시터.
  6. 제1항에 있어서,
    상기 제2 전극 세트는,
    제1 변, 제1 변과 대향되는 제2 변, 제3 변 및 제3 변과 대향되는 제4 변을 갖는 제2 메인 전극;
    상기 제2 메인 전극과 이격되어 상기 제2 메인 전극의 제3 변과 마주하여 배치되고, 상기 제2 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제5 사이드 전극;
    상기 제2 메인 전극과 이격되어 상기 제2 메인 전극의 제4 변과 마주하여 배치되고, 상기 제2 메인 전극의 제1 변 방향으로 치우쳐져 배치된 제6 사이드 전극;
    상기 제2 메인 전극과 이격되어 상기 제2 메인 전극의 제3 변과 마주하여 배치되고, 상기 제2 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제7 사이드 전극; 및
    상기 제2 메인 전극과 이격되어 상기 제2 메인 전극의 제4 변과 마주하여 배치되고, 상기 제2 메인 전극의 제2 변 방향으로 치우쳐져 배치된 제8 사이드 전극을 포함하는 광대역 커패시터.
  7. 제6항에 있어서,
    상기 제5 사이드 전극 및 상기 제6 사이드 전극은 상기 제2 메인 전극의 제1 변과 동일 선상에 배치된 한 변을 갖고, 상기 제7 사이드 전극 및 상기 제8 사이드 전극은 상기 제2 메인 전극의 제1 변 및 제2 변과 동일 선상에 배치된 변을 갖지 않는 광대역 커패시터.
  8. 제6항에 있어서,
    상기 제5 사이드 전극은 상기 제2 메인 전극을 중심으로 상기 제6 사이드 전극과 대향되고, 상기 제7 사이드 전극은 상기 제2 메인 전극을 중심으로 상기 제8 사이드 전극과 대향된 광대역 커패시터.
  9. 제6항에 있어서,
    상기 제2 메인 전극, 상기 제5 사이드 전극 및 상기 제6 사이드 전극은 상기 제2 외부 전극과 전기적으로 연결되고,
    상기 제7 사이드 전극 및 상기 제8 사이드 전극은 상기 제1 외부 전극과 전기적으로 연결된 광대역 커패시터.
  10. 제1항에 있어서,
    상기 유전체는,
    상기 제1 전극 세트가 배치된 복수의 제1 유전체 시트; 및
    상기 제2 전극 세트가 배치된 복수의 제2 유전체 시트를 포함하고,
    상기 복수의 제1 유전체 시트 및 상기 복수의 제2 유전체 시트는 교대로 적층된 광대역 커패시터.
  11. 제1항에 있어서,
    상기 제1 외부 전극 및 상기 제2 외부 전극은 상기 유전체의 상면, 하면, 제3측면 및 제4 측면으로 연장되되, 상기 유전체의 상면, 하면, 제3측면 및 제4 측면에서 서로 이격된 광대역 커패시터.
  12. 제1항에 있어서,
    상기 유전체의 내부에 배치되되 상기 적층체의 상부에 배치되고, 상기 유전체의 상면에 배치된 제1 외부 전극 및 상기 제2 외부 전극과 중첩된 상부 플로팅 전극을 더 포함하는 광대역 커패시터.
  13. 제12항에 있어서,
    상기 유전체의 내부에 배치되되 상기 적층체의 하부에 배치되고, 상기 유전체의 하면에 배치된 제1 외부 전극 및 상기 제2 외부 전극과 중첩된 하부 플로팅 전극을 더 포함하는 광대역 커패시터.
  14. 제13항에 있어서,
    상기 상부 플로팅 전극 및 상기 하부 플로팅 전극은 상기 유전체와 상기 적층체 사이에 위치하여 상기 유전체의 내부에 배치되고,
    상기 상부 플로팅 전극 및 상기 하부 플로팅 전극은 유전체층을 사이에 두고 상기 적층체와 이격된 광대역 커패시터.
  15. 제13항에 있어서,
    상기 상부 플로팅 전극은 상기 유전체의 상면과 상기 적층체의 상면 사이에서 적층된 하나 이상의 제1 전극판을 포함하고,
    상기 하부 플로팅 전극은 상기 유전체의 하면과 상기 적층체의 하면 사이에서 적층된 하나 이상의 제2 전극판을 포함하는 광대역 커패시터.
PCT/KR2020/014176 2019-11-08 2020-10-16 광대역 커패시터 WO2021091113A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202080083098.5A CN114762067A (zh) 2019-11-08 2020-10-16 宽带电容器
US17/775,309 US11908624B2 (en) 2019-11-08 2020-10-16 Broadband capacitor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0142960 2019-11-08
KR1020190142961A KR102536171B1 (ko) 2019-11-08 2019-11-08 광대역 커패시터
KR10-2019-0142961 2019-11-08
KR1020190142960A KR102536166B1 (ko) 2019-11-08 2019-11-08 광대역 커패시터

Publications (1)

Publication Number Publication Date
WO2021091113A1 true WO2021091113A1 (ko) 2021-05-14

Family

ID=75848363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/014176 WO2021091113A1 (ko) 2019-11-08 2020-10-16 광대역 커패시터

Country Status (3)

Country Link
US (1) US11908624B2 (ko)
CN (1) CN114762067A (ko)
WO (1) WO2021091113A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033044A (ja) * 2007-07-30 2009-02-12 Tdk Corp 貫通型積層コンデンサ
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2010219143A (ja) * 2009-03-13 2010-09-30 Tdk Corp 積層コンデンサ
KR20170087665A (ko) * 2016-01-21 2017-07-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US10461040B2 (en) * 2017-06-28 2019-10-29 Apple Inc. Matched ceramic capacitor structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593889B1 (ko) 2003-12-24 2006-06-28 삼성전기주식회사 보강패턴을 갖는 적층 세라믹 콘덴서
JP2011151224A (ja) 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
KR20120058128A (ko) * 2010-11-29 2012-06-07 삼성전기주식회사 적층 세라믹 캐패시터
KR20140120110A (ko) 2013-04-02 2014-10-13 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR101598297B1 (ko) * 2014-10-06 2016-02-26 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
JP2017162956A (ja) 2016-03-09 2017-09-14 株式会社村田製作所 電子部品及びその製造方法
US10943735B2 (en) * 2018-03-06 2021-03-09 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033044A (ja) * 2007-07-30 2009-02-12 Tdk Corp 貫通型積層コンデンサ
JP2010045372A (ja) * 2008-08-18 2010-02-25 Avx Corp 超広帯域キャパシタ
JP2010219143A (ja) * 2009-03-13 2010-09-30 Tdk Corp 積層コンデンサ
KR20170087665A (ko) * 2016-01-21 2017-07-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US10461040B2 (en) * 2017-06-28 2019-10-29 Apple Inc. Matched ceramic capacitor structures

Also Published As

Publication number Publication date
US20220384110A1 (en) 2022-12-01
US11908624B2 (en) 2024-02-20
CN114762067A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
WO2017052046A1 (ko) 벤딩 내구성이 개선된 연성회로기판
WO2017052274A1 (ko) 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
EP0818792A1 (en) Multilayer capacitor
WO2017082451A1 (ko) 회로 보호 소자
WO2019182283A1 (ko) 콤보 안테나 모듈
WO2021162350A1 (ko) 광대역 커패시터
WO2020050534A1 (ko) 육각기둥 형상의 배터리 셀 및 그 제조방법, 그리고 이를 포함하는 배터리 모듈
WO2019135507A1 (ko) 전극 슬러리 코팅장치 및 방법
WO2017135734A1 (ko) 차동 및 공통 모드 겸용 필터
WO2021060633A1 (en) Dielectric filter
WO2021091113A1 (ko) 광대역 커패시터
WO2020050698A1 (ko) 콤보 안테나 모듈
WO2021071144A1 (ko) 적층형 공통 모드 필터
WO2011013969A2 (ko) 메타머티리얼을 이용한 다층 구조 안테나 및 이를 포함하는 이동 통신 장치
WO2021241957A1 (ko) 광대역 커패시터
WO2021075738A1 (ko) 복합소자
WO2016148429A1 (ko) 연성회로기판
WO2021158041A1 (ko) 케이블 모듈 및 이를 제조하기 위한 방법
WO2020060152A1 (ko) 차량용 공통 모드 필터
WO2016148427A1 (ko) 연성회로기판
WO2017135566A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2023121044A1 (ko) 세라믹 커패시터 및 그 제조방법
WO2024071719A1 (ko) 적층형 공통 모드 필터
KR20210056171A (ko) 광대역 커패시터
KR102536166B1 (ko) 광대역 커패시터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20885978

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20885978

Country of ref document: EP

Kind code of ref document: A1