WO2021053746A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2021053746A1
WO2021053746A1 PCT/JP2019/036515 JP2019036515W WO2021053746A1 WO 2021053746 A1 WO2021053746 A1 WO 2021053746A1 JP 2019036515 W JP2019036515 W JP 2019036515W WO 2021053746 A1 WO2021053746 A1 WO 2021053746A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
module
conductor plate
capacitor
semiconductor element
Prior art date
Application number
PCT/JP2019/036515
Other languages
English (en)
French (fr)
Inventor
健 利行
直之 岸本
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to JP2021546101A priority Critical patent/JP7081724B2/ja
Priority to PCT/JP2019/036515 priority patent/WO2021053746A1/ja
Publication of WO2021053746A1 publication Critical patent/WO2021053746A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Definitions

  • the technology disclosed herein relates to a power converter.
  • a power conversion device is disclosed in Japanese Patent Application Laid-Open No. 2014-171342.
  • This power conversion module includes a capacitor module and a plurality of semiconductor modules arranged adjacent to the capacitor module.
  • a plurality of switching elements are built in each semiconductor module, and power conversion is performed by selectively switching these switching elements.
  • the generation of surge voltage due to parasitic inductance becomes a problem in the closed circuit between the capacitor module and the semiconductor module.
  • the parasitic inductance of the capacitor module and the semiconductor module In order to avoid the surge voltage, it is necessary to reduce the parasitic inductance of the capacitor module and the semiconductor module, but those parasitic inductances cannot be completely eliminated. Therefore, in order to avoid an excessive surge voltage, it is necessary to suppress the switching speed, which increases the loss in the power converter.
  • the present specification provides a new technique capable of reducing a surge voltage in a power conversion device.
  • the power conversion device disclosed in the present specification includes a capacitor module and a semiconductor module arranged adjacent to the capacitor module on one side in the first direction.
  • a pair of conductor layers are wound around a dielectric layer, and a capacitor element whose axis extends along a second direction perpendicular to the first direction and a second capacitor element of the capacitor element.
  • the first electrode which is located on one side in the direction and is connected to one of the pair of conductor layers, and the other side of the capacitor element, which is located on the other side in the second direction, are located on the other side of the pair of conductor layers. It has a second electrode connected to.
  • the semiconductor module faces the first semiconductor element with the first semiconductor element interposed therebetween in the first direction, and is electrically connected to the first upper conductor plate via the first semiconductor element.
  • the lower conductor plate and the second semiconductor element located on the other side of the second direction with respect to the first semiconductor element are opposed to each other with the second semiconductor element sandwiched in the first direction.
  • the first power terminal extending from the first lower conductor plate to the one side in the second direction and connected to the first electrode of the capacitor module, and the second direction from the second upper conductor plate. It extends to the other side of the capacitor module and is connected to at least one of the first upper conductor plate, the second lower conductor plate, and the joint portion, and the second power terminal connected to the second electrode of the capacitor module. It has a third power terminal.
  • the semiconductor module may further include a sealant that seals the first semiconductor element and the second semiconductor element.
  • the encapsulant may have a lower surface facing the capacitor module and an upper surface located on the opposite side of the lower surface. Then, the first lower conductor plate and the second lower conductor plate may be exposed on the lower surface of the sealing body.
  • the first upper conductor plate and the second upper conductor plate may be exposed on the upper surface of the sealing body. According to such a configuration, the heat of the first semiconductor element and the second semiconductor element can be released to the outside from both sides of the sealing body.
  • the first semiconductor element and the second semiconductor element may be switching elements, respectively.
  • the semiconductor module can form upper and lower arms in an inverter or a DC / DC converter.
  • the power conversion device may include three semiconductor modules. According to such a configuration, the power conversion device can function as a three-phase inverter.
  • This power conversion device refers to the first capacitor module, the second capacitor module, the first semiconductor module arranged adjacent to the first capacitor module on one side in the first direction, and the second capacitor module.
  • a second semiconductor module arranged adjacent to the one side in the first direction, and a third semiconductor module arranged adjacent to the first semiconductor module and the second semiconductor module on the one side in the first direction.
  • Each of the first capacitor module and the second capacitor module has a pair of conductor layers wound around the dielectric layer, and a capacitor whose axis extends along a second direction perpendicular to the first direction.
  • the element and the first electrode which is located on one side of the capacitor element in the second direction and connected to one of the pair of conductor layers and the capacitor element are located on the other side of the capacitor element in the second direction. It has a second electrode connected to the other of the pair of conductor layers.
  • the second electrode of the first capacitor module is connected to the first electrode of the second capacitor module.
  • Each of the first semiconductor module, the second semiconductor module, and the third semiconductor module faces the first semiconductor element with the first semiconductor element interposed therebetween in the first direction.
  • the second upper conductor plate and the second lower conductor plate which face each other with the second semiconductor element sandwiched in one direction and are electrically connected via the second semiconductor element, and the first upper conductor plate.
  • a joint portion that connects the second lower conductor plate to the second lower conductor plate, a first power terminal extending from the first lower conductor plate to the one side in the second direction, and the second upper conductor plate extending from the second upper conductor plate to the one side. It has a second power terminal extending to the other side in two directions, a third power terminal connected to at least one of the first upper conductor plate, the second lower conductor plate, and the joint portion.
  • the first semiconductor element of the first semiconductor module is a switching element.
  • the second semiconductor element of the first semiconductor module is a diode.
  • the first power terminal of the first semiconductor module is connected to the first electrode of the first capacitor module.
  • the second power terminal of the first semiconductor module is connected to the second electrode of the first capacitor module.
  • the first semiconductor element of the second semiconductor module is a diode.
  • the second semiconductor element of the second semiconductor module is a switching element.
  • the first power terminal of the second semiconductor module is connected to the first electrode of the second capacitor module.
  • the second power terminal of the second semiconductor module is connected to the second electrode of the second capacitor module.
  • the first semiconductor element of the third semiconductor module is a switching element.
  • the second semiconductor element of the third semiconductor module is a switching element.
  • the first power terminal of the third semiconductor module is connected to the third power terminal of the first semiconductor module.
  • the second power terminal of the third semiconductor module is connected to the third power terminal of the second semiconductor module.
  • the power conversion device can have a circuit structure of a three-level inverter. Also in this power conversion device, the parasitic inductance as a whole is effectively reduced by canceling the parasitic inductance between the two adjacent modules. As a result, the magnitude of the surge voltage with respect to the change in current is suppressed, so that the loss in the power conversion device can be reduced by increasing the switching speed, for example.
  • FIG. 1 The figure which shows typically the appearance of the power conversion apparatus 10 of Example 1.
  • FIG. 1 The figure which shows typically the appearance of the power conversion apparatus 10 of Example 1.
  • FIG. 1 The figure which shows the circuit diagram of the power conversion apparatus 10 of Example 1.
  • FIG. 1 The figure which shows the circuit diagram of the power conversion apparatus 10 of Example 1.
  • the figure which shows the cross-sectional structure of a capacitor module 12 and a semiconductor module 14.
  • FIG. 5 is a cross-sectional view schematically showing a current flowing through a closed circuit of the capacitor module 12 and the semiconductor module 14.
  • the arrow A in the figure indicates the current flowing from the capacitor element 20 to the first semiconductor element 30.
  • the arrow B in the figure indicates the current flowing from the second semiconductor element 40 to the capacitor element 20.
  • FIG. 1 The circuit diagram which shows typically the current which flows in the closed circuit of a capacitor module 12 and a semiconductor module 14. Arrows A and B in the figure are the same as in FIG.
  • FIG. 1 shows the cross-sectional structure of the power conversion apparatus 110 of Example 2.
  • FIG. 1 shows the cross-sectional structure of the power conversion apparatus 110 of Example 2.
  • FIG. 1 The figure which shows the circuit structure of the power conversion apparatus 110 of Example 2.
  • FIG. 1 The figure which shows the circuit structure of the power conversion apparatus 110 of Example 2.
  • FIG. 1 The figure which shows the state that the electric current flows through the power conversion apparatus 110 of Example 2.
  • FIG. 1 The figure which shows the state that the electric current flows through the power conversion apparatus 110 of Example 2.
  • the power conversion device 10 of the first embodiment will be described with reference to the drawings.
  • the power conversion device 10 of this embodiment is adopted in, for example, an electric vehicle, and can perform power conversion between a DC power supply and a traveling motor.
  • the term "electric vehicle” as used herein broadly means a vehicle having a motor for driving wheels, and for example, an electric vehicle charged by external electric power, a hybrid vehicle having an engine in addition to the motor, and a fuel powered by a fuel cell. Including battery cars, etc.
  • the power conversion device 10 of this embodiment includes a capacitor module 12 and three semiconductor modules 14, 16 and 18, and has a circuit structure of a three-phase inverter. ..
  • Each of the three semiconductor modules 14, 16 and 18 is arranged adjacent to the upper side in the vertical direction with respect to the capacitor module 12.
  • the vertical direction (X-axis direction) in this embodiment corresponds to the first direction in the claims.
  • the upper side (+ X side) in the present embodiment corresponds to one side in the first direction in the claims, and the lower side ( ⁇ X side) in the present embodiment corresponds to the other side in the first direction in the claims.
  • the left-right direction (Y-axis direction) in this embodiment is perpendicular to the up-down direction and corresponds to the second direction in the claims.
  • the left side ( ⁇ Y side) in the present embodiment corresponds to one side of the second direction in the claims, and the right side (+ Y side) in the present embodiment corresponds to the other side in the second direction in the claims.
  • the front-back direction (Z-axis direction) in this embodiment is perpendicular to the up-down direction and the left-right direction, and may be referred to as a third direction.
  • the capacitor module 12 has a capacitor element 20, a first electrode 22, and a second electrode 24.
  • the capacitor element 20 has a pair of conductor layers 20a and 20b and a dielectric layer 20c, and has a structure in which the pair of conductor layers 20a and 20b are wound around the dielectric layer 20c.
  • the axial center C of the capacitor element 20 extends along the left-right direction.
  • the first electrode 22 is located on the left side of the capacitor element 20 and is connected to one of the conductor layers 20a.
  • the second electrode 24 is located on the right side of the capacitor element 20 and is connected to the other conductor layer 20b.
  • the capacitor element 20 of this embodiment is a so-called film capacitor, and is compressed and molded along the first direction.
  • the capacitor element 20 has a flat shape extending along a third direction (Z-axis direction) perpendicular to the first direction and the second direction.
  • each of the first electrode 22 and the second electrode 24 is formed by thermal spraying, and is also referred to as a metallikon electrode.
  • the three semiconductor modules 14, 16 and 18 are located above the capacitor module 12 and are arranged along the front-rear direction. Each of the three semiconductor modules 14, 16 and 18 has the same configuration as each other and is similarly connected to the capacitor module 12. Therefore, one semiconductor module 14 will be described below, and the other semiconductor modules 16 and 18 will be omitted.
  • the semiconductor module 14 has a first semiconductor element 30, a second semiconductor element 40, and a sealant 60 that seals them.
  • the sealant 60 is made of an insulator such as an epoxy resin.
  • the sealing body 60 generally has a plate shape, and has an upper surface 60a and a lower surface 60b located on the opposite side of the upper surface 60a.
  • the lower surface 60b of the sealing body 60 faces the capacitor module 12.
  • the two semiconductor elements 30 and 40 are arranged side by side along the left-right direction, and the second semiconductor element 40 is located on the right side with respect to the first semiconductor element.
  • semiconductor elements having the same structure as each other are adopted in the first semiconductor element 30 and the second semiconductor element 40.
  • the first semiconductor element 30 and the second semiconductor element 40 are switching elements, and more specifically, RC-IGBTs (Reverse-Conducting Insulated Gate Bipolar Transistors).
  • each of the first semiconductor element 30 and the second semiconductor element 40 is another type of switching element such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), or another type such as a diode. It may be a semiconductor element of.
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • various semiconductor substrates such as a silicon substrate, a silicon carbide substrate, or a nitride semiconductor substrate can be adopted.
  • the semiconductor module 14 further includes a first upper conductor plate 32, a first lower conductor plate 34, and a first conductor spacer 36.
  • the first upper conductor plate 32, the first lower conductor plate 34, and the first conductor spacer 36 are made of a conductor such as metal (for example, copper).
  • An insulating circuit board such as an AMC (Active Metal brazed Copper) board may be used for the first upper conductor plate 32 and / or the first lower conductor board 34.
  • the first upper conductor plate 32 and the first lower conductor plate 34 face each other with the first semiconductor element 30 interposed therebetween in the vertical direction. Then, the first semiconductor element 30 is electrically connected to each of the two conductor plates 32 and 34 inside the sealing body 60.
  • the first upper conductor plate 32 and the first lower conductor plate 34 are electrically connected to each other via the first semiconductor element 30.
  • a first conductor spacer 36 is interposed between the first upper conductor plate 32 and the first semiconductor element 30 without particular limitation.
  • the semiconductor module 14 further includes a second upper conductor plate 42, a second lower conductor plate 44, and a second conductor spacer 46.
  • the second upper conductor plate 42, the second lower conductor plate 44, and the second conductor spacer 46 are also made of a conductor such as metal (for example, copper).
  • An insulating circuit board such as an AMC board may also be used for the second upper conductor plate 42 and / or the second lower conductor board 44.
  • the second upper conductor plate 42 and the second lower conductor plate 44 face each other with the second semiconductor element 40 in the vertical direction. Then, the second semiconductor element 40 is electrically connected to each of the two conductor plates 42 and 44 inside the sealing body 60.
  • the second upper conductor plate 42 and the second lower conductor plate 44 are electrically connected to each other via the second semiconductor element 40.
  • a second conductor spacer 46 is interposed between the second upper conductor plate 42 and the second semiconductor element 40, although not particularly limited.
  • the two upper conductor plates 32 and 42 are located side by side along the left-right direction and are exposed on the upper surface 60a of the sealing body 60.
  • the two lower conductor plates 34, 44 are arranged side by side along the left-right direction and are exposed on the lower surface 60b of the sealing body 60.
  • the respective conductor plates 32, 34, 42, and 44 also function as heat radiating plates that release the heat of the semiconductor elements 30 and 40 to the outside.
  • the second upper conductor plate 42 and the second lower conductor plate 44 are located on the right side with respect to the first upper conductor plate 32 and the first lower conductor plate 34, respectively. are doing.
  • the semiconductor module 14 further has a joint portion 48.
  • the joint portion 48 connects the first upper conductor plate 32 and the second lower conductor plate 44 to each other inside the sealing body 60.
  • the joint portion 48 is made of a conductor such as metal (for example, copper).
  • a part of the joint portion 48 in this embodiment is integrally formed with the first upper conductor plate 32, and the other part is integrally formed with the second lower conductor plate 44. They are joined together via a bonding layer (eg, a solder layer).
  • the semiconductor module 14 further includes a first power terminal 50, a second power terminal 52, and a third power terminal 54.
  • the first power terminal 50 extends to the left from the first lower conductor plate 34 and is connected to the first electrode 22 of the capacitor module 12 outside the sealing body 60.
  • the second power terminal 52 extends from the second upper conductor plate 42 to the right side and is connected to the second electrode 24 of the capacitor module 12 outside the sealing body 60.
  • the third power terminal 54 is connected to the joint portion 48 inside the sealing body 60.
  • the third power terminal 54 may be connected to the first upper conductor plate 32 or the second lower conductor plate 44 instead of the joint portion 48.
  • the first power terminal 50 is located on the left side of the semiconductor module 14, and the second power terminal 52 is located on the right side of the semiconductor module 14.
  • the third power terminal 54 is located between the first power terminal 50 and the second power terminal 52, particularly in the left-right direction. Normally, the first power terminal 50 is connected to the positive electrode of the DC power supply, and the second power terminal 52 is connected to the negative electrode of the DC power supply. Then, the third power terminal 54 is connected to one terminal of a three-phase AC load such as a traveling motor.
  • the semiconductor module 14 further has a plurality of first signal terminals 56 and a plurality of second signal terminals 58 (see FIG. 1).
  • the plurality of first signal terminals 56 and the plurality of second signal terminals 58 extend from the semiconductor module 14 toward the upper side in the vertical direction, respectively.
  • the plurality of first signal terminals 56 include, but are not limited to, gate terminals connected to the gate of the first semiconductor element 30.
  • the plurality of second signal terminals 58 include gate terminals connected to the gate of the second semiconductor element 40.
  • each of the plurality of first signal terminals 56 and the plurality of second signal terminals 58 includes one that outputs an output signal of the temperature sensor and one that outputs a so-called sense current.
  • the conductor layers 20a and 20b of the capacitor element 20 in the capacitor module 12 and the conductor plates 32, 34, 42 and 44 of the semiconductor modules 14, 16 and 18 are formed. Are adjacent to each other and extend in the left-right direction.
  • FIGS. 5 and 6 when a current flows through the closed circuit between the capacitor module 12 and the semiconductor module 14, the current flowing through the conductor plates 32, 34, 42, 44 in the semiconductor module 14
  • the orientation and the orientation of the current flowing through each of the conductor layers 20a and 20b in the capacitor module 12 are parallel to each other and have an opposite relationship. This point is the same between the capacitor element 20 and the other semiconductor modules 16 and 18.
  • the parasitic inductances of the semiconductor modules 14, 16 and 18 and the parasitic inductances of the capacitor module 12 can cancel each other out.
  • the parasitic inductance can be canceled between the plurality of modules 12, 14, 16 and 18, even if the parasitic inductance exists in each of the modules 12, 14, 16 and 18, the parasitic inductance as a whole is present.
  • the inductance can be reduced as much as possible.
  • the magnitude of the surge voltage with respect to the change in current is suppressed, so that the loss in the power conversion device 10 can be reduced by increasing the switching speed, for example.
  • the power conversion device 10 of this embodiment includes three semiconductor modules 14, 16 and 18, but the number of semiconductor modules 14, 16 and 18 is not particularly limited. In another embodiment, the power converter 10 may include only one or two of those semiconductor modules 14, 16 and 18, or may include yet another semiconductor module.
  • the power conversion device including the single semiconductor module 14 can function as, for example, a DC-DC converter in combination with, for example, a reactor (inductor). Alternatively, by combining three such power conversion devices, a three-phase inverter similar to the present embodiment can be configured.
  • the power conversion device 110 of the second embodiment will be described with reference to FIGS. 7-9.
  • the power conversion device 110 of this embodiment is also adopted in, for example, an electric vehicle, and can perform power conversion between a DC power supply and a traveling motor.
  • the power conversion device 110 of this embodiment includes two capacitor modules 112 and 212 and three semiconductor modules 314, 414, and 514, and has a circuit structure of a three-level inverter. Have.
  • a three-phase three-level inverter can be configured by combining three power conversion devices 110.
  • the two capacitor modules 112 and 212 include a first capacitor module 112 and a second capacitor module 212.
  • the first capacitor module 112 and the second capacitor module 212 have the same configuration as the capacitor module 12 in the first embodiment described above. That is, each of the first capacitor module 112 and the second capacitor module 212 has capacitor elements 120 and 220, first electrodes 122 and 222, and second electrodes 124 and 224.
  • the capacitor elements 120 and 220 have a pair of conductor layers 120a, 120b, 220a and 220b and dielectric layers 120c and 220c, and the pair of conductor layers 120a, 120b, 220a and 220b are formed via the dielectric layers 120c and 220c. It has a wound structure.
  • the axial centers C of the capacitor elements 120 and 220 extend in the left-right direction, respectively.
  • the first electrodes 122 and 222 are located on the left side of the capacitor elements 120 and 120 and are connected to one of the conductor layers 120a and 120b.
  • the second electrodes 124 and 224 are located on the right side of the capacitor elements 120 and 220 and are connected to the other conductor layers 120b and 220b.
  • the first capacitor module 112 and the second capacitor module 212 are arranged along the left-right direction, and the second electrode 124 of the first capacitor module 112 is electrically connected to the first electrode 222 of the second capacitor module 212. Has been done.
  • the three semiconductor modules 314, 414, and 514 include a first semiconductor module 314, a second semiconductor module 414, and a third semiconductor module 514.
  • the first semiconductor module 314 is arranged adjacent to the first capacitor module 112 on the upper side.
  • the second semiconductor module 414 is arranged adjacent to the second capacitor module 212 on the upper side.
  • the third semiconductor module 514 is arranged adjacent to the first semiconductor module 314 and the second semiconductor module 414 on the upper side. That is, a part of the third semiconductor module 514 faces the first semiconductor module 314 from above, and the other part of the third semiconductor module 514 faces the second semiconductor module 414 from above.
  • Each of the three semiconductor modules 314, 414, and 514 is similar to each other in the basic structure, and is also similar to the semiconductor modules 14, 16 and 18 in the first embodiment. Therefore, unless otherwise specified, the same configurations as those of the semiconductor modules 14, 16 and 18 in the first embodiment can be adopted for each of the three semiconductor modules 314, 414 and 514.
  • Each of the three semiconductor modules 314, 414, 514 has a first semiconductor element 330, 430, 530 and a second semiconductor element 340, 440, 540 located on the right side with respect to the first semiconductor element 330, 430, 530.
  • the sealing bodies 360, 460, and 560 generally have a plate shape, and have an upper surface 360a, 460a, and 560a, and a lower surface 360b, 460b, and 560b located on the opposite side thereof.
  • Each of the three semiconductor modules 314, 414, 514 further includes a first upper conductor plate 332, 432, 532, a first lower conductor plate 334, 434, 534, and a first conductor spacer 336, 436, 536.
  • the first upper conductor plates 332, 432, and 532 and the first lower conductor plates 334, 434, and 534 face each other with the first semiconductor elements 330, 430, and 530 in the vertical direction, and the first semiconductor element 330. They are electrically connected to each other via 430 and 530.
  • a first conductor spacer 336, 436, 536 is interposed between the first upper conductor plate 332, 432, 532 and the first semiconductor element 330, 430, 530, although not particularly limited.
  • Each of the three semiconductor modules 314, 414, 514 further includes a second upper conductor plate 342, 442, 542, a second lower conductor plate 344, 444, 544, and a second conductor spacer 346, 446, 546.
  • the second upper conductor plates 342, 442, 542 and the second lower conductor plates 344, 444, 544 face each other with the second semiconductor element 340, 440, 540 sandwiched in the vertical direction, and the second semiconductor element 340. They are electrically connected to each other via 440 and 540.
  • a second conductor spacer 346, 446, 546 is interposed between the second upper conductor plates 342, 442, 542 and the second semiconductor elements 340, 440, 540, although not particularly limited.
  • the two upper conductor plates 332, 342, 432, 442, 532, and 542 are arranged side by side along the left-right direction, and the sealing bodies 360, 460, It is exposed on the upper surfaces 360a, 460a, and 560a of the 560.
  • the two lower conductor plates 334, 344, 344, 444, 534, 544 are located side by side along the left-right direction and are exposed on the lower surfaces 360b, 460b, and 560b of the sealing bodies 60, 460, and 560. There is.
  • the second upper conductor plates 342, 442, 542 and the second lower conductor plates 344, 444, 544 are for the first upper conductor plates 332, 432, 532 and the first lower conductor plates 334, 434, 534, respectively. It is located on the right side. Further, the second upper conductor plate 342 of the first semiconductor module 314 faces the first lower conductor plate 534 of the third semiconductor module 514. The first upper conductor plate 432 of the second semiconductor module 414 faces the second lower conductor plate 544 of the third semiconductor module 514.
  • Each of the three semiconductor modules 314, 414, 514 further has joints 348, 438, 538.
  • the joint portions 348, 438, and 538 connect the first upper conductor plates 332, 432, and 532 and the second lower conductor plates 344, 444, and 544 to each other inside the sealing body 360, 460, and 560. ..
  • Each of the three semiconductor modules 314, 414, 514 further has first power terminals 350, 450, 550, second power terminals 352, 452, 552, and third power terminals 354, 454, 554.
  • the first power terminals 350, 450, 550 extend to the left from the first lower conductor plates 334, 434, 534, and the second power terminals 352, 452, 552 are the second upper conductor plates 342, 442, 542. Extends to the right from.
  • the third power terminals 354, 454, and 554 are connected to the joint portions 348, 448, and 548 inside the sealing bodies 360, 460, and 560.
  • the first power terminal 350 of the first semiconductor module 314 is connected to the positive electrode of the DC power supply, and the second power terminal 452 of the second semiconductor module 414 is connected to the negative electrode of the DC power supply. Then, the third power terminal 554 of the third semiconductor module 514 is connected to one terminal of a three-phase AC load such as a traveling motor.
  • the first power terminal 350 of the first semiconductor module 314 is connected to the first electrode 122 of the first capacitor module 112.
  • the second power terminal 352 of the first semiconductor module 314 is connected to the second electrode 124 of the first capacitor module 112.
  • the first power terminal 450 of the second semiconductor module 414 is connected to the first electrode 222 of the second capacitor module 212.
  • the second power terminal 452 of the second semiconductor module 414 is connected to the second electrode 224 of the second capacitor module 212.
  • the first power terminal 550 of the third semiconductor module 514 is connected to the third power terminal 354 of the first semiconductor module 314.
  • the second power terminal 552 of the third semiconductor module 514 is connected to the third power terminal 454 of the second semiconductor module 414. Further, the second power terminal 352 of the first semiconductor module 314 is directly or indirectly connected to the first power terminal 450 of the second semiconductor module 414, whereby the second electrode 124 of the first capacitor module 112 And the first electrode 222 of the second capacitor module 212 are connected to each other.
  • the three semiconductor modules 314, 414, and 514 have a basic structure common to each other, but are of different types with respect to the first semiconductor elements 330, 430, 530 and the second semiconductor elements 340, 440, and 540.
  • Semiconductor elements are used. That is, the first semiconductor element 330 of the first semiconductor module 314 is a switching element, and the second semiconductor element 340 of the first semiconductor module 314 is a diode.
  • the first semiconductor element 430 of the second semiconductor module 414 is a diode, and the second semiconductor element 440 of the second semiconductor module 414 is a switching element.
  • the first semiconductor element 530 of the third semiconductor module 514 is a switching element, and the second semiconductor element of the third semiconductor module 514 is also a switching element.
  • the circuit structure of the three-level inverter is realized.
  • the conductor layers 120a and 120b in the first capacitor module 112 are used. Are adjacent to each other and extend in the left-right direction. Therefore, as shown in FIG. 9, when a current flows through the power converter 110, the direction D1 of the current flowing through the first upper conductor plate 332 and the first lower conductor plate 334 in the first semiconductor module 314 and the first direction D1.
  • the directions D2 of the currents flowing through the conductor layers 120a and 120b in the capacitor module 112 are parallel to each other and have opposite directions. As a result, the parasitic inductance is canceled between the adjacent first capacitor module 112 and the first semiconductor module 314.
  • the conductor layers 220a and 220b in the second capacitor module 212 and the second upper conductor plate 442 and the second lower conductor plate 444 of the second semiconductor module 414 are adjacent to each other and in the left-right direction, respectively. It extends along. Therefore, as shown in FIG. 9, when a current flows through the power converter 110, the direction E1 of the current flowing through the second upper conductor plate 442 and the second lower conductor plate 444 in the second semiconductor module 414 and the second direction E1.
  • the directions E2 of the currents flowing through the conductor layers 220a and 220b in the capacitor module 212 are parallel to each other and have opposite directions. As a result, the parasitic inductance is also canceled between the adjacent second capacitor module 212 and the second semiconductor module 414.
  • the second upper conductor plate 342 and the second lower conductor plate 344 of the first semiconductor module 314, and the first upper conductor plate 532 and the first lower conductor plate 534 of the third semiconductor module 514 are adjacent to each other. At the same time, they extend in the left-right direction.
  • the direction F2 of the current flowing through the first upper conductor plate 532 and the first lower conductor plate 534 in the semiconductor module 514 is parallel to each other and has an opposite relationship. As a result, the parasitic inductance is also canceled between the adjacent first semiconductor module 314 and the third semiconductor module 514.
  • first upper conductor plate 432 and the first lower conductor plate 434 of the second semiconductor module 414 and the second upper conductor plate 542 and the second lower conductor plate 544 of the third semiconductor module 514 are adjacent to each other. At the same time, they extend in the left-right direction.
  • the direction G2 of the current flowing through the second upper conductor plate 542 and the second lower conductor plate 544 in the semiconductor module 514 is parallel to each other and has an opposite relationship.
  • the parasitic inductance is also canceled between the adjacent second semiconductor module 414 and the third semiconductor module 514.
  • the power conversion device 110 of this embodiment there are a plurality of sets of two modules adjacent to each other in the vertical direction, and the parasitic inductances are offset in each set. This effectively reduces the overall parasitic inductance of the power converter 110. As a result, the magnitude of the surge voltage with respect to the change in current is suppressed, so that the loss in the power converter 110 can be reduced, for example, by increasing the switching speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Central Air Conditioning (AREA)
  • Inverter Devices (AREA)

Abstract

電力変換装置は、キャパシタモジュールと、キャパシタモジュールに対して隣接配置された半導体モジュールとを備える。キャパシタモジュールは、キャパシタ素子と、キャパシタ素子の一方側において一対の導体層の一方に接続された第１電極と、キャパシタ素子の他方側において一対の導体層の他方に接続された第２電極とを有する。半導体モジュールは、第１半導体素子と、第１半導体素子を挟んで対向する第１上側導体板及び第１下側導体板と、第２半導体素子と、前記第２半導体素子を挟んで対向する第２上側導体板及び第２下側導体板と、第１上側導体板と第２下側導体板とを互いに接続する継ぎ手部と、第１下側導体板から延びるとともにキャパシタモジュールの第１電極に接続された第１電力端子と、第２上側導体板から延びるとともにキャパシタモジュールの第２電極に接続された第２電力端子とを有する。

Description

電力変換装置
　本明細書が開示する技術は、電力変換装置に関する。
　特開２０１４－１７１３４２号公報に、電力変換装置が開示されている。この電力変換モジュールは、キャパシタモジュールと、キャパシタモジュールに対して隣接配置された複数の半導体モジュールとを備える。各々の半導体モジュールには、複数のスイッチング素子が内蔵されており、それらのスイッチング素子が選択的にスイッチングされることによって、電力の変換が行われる。
　上記のような電力変換装置では、キャパシタモジュールと半導体モジュールとの閉回路において、寄生インダクタンスに起因するサージ電圧の発生が問題となる。サージ電圧を避けるためには、キャパシタモジュールや半導体モジュールの寄生インダクタンスを低減する必要があるが、それらの寄生インダクタンスを完全に排除することはできない。そのことから、過大なサージ電圧を避けるためには、スイッチング速度を抑制する必要があり、電力変換装置での損失を増大させてしまう。本明細書では、電力変換装置において、サージ電圧を低減し得る新たな技術を提供する。
　本明細書が開示する電力変換装置は、キャパシタモジュールと、前記キャパシタモジュールに対して第１方向の一方側に隣接配置された半導体モジュールとを備える。前記キャパシタモジュールは、誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極とを有する。
　前記半導体モジュールは、第１半導体素子と、前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、前記第１下側導体板から前記第２方向の前記一方側へ延びるとともに、前記キャパシタモジュールの前記第１電極に接続された第１電力端子と、前記第２上側導体板から前記第２方向の前記他方側へ延びるとともに、前記キャパシタモジュールの前記第２電極に接続された第２電力端子と、前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子とを有する。
　上記した構造においても、キャパシタモジュールと半導体モジュールとの閉回路が存在しており、その閉回路に過渡的な電流が流れることがある。このとき、半導体モジュール内で各々の導体板に流れる電流の向きと、キャパシタモジュール内で各々の導電層に流れる電流の向きとが、互いに平行であって逆向きの関係となる。これにより、半導体モジュールの寄生インダクタンスと、キャパシタモジュールの寄生インダクタンスとを、互いに相殺させることができる。このように、二つのモジュールの間で寄生インダクタンスを相殺させることができれば、各々のモジュールに寄生インダクタンスが存在していても、全体としての寄生インダクタンスを限りなく小さくすることができる。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置における損失を低減することができる。
　本技術の一実施形態において、前記半導体モジュールは、前記第１半導体素子及び前記第２半導体素子を封止する封止体をさらに有してもよい。この場合、前記封止体は、前記キャパシタモジュールに対向する下面と、前記下面とは反対側に位置する上面とを有してもよい。そして、前記封止体の前記下面には、前記第１下側導体板と前記第２下側導体板とが露出していてもよい。
　上記した実施形態において、前記封止体の前記上面には、前記第１上側導体板と前記第２上側導体板とが露出していてもよい。このような構成によると、前記第１半導体素子及び前記第２半導体素子の熱を、前記封止体の両面から外部へ放出することができる。
　本技術の一実施形態において、前記第１半導体素子及び前記第２半導体素子は、それぞれスイッチング素子であってもよい。このような構成によると、前記半導体モジュールは、インバータやＤＣ／ＤＣコンバータにおいて、上下のアームを構成することができる。
　上記した実施形態において、前記電力変換装置は、三つの前記半導体モジュールを備えてもよい。このような構成によると、前記電力変換装置は、三相インバータとして機能することができる。
　本明細書が開示する技術は、３レベルインバータとして機能し得る、次の電力変換装置にも具現化される。この電力変換装置は、第１キャパシタモジュール及び第２キャパシタモジュールと、前記第１キャパシタモジュールに対して第１方向の一方側に隣接配置された第１半導体モジュールと、前記第２キャパシタモジュールに対して前記第１方向の前記一方側に隣接配置された第２半導体モジュールと、前記第１半導体モジュール及び第２半導体モジュールに対して前記第１方向の前記一方側に隣接配置された第３半導体モジュールとを備える。
　前記第１キャパシタモジュール及び前記第２キャパシタモジュールの各々は、誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極とを有する。ここで、前記第１キャパシタモジュールの前記第２電極は、前記第２キャパシタモジュールの前記第１電極に接続されている。
　前記第１半導体モジュール、前記第２半導体モジュール及び前記第３半導体モジュールの各々は、第１半導体素子と、前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、前記第１下側導体板から前記第２方向の前記一方側へ延びる第１電力端子と、前記第２上側導体板から前記第２方向の前記他方側へ延びる第２電力端子と、前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子とを有する。
　前記第１半導体モジュールの前記第１半導体素子は、スイッチング素子である。前記第１半導体モジュールの前記第２半導体素子は、ダイオードである。前記第１半導体モジュールの前記第１電力端子は、前記第１キャパシタモジュールの前記第１電極に接続されている。そして、前記第１半導体モジュールの前記第２電力端子は、前記第１キャパシタモジュールの前記第２電極に接続されている。
　前記第２半導体モジュールの前記第１半導体素子は、ダイオードである。前記第２半導体モジュールの前記第２半導体素子は、スイッチング素子である。前記第２半導体モジュールの前記第１電力端子は、前記第２キャパシタモジュールの前記第１電極に接続されている。そして、前記第２半導体モジュールの前記第２電力端子は、前記第２キャパシタモジュールの前記第２電極に接続されている。
　前記第３半導体モジュールの前記第１半導体素子は、スイッチング素子である。前記第３半導体モジュールの前記第２半導体素子は、スイッチング素子である。前記第３半導体モジュールの前記第１電力端子は、前記第１半導体モジュールの前記第３電力端子に接続されている。そして、前記第３半導体モジュールの前記第２電力端子は、前記第２半導体モジュールの前記第３電力端子に接続されている。
　上記した構造によると、電力変換装置は、３レベルインバータの回路構造を有することができる。そして、この電力変換装置においても、隣接する二つのモジュールの間で寄生インダクタンスが相殺されることで、全体としての寄生インダクタンスが効果的に低減される。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置における損失を低減することができる。
実施例１の電力変換装置１０の外観を模式的に示す図。
実施例１の電力変換装置１０の回路図を示す図。
キャパシタモジュール１２と半導体モジュール１４との断面構造を示す図。
キャパシタモジュール１２と半導体モジュール１４との回路図を示す図。
キャパシタモジュール１２と半導体モジュール１４との閉回路に流れる電流を模式的に示す断面図。図中の矢印Ａは、キャパシタ素子２０から第１半導体素子３０へと流れる電流を示す。図中の矢印Ｂは、第２半導体素子４０へキャパシタ素子２０へと流れる電流を示す。
キャパシタモジュール１２と半導体モジュール１４との閉回路に流れる電流を模式的に示す回路図。図中の矢印Ａ、Ｂは、図５と同じである。
実施例２の電力変換装置１１０の断面構造を示す図。
実施例２の電力変換装置１１０の回路構造を示す図。
実施例２の電力変換装置１１０に電流が流れる様子を示す図。
（実施例１）　図面を参照して、実施例１の電力変換装置１０について説明する。本実施例の電力変換装置１０は、例えば電気自動車に採用され、直流電源と走行用モータとの間で電力変換を行うことができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
　図１－図４に示すように、本実施例の電力変換装置１０は、キャパシタモジュール１２と、三つの半導体モジュール１４、１６、１８を備えており、三相インバータの回路構造を有している。三つの半導体モジュール１４、１６、１８の各々は、キャパシタモジュール１２に対して上下方向の上側に隣接配置されている。
　ここで、本実施例における上下方向（Ｘ軸方向）は、請求の範囲における第１方向に相当する。そして、本実施例における上側（＋Ｘ側）は、請求の範囲における第１方向の一方側に相当し、本実施例における下側（－Ｘ側）は、請求の範囲における第１方向の他方側に相当する。本実施例における左右方向（Ｙ軸方向）は、上下方向に対して垂直であり、請求の範囲における第２方向に相当する。そして、本実施例における左側（－Ｙ側）は、請求の範囲における第２方向の一方側に相当し、本実施例における右側（＋Ｙ側）は、請求の範囲における第２方向の他方側に相当する。本実施例における前後方向（Ｚ軸方向）は、上下方向及び左右方向に対して垂直であり、第３方向と称することがある。
　キャパシタモジュール１２は、キャパシタ素子２０と、第１電極２２と、第２電極２４とを有する。キャパシタ素子２０は、一対の導体層２０ａ、２０ｂと誘電層２０ｃとを有し、誘電層２０ｃを介して一対の導体層２０ａ、２０ｂが巻き回された構造を有する。キャパシタ素子２０の軸心Ｃは、左右方向に沿って延びている。第１電極２２は、キャパシタ素子２０の左側に位置しており、一方の導体層２０ａに接続されている。第２電極２４は、キャパシタ素子２０の右側に位置しており、他方の導体層２０ｂに接続されている。特に限定されないが、本実施例のキャパシタ素子２０は、いわゆるフィルムキャパシタであり、第１方向に沿って圧縮されて成形されている。これにより、キャパシタ素子２０は、第１方向及び第２方向に垂直な第３方向（Ｚ軸方向）に沿って延びる偏平な形状を有する。また、第１電極２２及び第２電極２４の各々は、溶射によって成形されており、メタリコン電極とも称される。
　三つの半導体モジュール１４、１６、１８は、キャパシタモジュール１２の上側に位置しており、前後方向に沿って配列されている。三つの半導体モジュール１４、１６、１８の各々は、互いに同一の構成を有するとともに、キャパシタモジュール１２に対して同様に接続されている。従って、以下では一つの半導体モジュール１４について説明し、他の半導体モジュール１６、１８の説明については省略する。
　半導体モジュール１４は、第１半導体素子３０と、第２半導体素子４０と、それらを封止する封止体６０とを有する。封止体６０は、例えばエポキシ樹脂といった、絶縁体で構成されている。封止体６０は、概して板形状を有しており、上面６０ａと、上面６０ａの反対側に位置する下面６０ｂとを有する。封止体６０の下面６０ｂは、キャパシタモジュール１２に対向している。二つの半導体素子３０、４０は、左右方向に沿って横並びに配置されており、第２半導体素子４０は、第１半導体素子に対して右側に位置している。特に限定されないが、第１半導体素子３０と第２半導体素子４０には、互いに同一の構造を有する半導体素子が採用されている。
　第１半導体素子３０及び第２半導体素子４０は、スイッチング素子であり、詳しくは、ＲＣ－ＩＧＢＴ（Reverse-Conducting Insulated Gate Bipolar Transistor）である。但し、他の実施形態として、第１半導体素子３０及び第２半導体素子４０の各々は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といった他の種類のスイッチング素子、あるいは、ダイオードといった他の種類の半導体素子であってもよい。また、第１半導体素子３０及び第２半導体素子４０には、例えばシリコン基板、炭化シリコン基板又は窒化物半導体の基板といった、各種の半導体基板を採用することができる。
　半導体モジュール１４は、第１上側導体板３２と、第１下側導体板３４と、第１導体スペーサ３６とをさらに有する。これらの第１上側導体板３２、第１下側導体板３４及び第１導体スペーサ３６は、金属（例えば銅）といった導体で構成されている。なお、第１上側導体板３２及び／又は第１下側導体板３４には、ＡＭＣ（Active Metal brazed Copper）基板といった絶縁回路基板が採用されてもよい。第１上側導体板３２と第１下側導体板３４とは、上下方向において第１半導体素子３０を挟んで対向している。そして、第１半導体素子３０は、封止体６０の内部において、それら二つの導体板３２、３４の各々へ電気的に接続されている。これにより、第１上側導体板３２と第１下側導体板３４とは、第１半導体素子３０を介して互いに電気的に接続されている。なお、第１上側導体板３２と第１半導体素子３０との間には、特に限定されないが、第１導体スペーサ３６が介挿されている。
　半導体モジュール１４は、第２上側導体板４２と、第２下側導体板４４と、第２導体スペーサ４６とをさらに有する。これらの第２上側導体板４２、第２下側導体板４４及び第２導体スペーサ４６も、金属（例えば銅）といった導体で構成されている。なお、第２上側導体板４２及び／又は第２下側導体板４４にも、ＡＭＣ基板といった絶縁回路基板が採用されてもよい。第２上側導体板４２と第２下側導体板４４とは、上下方向において第２半導体素子４０を挟んで対向している。そして、第２半導体素子４０は、封止体６０の内部において、それら二つの導体板４２、４４の各々へ電気的に接続されている。これにより、第２上側導体板４２と第２下側導体板４４とは、第２半導体素子４０を介して互いに電気的に接続されている。なお、第２上側導体板４２と第２半導体素子４０との間には、特に限定されないが、第２導体スペーサ４６が介挿されている。
　二つの上側導体板３２、４２は、左右方向に沿って横並びに位置しており、封止体６０の上面６０ａに露出している。二つの下側導体板３４、４４は、左右方向に沿って横並びに位置しており、封止体６０の下面６０ｂに露出している。これにより、それぞれの導体板３２、３４、４２、４４は、半導体素子３０、４０の熱を外部へ放出する放熱板としても機能する。なお、半導体素子３０、４０の配列と同様に、第２上側導体板４２及び第２下側導体板４４は、それぞれ第１上側導体板３２及び第１下側導体板３４に対して右側に位置している。
　半導体モジュール１４は、継ぎ手部４８をさらに有する。継ぎ手部４８は、封止体６０の内部において、第１上側導体板３２と第２下側導体板４４とを互いに接続している。継ぎ手部４８は、金属（例えば銅）といった導体で構成されている。一例ではあるが、本実施例における継ぎ手部４８は、その一部が第１上側導体板３２と一体に形成されており、他の一部が第２下側導体板４４と一体に形成されており、それらが接合層（例えば、はんだ層）を介して互いに接合されている。
　半導体モジュール１４は、第１電力端子５０と、第２電力端子５２と、第３電力端子５４とをさらに有する。第１電力端子５０は、第１下側導体板３４から左側へ延びるとともに、封止体６０の外部において、キャパシタモジュール１２の第１電極２２に接続されている。第２電力端子５２は、第２上側導体板４２から右側へ延びるとともに、封止体６０の外部において、キャパシタモジュール１２の第２電極２４に接続されている。そして、第３電力端子５４は、封止体６０の内部において、継ぎ手部４８に接続されている。なお、第３電力端子５４は、継ぎ手部４８に代えて、第１上側導体板３２又は第２下側導体板４４に接続されてもよい。概して、第１電力端子５０は、半導体モジュール１４の左側に位置しており、第２電力端子５２は、半導体モジュール１４の右側に位置している。そして、第３電力端子５４は、特に左右方向に関して、第１電力端子５０と第２電力端子５２との間に位置している。通常、第１電力端子５０は、直流電源の正極に接続され、第２電力端子５２は、直流電源の負極に接続される。そして、第３電力端子５４は、走行用モータといった三相交流負荷の一端子に接続される。
　半導体モジュール１４はさらに、複数の第１信号端子５６と、複数の第２信号端子５８とをさらに有する（図１参照）。複数の第１信号端子５６と複数の第２信号端子５８とは、それぞれ半導体モジュール１４から上下方向の上側に向けて延びている。複数の第１信号端子５６には、特に限定されないが、第１半導体素子３０のゲートに接続されたゲート端子が含まれる。同様に、複数の第２信号端子５８には、第２半導体素子４０のゲートに接続されたゲート端子が含まれる。加えて、複数の第１信号端子５６と複数の第２信号端子５８とのそれぞれには、温度センサの出力信号を出力するものや、いわゆるセンス電流を出力するものが含まれる。
　以上の構成により、本実施例の電力変換装置１０では、キャパシタモジュール１２内のキャパシタ素子２０の各導体層２０ａ、２０ｂと、半導体モジュール１４、１６、１８の各導体板３２、３４、４２、４４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。これにより、図５、６に示すように、キャパシタモジュール１２と半導体モジュール１４との閉回路に電流が流れたときに、半導体モジュール１４内で各導体板３２、３４、４２、４４に流れる電流の向きと、キャパシタモジュール１２内で各導体層２０ａ、２０ｂに流れる電流の向きとが、互いに平行であって逆向きの関係となる。この点については、キャパシタ素子２０と他の半導体モジュール１６、１８との間においても同様である。
　その結果、本実施例の電力変換装置１０では、半導体モジュール１４、１６、１８の寄生インダクタンスと、キャパシタモジュール１２の寄生インダクタンスとを、互いに相殺させることができる。このように、複数のモジュール１２、１４、１６、１８の間で寄生インダクタンスを相殺させることができれば、各々のモジュール１２、１４、１６、１８に寄生インダクタンスが存在していても、全体としての寄生インダクタンスを限りなく小さくすることができる。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置１０における損失を低減することができる。
　本実施例の電力変換装置１０は、三つの半導体モジュール１４、１６、１８を備えているが、半導体モジュール１４、１６、１８の数は特に限定されない。他の実施形態として、電力変換装置１０は、それらの半導体モジュール１４、１６、１８のうちの一つ又は二つのみを備えてもよいし、さらに別の半導体モジュールを備えてもよい。なお、単一の半導体モジュール１４を備える電力変換装置は、例えばリアクトル（インダクタ）と組み合わせて、例えばＤＣ－ＤＣコンバータとして機能することができる。あるいは、そのような電力変換装置を三つ組み合わせることで、本実施例と同様の三相インバータを構成することができる。
（実施例２）図７－図９を参照して、実施例２の電力変換装置１１０について説明する。本実施例の電力変換装置１１０についても、例えば電気自動車に採用され、直流電源と走行用モータとの間で電力変換を行うことができる。図７、図８に示すように、本実施例の電力変換装置１１０は、二つのキャパシタモジュール１１２、２１２と、三つの半導体モジュール３１４、４１４、５１４を備えており、３レベルインバータの回路構造を有している。例えば、この電力変換装置１１０を三つ組み合わせるで、三相の３レベルインバータを構成することができる。
　二つのキャパシタモジュール１１２、２１２には、第１キャパシタモジュール１１２と第２キャパシタモジュール２１２が含まれる。第１キャパシタモジュール１１２及び第２キャパシタモジュール２１２は、前述した実施例１におけるキャパシタモジュール１２と同じ構成を有する。即ち、第１キャパシタモジュール１１２及び第２キャパシタモジュール２１２の各々は、キャパシタ素子１２０、２２０と、第１電極１２２、２２２と、第２電極１２４、２２４とを有する。キャパシタ素子１２０、２２０は、一対の導体層１２０ａ、１２０ｂ、２２０ａ、２２０ｂと、誘電層１２０ｃ、２２０ｃとを有し、誘電層１２０ｃ、２２０ｃを介して一対の導体層１２０ａ、１２０ｂ、２２０ａ、２２０ｂが巻き回された構造を有する。キャパシタ素子１２０、２２０の軸心Ｃは、それぞれ左右方向に沿って延びている。
　第１電極１２２、２２２は、キャパシタ素子１２０、１２０の左側に位置しており、一方の導体層１２０ａ、１２０ｂに接続されている。第２電極１２４、２２４は、キャパシタ素子１２０、２２０の右側に位置しており、他方の導体層１２０ｂ、２２０ｂに接続されている。第１キャパシタモジュール１１２と第２キャパシタモジュール２１２は、左右方向に沿って配列されており、第１キャパシタモジュール１１２の第２電極１２４は、第２キャパシタモジュール２１２の第１電極２２２と電気的に接続されている。
　三つの半導体モジュール３１４、４１４、５１４には、第１半導体モジュール３１４と第２半導体モジュール４１４と第３半導体モジュール５１４とが含まれる。第１半導体モジュール３１４は、第１キャパシタモジュール１１２に対して上側に隣接配置されている。第２半導体モジュール４１４は、第２キャパシタモジュール２１２に対して上側に隣接配置されている。そして、第３半導体モジュール５１４は、第１半導体モジュール３１４及び第２半導体モジュール４１４に対して上側に隣接配置されている。即ち、第３半導体モジュール５１４の一部は、第１半導体モジュール３１４に上側から対向しており、第３半導体モジュール５１４の他の一部は、第２半導体モジュール４１４に上側から対向している。
　三つの半導体モジュール３１４、４１４、５１４の各々は、基本構造において互いに類似しており、実施例１における半導体モジュール１４、１６、１８とも類似している。従って、特に言及がない限り、三つの半導体モジュール３１４、４１４、５１４の各々には、実施例１における半導体モジュール１４、１６、１８と同じ構成を採用することができる。
　三つの半導体モジュール３１４、４１４、５１４の各々は、第１半導体素子３３０、４３０、５３０と、第１半導体素子３３０、４３０、５３０に対して右側に位置する第２半導体素子３４０、４４０、５４０と、それらを封止する封止体３６０、４６０、５６０を備える。封止体３６０、４６０、５６０は、概して板形状を有しており、上面３６０ａ、４６０ａ、５６０ａと、その反対側に位置する下面３６０ｂ、４６０ｂ、５６０ｂとを有する。
　三つの半導体モジュール３１４、４１４、５１４の各々は、第１上側導体板３３２、４３２、５３２と、第１下側導体板３３４、４３４、５３４と、第１導体スペーサ３３６、４３６、５３６とをさらに有する。第１上側導体板３３２、４３２、５３２と第１下側導体板３３４、４３４、５３４とは、上下方向において第１半導体素子３３０、４３０、５３０を挟んで対向しており、第１半導体素子３３０、４３０、５３０を介して互いに電気的に接続されている。第１上側導体板３３２、４３２、５３２と第１半導体素子３３０、４３０、５３０との間には、特に限定されないが、第１導体スペーサ３３６、４３６、５３６が介挿されている。
　三つの半導体モジュール３１４、４１４、５１４の各々は、第２上側導体板３４２、４４２、５４２と、第２下側導体板３４４、４４４、５４４と、第２導体スペーサ３４６、４４６、５４６とをさらに有する。第２上側導体板３４２、４４２、５４２と第２下側導体板３４４、４４４、５４４とは、上下方向において第２半導体素子３４０、４４０、５４０を挟んで対向しており、第２半導体素子３４０、４４０、５４０を介して互いに電気的に接続されている。第２上側導体板３４２、４４２、５４２と第２半導体素子３４０、４４０、５４０との間には、特に限定されないが、第２導体スペーサ３４６、４４６、５４６が介挿されている。
　三つの半導体モジュール３１４、４１４、５１４の各々において、二つの上側導体板３３２、３４２、４３２、４４２、５３２、５４２は、左右方向に沿って横並びに位置しており、封止体３６０、４６０、５６０の上面３６０ａ、４６０ａ、５６０ａに露出している。二つの下側導体板３３４、３４４、４３４、４４４、５３４、５４４は、左右方向に沿って横並びに位置しており、封止体６０、４６０、５６０の下面３６０ｂ、４６０ｂ、５６０ｂに露出している。第２上側導体板３４２、４４２、５４２及び第２下側導体板３４４、４４４、５４４は、それぞれ第１上側導体板３３２、４３２、５３２及び第１下側導体板３３４、４３４、５３４に対して右側に位置している。また、第１半導体モジュール３１４の第２上側導体板３４２は、第３半導体モジュール５１４の第１下側導体板５３４に対向している。そして、第２半導体モジュール４１４の第１上側導体板４３２は、第３半導体モジュール５１４の第２下側導体板５４４に対向している。
　三つの半導体モジュール３１４、４１４、５１４の各々は、継ぎ手部３４８、４３８、５３８をさらに有する。継ぎ手部３４８、４３８、５３８は、封止体３６０、４６０、５６０の内部において、第１上側導体板３３２、４３２、５３２と第２下側導体板３４４、４４４、５４４とを互いに接続している。
　三つの半導体モジュール３１４、４１４、５１４の各々は、第１電力端子３５０、４５０、５５０と、第２電力端子３５２、４５２、５５２と、第３電力端子３５４、４５４、５５４とをさらに有する。第１電力端子３５０、４５０、５５０は、第１下側導体板３３４、４３４、５３４から左側へ延びており、第２電力端子３５２、４５２、５５２は、第２上側導体板３４２、４４２、５４２から右側へ延びている。第３電力端子３５４、４５４、５５４は、封止体３６０、４６０、５６０の内部において、継ぎ手部３４８、４４８、５４８に接続されている。通常、第１半導体モジュール３１４の第１電力端子３５０は、直流電源の正極に接続され、第２半導体モジュール４１４の第２電力端子４５２は、直流電源の負極に接続される。そして、第３半導体モジュール５１４の第３電力端子５５４は、走行用モータといった三相交流負荷の一端子に接続される。
　次に、二つのキャパシタモジュール１１２、２１２と、三つ半導体モジュール３１４、４１４、５１４との間の接続構造について説明する。第１半導体モジュール３１４の第１電力端子３５０は、第１キャパシタモジュール１１２の第１電極１２２に接続されている。第１半導体モジュール３１４の第２電力端子３５２は、第１キャパシタモジュール１１２の第２電極１２４に接続されている。第２半導体モジュール４１４の第１電力端子４５０は、第２キャパシタモジュール２１２の第１電極２２２に接続されている。第２半導体モジュール４１４の第２電力端子４５２は、第２キャパシタモジュール２１２の第２電極２２４に接続されている。第３半導体モジュール５１４の第１電力端子５５０は、第１半導体モジュール３１４の第３電力端子３５４に接続されている。第３半導体モジュール５１４の第２電力端子５５２は、第２半導体モジュール４１４の第３電力端子４５４に接続されている。また、第１半導体モジュール３１４の第２電力端子３５２は、第２半導体モジュール４１４の第１電力端子４５０に直接又は間接的に接続されており、これによって、第１キャパシタモジュール１１２の第２電極１２４と第２キャパシタモジュール２１２の第１電極２２２とが互いに接続されている。
　三つの半導体モジュール３１４、４１４、５１４は、互いに共通する基本構造を有しているが、第１半導体素子３３０、４３０、５３０及び第２半導体素子３４０、４４０、５４０に対して、互いに異なる種類の半導体素子が採用されている。即ち、第１半導体モジュール３１４の第１半導体素子３３０は、スイッチング素子であり、第１半導体モジュール３１４の第２半導体素子３４０は、ダイオードである。第２半導体モジュール４１４の第１半導体素子４３０は、ダイオードであり、第２半導体モジュール４１４の第２半導体素子４４０は、スイッチング素子である。そして、第３半導体モジュール５１４の第１半導体素子５３０は、スイッチング素子であり、第３半導体モジュール５１４の第２半導体素子も、スイッチング素子である。これにより、図８に示すように、３レベルインバータの回路構造が実現されている。
　以上の構成により、本実施例の電力変換装置１１０では、第１キャパシタモジュール１１２内の各導体層１２０ａ、１２０ｂと、第１半導体モジュール３１４の第１上側導体板３３２及び第１下側導体板３３４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。従って、図９に示すように、電力変換装置１１０に電流が流れると、第１半導体モジュール３１４内で第１上側導体板３３２及び第１下側導体板３３４に流れる電流の向きＤ１と、第１キャパシタモジュール１１２内で各導体層１２０ａ、１２０ｂに流れる電流の向きＤ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第１キャパシタモジュール１１２と第１半導体モジュール３１４との間で、寄生インダクタンスが相殺される。
　加えて、第２キャパシタモジュール２１２内の各導体層２２０ａ、２２０ｂと、第２半導体モジュール４１４の第２上側導体板４４２及び第２下側導体板４４４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。従って、図９に示すように、電力変換装置１１０に電流が流れると、第２半導体モジュール４１４内で第２上側導体板４４２及び第２下側導体板４４４に流れる電流の向きＥ１と、第２キャパシタモジュール２１２内で各導体層２２０ａ、２２０ｂに流れる電流の向きＥ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第２キャパシタモジュール２１２と第２半導体モジュール４１４との間でも、寄生インダクタンスが相殺される。
　加えて、第１半導体モジュール３１４の第２上側導体板３４２及び第２下側導体板３４４と、第３半導体モジュール５１４の第１上側導体板５３２及び第１下側導体板５３４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。これにより、図９に示すように、電力変換装置１１０に電流が流れると、第１半導体モジュール３１４内で第２上側導体板３４２及び第２下側導体板３４４に流れる電流の向きＦ１と、第３半導体モジュール５１４内で第１上側導体板５３２及び第１下側導体板５３４に流れる電流の向きＦ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第１半導体モジュール３１４と第３半導体モジュール５１４との間でも、寄生インダクタンスが相殺される。
　加えて、第２半導体モジュール４１４の第１上側導体板４３２及び第１下側導体板４３４と、第３半導体モジュール５１４の第２上側導体板５４２及び第２下側導体板５４４とが、互いに隣接するとともに、それぞれ左右方向に沿って延びている。これにより、図９に示すように、電力変換装置１１０に電流が流れると、第２半導体モジュール４１４内で第１上側導体板４３２及び第１下側導体板４３４に流れる電流の向きＧ１と、第３半導体モジュール５１４内で第２上側導体板５４２及び第２下側導体板５４４に流れる電流の向きＧ２とが、互いに平行であって逆向きの関係となる。これにより、隣接する第２半導体モジュール４１４と第３半導体モジュール５１４との間でも、寄生インダクタンスが相殺される。
　以上のように、本実施例の電力変換装置１１０では、上下方向に隣接する二つのモジュールの組が複数存在し、それぞれの組において、寄生インダクタンスが相殺されるように構成されている。これにより、電力変換装置１１０の全体としての寄生インダクタンスが効果的に低減される。その結果、電流の変化に対するサージ電圧の大きさが抑制されるので、例えばスイッチング速度を高めることによって、電力変換装置１１０における損失を低減することができる。
　以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０、１１０：電力変換装置
１２、１１２、２１２：キャパシタモジュール
１４、１６、１８、３１４、４１４、５１４：半導体モジュール
２０、１２０、２２０：キャパシタ素子
２０ａ、１２０ａ、２２０ａ：一方の導電層
２０ｂ、１２０ｂ、２２０ｂ：他方の導電層
２０ｃ、１２０ｃ、２２０ｃ：誘電層
２２、１２２、２２２：第１電極（メタリコン）
２４、１２４、２２４：第２電極（メタリコン）
２６ａ、２６ｂ、２６ｃ：フィルム
３０、３３０、４３０、５３０：第１半導体素子
３２、３３２、４３２、５３２：第１上側導体板
３４、３３４、４３４、５３４：第１下側導体板
４０、３４０、４４０、５４０：第２半導体素子
４２、３４２、４４２、５４２：第２上側導体板
４４、３４４、４４４、５４４：第２下側導体板
４８、３４８、４４８、５４８：継ぎ手部
５０、３５０、４５０、５５０：第１電力端子
５２、３５２、４５２、５５２：第２電力端子
５４、３５４、４５４、５５４：第３電力端子
６０、３６０、４６０、５６０：封止体

Claims (6)

  1. 　キャパシタモジュールと、
    　前記キャパシタモジュールに対して第１方向の一方側に隣接配置された半導体モジュールと、を備え、
    　前記キャパシタモジュールは、
    　誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、
    　前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、
    　前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極と、を有し、
    　前記半導体モジュールは、
    　第１半導体素子と、
    　前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、
    　前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、
    　前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、
    　前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、
    　前記第１下側導体板から前記第２方向の前記一方側へ延びるとともに、前記キャパシタモジュールの前記第１電極に接続された第１電力端子と、
    　前記第２上側導体板から前記第２方向の前記他方側へ延びるとともに、前記キャパシタモジュールの前記第２電極に接続された第２電力端子と、
    　前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子と、を有する、
    　電力変換装置。
  2. 　前記半導体モジュールは、前記第１半導体素子及び前記第２半導体素子を封止する封止体をさらに有し、
    　前記封止体は、前記キャパシタモジュールに対向する下面と、前記下面とは反対側に位置する上面とを有し、
    　前記封止体の前記下面には、前記第１下側導体板と前記第２下側導体板とが露出している、請求項１に記載の電力変換装置。
  3. 　前記封止体の前記上面には、前記第１上側導体板と前記第２上側導体板とが露出している、請求項２に記載の電力変換装置。
  4. 　前記第１半導体素子及び前記第２半導体素子は、それぞれスイッチング素子である、請求項１から３のいずれか一項に記載の電力変換装置。
  5. 　三つの前記半導体モジュールを備える、請求項４に記載の電力変換装置。
  6. 　第１キャパシタモジュール及び第２キャパシタモジュールと、
    　前記第１キャパシタモジュールに対して第１方向の一方側に隣接配置された第１半導体モジュールと、
    　前記第２キャパシタモジュールに対して前記第１方向の前記一方側に隣接配置された第２半導体モジュールと、
    　前記第１半導体モジュール及び前記第２半導体モジュールに対して前記第１方向の前記一方側に隣接配置された第３半導体モジュールと、を備え、
    　前記第１キャパシタモジュール及び前記第２キャパシタモジュールの各々は、誘電層を介して一対の導体層が巻き回されており、その軸心が前記第１方向に垂直な第２方向に沿って延びるキャパシタ素子と、
    　前記キャパシタ素子の前記第２方向における一方側に位置しており、前記一対の導体層の一方に接続された第１電極と、
    　前記キャパシタ素子の前記第２方向における他方側に位置しており、前記一対の導体層の他方に接続された第２電極と、を有し、
    　前記第１キャパシタモジュールの前記第２電極が、前記第２キャパシタモジュールの前記第１電極に接続されており、
    　前記第１半導体モジュール、前記第２半導体モジュール及び前記第３半導体モジュールの各々は、
    　第１半導体素子と、
    　前記第１方向において前記第１半導体素子を挟んで対向しており、前記第１半導体素子を介して電気的に接続された第１上側導体板及び第１下側導体板と、
    　前記第１半導体素子に対して前記第２方向の前記他方側に位置する第２半導体素子と、
    　前記第１方向において前記第２半導体素子を挟んで対向しており、前記第２半導体素子を介して電気的に接続された第２上側導体板及び第２下側導体板と、
    　前記第１上側導体板と前記第２下側導体板とを互いに接続する継ぎ手部と、
    　前記第１下側導体板から前記第２方向の前記一方側へ延びる第１電力端子と、
    　前記第２上側導体板から前記第２方向の前記他方側へ延びる第２電力端子と、
    　前記第１上側導体板と前記第２下側導体板と前記継ぎ手部の少なくとも一つに接続された第３電力端子と、を有し、
    　前記第１半導体モジュールの前記第１半導体素子はスイッチング素子であり、前記第１半導体モジュールの前記第２半導体素子はダイオードであり、前記第１半導体モジュールの前記第１電力端子は前記第１キャパシタモジュールの前記第１電極に接続されており、前記第１半導体モジュールの前記第２電力端子は前記第１キャパシタモジュールの前記第２電極に接続されており、
    　前記第２半導体モジュールの前記第１半導体素子はダイオードであり、前記第２半導体モジュールの前記第２半導体素子はスイッチング素子であり、前記第２半導体モジュールの前記第１電力端子は前記第２キャパシタモジュールの前記第１電極に接続されており、前記第２半導体モジュールの前記第２電力端子は前記第２キャパシタモジュールの前記第２電極に接続されており、
    　前記第３半導体モジュールの前記第１半導体素子はスイッチング素子であり、前記第３半導体モジュールの前記第２半導体素子はスイッチング素子であり、前記第３半導体モジュールの前記第１電力端子は前記第１半導体モジュールの前記第３電力端子に接続されており、前記第３半導体モジュールの前記第２電力端子は前記第２半導体モジュールの前記第３電力端子に接続されている、
    　電力変換装置。
PCT/JP2019/036515 2019-09-18 2019-09-18 電力変換装置 WO2021053746A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021546101A JP7081724B2 (ja) 2019-09-18 2019-09-18 電力変換装置
PCT/JP2019/036515 WO2021053746A1 (ja) 2019-09-18 2019-09-18 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/036515 WO2021053746A1 (ja) 2019-09-18 2019-09-18 電力変換装置

Publications (1)

Publication Number Publication Date
WO2021053746A1 true WO2021053746A1 (ja) 2021-03-25

Family

ID=74884367

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/036515 WO2021053746A1 (ja) 2019-09-18 2019-09-18 電力変換装置

Country Status (2)

Country Link
JP (1) JP7081724B2 (ja)
WO (1) WO2021053746A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347561A (ja) * 2004-06-03 2005-12-15 Toshiba Corp パワー半導体モジュールおよび電力変換装置
JP2010193593A (ja) * 2009-02-17 2010-09-02 Hitachi Ltd 電力変換装置
JP2019103380A (ja) * 2017-12-04 2019-06-24 トヨタ自動車株式会社 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347561A (ja) * 2004-06-03 2005-12-15 Toshiba Corp パワー半導体モジュールおよび電力変換装置
JP2010193593A (ja) * 2009-02-17 2010-09-02 Hitachi Ltd 電力変換装置
JP2019103380A (ja) * 2017-12-04 2019-06-24 トヨタ自動車株式会社 電力変換装置

Also Published As

Publication number Publication date
JPWO2021053746A1 (ja) 2021-03-25
JP7081724B2 (ja) 2022-06-07

Similar Documents

Publication Publication Date Title
US7542317B2 (en) Semiconductor device and power conversion apparatus using the same
JP6717270B2 (ja) 半導体モジュール
WO2014136335A1 (ja) 配線板およびそれを用いた電力変換装置
WO2022091288A1 (ja) 半導体パッケージ、半導体装置および電力変換装置
CN111095760B (zh) 电力转换装置
US20230021288A1 (en) Bus bar for capacitor elements, capacitor, and power conversion device
US20190067160A1 (en) Power module with multi-layer substrate
JP2015100223A (ja) 電力変換装置
JP2020136516A (ja) 半導体モジュールとそれを用いた電力変換装置
JP7088112B2 (ja) 電力変換装置
CN113519050B (zh) 半导体装置
JP7081724B2 (ja) 電力変換装置
JP2010199628A (ja) 半導体装置及びそれを用いた電力変換装置
JP6721066B2 (ja) 電力変換装置
JP3734157B2 (ja) インバータ装置
JP2020145320A (ja) 半導体装置
WO2023058381A1 (ja) 電力変換装置
WO2024154478A1 (ja) 電力変換装置
JP7092072B2 (ja) 半導体モジュール
US10833596B1 (en) Integrated power unit for a power supply device
JP7124769B2 (ja) 半導体モジュール
JP7391134B2 (ja) 電力変換装置
JP7294289B2 (ja) 電力変換装置
WO2023199639A1 (ja) 半導体装置
WO2023140077A1 (ja) 半導体装置および半導体装置を備えたインバータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19945556

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021546101

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19945556

Country of ref document: EP

Kind code of ref document: A1