WO2021039988A1 - 導電性ブリッジ型メモリ装置及びその製造方法並びにスイッチ装置 - Google Patents

導電性ブリッジ型メモリ装置及びその製造方法並びにスイッチ装置 Download PDF

Info

Publication number
WO2021039988A1
WO2021039988A1 PCT/JP2020/032668 JP2020032668W WO2021039988A1 WO 2021039988 A1 WO2021039988 A1 WO 2021039988A1 JP 2020032668 W JP2020032668 W JP 2020032668W WO 2021039988 A1 WO2021039988 A1 WO 2021039988A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
liquid
hole
metal
Prior art date
Application number
PCT/JP2020/032668
Other languages
English (en)
French (fr)
Inventor
伊藤　敏幸
敏材 野上
木下　健太郎
久 島
内藤　泰久
秋永　広幸
洋士 佐藤
茂樹 森井
九州夫 太田
田中　淳
Original Assignee
国立大学法人鳥取大学
国立研究開発法人産業技術総合研究所
長瀬産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人鳥取大学, 国立研究開発法人産業技術総合研究所, 長瀬産業株式会社 filed Critical 国立大学法人鳥取大学
Priority to JP2021543061A priority Critical patent/JPWO2021039988A1/ja
Priority to US17/639,201 priority patent/US20220254998A1/en
Publication of WO2021039988A1 publication Critical patent/WO2021039988A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species

Definitions

  • the present disclosure relates to a conductive bridge type memory device, a manufacturing method thereof, and a switch device.
  • a solid electrolyte material is composed of an electrode A composed of an electrochemically active metal (for example, Ag, Cu, etc.) and an inactive metal (for example, Pt). It has a simple structure of electrode A / solid electrolyte (memory layer) / electrode B sandwiched between the electrodes B. By applying a positive voltage to the electrode A (with respect to the electrode B), the atoms constituting the electrode A are ionized and penetrate into the solid electrolyte and move toward the electrode B. The metal ion that reaches the electrode B receives an electron and precipitates as a metal.
  • an electrochemically active metal for example, Ag, Cu, etc.
  • Pt inactive metal
  • a filament-like conductive path made of the constituent metals of the electrode A is formed inside the solid electrolyte, and the electrode A and the electrode B are connected to each other to realize a low resistance state.
  • the constituent atoms of the electrode A constituting the filament are ionized. Since the direction of the electric field is opposite to that at the time of filament formation, the filament constituent atoms are recovered by the electrode A, and the high resistance state is restored. That is, it is possible to replace the resistance value change with the signals "1" and "0", and the CB-RAM functioning as a memory has excellent features such as high speed, high integration, and low power consumption.
  • the high resistance state of the CB-RAM can be regarded as an "off” state because current does not easily flow, and the low resistance state can be regarded as an "on” state because current easily flows. Therefore, it can be used not only as a memory element but also as a switch, and since the conductive path is made of metal, it has excellent current transport characteristics and is expected to be an atomic transistor.
  • FPGA Field Programmable Gate Array
  • FIG. 1A is a schematic view showing a cross section of a Cu / porous body (HfO 2 (Hafnia) in FIG. 1A) / Pt structure.
  • the porous body layer has pores having random positions, sizes, shapes, and densities, and the pores are filled with an ionic liquid.
  • the Pt electrode is grounded and a voltage is applied to the Cu electrode.
  • the CB-RAM element is further improved. Is desired.
  • the present disclosure provides a core technology for solving the problems in such a CB-RAM device or a switch device and realizing a high-performance CB-RAM device or a switch device. That is, the present disclosure is intended to further improve the CB-RAM device or switch device, and its application device or device.
  • the conductive bridge type memory device has a first metal layer, a second metal layer, a first surface facing the first metal layer, and facing the second metal layer.
  • a first insulator layer having a second surface opposite to the first surface and having a through hole penetrating between the first surface and the second surface, and penetrating into the through hole.
  • a memory cell including a liquid layer composed of a liquid containing a liquid electrolyte is provided.
  • the switch device includes a first metal layer, a second metal layer, a first surface facing the first metal layer, and the first surface facing the second metal layer.
  • a first insulator layer having a second surface opposite to the above surface and having a through hole penetrating between the first surface and the second surface, and a liquid electrolyte impregnated into the through hole.
  • a switch element including a liquid layer composed of a liquid containing the above-mentioned metal layer is provided, and the first metal layer and the second metal layer are caused by a change in voltage applied between the first metal layer and the second metal layer.
  • the electrical switching operation is performed by changing the electrical resistance between the two to either high resistance or low resistance.
  • the method for manufacturing a conductive bridge type memory device has a first surface in contact with the surface and a second surface opposite to the first surface on the surface of the first metal layer.
  • a through hole penetrating between the first surface and the second surface is formed, and a liquid is formed in the through hole.
  • a liquid layer in contact with the first metal layer is provided by impregnating a liquid containing an electrolyte, and a second metal layer in contact with the liquid layer is formed on the second surface side of the first insulator layer. ..
  • a first insulator layer having a first surface and a second surface opposite to the first surface is formed.
  • a through hole penetrating between the first surface and the second surface is formed, and a first metal layer is embedded in a part of the through hole to form the first metal layer.
  • a liquid layer in contact with the first metal layer is provided by impregnating a liquid containing a liquid electrolyte into the through hole in which the metal layer is embedded, and the second surface side of the first insulator layer is provided.
  • a second metal layer in contact with the liquid layer is formed.
  • the surface of the first metal layer has a first surface in contact with the surface and a second surface opposite to the first surface.
  • a first insulator layer having a structure By forming a first insulator layer having a structure, forming a second metal layer on a part of the second surface of the first insulator layer, and finely processing the first insulator layer, the first insulator layer is formed.
  • a through hole that penetrates between the first surface and the second surface and is partially covered by the second metal layer is formed, and a liquid containing a liquid electrolyte is impregnated into the through hole.
  • a liquid layer in contact with the first metal layer and the first metal layer is provided, and the second metal layer and the exposed liquid layer are covered on the second surface side of the first insulator layer.
  • the second insulator layer is formed as described above.
  • the present disclosure can further improve the CB-RAM device or the switch device, and the application device or the device thereof.
  • the "CB-RAM (conductive bridge type memory) element” is defined by controlling the voltage applied between the pair of electrodes (specifically, the first metal layer and the second metal layer). It refers to an element capable of reversibly changing the resistance value between a pair of electrodes by forming a conductive path between the pair of electrodes or eliminating the conductive path formed between the pair of electrodes.
  • the "CB-RAM (conductive bridge type memory) device” refers to a general device including a CB-RAM element in order to utilize a reversible resistance change.
  • the “memory cell” refers to a portion of the CB-RAM device which is a unit for reversibly changing the resistance.
  • the "memory” is not limited to a memory in a narrow sense in which information is written as a resistance value and the information reflected in the resistance value is read out, and it is sufficient that the information is reflected as a resistance value.
  • the CB-RAM element With the progress of the semiconductor manufacturing process, the CB-RAM element is expected to be further miniaturized in the future, and it is expected that the size of the porous body layer will be reduced accordingly.
  • the present inventors have a porous body layer. Due to the decrease in size, variations in the number of pores contained in the porous body layer appear as variations in operating characteristics such as operating voltage or switching resistance of CB-RAM elements such as V form , V set , and V reset. I found it.
  • an element that provides a guideline for realizing an optimum element structure for the development of a high-performance CB-RAM device or a switch device in which variations in operating characteristics such as operating voltage or switching resistance are suppressed Provide the configuration.
  • the present embodiment provides a design guideline for the element structure of a high-performance CB-RAM device or switch device in which variations in operating characteristics such as operating voltage or switching resistance are suppressed even when the element is further miniaturized. ..
  • a conductive bridged memory (CB-RAM) device A conductive bridged memory (CB-RAM) device according to an embodiment of the present disclosure will be described with reference to FIG.
  • the CB-RAM element 10 included in the CB-RAM device according to the present embodiment has a first metal layer 11 (electrode A) and a second metal layer 12 (electrode B) so that an example structure is shown in FIG. ), The lower surface (first surface) 13a facing the first metal layer 11 (electrode A), and the upper surface facing the second metal layer 12 (electrode B) and opposite the lower surface (first surface) 13a.
  • An insulator layer (first insulator layer) 13 having a (second surface) 13b and having a through hole 13h penetrating between the lower surface (first surface) 13a and the upper surface (second surface) 13b. It includes a liquid layer 14 made of a liquid containing a liquid electrolyte impregnated into the through hole 13h.
  • the CB-RAM element 10 constitutes a memory cell together with a cell selection transistor and the like in the CB-RAM device.
  • a memory cell constitutes a memory device together with a bit line, a word line, and the like for transmitting a signal for writing and / or reading digital information.
  • the surface facing the insulator layer (first insulator layer) 13 is called the upper surface (second surface) 11b, and the opposite surface is called the lower surface (first surface) 11a, and the second metal.
  • the surface facing the insulator layer (first insulator layer) 13 is also referred to as a lower surface (first surface) 12a, and the opposite surface is also referred to as an upper surface (second surface) 12b.
  • the through holes are, for example, as shown in FIG. 2, the first surface (lower surface) 13a and the second metal layer 12 facing the first metal layer 11 of the insulator layer (first insulator layer) 13. It means a pore that penetrates with a second surface (upper surface) 13b facing the surface with substantially the same thickness. Approximately the same means that the shape is tapered and the size of the holes may be different between the first surface and the second surface, and can be formed by, for example, various etchings and laser processing. ..
  • the present inventors have conducted extensive studies in order to refine the CB-RAM element and improve its performance.
  • the first metal layer 11 and the second metal layer 12 are liquid even in a thin through hole.
  • the present inventors have found that the layer 14 can be reliably connected.
  • the connection reliability between the first metal layer 11 and the second metal layer 12 can be improved, and further miniaturization can be achieved. Therefore, the present embodiment is characterized in that the insulator layer (first insulator layer) 13 has a through hole 13h penetrating between the lower surface 13a and the upper surface 13b.
  • the through hole 13h has a plan view shape (a shape seen from a direction perpendicular to the upper surface 13b of the insulator layer (first insulator layer) 13), and includes a polygon such as a circle or a quadrangle, a slit shape, and the like.
  • the shape may be a straight line, a curved line, or a closed shape that can draw a circle.
  • the size of the through hole 13h refers to the diameter of a circle having the maximum size that can be included in the shape of the through hole 13h in the plan view shape.
  • the size of the through hole 13h is, for example, 5 nm or more and 1000 nm or less.
  • the number of through holes 13h is one, which is the minimum number per memory cell (per one CB-RAM element 10), from the viewpoint of miniaturization of the CB-RAM element 10, and by extension, the CB-RAM device. It is preferable that the number is increased, but up to about 5 can be provided.
  • the through hole 13h may have a tapered shape as long as it penetrates between the lower surface 13a and the upper surface 13b, and may have a constricted portion or a bulging portion in the middle.
  • the through hole 13h can be formed by, for example, etching such as dry etching or wet etching, or laser processing. Therefore, the position, size, shape, and density of the through hole 13h can be set as desired by these microfabrications, so that variations in the operating characteristics of the CB-RAM device 1 are suppressed.
  • the insulator layer (first insulator layer) 13 is preferably SiO 2 (silicon oxide), SiN (silicon nitride), Al 2 O 3 (aluminum oxide), Al N (aluminum nitride), HfO 2 (hafnium oxide). ), Oxides or nitrides containing one type of metal element such as TiO 2 (titanium oxide) and Ta 2 O 5 (tantal oxide), oxides containing multiple metal elements such as Si—Al—O (aluminum silicate), Alternatively, it is composed of an oxynitride such as Si—ON (nitrid silicate).
  • the insulator layer (first insulator layer) 13 is preferably composed of an insulator such as amorphous, in which pores are difficult to be introduced or are not introduced. In this way, since only the through hole 13h is provided in the insulator 13, variations in the operating characteristics of the CB-RAM device 1 are further suppressed.
  • the first metal layer 11 and the second metal layer 12 are preferably composed of metals having different electrochemical activities, and serve as a pair of electrode layers (electrode A and electrode B) that transfer charges to and from the liquid layer 14.
  • a metal having a low electrochemical activity that is, an electrochemically stable metal is used for the first metal layer 11.
  • examples of the metal of the first metal layer 11 include metals such as Pt, Au, Ir, Ru, Rh, and W, or alloys of these metals, and the layer thickness of the first metal layer 11 is, for example,. It is 20 nm.
  • a metal that is electrochemically active and easily ionized is used for the second metal layer 12.
  • examples of the metal of the second metal layer 12 include metals such as Cu, Ag, Ti, Zn, and V or alloys of these metals, and the layer thickness of the second metal layer 12 is, for example, 50 nm. is there.
  • the metal of the first metal layer 11 a metal that is electrochemically active and easily ionized may be used, and as the metal of the second metal layer 12, an electrochemically stable metal may be used.
  • the metal of the second metal layer 12 (including a metal composed of a single element and an alloy composed of a plurality of elements) is ionized with the metal of the first metal layer 11 (including a metal composed of a single element and an alloy composed of a plurality of elements). The tendency should be different.
  • the metal having "different ionization tendency" referred to here refers to the metal of the first metal layer 11 and the second metal layer 12 in contact with the liquid layer 14, and refers to the metal of the first metal layer 11 and the second metal layer 12. It does not matter whether the whole is composed of these metals or not.
  • the first metal layer 11 or the second metal layer 12 may be formed by a plurality of layers. For example, when an easily oxidizable metal such as Cu described above is used as the metal of the first metal layer 11 or the second metal layer 12, the first metal layer 11 or the second metal layer 12 comes into contact with the liquid layer 14.
  • the layer is composed of the easily oxidizable metal as an electrode layer (see the first layer 111 of the first metal layer 11 or the first layer 121 of the second metal layer 12 shown in FIG. 2), and the electrode layer (first layer).
  • a layer provided on the opposite side of the liquid layer 14 with respect to 111 and 121 is used as another layer (see the second layer 112 of the first metal layer 11 or the second layer 122 of the second metal layer 12 shown in FIG. 2). It may be composed of the easily oxidizable metal and another metal. That is, the second layer 112 of the first metal layer 11 or the second layer 122 of the second metal layer 12 functions as a cap layer for preventing oxidation of the electrode layers 111 and 121.
  • the cap layers (second layer) 112, 122 contain at least one metal selected from the group consisting of Au, Ni, Ta, Nb, W, Pt, Mo, etc., and preferably contain Ta. ..
  • the layer thickness of the cap layers 112 and 122 is, for example, 30 nm.
  • the cap layers 112 and 122 may be provided on the opposite side of the liquid layer 14 by interposing another layer with respect to the electrode layers 111 and 121, but in order to enhance the effect of preventing oxidation of the electrode layers 111 and 121. Is preferably provided so as to be in contact with the electrode layers 111 and 121.
  • the first layer is formed in the first metal layer 11 or the second metal layer 12.
  • the electrode layers 111 and 121 may be made of the easily corrosive metal, and the second layers 112 and 122 may be made of another metal layer which is hard to be corroded. That is, in this case, the second layers 112 and 122 function as corrosion prevention layers for preventing corrosion of the electrode layer.
  • the metal of the corrosion prevention layer include metals such as Ta.
  • the layer thickness of the corrosion prevention layer is, for example, 1 to 10 nm, and various characteristics (for example, resistance holding characteristics) of the CB-RAM element can be controlled by the layer thickness of the corrosion prevention layer.
  • another layer such as a barrier layer for preventing the diffusion of the metals constituting the electrode layers 111 and 121 may be provided between the electrode layer and the cap layer or on the opposite side of the cap layer from the electrode layer.
  • the barrier layer comprises W, Ta, Ti, TiN, TiC, TaN, TaC, and at least one metal selected from the group consisting of W 2 N.
  • the layer thickness of the barrier layer is, for example, 25 nm.
  • the barrier layer is introduced, for example, when the metal constituting the electrode layers 111 and 121 and the metal constituting the cap layers 112 and 122 are likely to diffuse into each other. Specifically, there is a case where the electrode layers 111 and 121 are made of Cu or Ni and the cap layers 112 and 122 are made of Au.
  • the insulator layer (first insulator layer) 13 and Sufficient adhesion between the first metal layer 11 and the second metal layer 12 cannot be obtained. Therefore, insulation is provided between the first metal layer 11 and the insulator layer (first insulator layer) 13 and / or between the second metal layer 12 and the insulator layer (first insulator layer) 13.
  • An adhesion layer made of a metal having better adhesion to the body layer (first insulator layer) 13 than the first metal layer 11 may be interposed. Examples of the metal of the adhesion layer include Ta, Ti, and Cr.
  • the layer thickness of the adhesion layer is, for example, 1 nm.
  • an insulator layer such as an interlayer insulating film 24 (see FIG. 7) described later
  • the first metal layer 11 A similar adhesion layer as described above may be interposed between the insulator layer.
  • the upper surface 12b of the second metal layer 12 is provided so as to be in contact with an insulator layer (not shown in FIG. 2) such as an interlayer insulating film 27 (see FIG. 7) described later, the second metal layer 12 and the second metal layer 12 A similar adhesion layer as described above may be interposed between the insulator layer.
  • the liquid layer 14 is composed of a liquid electrolyte.
  • liquid electrolyte refers to a liquid in which ions can move by a voltage applied between the first metal layer 11 and the second metal layer 12.
  • the liquid electrolyte is preferably an ionic liquid, but is not limited as long as it is a liquid capable of transferring ions.
  • ionic liquid is a concept including not only the ionic liquid itself but also a solvated ionic liquid and a mixed ionic liquid obtained by mixing a plurality of ionic liquids and / or solvated ionic liquids. is there.
  • solvation refers to a state in which a solvent molecule surrounds a solute molecule or an ion in a solution to form one molecular group.
  • solvated ionic liquid means an ionic liquid having such solvation.
  • the mixed ionic liquid has an advantage in that the viscosity can be adjusted by mixing, for example, a solvated ionic liquid and an ionic liquid having a viscosity (viscosity coefficient) smaller than that of the solvated ionic liquid.
  • Examples of the above-mentioned ionic liquid itself include, but are not limited to, 1-butyl-3-methylimidazolium ([Bim]) and bis (trifluoromethyl) sulfonylamide ([TFSA]).
  • Examples of the mixed ionic liquid obtained by mixing a plurality of ionic liquids include 1-butyl-3-methylimidazolium bis (trifluoromethyl) sulfonylamide ([Bmim] [TFSA]). Not limited.
  • TFSA is also abbreviated as [Tf 2 N], and is often described as “bis (trifluoromethylsulfonyl) imide” ([TFSI]) in reagent catalogs and literature.
  • imide is defined as “an amido compound which connected with two carbonyl group” in the IUPAC method, and [Tf 2 N] should be named “bis (trifluoromethylsulfonyl) amide” according to the IUPAC method.
  • it is "(trifluoromethylsulfonyl) imide”
  • it can be said that the name follows the IUPAC method. In this specification, it is referred to as [TFSA] according to the IUPAC method.
  • R 1 may be an alkyl group having 1 to 6 carbon atoms, an alkenyl group having 2 to 6 carbon atoms, an alkylnyl group having 2 to 6 carbon atoms, a trimethylsilyl group, a triethylsilyl group, or a t-butyldimethylsilyl group.
  • R 2 represents an alkyl group having 1 to 16 carbon atoms, an alkenyl group having 2 to 6 carbon atoms, an alkynyl group having 2 to 6 carbon atoms, a trimethylsilyl group, a triethylsilyl group, or a t-butyldimethylsilyl group.
  • the alkyl group may contain an ether functional group and a thioether functional group.
  • At least one solvent selected from the group consisting of is used, but is not limited thereto.
  • the metal ion that is the solute constituting the solvated ionic liquid is preferably copper ion that can be a filament component, but is not limited to the filament component metal (metal material of the first metal layer 11).
  • precious metal ion species such as silver (Ag) ion, gold (Au) ion, palladium (Pd) ion, rhodium (Rh) ion, ruthenium (Ru) ion, platinum (Pt) ion, cobalt (Co), nickel ( Metal ions such as Ni) and lanthanoid metal ions such as ruthenium (Eu) can be used.
  • precious metal ion species such as silver (Ag) ion, gold (Au) ion, palladium (Pd) ion, rhodium (Rh) ion, ruthenium (Ru) ion, platinum (Pt) ion, cobalt (Co), nickel ( Metal ions such as Ni) and
  • the above-mentioned various metal ions may be used as the solute of the solvated ionic liquid, and the copper ions and these metals may be used. Ions may be mixed. The ratio of the metal ions of the solvated ionic liquid to the total metal constituting the filament is very small.
  • Counter anion constituting the solvation ionic liquid are bis (trifluoromethylsulfonyl) amide (N (SO 2 CF 3) 2 -: TFSA), bis (fluorosulfonyl) amide (N (SO 2 F) 2 -: FSA ) it is desirable, may be a anionic species that is liquid when solvated, in addition to this, AlCl 4 -, BF 4 - , PF 6 -, SbF 6 -, MeSO 3 -, CF 3 SO 3 - , NO 3 -, CF 3 COO -, RCOO -, RSO 4 -, RCH (NH 2) COO -, SO 4 2-, ClO 4 -, (HF) 2.3 F - ( wherein R is H, an alkyl group, (Indicating an alkyloxy group), but is not limited to this.
  • R 1 may be the same or different in each of the above chemical formulas, and represents an alkyl group having 1 to 6 carbon atoms or an alkoxy group having 2 to 6 carbon atoms
  • R 2 may be the same in each of the above chemical formulas. It may be different and represents a hydrogen atom, an alkyl group having 1 to 16 carbon atoms, an alkenyl group having 2 to 6 carbon atoms, or an alkoxy group.
  • the alkyl group includes an ether functional group and a thioether functional group.
  • R 3 may be the same or different in each of the above chemical formulas, and represents a hydrogen atom, a phenyl group, a methyl group, or an isopropyl group.
  • R 1 and R 2 may have carbon chains linked to each other, in which case they are a trimethylene group, a tetramethylene group, a pentamethylene group, a hexamethylene group, or a heptamethylene group. .
  • ionic liquid (X) is, in the above formula may be different also the same, AlCl 4 -, BF 4 - , PF 6 -, SbF 6 -, N (SO 2 CF 3) 2 -, N (SO 2 F) 2 - , N (CN) 2 -, MeSO 3 -, MeSO 4 -, CF 3 SO 3 -, NO 3 -, CF 3 COO -, RCOO -, RSO 4 -, RCH (NH 2 ) COO -, SO 4 2-, ClO 4 -, Me 2 PO 4 -, (HF) 2 3 F -. ( group consisting wherein R is H, an alkyl group, an alkyl group)). At least one selected from, but not limited to.
  • solvated ionic liquids or ionic liquids having a small viscosity coefficient are not limited to one of the above examples, and may be a mixture of a plurality of types.
  • the mixing ratio (molar ratio) of the solvated ionic liquid and the low-viscosity ionic liquid depends on the shape, size, density, etc. of the through hole 13h of the insulator layer (first insulator layer) 3 to be used. It will be adjusted accordingly.
  • the cation of the metal salt dissolved in the mixed ionic liquid is not limited to the filament constituent metal, that is, the metal of the first metal layer 11, and may be any metal salt that can be dissolved in an ionic liquid having a small viscosity coefficient or a solvated ionic liquid. ..
  • a metal having a lower ionization tendency than the metal of the first metal layer 11 is desirable. That is, when copper is used as the first metal layer 11, for example, silver salt, gold salt, palladium salt, rhodium salt, ruthenium salt, platinum salt and the like can be considered.
  • this metal salt may be not only a single salt but also a double salt.
  • Examples of the anion of the metal salt dissolved in mixed ionic liquids bis (trifluoromethylsulfonyl) amide (N (SO 2 CF 3) 2 -: TFSA), bis (fluorosulfonyl) amide (N (SO 2 F) 2 - : the FSA) is desired, may be a anionic species that is liquid when the metal ions and solvated other than, AlCl 4 -, BF 4 - , PF 6 -, SbF 6 -, MeSO 3 -, CF 3 SO 3 -, NO 3 -, CF 3 COO -, RCOO -, RSO 4 -, RCH (NH 2) COO -, SO 4 2-, ClO 4 -, (HF) 2.3 F - ( wherein R (Indicating H, alkyl group, alkyloxy group), but is not limited to this. Moreover, you may mix a plurality of these anions.
  • the metal salt, the low-viscosity ionic liquid containing metal ions, or the solvated ionic liquid may be a single or a plurality of mixed ionic liquids, or a solvated ionic liquid composed of different types of metal ions.
  • the upper surface 14b of the liquid layer 14 is preferably flush with the upper surface 13b of the insulator layer (first insulator layer) 13.
  • the upper surface 14b of the liquid layer 14 is slightly recessed or slightly raised with respect to the upper surface 13b of the insulator layer (first insulator layer) 13.
  • the CB-RAM element 10 can be made to function.
  • the liquid layer 14 reaches not only the inside of the through hole 13h but also the upper surface 13b of the insulator layer (first insulator layer) 13 near the opening of the through hole 13h.
  • the upper surface 14b thereof protrudes from the upper surface 13b of the insulator layer (first insulator layer) 13. That is, in the CB-RAM element 10, a sufficient amount of liquid is impregnated into the through hole 13h with respect to the volume of the through hole 13h. Therefore, there is an advantage that the problem of insufficient filling of the liquid electrolyte in the through hole 13h does not occur.
  • the liquid layer 14 overflows from the through hole 13h of the insulator layer (first insulator layer) 13 to the upper surface 13b, and the second metal layer 12 and the insulator layer It is interposed between the upper surface 13b of the (first insulator layer) 13. That is, in the CB-RAM element 10, a sufficiently large amount of liquid electrolyte is impregnated into the through hole 13h with respect to the volume of the through hole 13h. Even if the liquid layer 14 is provided in this way, the CB-RAM element 10 can function.
  • the first metal layer 11 is embedded in a part of the through hole 13h of the insulator layer (first insulator layer) 13.
  • a liquid layer 14 is provided in the through hole 13h between the embedded first metal layer 11 and the second metal layer 12.
  • the CB-RAM element 10 is defined only by the formation region of the through hole 13h, so that the CB-RAM element 10 is finer.
  • the entire first metal layer 11 is embedded in the through hole 13h, but a part of the first metal layer 11 may be embedded in the through hole 13h.
  • the second metal layer 12 is formed so as to cover not all of the upper surface 14a of the liquid layer 14 but only a part thereof.
  • a through hole 13h is also formed below the second metal layer 12, and the second metal layer 12 faces the first metal layer 11 with the liquid layer 14 interposed therebetween.
  • another insulator layer (second insulator layer) 15 is formed so as to cover the liquid layer 14 which is not covered by the second metal layer 12 and the second metal layer 12.
  • the operating region of the CB-RAM element 10 is located between the first metal layer 11 and the second metal layer 12 by the second metal layer 12 projecting from the upper surface 14a of the liquid layer 14.
  • the CB-RAM element 10 of the fourth aspect has a liquid electrolyte rather than an insulating material constituting the insulator layer (first insulator layer) 13 so as to cover the inner wall of the through hole 13h.
  • an insulator layer (third insulator layer) 16 composed of another insulating material having good wettability is used.
  • the insulator layer (third insulator layer) 16 is formed so as to cover the inner wall of the through hole 13h, and the liquid electrolyte fills the through hole 13h surrounded by the insulator layer (second insulator layer) 15. By doing so, the liquid layer 14 is provided.
  • the insulating material forming the insulator layer to be provided with the through hole is not compatible with the liquid electrolyte used, and it may be difficult for the liquid electrolyte to penetrate into the through hole.
  • another insulating material having good wettability with the liquid electrolyte to be used is selected, and an insulator layer (third insulator layer) 16 composed of this insulating material is separately provided to form a through hole 13h. It has the advantage that the liquid electrolyte can be easily impregnated into it.
  • the CB-RAM device 1 includes a substrate 21, a cell selection transistor 22 formed on the substrate 21, an interlayer insulating film 24 formed so as to cover the cell selection transistor 22, and cell selection.
  • a contact plug 25 that is connected to the transistor 22 and penetrates the interlayer insulating film 24, a bit wire BL that is connected to the contact plug 25 and formed on the surface of the interlayer insulating film 24, and a contact plug 25 that is connected to the interlayer insulating film.
  • the contact plug 28 penetrating the 24 and the source wire SL connected to the contact plug 28 and formed on the surface of the interlayer insulating film 27 are provided.
  • the substrate 21 is a substrate that serves as a base for forming the cell selection transistor 22.
  • the substrate 21 is made of a semiconductor material such as single crystal Si or single crystal SiGe, but the substrate 21 is not limited to this as long as the cell selection transistor 22 can be formed.
  • the substrate 21 may be made of an insulating material such as glass.
  • the cell selection transistor 22 functions as a switch for controlling the current flowing through the CB-RAM element 10.
  • a source S and a drain D formed on the surface of the substrate 21, a gate insulating film 23 covering the substrate 21, and a source.
  • a gate G formed on the gate insulating film 23 is provided above the region between the S and the drain D.
  • the cell selection transistor 22 is composed of, for example, a MOS (Metal-Oxide Semiconductor) transistor, but is not limited thereto.
  • the cell selection transistor 22 may be composed of a bipolar transistor.
  • the gate G is connected to the word line (see WL1 and WL2 in FIG. 8).
  • the interlayer insulating film 24 is a layer for electrically connecting the cell selection transistor 22 to the bit wire BL and the CB-RAM element 10 via the contact plug 25.
  • the bit line BL is connected to the drain D of the cell selection transistor 22, and the first metal layer 11 of the CB-RAM element 10 is connected to the source S of the cell selection transistor 22.
  • the interlayer insulating film 27 is a layer for electrically connecting the CB-RAM element 10 to the source line SL via the contact plug 28.
  • the source line SL is connected to the second metal layer 12 of the CB-RAM element 10.
  • the bit line BL is a wiring for reading information from the CB-RAM element 10 or writing information to the CB-RAM element 10, and is connected to the drain D of the cell selection transistor 22.
  • the source line SL is a wiring that gives a reference potential to the CB-RAM element 10, and is connected to the second metal layer 12 of the CB-RAM element 10.
  • the word line (see WL1 and WL2 in FIG. 8) controls the on / off of the gate G of the cell selection transistor 22 in order to read information from the CB-RAM element 10 or write information to the CB-RAM element 10. It is a wiring for sending a control signal, and is connected to the gate G of the cell selection transistor 22.
  • the on / off of each bit line BL is controlled by the bit line selection transistor (see 29 in FIG. 8).
  • bit lines BL are provided so as to extend in the row direction and be arranged in parallel in the column direction (see BL1 to BL4 in FIG. 8).
  • a plurality of word lines are provided so as to extend in the column direction and are arranged in parallel in the row direction (see WL1 and WL2 in FIG. 8).
  • a plurality of source lines SL are provided between adjacent bit lines BL so as to extend in the row direction and are arranged in parallel in the column direction (see SL1 and SL2 in FIG. 8). Then, as shown in FIG.
  • memory cells C including the CB-RAM element 10 and the cell selection transistor 22 are arranged in a matrix in the vicinity of the intersections of the bit lines BL1 to BL4 and the word lines WL1 and WL2. There is.
  • the numbers of the bit lines BL1 to BL4, the word lines WL1 and WL2, and the source lines SL1 and SL2 shown in FIG. 8 are set for convenience of explanation, and are actually a large number of memory cells SC. These numbers are set according to the number of rows and columns of the matrix composed of.
  • the bias voltage applied to the bit line BL1 is set to be a positive value with respect to the source line SL1 (when the second metal layer 12 is composed of an electrochemically stable metal, it is set to be negative). ),
  • the absolute value shall be the same as or slightly larger than the absolute value of the voltage required for the set.
  • the bias voltage of the bit line BL1 passes through the bit line selection transistor 29s, the cell selection transistor 22s, and the CB-RAM element 10s.
  • a current path to the ground potential is created, and the bias voltage is CB-, depending on the ratio of the resistance R of the CB-RAM element 10s in the high resistance state, the channel resistance r of the cell selection transistor 22s, and the channel resistance of the bit line selection transistor 29s. It is distributed to the channel resistance r'of the RAM element 10s and the bit line selection transistor 29s.
  • the sum of r and r' is set to be smaller than R and larger than the resistance R'in the low resistance state of the CB-RAM element 10s. That is, R' ⁇ r + r' ⁇ R is satisfied. Since the resistance of the CB-RAM element 10s decreases from R to R'at the moment of setting, the current flowing through the CB-RAM element 10s immediately after setting is controlled by r + r'. After that, if the bias voltage is returned to 0V, the setting is completed.
  • resetting which is the process of switching from low resistance to high resistance, is also performed in the same procedure as the setting process described above, but it should be noted that the bias voltage applied to the selection bit line BL1 (relative to the source line BL1) is The positive and negative are reversed from the case of the set. That is, when the second electrode layer 12 is made of a metal that is easily ionized electrochemically, the bias voltage applied to the selection bit line BL1 is set to be a negative value with respect to the source line SL1. For example, the selection bit line BL1 is set to have a ground potential of 0 V, and the source line SL1 is set to have a positive value. After that, if the bias voltage is returned to 0V, the reset is completed.
  • the gate voltage is adjusted and a predetermined voltage is applied so that the channel resistances of the cell selection transistor 22s and the bit line selection transistor 29s are both sufficiently smaller than the low resistance value r of the CB-RAM element 10s.
  • the resistance of the CB-RAM element 10s is discriminated by detecting the current that flows at that time.
  • Example 1 [Bmim] [TFSA] (referred to as "Pure” in FIGS. 9 and 10)
  • Example 2 Cu (II) (TFSA) 2 dissolved in [Bmim] [TFSA] of Example 1 at a concentration of 0.1 mol / L (in FIGS.
  • Example 3 [Bmim] [TFSA] of Example 1 in which Cu (II) (TFSA) 2 is dissolved at a concentration of 0.2 mol / L (in FIGS. 9 and 10, "Cu 0.2M”).
  • Example 4 [Bmim] [TFSA] of Example 1 in which Cu (II) (TFSA) 2 is dissolved at a concentration of 0.4 mol / L (FIGS. 9, FIG. 10, FIG. 12A, FIG. 12B, FIG.
  • Example 5 Ag (I) (TFSA) dissolved in [Bmim] [TFSA] of Example 1 at a concentration of 0.4 mol / L (referred to as “Ag 0.4M” in FIG. 18). In Example 4, it was in a substantially saturated state.
  • Examples 1 to 4 were measured the resistance R LRS the resistor R HRS and the low-resistance state in the high resistance state.
  • the measurement results are shown in FIG. 10 with a Weibull distribution. As shown in FIG. 10, it was confirmed that there was little variation in R HRS and R LRS.
  • V set and V reset were measured by applying a pulse voltage to the CB-RAM element of Example 4.
  • the measurement results are shown in FIG. 12A for the V set and in FIG. 12B for the V reset.
  • FIGS. 12A and 12B even when the pulse voltage was adopted , the variation of V set and V reset was about 1.5V, and it was confirmed that the variation was small.
  • the present inventors apply a DC voltage (20 mV) to the CB-RAM element in order to confirm the change in the characteristics depending on the ionic liquid species, so that the fourth and fifth embodiments are performed at regular time intervals.
  • the value of the current flowing through the CB-RAM element according to the above was measured.
  • the first metal layer 11 is Pt having a thickness of 20 nm
  • the second metal layer 12 is Cu having a thickness of 50 nm
  • the liquid layers (Cu 0.4M and Ag 0.4M). ) 14 had a thickness of 30 nm.
  • the measurement result is shown in FIG.
  • the CB-RAM element according to the fifth embodiment can hold a constant current value for a long time, and a CB-RAM element having better resistance holding characteristics is obtained. ..
  • the present inventors added Cu0.4M and Ag0.4M to the same Pt pattern as the first metal layer 11 and the same Cu pattern as the second metal layer 12, and before and after the addition.
  • the Pt pattern and Cu pattern (after 30 minutes) were observed with an optical microscope.
  • An optical microscope image of the Pt pattern and the Cu pattern before and after the dropping of Cu0.4M is shown in FIG. 19, and an optical microscope image of the Pt pattern and the Cu pattern before and after the dropping of Ag0.4M is shown in FIG.
  • FIG. 19 when Cu 0.4M was added dropwise, no corrosion was observed in the Pt pattern, whereas corrosion due to dissolution was observed in the Cu pattern.
  • FIG. 20 when Ag 0.4M was added dropwise, no corrosion was observed in both the Pt pattern and the Cu pattern.
  • the present inventors have stated that when an ionic liquid containing divalent Cu ions is selected, the Cu pattern is corroded, and when an ionic liquid containing monovalent Ag ions is selected, the Cu pattern is less likely to be corroded. I found it. Therefore, the present inventors focused on ionic liquids containing monovalent Cu ions instead of divalent Cu ions in order to investigate ionic liquids in which the Cu pattern is not easily corroded in addition to monovalent Ag ions. .. However, a method for preparing an ionic liquid containing monovalent Cu ions has not been reported. As a result of diligent studies, the present inventors have been able to obtain an ionic liquid containing monovalent Cu ions by a novel method for producing an ionic liquid, as described later (see the fourth embodiment).
  • the FSA is a bis (fluoromethyl) sulfonylamide.
  • Sample 7 Cu (I) (TFSA) and Cu (II) (TFSA) 2 dissolved in [Bmim] [TFSA]
  • Table 1 The observation results are shown in Table 1. In the table, “x” indicates that the Cu pattern was clearly corroded, “ ⁇ ” indicates that the Cu pattern was slightly corroded, and “ ⁇ ” indicates that the Cu pattern was not corroded. Shown.
  • the present inventors include the ionic liquid according to the above-mentioned Sample 2 and Sample 5 in order to investigate the influence of the cations contained in the ionic liquid on the characteristics of the CB-RAM element. 2
  • the CB-RAM element according to the modified example was manufactured.
  • the change in resistance of the CB-RAM element according to sample 5 when a predetermined voltage was applied was measured.
  • the result is shown in FIG.
  • the resistance of the CB-RAM element can be repeated in a high resistance state and a low resistance state as in the case of using a divalent Cu ion. It was confirmed.
  • the various characteristics of the CB-RAM element 10 are the cations contained in the metal constituting the first metal layer 11 and the second metal layer 12 and the liquid electrolyte (here, ionic liquid) constituting the liquid layer 14. It can be controlled by the type of ion (particularly the valence of the cation). This is because the insulator layer 13 having the linear through hole 13h artificially provided is used for the CB-RAM element 10 as in the present embodiment, or as will be described later, originally irregular pores are formed. It does not depend on whether the insulator layer composed of the contained porous material is used for the CB-RAM element (see the third embodiment). In the above example, the first metal layer 11 or the second metal layer 12 is composed of Cu.
  • the liquid layer 14 is an ionic liquid containing monovalent cations, more specifically, monovalent Cu ions (Cu (I)) or monovalent Ag ions from the viewpoint of resistance retention characteristics. It is preferably composed of an ionic liquid containing (Ag (I)).
  • FIG. 7 show the manufacturing process of the CB-RAM apparatus 1 of the present embodiment.
  • the CB-RAM element 10 included in the CB-RAM device 1 of the present embodiment shown in FIG. 2 corresponds to the first aspect and is manufactured as shown in FIGS. 14A to 14D.
  • an insulator layer (first) having a first surface (lower surface) 13a in contact with the surface and a second surface (upper surface) 13b opposite to the first surface (lower surface) 13a on the surface of the first metal layer 11. Insulator layer) 13 is formed.
  • the insulator layer (first insulator layer) 13 is microfabricated to form a through hole 13h penetrating between the first surface (lower surface) 13a and the second surface (upper surface) 13b.
  • the liquid layer 14 in contact with the first metal layer 11 is provided by impregnating the through hole 13h with a liquid containing a liquid electrolyte.
  • a second metal layer 12 in contact with the liquid layer 14 is formed on the second surface (upper surface) 13b side of the insulator layer (first insulator layer) 13. A method of manufacturing such a CB-RAM device 1 will be described in detail below.
  • a cell selection transistor 22 having a source S, a drain D, a gate G, and a gate insulating film 23 is formed on the surface of the substrate 21 by using a normal semiconductor process.
  • an interlayer insulating film 24 is formed on the substrate 21 and the transistor 22, and then through holes for exposing a part of the source S and the drain D are provided in the interlayer insulating film 24 and the gate insulating film 23.
  • the bit wire BL is formed on the contact plug 25 connected to the drain D.
  • the CB-RAM element 10 as shown in FIG. 2 is formed on the contact plug 25 connected to the source S.
  • the manufacturing method of the CB-RAM element 10 will be described below with reference to FIGS. 14A to 14D.
  • the first metal layer 11 and the insulator layer (first insulator layer) 13 of the CB-RAM element 10 are formed in this order (in FIGS. 14A to 14D, for convenience of explanation). Therefore, the layers below the first metal layer 11 are omitted).
  • Examples of the method for forming the first metal layer 11 include, but are not limited to, a method of depositing a metal such as Pt described above by using a sputtering method. For example, other methods such as vacuum deposition may be used.
  • the bit wire BL and the first metal layer 11 may be formed at the same time by the same process. In this case, the metal constituting the bit wire BL and the first metal layer 11 is the same metal.
  • Examples of the method for forming the insulator layer (first insulator layer) 13 include a method of depositing an insulator such as SiO 2 described above by using a CVD (Chemical Vapor Deposition) method, but the method is limited to this. Not done. For example, other methods such as a sputtering method and a sol-gel method may be used.
  • CVD Chemical Vapor Deposition
  • a photoresist solution is applied using a photolithography method.
  • a resist layer R patterned in a desired shape is formed.
  • the through hole 13h is formed in the insulator layer (first insulator layer) 13 by performing anisotropic etching from the opening of the resist layer R and then removing the resist layer R. To form.
  • the liquid layer 14 is provided by supplying the above-mentioned liquid electrolyte and infiltrating it into the through hole 13h.
  • the supply amount of the liquid electrolyte is preferably substantially the same as the volume of the through hole 13h, but as in the first modification to the third modification of this embodiment, the volume of the through hole 13h is relative to the volume of the through hole 13h. , It may be within a certain range. That is, the liquid layer 14 may stay in the through hole 13h (see the first modification (FIG. 3A)) or may protrude from the through hole 13h (see the second modification (FIG. 3B)).
  • any of these forms functions as a CB-RAM element 10. If the upper surface 14b of the liquid layer 14 is made substantially flat, the upper surface 12b (see FIG. 2) of the second metal layer 12 formed on the liquid layer 14 is also substantially flat, reflecting the shape of the upper surface 14b of the liquid layer 14. It is formed flat. Therefore, in the CB-RAM device having a laminated structure (see FIG. 7), there is an advantage that problems such as void generation, disconnection or short circuit of wiring are unlikely to occur.
  • the method of impregnating the liquid electrolyte into the through hole 13h of the insulator layer (first insulator layer) 13 is not particularly limited.
  • the tip of the needle-shaped probe is brought into contact with the opening of the through hole 13h, and then the liquid electrolyte adhering to the vicinity of the opening of the through hole 13h due to the capillary phenomenon is passed through the through hole. It may be soaked in 13 hours.
  • the vicinity of the opening of the through hole 13h is caused by a capillary phenomenon.
  • the liquid electrolyte adhering to the above may be impregnated into the through hole 13h.
  • a liquid electrolyte is applied by spin coating, and then the rotation speed of the spin coating is increased to increase the liquid excess from the volume of the through hole 13h. Examples include a method of removing the electrolyte.
  • the formation of the CB-RAM element 10 is completed by forming the second metal layer 12 so as to cover the liquid layer 14 (see also FIG. 13B).
  • the method for forming the second metal layer 12 include, but are not limited to, a method of depositing a metal such as Cu described above by using a sputtering method.
  • a sputtering method For example, other methods such as vacuum deposition may be used.
  • the second metal layer 12 is a metal of the liquid layer 14 due to the metal material of the second metal layer 12 being dissolved in the liquid layer 14 or the liquid layer 14 being exposed to the forming atmosphere of the second metal layer 12. It is preferably formed in such a way that the ions do not aggregate.
  • an interlayer insulating film 27 is formed on the CB-RAM element 10 (the insulator 13 of the CB-RAM element 10 and the interlayer insulating film 27 are preferably integrated), and then the CB.
  • the interlayer insulating film 27 is provided with a through hole for exposing a part of the second metal layer 12 of the RAM element 10.
  • the contact plug 28 that fills the through hole is formed, and then the source wire SL is formed on the contact plug 28.
  • the CB-RAM device 1 of the present embodiment shown in FIG. 7 is completed.
  • the first metal layer 11 and the second metal layer 12 are formed on the insulator layer (first insulator layer) 13 of the CB-RAM element by using the photolithography method.
  • a through hole 13h penetrating between and 13h is accurately formed. It has been found that if the through hole 13h is provided in this way, the variation in the operating characteristics of the CB-RAM device is suppressed as described above.
  • the CB-RAM element 10 shown in FIG. 4 is formed on the contact plug 25 connected to the source S shown in FIG. 13A.
  • an insulator layer (first insulating layer) 13 having a first surface (lower surface) 13a and a second surface (upper surface) 13b opposite to the first surface (lower surface) 13a is formed, and the insulator layer (first insulating layer) 13 is formed.
  • a through hole 13h penetrating between the first surface (lower surface) 13a and the second surface (upper surface) 13b is formed.
  • the first metal layer 11 is embedded in a part of the through hole 13h.
  • the liquid layer 14 in contact with the first metal layer 11 is provided by impregnating the through hole 13h in which the first metal layer 11 is embedded with a liquid containing a liquid electrolyte.
  • a second metal layer 12 in contact with the liquid layer 14 is formed on the second surface (upper surface) 13b side of the insulator layer (first insulating layer) 13. That is, the second aspect is different from the first aspect in that the first metal layer 11 is embedded in a part of the through hole 13h.
  • the method of manufacturing the CB-RAM element 10 included in the CB-RAM device 1 shown in FIG. 4 will be described in detail below with reference to FIGS. 15A to 15C.
  • an insulator layer (first insulator layer) 13 is formed on the interlayer insulating film 24 (see FIG. 13A), and then isotropic etching using a photolithography method. Therefore, a through hole 13h is provided so as to penetrate between the lower surface 13a and the upper surface 13b. Although not shown here, the through hole 13h is provided so as to expose the contact plug 25 (see FIG. 13A) connected to the source S of the cell selection transistor 22.
  • the metal M constituting the first metal layer 11 such as Pt described above is deposited inside the upper surface 13b and the through hole 13h of the insulator layer (first insulator layer) 13. ..
  • the deposited metal M is etched back by performing anisotropic etching to form the first metal layer 11 embedded in the through hole 13h.
  • the liquid layer 14 is formed by impregnating the space of the remaining through hole 13h with the liquid electrolyte in the same manner as in the above embodiment.
  • the CB-RAM element 10 is completed by forming the second metal layer 12 so as to cover the liquid layer 14 in the same manner as in the above embodiment.
  • the second metal layer 12 is formed on the upper surface 13b of the insulator layer (first insulator layer) 13, but the insulator layer (first insulator) is similar to the third aspect.
  • the liquid layer 14 may be interposed between the upper surface 13b of the layer 13 and the lower surface 12a of the second metal layer 12.
  • the CB-RAM element 10 shown in FIG. 5 is formed on the contact plug 25 connected to the source S shown in FIG. 13A.
  • an insulator layer (first insulator layer) 13 having a first surface (lower surface) 13a in contact with the surface and a second surface (upper surface) 13b opposite to the first surface (lower surface) 13a is formed on the surface of the first metal layer 11.
  • the second metal layer 12 is formed on a part of the second surface (upper surface) 13b of the insulator layer (first insulator layer) 13.
  • the insulator layer (first insulator layer) 13 it penetrates between the first surface (lower surface) 13a and the second surface (upper surface) 13b, and becomes one with the second metal layer 12.
  • a through hole 13h is formed to cover the portion, and a liquid layer 14 in contact with the first metal layer 11 and the first metal layer 12 is provided by impregnating the through hole 13h with a liquid containing a liquid electrolyte.
  • the insulator layer (second insulator) covers the second metal layer 12 and the exposed liquid layer 14 on the second surface (upper surface) 13b side of the insulator layer (first insulator layer) 13.
  • Layer) 15 is formed.
  • the third aspect is different from the above aspect in that the through hole 13h is formed in the insulator layer (first insulator layer) 13 after the second metal layer 12 is formed.
  • a method of manufacturing the CB-RAM element 10 included in the CB-RAM device 1 shown in FIG. 5 will be described in detail below with reference to FIGS. 16A to 16D.
  • the first metal layer 11 and the insulator layer (first insulator layer) 13 of the CB-RAM element 10 are formed in this order in the same manner as in the above embodiment.
  • the patterned second metal layer 12 is formed.
  • the method for forming the second metal layer 12 is not particularly limited, but for example, a metal material of the second metal layer 12 such as Pt described above is applied to the surface of the insulator layer (first insulator layer) 13 by using a sputtering method, for example.
  • the second metal layer 12 can be formed by depositing and then patterning the deposited metal using a photolithography method.
  • the resist layer R patterned in a desired shape is formed into an insulator layer (first insulator layer) by applying a photoresist liquid and exposing it using a photolithography method. ) 13 and the surface of the second metal layer 12.
  • a through hole 13h is formed in the insulator layer (first insulator layer) 13.
  • an undercut is formed below the insulator layer (first insulator layer) 13 so that a part of the lower surface 12a of the second metal layer 12 is exposed by isotropic etching. 13h extends between the second metal layer 12 and the first metal layer 11.
  • the CB-RAM element 10 is completed by forming the insulator layer (second insulator layer) 15 so as to cover the liquid layer 14 (through hole 13h).
  • the second metal layer 12 is formed on the upper surface 12b of the second metal layer 12B and the upper surface 13b of the insulator layer (first insulator layer) 13, but the upper surface of the second metal layer 12B is formed.
  • a liquid layer 14 may be interposed between at least one of 12b and the upper surface 13b of the insulator layer (first insulator layer) 13 and the lower surface 15a of the insulator layer (second insulator layer) 15. ..
  • the second metal layer 12 is already formed before the liquid layer 14 is formed.
  • the material constituting the metal layer may dissolve in the liquid electrolyte depending on the film forming method, the selection of the film forming apparatus, or the film forming conditions in the film forming apparatus. Further, when the liquid electrolyte is exposed to plasma of a process gas used for film formation, metal ions in the liquid electrolyte may be aggregated. If the liquid electrolyte is affected by the process of forming the second metal layer in this way, the operating characteristics of the CB-RAM element may also be adversely affected. On the other hand, in this embodiment, since the liquid layer 14 has not yet been formed when the second metal layer 12 is formed, there is an advantage that the process of forming the second metal layer 12 is not adversely affected.
  • the CB-RAM element 10 shown in FIG. 6 is formed on the contact plug 25 connected to the source S shown in FIG. 13A.
  • the liquid layer 14 is formed by forming the insulator layer (16) 16 on the inner wall of the through hole 13h and impregnating the through hole 13h surrounded by the insulator layer (third insulator layer) 16 with the liquid electrolyte. ..
  • another insulator layer (third insulator layer) 16 having a higher wettability of the liquid electrolyte than the insulator layer (first insulator layer) 13 is formed on the inner wall of the through hole 13h. Is different.
  • the method of manufacturing the CB-RAM element 10 included in the CB-RAM device 1 shown in FIG. 6 will be described in detail below with reference to FIGS. 17A to 17E.
  • an insulator layer (first insulator layer) 13 is formed on the interlayer insulating film 24 (see FIG. 14A) in the same manner as in the second aspect, and then, for example, Using the CVD method, an insulator I different from the insulator constituting the insulator layer (first insulator layer) 13 is deposited on the surface of the insulator layer (first insulator layer) 13.
  • the insulator I to be the insulator layer (third insulator layer) 16 has a wettability to the liquid electrolyte in comparison with the liquid electrolyte used, and the insulator layer (first).
  • Insulator layer) 13 is preselected from better materials than the insulating material.
  • through holes 13h are provided in the insulator layer (first insulator layer) 13 and the deposited insulator I by, for example, etching using a photolithography method, and then, as shown in FIG. 17B, for example.
  • Insulator I is further deposited on the inner wall of the through hole 13h and the surface of the insulator I by using an isotropic deposition method such as an atomic layer deposition method (ALD).
  • ALD atomic layer deposition method
  • the insulator layer (1st insulator layer) 13 is removed by removing the insulator I above the insulator layer (first insulator layer) 13 and the bottom of the through hole 13h by anisotropic etching.
  • the third insulator layer) 16 is formed.
  • the through hole 13h is surrounded by an insulator layer (third insulator layer) 16 different from the insulator layer (first insulator layer) 13.
  • the first metal layer 11 embedded in the through hole 13h is formed by the same method as in the second aspect (see FIGS. 15A and 15B).
  • the liquid layer 14 is formed by impregnating the space of the remaining through hole 13h with the liquid electrolyte in the same manner as in the above embodiment.
  • the through hole 13h comes into contact with the insulator layer (third insulator layer) 16 which has better wettability to the liquid electrolyte than the insulator layer (first insulator layer) 13, so that the through hole 13h can easily penetrate the liquid electrolyte. It can be soaked in 13h.
  • the CB-RAM element 10 is completed by forming the second metal layer 12 so as to cover the liquid layer 14.
  • the second metal layer 12 is formed on the upper surface 16b of the insulator layer (third insulator layer) 16, but the upper surfaces 16b and the third of the insulator layer (third insulator layer) 16 are formed.
  • the liquid layer 14 may be interposed between the lower surface 12a of the two metal layers 12.
  • the through hole 13h is formed in the first insulator layer 13
  • the liquid layer 14 that has penetrated into the through hole 13h Is surely easy to be connected between the first metal layer 11 and the second metal layer 12.
  • the through hole 13h can be made thinner, and further miniaturization can be realized.
  • the liquid can be easily permeated into the through hole 13h, and the manufacturing process can be significantly shortened.
  • the position, size, shape, and density of the through hole 13h can be controlled, it is possible to suppress variations in operating characteristics such as the operating voltage of the CB-RAM device 1. In particular, even if the device is further miniaturized, there is an advantage that the variation in operating characteristics is suppressed and the CB-RAM device 1 having stable performance can be manufactured.
  • a CB-RAM device including the CB-RAM element 10 according to the first embodiment can be applied to the switch device.
  • the cross-sectional structure of the CB-RAM device is not limited to the cross-sectional structure of FIG. 7, and a known structure suitable for performing a switching operation can be adopted, and the circuit of the CB-RAM device can be adopted.
  • a suitable known circuit configuration for performing the switching operation can be adopted.
  • the switch device faces the first metal layer 11 (electrode A), the second metal layer 12 (electrode B), and the first metal layer 11, for example, as shown in FIG. 2. It has a lower surface (first surface) 13a and an upper surface (second surface) 13b that faces the second metal layer 12 and is opposite to the lower surface (first surface) 13a, and has a lower surface (first surface) 13a.
  • a switch element 10 including an insulator layer 13 having a through hole 13h penetrating between the upper surface (second surface) 13b and a liquid layer 14 made of a liquid containing a liquid electrolyte impregnated into the through hole 13h. I have. Then, in this switch device 1, the electric resistance between the first metal layer 11 and the second metal layer 12 is high due to the change in the voltage applied between the first metal layer 11 and the second metal layer 12. By changing to either resistance or low resistance, an electrical switching operation is performed.
  • the various characteristics of the CB-RAM element 10 are included in the metal constituting the first metal layer 11 and the second metal layer 12 and the liquid electrolyte (here, ionic liquid) constituting the liquid layer 14. It can also be controlled by the type of cation (particularly the valence of the cation). This involves using an insulator layer 13 having an artificially provided linear through hole 13h for the CB-RAM element 10 as in the first to second embodiments, or originally including irregular pores. It does not depend on whether the insulator layer composed of the porous body is used for the CB-RAM element.
  • the first metal layer 11 or the second metal layer 12 is composed of Cu.
  • the liquid layer 14 is an ionic liquid containing monovalent cations, more specifically, monovalent Cu ions (Cu (I)) or monovalent Ag ions from the viewpoint of resistance retention characteristics. It is preferably composed of an ionic liquid containing (Ag (I)).
  • the insulator layer arranged between the first metal layer 11, the second metal layer 12, and the first metal layer 11 and the second metal layer 12. 13. It has a first surface 13a facing the first metal layer 11 and a second surface 13b facing the second metal layer 12 and opposite to the first surface 13a, and the first surface 13a.
  • a conductive bridge type including a memory cell including an insulator layer 13 having a communication hole communicating with the second surface 13b and a liquid layer 14 made of a liquid containing a liquid electrolyte impregnated into the communication hole.
  • the first metal layer 11 or the second metal layer 12 preferably contains Cu, and the liquid (preferably an ionic liquid) is a monovalent cation (preferably a monovalent Cu ion and / or 1). If the valent Ag ion) is contained, the corrosion of Cu constituting the first metal layer 11 or the second metal layer 12 can be suppressed, and further, any of V set and V reset and R HRS and R LRS . Variations can also be suppressed.
  • “communication” means that the voids are formed in an arbitrary form so as to connect the first surface 13a and the second surface 13b of the insulator layer 13.
  • the voids connecting the first surface 13a and the second surface 13b may be regularly formed, for example, linearly, and the pores contained in the porous body. It may be formed irregularly as in. That is, “communication” means that the liquid impregnated in the insulator layer 13 can be connected between the first surface 13a and the second surface 13b.
  • the porous body having such pores is composed of, for example, HfO 2 , SiO 2 , Al 2 O 3 , GeSe, or Ag 2 S.
  • the present inventors have focused on a liquid electrolyte containing monovalent Cu ions as a liquid electrolyte (here, an ionic liquid) in which the Cu pattern is not easily corroded.
  • a method for obtaining a liquid electrolyte containing monovalent Cu ions has not been found.
  • the present inventors have been able to obtain a liquid electrolyte containing monovalent Cu ions by the novel method for producing a liquid electrolyte shown below.
  • a novel production method for a liquid electrolyte containing monovalent Cu ions will be described with reference to FIG. 24.
  • the liquid electrolyte containing monovalent Cu ions obtained by the production method according to the present embodiment is preferably used as a constituent material of the liquid layer 14 of the CB-RAM element 10 according to the first to third embodiments.
  • the application is not particularly limited, and can be applied to any application such as any CB-RAM element using an ionic liquid as a liquid electrolyte.
  • the liquid electrolyte IL containing an imidazolium salt is brought into contact with the pair of electrodes E in an oxygen-free atmosphere.
  • One of the pair of electrodes E used is configured to contain Cu.
  • the balloon B filled with Ar is fluidly connected to the vial tube VB, and the internal atmosphere of the vial tube VB is replaced with Ar to form an oxygen-free atmosphere.
  • the method for forming the atmosphere containing no oxygen is not particularly limited, and the atmosphere may be formed by other means such as a vacuum chamber.
  • the atmospheric gas is not limited to Ar, and may be an inert gas such as N 2 or other rare gas.
  • the liquid electrolyte IL is not particularly limited as long as it is a liquid electrolyte containing an imidazolium salt, such as an ionic liquid containing an imidazolium cation other than [Bmim] represented by the above chemical formulas [3] and [4]. It may be another liquid electrolyte. In addition, the amount of the liquid electrolyte IL is appropriately changed as necessary.
  • the pair of electrodes E is not particularly limited as long as one of the electrodes contains Cu, and is selected from, for example, the combination of metals listed as the materials of the first metal layer 11 and the second metal layer 12 described above. It may be selected from other combinations such as.
  • a predetermined voltage is applied to the pair of electrodes E. It is preferable that the voltage is applied until no current flows through the pair of electrodes E. By doing so, it is considered that a liquid electrolyte IL containing monovalent Cu ions in a saturated state can be obtained.
  • a voltage of 3.8 V is applied to the pair of electrodes E.
  • H 2 is generated from the cathode E2 with anode E1 is eluted, the liquid electrolyte IL is gradually changed to dark brown, then the cathode E2 Cu was deposited on the dendritic. The voltage was applied by the pair of electrodes E until no current flowed through the pair of electrodes E.
  • Monovalent Cu ions were detected in the liquid electrolyte IL after energization.
  • a voltage of 3.8 V is applied to the pair of electrodes E, but the voltage applied by the pair of electrodes E is not particularly limited as long as the electrochemical reaction of the liquid electrolyte IL proceeds, and is a higher voltage. It may be, and it may be a lower voltage.
  • the corrosion of the Cu pattern is suppressed, and in the CB-RAM element using the liquid electrolyte IL as the liquid layer, the V set and It was confirmed that all of V reset and R HRS and R LRS had less variation than the CB-RAM element using a liquid electrolyte containing divalent Cu ions as the liquid layer. Further, when operated in the same operation pattern, the CB-RAM element using the liquid electrolyte IL containing monovalent Cu ions as the liquid layer is CB using the liquid electrolyte containing divalent Cu ions as the liquid layer. -It was confirmed that the resistance holding characteristics are superior to those of the RAM element.
  • the electrodes, the liquid electrolyte, the materials of the insulating layer, and the like shown in the above embodiments can be appropriately modified or changed according to the common general technical knowledge of those skilled in the art. Further, in the above embodiment, an application example of the present disclosure to a memory element and a switch element has been shown, but the present disclosure can be applied to various devices without particular limitation.
  • the conductive bridge type memory device has a first metal layer, a second metal layer, a first surface facing the first metal layer, and facing the second metal layer.
  • a first insulator layer having a second surface opposite to the first surface and having a through hole penetrating between the first surface and the second surface, and penetrating into the through hole.
  • a memory cell including a liquid layer composed of a liquid containing a liquid electrolyte is provided.
  • the first insulator is a through hole penetrating between the first and second surfaces, rather than a pore having a random position, size, shape, and density as in the porosity. Since it is provided in the layer, it is possible to suppress variations in the operating characteristics of the conductive bridge type memory device.
  • the metal constituting the second metal layer may be composed of a metal having an activity that is electrochemically different from that of the metal constituting the first metal layer. According to such a configuration, a filament-like conductive path is easily formed in the through hole, and the resistance switching characteristic of the conductive bridge type memory device is improved.
  • the through hole has substantially the same size of the opening facing the first metal layer and the size of the opening facing the second metal layer, or the size of one of the openings is the other. It may have a tapered shape larger than the size of the opening of. According to such a configuration, an optimum through hole can be obtained.
  • the through hole may be a finely processed hole. According to such a configuration, since the through hole is formed by microfabrication, the position, size, shape, and density of the through hole can be set as desired.
  • the through holes may be formed from 1 to 5 per the memory cell. According to such a configuration, since the through hole provided per the memory cell is a minute amount, a fine memory cell can be formed.
  • the through hole may be formed once per the memory cell. According to such a configuration, since there is only one through hole provided for each memory cell, a finer memory cell can be formed.
  • the liquid layer may contain an ionic liquid.
  • the ionic liquid may include a solvated ionic liquid and a mixed ionic liquid in which a low-viscosity ionic liquid which is an ionic liquid having a viscosity coefficient smaller than that of the solvated ionic liquid is mixed.
  • the size of the through hole may be 5 nm or more and 1000 nm or less. According to such a configuration, an optimum through hole can be obtained.
  • the plan view shape of the through hole may be a shape closed by a straight line, a curved line, or both of which can draw a circle to be included. According to such a configuration, a through hole having an optimum shape can be obtained from various shapes.
  • the first insulator layer may be made of an amorphous material. According to such a configuration, it is possible to obtain a first insulator layer having no pores and only through holes.
  • Part or all of the first metal layer is embedded in a part of the through hole, and the liquid is contained in the through hole between the embedded first metal layer and the second metal layer. Layers may be provided. According to such a configuration, since the operating region is defined only by the region where the fine through hole is formed, a finer conductive bridge type memory device can be obtained.
  • the second metal layer is formed so as to cover a part of the liquid layer, and is a second insulator layer so as to cover the second metal layer and the liquid layer not covered by the second metal layer. May be formed. According to such a configuration, the operating region is clarified by the region between the first metal layer and the second metal layer. In addition, the element structure can be easily refined.
  • the inner wall of the through hole is covered with a third insulator layer having a higher wettability of the liquid than the first insulator layer, and the liquid layer is surrounded by the third insulator layer. It may be provided in the hole. According to such a configuration, the liquid can be easily impregnated into the through hole.
  • the liquid layer may be interposed between the second metal layer and the second surface of the first insulator layer. According to such a configuration, even if a liquid layer is interposed between the second metal layer and the second surface of the insulator layer, it can function as a conductive bridge type memory device.
  • the first metal layer or the second metal layer is composed of a plurality of layers, and the first metal layer or the second metal layer includes a first layer in contact with the liquid layer among the plurality of layers and the first layer.
  • a second layer provided on the opposite side of the liquid layer to the first layer may be included, and the second layer may function as a cap layer for preventing oxidation of the first layer. According to such a configuration, even if the layer on the side in contact with the liquid layer is made of a material that is easily oxidized, the oxidation of the layer can be prevented.
  • the cap layer may contain at least one metal selected from the group consisting of Au, Ni, Ta, Nb, W, Pt, and Mo. According to such a configuration, the function as a cap layer can be effectively exhibited.
  • the switch device includes a first metal layer, a second metal layer, a first surface facing the first metal layer, and the first surface facing the second metal layer.
  • a first insulator layer having a second surface opposite to the above surface and having a through hole penetrating between the first surface and the second surface, and a liquid electrolyte impregnated into the through hole.
  • a switch element including a liquid layer composed of a liquid containing the above-mentioned metal layer is provided, and the first metal layer and the second metal layer are caused by a change in voltage applied between the first metal layer and the second metal layer.
  • the electrical switching operation is performed by changing the electrical resistance between the two to either high resistance or low resistance.
  • the first insulator is a through hole penetrating between the first and second surfaces, rather than a pore having a random position, size, shape, and density as in porosity. Since it is provided in the layer, it is possible to suppress variations in the operating characteristics of the switch device.
  • the method for manufacturing a conductive bridge type memory device has a first surface in contact with the surface and a second surface opposite to the first surface on the surface of the first metal layer.
  • a through hole penetrating between the first surface and the second surface is formed, and a liquid is formed in the through hole.
  • a liquid layer in contact with the first metal layer is provided by impregnating a liquid containing an electrolyte, and a second metal layer in contact with the liquid layer is formed on the second surface side of the first insulator layer. ..
  • the first insulator is a through hole penetrating between the first and second surfaces, rather than a pore having a random position, size, shape, and density as in the porosity. Since it is provided in the layer, it is possible to suppress variations in the operating characteristics of the conductive bridge type memory device.
  • a first insulator layer having a first surface and a second surface opposite to the first surface is formed, and the first insulator layer is formed.
  • a through hole penetrating between the first surface and the second surface is formed, a first metal layer is embedded in a part of the through hole, and the first metal layer is embedded.
  • a liquid layer in contact with the first metal layer is provided by impregnating the through hole with a liquid containing a liquid electrolyte, and the liquid layer and the liquid layer are provided on the second surface side of the first insulator layer.
  • a second metal layer in contact is formed.
  • the first metal layer is embedded in a part of the through hole, a fine element can be formed, which in turn contributes to miniaturization of the conductive bridge type memory device. it can.
  • a first insulation having a first surface in contact with the surface and a second surface opposite to the first surface on the surface of the first metal layer.
  • the first A metal layer and a liquid layer in contact with the first metal layer are provided, and a second insulation is provided on the second surface side of the first insulator layer so as to cover the second metal layer and the exposed liquid layer.
  • the liquid layer has not yet been formed, so that the process of forming the second metal layer is not adversely affected. This improves the operating characteristics of the conductive bridge type memory device.
  • the through hole may be formed by etching using a photolithography process. According to such a configuration, since etching using a photolithography step is used, the position, size, shape, and density of the through holes can be formed as desired.
  • a third insulator layer having a higher wettability than the first insulator layer is formed on the inner wall of the through hole, and the liquid is impregnated into the through hole surrounded by the third insulator layer. By doing so, the liquid layer may be formed. According to such a configuration, the liquid can be easily impregnated into the through hole.
  • the liquid may be impregnated into the through hole by supplying the liquid so that the liquid also covers the second surface of the insulator layer. According to such a configuration, even if the liquid covers the second surface of the insulator layer, it can function as a conductive bridge type memory device.
  • the conductive bridge type memory device is an insulator layer arranged between a first metal layer, a second metal layer, and the first metal layer and the second metal layer. It has a first surface facing the first metal layer and a second surface facing the second metal layer and opposite to the first surface, the first surface and the second surface.
  • a conductive bridge type memory device including a memory cell including an insulator layer having a communication hole communicating with the communication hole and a liquid layer made of a liquid containing a liquid electrolyte impregnated in the communication hole. The liquid is characterized by containing monovalent cations.
  • a conductive bridge type memory device having high resistance holding characteristics can be obtained.
  • the first metal layer or the second metal layer contains Cu. According to such a configuration, it becomes easy to obtain a conductive bridge type memory device having high resistance holding characteristics.
  • the monovalent cation contains a monovalent Cu ion and / or a monovalent Ag ion. According to such a configuration, it becomes easy to obtain a conductive bridge type memory device having high resistance holding characteristics.
  • a pair of electrodes are brought into contact with a liquid electrolyte containing an imidazolium salt in an oxygen-free atmosphere, and the pair of electrodes are designated.
  • One electrode of the pair of electrodes comprises applying the voltage of.
  • the present inventors have confirmed that a liquid electrolyte containing monovalent Cu ions can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

導電性ブリッジ型メモリ装置は、第１金属層１１と、第２金属層１２と、第１金属層１１と対向する第１面１３ａと、第２金属層１２と対向し、第１面１３ａの反対面である第２面１３ｂとを有し、第１面１３ａと第２面１３ｂとの間を貫通する貫通孔を有する第１絶縁体層１３と、貫通孔１３ｈに浸み込ませた液体電解質を含む液体からなる液体層１４とを含むメモリセルを備える。

Description

導電性ブリッジ型メモリ装置及びその製造方法並びにスイッチ装置
　本開示は、導電性ブリッジ型メモリ装置及びその製造方法並びにスイッチ装置に関する。
　ＣＢ－ＲＡＭ（Conducting Bridge Random Access Memory）或いは原子スイッチは、固体電解質材料を電気化学的に活性な金属（例えばＡｇ、Ｃｕなど）で構成される電極Ａと不活性な金属（例えばＰｔ）で構成される電極Ｂで挟んだ、電極Ａ／固体電解質（メモリ層）／電極Ｂなる単純構造をとる。電極Ａに（電極Ｂに対して）正電圧を印加することで、電極Ａを構成する原子がイオン化して固体電解質内に侵入し、電極Ｂに向かって移動する。電極Ｂに到達した金属イオンは電子を受け取って金属として析出する。この結果、固体電解質内部に電極Ａの構成金属より成るフィラメント状の導電パスが形成され、電極Ａと電極Ｂが接続されることによって、低抵抗状態が実現される。一方、電極Ａに（電極Ｂに対して）負電圧を印加することで、フィラメントを構成する電極Ａの構成原子がイオン化される。電界の向きは前記フィラメント形成時と逆向きのため、フィラメント構成原子は電極Ａに回収され、高抵抗状態が復活する。すなわち、抵抗値変化を「１」、「０」というシグナルに置き換えることが可能となり、メモリとして機能するＣＢ－ＲＡＭは高速、高集積、低消費電力などの優れた特徴を有することから、この素子が近い将来微細化限界に直面するフラッシュメモリの代替として、さらには、高速性と不揮発性を兼ね備えたユニバーサルメモリとして期待されている。ＣＢ－ＲＡＭの高抵抗状態は電流が流れにくいことから「オフ」状態、低抵抗状態は電流が流れやすいことから「オン」状態とみなすことができる。このため、メモリ素子のみならずスイッチとして用いることも可能であり、導電パスが金属で構成されることから電流輸送特性に優れ、原子トランジスタへの可能性が期待され、ＦＰＧＡ（Field Programmable Gate Array）用の回路切り替えスイッチへの応用にも期待されている。
　本発明者らは、多孔質体層にイオン液体を浸み込ませることにより、安定で高性能なＣＢ－ＲＡＭの設計が可能となることを明らかにした（特許文献１、非特許文献１～５参照）。図１Ａは、Ｃｕ／多孔質体（図１ＡではＨｆＯ2（ハフニア））／Ｐｔ構造の断面を示した模式図である。ここでは、図示してないが、多孔質体層には位置、サイズ、形状、及び密度がランダムな細孔が形成されており、この細孔にはイオン液体が充填されている。図１Ａに示されるように、Ｐｔ電極を接地し、Ｃｕ電極に電圧を印加する。Ｃｕ電極に正バイアスを印加することでセット（set）（高抵抗から低抵抗への抵抗スイッチング）、負バイアスを印加することでリセット（reset）（低抵抗から高抵抗への抵抗スイッチング）が生じるバイポーラ動作（図１Ｂ参照）が確認された。なお、ＣＢ－ＲＡＭがセット－リセットの抵抗スイッチングを繰り返す機能は、フォーミング（forming）と呼ばれるフィラメント形成過程を経て発現する。フォーミングの電流－電圧特性はセットの電流－電圧特性と類似しているが、フォーミングが生じる電圧であるフォーミング電圧（Ｖform）はセットが生じる電圧（Ｖset）に比べて一般的に高い。
　イオン液体をＣｕ／ＨｆＯ2／Ｐｔ型セルのＨｆＯ2層に浸み込ませた場合、スイッチング動作におけるＨｆＯ2層の安定化が格段に向上し、水分を５０００ｐｐｍ含むイオン液体を加えた場合、１０Ｖ以上の電圧を印加してもＨｆＯ2素子の破壊が全く起こらないという顕著な安定化がもたらされた（非特許文献１、２参照）。ついで、加えるイオン液体のデザインを検討し、イオン導電性が大きく、プロトン受容能が低いアニオンを持つイオン液体がセット電圧（Ｖset）、リセット電圧（Ｖreset）を低下させうることを明らかにした（非特許文献３参照）。
　ＣＢ－ＲＡＭの抵抗値変化は多孔質体層内の細孔に形成される金属フィラメントによってもたらされる。従って、Ｃｕ箔とＰｔ基板で多孔質体層をサンドイッチしたＣＢ－ＲＡＭにおいては、多孔質体層の電析で生じた銅フィラメントが抵抗値変化をもたらす主因となる。そこで、予めＣｕ2+イオンを含有させたイオン液体をＨｆＯ2層に加えたところ、スイッチング耐性が飛躍的に向上することを発見した（非特許文献２、３、４参照）。ただし、Ｖset、Ｖresetが僅かに上昇することがわかった。この問題を解決するため、溶媒和イオン液体をＨｆＯ2層に浸み込ませたところ、使用した溶媒和イオン液体は極めて高粘性にもかかわらずＶset、Ｖresetが低下し、しかもスイッチング耐性が大きく向上することを発見した（非特許文献５参照）。
特許第６１９５１５５号公報
Harada, A.; Yamaoka, H.; Ogata, R.; Watanabe, K.; Kinoshita, K.; Kishida, S.; Nokami, T.; Itoh, T. J. Mater. Chem. C, 2015, 3, 6966-6969. Harada, A.; Yamaoka, H.; Watanabe, K.; Kinoshita, K.; Kishida, S.; Fukaya, Y.; Nokami, T.; Itoh, T.Chem. Lett., 2015, 44, 1578-1580． Harada, A.; Yamaoka, H.; Tojo, S.; Watanabe, K.; Sakaguchi, A.; Kinoshita, K.; Kishida, S.; Fukaya,Y.; Matsumoto, K.; Hagiwara, R.; Sakaguchi, H.; Nokami, T.; Itoh, T. J. Mater. Chem. C, 2016, 4, 7215-7222. Kinoshita, K.; Sakaguchi, A.; Harada, A.; Yamaoka, H.; Kishida, S.; Fukaya, Y.; Nokami, T.; Itoh, T. Jpn. J. Appl. Phy. 2017, 56, 04CE13. Yamaoka, H.; Yamashita, T.; Harada, A.; Sakaguchi, A.; Kinoshita, K.; Kishida, S.; Hayase, S.; Nokami, T.; Itoh, T. Chem. Lett. 2017, 46, 1832-1835.
　前述したように、安定で高性能なＣＢ－ＲＡＭ素子を得ることが一応可能になったが、さらにＣＢ－ＲＡＭ素子の特性を所望の特性に制御するためには、ＣＢ－ＲＡＭ素子のさらなる改善が望まれる。
　従って、本開示は、このようなＣＢ－ＲＡＭ装置或いはスイッチ装置における課題を解決し、高性能なＣＢ－ＲＡＭ装置或いはスイッチ装置を実現させるための基幹技術を提供するものである。すなわち、本開示は、ＣＢ－ＲＡＭ装置或いはスイッチ装置、及びこれらの応用装置或いは機器のさらなる改善を図るものである。
　本開示の一実施形態である導電性ブリッジ型メモリ装置は、第１金属層と、第２金属層と、前記第１金属層と対向する第１面と、前記第２金属層と対向し、前記第１面の反対面である第２面とを有し、前記第１面と前記第２面との間を貫通する貫通孔を有する第１絶縁体層と、前記貫通孔に浸み込ませた液体電解質を含む液体からなる液体層とを含むメモリセルを備える。
　本開示の一実施形態であるスイッチ装置は、第１金属層と、第２金属層と、前記第１金属層と対向する第１面と、前記第２金属層と対向し、前記第１面の反対面である第２面とを有し、前記第１面と前記第２面との間を貫通する貫通孔を有する第１絶縁体層と、前記貫通孔に浸み込ませた液体電解質を含む液体からなる液体層とを含むスイッチ素子を備え、前記第１金属層と前記第２金属層との間に印加される電圧の変化により、前記第１金属層と前記第２金属層との間の電気抵抗が高抵抗又は低抵抗のいずれかに変化することで、電気的スイッチング動作を行う。
　本開示の一実施形態である導電性ブリッジ型メモリ装置の製造方法は、第１金属層の表面に、前記表面と接する第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通する貫通孔を形成し、前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層と接する液体層を設け、前記第１絶縁体層の前記第２面側に、前記液体層と接する第２金属層を形成する。
　また、本開示の一実施形態である導電性ブリッジ型メモリ装置の製造方法は、第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通する貫通孔を形成し、前記貫通孔内の一部に第１金属層を埋め込み、前記第１金属層が埋め込まれた前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層と接する液体層を設け、前記第１絶縁体層の前記第２面側に、前記液体層と接する第２金属層を形成する。
　また、本開示の一実施形態である導電性ブリッジ型メモリ装置の製造方法は、第１金属層の表面に、前記表面と接する第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、前記第１絶縁体層の前記第２面の一部に、第２金属層を形成し、前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通し、かつ、前記第２金属層に一部が覆われる貫通孔を形成し、前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層及び前記第１金属層と接する液体層を設け、前記第１絶縁体層の前記第２面側に、前記第２金属層、及び露出している前記液体層を覆うように第２絶縁体層を形成する。
　本開示の実施形態によれば、すなわち、本開示は、ＣＢ－ＲＡＭ装置或いはスイッチ装置、及びこれらの応用装置或いは機器のさらなる改善を図ることができる。
Ｃｕ／ＨｆＯ2／Ｐｔ型ＣＢ－ＲＡＭ素子の構造を示す構造を模式断面図である。 スイッチングプロセスの原理を説明する図である。 本開示の第１実施形態の第１態様に係るＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子を示す模式断面図である。 本開示の第１実施形態の第１態様の第１変形例に係るＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子を示す模式断面図である。 本開示の第１実施形態の第１態様の第２変形例に係るＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子を示す模式断面図である。 本開示の第１実施形態の第１態様の第３変形例に係るＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子を示す模式断面図である。 本開示の第１実施形態の第２態様に係るＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子を示す模式断面図である。 本開示の第１実施形態の第３態様に係るＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子を示す模式断面図である。 本開示の第１実施形態の第４態様に係るＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置の一例を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置の構成例を示す回路図である。 本開示のＣＢ－ＲＡＭ素子におけるセット電圧（Ｖset）、リセット電圧（Ｖreset）の直流測定結果をワイブル分布で示すグラフである。 本開示のＣＢ－ＲＡＭ素子における高抵抗状態の抵抗（ＲHRS）及び低抵抗状態の抵抗（ＲLRS）の測定結果をワイブル分布で示すグラフである。 本開示のＣＢ－ＲＡＭ素子における、セット／リセットの繰り返しによる、高抵抗状態の抵抗（ＲHRS）及び低抵抗状態の抵抗（ＲLRS）の測定結果を示すグラフである。 本開示のＣＢ－ＲＡＭ素子におけるセット電圧（Ｖset）のパルス測定結果を示すグラフである。 本開示のＣＢ－ＲＡＭ素子におけるリセット電圧（Ｖreset）のパルス測定結果を示すグラフである。 本開示の第１実施形態のＣＢ－ＲＡＭ装置の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第１態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第１態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第１態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第１態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第２態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第２態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第２態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第３態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第３態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第３態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第３態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第４態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第４態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第４態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第４態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態のＣＢ－ＲＡＭ装置に含まれる第４態様に係るＣＢ－ＲＡＭ素子の製造工程を示す模式断面図である。 本開示の第１実施形態に係るＣＢ－ＲＡＭ素子における抵抗維持特性の測定結果を示すグラフである。 Ｃｕ（II）（ＴＦＳＡ）2を０．４ｍｏｌ／Ｌの濃度で溶解させた［Ｂｍｉｍ］［ＴＦＳＡ］を滴下する前後のＣｕパターンを示す光学顕微鏡像である。 Ａｇ（Ｉ）（ＴＦＳＡ）を０．４ｍｏｌ／Ｌの濃度で溶解させた［Ｂｍｉｍ］［ＴＦＳＡ］を滴下する前後のＣｕパターンを示す光学顕微鏡像である。 本開示の第１実施形態に係るＣＢ－ＲＡＭ素子における抵抗変化動作の測定結果を示すグラフである。 本開示の第１実施形態に係るＣＢ－ＲＡＭ素子におけるセット電圧（Ｖset）、リセット電圧（Ｖreset）の直流測定結果をワイブル分布で示すグラフである。 本開示の第１実施形態に係るＣＢ－ＲＡＭ素子における高抵抗状態の抵抗（ＲHRS）及び低抵抗状態の抵抗（ＲLRS）の測定結果をワイブル分布で示すグラフである。 本開示の第４実施形態に係る液体電解質の製造方法の一例を示す模式図である。
　以下に、ＣＢ－ＲＡＭ装置或いはスイッチ装置、及びこれらの応用装置或いは機器のさらなる改善、またはＣＢ－ＲＡＭ装置のさらなる改善に寄与する要素技術に関するいくつかの実施形態について説明する。なお、本明細書において、「ＣＢ－ＲＡＭ（導電性ブリッジ型メモリ）素子」は、一対の電極（具体的には、第１金属層および第２金属層）間への印加電圧の制御により、一対の電極間に導電パスを形成するか、又は一対の電極間に形成された導電パスを消失させることで、一対の電極間の抵抗値を可逆的に変化させることが可能な素子を指す。また、本明細書において、「ＣＢ－ＲＡＭ（導電性ブリッジ型メモリ）装置」は、可逆的な抵抗変化を利用するために、ＣＢ－ＲＡＭ素子を備える装置全般を指す。さらに、本明細書において、「メモリセル」は、ＣＢ－ＲＡＭ装置において、抵抗を可逆的に変化させる単位となる部分を指す。また、本明細書において、「メモリ」は、情報を抵抗値として書き込み、抵抗値に反映された情報を読み出す狭義のメモリに限定されず、情報が抵抗値として反映されれば足りる。
［第１実施形態］
　半導体製造プロセスの進歩により、ＣＢ－ＲＡＭ素子は、今後、更に微細化されるものと考えられ、これに伴い、多孔質体層のサイズも減少することが想定される。本発明者らは、電極Ａ（図１ＡではＣｕ）／多孔質体（図１ＡではＨｆＯ2（ハフニア））／電極Ｂ（図１ＡではＰｔ）構造のＣＢ－ＲＡＭ素子では、多孔質体層のサイズの減少により、多孔質体層に含まれる細孔の数のバラツキが、Ｖform、Ｖset、及びＶresetといったＣＢ－ＲＡＭ素子の動作電圧又はスイッチング耐性などの動作特性のバラツキとして現れることを見出した。このバラツキは、多孔質体層を構成する多孔質体の細孔の位置、サイズ、形状、及び密度が、多孔質を形成する際にランダムに導入されることに起因すると考えられる。しかしながら、多孔質体層内の細孔を制御して導入することは困難である。
　そこで、本実施形態では、動作電圧又はスイッチング耐性などの動作特性のバラツキが抑制される高性能ＣＢ－ＲＡＭ装置或いはスイッチ装置の開発のために、最適な素子構造を実現するための指針を与える素子構成を提供する。特に、本実施形態は、素子のさらなる微細化を図っても、動作電圧又はスイッチング耐性などの動作特性のバラツキが抑制される高性能ＣＢ－ＲＡＭ装置或いはスイッチ装置の素子構造の設計指針を提供する。
［メモリセルの構造］
　本開示の一実施形態による導電性ブリッジ型メモリ（ＣＢ－ＲＡＭ）装置が、図２を参照しながら説明される。本実施形態によるＣＢ－ＲＡＭ装置に含まれるＣＢ－ＲＡＭ素子１０は、図２にその一例の構造が示されるように、第１金属層１１（電極Ａ）と、第２金属層１２（電極Ｂ）と、第１金属層１１（電極Ａ）と対向する下面（第１面）１３ａと、第２金属層１２（電極Ｂ）と対向し、下面（第１面）１３ａの反対面である上面（第２面）１３ｂとを有し、下面（第１面）１３ａと上面（第２面）１３ｂとの間を貫通する貫通孔１３ｈを有する絶縁体層（第１絶縁体層）１３と、貫通孔１３ｈに浸み込ませた液体電解質を含む液体からなる液体層１４とを備えている。ＣＢ－ＲＡＭ素子１０は、後述するように、ＣＢ－ＲＡＭ装置内で、セル選択トランジスタなどと共に、メモリセルを構成する。メモリセルは、デジタル情報を書き込み及び／又は読み出すための信号を伝送するためのビット線、ワード線などと共に、メモリ装置を構成する。なお、第１金属層１１において、絶縁体層（第１絶縁体層）１３と対向する面を上面（第２面）１１ｂ、その反対面を下面（第１面）１１ａと呼び、第２金属層１２において、絶縁体層（第１絶縁体層）１３と対向する面を下面（第１面）１２ａ、その反対面を上面（第２面）１２ｂとも呼ぶ。
　ここに貫通孔とは、例えば図２に示されるように、絶縁体層（第１絶縁体層）１３の第１金属層１１と面する第１面（下面）１３ａと第２金属層１２と面する第２面（上面）１３ｂとの間で、略同じ太さで貫通する細孔を意味する。略同じとは、テーパ形状になっていて、第１面と第２面とで穴の大きさが異なっていてもよいことを意味しており、例えば種々のエッチング、レーザ加工などによって形成され得る。
　前述のように、本発明者らは、ＣＢ－ＲＡＭ素子を微細化し、その性能向上を図るため、鋭意検討を重ねて調べた。その結果、絶縁体層（第１絶縁体層）に多孔質体を用いるよりも、貫通孔１３ｈを形成することによって、細い貫通孔でも、第１金属層１１と第２金属層１２とを液体層１４によって確実に接続させることができることを本発明者らは見出した。その結果、第１金属層１１と第２金属層１２との接続信頼性を向上させることができると共に、さらなる微細化を図ることができた。従って、本実施形態は、絶縁体層（第１絶縁体層）１３に、下面１３ａと上面１３ｂとの間を貫通する貫通孔１３ｈを有していることに特徴がある。
　貫通孔１３ｈは、平面視形状（絶縁体層（第１絶縁体層）１３の上面１３ｂに垂直な方向から見た形状）で、円形、四角形などの多角形、スリット形状など、要するに、内包する円を描けるような直線、曲線、又はその両方で閉じた形状であればよい。ここで、本明細書において、貫通孔１３ｈの大きさは、平面視形状において、貫通孔１３ｈの形状の中に内包することができる最大の大きさの円の直径を指すものとする。一例として、貫通孔１３ｈの大きさは、例えば５ｎｍ以上で、１０００ｎｍ以下である。
　貫通孔１３ｈの数は、ＣＢ－ＲＡＭ素子１０、ひいては、ＣＢ－ＲＡＭ装置の微細化の観点から、メモリセル１個当たり（１個のＣＢ－ＲＡＭ素子１０当たり）、最小数である１個形成されることが好ましいが、５個程度まで設けることもできる。
　この貫通孔１３ｈは、下面１３ａと上面１３ｂとの間を貫通していればよく、テーパ形状になっていてもよく、また、途中にくびれ部又は膨れ部があっても構わない。この貫通孔１３ｈは、例えば、ドライエッチング、ウェットエッチングなどのエッチング又はレーザ加工などによって形成され得る。そのため、これらの微細加工によって、貫通孔１３ｈの位置、サイズ、形状、及び密度を所望に設定することができるので、ＣＢ－ＲＡＭ装置１の動作特性にバラツキが抑制される。
　絶縁体層（第１絶縁体層）１３は、好適には、ＳｉＯ2（酸化シリコン）、ＳｉＮ（窒化シリコン）、Ａｌ2Ｏ3（酸化アルミニウム）、ＡｌＮ（窒化アルミニウム）、ＨｆＯ2（酸化ハフニウム）、ＴｉＯ2（酸化チタン）、Ｔａ2Ｏ5（酸化タンタル）などの金属元素を１種類含む酸化物或いは窒化物、Ｓｉ－Ａｌ－Ｏ（アルミニウムシリケート）などの金属元素を複数含む酸化物、又はＳｉ－Ｏ－Ｎ（ニトリドシリケート）などの酸窒化物によって構成される。絶縁体層（第１絶縁体層）１３は、好適には、非晶質などの、細孔が導入されにくい、又は導入されない絶縁体によって構成される。このようにすれば、概ね貫通孔１３ｈのみが絶縁体１３に設けられることになるので、ＣＢ－ＲＡＭ装置１の動作特性において、バラツキがさらに抑制される。
　第１金属層１１と第２金属層１２は、好適には、電気化学的に異なる活性度の金属によって構成され、液体層１４と電荷を授受する一対の電極層（電極Ａ及び電極Ｂ）として機能する。例えば第１金属層１１に電気化学的に活性度の小さい、すなわち電気化学的に安定な金属が用いられる。その場合、第１金属層１１の金属として、例えば、Ｐｔ、Ａｕ、Ｉｒ、Ｒｕ、Ｒｈ、Ｗなどの金属又はこれらの金属の合金が挙げられ、第１金属層１１の層厚は、例えば、２０ｎｍである。また、第２金属層１２に電気化学的に活性でイオン化しやすい金属が用いられる。その場合、第２金属層１２の金属として、例えば、Ｃｕ、Ａｇ、Ｔｉ、Ｚｎ、Ｖなどの金属又はこれらの金属の合金が挙げられ、第２金属層１２の層厚は、例えば、５０ｎｍである。しかしながら、第１金属層１１の金属として、電気化学的に活性でイオン化しやすい金属が用いられ、第２金属層１２の金属として、電気化学的に安定な金属が用いられてもよい。第２金属層１２の金属（単一元素からなる金属及び複数元素からなる合金を含む）は、第１金属層１１の金属（単一元素からなる金属及び複数元素からなる合金を含む）とイオン化傾向が異なればよい。なお、ここで言う「イオン化傾向が異なる」金属とは、液体層１４と接する部分の第１金属層１１及び第２金属層１２の金属を指し、第１金属層１１及び第２金属層１２の全体がこれらの金属によって構成されるか否かを問わない。また、第１金属層１１又は第２金属層１２を複数層によって形成してもよい。例えば、第１金属層１１又は第２金属層１２の金属として、上述のＣｕなどの酸化しやすい金属を用いる場合には、第１金属層１１又は第２金属層１２において、液体層１４と接する層を電極層（図２に示される第１金属層１１の第１層１１１又は第２金属層１２の第１層１２１参照）として当該酸化しやすい金属によって構成し、電極層（第１層）１１１、１２１に対して液体層１４と反対側に設けられる層を別の層（図２に示される第１金属層１１の第２層１１２又は第２金属層１２の第２層１２２参照）として当該酸化しやすい金属と別の金属によって構成してもよい。つまり、第１金属層１１の第２層１１２又は第２金属層１２の第２層１２２は、電極層１１１、１２１の酸化を防止するキャップ層として機能する。例えば、キャップ層（第２層）１１２、１２２は、Ａｕ、Ｎｉ、Ｔａ、Ｎｂ、Ｗ、Ｐｔ、及びＭｏなどからなる群から選択される少なくとも１種の金属を含み、好ましくは、Ｔａを含む。キャップ層１１２、１２２の層厚は、例えば、３０ｎｍである。キャップ層１１２、１２２は、電極層１１１、１２１に対して他の層を介在させて液体層１４と反対側に設けられてもよいが、電極層１１１、１２１の酸化を防止する効果を高めるために、電極層１１１、１２１と接するように設けられることが好ましい。また、例えば、第１金属層１１又は第２金属層１２の金属として、上述のＣｕなどの腐食しやすい金属を用いる場合には、第１金属層１１又は第２金属層１２において、第１層１１１、１２１を電極層として当該腐食しやすい金属によって構成し、第２層１１２、１２２を別の金属層として腐食しにくい金属によって構成してもよい。つまり、この場合、第２層１１２、１２２は、電極層の腐食を防止する腐食防止層として機能する。腐食防止層の金属として、Ｔａなどの金属が挙げられる。腐食防止層の層厚は、例えば、１～１０ｎｍであり、腐食防止層の層厚により、ＣＢ－ＲＡＭ素子の諸特性（例えば抵抗保持特性）を制御することができる。また、電極層とキャップ層との間、又は、キャップ層の電極層と反対側に、電極層１１１、１２１を構成する金属の拡散を防止するバリア層など、その他の層を設けてもよい。例えば、バリア層は、Ｗ、Ｔａ、Ｔｉ、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣ、及びＷ2Ｎからなる群から選択される少なくとも１種の金属を含む。バリア層の層厚は、例えば、２５ｎｍである。なお、バリア層は、例えば、電極層１１１、１２１を構成する金属とキャップ層１１２、１２２を構成する金属とが、互いに拡散しやすい場合に導入される。具体的には、電極層１１１、１２１がＣｕ又はＮｉから構成され、キャップ層１１２、１２２がＡｕから構成される場合が挙げられる。
　例えば、第１金属層１１又は第２金属層１２としてＰｔを選択し、絶縁体層（第１絶縁体層）１３としてＳｉＯ2を選択した場合、絶縁体層（第１絶縁体層）１３と第１金属層１１又は第２金属層１２との間の密着性が、十分得られない。そのため、第１金属層１１と絶縁体層（第１絶縁体層）１３との間、及び／又は、第２金属層１２と絶縁体層（第１絶縁体層）１３との間に、絶縁体層（第１絶縁体層）１３に対する密着性が第１金属層１１よりも優れた金属によって構成される密着層を介在させてもよい。密着層の金属として、Ｔａ、Ｔｉ、Ｃｒなどが挙げられる。密着層の層厚は、例えば、１ｎｍである。また、第１金属層１１の下面１１ａが後述する層間絶縁膜２４（図７参照）などの絶縁体層（図２では、図示せず）と接するように設けられる場合、第１金属層１１とその絶縁体層との間に、上記同様の密着層を介在させてもよい。さらに、第２金属層１２の上面１２ｂが後述する層間絶縁膜２７（図７参照）などの絶縁体層（図２では、図示せず）と接するように設けられる場合、第２金属層１２と絶縁体層との間に、上記同様の密着層を介在させてもよい。
　液体層１４は、液体電解質によって構成される。ここで、本明細書において「液体電解質」とは、第１金属層１１と第２金属層１２との間に加えられる電圧によって、イオンが移動可能である液体を指す。液体電解質は、好適には、イオン液体であるが、イオンを移動させることが可能な液体であれば、これに限定されない。ここで、本明細書において「イオン液体」は、イオン液体自体だけでなく、溶媒和イオン液体、並びに、複数のイオン液体及び／又は溶媒和イオン液体を混ぜ合わせた混合イオン液体をも含む概念である。また、「溶媒和」とは、溶液の中で、溶質の分子又はイオンの周りを溶媒の分子が取り囲んで１つの分子群を作る状態をいう。また、「溶媒和イオン液体」とは、このような溶媒和を有するイオン液体を意味する。混合イオン液体は、例えば、溶媒和イオン液体と、この溶媒和イオン液体よりも粘度（粘性係数）の小さいイオン液体を混ぜ合わせることにより、その粘度を調整することができる点において、利点がある。
　上記したイオン液体自体としては、１－ブチル－３－メチルイミダゾリウム（［Ｂｍｉｍ］）・ビス（トリフルオロメチル）スルホニルアミド（［ＴＦＳＡ］）などが挙げられるが、これに限定されない。また、複数のイオン液体を混ぜ合わせた混合イオン液体しては、１－ブチル－３－メチルイミダゾリウム　ビス（トリフルオロメチル）スルホニルアミド（［Ｂｍｉｍ］［ＴＦＳＡ］）などが挙げられるが、これに限定されない。
　なお、「ＴＦＳＡ」は［Ｔｆ2Ｎ］とも略され、試薬カタログや文献でしばしば“bis(trifluoromethylsulfonyl)imide”（［ＴＦＳＩ］）とも表記される。しかし、“imide”はＩＵＰＡＣ法では“an amido compound which connected with two carbonyl group”と規定されており、［Ｔｆ2Ｎ］はＩＵＰＡＣ法に従って命名すると“bis(trifluoromethylsulfonyl)amide”とするのが正しい。ただし、“(trifluoromethylsulfonyl)imide”であればＩＵＰＡＣ法に従った命名と言える。本明細書ではＩＵＰＡＣ法に従い［ＴＦＳＡ］とする。
　上記した溶媒和イオン液体の溶媒としては、例えば、
Figure JPOXMLDOC01-appb-C000001
 及び
Figure JPOXMLDOC01-appb-C000002
 （ただし、ｎはエチレンオキシ基の数であって１又は２であり、ｍはメチレン基の数であって１～３のいずれかの整数であり、Ｒ1、Ｒ2は、それぞれ同じでも違っていてもよく、Ｒ1は炭素数が１～６のアルキル基、炭素数２～６のアルケニル基、炭素数２～６のアルキルニル基、トリメチルシリル基、トリエチルシリル基、又はｔ－ブチルジメチルシリル基を表し、Ｒ2は，炭素数１～１６のアルキル基、炭素数２～６のアルケニル基、炭素数２～６のアルキニル基、トリメチルシリル基、トリエチルシリル基、又はｔ－ブチルジメチルシリル基を表し、アルキル基の中にはエーテル官能基、チオエーテル官能基が含まれていても構わない）
からなる群から選ばれる少なくとも１種の溶媒が用いられるが、これに限定されない。
　なお、溶媒和イオン液体を構成する溶質である金属イオンはフィラメント成分となりうる銅イオンが望ましいが、フィラメント構成成分金属（第１金属層１１の金属材料）に限定されない。例えば、銀（Ａｇ）イオンや金（Ａｕ）イオン、パラジウム（Ｐｄ）イオン、ロジウム（Ｒｈ）イオン、ルテニウム（Ｒｕ）イオン、白金（Ｐｔ）イオンなどの貴金属イオン種、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などの金属イオン、ユーロピウム（Ｅｕ）などのランタノイド金属イオンなどが利用できる。また、これら金属イオンを複数混合してもよい。すなわち、第１金属層１１の材料として銅を用い、フィラメントが銅で形成される場合でも、溶媒和イオン液体の溶質として、上記種々の金属イオンが用いられてもよく、銅イオンとこれらの金属イオンが混合されてもよい。なお、溶媒和イオン液体の金属イオンの、フィラメントを構成する金属全体に対する割合は非常に小さい。
　溶媒和イオン液体を構成する対アニオンは、ビス（トリフルオロメチルスルホニル）アミド（Ｎ（ＳＯ2ＣＦ3）2 -：ＴＦＳＡ）、ビス（フルオロスルホニル）アミド（Ｎ（ＳＯ2Ｆ）2 -：ＦＳＡ）が望ましいが、溶媒和した場合に液体になるアニオン種であればよく、この他にも、ＡｌＣｌ4 -、ＢＦ4 -、ＰＦ6 -、ＳｂＦ6 -、ＭｅＳＯ3 -、ＣＦ3ＳＯ3 -、ＮＯ3 -、ＣＦ3ＣＯＯ-、ＲＣＯＯ-、ＲＳＯ4 -、ＲＣＨ（ＮＨ2）ＣＯＯ-、ＳＯ4 2-、ＣｌＯ4 -、（ＨＦ）2.3Ｆ-（ここでＲはＨ、アルキル基、アルキルオキシ基を示す）が挙げられるが、これに限定されない。
　また、上記した粘性係数の小さいイオン液体としては、例えば
Figure JPOXMLDOC01-appb-C000003
 （ただし、Ｒ1は上記各化学式において、同じでも違っていてもよく、炭素数１～６のアルキル基、又は炭素数２～６のアルケニル基を表し、Ｒ2は上記各化学式において、同じでも違っていてもよく、水素原子、炭素数１～１６のアルキル基、炭素数２～６のアルケニル基、又はアルコキシ基を表す。アルキル基の中にはエーテル官能基、チオエーテル官能基が含まれていても構わない。Ｒ3は上記各化学式において、同じでも違っていてもよく、水素原子、フェニル基、メチル基、又はイソプロピル基を示す。化学式（５）のｎはメチレン数を示し、ｎ＝１又は２である。化学式（８）においてＲ1とＲ2は炭素鎖が連結していてもよく、この場合はトリメチレン基、テトラメチレン基、ペンタメチレン基、ヘキサメチレン基、又はヘプタメチレン基である。イオン液体のアニオン（Ｘ）は、上記各化学式において、同じでも違っていてもよく、ＡｌＣｌ4 -、ＢＦ4 -、ＰＦ6 -、ＳｂＦ6 -、Ｎ（ＳＯ2ＣＦ3）2 -、Ｎ（ＳＯ2Ｆ）2 -、Ｎ（ＣＮ）2 -、ＭｅＳＯ3 -、ＭｅＳＯ4 -、ＣＦ3ＳＯ3 -、ＮＯ3 -、ＣＦ3ＣＯＯ-、ＲＣＯＯ-、ＲＳＯ4 -、ＲＣＨ（ＮＨ2）ＣＯＯ-、ＳＯ4 2-、ＣｌＯ4 -、Ｍｅ2ＰＯ4 -、（ＨＦ）2．3Ｆ-（ここでＲはＨ、アルキル基、アルキルオキシ基を示す）である。）からなる群から選ばれる少なくとも１種が挙げられるが、これに限定されない。
　粘性係数の小さいイオン液体を構成するカチオン及びアニオンのさらなる具体例としては、
Figure JPOXMLDOC01-appb-C000004
 が挙げられるが、これに限定されない。
　これらの溶媒和イオン液体又は粘性係数の小さいイオン液体は、上述の例の１種に限らず、複数種の混合でもよい。また、溶媒和イオン液体と低粘度のイオン液体の混合比（モル比）は、使用する絶縁体層（第１絶縁体層）３の貫通孔１３ｈの形状、大きさ、密度などに応じて、適宜調整される。
　また、溶媒和イオン液体、もしくは低粘度のイオン液体、又はこれらを混合した混合イオン液体に溶解する金属塩を含有させると、さらにＣＢ－ＲＡＭ機能の動作特性が向上する。
　混合イオン液体に溶解する金属塩のカチオンとしては、フィラメント構成金属、すなわち第１金属層１１の金属に限定されず、粘性係数の小さいイオン液体又は溶媒和イオン液体に溶解できる金属塩であればよい。この場合、第１金属層１１の金属よりもイオン化傾向の小さい金属が望ましい。すなわち、第１金属層１１として銅が用いられる場合には、例えば、銀塩、金塩、パラジウム塩、ロジウム塩、ルテニウム塩、白金塩などが考えられる。特に銀塩が添加されることによって、ＣＢ－ＲＡＭ機能を大幅に向上させることができた。また、この金属塩は、単塩のみならず、複塩でもよい。
　混合イオン液体に溶解する金属塩のアニオンとしては、ビス（トリフルオロメチルスルホニル）アミド（Ｎ（ＳＯ2ＣＦ3）2 -：ＴＦＳＡ）、ビス（フルオロスルホニル）アミド（Ｎ（ＳＯ2Ｆ）2 -：ＦＳＡ）が望ましいが、金属イオンと溶媒和した場合に液体になるアニオン種であればよく、この他にも、ＡｌＣｌ4 -、ＢＦ4 -、ＰＦ6 -、ＳｂＦ6 -、ＭｅＳＯ3 -、ＣＦ3ＳＯ3 -、ＮＯ3 -、ＣＦ3ＣＯＯ-、ＲＣＯＯ-、ＲＳＯ4 -、ＲＣＨ（ＮＨ2）ＣＯＯ-、ＳＯ4 2-、ＣｌＯ4 -、（ＨＦ）2.3Ｆ-（ここでＲはＨ、アルキル基、アルキルオキシ基を示す）が挙げられるが、これに限定されない。また、これらのアニオンを複数混合してもよい。
　金属塩、又は金属イオンを含む低粘度のイオン液体又は溶媒和イオン液体は、それぞれ単一もしくは複数の混合イオン液体、或いは異種の金属イオンからなる溶媒和イオン液体であってもよい。
　本実施形態のＣＢ－ＲＡＭ装置１に適用されるＣＢ－ＲＡＭ素子１０の幾つかの態様が、以下に説明される。なお、添付図面において、同じ機能を有する部分には、同一の符号が付されている。
［ＣＢ－ＲＡＭ素子の第１態様］
　第１態様のＣＢ－ＲＡＭ素子１０は、図２に示されるように、好適には、液体層１４の上面１４ｂが絶縁体層（第１絶縁体層）１３の上面１３ｂと面一である。しかしながら、図３Ａに示される第１変形例のように、液体層１４の上面１４ｂが、絶縁体層（第１絶縁体層）１３の上面１３ｂに対して、若干窪んでいたり、若干盛り上がっていても、ＣＢ－ＲＡＭ素子１０を機能させることができる。
　また、図３Ｂに示される第２変形例では、液体層１４が、貫通孔１３ｈ内だけでなく、貫通孔１３ｈの開口近傍の絶縁体層（第１絶縁体層）１３の上面１３ｂまで達しており、その上面１４ｂが、絶縁体層（第１絶縁体層）１３の上面１３ｂから突出している。すなわち、このＣＢ－ＲＡＭ素子１０では、貫通孔１３ｈの容積に対して、不足のない量の液体を貫通孔１３ｈに浸み込ませている。そのため、貫通孔１３ｈへの液体電解質の充填不足といった問題は生じない利点がある。
　さらに、図３Ｃに示される第３変形例では、液体層１４が、絶縁体層（第１絶縁体層）１３の貫通孔１３ｈから上面１３ｂに溢れており、第２金属層１２と絶縁体層（第１絶縁体層）１３の上面１３ｂとの間に介在している。すなわち、このＣＢ－ＲＡＭ素子１０では、貫通孔１３ｈの容積に対して、十分多い量の液体電解質を貫通孔１３ｈに浸み込ませている。このように液体層１４を設けても、ＣＢ－ＲＡＭ素子１０を機能させることができる。
［ＣＢ－ＲＡＭ素子の第２態様］
　第２態様のＣＢ－ＲＡＭ素子１０は、図４に示されるように、第１金属層１１が、絶縁体層（第１絶縁体層）１３の貫通孔１３ｈの一部に埋め込まれている点が、第１態様と異なる。そして、埋め込まれた第１金属層１１と第２金属層１２との間の貫通孔１３ｈ内に液体層１４が設けられている。このようなＣＢ－ＲＡＭ素子１０では、第１金属層１１が、貫通孔１３ｈに埋め込まれているので、貫通孔１３ｈの形成領域のみによってＣＢ－ＲＡＭ素子１０が規定されるため、より微細なＣＢ－ＲＡＭ素子、ひいては、より微細なＣＢ－ＲＡＭ装置を作製することができる利点がある。なお、図４では、第１金属層１１の全部が、貫通孔１３ｈに埋め込まれているが、その一部が、貫通孔１３ｈに埋め込まれてもよい。
［ＣＢ－ＲＡＭ素子の第３態様］
　第３態様のＣＢ－ＲＡＭ素子１０は、図５に示されるように、第２金属層１２が、液体層１４の上面１４ａの全部ではなく、その一部のみを覆うように形成されている点が、上記態様と異なる。つまり、第２金属層１２の下方にも貫通孔１３ｈが形成されており、液体層１４を挟んで、第２金属層１２が、第１金属層１１と対向している。そして、第２金属層１２及び第２金属層１２に覆われていない液体層１４を覆うように、別の絶縁体層（第２絶縁体層）１５が形成されている。このようなＣＢ－ＲＡＭ素子１０では、液体層１４の上面１４ａに突出した第２金属層１２によって、ＣＢ－ＲＡＭ素子１０の動作領域が、第１金属層１１と第２金属層１２との間の領域によって明確化される利点がある。また、製造工程の観点から、素子構造を微細化しやすい。
［ＣＢ－ＲＡＭ素子の第４態様］
　第４態様のＣＢ－ＲＡＭ素子１０は、図６に示されるように、貫通孔１３ｈの内壁を覆うように、絶縁体層（第１絶縁体層）１３を構成する絶縁材料よりも液体電解質との濡れ性がよい別の絶縁材料によって構成される絶縁体層（第３絶縁体層）１６を用いる点が、上記態様と異なる。絶縁体層（第３絶縁体層）１６は、貫通孔１３ｈの内壁を覆うように形成されており、液体電解質が絶縁体層（第２絶縁体層）１５に囲まれた貫通孔１３ｈに充填されることによって、液体層１４が設けられる。
　貫通孔を設ける絶縁体層を構成する絶縁材料と使用する液体電解質との相性が悪く、液体電解質が貫通孔に浸み込ませにくい場合がある。本態様では、使用する液体電解質との濡れ性がよい他の絶縁材料を選定し、この絶縁材料により構成される絶縁体層（第３絶縁体層）１６を別途設けることによって、貫通孔１３ｈの中に液体電解質を容易に浸み込ませることができる利点がある。
［ＣＢ－ＲＡＭ装置］
　次に、上述のＣＢ－ＲＡＭ素子１０を含むＣＢ－ＲＡＭ装置１の一例について、図７及び図８を参照しながら以下に説明する。ＣＢ－ＲＡＭ装置１は、図７に示されるように、基板２１と、基板２１に形成されたセル選択トランジスタ２２と、セル選択トランジスタ２２を覆うように形成された層間絶縁膜２４と、セル選択トランジスタ２２と接続され、層間絶縁膜２４を貫通するコンタクトプラグ２５と、コンタクトプラグ２５と接続され、層間絶縁膜２４の表面に形成されたビット線ＢＬと、コンタクトプラグ２５と接続され、層間絶縁膜２４の表面に形成された上述のＣＢ－ＲＡＭ素子１０と、ビット線ＢＬ及びＣＢ－ＲＡＭ素子１０を覆うように形成された層間絶縁膜２７と、ＣＢ－ＲＡＭ素子１０と接続され、層間絶縁膜２４を貫通するコンタクトプラグ２８と、コンタクトプラグ２８と接続され、層間絶縁膜２７の表面に形成されたソース線ＳＬなどを備えている。
　基板２１は、セル選択トランジスタ２２を形成するための下地となる基板である。基板２１は、例えば単結晶Ｓｉ、単結晶ＳｉＧｅなどの半導体材料によって構成されるが、セル選択トランジスタ２２を形成可能であれば、これに限定されない。例えば基板２１は、ガラスなどの絶縁体材料によって構成されてもよい。
　セル選択トランジスタ２２は、ＣＢ－ＲＡＭ素子１０に流れる電流を制御するスイッチとして機能し、例えば、基板２１の表面に形成されたソースＳ及びドレインＤと、基板２１を覆うゲート絶縁膜２３と、ソースＳとドレインＤとの間の領域の上方においてゲート絶縁膜２３の上に形成されたゲートＧとを備えている。セル選択トランジスタ２２は、例えば、ＭＯＳ（Metal-Oxide Semiconductor）トランジスタによって構成されるが、これに限定されない。例えばセル選択トランジスタ２２は、バイポーラトランジスタによって構成されてもよい。なお、図７では図示されていないが、ゲートＧは、ワード線と接続されている（図８のＷＬ１、ＷＬ２参照）。
　層間絶縁膜２４は、コンタクトプラグ２５を介して、セル選択トランジスタ２２をビット線ＢＬ及びＣＢ－ＲＡＭ素子１０と電気的に接続するための層である。ビット線ＢＬは、セル選択トランジスタ２２のドレインＤと接続され、ＣＢ－ＲＡＭ素子１０の第１金属層１１は、セル選択トランジスタ２２のソースＳと接続される。
　層間絶縁膜２７は、コンタクトプラグ２８を介して、ＣＢ－ＲＡＭ素子１０をソース線ＳＬと電気的に接続するための層である。ソース線ＳＬは、ＣＢ－ＲＡＭ素子１０の第２金属層１２と接続される。
　ビット線ＢＬは、ＣＢ－ＲＡＭ素子１０から情報を読み出し、又はＣＢ－ＲＡＭ素子１０に情報を書き込む配線であり、セル選択トランジスタ２２のドレインＤと接続されている。ソース線ＳＬは、ＣＢ－ＲＡＭ素子１０に基準電位を与える配線であり、ＣＢ－ＲＡＭ素子１０の第２金属層１２と接続されている。ワード線（図８のＷＬ１、ＷＬ２参照）は、ＣＢ－ＲＡＭ素子１０から情報を読み出し、又はＣＢ－ＲＡＭ素子１０に情報を書き込むために、セル選択トランジスタ２２のゲートＧのオン／オフを制御する制御信号を送る配線であり、セル選択トランジスタ２２のゲートＧと接続されている。なお、各ビット線ＢＬは、ビット線選択トランジスタによってオン／オフが制御される（図８の２９参照）。
　基板２１の表面に対して垂直な方向から見たとき、ビット線ＢＬは、行方向に延び、列方向に並列に配置されるように複数設けられており（図８のＢＬ１～ＢＬ４参照）、ワード線は、列方向に延び、行方向に並列配置されるように複数設けられている（図８のＷＬ１、ＷＬ２参照）。また、ソース線ＳＬは、隣接するビット線ＢＬの間で、行方向に延び、列方向に並列配置されるように複数設けられている（図８のＳＬ１、ＳＬ２参照）。そして、図８に示されるように、ビット線ＢＬ１～ＢＬ４とワード線ＷＬ１、ＷＬ２の各交点の近傍に、ＣＢ－ＲＡＭ素子１０及びセル選択トランジスタ２２を含むメモリセルＣがマトリクス状に配置されている。なお、図８に示されるビット線ＢＬ１～ＢＬ４、ワード線ＷＬ１、ＷＬ２、及びソース線ＳＬ１、ＳＬ２の数は、説明の都合で設定されたものであって、実際には、多数のメモリセルＳＣによって構成されるマトリクスの行数及び列数に応じて、これらの数は設定される。
［ＣＢ－ＲＡＭ装置の動作］
　次に、図８を参照しながら、本実施形態のアレイ状のメモリセルＣ（ＣＢ－ＲＡＭ装置）のセット時の動作について説明する。なお、ここでは、図８中において破線で囲む部分に示したメモリセルＣｓを選択した場合について説明する。前述のように、セットは高抵抗から低抵抗への書き換え行程である。まず、メモリセルＣｓに接続されたビット線ＢＬ１に接続されたセル選択トランジスタ２２ｓをオンにする。続いて（或いはこれと同時に）、ＣＢ－ＲＡＭ素子１０ｓに接続されたセル選択トランジスタ２２ｓのゲートＧに接続されているワード線ＷＬ１に電圧を印加し、セル選択トランジスタ２２ｓをオンにする。ビット線ＢＬ１に印加するバイアス電圧はソース線ＳＬ１に対して正の値となるよう設定し（第２金属層１２が電気化学的に安定な金属によって構成される場合には、負となるよう設定）、その絶対値はセットに要する電圧の絶対値と同じかやや大きい程度とする。
　メモリセルＣｓに接続されたソース線ＳＬ１を基準電位、例えば接地電位０Ｖにすることで、ビット線ＢＬ１のバイアス電圧からビット線選択トランジスタ２９ｓ、セル選択トランジスタ２２ｓ、及びＣＢ－ＲＡＭ素子１０ｓを経由する接地電位への電流経路ができ、バイアス電圧はＣＢ－ＲＡＭ素子１０ｓの高抵抗状態における抵抗Ｒとセル選択トランジスタ２２ｓのチャネル抵抗ｒ、ビット線選択トランジスタ２９ｓのチャネル抵抗の比に応じて、ＣＢ－ＲＡＭ素子１０ｓとビット線選択トランジスタ２９ｓのチャネル抵抗ｒ’に配分される。ｒとｒ’の和は、Ｒに比べて小さく、ＣＢ－ＲＡＭ素子１０ｓの低抵抗状態における抵抗Ｒ’に比べて大きくなるようｒとｒ’を設定する。即ち、Ｒ’＜ｒ＋ｒ’＜Ｒが満たされるようにする。セットの瞬間にＣＢ－ＲＡＭ素子１０ｓの抵抗はＲからＲ’に減少することから、セットの直後にＣＢ－ＲＡＭ素子１０ｓを流れる電流はｒ＋ｒ’によって制御される。その後、バイアス電圧を０Ｖに戻せば、セットが完了する。
　一方、低抵抗から高抵抗への切り換え過程であるリセットも、上述のセット過程と同様の手順で行うが、注意すべき点は、選択ビット線ＢＬ１に印加する（ソース線ＢＬ１に対する）バイアス電圧はセットの場合と正負が逆になる。即ち、第２電極層１２が電気化学的にイオン化しやすい金属によって構成される場合、選択ビット線ＢＬ１に印加するバイアス電圧はソース線ＳＬ１に対して負の値となるよう設定する。例えば、選択ビット線ＢＬ１を接地電位０Ｖ、ソース線ＳＬ１を正の値となるよう設定する。その後、バイアス電圧を０Ｖに戻せばリセットが完了する。
　読み出しには、セル選択トランジスタ２２ｓ、及びビット線選択トランジスタ２９ｓのチャネル抵抗が、両方ともＣＢ－ＲＡＭ素子１０ｓの低抵抗の値ｒより十分小さくなるよう、ゲート電圧を調整し、既定の電圧を印加した際に流れる電流を検出することでＣＢ－ＲＡＭ素子１０ｓの抵抗を判別する。
［実施例］
　本発明者らは、上記実施形態の効果を確認すべく、上記第１態様における第２変形例に係るＣＢ－ＲＡＭ素子を作製し、ＣＢ－ＲＡＭ素子に直流電圧を加えることによって、セット電圧（Ｖset）、リセット電圧（Ｖreset）を測定した。測定結果をワイブル分布で図９に示す。液体層の液体電解質として、以下の５種類の液体を使用した。
　実施例１：［Ｂｍｉｍ］［ＴＦＳＡ］（図９、図１０において、「Ｐｕｒｅ」と呼ぶ）
　実施例２：実施例１の［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（II）（ＴＦＳＡ）2を０．１ｍｏｌ／Ｌの濃度で溶解させたもの（図９、図１０において、「Ｃｕ０．１Ｍ」と呼ぶ）
　実施例３：実施例１の［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（II）（ＴＦＳＡ）2を０．２ｍｏｌ／Ｌの濃度で溶解させたもの（図９、図１０において、「Ｃｕ０．２Ｍ」と呼ぶ）
　実施例４：実施例１の［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（II）（ＴＦＳＡ）2を０．４ｍｏｌ／Ｌの濃度で溶解させたもの（図９、図１０、図１２Ａ、図１２Ｂ、図１８において、「Ｃｕ０．４Ｍ」と呼ぶ）
　実施例５：実施例１の［Ｂｍｉｍ］［ＴＦＳＡ］にＡｇ（Ｉ）（ＴＦＳＡ）を０．４ｍｏｌ／Ｌの濃度で溶解させたもの（図１８において、「Ａｇ０．４Ｍ」と呼ぶ）
　なお、実施例４は、略飽和状態であった。
　図９に示されるように、実施例１～実施例４において、Ｖset、Ｖresetのバラツキは、それぞれ概ね１．５Ｖ、０．６Ｖであった。これに対し、多孔質体層の細孔に液体電解質を浸み込ませたＣＢ－ＲＡＭ素子では、Ｖset、Ｖresetのバラツキは、それぞれ概ね６Ｖ、３Ｖであった。これらの結果から、実施例１～実施例４のＣＢ－ＲＡＭ素子のＶset、Ｖresetのバラツキは、大幅に低減されていることが確認された。
　また、実施例１～実施例４において、高抵抗状態における抵抗ＲHRS及び低抵抗状態における抵抗ＲLRSを測定した。測定結果をワイブル分布で図１０に示す。図１０に示されるように、ＲHRS、ＲLRSにおいても、バラツキが少ないことが確認された。
　また、実施例１（「Ｐｕｒｅ」）におけるセット／リセットの繰り返しによるＲHRS、ＲLRSの変化を測定した。測定結果を図１１に示す。ＲHRSにおいて、不定期にばらつきが小さい箇所と大きい箇所が存在するものの、ＲHRS、ＲLRSの回数依存性は見られなかった。
　また、実施例４のＣＢ－ＲＡＭ素子にパルス電圧を加えることによって、Ｖset、Ｖresetを測定した。測定結果をＶsetについて図１２Ａに、Ｖresetについて図１２Ｂに示す。図１２Ａ及び図１２Ｂに示されるように、パルス電圧を採用した場合も、Ｖset、Ｖresetのバラツキは、共に１．５Ｖ程度であり、バラツキが小さいことが確認された。
　本発明者らは、上記実施形態において、イオン液体種による特性の変化を確認すべく、ＣＢ－ＲＡＭ素子に直流電圧（２０ｍＶ）を加えることによって、一定の時間間隔で実施例４及び実施例５に係るＣＢ－ＲＡＭ素子を流れる電流値を測定した。これらのＣＢ－ＲＡＭ素子１０（図３Ｂ参照）において、第１金属層１１を厚さ２０ｎｍのＰｔとし、第２金属層１２を厚さ５０ｎｍのＣｕとし、液体層（Ｃｕ０．４Ｍ及びＡｇ０．４Ｍ）１４を厚さ３０ｎｍとした。測定結果を図１８に示す。図１８に示されるように、この場合、実施例５に係るＣＢ－ＲＡＭ素子では、一定の電流値を長時間保持できており、より良好な抵抗保持特性を有するＣＢ－ＲＡＭ素子が得られた。
　本発明者らは、この原因を探るべく、第１金属層１１と同様のＰｔパターン及び第２金属層１２と同様のＣｕパターンにＣｕ０．４Ｍ及びＡｇ０．４Ｍを滴下し、滴下前と滴下後（３０分後）のＰｔパターン及びＣｕパターンを光学顕微鏡で観察した。Ｃｕ０．４Ｍ滴下前後のＰｔパターン及びＣｕパターンの光学顕微鏡像を図１９に、Ａｇ０．４Ｍ滴下前後のＰｔパターン及びＣｕパターンの光学顕微鏡像を図２０に示す。図１９に示されるように、Ｃｕ０．４Ｍを滴下した場合、Ｐｔパターンには腐食が観察されなかったのに対し、Ｃｕパターンには溶解による腐食が観察された。一方、図２０に示されるように、Ａｇ０．４Ｍを滴下した場合、Ｐｔパターン及びＣｕパターンの両方において、腐食が観察されなかった。
　このように、本発明者らは、２価のＣｕイオンを含むイオン液体を選択すると、Ｃｕパターンが腐食され、１価のＡｇイオンを含むイオン液体を選択すると、Ｃｕパターンが腐食されにくいことを見出した。そこで、本発明者らは、１価のＡｇイオンの他に、Ｃｕパターンが腐食されにくいイオン液体を調査すべく、２価のＣｕイオンではなく、１価のＣｕイオンを含むイオン液体に着目した。しかしながら、１価のＣｕイオンを含むイオン液体の調製方法は報告されていなかった。本発明者らは、鋭意検討の結果、後述されるように（第４実施形態参照）、新規なイオン液体の製造方法により、１価のＣｕイオンを含むイオン液体を得ることができた。
　本発明者らは、得られた１価のＣｕイオンを含むイオン液体に加え、異なる複数のイオン液体をＣｕパターンに滴下した後のＣｕパターンを光学顕微鏡で観察した。イオン液体として、以下の７つを用いた。
　サンプル１：［Ｂｍｉｍ］［ＴＦＳＡ］（上述のＰｕｒｅ）
　サンプル２：［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（II）（ＴＦＳＡ）2を飽和状態（０．４ｍｏｌ／Ｌの濃度）で溶解させたもの（上述のＣｕ０．４Ｍ。図２２及び図２３において、「Ｃｕ（II）」と呼ぶ）　サンプル３：［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（II）（ＴＦＳＡ）2を０．４ｍｏｌ／Ｌの濃度で溶解させ、Ａｒガスによりバブリングしたもの
　サンプル４：［Ｂｍｉｍ］［ＴＦＳＡ］にＡｇ（Ｉ）（ＴＦＳＡ）を０．４ｍｏｌ／Ｌの濃度で溶解させたもの（上述のＡｇ０．４Ｍ）
　サンプル５：［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（Ｉ）（ＴＦＳＡ）を飽和状態で溶解させたもの（図２２及び図２３において、「Ｃｕ（Ｉ）」と呼ぶ）
　サンプル６：［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（Ｉ）（ＦＳＡ）を溶解させたもの。ここで、ＦＳＡは、ビス（フルオロメチル）スルホニルアミドである。
　サンプル７：［Ｂｍｉｍ］［ＴＦＳＡ］にＣｕ（Ｉ）（ＴＦＳＡ）及びＣｕ（II）（ＴＦＳＡ）2を溶解させたもの
　観察結果を表１に示す。表中において、「×」は、Ｃｕパターンが明確に腐食したこと示し、「△」は、Ｃｕパターンがわずかに腐食したことを示し、「○」は、Ｃｕパターンが腐食されなかったことをそれぞれ示す。
Figure JPOXMLDOC01-appb-T000005
　表１に示されるように、１価のＡｇイオン及びＣｕイオンのみを含むサンプル４、５、６のイオン液体を用いた場合、Ｃｕパターンの溶解は観察されなかった。一方、陽イオンを含まないサンプル１、又は、２価のＣｕイオンのみを含むサンプル２、３、７のイオン液体を用いた場合、Ｃｕパターンの溶解が観察された。なお、サンプル４において、真空中ではなく、大気中で試験を行った場合には、Ａｇの析出が観察されたものの、Ｃｕパターンの溶解が観察されなかった。
　さらに、本発明者らは、イオン液体に含まれる陽イオンがＣＢ－ＲＡＭ素子の特性に与える影響を調査すべく、上述のサンプル２及びサンプル５に係るイオン液体を含む、上記第１態様の第２変形例に係るＣＢ－ＲＡＭ素子を作製した。
　まず、サンプル５に係るＣＢ－ＲＡＭ素子について、所定の電圧を印加したときの抵抗の変化を測定した。その結果を図２１に示す。図２１に示されるように、１価のＣｕイオンを用いても、２価のＣｕイオンを用いた場合と同様に、ＣＢ－ＲＡＭ素子の抵抗を高抵抗状態および低抵抗状態に繰り返し可能であることを確認した。
　このように、ＣＢ－ＲＡＭ素子１０の諸特性は、第１金属層１１及び第２金属層１２を構成する金属と、液体層１４を構成する液体電解質（ここでは、イオン液体）に含まれる陽イオンの種類（特に、陽イオンの価数）によって制御することができる。これは、本実施形態のように、人工的に設けられた直線状の貫通孔１３ｈを有する絶縁体層１３をＣＢ－ＲＡＭ素子１０に用いるか、後述するように、もともと不規則な細孔が含まれる多孔質体によって構成される絶縁体層をＣＢ－ＲＡＭ素子に用いるかに依らない（第３実施形態参照）。上述の例では、第１金属層１１又は第２金属層１２は、Ｃｕによって構成されている。この場合には、液体層１４は、抵抗保持特性の観点から、１価の陽イオンを含むイオン液体、より具体的には、１価のＣｕイオン（Ｃｕ（Ｉ））又は１価のＡｇイオン（Ａｇ（Ｉ））を含むイオン液体によって構成されることが好ましい。
（ＣＢ－ＲＡＭ装置の製造方法）
　図２～図３Ｃ、図７、図１３Ａ、図１３Ｂ、図１４Ａ～図１４Ｄに、本実施形態のＣＢ－ＲＡＭ装置１の製造工程を示す。図２に示される本実施形態のＣＢ－ＲＡＭ装置１に含まれるＣＢ－ＲＡＭ素子１０は、上記第１態様に対応し、図１４Ａ～図１４Ｄに示されるように、製造される。まず、第１金属層１１の表面に、表面と接する第１面（下面）１３ａと、第１面（下面）１３ａと反対面である第２面（上面）１３ｂを有する絶縁体層（第１絶縁体層）１３を形成する。次に、絶縁体層（第１絶縁体層）１３を微細加工することによって、第１面（下面）１３ａと第２面（上面）１３ｂとの間を貫通する貫通孔１３ｈを形成する、その後、貫通孔１３ｈ内に、液体電解質を含む液体を浸み込ませることによって、第１金属層１１と接する液体層１４を設ける。次に、絶縁体層（第１絶縁体層）１３の第２面（上面）１３ｂ側に、液体層１４と接する第２金属層１２を形成する。このようなＣＢ－ＲＡＭ装置１の製造方法が、以下に詳細に説明される。
　まず、図１３Ａに示されるように、通常の半導体のプロセスを用いて、基板２１の表面にソースＳ、ドレインＤ及びゲートＧ並びにゲート絶縁膜２３を有するセル選択トランジスタ２２を形成する。次に、基板２１及びトランジスタ２２の上に層間絶縁膜２４を形成し、その後に、ソースＳ及びドレインＤの一部を露出させる貫通孔を層間絶縁膜２４及びゲート絶縁膜２３に設け、貫通孔を充填するコンタクトプラグ２５を形成する。そして、ドレインＤと接続されたコンタクトプラグ２５の上に、ビット線ＢＬを形成する。
　他方、ソースＳと接続されたコンタクトプラグ２５の上に、図２に示されるような、ＣＢ－ＲＡＭ素子１０を形成する。このＣＢ－ＲＡＭ素子１０の製造方法について、図１４Ａ～図１４Ｄを参照しながら、以下に説明する。まず、図１４Ａに示されるように、ＣＢ－ＲＡＭ素子１０の第１金属層１１及び絶縁体層（第１絶縁体層）１３をこの順に形成する（図１４Ａ～図１４Ｄでは、説明の便宜のため、第１金属層１１より下の層は省略されている）。
　第１金属層１１を形成する方法としては、例えばスパッタ法を用いて、上述したＰｔなどの金属を堆積させる方法が挙げられるが、これに限定されない。例えば、真空蒸着法など他の方法が用いられてもよい。なお、ビット線ＢＬ及び第１金属層１１は同じプロセスで同時に形成されてもよい。この場合、ビット線ＢＬ及び第１金属層１１を構成する金属は、同じ金属となる。
　絶縁体層（第１絶縁体層）１３を形成する方法としては、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて、上述したＳｉＯ2などの絶縁体を堆積させる方法が挙げられるが、これに限定されない。例えば、スパッタ法、ゾルゲル法など、他の方法が用いられてもよい。
　その後、図１４Ｂに示されるように、絶縁体層（第１絶縁体層）１３の所望の位置に所望の大きさの貫通孔１３ｈを設けるために、フォトリソグラフィ法を用いて、フォトレジスト液を絶縁体層（第１絶縁体層）１３の上に塗布して露光することにより、所望の形状にパターニングされたレジスト層Ｒを形成する。次に、図１４Ｃに示されるように、レジスト層Ｒの開口から異方性エッチングを行った後、レジスト層Ｒを除去することにより、絶縁体層（第１絶縁体層）１３に貫通孔１３ｈを形成する。
　次に、図１４Ｄに示されるように、上述した液体電解質を供給して貫通孔１３ｈに浸み込ませることによって、液体層１４を設ける。ここで、液体電解質の供給量は、貫通孔１３ｈの容積と略同等であることが好ましいが、本態様の上記第１変形例～第３変形例のように、貫通孔１３ｈの容積に対して、ある程度の範囲内であればよい。つまり、液体層１４は、貫通孔１３ｈ内に留まっていてもよく（第１変形例（図３Ａ）参照）、貫通孔１３ｈから突出していてもよく（第２変形例（図３Ｂ）参照）、貫通孔１３ｈだけでなく、絶縁体層（第１絶縁体層）１３の上面１３ｂにも漏れ出して、上面１３ｂを覆っていてもよい（第３変形例（図３Ｃ）参照）。これらいずれの形態であっても、ＣＢ－ＲＡＭ素子１０として機能することが確認されている。液体層１４の上面１４ｂを略平坦とすれば、液体層１４の上に形成される第２金属層１２の上面１２ｂ（図２参照）も、液体層１４の上面１４ｂの形状を反映して略平坦に形成される。そのため、積層構造を有するＣＢ－ＲＡＭ装置（図７参照）において、ボイドの発生、配線の断線或いは短絡といった問題が生じにくい利点がある。
　液体電解質を絶縁体層（第１絶縁体層）１３の貫通孔１３ｈ内に浸み込ませる方法は、特に限定されない。例えば、針状プローブの先端に液体電解質を付着させた後、貫通孔１３ｈの開口に針状プローブの先端を接触させ、その後、毛細管現象によって貫通孔１３ｈの開口近傍に付着した液体電解質を貫通孔１３ｈ内に浸み込ませてもよい。また、スピンコーティング、ＰＬＤ（パルスレーザーアブレーション）、蒸着、又はインクジェットプリントにより、絶縁体層（第１絶縁体層）１３の表面に液体電解質を付着させた後、毛細管現象によって貫通孔１３ｈの開口近傍に付着した液体電解質を貫通孔１３ｈ内に浸み込ませてもよい。また、液体層１４の上面１４ｂを略平坦とする方法としては、例えば、液体電解質をスピンコーティングにより塗布し、その後に、スピンコーティングの回転速度を速めることにより、貫通孔１３ｈの容積から余剰した液体電解質を除去する方法などが挙げられる。
　次に、図２～図３Ｃに示されるように、液体層１４を覆うように、第２金属層１２を形成することによって、ＣＢ－ＲＡＭ素子１０の形成が完了する（図１３Ｂも参照）。第２金属層１２を形成する方法としては、例えばスパッタリング法を用いて、上述したＣｕなどの金属を堆積させる方法が挙げられるが、これに限定されない。例えば、真空蒸着法など他の方法が用いられてもよい。ここで、第２金属層１２は、第２金属層１２の金属材料が液体層１４に溶け込んだり、液体層１４が第２金属層１２の形成雰囲気に曝露されることによって、液体層１４の金属イオンが凝集したりしない方法で形成されることが好ましい。
　次に、ＣＢ－ＲＡＭ素子１０の上に層間絶縁膜２７を形成し（ＣＢ－ＲＡＭ素子１０の絶縁体１３とこの層間絶縁膜２７とは、好適には、一体化する）、その後に、ＣＢ－ＲＡＭ素子１０の第２金属層１２の一部を露出させる貫通孔を層間絶縁膜２７に設ける。次に、貫通孔を充填するコンタクトプラグ２８を形成し、その後に、コンタクトプラグ２８の上にソース線ＳＬを形成する。これにより、図７に示す本実施形態のＣＢ－ＲＡＭ装置１が完成する。
　このように、本実施形態のＣＢ－ＲＡＭ装置１では、フォトリソグラフィ法を用いて、ＣＢ－ＲＡＭ素子の絶縁体層（第１絶縁体層）１３に第１金属層１１と第２金属層１２との間を貫通する貫通孔１３ｈを精度よく形成している。このように貫通孔１３ｈを設ければ、上述したように、ＣＢ－ＲＡＭ装置の動作特性のバラツキが抑制されることが見出された。
　また、上記第２態様では、図１３Ａに示されるソースＳと接続されたコンタクトプラグ２５の上に、図４に示されるＣＢ－ＲＡＭ素子１０を形成する。まず、第１面（下面）１３ａと、その反対面である第２面（上面）１３ｂを有する絶縁体層（第１絶縁層）１３を形成し、絶縁体層（第１絶縁層）１３を微細加工することによって、第１面（下面）１３ａと第２面（上面）１３ｂとの間を貫通する貫通孔１３ｈを形成する。次に、貫通孔１３ｈ内の一部に第１金属層１１を埋め込む。その後、第１金属層１１が埋め込まれた貫通孔１３ｈ内に、液体電解質を含む液体を浸み込ませることによって、第１金属層１１と接する液体層１４を設ける。その後、絶縁体層（第１絶縁層）１３の第２面（上面）１３ｂ側に、液体層１４と接する第２金属層１２を形成する。つまり、第２態様では、第１態様と比較して、貫通孔１３ｈ内の一部に第１金属層１１を埋め込む点が異なる。このような図４に示されるＣＢ－ＲＡＭ装置１に含まれるＣＢ－ＲＡＭ素子１０の製造方法が、図１５Ａ～図１５Ｃを参照しながら、以下に詳細に説明される。
　まず、図１５Ａに示されるように、層間絶縁膜２４（図１３Ａ参照）の上に、絶縁体層（第１絶縁体層）１３を形成し、その後、フォトリソグラフィ法を用いた等方性エッチングなどより、その下面１３ａと上面１３ｂとの間を貫通する貫通孔１３ｈを設ける。なお、ここでは図示していないが、この貫通孔１３ｈは、セル選択トランジスタ２２のソースＳと接続されたコンタクトプラグ２５（図１３Ａ参照）を露出させるように設けられる。次に、例えばスパッタ法を用いて、絶縁体層（第１絶縁体層）１３の上面１３ｂ及び貫通孔１３ｈの内部に、上述したＰｔなどの第１金属層１１を構成する金属Ｍを堆積させる。その後、図１５Ｂに示されるように、異方性エッチングを行うことにより、堆積した金属Ｍをエッチバックして、貫通孔１３ｈに埋め込まれた第１金属層１１を形成する。次に、図１５Ｃに示されるように、上記実施形態と同様の手法で、残った貫通孔１３ｈの空間に液体電解質を浸み込ませることにより、液体層１４を形成する。最後に、図４に示されるように、上記実施形態と同様の手法で、液体層１４を覆うように、第２金属層１２を形成することによって、ＣＢ－ＲＡＭ素子１０が完成する。なお、図４では、絶縁体層（第１絶縁体層）１３の上面１３ｂに、第２金属層１２が形成されているが、上記第３態様と同様に、絶縁体層（第１絶縁体層）１３の上面１３ｂと第２金属層１２の下面１２ａとの間に、液体層１４が介在していてもよい。
　また、上記第３態様では、図１３Ａに示されるソースＳと接続されたコンタクトプラグ２５の上に、図５に示されるＣＢ－ＲＡＭ素子１０を形成する。まず、第１金属層１１の表面に、表面と接する第１面（下面）１３ａと、その反対面である第２面（上面）１３ｂを有する絶縁体層（第１絶縁体層）１３を形成し、絶縁体層（第１絶縁体層）１３の第２面（上面）１３ｂの一部に、第２金属層１２を形成する。次に、絶縁体層（第１絶縁体層）１３を微細加工することによって、第１面（下面）１３ａと第２面（上面）１３ｂとの間を貫通し、第２金属層１２に一部が覆われる貫通孔１３ｈを形成し、貫通孔１３ｈ内に、液体電解質を含む液体を浸み込ませることによって、第１金属層１１及び第１金属層１２と接する液体層１４を設ける。その後、絶縁体層（第１絶縁体層）１３の第２面（上面）１３ｂ側に、第２金属層１２、及び露出している液体層１４を覆うように絶縁体層（第２絶縁体層）１５を形成する。つまり、第３態様は、上記態様と比較して、第２金属層１２を形成した後に、絶縁体層（第１絶縁体層）１３に貫通孔１３ｈを形成する点が異なる。このような図５に示されるＣＢ－ＲＡＭ装置１に含まれるＣＢ－ＲＡＭ素子１０の製造方法が、図１６Ａ～図１６Ｄを参照しながら、以下に詳細に説明される。
　まず、図１６Ａに示されるように、上記態様と同様に、ＣＢ－ＲＡＭ素子１０の第１金属層１１、絶縁体層（第１絶縁体層）１３をこの順に形成する。その後、上記態様とは異なり、パターニングされた第２金属層１２を形成する。第２金属層１２の形成方法は、特に限定されないが、例えばスパッタ法を用いて、上述したＰｔなどの第２金属層１２の金属材料を絶縁体層（第１絶縁体層）１３の表面に堆積させ、その後に、フォトリソグラフィ法を用いて、堆積した金属をパターニングすることによって、第２金属層１２を形成することができる。
　次に、図１６Ｂに示されるように、フォトリソグラフィ法を用いて、フォトレジスト液を塗布して露光することにより、所望の形状にパターニングされたレジスト層Ｒを絶縁体層（第１絶縁体層）１３及び第２金属層１２の表面に形成する。次に、図１６Ｃに示されるように、レジスト層Ｒの開口から等方性エッチングを行った後、絶縁体層（第１絶縁体層）１３に貫通孔１３ｈを形成する。この際、等方性エッチングによって、第２金属層１２の下面１２ａの一部が露出するように、絶縁体層（第１絶縁体層）１３の下方にアンダーカットが形成されるので、貫通孔１３ｈは、第２金属層１２と第１金属層１１との間に延在することになる。
　次に、図１６Ｄに示されるように、レジスト層Ｒを除去し、その後に、上記実施形態と同様の手法により、貫通孔１３ｈに液体電解質を浸み込ませて液体層１４を形成する。最後に、図５に示されるように、液体層１４（貫通孔１３ｈ）を覆うように、絶縁体層（第２絶縁体層）１５を形成することによって、ＣＢ－ＲＡＭ素子１０が完成する。なお、図５では、第２金属層１２Ｂの上面１２ｂ及び絶縁体層（第１絶縁体層）１３の上面１３ｂに、第２金属層１２が形成されているが、第２金属層１２Ｂの上面１２ｂ及び絶縁体層（第１絶縁体層）１３の上面１３ｂの少なくとも一方と、絶縁体層（第２絶縁体層）１５の下面１５ａとの間に、液体層１４が介在していてもよい。
　本態様では、液体層１４を形成する前に、第２金属層１２が既に形成されている。金属層を形成する際に、成膜方法、成膜装置の選定、又は、その成膜装置における成膜条件によっては、金属層を構成する材料が液体電解質中に溶け込む場合がある。また、液体電解質が成膜に用いるプロセスガスのプラズマなどに曝露されることによって、液体電解質中の金属イオンが凝集したりする場合もある。このように液体電解質が第２金属層の形成工程によって影響されると、ＣＢ－ＲＡＭ素子の動作特性にも悪影響が及ぶ可能性がある。これに対し、本態様では、第２金属層１２を形成する際に、液体層１４が未だ形成されていないので、第２金属層１２の形成工程の悪影響を受けない利点がある。
　また、上記第４態様では、図１３Ａに示されるソースＳと接続されたコンタクトプラグ２５の上に、図６に示されるＣＢ－ＲＡＭ素子１０を形成する。まず、絶縁体層（第１絶縁体層）１３に貫通孔１３ｈを形成した後に、液体電解質の濡れ性が絶縁体層（第１絶縁体層）１３よりも高い別の絶縁体層（第３絶縁体層）１６を貫通孔１３ｈの内壁に形成し、絶縁体層（第３絶縁体層）１６に囲まれた貫通孔１３ｈに液体電解質を浸み込ませることによって、液体層１４を形成する。つまり、第４態様では、液体電解質の濡れ性が絶縁体層（第１絶縁体層）１３よりも高い別の絶縁体層（第３絶縁体層）１６を貫通孔１３ｈの内壁に形成する点が異なる。このような図６に示されるＣＢ－ＲＡＭ装置１に含まれるＣＢ－ＲＡＭ素子１０の製造方法が、図１７Ａ～図１７Ｅを参照しながら、以下に詳細に説明される。
　まず、図１７Ａに示されるように、上記第２態様と同様に、層間絶縁膜２４（図１４Ａ参照）の上に、絶縁体層（第１絶縁体層）１３を形成し、その後に、例えばＣＶＤ法を用いて、絶縁体層（第１絶縁体層）１３を構成する絶縁体と異なる絶縁体Ｉを絶縁体層（第１絶縁体層）１３の表面に堆積させる。絶縁体層（第３絶縁体層）１６（図１７Ｃ参照）となる絶縁体Ｉは、上述したように、使用する液体電解質と照合して、液体電解質に対する濡れ性が、絶縁体層（第１絶縁体層）１３を構成する絶縁材料より良い材料から事前に選定される。次に、例えばフォトリソグラフィ法を用いたエッチングにより、絶縁体層（第１絶縁体層）１３及び堆積させた絶縁体Ｉに貫通孔１３ｈを設け、その後に、図１７Ｂに示されるように、例えば原子層堆積法（ＡＬＤ：Atomic layer deposition）などの等方的な堆積手法を用いて、貫通孔１３ｈの内壁及び絶縁体Ｉの表面に、さらに絶縁体Ｉを堆積させる。次に、図１７Ｃに示されるように、異方性エッチングより、絶縁体層（第１絶縁体層）１３の上方及び貫通孔１３ｈの底部の絶縁体Ｉを除去することにより、絶縁体層（第３絶縁体層）１６を形成する。これにより、貫通孔１３ｈは、絶縁体層（第１絶縁体層）１３とは別の絶縁体層（第３絶縁体層）１６に囲まれる。
　次に、図１７Ｄに示されるように、上記第２態様と同様の手法（図１５Ａ及び図１５Ｂ参照）で、貫通孔１３ｈに埋め込まれた第１金属層１１を形成する。その後、図１７Ｅに示されるように、上記実施形態と同様の手法で、残った貫通孔１３ｈの空間に液体電解質を浸み込ませることにより、液体層１４を形成する。この際、貫通孔１３ｈは、絶縁体層（第１絶縁体層）１３より液体電解質に対する濡れ性が良い絶縁体層（第３絶縁体層）１６と接触するので、容易に液体電解質を貫通孔１３ｈに浸み込ませることができる。最後に、図６に示されるように、液体層１４を覆うように、第２金属層１２を形成することによって、ＣＢ－ＲＡＭ素子１０が完成する。なお、図６では、絶縁体層（第３絶縁体層）１６の上面１６ｂに、第２金属層１２が形成されているが、絶縁体層（第３絶縁体層）１６の上面１６ｂと第２金属層１２の下面１２ａとの間に、液体層１４が介在していてもよい。
　以上のように構成された本実施形態に係るＣＢ－ＲＡＭ装置１によれば、第１絶縁体層１３に貫通孔１３ｈが形成されているので、貫通孔１３ｈ内に浸み込んだ液体層１４は、確実に第１金属層１１と第２金属層１２との間で接続されやすい。その結果、貫通孔１３ｈを細くすることができ、より一層の微細化を実現できる。また、貫通孔１３ｈ内への液体の染み込みも容易にでき、製造工程を大幅に短縮できる。
　また、貫通孔１３ｈの位置、サイズ、形状、及び密度を制御することが可能となるので、ＣＢ－ＲＡＭ装置１の動作電圧などの動作特性のバラツキを抑制することができる。特に、素子のさらなる微細化を図っても、動作特性のバラツキが抑制され、安定した性能を有するＣＢ－ＲＡＭ装置１の作製が可能となる利点がある。
［第２実施形態］
（スイッチ素子の構造）
　第１実施形態に係るＣＢ－ＲＡＭ素子１０は、スイッチ素子としても使用し得るので、第１実施形態に係るＣＢ－ＲＡＭ素子１０を備えるＣＢ－ＲＡＭ装置をスイッチ装置に適用することもできる。スイッチ装置への適用に際し、ＣＢ－ＲＡＭ装置の断面構造は、図７の断面構造に限定されず、スイッチング動作を行うために適切な既知の構造を採用することができ、ＣＢ－ＲＡＭ装置の回路構成は、スイッチング動作を行うための適切な既知の回路構成を採用することができる。すなわち、スイッチ装置は、例えば図２にその一例の構造が示されるように、第１金属層１１（電極Ａ）と、第２金属層１２（電極Ｂ）と、第１金属層１１と対向する下面（第１面）１３ａと、第２金属層１２と対向し、下面（第１面）１３ａの反対面である上面（第２面）１３ｂとを有し、下面（第１面）１３ａと上面（第２面）１３ｂとの間を貫通する貫通孔１３ｈを有する絶縁体層１３と、貫通孔１３ｈに浸み込ませた液体電解質を含む液体からなる液体層１４とを含むスイッチ素子１０を備えている。そして、このスイッチ装置１は、第１金属層１１と第２金属層１２との間に印加される電圧の変化により、第１金属層１１と第２金属層１２との間の電気抵抗が高抵抗又は低抵抗のいずれかに変化することで、電気的スイッチング動作を行う。
［第３実施形態］
　上述されたように、ＣＢ－ＲＡＭ素子１０の諸特性は、第１金属層１１及び第２金属層１２を構成する金属と、液体層１４を構成する液体電解質（ここでは、イオン液体）に含まれる陽イオンの種類（特に、陽イオンの価数）によっても制御することができる。これは、第１～第２実施形態のように、人工的に設けられた直線状の貫通孔１３ｈを有する絶縁体層１３をＣＢ－ＲＡＭ素子１０に用いるか、もともと不規則な細孔が含まれる多孔質体によって構成される絶縁体層をＣＢ－ＲＡＭ素子に用いるかに依らない。上述の例では、第１金属層１１又は第２金属層１２は、Ｃｕによって構成されている。この場合には、液体層１４は、抵抗保持特性の観点から、１価の陽イオンを含むイオン液体、より具体的には、１価のＣｕイオン（Ｃｕ（Ｉ））又は１価のＡｇイオン（Ａｇ（Ｉ））を含むイオン液体によって構成されることが好ましい。
　すなわち、本実施形態に係る導電性ブリッジ型メモリ装置は、第１金属層１１と、第２金属層１２と、第１金属層１１と第２金属層１２との間に配置される絶縁体層１３であって、第１金属層１１と対向する第１面１３ａ、及び第２金属層１２と対向し、第１面１３ａの反対面である第２面１３ｂを有し、第１面１３ａと第２面１３ｂとの間を連通する連通孔を有する絶縁体層１３と、連通孔に浸み込ませた液体電解質を含む液体からなる液体層１４とを含むメモリセルを備える、導電性ブリッジ型メモリ装置であって、第１金属層１１又は第２金属層１２が好ましくはＣｕを含み、液体（好ましくはイオン液体）が１価の陽イオン（好ましくは、１価のＣｕイオン及び／又は１価のＡｇイオン）を含んでいれば、第１金属層１１又は第２金属層１２を構成するＣｕの腐食を抑制することができ、更に、Ｖset及びＶreset並びにＲHRS及びＲLRSのいずれのバラツキも抑制することができる。ここで、「連通」とは、絶縁体層１３の第１面１３ａと第２面１３ｂとの間を繋ぐように、空隙が任意の形態で形成されていることを指す。換言すれば、「連通」は、第１面１３ａと第２面１３ｂとの間を繋ぐ空隙が、たとえば直線状のように規則的に形成されていてもよく、多孔質体に含まれる細孔のように、不規則に形成されていてもよい。すなわち、「連通」は、絶縁体層１３に浸み込ませた液体が、第１面１３ａと第２面１３ｂの間で繋がり得ることを指す。このような細孔を有する多孔質体は、例えばＨｆＯ2、ＳｉＯ2、Ａｌ2Ｏ3、ＧｅＳｅ、又はＡｇ2Ｓによって構成される。
［第４実施形態］
　本発明者らは、Ｃｕパターンが腐食されにくい液体電解質（ここでは、イオン液体）として、１価のＣｕイオンを含む液体電解質に着目した。しかしながら、１価のＣｕイオンを含む液体電解質を得る方法は、見出されていなかった。本発明者らは、鋭意検討の結果、以下に示される新規な液体電解質の製造方法により、１価のＣｕイオンを含む液体電解質を得ることができた。本実施形態では、図２４を参照しながら、１価のＣｕイオンを含む液体電解質に係る新規な製造方法を説明する。なお、本実施形態に係る製造方法により得られる１価のＣｕイオンを含む液体電解質は、好適には、第１～第３実施形態に係るＣＢ－ＲＡＭ素子１０の液体層１４の構成材料として使用することができるが、その用途は、特に限定されず、液体電解質としてのイオン液体を使用する任意のＣＢ－ＲＡＭ素子など、任意の用途に適用可能である。
　まず、酸素を含まない雰囲気で、一対の電極Ｅにイミダゾリウム塩を含む液体電解質ＩＬを接触させる。用いられる一対の電極Ｅの一方の電極は、Ｃｕを含んで構成される。本実施形態では、Ａｒで充填された風船Ｂをバイアル管ＶＢに流体接続し、バイアル管ＶＢの内部雰囲気をＡｒで置換することで、酸素を含まない雰囲気を形成した。しかしながら、酸素を含まない雰囲気の形成方法は、特に限定されず、真空チャンバなど、その他の手段により当該雰囲気を形成してもよい。また、雰囲気ガスは、Ａｒに限定されず、Ｎ2などの不活性ガスや、その他の希ガスであってもよい。本実施形態では、液体電解質ＩＬとして、［Ｂｍｉｍ］［ＴＦＳＡ］をバイアル管ＶＢに１０ｍｌ注入し、陽極Ｅ１をＣｕにより構成し、陰極Ｅ２をＰｔにより構成した一対の電極Ｅに接触させた。しかしながら、液体電解質ＩＬは、イミダゾリウム塩を含む液体電解質であれば、特に限定されず、上記化学式［３］および［４］中に示される［Ｂｍｉｍ］以外のイミダゾリウムカチオンを含むイオン液体など、その他の液体電解質であってもよい。また、当該液体電解質ＩＬの量は、必要に応じて適宜変更される。さらに、一対の電極Ｅは、一方の電極がＣｕを含んでいれば、特に限定されず、例えば、上述の第１金属層１１と第２金属層１２の材料として挙げた金属の組合せから選択されるなど、その他の組合せから選択されてもよい。
　その後、一対の電極Ｅに所定の電圧を印加する。電圧の印加は、一対の電極Ｅに電流が流れなくなるまで行うことが好ましい。このようにすれば、１価のＣｕイオンが飽和状態で含まれる液体電解質ＩＬを得ることができると考えられる。本実施形態では、一対の電極Ｅに３．８Ｖの電圧を印加した。これにより、陽極Ｅ１が溶出すると共に陰極Ｅ２からＨ2が発生し、上記液体電解質ＩＬは、徐々に暗褐色に変化し、次いで、陰極Ｅ２にはＣｕが樹枝状に析出した。一対の電極Ｅによる電圧の印加は、一対の電極Ｅに電流が流れなくなるまで行なわれた。通電後の液体電解質ＩＬから１価のＣｕイオンが検出された。本実施形態では、以下の電気化学反応が進行したと考えられる。
Figure JPOXMLDOC01-appb-C000006
 本実施形態では、一対の電極Ｅに３．８Ｖの電圧を印加したが、一対の電極Ｅによる印加電圧は、上記液体電解質ＩＬの電気化学反応が進行すれば、特に限定されず、より高電圧であってもよく、より低電圧であってよい。
　以上の工程により、１価のＣｕイオンを含む液体電解質を得ることができた。本実施形態では、電流が流れなくなるまで、一対の電極Ｅによる電圧の印加を行ったことから、飽和状態で１価のＣｕイオンが溶解した液体電解質ＩＬが得られたものと考えられる。
　本実施形態に係る製造方法により得られる液体電解質ＩＬによれば、上述されたように、Ｃｕパターンの腐食が抑制され、当該液体電解質ＩＬを液体層として用いたＣＢ－ＲＡＭ素子では、Ｖset及びＶreset並びにＲHRS及びＲLRSのいずれも、２価のＣｕイオンを含む液体電解質を液体層として用いたＣＢ－ＲＡＭ素子よりもバラツキが小さいことが確認された。また、同じ動作パターンで動作させると、１価のＣｕイオンを含む液体電解質ＩＬを液体層として用いたＣＢ－ＲＡＭ素子の方が、２価のＣｕイオンを含む液体電解質を液体層として用いたＣＢ－ＲＡＭ素子よりも抵抗保持特性に優れることが確認された。
　以上、本開示の実施形態を説明したが、上記実施形態において示した電極、液体電解質、及び絶縁層の材料等は、当業者の技術常識等に応じて適宜修正や変更が可能である。また、上記実施形態では、メモリ素子及びスイッチ素子への本開示の応用例を示したが、本開示は、特に限定されることなく、種々のデバイスに適用することが可能である。
［まとめ］
　本開示の一実施形態に係る導電性ブリッジ型メモリ装置は、第１金属層と、第２金属層と、前記第１金属層と対向する第１面と、前記第２金属層と対向し、前記第１面の反対面である第２面とを有し、前記第１面と前記第２面との間を貫通する貫通孔を有する第１絶縁体層と、前記貫通孔に浸み込ませた液体電解質を含む液体からなる液体層とを含むメモリセルを備える。
　本開示の一実施形態によると、多孔質のような位置、サイズ、形状、及び密度がランダムな細孔ではなく、第１面と第２面との間を貫通する貫通孔を第１絶縁体層に設けているので、導電性ブリッジ型メモリ装置の動作特性のバラツキを抑制することができる。
　前記第２金属層を構成する金属は、前記第１金属層を構成する金属と電気化学的に異なる活性度の金属からなってもよい。このような構成によれば、貫通孔にフィラメント状の導電パスが形成されやすくなり、導電性ブリッジ型メモリ装置の抵抗スイッチング特性が向上する。
　前記貫通孔は、前記第１金属層と面する開口の大きさと、前記第２金属層と面する開口の大きさが略同じ大きさであるか、又はいずれか一方の開口の大きさが他方の開口の大きさより大きいテーパ形状であってもよい。このような構成によれば、最適な貫通孔を得ることができる。
　前記貫通孔は、微細加工された孔であってもよい。このような構成によれば、貫通孔が微細加工によって形成されているので、貫通孔の位置、サイズ、形状、及び密度を所望の通りに設定することができる。
　前記貫通孔は、前記メモリセル当たり１個～５個形成されていてもよい。このような構成によれば、メモリセル当たりに設けられる貫通孔が微小量であるため、微細なメモリセルを形成することができる。
　前記貫通孔は、前記メモリセル当たり１個形成されていてもよい。このような構成によれば、メモリセル当たりに設けられる貫通孔が１個であるため、さらに微細なメモリセルを形成することができる。
　前記液体層は、イオン液体を含んでもよい。このような構成によれば、安定で高性能な導電性ブリッジ型メモリ装置の設計が可能となる。
　前記イオン液体は、溶媒和イオン液体、及び前記溶媒和イオン液体の粘性係数よりも小さい粘性係数のイオン液体である低粘度のイオン液体が混合された混合イオン液体を含んでいてもよい。このような構成によれば、さらに安定で高性能な導電性ブリッジ型メモリ装置の設計が可能となる。
　前記貫通孔の大きさは、５ｎｍ以上で、１０００ｎｍ以下であってもよい。このような構成によれば、最適な貫通孔を得ることができる。
　前記貫通孔の平面視形状は、内包する円を描ける直線、曲線、又はその両方で閉じた形状であってもよい。このような構成によれば、多種の形状から最適な形状の貫通孔を得ることができる。
　前記第１絶縁体層は、非晶質体からなってもよい。このような構成によれば、細孔がなく、貫通孔のみからなる第１絶縁体層を得ることができる。
　前記第１金属層の一部又は全部は、前記貫通孔内の一部に埋め込まれており、埋め込まれた前記第１金属層と前記第２金属層との間の前記貫通孔内に前記液体層が設けられていてもよい。このような構成によれば、微細な貫通孔の形成領域のみによって動作領域が規定されるため、より微細な導電性ブリッジ型メモリ装置を得ることができる。
　前記第２金属層は、前記液体層の一部を覆うように形成されており、前記第２金属層及び前記第２金属層に覆われていない前記液体層を覆うように第２絶縁体層が形成されていてもよい。このような構成によれば、動作領域が、第１金属層と第２金属層との間の領域によって明確化される。また、素子構造を微細化しやすくなる。
　前記貫通孔の内壁は、前記液体の濡れ性が前記第１絶縁体層よりも高い第３絶縁体層で被覆されており、前記液体層は、前記第３絶縁体層に囲まれた前記貫通孔内に設けられていてもよい。このような構成によれば、貫通孔の中に液体を容易に浸み込ませることができる。
　前記第２金属層と前記第１絶縁体層の前記第２面との間に、前記液体層が介在していてもよい。このような構成によれば、第２金属層と絶縁体層の第２面との間に、液体層が介在していても、導電性ブリッジ型メモリ装置として機能することができる。
　前記第１金属層又は前記第２金属層は、複数層によって構成され、前記第１金属層又は前記第２金属層は、前記複数層のうちの前記液体層と接する第１層と、前記第１層に対して前記液体層と反対側に設けられる第２層とを含み、前記第２層は、前記第１層の酸化を防止するキャップ層として機能してもよい。このような構成によれば、液体層と接する側の層が酸化しやすい材料によって構成されていても、当該層の酸化を防止することができる。
　前記キャップ層は、前記キャップ層は、Ａｕ、Ｎｉ、Ｔａ、Ｎｂ、Ｗ、Ｐｔ、及びＭｏからなる群から選択される少なくとも１種の金属を含んでいてもよい。このような構成によれば、キャップ層としての機能を効果的に発揮させることができる。
　本開示の一実施形態に係るスイッチ装置は、第１金属層と、第２金属層と、前記第１金属層と対向する第１面と、前記第２金属層と対向し、前記第１面の反対面である第２面とを有し、前記第１面と前記第２面との間を貫通する貫通孔を有する第１絶縁体層と、前記貫通孔に浸み込ませた液体電解質を含む液体からなる液体層とを含むスイッチ素子を備え、前記第１金属層と前記第２金属層との間に印加される電圧の変化により、前記第１金属層と前記第２金属層との間の電気抵抗が高抵抗又は低抵抗のいずれかに変化することで、電気的スイッチング動作を行う。
　本開示の一実施形態によると、多孔質のような位置、サイズ、形状、及び密度がランダムな細孔ではなく、第１面と第２面との間を貫通する貫通孔を第１絶縁体層に設けているので、スイッチ装置の動作特性のバラツキを抑制することができる。
　本開示の一実施形態に係る導電性ブリッジ型メモリ装置の製造方法は、第１金属層の表面に、前記表面と接する第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通する貫通孔を形成し、前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層と接する液体層を設け、前記第１絶縁体層の前記第２面側に、前記液体層と接する第２金属層を形成する。
　本開示の一実施形態によると、多孔質のような位置、サイズ、形状、及び密度がランダムな細孔ではなく、第１面と第２面との間を貫通する貫通孔を第１絶縁体層に設けているので、導電性ブリッジ型メモリ装置の動作特性のバラツキを抑制することができる。
　また、一実施形態の一変形例に係る製造方法は、第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通する貫通孔を形成し、前記貫通孔内の一部に第１金属層を埋め込み、前記第１金属層が埋め込まれた前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層と接する液体層を設け、前記第１絶縁体層の前記第２面側に、前記液体層と接する第２金属層を形成する。
　このような構成によると、貫通孔内の一部に第１金属層を埋め込んでいるので、微細な素子を形成することができ、ひいては、導電性ブリッジ型メモリ装置の小型化に寄与することができる。
　また、一実施形態の他の変形例に係る製造方法は、第１金属層の表面に、前記表面と接する第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、前記第１絶縁体層の前記第２面の一部に、第２金属層を形成し、前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通し、かつ、前記第２金属層に一部が覆われる貫通孔を形成し、前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層及び前記第１金属層と接する液体層を設け、前記第１絶縁体層の前記第２面側に、前記第２金属層、及び露出している前記液体層を覆うように第２絶縁体層を形成する。
　このような構成によると、第２金属層を形成する際に、液体層が未だ形成されていないので、第２金属層の形成工程の悪影響を受けない。これにより、導電性ブリッジ型メモリ装置の動作特性が向上する。
　フォトリソグラフィ工程を用いたエッチングによって前記貫通孔を形成してもよい。このような構成によれば、フォトリソグラフィ工程を用いたエッチングを利用するので、貫通孔の位置、サイズ、形状、及び密度を所望に形成することができる。
　前記液体の濡れ性が前記第１絶縁体層よりも高い第３絶縁体層を前記貫通孔の内壁に形成し、前記第３絶縁体層に囲まれた前記貫通孔に前記液体を浸み込ませることによって、前記液体層を形成してもよい。このような構成によれば、貫通孔の中に液体を容易に浸み込ませることができる。
　前記液体が前記絶縁体層の前記第２面をも覆うように前記液体を供給することによって、前記貫通孔内に前記液体を浸み込ませてもよい。このような構成によれば、液体が絶縁体層の第２面をも覆っても、導電性ブリッジ型メモリ装置として機能することができる。
　本開示の一実施形態に係る導電性ブリッジ型メモリ装置は、第１金属層と、第２金属層と、前記第１金属層と前記第２金属層との間に配置される絶縁体層であって、前記第１金属層と対向する第１面、及び前記第２金属層と対向し、前記第１面の反対面である第２面を有し、前記第１面と前記第２面との間を連通する連通孔を有する絶縁体層と、前記連通孔に浸み込ませた液体電解質を含む液体からなる液体層とを含むメモリセルを備える、導電性ブリッジ型メモリ装置において、前記液体が１価の陽イオンを含むことを特徴とする。
　本開示の一実施形態によると、高い抵抗保持特性を有する導電性ブリッジ型メモリ装置を得ることができる。
　前記第１金属層又は前記第２金属層がＣｕを含むことが好ましい。このような構成によれば、高い抵抗保持特性を有する導電性ブリッジ型メモリ装置を得やすくなる。
　前記１価の陽イオンが１価のＣｕイオン及び／又は１価のＡｇイオンを含むことが好ましい。このような構成によれば、高い抵抗保持特性を有する導電性ブリッジ型メモリ装置を得やすくなる。
　本開示の一実施形態に係る１価のＣｕイオンを含む液体電解質の製造方法は、酸素を含まない雰囲気で、一対の電極にイミダゾリウム塩を含む液体電解質を接触させ、前記一対の電極に所定の電圧を印加することを含み、前記一対の電極の一方の電極は、Ｃｕを含んで構成される。
　本開示の一実施形態によると、１価のＣｕイオンを含む液体電解質が得られることが本発明者らにより確認された。
　前記所定の電圧を前記一対の電極に電流が流れなくなるまで印加することが好ましい。このような構成によれば、１価のＣｕイオンを飽和状態で含む液体電解質が得られることができると考えられる。
１　ＣＢ－ＲＡＭ装置（スイッチ装置）
１０　ＣＢ－ＲＡＭ素子（スイッチ素子）
１１　第１金属層（電極Ａ）
１１ａ　第１面（下面）
１１ｂ　第２面（上面）
１１１　第１層（電極層）
１１２　第２層（キャップ層）
１２　第２金属層（電極Ｂ）
１２ａ　第１面（下面）
１２ｂ　第２面（上面）
１２１　第１層（電極層）
１２２　第２層（キャップ層）
１３　絶縁体層（第１絶縁体層）
１３ｈ　貫通孔
１３ａ　第１面（下面）
１３ｂ　第２面（上面）
１４　液体層
１４ｂ　上面
１５　絶縁体層（第２絶縁体層）
１５ａ　下面
１５ｂ　上面
１６　絶縁体層（第３絶縁体層）
２１　基板
２２　セル選択トランジスタ
２３　ゲート絶縁膜
２４、２７　層間絶縁膜
２５、２８　コンタクトプラグ
２９　ビット線選択トランジスタ
Ｂ　風船
Ｅ　一対の電極
Ｅ１　陽極
Ｅ２　陰極
Ｇ　ゲート
Ｓ　ソース
Ｄ　ドレイン
Ｃ　メモリセル
Ｃｓ　選択されたメモリセル
Ｒ　レジスト層
Ｉ　絶縁体
ＩＬ　液体電解質
Ｍ　金属
ＢＬ、ＢＬ１～ＢＬ４　ビット線
ＷＬ１、ＷＬ２　ワード線
ＳＬ、ＳＬ１、ＳＬ２　ソース線
ＶＢ　バイアル管
１０ｓ　選択されたＣＢ－ＲＡＭ素子
２２ｓ　選択されたセル選択トランジスタ
２９ｓ　選択されたビット線選択トランジスタ

Claims (24)

  1. 　第１金属層と、
    　第２金属層と、
    　前記第１金属層と対向する第１面と、前記第２金属層と対向し、前記第１面の反対面である第２面とを有し、前記第１面と前記第２面との間を貫通する貫通孔を有する第１絶縁体層と、
    　前記貫通孔に浸み込ませた液体電解質を含む液体からなる液体層と
    を含むメモリセルを備える、導電性ブリッジ型メモリ装置。
  2. 　前記第２金属層を構成する金属は、前記第１金属層を構成する金属と電気化学的に異なる活性度の金属からなる、請求項１に記載の導電性ブリッジ型メモリ装置。
  3. 　前記貫通孔は、前記第１金属層と面する開口の大きさと、前記第２金属層と面する開口の大きさが略同じ大きさであるか、又はいずれか一方の開口の大きさが他方の開口の大きさより大きいテーパ形状である、請求項１又は２に記載の導電性ブリッジ型メモリ装置。
  4. 　前記貫通孔は、微細加工された孔である、請求項１～３のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  5. 　前記貫通孔は、前記メモリセル当たり１個～５個形成されている、請求項１～４のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  6. 　前記貫通孔は、前記メモリセル当たり１個形成されている、請求項５に記載の導電性ブリッジ型メモリ装置。
  7. 　前記液体層は、イオン液体を含む、請求項１～６のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  8. 　前記イオン液体は、溶媒和イオン液体、及び前記溶媒和イオン液体の粘性係数よりも小さい粘性係数のイオン液体である低粘度のイオン液体が混合された混合イオン液体を含む、請求項７に記載の導電性ブリッジ型メモリ装置。
  9. 　前記貫通孔の大きさは、５ｎｍ以上で、１０００ｎｍ以下である、請求項１～８のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  10. 　前記貫通孔の平面視形状は、内包する円を描ける直線、曲線、又はその両方で閉じた形状である、請求項１～９のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  11. 　前記第１絶縁体層は、非晶質体からなる、請求項１～１０のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  12. 　前記第１金属層の一部又は全部は、前記貫通孔内の一部に埋め込まれており、
    　埋め込まれた前記第１金属層と前記第２金属層との間の前記貫通孔内に前記液体層が設けられている、請求項１～１１のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  13. 　前記第２金属層は、前記液体層の一部を覆うように形成されており、
    　前記第２金属層及び前記第２金属層に覆われていない前記液体層を覆うように第２絶縁体層が形成されている、請求項１～１２のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  14. 　前記貫通孔の内壁は、前記液体の濡れ性が前記第１絶縁体層よりも高い第３絶縁体層で被覆されており、
    　前記液体層は、前記第３絶縁体層に囲まれた前記貫通孔内に設けられている、請求項１～１３のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  15. 　前記第２金属層と前記第１絶縁体層の前記第２面との間に、前記液体層が介在している、請求項１～１４のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  16. 　前記第１金属層又は前記第２金属層は、複数層によって構成され、
    　前記第１金属層又は前記第２金属層は、前記複数層のうちの前記液体層と接する第１層と、前記第１層に対して前記液体層と反対側に設けられる第２層とを含み、
    　前記第２層は、前記液体層と電荷を授受する電極層である前記第１層の酸化を防止するキャップ層として機能する、請求項１～１５のいずれか１項に記載の導電性ブリッジ型メモリ装置。
  17. 　前記キャップ層は、Ａｕ、Ｎｉ、Ｔａ、Ｎｂ、Ｗ、Ｐｔ、及びＭｏからなる群から選択される少なくとも１種の金属を含む、請求項１６に記載の導電性ブリッジ型メモリ装置。
  18. 　第１金属層と、
    　第２金属層と、
    　前記第１金属層と対向する第１面と、前記第２金属層と対向し、前記第１面の反対面である第２面とを有し、前記第１面と前記第２面との間を貫通する貫通孔を有する第１絶縁体層と、
    　前記貫通孔に浸み込ませた液体電解質を含む液体からなる液体層と
    を含むスイッチ素子を備え、
    　前記第１金属層と前記第２金属層との間に印加される電圧の変化により、前記第１金属層と前記第２金属層との間の電気抵抗が高抵抗又は低抵抗のいずれかに変化することで、電気的スイッチング動作を行う、スイッチ装置。
  19. 　第１金属層の表面に、前記表面と接する第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、
    　前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通する貫通孔を形成し、
    　前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層と接する液体層を設け、
    　前記第１絶縁体層の前記第２面側に、前記液体層と接する第２金属層を形成する、導電性ブリッジ型メモリ装置の製造方法。
  20. 　第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、
    　前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通する貫通孔を形成し、
    　前記貫通孔内の一部に第１金属層を埋め込み、
    　前記第１金属層が埋め込まれた前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層と接する液体層を設け、
    　前記第１絶縁体層の前記第２面側に、前記液体層と接する第２金属層を形成する、導電性ブリッジ型メモリ装置の製造方法。
  21. 　第１金属層の表面に、前記表面と接する第１面と、前記第１面の反対面である第２面を有する第１絶縁体層を形成し、
    　前記第１絶縁体層の前記第２面の一部に、第２金属層を形成し、
    　前記第１絶縁体層を微細加工することによって、前記第１面と前記第２面との間を貫通し、かつ、前記第２金属層に一部が覆われる貫通孔を形成し、
    　前記貫通孔内に、液体電解質を含む液体を浸み込ませることによって、前記第１金属層及び前記第１金属層と接する液体層を設け、
    　前記第１絶縁体層の前記第２面側に、前記第２金属層、及び露出している前記液体層を覆うように第２絶縁体層を形成する、導電性ブリッジ型メモリ装置の製造方法。
  22. 　フォトリソグラフィ工程を用いたエッチングによって前記貫通孔を形成する、請求項１９～２１のいずれか１項に記載の導電性ブリッジ型メモリ装置の製造方法。
  23. 　前記第１絶縁体層に前記貫通孔を形成した後に、前記液体の濡れ性が前記第１絶縁体層よりも高い第３絶縁体層を前記貫通孔の内壁に形成し、
    　前記第３絶縁体層に囲まれた前記貫通孔に前記液体を浸み込ませることによって、前記液体層を形成する、請求項１９～２２のいずれか１項に記載の導電性ブリッジ型メモリ装置の製造方法。
  24. 　前記液体が前記絶縁体層の前記第２面をも覆うように前記液体を供給することによって、前記貫通孔内に前記液体を浸み込ませる、請求項１９～２３のいずれか１項に記載の導電性ブリッジ型メモリ装置の製造方法。
PCT/JP2020/032668 2019-08-30 2020-08-28 導電性ブリッジ型メモリ装置及びその製造方法並びにスイッチ装置 WO2021039988A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021543061A JPWO2021039988A1 (ja) 2019-08-30 2020-08-28
US17/639,201 US20220254998A1 (en) 2019-08-30 2020-08-28 Conductive bridge memory device, manufacturing method thereof, and switching device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019-158101 2019-08-30
JP2019158101 2019-08-30
JP2020-026379 2020-02-19
JP2020026379 2020-02-19

Publications (1)

Publication Number Publication Date
WO2021039988A1 true WO2021039988A1 (ja) 2021-03-04

Family

ID=74685083

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/032668 WO2021039988A1 (ja) 2019-08-30 2020-08-28 導電性ブリッジ型メモリ装置及びその製造方法並びにスイッチ装置

Country Status (4)

Country Link
US (1) US20220254998A1 (ja)
JP (1) JPWO2021039988A1 (ja)
TW (1) TW202123502A (ja)
WO (1) WO2021039988A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202012191YA (en) * 2018-06-12 2021-01-28 Nat Univ Corp Tottori Univ Conductive bridge memory device, manufacturing method thereof, and switching element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016115A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 不揮発性記憶装置
JP2009081444A (ja) * 2004-04-29 2009-04-16 Zettacore Inc 分子メモリとそのプロセスシステムおよびプロセス方法
JP2013030527A (ja) * 2011-07-27 2013-02-07 Institute Of Physical & Chemical Research 電解質メモリ素子
JP2015046548A (ja) * 2013-08-29 2015-03-12 国立大学法人鳥取大学 導電性ブリッジメモリ装置及び同装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081444A (ja) * 2004-04-29 2009-04-16 Zettacore Inc 分子メモリとそのプロセスシステムおよびプロセス方法
JP2008016115A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 不揮発性記憶装置
JP2013030527A (ja) * 2011-07-27 2013-02-07 Institute Of Physical & Chemical Research 電解質メモリ素子
JP2015046548A (ja) * 2013-08-29 2015-03-12 国立大学法人鳥取大学 導電性ブリッジメモリ装置及び同装置の製造方法

Also Published As

Publication number Publication date
JPWO2021039988A1 (ja) 2021-03-04
US20220254998A1 (en) 2022-08-11
TW202123502A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
US8097874B2 (en) Programmable resistive memory cell with sacrificial metal
US8772122B2 (en) Programmable metallization memory cell with layered solid electrolyte structure
Tappertzhofen et al. Impact of the counter‐electrode material on redox processes in resistive switching memories
US8399908B2 (en) Programmable metallization memory cells via selective channel forming
US8581225B2 (en) Variable resistance nonvolatile memory device and method of manufacturing the same
US10186658B2 (en) Memory device and method of manufacturing memory device
KR101148456B1 (ko) 기억 소자 및 기억 소자의 동작 방법
JP5519790B2 (ja) スイッチングが向上したｐｃｍｏ不揮発性抵抗メモリ
US7511294B2 (en) Resistive memory element with shortened erase time
US7897955B2 (en) Programmable resistive memory cell with filament placement structure
US20100140578A1 (en) Non volatile memory cells including a composite solid electrolyte layer
US20080099827A1 (en) Modifiable gate stack memory element
US20120256156A1 (en) Memory device and method of manufacturing the same
US8350245B2 (en) Variable resistance element and nonvolatile semiconductor memory device using the same
JP6631986B1 (ja) 導電性ブリッジ型のメモリ装置及びその製造方法並びにスイッチ素子
US20190165269A1 (en) Resistive random access memory with metal fin electrode
US20100270528A1 (en) Resistive random access memory device and method of same
JP5724651B2 (ja) 記憶素子および記憶装置
WO2021039988A1 (ja) 導電性ブリッジ型メモリ装置及びその製造方法並びにスイッチ装置
CN101689548A (zh) 非易失性存储元件、非易失性存储装置和向非易失性存储元件的数据写入方法
KR20220120056A (ko) 가변 저항 채널층을 구비하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20859388

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021543061

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20859388

Country of ref document: EP

Kind code of ref document: A1