WO2020261997A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020261997A1
WO2020261997A1 PCT/JP2020/022870 JP2020022870W WO2020261997A1 WO 2020261997 A1 WO2020261997 A1 WO 2020261997A1 JP 2020022870 W JP2020022870 W JP 2020022870W WO 2020261997 A1 WO2020261997 A1 WO 2020261997A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting element
display device
substrate
light
Prior art date
Application number
PCT/JP2020/022870
Other languages
English (en)
French (fr)
Inventor
金谷　康弘
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2020261997A1 publication Critical patent/WO2020261997A1/ja
Priority to US17/560,256 priority Critical patent/US20220123171A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • An embodiment of the present invention relates to a display device.
  • LED displays using light emitting diodes which are self-luminous elements, are known, but in recent years, minute diode elements called micro LEDs have been used as higher-definition display devices.
  • a display device hereinafter referred to as a micro LED display
  • this micro LED display is formed by mounting a large number of chip-shaped micro LEDs in the display area, so it is easy to achieve both high definition and large size. , Is attracting attention as a next-generation display.
  • the micro LED has a characteristic of diffusing and emitting light in multiple directions, the amount of light in the front direction of the micro LED display is small, which may lead to a decrease in brightness.
  • One of the purposes of the present disclosure is to provide a display device capable of improving the amount of light in the front direction of a micro LED display.
  • the display device includes a first substrate on which a light emitting element is mounted and a second substrate facing the first substrate, and the second substrate is above the light emitting element.
  • a reflector is provided at a position facing the emission surface of the light emitting element.
  • FIG. 1 is a perspective view schematically showing a configuration of a display device according to an embodiment.
  • FIG. 2 is a cross-sectional view schematically showing an example of the cross-sectional structure of the display device according to the same embodiment.
  • FIG. 3 is a schematic view showing an example of a manufacturing process of the display device according to the same embodiment.
  • FIG. 4 is a schematic view showing another example of the manufacturing process of the display device according to the same embodiment.
  • FIG. 5 is a schematic diagram for explaining how to take out the emitted light from the light emitting element with respect to the display device according to the same embodiment.
  • FIG. 6 is a cross-sectional view schematically showing an example of the cross-sectional structure of the display device according to the comparative example.
  • FIG. 1 is a perspective view schematically showing a configuration of a display device according to an embodiment.
  • FIG. 2 is a cross-sectional view schematically showing an example of the cross-sectional structure of the display device according to the same embodiment.
  • FIG. 7 is a schematic diagram for explaining how to take out the emitted light from the light emitting element with respect to the display device according to the comparative example.
  • FIG. 8 is a cross-sectional view schematically showing another example of the cross-sectional structure of the display device according to the same embodiment.
  • FIG. 9 is a cross-sectional view schematically showing still another example of the cross-sectional structure of the display device according to the same embodiment.
  • FIG. 10 is a cross-sectional view schematically showing an example of the cross-sectional structure of the display device according to the modified example of the same embodiment.
  • FIG. 11 is a schematic diagram for explaining how to take out the emitted light from the light emitting element with respect to the display device according to the modified example.
  • FIG. 1 is a perspective view schematically showing the configuration of the display device 1 according to the present embodiment.
  • FIG. 1 shows a three-dimensional space defined by a first direction X, a second direction Y perpendicular to the first direction X, and a third direction Z perpendicular to the first direction X and the second direction Y. ..
  • the first direction X and the second direction Y are orthogonal to each other, but may intersect at an angle other than 90 degrees.
  • the display device 1 is a micro LED display device (micro LED display) using a micro LED which is a self-luminous element will be mainly described.
  • the display device 1 includes a display panel 2, a first circuit board 3, a second circuit board 4, and the like.
  • the display panel 2 has a rectangular shape in one example.
  • the short side EX of the display panel 2 is parallel to the first direction X
  • the long side EY of the display panel 2 is parallel to the second direction Y.
  • the third direction Z corresponds to the thickness direction of the display panel 2.
  • the first direction X is read as a direction parallel to the short side of the display device 1
  • the second direction Y is read as a direction parallel to the long side of the display device 1
  • the third direction Z is read as a direction parallel to the long side of the display device 1. It may be read as the thickness direction.
  • the main surface of the display panel 2 is parallel to the XY plane defined by the first direction X and the second direction Y.
  • the display panel 2 has a display area DA and a non-display area NDA outside the display area DA.
  • the non-display area NDA has a terminal area MT.
  • the non-display area NDA surrounds the display area DA.
  • the display area DA is an area for displaying an image, and includes, for example, a plurality of pixel PXs arranged in a matrix.
  • the pixel PX includes a light emitting element (micro LED), a switching element (driving transistor) for driving the light emitting element, and the like.
  • the terminal area MT is provided along the short side EX of the display panel 2 and includes a terminal for electrically connecting the display panel 2 to an external device or the like.
  • the first circuit board 3 is mounted on the terminal area MT and is electrically connected to the display panel 2.
  • the first circuit board 3 is, for example, a flexible printed circuit board (Flexible Printed Circuit).
  • the first circuit board 3 includes a drive IC chip (hereinafter, referred to as a panel driver) 5 and the like for driving the display panel 2.
  • the panel driver 5 is arranged on the first circuit board 3, but may be arranged below.
  • the panel driver 5 may be mounted on a circuit board other than the first circuit board 3, for example, may be mounted on the non-display area NDA of the display panel 2, or may be mounted on the second circuit board 4. good.
  • the second circuit board 4 is, for example, a rigid printed circuit board (Printed Circuit Board).
  • the second circuit board 4 is connected to the first circuit board 3 at, for example, below the first circuit board 3.
  • the panel driver 5 described above is connected to a control board (not shown) via, for example, a second circuit board 4.
  • the panel driver 5 executes control for displaying an image on the display panel 2 by driving a plurality of pixels PX based on, for example, a video signal output from the control board.
  • the display panel 2 may have a bending region BA indicated by a diagonal line.
  • the bent area BA is an area that is bent when the display device 1 is housed in a housing such as an electronic device.
  • the bent region BA is located on the terminal region MT side of the non-display region NDA.
  • the first circuit board 3 and the second circuit board 4 are arranged so as to face the display panel 2 in a state where the bent region BA is bent.
  • FIG. 2 schematically shows the cross-sectional structure of the display device 1.
  • a minute light emitting diode element called a micro LED described above is mounted on a substrate as a display element
  • the display area DA including the TFT (Thin Film Transistor) constituting the pixel
  • the terminal area MT the terminal area MT
  • TFT Thin Film Transistor
  • the pixel PX includes three sub-pixel (sub-pixel) SPR, SPG and SPB, for example, a red sub-pixel SPR, a green sub-pixel SPG, and a blue sub-pixel SPB.
  • the three sub-pixels SPR, SPG and SPB all have the same configuration.
  • the array substrate AR (first substrate) of the display panel 2 shown in FIG. 2 includes an insulating substrate 21.
  • the insulating substrate 21 may be made of any material as long as it can withstand the processing temperature during the TFT process, but a glass substrate such as quartz or non-alkali glass or a resin substrate such as polyimide can be mainly used.
  • the resin substrate has flexibility, and the display device 1 can be configured as a sheet display.
  • the resin substrate is not limited to polyimide, and other resin materials may be used. From the above, it may be more appropriate to refer to the insulating substrate 21 as an organic insulating layer or a resin layer.
  • the undercoat layer 22 having a three-layer laminated structure is provided on the insulating substrate 21.
  • the undercoat layer 22 is a first layer 22a formed of silicon oxide (SiO2), a second layer 22b formed of silicon nitride (SiN), and a third layer formed of silicon oxide (SiO2). It has 22c.
  • the second layer 22b of the middle layer is a blocking film of moisture and impurities from the outside, and the third layer 22c of the uppermost layer is Each of them is provided as a block film for preventing hydrogen atoms contained in the second layer 22b from diffusing toward the semiconductor layer SC side described later.
  • the undercoat layer 22 is not limited to this structure.
  • the undercoat layer 22 may be further laminated, or may have a single-layer structure or a two-layer structure.
  • the silicon nitride film has relatively good adhesion, so that the silicon nitride film may be formed directly on the insulating substrate 21.
  • the light-shielding layer 23 is arranged on the insulating substrate 21. The position of the light-shielding layer 23 is adjusted to the position where the TFT is formed later.
  • the light shielding layer 23 is made of metal.
  • the light-shielding layer 23 may be formed of a material having a light-shielding property such as a black layer.
  • the light-shielding layer 23 is provided on the first layer 22a and is covered with the second layer 22b.
  • the light-shielding layer 23 may be provided on the insulating substrate 21 and covered with the first layer 22a.
  • a light-shielding layer 23 it is possible to suppress the intrusion of light into the back surface of the channel of the TFT, so that it is possible to suppress the change in TFT characteristics due to the light that can be incident from the insulating substrate 21 side. is there.
  • the light-shielding layer 23 is formed of a conductive layer, it is possible to impart a back gate effect to the TFT by applying a predetermined potential to the light-shielding layer 23.
  • a TFT (for example, a drive transistor DRT) is formed on the undercoat layer 22 described above.
  • a polysilicon TFT that uses polysilicon for the semiconductor layer SC is taken as an example.
  • the semiconductor layer SC is formed using low-temperature polysilicon.
  • Nch TFT or Pch TFT may be used.
  • NchTFT and PchTFT may be formed at the same time.
  • the semiconductor layer SC of the Nch TFT has a channel region between a first region, a second region, a first region and a second region, a channel region and a first region, and a channel region and a second region, respectively. It has a low-concentration impurity region provided.
  • One of the first and second regions functions as a source region, and the other of the first and second regions functions as a drain region.
  • the gate insulating film GI uses a silicon oxide film, and the gate electrode GE is formed of MoW (molybdenum / tungsten).
  • the wiring and electrodes formed on the gate insulating film GI, such as the gate electrode GE, may be referred to as 1st wiring or 1st metal.
  • the gate electrode GE has a function as a holding capacitance electrode, which will be described later, in addition to a function as a gate electrode of the TFT.
  • the top gate type TFT is described here as an example, the TFT may be a bottom gate type TFT.
  • An interlayer insulating film 24 is provided on the gate insulating film GI and the gate electrode GE.
  • the interlayer insulating film 24 is formed by laminating, for example, a silicon nitride film and a silicon oxide film in this order on the gate insulating film GI and the gate electrode GE.
  • the gate insulating film GI and the interlayer insulating film 24 are not provided in the bent region BA. Therefore, after forming the gate insulating film GI and the interlayer insulating film 24 in the entire region on the insulating substrate 21 including the bent region BA, the gate insulating film GI and the interlayer insulating film 24 are patterned to form the gate insulating film GI and the interlayer insulating film 24. At least a portion of the interlayer insulating film 24 corresponding to the bent region BA is removed. Further, since the undercoat layer 22 is exposed by removing the interlayer insulating film 24 and the like, the undercoat layer 22 is also patterned to remove the portion corresponding to the bent region BA. After removing the undercoat layer 22, for example, polyimide constituting the insulating substrate 21 is exposed. In addition, through etching of the undercoat layer 22, the upper surface of the insulating substrate 21 may be partially eroded to cause film loss.
  • a wiring pattern may be formed in the lower layers of the stepped portion at the end of the interlayer insulating film 24 and the stepped portion at the end of the undercoat layer 22. According to this, when the routing wiring LL formed in the next step crosses the stepped portion, it passes over the wiring pattern. Since there is a gate electrode GI between the interlayer insulating film 24 and the undercoat layer 22, and there is, for example, a light-shielding layer 23 between the undercoat layer 22 and the insulating substrate 21, a wiring pattern using these layers is used. Can be formed.
  • the first electrode E1 and the second electrode E2 of the TFT, and the routing wiring LL are provided on the interlayer insulating film 24.
  • the first electrode E1, the second electrode E2, and the routing wiring LL each adopt a three-layer laminated structure (Ti system / Al system / Ti system), and Ti (titanium), an alloy containing Ti, etc. are the main components.
  • the wiring or electrode formed on the interlayer insulating film 24 such as the first electrode E1 may be referred to as 2nd wiring or 2nd metal.
  • the first electrode E1 is connected to the first region of the semiconductor layer SC, and the second electrode E2 is connected to the second region of the semiconductor layer SC.
  • the first electrode E1 is a source electrode and the second electrode E2 is a drain electrode.
  • the first electrode E1 forms a holding capacitance Cs together with the interlayer insulating film 24 and the gate electrode (holding capacitance electrode) GE of the TFT.
  • the routing wiring LL extends to the end of the peripheral edge of the insulating substrate 21 and forms a terminal for connecting the first circuit board 3 and the panel driver (drive IC) 5. Since the routing wiring LL is formed so as to cross the bending region BA and reach the terminal portion, it crosses the step of the interlayer insulating film 24 and the undercoat layer 22. As described above, since the wiring pattern by the light-shielding layer 23 is formed in the step portion, even if the routing wiring LL has a step break in the recess of the step, continuity is maintained by contacting the lower wiring pattern. It is possible to do.
  • a flattening film 25 is formed on the interlayer insulating film 24, the first electrode E1, the second electrode E2, and the routing wiring LL so as to cover the TFT and the routing wiring LL.
  • an organic insulating material such as photosensitive acrylic is often used. Compared to the inorganic insulating material formed by CVD or the like, it is excellent in coverage of wiring steps and flatness of the surface.
  • the flattening film 25 is removed at the pixel contact portion and the peripheral region.
  • a conductive layer 26 is provided on the flattening film 25.
  • the conductive layer 26 is formed of, for example, ITO as the oxide conductive layer.
  • the conductive layer 26 includes, for example, a conductive layer 26a that covers a portion where the first electrode E1 is exposed by removing the flattening film 25, and a conductive layer 26c that covers a portion where the routing wiring LL is exposed.
  • the flattening film 25 and the conductive layer 26 are covered with an insulating layer 27.
  • the insulating layer 27 is made of a silicon nitride film.
  • a pixel electrode 28 is formed on the insulating layer 27.
  • the pixel electrode 28 contacts the conductive layer 26a through the opening of the insulating layer 27 and is electrically connected to the first electrode E1.
  • the pixel electrode 28 serves as a connection terminal for mounting the light emitting element LED.
  • the pixel electrode 28 is formed of a laminated body including a single conductive layer and two or more conductive layers.
  • the pixel electrode 28 adopts a two-layer laminated structure (Al system / Mo system), and comprises a lower layer made of a metal material containing Mo as a main component, such as Mo and an alloy containing Mo, and Al and Al. It has an upper layer made of a metal material containing Al as a main component, such as an alloy containing the mixture.
  • the pixel electrode 28 may be formed of a transparent conductive material such as ITO or IZO, similarly to the conductive layer 26.
  • the conductive layer 26 includes a conductive layer 26b facing the pixel electrode 28.
  • the conductive layer 26b, the insulating layer 27, and the pixel electrode 28 form an auxiliary capacitance CAD.
  • the conductive layer 26 includes a conductive layer 26c that covers the surface of the terminal portion.
  • An insulating layer 29 is provided on the insulating layer 27 and the pixel electrode 28.
  • the insulating layer 29 is made of, for example, silicon nitride.
  • the insulating layer 29 insulates the end portion of the pixel electrode 28 and the like, and has an opening for mounting the light emitting element LED on a part of the surface of the pixel electrode 28. It is desirable that the size of the opening of the insulating layer 29 is one size larger than that of the light emitting element LED in consideration of the amount of mounting deviation in the mounting process of the light emitting element LED.
  • the light emitting element LED is mounted on the array substrate AR.
  • the light emitting element LED has an anode AN, a cathode CA, and a light emitting layer LI that emits light.
  • the anode AN and the cathode CA are arranged at opposite positions via the light emitting layer LI.
  • the anode AN may be referred to as an anode terminal
  • the cathode CA may be referred to as a cathode terminal.
  • Light emitting element LEDs having emission colors of R, G, and B are prepared respectively, and the anode side terminal is in contact with and fixed to the corresponding pixel electrode 28.
  • the light emitting element LED having a red emission color is LED (R)
  • the light emitting element LED having a green emission color is LED (G)
  • the light emitting element LED having a blue emission color is LED. It is shown as (B).
  • the light emitting element LED (R) is a light emitting element LED included in the sub-pixel SPR
  • the light emitting element LED (G) is a light emitting element LED included in the sub pixel SPG
  • the light emitting element LED (B) is a sub. It is a light emitting element LED included in a pixel SPB.
  • the bonding between the anode AN of the light emitting element LED and the pixel electrode 28 is not particularly limited as long as good continuity can be ensured between them and the formation of the array substrate AR is not damaged.
  • a reflow process using a low-temperature melted solder material, a method such as placing a light emitting element LED on an array substrate AR via a conductive paste and then firing bonding, or a method of bonding the light emitting element to the surface of the pixel electrode 28 and the anode AN of the light emitting element By using similar materials, it is possible to adopt a solid-layer bonding method such as ultrasonic bonding.
  • the element insulating layer 30 is provided with a thickness that does not reach the cathode CA of the light emitting element LED.
  • the element insulating layer 30 may at least insulate the anode AN and the surface of the pixel electrode 28 exposed from the anode AN.
  • a counter electrode 31 is formed on the surface of the cathode CA of the light emitting element LED, the side wall portion of the light emitting element LED, and the element insulating layer 30, and the counter electrode 31 comes into contact with the cathode CA and becomes a cathode CA. It is electrically connected.
  • the counter electrode 31 needs to be formed as a transparent electrode in order to take out the emitted light from the light emitting element LED, and is formed by using, for example, ITO as the transparent conductive material.
  • the conductive layer 26 formed of ITO may be referred to as 1st ITO, and the counter electrode 31 formed of ITO may be referred to as 2nd ITO.
  • the counter electrode 31 commonly connects the cathode CAs of the plurality of light emitting element LEDs mounted in the display area DA, and is connected to the wiring provided on the array substrate AR side by the cathode contact portion provided outside the display area DA. Will be done.
  • the array substrate AR has a structure from the insulating substrate 21 to the counter electrode 31.
  • the opposing substrate CT (second substrate) facing the array substrate AR will be described. Note that, in FIG. 2, among the elements constituting the opposed substrate CT, some elements superimposed on the non-display area NDA are not shown.
  • the facing substrate CT of the display panel 2 shown in FIG. 2 includes a cover member 50 that overlaps with the display area DA (and a part of the non-display area NDA).
  • the cover member 50 can be made of, for example, glass or a transparent resin material.
  • the cover member 50 may be formed of a non-transparent material instead of a transparent material such as glass or a transparent resin material. Further, the cover member 50 is not an essential component and may be omitted as appropriate.
  • a flattening film 51 formed of an organic insulating material such as photosensitive acrylic is provided below the cover member 50.
  • a hemispherical concave hole H is formed in the flattening film 51. More specifically, the flattening film 51 has a hemispherical concave hole H above the light emitting element LED mounted on the array substrate AR. Although the details will be described later, the hemispherical concave hole H surrounds at least a part of the light emitting element LED located below (specifically, the emission surface of the light emitting element LED) from the viewpoint of light extraction efficiency. It is desirable to be formed in.
  • a reflector 52 (concave mirror) is provided on the surface of the hemispherical concave hole H. That is, the reflector 52 is also formed in a hemispherical concave shape.
  • the reflector 52 is formed of, for example, Al (aluminum), Ag (silver), or the like.
  • the reflector 52 may be formed of a metal material other than Al or Ag as long as it is a metal material having a characteristic of being able to reflect the light emitted from the light emitting element LED.
  • the portion provided with the hemispherical concave hole H and the hemispherical concave reflector 52 may be referred to as a lamp house or a lamp guide.
  • the facing substrate CT has a structure from the cover member 50 to the reflector 52.
  • the array substrate AR and the facing substrate CT are adhered by the adhesive layer 40. That is, the adhesive layer 40 is arranged between the array substrate AR and the facing substrate CT, and the above-mentioned lamp house is filled with the adhesive layer 40. From the viewpoint of light extraction efficiency, the adhesive layer 40 is preferably formed of a material having a refractive index equal to or higher than the refractive index of the light emitting element LED.
  • FIG. 3 is a schematic diagram for explaining an example of the manufacturing process of the display device 1.
  • the manufacturing process of the opposed substrate CT will be mainly described.
  • the elements constituting the array substrate AR are appropriately omitted.
  • FIG. 3A after the flattening film 51 is formed below the cover member 50 (upper at the time of manufacture), as shown in FIG. 3B, the flattening film is patterned.
  • a hemispherical concave hole H is formed in 51.
  • the hemispherical concave reflector 52 is formed by depositing a metal as a reflective material in the hemispherical concave hole H and performing patterning.
  • the opposed substrate CT is manufactured.
  • the array substrate AR manufactured separately from the facing substrate CT and the opposing substrate CT manufactured by the steps shown in FIGS. 3A to 3C are combined.
  • the display device 1 is manufactured by laminating with the adhesive layer 40. At this time, it is desirable to bond the array substrate AR and the opposing substrate CT so that at least a part of the light emitting element LEDs mounted on the array substrate AR enters the lamp house provided in the opposing substrate CT.
  • FIG. 4 is a schematic diagram for explaining an example of a manufacturing process of the display device 1, which is different from FIG. Further, in FIG. 4, as in FIG. 3, for convenience of explanation, the elements constituting the array substrate AR are appropriately omitted.
  • the array substrate AR is manufactured first, the adhesive layer 40 is formed on the array substrate AR, and then the light emitting element LED mounted on the array substrate AR is covered.
  • the structure 60 for the lamp house is formed.
  • the structure 60 for the lamp house is formed of an organic insulating material such as photosensitive acrylic.
  • a hemispherical concave reflector 52 is formed by depositing a metal as a reflective material on the structure 60 for a lamp house and performing patterning.
  • the flattening film 51 is formed so as to cover the hemispherical concave reflector 52, and then the flattening film 51 and the cover member 50 are bonded to each other to face each other.
  • the substrate CT is formed, and the display device 1 is manufactured.
  • the structure is partially different from the structure shown in FIG. 2 in that the adhesive layer 40 is not filled in the lamp house.
  • FIG. 5 is a schematic diagram for explaining how to take out the emitted light from the light emitting element LED mounted on the display device 1.
  • the emitted light from the light emitting element LED is reflected by the hemispherical concave reflector 52 provided at a position facing the light emitting element LED, and the emitting surface of the light emitting element LED. It is taken out from the array substrate AR side on the opposite side. More specifically, among the emitted light from the light emitting element LED, the angle ⁇ formed by the straight line (normal) orthogonal to the emitting surface of the light emitting element LED is in the range of + ⁇ 1 ⁇ ⁇ ⁇ + ⁇ 2 and ⁇ 2 ⁇ ⁇ ⁇ 1.
  • the emitted light inside is reflected by the hemispherical concave reflector 52 and is taken out from the array substrate AR side. Therefore, the observer observes the image displayed on the display device 1 (display panel 2) from the AR side of the array substrate.
  • the angle ⁇ formed by the normal line extending from the emission surface of the light emitting element LED among the emitted light from the light emitting element LED is 0 ° ⁇ ⁇ ⁇ + ⁇ 1 and ⁇ .
  • the light emitting element LED interferes with it and cannot be taken out from the array substrate AR side. That is, it corresponds to invalid light that cannot contribute to the display of the image.
  • the display device 1 according to the present embodiment is a general display device using a micro LED. It is possible to improve the light extraction efficiency as compared with the above.
  • the emitted light from the light emitting element LED the emitted light having an angle ⁇ formed by the normal extending from the emitting surface of the light emitting element LED larger than + ⁇ 2 described above is in the front direction even if it is reflected by the reflecting plate 52.
  • the light emitted at an angle larger than + ⁇ 2 is not shown because it cannot be extracted as the light of.
  • the emitted light whose angle ⁇ formed by the normal extending from the emitting surface of the light emitting element LED is smaller than ⁇ 2 described above is reflected by the reflecting plate 52 even if it is reflected by the reflecting plate 52. Since it cannot be taken out as light in the front direction, the light emitted at an angle smaller than ⁇ 2 is not shown in FIG.
  • the effect of the display device 1 according to the present embodiment will be described using a comparative example.
  • the comparative example is for explaining a part of the effects that the display device 1 according to the present embodiment can exert, and the configurations and effects common to the present embodiment and the comparative example are described from the scope of the present invention. It is not an exclusion.
  • FIG. 6 schematically shows the cross-sectional structure of the display device 100 according to the comparative example.
  • FIG. 7 is a schematic diagram for explaining how to take out the emitted light from the light emitting element LED mounted on the display device 100 according to the comparative example.
  • a hemispherical concave hole H is formed in the flattening film 51 provided on the facing substrate CT side at a position facing the light emitting element LED (in other words, above the emission surface of the light emitting element LED). It differs from the display device 1 according to the present embodiment in that it is not formed and that there is no reflector 52 provided on the surface of the hemispherical concave hole H.
  • the display device 100 according to the comparative example does not have a configuration corresponding to the reflector 52 in the display device 1 according to the present embodiment, the emitted light of the light emitting element LED is taken out from the facing substrate CT side. That is, the observer observes the image displayed on the display device 100 (display panel) from the facing substrate CT side, not from the array substrate AR side.
  • the light emitting element LED has the characteristics of high efficiency light emission and high viewing angle characteristics, while the emitted light of the light emitting element LED is diffused in multiple directions as shown in FIG. There is. Since the display device 100 according to the comparative example has not been particularly devised in the method of extracting the emitted light, the image is displayed on the display panel using the emitted light diffused in multiple directions. However, the emitted light used to display an image on the display panel is limited to the emitted light in the front direction of the display panel (in this case, the emitted light in the front direction when viewed from the emitting surface of the light emitting element LED).
  • the efficiency of extracting the emitted light is low, the amount of light in the front direction of the display panel is reduced, and the brightness of the image is reduced. There is a problem that it decreases. This is not desirable for the observer.
  • a hemispherical concave hole H and a hemisphere are located at positions facing the emission surface of the light emitting element LED.
  • a concave-convex reflector 52 is provided, and the light emitted from the light emitting element LED is reflected by the reflector 52 and is taken out from the array substrate AR side opposite to the emission surface of the light emitting element LED.
  • the light emitted from the light emitting element LED is reflected by the reflector 52 and taken out, so that the front surface of the display panel 2 on the side opposite to the exit surface of the light emitting element LED is provided. It makes it possible to collect the emitted light in the direction. Specifically, according to the study by the inventors of the present application, when the above ⁇ ⁇ 1 is ⁇ 30 °, the above ⁇ ⁇ 2 is 65 °, and the reflectance of the reflector 52 is 80%, as described above.
  • the emitted light within the range of 0 ° ⁇ ⁇ ⁇ + 30 ° and -30 ° ⁇ ⁇ 0 ° corresponds to invalid light that does not contribute to the display of the image, but + 30 ° ⁇ ⁇ ⁇ + 65 ° and It is possible to collect the emitted light within the range of ⁇ 65 ° ⁇ ⁇ ⁇ 30 ° in the front direction of the display panel 2 on the side opposite to the emitting surface of the light emitting element LED and extract it as effective light. It is possible to achieve about 2.5 times the brightness of the display device 100 according to the above.
  • a TFT (drive transistor DRT) is provided below the light emitting element LED at a position superimposing on the light emitting element LED.
  • the light emitted from the light emitting element LED is reflected by the reflecting plate 52 and taken out from the array substrate AR side opposite to the emitting surface of the light emitting element LED.
  • the TFTs may interfere with the extraction of the emitted light, and the light extraction efficiency may decrease.
  • the TFT is placed below the light emitting element LED at a position where the TFT is superimposed on the light emitting element LED (in other words, a position where the TFT is superimposed on the light emitting element LED in a plan view). Since it is provided, the light reflected by the reflecting plate 52 can be taken out through both sides of the TFT without being hindered by the TFT. According to this, it is possible to suppress a decrease in light extraction efficiency due to the TFT provided on the array substrate AR.
  • the TFT is arranged at a position where the TFT is superimposed below the light emitting element LED has been described, but when the emitted light is taken out from the array substrate AR side, the light is emitted.
  • the arrangement of the TFTs may be different from the arrangement shown in FIG. 2 as long as the extraction efficiency is not reduced.
  • the TFT may be provided below the light emitting element LED at a position where it does not overlap with the light emitting element LED, more specifically, at a position where it does not overlap with the hemispherical concave hole H. ..
  • the TFT since there is no element below the light emitting element LED that hinders the light reflected by the reflector 52, it is possible to suppress a decrease in the light extraction efficiency.
  • the area occupied by each component related to one light emitting element LED increases, the number of light emitting element LEDs that can be arranged in the display area DA can be reduced as compared with the configuration shown in FIG. There is sex.
  • the light emitting element LED when a part of the light emitting element LED is inside the hemispherical concave hole H (in other words, inside the lamp house), that is, a part of the light emitting element LED is inside the hemispherical concave hole H.
  • the light emitting element LED may be arranged below the hemispherical concave hole H and may not be surrounded by the hemispherical concave hole H.
  • the light emitted from the light emitting element LED does not leak to the facing substrate CT side, so that from the viewpoint of light extraction efficiency. According to this, it is desirable that a part of the light emitting element LED is surrounded by a hemispherical concave hole H.
  • the display device 1 includes an array substrate AR on which the light emitting element LED is mounted and an opposing substrate CT facing the array substrate AR, and the opposed substrate CT is a light emitting element.
  • a reflector 52 is provided above the LED and at a position facing the emission surface of the light emitting element LED. According to this, the light emitted from the light emitting element LED can be reflected by the reflector 52 and collected in the front direction of the display device 1. That is, it is possible to improve the amount of light in the front direction of the micro LED display (display device 1).
  • the cathode CA when the cathode CA is arranged at a position facing the anode AN via the light emitting element LED (in other words, the anode AN and the cathode CA are vertically arranged).
  • the arrangement is described above, the arrangement of the anode AN and the cathode CA may be different from the arrangement shown in FIG.
  • the anode AN and the cathode CA may be arranged in the same layer at intervals (in other words, the anode AN and the cathode CA may be arranged horizontally).
  • common electrodes 31'connected to the cathode CA are arranged in the same layer of the pixel electrodes 28 connected to the anode AN at predetermined intervals in the lateral direction.
  • the above-described diagram is obtained except that the arrangement of the anode AN and the cathode CA is different from the arrangement of the pixel electrode 28 connected to the anode AN and the common electrode 31'connected to the cathode CA. Since the configuration is the same as that shown in 2, it is possible to obtain the same effects as the various effects already described.
  • the gap between the anode AN and the cathode CA shown in FIG. 9 and the gap between the pixel electrode 28 and the common electrode 31' use, for example, a resin material so as to be along the upper surface of the anode AN and the cathode CA of the light emitting element LED. Is flattened. Further, the common electrode 31'may be continuously formed so as to be in contact with the cathode CA of each light emitting element LED (IOT sputtering or the like).
  • FIG. 10 schematically shows the cross-sectional structure of the display device 1 according to the modified example of the present embodiment.
  • FIG. 11 is a schematic diagram for explaining how to take out the emitted light from the light emitting element LED mounted on the display device 1 according to the modified example.
  • the reflector 52 is not provided on the entire surface of the hemispherical concave hole H formed in the flattening film 51 on the CT side of the facing substrate, in other words.
  • the reflector 52 provided on the surface of the hemispherical concave hole H has an opening in the normal direction orthogonal to the emission surface of the light emitting element LED.
  • the adhesive layer 40 and the flattening film 51 are in contact with each other through the opening of the reflector 52 even in the hemispherical concave hole H.
  • the cover member 50 is made of a transparent material such as glass or a transparent resin material.
  • the angle ⁇ formed by the normal line extending from the emission surface of the light emitting element LED among the emitted light from the light emitting element LED is 0 ° ⁇ ⁇ ⁇ + ⁇ 1.
  • the emitted light within the range of ⁇ 1 ⁇ 0 ° corresponds to invalid light that cannot contribute to the display of the image.
  • the angle ⁇ formed by the normal line extending from the emission surface of the light emitting element LED among the emitted light from the light emitting element LED is 0 °.
  • the emitted light within the range of ⁇ ⁇ + ⁇ 1 and ⁇ 1 ⁇ 0 ° is taken out from the CT side of the facing substrate, and the angle ⁇ formed by the normal extending from the exit surface of the light emitting element LED is + ⁇ 1 ⁇ ⁇
  • the emitted light within the range of + ⁇ 2 and ⁇ 2 ⁇ ⁇ ⁇ ⁇ 1 can be taken out from the array substrate AR side.
  • the observer can observe the image displayed on the display device 1 not only from the AR side of the array substrate but also from the CT side of the opposite substrate. That is, according to the present modification, there is provided a display device 1 capable of obtaining the same effects as the various effects already described and observing an image from both the AR side of the array substrate and the CT side of the opposing substrate. It becomes possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

マイクロＬＥＤディスプレイの正面方向への光量を向上させ得る表示装置を提供すること。　一実施形態に係る表示装置は、発光素子が実装される第１基板と、第１基板に対向する第２基板と、を備え、第２基板は、発光素子より上方であって、当該発光素子の出射面と対向する位置に反射板を有する。

Description

表示装置
　本発明の実施形態は、表示装置に関する。
　自発光素子である発光ダイオード（LED: Light Emitting Diode）を用いたＬＥＤディスプレイが知られているが、近年では、より高精細化した表示装置として、マイクロＬＥＤと称される微小なダイオード素子を用いた表示装置（以下、マイクロＬＥＤディスプレイと表記する）が開発されている。
　このマイクロＬＥＤディスプレイは、従来の液晶表示ディスプレイや有機ＥＬディスプレイと異なり、表示領域に、チップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代ディスプレイとして注目されている。
　しかしながら、マイクロＬＥＤは光を多方向に拡散して出射するという特性を有しているため、マイクロＬＥＤディスプレイの正面方向への光量が少なく、輝度の低下を招く可能性がある。
米国特許出願公開第２０１８／０３４２６５４号明細書
　本開示は、マイクロＬＥＤディスプレイの正面方向への光量を向上させ得る表示装置を提供することを目的の一つとする。
　一実施形態に係る表示装置は、発光素子が実装される第１基板と、前記第１基板に対向する第２基板と、を具備し、前記第２基板は、前記発光素子より上方であって、当該発光素子の出射面と対向する位置に反射板を備える。
　本実施形態によれば、マイクロＬＥＤディスプレイの正面方向への光量を向上させ得る表示装置を提供することができる。
図１は実施形態に係る表示装置の構成を概略的に示す斜視図である。 図２は同実施形態に係る表示装置の断面構造の一例を模式的に表した断面図である。 図３は同実施形態に係る表示装置の製造工程の一例を示す模式図である。 図４は同実施形態に係る表示装置の製造工程の別の例を示す模式図である。 図５は同実施形態に係る表示装置に関し、発光素子からの出射光の取り出し方を説明するための模式図である。 図６は比較例に係る表示装置の断面構造の一例を模式的に表した断面図である。 図７は比較例に係る表示装置に関し、発光素子からの出射光の取り出し方を説明するための模式図である。 図８は同実施形態に係る表示装置の断面構造の別の例を模式的に表した断面図である。 図９は同実施形態に係る表示装置の断面構造のさらに別の例を模式的に表した断面図である。 図１０は同実施形態の変形例に係る表示装置の断面構造の一例を模式的に表した断面図である。 図１１は、同変形例に係る表示装置に関し、発光素子からの出射光の取り出し方を説明するための模式図である。
　いくつかの実施形態につき、図面を参照しながら説明する。　
　なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
　図１は、本実施形態に係る表示装置１の構成を概略的に示す斜視図である。図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘおよび第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘおよび第２方向Ｙは、互いに直交しているが、９０度以外の角度で交差していても良い。
　以下、本実施形態においては、表示装置１が自発光素子であるマイクロＬＥＤを用いたマイクロＬＥＤ表示装置（マイクロＬＥＤディスプレイ）である場合について主に説明する。
　図１に示すように、表示装置１は、表示パネル２、第１回路基板３および第２回路基板４、等を備える。
　表示パネル２は、一例では矩形状である。図示した例では、表示パネル２の短辺ＥＸは、第１方向Ｘと平行であり、表示パネル２の長辺ＥＹは、第２方向Ｙと平行である。第３方向Ｚは、表示パネル２の厚さ方向に相当する。第１方向Ｘは、表示装置１の短辺と平行な方向と読み替えられ、第２方向Ｙは、表示装置１の長辺と平行な方向と読み替えられ、第３方向Ｚは、表示装置１の厚さ方向と読み替えられても良い。表示パネル２の主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ－Ｙ平面に平行である。表示パネル２は、表示領域ＤＡ、および表示領域ＤＡの外側の非表示領域ＮＤＡを有している。非表示領域ＮＤＡは、端子領域ＭＴを有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。
　表示領域ＤＡは、画像を表示する領域であり、例えばマトリクス状に配置された複数の画素ＰＸを備えている。画素ＰＸは、発光素子（マイクロＬＥＤ）および当該発光素子を駆動するためのスイッチング素子（駆動トランジスタ）等を含む。
　端子領域ＭＴは、表示パネル２の短辺ＥＸに沿って設けられ、表示パネル２を外部装置等と電気的に接続するための端子を含んでいる。
　第１回路基板３は、端子領域ＭＴの上に実装され、表示パネル２と電気的に接続されている。第１回路基板３は、例えばフレキシブルプリント回路基板（Flexible Printed Circuit）である。第１回路基板３は、表示パネル２を駆動する駆動ＩＣチップ（以下、パネルドライバと表記する）５等を備えている。なお、図示した例では、パネルドライバ５は、第１回路基板３の上に配置されているが、下に配置されていても良い。または、パネルドライバ５は、第１回路基板３以外に実装されていても良く、例えば表示パネル２の非表示領域ＮＤＡに実装されていてもよく、また第２回路基板４に実装されていても良い。第２回路基板４は、例えばリジットプリント回路基板(Printed Circuit Board)である。第２回路基板４は、第１回路基板３の例えば下方において第１回路基板３と接続されている。
　上記したパネルドライバ５は、例えば第２回路基板４を介して制御基板（図示せず）と接続されている。パネルドライバ５は、例えば制御基板から出力される映像信号に基づいて複数の画素ＰＸを駆動することによって表示パネル２に画像を表示する制御を実行する。
　なお、表示パネル２は、斜線を付して示す折り曲げ領域ＢＡを有していても良い。折り曲げ領域ＢＡは、表示装置１が電子機器等の筐体に収容される際に折り曲げられる領域である。折り曲げ領域ＢＡは、非表示領域ＮＤＡのうち端子領域ＭＴ側に位置している。折り曲げ領域ＢＡが折り曲げられた状態において、第１回路基板３および第２回路基板４は、表示パネル２と対向するように配置される。
　図２は、表示装置１の断面構造を模式的に表したものである。ここでは、上記したマイクロＬＥＤと称される微小な発光ダイオード素子が表示素子として基板上に実装された例について説明する。なお、図２においては、画素を構成するＴＦＴ（Thin Film Transistor）を含む表示領域ＤＡ、端子領域ＭＴ、および当該端子領域ＭＴを含む非表示領域ＮＤＡ（額縁領域）を折り曲げるための折り曲げ領域ＢＡについて主に示している。
　画素ＰＸは、例えば赤色の副画素ＳＰＲ、緑色の副画素ＳＰＧおよび青色の副画素ＳＰＢというように３つの副画素（サブピクセル）ＳＰＲ、ＳＰＧおよびＳＰＢを含んでいる。３つの副画素ＳＰＲ、ＳＰＧおよびＳＰＢはいずれも同じ構成を有する。
　図２に示す表示パネル２のアレイ基板ＡＲ（第１基板）は、絶縁基板２１を備えている。絶縁基板２１としては、ＴＦＴ工程中の処理温度に耐えるのであれば特に材質は問わないが、主に石英、無アルカリガラス等のガラス基板、またはポリイミド等の樹脂基板を用いることができる。樹脂基板は可撓性を有し、シートディスプレイとして表示装置１を構成することができる。なお、樹脂基板としては、ポリイミドに限らず、他の樹脂材料を用いても良い。上記のことから、絶縁基板２１を、有機絶縁層、または樹脂層と称した方が適当な場合があり得る。
　絶縁基板２１上には、三層積層構造のアンダーコート層２２が設けられている。アンダーコート層２２は、シリコン酸化物（ＳｉＯ２）で形成された第１層２２ａ、シリコン窒化物（ＳｉＮ）で形成された第２層２２ｂ、およびシリコン酸化物（ＳｉＯ２）で形成された第３層２２ｃを有している。最下層の第１層２２ａは、基材である絶縁基板２１との密着性向上のため、中層の第２層２２ｂは外部からの水分および不純物のブロック膜として、最上層の第３層２２ｃは第２層２２ｂ中に含有する水素原子が後述する半導体層ＳＣ側に拡散しないようにするブロック膜として、それぞれ設けられている。
　なお、アンダーコート層２２は、この構造に限定されるものではない。アンダーコート層２２は、さらに積層があっても良いし、単層構造あるいは二層構造であっても良い。例えば、絶縁基板２１がガラスである場合、シリコン窒化膜は比較的密着性が良いため、当該絶縁基板２１上に直接シリコン窒化膜を形成しても構わない。
　遮光層２３は、絶縁基板２１の上に配置されている。遮光層２３の位置は、後にＴＦＴを形成する箇所に合わせられている。本実施形態において、遮光層２３は、金属で形成されている。但し、遮光層２３は、黒色層等、遮光性を有する材料で形成されていれば良い。
　また、本実施形態において、遮光層２３は、第１層２２ａの上に設けられ、第２層２２ｂで覆われている。なお、本実施形態と異なり、遮光層２３は、絶縁基板２１の上に設けられ、第１層２２ａで覆われていても良い。
　このような遮光層２３によれば、ＴＦＴのチャネル裏面への光の侵入を抑制することができるため、絶縁基板２１側から入射され得る光に起因したＴＦＴ特性の変化を抑制することが可能である。なお、遮光層２３を導電層で形成した場合には、当該遮光層２３に所定の電位を与えることで、ＴＦＴにバックゲート効果を付与することが可能である。
　上記したアンダーコート層２２の上にはＴＦＴ（例えば、駆動トランジスタＤＲＴ）が形成される。ＴＦＴとしては半導体層ＳＣにポリシリコンを利用するポリシリコンＴＦＴを例としている。本実施形態において、低温ポリシリコンを利用して半導体層ＳＣが形成されている。ＴＦＴは、ＮｃｈＴＦＴ、ＰｃｈＴＦＴのいずれを用いても良い。または、ＮｃｈＴＦＴとＰｃｈＴＦＴを同時に形成しても良い。以降、駆動トランジスタＤＲＴとしてＮｃｈＴＦＴを用いた例として説明する。
　ＮｃｈＴＦＴの半導体層ＳＣは、第１領域と、第２領域と、第１領域および第２領域の間のチャネル領域と、チャネル領域および第１領域の間ならびにチャネル領域および第２領域の間にそれぞれ設けられた低濃度不純物領域と、を有する。第１および第２領域の一方がソース領域として機能し、第１および第２領域の他方がドレイン領域として機能している。
　ゲート絶縁膜ＧＩはシリコン酸化膜を用い、ゲート電極ＧＥはＭｏＷ（モリブデン・タングステン）で形成されている。なお、ゲート電極ＧＥ等、ゲート絶縁膜ＧＩの上に形成される配線や電極を、１ｓｔ配線、または１ｓｔメタルと称する場合がある。ゲート電極ＧＥは、ＴＦＴのゲート電極としての機能に加え、後述する保持容量電極としての機能も有している。ここではトップゲート型のＴＦＴを例として説明しているが、ＴＦＴはボトムゲート型のＴＦＴであっても良い。
　ゲート絶縁膜ＧＩおよびゲート電極ＧＥの上には、層間絶縁膜２４が設けられている。層間絶縁膜２４は、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの上に、例えば、シリコン窒化膜およびシリコン酸化膜を順に積層して構成されている。
　ゲート絶縁膜ＧＩおよび層間絶縁膜２４は、折り曲げ領域ＢＡに設けられていない。そのため、折り曲げ領域ＢＡを含む絶縁基板２１上の全領域に、ゲート絶縁膜ＧＩおよび層間絶縁膜２４を形成した後、ゲート絶縁膜ＧＩおよび層間絶縁膜２４にパターニングを行って、ゲート絶縁膜ＧＩおよび層間絶縁膜２４のうち少なくとも折り曲げ領域ＢＡに相当する箇所を除去している。さらに、層間絶縁膜２４等の除去によってアンダーコート層２２が露出するため、当該アンダーコート層２２についてもパターニングを行って折り曲げ領域ＢＡに相当する箇所を除去している。アンダーコート層２２を除去した後には、絶縁基板２１を構成する例えばポリイミドが露出する。なお、アンダーコート層２２のエッチングを通じて、絶縁基板２１の上面が一部浸食された膜減りを生ずる場合がある。
　この場合、層間絶縁膜２４の端部における段差部分およびアンダーコート層２２の端部における段差部分のそれぞれの下層に配線パターンを形成しておいても良い。これによれば、次の工程で形成する引き回し配線ＬＬが段差部分を横切る際に、配線パターンの上を通る。層間絶縁膜２４とアンダーコート層２２との間にはゲート電極ＧＩがあり、アンダーコート層２２と絶縁基板２１との間には例えば遮光層２３があるので、それらの層を利用して配線パターンを形成することができる。
　層間絶縁膜２４の上に、ＴＦＴの第１電極Ｅ１、第２電極Ｅ２、および引き回し配線ＬＬが設けられている。第１電極Ｅ１、第２電極Ｅ２、および引き回し配線ＬＬは、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる中間層と、Ｔｉ、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる上層と、を有している。なお、第１電極Ｅ１等、層間絶縁膜２４の上に形成される配線や電極を、２ｎｄ配線、または２ｎｄメタルと称する場合がある。
　第１電極Ｅ１は半導体層ＳＣの第１領域に接続され、第２電極Ｅ２は半導体層ＳＣの第２領域に接続されている。例えば、半導体層ＳＣの第１領域がソース領域として機能する場合、第１電極Ｅ１はソース電極であり、第２電極Ｅ２はドレイン電極である。第１電極Ｅ１は、層間絶縁膜２４、およびＴＦＴのゲート電極（保持容量電極）ＧＥと共に保持容量Ｃｓを形成している。
　引き回し配線ＬＬは、絶縁基板２１の周縁の端部まで延在され、第１回路基板３やパネルドライバ（駆動ＩＣ）５を接続する端子を形成する。なお、引き回し配線ＬＬは、折り曲げ領域ＢＡを横切って端子部に到達するように形成されるため、層間絶縁膜２４およびアンダーコート層２２の段差を横切る。上記したように、段差部分には遮光層２３による配線パターンが形成されているため、引き回し配線ＬＬが段差の凹部で段切れを生じたとしても、下の配線パターンにコンタクトすることで導通を維持することが可能である。
　ＴＦＴおよび引き回し配線ＬＬを覆うように平坦化膜２５が、層間絶縁膜２４、第１電極Ｅ１、第２電極Ｅ２、および引き回し配線ＬＬの上に形成されている。平坦化膜２５としては、感光性アクリル等の有機絶縁材料が多く用いられる。ＣＶＤ等により形成される無機絶縁材料に比べ、配線段差のカバレッジ性や、表面の平坦性に優れている。
　平坦化膜２５は、画素コンタクト部および周辺領域では除去される。平坦化膜２５の上には、導電層２６が設けられている。導電層２６は、酸化物導電層として、例えばＩＴＯで形成されている。導電層２６は、例えば、平坦化膜２５の除去により第１電極Ｅ１が露出した箇所を被覆する導電層２６ａ、および引き回し配線ＬＬが露出した箇所を被覆する導電層２６ｃを含んでいる。
　平坦化膜２５および導電層２６は、絶縁層２７で被覆されている。例えば、絶縁層２７はシリコン窒化膜で形成されている。絶縁層２７の上に、画素電極２８が形成されている。画素電極２８は、絶縁層２７の開口を介して導電層２６ａにコンタクトし、第１電極Ｅ１に電気的に接続されている。ここでは、画素電極２８は、発光素子ＬＥＤを実装するための接続端子となる。画素電極２８は、単一の導電層、二層以上の導電層を含む積層体で形成されている。本実施形態において、画素電極２８は、二層積層構造（Ａｌ系／Ｍｏ系）が採用され、Ｍｏ、Ｍｏを含む合金等、Ｍｏを主成分とする金属材料からなる下層と、Ａｌ、Ａｌを含む合金等、Ａｌを主成分とする金属材料からなる上層と、を有している。なお、画素電極２８は、導電層２６と同様に、ＩＴＯやＩＺＯ等の透明導電材料により形成されても良い。
　画素部において、導電層２６は、画素電極２８と対向する導電層２６ｂを含んでいる。導電層２６ｂ、絶縁層２７、および画素電極２８は、補助容量Ｃａｄを形成している。なお、詳細については省略するが、上記導電層２６は、端子部の表面を被覆する導電層２６ｃを含んでいる。
　絶縁層２７および画素電極２８の上に絶縁層２９が設けられている。絶縁層２９は、例えばシリコン窒化物で形成されている。絶縁層２９は、画素電極２８の端部等を絶縁すると共に、画素電極２８の表面の一部に発光素子ＬＥＤを実装するための開口を有している。絶縁層２９の開口の大きさは、発光素子ＬＥＤの実装工程における実装ずれ量等を考慮し、発光素子ＬＥＤよりも一回り大きめの開口とすることが望ましい。
　表示領域ＤＡにおいて、アレイ基板ＡＲの上に、発光素子ＬＥＤが実装される。発光素子ＬＥＤは、陽極ＡＮと、陰極ＣＡと、光を放出する発光層ＬＩと、を有している。陽極ＡＮおよび陰極ＣＡは、発光層ＬＩを介して対向する位置に配置されている。なお、陽極ＡＮはアノード端子と称され、陰極ＣＡはカソード端子と称されても良い。
　発光素子ＬＥＤは、Ｒ、Ｇ、Ｂの発光色を有するものがそれぞれ用意されており、対応する画素電極２８に陽極側端子が接触し固定されている。図２に示す例においては、赤色の発光色を有する発光素子ＬＥＤをＬＥＤ（Ｒ）、緑色の発光色を有する発光素子ＬＥＤをＬＥＤ（Ｇ）、および青色の発光色を有する発光素子ＬＥＤをＬＥＤ（Ｂ）として示している。換言すれば、発光素子ＬＥＤ（Ｒ）は副画素ＳＰＲに含まれる発光素子ＬＥＤであり、発光素子ＬＥＤ（Ｇ）は副画素ＳＰＧに含まれる発光素子ＬＥＤであり、発光素子ＬＥＤ（Ｂ）は副画素ＳＰＢに含まれる発光素子ＬＥＤである。
　発光素子ＬＥＤの陽極ＡＮと画素電極２８との間の接合は、両者の間で良好な導通が確保でき、かつ、アレイ基板ＡＲの形成物を破損しないものであれば特に限定されない。例えば低温溶融のはんだ材料を用いたリフロー工程や、導電ペーストを介して発光素子ＬＥＤをアレイ基板ＡＲ上に載せた後に焼成結合する等の手法、あるいは画素電極２８の表面と、発光素子の陽極ＡＮとに同系材料を用い、超音波接合等の固層接合の手法を採用することができる。
　発光素子ＬＥＤが形成されたアレイ基板ＡＲの上には、発光素子ＬＥＤの陰極ＣＡまで達しないような膜厚で素子絶縁層３０が設けられている。素子絶縁層３０は、陽極ＡＮと、陽極ＡＮから露出した画素電極２８の表面とを少なくとも絶縁できれば良い。発光素子ＬＥＤの陰極ＣＡの表面と、発光素子ＬＥＤの側壁部分と、素子絶縁層３０との上には、対向電極３１が形成され、当該対向電極３１は、陰極ＣＡと接触し、陰極ＣＡと電気的に接続されている。対向電極３１は、発光素子ＬＥＤからの出射光を取り出すために、透明電極として形成する必要があり、透明導電材料として例えばＩＴＯを用いて形成される。なお、ＩＴＯで形成される上記導電層２６を１ｓｔＩＴＯと称する場合があり、ＩＴＯで形成される対向電極３１を２ｎｄＩＴＯと称する場合がある。対向電極３１は、表示領域ＤＡに実装された複数の発光素子ＬＥＤの陰極ＣＡを共通に接続し、表示領域ＤＡの外側に設けられた陰極コンタクト部でアレイ基板ＡＲ側に設けられた配線と接続される。
　上記のように、アレイ基板ＡＲは、絶縁基板２１から対向電極３１までの構造を有している。次に、アレイ基板ＡＲと対向する対向基板ＣＴ（第２基板）について説明する。なお、図２においては、対向基板ＣＴを構成する要素のうち、非表示領域ＮＤＡに重畳する一部要素の図示を省略している。
　図２に示す表示パネル２の対向基板ＣＴは、表示領域ＤＡ（および非表示領域ＮＤＡの一部）と重畳するカバー部材５０を備えている。カバー部材５０は、例えばガラスや透明樹脂材料で形成することができる。なお、カバー部材５０は、ガラスや透明樹脂材料等の透明な材料ではなく、透明でない材料により形成されても良い。また、カバー部材５０は必須の構成要素ではなく、適宜省略されても構わない。カバー部材５０の下方には、感光性アクリル等の有機絶縁材料により形成される平坦化膜５１が設けられている。
　平坦化膜５１には、半球状凹型の穴Ｈが形成されている。より詳しくは、アレイ基板ＡＲに実装される発光素子ＬＥＤの上方において、平坦化膜５１は半球状凹型の穴Ｈを有している。詳細については後述するが、半球状凹型の穴Ｈは、光の取り出し効率の観点から、下方に位置する発光素子ＬＥＤの少なくとも一部（具体的には、発光素子ＬＥＤの出射面）を囲うように形成されることが望ましい。
　半球状凹型の穴Ｈの表面には、反射板５２（凹面鏡）が設けられている。つまり、反射板５２もまた半球状凹型に形成されている。反射板５２は、例えば、Ａｌ（アルミ）やＡｇ（銀）等により形成される。なお、反射板５２は、発光素子ＬＥＤからの出射光を反射可能な特性を有する金属材料であれば、上記したＡｌやＡｇ以外の金属材料により形成されても良い。以下では、半球状凹型の穴Ｈおよび半球状凹型の反射板５２が設けられている部分を、ランプハウスまたはランプガイドと称する場合がある。
　上記のように、対向基板ＣＴは、カバー部材５０から反射板５２までの構造を有している。
　アレイ基板ＡＲと対向基板ＣＴとは接着層４０により接着されている。つまり、アレイ基板ＡＲと対向基板ＣＴとの間には接着層４０が配置され、上記したランプハウスには接着層４０が充填されている。接着層４０は、光の取り出し効率の観点から、屈折率が発光素子ＬＥＤの屈折率と同一または発光素子ＬＥＤの屈折率よりも高い材料により形成されることが望ましい。
　図３は、表示装置１の製造工程の一例を説明するための模式図である。ここでは、主に、対向基板ＣＴの製造工程について説明する。なお、図３においては、説明の便宜上、アレイ基板ＡＲを構成する要素を適宜省略している。　
　図３（ａ）に示すように、平坦化膜５１がカバー部材５０の下方（製造時は上方）に形成された後に、図３（ｂ）に示すように、パターニングを行うことで平坦化膜５１に半球状凹型の穴Ｈが形成される。その後、図３（ｃ）に示すように、半球状凹型の穴Ｈに反射材料となる金属を蒸着させパターニングを行うことで、半球状凹型の反射板５２が形成される。これにより、対向基板ＣＴが製造される。しかる後、図３（ｄ）に示すように、対向基板ＣＴとは別に製造されたアレイ基板ＡＲと、図３（ａ）～（ｃ）に示した工程により製造された対向基板ＣＴとを、接着層４０で貼り合わせることで、表示装置１が製造される。この時、アレイ基板ＡＲに実装された発光素子ＬＥＤの少なくとも一部が、対向基板ＣＴに設けられるランプハウスの中に入るように、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせることが望ましい。
　図４は、図３とは異なる、表示装置１の製造工程の一例を説明するための模式図である。また、図４においては図３と同様に、説明の便宜上、アレイ基板ＡＲを構成する要素を適宜省略している。　
　図４（ａ）に示すように、アレイ基板ＡＲを先に製造し、当該アレイ基板ＡＲ上に接着層４０を形成した後に、当該アレイ基板ＡＲに実装された発光素子ＬＥＤを覆うようにして、ランプハウス用の構造体６０が形成される。このランプハウス用の構造体６０は、例えば感光性アクリル等の有機絶縁材料により形成される。その後、図４（ｂ）に示すように、ランプハウス用の構造体６０上に反射材料となる金属を蒸着させパターニングを行うことで、半球状凹型の反射板５２が形成される。しかる後、図４（ｃ）に示すように、半球状凹型の反射板５２を覆うようにして平坦化膜５１が形成され、その後、平坦化膜５１とカバー部材５０とを貼り合わせることで対向基板ＣＴが形成され、表示装置１が製造される。この製造工程により製造される表示装置１の場合、ランプハウス内に接着層４０が充填されていない点で、図２に示した構造とは一部構造が異なっている。
　図５は、表示装置１に実装された発光素子ＬＥＤからの出射光の取り出し方を説明するための模式図である。　
　図５の実線の矢印に示されるように、発光素子ＬＥＤからの出射光は、当該発光素子ＬＥＤと対向する位置に設けられる半球状凹型の反射板５２で反射し、当該発光素子ＬＥＤの出射面とは反対側のアレイ基板ＡＲ側から取り出される。より詳しくは、発光素子ＬＥＤからの出射光のうち、当該発光素子ＬＥＤの出射面と直交する直線（法線）とのなす角度θが＋θ１≦θ≦＋θ２および－θ２≦θ≦－θ１の範囲内にある出射光が、半球状凹型の反射板５２で反射し、アレイ基板ＡＲ側から取り出される。このため、観察者は、アレイ基板ＡＲ側から表示装置１（の表示パネル２）に表示される画像を観察する。
　但し、図５の一点鎖線の矢印に示されるように、発光素子ＬＥＤからの出射光のうち、当該発光素子ＬＥＤの出射面から延びる法線とのなす角度θが０°≦θ＜＋θ１および－θ１＜θ≦０°の範囲内にある出射光は、半球状凹型の反射板５２で反射した際に、当該発光素子ＬＥＤが妨げとなってしまいアレイ基板ＡＲ側から取り出すことができない。つまり、画像の表示に寄与することができない無効な光に相当する。なお、詳細については後述するが、このように画像の表示に寄与することのできない無効な光があったとしても、本実施形態に係る表示装置１は、マイクロＬＥＤを用いた一般的な表示装置に比べて、光の取り出し効率を向上させることが可能である。
　なお、発光素子ＬＥＤからの出射光のうち、当該発光素子ＬＥＤの出射面から延びる法線とのなす角度θが上記した＋θ２よりも大きい出射光は、反射板５２で反射したとしても、正面方向の光として取り出すことができないので、図５では＋θ２より大きい角度をなして出射される光の図示を省略している。同様に、発光素子ＬＥＤからの出射光のうち、当該発光素子ＬＥＤの出射面から延びる法線とのなす角度θが上記した－θ２よりも小さい出射光は、反射板５２で反射したとしても、正面方向の光として取り出すことができないので、図５では－θ２より小さい角度をなして出射される光の図示を省略している。
　以下では、比較例を用いて、本実施形態に係る表示装置１の効果について説明する。なお、比較例は、本実施形態に係る表示装置１が奏し得る効果の一部を説明するためのものであって、本実施形態と比較例とで共通する構成や効果を本願発明の範囲から除外するものではない。
　図６は、比較例に係る表示装置１００の断面構造を模式的に表したものである。図７は、比較例に係る表示装置１００に実装される発光素子ＬＥＤからの出射光の取り出し方を説明するための模式図である。
　比較例に係る表示装置１００は、発光素子ＬＥＤと対向する位置（換言すると、発光素子ＬＥＤの出射面の上方）において、対向基板ＣＴ側に設けられる平坦化膜５１に半球状凹型の穴Ｈが形成されていない点と、この半球状凹型の穴Ｈの表面に設けられる反射板５２がない点とで、本実施形態に係る表示装置１と相違している。
　比較例に係る表示装置１００においては、本実施形態に係る表示装置１における反射板５２に相当する構成がないため、発光素子ＬＥＤの出射光は対向基板ＣＴ側から取り出される。つまり、観察者は、アレイ基板ＡＲ側からではなく、対向基板ＣＴ側から表示装置１００（の表示パネル）に表示される画像を観察する。
　一般的に、発光素子ＬＥＤは、高効率発光および高視角特性という特性を有している一方で、発光素子ＬＥＤの出射光は、図７に示すように、多方向に拡散されてしまうという特性がある。比較例に係る表示装置１００は、出射光の取り出し方に特に工夫が施されていないため、多方向に拡散された出射光を用いて表示パネルに画像を表示している。しかしながら、表示パネルに画像を表示するために用いられる出射光は、表示パネルの正面方向の出射光（この場合、発光素子ＬＥＤの出射面から見て正面方向の出射光）に限られるため、比較例に係る表示装置１００のように多方向に拡散された出射光を用いて画像を表示する場合、出射光の取り出し効率が低く、表示パネルの正面方向への光量が低下し、画像の輝度が低下してしまうという問題がある。これは、観察者にとって好ましいことではない。
　上記した比較例に係る表示装置１００に対し、本実施形態に係る表示装置１においては、図３に示したように、発光素子ＬＥＤの出射面と対向する位置に半球状凹型の穴Ｈおよび半球状凹型の反射板５２が設けられており、発光素子ＬＥＤからの出射光は反射板５２で反射し、発光素子ＬＥＤの出射面とは反対側のアレイ基板ＡＲ側から取り出される。
　本実施形態に係る表示装置１においては、発光素子ＬＥＤからの出射光を反射板５２で反射させて取り出すという工夫を施すことにより、発光素子ＬＥＤの出射面とは反対側の表示パネル２の正面方向に出射光を集光することを可能にしている。具体的には、本願発明者らの検討によれば、上記した±θ１を±３０°とし、上記した±θ２を６５°とし、反射板５２の反射率を８０％とした場合、上記したように０°≦θ＜＋３０°および－３０°＜θ≦０°の範囲内にある出射光は画像の表示に寄与することのない無効な光に相当するものの、＋３０°≦θ≦＋６５°および－６５°≦θ≦－３０°の範囲内にある出射光を発光素子ＬＥＤの出射面とは反対側の表示パネル２の正面方向に集光し有効な光として取り出すことが可能となり、比較例に係る表示装置１００に比べて、およそ２．５倍の輝度を達成することが可能となる。
　なお、ここでは、発光素子ＬＥＤの出射面から延びる法線とのなす角度θが±３０°～±６５°の範囲内にある出射光を集光してアレイ基板ＡＲ側から取り出す場合について説明したが、上記した±θ１および±θ２の値は上記した値に限られるものではない。
　また、本実施形態に係る表示装置１は、図２に示すように、発光素子ＬＥＤの下方において当該発光素子ＬＥＤと重畳する位置にＴＦＴ（駆動トランジスタＤＲＴ）が設けられている。本実施形態に係る表示装置１は、発光素子ＬＥＤからの出射光を反射板５２で反射させ、発光素子ＬＥＤの出射面とは反対側のアレイ基板ＡＲ側から取り出すため、発光素子ＬＥＤの下方に設けられるＴＦＴの配置によっては当該ＴＦＴが出射光を取り出すにあたって妨げとなり、光の取り出し効率が低下する可能性がある。
　しかしながら、本実施形態に係る表示装置１は、上記したように、発光素子ＬＥＤの下方において当該発光素子ＬＥＤと重畳する位置（換言すると、平面視において、発光素子ＬＥＤと重畳する位置）にＴＦＴが設けられているので、反射板５２で反射した光はＴＦＴによって妨げられることなく、当該ＴＦＴの両脇を通って取り出すことが可能である。これによれば、アレイ基板ＡＲに設けられるＴＦＴに起因した光の取り出し効率の低下を抑制することが可能である。
　なお、本実施形態においては、図２に示したように、ＴＦＴが発光素子ＬＥＤの下方において重畳する位置に配置される場合について説明したが、アレイ基板ＡＲ側から出射光を取り出すにあたって、光の取り出し効率を低下させないのであれば、ＴＦＴの配置は図２に示す配置と異なっていても良い。
　具体的には、図８に示すように、ＴＦＴは、発光素子ＬＥＤの下方において当該発光素子ＬＥＤと重畳しない位置、より詳しくは、半球状凹型の穴Ｈと重畳しない位置に設けられるとしても良い。これによれば、上記と同様に、反射板５２で反射した光の妨げとなる要素が発光素子ＬＥＤの下方にないので、光の取り出し効率の低下を抑制することが可能である。但し、この配置の場合、１つの発光素子ＬＥＤに関する各構成要素が占める領域が増大するため、図２に示した構成に比べて、表示領域ＤＡに配置可能な発光素子ＬＥＤの個数が減少する可能性がある。
　また、本実施形態では、発光素子ＬＥＤの一部が半球状凹型の穴Ｈ内（換言すると、ランプハウス内）に入っている場合、つまり、発光素子ＬＥＤの一部が半球状凹型の穴Ｈにより囲まれている場合について説明したが、発光素子ＬＥＤは、半球状凹型の穴Ｈより下方に配置され、半球状凹型の穴Ｈにより囲まれていなくても良い。しかしながら、発光素子ＬＥＤの一部が半球状凹型の穴Ｈにより囲まれている方が、発光素子ＬＥＤからの出射光が対向基板ＣＴ側に漏れ出ることがないので、光の取り出し効率の観点によれば、発光素子ＬＥＤはその一部が半球状凹型の穴Ｈにより囲まれている方が望ましい。
　以上説明したように、本実施形態に係る表示装置１は、発光素子ＬＥＤが実装されるアレイ基板ＡＲと、アレイ基板ＡＲに対向する対向基板ＣＴと、を備え、この対向基板ＣＴは、発光素子ＬＥＤの上方であって、当該発光素子ＬＥＤの出射面と対向する位置に反射板５２を備えている。これによれば、発光素子ＬＥＤからの出射光を反射板５２で反射させて、表示装置１の正面方向に集光することが可能となる。つまり、マイクロＬＥＤディスプレイ（表示装置１）の正面方向への光量を向上させることが可能である。
　なお、本実施形態においては、上記した図２に示したように発光素子ＬＥＤを介して陽極ＡＮと対向する位置に陰極ＣＡが配置される場合（換言すると、陽極ＡＮと陰極ＣＡとが縦置きされている場合）について説明したが、陽極ＡＮおよび陰極ＣＡの配置は図２に示す配置と異なっていても良い。
　具体的には、図９に示すように、陽極ＡＮと陰極ＣＡとが間隔を空けて同層に配置されても良い（換言すると、陽極ＡＮと陰極ＣＡとは横置きされても良い）。この場合、陽極ＡＮに接続される画素電極２８の同層には横方向に所定の間隔を空けて、陰極ＣＡに接続される共通電極３１’が配置される。このような構成であっても、陽極ＡＮおよび陰極ＣＡの配置と、陽極ＡＮに接続される画素電極２８および陰極ＣＡに接続される共通電極３１’の配置とが異なる点以外は、上記した図２に示した構成と同様であるため、既に説明した各種効果と同様な効果を得ることが可能である。
　なお、図９に示す陽極ＡＮおよび陰極ＣＡ間の間隙と、画素電極２８および共通電極３１’間の間隙とは、発光素子ＬＥＤの陽極ＡＮおよび陰極ＣＡの上面に沿うように例えば樹脂材料を用いて平坦化される。また、共通電極３１’は、各発光素子ＬＥＤの陰極ＣＡに接するように連続的に形成されていれば良い（ＩＯＴスパッタ等）。
　以下では、本実施形態に係る表示装置１の変形例について説明する。　
　［変形例］　
　図１０は、本実施形態の変形例に係る表示装置１の断面構造を模式的に表したものである。図１１は、変形例に係る表示装置１に実装される発光素子ＬＥＤからの出射光の取り出し方を説明するための模式図である。
　変形例に係る表示装置１は、図１０に示すように、対向基板ＣＴ側の平坦化膜５１に形成される半球状凹型の穴Ｈの表面全てに反射板５２が設けられていない点、換言すると、半球状凹型の穴Ｈの表面に設けられる反射板５２が発光素子ＬＥＤの出射面と直交する法線方向において開口部を有している点で、図２に示した構造と相違している。つまり、接着層４０と平坦化膜５１とは、半球状凹型の穴Ｈ内においても反射板５２の開口部を介して接している。なお、図１０に示す構造の場合、カバー部材５０は例えばガラスや透明樹脂材料等、透明な材料により形成されることが望ましい。
　図２に示した構造の場合、図５に示したように、発光素子ＬＥＤからの出射光のうち、当該発光素子ＬＥＤの出射面から延びる法線とのなす角度θが０°≦θ＜＋θ１および－θ１＜θ≦０°の範囲内にある出射光は、画像の表示に寄与することのできない無効な光に相当する。これに対し、変形例に係る表示装置１の場合、図１１に示すように、発光素子ＬＥＤからの出射光のうち、当該発光素子ＬＥＤの出射面から延びる法線とのなす角度θが０°≦θ＜＋θ１および－θ１＜θ≦０°の範囲内にある出射光は対向基板ＣＴ側から取り出し、かつ、当該発光素子ＬＥＤの出射面から延びる法線とのなす角度θが＋θ１≦θ≦＋θ２および－θ２≦θ≦－θ１の範囲内にある出射光はアレイ基板ＡＲ側から取り出すことが可能である。
　これによれば、観察者は、アレイ基板ＡＲ側からだけでなく、対向基板ＣＴ側からも表示装置１に表示される画像を観察することが可能となる。つまり、本変形例によれば、既に説明した各種効果と同様な効果を得ることが可能な上に、アレイ基板ＡＲ側および対向基板ＣＴ側の両面から画像を観察可能な表示装置１を提供することが可能となる。
　以上説明した一実施形態によれば、マイクロＬＥＤディスプレイの正面方向への光量を向上させ得る表示装置を提供することが可能となる。
　以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
　本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
　１…表示装置、１０…発光素子、２１…絶縁基板、２２…アンダーコート層、２３…遮光層、２４…層間絶縁膜、２５…平坦化膜、２６…導電層、２７…絶縁層、２８…画素電極、２９…絶縁層、３０…素子絶縁層、３１…共通電極、４０…接着層、５０…カバー部材、５１…平坦化膜、５２…反射板、ＡＮ…陽極、ＡＲ…アレイ基板、ＣＡ…陰極、ＣＴ…対向基板、Ｅ１…第１電極、Ｅ２…第２電極、ＧＥ…ゲート電極、ＧＩ…ゲート絶縁膜、Ｈ…半球状凹型の穴、ＬＥＤ…発光素子、ＬＬ…引き回し配線、ＳＣ…半導体層。

Claims (10)

  1. 　発光素子が実装される第１基板と、
    　前記第１基板に対向する第２基板と、
    　を具備し、
    　前記第２基板は、
    　前記発光素子より上方であって、当該発光素子の出射面と対向する位置に反射板を備える、
    　表示装置。
  2. 　前記第２基板は、
    　前記発光素子の出射面と対向する位置に半球状凹型の穴を有し、
    　前記反射板は、前記半球状凹型の穴の表面に設けられている、
    　請求項１に記載の表示装置。
  3. 　前記反射板は、前記半球状凹型の穴の表面全体に設けられている、
    　請求項２に記載の表示装置。
  4. 　前記発光素子の出射面は、前記半球状凹型の穴によって囲まれている、
    　請求項２に記載の表示装置。
  5. 　前記第１基板および前記第２基板を接着する接着層をさらに具備し、
    　前記接着層は、前記発光素子の屈折率と同一の屈折率または前記発光素子の屈折率より高い屈折率を有し、
    　前記半球状凹型の穴には、前記接着層が充填される、
    　請求項２に記載の表示装置。
  6. 　前記第１基板は、
    　前記発光素子より下方に配置され、当該発光素子に対して供給される電流を制御する駆動トランジスタを備え、
    　前記駆動トランジスタは、
    　平面視において前記発光素子と重畳する位置に配置される、
    　請求項２に記載の表示装置。
  7. 　前記発光素子より下方に配置され、当該発光素子に対して供給される電流を制御する駆動トランジスタを備え、
    　前記駆動トランジスタは、
    　平面視において前記半球状凹型の穴と重畳しない位置に配置される、
    　請求項２に記載の表示装置。
  8. 　前記反射板は、前記発光素子からの出射光のうち、当該発光素子の出射面の法線方向とのなす角度θが３０°≦θ≦６５°および－６５°≦θ≦－３０°の範囲内にある出射光を前記第１基板側に向けて反射させる、
    　請求項１に記載の表示装置。
  9. 　前記反射板は、前記発光素子の出射面の法線方向に開口部を有して、前記半球状凹型の穴の表面に設けられている、
    　請求項２に記載の表示装置。
  10. 　前記反射板は、前記発光素子からの出射光のうち、当該発光素子の出射面の法線方向とのなす角度θが０°≦θ＜３０°および－３０°＜θ≦０°の範囲内にある出射光を、前記開口部を介して前記第２基板側に透過させる、
    　請求項９に記載の表示装置。
PCT/JP2020/022870 2019-06-25 2020-06-10 表示装置 WO2020261997A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/560,256 US20220123171A1 (en) 2019-06-25 2021-12-23 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-117426 2019-06-25
JP2019117426A JP7313925B2 (ja) 2019-06-25 2019-06-25 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/560,256 Continuation US20220123171A1 (en) 2019-06-25 2021-12-23 Display device

Publications (1)

Publication Number Publication Date
WO2020261997A1 true WO2020261997A1 (ja) 2020-12-30

Family

ID=74060250

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/022870 WO2020261997A1 (ja) 2019-06-25 2020-06-10 表示装置

Country Status (3)

Country Link
US (1) US20220123171A1 (ja)
JP (1) JP7313925B2 (ja)
WO (1) WO2020261997A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023007823A1 (ja) * 2021-07-30 2023-02-02 ソニーグループ株式会社 発光デバイスおよび画像表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112580A1 (ja) * 2021-12-17 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 表示装置および電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307152A (ja) * 1999-02-15 2000-11-02 Yukihiro Mukoda 表示用光源装置
WO2010038180A2 (en) * 2008-10-01 2010-04-08 Philips Intellectual Property & Standards Gmbh Passive matrix display
JP2014515863A (ja) * 2011-03-07 2014-07-03 コーニンクレッカ フィリップス エヌ ヴェ 発光モジュール、ランプ、照明器具、及び表示装置
JP2015524999A (ja) * 2012-07-18 2015-08-27 ジースマット カンパニー リミテッドＧ−Ｓｍａｔｔ Ｃｏ．， Ｌｔｄ 透明電光板およびその製造方法
JP2016538586A (ja) * 2013-12-17 2016-12-08 ルクスビュー テクノロジー コーポレイション ディスプレイモジュール及びシステムアプリケーション
JP2018010309A (ja) * 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
US20180074372A1 (en) * 2016-09-12 2018-03-15 Seoul Semiconductor Co., Ltd. Display apparatus
US20190006327A1 (en) * 2017-06-30 2019-01-03 Samsung Electronics Co., Ltd. Light emitting diode apparatus and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101941661B1 (ko) * 2012-09-04 2019-01-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
KR20150145834A (ko) * 2014-06-19 2015-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
GB201413578D0 (en) * 2014-07-31 2014-09-17 Infiniled Ltd A colour iled display on silicon

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307152A (ja) * 1999-02-15 2000-11-02 Yukihiro Mukoda 表示用光源装置
WO2010038180A2 (en) * 2008-10-01 2010-04-08 Philips Intellectual Property & Standards Gmbh Passive matrix display
JP2014515863A (ja) * 2011-03-07 2014-07-03 コーニンクレッカ フィリップス エヌ ヴェ 発光モジュール、ランプ、照明器具、及び表示装置
JP2015524999A (ja) * 2012-07-18 2015-08-27 ジースマット カンパニー リミテッドＧ−Ｓｍａｔｔ Ｃｏ．， Ｌｔｄ 透明電光板およびその製造方法
JP2018010309A (ja) * 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2016538586A (ja) * 2013-12-17 2016-12-08 ルクスビュー テクノロジー コーポレイション ディスプレイモジュール及びシステムアプリケーション
US20180074372A1 (en) * 2016-09-12 2018-03-15 Seoul Semiconductor Co., Ltd. Display apparatus
US20190006327A1 (en) * 2017-06-30 2019-01-03 Samsung Electronics Co., Ltd. Light emitting diode apparatus and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023007823A1 (ja) * 2021-07-30 2023-02-02 ソニーグループ株式会社 発光デバイスおよび画像表示装置

Also Published As

Publication number Publication date
US20220123171A1 (en) 2022-04-21
JP2021004926A (ja) 2021-01-14
JP7313925B2 (ja) 2023-07-25

Similar Documents

Publication Publication Date Title
CN107026245B (zh) 有机发光显示装置
CN107785393B (zh) 显示装置及其制造方法
TWI651703B (zh) 有機發光顯示裝置
TWI674525B (zh) 抗反射整合觸控顯示面板
KR101730609B1 (ko) 유기전계 발광소자
JP6605441B2 (ja) 表示装置及びその製造方法
WO2021006247A1 (ja) 表示装置、及びその製造方法
JP2020154117A (ja) 表示装置
US20220123171A1 (en) Display device
TW202135352A (zh) 透明顯示裝置
WO2020189131A1 (ja) 表示装置
US10763309B2 (en) Display device
CN101025536B (zh) 液晶显示装置
US20220158036A1 (en) Display device
WO2020230497A1 (ja) 表示装置
TWI703724B (zh) 顯示裝置
KR20210148534A (ko) 표시 장치
KR20220000446A (ko) 표시 장치
JP6557999B2 (ja) 発光素子、電気光学装置、電子機器、及び発光素子の製造方法
EP3902008A2 (en) Light emitting display device and manufacturing method thereof
WO2022045063A1 (ja) 表示装置
US20240164184A1 (en) Display panel
US20230309353A1 (en) Display panel and display device
WO2022054843A1 (ja) 表示装置、発光装置および電子機器
US20210280658A1 (en) Display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20830974

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20830974

Country of ref document: EP

Kind code of ref document: A1