WO2020240702A1

WO2020240702A1 - 遮断装置

Info

Publication number: WO2020240702A1
Application number: PCT/JP2019/021117
Authority: WO
Inventors: 卓志稲垣; 翔常世田; 伊藤　弘基
Original assignee: 三菱電機株式会社
Priority date: 2019-05-28
Filing date: 2019-05-28
Publication date: 2020-12-03
Also published as: US20220208490A1; EP3979285A1; JPWO2020240702A1; JP6704539B1; EP3979285A4

Abstract

遮断装置（１）は、主遮断器（２１，２２，２３，２４）と、インピーダンス回路（３１，３２，３３，３４）と、ユニット用避雷器（４１，４２，４３，４４）とが互いに並列に接続された遮断ユニット（２ａ，２ｂ，２ｃ，２ｄ）を備え、主遮断器（２１，２２，２３，２４）が直列に接続された遮断部（８）と、リアクトル（５６）、コンデンサ（５５）及び投入スイッチ（５１，５２，５３，５４）を備え、遮断部（８）に並列に接続される共振回路部（５）と、リアクトル（５６）を介して遮断部（８）に並列に接続される全点用避雷器（６）を備える。ユニット用避雷器（４１，４２，４３，４４）の制限電圧は、遮断ユニット（２ａ，２ｂ，２ｃ，２ｄ）間で同一であり、且つ、全点用避雷器（６）の制限電圧を遮断部（８）における遮断ユニット（２ａ，２ｂ，２ｃ，２ｄ）の直列数で除した値の１.１倍から１.６倍までの範囲内にある。

Description

遮断装置

　本発明は、遮断部の主遮断器に強制消弧方式の機械式の開閉器を用いて高電圧の電流を遮断する遮断装置に関する。

　高電圧の電流を遮断する遮断装置として、遮断部が複数の主遮断器を直列に接続した、いわゆる多点切りの構成が採用されることがある。

　多点切りの遮断装置においては、遮断直後に主遮断器の極間に発生する過渡回復電圧（Ｔｒａｎｓｉｅｎｔ　Ｒｅｃｏｖｅｒｙ　Ｖｏｌｔａｇｅ：ＴＲＶ）、及び主遮断器の開放時に主遮断器の極間に印加される系統電圧が、各主遮断器のそれぞれに対して均等に分圧されること、即ち電圧分担を均等化することが重要である。電圧分担が均等化されない場合、電圧分担の偏りを考慮して各主遮断器に耐電圧性能のマージンを持たせる必要がある。これにより、機器が大型化し、主遮断器のスペックが過剰なものになるといった課題が生ずる。

　上記の課題に対応するため、下記特許文献１には、各主遮断器の極間と並列に均等分圧（以下、「均圧」と略す）用のコンデンサ及び均圧用の抵抗を接続して電圧分担の均等化を図る技術が開示されている。

特開昭５６－３２６３１号公報

　主遮断器が強制消弧方式の機械式の開閉器である場合、主遮断器の機械的動作のばらつきを小さくしても、遮断時において極間に発生するアークの遮断特性、及び直列に接続された複数の主遮断器における微小な遮断責務の違いなどから、遮断タイミングのばらつきを回避することは困難である。

　複数の主遮断器において、遮断タイミングがばらつくと、先に遮断した主遮断器の極間には、残りの主遮断器が遅れて遮断するまでの間、主遮断器全点分のＴＲＶが印加されることになる。

　上記特許文献１の構成において、主遮断器のそれぞれに並列に接続される均圧用のコンデンサは、遅れて遮断する主遮断器が遮断した直後から、電圧分担の均等化に寄与しようとするものの、その時定数が急峻な電圧変化に追従できず、各主遮断器の電圧分担が不均一なまま遮断が完了してしまうことになる。

　従って、上記特許文献１の技術を用いる場合、遮断部の主遮断器の耐電圧性能に余分なマージンを確保するか、主遮断器の直列数を余分に設けるなどの対応が必要であり、主遮断器を含む遮断部の小型化及び低コスト化を阻害する要因となっていた。

　本発明は、上記に鑑みてなされたものであって、遮断部の耐電圧性能が過剰になるのを回避して、遮断部の小型化及び低コスト化を図ることができる遮断装置を得ることを目的とする。

　上述した課題を解決し、目的を達成するため、本発明に係る遮断装置は、主遮断器と、分圧回路と、第１の避雷器とが互いに並列に接続された遮断ユニットを複数備え、複数の主遮断器が直列に接続された遮断部を備える。また、遮断装置は、リアクトル、コンデンサ及び投入スイッチを備え、遮断部に並列に接続される共振回路部を備える。更に、遮断装置は、リアクトルを介して遮断部に並列に接続される第２の避雷器を備える。第１の避雷器の制限電圧は、複数の遮断ユニット間で同一であり、且つ、第２の避雷器の制限電圧を遮断部における遮断ユニットの直列数で除した値の１.１倍から１.６倍までの範囲内にある。

　本発明に係る遮断装置によれば、遮断部の耐電圧性能が過剰になるのを回避することができ、遮断部の小型化及び低コスト化を図ることができるという効果を奏する。

実施の形態１に係る遮断装置の回路構成例を示す図実施の形態１における制御部の機能を実現するハードウェア構成の一例を示す図実施の形態１で用いる一般的な避雷器の電圧電流特性の一例を示す図実施の形態１の動作説明に供する基本回路図実施の形態１の要部の説明に供する第１の波形例を示す図実施の形態１の要部の説明に供する第２の波形例を示す図実施の形態１の要部の説明に供する第３の波形例を示す図実施の形態１の要部の特徴を表す特性カーブを示す図実施の形態１の要部の説明に供する第４の波形例を示す図実施の形態１の構成において遅れて遮断する遮断器の遮断責務が厳しくなる理由の説明に供する図遅れて遮断する遮断器の遮断責務を緩和する実施の形態２に係る遮断装置の要部の構成を示す図図１１の構成において遅れて遮断する遮断器に流れる電流波形の例を示す図実施の形態１における遮断部を交流遮断用の遮断部として用いる実施の形態３に係る遮断装置の配置例を示す図

　以下に添付図面を参照し、本発明の実施の形態に係る遮断装置について詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。また、以下では、電気的な接続を単に「接続」と称して説明する。

実施の形態１.
　図１は、実施の形態１に係る遮断装置の回路構成例を示す図である。図２は、実施の形態１における制御部の機能を実現するハードウェア構成の一例を示す図である。

　実施の形態１に係る遮断装置１は、主遮断器群２と、分圧回路群３と、ユニット用避雷器群４と、共振回路部５と、全点用避雷器６と、制御部１０とを備える。

　図１に示すように、主遮断器群２は、直列に接続された複数の主遮断器２１，２２，２３，２４を備える。即ち、実施の形態１に係る遮断装置１は、いわゆる多点切り構成された遮断装置である。主遮断器２１，２２，２３，２４は、主線路である直流線路５０に配置された直流遮断器である。主遮断器２１，２２，２３，２４の一例は、電流遮断能力の高い真空遮断器であるが、真空遮断器以外のスイッチ開閉器を主遮断器として使用してもよい。

　図１において、主遮断器２１が配置されている側が電源側であり、主遮断器２４が配置されている側が系統側である。電源側及び系統側の直流線路５０には、それぞれ断路器８０，８１が配置されている。断路器８０は、遮断装置１を電源から切り離すための開閉器である。断路器８１は、遮断装置１を系統から切り離すための開閉器である。

　分圧回路群３は、直列に接続された複数の均圧用のインピーダンス回路３１，３２，３３，３４を有する。各インピーダンス回路の構成要素は、コンデンサ素子及び抵抗器である。第１の分圧回路であるインピーダンス回路３１は、第１の主遮断器である主遮断器２１に並列に接続される。第２の分圧回路であるインピーダンス回路３２は、第２の主遮断器である主遮断器２２に並列に接続される。第３の分圧回路であるインピーダンス回路３３は、第３の主遮断器である主遮断器２３に並列に接続される。第４の分圧回路であるインピーダンス回路３４は、第４の主遮断器である主遮断器２４に並列に接続される。インピーダンス回路３１，３２，３３，３４は、並列に接続される各主遮断器の極間に生ずる極間電圧を均等に分圧するように動作する。

　ユニット用避雷器群４は、直列に接続された複数のユニット用避雷器４１，４２，４３，４４を有する。ユニット用避雷器４１，４２，４３，４４は、エネルギー吸収機器の例示である。ユニット用避雷器４１，４２，４３，４４は、並列に接続される各主遮断器の極間に生ずる極間電圧を制限電圧以下に抑制する。なお、ユニット用避雷器４１，４２，４３，４４のそれぞれを「第１の避雷器」と呼び、全点用避雷器６を「第２の避雷器」と呼ぶ場合がある。

　互いに並列に接続される、主遮断器２１、インピーダンス回路３１及びユニット用避雷器４１は、遮断ユニット２ａを構成する。互いに並列に接続される、主遮断器２２、インピーダンス回路３２及びユニット用避雷器４２は、遮断ユニット２ｂを構成する。互いに並列に接続される、主遮断器２３、インピーダンス回路３３及びユニット用避雷器４３は、遮断ユニット２ｃを構成する。互いに並列に接続される、主遮断器２４、インピーダンス回路３４及びユニット用避雷器４４は、遮断ユニット２ｄを構成する。

　また、分圧回路群３及びユニット用避雷器群４は、電圧分担改善部７を構成する。主遮断器群２及び電圧分担改善部７は、遮断部８を構成する。

　共振回路部５は、分圧回路群３及びユニット用避雷器群４と共に、主遮断器群２の両端に並列に接続される。共振回路部５は、直流線路５０に事故電流が流れた場合に、当該事故電流に重畳させる共振性電流を生成する回路である。共振回路部５は、直列に接続された投入スイッチ５１，５２，５３，５４と、コンデンサ５５と、リアクトル５６とを備える。コンデンサ５５は、図示しない外部充電装置又は系統電圧によって、予め既定の電圧に充電されている。投入スイッチ５１，５２，５３，５４の一例は、放電ギャップ装置である。共振性電流の周波数は、コンデンサ５５のキャパシタンスＣｐ及びリアクトル５６のインダクタンスＬｐによって決定される。

　第２の避雷器である全点用避雷器６は、投入スイッチ５１，５２，５３，５４のそれぞれと、コンデンサ５５とによる直列回路の両端に並列に接続される。この接続により、回路的に見ると、全点用避雷器６とリアクトル５６とによる直列回路が、主遮断器群２の両端に並列に接続される構成となる。

　なお、図１では、遮断ユニットの数、即ち遮断部８における遮断ユニットの直列数を４としているが、これに限定されない。遮断ユニットの直列数は２以上、即ち複数であればよく、後述する本実施の形態の効果が得られる。

　制御部１０は、主遮断器２１，２２，２３，２４、及び投入スイッチ５１，５２，５３，５４の開閉を制御する。なお、主遮断器２１，２２，２３，２４、及び投入スイッチ５１，５２，５３，５４のそれぞれを指して「開閉器」と呼ぶ場合がある。

　制御部１０の機能を実現する場合には、図２に示すように、演算を行うプロセッサ２００、プロセッサ２００によって読みとられるプログラムが保存されるメモリ２０２及び信号の入出力を行うインタフェース２０４を含む構成とすることができる。各開閉器の開閉を制御するためのプログラムは、メモリ２０２に保持される。制御部１０は、インタフェース２０４を介して必要な情報の授受を行い、メモリ２０２で保持されているプログラムをプロセッサ２００に実行させることにより、後述する制御を実施する。

　なお、プロセッサ２００は、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）といった演算手段であってもよい。また、メモリ２０２とは、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ　ＥＰＲＯＭ）といった不揮発性又は揮発性の半導体メモリが該当する。

　図３は、実施の形態１で用いる一般的な避雷器の電圧電流特性の一例を示す図である。図３では、横軸を電流とし、縦軸は電圧を表している。避雷器は、図３に示されるように、ある一定以上の電圧が印加されると急激に抵抗値が低下して導電帯となる非線形な特性を有している。この特性により、避雷器の放電中は、電流が増加しても過電圧が制限される。このように、避雷器の放電中において、避雷器の両端に発生する制限された電圧が「制限電圧」である。なお、本発明の技術分野においては、図３に示されるように、避雷器に流れる電流が公称放電電流であるときの電圧を指して「制限電圧」と呼ぶことが一般的である。

　次に、実施の形態１に係る遮断装置１の要部に関する構成及び動作について説明する。

　まず、実施の形態１の構成の特徴は以下の通りである。

　（ａ）第１の避雷器であるユニット用避雷器４１，４２，４３，４４の制限電圧は、各遮断ユニット間で同一である。
　（ｂ）第１の避雷器であるユニット用避雷器４１，４２，４３，４４の制限電圧は、第２の避雷器である全点用避雷器６の制限電圧を遮断部８における各遮断ユニットの直列数で除した値の１.１倍から１.６倍までの範囲内にある。

　ここで、全点用避雷器６の制限電圧を「Ｖｔ」、各遮断ユニットの制限電圧を「Ｖｕ」、各遮断ユニットの直列数を「ｎ」で表す。また、直列数ｎで除した値に乗算する倍数を「Ｋ」で表し、「倍数Ｋ」と呼ぶ。すると、各遮断ユニットの制限電圧Ｖｕは、全点用避雷器６の制限電圧Ｖｔ、直列数ｎ及び倍数Ｋを用いて、以下の（１）式で表すことができる。また、倍数Ｋに関する上記（ｂ）の関係は、以下の（２）式で表すことができる。

　Ｖｕ＝Ｖｔ／ｎ×Ｋ　　…（１）
　１.１≦Ｋ≦１.６　　　…（２）

　以下、上記のように設定する理由について図４から図９を参照して説明する。

　図４は、実施の形態１の動作説明に供する基本回路図である。図４に示す基本回路図では、主遮断器群２、分圧回路群３、ユニット用避雷器群４及び共振回路部５の各構成要素の数を最小構成数である「２」としている。なお、図４の構成では、投入スイッチ５１，５２の各両端に均圧用のインピーダンス回路６１，６２を接続している。また、以下の記載では、主遮断器２１を「Ｃｂ１」と表記し、主遮断器２２を「Ｃｂ２」と表記する場合がある。

　図５は、実施の形態１の要部の説明に供する第１の波形例を示す図である。図５の上段部には、遮断時の電圧波形、即ちＴＲＶの時間変化が示されている。図５の例は、図４に示す基本回路図の構成において、主遮断器Ｃｂ１が先に遮断し、主遮断器Ｃｂ２が遅れて遮断した場合のシミュレーション結果による波形である。細実線は主遮断器Ｃｂ１のＴＲＶ、太破線は主遮断器Ｃｂ２のＴＲＶ、そして太実線は主遮断器Ｃｂ１のＴＲＶの値と主遮断器Ｃｂ２のＴＲＶの値とを合算した主遮断器Ｃｂ１，Ｃｂ２全体のＴＲＶを示している。

　直流線路５０に事故電流が流れた場合、事故電流に重畳させる共振性電流によってゼロ点が形成され、図５の例では、主遮断器Ｃｂ１が先に遮断する。このとき、コンデンサ５５には、余力のエネルギーが残っているため、そのときのコンデンサ５５の電圧が主遮断器Ｃｂ１の両端に逆極性で表れる。これが、図５の上段部に示した「負のＴＲＶ」である。よって、先に遮断した主遮断器Ｃｂ１は負のＴＲＶからスタートする波形となるのに対し、遅れて遮断する主遮断器Ｃｂ２はゼロからスタートする波形となる。主遮断器Ｃｂ１，Ｃｂ２は共に、それぞれに並列に接続される避雷器による制限電圧によって電圧が制限される。図５の例では、前述した倍数Ｋが、Ｋ＝１.０に設定されていることで、主遮断器Ｃｂ２のＴＲＶが制限電圧に達した後に全体の遮断が完了する状況が想定されている。このため、負のＴＲＶからスタートする主遮断器Ｃｂ１のＴＲＶが主遮断器Ｃｂ２の制限電圧に追いつく。これにより、全体の遮断の完了時には、Ｖ１＝Ｖ２となり、Ｖ１／Ｖ２＝１.０となる。

　図５の下段部には、ユニット用避雷器４１によって処理されるエネルギーが細実線で示され、ユニット用避雷器４２によって処理されるエネルギーが太破線で示されている。また、ユニット用避雷器４１，４２のそれぞれと、全点用避雷器６との全体によって処理されるエネルギーが太実線で示されている。この波形から理解できるように、図５の例は、ユニット用避雷器４１，４２のエネルギー処理量が、ユニット用避雷器全体のエネルギー処理量に比べて、相対的に大きい処理量となっている。

　図６は、実施の形態１の要部の説明に供する第２の波形例を示す図であり、各部の波形の意味は、図５と同じである。また、倍数Ｋの値を除き、実施条件は図５と同一である。

　図６は、前述した倍数Ｋが、Ｋ＝１.４に設定された場合のシミュレーション結果である。図６の例では、倍数Ｋが、Ｋ＝１.４に設定されていることで、主遮断器Ｃｂ２のＴＲＶが制限電圧に達する前に全体の遮断が完了する状況が想定されている。これにより、全体の遮断の完了時には、Ｖ１＜Ｖ２の関係となる。図６の例では、Ｖ１／Ｖ２の値は、約０.８８である。

　なお、主遮断器Ｃｂ１，Ｃｂ２のＴＲＶは時間によって変化する波形であり、Ｖ１／Ｖ２の値は時間によって変動する。そこで、Ｖ１／Ｖ２の値を求める時刻は、主遮断器Ｃｂ１，Ｃｂ２全体のＴＲＶがピークとなるＡ点としている。

　図６の下段部には、避雷器エネルギーの波形が示されている。図６の下段部の波形によれば、ユニット用避雷器４１，４２のエネルギー処理量が、図５に比べて小さくなっていることが分かる。

　図７は、実施の形態１の要部の説明に供する第３の波形例を示す図であり、各部の波形の意味は、図５及び図６と同じである。また、倍数Ｋの値を除き、実施条件は図５及び図６と同一である。

　図７は、前述した倍数Ｋが、Ｋ＝１.８に設定された場合のシミュレーション結果である。図７の例では、倍数Ｋが、Ｋ＝１.８に設定されているので、図６の場合と同様に、主遮断器Ｃｂ２のＴＲＶが制限電圧に達する前に全体の遮断が完了する状況が想定されている。更に、図６の例よりも、倍数Ｋの値が大きいので、Ｖ１／Ｖ２の値は、図６の例よりも小さくなる。具体的に、図７の例におけるＶ１／Ｖ２の値は、約０.４６である。

　なお、倍数Ｋの値を大きくすれば、ユニット用避雷器全体のエネルギー処理量に対するユニット用避雷器４１，４２のエネルギー処理量が、図５及び図６の例よりも改善されることは分かっている。このため、図７では、避雷器エネルギーについては、図示を省略している。

　図８は、実施の形態１の要部の特徴を表す特性カーブを示す図である。図８において、横軸には倍数Ｋの値を示し、縦軸にはＶ１／Ｖ２の値を示している。図８では、図７での実施結果に加え、Ｋ＝０.８、１.１、１.２及び１.６について、シミュレーション結果によるＶ１／Ｖ２の値を追加している。

　Ｖ１／Ｖ２の値が１に近いほど、より均圧化されることを意味する。一方、倍数Ｋを小さくすると、ユニット用避雷器が処理するエネルギーが大きくなる。これらの相反する関係により、図８では、倍数Ｋの値に応じた特性カーブの特徴を３つの領域に区分している。具体的に、倍数Ｋの値が１.１未満の領域を第１の領域とし、倍数Ｋの値が１.１以上、１.６以下の領域を第２の領域とし、倍数Ｋの値が１.６を超える領域を第３の領域としている。

　第１の領域は、電圧の均圧化率が大であるが、ユニット用避雷器が処理するエネルギーが大きく、好ましい領域ではない。また、第３の領域は、ユニット用避雷器が処理するエネルギーは小さくてよいが、電圧の均圧化率が低く、好ましい領域ではない。これらに対し、第２の領域は、電圧の均圧化率は比較的大きく、ユニット用避雷器が処理するエネルギーは小さくてよいので、好ましい領域である。

　以上により、実施の形態１では、倍数Ｋの値が１.１以上、且つ１．６以下の範囲を要部の構成としている。

　なお、前述の通り、図５から図７では、負のＴＲＶが大きい場合を例示した。負のＴＲＶが大きい場合、先に遮断するユニットが全ての負のＴＲＶを負担する。このため、制限電圧へ到達するまでの時間が長くなり、電圧分担に偏りが生じ易くなる。特に倍数Ｋが大きいときは、各ユニット用避雷器の制限電圧は、相対的に高くなる。このため、遅れて遮断する主遮断器Ｃｂ２が、主遮断器Ｃｂ２の制限電圧へ到達すると、主遮断器Ｃｂ２の制限電圧と全点用避雷器６の制限電圧との差電圧が主遮断器Ｃｂ１へ印加されることになる。即ち、負のＴＲＶが大きい場合は、主遮断器Ｃｂ１と主遮断器Ｃｂ２との間において、電圧分担の偏りが大きくなる。

　これに対し、図９では、負のＴＲＶが小さい場合の一例として、倍数Ｋが、Ｋ＝１.４の場合を示している。図９は、実施の形態１の要部の説明に供する第４の波形例を示す図である。

　負のＴＲＶが小さい場合、全点用避雷器６の制限電圧の到達時点において、主遮断器Ｃｂ１，Ｃｂ２の電圧は、１対１に均圧化され易くなる。これは、負のＴＲＶが小さいほど、先に遮断する遮断器及び遅れて遮断する遮断器のそれぞれが、それぞれの避雷器の制限電圧へ到達するまでの時間差が小さくなるからである。このため、負のＴＲＶが小さい場合では、上記数値限定の範囲に対する影響はないといっても過言ではない。

　以上説明したように、実施の形態１に係る遮断装置では、第１の避雷器の制限電圧は、複数の遮断ユニット間で同一であり、且つ、第２の避雷器の制限電圧を遮断部における遮断ユニットの直列数で除した値の１.１倍から１.６倍までの範囲内にあるように設定する。これにより、多点切りで構成された遮断装置において、遮断部の耐電圧性能が過剰になるのを回避することができ、遮断部の更なる小型化及び低コスト化を図ることが可能となる。

実施の形態２．
　実施の形態１では、主遮断器２１（Ｃｂ１）が先に遮断し、主遮断器２２（Ｃｂ２）が遅れて遮断する場合を一例として説明した。実情的には、遅れて遮断する遮断器の方が、先に遮断する遮断器よりも遮断責務が厳しくなる場合がある。そこで、実施の形態２では、遅れて遮断する遮断器の遮断責務を緩和する実施の形態について説明する。

　図１０は、実施の形態１の構成において遅れて遮断する遮断器の遮断責務が厳しくなる理由の説明に供する図である。図１１は、遅れて遮断する遮断器の遮断責務を緩和する実施の形態２に係る遮断装置の要部の構成を示す図である。図１２は、図１１の構成において遅れて遮断する遮断器に流れる電流波形の例を示す図である。

　主遮断器２１が主遮断器２２よりも先に遮断すると、図１０に示すように、主遮断器２１側のインピーダンス回路３１及びユニット用避雷器４１を介して主遮断器２２へ電流が流れる。このとき、主遮断器２２に流れる電流は、電流が流れる回路全体のインピーダンスによって決まる周波数次第である。このため、主遮断器２２に流れる電流は、電流零点の電流変化率ｄｉ／ｄｔが高くなる場合があり、主遮断器２２の遮断責務が厳しくなる。そこで、実施の形態２に係る遮断装置１Ａでは、図１１に示すように、主遮断器２１のインピーダンス回路３１における系統側と主遮断器２２のインピーダンス回路３２における電源側との接続点と、主遮断器２１における系統側と主遮断器２２における電源側との接続点との間に、リアクトル７１を接続する。このように接続すると、主遮断器２２に流れる電流は、図１１に示すように、リアクトル７１を介して流れるようになる。

　図１２の左側には、遅れて遮断する主遮断器２２に流れる電流波形の例が示されている。また、図１２の右側には、図１２の左側の波形図に破線の四角で示されているＡ部を拡大した電流が示されている。

　図１２の右側の電流波形において、太実線はリアクトル７１を有さない場合の波形であり、太破線はリアクトル７１を有する場合の波形である。この図に示すように、リアクトル７１を有する場合は、リアクトル７１を有さない場合に比べて、主遮断器２２に流れる電流の周波数と、電流波高値とを小さくすることができる。これにより、実施の形態２の構成によれば、遅れて遮断する主遮断器２２の遮断責務を緩和できるという効果が得られる。

　なお、図１１は、遮断ユニッの直列数が２である場合の例示であり、遮断ユニッの直列数が３以上である場合においても、図１１と同様にリアクトル７１が配置されることは言うまでもない。即ち、直列に接続される各２つの主遮断器同士の接続点と、当該各２つの主遮断器に対応する各２つのインピーダンス回路同士の接続点との間にもリアクトル７１が接続される構成となる。

実施の形態３．
　実施の形態１は、遮断部８を直流遮断用の遮断部として用いる実施の形態であった。実施の形態３では、遮断部８を交流遮断用の遮断部として用いる実施の形態について説明する。図１３は、実施の形態１における遮断部を交流遮断用の遮断部として用いる実施の形態３に係る遮断装置の配置例を示す図である。

　図１３において、実施の形態３における遮断部８Ａは、交流線路６０に配置される。遮断部８Ａの左側は電源側であり、遮断部８Ａの一端は、変圧器１０７を介して交流電源１０８に接続される。遮断部８Ａの一端と変圧器１０７との間には、接地開閉器１０５ａ、断路器１０６ａが配置される。遮断部８Ａの右側は系統側であり、遮断部８Ａの系統側には、接地開閉器１０５ｂ、断路器１０６ｂが配置される。また、電源側及び系統側の双方において、交流線路６０には、変流器１０４ａ，１０４ｂが配置されている。

　遮断部８Ａは、直列に接続された主遮断器２１Ａ，２２Ａを備える。主遮断器２１Ａの両端には、インピーダンス回路３１Ａ及びユニット用避雷器４１Ａが並列に接続され、主遮断器２２Ａの両端には、インピーダンス回路３２Ａ及びユニット用避雷器４２Ａが並列に接続される。なお、図１３では、遮断部８Ａにおける主遮断器の直列数が２である場合を示しているが、これに限定されない。遮断部８Ａにおける主遮断器の直列数は３以上であってもよい。

　実施の形態３において、遮断部８Ａも実施の形態１で説明した遮断部８と同様の特徴を有するものとして構成する。これにより、実施の形態３においても、実施の形態１で説明した効果を享受することができる。

　なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

　１，１Ａ　遮断装置、２　主遮断器群、２ａ，２ｂ，２ｃ，２ｄ　遮断ユニット、３　分圧回路群、４　ユニット用避雷器群、５　共振回路部、６　全点用避雷器、７　電圧分担改善部、８，８Ａ　遮断部、１０　制御部、２１，２１Ａ，２２，２２Ａ，２３，２４，Ｃｂ１，Ｃｂ２　主遮断器、３１，３１Ａ，３２，３２Ａ，３３，３４，６１，６２　インピーダンス回路、４１，４１Ａ，４２，４２Ａ，４３，４４　ユニット用避雷器、５０　直流線路、５１，５２，５３，５４　投入スイッチ、５５　コンデンサ、５６，７１　リアクトル、６０　交流線路、８０，８１，１０６ａ，１０６ｂ　断路器、１０４ａ，１０４ｂ　変流器、１０５ａ，１０５ｂ　接地開閉器、１０７　変圧器、１０８　交流電源、２００　プロセッサ、２０２　メモリ、２０４　インタフェース。

Claims

　主遮断器と、分圧回路と、第１の避雷器とが互いに並列に接続された遮断ユニットを複数備え、複数の前記主遮断器が直列に接続された遮断部と、
　リアクトル、コンデンサ及び投入スイッチを備え、前記遮断部に並列に接続される共振回路部と、
　前記リアクトルを介して前記遮断部に並列に接続される第２の避雷器と、
　を備え、
　前記第１の避雷器の制限電圧は、複数の遮断ユニット間で同一であり、且つ、前記第２の避雷器の制限電圧を前記遮断部における前記遮断ユニットの直列数で除した値の１.１倍から１.６倍までの範囲内にある
　ことを特徴とする遮断装置。
　直列に接続される各２つの主遮断器同士の接続点と、前記各２つの主遮断器に対応する各２つのインピーダンス回路同士の接続点との間にリアクトルが接続されている
　ことを特徴とする請求項１に記載の遮断装置。
　前記遮断部は、直流遮断用の遮断部として用いられる
　請求項１又は２に記載の遮断装置。
　前記遮断部は、交流遮断用の遮断部として用いられる
　請求項１に記載の遮断装置。