WO2020218236A1 - イベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法 - Google Patents

イベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法 Download PDF

Info

Publication number
WO2020218236A1
WO2020218236A1 PCT/JP2020/017047 JP2020017047W WO2020218236A1 WO 2020218236 A1 WO2020218236 A1 WO 2020218236A1 JP 2020017047 W JP2020017047 W JP 2020017047W WO 2020218236 A1 WO2020218236 A1 WO 2020218236A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
time stamp
unit
time
detection
Prior art date
Application number
PCT/JP2020/017047
Other languages
English (en)
French (fr)
Inventor
伸 北野
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to DE112020002106.8T priority Critical patent/DE112020002106T5/de
Priority to CN202080029890.2A priority patent/CN113728616B/zh
Priority to US17/439,200 priority patent/US20220159201A1/en
Publication of WO2020218236A1 publication Critical patent/WO2020218236A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V20/00—Scenes; Scene-specific elements
    • G06V20/50—Context or environment of the image
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Definitions

  • the present technology relates to an event detection device having an asynchronous solid-state image sensor, a system including the event detection device, and an event detection method.
  • a synchronous solid-state image sensor that images image data (frames) in synchronization with a synchronization signal such as a vertical synchronization signal has been used in an image pickup device or the like.
  • image data can be acquired only every synchronization signal cycle (for example, 1/60 second), so that faster processing can be performed in fields related to transportation and robots. It becomes difficult to respond when requested. Therefore, an asynchronous solid-state image sensor has been proposed for each pixel address, in which a detection circuit for detecting in real time that the amount of light of the pixel exceeds a threshold value as an address event is provided for each pixel (for example, Patent Document 1). reference.).
  • Such a solid-state image sensor that detects an address event for each pixel is called a DVS (Dynamic Vision Sensor).
  • the above-mentioned asynchronous solid-state image sensor (that is, DVS) can generate and output data at a much higher speed than the synchronous solid-state image sensor. Therefore, for example, in the field of transportation, it is possible to improve safety by executing a process of recognizing an image of a person or an obstacle at high speed.
  • the asynchronous solid-state image sensor has a problem that the recognition accuracy differs depending on the moving speed of the moving object to be imaged.
  • An object of the present technology is to provide an event detection device, a system including an event detection device, and an event detection method capable of improving the recognition accuracy of an image pickup target in an asynchronous solid-state image sensor.
  • a plurality of photoelectric conversion elements each of which photoelectrically converts incident light to generate an electric signal, and a change amount of the electric signal of each of the plurality of photoelectric conversion elements exceeds a predetermined threshold value.
  • a solid-state image sensor having a detection unit that outputs a detection signal indicating a detection result of whether or not it is detected, and a time stamp signal generation unit that generates a time stamp signal used to indicate the time when the detection signal is detected by the detection unit. And a change unit provided in the time stamp signal generation unit and changing the time resolution of the time stamp signal when a predetermined condition is satisfied.
  • the system according to the present technology includes a recognition processing unit that recognizes a predetermined object, a plurality of photoelectric conversion elements that photoelectrically convert incident light to generate an electric signal, and each of the plurality of photoelectric conversion elements. It is used to indicate a solid-state image sensor having a detection unit that outputs a detection signal indicating a detection result indicating whether or not the amount of change in an electric signal exceeds a predetermined threshold, and a time point when the detection signal is detected by the detection unit.
  • An event detection device having a time stamp signal generation unit that generates a time stamp signal and a change unit provided in the time stamp signal generation unit that changes the time resolution of the time stamp signal when a predetermined condition is satisfied. The event detection device determines that the predetermined condition is satisfied when the recognition processing unit succeeds in recognizing an object.
  • the incident light is photoelectrically converted by a photoelectric conversion element to generate an electric signal
  • the detection unit detects whether or not the amount of change in the electric signal exceeds a predetermined threshold value.
  • the detection signal is output, a time stamp signal used to indicate the time when the detection signal is detected is generated by the time stamp signal generation unit, and when a predetermined condition is satisfied, the time stamp signal generation unit is provided.
  • the time resolution of the time stamp signal is changed by the changed part.
  • FIG. 1 is a block diagram showing a configuration example of the image pickup apparatus 100 according to the first embodiment of the present technology.
  • the image pickup device 100 includes an image pickup lens 110, a solid-state image pickup element 200, a recording unit 120, and a control unit 130.
  • As the image pickup device 100 a camera mounted on an industrial robot, an in-vehicle camera, or the like is assumed.
  • the image pickup lens 110 collects the incident light and guides it to the solid-state image sensor 200.
  • the solid-state image sensor 200 captures image data by photoelectrically converting incident light.
  • the solid-state image sensor 200 executes predetermined signal processing such as image recognition processing on the imaged image data, and records data indicating the processing result and an address event detection signal in the recording unit 120. Is output via the signal line 209. The method of generating the detection signal will be described later.
  • the recording unit 120 records data from the solid-state image sensor 200.
  • the control unit 130 controls the solid-state image sensor 200 to capture image data.
  • FIG. 2 is a diagram showing an example of a laminated structure of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • the solid-state image sensor 200 includes a detection chip 202 and a light receiving chip 201 laminated on the detection chip 202. These chips are electrically connected via a connection such as a via. In addition to vias, it can also be connected by Cu-Cu bonding or bumps.
  • FIG. 3 is a block diagram showing a configuration example of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • the solid-state image sensor 200 includes a drive circuit 211, a signal processing unit 212, an arbiter 213, a column ADC 220, and a pixel array unit 300.
  • a plurality of pixels are arranged in a two-dimensional grid pattern in the pixel array unit 300. Further, the pixel array unit 300 is divided into a plurality of pixel blocks, each of which is composed of a predetermined number of pixels.
  • a set of pixels or pixel blocks arranged in the horizontal direction is referred to as a "row”
  • a set of pixels or pixel blocks arranged in a direction perpendicular to the row is referred to as a "column”.
  • Each pixel generates an analog signal with a voltage corresponding to the photocurrent as a pixel signal. Further, each of the pixel blocks detects the presence or absence of an address event depending on whether or not the amount of change in the photocurrent exceeds a predetermined threshold value. Then, when the address event occurs, the pixel block outputs the request to the arbiter.
  • the drive circuit 211 drives each of the pixels to output a pixel signal to the column ADC 220.
  • the arbiter 213 arbitrates the request from each pixel block and transmits a response to the pixel block based on the arbitration result.
  • the pixel block that has received the response supplies a detection signal indicating the detection result to the drive circuit 211 and the signal processing unit 212.
  • the column ADC 220 converts an analog pixel signal from a row of pixel blocks into a digital signal for each row of pixel blocks.
  • the column ADC 220 supplies a digital signal to the signal processing unit 212.
  • the signal processing unit 212 executes predetermined signal processing such as CDS (Correlated Double Sampling) processing and image recognition processing on the digital signal from the column ADC 220.
  • the signal processing unit 212 supplies the data indicating the processing result and the detection signal to the recording unit 120 via the signal line 209.
  • FIG. 4 is a block diagram showing a configuration example of the pixel array unit 300 according to the first embodiment of the present technology.
  • the pixel array unit 300 is divided into a plurality of pixel blocks 310.
  • a plurality of pixels are arranged in rows I ⁇ columns J (I and J are natural numbers).
  • the pixel block 310 includes a pixel signal generation unit 320, a plurality of light receiving units 330 of rows I ⁇ columns J, and an address event detection unit 400.
  • the plurality of light receiving units 330 in the pixel block 310 share the pixel signal generation unit 320 and the address event detection unit 400.
  • a circuit including a light receiving unit 330 at a certain coordinate, a pixel signal generation unit 320, and an address event detection unit 400 functions as a pixel at that coordinate.
  • a vertical signal line VSL is wired for each row of the pixel blocks 310. Assuming that the number of columns of the pixel block 310 is m (m is a natural number), m vertical signal lines VSL are arranged.
  • the light receiving unit 330 photoelectrically converts the incident light to generate a photocurrent.
  • the light receiving unit 330 supplies an photocurrent to either the pixel signal generation unit 320 or the address event detection unit 400 according to the control of the drive circuit 211.
  • the pixel signal generation unit 320 generates a signal having a voltage corresponding to the photocurrent as a pixel signal SIG.
  • the pixel signal generation unit 320 supplies the generated pixel signal SIG to the column ADC 220 via the vertical signal line VSL.
  • the address event detection unit 400 detects the presence or absence of an address event depending on whether or not the amount of change in the photocurrent from each of the light receiving units 330 exceeds a predetermined threshold value.
  • This address event is composed of, for example, an on-event indicating that the amount of change has exceeded the upper limit threshold value and an off-event indicating that the amount of change has fallen below the lower limit threshold value.
  • the address event detection signal is composed of, for example, one bit indicating an on-event detection result and one bit indicating an off-event detection result.
  • the address event detection unit 400 can also detect only on-events.
  • the address event detection unit 400 supplies the arbiter 213 with a request for transmitting a detection signal. Then, when the response to the request is received from the arbiter 213, the address event detection unit 400 supplies the detection signal to the drive circuit 211 and the signal processing unit 212.
  • the address event detection unit 400 is an example of a detection unit.
  • FIG. 5 is a circuit diagram showing a configuration example of the pixel block 310 according to the first embodiment of the present technology.
  • the pixel signal generation unit 320 includes a reset transistor 321, an amplification transistor 322, a selection transistor 323, and a floating diffusion layer 324.
  • the plurality of light receiving units 330 are commonly connected to the address event detection unit 400 via the connection node 340.
  • each of the light receiving units 330 includes a transfer transistor 331, an OFG (Over Flow Gate) transistor 332, and a photoelectric conversion element 333.
  • N is a natural number
  • N transfer transistors 331, OFG transistors 332, and photoelectric conversion elements 333 are arranged.
  • the transfer signal TRGn is supplied by the drive circuit 211 to the nth transfer transistor 331 (n is a natural number from 1 to N) in the pixel block 310.
  • the control signal OFGn is supplied to the nth OFG transistor 332 by the drive circuit 211.
  • an N-type MOS (Metal-Oxide-Semiconductor) transistor is used as the reset transistor 321 and the amplification transistor 322 and the selection transistor 323, for example.
  • an N-type MOS transistor is used for the transfer transistor 331 and the OFG transistor 332.
  • each of the photoelectric conversion elements 333 is arranged on the light receiving chip 201. All of the elements other than the photoelectric conversion element 333 are arranged on the detection chip 202.
  • the photoelectric conversion element 333 photoelectrically converts the incident light to generate an electric charge.
  • the transfer transistor 331 transfers an electric charge from the corresponding photoelectric conversion element 333 to the floating diffusion layer 324 according to the transfer signal TRGn.
  • the OFG transistor 332 supplies the electric signal generated by the corresponding photoelectric conversion element 333 to the connection node 340 according to the control signal OFGn.
  • the supplied electric signal is a photocurrent composed of electric charges.
  • the circuit including the transfer transistor 331 and the OFG transistor 332 of each pixel is an example of the signal supply unit.
  • the floating diffusion layer 324 accumulates electric charges and generates a voltage according to the amount of the accumulated electric charges.
  • the reset transistor 321 initializes the charge amount of the floating diffusion layer 324 according to the reset signal from the drive circuit 211.
  • the amplification transistor 322 amplifies the voltage of the floating diffusion layer 324.
  • the selection transistor 323 outputs a signal of the amplified voltage as a pixel signal SIG to the column ADC 220 via the vertical signal line VSL according to the selection signal SEL from the drive circuit 211.
  • the drive circuit 211 drives the OFG transistors 332 of all pixels by the control signal OFGn to supply an photocurrent.
  • the address event detection unit 400 is supplied with a current that is the sum of the photocurrents of all the light receiving units 330 in the pixel block 310.
  • the drive circuit 211 turns off all OFG transistors 332 of that block and stops the supply of photocurrent to the address event detection unit 400.
  • the drive circuit 211 drives each transfer transistor 331 in order by the transfer signal TRGn to transfer the electric charge to the floating diffusion layer 324.
  • the pixel signals of the plurality of pixels in the pixel block 310 are sequentially output.
  • the solid-state image sensor 200 outputs only the pixel signal of the pixel block 310 in which the address event is detected to the column ADC 220.
  • the power consumption of the solid-state image sensor 200 and the amount of image processing can be reduced as compared with the case where the pixel signals of all the pixels are output regardless of the presence or absence of the address event.
  • the circuit scale of the solid-state image sensor 200 can be reduced as compared with the case where the address event detection unit 400 is arranged for each pixel.
  • FIG. 6 is a block diagram showing a configuration example of the address event detection unit 400 according to the first embodiment of the present technology.
  • the address event detection unit 400 includes a current-voltage conversion unit 410, a buffer 420, a subtractor 430, a quantizer 440, and a transfer unit 450.
  • the current-voltage conversion unit 410 converts the photocurrent from the corresponding light-receiving unit 330 into a logarithmic voltage signal.
  • the current-voltage conversion unit 410 supplies a voltage signal to the buffer 420.
  • the buffer 420 corrects the voltage signal from the current-voltage conversion unit 410.
  • the buffer 420 outputs the corrected voltage signal to the subtractor 430.
  • the subtractor 430 lowers the level of the voltage signal from the buffer 420 according to the row drive signal from the drive circuit 211.
  • the subtractor 430 supplies the lowered voltage signal to the quantizer 440.
  • the quantizer 440 quantizes the voltage signal from the subtractor 430 into a digital signal and outputs it to the transfer unit 450 as a detection signal.
  • the transfer unit 450 transfers the detection signal from the quantizer 440 to the signal processing unit 212 or the like.
  • the transfer unit 450 supplies the arbiter 213 with a request to transmit a detection signal. Then, when the transfer unit 450 receives the response to the request from the arbiter 213, the transfer unit 450 supplies the detection signal to the drive circuit 211 and the signal processing unit 212.
  • FIG. 7 is a circuit diagram showing a configuration example of the current-voltage conversion unit 410 according to the first embodiment of the present technology.
  • the current-voltage conversion unit 410 includes N-type transistors 411 and 413 and a P-type transistor 412. As these transistors, for example, MOS transistors are used.
  • the source of the N-type transistor 411 is connected to the light receiving unit 330, and the drain is connected to the power supply terminal.
  • the P-type transistor 412 and the N-type transistor 413 are connected in series between the power supply terminal and the ground terminal. Further, the connection points of the P-type transistor 412 and the N-type transistor 413 are connected to the gate of the N-type transistor 411 and the input terminal of the buffer 420. Further, a predetermined bias voltage Vbias is applied to the gate of the P-type transistor 412.
  • the drains of the N-type transistors 411 and 413 are connected to the power supply side, and such a circuit is called a source follower.
  • the two source followers connected in a loop convert the photocurrent from the light receiving unit 330 into its logarithmic voltage signal.
  • the P-type transistor 412 supplies a constant current to the N-type transistor 413.
  • FIG. 8 is a circuit diagram showing a configuration example of the subtractor 430 and the quantizer 440 according to the first embodiment of the present technology.
  • the subtractor 430 includes capacitors 431 and 433, an inverter 432, and a switch 434.
  • the quantizer 440 includes a comparator 441.
  • One end of the capacitor 431 is connected to the output terminal of the buffer 420, and the other end is connected to the input terminal of the inverter 432.
  • the capacitor 433 is connected in parallel with the inverter 432.
  • the switch 434 opens and closes the path connecting both ends of the capacitor 433 according to the row drive signal.
  • the inverter 432 inverts the voltage signal input via the capacitor 431.
  • the inverter 432 outputs the inverted signal to the non-inverting input terminal (+) of the comparator 441.
  • Equation 5 represents the subtraction operation of the voltage signal, and the gain of the subtraction result is C1 / C2. Since it is usually desired to maximize the gain, it is preferable to design C1 to be large and C2 to be small. On the other hand, if C2 is too small, kTC noise may increase and noise characteristics may deteriorate. Therefore, the capacity reduction of C2 is limited to a range in which noise can be tolerated. Further, since the address event detection unit 400 including the subtractor 430 is mounted on each pixel block, the capacitances C1 and C2 have restrictions on the area. In consideration of these, the values of the capacitances C1 and C2 are determined.
  • the comparator 441 compares the voltage signal from the subtractor 430 with the predetermined threshold voltage Vth applied to the inverting input terminal ( ⁇ ). The comparator 441 outputs a signal indicating the comparison result to the transfer unit 450 as a detection signal.
  • the gain A of the entire address event detection unit 400 described above is expressed by the following equation, where the conversion gain of the current-voltage conversion unit 410 is CGlog and the gain of the buffer 420 is “1”.
  • iphoto_n is the photocurrent of the nth pixel, and the unit is, for example, ampere (A).
  • N is the number of pixels in the pixel block 310.
  • FIG. 9 is a block diagram showing a configuration example of the column ADC 220 according to the first embodiment of the present technology.
  • the column ADC 220 includes an ADC 230 for each row of pixel blocks 310.
  • the ADC 230 converts the analog pixel signal SIG supplied via the vertical signal line VSL into a digital signal.
  • This pixel signal SIG is converted into a digital signal having a larger number of bits than the detection signal. For example, if the detection signal is 2 bits, the pixel signal is converted into a digital signal of 3 bits or more (16 bits or the like).
  • the ADC 230 supplies the generated digital signal to the signal processing unit 212.
  • the ADC 230 is an example of an analog-to-digital converter.
  • FIG. 10 is a timing chart showing an example of the operation of the solid-state image sensor 200 according to the first embodiment of the present technology.
  • the drive circuit 211 sets all the control signals OFGn to a high level and turns on the OFG transistors 332 of all pixels.
  • the sum of the photocurrents of all the pixels is supplied to the address event detection unit 400.
  • the transfer signals TRGn are all low level, and the transfer transistors 331 of all pixels are in the off state.
  • the address event detection unit 400 detects the address event and outputs a high-level detection signal.
  • the detection signal is a 1-bit signal indicating the on-event detection result.
  • the drive circuit 211 When the drive circuit 211 receives the detection signal, it sets all the control signals OFGn to the low level at the timing T2 and stops the supply of the photocurrent to the address event detection unit 400. Further, the drive circuit 211 initializes the floating diffusion layer 324 by setting the selection signal SEL to a high level and the reset signal RST to a high level over a certain pulse period.
  • the pixel signal generation unit 320 outputs the voltage at the time of initialization as a reset level, and the ADC 230 converts the reset level into a digital signal.
  • the drive circuit 211 supplies the high level transfer signal TRG1 over a certain pulse period, and causes the first pixel to output the voltage as the signal level.
  • the ADC 230 converts its signal level into a digital signal.
  • the signal processing unit 212 obtains the difference between the reset level and the signal level as a net pixel signal. This process is called a CDS process.
  • the drive circuit 211 supplies the high level transfer signal TRG2 over a certain pulse period to output the signal level to the second pixel.
  • the signal processing unit 212 obtains the difference between the reset level and the signal level as a net pixel signal.
  • the same processing is executed, and the pixel signals of each pixel in the pixel block 310 are output in order.
  • the drive circuit 211 sets all the control signals OFGn to a high level and turns on the OFG transistors 332 of all the pixels.
  • FIG. 11 is a flowchart showing an example of the operation of the solid-state image sensor 200 according to the first embodiment of the present technology. This operation is started, for example, when a predetermined application for detecting an address event is executed.
  • Each of the pixel blocks 310 detects the presence or absence of an address event (step S901).
  • the drive circuit 211 determines whether or not there is an address event in any of the pixel blocks 310 (step S902). When there is an address event (step S902: Yes), the drive circuit 211 sequentially outputs the pixel signals of each pixel in the pixel block 310 in which the address event has occurred (step S903).
  • step S902 When there is no address event (step S902: No), or after step S903, the solid-state image sensor 200 repeats step S901 and subsequent steps.
  • the address event detection unit 400 detects the amount of change in the photocurrent of each of the plurality (N) photoelectric conversion elements 333 (pixels), so that the address
  • the number of event detection units 400 arranged can be one for each N pixels.
  • FIG. 12 is a circuit diagram showing a configuration example of the pixel block 310 in the first modification of the first embodiment of the present technology.
  • the pixel block 310 of the first modification of the first embodiment is the first embodiment in that the reset transistor 321 and the floating diffusion layer 324 and the plurality of light receiving units 330 are arranged on the light receiving chip 201. Different from. Elements other than these are arranged on the detection chip 202.
  • the circuit scale of the detection chip 202 can be reduced.
  • the reset transistor 321 and the like and the plurality of light receiving units 330 are arranged on the light receiving chip 201, but the circuit of the detection chip 202 increases as the number of pixels increases.
  • the scale may increase.
  • the solid-state image sensor 200 in the second modification of the first embodiment is different from the first modification of the first embodiment in that the circuit scale of the detection chip 202 is further reduced.
  • FIG. 13 is a circuit diagram showing a configuration example of the pixel block 310 in the second modification of the first embodiment of the present technology.
  • the pixel block 310 of the second modification of the first embodiment is different from the first modification of the first embodiment in that the N-type transistors 411 and 413 are further arranged on the light receiving chip 201. ..
  • the N-type transistors 411 and 413 are further arranged on the light receiving chip 201. ..
  • the N-type transistors 411 and 413 are further arranged on the light receiving chip 201, the first modification of the first embodiment
  • the circuit scale of the detection chip 202 can be reduced as compared with the above.
  • the N-type transistors 411 and 413 are further arranged on the light receiving chip 201, but the circuit scale of the detection chip 202 increases as the number of pixels increases. There is a risk.
  • the solid-state image sensor 200 in the third modification of the first embodiment is different from the second modification of the first embodiment in that the circuit scale of the detection chip 202 is further reduced.
  • FIG. 14 is a circuit diagram showing a configuration example of the pixel block 310 in the third modification of the first embodiment of the present technology.
  • the pixel block 310 of the third modification of the first embodiment is different from the second modification of the first embodiment in that the amplification transistor 322 and the selection transistor 323 are further arranged on the light receiving chip 201. different. That is, the entire pixel signal generation unit 320 is arranged on the light receiving chip 201.
  • the circuit scale of the detection chip 202 can be reduced.
  • the pixel signal generation unit 320 is provided for each pixel block 310, but the circuit scale of the solid-state image sensor 200 may increase as the number of pixels increases.
  • the solid-state image sensor 200 in the second embodiment is different from the first embodiment in that the pixel signal generation unit 320 is reduced.
  • FIG. 15 is a block diagram showing a configuration example of the pixel array unit 300 according to the second embodiment of the present technology.
  • the pixel array unit 300 is different from the first embodiment in that the pixel signal generation unit 320 is not provided.
  • the address event detection unit 400 of the second embodiment is different from the first embodiment in that the pixel signal SIG is generated and output via the vertical signal line VSL.
  • FIG. 16 is a circuit diagram showing a configuration example of the light receiving unit 330 according to the second embodiment of the present technology.
  • the light receiving unit 330 of the second embodiment is different from the first embodiment in that it does not include the OFG transistor 332.
  • the transfer transistor 331 of the second embodiment supplies the photocurrent from the photoelectric conversion element 333 to the address event detection unit 400 via the connection node 340.
  • the transfer transistors 331 are arranged in each of the light receiving units 330, as illustrated in FIG. 17, a configuration in which these transistors are not provided can also be provided. In this case, the drive circuit 211 does not need to supply the transfer signal TRGn to the light receiving unit 330.
  • FIG. 18 is a circuit diagram showing a configuration example of the current-voltage conversion unit 410 according to the second embodiment of the present technology.
  • the current-voltage converter 410 of the second embodiment is different from the first embodiment in that the source of the N-type transistor 413 is connected to the vertical signal line VSL.
  • the drive circuit 211 lowers the voltage (Vbias) to the gate of the P-type transistor 412 to a lower level than before the detection.
  • Vbias the voltage
  • the gate voltage of the N-type transistor 411 becomes the power supply voltage VDD as in the drain, and the N-type transistor 411 is in a state equivalent to the case where the diode is connected.
  • the N-type transistor 413 that functions as a source follower generates a pixel signal SIG having a voltage corresponding to the photocurrent.
  • the plurality of light receiving units 330 and the N-type transistors 411 and 413 are arranged on the light receiving chip 201, and the remaining elements are arranged on the detection chip 202.
  • FIG. 19 is a timing chart showing an example of the operation of the solid-state image sensor 200 according to the second embodiment of the present technology.
  • the drive circuit 211 sets all the transfer signals TRGn to a high level and turns on the transfer transistors 331 of all pixels.
  • the address event detection unit 400 detects the address event and outputs a high-level detection signal.
  • the drive circuit 211 When the drive circuit 211 receives the detection signal, it sets only the transfer signal TRG1 to a high level for a certain pulse period at the timing T2.
  • the pixel signal generation unit 320 converts the pixel signal of the first pixel into a digital signal.
  • the drive circuit 211 raises the high level transfer signal TRG2 over a certain pulse period.
  • the pixel signal generation unit 320 converts the pixel signal of the second pixel into a digital signal.
  • the same processing is executed, and the pixel signals of each pixel in the pixel block 310 are output in order.
  • the drive circuit 211 sets all the transfer signals TRGn to a high level and turns on the transfer transistors 331 of all the pixels.
  • the address event detection unit 400 since the address event detection unit 400 generates the pixel signal SIG, it is not necessary to arrange the pixel signal generation unit 320. As a result, the circuit scale can be reduced as compared with the first embodiment in which the pixel signal generation unit 320 is arranged.
  • the entire ADC 230 is arranged on the detection chip 202, but the circuit scale of the detection chip 202 may increase as the number of pixels increases.
  • the solid-state image sensor 200 in the modified example of the second embodiment is different from the second embodiment in that a part of the ADC 230 is arranged on the light receiving chip 201 to reduce the circuit scale of the detection chip 202.
  • FIG. 20 is a circuit diagram showing a configuration example of the current-voltage conversion unit 410 in the modified example of the second embodiment of the present technology.
  • the current-voltage conversion unit 410 of the modification of the second embodiment is the second embodiment in that the source of the N-type transistor 413 is grounded and the drain of the N-type transistor 411 is connected to the vertical signal line VSL. It is different from the form of.
  • the source of the N-type transistor 413 can be connected to the vertical signal line VSL instead of the N-type transistor 411.
  • FIG. 21 is a circuit diagram showing a configuration example of the ADC 230 in a modified example of the second embodiment of the present technology.
  • the ADC 230 includes a differential amplifier circuit 240 and a counter 250.
  • the differential amplifier circuit 240 includes N-type transistors 243, 244 and 245, and P-type transistors 241 and 242. As these transistors, for example, MOS transistors are used.
  • the N-type transistors 243 and 244 form a differential pair, and the source of these transistors is commonly connected to the drain of the N-type transistor 245. Further, the drain of the N-type transistor 243 is connected to the drain of the P-type transistor 241 and the gate of the P-type transistors 241 and 242. The drain of the N-type transistor 244 is connected to the drain of the P-type transistor 242 and the counter 250. Further, a reference signal REF is input to the gate of the N-type transistor 243, and a pixel signal SIG is input to the gate of the N-type transistor 244 via the vertical signal line VSL.
  • the N-type transistor 243 is an example of a reference side transistor
  • the N-type transistor 244 is an example of a signal side transistor.
  • a lamp signal is used as the reference signal REF.
  • the circuit that generates the reference signal REF is omitted.
  • a predetermined bias voltage Vb is applied to the gate of the N-type transistor 245, and its source is grounded.
  • the N-type transistor 245 supplies a constant current.
  • the N-type transistor 245 is an example of a constant current source.
  • the P-type transistors 241 and 242 form a current mirror circuit, amplify the difference between the reference signal REF and the pixel signal SIG, and output the difference to the counter 250. Then, the counter 250 counts the count value over a period until the signal from the differential amplifier circuit 240 is inverted, and outputs a digital signal indicating the count value to the signal processing unit 212.
  • the light receiving chip 201 is further provided with the above-mentioned N-type transistors 243, 244 and 245.
  • the detection chip 202 is compared with the second embodiment.
  • the circuit scale can be reduced.
  • the capacitors 431 and 433 are arranged in the address event detection unit 400, but since the gain deteriorates when the capacitance C1 is reduced from the equation 5, the circuit operation is performed by reducing the capacitance C1. It is difficult to increase the speed.
  • the solid-state image sensor 200 according to the third embodiment is different from the second embodiment in that a capacitor 431 is arranged for each pixel to improve the operating speed.
  • FIG. 22 is a block diagram showing a configuration example of the pixel array unit 300 according to the third embodiment of the present technology.
  • the pixel array unit 300 of the third embodiment is different from the second embodiment in that each of the light receiving units 330 instead of the address event detection unit 400 generates a pixel signal SIG.
  • the vertical signal line VSL is wired for each row of pixels, for example.
  • the ADC 230 is also provided for each row of pixels.
  • the vertical signal line VSL can be arranged for each row of the pixel blocks 310, and each of the light receiving units 330 can be connected. In this case, the ADC 230 is also provided for each row of the pixel blocks 310.
  • FIG. 23 is a circuit diagram showing a configuration example of the light receiving unit 330 according to the third embodiment of the present technology.
  • the light receiving unit 330 of the third embodiment is different from the second embodiment in that the current / voltage conversion unit 410, the buffer 420, and the capacitor 431 are further provided.
  • the circuit configuration of the current-voltage conversion unit 410 of the third embodiment is, for example, the same as the modified example of the second embodiment illustrated in FIG. Further, the operation of the drive circuit 211 in the third embodiment is the same as that in the second embodiment. Further, the circuits and elements arranged in the light receiving chip 201 and the detection chip 202 in the third embodiment are the same as those in the modified example of the second embodiment. That is, as illustrated in FIG. 20, the N-type transistors 411 and 413 are arranged on the light receiving chip 201 in the current-voltage conversion unit 410. Further, as illustrated in FIG. 21, in the ADC 230, the N-type transistors 243, 244 and 245 are arranged on the light receiving chip 201.
  • FIG. 24 is a block diagram showing a configuration example of the address event detection unit 400 according to the third embodiment of the present technology.
  • the address event detection unit 400 of the third embodiment is different from the second embodiment in that the current-voltage conversion unit 410, the buffer 420, and the capacitor 431 are not provided.
  • the third embodiment unlike the second embodiment in which a plurality of light receiving units 330 connected in parallel share one capacitor 431, a capacitor 431 is provided for each light receiving unit 330. Be done. Therefore, the individual capacitance of the capacitor 431 may be (C1) / N, where N is the number of light receiving units 330 (that is, the number of pixels). By reducing this capacity, the operating speed of the circuit can be improved.
  • the overall gain A of the third embodiment is expressed by the following equation.
  • the gain A of the third embodiment is smaller than that of the first and second embodiments. Therefore, the accuracy of detecting the address event is lowered at the cost of improving the operating speed.
  • the circuit including the capacitor 431 is compared with the case where a plurality of light receiving units 330 share the capacitor 431.
  • the operating speed of can be improved.
  • FIG. 25 is a circuit diagram showing a configuration example of the light receiving unit 330 in the modified example of the third embodiment of the present technology.
  • the light receiving unit 330 of the modification of the third embodiment is different from the third embodiment in that the ADC 230 is further provided.
  • the pixel signal of the pixel signal is compared with the configuration in which the plurality of light receiving units 330 share one ADC 230.
  • the reading speed can be improved.
  • the address event is detected for each pixel block 310 composed of a plurality of pixels, but the address event generated in each pixel cannot be detected.
  • the solid-state image sensor 200 of the fourth embodiment is different from the first embodiment in that the address event detection unit 400 is arranged for each pixel.
  • FIG. 26 is a block diagram showing a configuration example of the pixel array unit 300 according to the fourth embodiment of the present technology.
  • the pixel array unit 300 of the fourth embodiment is different from the first embodiment in that a plurality of pixels 311 are arranged in a two-dimensional lattice pattern.
  • a pixel signal generation unit 320, a light receiving unit 330, and an address event detection unit 400 are arranged in each of the pixels 311.
  • the circuit configurations of the pixel signal generation unit 320, the light receiving unit 330, and the address event detection unit 400 are the same as those in the first embodiment.
  • circuits and elements arranged in the light receiving chip 201 and the detection chip 202 are either the first embodiment or the first, second, or third modification of the first embodiment. The same is true.
  • the photoelectric conversion element 333 is arranged on the light receiving chip 201, and the rest is arranged on the detection chip 202.
  • the address event detection unit 400 since the address event detection unit 400 is arranged for each pixel, the address event can be detected for each pixel. As a result, the resolution of the address event detection data can be improved as compared with the case where the address event is detected for each pixel block 310.
  • the address event detection unit 400 is arranged in all the pixels, but the circuit scale of the solid-state image sensor 200 may increase as the number of pixels increases.
  • the solid-state image sensor 200 in the modified example of the fourth embodiment is different from the fourth embodiment in that the address event detection unit 400 is arranged only in the pixel to be detected among the plurality of pixels.
  • FIG. 27 is a block diagram showing a configuration example of the pixel array unit 300 in the modified example of the fourth embodiment of the present technology.
  • the pixel array unit 300 of the modification of the fourth embodiment is the fourth embodiment in that the pixels in which the address event detection unit 400 is not arranged and the pixels in which the address event detection unit 400 is arranged are arranged. Different from the form.
  • the former is a normal pixel 312, and the latter is an address event detection pixel 313.
  • the address event detection pixels 313 are arranged apart from each other at regular intervals, for example. It should be noted that a plurality of address event detection pixels 313 can be arranged adjacent to each other.
  • the configuration of the address event detection pixel 313 is the same as that of the pixel 311 of the fourth embodiment.
  • the details of the normal pixel 312 will be described later.
  • FIG. 28 is a circuit diagram showing a configuration example of a normal pixel 312 in a modified example of the fourth embodiment of the present technology.
  • the normal pixel 312 of the modified example of this fourth embodiment includes a photoelectric conversion element 333, a transfer transistor 331, a reset transistor 321 and an amplification transistor 322, a selection transistor 323, and a floating diffusion layer 324.
  • the connection configuration of these elements is the same as that of the first embodiment illustrated in FIG.
  • the address event detection unit 400 is arranged only in the address event detection pixel 313 among all the pixels, the address event detection unit 400 is arranged in all the pixels.
  • the circuit scale can be reduced as compared with the configuration.
  • the number of pixels sharing the address event detection unit 400 and the number of pixels sharing the pixel signal generation unit 320 are the same, but the latter can be reduced.
  • the solid-state image sensor 200 of the fifth embodiment is different from the first embodiment in that the number of pixels sharing the pixel signal generation unit 320 is smaller than the number of pixels sharing the address event detection unit 400.
  • FIG. 29 is a block diagram showing a configuration example of the pixel array unit 300 according to the fifth embodiment of the present technology.
  • N light receiving units 330 (pixels) and one address event detecting unit 400 are arranged in each of the pixel blocks 310.
  • a pixel signal generation unit 320 is arranged for each M (M is a natural number less than N) light receiving units 330 (pixels).
  • FIG. 30 is a block diagram showing a configuration example of the pixel block 310 according to the fifth embodiment of the present technology.
  • the N light receiving units 330 pixels
  • M pixels share one pixel signal generation unit 320.
  • the pixel signal generation unit 320 generates a pixel signal of a pixel selected from the corresponding M pixels.
  • the number of pixels sharing the pixel signal generation unit 320 is smaller than the number of pixels sharing the address event detection unit 400, so that they are the same. It is possible to improve the reading speed of the pixel signal.
  • FIG. 31 is a block diagram showing a configuration example of the event detection device 501 according to the sixth embodiment of the present technology.
  • the event detection device 501 includes the image pickup lens 110, and changes in the electrical signals of the plurality of photoelectric conversion elements 333 (see FIG. 5) and the plurality of photoelectric conversion elements 333, each of which photoelectrically converts the incident light to generate an electric signal. It includes a solid-state image sensor 200 having an address event detection unit (an example of the detection unit) 400 (see FIG. 3) that outputs a detection signal indicating a detection result of whether or not the amount exceeds a predetermined threshold value.
  • the event detection device 501 includes a recording unit 120 connected to the solid-state image sensor 200 and a control unit 130 for controlling the solid-state image sensor 200. Further, the event detection device 501 includes a time stamp signal generation unit 510 that generates a time stamp signal used to indicate a time point when the detection signal is detected by the address event detection unit 400. As the event detection device 501, a camera mounted on an industrial robot, an in-vehicle camera, or the like is assumed.
  • the image pickup lens 110 in the present embodiment has the same configuration as the image pickup lens 110 in the fifth embodiment from the first embodiment, and is configured to exhibit the same function.
  • the solid-state image sensor 200 in the present embodiment is different from the solid-state image sensor 200 in the fifth embodiment from the first embodiment in that it is connected to the time stamp signal generation unit 510.
  • the signal processing unit 212 (see FIG. 3) provided in the solid-state image sensor 200 sets the time stamp when the address event detection unit 400 (see FIG. 4) detects the address event by the time stamp signal generation unit 510. It is configured to record using a signal (details will be described later). More specifically, the signal processing unit 212 stores the time when the address event detection signal is input from the address event detection unit 400 as the time when the address event is detected.
  • the address event detection unit 400 sends the arbiter 213 between the time when the signal processing unit 212 stores the detection signal of the address event as the time when the detection signal is detected and the time when the detection signal of the address event is actually detected. There is a time lag between requesting transmission of the detection signal and receiving a response. However, since the time difference occurs in all the pixel blocks 310 (see FIG. 4) provided in the pixel array unit 300 of the solid-state image sensor 200, it does not cause a problem in image processing or the like.
  • the signal processing unit 212 includes the detection signal of the address event, the coordinates of the light receiving unit 330 (see FIG. 4) that detected the address event, and the detection time point (time point information included in the time stamp signal) of the detection signal. Are configured to be transmitted to the recording unit 120 and the time stamp signal generation unit 510 as a set.
  • the recording unit 120 includes the coordinates of the light receiving unit 330 (see FIG. 4) that detects the address event input from the signal processing unit 212 of the solid-state image sensor 200 together with the detection signal of the address event, and the detection time point (time) of the detection signal. It is configured to be stored in association with the time information included in the stamp signal). As described above, the recording unit 120 is different from the recording unit 120 in the fifth embodiment from the first embodiment in that the time point information included in the time stamp signal is recorded.
  • the control unit 130 is different from the recording unit 120 in the fifth embodiment from the first embodiment in that the reference clock signal is transmitted to the time stamp signal generation unit 510.
  • the reference clock signal is a clock signal in which the control unit 130, the solid-state image sensor 200, the recording unit 120, and the time stamp signal generation unit 510 constituting the event detection device 501 operate in synchronization with each other.
  • the time stamp signal generation unit 510 is connected to the signal line 209 and is connected to the solid-state image sensor 200 via the signal line 209. As a result, the detection signal can be input to the time stamp signal generation unit 510 from the signal processing unit 212.
  • the time stamp signal generation unit 510 will be described with reference to FIGS. 31 and 32 to 36.
  • FIG. 32 is a block diagram showing a configuration example of the time stamp signal generation unit 510.
  • FIG. 33 is a block diagram showing a configuration example of the change unit 512 provided in the time stamp signal generation unit 510.
  • the time stamp signal generation unit 510 has a drive clock signal generation circuit 511 connected to the control unit 130 (see FIG. 31).
  • the drive clock signal generation circuit 511 is configured to shape the waveform of the reference clock signal input from the control unit 130 to generate the drive clock signal.
  • the drive clock signal generation circuit 511 has, for example, a D flip-flop circuit (not shown) having a configuration in which a reference clock signal is input to a clock signal input terminal and an inverting output terminal is connected to the input terminal.
  • the drive clock signal generation circuit 511 can generate a drive clock signal having a frequency that is 1/2 of the reference clock signal and a well-formed waveform by dividing the frequency of the reference clock signal by one.
  • the event detection device 501 is provided in the time stamp signal generation unit 510, and the detection frequency of the address event detection signal is a predetermined threshold value (in the present embodiment, the time resolution of the time stamp signal being set). It is provided with a change unit 512 that changes the time resolution of the time stamp signal when the upper limit value or the lower limit value) is exceeded (an example when a predetermined condition is satisfied).
  • the change unit 512 is configured to determine that a predetermined condition for changing the time resolution of the time stamp signal is satisfied when the detection frequency of the detection signal of the address event exceeds a predetermined threshold value.
  • the change unit 512 stores a plurality of time resolutions of the time stamp signal in association with the detection frequency (an example of a predetermined condition) of the detection signal of the address event, and stores the register control circuit (an example of the storage unit). It has 51b.
  • the register control circuit 512b is configured so that the time resolution of the time stamp signal currently being set can be set.
  • the register control circuit 512b is connected to the signal line 209.
  • the register control circuit 512b is connected to the solid-state image sensor 200 (see FIG. 31) via a signal line 209.
  • the register control circuit 512b includes the detection signal of the address event, the coordinates of the light receiving unit 330 (see FIG. 4) that detected the address event, and the detection time point (time stamp signal) of the detection signal. Information that is a pair with the time point information) is input.
  • the register control circuit 512b is configured to extract information at the time of detection of the address event signal from the information and calculate the detection frequency of the detection signal of the address event. Further, the register control circuit 512b calculates the detection frequency of the address event detection signal for each pixel block 310, and sets, for example, the average value of the detection frequency for each pixel block 310 as the detection signal of the address event in the solid-state image sensor 200. It is configured to be the detection frequency.
  • the time stamp signal generation unit 510 calculates the detection frequency for each light receiving unit 330 having the same coordinates when calculating the detection frequency of the address event detection signal.
  • the register control circuit 512b determines the time of the time stamp signal when the reciprocal of the calculated average value exceeds the upper limit value or the lower limit value of the time resolution of the time stamp signal currently being set (both are examples of predetermined threshold values). It is configured to output an instruction signal including information indicating that the resolution is changed to low resolution or high resolution to the frequency dividing circuit 512a (details will be described later).
  • the reciprocal of the detection frequency of the detection signal of the address event which is smaller than the upper limit of the time resolution of the time stamp signal currently being set, becomes larger than the upper limit, so that the time of the time stamp signal is increased.
  • the resolution may exceed the upper limit value (an example of a predetermined threshold value).
  • the reciprocal of the detection frequency of the address event detection signal which is larger than the lower limit of the time resolution of the time stamp signal currently being set, becomes smaller than the lower limit, so that the time stamp signal
  • the time resolution of the above lower limit value (an example of a predetermined threshold value) may be exceeded.
  • the changing unit 512 has a frequency dividing circuit 512a that divides the frequency of the driving clock signal (an example of a clock signal based on the reference clock signal).
  • the frequency dividing circuit 512a is configured to change the number of times of frequency division based on the time resolution information input from the register control circuit 512b. The specific configuration of the frequency divider circuit 512a will be described later.
  • the time stamp signal generation unit 510 is a clock of a frequency-divided clock signal (details will be described later), which is a clock signal whose frequency is divided by a frequency-dividing circuit 512a (see FIG. 33, details will be described later) provided in the changing unit 512. It has a counter circuit 513 that outputs a count value obtained by counting a number (that is, a clock frequency) as a time stamp signal.
  • the counter circuit 513 is connected to the signal processing unit 212 provided in the solid-state image sensor 200. As a result, the counter circuit 513 can output the time stamp signal to the signal processing unit 212.
  • the counter circuit 513 is configured so that the frequency-divided clock signal output from the change unit 512 is input to the clock signal input terminal. As a result, the counter circuit 513 can count the number of clocks of the frequency-divided clock signal.
  • the frequency divider circuit 512a has a first-stage frequency divider 512a1 to which a drive clock signal output by the drive clock signal generation circuit 511 (see FIG. 32) is input. Further, the frequency divider circuit 512a has a rear stage divider 512a2 to which a clock signal output by the first stage divider 512a1 (hereinafter, may be referred to as a “first stage clock signal”) is input.
  • the frequency divider circuit 512a includes a drive clock signal output by the drive clock signal generation circuit 511, a first stage clock signal output by the first stage divider 512a1, and a clock signal output by the latter stage divider 512a2 (hereinafter, "" It has a selection circuit 512a3 in which a “second-stage clock signal”) and an instruction signal output by the register control circuit 512b (see FIG. 32) are input.
  • subsequent divider 512a2 is configured to generate a clock signal obtained by dividing twice 1 / N the frequency of the driving clock signals.
  • a post-stage clock signal of 100 (10 GHz / 100 2 )) is generated.
  • the selection circuit 512a3 selects one of the drive clock signal, the first stage clock signal, and the second stage clock signal based on the instruction signal output by the register control circuit 512b, and outputs the selected clock signal as a frequency division counter signal. It is configured to do.
  • the selection circuit 512a3 determines that the instruction signal output by the register control circuit 512b contains information instructing the time resolution of the time stamp signal to be reduced, the frequency is higher than that of the currently selected clock signal. It is configured to select a clock signal that is one step lower.
  • the selection circuit 512a3 determines that the instruction signal output by the register control circuit 512b contains information instructing the time resolution of the time stamp signal to be increased, the selection circuit 512a3 is more than the currently selected clock signal. It is configured to select a clock signal whose frequency is one step higher. Further, the selection circuit 512a3 is configured to continue selecting the currently selected clock signal when the instruction signal is not input from the register control circuit 512b.
  • the selection circuit 512a3 When the selection circuit 512a3 receives an instruction signal including information instructing to reduce the time resolution of the time stamp signal, for example, during selection of the drive clock signal, the first stage clock having a frequency one step lower than that of the drive clock signal is received. Select a signal. The selection circuit 512a3 outputs the selected first stage clock signal as a time stamp signal to the counter circuit 513. Further, when the selection circuit 512a3 receives an instruction signal including information instructing to reduce the time resolution of the time stamp signal during selection of the first stage clock signal, for example, the second stage clock whose frequency is one step lower than that of the first stage clock signal. Select a signal. The selection circuit 512a3 outputs the selected rear-stage clock signal as a time stamp signal to the counter circuit 513.
  • the selection circuit 512a3 When the selection circuit 512a3 receives an instruction signal including information instructing to increase the time resolution of the time stamp signal, for example, during selection of the latter stage clock signal, the selection circuit 512a3 transmits the first stage clock signal having a frequency one step higher than that of the latter stage clock signal. select. The selection circuit 512a3 outputs the selected first stage clock signal as a time stamp signal to the counter circuit 513. Further, for example, when the selection circuit 512a3 receives an instruction signal including information instructing to increase the time resolution of the time stamp signal during selection of the first stage clock signal, the selection circuit 512a3 is for driving the frequency one step higher than that of the first stage clock signal. Select a clock signal. The selection circuit 512a3 outputs the selected drive clock signal as a time stamp signal to the counter circuit 513.
  • the selection circuit 512a3 When the selection circuit 512a3 receives an instruction signal including information instructing to increase the time resolution of the time stamp signal, for example, during selection of the drive clock signal, the selection circuit 512a3 maintains the selected state of the drive clock signal. When, for example, the selection circuit 512a3 receives an instruction signal including information instructing to reduce the time resolution of the time stamp signal during selection of the latter stage clock signal, the selection circuit 512a3 maintains the selected state of the latter stage clock signal.
  • the selection circuit 512a3 outputs clock signals having different frequencies to the counter circuit 513 according to the detection frequency of the detection signal of the address event.
  • the counter circuit 513 is configured to continue counting without resetting the counting value even if the frequency of the input clock signal is changed.
  • the configuration of the frequency dividing circuit 512a is not limited to the configuration shown in FIG. 33.
  • the number of stages of the frequency divider provided in the frequency divider circuit 512a is not limited to two stages, and may be one stage or three or more stages.
  • the frequency dividing circuit 512a may have a phase-locked loop (PLL) and may be configured so that the frequency of the driving clock signal can be changed by dividing or multiplying the frequency.
  • PLL phase-locked loop
  • FIG. 34 is a timing chart showing an example of the operation of the time stamp signal generation unit 510 provided in the event detection device 501 according to the present embodiment.
  • the “detection signal” shown in the first stage in FIG. 34 indicates an address event detection signal input from the solid-state image sensor 200 to the time stamp signal generation unit 510.
  • FIG. 34 a state in which the detection signal is detected by the rectangular frame shown in the first row in FIG. 34 is shown.
  • the “divided clock signal” shown in the second stage in FIG. 34 indicates the divided clock signal input from the changing unit 512 to the counter circuit 513.
  • the “time stamp signal” shown in the third stage in FIG. 34 indicates a time stamp signal output from the time stamp signal generation unit 510 to the solid-state image sensor 200.
  • the passage of time is shown from left to right.
  • the frequency division clock signal has the same frequency as the drive clock signal up to time t1 depending on the state in which the frequency is divided by 1/2, and the time is from time t1. It is shown that the period up to t2 is the same frequency as the first stage clock signal, and the time after time t2 is the same frequency as the second stage clock signal.
  • the instruction signal input from the register control circuit 512b (see FIG. 32) to the selection circuit 512a3 (see FIG. 33) provided in the frequency dividing circuit 512a is a time stamp signal. It is assumed that the minimum value of the time resolution (for example, the same value as the inverse of the frequency of the driving clock signal) is included. As a result, the selection circuit 512a3 selects the drive clock signal. Therefore, as shown in FIG. 34, the frequency-divided clock signal having the same frequency (same period) as the drive clock signal is sent to the counter circuit 513 (see FIG. 32). Output.
  • the counter circuit 513 counts the number of clocks of the divided clock signal each time the input divided clock signal rises, and outputs a time stamp signal including the counted value to the solid-state image sensor 200 (see FIG. 31).
  • a time stamp signal including the counted value to the solid-state image sensor 200 (see FIG. 31).
  • count values n to n + 7 (n is a natural number) included in the time stamp signal are shown.
  • the frequency of the frequency-divided clock signal is, for example, 10 GHz
  • the time resolution of the time stamp signal is, for example, 100 psec.
  • the register control circuit 512b is the address in the calculation target period ⁇ T. Calculate the detection frequency of the event detection signal.
  • the register control circuit 512b calculates the detection frequency of the detection signal of the address event by, for example, dividing the number of detected address events detected during the calculation target period ⁇ T up to the time t1 by the calculation target period ⁇ T.
  • the reciprocal of the detection frequency of the detection signal of the address event calculated by the register control circuit 512b at time t1 is larger than the time resolution of the time stamp signal currently being set (in this example, the same value as the period of the drive clock signal).
  • the changing unit 512 determines that the detection frequency of the address event detection signal exceeds a predetermined threshold value. Therefore, the register control circuit 512b selects an instruction signal including, for example, information having a time resolution of the same value as the period of the first-stage clock signal and information indicating that the time resolution of the time stamp signal should be reduced. Output to.
  • the selection circuit 512a3 selects the first-stage clock signal, the frequency-divided clock signal having the same frequency (same period) as the first-stage clock signal is output to the counter circuit 513 (see FIG. 32). Therefore, as shown in FIG. 34, the period of the divided clock signal becomes long (low frequency) from the time t1.
  • the counter circuit 513 counts the number of clocks of the divided clock signal each time the input divided clock signal rises, and outputs a time stamp signal including the counted value to the solid-state image sensor 200.
  • the counter circuit 513 does not reset the count value even if the period of the divided clock signal is changed. Therefore, as shown in FIG.
  • the counter circuit 513 outputs a time stamp signal including the count value of "n + 8" next to the time stamp signal including the count value of "n + 7".
  • the frequency of the frequency-divided clock signal is, for example, 100 MHz
  • the time resolution of the time stamp signal is, for example, 10 nsec.
  • the register control circuit 512b determines the detection frequency of the address event detection signal in the calculation target period ⁇ T between time t1 and time t2. calculate.
  • the reciprocal of the detection frequency of the detection signal of the address event calculated by the register control circuit 512b at time t2 is larger than the time resolution of the time stamp signal currently being set (in this example, the same value as the period of the first stage clock signal).
  • the changing unit 512 determines that the detection frequency of the address event detection signal exceeds a predetermined threshold value.
  • the register control circuit 512b selects an instruction signal including, for example, information having a time resolution of the same value as the period of the subsequent clock signal and information indicating that the time resolution of the time stamp signal should be reduced. Output to.
  • the selection circuit 512a3 selects the rear-stage clock signal, so that the frequency-divided clock signal having the same frequency (same period) as the rear-stage clock signal is output to the counter circuit 513. Therefore, as shown in FIG. 34, the period of the divided clock signal becomes long (low frequency) from the time t2.
  • the counter circuit 513 counts the number of clocks of the divided clock signal each time the input divided clock signal rises, and outputs a time stamp signal including the counted value to the solid-state image sensor 200.
  • the counter circuit 513 does not reset the count value even if the period of the divided clock signal is changed. Therefore, as shown in FIG. 34, before and after the time t2, the counter circuit 513 outputs a time stamp signal including the count value of "n + 13" next to the time stamp signal including the count value of "n + 12".
  • the frequency of the frequency-divided clock signal is, for example, 1 MHz
  • the time resolution of the time stamp signal is, for example, 1 ⁇ sec.
  • FIG. 34 illustrates a timing chart of the time stamp signal generation unit 510 when the time resolution of the time stamp signal is reduced, but the detection frequency of the detection signal of the address event calculated by the register control circuit 512b is illustrated.
  • the time resolution of the time stamp signal is increased. As a result, the period of the time stamp signal becomes short (high frequency).
  • FIG. 35 is a flowchart showing an example of the operation flow of the event detection method in the event detection device 501.
  • the event detection method according to the present embodiment mainly corresponds to a method for generating a time stamp signal.
  • the operation shown in FIG. 35 is started when the power is turned on to the event detection device 501, and the operation is terminated when the power is turned on to the event detection device 501.
  • Step S10 As shown in FIG. 35, when the event detection device 501 starts the operation, it executes the photoelectric conversion process and shifts to the process of step S30.
  • the photoelectric conversion process of step S10 the incident light incident on the solid-state image sensor 200 is photoelectrically converted by the photoelectric conversion element 333 (see FIG. 5) to generate an electric signal.
  • step S30 the detection process of the amount of change in the electric signal is executed, and the process proceeds to step S50. More specifically, in step S30, the address event detection unit (an example of the detection unit) 400 (see FIG. 5) detects whether or not the amount of change in the electric signal generated by the photoelectric conversion element 333 exceeds a predetermined threshold value. And output the detection signal. Although detailed description will be omitted, in step S30, the address event detection unit 400 has an on-event indicating that the amount of change in the photocurrent from each of the light receiving units 330 has exceeded the upper limit threshold value, or the amount of change thereof. When an off-event indicating that the threshold value has fallen below the lower limit is detected, these detection results are output as a detection signal.
  • the address event detection unit 400 an example of the detection unit 400 (see FIG. 5) detects whether or not the amount of change in the electric signal generated by the photoelectric conversion element 333 exceeds a predetermined threshold value. And output the detection signal.
  • the address event detection unit 400 has an on
  • Step S50 the time stamp signal generation process is executed. More specifically, in step S50, the time stamp signal (see FIG. 34) used to indicate the time when the detection signal is detected by the address event detection unit 400 is the time stamp signal generation unit 510 (FIGS. 32 and 33). See). Although detailed description will be omitted, in step S50, the time stamp signal generation unit 510 generates a time stamp signal as described with reference to FIGS. 31 to 34 and outputs the time stamp signal to the solid-state image sensor 200. The process of step S50 is executed every time a detection signal is output from the address event detection unit 400 in step S30.
  • the time resolution change process of the time stamp is executed.
  • the change unit 512 provided in the time stamp signal generation unit 510 changes the time resolution of the time stamp signal when a predetermined condition is satisfied.
  • the change unit 512 provided in the time stamp signal generation unit 510 does not change the time resolution of the time stamp signal when a predetermined condition is not satisfied.
  • the detection frequency of the detection signal of the address event is a predetermined threshold value (in the present embodiment, the upper limit value or the lower limit value of the time resolution of the time stamp signal being set). Corresponds to the case where exceeds. The specific processing of the time resolution change processing of the time stamp will be described later.
  • FIG. 36 is used with reference to FIGS. 31 to 34 for an example of the flow of the operation (time resolution change processing of the time stamp) of the time stamp signal generation unit 510 provided in the event detection device 501 according to the present embodiment. I will explain.
  • FIG. 36 is a flowchart showing an example of the operation flow of the time stamp signal generation unit 510.
  • the time stamp signal generation unit 510 is configured to start the operation shown in FIG. 36 when the power is turned on to the event detection device 501, and to end the operation when the power is turned on to the event detection device 501. There is.
  • Step S510-1 As shown in FIG. 36, the time stamp signal generation unit 510 (see FIG. 32) first determines whether or not an address event detection signal has been input when the operation is started. When the time stamp signal generation unit 510 determines that the address event detection signal has been input from the solid-state image sensor 200 (see FIG. 31), the time stamp signal generation unit 510 proceeds to the process of step S510-3. On the other hand, when the time stamp signal generation unit 510 determines that the detection signal of the address event has not been input from the solid-state image sensor 200, the process of step S510-1 is repeatedly executed. The time stamp signal generation unit 510 repeatedly executes the process of step S510-1 at a time interval smaller than the minimum value of the time resolution of the time stamp signal until the detection signal of the address event is input.
  • the time stamp signal generation unit 510 repeatedly executes the process of step S510-1 at a time interval smaller than the minimum value of the time resolution of the time stamp signal, so that the detection signal of the address event is input. It is configured to prevent omission of judgment.
  • the process of step S510-1 is executed, for example, in the register control circuit 512b.
  • step S510-3 the time stamp signal generation unit 510 calculates the detection frequency of the detection signal of the address event, and proceeds to the process of step S510-3.
  • the time stamp signal generation unit 510 adds 1 (corresponding to the detected signal of the address event detected this time) to the number of detected address event detection signals in the currently ongoing calculation target period, and calculates the addition result. Divide by period. As a result, the time stamp signal generation unit 510 can calculate the detection frequency of the detection signal of the address event at the present time.
  • the time stamp signal generation unit 510 calculates the detection frequency of the address event detection signal for each light receiving unit 330 having the same coordinates. Further, the time stamp signal generation unit 510 continues the representative values such as the average value, the minimum value, or the maximum value of the detection frequencies of the address event detection signals of all the light receiving units 330 provided in the pixel array unit 300 at the present time. Let it be the detection frequency of the detection signal of the address event in the calculation target period. The value of the calculation target period, the number of detected address event detection signals, and the detection frequency of the address event detection signals may be stored in, for example, the register control circuit 512b.
  • the time stamp signal generation unit 510 has, for example, a storage unit (not shown), and even if the calculation target period, the number of detected address event detection signals, and the detection frequency of the address event detection signals are stored in the storage unit. Good.
  • the process of step S510-3 is executed, for example, in the register control circuit 512b.
  • Step S510-5 the time stamp signal generation unit 510 determines whether or not the calculation target period of the detection frequency of the detection signal of the address event has elapsed.
  • the process proceeds to the process of step S510-7.
  • the time stamp signal generation unit 510 determines that the calculation target period has not elapsed (No)
  • the process returns to the process of step S510-1.
  • the time stamp signal generation unit 510 can make the calculation period of the detection frequency of the detection signal of the address event constant.
  • the process of step S510-5 is executed, for example, in the register control circuit 512b.
  • Step S510-7 the time stamp signal generation unit 510 sets the reciprocal of the detection frequency of the detection signal of the address event calculated in step S510-3 to the upper limit of the time resolution of the time stamp signal currently being set (of a predetermined threshold value). Judge whether it is smaller than (1 example).
  • the upper limit value of the time resolution of the time stamp signal currently being set is the value of the time resolution of the time stamp signal set in the register control circuit 512b. That is, in the time stamp signal generation unit 510, the reciprocal of the detection frequency of the address event detection signal calculated in step S510-3 is smaller than the time resolution value of the time stamp signal currently set in the register control circuit 512b. Judge whether or not.
  • the inverse of the calculated detection frequency of the detection signal of the address event is smaller than the time resolution value of the time stamp signal currently set in the register control circuit 512b, and the time currently being set is set.
  • the process proceeds to step S510-13.
  • the time stamp signal generation unit 510 is currently setting the inverse number of the calculated detection frequency of the detection signal of the address event, which is larger than the time resolution value of the time stamp signal currently set in the register control circuit 512b.
  • the process proceeds to step S510-13.
  • the process of step S510-7 is executed, for example, in the register control circuit 512b.
  • Step S510-9 the time stamp signal generation unit 510 determines whether or not the time resolution of the time stamp signal currently being set is the maximum value.
  • the maximum value of the time resolution of the time stamp signal is the maximum value among the plurality of time resolutions of the time stamp signal stored in the register control circuit 512b.
  • the process returns to the process of step S510-1.
  • the time stamp signal generation unit 510 determines that the time resolution of the time stamp signal currently being set is not the maximum value (No)
  • the process proceeds to the process of step S510-11.
  • step S510-3 the inverse number of the detection frequency of the detection signal of the address event calculated in step S510-3 is larger than the value of the time resolution of the time stamp signal currently set in the register control circuit 512b. Even if it is large (No in step S510-7), it is configured to return to the input waiting state (step S510-1) of the detection signal of the detection signal of the address event without changing the time resolution of the time stamp signal. Has been done.
  • the process of step S510-9 is executed, for example, in the register control circuit 512b.
  • Step S510-11 the time stamp signal generation unit 510 sets the time resolution of the time stamp signal to a low resolution, and returns to the process of step S510-1. More specifically, the time stamp signal generation unit 510 changes the time resolution of the time stamp signal currently set in the register control circuit 512b to a time resolution one step lower. Further, the time stamp signal generation unit 510 creates an instruction signal including information on the time resolution of the changed time stamp signal and information instructing the time resolution of the time stamp signal to be changed, and causes the change unit 512 to generate an instruction signal. The output is output to the selection circuit 512a3 (see FIG. 32) constituting the provided frequency dividing circuit 512a. The process of step S510-11 is executed, for example, in the register control circuit 512b.
  • the selection circuit 512a3 selects a clock signal having a frequency having the same value as the inverse of the time resolution of the time stamp signal included in the instruction signal, and divides the selected clock signal. It is output as a signal to the counter circuit 513 (see FIG. 32).
  • the counter circuit 513 outputs a time stamp signal whose resolution has been reduced by one step to the solid-state image sensor 200.
  • step S510-1 to step S510-11 the time stamp signal output from the time stamp signal generation unit 510 is changed to be around time t1 or around time t2 shown in FIG. 34. To.
  • Step S510-13 the time stamp signal generation unit 510 sets the reciprocal of the detection frequency of the detection signal of the address event calculated in step S510-3 to the lower limit of the time resolution of the time stamp signal currently being set (of a predetermined threshold value). It is determined whether or not it is larger than one example).
  • the lower limit of the time resolution of the time stamp signal currently being set is a value having a time resolution one step lower than the time resolution of the time stamp signal set in the register control circuit 512b. That is, in the time stamp signal generation unit 510, the reciprocal of the detection frequency of the address event detection signal calculated in step S510-3 is one step lower than the time resolution of the time stamp signal currently set in the register control circuit 512b.
  • the time stamp signal generation unit 510 determines if it is greater than the time resolution value.
  • the inverse of the calculated detection frequency of the detection signal of the address event is larger than the value of the time resolution one step lower than the time resolution of the time stamp signal currently set in the register control circuit 512b. If it is determined that the lower limit value (predetermined threshold value) of the time resolution of the time stamp signal currently being set is not exceeded (Yes), the process returns to step S510-1.
  • the time stamp signal generation unit 510 has a time resolution value in which the inverse of the calculated detection frequency of the detection signal of the address event is one step lower than the time resolution of the time stamp signal currently set in the register control circuit 512b.
  • step S510-15 If it is determined that the lower limit value (predetermined threshold value) of the time resolution of the time stamp signal currently being set has been exceeded (No), the process proceeds to step S510-15.
  • the process of step S510-13 is executed, for example, in the register control circuit 512b.
  • Step S510-15 the time stamp signal generation unit 510 determines whether or not the time resolution of the time stamp signal currently being set is the minimum value.
  • the minimum value of the time resolution of the time stamp signal is the minimum value among the plurality of time resolutions of the time stamp signal stored in the register control circuit 512b.
  • the process returns to the process of step S510-1.
  • the time stamp signal generation unit 510 determines (No) that the time resolution of the time stamp signal currently being set is not the initial value, the process proceeds to the process of step S510-17.
  • step S510-3 the inverse of the detection frequency of the detection signal of the address event calculated in step S510-3 is one step lower than the time resolution of the time stamp signal currently set in the register control circuit 512b. Even if it is smaller than the value of the time resolution (No in step S510-13), the input waiting state of the detection signal of the detection signal of the address event is not changed without changing the time resolution of the time stamp signal (step S510-1). ) Is configured to return.
  • the process of step S510-15 is executed, for example, in the register control circuit 512b.
  • Step S510-16 the time stamp signal generation unit 510 sets the time resolution of the time stamp signal to a high resolution, and returns to the process of step S510-1. More specifically, the time stamp signal generation unit 510 changes the time resolution of the time stamp signal currently set in the register control circuit 512b to one step higher time resolution. Further, the time stamp signal generation unit 510 creates an instruction signal including information on the time resolution of the changed time stamp signal and information instructing the time resolution of the time stamp signal to be changed, and causes the change unit 512 to generate an instruction signal. The output is output to the selection circuit 512a3 that constitutes the provided frequency dividing circuit 512a. The process of step S510-16 is executed, for example, in the register control circuit 512b.
  • the selection circuit 512a3 selects a clock signal having a frequency having the same value as the inverse of the time resolution of the time stamp signal included in the instruction signal, and divides the selected clock signal. It is output as a signal to the counter circuit 513 (see FIG. 32).
  • the counter circuit 513 outputs a time stamp signal whose resolution has been increased by one step to the solid-state image sensor 200.
  • the time is around time t1 or around time t2 shown in FIG. 34, which is represented by FIG. 34.
  • the time resolution of the time stamp signal output from the time stamp signal generation unit 510 is changed in the direction opposite to the time axis (direction from right to left in FIG. 34).
  • the event detection device 501 has the electric signals of the plurality of photoelectric conversion elements 333 and the plurality of photoelectric conversion elements 333, each of which photoelectrically converts the incident light to generate an electric signal.
  • a solid-state image sensor 200 having an address event detection unit 400 that outputs a detection signal indicating a detection result indicating whether or not the amount of change exceeds a predetermined threshold, and a time point when the detection signal is detected by the address event detection unit 400.
  • the time stamp signal generation unit 510 that generates the time stamp signal to be used and the time stamp signal generation unit 510 are provided and the detection frequency of the detection signal of the address event exceeds a predetermined threshold value, the time resolution of the time stamp signal is determined. It is provided with a change unit 512 to be changed.
  • the event detection device 501 having this configuration can change the time resolution of the time stamp signal according to the moving speed of the object to be imaged. As a result, the event detection device 501 can improve the recognition accuracy of the image pickup target in the asynchronous solid-state image pickup device 200.
  • the device provided with the conventional asynchronous solid-state image sensor may be able to detect the edge of the moving object depending on the operating speed of the object, or the object. In some cases, an object whose edge or not is unknown may be detected. As a result, the conventional device has a difference in recognition accuracy. Further, when the time resolution of the time stamp signal is increased in order to detect a moving object in more detail, the device is caused by a difference in detection timing between a plurality of pixel blocks provided in the asynchronous solid-state image sensor. Has a problem that the recognition accuracy is lowered because it is unclear whether or not the edge of the moving object is the edge, or the linear edge of the moving object is recognized as an inclined edge.
  • the time resolution of the time stamp signal depends on the relative speed between the device and the imaging target.
  • the relative speed there arises a problem that the recognition accuracy of the device is lowered.
  • the event detection device 501 is configured so that the time resolution of the time stamp signal can be changed by feeding back the detection frequency of the event detection signal. Therefore, the event detection device 501 can optimize the time resolution of the time stamp signal according to the moving speed of the object to be imaged and the relative speed between the event detection device 501 and the object. As a result, the event detection device 501 can improve the recognition accuracy of the moving object.
  • the address event signal during the period when the time resolution of the time stamp signal is low is substantially integrated, and only sufficient information can be left to be recognized. Further, in this case, it becomes easy to recognize the same object, and the recognition accuracy of the movement of the object is improved.
  • the time resolution of the time stamp signal is lowered, the frequency of the clock signal (divided clock signal in the present embodiment) for generating the time stamp signal can be reduced. As a result, the power consumption of the event detection device 501 can be reduced. Further, the event detection device 501 can reduce the standby power during the standby time (the period during which the detection signal of the address event is hardly detected) by increasing or decreasing the resolution of the time stamp signal according to the detection frequency of the detection signal of the address event. ..
  • FIG. 37 is a block diagram showing a configuration example of the event detection device 502 according to the seventh embodiment of the present technology.
  • the event detection device 502 includes the image pickup lens 110, and changes in the electrical signals of the plurality of photoelectric conversion elements 333 (see FIG. 5) and the plurality of photoelectric conversion elements 333, each of which photoelectrically converts the incident light to generate an electric signal. It includes a solid-state image sensor 200 having an address event detection unit (an example of the detection unit) 400 (see FIG. 3) that outputs a detection signal indicating a detection result of whether or not the amount exceeds a predetermined threshold value.
  • the event detection device 502 includes a recording unit 120 connected to the solid-state image sensor 200 and a control unit 130 for controlling the solid-state image sensor 200. Further, the event detection device 502 includes a time stamp signal generation unit 520 that generates a time stamp signal used to indicate a time point when the detection signal is detected by the address event detection unit 400. As the event detection device 502, a camera mounted on an industrial robot, an in-vehicle camera, or the like is assumed.
  • the image pickup lens 110 in the present embodiment has the same configuration as the image pickup lens 110 in the sixth embodiment, and is configured to exhibit the same function.
  • the solid-state image sensor 200 in the present embodiment has the same configuration as the solid-state image sensor 200 in the sixth embodiment, and is configured to exhibit the same function.
  • the recording unit 120 in the present embodiment has the same configuration as the recording unit 120 in the sixth embodiment, and is configured to exhibit the same function.
  • the control unit 130 in the present embodiment has the same configuration as the control unit 130 in the sixth embodiment, and is configured to exhibit the same function. Therefore, detailed description of the image pickup lens 110, the solid-state image pickup element 200, the recording unit 120, and the control unit 130 in the present embodiment will be omitted.
  • an external device 600 is connected to the time stamp signal generation unit 520 according to the present embodiment.
  • the event detection device 502 is, for example, a camera mounted on an industrial robot
  • the external device 600 corresponds to, for example, a factory automation control device for controlling the industrial robot.
  • the external device 600 is configured to output, for example, a change signal for changing the time resolution of the time stamp signal to the time stamp signal generation unit 520.
  • FIG. 38 is a block diagram showing a configuration example of the time stamp signal generation unit 520.
  • FIG. 39 is a block diagram showing a configuration example of the change unit 522 provided in the time stamp signal generation unit 520.
  • the time stamp signal generation unit 520 has a drive clock signal generation circuit 511 connected to the control unit 130 (see FIG. 31).
  • the drive clock signal generation circuit 511 according to the present embodiment has the same configuration as the drive clock signal generation circuit 511 according to the sixth embodiment, and exhibits the same functions. Therefore, the description of the drive clock signal generation circuit 511 will be omitted.
  • the event detection device 502 is provided in the time stamp signal generation unit 520 and includes a change unit 522 that changes the time resolution of the time stamp signal when a predetermined condition is satisfied.
  • the change unit 522 changes the time resolution of the time stamp signal when a change signal (an example of a predetermined signal) for changing the time resolution of the time stamp signal is input from the external device 600 (see FIG. 37). It is configured so that it may be determined that the predetermined condition of is satisfied.
  • the change unit 522 stores a plurality of time resolutions of the time stamp signal in association with information (an example of a predetermined condition) included in the change signal input from the external device 600. It has a circuit (an example of a storage unit) 522b.
  • the register control circuit 522b is configured so that the time resolution of the time stamp signal currently being set can be set.
  • the register control circuit 522b is connected to the external device 600.
  • the change signal output by the external device 600 is input to the register control circuit 522b.
  • the change signal output by the external device 600 includes information regarding the time resolution of the time stamp signal.
  • the information regarding the time resolution of the time stamp signal may be a numerical value of the time resolution or a number associated with the time resolution.
  • the register control circuit 522b has, for example, a storage area configured according to the format of information regarding the time resolution of the time stamp signal included in the change signal. For example, when the information regarding the time resolution of the time stamp signal is a numerical value of the time resolution, the storage area of the register control circuit 522b is all the numerical values of the time resolution of the time stamp signal that may be included in the change signal. Is configured to be memorable. Further, for example, when the information regarding the time resolution of the time stamp signal is a number associated with the time resolution, the storage area of the register control circuit 522b is a time stamp signal that may be included in the change signal. All the numerical values of the time resolution and the numbers associated with the numerical values are paired and stored.
  • the shape and size of the parts to be transported, the transfer speed, etc. are known in advance. That is, when the event detection device 502 is used for factory automation, the shape and size of the object imaged by the event detection device 502, or the transport speed at which the object is transported is known in advance. As a result, the event detection device 502 can roughly predict the detection time point of the address event detected by the address event detection unit 400. Therefore, the event detection device 502 according to the present embodiment feeds back the detection frequency of the detection signal of the actually detected address event like the event detection device 501 according to the sixth embodiment of the time stamp signal. Not configured to change the time resolution.
  • the event detection device 502 changes the time resolution of the time stamp signal based on the change signal input from the external device 600, including information on the time resolution of the object itself to be imaged and the time stamp signal based on the moving speed of the object. It is configured as follows.
  • the external device 600 provided on a moving object whose moving speed changes, such as an automobile can store in advance the correspondence information between the moving speed of the moving object and the time resolution of the time stamp signal. Therefore, the event detection device 502 used for the moving object stores the association information stored in the external device 600 in the register control circuit 522b, so that the change signal input from the external device 600 is input. The time resolution of the time stamp signal can be changed based on the association information included in.
  • the register control circuit 522b is configured to analyze information regarding the time resolution of the time stamp signal included in the change signal when the change signal output by the external device 600 is input. Further, when the register control circuit 522b analyzes the change signal and determines that the time resolution of the time stamp signal included in the change signal is larger (or smaller) than the time resolution of the time stamp signal currently being set. Is configured to output an instruction signal including information instructing to change the time resolution of the time stamp signal to a low resolution (or high resolution) to the frequency dividing circuit 522a.
  • the changing unit 522 has a frequency dividing circuit 512a that divides the frequency of the driving clock signal (an example of a clock signal based on the reference clock signal). Since the frequency dividing circuit 512a in the present embodiment has the same configuration as the frequency dividing circuit 512a in the sixth embodiment and is configured to exhibit the same function, the description thereof will be omitted.
  • the time stamp signal generation unit 520 time stamps a count value obtained by counting the number of clocks (that is, the clock frequency) of the divided clock signal, which is a clock signal whose frequency is divided by the frequency dividing circuit 512a provided in the changing unit 512. It has a counter circuit 513 that outputs as a signal. Since the counter circuit 513 in the present embodiment has the same configuration as the counter circuit 513 in the sixth embodiment and is configured to exhibit the same function, the description thereof will be omitted.
  • the change unit 522 is described above except that the change signal is input to the register control circuit 522b from the external device 600 and the register control circuit 522b is configured to analyze the change signal. It has the same configuration as the modified portion 512 in the sixth embodiment, and is configured to exhibit the same function.
  • the register control circuit 522b in the present embodiment has a different configuration from the register control circuit 512b in the sixth embodiment, the format of the instruction signal output to the frequency divider circuit 512a is the same as that of the register control circuit 512b. is there. Therefore, the frequency dividing circuit 522a in the present embodiment can have the same configuration as the frequency dividing circuit 512a in the sixth embodiment.
  • the configuration of the frequency dividing circuit 512a is not limited to the configuration shown in FIG. 39.
  • the number of stages of the frequency divider provided in the frequency divider circuit 512a is not limited to two stages, and may be one stage or three or more stages.
  • the frequency dividing circuit 512a may have a phase-locked circuit and may be configured so that the frequency of the driving clock signal can be changed by dividing or multiplying the frequency.
  • FIG. 40 is a timing chart showing an example of the operation of the time stamp signal generation unit 520 provided in the event detection device 502 according to the present embodiment.
  • the “change signal” shown in the first stage in FIG. 40 indicates a change signal output by the external device 600.
  • the “divided clock signal” shown in the second stage in FIG. 40 indicates the divided clock signal input from the changing unit 512 to the counter circuit 513.
  • the frequency division clock signal has the same frequency as the drive clock signal up to time t1 depending on the state in which the frequency is divided by 1/2, and the time is from time t1. It is shown that the period up to t2 is the same frequency as the first stage clock signal, and the time after time t2 is the same frequency as the second stage clock signal.
  • the instruction signal input from the register control circuit 532b (see FIG. 39) to the selection circuit 512a3 (see FIG. 40) provided in the frequency dividing circuit 512a is a time stamp signal. It is assumed that the minimum value of the time resolution (for example, the same value as the inverse of the frequency of the driving clock signal) is included. As a result, the selection circuit 512a3 selects the drive clock signal. Therefore, as shown in FIG. 40, the frequency-divided clock signal having the same frequency (same period) as the drive clock signal is sent to the counter circuit 513 (see FIG. 38). Output.
  • the counter circuit 513 counts the number of clocks of the divided clock signal each time the input divided clock signal rises, for example, and outputs a time stamp signal including the counted value to the solid-state image sensor 200 (see FIG. 37).
  • a time stamp signal including the counted value to the solid-state image sensor 200 (see FIG. 37).
  • count values n to n + 7 (n is a natural number) included in the time stamp signal are shown.
  • the frequency of the frequency-divided clock signal is, for example, 10 GHz
  • the time resolution of the time stamp signal is, for example, 100 psec.
  • the time stamp signal generation unit 520 analyzes the change signal in the register control circuit 522b.
  • the time resolution of the time stamp signal included in the change signal analyzed by the register control circuit 512b at time t1 is the time resolution of the time stamp signal currently being set (in this example, the same value as the period of the drive clock signal). For example, it was larger than.
  • the register control circuit 522b selects an instruction signal including, for example, information having a time resolution of the same value as the period of the first-stage clock signal and information indicating that the time resolution of the time stamp signal should be lowered. Output to.
  • the selection circuit 512a3 selects the first-stage clock signal, the frequency-divided clock signal having the same frequency (same period) as the first-stage clock signal is output to the counter circuit 513 (see FIG. 38).
  • the period of the divided clock signal becomes long (low frequency) from the time t1.
  • the counter circuit 513 counts the number of clocks of the divided clock signal each time the input divided clock signal rises, and outputs a time stamp signal including the counted value to the solid-state image sensor 200.
  • the counter circuit 513 does not reset the count value even if the period of the divided clock signal is changed. Therefore, as shown in FIG. 40, before and after the time t1, the counter circuit 513 outputs a time stamp signal including the count value of "n + 8" next to the time stamp signal including the count value of "n + 7".
  • the frequency of the frequency-divided clock signal is, for example, 100 MHz
  • the time resolution of the time stamp signal is, for example, 10 nsec.
  • time stamp signal generation unit 520 analyzes the change signal in the register control circuit 522b.
  • the time resolution of the time stamp signal included in the change signal analyzed by the register control circuit 512b at time t2 is higher than the time resolution of the time stamp signal currently being set (in this example, the same value as the period of the first stage clock signal). For example, suppose that it was large. In this case, the register control circuit 522b selects an instruction signal including, for example, information having a time resolution of the same value as the period of the subsequent clock signal and information indicating that the time resolution of the time stamp signal should be reduced. Output to. As a result, the selection circuit 512a3 selects the rear-stage clock signal, so that the frequency-divided clock signal having the same frequency (same period) as the rear-stage clock signal is output to the counter circuit 513.
  • the period of the divided clock signal becomes long (low frequency) from the time t2.
  • the counter circuit 513 counts the number of clocks of the divided clock signal each time the input divided clock signal rises, and outputs a time stamp signal including the counted value to the solid-state image sensor 200.
  • the counter circuit 513 does not reset the count value even if the period of the divided clock signal is changed. Therefore, as shown in FIG. 34, before and after the time t2, the counter circuit 513 outputs a time stamp signal including the count value of "n + 13" next to the time stamp signal including the count value of "n + 12".
  • the frequency of the frequency-divided clock signal is, for example, 1 MHz
  • the time resolution of the time stamp signal is, for example, 1 ⁇ sec.
  • FIG. 40 illustrates a timing chart of the time stamp signal generation unit 520 when the time resolution of the time stamp signal is reduced, but the time stamp included in the change signal analyzed by the register control circuit 522b is illustrated.
  • the time resolution of the signal is smaller than the time resolution of the time stamp signal currently being set, the time resolution of the time stamp signal is increased. As a result, the period of the time stamp signal becomes short (high frequency).
  • the event detection method according to this embodiment Since the event detection method according to the present embodiment is the same as the event detection method according to the sixth embodiment except that the requirements for determining that the predetermined conditions are satisfied are different, the description thereof will be omitted.
  • a change signal (an example of the predetermined signal) for changing the time resolution of the time stamp signal is input from the external device 600 (see FIG. 37). is there.
  • FIG. 41 is used with reference to FIGS. 37 to 40 for an example of the flow of the operation (time resolution change processing of the time stamp) of the time stamp signal generation unit 520 provided in the event detection device 501 according to the present embodiment. I will explain.
  • FIG. 41 is a flowchart showing an example of the processing flow of the time stamp signal generation unit 520.
  • the time stamp signal generation unit 520 starts the process shown in FIG. 41 when the power is turned on to the event detection device 502 (see FIG. 37), and ends the process when the power is turned on to the event detection device 502. It is configured as follows.
  • Step S520-1 As shown in FIG. 41, the time stamp signal generation unit 520 (see FIG. 38) first determines whether or not a change signal has been input from the external device 600 when the operation is started. When the time stamp signal generation unit 520 determines that the change signal has been input from the external device 600, the time stamp signal generation unit 520 proceeds to the process of step S520-3. On the other hand, when the time stamp signal generation unit 520 determines that the change signal has not been input from the external device 600, the time stamp signal generation unit 520 repeatedly executes the process of step S520-1. The time stamp signal generation unit 520 repeatedly executes the process of step S520-1 at a time interval smaller than the minimum value of the time resolution of the time stamp signal until the change signal is input.
  • the time stamp signal generation unit 520 repeatedly executes the process of step S520-1 at a time interval smaller than the minimum value of the time resolution of the time stamp signal, so that the change signal is input from the external device 600. It is configured to prevent omission of judgment.
  • the process of step S520-1 is executed, for example, in the register control circuit 522b.
  • step S520-3 the time stamp signal generation unit 520 analyzes the change signal input from the external device 600, and proceeds to the process of step S520-3.
  • the time stamp signal generation unit 520 analyzes the change signal input from the external device 600, and acquires the time resolution indicated by the information regarding the time resolution of the time stamp signal included in the change signal.
  • the time resolution of the time stamp signal acquired by the time stamp signal generation unit 520 may be stored in, for example, the register control circuit 522b.
  • the time stamp signal generation unit 520 may have, for example, a storage unit (not shown), and the time resolution of the time stamp signal acquired by the time stamp signal generation unit 520 may be stored in the storage unit.
  • the process of step S520-3 is executed, for example, in the register control circuit 522b.
  • Step S520-5 the time stamp signal generation unit 520 compares the time resolution of the time stamp signal acquired in step S520-3 with the time resolution of the time stamp signal currently being set, and determines the time resolution of the time stamp signal. Determine whether to reduce.
  • the time stamp signal generation unit 520 determines that it is necessary to reduce the time resolution of the time stamp signal (Yes)
  • the process proceeds to the process of step S520-7.
  • the time stamp signal generation unit 520 determines that it is not necessary to reduce the time resolution of the time stamp signal (No)
  • the process proceeds to the process of step S520-11.
  • Step S520-7 the time stamp signal generation unit 520 determines whether or not the time resolution of the time stamp signal currently being set is the maximum value.
  • the maximum value of the time resolution of the time stamp signal is the maximum value among the plurality of time resolutions of the time stamp signal stored in the register control circuit 522b.
  • the process returns to the process of step S520-1.
  • the time stamp signal generation unit 520 determines that the time resolution of the time stamp signal currently being set is not the maximum value (No)
  • the process proceeds to the process of step S520-9.
  • the time stamp signal generation unit 520 has a time resolution of the time stamp signal analyzed and acquired in step S520-3, which is larger than the time resolution value of the time stamp signal currently set in the register control circuit 522b. Even in this case, it is configured to return to the input waiting state (step S520-1) of the detection signal of the detection signal of the address event without changing the time resolution of the time stamp signal.
  • the process of step S520-7 is executed, for example, in the register control circuit 522b.
  • Step S520-9 the time stamp signal generation unit 520 sets the time resolution of the time stamp signal to a low resolution, and returns to the process of step S520-1. More specifically, the time stamp signal generation unit 520 changes the time resolution of the time stamp signal currently set in the register control circuit 522b to a time resolution one step lower. Further, the time stamp signal generation unit 520 creates an instruction signal including information on the time resolution of the changed time stamp signal and information instructing the time resolution of the time stamp signal to be changed, and the frequency dividing circuit 512a Is output to the selection circuit 512a3 (see FIG. 39) constituting the above.
  • the process of step S520-11 is executed, for example, in the register control circuit 522b.
  • the selection circuit 512a3 selects a clock signal having a frequency equal to the inverse of the time resolution of the time stamp signal included in the instruction signal, and divides the selected clock signal by dividing the clock signal. It is output to the counter circuit 513 as a signal.
  • the counter circuit 513 outputs a time stamp signal whose resolution has been reduced by one step to the solid-state image sensor 200.
  • the time stamp signal output from the time stamp signal generation unit 520 is changed to be around time t1 or around time t2 shown in FIG. 40. ..
  • Step S520-11 the time stamp signal generation unit 520 compares the time resolution of the time stamp signal acquired in step S520-3 with the time resolution of the time stamp signal currently being set, and determines the time resolution of the time stamp signal. Determine if it increases.
  • the process proceeds to the process of step S520-13.
  • the time stamp signal generation unit 520 determines that it is not necessary to increase the time resolution of the time stamp signal (No)
  • the process returns to the process of step S520-1.
  • Step S510-15 the time stamp signal generation unit 520 determines whether or not the time resolution of the time stamp signal currently being set is the maximum value.
  • the maximum value of the time resolution of the time stamp signal is the maximum value among the plurality of time resolutions of the time stamp signal stored in the register control circuit 522b.
  • the process returns to the process of step S520-1.
  • the time stamp signal generation unit 520 determines that the time resolution of the time stamp signal currently being set is not the maximum value (No)
  • the process proceeds to the process of step S520-15.
  • the time resolution of the time stamp signal acquired in step S520-3 is one step lower than the time resolution of the time stamp signal currently set in the register control circuit 522b. Even if it is smaller than (No in step S520-13), it is configured to return to the input waiting state of the change signal (step S520-1) from the external device 600 without changing the time resolution of the time stamp signal. Has been done.
  • the process of step S520-13 is executed, for example, in the register control circuit 522b.
  • Step S520-15 the time stamp signal generation unit 520 sets the time resolution of the time stamp signal to a high resolution, and returns to the process of step S520-1. More specifically, the time stamp signal generation unit 520 changes the time resolution of the time stamp signal currently set in the register control circuit 522b to one step higher time resolution. Further, the time stamp signal generation unit 520 creates an instruction signal including information on the time resolution of the changed time stamp signal and information instructing the time resolution of the time stamp signal to be changed, and the frequency dividing circuit 512a Is output to the selection circuit 512a3 constituting the above.
  • the process of step S520-15 is executed, for example, in the register control circuit 522b.
  • the selection circuit 512a3 selects a clock signal having a frequency equal to the inverse of the time resolution of the time stamp signal included in the instruction signal, and divides the selected clock signal by dividing the clock signal. It is output to the counter circuit 513 as a signal.
  • the counter circuit 513 outputs a time stamp signal whose resolution has been increased by one step to the solid-state image sensor 200.
  • the time axis is around time t1 or around time t2 shown in FIG. 40 and is represented by FIG. 40.
  • the time resolution of the time stamp signal output from the time stamp signal generation unit 520 is changed in the opposite direction (direction from right to left in FIG. 40).
  • the event detection device 502 has the electric signals of the plurality of photoelectric conversion elements 333 and the plurality of photoelectric conversion elements 333, each of which photoelectrically converts the incident light to generate an electric signal.
  • a solid-state image sensor 200 having an address event detection unit 400 that outputs a detection signal indicating a detection result indicating whether or not the amount of change exceeds a predetermined threshold, and a time point when the detection signal is detected by the address event detection unit 400.
  • the time resolution of the time stamp signal is determined when the detection frequency of the address event detection signal exceeds a predetermined threshold value provided in the time stamp signal generation unit 510 for generating the time stamp signal to be used and the time stamp signal generation unit 520. It is provided with a change unit 522 to be changed.
  • the event detection device 502 having this configuration can change the time resolution of the time stamp signal according to the moving speed of the object to be imaged. As a result, the event detection device 501 can obtain the same effect as the event detection device 501 according to the sixth embodiment.
  • FIG. 42 is a block diagram showing a schematic configuration of a time stamp signal generation unit 530 provided in the event detection device according to the present embodiment.
  • the time stamp signal generation unit 530 includes one drive clock signal generation circuit 511, a plurality of change units 512 connected to the drive clock signal generation circuit 511, and a plurality of change units.
  • Each of the 512s has a plurality of counter circuits 513 connected in a one-to-one relationship. The same number of counter circuits 513 as the change units 512 are provided.
  • the solid-state image sensor 200 (see FIG. 31) provided in the event detection device according to the present embodiment has a plurality of pixel blocks 310 (see FIG. 4) in which a plurality of photoelectric conversion elements 333 (see FIG. 5) are divided into predetermined numbers. )have.
  • the address event detection unit (an example of the detection unit) 400 is provided for each of the plurality of pixel blocks 310.
  • the change unit 512 is provided for each of the plurality of address event detection units 400.
  • the plurality of pixel blocks 310 are arranged in the pixel array unit 300 (see FIG. 4) in n rows ⁇ m columns (n and m are natural numbers).
  • the change unit 512 is provided for each row of the pixel block 310, for example. Therefore, the time stamp signal generation unit 530 is provided with m change units 512. N address event detection units 400 are connected to each of the m change units 512.
  • the change unit 512 changes the frequency of the frequency-divided counter signal output to the counter circuit 513 based on the detection frequency of each of the detection signals of the n address event detection units 400 connected via the signal line 209. More specifically, the change unit 512 determines the time resolution of the time stamp signal based on, for example, the average value of the detection frequencies of the detection signals of the n address event detection units 400 of the n address event detection units 400 in the calculation target period. It is configured to do. The change unit 512 may be configured to determine the time resolution of the time stamp signal based on the maximum value, the minimum value, or other representative value of the detection frequency of the detection signal of the address event.
  • the event detection device includes a change unit 512 having the same configuration as the change unit 512 provided in the event detection device 501 according to the sixth embodiment.
  • the event detection device according to the present embodiment has the same effect as the event detection device 501 according to the sixth embodiment.
  • the event detection device has a plurality of change units 512, and the plurality of change units 512 are used for each of the plurality of address event detection units 400 (for each row of the pixel block 310 in the present embodiment). It is provided. Therefore, the event detection device according to the present embodiment can change the time resolution of the time stamp signal for each predetermined region of the pixel array unit 300 (the region for one row of the pixel block 310 in the present embodiment). As a result, the event detection device according to the present embodiment can improve the recognition accuracy of the imaging target for each predetermined region of the pixel array unit 300.
  • FIG. 43 is a block diagram showing a configuration example of the object recognition system (an example of the system) 1A according to the present embodiment.
  • the object recognition system 1A includes a recognition processing unit 650 that recognizes a predetermined object and an event detection device 502.
  • the event detection device 502 has the same configuration as the event detection device 502 according to the seventh embodiment except that the information outside the vehicle is input, and exhibits the same function. That is, in the event detection device 502, the amount of change in the electric signal of each of the plurality of photoelectric conversion elements 333 (see FIG. 5) and the plurality of photoelectric conversion elements 333, each of which photoelectrically converts the incident light to generate an electric signal, is A solid-state image sensor 200 (see FIG.
  • the event detection device 502 includes a time stamp signal generation unit 520 (see FIG. 37) that generates a time stamp signal used to indicate the time when the detection signal is detected by the event detection unit 400, and a time stamp signal generation unit. It is provided in 520 and includes a changing unit 522 (see FIG. 38) that changes the time resolution of the time stamp signal when a predetermined condition is satisfied.
  • the control unit 130 (see FIG. 37) provided in the event detection device 502 is configured to input information outside the vehicle. Based on the information outside the vehicle, for example, when the information outside the vehicle is information indicating bad weather, the control unit 130 raises the detection threshold of the event detection unit, or receives the information outside the vehicle indicating that the weather is recovering or good. It may be configured to lower the detection threshold value of the event detection unit or return it to the initial setting value.
  • the recognition processing unit 650 recognizes an object within the angle of view of the event detection device 502 based on the detection signal of the address event and the imaging data input from the event detection device 502.
  • the recognition processing unit 650 performs object recognition for recognizing, for example, a vehicle or a person (an example of a predetermined object).
  • a well-known pattern recognition technique for example, a technique for performing image recognition by comparing the feature points of an image given as teacher data with the feature points of a captured subject image is used. be able to.
  • the recognition processing unit 650 stores the object to be recognized and the information related to the time resolution of the time stamp signal in association with each other.
  • the recognition processing unit 650 outputs a change signal including information on the time resolution of the time stamp signal associated with the successfully recognized object to the event detection device 502.
  • the register control circuit 524 provided in the event detection device 502 stores the same information as the information regarding the time resolution of the object to be recognized and the time stamp signal stored in association with the recognition processing unit 650. Therefore, when the change signal is input from the recognition processing unit 650, the change unit 522 provided in the event detection device 502 analyzes the change signal and acquires information on the time resolution of the time stamp signal from the change signal. To do.
  • the event detection device 502 can change the time resolution of the time stamp signal based on the information regarding the time resolution of the acquired time stamp signal by the same processing as the event detection device 502 according to the seventh embodiment. As described above, the change unit 522 provided in the event detection device 502 determines that the predetermined condition is satisfied when the recognition processing unit 650 succeeds in the object recognition.
  • the object recognition system 1A has a recognition processing unit 650 that recognizes a predetermined object and a time resolution of a time stamp signal when the recognition processing unit 650 determines that the object recognition is successful.
  • the event detection device 502 to be changed is provided.
  • the object recognition system 1A can change the time resolution of the time stamp signal according to the recognized object, so that the same effect as that of the seventh embodiment can be obtained.
  • FIG. 44 is a block diagram showing a configuration example of the object recognition system (an example of the system) 1B according to the present embodiment.
  • the object recognition system 1B includes a recognition processing unit 650 that recognizes a predetermined object, an event detection device 502, and an image pickup device 700 connected to the recognition processing unit 650.
  • the event detection device 502 has the same configuration as the event detection device 502 in the ninth embodiment, and is configured to exhibit the same function.
  • the recognition processing unit 650 has the same configuration as the recognition processing unit 650 in the ninth embodiment except that the data captured by the image pickup apparatus 700 is input, and exhibits the same functions. It is configured in.
  • a synchronous image pickup device that captures images at a fixed frame rate in synchronization with a vertical synchronization signal and outputs image data in a frame format can be used.
  • the synchronous imaging device include a CMOS (Complementary Metal Oxide Semiconductor) type image sensor, a CCD (Charge Coupled Device) type image sensor, and the like.
  • An asynchronous imaging device with a fixed frame rate is an imaging device that detects events asynchronously with a vertical synchronous signal, as opposed to a synchronous imaging device that performs imaging in synchronization with a vertical synchronous signal.
  • An event detection device including an asynchronous image pickup device has a pixel configuration having an event detection unit. Therefore, the event detection device has to have a larger pixel size than the synchronous image pickup device, and therefore has a lower resolution than the image pickup device that performs imaging at a fixed frame rate.
  • the object recognition system 1B according to the present embodiment includes a synchronous imaging device 700. Therefore, the image pickup apparatus 700 is superior in resolution to the asynchronous image pickup apparatus.
  • the image pickup device 700 is configured to output the image pickup data to the recognition processing unit 650.
  • the recognition processing unit 650 can perform object recognition using high-resolution imaging data input from the imaging device 700. As a result, the recognition processing unit 650 in the present embodiment improves the accuracy of object recognition as compared with the recognition processing unit 650 in the ninth embodiment.
  • the recognition processing unit 650 in the present embodiment executes object recognition by the same processing as the recognition processing unit 650 in the ninth embodiment.
  • the recognition processing unit 650 outputs a change signal including information on the time resolution of the time stamp signal associated with the successfully recognized object to the event detection device 502.
  • the event detection device 502 according to the present embodiment changes the time resolution of the time stamp signal by the same processing as the event detection device 502 according to the ninth embodiment.
  • the object recognition system 1B has a recognition processing unit 650 that recognizes a predetermined object and a time resolution of a time stamp signal when the recognition processing unit 650 determines that the object recognition is successful.
  • the event detection device 502 to be changed is provided.
  • the object recognition system 1B can obtain the same effect as that of the ninth embodiment.
  • the object recognition system 1B includes an image pickup device 700 connected to the recognition processing unit 650.
  • the object recognition system 1B can improve the accuracy of object recognition of the recognition processing unit 650.
  • the technology according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device mounted on a moving body of any kind such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, a personal mobility, an airplane, a drone, a ship, and a robot. You may.
  • FIG. 45 is a block diagram showing a schematic configuration example of a vehicle control system, which is an example of a mobile control system to which the technique according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via the communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, an outside information detection unit 12030, an in-vehicle information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are shown as a functional configuration of the integrated control unit 12050.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 provides a driving force generator for generating the driving force of the vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to the wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism for adjusting and a braking device for generating a braking force of a vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as headlamps, back lamps, brake lamps, blinkers or fog lamps.
  • the body system control unit 12020 may be input with radio waves transmitted from a portable device that substitutes for the key or signals of various switches.
  • the body system control unit 12020 receives inputs of these radio waves or signals and controls a vehicle door lock device, a power window device, a lamp, and the like.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle equipped with the vehicle control system 12000.
  • the image pickup unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle outside information detection unit 12030 causes the image pickup unit 12031 to capture an image of the outside of the vehicle and receives the captured image.
  • the vehicle exterior information detection unit 12030 may perform object detection processing or distance detection processing such as a person, a vehicle, an obstacle, a sign, or characters on the road surface based on the received image.
  • the image pickup unit 12031 is an optical sensor that receives light and outputs an electric signal according to the amount of the light received.
  • the imaging unit 12031 can output an electric signal as an image or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared light.
  • the in-vehicle information detection unit 12040 detects the in-vehicle information.
  • a driver state detection unit 12041 that detects the driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the in-vehicle information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated, or it may be determined whether the driver is dozing.
  • the microcomputer 12051 calculates the control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside and outside the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit.
  • a control command can be output to 12010.
  • the microcomputer 12051 realizes ADAS (Advanced Driver Assistance System) functions including vehicle collision avoidance or impact mitigation, follow-up driving based on inter-vehicle distance, vehicle speed maintenance driving, vehicle collision warning, vehicle lane deviation warning, and the like. It is possible to perform cooperative control for the purpose of.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform coordinated control for the purpose of automatic driving that runs autonomously without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on the information outside the vehicle acquired by the vehicle exterior information detection unit 12030.
  • the microcomputer 12051 controls the headlamps according to the position of the preceding vehicle or the oncoming vehicle detected by the external information detection unit 12030, and performs cooperative control for the purpose of antiglare such as switching the high beam to the low beam. It can be carried out.
  • the audio image output unit 12052 transmits the output signal of at least one of the audio and the image to the output device capable of visually or audibly notifying the passenger or the outside of the vehicle of the information.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are exemplified as output devices.
  • the display unit 12062 may include, for example, at least one of an onboard display and a heads-up display.
  • FIG. 46 is a diagram showing an example of the installation position of the imaging unit 12031.
  • the imaging unit 12031 includes imaging units 12101, 12102, 12103, 12104, and 12105.
  • the imaging units 12101, 12102, 12103, 12104, 12105 are provided at positions such as the front nose, side mirrors, rear bumpers, back doors, and the upper part of the windshield in the vehicle interior of the vehicle 12100, for example.
  • the imaging unit 12101 provided on the front nose and the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirrors mainly acquire images of the side of the vehicle 12100.
  • the imaging unit 12104 provided on the rear bumper or the back door mainly acquires an image of the rear of the vehicle 12100.
  • the imaging unit 12105 provided on the upper part of the windshield in the vehicle interior is mainly used for detecting a preceding vehicle, a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 46 shows an example of the photographing range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided on the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided on the side mirrors, respectively
  • the imaging range 12114 indicates the imaging range of the imaging units 12102 and 12103.
  • the imaging range of the imaging unit 12104 provided on the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, a bird's-eye view image of the vehicle 12100 as viewed from above can be obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the image pickup units 12101 to 12104 may be a stereo camera composed of a plurality of image pickup elements, or may be an image pickup element having pixels for phase difference detection.
  • the microcomputer 12051 has a distance to each three-dimensional object within the imaging range 12111 to 12114 based on the distance information obtained from the imaging units 12101 to 12104, and a temporal change of this distance (relative velocity with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more.
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in front of the preceding vehicle in advance, and can perform automatic braking control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like. In this way, it is possible to perform coordinated control for the purpose of automatic driving or the like in which the vehicle travels autonomously without depending on the operation of the driver.
  • the microcomputer 12051 converts three-dimensional object data related to a three-dimensional object into two-wheeled vehicles, ordinary vehicles, large vehicles, pedestrians, electric poles, and other three-dimensional objects based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles. For example, the microcomputer 12051 distinguishes obstacles around the vehicle 12100 into obstacles that can be seen by the driver of the vehicle 12100 and obstacles that are difficult to see. Then, the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration and avoidance steering via the drive system control unit 12010, driving support for collision avoidance can be provided.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether or not a pedestrian is present in the captured image of the imaging units 12101 to 12104.
  • pedestrian recognition includes, for example, a procedure for extracting feature points in an image captured by an imaging unit 12101 to 12104 as an infrared camera, and pattern matching processing for a series of feature points indicating the outline of an object to determine whether or not the pedestrian is a pedestrian. It is done by the procedure to determine.
  • the audio image output unit 12052 When the microcomputer 12051 determines that a pedestrian is present in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 outputs a square contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to superimpose and display. Further, the audio image output unit 12052 may control the display unit 12062 so as to display an icon or the like indicating a pedestrian at a desired position.
  • the above is an example of a vehicle control system to which the technology according to the present disclosure can be applied.
  • the technique according to the present disclosure can be applied to, for example, the imaging unit 12031 among the configurations described above.
  • the image pickup apparatus 100 of FIG. 1 can be applied to the image pickup unit 12031.
  • the technique according to the present disclosure to the imaging unit 12031, the mounting area of the circuit can be reduced and the imaging unit 12031 can be miniaturized.
  • the processing procedure described in the above-described embodiment may be regarded as a method having these series of procedures, and as a program for causing a computer to execute these series of procedures or as a recording medium for storing the program. You may catch it.
  • a recording medium for example, a CD (Compact Disc), MD (MiniDisc), DVD (Digital Versatile Disc), memory card, Blu-ray Disc (Blu-ray (registered trademark) Disc) and the like can be used.
  • the present technology is not limited to the above-mentioned first embodiment to the above-mentioned eighth embodiment, and various modifications can be made.
  • the event detection device 501 according to the sixth embodiment calculates the detection frequency of the address event detection signal based on the number of detected address event detection signals in the calculation target period, but the present technology is limited to this. I can't.
  • the event detection device 501 may use the detection interval of the address event detection signal as the detection frequency of the address event detection signal.
  • the event detection device 501 changes the time resolution of the time stamp signal when the detection interval of the detection signal of the address event in the same light receiving unit 330 exceeds a predetermined threshold value (lower limit value or upper limit value of the detection interval). May be good.
  • the detection interval of the detection signal of the address event to be compared with the predetermined threshold value is a representative value (average value, minimum value, maximum value, etc.) of the detection interval in all the light receiving units 330 provided in the pixel array unit 300. You may. Further, when the event detection device has a plurality of change parts as in the eighth embodiment, the detection interval of the detection signal of the address event to be compared with the predetermined threshold value is connected to the plurality of change parts. It may be a representative value (average value, minimum value, maximum value, etc.) of the detection interval for each of the plurality of light receiving units.
  • the event detection device 501 provides a period for calculating the detection interval of the detection signal of the address event, and a representative value (mean value, minimum value, maximum value, etc.) of the detection interval of the detection signal of the address event in the period. ) May be used to change the time resolution of the time stamp signal.
  • a representative value mean value, minimum value, maximum value, etc.
  • the change unit 512 in the sixth embodiment is configured to change the time resolution of the time stamp signal according to the detection frequency of the detection signal of the address event
  • the change unit 522 in the seventh embodiment is The time resolution of the time stamp signal is changed based on the change signal input from the external device 600, but the present technology is not limited to this.
  • the change unit provided in the event detection device is configured to change the time resolution of the time stamp signal while appropriately switching between the detection frequency of the detection signal of the address event and / or both of the change signal input from the external device. It may have been done. As a result, the event detection device can increase the variation of the detection method of the moving object.
  • the event detection device 502 may be connected to the recognition processing unit 650 instead of the external device 600.
  • the register control circuit 522 stores the same information as the information regarding the time resolution of the object to be recognized and the time stamp signal stored in association with the recognition processing unit 650.
  • the change unit 522 can change the time resolution of the time stamp signal based on the analysis result of the change signal input when the recognition processing unit 650 succeeds in recognizing the object.
  • the change unit 522 is configured to determine that the predetermined condition is satisfied when the recognition processing unit 650 succeeds in recognizing the object.
  • the present technology can have the following configurations.
  • a plurality of photoelectric conversion elements each of which photoelectrically converts incident light to generate an electric signal, and a detection indicating whether or not the amount of change in the electric signal of each of the plurality of photoelectric conversion elements exceeds a predetermined threshold value.
  • a solid-state image sensor having a detector that outputs a signal,
  • a time stamp signal generation unit that generates a time stamp signal used to indicate the time when the detection signal is detected by the detection unit,
  • An event detection device provided in the time stamp signal generation unit and provided with a change unit that changes the time resolution of the time stamp signal when a predetermined condition is satisfied.
  • the event detection device (2) The event detection device according to (1), wherein the changing unit has a storage unit that stores a plurality of the time resolutions in association with the predetermined conditions. (3) The change unit has a frequency divider circuit that divides the frequency of the clock signal based on the reference clock signal. The event detection device according to (2), wherein the frequency dividing circuit changes the number of times of frequency division based on the time resolution information input from the storage unit. (4) The time stamp signal generation unit has a counter circuit that outputs a count value obtained by counting the frequency of the frequency division clock signal, which is a clock signal whose frequency is divided by the frequency division circuit, as the time stamp signal (3).
  • the solid-state image sensor has a plurality of pixel blocks obtained by dividing the plurality of photoelectric conversion elements into predetermined numbers.
  • the detection unit is provided for each of the plurality of pixel blocks.
  • the event detection device according to any one of (1) to (4), wherein the change unit is provided for each of the plurality of detection units.
  • the change unit determines that the predetermined condition is satisfied when the detection frequency of the detection signal exceeds a predetermined threshold value.
  • the event detection device according to any one of (1) to (6) above, wherein the change unit determines that the predetermined condition is satisfied when a predetermined signal is input from an external device.
  • the event detection according to any one of (1) to (6) above determines that the predetermined condition is satisfied when the recognition processing unit that recognizes a predetermined object succeeds in recognizing the object. apparatus.
  • a recognition processing unit that recognizes a predetermined object A plurality of photoelectric conversion elements, each of which photoelectrically converts incident light to generate an electric signal, and a detection indicating whether or not the amount of change in the electric signal of each of the plurality of photoelectric conversion elements exceeds a predetermined threshold value.
  • a solid-state image sensor having a detection unit that outputs a signal, a time stamp signal generation unit that generates a time stamp signal used to indicate the time when the detection signal is detected by the detection unit, and the time stamp signal generation unit.
  • the event detection device is provided in the above and has a change unit for changing the time resolution of the time stamp signal when a predetermined condition is satisfied.
  • the event detection device is a system that determines that the predetermined condition is satisfied when the recognition processing unit succeeds in recognizing an object.
  • the system according to (9) above which includes an imaging device connected to the recognition processing unit.
  • the incident light is photoelectrically converted by a photoelectric conversion element to generate an electric signal.
  • the detection unit detects whether or not the amount of change in the electric signal exceeds a predetermined threshold value, and outputs the detection signal.
  • the time stamp signal generation unit generates a time stamp signal used to indicate the time when the detection signal is detected.
  • An event detection method in which the time resolution of the time stamp signal is changed by a change unit provided in the time stamp signal generation unit when a predetermined condition is satisfied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

非同期型の固体撮像素子における撮像対象の認識精度の向上を図ることを目的とする。イベント検出装置は、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子および複数の光電変換素子のそれぞれの電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力するアドレスイベント検出部を有する固体撮像素子と、アドレスイベント検出部で検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部と、タイムスタンプ信号生成部に設けられてアドレスイベントの検出信号の検出頻度が所定の閾値を越えた場合にタイムスタンプ信号の時間分解能を変更する変更部とを備えている。

Description

イベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法
　本技術は、非同期型の固体撮像素子を有するイベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法に関する。
　従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
特表２０１７－５３５９９９号公報
　上述の非同期型の固体撮像素子（すなわち、ＤＶＳ）では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。しかしながら、非同期型の固体撮像素子は、撮像対象の移動物体の移動速度に応じて認識精度に差が生じるという問題がある。
　本技術の目的は、非同期型の固体撮像素子における撮像対象の認識精度の向上を図ることができるイベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法を提供することにある。
　本技術によるイベント検出装置は、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子、及び前記複数の光電変換素子のそれぞれの前記電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力する検出部を有する固体撮像素子と、前記検出部で前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部と、前記タイムスタンプ信号生成部に設けられ、所定条件が成立した場合に前記タイムスタンプ信号の時間分解能を変更する変更部とを備える。
　また、本技術によるシステムは、所定の物体を認識する認識処理部と、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子、及び前記複数の光電変換素子のそれぞれの前記電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力する検出部を有する固体撮像素子と、前記検出部で前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部と、前記タイムスタンプ信号生成部に設けられ、所定条件が成立した場合に前記タイムスタンプ信号の時間分解能を変更する変更部とを有するイベント検出装置とを備え、前記イベント検出装置は、前記認識処理部が物体認識に成功した場合に前記所定条件が成立したと判定する。
　また、本技術によるイベント検出方法は、入射される入射光を光電変換素子で光電変換して電気信号を生成し、前記電気信号の変化量が所定の閾値を超えたか否を検出部で検出して検出信号を出力し、前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号をタイムスタンプ信号生成部で生成し、所定条件が成立した場合に、前記タイムスタンプ信号生成部に設けられた変更部で前記タイムスタンプ信号の時間分解能を変更する。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態におけるアドレスイベント検出部の一構成例を示すブロック図である。 本技術の第１の実施の形態における電流電圧変換部の一構成例を示す回路図である。 本技術の第１の実施の形態における減算器および量子化器の一構成例を示す回路図である。 本技術の第１の実施の形態におけるカラムＡＤＣ（Analog-to-Digital Converter）の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における画素ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における画素ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態の第３の変形例における画素ブロックの一構成例を示す回路図である。 本技術の第２の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第２の実施の形態における受光部の一構成例を示す回路図である。 本技術の第２の実施の形態における転送トランジスタを削減した受光部の一構成例を示す回路図である。 本技術の第２の実施の形態における電流電圧変換部の一構成例を示す回路図である。 本技術の第２の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態の変形例における電流電圧変換部の一構成例を示す回路図である。 本技術の第２の実施の形態の変形例におけるＡＤＣの一構成例を示す回路図である。 本技術の第３の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第３の実施の形態における受光部の一構成例を示す回路図である。 本技術の第３の実施の形態におけるアドレスイベント検出部の一構成例を示すブロック図である。 本技術の第３の実施の形態の変形例における受光部の一構成例を示す回路図である。 本技術の第４の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第４の実施の形態の変形例における画素アレイ部の一構成例を示すブロック図である。 本技術の第４の実施の形態の変形例における通常画素の一構成例を示す回路図である。 本技術の第５の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第５の実施の形態における画素ブロックの一構成例を示すブロック図である。 本技術の第６の実施の形態におけるイベント検出装置の一構成例を示すブロック図である。 本技術の第６の実施の形態におけるタイムスタンプ信号生成部の一構成例を示すブロック図である。 本技術の第６の実施の形態における変更部の一構成例を示すブロック図である。 本技術の第６の実施の形態におけるタイムスタンプ信号生成部の動作の一例を示すタイミングチャートである。 本技術の第６の実施の形態におけるイベント検出装置の動作の一例を示すフローチャートである。 本技術の第６の実施の形態におけるタイムスタンプ信号生成部の動作の一例を示すフローチャートである。 本技術の第７の実施の形態におけるイベント検出装置の一構成例を示すブロック図である。 本技術の第７の実施の形態におけるタイムスタンプ信号生成部の一構成例を示すブロック図である。 本技術の第７の実施の形態における変更部の一構成例を示すブロック図である。 本技術の第７の実施の形態におけるタイムスタンプ信号生成部の動作の一例を示すタイミングチャートである。 本技術の第７の実施の形態におけるタイムスタンプ信号生成部の動作の一例を示すフローチャートである。 本技術の第８の実施の形態におけるタイムスタンプ信号生成部の一構成例を示すブロック図である。 本技術の第９の実施の形態における物体認識システムの一構成例を示すブロック図である。 本技術の第１０の実施の形態における物体認識システムの他の構成例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
　１．第１の実施の形態（複数の画素がアドレスイベント検出部を共有する例）
　２．第２の実施の形態（画素信号生成部を削減し、複数の画素がアドレスイベント検出部を共有する例）
　３．第３の実施の形態（それぞれにコンデンサが設けられた複数の画素がアドレスイベント検出部を共有する例）
　４．第４の実施の形態（画素毎にアドレスイベント検出部を配置する例）
　５．第５の実施の形態（アドレスイベント検出部を共有する画素数より、画像信号生成部を共有する画素数が少ない例）
　６．第６の実施の形態（アドレスイベントが検出された時点を示すタイムスタンプ信号の時間分解能をアドレスイベントの検出頻度に基づいて変更する例）
　７．第７の実施の形態（アドレスイベントが検出された時点を示すタイムスタンプ信号の時間分解能を外部装置から入力される変更信号に基づいて変更する例）
　８．第８の実施の形態（アドレスイベントが検出された時点を示すタイムスタンプ信号の時間分解能を画素ブロックの列ごとに変更する例）
　９．第９の実施の形態（アドレスイベントが検出された時点を示すタイムスタンプ信号の時間分解能を認識処理部から入力される変更信号に基づいて変更する例）
　１０．第１０の実施の形態（アドレスイベントが検出された時点を示すタイムスタンプ信号の時間分解能を認識処理部から入力される変更信号に基づいて変更する他の例）
　１１．移動体への応用例
　＜１．第１の実施の形態＞
　［撮像装置の構成例］
　図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換して画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理結果とアドレスイベントの検出信号とを示すデータを記録部１２０に信号線２０９を介して出力する。検出信号の生成方法については後述する。
　記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
　［固体撮像素子の構成例］
　図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
　図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、駆動回路２１１、信号処理部２１２、アービタ２１３、カラムＡＤＣ２２０および画素アレイ部３００を備える。
　画素アレイ部３００には、複数の画素が二次元格子状に配列される。また、画素アレイ部３００は、それぞれが所定数の画素からなる複数の画素ブロックに分割される。以下、水平方向に配列された画素または画素ブロックの集合を「行」と称し、行に垂直な方向に配列された画素または画素ブロックの集合を「列」と称する。
　画素のそれぞれは、光電流に応じた電圧のアナログ信号を画素信号として生成する。また、画素ブロックのそれぞれは、光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素ブロックは、リクエストをアービタに出力する。
　駆動回路２１１は、画素のそれぞれを駆動して画素信号をカラムＡＤＣ２２０に出力させるものである。
　アービタ２１３は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素ブロックに送信するものである。応答を受け取った画素ブロックは、検出結果を示す検出信号を駆動回路２１１および信号処理部２１２に供給する。
　カラムＡＤＣ２２０は、画素ブロックの列ごとに、その列からのアナログの画素信号をデジタル信号に変換するものである。このカラムＡＤＣ２２０は、デジタル信号を信号処理部２１２に供給する。
　信号処理部２１２は、カラムＡＤＣ２２０からのデジタル信号に対し、ＣＤＳ（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行するものである。この信号処理部２１２は、処理結果を示すデータと検出信号とを信号線２０９を介して記録部１２０に供給する。
［画素アレイ部の構成例］
図４は、本技術の第１の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。画素アレイ部３００は、複数の画素ブロック３１０に分割される。画素ブロック３１０のそれぞれには、Ｉ行×Ｊ列（ＩおよびＪは自然数）に複数の画素が配列される。
　また、画素ブロック３１０は、画素信号生成部３２０と、Ｉ行×Ｊ列の複数の受光部３３０と、アドレスイベント検出部４００とを備える。画素ブロック３１０内の複数の受光部３３０は、画素信号生成部３２０およびアドレスイベント検出部４００を共有している。そして、ある座標の受光部３３０と画素信号生成部３２０およびアドレスイベント検出部４００とからなる回路が、その座標の画素として機能する。また、画素ブロック３１０の列ごとに、垂直信号線ＶＳＬが配線される。画素ブロック３１０の列数をｍ（ｍは自然数）とすると、ｍ本の垂直信号線ＶＳＬが配列される。
　受光部３３０は、入射光を光電変換して光電流を生成するものである。この受光部３３０は、駆動回路２１１の制御に従って、画素信号生成部３２０およびアドレスイベント検出部４００のいずれかに光電流を供給する。
　画素信号生成部３２０は、光電流に応じた電圧の信号を画素信号ＳＩＧとして生成するものである。この画素信号生成部３２０は、生成した画素信号ＳＩＧを垂直信号線ＶＳＬを介してカラムＡＤＣ２２０に供給する。
　アドレスイベント検出部４００は、受光部３３０のそれぞれからの光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出するものである。このアドレスイベントは、例えば、変化量が上限の閾値を超えた旨を示すオンイベントと、その変化量が下限の閾値を下回った旨を示すオフイベントとからなる。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビットと、オフイベントの検出結果を示す１ビットからなる。なお、アドレスイベント検出部４００は、オンイベントのみを検出することもできる。
　アドレスイベントが発生した際に、アドレスイベント検出部４００は、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答をアービタ２１３から受け取ると、アドレスイベント検出部４００は、検出信号を駆動回路２１１および信号処理部２１２に供給する。なお、アドレスイベント検出部４００は、検出部の一例である。
　［画素ブロックの構成例］
　図５は、本技術の第１の実施の形態における画素ブロック３１０の一構成例を示す回路図である。画素ブロック３１０において、画素信号生成部３２０は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４を備える。複数の受光部３３０は、接続ノード３４０を介してアドレスイベント検出部４００に共通に接続されている。
　また、受光部３３０のそれぞれは、転送トランジスタ３３１、ＯＦＧ（Over Flow Gate）トランジスタ３３２および光電変換素子３３３を備える。画素ブロック３１０内の画素数をＮ（Ｎは自然数）とすると、転送トランジスタ３３１、ＯＦＧトランジスタ３３２および光電変換素子３３３は、それぞれＮ個ずつ配置される。画素ブロック３１０内のｎ（ｎは１乃至Ｎの自然数）個目の転送トランジスタ３３１には、駆動回路２１１により転送信号ＴＲＧｎが供給される。ｎ個目のＯＦＧトランジスタ３３２には、駆動回路２１１により制御信号ＯＦＧｎが供給される。
　また、リセットトランジスタ３２１、増幅トランジスタ３２２および選択トランジスタ３２３として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用
いられる。転送トランジスタ３３１およびＯＦＧトランジスタ３３２についても、同様にＮ型のＭＯＳトランジスタが用いられる。
　また、光電変換素子３３３のそれぞれは、受光チップ２０１に配置される。光電変換素子３３３以外の素子の全ては、検出チップ２０２に配置される。
　光電変換素子３３３は、入射光を光電変換して電荷を生成するものである。転送トランジスタ３３１は、転送信号ＴＲＧｎに従って、対応する光電変換素子３３３から浮遊拡散層３２４へ電荷を転送するものである。ＯＦＧトランジスタ３３２は、制御信号ＯＦＧｎに従って、対応する光電変換素子３３３により生成された電気信号を接続ノード３４０に供給するものである。ここで、供給される電気信号は、電荷からなる光電流である。なお、各画素の転送トランジスタ３３１およびＯＦＧトランジスタ３３２からなる回路は、信号供給部の一例である。
　浮遊拡散層３２４は、電荷を蓄積して蓄積した電荷の量に応じた電圧を生成するものである。リセットトランジスタ３２１は、駆動回路２１１からのリセット信号に従って浮遊拡散層３２４の電荷量を初期化するものである。増幅トランジスタ３２２は、浮遊拡散層３２４の電圧を増幅するものである。選択トランジスタ３２３は、駆動回路２１１からの選択信号ＳＥＬに従って、増幅された電圧の信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラムＡＤＣ２２０へ出力するものである。
　駆動回路２１１は、制御部１３０によりアドレスイベントの検出開始が指示されると、全ての画素のＯＦＧトランジスタ３３２を制御信号ＯＦＧｎにより駆動して光電流を供給させる。これにより、アドレスイベント検出部４００には、画素ブロック３１０内の全ての受光部３３０の光電流の和の電流が供給される。
　そして、ある画素ブロック３１０においてアドレスイベントが検出されると、駆動回路２１１は、そのブロックの全てのＯＦＧトランジスタ３３２をオフ状態にしてアドレスイベント検出部４００への光電流の供給を停止させる。次いで駆動回路２１１は、転送信号ＴＲＧｎにより、それぞれの転送トランジスタ３３１を順に駆動して、電荷を浮遊拡散層３２４に転送させる。これにより、画素ブロック３１０内の複数の画素のそれぞれの画素信号が順に出力される。
　このように、固体撮像素子２００は、アドレスイベントが検出された画素ブロック３１０の画素信号のみをカラムＡＤＣ２２０に出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、固体撮像素子２００の消費電力や、画像処理の処理量を低減することができる。
　また、複数の画素がアドレスイベント検出部４００を共有するため、画素毎にアドレスイベント検出部４００を配置する場合と比較して固体撮像素子２００の回路規模を削減することができる。
　［アドレスイベント検出部の構成例］
　図６は、本技術の第１の実施の形態におけるアドレスイベント検出部４００の一構成例を示すブロック図である。このアドレスイベント検出部４００は、電流電圧変換部４１０、バッファ４２０、減算器４３０、量子化器４４０および転送部４５０を備える。
　電流電圧変換部４１０は、対応する受光部３３０からの光電流を、その対数の電圧信号に変換するものである。この電流電圧変換部４１０は、電圧信号をバッファ４２０に供給する。
　バッファ４２０は、電流電圧変換部４１０からの電圧信号を補正するものである。このバッファ４２０は、補正後の電圧信号を減算器４３０に出力する。
　減算器４３０は、駆動回路２１１からの行駆動信号に従ってバッファ４２０からの電圧信号のレベルを低下させるものである。この減算器４３０は、低下後の電圧信号を量子化器４４０に供給する。
　量子化器４４０は、減算器４３０からの電圧信号をデジタル信号に量子化して検出信号として転送部４５０に出力するものである。
　転送部４５０は、量子化器４４０からの検出信号を信号処理部２１２等に転送するものである。この転送部４５０は、アドレスイベントが検出された際に、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、転送部４５０は、リクエストに対する応答をアービタ２１３から受け取ると、検出信号を駆動回路２１１および信号処理部２１２に供給する。
　［電流電圧変換部の構成例］
　図７は、本技術の第１の実施の形態における電流電圧変換部４１０の一構成例を示す回路図である。この電流電圧変換部４１０は、Ｎ型トランジスタ４１１および４１３とＰ型トランジスタ４１２とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ４１１のソースは、受光部３３０に接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３は、電源端子と接地端子との間において、直列に接続される。また、Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３の接続点は、Ｎ型トランジスタ４１１のゲートとバッファ４２０の入力端子とに接続される。また、Ｐ型トランジスタ４１２のゲートには、所定のバイアス電圧Ｖｂｉａｓが印加される。
　Ｎ型トランジスタ４１１および４１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３３０からの光電流は、その対数の電圧信号に変換される。また、Ｐ型トランジスタ４１２は、一定の電流をＮ型トランジスタ４１３に供給する。
　［減算器および量子化器の構成例］
　図８は、本技術の第１の実施の形態における減算器４３０および量子化器４４０の一構成例を示す回路図である。減算器４３０は、コンデンサ４３１および４３３と、インバータ４３２と、スイッチ４３４とを備える。また、量子化器４４０は、コンパレータ４４１を備える。
　コンデンサ４３１の一端は、バッファ４２０の出力端子に接続され、他端は、インバータ４３２の入力端子に接続される。コンデンサ４３３は、インバータ４３２に並列に接続される。スイッチ４３４は、コンデンサ４３３の両端を接続する経路を行駆動信号に従って開閉するものである。
　インバータ４３２は、コンデンサ４３１を介して入力された電圧信号を反転するものである。このインバータ４３２は反転した信号をコンパレータ４４１の非反転入力端子（＋）に出力する。
　スイッチ４３４をオンした際にコンデンサ４３１のバッファ４２０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ４３１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ４３１の容量をＣ１とすると、次の式により表される。一方、コンデンサ４３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
　Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ ・・・式１
　次に、スイッチ４３４がオフされて、コンデンサ４３１のバッファ４２０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ４３１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
　Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ ・・・式２
　一方、コンデンサ４３３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式により表される。
　Ｑ２＝－Ｃ２×Ｖｏｕｔ ・・・式３
　このとき、コンデンサ４３１および４３３の総電荷量は変化しないため、次の式が成立する。
　Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ ・・・式４
　式４に式１乃至式３を代入して変形すると、次の式が得られる。
　Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ） ・・・式５
　式５は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ブロックごとに減算器４３０を含むアドレスイベント検出部４００が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、容量Ｃ１およびＣ２の値が決定される。
　コンパレータ４４１は、減算器４３０からの電圧信号と、反転入力端子（－）に印加された所定の閾値電圧Ｖｔｈとを比較するものである。コンパレータ４４１は、比較結果を示す信号を検出信号として転送部４５０に出力する。
　また、上述のアドレスイベント検出部４００全体のゲインＡは、電流電圧変換部４１０の変換ゲインをＣＧlogとし、バッファ４２０のゲインを「１」とすると、次の式により
表される。
Figure JPOXMLDOC01-appb-M000001
 　上式において、ｉphoto_ｎは、ｎ番目の画素の光電流であり、単位は例えば、アンペア（Ａ）である。Ｎは、画素ブロック３１０内の画素数である。
　［カラムＡＤＣの構成例］
　図９は、本技術の第１の実施の形態におけるカラムＡＤＣ２２０の一構成例を示すブロック図である。このカラムＡＤＣ２２０は、画素ブロック３１０の列ごとにＡＤＣ２３０を備える。
　ＡＤＣ２３０は、垂直信号線ＶＳＬを介して供給されたアナログの画素信号ＳＩＧをデジタル信号に変換するものである。この画素信号ＳＩＧは、検出信号よりもビット数の多いデジタル信号に変換される。例えば、検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。ＡＤＣ２３０は、生成したデジタル信号を信号処理部２１２に供給する。なお、ＡＤＣ２３０は、アナログデジタル変換器の一例である。
　［固体撮像素子の動作例］
　図１０は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。タイミングＴ０において、制御部１３０によりアドレスイベントの検出開始が指示されると、駆動回路２１１は、制御信号ＯＦＧｎを全てハイレベルにして、全画素のＯＦＧトランジスタ３３２をオン状態にする。これにより、全画素の光電流の和がアドレスイベント検出部４００に供給される。一方、転送信号ＴＲＧｎは全てローレベルであり、全画素の転送トランジスタ３３１はオフ状態である。
　そして、タイミングＴ１において、アドレスイベント検出部４００がアドレスイベントを検出し、ハイレベルの検出信号を出力したものとする。ここで、検出信号は、オンイベントの検出結果を示す１ビットの信号であるものとする。
　駆動回路２１１は、検出信号を受け取ると、タイミングＴ２において制御信号ＯＦＧｎを全てローレベルにしてアドレスイベント検出部４００への光電流の供給を停止させる。また、駆動回路２１１は、選択信号ＳＥＬをハイレベルにし、リセット信号ＲＳＴを一定のパルス期間に亘ってハイレベルにして浮遊拡散層３２４の初期化を行う。この初期化時の電圧を画素信号生成部３２０は、リセットレベルとして出力し、ＡＤＣ２３０は、そのリセットレベルをデジタル信号に変換する。
　リセットレベルの変換後のタイミングＴ３において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ１を供給して、１つ目の画素に電圧を信号レベルとして出力させる。ＡＤＣ２３０は、その信号レベルをデジタル信号に変換する。信号処理部２１２は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。この処理は、ＣＤＳ処理と呼ばれる。
　信号レベルの変換後のタイミングＴ４において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ２を供給して、２つ目の画素に信号レベルを出力させる。信号処理部２１２は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。以下、同様の処理が実行されて、画素ブロック３１０内のそれぞれの画素の画素信号が順に出力される。
　全ての画素信号が出力されると、駆動回路２１１は、制御信号ＯＦＧｎを全てハイレベルにして、全画素のＯＦＧトランジスタ３３２をオン状態にする。
　図１１は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントを検出するための所定のアプリケーションが実行されたときに開始される。
　画素ブロック３１０のそれぞれは、アドレスイベントの有無の検出を行う（ステップＳ９０１）。駆動回路２１１は、いずれかの画素ブロック３１０においてアドレスイベントがあったか否かを判断する（ステップＳ９０２）。アドレスイベントがあった場合に（ステップＳ９０２：Ｙｅｓ）、駆動回路２１１は、アドレスイベントの生じた画素ブロック３１０内のそれぞれの画素の画素信号を順に出力させる（ステップＳ９０３）。
　アドレスイベントが無い場合（ステップＳ９０２：Ｎｏ）、または、ステップＳ９０３の後に固体撮像素子２００は、ステップＳ９０１以降を繰り返す。
　このように、本技術の第１の実施の形態によれば、複数（Ｎ個）の光電変換素子３３３（画素）のそれぞれの光電流の変化量をアドレスイベント検出部４００が検出するため、アドレスイベント検出部４００の配置数を、Ｎ画素ごとに１つにすることができる。このようにＮ画素で１つのアドレスイベント検出部４００を共有することにより、アドレスイベント検出部４００を共有せずに画素毎に設ける構成と比較して回路規模を削減することができる。
　［第１の変形例］
　上述の第１の実施の形態では、光電変換素子３３３以外の素子を検出チップ２０２に配置していたが、この構成では、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第１の変形例における固体撮像素子２００は、検出チップ２０２の回路規模を削減した点において第１の実施の形態と異なる。
　図１２は、本技術の第１の実施の形態の第１の変形例における画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の画素ブロック３１０は、リセットトランジスタ３２１および浮遊拡散層３２４と複数の受光部３３０とが受光チップ２０１に配置される点において第１の実施の形態と異なる。これら以外の素子は、検出チップ２０２に配置される。
　このように、本技術の第１の実施の形態の第１の変形例によれば、リセットトランジスタ３２１等と複数の受光部３３０とを受光チップ２０１に配置したため、第１の実施の形態と比較して検出チップ２０２の回路規模を削減することができる。
　［第２の変形例］
　上述の第１の実施の形態の第１の変形例では、リセットトランジスタ３２１等と複数の受光部３３０とを受光チップ２０１に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第２の変形例における固体撮像素子２００は、検出チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第１の変形例と異なる。
　図１３は、本技術の第１の実施の形態の第２の変形例における画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第２の変形例の画素ブロック３１０は、Ｎ型トランジスタ４１１および４１３がさらに受光チップ２０１に配置される点において第１の実施の形態の第１の変形例と異なる。このように、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。
　このように、本技術の第１の実施の形態の第２の変形例によれば、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置したため、第１の実施の形態の第１の変形例と比較して検出チップ２０２の回路規模を削減することができる。
　［第３の変形例］
　上述の第１の実施の形態の第２の変形例では、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第３の変形例における固体撮像素子２００は、検出チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第２の変形例と異なる。
　図１４は、本技術の第１の実施の形態の第３の変形例における画素ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第３の変形例の画素ブロック３１０は、増幅トランジスタ３２２および選択トランジスタ３２３がさらに受光チップ２０１に配置される点において第１の実施の形態の第２の変形例と異なる。すなわち、画素信号生成部３２０全体が受光チップ２０１に配置される。
　このように、本技術の第１の実施の形態の第３の変形例によれば、画素信号生成部３２０を受光チップ２０１に配置したため、第１の実施の形態の第２の変形例と比較して検出チップ２０２の回路規模を削減することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態では、画素ブロック３１０ごとに画素信号生成部３２０を設けていたが、画素数の増大に伴って固体撮像素子２００の回路規模が増大するおそれがある。この第２の実施の形態における固体撮像素子２００は、画素信号生成部３２０を削減した点において第１の実施の形態と異なる。
　図１５は、本技術の第２の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この画素アレイ部３００は、画素信号生成部３２０が設けられていない点において第１の実施の形態と異なる。
　また、第２の実施の形態のアドレスイベント検出部４００は、画素信号ＳＩＧを生成し、垂直信号線ＶＳＬを介して出力する点において第１の実施の形態と異なる。
　図１６は、本技術の第２の実施の形態における受光部３３０の一構成例を示す回路図である。この第２の実施の形態の受光部３３０は、ＯＦＧトランジスタ３３２を備えない点において第１の実施の形態と異なる。
　また、第２の実施の形態の転送トランジスタ３３１は、光電変換素子３３３からの光電流を接続ノード３４０を介してアドレスイベント検出部４００に供給する。
　なお、受光部３３０のそれぞれに転送トランジスタ３３１を配置しているが、図１７に例示するように、これらのトランジスタを設けない構成とすることもできる。この場合には駆動回路２１１は、受光部３３０へ転送信号ＴＲＧｎを供給する必要が無くなる。
　図１８は、本技術の第２の実施の形態における電流電圧変換部４１０の一構成例を示す回路図である。この第２の実施の形態の電流電圧変換部４１０は、Ｎ型トランジスタ４１３のソースが垂直信号線ＶＳＬに接続される点において第１の実施の形態と異なる。
　また、駆動回路２１１は、アドレスイベントが検出されると、Ｐ型トランジスタ４１２のゲートへの電圧（Ｖｂｉａｓ）を検出前よりも低下させてローレベルにする。これにより、Ｎ型トランジスタ４１１のゲートの電圧は、ドレインと同様に電源電圧ＶＤＤとなり、Ｎ型トランジスタ４１１はダイオード接続された場合と等価な状態となる。そして、ソースフォロワとして機能するＮ型トランジスタ４１３により、光電流に応じた電圧の画素信号ＳＩＧが生成される。
　また、複数の受光部３３０と、Ｎ型トランジスタ４１１および４１３は、受光チップ２０１に配置され、残りの素子は、検出チップ２０２に配置される。
　図１９は、本技術の第２の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。
　タイミングＴ０において、アドレスイベントの検出開始が指示されると、駆動回路２１１は、転送信号ＴＲＧｎを全てハイレベルにして、全画素の転送トランジスタ３３１をオン状態にする。
　そして、タイミングＴ１において、アドレスイベント検出部４００がアドレスイベントを検出し、ハイレベルの検出信号を出力したものとする。
　駆動回路２１１は、検出信号を受け取ると、タイミングＴ２において一定のパルス期間に亘って、転送信号ＴＲＧ１のみをハイレベルにする。画素信号生成部３２０は、１つ目の画素の画素信号をデジタル信号に変換する。
　画素信号の変換後のタイミングＴ３において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ２をハイレベルにする。画素信号生成部３２０は、２つ目の画素の画素信号をデジタル信号に変換する。以下、同様の処理が実行されて、画素ブロック３１０内のそれぞれの画素の画素信号が順に出力される。
　全ての画素信号が出力されると、駆動回路２１１は、転送信号ＴＲＧｎを全てハイレベルにして、全画素の転送トランジスタ３３１をオン状態にする。
　このように、本技術の第２の実施の形態では、アドレスイベント検出部４００が画素信号ＳＩＧを生成するため、画素信号生成部３２０を配置する必要が無くなる。これにより、画素信号生成部３２０を配置する第１の実施の形態と比較して回路規模を削減することができる。
　［変形例］
　上述の第２の実施の形態では、ＡＤＣ２３０全体を検出チップ２０２に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第２の実施の形態の変形例における固体撮像素子２００は、ＡＤＣ２３０の一部を受光チップ２０１に配置して検出チップ２０２の回路規模を削減した点において第２の実施の形態と異なる。
　図２０は、本技術の第２の実施の形態の変形例における電流電圧変換部４１０の一構成例を示す回路図である。この第２の実施の形態の変形例の電流電圧変換部４１０は、Ｎ型トランジスタ４１３のソースは接地され、Ｎ型トランジスタ４１１のドレインが垂直信号線ＶＳＬに接続されている点において第２の実施の形態と異なる。なお、第２の実施の形態と同様に、Ｎ型トランジスタ４１１の代わりに、Ｎ型トランジスタ４１３のソースを垂直信号線ＶＳＬに接続することもできる。
　図２１は、本技術の第２の実施の形態の変形例におけるＡＤＣ２３０の一構成例を示す回路図である。このＡＤＣ２３０は、差動増幅回路２４０およびカウンタ２５０を備える。
　差動増幅回路２４０は、Ｎ型トランジスタ２４３、２４４および２４５と、Ｐ型トランジスタ２４１および２４２とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
　Ｎ型トランジスタ２４３および２４４は、差動対を構成し、これらのトランジスタのソースは、Ｎ型トランジスタ２４５のドレインに共通に接続される。また、Ｎ型トランジスタ２４３のドレインは、Ｐ型トランジスタ２４１のドレインとＰ型トランジスタ２４１および２４２のゲートとに接続される。Ｎ型トランジスタ２４４のドレインは、Ｐ型トランジスタ２４２のドレインとカウンタ２５０とに接続される。また、Ｎ型トランジスタ２４３のゲートには、参照信号ＲＥＦが入力され、Ｎ型トランジスタ２４４のゲートには、垂直信号線ＶＳＬを介して画素信号ＳＩＧが入力される。なお、Ｎ型トランジスタ２４３は、参照側トランジスタの一例であり、Ｎ型トランジスタ２４４は、信号側トランジスタの一例である。
　参照信号ＲＥＦとして、例えば、ランプ信号が用いられる。参照信号ＲＥＦを生成する回路は、省略されている。
　Ｎ型トランジスタ２４５のゲートには、所定のバイアス電圧Ｖｂが印加され、そのソースは接地される。このＮ型トランジスタ２４５は、一定の電流を供給する。なお、Ｎ型トランジスタ２４５は、定電流源の一例である。
　上述の構成により、Ｐ型トランジスタ２４１および２４２は、カレントミラー回路を構成し、参照信号ＲＥＦと画素信号ＳＩＧとの差を増幅してカウンタ２５０に出力する。そして、カウンタ２５０は、差動増幅回路２４０からの信号が反転するまでの期間に亘って計数値を計数し、計数値を示すデジタル信号を信号処理部２１２に出力する。
　また、上述の第２の実施の形態の変形例において、受光チップ２０１には、上述のＮ型トランジスタ２４３、２４４および２４５がさらに設けられる。
　このように、本技術の第２の実施の形態の変形例によれば、Ｎ型トランジスタ２４３、２４４および２４５をさらに受光チップ２０１に配置したため、第２の実施の形態と比較して検出チップ２０２の回路規模を削減することができる。
　＜３．第３の実施の形態＞
　上述の第２の実施の形態では、コンデンサ４３１および４３３をアドレスイベント検出部４００内に配置していたが、式５より容量Ｃ１を削減すると利得が悪化するため、容量Ｃ１の削減により回路の動作速度を向上させることは困難である。この第３の実施の形態における固体撮像素子２００は、画素毎にコンデンサ４３１を配置して、動作速度を向上させた点において第２の実施の形態と異なる。
　図２２は、本技術の第３の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第３の実施の形態の画素アレイ部３００は、アドレスイベント検出部４００の代わりに受光部３３０のそれぞれが画素信号ＳＩＧを生成する点において第２の実施の形態と異なる。また、垂直信号線ＶＳＬは、例えば、画素の列ごとに配線される。そして、ＡＤＣ２３０も、画素の列ごとに設けられる。なお、第２の実施の形態と同様に垂直信号線ＶＳＬを画素ブロック３１０の列ごとに配置し、受光部３３０のそれぞれを接続することもできる。この場合には、ＡＤＣ２３０も画素ブロック３１０の列ごとに設けられる。
　図２３は、本技術の第３の実施の形態における受光部３３０の一構成例を示す回路図である。この第３の実施の形態の受光部３３０は、電流電圧変換部４１０、バッファ４２０およびコンデンサ４３１をさらに備える点において第２の実施の形態と異なる。
　第３の実施の形態の電流電圧変換部４１０の回路構成は、例えば、図１９に例示した第２の実施の形態の変形例と同様である。また、第３の実施の形態における駆動回路２１１の動作は、第２の実施の形態と同様である。また、第３の実施の形態において受光チップ２０１および検出チップ２０２のそれぞれに配置される回路や素子は、第２の実施の形態の変形例と同様である。すなわち、図２０に例示したように、電流電圧変換部４１０においてＮ型トランジスタ４１１および４１３が受光チップ２０１に配置される。また、図２１に例示したように、ＡＤＣ２３０において、Ｎ型トランジスタ２４３、２４４および２４５が受光チップ２０１に配置される。
　図２４は、本技術の第３の実施の形態におけるアドレスイベント検出部４００の一構成例を示すブロック図である。この第３の実施の形態のアドレスイベント検出部４００は、電流電圧変換部４１０、バッファ４２０およびコンデンサ４３１が設けられない点において第２の実施の形態と異なる。
　上述したように、第３の実施の形態では、並列接続された複数の受光部３３０が１つのコンデンサ４３１を共有していた第２の実施の形態と異なり、受光部３３０ごとにコンデンサ４３１が設けられる。このため、コンデンサ４３１の個々の容量は、受光部３３０の個数（すなわち、画素数）をＮとすると、（Ｃ１）／Ｎでよい。この容量の削減により回路の動作速度を向上させることができる。ただし、第３の実施の形態の全体のゲインＡは、次の式により表される。
Figure JPOXMLDOC01-appb-M000002
　式６および式７より、第３の実施の形態のゲインＡは、第１および第２の実施の形態よりも小さくなる。このため、動作速度の向上の代わりに、アドレスイベントの検出精度が低下してしまう。
　このように、本技術の第３の実施の形態によれば、コンデンサ４３１を受光部３３０ごとに配置したため、複数の受光部３３０がコンデンサ４３１を共有する場合と比較して、コンデンサ４３１を含む回路の動作速度を向上させることができる。
　［変形例］
　上述の第３の実施の形態では、列内の複数の受光部３３０（画素）が１つのＡＤＣ２３０を共有していたが、それらの画素の画素信号を順にデジタル信号に変換する必要があるため、列内の画素数が多くなるほど、画素信号の読出し速度が低下してしまう。この第３の実施の形態の変形例における固体撮像素子２００は、画素ごとにＡＤＣ２３０を配置した点において第３の実施の形態と異なる。
　図２５は、本技術の第３の実施の形態の変形例における受光部３３０の一構成例を示す回路図である。この第３の実施の形態の変形例の受光部３３０は、ＡＤＣ２３０をさらに備える点において第３の実施の形態と異なる。
　このように、本技術の第３の実施の形態の変形例によれば、受光部３３０ごとにＡＤＣ２３０を配置したため、複数の受光部３３０が１つのＡＤＣ２３０を共有する構成と比較して画素信号の読出し速度を向上させることができる。
　＜４．第４の実施の形態＞
　上述の第１の実施の形態では、複数の画素からなる画素ブロック３１０ごとにアドレスイベントを検出していたが、個々の画素で生じたアドレスイベントを検出することはできない。この第４の実施の形態の固体撮像素子２００は、画素毎にアドレスイベント検出部４００を配置した点において第１の実施の形態と異なる。
　図２６は、本技術の第４の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第４の実施の形態の画素アレイ部３００は、複数の画素３１１が二次元格子状に配列される点において第１の実施の形態と異なる。画素３１１のそれぞれには、画素信号生成部３２０、受光部３３０およびアドレスイベント検出部４００が配置される。画素信号生成部３２０、受光部３３０およびアドレスイベント検出部４００のそれぞれの回路構成は、第１の実施の形態と同様である。
　また、受光チップ２０１および検出チップ２０２のそれぞれに配置される回路や素子は、第１の実施の形態と、第１の実施の形態の第１、第２および第３の変形例とのいずれかと同様である。例えば、図５に例示したように、光電変換素子３３３のみが受光チップ２０１に配置され、残りが検出チップ２０２に配置される。
　このように、本技術の第４の実施の形態によれば、画素毎にアドレスイベント検出部４００を配置したため、画素毎にアドレスイベントを検出することができる。これにより、画素ブロック３１０ごとにアドレスイベントを検出する場合と比較して、アドレスイベントの検出データの解像度を向上させることができる。
　［変形例］
　上述の第４の実施の形態では、全ての画素にアドレスイベント検出部４００を配置していたが、画素数の増大に伴って固体撮像素子２００の回路規模が増大するおそれがある。この第４の実施の形態の変形例における固体撮像素子２００は、複数の画素のうち検出対象の画素にのみアドレスイベント検出部４００を配置する点において第４の実施の形態と異なる。
　図２７は、本技術の第４の実施の形態の変形例における画素アレイ部３００の一構成例を示すブロック図である。この第４の実施の形態の変形例の画素アレイ部３００は、アドレスイベント検出部４００が配置されない画素と、アドレスイベント検出部４００が配置される画素とが配列される点において第４の実施の形態と異なる。前者を通常画素３１２とし、後者をアドレスイベント検出画素３１３とする。アドレスイベント検出画素３１３は、例えば、一定間隔で互いに離隔して配置される。なお、複数のアドレスイベント検出画素３１３を隣接して配置することもできる。
　また、アドレスイベント検出画素３１３の構成は、第４の実施の形態の画素３１１と同様である。通常画素３１２の詳細については後述する。
　図２８は、本技術の第４の実施の形態の変形例における通常画素３１２の一構成例を示す回路図である。この第４の実施の形態の変形例の通常画素３１２は、光電変換素子３３３、転送トランジスタ３３１、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４を備える。これらの素子の接続構成は、図５に例示した第１の実施の形態と同様である。
　このように、本技術の第４の実施の形態の変形例によれば、全画素のうちアドレスイベント検出画素３１３のみにアドレスイベント検出部４００を配置したため、全画素にアドレスイベント検出部４００を配置する構成と比較して回路規模を削減することができる。
　＜５．第５の実施の形態＞
　上述の第１の実施の形態では、アドレスイベント検出部４００を共有する画素数と画素信号生成部３２０を共有する画素数とを同一にしていたが、後者の方を少なくすることもできる。この第５の実施の形態の固体撮像素子２００は、画素信号生成部３２０を共有する画素数が、アドレスイベント検出部４００を共有する画素数よりも少ない点において第１の実施の形態と異なる。
　図２９は、本技術の第５の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第５の実施の形態の画素アレイ部３００において、画素ブロック３１０のそれぞれには、Ｎ個の受光部３３０（画素）と、１つのアドレスイベント検出部４００が配置される。また、画素ブロック３１０のそれぞれにおいて、Ｍ（Ｍは、Ｎ未満の自然数）個の受光部３３０（画素）ごとに画素信号生成部３２０が配置される。
　図３０は、本技術の第５の実施の形態における画素ブロック３１０の一構成例を示すブロック図である。画素ブロック３１０のそれぞれにおいて、Ｎ個の受光部３３０（画素）は、１つのアドレスイベント検出部４００を共有する。また、Ｍ個の画素が、１つの画素信号生成部３２０を共有する。画素信号生成部３２０は、対応するＭ個の画素のうち選択された画素の画素信号を生成する。
　このように、本技術の第５の実施の形態によれば、アドレスイベント検出部４００を共有する画素数よりも、画素信号生成部３２０を共有する画素数を少なくしたため、それらを同一にする場合よりも画素信号の読出し速度を向上させることができる。
　＜６．第６の実施の形態＞
　［イベント検出装置の構成例］
　図３１は、本技術の第６の実施の形態におけるイベント検出装置５０１の一構成例を示すブロック図である。イベント検出装置５０１は、撮像レンズ１１０と、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子３３３（図５参照）及び複数の光電変換素子３３３のそれぞれの電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力するアドレスイベント検出部（検出部の一例）４００（図３参照）を有する固体撮像素子２００とを備えている。また、イベント検出装置５０１は、固体撮像素子２００に接続された記録部１２０と、固体撮像素子２００を制御する制御部１３０とを備えている。さらに、イベント検出装置５０１は、アドレスイベント検出部４００で検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部５１０を備えている。イベント検出装置５０１としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　本実施の形態における撮像レンズ１１０は、上記第１の実施の形態から上記第５の実施の形態における撮像レンズ１１０と同一の構成を有し、同一の機能を発揮するように構成されている。
　本実施の形態における固体撮像素子２００は、タイムスタンプ信号生成部５１０と接続されている点において、上記第１の実施の形態から上記第５の実施の形態における固体撮像素子２００と異なっている。固体撮像素子２００に設けられた信号処理部２１２（図３参照）は、アドレスイベント検出部４００（図４参照）がアドレスイベントを検出した時点を、タイムスタンプ信号生成部５１０から入力されるタイムスタンプ信号（詳細は後述）を用いて記録するように構成されている。より具体的には、信号処理部２１２は、アドレスイベント検出部４００からアドレスイベントの検出信号が入力された時点をアドレスイベントが検出された時点として記憶する。したがって、信号処理部２１２がアドレスイベントの検出信号が検出された時点として記憶する時点と、アドレスイベントの検出信号が実際に検出された時点との間には、アドレスイベント検出部４００がアービタ２１３に検出信号の送信を要求してから応答を受け取るまでの時間だけ時間差がある。しかしながら、当該時間差は、固体撮像素子２００の画素アレイ部３００に設けられた全ての画素ブロック３１０（図４参照）において生じるため、画像処理などで不具合の原因にはならない。
　信号処理部２１２は、アドレスイベントの検出信号と、当該アドレスイベントを検出した受光部３３０（図４参照）の座標と、当該検出信号の検出時点（タイムスタンプ信号に含まれている時点情報）とを組にして記録部１２０およびタイムスタンプ信号生成部５１０に送信するように構成されている。
　記録部１２０は、アドレスイベントの検出信号とともに固体撮像素子２００の信号処理部２１２から入力される当該アドレスイベントを検出した受光部３３０（図４参照）の座標と、当該検出信号の検出時点（タイムスタンプ信号に含まれている時点情報）とを対応付けて記憶するように構成されている。このように、記録部１２０は、タイムスタンプ信号に含まれている時点情報を記録する点において、上記第１の実施の形態から上記第５の実施の形態における記録部１２０と異なっている。
　制御部１３０は、タイムスタンプ信号生成部５１０に基準クロック信号を送信する点において、上記第１の実施の形態から上記第５の実施の形態における記録部１２０と異なっている。当該基準クロック信号は、イベント検出装置５０１を構成する制御部１３０、固体撮像素子２００、記録部１２０およびタイムスタンプ信号生成部５１０が同期して動作するクロック信号である。
　図３１に示すように、タイムスタンプ信号生成部５１０は、信号線２０９に接続され、信号線２０９を介して固体撮像素子２００に接続されている。これにより、タイムスタンプ信号生成部５１０には、信号処理部２１２から検出信号が入力されることができる。ここで、タイムスタンプ信号生成部５１０について図３１を参照しつつ図３２から図３６を用いて説明する。まず、タイムスタンプ信号生成部５１０の概略構成について図３２および図３３を用いて説明する。図３２は、タイムスタンプ信号生成部５１０の一構成例を示すブロック図である。図３３は、タイムスタンプ信号生成部５１０に設けられた変更部５１２の一構成例を示すブロック図である。
　図３２に示すように、タイムスタンプ信号生成部５１０は、制御部１３０（図３１参照）に接続された駆動用クロック信号生成回路５１１を有している。これにより、駆動用クロック信号生成回路５１１には、制御部１３０が出力する基準クロック信号が入力されるようになっている。駆動用クロック信号生成回路５１１は、制御部１３０から入力される基準クロック信号の波形を整形して駆動用クロック信号を生成するように構成されている。駆動用クロック信号生成回路５１１は、例えば基準クロック信号がクロック信号入力端子に入力され、反転出力端子が入力端子に接続された構成を有するＤフリップフロップ回路（不図示）を有している。駆動用クロック信号生成回路５１１は、基準クロック信号の周波数を１分周することによって、周波数が基準クロック信号の１／２であって波形が整形された駆動用クロック信号を生成することができる。
　図３２に示すように、イベント検出装置５０１は、タイムスタンプ信号生成部５１０に設けられてアドレスイベントの検出信号の検出頻度が所定の閾値（本実施形態では設定中のタイムスタンプ信号の時間分解能の上限値または下限値）を越えた場合（所定条件が成立した場合の一例）にタイムスタンプ信号の時間分解能を変更する変更部５１２を備えている。変更部５１２は、アドレスイベントの検出信号の検出頻度が所定の閾値を越えた場合に、タイムスタンプ信号の時間分解能を変更するための所定条件が成立したと判定するように構成されている。
　図３２に示すように、変更部５１２は、タイムスタンプ信号の複数の時間分解能をアドレスイベントの検出信号の検出頻度（所定条件の一例）に対応付けて記憶するレジスタ制御回路（記憶部の一例）５１ｂを有している。レジスタ制御回路５１２ｂは、現時点で設定中のタイムスタンプ信号の時間分解能を設定できるように構成されている。レジスタ制御回路５１２ｂは、信号線２０９に接続されている。レジスタ制御回路５１２ｂは、信号線２０９を介して固体撮像素子２００（図３１参照）に接続されている。これにより、レジスタ制御回路５１２ｂには、アドレスイベントの検出信号と、当該アドレスイベントを検出した受光部３３０（図４参照）の座標と、当該検出信号の検出時点（タイムスタンプ信号に含まれている時点情報）とを組にした情報が入力される。
　レジスタ制御回路５１２ｂは、当該情報からアドレスイベント信号の検出時点の情報を抽出してアドレスイベントの検出信号の検出頻度を算出するように構成されている。また、レジスタ制御回路５１２ｂは、画素ブロック３１０ごとにアドレスイベントの検出信号の検出頻度を算出するとともに、画素ブロック３１０ごとの当該検出頻度の例えば平均値を固体撮像素子２００におけるアドレスイベントの検出信号の検出頻度とするように構成されている。タイムスタンプ信号生成部５１０は、アドレスイベントの検出信号の検出頻度の算出に当たって、同一座標の受光部３３０ごとに当該検出頻度を算出する。さらに、レジスタ制御回路５１２ｂは、算出した平均値の逆数が現在設定中のタイムスタンプ信号の時間分解能の上限値または下限値（いずれも所定の閾値の一例）を越えた場合にタイムスタンプ信号の時間分解能を低分解能または高分解能に変更することを指示する情報を含む指示信号を分周回路５１２ａ（詳細は後述）に出力するように構成されている。本実施形態では、現在設定中のタイムスタンプ信号の時間分解能の上限値よりも小さかった、アドレスイベントの検出信号の検出頻度の逆数が、当該上限値よりも大きくなることによって、タイムスタンプ信号の時間分解能が当該上限値（所定の閾値の一例）を越える場合がある。また、本実施形態では、現在設定中のタイムスタンプ信号の時間分解能の下限値よりも大きかった、アドレスイベントの検出信号の検出頻度の逆数が、当該下限値よりも小さくなることによって、タイムスタンプ信号の時間分解能が当該下限値（所定の閾値の一例）を越える場合がある。
　図３２に示すように、変更部５１２は、駆動用クロック信号（基準クロック信号に基づくクロック信号の一例）の周波数を分周する分周回路５１２ａを有している。分周回路５１２ａは、レジスタ制御回路５１２ｂから入力される時間分解能の情報に基づいて、分周する回数を変更するように構成されている。分周回路５１２ａの具体的な構成については後述する。
　タイムスタンプ信号生成部５１０は、変更部５１２に設けられた分周回路５１２ａ（図３３参照、詳細は後述）によって周波数が分周されたクロック信号である分周クロック信号（詳細は後述）のクロック数（すなわちクロック周波数）を計数した計数値をタイムスタンプ信号として出力するカウンタ回路５１３を有している。カウンタ回路５１３は、固体撮像素子２００に設けられた信号処理部２１２に接続されている。これにより、カウンタ回路５１３は、タイムスタンプ信号を信号処理部２１２に出力することができる。カウンタ回路５１３は、変更部５１２から出力される分周クロック信号がクロック信号入力端子に入力されるように構成されている。これにより、カウンタ回路５１３は、分周クロック信号のクロック数を計数することができる。
　図３３に示すように、分周回路５１２ａは、駆動用クロック信号生成回路５１１（図３２参照）が出力する駆動クロック信号が入力される初段分周器５１２ａ１を有している。また、分周回路５１２ａは、初段分周器５１２ａ１が出力するクロック信号（以下、「初段クロック信号」と称する場合がある）が入力される後段分周器５１２ａ２を有している。さらに、分周回路５１２ａは、駆動用クロック信号生成回路５１１が出力する駆動クロック信号と、初段分周器５１２ａ１が出力する初段クロック信号と、後段分周器５１２ａ２が出力するクロック信号（以下、「後段クロック信号」と称する場合がある）と、レジスタ制御回路５１２ｂ（図３２参照）が出力する指示信号とが入力される選択回路５１２ａ３を有している。
　初段分周器５１２ａ１は、駆動用クロック信号の周波数を１／Ｎ倍（例えばＮ＝１００）に分周した初段クロック信号を後段分周器５１２ａ２および選択回路５１２ａ３に出力するように構成されている。後段分周器５１２ａ２は、初段分周器５１２ａ１が出力する初段クロック信号の周波数を１／Ｎ倍（例えばＮ＝１００）に分周した後段クロック信号を選択回路５１２ａ３に出力するように構成されている。このため、後段分周器５１２ａ２は、駆動用クロック信号の周波数を１／Ｎ２倍に分周したクロック信号を生成するように構成されている。例えば、駆動用クロック信号の周波数が１０ＧＨｚである場合、初段分周器５１２ａ１は、例えば１００ＭＨｚ（＝１０ＧＨｚ／１００）の初段クロック信号を生成し、後段分周器５１２ａ２は、例えば１ＭＨｚ（＝１００ＭＨｚ／１００（１０ＧＨｚ／１００２））の後段クロック信号を生成する。
　選択回路５１２ａ３は、レジスタ制御回路５１２ｂが出力する指示信号に基づいて、駆動用クロック信号、初段クロック信号および後段クロック信号のいずれか１つを選択し、選択したクロック信号を分周カウンタ信号として出力するように構成されている。選択回路５１２ａ３は、レジスタ制御回路５１２ｂが出力する指示信号にタイムスタンプ信号の時間分解能を低減することを指示する情報が含まれていると判定した場合、現在の選択中のクロック信号よりも周波数が１段階低いクロック信号を選択するように構成されている。また、選択回路５１２ａ３は、レジスタ制御回路５１２ｂが出力する指示信号にタイムスタンプ信号の時間分解能を増加することを指示する情報が含まれていると判定した場合、現在の選択中のクロック信号よりも周波数が１段階高いクロック信号を選択するように構成されている。さらに、選択回路５１２ａ３は、レジスタ制御回路５１２ｂから指示信号が入力されない場合には、現在選択中のクロック信号の選択を継続するように構成されている。
　選択回路５１２ａ３は、例えば駆動用クロック信号の選択中に、タイムスタンプ信号の時間分解能を低減することを指示する情報を含む指示信号を受信すると、駆動用クロック信号よりも周波数が１段階低い初段クロック信号を選択する。選択回路５１２ａ３は、選択した初段クロック信号をタイムスタンプ信号としてカウンタ回路５１３に出力する。また、選択回路５１２ａ３は、例えば初段クロック信号の選択中に、タイムスタンプ信号の時間分解能を低減することを指示する情報を含む指示信号を受信すると、初段クロック信号よりも周波数が１段階低い後段クロック信号を選択する。選択回路５１２ａ３は、選択した後段クロック信号をタイムスタンプ信号としてカウンタ回路５１３に出力する。
　選択回路５１２ａ３は、例えば後段クロック信号の選択中に、タイムスタンプ信号の時間分解能を増加することを指示する情報を含む指示信号を受信すると、後段クロック信号よりも周波数が１段階高い初段クロック信号を選択する。選択回路５１２ａ３は、選択した初段クロック信号をタイムスタンプ信号としてカウンタ回路５１３に出力する。また、選択回路５１２ａ３は、例えば初段クロック信号の選択中に、タイムスタンプ信号の時間分解能を増加することを指示する情報を含む指示信号を受信すると、初段クロック信号よりも周波数が１段階高い駆動用クロック信号を選択する。選択回路５１２ａ３は、選択した駆動用クロック信号をタイムスタンプ信号としてカウンタ回路５１３に出力する。
　選択回路５１２ａ３は、例えば駆動用クロック信号の選択中に、タイムスタンプ信号の時間分解能を増加することを指示する情報を含む指示信号を受信すると、駆動用クロック信号の選択状態を維持する。選択回路５１２ａ３は、例えば後段クロック信号の選択中に、タイムスタンプ信号の時間分解能を低減することを指示する情報を含む指示信号を受信すると、後段クロック信号の選択状態を維持する。
　このように、選択回路５１２ａ３は、アドレスイベントの検出信号の検出頻度に応じて周波数の異なるクロック信号をカウンタ回路５１３に出力する。カウンタ回路５１３は、入力されるクロック信号の周波数が変更されても、計数値をリセットせずに計数を継続するように構成されている。
　なお、分周回路５１２ａの構成は、図３３に示す構成に限られない。例えば分周回路５１２ａに設けられた分周器の段数は、２段に限られず、１段または３段以上であってもよい。また、分周回路５１２ａは、位相同期回路（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ：ＰＬＬ）を有し、駆動用クロック信号の周波数を分周したり逓倍したりして変更できるように構成されていてもよい。
　次に、タイムスタンプ信号生成部５１０の動作例について図３１から図３３を参照しつつ図３４を用いて説明する。図３４は、本実施の形態におけるイベント検出装置５０１に備えられたタイムスタンプ信号生成部５１０の動作の一例を示すタイミングチャートである。図３４中の１段目に示す「検出信号」は、固体撮像素子２００からタイムスタンプ信号生成部５１０に入力されるアドレスイベントの検出信号を示している。図３４では、図３４中の１段目に示す長方形枠によって検出信号が検出された状態が表されている。図３４中の２段目に示す「分周クロック信号」は、変更部５１２からカウンタ回路５１３に入力される分周クロック信号を示している。図３４中の３段目に示す「タイムスタンプ信号」は、タイムスタンプ信号生成部５１０から固体撮像素子２００に出力されるタイムスタンプ信号を示している。図３４では、左から右に向かって時の経過が表されている。また、図３４では、理解を容易にするため、分周クロック信号は、１／２ずつ周波数が分周される状態によって、時刻ｔ１までが駆動用クロック信号と同じ周波数であり、時刻ｔ１から時刻ｔ２までの期間が初段クロック信号と同じ周波数であり、時刻ｔ２以降が後段クロック信号と同じ周波数であることが表されている。
　図３４に示す時刻ｔ１までの期間では、レジスタ制御回路５１２ｂ（図３２参照）から分周回路５１２ａに設けられた選択回路５１２ａ３（図３３参照）に入力される指示信号には、タイムスタンプ信号の時間分解能の最小値（例えば、駆動用クロック信号の周波数の逆数と同じ値）が含まれているとする。これにより、選択回路５１２ａ３は、駆動用クロック信号を選択するので、図３４に示すように、駆動用クロック信号と同じ周波数（同じ周期）の分周クロック信号をカウンタ回路５１３（図３２参照）に出力する。カウンタ回路５１３は、入力される分周クロック信号が例えば立ち上がるたびに分周クロック信号のクロック数を計数するとともに、計数値を含むタイムスタンプ信号を固体撮像素子２００（図３１参照）に出力する。図３４では、タイムスタンプ信号に含まれる計数値ｎ～ｎ＋７（ｎは自然数）が図示されている。時刻ｔ１までの期間では、分周クロック信号の周波数は例えば１０ＧＨｚとなり、タイムスタンプ信号の時間分解能は例えば１００ｐｓｅｃとなる。
　時刻ｔ１において、アドレスイベントの検出信号の検出頻度を算出する対象の期間（以下、「算出対象期間」と称する場合がある）ΔＴになったとすると、レジスタ制御回路５１２ｂは、算出対象期間ΔＴにおけるアドレスイベントの検出信号の検出頻度を算出する。レジスタ制御回路５１２ｂは例えば、時刻ｔ１までの算出対象期間ΔＴの間に検出されたアドレスイベントの検出数を算出対象期間ΔＴで除すことによって、アドレスイベントの検出信号の検出頻度を算出する。
　時刻ｔ１においてレジスタ制御回路５１２ｂが算出したアドレスイベントの検出信号の検出頻度の逆数が、現在設定中のタイムスタンプ信号の時間分解能（本例では、駆動用クロック信号の周期と同じ値）よりも例えば大きかったとする。この場合、変更部５１２は、アドレスイベントの検出信号の検出頻度が所定の閾値を越えたと判定する。このため、レジスタ制御回路５１２ｂは、例えば初段クロック信号の周期と同じ値の時間分解能の情報と、タイムスタンプ信号の時間分解能を低分解能化することを指示する情報とを含む指示信号を選択回路５１２ａ３に出力する。これにより、選択回路５１２ａ３は、初段クロック信号を選択するので、初段クロック信号と同じ周波数（同じ周期）の分周クロック信号をカウンタ回路５１３（図３２参照）に出力する。このため、図３４に示すように、時刻ｔ１から分周クロック信号の周期が長く（周波数が低く）なる。カウンタ回路５１３は、入力される分周クロック信号が例えば立ち上がるたびに分周クロック信号のクロック数を計数するとともに、計数値を含むタイムスタンプ信号を固体撮像素子２００に出力する。カウンタ回路５１３は、分周クロック信号の周期が変更されても計数値をリセットしない。このため、図３４に示すように、時刻ｔ１の前後においてカウンタ回路５１３は、「ｎ＋７」の計数値を含むタイムスタンプ信号の次に「ｎ＋８」の計数値を含むタイムスタンプ信号を出力する。時刻ｔ１から後述する時刻ｔ２までの期間では、分周クロック信号の周波数は例えば１００ＭＨｚとなり、タイムスタンプ信号の時間分解能は例えば１０ｎｓｅｃとなる。
　時刻ｔ１から算出対象期間ΔＴと同じ長さの期間が経過した時刻ｔ２において、レジスタ制御回路５１２ｂは、時刻ｔ１から時刻ｔ２までの間での算出対象期間ΔＴにおけるアドレスイベントの検出信号の検出頻度を算出する。時刻ｔ２においてレジスタ制御回路５１２ｂが算出したアドレスイベントの検出信号の検出頻度の逆数が、現在設定中のタイムスタンプ信号の時間分解能（本例では、初段クロック信号の周期と同じ値）よりも例えば大きかったとする。この場合、変更部５１２は、アドレスイベントの検出信号の検出頻度が所定の閾値を越えたと判定する。このため、レジスタ制御回路５１２ｂは、例えば後段クロック信号の周期と同じ値の時間分解能の情報と、タイムスタンプ信号の時間分解能を低分解能化することを指示する情報とを含む指示信号を選択回路５１２ａ３に出力する。これにより、選択回路５１２ａ３は、後段クロック信号を選択するので、後段クロック信号と同じ周波数（同じ周期）の分周クロック信号をカウンタ回路５１３に出力する。このため、図３４に示すように、時刻ｔ２から分周クロック信号の周期が長く（周波数が低く）なる。カウンタ回路５１３は、入力される分周クロック信号が例えば立ち上がるたびに分周クロック信号のクロック数を計数するとともに、計数値を含むタイムスタンプ信号を固体撮像素子２００に出力する。カウンタ回路５１３は、分周クロック信号の周期が変更されても計数値をリセットしない。このため、図３４に示すように、時刻ｔ２の前後においてカウンタ回路５１３は、「ｎ＋１２」の計数値を含むタイムスタンプ信号の次に「ｎ＋１３」の計数値を含むタイムスタンプ信号を出力する。時刻ｔ３以降では、分周クロック信号の周波数は例えば１ＭＨｚとなり、タイムスタンプ信号の時間分解能は例えば１μｓｅｃとなる。
　図３４では、タイムスタンプ信号の時間分解能が低分解能化される場合のタイムスタンプ信号生成部５１０のタイミングチャートが例示されているが、レジスタ制御回路５１２ｂが算出したアドレスイベントの検出信号の検出頻度の逆数が、現在設定中のタイムスタンプ信号の時間分解能よりも小さい場合には、タイムスタンプ信号の時間分解能は高分解能化される。その結果、タイムスタンプ信号の周期は短く（周波数が高く）なる。
　次に、本実施形態によるイベント検出方法について図５、図３１から図３４を参照しつつ図３５を用いて説明する。図３５は、イベント検出装置５０１におけるイベント検出方法の動作の流れの一例を示すフローチャートである。本実施形態によるイベント検出方法は、主にタイムスタンプ信号を生成する方法に相当する。イベント検出装置５０１に電源が投入されると図３５に示す動作を開始し、イベント検出装置５０１への電源の投入が終了すると当該動作を終了するように構成されている。
（ステップＳ１０）
　図３５に示すように、イベント検出装置５０１は、動作を開始すると、光電変換処理を実行し、ステップＳ３０の処理に移行する。ステップＳ１０の光電変換処理では、固体撮像素子２００が入射される入射光を光電変換素子３３３（図５参照）で光電変換して電気信号を生成する。
（ステップＳ３０）
　ステップＳ３０において、電気信号の変化量の検出処理が実行され、ステップＳ５０の処理に移行する。より具体的には、ステップＳ３０では、光電変換素子３３３において生成された電気信号の変化量が所定の閾値を超えたか否をアドレスイベント検出部（検出部の一例）４００（図５参照）で検出して検出信号を出力する。詳細な説明は省略するが、ステップＳ３０において、アドレスイベント検出部４００は、受光部３３０のそれぞれからの光電流の変化量が上限の閾値を超えた旨を示すオンイベント、または、その変化量が下限の閾値を下回った旨を示すオフイベントを検出した場合には、これらの検出結果を検出信号として出力する。
（ステップＳ５０）
　ステップＳ５０において、タイムスタンプ信号生成処理が実行される。より具体的には、ステップＳ５０では、アドレスイベント検出部４００で検出信号が検出された時点を示すために用いられるタイムスタンプ信号（図３４参照）がタイムスタンプ信号生成部５１０（図３２および図３３参照）で生成される。詳細な説明は省略するが、ステップＳ５０において、タイムスタンプ信号生成部５１０は、図３１から図３４を用いて説明したとおりにタイムスタンプ信号を生成して固体撮像素子２００に出力する。ステップＳ５０の処理は、ステップＳ３０において、アドレスイベント検出部４００から検出信号が出力されるたびに実行される。
　また、タイムスタンプ信号生成処理では、タイムスタンプの時間分解能変更処理が実行される。タイムスタンプの時間分解能変更処理では、タイムスタンプ信号生成部５１０に設けられた変更部５１２で、所定条件が成立した場合にタイムスタンプ信号の時間分解能を変更する。一方、タイムスタンプの時間分解能変更処理では、タイムスタンプ信号生成部５１０に設けられた変更部５１２で、所定条件が成立しない場合にはタイムスタンプ信号の時間分解能を変更しない。上述のとおり、本実施形態における所定条件が成立する場合は例えば、アドレスイベントの検出信号の検出頻度が所定の閾値（本実施形態では設定中のタイムスタンプ信号の時間分解能の上限値または下限値）を越えた場合に相当する。タイムスタンプの時間分解能変更処理の具体的な処理については、後述する。
　次に、本実施形態によるイベント検出装置５０１に備えられたタイムスタンプ信号生成部５１０の動作（タイムスタンプの時間分解能変更処理）の流れの一例について図３１から図３４を参照しつつ図３６を用いて説明する。図３６は、タイムスタンプ信号生成部５１０の動作の流れの一例を示すフローチャートである。タイムスタンプ信号生成部５１０は、イベント検出装置５０１に電源が投入されると図３６に示す動作を開始し、イベント検出装置５０１への電源の投入が終了すると当該動作を終了するように構成されている。
（ステップＳ５１０－１）
　図３６に示すように、タイムスタンプ信号生成部５１０（図３２参照）は、動作を開始すると最初に、アドレスイベントの検出信号が入力されたか否かを判定する。タイムスタンプ信号生成部５１０は、固体撮像素子２００（図３１参照）からアドレスイベントの検出信号が入力されたと判定した場合には、ステップＳ５１０－３の処理に移行する。一方、タイムスタンプ信号生成部５１０は、固体撮像素子２００からアドレスイベントの検出信号が入力されていないと判定した場合には、ステップＳ５１０－１の処理を繰り返し実行する。タイムスタンプ信号生成部５１０は、アドレスイベントの検出信号が入力されるまで、タイムスタンプ信号の時間分解能の最小値よりも小さい時間間隔でステップＳ５１０－１の処理を繰り返し実行する。
　このように、タイムスタンプ信号生成部５１０は、タイムスタンプ信号の時間分解能の最小値よりも小さい時間間隔でステップＳ５１０－１の処理を繰り返し実行することにより、アドレスイベントの検出信号が入力されたことの判定漏れを防止するように構成されている。ステップＳ５１０－１の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
（ステップＳ５１０－３）
　ステップＳ５１０－３においてタイムスタンプ信号生成部５１０は、アドレスイベントの検出信号の検出頻度を算出し、ステップＳ５１０－３の処理に移行する。タイムスタンプ信号生成部５１０は、現時点で継続中の算出対象期間におけるアドレスイベントの検出信号の検出数に１（今回検出されたアドレスイベントの検出信号に対応する）を加算し、加算結果を算出対象期間で除算する。これにより、タイムスタンプ信号生成部５１０は、現時点でのアドレスイベントの検出信号の検出頻度を算出できる。
　タイムスタンプ信号生成部５１０は、同一座標の受光部３３０ごとにアドレスイベントの検出信号の検出頻度を算出する。また、タイムスタンプ信号生成部５１０は、画素アレイ部３００に設けられた全ての受光部３３０のアドレスイベントの検出信号の検出頻度の平均値、最小値または最大値などの代表値を、現時点で継続中の算出対象期間におけるアドレスイベントの検出信号の検出頻度とする。算出対象期間の値、アドレスイベントの検出信号の検出数およびアドレスイベントの検出信号の検出頻度は、例えばレジスタ制御回路５１２ｂに記憶されてもよい。また、タイムスタンプ信号生成部５１０は、例えば不図示の記憶部を有し、算出対象期間、アドレスイベントの検出信号の検出数およびアドレスイベントの検出信号の検出頻度を当該記憶部に記憶してもよい。ステップＳ５１０－３の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
（ステップＳ５１０－５）
　ステップＳ５１０－５においてタイムスタンプ信号生成部５１０は、アドレスイベントの検出信号の検出頻度の算出対象期間が経過したか否かを判定する。タイムスタンプ信号生成部５１０は、当該算出対象期間が経過したと判定した場合（Ｙｅｓ）には、ステップＳ５１０－７の処理に移行する。一方、タイムスタンプ信号生成部５１０は、当該算出対象期間が経過していないと判定した場合（Ｎｏ）には、ステップＳ５１０－１の処理に戻る。タイムスタンプ信号生成部５１０は、ステップS５１０－５の処理を実行することによって、アドレスイベントの検出信号の検出頻度の算出期間を一定にすることができる。ステップＳ５１０－５の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
（ステップＳ５１０－７）
　ステップＳ５１０－７においてタイムスタンプ信号生成部５１０は、ステップＳ５１０－３で算出したアドレスイベントの検出信号の検出頻度の逆数が現時点で設定中のタイムスタンプ信号の時間分解能の上限値（所定の閾値の一例）よりも小さいか否かを判定する。ここで、現時点で設定中のタイムスタンプ信号の時間分解能の上限値は、レジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能の値である。つまり、タイムスタンプ信号生成部５１０は、ステップＳ５１０－３で算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能の値よりも小さいか否かを判定する。タイムスタンプ信号生成部５１０は、算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能の値よりも小さく、現時点で設定中のタイムスタンプ信号の時間分解能の上限値（所定の閾値）を越えていないと判定した場合（Ｙｅｓ）には、ステップＳ５１０－１３に処理を移行する。一方、タイムスタンプ信号生成部５１０は、算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能の値よりも大きく、現時点で設定中のタイムスタンプ信号の時間分解能の上限値（所定の閾値）を越えたと判定した場合（Ｎｏ）には、ステップＳ５１０－１３に処理を移行する。ステップＳ５１０－７の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
（ステップＳ５１０－９）
　ステップＳ５１０－９においてタイムスタンプ信号生成部５１０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値か否かを判定する。ここで、タイムスタンプ信号の時間分解能の最大値は、レジスタ制御回路５１２ｂに記憶されているタイムスタンプ信号の複数の時間分解能のうちの最大値である。タイムスタンプ信号生成部５１０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値であると判定した場合（Ｙｅｓ）には、ステップＳ５１０－１の処理に戻る。一方、タイムスタンプ信号生成部５１０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値でないと判定した場合（Ｎｏ）には、ステップＳ５１０－１１の処理に移行する。現時点で設定中のタイムスタンプ信号の時間分解能が最大値である場合、タイムスタンプ信号の時間分解能をそれ以上低減できない。このため、タイムスタンプ信号生成部５１０は、ステップＳ５１０－３で算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能の値よりも大きい場合であっても（ステップＳ５１０－７のＮｏ）、タイムスタンプ信号の時間分解能を変更せずに、アドレスイベントの検出信号の検出信号の入力待ち状態（ステップＳ５１０－１）に戻るように構成されている。ステップＳ５１０－９の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
（ステップＳ５１０－１１）
　ステップＳ５１０－１１においてタイムスタンプ信号生成部５１０は、タイムスタンプ信号の時間分解能を低分解能に設定し、ステップＳ５１０－１の処理に戻る。より具体的には、タイムスタンプ信号生成部５１０は、現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能を１段階低い時間分解能に変更する。さらに、タイムスタンプ信号生成部５１０は、変更後のタイムスタンプ信号の時間分解能の情報と、タイムスタンプ信号の時間分解能を変更することを指示する情報とを含む指示信号を作成して変更部５１２に設けられた分周回路５１２ａを構成する選択回路５１２ａ３（図３２参照）に出力する。ステップＳ５１０－１１の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
　選択回路５１２ａ３は、当該指示信号が入力されると、当該指示信号に含まれているタイムスタンプ信号の時間分解能の逆数と同じ値の周波数のクロック信号を選択し、選択したクロック信号を分周クロック信号としてカウンタ回路５１３（図３２参照）に出力する。カウンタ回路５１３は、１段階だけ低分解能化したタイムスタンプ信号を固体撮像素子２００に出力する。
　ステップＳ５１０－１からステップＳ５１０－１１までの処理が実行されることによって、タイムスタンプ信号生成部５１０から出力されるタイムスタンプ信号は、図３４に示す時刻ｔ１前後または時刻ｔ２前後のように変更される。
（ステップＳ５１０－１３）
　ステップＳ５１０－１３においてタイムスタンプ信号生成部５１０は、ステップＳ５１０－３で算出したアドレスイベントの検出信号の検出頻度の逆数が現時点で設定中のタイムスタンプ信号の時間分解能の下限値（所定の閾値の一例）よりも大きいか否かを判定する。ここで、現時点で設定中のタイムスタンプ信号の時間分解能の下限値は、レジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能よりも１段階低い時間分解能の値である。つまり、タイムスタンプ信号生成部５１０は、ステップＳ５１０－３で算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能よりも１段階低い時間分解能の値よりも大きいか否かを判定する。タイムスタンプ信号生成部５１０は、算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能よりも１段階低い時間分解能の値よりも大きく、現時点で設定中のタイムスタンプ信号の時間分解能の下限値（所定の閾値）を越えていないと判定した場合（Ｙｅｓ）には、ステップＳ５１０－１の処理に戻る。一方、タイムスタンプ信号生成部５１０は、算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能よりも１段階低い時間分解能の値よりも小さく、現時点で設定中のタイムスタンプ信号の時間分解能の下限値（所定の閾値）を越えたと判定した場合（Ｎｏ）には、ステップＳ５１０－１５の処理に移行する。ステップＳ５１０－１３の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
（ステップＳ５１０－１５）
　ステップＳ５１０－１５においてタイムスタンプ信号生成部５１０は、現時点で設定中のタイムスタンプ信号の時間分解能が最小値か否かを判定する。ここで、タイムスタンプ信号の時間分解能の最小値は、レジスタ制御回路５１２ｂに記憶されているタイムスタンプ信号の複数の時間分解能のうちの最小値である。タイムスタンプ信号生成部５１０は、現時点で設定中のタイムスタンプ信号の時間分解能が最小値であると判定した場合（Ｙｅｓ）には、ステップＳ５１０－１の処理に戻る。一方、タイムスタンプ信号生成部５１０は、現時点で設定中のタイムスタンプ信号の時間分解能が最初値でないと判定した場合（Ｎｏ）には、ステップＳ５１０－１７の処理に移行する。現時点で設定中のタイムスタンプ信号の時間分解能が最初値である場合、タイムスタンプ信号の時間分解能をそれ以上増加できない。このため、タイムスタンプ信号生成部５１０は、ステップＳ５１０－３で算出したアドレスイベントの検出信号の検出頻度の逆数が現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能の１段階低い時間分解能の値よりも小さい場合であっても（ステップＳ５１０－１３のＮｏ）、タイムスタンプ信号の時間分解能を変更せずに、アドレスイベントの検出信号の検出信号の入力待ち状態（ステップＳ５１０－１）に戻るように構成されている。ステップＳ５１０－１５の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
（ステップＳ５１０－１６）
　ステップＳ５１０－１６においてタイムスタンプ信号生成部５１０は、タイムスタンプ信号の時間分解能を高分解能に設定し、ステップＳ５１０－１の処理に戻る。より具体的には、タイムスタンプ信号生成部５１０は、現時点でレジスタ制御回路５１２ｂに設定されているタイムスタンプ信号の時間分解能を１段階高い時間分解能に変更する。さらに、タイムスタンプ信号生成部５１０は、変更後のタイムスタンプ信号の時間分解能の情報と、タイムスタンプ信号の時間分解能を変更することを指示する情報とを含む指示信号を作成して変更部５１２に設けられた分周回路５１２ａを構成する選択回路５１２ａ３に出力する。ステップＳ５１０－１６の処理は、例えばレジスタ制御回路５１２ｂにおいて実行される。
　選択回路５１２ａ３は、当該指示信号が入力されると、当該指示信号に含まれているタイムスタンプ信号の時間分解能の逆数と同じ値の周波数のクロック信号を選択し、選択したクロック信号を分周クロック信号としてカウンタ回路５１３（図３２参照）に出力する。カウンタ回路５１３は、１段階だけ高分解能化したタイムスタンプ信号を固体撮像素子２００に出力する。
　ステップＳ５１０－１からステップＳ５１０－７およびステップＳ５１０－１３からステップＳ５１０－１７までの処理が実行されることによって、図３４に示す時刻ｔ１前後または時刻ｔ２前後であって、図３４で表された時間軸とは逆方向（図３４中の右から左に向かう方向）にタイムスタンプ信号生成部５１０から出力されるタイムスタンプ信号の時間分解能が変更される。
　以上説明したように、本実施の形態によるイベント検出装置５０１は、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子３３３および複数の光電変換素子３３３のそれぞれの電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力するアドレスイベント検出部４００を有する固体撮像素子２００と、アドレスイベント検出部４００で検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部５１０と、タイムスタンプ信号生成部５１０に設けられてアドレスイベントの検出信号の検出頻度が所定の閾値を越えた場合にタイムスタンプ信号の時間分解能を変更する変更部５１２とを備えている。
　当該構成を備えるイベント検出装置５０１は、撮像対象である物体の移動速度に応じてタイムスタンプ信号の時間分解能を変更できる。これにより、イベント検出装置５０１は、非同期型の固体撮像素子２００における撮像対象の認識精度の向上を図ることができる。
　ところで、従来の非同期型の固体撮像素子を備える装置は、タイムスタンプ信号の時間分解能が固定されている場合、物体の動作する速度によって、移動する物体のエッジを検出できる場合もあれば、当該物体のエッジか否かが不明な対象を検出する場合もある。これにより、従来の当該装置は認識精度に差が出てしまう。また、移動する物体をより詳細に検出するために、タイムスタンプ信号の時間分解能を高分解能化すると、非同期型の固体撮像素子に設けられた複数の画素ブロック間の検出タイミングのずれによって、当該装置は、移動する物体のエッジか否かが不明となったり、移動する物体の直線状のエッジが傾斜したエッジと認識したりして、認識精度が低下する問題が生じる。さらに、当該装置が車載などで使用される場合、当該装置が固定された状態でタイムスタンプ信号の時間分解能を最適化したとしても、当該装置と撮像対象との相対速度によってタイムスタンプ信号の時間分解能が実質的に変化してしまい、当該相対速度によっては、かえって当該装置の認識精度が低下する問題が生じる。
　これに対し、本実施の形態によるイベント検出装置５０１は、イベントの検出信号の検出頻度をフィードバックしてタイムスタンプ信号の時間分解能を変更できるように構成されている。このため、イベント検出装置５０１は、撮像対象の物体の移動速度やイベント検出装置５０１と物体との相対速度に応じて、タイムスタンプ信号の時間分解能を最適化することができる。これにより、イベント検出装置５０１は、移動する物体の認識精度の向上を図ることができる。
　タイムスタンプ信号の時間分解能が低分解能の期間のアドレスイベント信号は、実質的に積分されたこととなり、認識するのに十分な情報のみを残すことができる。また、この場合、同じ物体と認識し易くなり、物体の移動の認識精度が向上する。
　また、タイムスタンプ信号の時間分解能を低分解能化すると、タイムスタンプ信号を生成するためのクロック信号（本実施形態では分周クロック信号）の周波数を低減できる。これにより、イベント検出装置５０１の低消費電力化を図ることができる。さらに、イベント検出装置５０１は、アドレスイベントの検出信号の検出頻度に応じてタイムスタンプ信号の分解能を増減させることにより、待機時間（アドレスイベントの検出信号がほとんど検出されない期間）における待機電力を低減できる。
　＜７．第７の実施の形態＞
　［イベント検出装置の構成例］
　図３７は、本技術の第７の実施の形態におけるイベント検出装置５０２の一構成例を示すブロック図である。イベント検出装置５０２は、撮像レンズ１１０と、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子３３３（図５参照）及び複数の光電変換素子３３３のそれぞれの電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力するアドレスイベント検出部（検出部の一例）４００（図３参照）を有する固体撮像素子２００とを備えている。また、イベント検出装置５０２は、固体撮像素子２００に接続された記録部１２０と、固体撮像素子２００を制御する制御部１３０とを備えている。さらに、イベント検出装置５０２は、アドレスイベント検出部４００で検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部５２０を備えている。イベント検出装置５０２としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
　本実施の形態における撮像レンズ１１０は、上記第６の実施の形態における撮像レンズ１１０と同一の構成を有し、同一の機能を発揮するように構成されている。また、本実施の形態における固体撮像素子２００は、上記第６の実施の形態における固体撮像素子２００と同一の構成を有し、同一の機能を発揮するように構成されている。本実施の形態における記録部１２０は、上記第６の実施の形態における記録部１２０と同一の構成を有し、同一の機能を発揮するように構成されている。さらに、本実施の形態における制御部１３０は、上記第６の実施の形態における制御部１３０と同一の構成を有し、同一の機能を発揮するように構成されている。したがって、本実施の形態における撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０の詳細な説明は省略する。
　図３７に示すように、本実施の形態におけるタイムスタンプ信号生成部５２０には、外部装置６００が接続されている。イベント検出装置５０２が例えば産業用ロボットに搭載されるカメラの場合、外部装置６００は、例えば当該産業用ロボットを制御するファクトリーオートメーションの制御装置に相当する。外部装置６００は、例えばタイムスタンプ信号の時間分解能を変更するための変更信号をタイムスタンプ信号生成部５２０に出力するように構成されている。
　ここで、タイムスタンプ信号生成部５２０について図３７を参照しつつ図３８から図４１を用いて説明する。まず、タイムスタンプ信号生成部５２０の概略構成について図３８および図３９を用いて説明する。図３８は、タイムスタンプ信号生成部５２０の一構成例を示すブロック図である。図３９は、タイムスタンプ信号生成部５２０に設けられた変更部５２２の一構成例を示すブロック図である。
　図３８に示すように、タイムスタンプ信号生成部５２０は、制御部１３０（図３１参照）に接続された駆動用クロック信号生成回路５１１を有している。本実施の形態における駆動用クロック信号生成回路５１１は、上記第６実施の形態における駆動用クロック信号生成回路５１１と同一の構成を有し、同一の機能を発揮するようになっている。このため、駆動用クロック信号生成回路５１１の説明は省略する。
　図３８に示すように、イベント検出装置５０２は、タイムスタンプ信号生成部５２０に設けられて所定条件が成立した場合にタイムスタンプ信号の時間分解能を変更する変更部５２２を備えている。変更部５２２は、外部装置６００（図３７参照）からタイムスタンプ信号の時間分解能を変更するための変更信号（所定信号の一例）が入力された場合に、タイムスタンプ信号の時間分解能を変更するための所定条件が成立したと判定する場合があるように構成されている。
　図３８に示すように、変更部５２２は、タイムスタンプ信号の複数の時間分解能を外部装置６００から入力される変更信号に含まれている情報（所定条件の一例）に対応付けて記憶するレジスタ制御回路（記憶部の一例）５２２ｂを有している。レジスタ制御回路５２２ｂは、現時点で設定中のタイムスタンプ信号の時間分解能を設定できるように構成されている。レジスタ制御回路５２２ｂは、外部装置６００と接続されている。これにより、レジスタ制御回路５２２ｂには、外部装置６００が出力する変更信号が入力される。外部装置６００が出力する変更信号には、タイムスタンプ信号の時間分解能に関する情報が含まれている。タイムスタンプ信号の時間分解能に関する情報は、当該時間分解能の数値であってもよいし、当該時間分解能に対応付けられた番号であってもよい。レジスタ制御回路５２２ｂは例えば、変更信号に含まれているタイムスタンプ信号の時間分解能に関する情報の形式に応じて構成された記憶領域を有している。例えばタイムスタンプ信号の時間分解能に関する情報が当該時間分解能の数値である場合には、レジスタ制御回路５２２ｂの当該記憶領域は、変更信号に含まれる可能性のあるタイムスタンプ信号の時間分解能の全ての数値を記憶可能に構成される。また、例えばタイムスタンプ信号の時間分解能に関する情報が当該時間分解能に対応付けられた番号である場合には、レジスタ制御回路５２２ｂの当該記憶領域は、変更信号に含まれる可能性のあるタイムスタンプ信号の時間分解能の全ての数値と、当該数値にそれぞれ対応付けられ番号とを組にして記憶可能に構成される。
　ファクトリーオートメーションが利用される製造ラインでは、搬送される部品の形状や大きさ、あるいは搬送速度などが予め分かっている。つまり、イベント検出装置５０２がファクトリーオートメーションに用いられる場合、イベント検出装置５０２が撮像する物体の形状や大きさ、あるいは当該物体が搬送される搬送速度が予め分かっている。これにより、イベント検出装置５０２では、アドレスイベント検出部４００で検出されるアドレスイベントの検出時点が概ね予測することができる。このため、本実施形態によるイベント検出装置５０２は、上記第６の実施の形態によるイベント検出装置５０１のように、実際に検出されたアドレスイベントの検出信号の検出頻度をフィードバックしてタイムスタンプ信号の時間分解能を変更するように構成されていない。イベント検出装置５０２は、撮像対象の物体自体および当該物体の移動速度に基づくタイムスタンプ信号の時間分解能に関する情報を含み外部装置６００から入力される変更信号に基づいてタイムスタンプ信号の時間分解能を変更するように構成されている。
　また、自動車のように移動速度が変化する移動物体に設けられた外部装置６００は、当該移動物体の移動速度とタイムスタンプ信号の時間分解能との対応付け情報を予め記憶しておくことができる。このため、当該移動物体に用いられたイベント検出装置５０２は、外部装置６００が記憶している当該対応付け情報をレジスタ制御回路５２２ｂに記憶しておくことにより、外部装置６００から入力される変更信号に含まれている当該対応付け情報に基づいて、タイムスタンプ信号の時間分解能を変更することができる。
　レジスタ制御回路５２２ｂは、外部装置６００が出力する変更信号が入力された場合、当該変更信号に含まれているタイムスタンプ信号の時間分解能に関する情報を解析するように構成されている。また、レジスタ制御回路５２２ｂは、変更信号を解析した結果、変更信号に含まれているタイムスタンプ信号の時間分解能が現在設定中のタイムスタンプ信号の時間分解能よりも大きい（または小さい）と判定した場合には、タイムスタンプ信号の時間分解能を低分解能（または高分解能）に変更することを指示する情報を含む指示信号を分周回路５２２ａに出力するように構成されている。
　図３８に示すように、変更部５２２は、駆動用クロック信号（基準クロック信号に基づくクロック信号の一例）の周波数を分周する分周回路５１２ａを有している。本実施形態における分周回路５１２ａは、上記第６の実施の形態における分周回路５１２ａと同一の構成を有し、同一の機能を発揮するように構成されているので、説明は省略する。
　タイムスタンプ信号生成部５２０は、変更部５１２に設けられた分周回路５１２ａによって周波数が分周されたクロック信号である分周クロック信号のクロック数（すなわちクロック周波数）を計数した計数値をタイムスタンプ信号として出力するカウンタ回路５１３を有している。本実施の形態におけるカウンタ回路５１３は、上記第６の実施の形態におけるカウンタ回路５１３と同一の構成を有し、同一の機能を発揮するように構成されているので、説明は省略する。
　図３９に示すように、変更部５２２は、外部装置６００から変更信号がレジスタ制御回路５２２ｂに入力され、レジスタ制御回路５２２ｂが当該変更信号を解析するように構成されている点を除いて、上記第６の実施の形態における変更部５１２と同一の構成を有し、同一の機能を発揮するように構成されている。本実施の形態におけるレジスタ制御回路５２２ｂは、上記第６の実施の形態におけるレジスタ制御回路５１２ｂとは異なる構成を有するものの、分周回路５１２ａに出力する指示信号の形式はレジスタ制御回路５１２ｂと同一である。このため、本実施の形態における分周回路５２２ａは、上記第６の実施の形態における分周回路５１２ａと同一の構成を有することができる。
　なお、本実施の形態においても、分周回路５１２ａの構成は、図３９に示す構成に限られない。例えば分周回路５１２ａに設けられた分周器の段数は、２段に限られず、１段または３段以上であってもよい。また、分周回路５１２ａは、位相同期回路を有し、駆動用クロック信号の周波数を分周したり逓倍したりして変更できるように構成されていてもよい。
　次に、タイムスタンプ信号生成部５２０の動作例について図３７から図３９を参照しつつ図４０を用いて説明する。図４０は、本実施の形態におけるイベント検出装置５０２に備えられたタイムスタンプ信号生成部５２０の動作の一例を示すタイミングチャートである。図４０中の１段目に示す「変更信号」は、外部装置６００が出力する変更信号を示している。図４０では、図４０中の１段目に示す六角形枠によって変更信号が出力された状態が表されている。図４０中の２段目に示す「分周クロック信号」は、変更部５１２からカウンタ回路５１３に入力される分周クロック信号を示している。図４０中の３段目に示す「タイムスタンプ信号」は、タイムスタンプ信号生成部５２０から固体撮像素子２００に出力されるタイムスタンプ信号を示している。図４０では、左から右に向かって時の経過が表されている。また、図４０では、理解を容易にするため、分周クロック信号は、１／２ずつ周波数が分周される状態によって、時刻ｔ１までが駆動用クロック信号と同じ周波数であり、時刻ｔ１から時刻ｔ２までの期間が初段クロック信号と同じ周波数であり、時刻ｔ２以降が後段クロック信号と同じ周波数であることが表されている。
　図４０に示す時刻ｔ１までの期間では、レジスタ制御回路５３２ｂ（図３９参照）から分周回路５１２ａに設けられた選択回路５１２ａ３（図４０参照）に入力される指示信号には、タイムスタンプ信号の時間分解能の最小値（例えば、駆動用クロック信号の周波数の逆数と同じ値）が含まれているとする。これにより、選択回路５１２ａ３は、駆動用クロック信号を選択するので、図４０に示すように、駆動用クロック信号と同じ周波数（同じ周期）の分周クロック信号をカウンタ回路５１３（図３８参照）に出力する。カウンタ回路５１３は、入力される分周クロック信号が例えば立ち上がるたびに分周クロック信号のクロック数を計数するとともに、計数値を含むタイムスタンプ信号を固体撮像素子２００（図３７参照）に出力する。図４０では、タイムスタンプ信号に含まれる計数値ｎ～ｎ＋７（ｎは自然数）が図示されている。時刻ｔ１までの期間では、分周クロック信号の周波数は例えば１０ＧＨｚとなり、タイムスタンプ信号の時間分解能は例えば１００ｐｓｅｃとなる。
　時刻ｔ１において、タイムスタンプ信号生成部５２０は、外部装置６００（図３７参照）からの変更信号が入力されると、レジスタ制御回路５２２ｂにおいて当該変更信号を解析する。
　時刻ｔ１においてレジスタ制御回路５１２ｂが解析した変更信号に含まれているタイムスタンプ信号の時間分解能が、現在設定中のタイムスタンプ信号の時間分解能（本例では、駆動用クロック信号の周期と同じ値）よりも例えば大きかったとする。この場合、レジスタ制御回路５２２ｂは、例えば初段クロック信号の周期と同じ値の時間分解能の情報と、タイムスタンプ信号の時間分解能を低分解能化することを指示する情報とを含む指示信号を選択回路５１２ａ３に出力する。これにより、選択回路５１２ａ３は、初段クロック信号を選択するので、初段クロック信号と同じ周波数（同じ周期）の分周クロック信号をカウンタ回路５１３（図３８参照）に出力する。このため、図４０に示すように、時刻ｔ１から分周クロック信号の周期が長く（周波数が低く）なる。カウンタ回路５１３は、入力される分周クロック信号が例えば立ち上がるたびに分周クロック信号のクロック数を計数するとともに、計数値を含むタイムスタンプ信号を固体撮像素子２００に出力する。カウンタ回路５１３は、分周クロック信号の周期が変更されても計数値をリセットしない。このため、図４０に示すように、時刻ｔ１の前後においてカウンタ回路５１３は、「ｎ＋７」の計数値を含むタイムスタンプ信号の次に「ｎ＋８」の計数値を含むタイムスタンプ信号を出力する。時刻ｔ１から後述する時刻ｔ２までの期間では、分周クロック信号の周波数は例えば１００ＭＨｚとなり、タイムスタンプ信号の時間分解能は例えば１０ｎｓｅｃとなる。
　時刻ｔ１から所定時間が経過した時刻ｔ２において、タイムスタンプ信号生成部５２０は、外部装置６００（図３８参照）からの変更信号が入力されると、レジスタ制御回路５２２ｂにおいて当該変更信号を解析する。
　時刻ｔ２においてレジスタ制御回路５１２ｂが解析した変更信号に含まれているタイムスタンプ信号の時間分解能が、現在設定中のタイムスタンプ信号の時間分解能（本例では、初段クロック信号の周期と同じ値）よりも例えば大きかったとする。この場合、レジスタ制御回路５２２ｂは、例えば後段クロック信号の周期と同じ値の時間分解能の情報と、タイムスタンプ信号の時間分解能を低分解能化することを指示する情報とを含む指示信号を選択回路５１２ａ３に出力する。これにより、選択回路５１２ａ３は、後段クロック信号を選択するので、後段クロック信号と同じ周波数（同じ周期）の分周クロック信号をカウンタ回路５１３に出力する。このため、図４０に示すように、時刻ｔ２から分周クロック信号の周期が長く（周波数が低く）なる。カウンタ回路５１３は、入力される分周クロック信号が例えば立ち上がるたびに分周クロック信号のクロック数を計数するとともに、計数値を含むタイムスタンプ信号を固体撮像素子２００に出力する。カウンタ回路５１３は、分周クロック信号の周期が変更されても計数値をリセットしない。このため、図３４に示すように、時刻ｔ２の前後においてカウンタ回路５１３は、「ｎ＋１２」の計数値を含むタイムスタンプ信号の次に「ｎ＋１３」の計数値を含むタイムスタンプ信号を出力する。時刻ｔ３以降では、分周クロック信号の周波数は例えば１ＭＨｚとなり、タイムスタンプ信号の時間分解能は例えば１μｓｅｃとなる。
　図４０では、タイムスタンプ信号の時間分解能が低分解能化される場合のタイムスタンプ信号生成部５２０のタイミングチャートが例示されているが、レジスタ制御回路５２２ｂが解析した変更信号に含まれているタイムスタンプ信号の時間分解能が、現在設定中のタイムスタンプ信号の時間分解能よりも小さい場合には、タイムスタンプ信号の時間分解能は高分解能化される。その結果、タイムスタンプ信号の周期は短く（周波数が高く）なる。
　次に、本実施形態によるイベント検出方法について説明する。本実施形態によるイベント検出方法は、所定条件が成立した判定される要件が異なる点を除いて、上記第６実施形態によるイベント検出方法と同一であるため、説明は省略する。上述のとおり、本実施形態における所定条件が成立する場合は、外部装置６００（図３７参照）からタイムスタンプ信号の時間分解能を変更するための変更信号（所定信号の一例）が入力された場合である。
　次に、本実施形態によるイベント検出装置５０１に備えられたタイムスタンプ信号生成部５２０の動作（タイムスタンプの時間分解能変更処理）の流れの一例について図３７から図４０を参照しつつ図４１を用いて説明する。図４１は、タイムスタンプ信号生成部５２０の処理の流れの一例を示すフローチャートである。タイムスタンプ信号生成部５２０は、イベント検出装置５０２（図３７参照）に電源が投入されると図４１に示す処理を開始し、イベント検出装置５０２への電源の投入が終了すると当該処理を終了するように構成されている。
（ステップＳ５２０－１）
　図４１に示すように、タイムスタンプ信号生成部５２０（図３８参照）は、動作を開始すると最初に、外部装置６００から変更信号が入力されたか否かを判定する。タイムスタンプ信号生成部５２０は、外部装置６００から変更信号が入力されたと判定した場合には、ステップＳ５２０－３の処理に移行する。一方、タイムスタンプ信号生成部５２０は、外部装置６００から変更信号が入力されていないと判定した場合には、ステップＳ５２０－１の処理を繰り返し実行する。タイムスタンプ信号生成部５２０は、変更信号が入力されるまで、タイムスタンプ信号の時間分解能の最小値よりも小さい時間間隔でステップＳ５２０－１の処理を繰り返し実行する。
　このように、タイムスタンプ信号生成部５２０は、タイムスタンプ信号の時間分解能の最小値よりも小さい時間間隔でステップＳ５２０－１の処理を繰り返し実行することにより、外部装置６００から変更信号が入力されたことの判定漏れを防止するように構成されている。ステップＳ５２０－１の処理は、例えばレジスタ制御回路５２２ｂにおいて実行される。
（ステップＳ５２０－３）
　ステップＳ５２０－３においてタイムスタンプ信号生成部５２０は、外部装置６００から入力された変更信号を解析し、ステップＳ５２０－３の処理に移行する。タイムスタンプ信号生成部５２０は、外部装置６００から入力された変更信号を解析し、当該変更信号に含まれているタイムスタンプ信号の時間分解能に関する情報が示す時間分解能を取得する。タイムスタンプ信号生成部５２０が取得したタイムスタンプ信号の時間分解能は、例えばレジスタ制御回路５２２ｂに記憶されてもよい。また、タイムスタンプ信号生成部５２０は、例えば不図示の記憶部を有し、タイムスタンプ信号生成部５２０が取得したタイムスタンプ信号の時間分解能を当該記憶部に記憶してもよい。ステップＳ５２０－３の処理は、例えばレジスタ制御回路５２２ｂにおいて実行される。
（ステップＳ５２０－５）
　ステップＳ５２０－５においてタイムスタンプ信号生成部５２０は、ステップＳ５２０－３で取得したタイムスタンプ信号の時間分解能と、現在設定中のタイムスタンプ信号の時間分解能とを比較し、タイムスタンプ信号の時間分解能を低減するか否かを判定する。タイムスタンプ信号生成部５２０は、タイムスタンプ信号の時間分解能を低減する必要があると判定した場合（Ｙｅｓ）には、ステップＳ５２０－７の処理に移行する。一方、タイムスタンプ信号生成部５２０は、タイムスタンプ信号の時間分解能を低減する必要がないと判定した場合（Ｎｏ）には、ステップＳ５２０－１１の処理に移行する。
（ステップＳ５２０－７）
　ステップＳ５２０－７においてタイムスタンプ信号生成部５２０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値か否かを判定する。ここで、タイムスタンプ信号の時間分解能の最大値は、レジスタ制御回路５２２ｂに記憶されているタイムスタンプ信号の複数の時間分解能のうちの最大値である。タイムスタンプ信号生成部５２０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値であると判定した場合（Ｙｅｓ）には、ステップＳ５２０－１の処理に戻る。一方、タイムスタンプ信号生成部５２０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値でないと判定した場合（Ｎｏ）には、ステップＳ５２０－９の処理に移行する。現時点で設定中のタイムスタンプ信号の時間分解能が最大値である場合、タイムスタンプ信号の時間分解能をそれ以上低減できない。このため、タイムスタンプ信号生成部５２０は、ステップＳ５２０－３で解析して取得したタイムスタンプ信号の時間分解能が現時点でレジスタ制御回路５２２ｂに設定されているタイムスタンプ信号の時間分解能の値よりも大きい場合であっても、タイムスタンプ信号の時間分解能を変更せずに、アドレスイベントの検出信号の検出信号の入力待ち状態（ステップＳ５２０－１）に戻るように構成されている。ステップＳ５２０－７の処理は、例えばレジスタ制御回路５２２ｂにおいて実行される。
（ステップＳ５２０－９）
　ステップＳ５２０－９においてタイムスタンプ信号生成部５２０は、タイムスタンプ信号の時間分解能を低分解能に設定し、ステップＳ５２０－１の処理に戻る。より具体的には、タイムスタンプ信号生成部５２０は、現時点でレジスタ制御回路５２２ｂに設定されているタイムスタンプ信号の時間分解能を１段階低い時間分解能に変更する。さらに、タイムスタンプ信号生成部５２０は、変更後のタイムスタンプ信号の時間分解能の情報と、タイムスタンプ信号の時間分解能を変更することを指示する情報とを含む指示信号を作成して分周回路５１２ａを構成する選択回路５１２ａ３（図３９参照）に出力する。ステップＳ５２０－１１の処理は、例えばレジスタ制御回路５２２ｂにおいて実行される。
　選択回路５１２ａ３は、当該指示信号が入力されると、当該指示信号に含まれているタイムスタンプ信号の時間分解能の逆数と同じ値の周波数のクロック信号を選択し、選択したクロック信号を分周クロック信号としてカウンタ回路５１３に出力する。カウンタ回路５１３は、１段階だけ低分解能化したタイムスタンプ信号を固体撮像素子２００に出力する。
　ステップＳ５２０－１からステップＳ５２０－９の処理が実行されることによって、タイムスタンプ信号生成部５２０から出力されるタイムスタンプ信号は、図４０に示す時刻ｔ１前後または時刻ｔ２前後のように変更される。
（ステップＳ５２０－１１）
　ステップＳ５２０－１１においてタイムスタンプ信号生成部５２０は、ステップＳ５２０－３で取得したタイムスタンプ信号の時間分解能と、現在設定中のタイムスタンプ信号の時間分解能とを比較し、タイムスタンプ信号の時間分解能を増大するか否かを判定する。タイムスタンプ信号生成部５２０は、タイムスタンプ信号の時間分解能を増大する必要があると判定した場合（Ｙｅｓ）には、ステップＳ５２０－１３の処理に移行する。一方、タイムスタンプ信号生成部５２０は、タイムスタンプ信号の時間分解能を増大する必要がないと判定した場合（Ｎｏ）には、ステップＳ５２０－１の処理に戻る。
（ステップＳ５１０－１５）
　ステップＳ５１０－１５においてタイムスタンプ信号生成部５２０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値か否かを判定する。ここで、タイムスタンプ信号の時間分解能の最大値は、レジスタ制御回路５２２ｂに記憶されているタイムスタンプ信号の複数の時間分解能のうちの最大値である。タイムスタンプ信号生成部５２０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値であると判定した場合（Ｙｅｓ）には、ステップＳ５２０－１の処理に戻る。一方、タイムスタンプ信号生成部５２０は、現時点で設定中のタイムスタンプ信号の時間分解能が最大値でないと判定した場合（Ｎｏ）には、ステップＳ５２０－１５の処理に移行する。現時点で設定中のタイムスタンプ信号の時間分解能が最大値である場合、タイムスタンプ信号の時間分解能をそれ以上増加できない。このため、タイムスタンプ信号生成部５２０は、ステップＳ５２０－３で取得したタイムスタンプ信号の時間分解能が現時点でレジスタ制御回路５２２ｂに設定されているタイムスタンプ信号の時間分解能の１段階低い時間分解能の値よりも小さい場合であっても（ステップＳ５２０－１３のＮｏ）、タイムスタンプ信号の時間分解能を変更せずに、外部装置６００から変更信号の入力待ち状態（ステップＳ５２０－１）に戻るように構成されている。ステップＳ５２０－１３の処理は、例えばレジスタ制御回路５２２ｂにおいて実行される。
（ステップＳ５２０－１５）
　ステップＳ５２０－１５においてタイムスタンプ信号生成部５２０は、タイムスタンプ信号の時間分解能を高分解能に設定し、ステップＳ５２０－１の処理に戻る。より具体的には、タイムスタンプ信号生成部５２０は、現時点でレジスタ制御回路５２２ｂに設定されているタイムスタンプ信号の時間分解能を１段階高い時間分解能に変更する。さらに、タイムスタンプ信号生成部５２０は、変更後のタイムスタンプ信号の時間分解能の情報と、タイムスタンプ信号の時間分解能を変更することを指示する情報とを含む指示信号を作成して分周回路５１２ａを構成する選択回路５１２ａ３に出力する。ステップＳ５２０－１５の処理は、例えばレジスタ制御回路５２２ｂにおいて実行される。
　選択回路５１２ａ３は、当該指示信号が入力されると、当該指示信号に含まれているタイムスタンプ信号の時間分解能の逆数と同じ値の周波数のクロック信号を選択し、選択したクロック信号を分周クロック信号としてカウンタ回路５１３に出力する。カウンタ回路５１３は、１段階だけ高分解能化したタイムスタンプ信号を固体撮像素子２００に出力する。
　ステップＳ５１０－１からステップＳ５１０－５およびステップＳ１１からステップＳ５２０－１１までの処理が実行されることによって、図４０に示す時刻ｔ１前後または時刻ｔ２前後であって、図４０で表された時間軸とは逆方向（図４０中の右から左に向かう方向）にタイムスタンプ信号生成部５２０から出力されるタイムスタンプ信号の時間分解能が変更される。
　以上説明したように、本実施の形態によるイベント検出装置５０２は、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子３３３および複数の光電変換素子３３３のそれぞれの電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力するアドレスイベント検出部４００を有する固体撮像素子２００と、アドレスイベント検出部４００で検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部５１０と、タイムスタンプ信号生成部５２０に設けられてアドレスイベントの検出信号の検出頻度が所定の閾値を越えた場合にタイムスタンプ信号の時間分解能を変更する変更部５２２とを備えている。
　当該構成を備えるイベント検出装置５０２は、撮像対象である物体の移動速度に応じてタイムスタンプ信号の時間分解能を変更できる。これにより、イベント検出装置５０１は、上記第６の実施の形態によるイベント検出装置５０１と同様の効果が得られる。
　＜８．第８の実施の形態＞
　本技術の第８の実施の形態によるイベント検出装置について図４２を用いて説明する。本実施の形態によるイベント検出装置は、タイムスタンプ信号生成部の構成が異なる点を除いて、上記第６の実施の形態によるイベント検出装置５０１と同様の構成を有している。このため、本実施の形態によるイベント検出装置について、上記第６の実施の形態によるイベント検出装置５０１と同様の作用・機能を奏する構成要素には同一の符号を付して、その説明は省略する。図４２は、本実施の形態によるイベント検出装置に備えられたタイムスタンプ信号生成部５３０の概略構成を示すブロック図である。
　図４２に示すように、タイムスタンプ信号生成部５３０は、１個の駆動用クロック信号生成回路５１１と、駆動用クロック信号生成回路５１１にそれぞれ接続された複数の変更部５１２と、複数の変更部５１２のそれぞれに１対１の関係で接続された複数のカウンタ回路５１３とを有している。カウンタ回路５１３は、変更部５１２と同数設けられている。
　本実施の形態によるイベント検出装置に備えられた固体撮像素子２００（図３１参照）は、複数の光電変換素子３３３（図５参照）を所定数ごとに分割した複数の画素ブロック３１０（図４参照）を有している。また、アドレスイベント検出部（検出部の一例）４００は、複数の画素ブロック３１０ごとに設けられている。さらに、変更部５１２は、複数のアドレスイベント検出部４００ごとに設けられている。複数の画素ブロック３１０は例えば、画素アレイ部３００（図４参照）にｎ行×ｍ列（ｎおよびｍは自然数）に配列されている。本実施形態では、変更部５１２は例えば、画素ブロック３１０の列ごとに設けられている。このため、タイムスタンプ信号生成部５３０には、ｍ個の変更部５１２が設けられる。ｍ個の変更部５１２にはそれぞれ、ｎ個のアドレスイベント検出部４００が接続される。
　変更部５１２は、信号線２０９を介して接続されたｎ個のアドレスイベント検出部４００のそれぞれの検出信号の検出頻度に基づいてカウンタ回路５１３に出力する分周カウンタ信号の周波数を変更する。より具体的には、変更部５１２は、算出対象期間におけるｎ個のアドレスイベント検出部４００のそれぞれのアドレスイベントの検出信号の検出頻度の例えば平均値に基づいて、タイムスタンプ信号の時間分解能を決定するように構成されている。なお、変更部５１２は、アドレスイベントの検出信号の検出頻度の最大値、最小値あるいはその他の代表値に基づいてタイムスタンプ信号の時間分解能を決定するように構成されていてもよい。
　以上説明したように、本実施の形態によるイベント検出装置は、上記第６の実施の形態によるイベント検出装置５０１に設けられた変更部５１２と同様の構成を有する変更部５１２を備えている。これにより、本実施の形態によるイベント検出装置は、上記第６の実施の形態によるイベント検出装置５０１と同様の効果が得られる。
　また、本実施の形態によるイベント検出装置は、複数の変更部５１２を有し、複数の変更部５１２は、複数のアドレスイベント検出部４００ごと（本実施の形態では画素ブロック３１０の列ごと）に設けられている。このため、本実施の形態によるイベント検出装置は、画素アレイ部３００の所定領域（本実施形態では画素ブロック３１０の一列分の領域）ごとにタイムスタンプ信号の時間分解能を変更できる。これにより、本実施の形態によるイベント検出装置は、画素アレイ部３００の所定領域ごとに撮像対象の認識精度の向上を図ることができる。
　＜９．第９の実施の形態＞
　本技術の第９の実施の形態によるシステムについて図４３を用いて説明する。本実施の形態によるシステムは、例えば撮像システムおよび物体認識システムなどであり、移動体に搭載して用いることができる。以下、本実施の形態によるシステムについて、物体認識システムを例にとって説明する。図４３は、本実施の形態による物体認識システム（システムの一例）１Ａの一構成例を示すブロック図である。
　図４３に示すように、物体認識システム１Ａは、所定の物体を認識する認識処理部６５０と、イベント検出装置５０２とを備えている。イベント検出装置５０２は、車外情報が入力される点を除いて、上記第７の実施の形態によるイベント検出装置５０２と同様の構成を有し、同様の機能を発揮するようになっている。つまり、イベント検出装置５０２は、各々が入射光を光電変換して電気信号を生成する複数の光電変換素子３３３（図５参照）、および複数の光電変換素子３３３のそれぞれの電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力するイベント検出部（検出部の一例）４００を有する固体撮像素子２００（図３７参照）を備えている。また、イベント検出装置５０２は、イベント検出部４００で検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部５２０（図３７参照）と、タイムスタンプ信号生成部５２０に設けられ所定条件が成立した場合にタイムスタンプ信号の時間分解能を変更する変更部５２２（図３８参照）とを備えている。
　イベント検出装置５０２に設けられた制御部１３０（図３７参照）は、車外情報が入力されるように構成されている。制御部１３０は、車外情報に基づいて、例えば車外情報が悪天候を示す情報であるとき、イベント検出部の検出閾値を上げたり、天候が回復または良好なことを示す車外情報を受けたときは、イベント検出部の検出閾値を下げる、又は、初期設定値に戻したりするように構成されていてもよい。
　図４３に示すように、イベント検出装置５０２および認識処理部６５０は接続されている。認識処理部６５０は、イベント検出装置５０２から入力されるアドレスイベントの検出信号および撮像データに基づいて、イベント検出装置５０２の画角内の物体認識を行う。認識処理部６５０は、例えば車両や人（所定の物体の一例）などを認識するための物体認識を行う。認識処理部６０での物体認識には、周知のパターン認識技術、例えば、教師データとして与えられる画像の特徴点と、撮影した被写体画像の特徴点とを比較することによって画像認識を行う技術を用いることができる。
　認識処理部６５０は、認識対象の物体と、タイムスタンプ信号の時間分解能に関する情報とが対応付けて記憶されている。認識処理部６５０は、認識に成功した物体に対応付けられたタイムスタンプ信号の時間分解能に関する情報を含む変更信号をイベント検出装置５０２に出力する。
　イベント検出装置５０２に設けられたレジスタ制御回路５２４には、認識処理部６５０に対応付けて記憶された認識対象の物体およびタイムスタンプ信号の時間分解能に関する情報と同じ情報が記憶されている。このため、イベント検出装置５０２に設けられた変更部５２２は、認識処理部６５０から変更信号が入力されると、当該変更信号を解析して当該変更信号からタイムスタンプ信号の時間分解能に関する情報を取得する。イベント検出装置５０２は、上記第７の実施の形態によるイベント検出装置５０２と同様の処理により、取得したタイムスタンプ信号の時間分解能に関する情報に基づいてタイムスタンプ信号の時間分解能を変更することができる。このように、イベント検出装置５０２に設けられた変更部５２２は、認識処理部６５０が物体認識に成功した場合に所定条件が成立したと判定する。
　以上説明したように、本実施の形態による物体認識システム１Ａは、所定の物体を認識する認識処理部６５０と、認識処理部６５０が物体認識に成功したと判定した場合にタイムスタンプ信号の時間分解能の変更するイベント検出装置５０２とを備えている。これにより、物体認識システム１Ａは、認識した物体に応じてタイムスタンプ信号の時間分解能の変更できるので、上記第７の実施の形態と同様の効果が得られる。
　＜１０．第１０の実施の形態＞
　本技術の第１０の実施の形態によるシステムについて図４４を用いて説明する。本実施の形態によるシステムは、上記第９の実施の形態と同様に、例えば撮像システムおよび物体認識システムなどであり、移動体に搭載して用いることができる。以下、本実施の形態によるシステムについて、物体認識システムを例にとって説明する。図４４は、本実施の形態による物体認識システム（システムの一例）１Ｂの一構成例を示すブロック図である。
　図４４に示すように、物体認識システム１Ｂは、所定の物体を認識する認識処理部６５０と、イベント検出装置５０２と、認識処理部６５０に接続された撮像装置７００を備えている。イベント検出装置５０２は、上記第９の実施の形態におけるイベント検出装置５０２と同一の構成を有し、同一の機能を発揮するように構成されている。認識処理部６５０は、撮像装置７００で撮像されたデータが入力される点を除いて、上記第９の実施の形態における認識処理部６５０と同様の構成を有し、同様の機能を発揮するように構成されている。
　撮像装置７００は、垂直同期信号に同期して固定のフレームレートで撮像を行い、フレーム形式の画像データを出力する同期型の撮像装置を用いることができる。同期型の撮像装置としては、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサや、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）型イメージセンサ等を例示することができる。
　固定のフレームレートで非同期型の撮像装置は、垂直同期信号に同期して撮像を行う同期型の撮像装置に対して、垂直同期信号に非同期でイベントを検出する撮像装置である。非同期型の撮像装置から成るイベント検出装置では、イベント検出部を有する画素構成がとられる。そのため、イベント検出装置は、同期型の撮像装置に比べて画素サイズが大きくならざるを得ないため、固定のフレームレートで撮像を行う撮像装置に比べて解像度が低い。本実施形態による物体認識システム１Ｂは、同期型の撮像装置７００を備えている。このため、撮像装置７００は、非同期型の撮像装置に比べて解像度に優れている。
　撮像装置７００は、撮像データを認識処理部６５０に出力するように構成されている。認識処理部６５０は、撮像装置７００から入力される高解像度の撮像データを用いて物体認識を行うことができる。これにより、本実施の形態における認識処理部６５０は、上記第９の実施の形態における認識処理部６５０と比較して、物体認識の精度が向上する。
　本実施の形態における認識処理部６５０は、上記第９の実施の形態における認識処理部６５０と同様の処理により物体認識を実行する。認識処理部６５０は、物体認識に成功した場合、認識に成功した物体に対応付けられたタイムスタンプ信号の時間分解能に関する情報を含む変更信号をイベント検出装置５０２に出力する。本実施の形態におけるイベント検出装置５０２は、変更信号が入力されると、上記第９の実施の形態におけるイベント検出装置５０２と同様の処理により、タイムスタンプ信号の時間分解能を変更する。
　以上説明したように、本実施の形態による物体認識システム１Ｂは、所定の物体を認識する認識処理部６５０と、認識処理部６５０が物体認識に成功したと判定した場合にタイムスタンプ信号の時間分解能の変更するイベント検出装置５０２とを備えている。これにより、物体認識システム１Ｂは、上記第９の実施の形態と同様の効果が得られる。
　さらに、本実施の形態による物体認識システム１Ｂは、認識処理部６５０に接続された撮像装置７００を備えている。これにより、物体認識システム１Ｂは、認識処理部６５０の物体認識の精度の向上を図ることができる。
　＜１１．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図４５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図４５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図４６は、撮像部１２０３１の設置位置の例を示す図である。
図４６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図４６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、回路の実装面積を削減して撮像部１２０３１を小型化することができる。
　なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
　また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることがで
きる。
　本技術は、上記第１の実施の形態から上記第８の実施の形態に限らず、種々の変形が可能である。
　上記第６の実施の形態によるイベント検出装置５０１は、アドレスイベントの検出信号の検出頻度を算出対象期間におけるアドレスイベントの検出信号の検出数に基づいて算出しているが、本技術はこれに限られない。例えば、イベント検出装置５０１は、アドレスイベントの検出信号の検出頻度としてアドレスイベントの検出信号の検出間隔を用いてもよい。イベント検出装置５０１は、同一の受光部３３０におけるアドレスイベントの検出信号の検出間隔が所定の閾値（当該検出間隔の下限値または上限値）を越えた場合にタイムスタンプ信号の時間分解能を変更してもよい。所定の閾値と比較されるアドレスイベントの検出信号の検出間隔は、画素アレイ部３００に設けられた全ての受光部３３０における当該検出間隔の代表値（平均値、最小値または最大値など）であってもよい。また、上記第８の実施の形態のように、イベント検出装置が複数の変更部を有する場合、所定の閾値と比較されるアドレスイベントの検出信号の検出間隔は、当該複数の変更部に接続された複数の受光部ごとにおける当該検出間隔の代表値（平均値、最小値または最大値など）であってもよい。
　さらにこの場合、イベント検出装置５０１は、アドレスイベントの検出信号の検出間隔の算出対象の期間を設け、当該期間におけるアドレスイベントの検出信号の検出間隔の代表値（平均値、最小値または最大値など）に基づいて、タイムスタンプ信号の時間分解能を変更してもよい。このように、アドレスイベントの検出信号の検出間隔の算出対象の期間を設けることにより、所定領域の受光部３３０のみが受光および非受光を短期間に繰り返すような特殊な領域に引きずられて、タイムスタンプ信号の時間分解能が短期間に繰り返し変更されることを防止できる。
　上記第６の実施の形態における変更部５１２は、アドレスイベントの検出信号の検出頻度に応じてタイムスタンプ信号の時間分解能を変更するように構成され、上記第７の実施の形態における変更部５２２は、外部装置６００から入力される変更信号に基づいてタイムスタンプ信号の時間分解能を変更するように構成されているが、本技術はこれに限られない。例えば、イベント検出装置に設けられる変更部は、アドレスイベントの検出信号の検出頻度および外部装置から入力される変更信号のいずれかおよび両方に適宜切り替えながらタイムスタンプ信号の時間分解能を変更するように構成されていてもよい。これにより、イベント検出装置は、移動する物体の検出方法のバリエーションを増加できる。
　上記第７の実施の形態によるイベント検出装置５０２は、外部装置６００に代えて認識処理部６５０が接続されていてもよい。この場合、レジスタ制御回路５２２が認識処理部６５０に対応付けて記憶された認識対象の物体およびタイムスタンプ信号の時間分解能に関する情報と同じ情報が記憶されているとよい。これにより、変更部５２２は、認識処理部６５０が物体認識に成功した場合に入力される変更信号の解析結果に基づいて、タイムスタンプ信号の時間分解能を変更することができる。この場合、変更部５２２は、認識処理部６５０が物体認識に成功した場合に所定条件が成立したと判定するように構成される。
　なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
　なお、本技術は以下のような構成もとることができる。
（１）
　各々が入射光を光電変換して電気信号を生成する複数の光電変換素子、及び前記複数の光電変換素子のそれぞれの前記電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力する検出部を有する固体撮像素子と、
　前記検出部で前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部と、
　前記タイムスタンプ信号生成部に設けられ、所定条件が成立した場合に前記タイムスタンプ信号の時間分解能を変更する変更部と
　を備えるイベント検出装置。
（２）
　前記変更部は、複数の前記時間分解能を前記所定条件に対応付けて記憶する記憶部を有する
　前記（１）に記載のイベント検出装置。
（３）
　前記変更部は、基準クロック信号に基づくクロック信号の周波数を分周する分周回路を有し、
　前記分周回路は、前記記憶部から入力される前記時間分解能の情報に基づいて、分周する回数を変更する
　前記（２）に記載のイベント検出装置。
（４）
　前記タイムスタンプ信号生成部は、前記分周回路によって周波数が分周されたクロック信号である分周クロック信号の周波数を計数した計数値を前記タイムスタンプ信号として出力するカウンタ回路を有する
　前記（３）に記載のイベント検出装置。
（５）
　前記固体撮像素子は、前記複数の光電変換素子を所定数ごとに分割した複数の画素ブロックを有し、
　前記検出部は、前記複数の画素ブロックごとに設けられ、
　前記変更部は、複数の前記検出部ごとに設けられている
　前記（１）から（４）までのいずれか一項に記載のイベント検出装置。
（６）
　前記変更部は、前記検出信号の検出頻度が所定の閾値を越えた場合に前記所定条件が成立したと判定する
　前記（１）から（５）までのいずれか一項に記載のイベント検出装置。
（７）
　前記変更部は、外部装置から所定信号が入力された場合に前記所定条件が成立したと判定する
　前記（１）から（６）までのいずれか一項に記載のイベント検出装置。
（８）
　前記変更部は、所定の物体を認識する認識処理部が物体認識に成功した場合に前記所定条件が成立したと判定する
　前記（１）から（６）までのいずれか一項に記載のイベント検出装置。
（９）
　所定の物体を認識する認識処理部と、
　各々が入射光を光電変換して電気信号を生成する複数の光電変換素子、及び前記複数の光電変換素子のそれぞれの前記電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力する検出部を有する固体撮像素子と、前記検出部で前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部と、前記タイムスタンプ信号生成部に設けられ、所定条件が成立した場合に前記タイムスタンプ信号の時間分解能を変更する変更部とを有するイベント検出装置と
　を備え、
　前記イベント検出装置は、前記認識処理部が物体認識に成功した場合に前記所定条件が成立したと判定する
　システム。
（１０）
　前記認識処理部に接続された撮像装置を備える
　前記（９）に記載のシステム。
（１１）
　入射される入射光を光電変換素子で光電変換して電気信号を生成し、
　前記電気信号の変化量が所定の閾値を超えたか否を検出部で検出して検出信号を出力し、
　前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号をタイムスタンプ信号生成部で生成し、
　所定条件が成立した場合に、前記タイムスタンプ信号生成部に設けられた変更部で前記タイムスタンプ信号の時間分解能を変更する
　イベント検出方法。
１００，７００　撮像装置
１１０　撮像レンズ
１２０　記録部
１３０　制御部
２００　固体撮像素子
２０１　受光チップ
２０２　検出チップ
２１１　駆動回路
２１２　信号処理部
２１３　アービタ
２２０　カラムＡＤＣ
２３０　ＡＤＣ
２４０　差動増幅回路
２４１、２４２、４１２　Ｐ型トランジスタ
２４３、２４４、２４５、４１１、４１３　Ｎ型トランジスタ
２５０　カウンタ
３００　画素アレイ部
３１０　画素ブロック
３１１　画素
３１２　通常画素
３１３　アドレスイベント検出画素
３２０　画素信号生成部
３２１　リセットトランジスタ
３２２　増幅トランジスタ
３２３　選択トランジスタ
３２４　浮遊拡散層
３３０　受光部
３３１　転送トランジスタ
３３２　ＯＦＧトランジスタ
３３３　光電変換素子
４００　アドレスイベント検出部
４１０　電流電圧変換部
４２０　バッファ
４３０　減算器
４３１、４３３　コンデンサ
４３２　インバータ
４３４　スイッチ
４４０　量子化器
４４１　コンパレータ
４５０　転送部
５０１，５０２　イベント検出装置
５１０，５２０　タイムスタンプ信号生成部
５１１　駆動用クロック信号生成回路
５１２，５２２　変更部
５１２ａ　分周回路
５１２ａ１　初段分周器
５１２ａ２　後段分周器
５１２ａ３　選択回路
５１２ｂ，５２２ｂ　レジスタ制御回路
５１３　カウンタ回路
６００　外部装置
１２０３１　撮像部

Claims (11)

  1. 　各々が入射光を光電変換して電気信号を生成する複数の光電変換素子、及び前記複数の光電変換素子のそれぞれの前記電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力する検出部を有する固体撮像素子と、
    　前記検出部で前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部と、
    　前記タイムスタンプ信号生成部に設けられ、所定条件が成立した場合に前記タイムスタンプ信号の時間分解能を変更する変更部と
    　を備えるイベント検出装置。
  2. 　前記変更部は、複数の前記時間分解能を前記所定条件に対応付けて記憶する記憶部を有する
    　請求項１に記載のイベント検出装置。
  3. 　前記変更部は、基準クロック信号に基づくクロック信号の周波数を分周する分周回路を有し、
    　前記分周回路は、前記記憶部から入力される前記時間分解能の情報に基づいて、分周する回数を変更する
    　請求項２に記載のイベント検出装置。
  4. 　前記タイムスタンプ信号生成部は、前記分周回路によって周波数が分周されたクロック信号である分周クロック信号の周波数を計数した計数値を前記タイムスタンプ信号として出力するカウンタ回路を有する
    　請求項３に記載のイベント検出装置。
  5. 　前記固体撮像素子は、前記複数の光電変換素子を所定数ごとに分割した複数の画素ブロックを有し、
    　前記検出部は、前記複数の画素ブロックごとに設けられ、
    　前記変更部は、複数の前記検出部ごとに設けられている
    　請求項１に記載のイベント検出装置。
  6. 　前記変更部は、前記検出信号の検出頻度が所定の閾値を越えた場合に前記所定条件が成立したと判定する
    　請求項１に記載のイベント検出装置。
  7. 　前記変更部は、外部装置から所定信号が入力された場合に前記所定条件が成立したと判定する
    　請求項１に記載のイベント検出装置。
  8. 　前記変更部は、所定の物体を認識する認識処理部が物体認識に成功した場合に前記所定条件が成立したと判定する
    　請求項１に記載のイベント検出装置。
  9. 　所定の物体を認識する認識処理部と、
    　各々が入射光を光電変換して電気信号を生成する複数の光電変換素子、及び前記複数の光電変換素子のそれぞれの前記電気信号の変化量が所定の閾値を超えたか否の検出結果を示す検出信号を出力する検出部を有する固体撮像素子と、前記検出部で前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号を生成するタイムスタンプ信号生成部と、前記タイムスタンプ信号生成部に設けられ、所定条件が成立した場合に前記タイムスタンプ信号の時間分解能を変更する変更部とを有するイベント検出装置と
    　を備え、
    　前記変更部は、前記認識処理部が物体認識に成功した場合に前記所定条件が成立したと判定する
    　システム。
  10. 　前記認識処理部に接続された撮像装置を備える
    　請求項９に記載のシステム。
  11. 　入射される入射光を光電変換素子で光電変換して電気信号を生成し、
    　前記電気信号の変化量が所定の閾値を超えたか否を検出部で検出して検出信号を出力し、
    　前記検出信号が検出された時点を示すために用いられるタイムスタンプ信号をタイムスタンプ信号生成部で生成し、
    　所定条件が成立した場合に、前記タイムスタンプ信号生成部に設けられた変更部で前記タイムスタンプ信号の時間分解能を変更する
    　イベント検出方法。
PCT/JP2020/017047 2019-04-26 2020-04-20 イベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法 WO2020218236A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112020002106.8T DE112020002106T5 (de) 2019-04-26 2020-04-20 Ereignisdetektionsvorrichtung, ereignisdetektionsvorrichtung enthaltendes system und ereignisdetektionsverfahren
CN202080029890.2A CN113728616B (zh) 2019-04-26 2020-04-20 事件检测装置、包括事件检测装置的系统和事件检测方法
US17/439,200 US20220159201A1 (en) 2019-04-26 2020-04-20 Event detection device, system including event detection device, and event detection method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019085429 2019-04-26
JP2019-085429 2019-04-26

Publications (1)

Publication Number Publication Date
WO2020218236A1 true WO2020218236A1 (ja) 2020-10-29

Family

ID=72942733

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017047 WO2020218236A1 (ja) 2019-04-26 2020-04-20 イベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法

Country Status (5)

Country Link
US (1) US20220159201A1 (ja)
CN (1) CN113728616B (ja)
DE (1) DE112020002106T5 (ja)
TW (1) TWI831962B (ja)
WO (1) WO2020218236A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048554A (ja) * 2019-09-20 2021-03-25 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像制御方法、プログラム
US11812176B2 (en) 2020-09-01 2023-11-07 Pixart Imaging Inc. Pixel circuit selecting to output time difference data or image data
US11290671B2 (en) 2020-09-01 2022-03-29 Pixart Imaging Inc. Pixel circuit outputting pulse width signals and performing analog operation
US11706542B2 (en) * 2020-09-01 2023-07-18 Pixart Imaging Inc. Pixel circuit outputting time difference data and image data, and operating method of pixel array
CN113923319B (zh) * 2021-12-14 2022-03-08 成都时识科技有限公司 降噪装置、方法、芯片、事件成像装置及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017521746A (ja) * 2014-04-30 2017-08-03 サントル ナスィオナル ド ラ ルシェルシュ スィアンティフィク（セ．エン．エル．エス．） 非同期光センサーによって観測されたシーン内の形状を追跡する方法
WO2018122798A1 (en) * 2016-12-30 2018-07-05 Insightness Ag Dynamic vision sensor architecture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119599A1 (ja) * 2008-03-27 2009-10-01 日本電気株式会社 クロック同期システム、ノード、クロック同期方法及びプログラム
WO2012137109A2 (en) * 2011-04-05 2012-10-11 Koninklijke Philips Electronics N.V. Detector array with time-to-digital conversion having improved temporal accuracy
US9190906B2 (en) * 2012-05-16 2015-11-17 Intel Deutschland Gmbh Digital event generator, comparator, switched mode energy converter and method
US9390693B2 (en) * 2014-09-25 2016-07-12 Robert James Kasha Musical instrument with opposing adjustable pitch drums
US9986179B2 (en) 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
US20180146149A1 (en) * 2016-11-21 2018-05-24 Samsung Electronics Co., Ltd. Event-based sensor, user device including the same, and operation method of the same
CN108574793B (zh) * 2017-03-08 2022-05-10 三星电子株式会社 被配置为重新生成时间戳的图像处理设备及包括其在内的电子设备
US10516841B2 (en) * 2017-03-08 2019-12-24 Samsung Electronics Co., Ltd. Pixel, pixel driving circuit, and vision sensor including the same
JP2019176335A (ja) * 2018-03-28 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020053827A (ja) * 2018-09-27 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
KR20220039022A (ko) * 2020-09-21 2022-03-29 삼성전자주식회사 비전 센서를 포함하는 이미지 처리 장치 및 그 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017521746A (ja) * 2014-04-30 2017-08-03 サントル ナスィオナル ド ラ ルシェルシュ スィアンティフィク（セ．エン．エル．エス．） 非同期光センサーによって観測されたシーン内の形状を追跡する方法
WO2018122798A1 (en) * 2016-12-30 2018-07-05 Insightness Ag Dynamic vision sensor architecture

Also Published As

Publication number Publication date
TWI831962B (zh) 2024-02-11
CN113728616B (zh) 2024-04-12
DE112020002106T5 (de) 2022-02-17
TW202101962A (zh) 2021-01-01
US20220159201A1 (en) 2022-05-19
CN113728616A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
JP7284714B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020218236A1 (ja) イベント検出装置、イベント検出装置を備えるシステムおよびイベント検出方法
CN112640428B (zh) 固态成像装置、信号处理芯片和电子设备
WO2020090460A1 (ja) センサ及び制御方法
US11523079B2 (en) Solid-state imaging element and imaging device
JP7307725B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11910108B2 (en) Solid-state imaging apparatus and imaging apparatus
WO2020110484A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020129657A1 (ja) センサ及び制御方法
WO2020105313A1 (ja) 固体撮像素子、および、撮像装置
JP2021040294A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR102673021B1 (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
WO2024042946A1 (ja) 光検出素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20796031

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20796031

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP