JP2021048554A - 撮像装置、撮像制御方法、プログラム - Google Patents

撮像装置、撮像制御方法、プログラム Download PDF

Info

Publication number
JP2021048554A
JP2021048554A JP2019171452A JP2019171452A JP2021048554A JP 2021048554 A JP2021048554 A JP 2021048554A JP 2019171452 A JP2019171452 A JP 2019171452A JP 2019171452 A JP2019171452 A JP 2019171452A JP 2021048554 A JP2021048554 A JP 2021048554A
Authority
JP
Japan
Prior art keywords
event
detection
pixel group
period
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019171452A
Other languages
English (en)
Inventor
篤親 丹羽
Atsumi Niwa
篤親 丹羽
祐輔 大池
Yusuke Oike
祐輔 大池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019171452A priority Critical patent/JP2021048554A/ja
Priority to PCT/JP2020/027361 priority patent/WO2021053946A1/ja
Priority to US17/753,713 priority patent/US11895411B2/en
Publication of JP2021048554A publication Critical patent/JP2021048554A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】イベントの検出ができない不感帯を無くすことができる撮像装置、撮像制御方法及びプログラムを提供する。【解決手段】撮像装置１は、固体撮像素子２０と制御部４０を有する。固体撮像素子２０は複数の画素で構成する。それぞれの画素は受光部２２１と、受光部２２１が生成する電気信号の変化量と所定の閾値とを比較してイベント信号を検出を実行する検出回路３００を有する。制御部４０は検出回路に対してイベント信号検出を実行させるイベント検出期間を、画素毎に異なるタイミングとなるように制御する。【選択図】図７

Description

本技術は撮像装置、撮像制御方法、プログラムに関し、特に入射光の光量の変化を検出する技術に関する。
画素ごとに、その画素の光量が閾値を超えた旨をイベント信号としてリアルタイムに検出する検出回路を設けた非同期型の固体撮像素子が提案されている。このような画素ごとにイベント信号を検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
ＷＯ２０１８／１２２７９８号公報
上述の非同期型の固体撮像素子では、イベント信号を検出するイベント検出期間、記録されたイベント信号を読み出すイベント読み出し期間、イベント信号の検出のための閾値をリセットするリセット期間などを一周期とする検出周期が繰り返し実行されている。
このとき、イベント検出期間の終了直後にイベント信号が発生した場合などに、次のイベント検出期間となるまで、その発生したイベント信号が検出されないため、イベント信号の検出が遅延したり、検出のできない不感帯が生じてしまうことがある。
本技術はこのような状況に鑑みて創作されたものであり、イベント信号を検出する固体撮像素子を有する撮像装置において、イベント信号の検出を行うことができない不感帯の期間を短くすることを目的とする。
本技術に係る撮像装置は、入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子と、前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御する制御部と、を備える。
イベント信号検出とは、例えば受光部が生成する電気信号の変化量が、所定の閾値を上回った、又は下回ったことを示すイベント信号を検出することをいう。
これにより、固体撮像素子の各画素群について、異なるタイミングでイベント信号検出が行われることで、或る画素群でイベント信号検出が行われていない場合であっても、他の画素群でイベント信号検出が行われることがある。
ここで画素群とは、制御部が動作制御を共通のタイミングで実行する複数の画素をいう。画素群の画素は必ずしも互いに隣接しているとは限らない。
上記した本技術に係る撮像装置において、前記検出回路は、前記イベント信号検出として、前記受光部が生成する前記電気信号の変化量と第１の閾値を比較して検出結果を得るオンイベント信号検出と、前記受光部が生成する前記電気信号の変化量と第２の閾値を比較して検出結果を得るオフイベント信号検出と、を実行し、前記制御部は、各画素の前記検出回路に対して、前記オンイベント信号検出を実行させるオンイベント検出期間と、前記オフイベント信号検出を実行させるオフイベント検出期間と、リセット期間と、イベント読み出し期間を含む検出周期で動作制御を行うことが考えられる。
オンイベント信号検出とは、例えば受光部が生成する電気信号の変化量が、プラス側の閾値を上回ったことを示すオンイベント信号を検出することをいう。また、オフイベント信号検出とは、例えば受光部が生成する電気信号の変化量が、マイナス側の閾値を下回ったことを示すオフイベント信号を検出することをいう。
オンイベント検出期間やオフイベント検出期間といったイベント検出期間を画素群毎に異なるタイミングとなるように制御することで、或る画素群がイベント信号検出を行っていないリセット期間、イベント読み出し期間の各期間においても、他の画素群によりイベント信号検出が実行される。
上記した本技術に係る撮像装置において、前記制御部は、画素群毎に前記オンイベント検出期間が異なるタイミングとなるように制御することが考えられる。
オンイベント検出期間を画素群毎に異なるタイミングとなるように制御することで、或る画素群がオンイベント信号検出を行っていないオフイベント検出期間、リセット期間、イベント読み出し期間の各期間においても、他の画素群によりオンイベント信号検出が実行される。
上記した本技術に係る撮像装置において、前記制御部は、画素群毎に前記オフイベント検出期間が異なるタイミングとなるように制御することが考えられる。
オフイベント検出期間を画素群毎に異なるタイミングとなるように制御することで、或る画素群がオフイベント信号検出を行っていないオンイベント検出期間、リセット期間、イベント読み出し期間の各期間においても、他の画素群によりオフイベント信号検出が実行される。
上記した本技術に係る撮像装置において、前記制御部は、第１の画素群の画素における前記検出回路が前記オンイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記オフイベント検出期間となるように制御することが考えられる。
これにより、固体撮像素子において或る期間にオンイベント信号検出とオフイベント信号検出が並行して行われる。
上記した本技術に係る撮像装置において、前記制御部は、第１の画素群の画素における前記検出回路が前記オンイベント検出期間又は前記オフイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記イベント読み出し期間となるように制御することが考えられる。
第２の画素群がイベント信号検出を行わないイベント読み出し期間であっても、第１の画素群では何れかのイベント信号検出が行われるため、固体撮像素子全体としては、少なくとも何れかのイベント信号検出が行われる。
上記した本技術に係る撮像装置において、前記制御部は、第１の画素群の画素における前記検出回路が前記オンイベント検出期間又は前記オフイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記リセット期間となるように制御することが考えられる。
第２の画素群がイベント信号検出を行わないリセット期間であっても、第１の画素群では何れかのイベント信号検出が行われるため、固体撮像素子全体としては、少なくとも何れかのイベント信号検出が行われる。
上記した本技術に係る撮像装置において、前記制御部は、第１の画素群の画素の前記検出回路における前記オンイベント検出期間の一部が、第２の画素群の画素の前記検出回路における前記オンイベント検出期間の一部と重なるように制御することが考えられる。
第１の画素群と第２の画素群のそれぞれについてオンイベント検出期間の開始タイミングをずらすことで、互いのオンイベント検出期間の一部が重なる状態となる。
上記した本技術に係る撮像装置において、前記制御部は、第１の画素群の画素の前記検出回路における前記オフイベント検出期間の一部が、第２の画素群の画素の前記検出回路における前記オフイベント検出期間の一部と重なるように制御することが考えられる。
第１の画素群と第２の画素群のそれぞれについてオフイベント検出期間の開始タイミングをずらすことで、互いのオフイベント検出期間の一部が重なる状態となる。
上記した本技術に係る撮像装置において、第１の画素群の画素と第２の画素群の画素とが互いに隣接することが考えられる。そのため、固体撮像素子の画素配置領域において、位置によってイベント信号検出に偏りが生じることが防止できる。
上記した本技術に係る撮像装置において、前記固体撮像素子は、前記受光部が設けられた受光チップと、前記検出回路が設けられた検出チップと、を有する積層構造であることが考えられる。これにより、受光チップと検出チップにおける回路の配置効率が向上する。
本技術に係る撮像制御方法は、入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子に対して、前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御することを、撮像装置が実行するものである。これにより、固体撮像素子の各画素群について、異なるタイミングでイベント信号検出が行われるようになる。
本技術に係るプログラムは、上記の撮像制御方法に相当する各処理を撮像装置に実行させるプログラムである。これにより、情報処理装置、マイクロコンピュータ等により上述の制御部を容易に実現することができる。また当該制御部を備える撮像装置により、上述の動作を実現することができる。
本技術の実施の形態における撮像装置のブロック図である。 実施の形態の固体撮像素子の積層構造を示す図である。 実施の形態の受光チップの平面図である。 実施の形態の画素アレイ部の平面図である。 実施の形態の検出チップの平面図である。 実施の形態の検出部の平面図である。 実施の形態の検出回路の構成を示すブロック図である。 実施の形態の検出回路の構成を示す回路図である。 実施の形態の検出周期を構成する各期間を示す図である。 実施の形態の各画素の配置の一例を示す図である。 比較例における各期間の動作制御のタイミングチャートである。 第１の実施の形態の画素を複数の画素群に区分した状態を示す図である。 第１の実施の形態の各画素に対する動作制御の概要を示す図である。 第１の実施の形態の各期間の動作制御のタイミングチャートである。 第１の実施の形態の各画素群のそれぞれの検出周期を示す図である。 第１の実施の形態の画素を複数の画素群に区分した状態を示す図である。 第１の実施の形態の画素を複数の画素群に区分した状態を示す図である。 第２の実施の形態の各画素群のそれぞれの検出周期を示す図である。 第２の実施の形態の各期間の動作制御のタイミングチャートである。 第３の実施の形態の各画素に対する動作制御の概要を示す図である。 第３の実施の形態の各画素群のそれぞれの検出周期を示す図である。 第３の実施の形態の各期間の動作制御のタイミングチャートである。 第３の実施の形態の各期間の動作制御タイミングの変型例である。 第４の実施の形態の検出回路の構成を示す回路図である。 第４の実施の形態の各画素群のそれぞれの検出周期を示す図である。
以下、実施の形態を次の順序で説明する。
＜１．撮像装置の構成例＞
＜２．固体撮像素子の積層構造＞
＜３．イベント検出回路の構成例＞
＜４．画素の配置＞
＜５．比較例＞
＜６．第１の実施の形態＞
＜７．第２の実施の形態＞
＜８．第３の実施の形態＞
＜９．第４の実施の形態＞
＜１０．まとめ＞
なお、一度説明した内容、構造は、その説明以降は同一符号を付し、説明を省略するものとする。
＜１．撮像装置の構成例＞
図１は、実施の形態の撮像装置１の一構成例を示すブロック図である。撮像装置１はＤＶＳの機能を有している。
撮像装置１は、撮像レンズ１０、固体撮像素子２０、記録部３０、制御部４０を有する。撮像装置１としては、例えば、産業用ロボットに搭載されるカメラや、車載カメラ、監視カメラなどが想定される。
撮像レンズ１０は、入射光を集光して固体撮像素子２０に導く。固体撮像素子２０は、入射光を光電変換して受光量に応じた電圧信号を得ると共に、電圧信号の変化量に基づいて受光量の変化をイベント信号として検出するイベント信号検出を行う。検出されたイベント信号は記録部３０に出力される。
記録部３０は、固体撮像素子２０からのイベント信号を記録する。
制御部４０は、例えばＣＰＵ（Central Processing Unit）やＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えたマイクロコンピュータを有して構成され、ＣＰＵがプログラムに従った処理を実行することで撮像装置１の動作を制御する。特に、制御部４０は、固体撮像素子２０を制御して上記したイベント信号の検出動作を実行させたり、記録部３０を制御してイベント信号を記録させたり、記録部３０からイベント信号を読み出す処理を実行する。
＜２．固体撮像素子の積層構造＞
図２は、実施の形態の固体撮像素子２０の積層構造の一例を示す図である。この固体撮像素子２０は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。このような積層構造における受光チップ２０１と検出チップ２０２は、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
図３は、受光チップ２０１の平面図の一例である。受光チップ２０１には、画素アレイ部２２０と、ビア配置部２１１，２１２，２１３が設けられている。ビア配置部２１１，２１２，２１３には、検出チップ２０２と接続されるビアが配置される。
図４は、画素アレイ部２２０の平面図の一例である。画素アレイ部２２０には、二次元格子状に複数の受光部２２１が配列される。受光部２２１は、例えばフォトダイオードである。受光部２２１は、入射光を光電変換して光電流を生成するものである。受光部２２１のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられる。
図５は、検出チップ２０２の平面図の一例である。検出チップ２０２には、ビア配置部２３１，２３２，２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、検出部２６０とが設けられている。ビア配置部２３１，２３２，２３３には、受光チップ２０１と接続されるビアが配置されている。
行駆動回路２５１は、画素アレイ部２２０の行アドレスを選択して、その行アドレスに対応する光電流を検出部２６０に出力させる。列駆動回路２５２は、画素アレイ部２２０の列アドレスを選択して、その列アドレスに対応する光電流を検出部２６０に出力させる。
検出部２６０は、入力された光電流を対数変換した電圧信号を量子化することでイベント信号を検出し、検出したイベント信号を信号処理回路２４０に出力する。イベント信号は、光電流を対数変換した電圧信号の変化量が、所定の閾値を上回った、又は下回ったことにより検出される。イベント信号は、後述する量子化器３３０によって量子化（二値化）された信号である。
信号処理回路２４０は、検出部２６０から出力されたイベント信号に対して所定の信号処理を施し、記録部３０に出力する。
図６は、検出部２６０の平面図の一例である。検出部２６０には、二次元格子状に複数のイベント検出回路３００が配列される。各イベント検出回路３００には画素アドレスが割り当てられ、同一アドレスの受光部２２１と接続されている。
イベント検出回路３００は、対応する受光部２２１からの光電流に応じた電圧信号を量子化してイベント信号として出力するものである。
＜３．イベント検出回路の構成例＞
図７は、実施の形態のイベント検出回路３００の構成の一例を示すブロック図である。イベント検出回路３００は、対数変換回路３１０、バッファ３２０、量子化器３３０を有している。
対数変換回路３１０は、対応する受光部２２１からの光電流を対数変換された電圧信号に変換するものである。対数変換回路３１０は、変換した電圧信号をバッファ３２０に供給する。
バッファ３２０は、対数変換回路３１０からの電圧信号を補正するものである。このバッファ３２０は、補正後の電圧信号を量子化器３３０に出力する。
量子化器３３０は、入力された電圧信号の変化量を所定の閾値と比較し、当該閾値を上回った、又は下回ったことを示すイベント信号を検出するイベント信号検出を行う。量子化器３３０は、低下後の電圧信号をデジタル信号に量子化して検出信号として記録部３０に出力する。
制御部４０は、量子化器３３０に対して動作制御を行ったり、記憶部３０に対して記録された検出信号の読み出しを行う。
図８は、イベント検出回路３００の構成の一例を示す回路図である。対数変換回路３１０は、Ｎ型トランジスタ３１１，３１３とＰ型トランジスタ３１２とを備える。これらのトランジスタとして、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
Ｎ型トランジスタ３１１のソースは受光部２２１のカソードに接続され、ドレインは電源ラインに接続される。Ｐ型トランジスタ３１２とＮ型トランジスタ３１３は、電源ラインとグランドとの間において、直列に接続される。また、Ｐ型トランジスタ３１２およびＮ型トランジスタ３１３の接続点は、Ｎ型トランジスタ３１１のゲートとバッファ３２０の入力端子とに接続される。また、Ｐ型トランジスタ３１２のゲートには、所定のバイアス電圧Ｖｂｉａｓ１が印加される。
Ｎ型トランジスタ３１１および３１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部２２１からの光電流は対数変換された電圧信号に変換される。また、Ｐ型トランジスタ３１２は、一定の電流をＮ型トランジスタ３１３に供給する。
上記した対数変換回路３１０により、受光部２２１が受け取る光強度が、対数変換された電圧信号に変換される。
なお、受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。また、受光チップ２０１には受光部２２１及びイベント検出回路３００のＮ型トランジスタ３１１，３１３が配置され、検出チップ２０２にはＮ型トランジスタ３１１，３１３以外のイベント検出回路３００が配置されている。
量子化器３３０は、コンデンサ３３１と、スイッチング素子３３２，３３３，３３４，３３５と、コンパレータ３３６とを備える。各スイッチング素子は、制御部４０の動作制御信号に応じて導通される。スイッチング素子３３２，３３３，３３４，３３５には、例えばＭＯＳトランジスタが用いられる。
コンデンサ３３１の一端は、バッファ３２０の出力端子に接続され、他端は、コンパレータ３３６の反転入力端子に接続されている。従ってバッファ３２０からの電圧信号についての変化量としての電圧がコンパレータ３３６に入力される電圧信号となる。つまり光電変換による検知される輝度の変化量に相当する電圧信号が、コンパレータ３３６の反転入力端子に入力される。
コンパレータ３３６の非反転入力端子には、比較基準電圧（Ｖｒｅｆ＋、又はＶｒｅｆ、又はＶｒｅｆ−）が入力される。
スイッチング素子３３２は、コンパレータ３３６の出力端子と反転入力端子の間を制御部４０からの動作制御信号に応じてオン／オフする。スイッチング素子３３２とスイッチング素子３３４を導通することでリセット動作が行われる。
スイッチング素子３３３，３３４，３３５は、コンパレータ３３６の非反転入力端子に接続されている３つの各経路を制御部４０からの動作制御信号Ｓｏｎ，Ｓｒｓ，Ｓｏｆｆに応じて導通する。制御部４０による動作制御信号（ＯＮ制御信号Ｓｏｎ，リセット制御信号Ｓｒｓ，ＯＦＦ制御信号Ｓｏｆｆ）により、各動作制御信号に対応するスイッチング素子３３３，３３４，３３５の何れかが導通され、これにより、動作制御信号に応じた比較基準電圧（Ｖｒｅｆ＋、又はＶｒｅｆ、又はＶｒｅｆ−）が、コンパレータ３３６の非反転入力端子に選択的に入力される。
コンパレータ３３６では、反転入力端子に入力された電圧信号と、非反転入力端子に入力された比較基準電圧とを比較して、検出結果に応じてイベント信号を出力するイベント信号検出が行われる。イベント信号はコンパレータ３３６から出力され、記録部３０に記録される。
制御部４０は、ＯＮ制御信号Ｓｏｎ，リセット制御信号Ｓｒｓ，ＯＦＦ制御信号Ｓｏｆｆにより、イベント検出回路３００の動作制御を時分割で行う。
制御部４０は、ＯＮ制御信号Ｓｏｎによりスイッチング素子３３３を導通させる。これにより、コンパレータ３３６の非反転入力端子にプラス側の比較基準電圧Ｖｒｅｆ＋が入力される。コンパレータ３３６では、入力された電圧信号の変化量と比較基準電圧Ｖｒｅｆ＋とを比較し、当該電圧信号が比較基準電圧Ｖｒｅｆ＋を上回ることでオンイベント信号を出力するオンイベント信号検出が行われる。コンパレータ３３６から出力されたオンイベント信号は記録部３０に記録される。
以下、オンイベント信号検出が行われる期間をオンイベント検出期間ＤＥＴ１として説明する。
また制御部４０は、記録されたオンイベント信号を記憶部３０から読み出す処理を実行する。以下、オンイベント信号の読み出しが行われる期間をオンイベント読み出し期間Ｒｏｎとして説明する。
制御部４０は、ＯＦＦ制御信号Ｓｏｆｆによりスイッチング素子３３５を導通させる。これにより、コンパレータ３３６の非反転入力端子にマイナス側の比較基準電圧Ｖｒｅｆ−が入力される。コンパレータ３３６では、入力された電圧信号の変化量と比較基準電圧Ｖｒｅｆ−とを比較し、当該電圧信号が比較基準電圧Ｖｒｅｆ−を下回ることでオフイベント信号を出力するオフイベント信号検出が行われる。コンパレータ３３６から出力されたオフイベント信号は記録部３０に記録される。
以下、オフイベント信号検出が行われる期間をオフイベント検出期間ＤＥＴ２として説明する。
また制御部４０は、記録されたオフイベント信号を記憶部３０から読み出す処理を実行する。以下、オフイベント信号の読み出しが行われる期間をオフイベント読み出し期間Ｒｏｆｆとして説明する。
制御部４０は、リセット制御信号Ｓｒｓによりスイッチング素子３３２，３３４を導通させる。これにより、イベント検出回路３００においてＯＮ制御信号ＳｏｎやＯＦＦ制御信号Ｓｏｆｆにより変動した比較基準電圧がリセットされる。
以下、比較基準電圧のリセットが行われる期間をリセット期間ＲＳＴとして説明する。
図９は、検出周期の一周期を構成する各期間を示す図である。なお、以下の説明においては、説明の便宜上、リセット期間ＲＳＴ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆの各期間は、すべて同じ期間長で示しているが、これは一例である。例えばリセット期間ＲＳＴの期間長は他の期間より短くてもよいし、オンイベント検出期間ＤＥＴ１とオンイベント読み出し期間Ｒｏｎが異なる期間長でもよい。
例えば図９Ａに示すように、検出周期の一周期が、リセット期間ＲＳＴ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆの順となるように、制御部４０はそれぞれの期間に応じた動作制御を実行する。
なお、検出周期における各期間の順番は上記に限られることはなく、様々な順番で設定することができる。例えば図９Ｂに示すように、検出周期の一周期が、リセット期間ＲＳＴ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆ、の順となるように、制御部４０は動作制御を実行することができる。
また、例えば図９Ｃに示すように、検出周期が、リセット期間ＲＳＴ、オンイベント検出期間ＤＥＴ１、オフイベント検出期間ＤＥＴ２、オンイベント読み出し期間Ｒｏｎ、オフイベント読み出し期間Ｒｏｆｆ、の順となるように、制御部４０は動作制御を実行することもできる。
＜４．画素の配置＞
図１０は、各画素Ｐｘの配置の一例を示す図である。固体撮像素子２０には複数の画素Ｐｘが設けられている。
ここで本開示では、画素Ｐｘとは、１つの受光部２２１（光電変換素子）と、それに対応するイベント検出回路３００の組を指すものとする。
固体撮像素子２０には、複数の画素Ｐｘが二次元格子状に配置されている。
説明の便宜上、図１０では４画素単位で画素Ｐｘ１，Ｐｘ２，Ｐｘ３，Ｐｘ４に分けて示している。なお、画素Ｐｘ１，Ｐｘ２，Ｐｘ３，Ｐｘ４は、それぞれ物理的構造や特性が異なるものではなく、同じ構造で形成される画素である。
画素アレイ部２２０には、画素Ｐｘ１，Ｐｘ３が列方向に交互に配置されている第１の列Ｃ１と、画素Ｐｘ２，Ｐｘ４が列方向に交互に配置されている第２の列Ｃ２が設けられており、第１の列Ｃ１と第２の列Ｃ２が行方向に交互に隣り合うように配置されている。
また画素アレイ部２２０には、画素Ｐｘ１，Ｐｘ２が行方向に交互に配置されている第１の行Ｌ１と、画素Ｐｘ３，Ｐｘ４が行方向に交互に配置されている第２の行Ｌ２が設けられており、第１の行Ｌ１と第２の行Ｌ２が交互に隣り合うように配置されている。
このとき、画素Ｐｘ１と画素Ｐｘ２、画素Ｐｘ１と画素Ｐｘ３、画素Ｐｘ２と画素Ｐｘ４、画素Ｐｘ３と画素Ｐｘ４は、それぞれ互いに隣り合うように配置されている。
本実施の形態では、上記の画素アレイ部２２０配置されている各画素Ｐｘは、例えば後述の図１２のように、複数の画素群ＰｘＧに区分される。
例えば画素Ｐｘ１と画素Ｐｘ４として示した複数の画素を第１の画素群ＰｘＧ１、画素Ｐｘ２と画素Ｐｘ３として示した複数の画素を第２の画素群ＰｘＧ２とするなどである。
ここで画素群とは、制御部４０によるイベント検出回路３００の動作制御のタイミングが共通する複数の画素から構成されるものをいう。
例えば制御部４０は、画素群ＰｘＧ１に含まれる全ての画素Ｐｘ１と全ての画素Ｐｘ４については、共通のタイミングでイベント検出回路３００に対する動作制御を実行し、また画素群ＰｘＧ２に含まれる全ての画素Ｐｘ２と全ての画素Ｐｘ３について共通のタイミングで各画素Ｐｘのイベント検出回路３００に対する動作制御を実行する。
そして詳しくは後述するが、実施の形態における制御部４０は、画素群ＰｘＧ１のイベント検出回路３００の動作タイミングが、画素群ＰｘＧ２のイベント検出回路３００の動作タイミングと異なるタイミングとなるよう動作制御を実行する。
＜５．比較例＞
ここで実施の形態の動作に先立って、画素アレイ部２２０に設けられた全ての画素Ｐｘ（画素Ｐｘ１から画素Ｐｘ４）を共通のタイミングで制御した場合を比較例として、図１１を参照して説明する。図１１は、制御部４０による各動作制御のタイミングチャートである。
時点Ｔａ１から時点Ｔａ２までの間、制御部４０はリセット制御信号ＳｒｓをＨレベルとし、イベント検出回路３００の検出動作をリセットさせる。
その後、時点Ｔａ２において制御部４０はリセット制御信号ＳｒｓをＬレベルとしリセット期間ＲＳＴを終了させる。
時点Ｔａ２から時点Ｔａ３までの間、制御部４０はＯＮ制御信号ＳｏｎをＨレベルとする。これにより全ての画素Ｐｘについてコンパレータ３３６の非反転入力端子にプラス側の比較基準電圧Ｖｒｅｆ＋が入力される。従って、反転入力端子に入力された電圧信号の変化量が比較基準電圧Ｖｒｅｆ＋を上回ることでオンイベント信号を出力するオンイベント信号検出が行われる。コンパレータ３３６から出力されたオンイベント信号は記録部３０に記録される。
その後、時点Ｔａ３から時点Ｔａ４までの間、制御部４０は、オンイベント読み出し期間Ｒｏｎとして示すように、記録部３０に記録されたオンイベント信号の読み出しを実行する。時点Ｔａ４において制御部４０は、ＯＮ制御信号ＳｏｎをＬレベルとする。
続いて時点Ｔａ４から時点Ｔａ５までの間、制御部４０はＯＦＦ制御信号ＳｏｆｆをＨレベルとする。これにより全ての画素Ｐｘについてコンパレータ３３６の非反転入力端子にマイナス側の比較基準電圧Ｖｒｅｆ−が入力される。従って、反転入力端子に入力された電圧信号の変化量が比較基準電圧Ｖｒｅｆ−を下回ることでオフイベント信号を出力するオフイベント信号検出が行われる。コンパレータ３３６から出力されたオフイベント信号は記録部３０に記録される。
その後、時点Ｔａ５から時点Ｔａ６までの間、制御部４０は、オフイベント読み出し期間Ｒｏｆｆとして示すように、記録部３０に記録されたオフイベント信号の読み出しを実行する。時点Ｔａ６において制御部４０は、ＯＦＦ制御信号ＳｏｆｆをＬレベルとする。
以上の時点Ｔａ１から時点Ｔａ６までを検出期間の一周期（検出周期）として、時点Ｔａ６以降、同様の動作が行われる。
比較例では、固体撮像素子２０に設けられている全ての画素Ｐｘに対して、共通のタイミングで動作制御が行われる。そのため、例えば或る検出周期においてオンイベント検出期間ＤＥＴ１が経過すると、次の検出周期におけるオンイベント検出期間ＤＥＴ１まで、オンイベント信号検出が行われない。すると、オンイベント検出期間ＤＥＴ１が終了してから次のオンイベント検出期間ＤＥＴ１になるまでの間、オンイベント信号検出が行われない不感帯ＤＺｏｎが生じることになる。
そのため、不感帯ＤＺｏｎの間で起きた電圧信号の変化についてオンイベント信号を検出することができないおそれや、実際のオンイベントが生じてから検出するまでの遅延時間が生じるおそれがあった。これは、オフイベント検出期間ＤＥＴ２が終了してから次のオフイベント検出期間ＤＥＴ２になるまでの間に生じるオフイベント信号検出が行われない期間である不感帯ＤＺｏｆｆについても同様のことがいえる。
このような不感帯は、イベント信号検出の時間精度や応答性に影響を与えるものである。そのため、イベント信号の時間軸方向における検出精度を向上させるために、不感帯の期間を短くすることが望まれている。
そこで、本実施の形態では画素Ｐｘを複数の画素群ＰｘＧに区分し、制御部４０が画素群ＰｘＧごとに異なるタイミングで動作制御を行うことで、不感帯の期間を短くすることとした。以下の実施の形態でその詳細について説明する。
＜６．第１の実施の形態＞
図１２から図１５を参照して、第１の実施の形態について説明する。第１の実施の形態は、画素アレイ部２２０に設けられた画素Ｐｘが複数の画素群ＰｘＧに区分され、画素群ＰｘＧごとに異なるタイミングで制御部４０による動作制御が行われるものである。
図１２は、画素アレイ部２２０に配置された画素Ｐｘを複数の画素群ＰｘＧに区分した状態を示す図である。ここでは、画素アレイ部２２０に配置された画素Ｐｘ１から画素Ｐｘ４として示した各画素Ｐｘが、斜線を付した画素Ｐｘ１と画素Ｐｘ４からなる第１の画素群ＰｘＧ１と、斜線を付していない画素Ｐｘ２と画素Ｐｘ３からなる第２の画素群ＰｘＧ２とに区分されている。
第１の画素群ＰｘＧ１の画素Ｐｘ１と第２の画素群ＰｘＧ２の画素Ｐｘ２とは行方向において互いに隣り合うように配置されており、第１の画素群ＰｘＧ１の画素Ｐｘ１と第２の画素群ＰｘＧ２の画素Ｐｘ３とは列方向において互いに隣り合うように配置されている。また第２の画素群ＰｘＧ２の画素Ｐｘ３と第１の画素群ＰｘＧ１の画素Ｐｘ４とは行方向において互いに隣り合うように配置されており、第２の画素群ＰｘＧ２の画素Ｐｘ２と第１の画素群ＰｘＧ１の画素Ｐｘ４とは列方向において互いに隣り合うように配置されている。
図１３に示すように、制御部４０は、第１の画素群ＰｘＧ１に含まれる全ての画素Ｐｘ１と全ての画素Ｐｘ４について、イベント検出回路３００に対して動作制御信号（ＯＮ制御信号Ｓｏｎ１，リセット制御信号Ｓｒｓ１，ＯＦＦ制御信号Ｓｏｆｆ１）に基づく動作制御を実行する。
また制御部４０は、第２の画素群ＰｘＧ２に含まれる全ての画素Ｐｘ２と全ての画素Ｐｘ３について、動作制御信号（ＯＮ制御信号Ｓｏｎ２，リセット制御信号Ｓｒｓ２，ＯＦＦ制御信号Ｓｏｆｆ２）に基づくイベント検出回路３００に対して動作制御を実行する。
これにより、制御部４０は、第１の画素群ＰｘＧ１と第２の画素群ＰｘＧ２を異なるタイミングで動作制御することが可能となる。
図１４は、制御部４０による各画素群ＰｘＧに対する動作制御のタイミングチャートである。まず、制御部４０による第１の画素群ＰｘＧ１に対する動作制御について説明する。
時点Ｔｂ１から時点Ｔｂ２までの間、制御部４０はリセット制御信号Ｓｒｓ１をＨレベルとし、第１の画素群ＰｘＧ１の画素Ｐｘ１，Ｐｘ４についてのイベント検出回路３００の検出動作をリセットさせる。時点Ｔａ２において制御部４０はリセット制御信号Ｓｒｓ１をＬレベルとしリセット期間ＲＳＴを終了させる。
時点Ｔｂ２から時点Ｔｂ３までの間、制御部４０はＯＮ制御信号Ｓｏｎ１をＨレベルとする。これにより、第１の画素群ＰｘＧ１の画素Ｐｘ１，Ｐｘ４におけるコンパレータ３３６の非反転入力端子にプラス側の比較基準電圧Ｖｒｅｆ＋が入力される。従って、反転入力端子に入力された電圧信号の変化量が比較基準電圧Ｖｒｅｆ＋を上回ることでオンイベント信号を出力するオンイベント信号検出が行われる。コンパレータ３３６から出力されたオンイベント信号は記録部３０に記録される。
その後、時点Ｔｂ３から時点Ｔｂ４までの間、制御部４０は、オンイベント読み出し期間Ｒｏｎとして示すように、記録部３０に記録された第１の画素群ＰｘＧ１の画素Ｐｘ１，Ｐｘ４についてのオンイベント信号の読み出しを実行する。時点Ｔｂ４において制御部４０は、ＯＮ制御信号ＳｏｎをＬレベルとする。
続いて時点Ｔｂ４から時点Ｔｂ５までの間、制御部４０はＯＦＦ制御信号Ｓｏｆｆ１をＨレベルとする。これにより、第１の画素群ＰｘＧの画素１Ｐｘ１，Ｐｘ４におけるコンパレータ３３６の非反転入力端子にマイナス側の比較基準電圧Ｖｒｅｆ−が入力される。従って、反転入力端子に入力された電圧信号の変化量が比較基準電圧Ｖｒｅｆ−を下回ることでオフイベント信号を出力するオフイベント信号検出が行われる。コンパレータ３３６から出力されたオフイベント信号は記録部３０に記録される。
その後、時点Ｔｂ５から時点Ｔｂ６までの間、制御部４０は、オフイベント読み出し期間Ｒｏｆｆとして示すように、記録部３０に記録された第１の画素群ＰｘＧ１の画素Ｐｘ１，Ｐｘ４についてのオフイベント信号の読み出しを実行する。時点Ｔｂ６において制御部４０は、ＯＦＦ制御信号Ｓｏｆｆ１をＬレベルとする。
以上の時点Ｔｂ１から時点Ｔｂ６までを検出期間の一周期（検出周期）として、時点Ｔｂ６以降、同様の動作が行われる。
これにより第１の画素群ＰｘＧ１における検出周期は、図１５に示すように、リセット期間ＲＳＴ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆの順となる。
次に、制御部４０による第２の画素群ＰｘＧ２に対する動作制御について説明する。
時点Ｔｂ１から時点Ｔｂ２までの間、制御部４０はリセット制御信号Ｓｒｓ２をＨレベルとし、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３におけるイベント検出回路３００の検出動作をリセットさせる。時点Ｔｂ２において制御部４０はリセット制御信号Ｓｒｓ２をＬレベルとしリセット期間ＲＳＴを終了させる。
続いて時点Ｔｂ２から時点Ｔｂ３までの間、制御部４０はＯＦＦ制御信号Ｓｏｆｆ２をＨレベルとし、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３においてオフイベント信号検出が行われる。検出されたオフイベント信号は記録部３０に記録される。
その後、点Ｔｂ３から時点Ｔｂ４までの間、制御部４０は、オフイベント読み出し期間Ｒｏｆｆとして示すように、記録部３０に記録された第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３についてのオフイベント信号の読み出しを実行する。時点Ｔｂ４において制御部４０は、ＯＦＦ制御信号Ｓｏｆｆ２をＬレベルとする。
時点Ｔｂ４から時点Ｔｂ５までの間、制御部４０はＯＮ制御信号Ｓｏｎ２をＨレベルとし、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３におけるオンイベント信号検出が行われる。検出されたオンイベント信号は記録部３０に記録される。
その後、点Ｔｂ５から時点Ｔｂ６までの間、制御部４０は、オンイベント読み出し期間Ｒｏｎとして示すように、記録部３０に記録された第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３についてのオンイベント信号の読み出しを実行する。時点Ｔｂ６において制御部４０は、ＯＮ制御信号Ｓｏｎ２をＬレベルとする。
以上の時点Ｔｂ１から時点Ｔｂ６までを検出期間の一周期（検出周期）として、時点Ｔｂ６以降、同様の動作が行われる。
これにより、第２の画素群ＰｘＧ２における検出周期は、図１５に示すように、リセット期間ＲＳＴ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、の順となる。
以上の第１の実施の形態によれば、制御部４０は、第１の画素群ＰｘＧ１の画素Ｐｘ１，Ｐｘ４についてオンイベント検出期間ＤＥＴ１であるときに、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３についてオフイベント検出期間ＤＥＴ２となるように動作制御を実行する。また、制御部４０は、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３についてオンイベント検出期間ＤＥＴ１であるときに、第１の画素群ＰｘＧ１の画素Ｐｘ１，Ｐｘ４についてオフイベント検出期間ＤＥＴ２となるように動作制御を実行する。
被写体の動きによる受光部２２１へ入射する光量の変化は、隣接する画素Ｐｘ（画素Ｐｘ１と画素Ｐｘ２，画素Ｐｘ３と画素Ｐｘ４）により、同様に検出できる可能性が極めて高い。そのため、或る画素Ｐｘがイベント検出を行わない不感帯ＤＺｏｎ，ＤＺｏｆｆであっても、他の隣り合う画素Ｐｘでイベント検出を行うことで、或る画素Ｐｘの不感帯ＤＺｏｎ，ＤＺｏｆｆを補うことが可能となる。
ここでは、第１の画素群ＰｘＧ１と第２の画素群ＰｘＧ２では、オンイベント検出期間ＤＥＴ１とオフイベント検出期間ＤＥＴ２が互いに異なるタイミングとなるように検出周期が設定されている。そのため、第１の実施の形態では、比較例のようにオンイベント信号検出やオフイベント信号検出を全ての画素Ｐｘにより行う場合よりも、オンイベント信号検出が行われない不感帯ＤＺｏｎやオフイベント信号検出が行われない不感帯ＤＺｏｆｆの期間を短くすることができる。
なお、第１の実施の形態では、図１２に示すように画素Ｐｘ１，Ｐｘ４を第１の画素群ＰｘＧ１とし、画素Ｐｘ２，Ｐｘ３を第２の第２の画素群ＰｘＧ２と設定する例について説明したが、各画素群ＰｘＧにおける画素Ｐｘの組み合わせには、他にも様々な例が考えられる。
例えば図１６に示すように、画素アレイ部２２０の各列ごとに第１の画素群ＰｘＧ１と第２の画素群ＰｘＧ２を設定することができる。この場合、画素Ｐｘ１，Ｐｘ３を第１の画素群ＰｘＧ１とし、画素群Ｐｘ２，Ｐｘ４を第２の画素群ＰｘＧ２と設定する。
また、図１７に示すように、画素アレイ部２２０の各行ごとに第１の画素群ＰｘＧ１と第２の画素群ＰｘＧ２を設定することもできる。この場合、画素Ｐｘ１，Ｐｘ２を第１の画素群ＰｘＧ１とし、画素群Ｐｘ３，Ｐｘ４を第２の画素群ＰｘＧ２と設定する。
＜７．第２の実施の形態＞
図１８及び図１９を参照して、第２の実施の形態について説明する。第２の実施の形態の例では、画素群ＰｘＧごとに異なる検出周期を設定したうえで、画素群ＰｘＧごとに検出周期の位相をずらした例について説明する。
第２の実施の形態では、第１の実施の形態と同様に、画素アレイ部２２０に配置された画素Ｐｘを、斜線を付した画素Ｐｘ１と画素Ｐｘ４からなる第１の画素群ＰｘＧ１と、斜線を付していない画素Ｐｘ２と画素Ｐｘ３からなる第２の画素群ＰｘＧ２とに区分されている（図１２参照）。
図１８は、各画素群ＰｘＧのそれぞれの検出周期を示す図である。第２の実施の形態では、第１の実施の形態と同様に、第１の画素群ＰｘＧ１と第２の画素群ＰｘＧ２にはそれぞれ異なる検出周期が設定されている。
例えば、第１の画素群ＰｘＧ１の検出周期は、リセット期間ＲＳＴ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆ、の順に設定されている。また、第２の画素群ＰｘＧ２の検出周期は、リセット期間ＲＳＴ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、の順に設定されている。
図１９は、制御部４０による各画素群ＰｘＧに対する動作制御のタイミングチャートである。図１９の各時点Ｔｃにおける制御部４０の第１の画素群ＰｘＧ１に対する動作制御については、第１の実施の形態と同様であるため、ここでは説明を省略する。
制御部４０による第２の画素群ＰｘＧ２に対する動作制御について説明する。第２の画素群ＰｘＧ２の検出周期は、第１の画素群ＰｘＧ１の検出周期よりも１期間だけ位相がずれているため、ここでは、第２の画素群ＰｘＧ２に対する動作制御の検出周期の始めとなる時点Ｔｃ２から説明する。
時点Ｔｃ２から時点Ｔｃ３までの間、制御部４０はリセット制御信号Ｓｒｓ２をＨレベルとし、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３におけるイベント検出回路３００の検出動作をリセットさせる。時点Ｔｂ２において制御部４０はリセット制御信号Ｓｒｓ２をＬレベルとしリセット期間ＲＳＴを終了させる。
続いて時点Ｔｃ３から時点Ｔｃ４までの間、制御部４０はＯＦＦ制御信号Ｓｏｆｆ２をＨレベルとし、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３においてオフイベント信号検出が行われる。検出されたオフイベント信号は記録部３０に記録される。
その後、時点Ｔｃ４から時点Ｔｃ５までの間、制御部４０は、オフイベント読み出し期間Ｒｏｆｆとして示すように、記録部３０に記録された第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３についてのオフイベント信号の読み出しを実行する。時点Ｔｂ４において制御部４０は、ＯＦＦ制御信号Ｓｏｆｆ２をＬレベルとする。
時点Ｔｃ５から時点Ｔｃ６までの間、制御部４０はＯＮ制御信号Ｓｏｎ２をＨレベルとし、第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３におけるオンイベント信号検出が行われる。検出されたオンイベント信号は記録部３０に記録される。
その後、時点Ｔｃ６から時点Ｔｃ７までの間、制御部４０は、オンイベント読み出し期間Ｒｏｎとして示すように、記録部３０に記録された第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３についてのオンイベント信号の読み出しを実行する。時点Ｔｂ６において制御部４０は、ＯＮ制御信号Ｓｏｎ２をＬレベルとする。
第２の画素群ＰｘＧ２の画素Ｐｘ２，Ｐｘ３においては、時点Ｔｃ２から時点Ｔｃ７までを検出期間の一周期（検出周期）として、時点Ｔｃ７以降、同様の動作が行われる。
以上の第２の実施の形態によれば、制御部４０が検出周期を制御するにあたり、第１の画素群ＰｘＧ１のオンイベント読み出し期間Ｒｏｎにおいて第２の画素群ＰｘＧ２ではオフイベント検出期間ＤＥＴ２となり、第１の画素群ＰｘＧ１のオフイベント読み出し期間Ｒｏｆｆにおいて第２の画素群ＰｘＧ２ではオンイベント検出期間ＤＥＴ１となる。また、制御部４０が検出周期を制御するにあたり、第２の画素群ＰｘＧ２がリセット期間ＲＳＴであるときに、第１の画素群ＰｘＧ１はオンイベント検出期間ＤＥＴ１となる（図１８参照）。
このように、第２の実施の形態では、一方の画素群ＰｘＧで各イベント信号検出が行われない不感帯ＤＺｏｎ，ＤＺｏｆｆとしての期間（イベント読み出し期間ＲＳＬ，リセット期間ＲＳＴ）を、他方の画素群ＰｘＧのイベント検出期間ＤＥＴで隠すように検出周期が設定されている。これにより、固体撮像素子２０におけるオンイベント信号検出の不感帯ＤＺｏｎ及びオフイベント信号検出の不感帯ＤＺｏｆｆの期間を短くすることができる。
なお、第２の実施の形態では、図１４に示すように画素Ｐｘ１，Ｐｘ４を第１の画素群ＰｘＧ１とし、画素Ｐｘ２，Ｐｘ３を第２の画素群ＰｘＧ２と設定する例について説明したが、各画素群ＰｘＧの画素Ｐｘは、第１の実施の形態で説明したように、例えば図１６や図１７に示すような様々な組み合わせが考えられる。
＜８．第３の実施の形態＞
図２０から図２２を参照して、第３の実施の形態について説明する。第３の実施の形態では、図１０に示すような画素アレイ部２２０に配置された画素Ｐｘが、全ての画素Ｐｘ１からなる第１の画素群ＰｘＧ１と、全ての画素Ｐｘ２からなる第２の画素群ＰｘＧ２と、全ての画素Ｐｘ３からなる第３の画素群ＰｘＧ３と、全ての画素Ｐｘ４からなる第４の画素群ＰｘＧ４と、に区分される。
図２０に示すように、制御部４０は、第１の画素群ＰｘＧ１に含まれる全ての画素Ｐｘ１について動作制御信号（ＯＮ制御信号Ｓｏｎ１，リセット制御信号Ｓｒｓ１，ＯＦＦ制御信号Ｓｏｆｆ１）に基づく動作制御を実行する。また制御部４０は、第２の画素群ＰｘＧ２に含まれる全ての画素Ｐｘ２について、動作制御信号（ＯＮ制御信号Ｓｏｎ２，リセット制御信号Ｓｒｓ２，ＯＦＦ制御信号Ｓｏｆｆ２）に基づく動作制御を実行する。
同様に、制御部４０は、第３の画素群ＰｘＧ３に含まれる全ての画素Ｐｘ３について、イベント検出回路３００に対して動作制御信号（ＯＮ制御信号Ｓｏｎ３，リセット制御信号Ｓｒｓ３，ＯＦＦ制御信号Ｓｏｆｆ３）に基づく動作制御を実行し、第４の画素群ＰｘＧ４に含まれる全ての画素Ｐｘ４について動作制御信号（ＯＮ制御信号Ｓｏｎ４，リセット制御信号Ｓｒｓ４，ＯＦＦ制御信号Ｓｏｆｆ４）に基づく動作制御を実行する。
これにより、制御部４０は、第１の画素群ＰｘＧ１、第２の画素群ＰｘＧ２、第３の画素群Ｐｘ３、第４の画素群Ｐｘ４を異なるタイミングで動作制御することが可能となる。
図２１は、第１の画素群ＰｘＧ１から第４の画素群ＰｘＧ４の各画素群ＰｘＧの検出周期を示す図である。例えば各画素群ＰｘＧの検出周期は、リセット期間ＲＳＴ、オンイベント検出期間ＤＥＴ１、オンイベント読み出し期間Ｒｏｎ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆ、の順とされている。
第３の実施の形態では、共通の検出周期とされる各画素群ＰｘＧのそれぞれが、制御部４０により互いに異なるタイミングに制御される。ここでは、第１の画素群ＰｘＧ１の検出周期よりも位相を１期間だけずらして第２の画素群ＰｘＧ２の検出周期が開始され、第２の画素群ＰｘＧ２よりも検出周期の位相を１期間だけずらして第３の画素群ＰｘＧ３の検出周期が開始され、第３の画素群ＰｘＧ３よりも検出周期の位相を１期間だけずらして第４の画素群ＰｘＧ４の検出周期が開始される。
図２２は、制御部４０による各画素群ＰｘＧに対する動作制御のタイミングチャートである。まず、制御部４０による第１の画素群ＰｘＧ１に対する動作制御について説明する。
時点Ｔｄ１から時点Ｔｄ２までの間、制御部４０はリセット制御信号Ｓｒｓ１をＨレベルとし、第１の画素群ＰｘＧ１の全ての画素Ｐｘ１におけるイベント検出回路３００の検出動作をリセットさせる。時点Ｔｄ２において制御部４０はリセット制御信号Ｓｒｓ１をＬレベルとしリセット期間ＲＳＴを終了させる。
時点Ｔｄ２から時点Ｔｂ３までの間、制御部４０はＯＮ制御信号Ｓｏｎ１をＨレベルとし、第１の画素群ＰｘＧ１の画素Ｐｘ１においてオンイベント信号検出が行われる。検出されたオンイベント信号は記録部３０に記録される。
その後、点Ｔｄ３から時点Ｔｄ４までの間、制御部４０は、オンイベント読み出し期間Ｒｏｎとして示すように、記録部３０に記録された第１の画素群ＰｘＧ１の画素Ｐｘ１についてのオンイベント信号の読み出しを実行する。時点Ｔｄ４において制御部４０は、ＯＮ制御信号Ｓｏｎ１をＬレベルとする。
続いて時点Ｔｄ４から時点Ｔｄ５までの間、御部４０はＯＦＦ制御信号Ｓｏｆｆ１をＨレベルとし、第１の画素群ＰｘＧ１の画素Ｐｘ１においてオフイベント信号検出が行われる。検出されたオフイベント信号は記録部３０に記録される。
その後、時点Ｔｄ５から時点Ｔｄ６までの間、制御部４０は、オフイベント読み出し期間Ｒｏｆｆとして示すように、記録部３０に記録された第１の画素群ＰｘＧ１の画素Ｐｘ１についてのオフイベント信号の読み出しを実行する。時点Ｔｄ６において制御部４０は、ＯＦＦ制御信号Ｓｏｆｆ１をＬレベルとする。
以上の時点Ｔｄ１から時点Ｔｄ６までを検出期間の一周期（検出周期）として、時点Ｔｄ６以降、同様の動作が行われる。
制御部４０による第２の画素群ＰｘＧ２の画素Ｐｘ２に対する動作制御においては、第１の画素群ＰｘＧ１と検出周期の位相が１期間だけずれるため、時点Ｔｄ２から第２の画素群ＰｘＧ２の検出周期が開始される。
このとき、制御部４０の動作制御信号（Ｓｏｎ２，Ｓｒｓ２，Ｓｏｆｆ２）に基づく動作制御により、時点Ｔｄ２から時点Ｔｄ３までの間にイベント検出回路３００の検出動作がリセットされ、時点Ｔｄ３から時点Ｔｄ４までの間にオンイベント信号検出が行なわれ、時点Ｔｄ４から時点Ｔｂ５までの間にオンイベント信号の読み出しが行われ、時点Ｔｄ５から時点Ｔｄ６までの間にオフイベント信号検出が行われ、時点Ｔｄ６から時点Ｔｄ７までの間にオフイベント信号の読み出しが行われる。
制御部４０による第３の画素群ＰｘＧ３の画素Ｐｘ３に対する動作制御においては、第２の画素群ＰｘＧ２と検出周期の位相が１期間だけずれるため、時点Ｔｄ３から第３の画素群ＰｘＧ３の検出周期が開始される。
このとき、制御部４０の動作制御信号（Ｓｏｎ３，Ｓｒｓ３，Ｓｏｆｆ３）に基づく動作制御により、時点Ｔｄ３から時点Ｔｄ４までの間にイベント検出回路３００の検出動作がリセットされ、時点Ｔｄ４から時点Ｔｄ５までの間にオンイベント信号検出が行われ、時点Ｔｄ５から時点Ｔｄ６までの間にオンイベント信号の読み出しが行われ、時点Ｔｄ６から時点Ｔｄ７までの間にオフイベント信号検出が行われ、時点Ｔｄ７から時点Ｔｄ８までの間にオフイベント信号の読み出しが行われる。
制御部４０による第４の画素群ＰｘＧ４の画素Ｐｘ４に対する動作制御においては、第３の画素群ＰｘＧ３と検出周期の位相が１期間だけずれるため、時点Ｔｂ４から第４の画素群ＰｘＧ４の検出周期が開始される。
このとき、制御部４０の動作制御信号（Ｓｏｎ４，Ｓｒｓ４，Ｓｏｆｆ４）に基づく動作制御により、時点Ｔｄ４から時点Ｔｄ５までの間にイベント検出回路３００の検出動作がリセットされ、時点Ｔｄ５から時点Ｔｄ６までの間にオンイベント信号検出が行われ、時点Ｔｄ６から時点Ｔｄ７までの間にオンイベント信号の読み出しが行われ、時点Ｔｄ７から時点Ｔｄ８までの間にオフイベント信号検出が行われ、時点Ｔｄ８から時点Ｔｄ９までの間にオフイベント信号の読み出しが行われる。
第３の実施の形態によれば、各画素群ＰｘＧの検出周期を互いに異なるように設定することで、或る画素群ＰｘＧでイベント信号検出をすることができない不感帯ＤＺｏｎ，ＤＺｏｆｆを、近傍に配置された他の画素群ＰｘＧでイベント信号検出をすることで補うことができる。これにより、固体撮像素子２０全体として、オンイベント信号検出の不感帯ＤＺｏｎとされる期間やオフイベント信号検出の不感帯ＤＺｏｆｆを大幅に短くすることができる。
例えば第１の画素群ＰｘＧ１の検出周期のうち、オンイベント読み出し期間Ｒｏｎでは第２の画素群ＰｘＧ２が、オフイベント検出期間ＤＥＴ２では第３の画素群ＰｘＧ３が、オフイベント読み出し期間Ｒｏｆｆでは第４の画素群ＰｘＧ４が、オンイベント検出期間ＤＥＴ１となる。即ち、比較例に示すように全ての画素Ｐｘについて同じタイミングで動作制御を行った場合に比べて、オンイベント読み出し期間Ｒｏｎ、オフイベント検出期間ＤＥＴ２、オフイベント読み出し期間Ｒｏｆｆの３期間分のオンイベント信号検出の不感帯ＤＺｏｎを短くすることができる。これは、オフイベント信号検出の不感帯ＤＺｏｆｆについても同様である。
また例えばタイミングＴｄ２からタイミングＴｄ３までの期間では、第１の画素群ＰｘＧ１がオンイベント検出期間ＤＥＴ１と、第４の画素群ＰｘＧ４がオフイベント検出期間ＤＥＴ２となっている。タイミングＴｄ４からタイミングＴｄ５、タイミングＴｄ５からタイミングＴｄ６についても同様に、或る画素群ＰｘＧがオンイベント検出期間ＤＥＴ１であるときに、他の画素群ＰｘＧがオフイベント検出期間ＤＥＴ２となっている。
このように第３の実施の形態によれば、各画素群ＰｘＧの検出周期をずらすことで、制御部４０の各画素群ＰｘＧへの動作制御により、オンイベント信号検出とオフイベント信号検出を並行して実行させることができる。
なお、第３の実施の形態では、共通する検出周期が設定された各画素群ＰｘＧについて、各検出周期をそれぞれ１期間ずつずらす例について説明したが、検出周期のずらす期間については他にも様々な例が考えられる。
例えば図２３Ａに示すように、第１の画素群ＰｘＧ１と第２の画素群ＰｘＧ２の検出周期を実施の形態で設定された期間の２分の１の期間Ｔｆだけずらすようにしてもよいし、図２３Ｂに示すように検出期間を実施の形態で設定された期間の４分の１の期間Ｔｇだけずらすようにしてもよい。
即ち、検出周期をずらすことで隣接する画素Ｐｘのいずれかにおいてイベント検出が行われている期間を延ばすことができ、イベント検出における不感帯を短くすることができる。
＜９．第４の実施の形態＞
以下、図２４及び図２５を参照して、第４の実施の形態について説明する。
第４の実施の形態では、画素Ｐｘに対応するイベント検出回路３００に量子化器３３０が複数設けられている。
図２４は、第４の実施の形態におけるイベント検出回路３００の構成の変型例を示す回路図である。イベント検出回路３００は、対数変換回路３１０、バッファ３２０、第１の量子化器３３０Ａ、第２の量子化器３３０Ｂを有している。
第１の量子化器３３０Ａは、コンデンサ３３１Ａと、スイッチング素子３３２Ａ，３３３Ａ，３３４Ａと、コンパレータ３３６Ａとを備えている。
コンデンサ３３１Ａの一端は、バッファ３２０の出力端子に接続され、他端は、コンパレータ３３６Ａの反転入力端子に接続されている。従って、コンデンサ３３１Ａの一端に出力された対数変換した電圧信号の変化に応じて、コンパレータ３３６Ａに印加される電圧が変化する。
スイッチング素子３３２Ａは、コンパレータ３３６Ａの出力端子と反転入力端子の間を制御部４０からの動作制御信号に応じてオン／オフする。
スイッチング素子３３３Ａ，３３４Ａは、コンパレータ３３６Ａの非反転入力端子に接続されている２つの各経路を制御部４０からの動作制御信号（Ｓｏｎ、Ｓｒｓ）に応じて導通する。
制御部４０は、ＯＮ制御信号Ｓｏｎ，リセット制御信号Ｓｒｓにより、イベント検出回路３００の動作制御を時分割で行う。
制御部４０は、ＯＮ制御信号Ｓｏｎによりスイッチング素子３３３Ａを導通させる。これにより、コンパレータ３３６Ａの非反転入力端子にプラス側の比較基準電圧Ｖｒｅｆ＋が入力される。コンパレータ３３６Ａでは、入力された電圧信号の変化量と比較基準電圧Ｖｒｅｆ＋とを比較し、当該電圧信号が比較基準電圧Ｖｒｅｆ＋を上回ることでオンイベント信号を出力するオンイベント信号検出が行われる。コンパレータ３３６Ａから出力されたオンイベント信号は記録部３０に記録される。スイッチング素子３３２Ａとスイッチング素子３３４Ａを導通することでリセット動作が行われる。
一方で、第２の量子化器３３０Ｂは、コンデンサ３３１Ｂと、スイッチング素子３３２Ｂ，３３４Ｂ，３３５Ｂと、コンパレータ３３６Ｂとを備えている。
コンデンサ３３１Ｂの一端は、バッファ３２０の出力端子に接続され、他端は、コンパレータ３３６Ｂの反転入力端子に接続されている。従って、コンデンサ３３１Ｂの一端に出力された対数変換した電圧信号の変化に応じて、コンパレータ３３６Ｂに印加される電圧が変化する。
スイッチング素子３３２Ｂは、コンパレータ３３６Ｂの出力端子と反転入力端子の間を制御部４０からの動作制御信号に応じてオン／オフする。
スイッチング素子３３４Ｂ，３３５Ｂは、コンパレータ３３６Ｂの非反転入力端子に接続されている２つの各経路を制御部４０からの動作制御信号（Ｓｒｓ、Ｓｏｆｆ）に応じて導通する。
制御部４０は、ＯＦＦ制御信号Ｓｏｆｆ，リセット制御信号Ｓｒｓにより、イベント検出回路３００の動作制御を時分割で行う。
制御部４０は、ＯＦＦ制御信号Ｓｏｆｆによりスイッチング素子３３５Ｂを導通させる。これにより、コンパレータ３３６Ｂの非反転入力端子にマイナス側の比較基準電圧Ｖｒｅｆ−が入力される。コンパレータ３３６Ｂでは、入力された電圧信号の変化量と比較基準電圧Ｖｒｅｆ−とを比較し、当該電圧信号が比較基準電圧Ｖｒｅｆ−を下回ることでオフイベント信号を出力するオフイベント信号検出が行われる。コンパレータ３３６Ｂから出力されたオフイベント信号は記録部３０に記録される。スイッチング素子３３４Ｂとスイッチング素子３３５Ｂを導通することでリセット動作が行われる。
第４の実施の形態によれば、制御部４０が動作制御信号により、スイッチング素子３３４Ａを導通させるタイミングで、スイッチング素子３３５Ｂを導通させることができる。これにより、一の画素Ｐｘに対応するイベント検出回路３００により、オンイベント信号検出とオフイベント信号検出の両方を同じタイミングで行うことができる。
図２５は、第４の実施の形態における各画素群ＰｘＧの検出周期を示す図である。第４の実施の形態の例では、画素群ＰｘＧごとに異なる検出周期を設定したうえで、画素群ＰｘＧごとに検出周期の位相をずらした例について説明する。
第４の実施の形態では、第１の実施の形態と同様に、画素アレイ部２２０に配置された画素Ｐｘを、斜線を付した画素Ｐｘ１と画素Ｐｘ４からなる第１の画素群ＰｘＧ１と、斜線を付していない画素Ｐｘ２と画素Ｐｘ３からなる第２の画素群ＰｘＧ２とに区分されている（図１２参照）。
各画素群ＰｘＧの検出周期は、リセット期間ＲＳＴ、イベント検出期間ＤＥＴ、オンイベント読み出し期間Ｒｏｎ、オフイベント読み出し期間Ｒｏｆｆ、の順に設定されている。
制御部４０による第２の画素群ＰｘＧ２に対する動作制御において、第１の画素群ＰｘＧ１と検出周期の位相が１期間だけずらすことで、或る画素群ＰｘＧでイベント信号検出をすることができない不感帯ＤＺｏｎ，ＤＺｏｆｆを、近傍に配置された他の画素群ＰｘＧでイベント信号検出をすることで補うことができる。
これにより、イベント信号検出が行われない不感帯ＤＺｏｎ，ＤＺｏｆｆを短くすることができる。
また、イベント検出期間ＤＥＴにおいて、制御部４０による動作制御に応じて一の画素Ｐｘにより、オンイベント信号検出とオフイベント信号検出を並行して実行することができる。これにより、イベント検出期間から次のイベント検出期間までの期間が短くなり、イベント信号検出が行われない不感帯ＤＺｏｎ，ＤＺｏｆｆの期間を短くすることができる。
＜１０．まとめ＞
実施の形態の撮像装置１は、入射光を光電変換して電気信号を生成する受光部２２１と、受光部２２１が生成する電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行するイベント検出回路３００と、を有する画素Ｐｘを複数有する固体撮像素子２０と、イベント検出回路３００に対してイベント信号検出を実行させるイベント検出期間ＤＥＴを、画素群ＰｘＧ毎に異なるタイミングとなるように制御する制御部４０と、を備える（図１５，図１６等参照）。
これにより、固体撮像素子２０の各画素群ＰｘＧについて異なるタイミングでイベント信号検出が行われることで、或る画素群ＰｘＧでイベント信号検出が行われていない場合であっても、他の画素群ＰｘＧでイベント信号検出が行われる。従って、全ての画素群ＰｘＧによりイベント信号検出が行われない不感帯の期間を短くすることができ、撮像装置１の時間軸上におけるイベント信号検出の精度を向上させることができる。
なおこのとき、第１の画素群ＰｘＧ１の画素（例えば画素Ｐｘ１，Ｐｘ４）と、制御部４０による動作制御のタイミングが第１の画素群ＰｘＧ１と異なる第２の画素群ＰｘＧ２の画素（例えば画素Ｐｘ２，Ｐｘ３）とが互いに隣接していることが望ましい（図１２，図１６，図１７参照）。
これにより、固体撮像素子２０の画素アレイ部２２０の位置によってイベント信号検出の精度に偏りが生じることを防止することができる。従って、撮像装置１のイベント信号検出の精度をより向上させることができる。なお、第１の画素群ＰｘＧ１の画素Ｐｘと第２の画素群ＰｘＧ２の画素Ｐｘは、互いに隣接していなくとも各画素Ｐｘの不感帯を補う位置関係であればよく、互いに近傍に配置されていればよい。
実施の形態の撮像装置１において、イベント検出回路３００は、イベント信号検出として、受光部２２１が生成する電気信号の変化量と第１の閾値電圧Ｖｒｅｆ＋を比較して検出結果を得るオンイベント信号検出と、受光部２２１が生成する電気信号の変化量と第２の閾値電圧Ｖｒｅｆ−を比較して検出結果を得るオフイベント信号検出と、を実行し、制御部４０は、各画素Ｐｘのイベント検出回路３００に対して、オンイベント信号検出を実行させるオンイベント検出期間ＤＥＴ１と、オフイベント信号検出を実行させるオフイベント検出期間ＤＥＴ２と、リセット期間ＲＳＴと、イベント読み出し期間ＲＳＬを含む検出周期で動作制御を行う（図１４，図１５等参照）。
オンイベント検出期間ＤＥＴ１やオフイベント検出期間ＤＥＴ２といったイベント検出期間ＤＥＴを画素群ＰｘＧ毎に異なるタイミングとなるように制御部４０が制御することで、或る画素群ＰｘＧがイベント信号検出を行っていないリセット期間ＲＳＴ、イベント読み出し期間ＲＳＬの各期間においても、他の画素群ＰｘＧによりイベント信号検出が実行される。これにより、全ての画素群ＰｘＧによりイベント信号検出が行われない不感帯の期間を短くすることができ、撮像装置１のイベント信号検出の精度を向上させることができる。
なお、本実施の形態では、イベント検出期間ＤＥＴ、リセット期間ＲＳＬ、イベント読み出し期間ＲＳＬの各期間を同じ長さであるとして説明したが、各期間の長さはそれぞれが異なる長さになるように設定してもよい。
第３の実施の形態の撮像装置１において、制御部４０は、画素群ＰｘＧ毎にオンイベント検出期間ＤＥＴ１が異なるタイミングとなるように制御する（図２１，図２２等参照）。オンイベント検出期間ＤＥＴ１を画素群ＰｘＧ毎に異なるタイミングとなるように制御することで、或る画素群ＰｘＧがオンイベント信号検出を行っていないオフイベント検出期間ＤＥＴ１、リセット期間ＲＳＴ、イベント読み出し期間ＲＳＬの各期間においても、他の画素群ＰｘＧによりオンイベント信号検出が実行される。
従って、全ての画素群ＰｘＧによりオンイベント信号検出が行われない不感帯の期間を短くすることができ、撮像装置１のオンイベント信号検出の精度を向上させることができる。
第３の実施の形態の撮像装置１において、制御部４０は、画素群ＰｘＧ毎にオフイベント検出期間ＤＥＴ２が異なるタイミングとなるように制御する（図２１，図２２等参照）。オフイベント検出期間ＤＥＴ２を画素群ＰｘＧ毎に異なるタイミングとなるように制御することで、或る画素群ＰｘＧがオフイベント信号検出を行っていないオンイベント検出期間ＤＥＴ１、リセット期間ＲＳＴ、イベント読み出し期間ＲＳＬの各期間においても、他の画素群ＰｘＧによりオフイベント信号検出が実行される。
従って、全ての画素群ＰｘＧによりオフイベント信号検出が行われない不感帯の期間を短くすることができ、撮像装置１のオフイベント信号検出の精度を向上させることができる。
第１の実施の形態の撮像装置１において、制御部４０は、第１の画素群ＰｘＧ１の画素（例えばＰｘ１，Ｐｘ４）におけるイベント検出回路３００がオンイベント検出期間ＤＥＴ１であるときに、第２の画素群ＰｘＧ２の画素（例えばＰｘ２，Ｐｘ３）におけるイベント検出回路３００がオフイベント検出期間ＤＥＴ２となるように制御する（図１５，図１６等参照）。
これにより、固体撮像素子２０において或る期間にオンイベント信号検出とオフイベント信号検出が並行して行われる。これにより、当該期間におけるイベント信号検出の精度を向上させることができる。
第２の実施の形態の撮像装置１において、制御部４０は、第１の画素群ＰｘＧ１の画素（例えば画素Ｐｘ１，Ｐｘ４）におけるイベント検出回路３００がオンイベント検出期間ＤＥＴ１又はオフイベント検出期間ＤＥＴ２であるときに、第２の画素群ＰｘＧ２の画素（例えばＰｘ２，Ｐｘ３）におけるイベント検出回路３００がイベント読み出し期間ＲＳＬとなるように制御する（図１８，図１９等参照）。
第２の画素群ＰｘＧ２がイベント信号検出の不感帯であるイベント読み出し期間ＲＳＬであっても、第１の画素群ＰｘＧ１では何れかのイベント信号検出が行われるため、固体撮像素子２０全体としては、少なくとも何れかのイベント信号検出が行われる。従って、イベント信号検出の不感帯の期間を短くすることができるため、撮像装置１のイベント信号検出の精度を向上させることができる。
第２の実施の形態の撮像装置１において、制御部４０は、第１の画素群ＰｘＧ１の画素（例えば画素Ｐｘ１，Ｐｘ４）におけるイベント検出回路３００がオンイベント検出期間ＤＥＴ１又はオフイベント検出期間ＤＥＴ２であるときに、第２の画素群ＰｘＧ２の画素（例えば画素Ｐｘ２，Ｐｘ３）におけるイベント検出回路３００がリセット期間ＲＳＴとなるように制御する（図１８，図１９等参照）。
第２の画素群ＰｘＧ２がイベント信号検出の不感帯であるリセット期間ＲＳＴであっても、第１の画素群ＰｘＧ１では何れかのイベント信号検出が行われるため、固体撮像素子２０全体としては、少なくとも何れかのイベント信号検出が行われる。従って、イベント信号検出の不感帯の期間を短くすることができるため、撮像装置１のイベント信号検出の精度を向上させることができる。
第３の実施の形態の撮像装置１において、制御部４０は、例えば第１の画素群ＰｘＧ１の画素Ｐｘ１のイベント検出回路３００におけるオンイベント検出期間ＤＥＴ１の一部が、第２の画素群ＰｘＧ２の画素Ｐｘ２のイベント検出回路３００におけるオンイベント検出期間ＤＥＴ１の一部と重なるように制御する（図２１から図２３等参照）。
これにより、例えば第１の画素群ＰｘＧ１の検出周期を基準としたときに、当該検出周期におけるオンイベント検出期間ＤＥＴ１が延長される。従って、当該検出周期においてオンイベント信号検出が行われない不感帯の期間を短くすることができ、撮像装置１のオンイベント信号検出の精度を向上させることができる。
第３の実施の形態の撮像装置１において、制御部４０は、例えば第１の画素群ＰｘＧ１の画素Ｐｘ１のイベント検出回路３００におけるオフイベント検出期間ＤＥＴ２の一部が、第２の画素群ＰｘＧ２の画素Ｐｘ２のイベント検出回路３００におけるオフイベント検出期間ＤＥＴ２の一部と重なるように制御する（図２３等参照）。
これにより、第１の画素群ＰｘＧ１の検出周期を基準としたときに、当該検出周期あたりのオフイベント検出期間ＤＥＴ２が延長される。従って、当該検出周期においてオフイベント信号検出が行われない不感帯の期間を短くすることができ、撮像装置１のオフイベント信号検出の精度を向上させることができる。
実施の形態の撮像装置１において、固体撮像素子２０は、受光部２２１が設けられた受光チップ２０１と、イベント検出回路３００が設けられた検出チップ２０２と、を有する積層構造である（図２，図８等参照）。これにより、受光チップ２０１と検出チップ２０２を積層配置することで回路の配置効率が向上する。
非同期型の固体撮像素子２０では、垂直同期信号に同期して撮像を行う同期型の場合より複雑な、受光部２２１及びイベント検出回路３００からなる画素回路が画素Ｐｘ毎に設けられている。例えば、固体撮像素子２０では、受光部２２１とイベント検出回路３００とを積層した受光チップ２０１および検出チップ２０２に分散して配置することにより、実装面積を削減することができる。
また、図８に示すように、例えばＮ型トランジスタ３１１，３１３を受光チップ２０１に配置することにより、それらのトランジスタの分、検出チップ２０２の回路規模を削減することができる。また、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。
実施の形態のプログラムは、下記の処理を、例えばＣＰＵ、ＤＳＰ等、或いはこれらを含むデバイスに実行させるプログラムである。
即ち実施の形態のプログラムは、入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子に対して、前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御することを撮像装置に実行させるプログラムである。このようなプログラムにより、例えば産業用ロボットに搭載されるカメラや、車載カメラなどの機器において実現できる。
このようなプログラムはコンピュータ装置等の機器に内蔵されている記録媒体としてのＨＤＤや、ＣＰＵを有するマイクロコンピュータ内のＲＯＭ等に予め記録しておくことができる。
あるいはまた、フレキシブルディスク、ＣＤ−ＲＯＭ(Compact Disc Read Only Memory)、ＭＯ(Magnet optical)ディスク、ＤＶＤ(Digital Versatile Disc)、ブルーレイディスク（Blu-ray Disc（登録商標））、磁気ディスク、半導体メモリ、メモリカードなどのリムーバブル記録媒体に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することができる。
また、このようなプログラムは、リムーバブル記録媒体からパーソナルコンピュータ等にインストールする他、ダウンロードサイトから、ＬＡＮ(Local Area Network)、インターネットなどのネットワークを介してダウンロードすることもできる。
なお、本開示に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
また、本開示に記載された実施の形態の説明はあくまでも一例であり、本技術が上述の実施の形態に限定されることはない。従って、上述した実施の形態以外であっても、本技術の技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能なことはもちろんである。
本技術は以下のような構成も採ることができる。
（１）
入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子と、
前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御する制御部と、を備える
撮像装置。
（２）
前記検出回路は、前記イベント信号検出として、前記受光部が生成する前記電気信号の変化量と第１の閾値を比較して検出結果を得るオンイベント信号検出と、前記受光部が生成する前記電気信号の変化量と第２の閾値を比較して検出結果を得るオフイベント信号検出と、を実行し、
前記制御部は、各画素の前記検出回路に対して、前記オンイベント信号検出を実行させるオンイベント検出期間と、前記オフイベント信号検出を実行させるオフイベント検出期間と、リセット期間と、イベント読み出し期間を含む検出周期で動作制御を行う
上記（１）に記載の撮像装置。
（３）
前記制御部は、画素群毎に前記オンイベント検出期間が異なるタイミングとなるように制御する
上記（２）に記載の撮像装置。
（４）
前記制御部は、画素群毎に前記オフイベント検出期間が異なるタイミングとなるように制御する
上記（２）に記載の撮像装置。
（５）
前記制御部は、
第１の画素群の画素における前記検出回路が前記オンイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記オフイベント検出期間となるように制御する
上記（２）から（４）の何れかに記載の撮像装置。
（６）
前記制御部は、第１の画素群の画素における前記検出回路が前記オンイベント検出期間又は前記オフイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記読み出し期間となるように制御する
上記（２）から（５）の何れかに記載の撮像装置。
（７）
前記制御部は、第１の画素群の画素における前記検出回路が前記オンイベント検出期間又は前記オフイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記リセット期間となるように制御する
上記（２）から（６）の何れかに記載の撮像装置。
（８）
前記制御部は、第１の画素群の画素の前記検出回路における前記オンイベント検出期間の一部が、第２の画素群の画素の前記検出回路における前記オンイベント検出期間の一部と重なるように制御する
上記（３）に記載の撮像装置。
（９）
前記制御部は、第１の画素群の画素の前記検出回路における前記オフイベント検出期間の一部が、第２の画素群の画素の前記検出回路における前記オフイベント検出期間の一部と重なるように制御する
上記（４）に記載の撮像装置。
（１０）
第１の画素群の画素と第２の画素群の画素とが互いに隣接する
上記（１）から（９）の何れかに記載の撮像装置。
（１１）
前記固体撮像素子は、前記受光部が設けられた受光チップと、前記検出回路が設けられた検出チップと、を有する積層構造である
上記（１）から（１０）の何れかに記載の撮像装置。
（１２）
入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子に対して、
前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御することを、
撮像装置が実行する撮像制御方法。
（１３）
入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子に対して、
前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御することを、
撮像装置に実行させるプログラム。
１ 撮像装置
２０ 固体撮像素子
３０ 記録部
４０ 制御部
２０１ 受光チップ
２０２ 検出チップ
２２１ 受光部
３００ 検出回路
Ｐｘ 画素
ＰｘＧ 画素群
ＲＳＴ リセット期間
ＤＥＴ１ オンイベント検出期間
Ｒｏｎ オンイベント読み出し期間
ＤＥＴ２ オフイベント検出期間
Ｒｏｆｆ オフイベント読み出し期間

Claims (13)

  1. 入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子と、
    前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御する制御部と、を備える
    撮像装置。
  2. 前記検出回路は、前記イベント信号検出として、前記受光部が生成する前記電気信号の変化量と第１の閾値を比較して検出結果を得るオンイベント信号検出と、前記受光部が生成する前記電気信号の変化量と第２の閾値を比較して検出結果を得るオフイベント信号検出と、を実行し、
    前記制御部は、各画素の前記検出回路に対して、前記オンイベント信号検出を実行させるオンイベント検出期間と、前記オフイベント信号検出を実行させるオフイベント検出期間と、リセット期間と、イベント読み出し期間を含む検出周期で動作制御を行う
    請求項１に記載の撮像装置。
  3. 前記制御部は、画素群毎に前記オンイベント検出期間が異なるタイミングとなるように制御する
    請求項２に記載の撮像装置。
  4. 前記制御部は、画素群毎に前記オフイベント検出期間が異なるタイミングとなるように制御する
    請求項２に記載の撮像装置。
  5. 前記制御部は、
    第１の画素群の画素における前記検出回路が前記オンイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記オフイベント検出期間となるように制御する
    請求項２に記載の撮像装置。
  6. 前記制御部は、第１の画素群の画素における前記検出回路が前記オンイベント検出期間又は前記オフイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記イベント読み出し期間となるように制御する
    請求項２に記載の撮像装置。
  7. 前記制御部は、第１の画素群の画素における前記検出回路が前記オンイベント検出期間又は前記オフイベント検出期間であるときに、第２の画素群の画素における前記検出回路が前記リセット期間となるように制御する
    請求項２に記載の撮像装置。
  8. 前記制御部は、第１の画素群の画素の前記検出回路における前記オンイベント検出期間の一部が、第２の画素群の画素の前記検出回路における前記オンイベント検出期間の一部と重なるように制御する
    請求項３に記載の撮像装置。
  9. 前記制御部は、第１の画素群の画素の前記検出回路における前記オフイベント検出期間の一部が、第２の画素群の画素の前記検出回路における前記オフイベント検出期間の一部と重なるように制御する
    請求項４に記載の撮像装置。
  10. 第１の画素群の画素と第２の画素群の画素とが互いに隣接する
    請求項１に記載の撮像装置。
  11. 前記固体撮像素子は、前記受光部が設けられた受光チップと、前記検出回路が設けられた検出チップと、を有する積層構造である
    請求項１に記載の撮像装置。
  12. 入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子に対して、
    前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御することを、
    撮像装置が実行する撮像制御方法。
  13. 入射光を光電変換して電気信号を生成する受光部と、前記受光部が生成する前記電気信号の変化量と所定の閾値とを比較して検出結果を得るイベント信号検出を実行する検出回路と、を有する画素を複数有する固体撮像素子に対して、
    前記検出回路に対して前記イベント信号検出を実行させるイベント検出期間を、画素群毎に異なるタイミングとなるように制御することを、
    撮像装置に実行させるプログラム。
JP2019171452A 2019-09-20 2019-09-20 撮像装置、撮像制御方法、プログラム Pending JP2021048554A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019171452A JP2021048554A (ja) 2019-09-20 2019-09-20 撮像装置、撮像制御方法、プログラム
PCT/JP2020/027361 WO2021053946A1 (ja) 2019-09-20 2020-07-14 撮像装置、撮像制御方法、プログラム
US17/753,713 US11895411B2 (en) 2019-09-20 2020-07-14 Imaging device with extended event signal detection timing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019171452A JP2021048554A (ja) 2019-09-20 2019-09-20 撮像装置、撮像制御方法、プログラム

Publications (1)

Publication Number Publication Date
JP2021048554A true JP2021048554A (ja) 2021-03-25

Family

ID=74878831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019171452A Pending JP2021048554A (ja) 2019-09-20 2019-09-20 撮像装置、撮像制御方法、プログラム

Country Status (3)

Country Link
US (1) US11895411B2 (ja)
JP (1) JP2021048554A (ja)
WO (1) WO2021053946A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034271A1 (ja) * 2022-08-08 2024-02-15 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6087780B2 (ja) 2013-10-10 2017-03-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、放射線検出装置および撮像素子の制御方法
KR20230087615A (ko) 2016-12-30 2023-06-16 소니 어드밴스드 비주얼 센싱 아게 동적 비전 센서 아키텍쳐
TW202408217A (zh) * 2018-01-23 2024-02-16 日商索尼半導體解決方案公司 光檢測裝置及車輛控制系統
JP2019176335A (ja) * 2018-03-28 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2022002355A (ja) * 2018-09-28 2022-01-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法および電子機器
US11895398B2 (en) * 2019-03-27 2024-02-06 Sony Group Corporation Imaging device and imaging system
TWI831962B (zh) * 2019-04-26 2024-02-11 日商索尼半導體解決方案公司 事件檢測裝置、具備事件檢測裝置之系統及事件檢測方法
JPWO2021084833A1 (ja) * 2019-10-30 2021-05-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034271A1 (ja) * 2022-08-08 2024-02-15 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び電子機器

Also Published As

Publication number Publication date
US20220345645A1 (en) 2022-10-27
US11895411B2 (en) 2024-02-06
WO2021053946A1 (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
US10181485B2 (en) Solid-state image sensor, electronic apparatus, and imaging method
US9204030B2 (en) Image pickup apparatus and control method thereof
US9762840B2 (en) Imaging device and method of driving the same
US10368025B2 (en) Imaging element, imaging apparatus, its control method, and control program
WO2017013806A1 (ja) 固体撮像装置
KR100737916B1 (ko) 이미지 센서 그리고 그것을 위한 테스트 시스템 및 테스트방법
US11553151B2 (en) Solid-state imaging device, method of controlling solid-state imaging device, and electronic device
CN103139494B (zh) 摄像装置
US20150304586A1 (en) Image sensor and image capturing apparatus
JP6457822B2 (ja) 光電変換装置及び撮像システム
WO2021053946A1 (ja) 撮像装置、撮像制御方法、プログラム
JP2018037921A (ja) 撮像素子
US20150163435A1 (en) Device, image sensor, method for driving device, and method for driving image sensor
US10116854B2 (en) Photoelectric conversion apparatus, switching an electric path between a conductive state and a non-conductive state
KR20210092964A (ko) 이미지 센서 및 이를 포함하는 카메라 모듈
TWI788291B (zh) 攝像元件
US11249279B2 (en) Imaging apparatus and control method of imaging apparatus
JPWO2016147887A1 (ja) 固体撮像装置およびその制御方法、並びに電子機器
KR20140107212A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템
JP2016144135A (ja) 光電変換装置、撮像システム及び光電変換装置の駆動方法
US20170155855A1 (en) Imaging apparatus, method for controlling the same, and program
KR20130098037A (ko) 리플렉션 메탈 층을 포함하는 백사이드 일루미네이션 이미지 센서 및 그의 광전하 생성 방법
US9277115B2 (en) Focus adjustment apparatus, focus adjustment method and program, and image pickup apparatus
JP2020057892A (ja) 撮像装置
US20140009664A1 (en) Photoelectric conversion apparatus